KR20220057124A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220057124A
KR20220057124A KR1020200142031A KR20200142031A KR20220057124A KR 20220057124 A KR20220057124 A KR 20220057124A KR 1020200142031 A KR1020200142031 A KR 1020200142031A KR 20200142031 A KR20200142031 A KR 20200142031A KR 20220057124 A KR20220057124 A KR 20220057124A
Authority
KR
South Korea
Prior art keywords
disposed
rigid substrates
light emitting
substrate
display device
Prior art date
Application number
KR1020200142031A
Other languages
English (en)
Inventor
김애선
정현주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200142031A priority Critical patent/KR20220057124A/ko
Publication of KR20220057124A publication Critical patent/KR20220057124A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

본 발명의 일 실시예에 따른 표시 장치는 제1 영역, 제2 영역 및 제3 영역으로 구분되는 하부 연성 기판과 상부 연성 기판, 하부 연성 기판의 제1 영역 상에 배치되고, 복수의 제1 발광 소자 및 복수의 제1 트랜지스터가 형성되는 복수의 제1 하부 강성 기판, 하부 연성 기판의 제2 영역 상에 배치되고, 복수의 하부 연결 배선이 형성되는 복수의 제2 하부 강성 기판, 하부 연성 기판의 제3 영역 상에 배치되고, 복수의 제2 발광 소자가 형성되는 복수의 제3 하부 강성 기판, 상부 연성 기판의 제3 영역 상에 배치되고, 복수의 제2 트랜지스터가 형성되는 복수의 제1 상부 강성 기판, 상부 연성 기판의 제2 영역 상에 배치되고, 복수의 상부 연결 배선이 형성되는 복수의 제2 상부 강성 기판 및 복수의 제2 발광 소자와 복수의 제2 트랜지스터 사이에 배치되는 복수의 스페이서를 포함하여, 표시 장치의 연신되더라도, 해상도가 일정하게 유지될 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 보조 화소를 포함하는 수 있는 표시 장치에 관한 것이다.
컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display; LCD)등이 있다.
표시 장치는 컴퓨터의 모니터 및 TV 뿐만 아니라 개인 휴대 기기까지 그 적용 범위가 다양해지고 있으며, 넓은 표시 면적을 가지면서도 감소된 부피 및 무게를 갖는 표시 장치에 대한 연구가 진행되고 있다.
또한, 최근에는 플렉서블(flexible) 소재인 플라스틱 등과 같이 유연성 있는 기판에 표시부, 배선 등을 형성하여, 특정 방향으로 신축이 가능하고 다양한 형상으로 변화가 가능하게 제조되는 표시 장치가 차세대 표시 장치로 주목받고 있다.
본 발명에서 해결하고자 하는 과제는 표시 장치의 연신 시, 일정한 해상도를 유지할 수 있는 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 표시 장치의 연신 시, 양면 발광을 할 수 있는 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 상부 기판에 보조 트랜지스터를 포함하는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 표시 장치는 제1 영역, 제2 영역 및 제3 영역으로 구분되는 하부 연성 기판과 상부 연성 기판, 하부 연성 기판의 제1 영역 상에 배치되고, 복수의 제1 발광 소자 및 복수의 제1 트랜지스터가 형성되는 복수의 제1 하부 강성 기판, 하부 연성 기판의 제2 영역 상에 배치되고, 복수의 하부 연결 배선이 형성되는 복수의 제2 하부 강성 기판, 하부 연성 기판의 제3 영역 상에 배치되고, 복수의 제2 발광 소자가 형성되는 복수의 제3 하부 강성 기판, 상부 연성 기판의 제3 영역 상에 배치되고, 복수의 제2 트랜지스터가 형성되는 복수의 제1 상부 강성 기판, 상부 연성 기판의 제2 영역 상에 배치되고, 복수의 상부 연결 배선이 형성되는 복수의 제2 상부 강성 기판 및 복수의 제2 발광 소자와 복수의 제2 트랜지스터 사이에 배치되는 복수의 스페이서를 포함하여, 표시 장치의 연신되더라도, 해상도가 일정하게 유지될 수 있다.
전술한 바와 같은 과제를 해결하기 위하여, 본 발명의 다른 실시예에 따른 표시 장치는, 연신 가능한 하부 기판과 상부 기판, 하부 기판 상에만 배치되는 복수의 주화소 및 상부 기판 및 하부 기판에 걸쳐 배치되는 복수의 보조 화소를 포함하고, 복수의 보조 화소 각각은 표시 장치가 연신 될 때에만 구동될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 표시 장치의 연신 되더라도, 표시 영역의 화질 왜곡을 방지할 수 있다.
본 발명은 인접된 주화소와 보조 화소가 동일 색상을 발광하여, 일정한 색감을 유지할 수 있다.
본 발명은 주화소와 보조 화소에 각각 반사층을 적용시켜, 양면 발광 디스플레이를 구현할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 하부 기판의 표시 영역에 대한 확대 평면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 하부 기판의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 상부 기판의 표시 영역에 대한 확대 평면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 상부 기판의 단면도이다.
도 6a는 본 발명의 일 실시예에 따른 표시 장치의 비연신 상태를 나타는 확대 평면도이다.
도 6b는 본 발명의 일 실시예에 따른 표시 장치의 연신 상태를 나타는 확대 평면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역에 대한 확대 평면도이다.
도 8a는 본 발명의 다른 실시예에 따른 표시 장치의 비연신 상태를 나타는 확대 평면도이다.
도 8b는 본 발명의 일 실시예에 따른 표시 장치의 연신 상태를 나타는 확대 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
< 표시 장치>
표시 장치는 휘거나 늘어나도 화상 표시가 가능한 표시 장치이며, 신축성 표시 장치 및 연신가능한 표시 장치으로도 지칭될 수 있다. 표시 장치는 종래의 일반적인 표시 장치와 비교하여 높은 가요성(Flexibility)을 가질 뿐만 아니라, 연신성(Stretchability)를 가질 수 있다. 이에, 사용자가 표시 장치를 휘게 하거나 늘어나게 할 수 있을 뿐만 아니라, 사용자의 조작에 따라 표시 장치의 형상이 자유롭게 변경될 수 있다. 예를 들어, 사용자가 표시 장치의 끝 단을 잡고 잡아당기는 경우 표시 장치는 사용자가 잡아당기는 방향으로 늘어날 수 있다. 또는, 사용자가 표시 장치를 평평하지 않은 외면에 배치시키는 경우, 표시 장치는 벽면의 외면의 형상을 따라 휘어지도록 배치될 수 있다. 또한, 사용자에 의해 가해지는 힘이 제거되는 경우, 표시 장치는 다시 본래의 형태로 복원될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다. 도 1을 참조하면, 표시 장치(100)는 하부 연성 기판(111), 상부 연성 기판(112), 복수의 제1 하부 강성 기판(121), 복수의 제2 하부 강성 기판(122), 복수의 제3 하부 강성 기판(123), 복수의 제4 하부 강성 기판(124), 복수의 제5 하부 강성 기판(125), 복수의 제1 상부 강성 기판(126), 복수의 제2 상부 강성 기판(127) 및 인쇄 회로 기판(130)을 포함한다. 그리고, 표시 장치(100)는 복수의 화소, 게이트 드라이버(GD) 및 데이터 드라이버(DD)를 포함할 수 있다.
하부 연성 기판(111)은 표시 장치(100)의 여러 구성요소들을 지지하고 보호하기 위한 기판이다. 그리고, 상부 연성 기판(112)은 표시 장치(100)의 여러 구성요소들을 커버하고 보호하기 위한 기판이다.
하부 연성 기판(111) 및 상부 연성 기판(112) 각각은 연성 기판으로서 휘어지거나 늘어날 수 있는 절연 물질로 구성될 수 있다. 예를 들어, 하부 연성 기판(111) 및 상부 연성 기판(112) 각각은 폴리 메탈 실록산(polydimethylsiloxane; PDMS)과 같은 실리콘 고무(Silicone Rubber), 폴리 우레탄(polyurethane; PU), PTFE(polytetrafluoroethylene) 등의 탄성 중합체(elastomer)로 이루어질 있으며, 이에, 유연한 성질을 가질 수 있다. 그리고, 하부 연성 기판(111) 및 상부 연성 기판(112)의 재질은 동일할 수 있으나 이에 제한되지 않고 다양하게 변형될 수 있다.
하부 연성 기판(111) 및 상부 연성 기판(112) 각각은 연성 기판으로서, 팽창 및 수축이 가역적으로 가능할 수 있다. 이에, 하부 연성 기판(111)은 제1 연성 기판으로도 지칭될 수 있고, 상부 연성 기판(112)은 제2 연성 기판으로도 지칭될 수 있다. 또한 하부 연성 기판(111) 및 상부 연성 기판(112)의 탄성 계수(Modulus of elasticity)가 수 MPa 내지 수 백 MPa일 수 있다. 그리고, 하부 연성 기판(111) 및 상부 연성 기판(112)의 연성 파괴율(ductile breaking rate)이 100% 이상일 수 있다. 여기서, 연성 파괴율이란 연신되는 객체가 파괴되거나 크랙되는 시점에서의 연신율을 의미한다. 하부 기판의 두께는 10um 내지 1mm일 수 있으나, 이에 제한되는 것은 아니다.
하부 연성 기판(111) 및 상부 연성 기판(112)은 표시 영역(Active Area; AA) 및 표시 영역(AA)을 둘러싸는 비표시 영역(Non-active Area; NA)으로 구분될 수 있다.
표시 영역(AA)은 표시 장치(100)에서 영상이 표시되는 영역이다. 표시 영역(AA)에는 복수의 화소가 배치된다. 그리고, 각각의 화소는 표시 소자 및 표시 소자를 구동하기 위한 다양한 구동 소자들을 포함할 수 있다. 다양한 구동 소자들은 적어도 하나의 박막 트랜지스터(Thin Film Transistor; TFT) 및 커패시터(Capacitor)를 의미할 수 있으나, 이에 한정되지 않는다. 그리고, 복수의 화소는 복수의 제1 하부 강성 기판(121) 상에 형성되는 복수의 제1 화소와 복수의 제3 하부 강성 기판(123) 및 복수의 제1 상부 강성 기판(126) 사이에 형성되는 복수의 제2 화소를 포함할 수 있다. 그리고, 복수의 화소 각각은 다양한 배선과 연결될 수 있다. 예를 들어, 복수의 화소 각각은 게이트 배선, 데이터 배선, 고전위 전원 배선, 저전위 전원 배선, 기준 전압 배선 등과 같은 다양한 배선과 연결될 수 있다.
비표시 영역(NA)은 영상이 표시되지 않는 영역이다. 비표시 영역(NA)은 표시 영역(AA)에 인접하여 표시 영역(AA)을 둘러싸는 영역일 수 있다. 다만, 이에 한정되지 않고, 비표시 영역(NA)은 하부 연성 기판(111) 및 상부 연성 기판(112) 중 표시 영역(AA)을 제외한 영역에 해당하고, 이는 다양한 형상으로 변형 및 분리될 수 있다. 비표시 영역(NA)에는 표시 영역(AA)에 배치된 복수의 화소를 구동하기 위한 구성요소가 배치된다. 즉, 비표시 영역(NA)에는 게이트 드라이버(GD)가 배치될 수 있다. 그리고, 비표시 영역(NA)에는 게이트 드라이버(GD) 및 데이터 드라이버(DD)와 연결되는 복수의 패드가 배치될 수 있으며, 각각의 패드는 표시 영역(AA)의 복수의 화소 각각과 연결될 수 있다.
하부 연성 기판(111) 상에는 복수의 제1 하부 강성 기판(121), 복수의 제2 하부 강성 기판(122), 복수의 제3 하부 강성 기판(123), 복수의 제4 하부 강성 기판(124) 및 복수의 제5 하부 강성 기판(125)이 배치된다.
복수의 제1 하부 강성 기판(121)은 표시 영역(AA)에 배치되어, 복수의 제1 하부 강성 기판(121) 상에는 복수의 제1 화소가 형성된다. 즉, 복수의 제1 하부 강성 기판(121) 상에는 복수의 제1 화소를 구성하는 제1 발광 소자 및 제1 트랜지스터가 형성된다. 그리고, 복수의 제3 하부 강성 기판(123)은 표시 영역(AA)에 독립적으로 배치되어, 복수의 제3 하부 강성 기판(123) 상에는 복수의 제2 화소를 구성하는 제2 발광 소자만 형성된다. 이에 대한 구체적인 내용은 도 2 및 도 3을 참조하여 후술한다.
그리고, 복수의 제4 하부 강성 기판(124)은 비표시 영역(NA)에 배치되어, 복수의 제4 하부 강성 기판(124) 상에는 게이트 드라이버(GD) 및 복수의 패드가 형성된다. 그리고, 복수의 제5 하부 강성 기판(125)은 비표시 영역(NA)에 배치되어, 복수의 제5 하부 강성 기판(125) 상에는 복수의 패드 및 라우팅 배선이 형성된다.
도 1에 도시된 바와 같이, 복수의 제4 하부 강성 기판(124)에는 게이트 드라이버(GD)가 실장될 수 있다. 게이트 드라이버(GD)는 제1 하부 강성 기판(121) 상의 다양한 구성요소 제조 시 게이트 인 패널(Gate In Panel; GIP) 방식으로 제4 하부 강성 기판(124)에 형성될 수 있다. 이에, 복수의 제4 하부 강성 기판(124) 상에는 다양한 트랜지스터, 커패시터, 배선 등과 같은 게이트 드라이버(GD)를 구성하는 다양한 회로 구성이 배치될 수 있다. 다만, 이에 제한되지 않고 게이트 드라이버(GD)는 COF(Chip on Film) 방식으로 실장될 수도 있다. 또한, 복수의 제4 하부 강성 기판(124)이 표시 영역(AA)의 X축 방향의 타측에 위치한 비표시 영역(NA)에도 배치될 수 있고, 표시 영역(AA)의 X축 방향의 타측에 위치한 복수의 제4 하부 강성 기판(124)에도 게이트 드라이버(GD)가 실장될 수 있다.
도 1을 참조하면, 복수의 제4 하부 강성 기판(124)의 크기는 복수의 제1 하부 강성 기판(121)의 크기보다 클 수 있다. 구체적으로, 복수의 제4 하부 강성 기판(124) 각각의 크기는 복수의 제1 하부 강성 기판(121) 각각의 크기보다 클 수 있다. 상술한 바와 같이, 복수의 제4 하부 강성 기판(124) 각각에는 게이트 드라이버(GD)가 배치되고, 예를 들어, 복수의 제4 하부 강성 기판(124) 각각에는 게이트 드라이버(GD)의 하나의 스테이지가 배치될 수 있다. 이에, 게이트 드라이버(GD)의 하나의 스테이지를 구성하는 다양한 회로 구성이 차지하는 면적이 화소가 배치되는 제1 하부 강성 기판(121)의 면적보다 상대적으로 더 크므로, 복수의 제4 하부 강성 기판(124) 각각의 크기는 복수의 제1 하부 강성 기판(121) 각각의 크기보다 클 수 있다.
도 1에 도시된 바와 같이, 복수의 제5 하부 강성 기판(125)에는 복수의 패드와 라우팅 배선이 배치될 수 있다. 복수의 패드와 라우팅 배선은 전기적으로 연결되어 있다. 그리고, 복수의 패드는 데이터 드라이버(DD)에 전기적으로 연결되어 데이터 전압을 인가 받는다. 라우팅 배선은 복수의 연결 배선에 전기적으로 연결되어, 데이터 전압을 복수의 화소에 전달한다. 이에 대한 구체적인 내용을 도 7을 참조하여 후술한다.
도 1에서는 복수의 제5 하부 강성 기판(125)이 하나의 데이터 드라이버(DD)에 대응되도록 배치되는 것으로 도시되었으나, 이에 한정되지 않고 복수의 제5 하부 강성 기판(125) 각각은 하나의 패드 및 하나의 라우팅 배선만 배치되도록 복수개로 분리될 수 있다.
도 1에서는 복수의 제4 하부 강성 기판(124)이 비표시 영역(NA)에서 X축 방향의 일측에 배치되고, 복수의 제5 하부 강성 기판(125)이 비표시 영역(NA)에서 Y축 방향의 일측에 배치되는 것으로 도시되었으나, 이에 제한되지 않고 비표시 영역(NA)의 임의의 영역에 배치될 수 있다. 또한, 복수의 제1 하부 강성 기판(121), 복수의 제3 하부 강성 기판(123), 복수의 제4 하부 강성 기판(124) 및 복수의 제5 하부 강성 기판(125)이 사각형의 형태로 도시되었으나, 이에 제한되지 않고, 다양한 형태로 변형가능하다.
복수의 제2 하부 강성 기판(122)은 서로 인접하는 복수의 제1 하부 강성 기판(121), 복수의 제4 하부 강성 기판(124) 및 복수의 제5 하부 강성 기판(125)을 연결하는 기판으로, 하부 연결 기판으로 지칭될 수 있다. 즉, 복수의 제1 하부 강성 기판(121) 사이, 복수의 제4 하부 강성 기판(124) 사이, 복수의 제4 하부 강성 기판(124) 사이, 복수의 제1 하부 강성 기판(121)과 복수의 제4 하부 강성 기판(124) 사이, 복수의 제1 하부 강성 기판(121)과 복수의 제5 하부 강성 기판(125) 사이 또는 복수의 제4 하부 강성 기판(124)과 복수의 제5 하부 강성 기판(125) 사이에는 복수의 제2 하부 강성 기판(122)이 배치된다.
다만 전술한 바와 같이, 복수의 제3 하부 강성 기판(123)은 하부 연성 기판(111) 상에 독립적으로 형성되므로, 복수의 제3 하부 강성 기판(123)은 복수의 제2 하부 강성 기판(122)에 연결되지 않는다.
도 1을 참조하면, 복수의 제2 하부 강성 기판(122)은 굴곡진 형상을 가진다. 예를 들면, 복수의 제2 하부 강성 기판(122)은 사인파 형상을 가질 수 있다. 다만, 복수의 제2 하부 강성 기판(122)의 형상은 이에 제한되지 않으며, 예를 들어, 복수의 제2 하부 강성 기판(122)은 지그재그 형상으로 연장될 수도 있고, 복수의 마름모 모양의 기판들이 꼭지점에서 연결되어 연장되는 등의 다양한 형상을 가질 수 있다. 또한, 도 1에 도시된 복수의 제2 하부 강성 기판(122)의 개수 및 형상은 예시적인 것이며, 복수의 제2 하부 강성 기판(122)의 개수 및 형상은 설계에 따라 다양하게 변경될 수 있다.
상부 연성 기판(112) 상에는 복수의 제1 상부 강성 기판(126) 및 복수의 제2 상부 강성 기판(127)이 배치된다.
복수의 제1 상부 강성 기판(126)은 표시 영역(AA)에 배치되어, 복수의 제1 상부 강성 기판(126) 상에는 복수의 제2 화소를 구성하는 제2 트랜지스터가 형성된다. 보다 상세하게는 복수의 제1 상부 강성 기판(126)은 복수의 제3 하부 강성 기판(123)과 중첩될 수 있다. 즉, Z축 방향을 기준으로, 하부 연성 기판(111), 복수의 제3 하부 강성 기판(123), 복수의 제1 상부 강성 기판(126) 및 상부 연성 기판(112)이 서로 중첩되어 순차적으로 적층될 수 있다.
전술한 바와 같이, 복수의 제3 하부 강성 기판(123) 상에는 제2 발광 소자가 배치되고, 복수의 제1 상부 강성 기판(126) 상에는 제2 트랜지스터가 배치되므로, 복수의 제3 하부 강성 기판(123)과 복수의 제1 상부 강성 기판(126) 사이에는 제2 발광 소자 및 제2 트랜지스터를 포함하는 제2 화소가 형성될 수 있다.
한편, 복수의 제1 상부 강성 기판(126)이 사각형의 형태로 도시되었으나, 이에 제한되지 않고, 다양한 형태로 변형가능하다.
복수의 제2 상부 강성 기판(127)은 서로 인접하는 복수의 제1 상부 강성 기판(126)을 연결하는 기판으로, 상부 연결 기판으로 지칭될 수 있다. 즉, 복수의 제1 상부 강성 기판(126) 사이에는 복수의 제2 상부 강성 기판(127)이 배치된다.
도 1을 참조하면, 복수의 제2 상부 강성 기판(127)은 굴곡진 형상을 가진다. 예를 들면, 복수의 제2 상부 강성 기판(127)은 사인파 형상을 가질 수 있다. 다만, 복수의 제2 상부 강성 기판(127)의 형상은 이에 제한되지 않으며, 예를 들어, 복수의 제2 상부 강성 기판(127)은 지그재그 형상으로 연장될 수도 있고, 복수의 마름모 모양의 기판들이 꼭지점에서 연결되어 연장되는 등의 다양한 형상을 가질 수 있다. 또한, 도 1에 도시된 복수의 제2 상부 강성 기판(127)의 개수 및 형상은 예시적인 것이며, 복수의 제2 상부 강성 기판(127)의 개수 및 형상은 설계에 따라 다양하게 변경될 수 있다.
그리고, 복수의 제1 하부 강성 기판(121), 복수의 제2 하부 강성 기판(122), 제3 하부 강성 기판(123), 복수의 제4 하부 강성 기판(124) 및 복수의 제5 하부 강성 기판(125), 제1 상부 강성 기판(126) 및 복수의 제2 상부 강성 기판(127)은 강성 기판이다. 즉, 상술한 강성 기판(121, 122, 123, 124, 125, 126, 127)은 연성 기판(111, 112)과 비교하여 강성(Rigid)일 수 있다. 강성 기판(121, 122, 123, 124, 125, 126, 127)의 탄성 계수(Modulus of elasticity)는 연성 기판(111, 112)의 탄성 계수(Modulus of elasticity) 보다 높을 수 있다. 탄성 계수(Modulus of elasticity)는 기판에 가해지는 응력에 대하여 변형되는 비율을 나타내는 파라미터로서, 탄성 계수가 상대적으로 높을 경우 경도(Hardness)가 상대적으로 높을 수 있다. 구체적으로 강성 기판(121, 122, 123, 124, 125, 126, 127)의 탄성 계수는 연성 기판(111, 112)의 탄성 계수보다 1000배 이상 높을 수 있으나, 이에 제한되는 것은 아니다.
복수의 강성 기판(121, 122, 123, 124, 125, 126, 127)은 연성 기판(111, 112)보다 낮은 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있고, 예를 들어, 폴리이미드(polyimide; PI), 폴리아크릴레이트(polyacrylate), 폴리아세테이트(polyacetate) 등으로 이루어질 수도 있다. 이때, 복수의 제1 하부 강성 기판(121), 복수의 제2 하부 강성 기판(122), 제3 하부 강성 기판(123), 복수의 제4 하부 강성 기판(124) 및 복수의 제5 하부 강성 기판(125), 제1 상부 강성 기판(126) 및 복수의 제2 상부 강성 기판(127)은 동일한 물질로 이루어질 수도 있으나, 이에 제한되는 것은 아니고, 서로 다른 물질로 이루어질 수도 있다.
몇몇 실시예에서, 연성 기판(111, 112)은 복수의 제1 패턴 및 제2 패턴을 포함하는 것으로 정의될 수 있다. 복수의 제1 패턴은 연성 기판(111, 112) 중 복수의 강성 기판(121, 122, 123, 124, 125, 126, 127)이 배치된 영역을 제외한 영역에 배치되거나 표시 장치(100) 전체 영역에 배치될 수도 있다.
이때, 복수의 제1 패턴의 탄성 계수는 제2 패턴의 탄성 계수보다 클 수 있다. 예를 들어, 복수의 제1 패턴은 복수의 강성 기판(121, 122, 123, 124, 125, 126, 127)과 동일한 물질로 이루어질 수 있으며, 제2 패턴은 복수의 강성 기판(121, 122, 123, 124, 125, 126, 127)보다 낮은 탄성 계수를 갖는 물질로 이루어질 수 있다.
즉, 제1 패턴은 폴리이미드(polyimide; PI), 폴리아크릴레이트(polyacrylate), 폴리아세테이트(polyacetate) 등으로 이루어질 수도 있고, 제2 패턴은 폴리 메탈 실록산(polydimethylsiloxane; PDMS)과 같은 실리콘 고무(Silicone Rubber), 폴리 우레탄(polyurethane; PU), PTFE(polytetrafluoroethylene) 등의 탄성 중합체(elastomer)로 이루어질 수 있다.
게이트 드라이버(GD)는 표시 영역(AA)에 배치된 복수의 화소로 게이트 전압을 공급하는 구성요소이다. 게이트 드라이버(GD)는 복수의 제4 하부 강성 기판(124)상에 형성된 복수의 스테이지를 포함하고, 게이트 드라이버(GD)의 각각의 스테이지는 서로 전기적으로 연결될 수 있다. 따라서, 어느 하나의 스테이지에서 출력된 게이트 전압을 다른 스테이지에 전달할 수 있다. 그리고, 각각의 스테이지는 각각의 스테이지와 연결된 복수의 화소에 순차적으로 게이트 전압을 공급할 수 있다.
파워 서플라이는 게이트 드라이버(GD)에 연결되어, 게이트 구동 전압 및 게이트 클럭 전압을 공급할 수 있다. 그리고, 파워 서플라이는 복수의 화소에 연결되어, 복수의 화소 각각에 화소 구동 전압을 공급할 수 있다. 또한, 파워 서플라이도 복수의 제4 하부 강성 기판(124)상에 형성될 수 있다. 즉 파워 서플라이는 외곽 기판(121)상에 게이트 드라이버(GD)에 인접되게 형성될 수 있다. 그리고, 복수의 제4 하부 강성 기판(124)에 형성된 파워 서플라이 각각은 전기적으로 연결될 수 있다. 즉, 복수의 제4 하부 강성 기판(124)에 형성된 복수의 파워 서플라이는 게이트 전원 연결 배선 및 화소 전원 연결 배선에 의해 연결될 수 있다. 이에, 복수의 파워 서플라이 각각은 게이트 구동 전압, 게이트 클럭 전압 및 화소 구동 전압을 공급할 수 있다.
인쇄 회로 기판(130)은 표시 소자를 구동하기 위한 신호 및 전압을 제어부로부터 표시 소자로 전달하는 구성이다. 이에, 인쇄 회로 기판(130)은 구동 기판으로도 지칭될 수 있다. 인쇄 회로 기판(130)에는 IC 칩, 회로부 등과 같은 제어부가 장착될 수 있다. 또한, 인쇄 회로 기판(130)에는 메모리, 프로세서 등도 장착될 수 있다. 그리고, 표시 장치(100)에 구비되는 인쇄 회로 기판(130)은 연신성(stretchability)을 확보하기 위하여, 연성 영역과 강성 영역을 포함할 수 있다. 그리고 강성 영역에는 IC 칩, 회로부, 메모리, 프로세서 등도 장착될 수 있고, 연성 영역에는 IC 칩, 회로부, 메모리, 프로세서와 전기적으로 연결되는 배선들이 배치될 수 있다. 또한, 인쇄 회로 기판(130)은 비표시 영역(NA)에 배치된 복수의 제5 하부 강성 기판(125)의 복수의 패드에 본딩될 수 있다.
데이터 드라이버(DD)는 표시 영역(AA)에 배치된 복수의 화소로 데이터 전압을 생성하는 구성요소이다. 데이터 드라이버(DD)는 IC칩 형태로 구성될 수 있어 데이터 집적 회로(D-IC)로도 지칭될 수 있다. 그리고, 데이터 드라이버(DD)는 인쇄 회로 기판(130)의 강성 영역에 탑재될 수 있다. 즉, 데이터 드라이버(DD)는 COB(Chip On Board)의 형태로 인쇄 회로 기판(130)에 실장될 수 있다. 그리고 데이터 드라이버(DD)는 복수의 제5 하부 강성 기판(125)에 배치된 복수의 패드 및 라우팅 배선을 통하여 데이터 전압 등을 표시 영역(AA)에 배치된 복수의 화소 각각으로 공급한다. 다만, 도 1에서는 데이터 드라이버(DD)가 COB(Chip On Board) 방식으로 실장되는 것으로 도시하였으나, 이에 제한되지 않고, 데이터 드라이버(DD)는 COF(Chip on Film), COG(Chip On Glass), TCP (Tape Carrier Package) 등의 방식으로 실장될 수도 있다.
또한, 도 1에서는 표시 영역(AA)에 배치된 하나의 행의 제1 하부 강성 기판(121)에 대응하도록 하나의 제5 하부 강성 기판(125)이 표시 영역(AA) Y축 방향의 비표시 영역(AA)에 배치되고, 하나의 제5 하부 강성 기판(125)에 하나의 데이터 드라이버(DD)가 배치되는 것으로 도시되었으나, 이에 제한되는 것은 아니다. 즉, 복수의 행의 제1 하부 강성 기판(121)에 대응하도록 하나의 제5 하부 강성 기판(125) 및 하나의 데이터 드라이버(DD)가 배치될 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치(100)의 하부 기판의 표시 영역(AA)에 대한 보다 상세한 설명을 위해 도 2 및 도 3을 함께 참조한다.
<하부 기판의 평면 및 단면 구조>
도 2는 본 발명의 일 실시예에 따른 표시 장치의 하부 기판의 표시 영역에 대한 확대 평면도이다. 도 3은 본 발명의 일 실시예에 따른 표시 장치의 하부 기판의 단면도이다. 설명의 편의를 위하여 도 1을 함께 참조하여 설명한다. 상술한 하부 기판이라 함은 하부 연성 기판(111), 복수의 제1 하부 강성 기판(121), 복수의 제2 하부 강성 기판(122), 복수의 제3 하부 강성 기판(123), 복수의 제4 하부 강성 기판(124) 및 복수의 제5 하부 강성 기판(125)을 통칭하는 것이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)의 하부 기판을 기준으로, 표시 영역(AA)은 복수의 제1 서브 화소(SPX1)가 배치되는 복수의 제1 영역(A1), 복수의 하부 연결 배선(181, 182)이 배치되는 복수의 제2 영역(A2) 및 제1 영역(A1)과 제2 영역(A2)을 제외한 영역이고 복수의 제2 화소의 구성요소인 제2 발광 소자(170)가 배치되는 복수의 제3 영역(A3)으로 구분될 수 있다.
다시 말하면, 하부 연성 기판(111) 상의 복수의 제1 영역(A1)에는 복수의 제1 서브 화소(SPX1)를 포함하는 제1 화소가 형성되는 제1 하부 강성 기판(121)이 배치되고, 하부 연성 기판(111) 상의 복수의 제2 영역(A2)에는 복수의 하부 연결 배선(181, 182)이 형성되는 제2 하부 강성 기판(122)이 배치되고, 하부 연성 기판(111) 상의 복수의 제3 영역(A3)에는 복수의 제2 발광 소자(170)가 형성되는 제3 하부 강성 기판(123)이 배치된다.
복수의 제1 영역(A1)은 제1 하부 강성 기판(121)이 배치되고, 제3 영역(A3)은 제3 하부 강성 기판(123)이 배치되므로, 강성 영역으로 지칭될 수 있다. 그리고, 도 2에 도시된 바와 같이, 복수의 제1 영역(A1) 및 복수의 제3 영역(A3) 각각은 하부 연성 기판(111) 상에서 매트릭스 형태로 배치될 수 있고, 복수의 제1 영역(A1) 및 복수의 제3 영역(A3)은 서로 엇갈려 배치될 수 있다. 즉, 복수의 제3 영역(A3)은 복수의 제1 영역(A1)의 대각 방향에 이웃하도록 배치될 뿐, X축 방향 및 Y축 방향에 이웃하도록 배치되지 않는다. 이와 반대로, 복수의 제1 영역(A1)은 복수의 제3 영역(A3)의 대각 방향에 이웃하도록 배치될 뿐, X축 방향 및 Y축 방향에 이웃하도록 배치되지 않는다.
그리고, 복수의 제1 영역(A1)에 형성되는 복수의 제1 서브 화소(SPX1) 각각은 제1 발광 소자(160) 및 제1 발광 소자(160)를 구동하는 제1 트랜지스터(150a)를 포함할 수 있으나, 이에 제한되지 않고, 스위칭 트랜지스터 및 커패시터를 더 포함할 수 있다. 그리고, 복수의 제1 서브 화소(SPX1) 각각은 적색광을 발광하는 적색 발광 소자, 녹색광을 발광하는 녹색 발광 소자, 청색광을 발광하는 청색 발광 소자 및 백색광을 발광하는 백색 발광 소자 중 어느 하나를 포함할 수 있으나, 이에 제한되지 않는다.
복수의 제2 영역(A2)은 복수의 하부 연결 배선(181, 182)이 배치되는 영역으로서, 연성 영역으로 지칭될 수 있다. 즉, 복수의 제2 영역(A2)에는 서로 인접하는 복수의 제1 하부 강성 기판(121)의 패드를 연결하는 제1 하부 연결 배선(181) 및 제2 하부 연결 배선(182)이 배치된다. 이에, 본 명세서에서 제2 영역(A2)은 배선 영역으로도 지칭될 수도 있다.
그리고, 도 2에 도시된 바와 같이, 복수의 제2 영역(A2)은 하부 연성 기판 상에서 매트릭스 형태로 배치될 수 있고, 복수의 제1 영역(A1) 및 복수의 제3 영역(A3)과 이웃하도록 배치될 수 있다. 구체적으로, 복수의 제2 영역(A2)은 서로 이웃하는 2개의 제1 영역(A1) 사이 혹은 서로 이웃하는 2개의 제3 영역(A3) 사이에 정의된다.
구체적으로, 제2 영역(A2)에서 X축 방향으로 연장되는 제1 하부 연결 배선(181)은 컨택홀을 통해 복수의 제1 서브 화소(SPX1) 모두에 연결될 수 있고, 제2 영역(A2)에서 Y축 방향으로 연장되는 제2 하부 연결 배선(182)은 컨택홀을 통해 복수의 제1 서브 화소(SPX1) 각각에 연결될 수 있다.
복수의 제3 영역(A3)은 복수의 제1 영역(A1)과 복수의 제2 영역(A2)에 의해 둘러싸일 수 있다. 그리고, 복수의 제3 영역(A3)에는 제1 화소 이외에 추가로 구비되는 제2 화소를 구성하는 제2 발광 소자(170)가 배치될 수 있다. 이에, 제3 영역(A3)에 배치되는 제2 발광 소자(170)는 보조 발광 소자로 지칭될 수 있다.
그리고, 복수의 제2 발광 소자(170) 각각은 적색광을 발광하는 적색 발광 소자, 녹색광을 발광하는 녹색 발광 소자, 청색광을 발광하는 청색 발광 소자 및 백색광을 발광하는 백색 발광 소자 중 어느 하나일 수 있으나, 이에 제한되지 않는다.
이하에서는 도 3를 참조하여, 표시 영역의 단면 구조에 대해서 구체적으로 설명한다.
도 3를 참조하면, 제1 영역(A1)에서 복수의 제1 하부 강성 기판(121) 상에 복수의 무기 절연층이 배치된다. 예를 들어, 복수의 무기 절연층은 제1 버퍼층(141a), 제1 게이트 절연층(142a), 제1 층간 절연층(143a) 및 제1 패시베이션층(144a)을 포함할 수 있지만, 이에 제한되지 않고, 복수의 제1 하부 강성 기판(121) 상에는 다양한 무기 절연층이 추가적으로 배치되거나 무기 절연층은 제1 버퍼층(141a), 제1 게이트 절연층(142a), 제1 층간 절연층(143a) 및 제1 패시베이션층(144a) 중 하나 이상이 생략될 수도 있다.
구체적으로, 복수의 제1 하부 강성 기판(121) 상에 제1 버퍼층(141a)이 배치된다. 제1 버퍼층(141a)은 하부 연성 기판(111) 및 복수의 제1 하부 강성 기판(121) 외부로부터의 수분(H2O) 및 산소(O2) 등의 침투로부터 표시 장치(100)의 다양한 구성요소들을 보호하기 위해 복수의 제1 하부 강성 기판(121) 상에 형성된다. 제1 버퍼층(141a)은 절연 물질로 구성될 수 있으며, 예를 들어, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산화질화물(SiON) 등으로 이루어지는 무기층이 단층 또는 복층으로 구성될 수 있다. 다만, 제1 버퍼층(141a)은 표시 장치(100)의 구조나 특성에 따라 생략될 수도 있다.
이때, 제1 버퍼층(141a)은 복수의 제1 영역(A1) 또는 제3 영역(A3)에만 형성될 수 있다. 상술한 바와 같이 제1 버퍼층(141a)은 무기물로 이루어질 수 있으므로, 표시 장치(100)를 연신하는 과정에서 쉽게 크랙(crack)이 발생되는 등 손상될 수 있다. 이에, 제1 버퍼층(141a)은 복수의 제2 영역(A2)에는 형성되지 않고, 제1 영역(A1) 및 제3 영역(A3)에만 패터닝되어 형성될 수 있다. 이에, 본 발명의 일 실시예에 따른 표시 장치(100)는 제1 버퍼층(141a)을 강성 영역인 제1 영역(A1) 및 제3 영역(A3)에만 형성하여 표시 장치(100)가 휘거나 늘어나는 등 변형되는 경우에도 제1 버퍼층(141a)의 손상을 방지할 수 있다.
도 3를 참조하면, 제1 영역(A1)에서 제1 버퍼층(141a) 상에 제1 게이트 전극(151a), 제1 액티브층(152a), 제1 소스 전극(153a) 및 제1 드레인 전극(154a)을 포함하는 제1 트랜지스터(150a)가 형성된다.
먼저, 도 3를 참조하면, 제1 버퍼층(141a) 상에는 제1 액티브층(152a)이 배치된다. 예를 들어, 제1 액티브층(152a)은 산화물 반도체로 형성될 수도 있고, 비정질 실리콘(amorpho113 silicon, a-Si), 다결정 실리콘(polycrystalline silicon, poly-Si), 또는 유기물(organic) 반도체 등으로 형성될 수 있다.
제1 액티브층(152a) 상에는 제1 게이트 절연층(142a)이 배치된다. 제1 게이트 절연층(142a)은 제1 게이트 전극(151a)과 제1 액티브층(152a)을 전기적으로 절연시키기 위한 층으로, 절연 물질로 이루어질 수 있다. 예를 들어, 제1 게이트 절연층(142a)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으나, 이에 제한되는 것은 아니다.
제1 버퍼층(141a) 상에는 제1 게이트 전극(151a)이 배치된다. 제1 게이트 전극(151a)은 제1 액티브층(152a)과 중첩하도록 배치된다. 제1 게이트 전극(151a)은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있으나, 이에 제한되는 것은 아니다.
제1 게이트 전극(151a) 상에는 제1 층간 절연층(143a)이 배치된다. 제1 게이트 전극(151a)과 제1 소스 전극(153a) 및 제1 드레인 전극(154a)을 절연시키기 위한 층으로, 제1 버퍼층(141a)과 동일하게 무기물로 이루어질 수 있다. 예를 들어, 제1 층간 절연층(143a)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으나, 이에 제한되는 것은 아니다.
제1 층간 절연층(143a) 상에는 제1 액티브층(152a)과 각각 접하는 제1 소스 전극(153a) 및 제1 드레인 전극(154a)이 배치된다. 제1 소스 전극(153a) 및 제1 드레인 전극(154a)은 동일 층에서 이격되어 배치된다. 제1 소스 전극(153a) 및 제1 드레인 전극(154a)은 제1 액티브층(152a)과 접하는 방식으로 제1 액티브층(152a)과 전기적으로 연결될 수 있다. 제1 소스 전극(153a) 및 제1 드레인 전극(154a)은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있으나, 이에 제한되는 것은 아니다.
도 3에서는 설명의 편의를 위해, 표시 장치(100)에 포함될 수 있는 다양한 트랜지스터 중 구동 트랜지스터만을 도시하였으나, 스위칭 트랜지스터, 커패시터 등도 표시 장치에 포함될 수 있다. 또한, 본 명세서에서는 제1 트랜지스터(150a)가 코플래너(coplanar) 구조인 것으로 설명하였으나, 스태거드(staggered) 구조 등의 다양한 트랜지스터도 사용될 수 있다.
도 3를 참조하면, 제1 층간 절연층(143a) 상에는 데이터 패드(PD)가 배치될 수 있다. 데이터 패드(PD)는 데이터 전압을 복수의 제1 서브 화소(SPX1)에 전달하기 위한 패드이다. 데이터 전압은 데이터 패드(PD)로부터 제1 하부 강성 기판(121) 상에 형성된 데이터 배선을 통해 제1 소스 전극(153a) 또는 제1 드레인 전극(154a)으로 전달될 수 있다. 데이터 패드(PD)는 제1 소스 전극(153a) 및 제1 드레인 전극(154a)과 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
도시하지는 않았으나, 제1 층간 절연층(143a) 상에는 게이트 패드가 배치될 수 있다. 게이트 패드는 게이트 전압을 복수의 제1 서브 화소(SPX1)에 전달하기 위한 패드이다. 게이트 전압은 게이트 패드로부터 제1 하부 강성 기판(121) 상에 형성된 게이트 배선을 통해 제1 게이트 전극(151a)로 전달될 수 있다.
도 3를 참조하면, 제1 트랜지스터(150a) 및 데이터 패드(PD) 상에 제1 패시베이션층(144a)이 형성된다. 즉, 제1 패시베이션층(144a)는 제1 트랜지스터(150a)를 수분 및 산소 등의 침투로부터 보호하기 위해, 제1 트랜지스터(150a)를 덮는다. 제1 패시베이션층(144a)은 무기물로 이루어질 수 있고, 단층 또는 복층으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
그리고, 제1 게이트 절연층(142a), 제1 층간 절연층(143a) 및 제1 패시베이션층(144a)은 패터닝되어 복수의 제1 영역(A1) 또는 제3 영역(A3)에만 형성될 수 있다. 제1 게이트 절연층(142a), 제1 층간 절연층(143a) 및 제1 패시베이션층(144a) 또한 제1 버퍼층(141a)와 동일하게 무기물로 이루어질 수 있으므로, 표시 장치(100)를 연신하는 과정에서 쉽게 크랙이 발생되는 등 손상될 수 있다. 이에, 제1 게이트 절연층(142a), 제1 층간 절연층(143a) 및 제1 패시베이션층(144a)은 복수의 제2 영역(A2)에는 형성되지 않고, 제1 영역(A1) 및 제3 영역(A3)에만 패터닝되어 형성될 수 있다.
제1 패시베이션층(144a) 상에 제2 평탄화층(145b)이 형성된다. 제2 평탄화층(145b)은 제1 트랜지스터(150a) 상부를 평탄화한다. 제2 평탄화층(145b)은 단층 또는 복수의 층으로 구성될 수 있으며, 유기 물질로 이루어질 수 있다. 이에, 제2 평탄화층(145b)은 유기 절연층으로 지칭될 수도 있다. 예를 들어, 제2 평탄화층(145b)은 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
도 3을 참조하면, 제2 평탄화층(145b)은 복수의 제1 하부 강성 기판(121) 상에서 제1 버퍼층(141a), 제1 게이트 절연층(142a), 제1 층간 절연층(143a) 및 제1 패시베이션층(144a)의 상면 및 측면을 덮도록 배치되어, 복수의 제1 하부 강성 기판(121)과 함께 제1 버퍼층(141a), 제1 게이트 절연층(142a), 제1 층간 절연층(143a) 및 제1 패시베이션층(144a)을 둘러싼다. 구체적으로, 제2 평탄화층(145b)은 제1 패시베이션층(144a)의 상면 및 측면, 제1 층간 절연층(143a)의 측면, 제1 게이트 절연층(142a)의 측면, 제1 버퍼층(141a)의 측면 및 복수의 제1 하부 강성 기판(121)의 상면의 일부를 덮도록 배치될 수 있다. 이에, 제2 평탄화층(145b)은 제1 버퍼층(141a), 제1 게이트 절연층(142a), 제1 층간 절연층(143a) 및 제1 패시베이션층(144a)의 측면에서의 단차를 보완할 수 있고, 제2 평탄화층(145b)과 제2 평탄화층(145b)의 측면에 배치되는 하부 연결 배선(181, 182)의 접착 강도를 증가시킬 수 있다.
도 3를 참조하면, 제2 평탄화층(145b)의 측면의 경사각은 제1 버퍼층(141a), 제1 게이트 절연층(142a), 제1 층간 절연층(143a) 및 제1 패시베이션층(144a)의 측면들이 이루는 경사각보다 작을 수 있다. 예를 들어, 제2 평탄화층(145b)의 측면은 제1 패시베이션층(144a)의 측면, 제1 층간 절연층(143a)의 및 측면, 제1 게이트 절연층(142a)의 측면 및 제1 버퍼층(141a)의 측면이 이루는 경사보다 완만한 경사를 가질 수 있다. 이에, 제2 평탄화층(145b)의 측면과 접하게 배치되는 하부 연결 배선(181, 182)이 완만한 경사를 가지고 배치되어, 표시 장치(100)의 연신 시, 하부 연결 배선(181, 182)에 발생하는 응력이 저감되고, 하부 연결 배선(181, 182)이 크랙되거나 제2 평탄화층(145b)의 측면에서 박리되는 현상을 억제할 수 있다.
도 2, 도 3를 참조하면, 하부 연결 배선(181, 182)은 복수의 제1 하부 강성 기판(121) 상의 패드를 전기적으로 연결하는 배선을 의미한다. 하부 연결 배선(181, 182)은 복수의 제2 하부 강성 기판(122) 상에 배치된다. 그리고, 하부 연결 배선(181, 182)은 복수의 제1 하부 강성 기판(121) 상의 패드에 전기적으로 연결되기 위하여, 복수의 제1 하부 강성 기판(121) 상에도 일부 형성될 수 있다. 상술한 제1 하부 강성 기판(121) 상의 패드는 게이트 패드와 데이터 패드(PD)를 의미할 수 있다.
하부 연결 배선(181, 182)은 제1 하부 연결 배선(181), 제2 하부 연결 배선(182)을 포함한다. 제1 하부 연결 배선(181) 및 제2 하부 연결 배선(182)은 복수의 제1 하부 강성 기판(121) 사이에 배치된다. 구체적으로, 제1 하부 연결 배선(181)은 하부 연결 배선(181, 182) 중 복수의 제1 하부 강성 기판(121) 사이에서 X 축 방향으로 연장되는 배선을 의미하고, 제2 하부 연결 배선(182)은 하부 연결 배선(181, 182) 중 복수의 제1 하부 강성 기판(121)사이에서 Y 축 방향으로 연장되는 배선을 의미한다.
하부 연결 배선(181, 182)은 구리(Cu), 알루미늄(Al), 티타늄(Ti), 몰리브덴(Mo)과 같은 금속 재질 또는 구리/몰리브덴-티타늄(Cu/Moti), 티타늄/알루미늄/티타늄(Ti/Al/Ti) 등과 같은 금속 재질의 적층 구조로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
일반적인 표시 장치의 경우, 복수의 게이트 배선, 복수의 데이터 배선 등과 같은 다양한 배선은 복수의 서브 화소 사이에서 직선 형상으로 연장되어 배치되며, 하나의 신호 배선에 복수의 서브 화소가 연결된다. 이에, 일반적인 표시 장치의 경우, 게이트 배선, 데이터 배선, 고전위 전원 배선, 기준 전압 배선 등과 같은 다양한 배선은 기판 상에서 끊김 없이 유기 발광 표시 장치의 일 측에서 타 측으로 연장한다.
이와 달리, 본 발명의 일 실시예에 따른 표시 장치(100)의 경우, 일반적인 유기 발광 표시 장치에서 사용되는 것으로 볼 수 있는 직선 형상의 게이트 배선, 데이터 배선, 고전위 전원 배선, 기준 전압 배선 등과 같은 다양한 배선은 복수의 제1 하부 강성 기판(121), 복수의 제4 하부 강성 기판(124) 및 복수의 제5 하부 강성 기판(125) 상에만 배치된다. 즉, 본 발명의 일 실시에에 따른 표시 장치(100)에서 직선 형상의 배선은 복수의 제1 하부 강성 기판(121), 복수의 제4 하부 강성 기판(124) 및 복수의 제5 하부 강성 기판(125)상에만 배치된다.
본 발명의 일 실시예에 따른 표시 장치(100)에서는 제1 하부 강성 기판(121), 제4 하부 강성 기판(124) 및 제5 하부 강성 기판(125) 상에서의 불연속적인 배선들을 연결하기 위해, 서로 인접하는 2개의 제1 하부 강성 기판(121), 2개의 제4 하부 강성 기판(124) 및 2개의 제5 하부 강성 기판(125) 상의 패드가 하부 연결 배선(181, 182)에 의해 연결될 수 있다. 즉, 하부 연결 배선(181, 182)은 인접하는 2개의 제1 하부 강성 기판(121), 2개의 제4 하부 강성 기판(124), 2개의 제5 하부 강성 기판(125), 제1 하부 강성 기판(121)과 제4 하부 강성 기판(124), 제1 하부 강성 기판(121)과 제5 하부 강성 기판(125) 및 제4 하부 강성 기판(124)과 제5 하부 강성 기판(125) 상의 패드를 전기적으로 연결한다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)는 게이트 배선, 데이터 배선, 고전위 전원 배선, 기준 전압 배선 등과 같은 다양한 배선을 복수의 제1 하부 강성 기판(121), 복수의 제4 하부 강성 기판(124), 복수의 제5 하부 강성 기판(125), 복수의 제1 하부 강성 기판(121)과 복수의 제4 하부 강성 기판(124), 복수의 제1 하부 강성 기판(121)과 복수의 제5 하부 강성 기판(125) 및 복수의 제4 하부 강성 기판(124)과 복수의 제5 하부 강성 기판(125) 사이에서 전기적으로 연결하도록 복수의 하부 연결 배선(181, 182)을 포함할 수 있다. 예를 들면, X축 방향으로 인접하여 배치된 복수의 제1 하부 강성 기판(121) 상에는 게이트 배선이 배치될 수 있고, 게이트 배선의 양 끝단에는 게이트 패드가 배치될 수 있다. 이때, X축 방향으로 인접하여 배치된 복수의 제1 하부 강성 기판(121) 상의 복수의 게이트 패드 각각은 게이트 배선으로 기능하는 제1 하부 연결 배선(181)에 의해 서로 연결될 수 있다. 이에, 복수의 제1 하부 강성 기판(121) 상에 배치된 게이트 배선과 제4 하부 강성 기판(124) 상에 배치된 제1 하부 연결 배선(181)이 하나의 게이트 배선으로 기능할 수 있다. 또한, 표시 장치(100)에 포함될 수 있는 모든 다양한 배선 중 X축 방향으로 연장하는 배선, 예를 들어, 발광 신호 배선, 저전위 전원 배선, 고전위 전원 배선 또한 또한 상술한 바와 같이 제1 하부 연결 배선(181)에 의해 전기적으로 연결될 수 있다.
도 2, 도 3를 참조하면, 제1 하부 연결 배선(181)은 X축 방향으로 인접하여 배치된 복수의 제1 하부 강성 기판(121) 상의 패드 중 나란히 배치된 2개의 제1 하부 강성 기판(121) 상의 패드들을 서로 연결할 수 있다. 제1 하부 연결 배선(181)은 게이트 배선, 발광 신호 배선, 고전위 전원 배선 또는 저전위 전원 배선으로 기능할 수 있으나, 이에 제한되지는 않는다. 예를 들면, 제1 하부 연결 배선(181)은 게이트 배선으로 기능할 수 있고, X축 방향으로 나란히 배치된 2개의 제1 하부 강성 기판(121) 상의 게이트 패드를 전기적으로 연결할 수 있다. 이에, 앞서 설명한 바와 같이, X축 방향으로 배치된 복수의 제1 하부 강성 기판(121) 상의 게이트 패드는 게이트 배선으로 기능하는 제1 하부 연결 배선(181)에 의하여 연결될 수 있고, 하나의 게이트 전압이 전달될 수 있다.
그리고, 제2 하부 연결 배선(182)은 Y축 방향으로 인접하여 배치된 복수의 제1 하부 강성 기판(121) 상의 패드 중 나란히 배치된 2개의 제1 하부 강성 기판(121) 상의 패드들을 서로 연결할 수 있다. 제2 하부 연결 배선(182)은 데이터 배선, 고전위 전원 배선, 저전위 전원 배선 또는 기준 전압 배선으로 기능할 수 있으나, 이에 제한되지는 않는다. 예를 들면, 제2 하부 연결 배선(182)은 데이터 배선으로 기능할 수 있고, Y축 방향으로 나란히 배치된 2개의 제1 하부 강성 기판(121) 상의 데이터 배선을 전기적으로 연결할 수 있다. 이에, 앞서 설명한 바와 같이, Y축 방향으로 배치된 복수의 제1 하부 강성 기판(121) 상의 내부 배선은 데이터 배선으로 기능하는 복수의 제2 하부 연결 배선(182)에 의하여 연결될 수 있고, 하나의 데이터 전압이 전달될 수 있다.
도 1을 참조하면, 하부 연결 배선(181, 182)은 복수의 제1 하부 강성 기판(121)과 복수의 제4 하부 강성 기판(124) 상의 패드들을 서로 연결하거나, Y축 방향으로 인접하여 배치된 복수의 제4 하부 강성 기판(124) 상의 패드 중 나란히 배치된 2개의 제4 하부 강성 기판(124) 상의 패드들을 서로 연결하는 연결 배선을 더 포함할 수 있다.
도 3에 도시된 바와 같이, 제1 하부 연결 배선(181)은 제1 하부 강성 기판(121) 상에 배치된 제1 평탄화층(145a)의 상면 및 측면과 접하며 제2 하부 강성 기판(122)의 상면으로 연장되어 형성될 수 있다. 또한, 제2 하부 연결 배선(182)은 제1 하부 강성 기판(121) 상에 배치된 제1 평탄화층(145a)의 상면 및 측면 과 접하며 제2 하부 강성 기판(122)의 상면으로 연장되어 형성될 수 있다.
도 3를 참조하면, 뱅크(146)는 인접하는 제1 서브 화소(SPX1)를 구분하는 구성요소이다. 뱅크(146)는 인접하는 제2 하부 연결 배선(182)과 제1 연결 패드(191)의 일부를 덮도록 배치된다. 뱅크(146)는 절연 물질로 이루어질 수 있다. 또한, 뱅크(146)는 블랙 물질을 포함하여 이루어질 수 있다. 뱅크(146)는 블랙 물질을 포함함으로써 표시 영역(AA)을 통해 시인될 수 있는 배선들을 가리는 역할을 한다. 뱅크(146)는, 예를 들어, 투명한 카본(carbon) 계열의 혼합물로 이루어질 수 있고, 구체적으로 카본 블랙(carbon black)을 포함할 수 있다. 다만, 이에 제한되는 것은 아니고, 뱅크(146)는 투명한 절연 물질로 이루어질 수도 있다.
도 3를 참조하면, 제1 연결 패드(191)과 제1 하부 연결 배선(181) 상에는 제1 발광 소자(160)가 배치된다. 제1 발광 소자(160)는 n형층(161), 활성층(162), p형층(163), n전극(164) 및 p전극(165)을 포함하는 LED일 수 있다. 본 발명의 일 실시예에 따른 표시 장치(100)의 제1 발광 소자(160)는 한쪽 면에 n전극(164)과 p전극(165)이 형성되는 플립 칩(flip-chip)의 구조를 가진다.
n형층(161)은 우수한 결정성을 갖는 질화갈륨(GaN)에 n형 불순물을 주입하여 형성될 수 있다. n형층(161)은 발광될 수 있는 물질로 이루어지는 별도의 베이스 기판 상에 배치될 수도 있다.
n형층(161) 상에는 활성층(162)이 배치된다. 활성층(162)은 제1 발광 소자(160)에서 빛을 발하는 발광층으로, 질화물 반도체, 예를 들어, 인듐질화갈륨(InGaN)으로 이루어질 수 있다. 활성층(162) 상에는 p형층(163)이 배치된다. p형층(163)은 질화갈륨(GaN)에 p형 불순물을 주입하여 형성될 수 있다.
본 발명의 일 실시예에 따른 제1 발광 소자(160)는, 이상에서 설명한 바와 같이, n형층(161), 활성층(162) 및 p형층(163)을 차례대로 적층한 후, 소정 부분을 식각한 후, n전극(164)과 p전극(165)을 형성하는 방식으로 제조된다. 이때, 소정 부분은 n전극(164)과 p전극(165)을 이격시키기 위한 공간으로, n형층(161)의 일부가 노출되도록 소정 부분이 식각된다. 다시 말해, n전극(164)과 p전극(165)이 배치될 제1 발광 소자(160)의 면은 평탄화된 면이 아닌 서로 다른 높이 레벨을 가질 수 있다.
이와 같이, 식각된 영역, 다시 말해, 식각 공정으로 노출된 n형층(161) 상에는 n전극(164)이 배치된다. n전극(164)은 도전성 물질로 이루어질 수 있다. 한편, 식각되지 않은 영역, 다시 말해, p형층(163) 상에는 p전극(165)이 배치된다. p전극(165)도 도전성 물질로 이루어질 수 있고, 예를 들어, n전극(164)과 동일한 물질로 이루어질 수 있다.
제1 접착층(AD1)은 제1 연결 패드(191) 및 제1 하부 연결 배선(181)의 상면과 제1 연결 패드(191) 및 제1 하부 연결 배선(181) 사이에 배치되어, 제1 발광 소자(160)가 제1 연결 패드(191)와 제1 하부 연결 배선(181) 상에 접착될 수 있다. 이때, n전극(164)은 제1 하부 연결 배선(181) 상에 배치되고, p전극(165)은 제1 연결 패드(191) 상에 배치될 수 있다.
제1 접착층(AD1)은 절연성 베이스 부재에 도전볼이 분산된 도전성 접착층일 수 있다. 이에, 제1 접착층(AD1)에 열 또는 압력이 가해지는 경우, 열 또는 압력이 가해진 부분에서 도전볼이 전기적으로 연결되어 도전 특성을 갖고, 가압되지 않은 영역은 절연 특성을 가질 수 있다. 예를 들어, n전극(164)은 제1 접착층(AD1)를 통해 제1 하부 연결 배선(181)과 전기적으로 연결되고, p전극(165)은 제1 접착층(AD1)를 통해 제1 연결 패드(191)과 전기적으로 연결된다. 즉, 제1 접착층(AD1)을 제1 연결 패드(191)와 제1 하부 연결 배선(181) 상에 잉크젯 등의 방식으로 도포한 후, 제1 발광 소자(160)를 제1 접착층(AD1) 상에 전사하고, 제1 발광 소자(160)를 가압하고 열을 가하는 방식으로 제1 연결 패드(191)와 p전극(165) 및 제2 연결 패드(192)와 n전극(164)을 전기적으로 연결시킬 수 있다. 다만, n전극(164)과 제1 하부 연결 배선(181) 사이에 배치된 제1 접착층(AD1)의 부분 및 p전극(165)과 제1 연결 패드(191) 사이에 배치된 제1 접착층(AD1)의 부분을 제외한 다른 제1 접착층(AD1)의 부분은 절연 특성을 가진다. 한편, 제1 접착층(AD1)은 분리된 형태로 제1 연결 패드(191)와 제1 하부 연결 배선(181) 각각에 배치될 수도 있다.
이와 같이, 본 발명의 일 실시예에 따른 표시 장치(100)는 제1 트랜지스터(150a)가 배치된 하부 연성 기판(111) 상에 제1 발광 소자(160)가 배치되는 구조를 가짐으로써, 제1 트랜지스터(150a)가 턴온(turn-on)되면 제1 연결 패드(191)와 제1 하부 연결 배선(181) 각각에 인가되는 서로 상이한 전압 레벨이 각각 n전극(164)과 p전극(165)으로 전달되어 제1 발광 소자(160)가 발광된다.
제3 영역(A3)에는 제3 하부 강성 기판(123), 제2 접착층(AD2), 제2 발광 소자(170), 복수의 연결 패드(192, 193) 및 복수의 스페이서(SPC)가 배치된다.
제3 영역(A3)에서 제3 하부 강성 기판(123) 상에 제2 접착층(AD2)이 배치된다. 제2 접착층(AD2)은 제3 하부 강성 기판(123) 상에 제2 발광 소자(170)를 접착시키기 위한 층이다. 제2 접착층(AD2)은 열 경화 물질 또는 광 경화 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제2 접착층(AD2) 상에는 제2 발광 소자(170)가 배치된다. 제2 발광 소자(170)는 제3 하부 강성 기판(123)과 중첩되어 배치된다. 제2 발광 소자(170)는 n형층(171), 활성층(172), p형층(173), n전극(175) 및 p전극(174)을 포함한다. 이하에서는, 제2 발광 소자(170)로 레터럴(lateral) 구조의 LED가 사용되는 것으로 설명한다. 제2 발광 소자(170)와 상부 기판에 제2 트랜지스터(150b)의 전기적 컨택을 위해, 제2 발광 소자(170)로 레터럴(lateral) 구조일 수 있다.
구체적으로, 제2 발광 소자(170)의 n형층(171)은 제2 접착층(AD2) 상에서 제3 하부 강성 기판(123)과 중첩되어 배치된다. n형층(171)은 우수한 결정성을 갖는 질화 갈륨에 n형 불순물을 주입하여 형성될 수 있다. n형층(171) 상에는 활성층(172)이 배치된다. 활성층(172)은 제2 발광 소자(170)에서 빛을 발하는 발광층으로, 질화물 반도체, 예를 들어, 인듐 질화 갈륨으로 이루어질 수 있다. 활성층(172) 상에는 p형층(173)이 배치된다. p형층(173)은 질화 갈륨에 p형 불순물을 주입하여 형성될 수 있다. 다만, n형층(171), 활성층(172) 및 p형층(173)의 구성 물질은 이에 제한되는 것은 아니다.
제2 발광 소자(170)의 p형층(173) 상에는 p전극(174)이 배치된다. 또한, 제2 발광 소자(170)의 n형층(171) 상에는 n전극(175)이 배치된다. n전극(175)은 p전극(174)과 이격되어 배치된다. 구체적으로, 제2 발광 소자(170)는, n형층(171), 활성층(172) 및 p형층(173)이 차례대로 적층되고, 활성층(172) 및 p형층(173)의 소정 부분이 식각되고, n전극(175)과 p전극(174)을 형성하는 방식으로 제조될 수 있다. 이때, 소정 부분은 n전극(175)과 p전극(174)을 이격시키기 위한 공간으로, n형층(171)의 일부가 노출되도록 소정 부분이 식각될 수 있다. 다시 말해, n전극(175)과 p전극(174)이 배치될 제2 발광 소자(170)의 면은 평탄화된 면이 아닌 서로 다른 높이 레벨을 가질 수 있다. 이에, p전극(174)은 p형층(173) 상에 배치되고, n전극(175)은 n형층(171) 상에 배치되며, p전극(174)과 n전극(175)은 서로 다른 높이 레벨에서 서로 이격되어 배치된다. 이에, n전극(175)은 p전극(174)에 비하여 제3 하부 강성 기판(123)에 인접하게 배치될 수 있다. 그리고, n전극(175)과 p전극(174)은 도전성 물질로 이루어질 수 있고, 예를 들어, 투명 도전성 산화물로 이루어질 수 있다. 또한, n전극(175)과 p전극(174)은 동일한 물질로 이루어질 수 있으며, 그러나, 이에 제한되는 것은 아니다.
제2 발광 소자(170) 상에는 제2 발광 소자(170)를 평탄화시키는 제2 평탄화층(145b)이 배치된다. 제2 평탄화층(145b)은 제2 발광 소자(170)의 상부 표면을 평탄화하는 층이다. 제2 평탄화층(145b)은 제2 발광 소자(170)의 상부 표면 뿐만 아니라, 측부 표면도 덮어, 제2 발광 소자(170)를 보호할 수 있다.
제2 평탄화층(145b) 상에는 제2 연결 패드(192) 및 제3 연결 패드(193)이 배치된다. 제2 연결 패드(192)은 제2 트랜지스터(150b)와 제2 발광 소자(170)를 전기적으로 연결하는 전극이다. 제2 연결 패드(192)는 제2 평탄화층(145b)에 형성된 컨택홀을 통하여 제2 발광 소자(170)의 p전극(174)과 연결된다. 또한, 제3 연결 패드(193)는 제2 평탄화층(145b)에 형성된 컨택홀을 통하여 제2 발광 소자(170)의 n전극(175)과 연결된다.
제2 평탄화층(145b) 상에는 스페이서(SPC)가 배치된다. 즉, 제2 평탄화층(145b) 상에는 제2 연결 패드(192) 및 제3 연결 패드(193)가 배치되고, 제2 연결 패드(192) 및 제3 연결 패드(193)가 배치되지 않는 영역에 스페이서(SPC)가 배치된다. 스페이서(SPC)는 표시 장치가 비연신 상태일 때, 제2 발광 소자(170)와 제2 트랜지스터를 이격시킨다. 다만, 표시 장치가 연신 상태일 때, 스페이서(SPC)는 압축되어, 제2 발광 소자(170)와 제2 트랜지스터가 접촉될 수 있다. 따라서, 표시 장치(100)의 스페이서(SPC)는 압축 가능한 절연물질로 형성될 수 있다. 예를 들어, 표시 장치(100)의 스페이서(SPC)는 플라스틱 볼(Plastic ball)형태의 절연 물질일 수 있으나, 이에 제한되지 않는다.
<상부 기판의 평면 및 단면 구조>
도 4는 본 발명의 일 실시예에 따른 표시 장치의 상부 기판의 표시 영역에 대한 확대 평면도이다. 도 5는 본 발명의 일 실시예에 따른 표시 장치의 상부 기판의 단면도이다. 설명의 편의를 위하여 도 1을 함께 참조하여 설명한다. 상술한 상부 기판이라 함은 상부 연성 기판(112), 복수의 제1 상부 강성 기판(126) 및 복수의 제2 상부 강성 기판(127)을 통칭하는 것이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)의 상부 기판을 기준으로, 표시 영역(AA)은 복수의 상부 연결 배선(183, 184)이 배치되는 복수의 제2 영역(A2), 복수의 제2 화소의 구성요소인 제2 트랜지스터(150b)가 배치되는 복수의 제3 영역(A3) 및 제2 영역(A2)과 제3 영역(A3)을 제외한 영역인 제1 영역(A1)으로 구분될 수 있다.
다시 말하면, 상부 연성 기판(112) 상의 복수의 제3 영역(A3)에는 복수의 제2 트랜지스터(150b)가 형성되는 제1 상부 강성 기판(126)이 배치되고, 상부 연성 기판(112) 상의 복수의 제2 영역(A2)에는 복수의 상부 연결 배선(183, 184)이 형성되는 제2 상부 강성 기판(127)이 배치된다. 그리고, 상부 연성 기판(112) 상의 복수의 제1 영역(A1)에는 상부 연성 기판(112)만이 배치된다.
복수의 제2 영역(A2)은 복수의 상부 연결 배선(183, 184)이 배치되는 영역으로서, 연성 영역으로 지칭될 수 있다. 즉, 복수의 제2 영역(A2)에는 서로 인접하는 복수의 제1 상부 강성 기판(126)의 패드를 연결하는 제1 상부 연결 배선(183) 및 제2 상부 연결 배선(184)이 배치된다. 이에, 본 명세서에서 제2 영역(A2)은 배선 영역으로도 지칭될 수도 있다.
구체적으로, 제2 영역(A2)에서 X축 방향으로 연장되는 제1 상부 연결 배선(183)은 컨택홀을 통해 복수의 제2 트랜지스터(150b) 모두에 연결될 수 있고, 제2 영역(A2)에서 Y축 방향으로 연장되는 제4 상부 연결 배선(184)은 컨택홀을 통해 복수의 제2 트랜지스터(150b)에 연결될 수 있다.
복수의 제3 영역(A3)은 복수의 제1 영역(A1)과 복수의 제2 영역(A2)에 의해 둘러싸일 수 있다. 그리고, 복수의 제3 영역(A3)에는 제1 화소 이외에 추가로 구비되는 제2 화소를 구성하는 제2 트랜지스터(150b)가 배치될 수 있다. 이에, 제3 영역(A3)에 배치되는 제2 트랜지스터(150b)는 보조 트랜지스터로 지칭될 수 있다. 그리고, 제3 영역(A3)에서 하부 연성 기판(111) 상에 형성되는 제2 발광 소자(170)와 상부 연성 기판(112) 상에 형성되는 제2 트랜지스터(150b)를 포함하여, 제2 서브 화소가 구성될 수 있다. 그리고, 제2 서브 화소는 보조 화소로 지칭될 수 있다.
복수의 제2 서브 화소 각각은 적색광을 발광하는 적색 발광 소자, 녹색광을 발광하는 녹색 발광 소자, 청색광을 발광하는 청색 발광 소자 및 백색광을 발광하는 백색 발광 소자 중 어느 하나를 포함할 수 있으나, 이에 제한되지 않는다.
이하에서는 도 5를 참조하여, 표시 영역의 단면 구조에 대해서 구체적으로 설명한다.
도 5를 참조하면, 제1 영역(A1)에서 복수의 제1 상부 강성 기판(126) 상에 복수의 무기 절연층이 배치된다. 예를 들어, 복수의 무기 절연층은 제2 버퍼층(141b), 제2 게이트 절연층(142b), 제2 층간 절연층(143b) 및 제2 패시베이션층(144b)을 포함할 수 있지만, 이에 제한되지 않고, 복수의 제1 상부 강성 기판(126) 상에는 다양한 무기 절연층이 추가적으로 배치되거나 무기 절연층은 제2 버퍼층(141b), 제2 게이트 절연층(142b), 제2 층간 절연층(143b) 및 제2 패시베이션층(144b) 중 하나 이상이 생략될 수도 있다.
구체적으로, 복수의 제1 상부 강성 기판(126) 상에 제2 버퍼층(141b)이 배치된다. 제2 버퍼층(141b)은 상부 연성 기판(112) 및 복수의 제1 상부 강성 기판(126) 외부로부터의 수분(H2O) 및 산소(O2) 등의 침투로부터 표시 장치(100)의 다양한 구성요소들을 보호하기 위해 복수의 제1 상부 강성 기판(126) 상에 형성된다. 제2 버퍼층(141b)은 절연 물질로 구성될 수 있으며, 예를 들어, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산화질화물(SiON) 등으로 이루어지는 무기층이 단층 또는 복층으로 구성될 수 있다. 다만, 제2 버퍼층(141b)은 표시 장치(100)의 구조나 특성에 따라 생략될 수도 있다.
도 5를 참조하면, 제3 영역(A3)에서 제2 버퍼층(141b) 상에 제2 게이트 전극(151b), 제2 액티브층(152b), 제2 소스 전극(153b) 및 제2 드레인 전극(154b)을 포함하는 제2 트랜지스터(150b)가 형성된다.
먼저, 도 5를 참조하면, 제2 버퍼층(141b) 상에는 제2 액티브층(152b)이 배치된다. 예를 들어, 제2 액티브층(152b)은 산화물 반도체로 형성될 수도 있고, 비정질 실리콘(amorpho113 silicon, a-Si), 다결정 실리콘(polycrystalline silicon, poly-Si), 또는 유기물(organic) 반도체 등으로 형성될 수 있다.
제2 액티브층(152b) 상에는 제2 게이트 절연층(142b)이 배치된다. 제2 게이트 절연층(142b)은 제2 게이트 전극(151b)과 제2 액티브층(152b)을 전기적으로 절연시키기 위한 층으로, 절연 물질로 이루어질 수 있다. 예를 들어, 제2 게이트 절연층(142b)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으나, 이에 제한되는 것은 아니다.
제2 버퍼층(141b) 상에는 제2 게이트 전극(151b)이 배치된다. 제2 게이트 전극(151b)은 제2 액티브층(152b)과 중첩하도록 배치된다. 제2 게이트 전극(151b)은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있으나, 이에 제한되는 것은 아니다.
제2 게이트 전극(151b) 상에는 제2 층간 절연층(143b)이 배치된다. 제2 게이트 전극(151b)과 제2 소스 전극(153b) 및 제2 드레인 전극(154b)을 절연시키기 위한 층으로, 제2 버퍼층(141b)과 동일하게 무기물로 이루어질 수 있다. 예를 들어, 제2 층간 절연층(143b)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으나, 이에 제한되는 것은 아니다.
제2 층간 절연층(143b) 상에는 제2 액티브층(152b)과 각각 접하는 제2 소스 전극(153b) 및 제2 드레인 전극(154b)이 배치된다. 제2 소스 전극(153b) 및 제2 드레인 전극(154b)은 동일 층에서 이격되어 배치된다. 제2 소스 전극(153b) 및 제2 드레인 전극(154b)은 제2 액티브층(152b)과 접하는 방식으로 제2 액티브층(152b)과 전기적으로 연결될 수 있다. 제2 소스 전극(153b) 및 제2 드레인 전극(154b)은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있으나, 이에 제한되는 것은 아니다.
도 5에서는 설명의 편의를 위해, 표시 장치(100)에 포함될 수 있는 다양한 트랜지스터 중 구동 트랜지스터만을 도시하였으나, 스위칭 트랜지스터, 커패시터 등도 표시 장치에 포함될 수 있다. 또한, 본 명세서에서는 제2 트랜지스터(150b)가 코플래너(coplanar) 구조인 것으로 설명하였으나, 스태거드(staggered) 구조 등의 다양한 트랜지스터도 사용될 수 있다.
도 5를 참조하면, 제2 트랜지스터(150b)상에 제2 패시베이션층(144b)이 형성된다. 즉, 제2 패시베이션층(144b)는 제2 트랜지스터(150b)를 수분 및 산소 등의 침투로부터 보호하기 위해, 제2 트랜지스터(150b)를 덮는다. 제2 패시베이션층(144b)은 무기물로 이루어질 수 있고, 단층 또는 복층으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
제2 패시베이션층(144b) 상에 제2 평탄화층(145b)이 형성된다. 제2 평탄화층(145b)은 제2 트랜지스터(150b) 상부를 평탄화한다. 제2 평탄화층(145b)은 단층 또는 복수의 층으로 구성될 수 있으며, 유기 물질로 이루어질 수 있다. 이에, 제2 평탄화층(145b)은 유기 절연층으로 지칭될 수도 있다. 예를 들어, 제2 평탄화층(145b)은 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
도 5을 참조하면, 제2 평탄화층(145b)은 복수의 제1 상부 강성 기판(126) 상에서 제2 버퍼층(141b), 제2 게이트 절연층(142b), 제2 층간 절연층(143b) 및 제2 패시베이션층(144b)의 상면 및 측면을 덮도록 배치되어, 복수의 제1 상부 강성 기판(126)과 함께 제2 버퍼층(141b), 제2 게이트 절연층(142b), 제2 층간 절연층(143b) 및 제2 패시베이션층(144b)을 둘러싼다. 구체적으로, 제2 평탄화층(145b)은 제2 패시베이션층(144b)의 상면 및 측면, 제2 층간 절연층(143b)의 측면, 제2 게이트 절연층(142b)의 측면, 제2 버퍼층(141b)의 측면 및 복수의 제1 상부 강성 기판(126)의 상면의 일부를 덮도록 배치될 수 있다. 이에, 제2 평탄화층(145b)은 제2 버퍼층(141b), 제2 게이트 절연층(142b), 제2 층간 절연층(143b) 및 제2 패시베이션층(144b)의 측면에서의 단차를 보완할 수 있고, 제2 평탄화층(145b)과 제2 평탄화층(145b)의 측면에 배치되는 상부 연결 배선(183, 184)의 접착 강도를 증가시킬 수 있다.
도 5를 참조하면, 제2 평탄화층(145b)의 측면의 경사각은 제2 버퍼층(141b), 제2 게이트 절연층(142b), 제2 층간 절연층(143b) 및 제2 패시베이션층(144b)의 측면들이 이루는 경사각보다 작을 수 있다. 예를 들어, 제2 평탄화층(145b)의 측면은 제2 패시베이션층(144b)의 측면, 제2 층간 절연층(143b)의 및 측면, 제2 게이트 절연층(142b)의 측면 및 제2 버퍼층(141b)의 측면이 이루는 경사보다 완만한 경사를 가질 수 있다. 이에, 제2 평탄화층(145b)의 측면과 접하게 배치되는 상부 연결 배선(183, 184)이 완만한 경사를 가지고 배치되어, 표시 장치(100)의 연신 시, 상부 연결 배선(183, 184)에 발생하는 응력이 저감되고, 상부 연결 배선(183, 184)이 크랙되거나 제2 평탄화층(145b)의 측면에서 박리되는 현상을 억제할 수 있다.
도 4, 도 5를 참조하면, 상부 연결 배선(183, 184)은 복수의 제1 상부 강성 기판(126) 상의 패드를 전기적으로 연결하는 배선을 의미한다. 상부 연결 배선(183, 184)은 복수의 제2 상부 강성 기판(127) 상에 배치된다. 그리고, 상부 연결 배선(183, 184)은 복수의 제1 상부 강성 기판(126) 상의 패드에 전기적으로 연결되기 위하여, 복수의 제1 상부 강성 기판(126) 상에도 일부 형성될 수 있다.
상부 연결 배선(183, 184)은 제1 상부 연결 배선(183), 제2 상부 연결 배선(184)을 포함한다. 제1 상부 연결 배선(183) 및 제2 상부 연결 배선(184)은 복수의 제1 상부 강성 기판(126) 사이에 배치된다. 구체적으로, 제1 상부 연결 배선(183)은 상부 연결 배선(183, 184) 중 복수의 제1 상부 강성 기판(126) 사이에서 X 축 방향으로 연장되는 배선을 의미하고, 제2 상부 연결 배선(184)은 상부 연결 배선(183, 184) 중 복수의 제1 상부 강성 기판(126)사이에서 Y 축 방향으로 연장되는 배선을 의미한다.
상부 연결 배선(183, 184)은 구리(Cu), 알루미늄(Al), 티타늄(Ti), 몰리브덴(Mo)과 같은 금속 재질 또는 구리/몰리브덴-티타늄(Cu/Moti), 티타늄/알루미늄/티타늄(Ti/Al/Ti) 등과 같은 금속 재질의 적층 구조로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일 실시예에 따른 표시 장치(100)에서는 제1 상부 강성 기판(126) 상에서의 불연속적인 배선들을 연결하기 위해, 서로 인접하는 2개의 제1 상부 강성 기판(126) 상의 패드가 상부 연결 배선(183, 184)에 의해 연결될 수 있다.
도 4를 참조하면, 제1 상부 연결 배선(183)은 X축 방향으로 인접하여 배치된 복수의 제1 상부 강성 기판(126) 상의 패드 중 나란히 배치된 2개의 제1 상부 강성 기판(126) 상의 패드들을 서로 연결할 수 있다. 제1 상부 연결 배선(183)은 게이트 배선, 발광 신호 배선, 고전위 전원 배선 또는 저전위 전원 배선으로 기능할 수 있으나, 이에 제한되지는 않는다. 예를 들면, 제1 상부 연결 배선(183)은 게이트 배선으로 기능할 수 있고, X축 방향으로 나란히 배치된 2개의 제1 상부 강성 기판(126) 상의 게이트 패드를 전기적으로 연결할 수 있다. 이에, 앞서 설명한 바와 같이, X축 방향으로 배치된 복수의 제1 상부 강성 기판(126) 상의 게이트 패드는 게이트 배선으로 기능하는 제1 상부 연결 배선(183)에 의하여 연결될 수 있고, 하나의 게이트 전압이 전달될 수 있다.
그리고, 제2 상부 연결 배선(184)은 Y축 방향으로 인접하여 배치된 복수의 제1 상부 강성 기판(126) 상의 패드 중 나란히 배치된 2개의 제1 상부 강성 기판(126) 상의 패드들을 서로 연결할 수 있다. 제2 상부 연결 배선(184)은 데이터 배선, 고전위 전원 배선, 저전위 전원 배선 또는 기준 전압 배선으로 기능할 수 있으나, 이에 제한되지는 않는다. 예를 들면, 제2 상부 연결 배선(184)은 데이터 배선으로 기능할 수 있고, Y축 방향으로 나란히 배치된 2개의 제1 상부 강성 기판(126) 상의 데이터 배선을 전기적으로 연결할 수 있다. 이에, 앞서 설명한 바와 같이, Y축 방향으로 배치된 복수의 제1 상부 강성 기판(126) 상의 내부 배선은 데이터 배선으로 기능하는 복수의 제2 상부 연결 배선(184)에 의하여 연결될 수 있고, 하나의 데이터 전압이 전달될 수 있다.
도 5에 도시된 바와 같이, 제1 상부 연결 배선(183)은 제1 상부 강성 기판(126) 상에 배치된 제2 평탄화층(145b)의 상면 및 측면과 접하며 제2 상부 강성 기판(127)의 상면으로 연장되어 형성될 수 있다. 또한, 제2 상부 연결 배선(184)은 제1 상부 강성 기판(126) 상에 배치된 제2 평탄화층(145b)의 상면 및 측면 과 접하며 제2 상부 강성 기판(127)의 상면으로 연장되어 형성될 수 있다.
이하에서는 도 6a 및 도 6b를 참고하여, 본 발명의 일 실시예에 따른 표시 장치의 연신 상태와 비연신 상태에 대해서 구체적으로 설명한다.
< 표시 장치의 연신 상태와 비연신 상태>
도 6a는 본 발명의 일 실시예에 따른 표시 장치의 비연신 상태를 나타는 확대 평면도이다. 도 6b는 본 발명의 일 실시예에 따른 표시 장치의 연신 상태를 나타는 확대 평면도이다.
구체적으로 도 6a 및 도 6b 에서는 본 발명의 일 실시예에 따른 표시 장치의 상부 기판 및 하부 기판을 얼라인하여 합착한 상태를 도시한다.
즉, 상부 연성 기판(112)의 제1 영역(A1)과 하부 연성 기판(111)의 제1 영역(A1)은 서로 대응되고, 상부 연성 기판(112)의 제2 영역(A2)과 하부 연성 기판(111)의 제2 영역(A2)은 서로 대응되고, 상부 연성 기판(112)의 제3 영역(A3)과 하부 연성 기판(111)의 제3 영역(A3)은 서로 대응된다.
제3 영역(A3)에서, 하부 연성 기판(111) 상에 제3 하부 강성 기판(123)이 배치되고, 제3 하부 강성 기판(123) 상에 제2 발광 소자(170)가 배치되고, 제2 발광 소자(170) 상에 복수의 스페이서(SPC)가 배치되고, 복수의 스페이서(SPC) 상에 제2 트랜지스터(150b)가 배치되고, 제2 트랜지스터(150b) 상에 제1 상부 강성 기판(126)이 배치되고, 제1 상부 강성 기판(126)상에 상부 연성 기판(112)이 배치된다.
보다 상세하게는, 제3 영역(A3)에서, 제2 발광 소자(170)의 p전극(174)에 연결된 제2 연결 패드(192)와 제2 드레인 전극(154b)에 연결된 제4 연결 패드(194)는 서로 중첩되거나 대응된다. 다만, 제2 연결 패드(192)와 제4 연결 패드(194)는 복수의 스페이서(SPC)에 의해 일정 간격 이격된다.
그리고, 제3 영역(A3)에서 제2 발광 소자(170)의 n전극(175)에 연결된 제3 연결 패드(193)와 제1 상부 연결 배선(183)은 서로 중첩되거나 대응된다. 다만, 제3 연결 패드(193)와 제1 상부 연결 배선(183)은 복수의 스페이서(SPC)에 의해 일정 간격 이격된다.
다만, 패드의 연결 관계는 이에 한정되지 않고, 제3 영역(A3)에서, 제2 발광 소자(170)의 p전극(174)에 연결된 제2 연결 패드(192)와 제1 상부 연결 배선(183)은 서로 중첩되거나 대응될 수 있고, 제2 발광 소자(170)의 n전극(174)에 연결된 제3 연결 패드(193)와 제2 드레인 전극(154b)에 연결된 제4 연결 패드(194)는 서로 중첩되거나 대응될 수 있다.
이에, 본 발명의 일 실시예에 따른 표시 장치(100)가 비연신 상태일 때, 제2 발광 소자(170)와 제2 트랜지스터(150b)는 서로 이격되어, 전기적으로 연결되지 않는다.
그러나, 본 발명의 일 실시예에 따른 표시 장치(100)가 연신 상태일 때, 도 6b에 도시된 바와 같이, 표시 장치(100)는 수평 평면 방향(즉, 도 1의 X-Y 평면 방향)으로 연신되므로, 푸아송비(Poisson's ratio)에 따라 수직 방향(즉, 도 1의 Z 방향)으로 압축된다.
그리고, 복수의 스페이서(SPC)도 수직 방향(즉, 도 1의 Z 방향)으로 압축되므로, 제3 연결 패드(193)와 제1 상부 연결 배선(183)은 접촉되고, 제2 연결 패드(192)와 제4 연결 패드(194)는 접촉 된다.
이에, 본 발명의 일 실시예에 따른 표시 장치(100)가 연신 상태일 때, 제2 발광 소자(170)와 제2 트랜지스터(150b)는 서로 접촉되어, 전기적으로 연결된다. 따라서, 제2 발광 소자(170)의 p전극(174)에는 제2 드레인 전극(154b)에 의해 데이터 전압이 인가되고, 제2 발광 소자(170)의 n전극(175)에는 제1 상부 연결 배선(183)에 의해 공통 전압이 인가된다.
따라서, 본 발명의 일 실시예에 따른 표시 장치(100)가 연신 상태일 때만 제2 발광 소자(170)는 발광하게 되고, 본 발명의 일 실시예에 따른 표시 장(100)치가 비연신 상태일 때는 제2 발광 소자(170)는 발광하지 않게 된다.
종래의 표시 장치는 제3 영역에 제2 발광 소자 및 제2 트랜지스터로 구성되는 제2 화소를 포함하지 않는다. 이에 종래의 표시 장치가 연신될 경우에는 발광 소자 사이의 거리가 멀어져, 해상도가 감소되는 문제점이 발생하였다.
그러나, 본 발명의 일 실시예에 따른 표시 장치(100)는 연신시에만 구동되는 제3 영역(A3)에 제2 발광 소자(170) 및 제2 트랜지스터(150b)로 구성되는 제2 화소(SPX2)를 포함하여, 표시 장치(100)가 연신 되더라도 발광 소자 사이의 거리가 멀어지지 않는다. 결국, 본 발명의 일 실시예에 따른 표시 장치는 연신 시에도 해상도가 일정하게 유지될 수 있다.
< 표시 장치의 라우팅 배선>
도 7은 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역에 대한 확대 평면도이다. 도 7에서 점선으로 도시된 배선은 하부 기판에 배치된 배선을 의미하고, 실선으로 도시된 배선은 상부 기판에 배치된 배선을 의미한다.
도 1 및 도 7을 참조하면, 패드 기판인 제5 강성 기판(125)에는 데이터 드라이버(DD)와 전기적으로 연결되는 구동 패드(DP) 및 구동 패드(DP)에 전기적으로 연결되는 하부 라우팅 배선(RL1)이 배치될 수 있다. 그리고, 하부 라우팅 배선(RL1)은 하부 연결 배선(182)과 전기적으로 연결되어, 데이터 전압을 하부 연결 배선(182)에 전달한다. 도 7에서는 하부 연결 배선(182)이 Y축 방향으로 연장되는 제2 하부 연결 배선(182)을 의미하였으나, 이에 한정되지 않고 제1 하부 연결 배선(181)을 의미할 수 있다.
그리고, 상부 기판에는 하부 라우팅 배선(RL1)과 컨택홀을 통해 전기적으로 연결되는 상부 라우팅 배선(RL2)이 배치될 수 있다. 그리고 상부 라우팅 배선(RL2)은 상부 연결 배선(184)과 전기적으로 연결되어, 데이터 전압을 상부 연결 배선(184)에 전달한다. 도 7에서는 상부 연결 배선(184)이 Y축 방향으로 연장되는 제2 상부 연결 배선(184)을 의미하였으나, 이에 한정되지 않고 제1 상부 연결 배선(183)을 의미할 수 있다.
그리고, 복수의 데이터 전압 각각을 전달하는 복수의 하부 라우팅 배선(RL1)은 이에 인접한 복수의 상부 라우팅 배선(RL2)에 각각 전기적으로 연결된다. 이에, 복수의 하부 연결 배선(182)과 이에 인접한 복수의 상부 연결 배선(184)도 각각 전기적으로 연결된다. 따라서, 복수의 하부 연결 배선(182) 각각과 이에 인접한 복수의 상부 연결 배선(184) 각각은 모두 동일한 데이터 전압을 받을 수 있다.
구체적으로, 복수의 하부 라우팅 배선(RL1) 중 첫번째 하부 라우팅 배선(RL1)과 복수의 상부 라우팅 배선(RL2) 중 첫번째 상부 라우팅 배선(RL2)은 컨택홀을 통해 전기적으로 연결되고, 복수의 하부 라우팅 배선(RL1) 중 두번째 하부 라우팅 배선(RL1)과 복수의 상부 라우팅 배선(RL2) 중 두번째 상부 라우팅 배선(RL2)은 컨택홀을 통해 전기적으로 연결되고, 복수의 하부 라우팅 배선(RL1) 중 세번째 하부 라우팅 배선(RL1)과 복수의 상부 라우팅 배선(RL2) 중 세번째 상부 라우팅 배선(RL2)은 컨택홀을 통해 전기적으로 연결된다.
그리고, 첫번째 하부 라우팅 배선(RL1)은 첫번째 하부 연결 배선(182)에 연결되고, 두번째 하부 라우팅 배선(RL1)은 두번째 하부 연결 배선(182)에 연결되고, 세번째 하부 라우팅 배선(RL1)은 세번째 하부 연결 배선(182)에 연결되고, 첫번째 상부 라우팅 배선(RL2)은 첫번째 상부 연결 배선(184)에 연결되고, 두번째 상부 라우팅 배선(RL2)은 두번째 상부 연결 배선(184)에 연결되고, 세번째 상부 라우팅 배선(RL2)은 세번째 상부 연결 배선(184)에 연결된다.
이에, 첫번째 하부 연결 배선(182)과 첫번째 상부 연결 배선(184)에는 동일한 데이터 전압이 인가되고, 두번째 하부 연결 배선(182)과 두번째 상부 연결 배선(184)에는 동일한 데이터 전압이 인가되고, 세번째 하부 연결 배선(182)과 세번째 상부 연결 배선(184)에는 동일한 데이터 전압이 인가된다.
이에, 본 발명의 일 실시예에 따른 표시 장치(100)는 인접한 제1 서브 화소(SPX1)와 제2 서브 화소(SPX2)에 동일한 데이터 전압을 인가할 수 있어, 표시 장치(100)가 연신 되더라도, 제2 서브 화소(SPX2)가 제1 서브 화소(SPX1)와 동일한 색상을 표현하여 색좌표가 일정하게 유지될 수 있다.
이하에서는, 본 발명의 다른 실시예에 따른 표시 장치에 대해서 구체적으로 설명한다. 본 발명의 다른 실시예에 따른 표시 장치는 본 발명의 일 실시예에 따른 표시 장치와 비교하여, 반사층의 유무에서만 차이점이 있으므로, 이를 구체적으로 설명한다.
<본 발명의 다른 실시예 - 양면 발광>
도 8a는 본 발명의 다른 실시예에 따른 표시 장치의 비연신 상태를 나타는 확대 평면도이다. 도 8b는 본 발명의 일 실시예에 따른 표시 장치의 연신 상태를 나타는 확대 평면도이다.
도 8a 및 도 8b에 도시된 바와 같이, 제1 영역(A1)에서, 제1 발광 소자(160) 하부에 제1 반사층(RF1)이 배치될 수 있다. 그리고, 제1 영역(A1)에서 복수의 무기 절연층 상에 제1 발광 소자(160)와 중첩되도록 제1 반사층(RF1)이 배치될 수 있다. 구체적으로, 제1 패시베이션층(144a) 상에 제1 발광 소자(160)와 중첩되도록 제1 반사층(RF1)이 배치될 수 있다. 그리고, 제1 평탄화층(145a)는 제1 반사층(RF1)을 덮도록 배치될 수 있다.
제1 반사층(RF1)은 반사율이 높은 물질로 구성될 수 있다. 제1 반사층(RF1)은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있으나, 이에 제한되는 것은 아니다.
제3 영역(A3)에서, 제2 발광 소자(170) 상부에 제2 반사층(RF2)이 배치될 수 있다. 그리고, 제3 영역(A3)에서 제2 트랜지스터(150b) 상부에 제1 발광 소자(160)와 중첩되도록 제1 반사층(RF1)이 배치될 수 있다. 즉, 제2 트랜지스터(150b)와 제1 상부 강성 기판(126) 사이에 제2 발광 소자(170)와 중첩되도록 제2 반사층(RF2)이 배치될 수 있다.
제2 반사층(RF2)은 반사율이 높은 물질로 구성될 수 있다. 제2 반사층(RF2)은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 다른 실시예에 따른 표시 장치(200)는 제1 영역(A1)에서, 제1 발광 소자(160) 하부에 제1 반사층(RF1)이 배치되고, 제3 영역(A3)에서, 제2 발광 소자(170) 상부에 제2 반사층(RF2)이 배치됨으로써, 제1 영역(A1)에서 발광하는 빛은 제1 반사층(RF1)에 의해 상부로 발광하고, 제3 영역(A3)에서 발광하는 빛은 제2 반사층(RF2)에 의해 하부로 발광할 수 있다. 이에, 본 발명의 다른 실시예에 따른 표시 장치(200)는 도 8a에 도시된 바와 같이 비 연신 시에는 제1 서브 화소(SPX1)만 발광하여 상면으로만 디스플레이 할 수 있으나, 도 8b에 도시된 바와 같이 연신시에는 제1 서브 화소(SPX1) 및 제2 서브 화소(SPX2)가 모두 발광하여 양면으로 디스플레이 할 수 있다.
본 발명의 다양한 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 제1 영역, 제2 영역 및 제3 영역으로 구분되는 하부 연성 기판과 상부 연성 기판, 하부 연성 기판의 제1 영역 상에 배치되고, 복수의 제1 발광 소자 및 복수의 제1 트랜지스터가 형성되는 복수의 제1 하부 강성 기판, 하부 연성 기판의 제2 영역 상에 배치되고, 복수의 하부 연결 배선이 형성되는 복수의 제2 하부 강성 기판, 하부 연성 기판의 제3 영역 상에 배치되고, 복수의 제2 발광 소자가 형성되는 복수의 제3 하부 강성 기판, 상부 연성 기판의 제3 영역 상에 배치되고, 복수의 제2 트랜지스터가 형성되는 복수의 제1 상부 강성 기판, 상부 연성 기판의 제2 영역 상에 배치되고, 복수의 상부 연결 배선이 형성되는 복수의 제2 상부 강성 기판 및 복수의 제2 발광 소자와 복수의 제2 트랜지스터 사이에 배치되는 복수의 스페이서를 포함하여, 표시 장치의 연신되더라도, 해상도가 일정하게 유지될 수 있다.
본 발명의 다른 특징에 따르면, 표시 장치가 비연신 상태일 때, 복수의 제2 발광 소자와 복수의 제2 트랜지스터는 전기적으로 분리될 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 장치가 연신 상태일 때, 복수의 제2 발광 소자와 복수의 제2 트랜지스터는 전기적으로 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 하부 연결 배선은 복수의 제1 트랜지스터에 연결되고, 복수의 상부 연결 배선은 복수의 제2 트랜지스터에 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 발광 소자는 플립 칩(filp-chip)의 구조의 LED이고, 복수의 제2 발광 소자는 레터럴(lateral) 구조의 LED 일 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 스페이서는 압축 가능한 절연물질로 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 하부 연성 기판 상에 복수의 하부 연결 배선과 전기적으로 연결되는 복수의 하부 라우팅 배선 및 상부 연성 기판 상에 복수의 상부 연결 배선과 전기적으로 연결되는 복수의 상부 라우팅 배선을 더 포함하고, 복수의 하부 라우팅 배선은 복수의 하부 라우팅 배선에 인접한 복수의 상부 라우팅 배선에 각각 전기적으로 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 상부 연결 배선은 복수의 상부 연결 배선에 인접한 복수의 하부 연결 배선과 동일한 데이터 전압이 인가될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 영역에서, 복수의 제1 발광 소자의 하부에 배치되는 복수의 제1 반사층 및 제3 영역에서 복수의 제2 발광 소자의 상부에 배치되는 복수의 제2 반사층을 더 포함할 수 있다.
전술한 바와 같은 과제를 해결하기 위하여, 본 발명의 다른 실시예에 따른 표시 장치는, 연신 가능한 하부 기판과 상부 기판, 하부 기판 상에만 배치되는 복수의 주화소 및 상부 기판 및 하부 기판에 걸쳐 배치되는 복수의 보조 화소를 포함하고, 복수의 보조 화소 각각은 표시 장치가 연신 될 때에만 구동될 수 있다.
복수의 보조 화소 각각은, 하부 기판 상에 배치되는 보조 발광 소자 및 상부 기판 상에 배치되는 보조 트랜지스터를 포함할 수 있다.
표시 장치는 보조 발광 소자와 보조 트랜지스터 사이에 배치되는 스페이서를 더 포함하고, 스페이서는 표시 장치가 연신 될 때 압축될 수 있다.
복수의 주화소와 복수의 주화소에 인접한 복수의 보조 화소에는 동일한 데이터 전압이 인가될 수 있다.
복수의 주화소의 일 방향으로 제1 반사판이 배치되고, 복수의 보조 화소의 타 방향으로 제2 반사판이 배치되어, 복수의 주화소의 발광 방향과 보조 화소의 발광 방향은 상이할 수 있다.
본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200: 표시 장치
111: 하부 연성 기판
112: 상부 연성 기판
121: 제1 하부 강성 기판
122: 제2 하부 강성 기판
123: 제3 하부 강성 기판
124: 제4 하부 강성기판
125: 제5 하부 강성 기판
126: 제1 상부 강성 기판
127: 제2 상부 강성 기판
130: 인쇄 회로 기판
141a: 제1 버퍼층
142a: 제1 게이트 절연층
143a: 제1 층간 절연층
144a: 제1 패시베이션층
145a: 제1 평탄화층
141b: 제2 버퍼층
142b: 제2 게이트 절연층
143b: 제2 층간 절연층
144b: 제2 패시베이션층
145b: 제2 평탄화층
146: 뱅크
150a: 제1 트랜지스터
151a: 제1 게이트 전극
152a: 제1 액티브층
153a: 제1 소스 전극
154a: 제1 드레인 전극
150b: 제2 트랜지스터
151b: 제2 게이트 전극
152b: 제2 액티브층
153b: 제2 소스 전극
154b: 제2 드레인 전극
160: 제1 발광 소자
170: 제2 발광 소자
161, 171: n형층
162, 172: 활성층
163, 173: p형층
164, 174: p전극
165, 175: n전극
181: 제1 하부 연결 배선
182: 제2 하부 연결 배선
181: 제1 상부 연결 배선
182: 제2 상부 연결 배선
191: 제1 연결 패드
192: 제2 연결 패드
192: 제2 연결 패드
SPX1: 제1 서브 화소
SPX2: 제2 서브 화소
GD: 게이트 드라이버
DD: 데이터 드라이버
AA: 표시 영역
NA: 비표시 영역
A1: 제1 영역
A2: 제2 영역
A3: 제3 영역
RL1: 하부 라우팅 배선
RL2: 상부 라우팅 배선
DP: 구동 패드
AD1: 제1 접착층
AD2: 제2 접착층

Claims (14)

  1. 제1 영역, 제2 영역 및 제3 영역으로 구분되는 하부 연성 기판과 상부 연성 기판;
    상기 하부 연성 기판의 제1 영역 상에 배치되고, 복수의 제1 발광 소자 및 복수의 제1 트랜지스터가 형성되는 복수의 제1 하부 강성 기판;
    상기 하부 연성 기판의 제2 영역 상에 배치되고, 복수의 하부 연결 배선이 형성되는 복수의 제2 하부 강성 기판;
    상기 하부 연성 기판의 제3 영역 상에 배치되고, 복수의 제2 발광 소자가 형성되는 복수의 제3 하부 강성 기판;
    상기 상부 연성 기판의 제3 영역 상에 배치되고, 복수의 제2 트랜지스터가 형성되는 복수의 제1 상부 강성 기판;
    상기 상부 연성 기판의 제2 영역 상에 배치되고, 복수의 상부 연결 배선이 형성되는 복수의 제2 상부 강성 기판; 및
    상기 복수의 제2 발광 소자와 상기 복수의 제2 트랜지스터 사이에 배치되는 복수의 스페이서를 포함하는, 표시 장치.
  2. 제1항에 있어서,
    표시 장치가 비연신 상태일 때,
    상기 복수의 제2 발광 소자와 상기 복수의 제2 트랜지스터는 전기적으로 분리되는, 표시 장치.
  3. 제1항에 있어서,
    표시 장치가 연신 상태일 때,
    상기 복수의 제2 발광 소자와 상기 복수의 제2 트랜지스터는 전기적으로 연결되는, 표시 장치.
  4. 제 1항에 있어서,
    상기 복수의 하부 연결 배선은 상기 복수의 제1 트랜지스터에 연결되고,
    상기 복수의 상부 연결 배선은 상기 복수의 제2 트랜지스터에 연결되는, 표시 장치.
  5. 제 1항에 있어서,
    상기 복수의 제1 발광 소자는 플립 칩(filp-chip)의 구조의 LED이고,
    상기 복수의 제2 발광 소자는 레터럴(lateral) 구조의 LED인, 표시 장치.
  6. 제 1항에 있어서,
    상기 복수의 스페이서는 압축 가능한 절연물질로 구성되는, 표시 장치.
  7. 제1 항에 있어서,
    상기 하부 연성 기판 상에 상기 복수의 하부 연결 배선과 전기적으로 연결되는 복수의 하부 라우팅 배선; 및
    상기 상부 연성 기판 상에 상기 복수의 상부 연결 배선과 전기적으로 연결되는 복수의 상부 라우팅 배선을 더 포함하고,
    상기 복수의 하부 라우팅 배선은 상기 복수의 하부 라우팅 배선에 인접한 복수의 상부 라우팅 배선에 각각 전기적으로 연결되는, 표시 장치.
  8. 제1 항에 있어서,
    상기 복수의 상부 연결 배선은 상기 복수의 상부 연결 배선에 인접한 복수의 하부 연결 배선과 동일한 데이터 전압이 인가되는, 표시 장치.
  9. 제1항에 있어서,
    상기 제1 영역에서, 상기 복수의 제1 발광 소자의 하부에 배치되는 복수의 제1 반사층; 및
    상기 제3 영역에서 상기 복수의 제2 발광 소자의 상부에 배치되는 복수의 제2 반사층을 더 포함하는, 표시 장치.
  10. 연신 가능한 하부 기판과 상부 기판;
    상기 하부 기판 상에만 배치되는 복수의 주화소; 및
    상기 상부 기판 및 상기 하부 기판에 걸쳐 배치되는 복수의 보조 화소를 포함하고,
    상기 복수의 보조 화소 각각은 표시 장치가 연신 될 때에만 구동되는, 표시 장치.
  11. 제10항에 있어서,
    상기 복수의 보조 화소 각각은,
    상기 하부 기판 상에 배치되는 보조 발광 소자 및
    상기 상부 기판 상에 배치되는 보조 트랜지스터를 포함하는, 표시 장치.
  12. 제11항에 있어서,
    상기 보조 발광 소자와 상기 보조 트랜지스터 사이에 배치되는 스페이서를 더 포함하고,
    상기 스페이서는 표시 장치가 연신 될 때 압축되는, 표시 장치.
  13. 제 10항에 있어서,
    복수의 주화소와 상기 복수의 주화소에 인접한 복수의 보조 화소에는 동일한 데이터 전압이 인가되는, 표시 장치.
  14. 제 10항에 있어서,
    상기 복수의 주화소의 일 방향으로 제1 반사판이 배치되고, 상기 복수의 보조 화소의 타 방향으로 제2 반사판이 배치되어, 상기 복수의 주화소의 발광 방향과 상기 복수의 보조 화소의 발광 방향은 상이한, 표시 장치.
KR1020200142031A 2020-10-29 2020-10-29 표시 장치 KR20220057124A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200142031A KR20220057124A (ko) 2020-10-29 2020-10-29 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200142031A KR20220057124A (ko) 2020-10-29 2020-10-29 표시 장치

Publications (1)

Publication Number Publication Date
KR20220057124A true KR20220057124A (ko) 2022-05-09

Family

ID=81582471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200142031A KR20220057124A (ko) 2020-10-29 2020-10-29 표시 장치

Country Status (1)

Country Link
KR (1) KR20220057124A (ko)

Similar Documents

Publication Publication Date Title
KR102588626B1 (ko) 가요성 인쇄 회로 필름 및 이를 포함하는 스트레처블 표시장치
KR102652324B1 (ko) 스트레쳐블 표시 장치
US11436950B2 (en) Stretchable display device
CN112420762A (zh) 可拉伸显示装置
KR20200124852A (ko) 스트레쳐블 표시 장치
KR20220059284A (ko) 표시 장치
KR20210025417A (ko) 스트레쳐블 표시 장치
KR20210048807A (ko) 스트레쳐블 표시 장치
KR20220069515A (ko) 표시 장치
KR20210079850A (ko) 스트레쳐블 표시 장치
KR20210082061A (ko) 스트레쳐블 표시 장치
KR20220057124A (ko) 표시 장치
US11720196B2 (en) Display device
CN114373385B (zh) 可伸展显示装置
US20240097092A1 (en) Display device
US20230215874A1 (en) Display device
US20240047444A1 (en) Display device
KR20220057103A (ko) 표시 장치
US20240014365A1 (en) Display device
KR20220071060A (ko) 표시 장치
US20240153969A1 (en) Display device
KR20240064409A (ko) 표시 장치
KR20230102394A (ko) 표시 장치
KR20240047052A (ko) 표시 장치
KR20230103584A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination