CN112713171A - 可拉伸显示装置 - Google Patents

可拉伸显示装置 Download PDF

Info

Publication number
CN112713171A
CN112713171A CN202010986108.8A CN202010986108A CN112713171A CN 112713171 A CN112713171 A CN 112713171A CN 202010986108 A CN202010986108 A CN 202010986108A CN 112713171 A CN112713171 A CN 112713171A
Authority
CN
China
Prior art keywords
substrates
pixel
disposed
pixel substrates
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010986108.8A
Other languages
English (en)
Other versions
CN112713171B (zh
Inventor
尹斗铉
严惠先
G·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN112713171A publication Critical patent/CN112713171A/zh
Application granted granted Critical
Publication of CN112713171B publication Critical patent/CN112713171B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种可拉伸显示装置。该可拉伸显示装置包括：下基板；多个像素基板，所述多个像素基板被彼此间隔开地设置在所述下基板上；多条第一电力线，所述多条第一电力线被设置在所述多个像素基板上；多条第二电力线，所述多条第二电力线被设置在所述多个像素基板上；多个驱动晶体管，所述多个驱动晶体管被设置在所述多个像素基板上并且电连接到所述多条第二电力线；以及多个发光二极管，所述多个发光二极管被设置在所述多个像素基板上并且包括电连接到所述多条第一电力线的阳极和电连接到所述多个驱动晶体管的阴极。因此，作为驱动晶体管的替代，所述发光二极管的阳极直接连接到所述第一电力线以实现公共阳极结构，由此使所述驱动晶体管的所述栅极‑源极电压Vgs的波动最小化或减小。

Description

可拉伸显示装置
技术领域
本公开涉及可拉伸显示装置，更具体地，涉及由于高电位电力信号的电压降导致的信号失真减少的可拉伸显示装置。
背景技术
作为用于电视、蜂窝电话或计算机的监视器的显示装置，存在作为自发光装置的有机发光显示装置(OLED)和需要单独光源的液晶显示装置(LCD)。
显示装置的应用范围已经多样化至个人数字助理以及计算机的监视器和电视，并且正在研究具有大显示区和减小的体积和重量的显示装置。
另外，近来，通过在诸如作为柔性材料的塑料这样的柔性基板上形成显示单元和配线以便在特定方向上可拉伸并按各种形式改变的可拉伸显示装置作为下一代显示装置正备受关注。
发明内容
本公开要实现的目的是提供减小由于电力信号的电压降引起的驱动晶体管的栅极-源极电压Vgs的波动的可拉伸显示装置。
本公开要实现的另一目的是提供减小电力线的电阻的可拉伸显示装置。
本公开要实现的又一目的是提供由于反复伸展的连接线的断开和裂纹而导致的缺陷减小的可拉伸显示装置。
本公开要实现的再一目的是提供连接线对于用户的可见度降低的可拉伸显示装置。
本公开要实现的另一目的是提供改善了反射率以被用作镜面的镜面可拉伸显示装置。
本公开的目的不限于以上提到的目的，本领域的技术人员可以根据以下描述而清楚地理解以上没有提到的其它目的。
为了实现上述目的，根据本公开的一方面，一种可拉伸显示装置包括：下基板；多个像素基板，所述多个像素基板被彼此间隔开地设置在所述下基板上；多条第一电力线，所述多条第一电力线被设置在所述多个像素基板上；多条第二电力线，所述多条第二电力线被设置在所述多个像素基板上；多个驱动晶体管，所述多个驱动晶体管被设置在所述多个像素基板上并且电连接到所述多条第二电力线；以及多个发光二极管，所述多个发光二极管被设置在所述多个像素基板上并且包括电连接到所述多条第一电力线的阳极和电连接到所述多个驱动晶体管的阴极。因此，作为驱动晶体管的替代，发光二极管的阳极直接连接到第一电力线以实现公共阳极结构，由此使驱动晶体管的栅极-源极电压Vgs的波动最小化。
根据本公开的另一方面，一种可拉伸显示装置包括：下基板，该下基板包括彼此间隔开的多个第一下部图案和第二下部图案，所述第二下部图案包围所述第一下部图案并且具有比所述第一下部图案的模量小的模量；多个像素基板，所述多个像素基板被设置在所述多个第一下部图案上并且限定多个子像素；多个发光二极管，所述多个发光二极管被设置在所述多个像素基板上并且包括阳极和阴极；多个驱动晶体管，所述多个驱动晶体管被设置在所述多个像素基板上并且电连接到所述阴极；多条第一电力线，所述多条第一电力线被设置在所述多个像素基板上并且电连接到所述阳极；多条第二电力线，所述多条第二电力线被设置在所述多个像素基板上并且电连接到所述多个驱动晶体管；以及多个连接基板，所述多个连接基板被设置在所述第二下部图案上并且连接所述多个像素基板。因此，驱动晶体管的源极和第一电力线分开，使得可以减少由于高电位电力信号的电压降引起的驱动晶体管的源极的电位的失真。
示例性实施方式的其它详细内容被包括在具体实施方式和附图中。
根据本公开，可以改善可拉伸显示装置的亮度均匀性。
根据本公开，可以不顾及高电位电力信号的波动来控制驱动晶体管的源极的电位。
根据本公开，可以容易地实现公共阳极结构。
根据本公开，可以减少由于高电位电力信号的电压降引起的驱动晶体管的栅极-源极电压Vgs的波动。
根据本公开，相邻的扫描线被用作参考线，以简化电路结构。
根据本公开，高电位电力线或低电位电力线被构造成网型，以减小电阻并使电压降最小化。
根据本公开，按照可拉伸显示装置的伸展而延伸的连接线被连接成网型，使得由于连接线的断开和裂纹引起的缺陷可以减少。
根据本公开，具有特定颜色的连接线对于用户的可见度可以降低。
根据本公开，增加反射率，以实现镜面可拉伸显示装置。
根据本公开，利用空置空间来增加可拉伸显示装置的反射率。
根据本公开的效果不限于以上示例的内容，并且在本说明书中包括更多种效果。
附图说明
根据以下结合附图进行的详细描述，将更清楚地理解本公开的以上和其它方面、特征和其它优点，在附图中：
图1是根据本公开的示例性实施方式的可拉伸显示装置的分解立体图；
图2是根据本公开的示例性实施方式的可拉伸显示装置的多个子像素的电路图；
图3是根据图2的电路图的定时图；
图4是根据本公开的示例性实施方式的可拉伸显示装置的放大平面图；
图5是图4的一个子像素的示意性截面图；
图6是根据本公开的另一示例性实施方式的可拉伸显示装置的多个子像素的电路图；
图7是根据图6的电路图的定时图；
图8是根据本公开的另一示例性实施方式的可拉伸显示装置的放大平面图；
图9是根据本公开的另一示例性实施方式的可拉伸显示装置的示意性截面图；
图10是根据本公开的另一示例性实施方式的可拉伸显示装置的放大平面图；以及
图11是图10的一个子像素的示意性截面图。
具体实施方式
通过以下连同附图一起详细描述的示例性实施方式，本公开的优点和特性和实现这些优点和特性的方法将是清楚的。然而，本公开不限于本文中公开的示例性实施方式，而是将按各种方式来实现。示例性实施方式只作为示例提供，使得本领域的技术人员能够完全理解本公开的公开内容和本公开的范围。因此，本公开将仅由所附权利要求书的范围限定。
附图中为了描述本公开的示例性实施方式而例示的形状、大小、比率、角度、数目等仅仅是示例，本公开不限于此。在通篇说明书中，类似的附图标记通常表示类似的元件。另外，在以下对本公开的描述中，可省略对已知相关技术的详细说明，以避免不必要地混淆本公开的主题。本文中使用的诸如“包括”、“具有”和“由...组成”这样的术语通常旨在允许添加其它部件，除非这些术语与术语“仅”一起使用。除非另有明确说明，否则任何对单数的引用可包括复数。
部件被解释为包括普通的误差范围，即使没有明确说明。
当使用诸如“上”、“上方”、“下方”和“旁边”这样的术语来描述两个部件之间的位置关系时，一个或更多个部件可以设置在这两个部件之间，除非这些术语与术语“直接地”或“恰好地”一起使用。
当元件或层设置在另一元件或层“上”时，另一层或另一元件可直接在另一元件上或被插入其间。
虽然使用术语“第一”、“第二”等来描述各种部件，但这些部件不应该受这些术语约束。这些术语仅仅用来将一个部件与其它部件区分开。因此，在本公开的技术构思中，下面将提到的第一部件可以是第二部件。
在通篇说明书中，类似的附图标记通常表示类似的元件。
为了方便描述，例示了附图中所示的每个部件的大小和厚度，并且本公开不限于所例示部件的大小和厚度。
本公开的各种实施方式的特征可以部分或全部地彼此结合或组合，并且可以以各种技术方式互锁和操作，并且这些实施方式可以独立于彼此或彼此关联地执行。
下文中，将参照附图来详细描述根据本公开的示例性实施方式的可拉伸显示装置。
<可拉伸显示装置>
可拉伸显示装置可以指代即使显示装置被弯曲或延伸也能够显示图像的显示装置。与相关技术的常见显示装置相比，可拉伸显示装置可以具有高柔性。因此，可以按照用户的操纵自由地改变可拉伸显示装置的形状，以弯曲或扩展可拉伸显示装置。例如，当用户握住可拉伸显示装置的端部以拉动可拉伸显示装置时，可拉伸显示装置可以在用户的力的作用下延伸。另选地，当用户将可拉伸显示装置放置在不平坦的壁表面上时，可拉伸显示装置可以被设置为按照壁表面的表面形状而弯曲。另外，当撤除了用户施加的力时，可拉伸显示装置可以返回其原始形状。
图1是根据本公开的示例性实施方式的显示装置的分解立体图。参照图1，可拉伸显示装置100包括下基板110、多个像素基板111(例如，包括第一像素基板111A、第二像素基板111B、第三像素基板111C、第四像素基板111D等)、多个连接基板120(例如，包括至少第一连接基板121、至少第二连接基板122等)、多个外围基板131、膜上芯片(COF)140、印刷电路板150和上基板US。
下基板110是支撑并保护可拉伸显示装置100的数个部件的基板。作为软基板的下基板110可以由可弯曲或可拉伸的绝缘材料构成。例如，下基板110可以由诸如聚二甲基硅氧烷(PDMS)这样的硅橡胶或诸如聚氨酯(PU)或聚四氟乙烯(PTFE)这样的弹性体形成，因此具有柔性性质。然而，下基板110的材料不限于此。
下基板110是软基板，从而可逆地扩张和收缩。另外，下基板110的弹性模量可以为几MPa至几百MPa，例如，可以为0.5Mpa至1MPa。另外，下基板110的延伸断裂率可以为100％或更高。这里，延伸断裂率是指延伸的物体破裂或断裂时的延伸率。下基板110的厚度可以为10μm至1mm，但不限于此。
此外，下基板110可以具有显示区域AA和包围显示区域AA的非显示区域NA。
显示区域AA是可拉伸显示装置100中的显示图像的区域，并且显示元件和用于驱动显示元件的各种驱动元件被设置在显示区域AA中。显示区域AA包括多个像素，像素包括多个子像素。多个子像素被设置在显示区域AA中并且包括多个显示元件。多个子像素可以分别连接到各种配线。例如，多个子像素中的每一个可以连接到诸如选通线、数据线、高电位电力线、低电位电力线和参考线这样的各种配线。
非显示区域NA是与显示区域AA相邻的区域。非显示区域NA与显示区域AA相邻，以包围显示区域AA。在非显示区域NA中，不显示图像并且可以形成配线和电路单元。例如，在非显示区域NA中，可以设置多个焊盘，并且焊盘可以分别连接到显示区域AA的多个子像素。
多个像素基板111和多个外围基板131被设置在下基板110上。多个像素基板111可以被设置在下基板110的显示区域AA中，并且多个外围基板131可以被设置在下基板110的非显示区域NA中。在图1中，例示了多个外围基板131被设置在X轴方向上的显示区域AA的一侧的非显示区域NA中，并且设置在Y轴方向上的显示区域AA的一侧的非显示区域NA中。然而，本公开不限于此，并且多个外围基板131可以被设置在非显示区域NA的任意区域中。
多个像素基板111和多个外围基板131是刚性基板，并且彼此间隔开以被独立地设置在下基板110上。即，多个像素基板111和多个外围基板131也可以被称为刚性基板或岛状基板。多个像素基板111和多个外围基板131可以比下基板110更硬。即，下基板110可以具有比多个像素基板111和多个外围基板132更软的特性，并且多个像素基板111和多个外围基板131可以具有比下基板131更刚的特性。
作为多个刚性基板的多个像素基板111和多个外围基板131可以由具有柔性的塑料材料形成，并且例如可以由聚酰亚胺(PI)、聚丙烯酸酯或聚乙酸酯形成，但是不限于此，并且可以由不同材料形成。在这种情况下，多个像素基板111和多个外围基板131可以由相同或基本相同的材料形成，但是不限于此，并且可以由不同的材料形成。
多个像素基板111和多个外围基板131的模量可以比下基板110的模量高。模量是表示因与施加到基板的应力有关的力而变形的比率的弹性模量。模量越高，硬度越高。因此，多个像素基板111和多个外围基板131可以是与下基板110相比具有刚性的多个刚性基板。多个像素基板111和多个外围基板131的模量可以比下基板110的模量高1000倍，但是不限于此。例如，取决于透明度，像素基板111的弹性模量可以为2Gpa至9GPa。更具体地，当像素基板111是透明的时，弹性模量可以是2Gpa，而当像素基板111是不透明的时，弹性模量可以是9GPa。
在一些示例性实施方式中，下基板110可以被定义为包括多个第一下部图案和第二下部图案。多个第一下部图案被设置在下基板110的与多个像素基板111和多个外围基板131交叠的区域中。第二下部图案可以被设置在除了其中设置有多个像素基板111和多个外围基板131的区域以外的区域中，或者可以被设置在整个可拉伸显示装置100中。
在这种情况下，多个第一下部图案的模量可以高于第二下部图案的模量。例如，多个第一下部图案可以由与多个像素基板111相同或基本相同的材料形成，并且第二下部图案可以由模量比多个像素基板111的模量低的材料形成。
COF 140是其上各种部件被设置在具有延展性的底膜141上并且向显示区域AA的多个子像素SPX供应信号的膜。COF 140可以被结合到设置在非显示区域NA中的多个焊盘。COF 140可以通过焊盘将数据电压供应到显示区域AA的多个子像素SPX中的每一个。COF140包括底膜141和驱动IC 142。另外，可以在其上另外设置各种部件。
底膜141是支撑COF 140的驱动IC 142的层。底膜141可以由绝缘材料形成，并且例如可以由具有柔性的绝缘材料形成。
驱动IC 142是处理用于显示图像的数据和用于处理图像的驱动信号的部件。在图1中，即使例示了驱动IC 142是以COF 140方式安装的，也可以通过诸如玻璃上芯片(COG)或载带封装(TCP)这样的技术来安装驱动IC，但是不限于此。
在图1中，一个外围基板131被设置在显示区域AA一侧的非显示区域NA中，以便对应于设置在显示区域AA中的一列像素基板111，并且针对一个外围基板131设置一个COF140，但是不限于此。一个外围基板131和一个COF 140可以被设置为对应于多列像素基板111。
诸如IC芯片或电路单元这样的控制单元可以被安装在印刷电路板150上。另外，在印刷电路板150上，可以安装存储器或处理器。印刷电路板150是将用于驱动显示元件的信号从控制单元传输到显示元件的部件。即使在图1中描述了使用一个印刷电路板150，印刷电路板150的数量也不限于此。
下文中，将参照图2至图3更详细地描述根据本公开的示例性实施方式的可拉伸显示装置100的子像素。
<子像素SPX的驱动电路>
图2是根据本公开的示例性实施方式的可拉伸显示装置的多个子像素的电路图。图3是根据图2的电路图的定时图。为了便于描述，在图2中，例示了布置在同一列中的第N行RN和第N+1行RN+1中的子像素SPX的电路图。
参照图2，多个子像素SPX中的每一个的驱动电路包括第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和存储电容器SC。向驱动电路供应各种信号的多条配线包括多条扫描线SL、多条数据线DL、多条高电位电力线VDD、多条低电位电力线VSS以及多条参考线RL。
参照图2，多个子像素SPX中的每一个的驱动电路中所包括的第一晶体管TR1、第二晶体管TR2和第三晶体管TR3中的每一个包括栅极、源极和漏极。第一晶体管TR1、第二晶体管TR2和第三晶体管TR3可以是P型薄膜晶体管或N型薄膜晶体管。例如，由于在P型薄膜晶体管中，空穴从源极流向漏极，因此电流可以从源极流向漏极。由于在N型薄膜晶体管中，电子从源极流向漏极，因此电流可以从漏极流向源极。下文中，将在第一晶体管TR1、第二晶体管TR2和第三晶体管TR3是其中电流从源极流到漏极的P型薄膜晶体管的假定下进行描述，但是本公开不限于此。
第一晶体管TR1包括第一有源层、第一栅极、第一源极和第一漏极。第一栅极连接到第一节点N1，第一源极连接到作为第二节点N2的发光二极管160的阴极，并且第一漏极连接到低电位电力线VSS。在这种情况下，来自低电位电力线VSS的低电位电力信号可以是地电压。当第一节点N1的电压高于阈值电压时，第一晶体管TR1可以导通，并且当第一节点N1的电压低于阈值电压时，第一晶体管TR1可以截止。第一晶体管TR1可以控制流入发光二极管160的电流。第一晶体管TR1可以被称为驱动晶体管。
第二晶体管TR2包括第二有源层、第二栅极、第二源极和第二漏极。第二栅极连接到多条扫描线SL当中的一条扫描线SL，第二源极连接到多条数据线DL当中的一条数据线DL，并且第二漏极连接到第一节点N1。例如，第N行RN中的子像素SPX的第二栅极连接到多条扫描线SL当中的第N扫描线SLN，并且第N+1行RN+1中的子像素SPX的第二栅极可以连接到多条扫描线SL当中的第N+1扫描先SLN+1。
在这种情况下，第N行RN中的子像素SPX和第N+1行RN+1中的子像素SPX被设置在同一列中，以电连接到一条数据线DL。在这种情况下，当第N行RN中的子像素SPX的第二晶体管TR2导通时，输入到第N行RN中的子像素SPX的数据信号被传输到数据线DL。另外，当第N+1行RN+1中的子像素SPX的第二晶体管TR2导通时，输入到第N+1行RN+1中的子像素SPX的数据信号可以被传输到数据线DL。
第二晶体管TR2可以基于来自扫描线SL的扫描信号而导通或截止。当第二晶体管TR2导通时，来自数据线DL的数据信号可以被充电在第一节点N1中。第二晶体管TR2可以被称为开关晶体管。
第三晶体管TR3包括第三有源层、第三栅极、第三源极和第三漏极。第三栅极连接到与第二栅极相同的扫描线SL，第三源极连接到参考线RL，并且第三漏极连接到第二节点N2。第三晶体管TR3可以基于来自扫描线SL的扫描信号而导通或截止。当第三晶体管TR3导通时，来自参考线RL的参考电压的高电平可以被传输到第二节点N2。第三晶体管TR3可以被称为感测晶体管。
此外，在图2中，例示了第二晶体管TR2的第二栅极和第三晶体管TR3的第三栅极连接到同一条扫描线SL。然而，第二晶体管TR2的第二栅极和第三晶体管TR3的第三栅极可以连接到不同的扫描线SL，并且本公开不限于此。
辅助电容器SC包括第一电容器电极和第二电容器电极。第一电容器电极连接到第一节点N1并且第二电容器电极连接到第二节点N2。存储电容器SC存储第一晶体管TR1的第一栅极和第一源极之间的电位差，即，在发光二极管160发射光时的栅极-源极电压Vgs，使得恒定电流可以被供应到发光二极管160。
发光二极管160的阴极连接在第二节点N2和第一晶体管TR1之间，并且发光二极管160的阳极连接至高电位电力线VDD。发光二极管160被供应电流以发射光。多个子像素SPX中的每一个的发光二极管160的阳极连接到被供应恒定高电位电力信号的高电位电力线VDD。发光二极管160的阴极连接到被供应根据数据信号而变化的信号的第一晶体管TR1。因此，根据本公开的示例性实施方式的可拉伸显示装置100可以配置有相同的信号被供应到发光二极管160的阳极的公共阳极结构。
此外，在本公开中，传输高电位电力信号的配线被定义为高电位电力线VDD，并且传输低电位电力信号的配线被定义为低电位电力线VSS。然而，高电位电力线VDD也可以被称为第一电力线，而低电位电力线VSS也可以被称为第二电力线，并且本公开不限于此。
此外，在图2中，描述了根据本公开的示例性实施方式的可拉伸显示装置100的子像素SPX的驱动电路具有包括三个晶体管TR1、TR2和TR3以及一个存储电容器SC的3T1C结构。然而，晶体管TR1、TR2和TR3与存储电容器SC的数量和连接关系可以根据设计以各种方式变化，并且不限于此。
下文中，将一起参照图3描述根据本公开的示例性实施方式的可拉伸显示装置100的子像素SPX的示例性驱动方法。
一起参考图2和图3，在一个时段T1内，从第N扫描线SLN供应扫描信号。第一时段T1是当第N行RN中的子像素SPX的第二节点N2被初始化并且数据信号被输入到第N行RN中的子像素SPX时的时段。
此外，在P型晶体管中，低电平是导通电压，而高电平是截止电压。因此，低电平的扫描信号被供应，并且第二晶体管TR2和第三晶体管TR3可以导通。
当在第一时段T1期间低电平的扫描信号被供应到第N扫描线SLN时，连接到第N扫描线SLN的第N行RN中的子像素SPX的第二晶体管TR2和第三晶体管TR3可以同时导通。
当第二晶体管TR2导通时，来自数据线DL的数据信号可以通过第二晶体管TR2的第二源极和第二漏极被供应到第一节点N1。因此，在第一时段T1期间，第一节点N1的电位被充电有数据信号，即，第一节点N1可以具有与数据信号相同的电位。
当第三晶体管TR3导通时，来自参考线RL的参考信号可以通过第三晶体管TR3的第三源极和第三漏极供应到第二节点N2。因此，在第一时段T1期间，第二节点N2的电位被用参考信号初始化，即，第二节点N2可以具有与参考信号相同的电位。
此外，第一晶体管TR1的第一栅极在第一节点N1处连接到存储电容器SC的第一电容器电极。第一晶体管TR1的第一源极在第二节点N2处连接到存储电容器SC的第二电容器电极。因此，从数据线DL经由第二晶体管TR2和第一节点N1传输的数据信号变为第一晶体管TR1的第一栅极的电压。从参考线RL经由第三晶体管TR3和第二节点N2传输的参考信号变为第一晶体管TR1的第一源极的电压。在这种情况下，存储电容器SC连接到第一晶体管TR1的第一栅极和第一源极，以存储第一栅极与第一源极之间的电压差，使得数据信号与参考信号之间的电压差可以被存储在存储电容器SC中。
接下来，在第二时段T2期间，高电平的扫描信号而非低电平的扫描信号被供应到第N扫描线SLN。在第二时段T2期间，低电平的扫描信号被供应到第N+1扫描线SLN+1。第二时段T2是当第N行RN的子像素SPX的发光二极管160发射光时的时段。另外，第二时段T2是当第N+1行RN+1中的子像素SPX的第二节点N2被初始化并且数据信号被输入到第N+1行RN+1中的子像素SPX时的时段。
在第二时段T2期间低电平的扫描信号没有被供应到第N扫描线SLN，使得第N行RN中的子像素SPX的第二晶体管TR2和第三晶体管TR3可以同时截止。
即使第N行RN中的子像素SPX的第二晶体管TR2和第三晶体管TR3截止之后，第一节点N1和第二节点N2也可以通过存储电容器SC保持恒定的电压。因此，第一晶体管TR1的第一栅极和第一源极之间的电压差通过存储在存储电容器SC中的电容来保持，使得第一晶体管TR1可以保持导通。
另外，在当第N行RN的子像素SPX的第一晶体管TR1导通时的第二时段T2期间，电流可以沿着发光二极管160流动。因此，在第二时段T2期间，第N行RN的子像素SPX的第一晶体管TR1导通，并且发光二极管160可以发射光。
在第二时段T2期间，低电平的扫描信号被供应到第N+1扫描线SLN+1。当供应扫描信号时，连接到第N+1扫描线SLN+1的第N+1行RN+1中的子像素SPX的第二晶体管TR2和第三晶体管TR3可以同时导通。
第N+1行RN+1的子像素SPX的第二晶体管TR2导通以将数据信号供应到第一节点N1，并且第三晶体管TR3导通以将参考信号供应到第二节点N2。因此，第一晶体管TR1的第一栅极和第一源极之间的电压差，即，数据信号和参考信号之间的电压差可以被存储在第N+1行RN+1的子像素SPX的存储电容器SC中。
因此，在第二时段T2期间，第N行RN的子像素SPX的发光二极管160发射光，第N+1行RN+1的子像素SPX用参考信号对第二节点N2进行初始化，并且同时参考信号与数据信号之间的电压差可以被存储在存储电容器SC中。
在根据本公开的示例性实施方式的可拉伸显示装置100中，发光二极管160的阳极连接到高电位电力线VDD，并且阴极连接到第一晶体管TR1。即，在根据本公开的示例性实施方式的可拉伸显示装置100中，恒定的高电位信号被从高电位电力线VDD供应到发光二极管160的阳极，并且不同的信号可以按照数据信号被每一帧地供应到阴极。因此，在根据本公开的示例性实施方式的可拉伸显示装置100中，子像素SPX的驱动电路可以形成有公共阳极结构。
在使用有机发光二极管作为发光二极管的相关技术的显示装置的情况下，通过依次层叠有机发光二极管的阳极、有机发光层和阴极来制造显示装置。在这种情况下，针对每个子像素将阳极图案化以使其彼此间隔开，并且阴极被共同地形成在显示装置的整个表面上。因此，低电位电力信号通常被输入到阴极，并且根据数据信号不同的信号被输入到多个阳极。即，相关技术的有机发光显示装置可以配置有公共阴极结构。然而，在公共阴极结构中，高电位电力线直接连接到驱动晶体管的源极，使得高电位电力信号被传输到驱动晶体管的源极与存储电容器之间的节点。
此外，沿着高电位电力线VDD传输的高电位电力信号可能由于电阻而下降，使得传输到多个子像素SPX中的每一个的高电位电力信号存在偏差。在这种情况下，在高电位电力线、驱动晶体管的源极和存储电容器连接到一个节点的相关技术的显示装置中，由于高电位电力信号的电压降，可能造成存储在存储电容器中的驱动晶体管的栅极-源极电压Vgs波动。因此，在相关技术的公共阴极结构中，由于高电位电力信号的电压降的影响，亮度不均匀并且图像质量下降。
为了消除因高电位电力信号的电压降引起的影响，在相关技术中，用特定电压(例如，参考信号)来初始化驱动晶体管、存储电容器和高电位电力线所连接的节点。然而，由于流入高电位电力线的电流比其它信号相对高，因此即使用参考信号对节点进行了初始化，也仍存在由于高电位电力信号的影响而再次导致节点的电位波动的问题。
因此，在根据本公开的示例性实施方式的可拉伸显示装置100中，用公共阳极结构实现子像素SPX中的每一个。因此，作为驱动晶体管的第一晶体管TR1的第一源极与存储电容器SC所连接的第二节点N2的电位根据高电位电力信号的波动可以减小。具体地，发光二极管160的阳极连接到高电位电力线VDD，并且阴极连接到第一晶体管TR1。在这种情况下，来自高电位电力线VDD的高电位电力信号没有被直接传输到第二节点N2，而是可以经由发光二极管160传输到第一晶体管TR1与存储电容器SC之间的第二节点N2。因此，不管高电位电力信号的电压降如何，都可以容易地控制第二节点N2的电位。因此，在根据本公开的示例性实施方式的可拉伸显示装置100中，由于高电位电力信号的电压降而导致的第一晶体管TR1与存储电容器SC之间的第二节点N2的电位的波动可以减小。结果，亮度均匀性和图像质量会提高。
此外，在相关技术的有机发光二极管的情况下，即使如上所述在显示装置的整个表面上形成阴极，也需要对阴极进行图案化以实现公共阳极结构，这造成了工艺中的困难。相反，在根据本公开的示例性实施方式的可拉伸显示装置100中，发光二极管160由LED构成，使得可以容易地实现公共阳极结构。
下文中，将参照图4和图5详细地描述根据本公开的示例性实施方式的可拉伸显示装置100的子像素SPX的结构。
<平面和截面结构>
图4是根据本公开的示例性实施方式的可拉伸显示装置的放大平面图。图5是图4的一个子像素的示意性截面图。为了便于描述，还将参照图1至图3进行描述。
参照图1和图4，多个像素基板111被设置在显示区域AA中的下基板110上。构成像素PX的多个子像素SPX可以被设置在多个像素基板111中的每一个中。多个像素基板111彼此间隔开地被设置在下基板110上。例如，如图1和图4中例示的，多个像素基板111可以在下基板110上设置成矩阵，以形成多个行和多个列，但是不限于此。
多个像素基板111包括第一像素基板111A和第二像素基板111B。第一像素基板111A被设置在多个行当中的第N行RN中，并且第二像素基板111B被设置在多个行当中的第N+1行RN+1中。因此，第一像素基板111A和第二像素基板111B可以以行为单元被交替地设置在下基板110上。
多个外围基板131被设置在非显示区域NA中的下基板110上。多个外围基板131是设置有诸如栅极驱动器GD这样的驱动电路和结合有COF 140的多个焊盘的基板。例如，结合有COF 140的多个焊盘可以被设置在多个外围基板131当中的位于Y轴方向上的显示区域AA的一侧的外围基板131中。
例如，栅极驱动器GD可以被安装在多个外围基板131当中的位于X轴方向上的显示区域AA的一侧的外围基板131中。当制造像素基板111上的各种元件时，栅极驱动器150可以以面板内栅极(GIP)的方式形成在外围基板131上。因此，诸如晶体管、电容器和配线这样的构成栅极驱动器GD的各种电路配置可以被设置在多个外围基板131上。然而，并不限于此，栅极驱动器GD还可以以膜上芯片(COF)的方式安装。多个外围基板131被进一步设置在X轴方向上的显示区域AA两侧的非显示区域NA中，使得栅极驱动器GD可以被安装在显示区域AA的两侧，但不限于此。
参照图1，多个外围基板131的大小可以大于多个像素基板111的大小。具体地，多个外围基板131中的每一个的大小可以大于多个像素基板111中的每一个的大小。如上所述，在多个外围基板131中的每一个上，设置栅极驱动器GD。例如，栅极驱动器GD的一级可以被设置在多个外围基板131中的每一个上。因此，构成栅极驱动器GD的一级的各种电路配置所占据的区域可以相对大于像素基板111的设置有像素PX的区域。结果，多个外围基板131中的每一个的大小可以大于多个像素基板111中的每一个的大小。然而，多个外围基板131的大小可以等于多个像素基板111的大小，但是不限于此。
参照图1和图4，多个连接基板120被设置在多个像素基板111之间、多个外围基板131之间，或者多个像素基板111与多个外围基板131之间。多个连接基板120是连接相邻的像素基板111、相邻的外围基板131或在像素基板111与外围基板131之间连接的基板。多个连接基板120可以由与像素基板111或外围基板131相同或基本相同的材料同时一体地形成，但是不限于此。
参照图4，多个连接基板120具有波浪形状。例如，如图4中例示的，多个连接基板120可以具有正弦波形状。然而，多个连接基板120的形状不限于此。例如，多个连接基板120可以具有以Z字形图案延伸或通过以顶点连接多个菱形基板而延伸的各种形状。另外，图4中例示的多个连接基板120的数量和形状是例示性的，并且多个连接基板120的数量和形状可以根据设计而变化。
多个连接基板120包括第一连接基板121和第二连接基板122。第一连接基板121可以在行方向上(即，在X轴方向上)在多个像素基板111之间延伸。第二连接基板122可以在列方向上(即，在Y轴方向上)在多个像素基板111之间延伸。第一连接基板121将设置在第N行RN中的多个第一像素基板111A彼此连接，并且将设置在第N+1行RN+1中的多个第二像素基板111B彼此连接。第二连接基板122被设置在同一行中，以连接在Y轴方向上彼此相邻的第一像素基板111A和第二像素基板111B。
同时参照图4和图5，多个无机绝缘层被设置在多个像素基板111上。例如，多个无机绝缘层可以包括缓冲层112、栅极绝缘层113和层间绝缘层114。然而，各种无机绝缘层可以被另外设置在多个像素基板111上，或者可以省略缓冲层112、栅极绝缘层113和层间绝缘层114中的一个或更多个，但是不限于此。
参照图5，缓冲层112被设置在多个像素基板111上。缓冲层112被形成在多个像素基板111上，以保护可拉伸显示装置100的各种部件免于来自下基板110和多个像素基板111外部的湿气和氧气的渗透。缓冲层112可以由绝缘材料构成，并且例如通过由硅氮化物(SiNx)、硅氧化物(SiOx)和硅氮氧化物(SiON)形成的无机层的单层或双层构成。然而，取决于可拉伸显示装置100的结构或特性，可以省略缓冲层112。
此外，缓冲层112可以被仅形成在与多个像素基板111和多个外围基板131交叠的区域中。如上所述，缓冲层112可以由无机材料形成，所以在伸展可拉伸显示装置100的过程期间，缓冲层112可能容易破裂或受损。因此，缓冲层112不被形成在多个像素基板111和多个外围基板131之间的区域中，而是可以被仅形成在多个像素基板111和多个外围基板131的上方。因此，在根据本公开的示例性实施方式的可拉伸显示装置100中，缓冲层112仅被形成在与作为刚性基板的多个像素基板111和多个外围基板131交叠的区域中。因此，即使可拉伸显示装置100弯曲或拉伸从而变形，也能抑制缓冲层112的损坏。
参照图5，包括第一有源层ACT、第一栅极GE、第一源极SE和第一漏极DE的第一晶体管TR1被设置在缓冲层112上。
第一有源层ACT被设置在缓冲层112上。例如，第一有源层ACT可以由非晶硅(a-Si)、多晶硅(poly-Si)或有机半导体形成，但是不限于此。
栅极绝缘层113被设置在第一有源层ACT上。栅极绝缘层113是用于使第一栅极GE与第一有源层ACT电绝缘的层，并且可以由绝缘材料形成。例如，栅极绝缘层113可以由作为无机材料的硅氮化物(SiNx)或硅氧化物(SiOx)的单个层或硅氮化物(SiNx)或硅氧化物(SiOx)的多个层构成，但是不限于此。
第一栅极GE被设置在栅极绝缘层113上。第一栅极GE被设置成与第一有源层ACT交叠。第一栅极GE可以是各种金属材料中的任一种(例如，钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或其中两种或更多种的合金、或其多层中的任一种)，但是不限于此。
层间绝缘层114被设置在第一栅极GE上。层间绝缘层114是使第一栅极GE与第一源极SE和第一漏极DE绝缘的层，并且与缓冲层112类似地，可以由无机材料形成。例如，层间绝缘层114可以由作为无机材料的硅氮化物(SiNx)或硅氧化物(SiOx)的单个层或硅氮化物(SiNx)或硅氧化物(SiOx)的多个层构成，但是不限于此。
与第一有源层ACT接触的第一源极SE和第一漏极DE被设置在层间绝缘层114上。第一源极SE和第一漏极DE被彼此间隔开地设置在同一层上。第一源极SE和第一漏极DE可以与第一有源层ACT接触，以电连接到第一有源层ACT。第一源极SE和第一漏极DE可以是各种金属材料中的任一种(例如，钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或其中两种或更多种的合金、或其多层中的任一种)，但是不限于此。
与缓冲层112类似地，栅极绝缘层113和层间绝缘层114被图案化成仅被形成在与多个像素基板111交叠的区域中。栅极绝缘层113和层间绝缘层114也与缓冲层112一样由无机材料形成，使得栅极绝缘层113和层间绝缘层114也可能容易在拉伸可拉伸显示装置100的过程期间破裂从而受损。因此，栅极绝缘层113和层间绝缘层114不被形成在多个像素基板111之间的区域中，而是可以仅被形成在多个像素基板111和多个外围基板131的上方。
此外，为了便于描述，仅例示了可拉伸显示装置100的第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和存储电容器SC当中的第一晶体管TR1。此外，在本公开中，描述了第一晶体管TR1具有共平面结构，但是第一晶体管可以被配置为具有交错结构，而不限于此。
参照图5，多个焊盘170被设置在层间绝缘层114上。具体地，多个焊盘170当中的栅极焊盘171被设置在层间绝缘层114上。栅极焊盘171是将扫描信号传输到多个子像素SPX的焊盘。例如，扫描信号通过栅极焊盘171被传输到设置在像素基板111上的扫描线SL，以使第二晶体管TR2和第三晶体管TR3导通或截止。栅极焊盘171可以由与第一源极SE和第一漏极DE相同或基本相同的材料形成，但是不限于此。
参照图5，多个焊盘170当中的数据焊盘172被设置在层间绝缘层114上。数据焊盘172是将数据信号传输到多个子像素SPX的焊盘。例如，数据信号通过数据焊盘172被传输到形成在像素基板111上的数据线DL，以被供应到第二晶体管TR2的第二源极。数据焊盘172可以由与第一源极SE和第一漏极DE相同或基本相同的材料形成，但是不限于此。
参照图5，平整层115被形成在第一晶体管TR1和层间绝缘层114上。平整层115将第一晶体管TR1的上部部分平坦化。平整层115可以由单个层或多个层构成，并且可以由有机材料形成。因此，平整层115也可以被称为有机绝缘层。例如，平整层115可以由基于丙烯酸的有机材料形成，但是不限于此。
平整层115被设置在多个像素基板111上，以覆盖缓冲层112、栅极绝缘层113和层间绝缘层114的顶表面和侧表面。平整层115可以被设置成与多个像素基板111一起包围缓冲层112、栅极绝缘层113和层间绝缘层114。具体地，平整层115可以被设置成覆盖层间绝缘层114的顶表面和侧面、栅极绝缘层113的侧表面、缓冲层112的侧表面以及多个像素基板111的顶表面的一部分。因此，平整层115可以弥补缓冲层112、栅极绝缘层113和层间绝缘层114的侧表面上的台阶，并且增强平整层115与设置在平整层115的侧表面上的连接线180的粘合强度。
平整层115的侧表面的倾斜角可以小于由缓冲层112、栅极绝缘层113和层间绝缘层114的侧表面形成的倾斜角。例如，平整层115的侧表面可以具有比由层间绝缘层114的侧表面、栅极绝缘层113的侧表面和缓冲层112的侧表面形成的斜坡平缓的斜坡。与平整层115的侧表面接触的连接线180设置有平缓斜坡。因此，当可拉伸显示装置100延伸时，连接线180中产生的应力减小，并且可以抑制连接线180的破裂或连接线180与平整层115的侧表面的分离。
在一些示例性实施方式中，钝化层可以进一步被形成在第一晶体管TR1和平整层115之间。即，钝化层可以被形成为覆盖第一晶体管TR1，以保护第一晶体管TR1免于湿气和氧气的渗入。钝化层可以由无机材料形成并且由单层或多层构成，但是不限于此。
高电位电力线VDD被设置在栅极绝缘层113上。高电位电力线VDD是向多个子像素SPX施加高电位电力信号的配线。高电位电力线VDD可以由与第一晶体管TR1的第一栅极GE相同或基本相同的材料形成，但是不限于此。
参照图4和图5，连接线180被设置在像素基板111和多个连接基板120上。连接线180是指将多个像素基板111和多个外围基板131上的焊盘电连接的配线。
连接线180包括第一连接线181和第二连接线182。第一连接线181和第二连接线182被设置在多个像素基板111之间。具体地，第一连接线181是指连接线180当中的在多个像素基板111之间在X轴方向上延伸的配线。第二连接线182是指连接线180当中的在多个像素基板111之间在Y轴方向上延伸的配线。例如，第一连接线181被设置在多个连接基板120当中的第一连接基板121上。第二连接线182可以被设置在第二连接基板122上。
连接线180可以由诸如铜(Cu)、铝(Al)、钛(Ti)和钼这样的金属材料或诸如铜/钼-钛(Cu/MoTi)或钛/铝/钛(Ti/Al/Ti)这样的金属材料的层叠结构形成，但是不限于此。
在常见显示装置的情况下，诸如多条扫描线和多条数据线这样的各种配线以直线形状在多个子像素之间延伸，并且多个子像素连接到一条信号线。因此，在常见显示装置中，诸如扫描线、数据线、高电位电力线、低电位电力线和参考线这样的各种配线从有机发光显示装置的一侧延伸到另一侧，而在基板上没有断开。
相反，在根据本公开的示例性实施方式的可拉伸显示装置100中，被视为用于常见显示装置的诸如具有直线形状的参考线RL、扫描线SL、数据线DL、高电位电力线VDD或低电位电力线VSS这样的各种配线可以仅被设置在多个像素基板111和多个外围基板131上。即，在根据本公开的示例性实施方式的可拉伸显示装置100中，笔直的配线仅被设置在多个像素基板111和多个外围基板131上。
在根据本公开的示例性实施方式的可拉伸显示装置100中，为了连接像素基板111或外围基板131上的不连续配线，两个相邻的像素基板111或两个相邻的外围基板131上的焊盘可以通过连接线180而连接。即，连接线180将相邻的像素基板111、相邻的外围基板131和相邻的像素基板111和外围基板131上的焊盘电连接。因此，根据本公开的示例性实施方式的可拉伸显示装置100可以在多个像素基板111之间、多个外围基板131之间以及多个像素基板111和多个外围基板131之间包括多条连接线180以电连接诸如扫描线SL、数据线DL、高电位电力线VDD、低电位电力线VSS或参考线RL这样的各种配线。例如，扫描线SL可以被设置在X轴方向上彼此相邻设置的多个像素基板111上方，并且栅极焊盘171可以被设置在扫描线SL的两端。在这种情况下，X轴方向上彼此相邻的多个像素基板111上的多个栅极焊盘171可以通过用作扫描线SL的第一连接线181而彼此连接。因此，设置在多个像素基板111上的扫描线SL和设置在连接基板120上的第一连接线181可以用作一条扫描线SL。另外，诸如低电位电力线VSS和高电位电力线VDD这样的可拉伸显示装置100中可以包括的所有各种配线当中的在X轴方向上延伸的配线也可以通过如上所述的第一连接线181电连接。
参照图4和图5，多条第一连接线181可以连接被设置成在X轴方向上彼此相邻的多个像素基板111上的焊盘当中的并排设置的两个像素基板111上的焊盘。例如，多条第一连接线181可以将设置在同一行中的在X轴方向上彼此相邻的一对第一像素基板111A上的焊盘电连接。另外，多条第一连接线181可以将设置在同一行中的在X轴方向上彼此相邻的一对第二像素基板111B上的焊盘电连接。
多条第一连接线181可以用作扫描线SL、高电位电力线VDD和低电位电力线VSS，但是不限于此。例如，多条第一连接线181当中的一条第一连接线181可以用作扫描线SL，并且将在X轴方向上并排设置的两个像素基板111上的栅极焊盘171电连接。因此，如上所述，设置在同一行的多个像素基板111上的栅极焊盘171可以通过用作扫描线SL的一条第一连接线181连接，并且传输一个扫描信号。
另外，多条第一连接线181当中的另一第一连接线181可以用作低电位电力线VSS，并且将在X轴方向上并排设置的两个像素基板111上的焊盘171电连接。多条第一连接线181当中的其余第一连接线181可以用作高电位电力线VDD，并且将在X轴方向上并排设置的两个像素基板111上的焊盘电连接。
参照图4，多条第二连接线182可以连接被设置成在Y轴方向上彼此相邻的多个像素基板111上的焊盘当中的并排设置的两个像素基板111上的焊盘。例如，多条第二连接线182可以将设置在同一行中的在Y轴方向上彼此相邻的第一像素基板111A和第二像素基板111B上的焊盘电连接。
多条第二连接线182可以用作数据线DLh和参考线RL，但不限于此。例如，多条第二连接线182当中的一些第二连接线182可以用作传输红色数据信号、蓝色数据信号和绿色数据信号并且将在Y轴方向上并排设置的两个像素基板111上的数据线DL电连接的数据线DL。因此，如上所述，多个像素基板上的数据线DL可以通过用作数据线DL的多条第二连接线182连接，并且可以传输一个数据信号。
另外，多条第二连接线182当中的其余第二连接线182可以用作参考线RL，并且将在Y轴方向上并排设置的两个像素基板111上的焊盘电连接。
参照图1，多条连接线180还可以包括将多个像素基板111和多个外围基板131上的焊盘连接或将被设置成在Y轴方向上彼此相邻的多个外围基板131上的焊盘当中的并排设置的两个外围基板131上的焊盘连接的配线。
第一连接线181可以被形成为延伸到第一连接基板121的顶表面，同时与设置在像素基板111上的平整层115的顶表面和侧表面接触。另外，第二连接线182可以被形成为延伸到第二连接基板122的顶表面，同时与设置在像素基板111上的平整层115的顶表面和侧表面接触。
此外，在图5中，例示了连接线180通过形成在平整层115中的接触孔连接到平整层115下方的栅极焊盘171和数据焊盘172。即，例示了连接线180以跳跃方式电连接到像素基板111上的部件。然而，本公开不限于此，并且连接线180在像素基板111上的一个平面上以直线延伸，以用作多个配线或焊盘。例如，多条连接线180当中的传输高电位电力信号的第一连接线181可以以直线延伸，与平整层115的整个顶表面交叉，而没有以跳跃方式连接到其它部件。第一连接线181的设置在平整层115的顶表面上的部分可以用作高电位电力线VDD。即，第一连接线181与高电位电力线VDD不分离，而是可以一体地形成。
另外，在图5中，例示了高电位电力线VDD被设置在层间绝缘层114和平整层115的下方，并且与高电位电力线VDD连接的第二连接焊盘192被设置在平整层115上。然而，本公开不限于此并且如上所述，当用作高电位电力线VDD的第一连接线181被跨平整层115的整个顶表面设置时，发光二极管160的p电极165可以被直接结合到用作高电位电力线VDD的第一连接线181上。因此，延伸到平整层115的顶表面上以与高电位电力线VDD一体形成的第一连接线181本身可以用作第二连接焊盘192。因此，像素基板111上的多条配线、多个焊盘和连接线180的层叠关系可以根据设计而变化，因此不限于附图中例示的。
另外，即使未在图中例示，也可以进一步在第一连接焊盘191、第二连接焊盘192、连接线180和平整层115上设置堤部。堤部是划分相邻子像素SPX的部件，并且可以被设置成覆盖像素基板111上的除了设置有发光二极管160的区域之外的区域。堤部可以由绝缘材料形成，并且当堤部还包含黑色材料时，可以阻挡可能透过显示区域AA可见的配线。
参照图5，发光二极管160被设置在第一连接焊盘191和第二连接焊盘192上。发光二极管160包括n型层161、有源层162、p型层163、n电极164和p电极165。根据本公开的示例性实施方式的可拉伸显示装置100的发光二极管160可以由具有其中n电极164和p电极165被形成在一个表面上的倒装芯片结构的LED构成。
可以通过将n型杂质注入到具有优异结晶度的镓氮化物(GaN)中来形成n型层161。n型层161可以被设置在由能够发射光的材料形成的单独底座基板上。p型层163被设置在有源层162上。可以通过将p型杂质注入到氮化镓(GaN)中来形成p型层163。
有源层162被设置在n型层161上。有源层162是在发光二极管160中发射光的发光层，并且可以由氮化物半导体(例如，铟镓氮化物(InGaN))形成。
如上所述，通过依次层叠n型层161、有源层162和p型层163，然后蚀刻预定部分以形成n电极164和p电极165来制造根据本公开的示例性实施方式的发光二极管160。在这种情况下，蚀刻作为用于将n电极164与p电极165彼此分开的空间的预定部分，以暴露n型层161的一部分。换句话说，发光二极管160的其上设置有n电极164和p电极165的表面不是平坦表面，而是可以具有不同的高度水平。
如上所述，在蚀刻区域中，换句话说，在通过蚀刻工艺暴露的n型层161上，设置n电极164。n电极164可以由导电材料形成。另外，在未被蚀刻的区域中，换句话说，在p型层163上，设置p电极165。p电极165也可以由导电材料形成，并且例如，可以由与n电极164相同或基本相同的材料形成。另外，n电极164和p电极165可以分别被定义为阴极和阳极。
另外，在本说明书中，已经描述了使用LED 160作为发光元件，但是量子点发光二极管(QLED)也可以被用作发光元件，并且不限于此。
粘合剂层AD被设置在第一连接焊盘191和第二连接焊盘192的顶表面上并且在第一连接焊盘191和第二连接焊盘192之间，使得发光二极管160可以被结合到第一连接焊盘191和第二连接焊盘192上。在这种情况下，n电极164可以被设置在第一连接焊盘191上，并且p电极165可以被设置在第二连接焊盘192上。
粘合剂层AD可以是其中导电球被分散在绝缘底座构件中的导电粘合剂层AD。因此，导电球在被施加有热或压力的部分中被电连接以具有导电性质，并且未被加压的区域可以具有绝缘性质。例如，n电极164借助于粘合剂层AD电连接到第一连接焊盘191和第一晶体管TR1。p电极165可以借助于粘合剂层AD电连接到第二连接焊盘192和高单位电力线VDD。即，在使用喷墨方法将粘合剂层AD施用到第一连接焊盘191和第二连接焊盘192上之后，发光二极管160被转移到粘合剂层AD上，并且发光二极管160被加压和加热。通过这样做，第一连接焊盘191电连接到n电极164，并且第二连接焊盘192可以电连接到p电极165。然而，除了粘合剂层AD的设置在n电极164和第一连接焊盘191之间的部分以及粘合剂层AD的设置在p电极165和第二连接焊盘192之间的部分之外的粘合剂层AD的其余部分具有绝缘性质。另外，在图5中，例示了粘合剂层AD也被设置在第一连接焊盘191和第二连接焊盘192之间，但是粘合剂层AD可以被分开，以被独立地设置在第一连接焊盘191和第二连接焊盘192上。
如上所述，当根据本公开的示例性实施方式的可拉伸显示装置100被打开时，施加到第一连接焊盘191和第二连接焊盘192的不同电压电平被传输到n电极164和p电极165。通过这样做，发光二极管160发射光。
参照图5，上基板US被设置在发光二极管160和下基板110上。
上基板US是支撑设置在上基板US下方的各种部件的基板。具体地，通过将构成上基板US的材料涂覆到下基板110和像素基板111上然后固化该材料以被设置成与下基板110、像素基板111、连接基板120和连接线180接触来形成上基板US。
作为柔性基板的上基板US可以由可弯曲或可延伸的绝缘材料构成。上基板US是柔性基板，从而可逆地扩张和收缩。另外，上基板US的弹性模量可以为几MPa至几百MPa，并且延伸断裂率可以为100％或更高。上基板US的厚度可以为10μm至1mm，但是不限于此。
上基板US可以由与下基板110相同或基本相同的材料形成。例如，上基板US可以由诸如聚二甲基硅氧烷(PDMS)这样的硅橡胶或诸如聚氨酯(PU)或聚四氟乙烯(PTFE)这样的弹性体形成，因此具有柔性性质。然而，上基板US的材料不限于此。
另外，即使未在图5中例示，也可以在上基板US上设置偏振层。偏振层可以执行使从可拉伸显示装置100的外部入射的光偏振以减少外部光反射的功能。另外，在上基板US上可以设置除了偏振层之外的光学膜。
另外，如以上参考图2和图3描述的，在根据本公开的示例性实施方式的可拉伸显示装置100中，作为阳极的发光二极管160的p电极165连接到高电位电力线VDD。另外，作为阴极的n电极164连接到由p型薄膜晶体管构成的驱动电路。因此，可以构成公共阳极结构。例如，一个像素基板111上的多个发光二极管160中的每一个的p电极165可以电连接到一条高电位电力线VDD。
在根据本公开的示例性实施方式的可拉伸显示装置100中，LED被用作发光二极管160，使得LED的n电极164和p电极165的结合位置被切换以转移LED。因此，能容易地实现公共阳极结构。例如，为了实现公共阴极结构，可以通过仅切换LED的n电极164和p电极165的结合位置来转移LED。即，与使用有机发光二极管的相关技术的显示装置不同，在根据本公开的示例性实施方式的可拉伸显示装置100中，仅改变发光二极管160的结合位置以容易地实现公共阳极结构。
另外，在根据本公开的示例性实施方式的可拉伸显示装置100中，用公共阳极结构实现子像素SPX。因此，能消除高电位电力信号的电压降对与第一晶体管TR1的第一源极SE和存储电容器SC连接的第二节点N2的电位的影响。高电位电力线VDD没有直接连接到第二节点N2，而是电连接到作为发光二极管160的阳极的p电极165。高电位电力信号没有被直接供应到第二节点N2，使得即使出现高电位电力信号的电压降，也可以稳定地保持第二节点N2的电位。因此，第一晶体管TR1的第一栅极GE和第一源极SE之间的电压差Vgs可以由存储电容器SC恒定地保持，并且发光二极管160可以发射具有均匀亮度的光。因此，在根据本公开的示例性实施方式的可拉伸显示装置100中，与第一晶体管TR1的第一源极SE连接的第二节点N2与高电位电力线VDD被分开。结果，可以减小由于高电位电力信号的电压降导致的第二节点N2的波动。
<辅助扫描线和辅助低电位电力线>
图6是根据本公开的另一示例性实施方式的可拉伸显示装置的多个子像素的电路图。图7是根据图6的电路图的定时图。为了便于描述，在图6中，例示了同一列中的设置在第N行RN中的子像素SPX和设置在第N+1行RN+1中的子像素SPX的电路图。根据本公开的另一示例性实施方式的可拉伸显示装置600与图1至图5的可拉伸显示装置100之间的唯一区别在于，作为参考线RL的替代，不同行中的扫描线和第三晶体管TR3是连接的。然而，其它构造基本上相同，所以将省略冗余的描述。
参照图6，第三晶体管TR3的第三源极连接到扫描线SL。具体地，第N行RN中的子像素SPX的第三晶体管TR3的第三源极可以连接到与第N+1行RN+1中的子像素SPX的第二晶体管TR2的第二栅极连接的第N+1扫描线SLN+1。第N+1行RN+1中的子像素SPX的第三晶体管TR3的第三源极可以连接到与第N行RN中的子像素SPX的第二晶体管TR2的第二栅极连接的第N扫描线SLN。即，第N行RN和第N+1行RN+1中的子像素SPX可以共享第N扫描线SLN和第N+1扫描线SLN+1。
参照图7，在第一时段T1期间，从第N扫描线SLN供应低电平的扫描信号，并且从第N+1扫描线SLN+1供应高电平的扫描信号。第一时段T1是当第N行RN中的子像素SPX的第二节点N2被初始化并且同时数据信号被输入到第N行RN中的子像素SPX时的时段。
当第一时段T1期间低电平的扫描信号被供应到第N扫描线SLN时，第N行RN中的子像素SPX的第二晶体管TR2和第三晶体管TR3可以同时导通。
当第N行RN中的第二晶体管TR2导通时，来自数据线DL的数据信号可以通过第二晶体管TR2被供应到第一节点N1。因此，在第一时段T1期间，可以用数据信号对第一节点N1的电位进行充电。
当第N行RN中的第三晶体管TR3导通时，来自第N+1扫描线SLN+1的高电平的扫描信号可以通过第三晶体管TR3被供应到第二节点N2。因此，在第一时段T1期间，可以用高电平的扫描信号将第二节点N2的电位初始化。
在第二时段T2期间，低电平的扫描信号被供应到第N+1扫描线SLN+1，并且高电平的扫描信号被供应到第N扫描线SLN。第二时段T2是当第N行RN的子像素SPX的发光二极管160发射光时的时段。另外，第二时段T2是当第N+1行RN+1中的子像素SPX的第二节点N2被初始化并且同时数据信号被输入到第N+1行RN+1中的子像素SPX时的时段。
第二时段T2期间高电平的扫描信号被供应到第N扫描线SLN，使得第N行RN中的子像素SPX的第二晶体管TR2和第三晶体管TR3可以同时截止。
即使在第N行RN中的子像素SPX的第二晶体管TR2和第三晶体管TR3截止之后，第一节点N1和第二节点N2也可以通过存储电容器SC保持恒定的电压。因此，第一晶体管TR1的第一栅极和第一源极之间的电压差Vgs通过存储电容器SC来保持，使得第一晶体管TR1可以被保持导通。
另外，在当第N行RN的子像素SPX的第一晶体管TR1导通时的第二时段T2期间，电流可以沿着发光二极管160流动。因此，在第二时段T2期间，第N行RN的子像素SPX的第一晶体管TR1导通，并且发光二极管160可以发射光。
在第二时段T2期间，低电平的扫描信号被供应到第N+1扫描线SLN+1，使得第N+1行RN+1中的子像素SPX的第二晶体管TR2和第三晶体管TR3同时导通。另外，从第N扫描线SLN供应高电平的扫描信号，可以用高电平的扫描信号将第N+1行RN+1中的子像素的第二节点N2初始化。
当第N+1行RN+1中的第二晶体管TR2导通时，来自数据线DL的数据信号可以通过第二晶体管TR2被供应到第一节点N1。因此，在第二时段T2期间，可以用数据信号对第N+1行RN+1的第一节点N1的电位进行充电。
当第N+1行RN+1中的第三晶体管TR3导通时，来自第N扫描线SLN的高电平的扫描信号可以通过第三晶体管TR3被供应到第二节点N2。因此，在第二时段T2期间，可以用高电平的扫描信号将第二节点N2的电位初始化。
在根据本公开的另一示例性实施方式的可拉伸显示装置600中，作为参考线RL的替代，相邻行中的扫描线SL被用于将第二节点N2初始化，使得可以简化驱动电路的结构。
在这种情况下，在相关技术中的第二连接线182的与参考线RL连接的一部分被用作辅助扫描线，使得可以在像素基板111上容易地实现图6的驱动电路。
另外，第二连接线182的与参考线RL连接的另一部分被用作辅助低电位电力线，以使低电位电力信号的电压降最小化或减小。
下文中，将一起参考图8来更详细地描述包括辅助扫描线和辅助低电位电力线的多个子像素SPX的结构。
图8是根据本公开的另一示例性实施方式的可拉伸显示装置的放大平面图。在图8中，为了便于描述，未例示多个像素基板111上的子像素SPX，而是例示了多个像素基板111上的多条扫描线SL和低电位电力线VSS。参照图8，根据本公开的另一示例性实施方式的显示装置600还包括多个第三像素基板111C、多个第四像素基板111D、辅助扫描线SLA和辅助低电位电力线VSSA，但是其它构造基本上相同。因此，将省略冗余描述。
多个像素基板111还包括第三像素基板111C和第四像素基板111D。第三像素基板111C被设置在多个行当中的第N+2行RN+2中，并且第四像素基板111D被设置在多个行当中的第N+3行RN+3中。与第一像素基板111A和第二像素基板111B上的子像素相同的多个子像素SPX可以被设置在第三像素基板111C和第四像素基板111D的每一个上。第三像素基板111C和第四像素基板111D可以被设置成矩阵，以与第一像素基板111A和第二像素基板111B一起在下基板110上形成多个行和多个列。
第一像素基板111A、第二像素基板111B、第三像素基板111C和第四像素基板111D可以以行为单元顺序且重复地设置。例如，第一像素基板111A被设置在第一行中，第二像素基板111B被设置在第二行中，第三像素基板111C被设置在第三行中，并且第四像素基板111D可以被设置在第四行中。此外，从下一行开始，第一像素基板111A、第二像素基板111B、第三像素基板111C和第四像素基板111D可以同样以行为单元顺序地设置。
另外，第一像素基板111A和第二像素基板111B可以具有与第三像素基板111C和第四像素基板111D相同的配线布置结构。例如，第一像素基板111A的配线布置结构可以与第三像素基板111C的配线布置结构相同或基本相同，并且第二像素基板111B的配线布置结构可以与第四像素基板111D的配线布置结构相同或基本相同。
第一扫描线SL1和第二扫描线SL2被设置在多个像素基板111中的每一个中。第一扫描线SL1可以对应于参照图6和图7详细描述的第N扫描线SLN。第二扫描线SL2可以对应于参照图6和图7详细描述的第N+1扫描线SLN+1。如上所述，第一像素基板111A和第二像素基板111B可以具有与第三像素基板111C和第四像素基板111D相同或基本相同的配线布置结构。因此，第一像素基板111A和第二像素基板111B中的每一个的第一扫描线SL1可以对应于第N扫描线SLN，并且第二扫描线SL2可以对应于第N+1扫描线SLN+1。另外，第三像素基板111C和第四像素基板111D中的每一个的第一扫描线SL1对应于第N扫描线SLN，并且第二扫描线SL2对应于第N+1扫描线SLN+1。
下文中，将在第一像素基板111A、第二像素基板111B、第三像素基板111C和第四像素基板111D上的第一扫描线SL1对应于第N扫描线SLN的假定下进行描述。将在第一像素基板111A、第二像素基板111B、第三像素基板111C和第四像素基板111D上的第二扫描线SL2对应于第N+1扫描线SLN+1的假定下进行描述。
参照图8，设置在多个像素基板111当中的第N行RN的第一像素基板111A上的第一扫描线SL1可以电连接到第一像素基板111A上的第二晶体管TR2的第二栅极和第三晶体管TR3的第三栅极。设置在第一像素基板111A上的第二扫描线SL2可以电连接到第一像素基板111A上的第三晶体管TR3的第三源极。
设置在多个像素基板111当中的第N+1行RN+1的第二像素基板111B上的第一扫描线SL1可以电连接到第二像素基板111B上的第三晶体管TR3的第三源极。设置在第二像素基板111B上的第二扫描线SL2可以电连接到第二像素基板111B上的第二晶体管TR2的第二栅极和第三晶体管TR3的第三栅极。
另外，第三像素基板111C上的第一扫描线SL1和第二扫描线SL2可以以与第一像素基板111A上的第一扫描线SL1和第二扫描线SL2相同或相似的方式连接。此外，第四像素基板111D上的第一扫描线SL1和第二扫描线SL2可以以与第二像素基板111B上的第一扫描线SL1和第二扫描线SL2相同或相似的方式连接。例如，设置在第N+2行RN+2中的第三像素基板111C上的第一扫描线SL1可以电连接到第二栅极和第三栅极。
辅助扫描线SLA被设置在多个第二连接基板122当中的一些第二连接基板122上。辅助扫描线SLA可以被设置在处于第N行RN与第N+1行RN+1之间的第二连接基板122上。另外，辅助扫描线SLA可以被设置在处于第N+2行RN+2与第N+3行RN+3之间的第二连接基板122上。辅助扫描线SLA是将扫描线SL电连接的配线，通过扫描线SL，在相邻行中的像素基板111之间相同的扫描信号被传输。
辅助扫描线SLA被设置在沿Y轴方向延伸的第二连接基板122上，以将设置在相邻像素基板111上的第一扫描线SL1彼此电连接并且将第二扫描线SL2彼此电连接。例如，第N行RN中的第一像素基板111A的第一扫描线SL1与第N+1行RN+1中的第二像素基板111B的第一扫描线SL1可以通过辅助扫描线SLA而电连接。第N行RN中的第一像素基板111A的第二扫描线SL2与第N+1行RN+1中的第二像素基板111B的第二扫描线SL2可以通过辅助扫描线SLA而电连接。
类似地，第N+2行RN+2的第三像素基板111C的第一扫描线SL1和第二扫描线SL2可以通过辅助扫描线SLA分别电连接到第N+3行RN+3的第四像素基板111D的第一扫描线SL1和第二扫描线SL2。因此，相同的扫描信号可以通过辅助扫描线SLA被传输到第N行RN的第一扫描线SL1和第N+1行RN+1的第一扫描线SL1。另外，相同的扫描信号也可以通过辅助扫描线SLA被传输到第N行RN的第二扫描线SL2和第N+1行RN+1的第二扫描线SL2。另外，相同的扫描信号可以通过辅助扫描线SLA被传输到第N+2行RN+2的第一扫描线SL1和第N+3行RN+3的第一扫描线SL1。此外，相同的扫描信号也可以通过辅助扫描线SLA被传输到第N+2行RN+2的第二扫描线SL2和第N+3行RN+3的第二扫描线SL2。
另外，第N行RN中的第一像素基板111A上的第二晶体管TR2的第二栅极和第三晶体管TR3的第三栅极以及第N+1行RN+1中的第二像素基板111B上的第三晶体管TR3的第三源极可以通过辅助扫描线SLA连接到被施加相同扫描信号的第一扫描线SL1。第N行RN中的第一像素基板111A上的第三源极以及第N+1行RN+1中的第二像素基板111B上的第二栅极和第三栅极也可以通过辅助扫描线SLA连接到被施加相同扫描信号的第二扫描线SL2。类似地，相同的扫描信号被同时输入到第N+2行RN+2中的第三像素基板111C上的第二栅极和第三栅极以及第N+3行RN+3中的第四像素基板111D上的第三源极。另外，相同的扫描信号被同时输入到第N+2行RN+2中的第三像素基板111C上的第三源极以及第N+3行RN+3中的第四像素基板111D上的第二栅极和第三栅极。因此，由于相邻行中的扫描线SL通过辅助扫描线SLA彼此电连接，因此可以在多个像素基板111上实现与图6的电路图中例示的相同的驱动电路。
多个像素基板111上的第一扫描线SL1可以与在X轴方向上连接第一扫描线SL1的第一连接线181和在Y轴方向上连接第一扫描线SL1的辅助扫描线SLA一起形成网格形状，例如，梯形形状。第二扫描线SL2也可以连接到第一连接线181和辅助扫描线SLA，以形成网格形状。例如，第N行RN中的第一扫描线SL1通过X轴方向上的第一连接线181彼此电连接，并且第N+1行RN+1中的第一扫描线SL1通过X轴方向上的第一连接线181彼此电连接。另外，第N行RN的第一扫描线SL1和第N+1行RN+1的第一扫描线SL1通过Y轴方向上的辅助扫描线SLA电连接。因此，第N行RN和第N+1行RN+1中的第一扫描线SL1可以在连接的同时与第一连接线181和辅助扫描线SLA一起形成网格形状。另外，第二扫描线SL2也可以连接到第一连接线181和辅助扫描线SLA，同时一起形成网格形状。
低电位电力线VSS被设置在多个像素基板111中的每一个上。低电位电力线VSS电连接到多个像素基板111上的多个第一晶体管TR1的第一漏极DE。
辅助低电位电力线VSSA被设置在多个第二连接基板122当中的一些第二连接基板122上。辅助电位电力线VSSA是将在Y轴方向上并排设置的像素基板111上的低电位电力线VSS电连接的配线。辅助低电位电力线VSSA可以被设置在第N+1行RN+1中的第二像素基板111B和第N+2行RN+2中的第三像素基板111C之间的第二连接基板122上。辅助低电位电力线VSSA也可以被设置在第N+3行RN+3中的第四像素基板111D和第N行RN中的第一像素基板111C之间的第二连接基板122上。例如，辅助低电位电力线VSSA可以将第N+1行RN+1中的低电位电力线VSS和第N+2行RN+2中的低电位电力线VSS电连接。
另外，在第N+1行RN+1和第N+2行RN+2之间的辅助低电位电力线VSSA与在第N行RN和第N+1行RN+1之间的辅助扫描线SLA可以沿着Y轴方向交替地设置。即，设置有辅助低电位电力线VSSA的第二连接基板122是将第二像素基板111B与第三像素基板111C连接的基板。另外，设置有辅助扫描线SLA的第二连接基板122可以是连接第一像素基板111A和第二像素基板111B的基板。因此，设置有辅助低电位电力线VSSA的第二连接基板122与设置有辅助扫描线SLA的第二连接基板122可以在Y轴方向上交替地设置。
多个像素基板111上的低电位电力线VSS可以与在X轴方向上连接低电位电力线VSS的第一连接线181和在Y轴方向上连接低电位电力线VSS的辅助低电位电力线VSSA一起形成网格形状，例如，梯形形状。例如，第N+1行RN+1中的低电位电力线VSS通过X轴方向上的第一连接线181彼此电连接，并且第N+2行RN+2中的低电位电力线VSS可以通过X轴方向上的第一连接线181彼此电连接。另外，第N+1行RN+1中的低电位电力线VSS和第N+2行RN+2中的低电位电力线VSS通过Y轴方向上的辅助低电位电力线VSSA电连接。因此，第N+1行RN+1中的低电位电力线VSS和第N+2行RN+2中的低电位电力线VSS可以在连接的同时与第一连接线181和辅助低电位电力线VSSA一起形成网格形状。
另外，虽然在本公开中将低电位电力线VSS电连接的配线被定义为辅助低电位电力线VSSA，辅助低电位电力线VSSA也可以被称为辅助第二电力线，但是不限于此。
另外，第一像素基板111A和第二像素基板111B的配线连接结构可以形成垂直对称。第三像素基板111C和第四像素基板111D的配线连接结构也可以形成垂直对称。例如，第一像素基板111A的第一扫描线SL1电连接到第二像素基板111B的第一扫描线SL1。另外，第一像素基板111A的低电位电力线VSS连接到第四像素基板111D的低电位电力线VSS，并且第二像素基板111B的低电位电力线VSS电连接到第三像素基板111C的低电位电力线VSS。即，扫描线SL被连接在第一像素基板111A和第二像素基板111B之间，并且第一像素基板111A和第二像素基板111B的低电位电力线VSS连接到其它像素基板111C和111D的低电位电力线VSS，以形成垂直对称。因此，第一像素基板111A和第二像素基板111B的配线连接结构可以形成垂直对称。类似地，具有与第一像素基板111A和第二像素基板111B相同的配线布置结构的第三像素基板111C和第四像素基板111D的配线连接结构也可以形成垂直对称。
在根据本公开的另一示例性实施方式的可拉伸显示装置600中，将设置在不同行中的低电位电力线VSS彼此连接的辅助低电位电力线VSSA被设置成减小低电位电力信号的电压降。低电位电力线VSS在多个像素基板111上在X轴方向上延伸，并且第一连接线181将同一行中的像素基板111上的低电位电力线VSS电连接。例如，第N行RN中的第一像素基板111A上的低电位电力线VSS通过X轴方向上的第一连接线181电连接。第N+1行RN+1中的第二像素基板111B上的低电位电力线VSS可以通过X轴方向上的第一连接线181电连接。在这种情况下，在Y轴方向上将低电位电力线VSS连接的辅助低电位电力线VSSA被设置成使低电位电力线VSS的电阻减小。当辅助低电位电力线VSSA将不同行中的低电位电力线VSS连接时，低电位电力线VSS、辅助低电位电力线VSSA和第一连接线181可以被配置为具有网格形状。另外，使电阻减小，使得可以减小低电位电力信号的电压降。因此，在根据本公开的另一示例性实施方式的可拉伸显示装置600中，不同行中的低电位电力线VSS也在Y轴方向上连接。因此，可以使低电位电力信号的电压降减小，并且可以改善亮度均匀度和图像质量。
在根据本公开的另一示例性实施方式的可拉伸显示装置600中，相邻行中的扫描线SL的信号被用作用于将存储电容器SC与第一晶体管TR1之间的第二节点N2初始化的参考信号以简化驱动电路。首先，以行为单位依次输入数据信号，以显示图像。例如，数据信号被输入到第N行RN中的第一像素基板111A的子像素SPX。在将第二节点N2初始化的同时，低电平的扫描信号被输入到与第二栅极和第三栅极连接的第一扫描线SL1。在这种情况下，高电平信号可以被连续地输入到另一行中的像素基板111上的扫描线SL。在输入数据信号的同时，代替单独输入用于将第二节点N2初始化的参考信号，相邻行中的扫描线SL的高电平的扫描信号可以被用作参考信号。为此目的，第一扫描线SL1和第二扫描线SL2被设置在多个像素基板111上，并且相邻行中的第一扫描线SL1和第二扫描线SL2可以分别通过辅助扫描线SLA连接。因此，在低电平的扫描信号被输入到第一扫描线SL1的同时，输入到第二扫描线SL2的高电平的扫描信号可以被用作参考信号。在低电平的扫描信号被输入到第二扫描线SL2的同时，输入到第一扫描线SL1的高电平的扫描信号可以被用作参考信号。因此，在根据本公开的另一示例性实施方式的可拉伸显示装置600中，相邻行中的扫描线SL通过辅助扫描线SLA连接，以利用施加到扫描线SL的扫描信号作为参考信号，使得可以简化电路驱动方法。
在根据本公开的另一示例性实施方式的可拉伸显示装置600中，设置将多条扫描线SL连接成网格形状的辅助扫描线SLA和将多条低电位电力线VSS连接成网格形状的辅助低电位电力线VSSA。因此，可以减少由于配线的破裂和断开而导致的缺陷。多条扫描线SL可以通过第一连接线181在X轴方向上彼此连接。多条低电位电力线VSS也可以通过第一连接线181在X轴方向上彼此连接。如果第一像素基板111A上的低电位电力线VSS和将低电位电力线VSS连接的第一连接线181中的任一条破裂或断开，则低电位电力信号不被适当地供应到第N行RN中的整个第一像素基板111A。因此，在根据本公开的另一示例性实施方式的可拉伸显示装置600中，在X轴方向上彼此连接的多条扫描线SL和多条低电位电力线VSS也在Y轴方向上连接。因此，即使连接线180破裂或断开，扫描信号和低电位电力信号也可以沿着辅助扫描线SLA和辅助低电位电力线VSSA旁路，以被传输到另一像素基板111。因此，在根据本公开的另一示例性实施方式的可拉伸显示装置600中，辅助扫描线SLA和辅助低电位电力线VSSA被设置成形成信号的旁路路线。结果，可以减少因配线的破裂和断开而引起的有缺陷的子像素SPX。
<镜面可拉伸显示装置>
图9是根据本公开的另一示例性实施方式的可拉伸显示装置的一个子像素的示意性截面图。与图1至图5的可拉伸显示装置100相比，图9的可拉伸显示装置900还包括绝缘层917、接触单元CP和反射图案RP，但是其它构造基本上相同，所以将省略冗余描述。
参照图9，绝缘层917被设置在上基板US和下基板110之间。具体地，绝缘层917被设置成覆盖发光二极管160和下基板110。绝缘层917可以由可弯曲或可延伸的绝缘材料构成，并且可以由与下基板110和上基板US相同或基本相同的材料形成。例如，绝缘层917可以由诸如聚二甲基硅氧烷(PDMS)这样的硅橡胶或诸如聚氨酯(PU)或聚四氟乙烯(PTFE)这样的弹性体形成，但是不限于此。
反射图案RP被设置在绝缘层917上。反射图案RP可以被设置成与多个连接基板120当中的至少一些连接基板120交叠。被设置成与多个连接基板120交叠的反射图案RP可以与多条连接线180交叠。反射图案RP可以被形成为具有与多个连接基板120和多条连接线180相同或基本相同的形状。例如，反射图案RP可以被形成为具有波浪形状，类似于多个连接基板120和多条连接线180。
反射图案RP被设置在多条连接线180上，以使多条连接线180对于用户的可见度最小化或减小。反射图案RP由与多条连接线180的材料不同的材料形成，使得能够使多条连接线180的颜色的可见度最小化或减小。
具体地，仅透明的绝缘层917和上基板US可以被设置在多个连接基板120上，并且设置在多个像素基板111和连接线180之间的多条连接线180可以是可见的。例如，当多条连接线180由红铜形成时，红色的连接线180对于用户可以是可见的。因此，反射图案RP被设置成与绝缘层917和上基板US之间的多条连接线180当中的至少一些连接线180交叠，以使多条连接线180的可见度最小化或减小。
另外，反射图案RP可以由具有优异反射率的材料构成，以实现镜面可拉伸显示装置900。具体地，当可拉伸显示装置900不显示图像时，反射图案RP反射外部光，以将可拉伸显示装置900用作镜面。
反射图案RP可以由具有优异反射率的材料当中的以s壳作为外壳的过渡金属构成，在该过渡金属中，与s壳相邻的d壳的能量与s壳的能量之间的差值为2.7eV或更高。如果反射图案RP由诸如铜或金这样的在激发状态下s壳的能量与d壳的能量之间的差值为2.7eV或更低的材料形成，则该材料吸收具有短波长的蓝光并且可以反射具有长波长的红光。另外，当s壳与d壳的能量差为2.7eV或更低的材料从激发态转变至常态时，该材料可以从可见光当中的具有长波长的红光发射红外线的光。因此，当反射图案RP由诸如铜或金这样的s壳与d壳的能量差为2.7eV或更低的材料形成时，红色或金色反射图案RP可以对于用户是可见的。
因此，反射图案RP可以由具有优异反射率并且与s壳相邻的d壳与s壳之间的能量差值为2.7eV或更高的过渡金属构成。例如，反射图案RP可以由其中d壳与s壳之间的能量差为4.8eV的银(Ag)构成。此外，除了银之外，反射图案RP还可以由银合金(Ag合金)、铝(Al)、铝合金(Al合金)、钼(Mo)或钛(Ti)中的任一种构成。另外，反射图案RP由银纳米线形成以容易地伸展可拉伸显示装置900，但是不限于此。
反射图案RP可以按照电阻使低电位电力信号或高电位电力信号的失真最小化或减小。反射图案RP电连接到高电位电力线VDD或低电位电力线VSS，以减小高电位电力线VDD或低电位电力线VSS的电阻。例如，经过高电位电力线VDD的高电位电力信号的电压降可能是由高电位电力线VDD的电阻引起的。当引起电压降时，恒定的高电位电力信号未被供应到可拉伸显示装置900的多个子像素SPX，所以可拉伸显示装置900的亮度会不均匀，并且图像质量会下降。
因此，高电位电力线VDD或低电位电力线VSS与反射图案RP电连接，以使电阻减小。例如，反射图案RP电连接到与高电位电力线VDD或低电位电力线VSS电连接的多条连接线180，以减小高电位电力线VDD或低电位电力线VSS的电阻。因此，可以减小高电位电力信号或低电位电力信号的电压降。
为了将反射图案RP电连接到高电位电力线VDD或低电位电力线VSS，接触单元CP被设置在反射图案RP和连接线180之间。接触单元CP可以被设置在像素基板111上，以与多条连接线180当中的与高电位电力线VDD和低电位电力线VSS电连接的连接线180的顶表面接触。接触单元CP可以由各种导电材料(例如，由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或其中两种或更多种的合金、或其多层中的任一种形成的金属材料)形成，但是不限于此。
另外，设置在连接线180的延伸到平整层115的顶表面的部分的顶表面上的接触单元CP可以以与发光二极管160相同或相似的方式被设置在像素基板111上。例如，当在临时基板上形成用于形成接触单元CP的导电材料层之后，对导电材料层进行图案化，以形成多个接触单元CP。另外，可以在形成绝缘层917之前，使用诸如施主这样的转印基板将临时基板上的多个接触单元CP转印到像素基板111上。然而，代替转印方法，接触单元CP可以被直接形成在像素基板111上，但是不限于此。
在根据本公开的又一示例性实施方式的可拉伸显示装置900中，反射图案RP与多条连接线180交叠地设置在多条连接线180上，以使连接线180的可见度最小化或减小。仅绝缘层917和上基板US被设置在多个像素基板111之间的连接线180上。另外，当连接线180由诸如铜这样的有色材料形成时，仅其上设置有透明的绝缘层917和上基板US的连接线180对于用户而言可以是可见的。因此，反射图案RP被设置成与绝缘层917上的多条连接线180当中的至少一些连接线180交叠，以使对于用户而言的多条连接线180的可见度最小化或减小。被设置成与多条连接线180交叠的反射图案RP由与连接线180的材料不同的材料形成，以阻挡由诸如红色的铜这样的有色材料形成的连接线180，使得对于用户而言不可见。因此，在根据本公开的又一示例性实施方式的可拉伸显示装置900中，与多条连接线180交叠的反射图案RP被设置成使得可以减少对于用户而言连接线180可见从而被识别为污点的问题。
在根据本公开的又一示例性实施方式的可拉伸显示装置900中，反射图案RP电连接到多条线中的至少一些线，以使电阻减小。例如，多条低电位电力线VSS或多条高电位电力线VDD可以将相同的低电位电力信号和相同的高电位电力信号传输到多个子像素SPX。然而，由于配线的电阻，可能造成电压降，即，低电位电力信号和高电位电力信号的波动，并且不规则的低电位电力信号和高电位电力信号可能被传输到多个子像素SPX中的每一个。在这种情况下，高电位电力线VDD或低电位电力线VSS可以使用接触单元CP电连接到反射图案RP。因此，高电位电力线VDD或低电位电力线VSS的电阻被减小以使电压降最小化或减小，并且一致的高电位电力信号或一致的低电位电力信号可以被传输到多个子像素SPX中的每一个。因此，在根据本公开的又一示例性实施方式的可拉伸显示装置900中，反射图案RP电连接到高电位电力线VDD或低电位电力线VSS，以使电压降最小化或减小。另外，可以提高亮度均匀性和图像质量。
根据本公开的又一示例性实施方式的可拉伸显示装置900可以通过用具有优异反射率的材料实现反射图案RP而被实现为镜面可拉伸显示装置900。当反射图案RP由诸如银这样的具有优异反射率的材料形成时，外部光的反射率可以增加。如果可拉伸显示装置900被关闭，则从反射图案RP反射的外部光可以允许可拉伸显示装置900被用作镜面。因此，在根据本公开的又一示例性实施方式的可拉伸显示装置900中，被设置成使配线的电阻减小并且使连接线180对于用户的可见度最小化或减小的反射图案RP由具有优异反射率的材料形成。通过这样做，可以实现镜面可拉伸显示装置900。
图10是根据本公开的又一示例性实施方式的可拉伸显示装置的放大平面图。图11是图10的一个子像素的示意性截面图。与图9的可拉伸显示装置900相比，图10和图11的可拉伸显示装置1000还包括附加反射图案RPA，但是其它构造基本上相同，所以将省略冗余的描述。
参照图10和图11，根据本公开的又一示例性实施方式的可拉伸显示装置1000包括附加反射图案RPA。附加反射图案RPA被设置在下基板110和绝缘层917之间，以与多个像素基板111和多个连接基板120间隔开。附加反射图案RPA可以被设置在下基板110的未设置多个像素基板111、多个连接基板120和多个外围基板131的部分区域中。
另外，在图10和图11中，例示了附加反射图案RPA被设置在下基板110和绝缘层917之间。然而，只要附加反射图案RPA与多个像素基板111和多个连接基板120间隔开，附加反射图案RPA就可以被设置在绝缘层917和上基板US之间，但是不限于此。
附加反射图案RPA可以实现具有改善的反射率的镜面可拉伸显示装置1000。如以上参照图9描述的，当可拉伸显示装置1000被关闭时，具有优异反射率的反射图案RP反射外部光，使得可拉伸显示装置1000可以被用作镜面。在这种情况下，附加反射图案RPA被进一步设置在未设置像素基板111、连接基板120和外围基板131的空置空间中，以增加可拉伸显示装置1000的反射率。另外，具有改善的反射率的可拉伸显示装置1000可以用作更清晰的镜面。
根据本公开的又一示例性实施方式的可拉伸显示装置1000利用下基板110的空置区域来提高可拉伸显示装置1000的反射率。多个像素基板111、多个外围基板131和多个连接基板120被设置在下基板110上。多个像素基板111和多个外围基板131可以被设置成矩阵以形成多个行和列。另外，多个连接基板120可以被设置成在多个像素基板111和多个外围基板131之间在X轴方向和Y轴方向上延伸。在这种情况下，由于多个像素基板111和多个外围基板131在下基板110上被设置成矩阵，因此在多个像素基板的对角线方向上可能存在某个区域，即，其四个表面被多个连接基板120包围的空置区域。由具有优异反射率的材料形成的附加反射图案RPA被进一步设置在与多个像素基板111、多个外围基板131和多个连接基板120间隔开的空置空间中。通过这样做，可以提高具有改善的反射率的镜面可拉伸显示装置1000。另外，随着反射率进一步提高，镜面可拉伸显示装置1000可以用作更清晰的镜面。因此，在根据本公开的又一示例性实施方式的可拉伸显示装置1000中，附加反射图案RPA被进一步设置在下基板110上的空置区域中，以使用具有改善的反射率的镜面可拉伸显示装置1000。
本公开的示例性实施方式还可如下地描述：
根据本公开的一方面，提供了一种可拉伸显示装置。该可拉伸显示装置包括：下基板；多个像素基板，所述多个像素基板被彼此间隔开地设置在所述下基板上；多条第一电力线，所述多条第一电力线被设置在所述多个像素基板上；多条第二电力线，所述多条第二电力线被设置在所述多个像素基板上；多个驱动晶体管，所述多个驱动晶体管被设置在所述多个像素基板上并且电连接到所述多条第二电力线；以及多个发光二极管，所述多个发光二极管被设置在所述多个像素基板上并且包括电连接到所述多条第一电力线的阳极和电连接到所述多个驱动晶体管的阴极。
所述多个像素基板当中的一个像素基板上的多个发光二极管中的每一个上的阳极可以电连接到所述多条第一电力线当中的一条第一电力线。
所述可拉伸显示装置还可以包括：开关晶体管，该开关晶体管被设置在所述多个像素基板上并且电连接到所述多个驱动晶体管中的每一个；感测晶体管，该感测晶体管被设置在所述多个像素基板上并且电连接到所述多个驱动晶体管中的每一个和所述多个发光二极管中的每一个；多条第N扫描线，所述多条第N扫描线被设置在所述多个像素基板上；以及多条第N+1扫描线，所述多条第N+1扫描线被设置在所述多个像素基板上，其中，所述多个像素基板当中的一个像素基板上的所述开关晶体管的栅极和所述感测晶体管的栅极可以同时电连接到所述多条第N扫描线当中的一条第N扫描线。
所述多个像素基板可以包括：多个第一像素基板，所述多个第一像素基板被设置在第N行中，以及多个第二像素基板，所述多个第二像素基板被设置在第N+1行中，所述多条第N扫描线当中的设置在所述多个第一像素基板上的第N扫描线可以电连接到所述多个第一像素基板上的所述开关晶体管的栅极和所述感测晶体管的栅极，所述多条第N扫描线当中的设置在所述多个第二像素基板上的第N扫描线可以电连接到所述多个第二像素基板上的所述感测晶体管的源极，所述多条第N+1扫描线当中的设置在所述多个第一像素基板上的第N+1扫描线可以电连接到所述感测晶体管的所述源极，并且所述多条第N+1扫描线当中的设置在所述多个第二像素基板上的第N+1扫描线可以电连接到所述多个第二像素基板上的所述开关晶体管的栅极和所述感测晶体管的栅极。
所述可拉伸显示装置还可以包括：多个第一连接基板，所述多个第一连接基板在行方向上连接所述多个像素基板；多个第二连接基板，所述多个第二连接基板在列方向上连接所述多个像素基板；以及辅助扫描线，该辅助扫描线被设置在所述多个第二连接基板当中的一些上，并且将所述多条第N扫描线当中的所述多个第一像素基板上的第N扫描线和所述多个第二像素基板上的第N扫描线电连接。
所述辅助扫描线可以将所述多条第N+1扫描线当中的所述多个第一像素基板上的第N+1扫描线和所述多个第二像素基板上的第N+1扫描线电连接。
所述多个像素基板还可以包括设置在第N+2行中的多个第三像素基板，并且在所述多个第二连接基板当中的一些上可以进一步设置辅助第二电力线，以便将所述多条第二电力线当中的设置在所述多个第二像素基板和所述多个第三像素基板上的第二电力线电连接。
所述多条第N扫描线和所述辅助扫描线、所述多条第N+1扫描线和所述辅助扫描线以及所述第二电力线和所述辅助第二电力线可以分别形成网格形状。
所述可拉伸显示装置还可以包括：绝缘层，该绝缘层被设置在所述多个发光二极管上，以覆盖所述下基板；反射图案，该反射图案被设置在所述绝缘层上并且与所述多个第一连接基板和所述多个第二连接基板当中的至少一些所述第一连接基板和至少一些所述第二连接基板交叠；以及上基板，该上基板被设置成覆盖所述反射图案和所述绝缘层，其中，所述反射图案可以具有与所述多个第一连接基板和所述多个第二连接基板相同或基本相同的形状。
所述反射图案可以由以s壳作为外壳的过渡金属构成，其中，与所述s壳相邻的d壳与所述s壳的能量差为2.7eV或更高。
所述反射图案可以由银Ag、银合金即Ag合金、铝Al、铝合金即Al合金、钼Mo和钛Ti中的任一种构成。
所述可拉伸显示装置还可以包括：接触单元，该接触单元通过所述绝缘层的接触孔将所述多条第一电力线或所述多条第二电力线连接到所述反射图案。
所述可拉伸显示装置还可以包括：附加反射图案，该附加反射图案与所述多个像素基板、所述多个第一连接基板和所述多个第二连接基板间隔开地设置在所述绝缘层和所述下基板之间。
所述绝缘层可以由与所述上基板相同或基本相同的材料构成。
根据本公开的另一方面，提供了一种可拉伸显示装置。所述可拉伸显示装置包括：下基板，该下基板包括彼此间隔开的多个第一下部图案和第二下部图案，所述第二下部图案包围所述第一下部图案并且具有比所述第一下部图案的模量小的模量；多个像素基板，所述多个像素基板被设置在所述多个第一下部图案上并且限定多个子像素；多个发光二极管，所述多个发光二极管被设置在所述多个像素基板上并且包括阳极和阴极；多个驱动晶体管，所述多个驱动晶体管被设置在所述多个像素基板上并且电连接到所述阴极；多条第一电力线，所述多条第一电力线被设置在所述多个像素基板上并且电连接到所述阳极；多条第二电力线，所述多条第二电力线被设置在所述多个像素基板上并且电连接到所述多个驱动晶体管；以及多个连接基板，所述多个连接基板被设置在所述第二下部图案上并且连接所述多个像素基板。
所述可拉伸显示装置还可以包括：多个开关晶体管，所述多个开关晶体管被设置在所述多个像素基板上并且电连接到所述多个驱动晶体管的栅极；多个感测晶体管，所述多个感测晶体管被设置在所述多个像素基板上并且电连接在所述多个驱动晶体管和所述多个发光二极管之间；以及多条扫描线，所述多条扫描线被设置在所述多个像素基板上并且电连接到所述多个开关晶体管的栅极和所述多个感测晶体管的栅极。
所述多个像素基板可以包括：多个第一像素基板，所述多个第一像素基板被设置在所述多个第N行中；多个第二像素基板，所述多个第二像素基板被设置在与所述多个第N行相邻的多个第N+1行中；多个第三像素基板，所述多个第三像素基板被设置在与所述多个第N+1行相邻的多个第N+2行中；以及多个第四像素基板，所述多个第四像素基板被设置在所述多个第N+2行和所述多个第N行之间的多个第N+3行中，并且所述扫描线可以包括：第N扫描线，该第N扫描线被设置在所述多个像素基板上；以及第N+1扫描线，该第N+1扫描线被设置在所述多个像素基板上。
所述第N扫描线可以电连接到所述多个第一像素基板和所述多个第三像素基板上的所述多个开关晶体管的栅极和所述多个感测晶体管的栅极，所述第N扫描线可以电连接到所述多个第二像素基板和所述多个第四像素基板上的所述多个感测晶体管的源极，所述第N+1扫描线可以电连接到所述多个第一像素基板和所述多个第三像素基板上的所述多个感测晶体管的源极，并且所述第N+1扫描线可以电连接到所述多个第二像素基板和所述多个第四像素基板上的所述多个开关晶体管的栅极和所述多个感测晶体管的栅极。
所述可拉伸显示装置还可以包括：辅助扫描线，该辅助扫描线被设置在所述多个连接基板和将所述多个第三像素基板与所述多个第四像素基板连接的其它连接基板当中的将所述多个第一像素基板与所述多个第二像素基板连接的一些连接基板上，其中，所述辅助扫描线可以将所述多个第一像素基板的第N扫描线与所述多个第二像素基板的第N扫描线电连接，并且所述辅助扫描线可以将所述多个第三像素基板的第N扫描线与所述多个第四像素基板的第N扫描线电连接。
所述多个第N行和所述多个第N+1行的部件可以形成与所述多个第N+2行和所述多个第N+3行的部件相同或基本相同的结构，并且所述多个第N行的部件和所述多个第N+1行的部件可以形成垂直对称。
所述可拉伸显示装置还可以包括：辅助第二电力线，该辅助第二电力线被设置在所述多个连接基板和将所述多个第二像素基板与所述多个第三像素基板连接的其它连接基板当中的将所述多个第一像素基板与所述多个第四像素基板连接的一些连接基板上，其中，所述辅助第二电力线可以将所述多个第一像素基板和所述多个第四像素基板上的所述第二电力线电连接，并且可以将所述多个第二像素基板和所述多个第三像素基板上的所述第二电力线电连接。
所述可拉伸显示装置还可以包括：绝缘层，该绝缘层被设置在所述多个发光二极管和所述多个连接基板上；反射图案，该反射图案被设置在所述绝缘层上并且与所述多个连接基板中的至少一些连接基板交叠；以及多条连接线，所述多条连接线被设置在所述多个连接基板上，其中，所述反射图案可以电连接到所述多条第一电力线中的至少一些和所述多条第二电力线中的至少一些。
所述反射图案可以由与所述多条连接线的材料不同的材料构成，并且所述反射图案可以具有与所述多条连接线和所述多个连接基板相同或基本相同的形状。
所述可拉伸显示装置还可以包括：接触单元，该接触单元被设置在所述多个像素基板和所述绝缘层之间，以将所述多条第一电力线中的至少一些或所述多条第二电力线中的至少一些电连接到所述反射图案。
所述可拉伸显示装置还可以包括：多个附加反射图案，所述多个附加反射图案被与所述多个像素基板和所述多个连接基板间隔开地设置在所述下基板和所述绝缘层之间，其中，所述附加反射图案可以由与所述反射图案相同或基本相同的材料构成。
虽然已经参考附图详细描述了本公开的示例性实施方式，但是本公开不限于此并且可在不脱离本公开的技术构思的情况下以许多不同形式来实施。因此，本公开的示例性实施方式仅是出于例示目的，而不旨在限制本公开的技术构思。本公开的技术构思的范围不限于此。因此，应当理解，上述示例性实施方式在所有方面都是例示性的，并不限制本公开。本公开的保护范围应基于所附权利要求书来解释，并且在其等同范围内的所有技术构思应被理解为落入本公开的范围内。
相关申请的交叉引用
本申请要求于2019年10月24日在韩国知识产权局提交的韩国专利申请No.10-2019-0133255的优先权，该韩国专利申请的公开内容以引用方式并入本文中。

Claims (25)

1.一种可拉伸显示装置，该可拉伸显示装置包括：
下基板；
多个像素基板，所述多个像素基板被彼此间隔开地设置在所述下基板上；
多条第一电力线，所述多条第一电力线被设置在所述多个像素基板上；
多条第二电力线，所述多条第二电力线被设置在所述多个像素基板上；
多个驱动晶体管，所述多个驱动晶体管被设置在所述多个像素基板上并且电连接到所述多条第二电力线；以及
多个发光二极管，所述多个发光二极管被设置在所述多个像素基板上并且包括电连接到所述多条第一电力线的阳极和电连接到所述多个驱动晶体管的阴极。
2.根据权利要求1所述的可拉伸显示装置，其中，所述多个像素基板当中的一个像素基板上的多个发光二极管中的每一个上的阳极电连接到所述多条第一电力线当中的一条第一电力线。
3.根据权利要求1所述的可拉伸显示装置，所述可拉伸显示装置还包括：
开关晶体管，该开关晶体管被设置在所述多个像素基板上并且电连接到所述多个驱动晶体管中的每一个；
感测晶体管，该感测晶体管被设置在所述多个像素基板上并且电连接到所述多个驱动晶体管中的每一个和所述多个发光二极管中的每一个；
多条第N扫描线，所述多条第N扫描线被设置在所述多个像素基板上；以及
多条第N+1扫描线，所述多条第N+1扫描线被设置在所述多个像素基板上，
其中，所述多个像素基板当中的一个像素基板上的所述开关晶体管的栅极和所述感测晶体管的栅极同时电连接到所述多条第N扫描线当中的一条第N扫描线，
其中，N为自然数。
4.根据权利要求3所述的可拉伸显示装置，其中，所述多个像素基板包括：
多个第一像素基板，所述多个第一像素基板被设置在第N行中，以及
多个第二像素基板，所述多个第二像素基板被设置在第N+1行中，
其中，所述多条第N扫描线当中的设置在所述多个第一像素基板上的第N扫描线电连接到所述多个第一像素基板上的所述开关晶体管的栅极和所述感测晶体管的栅极，
其中，所述多条第N扫描线当中的设置在所述多个第二像素基板上的第N扫描线电连接到所述多个第二像素基板上的所述感测晶体管的源极，
其中，所述多条第N+1扫描线当中的设置在所述多个第一像素基板上的第N+1扫描线电连接到所述感测晶体管的所述源极，并且
其中，所述多条第N+1扫描线当中的设置在所述多个第二像素基板上的第N+1扫描线电连接到所述多个第二像素基板上的所述开关晶体管的栅极和所述感测晶体管的栅极。
5.根据权利要求4所述的可拉伸显示装置，所述可拉伸显示装置还包括：
多个第一连接基板，所述多个第一连接基板在行方向上连接所述多个像素基板；
多个第二连接基板，所述多个第二连接基板在列方向上连接所述多个像素基板；以及
辅助扫描线，该辅助扫描线被设置在所述多个第二连接基板当中的一些第二连接基板上，并且将所述多条第N扫描线当中的所述多个第一像素基板上的第N扫描线和所述多个第二像素基板上的第N扫描线电连接。
6.根据权利要求5所述的可拉伸显示装置，其中，所述辅助扫描线将所述多条第N+1扫描线当中的所述多个第一像素基板上的第N+1扫描线和所述多个第二像素基板上的第N+1扫描线电连接。
7.根据权利要求6所述的可拉伸显示装置，其中，所述多个像素基板还包括设置在第N+2行中的多个第三像素基板，并且在所述多个第二连接基板当中的一些第二连接基板上进一步设置辅助第二电力线，以便将所述多条第二电力线当中的设置在所述多个第二像素基板和所述多个第三像素基板上的第二电力线电连接。
8.根据权利要求7所述的可拉伸显示装置，其中，所述多条第N扫描线和所述辅助扫描线、所述多条第N+1扫描线和所述辅助扫描线以及所述多条第二电力线和所述辅助第二电力线分别形成网格形状。
9.根据权利要求5所述的可拉伸显示装置，所述可拉伸显示装置还包括：
绝缘层，该绝缘层被设置在所述多个发光二极管上，并且至少部分地覆盖所述下基板；
反射图案，该反射图案被设置在所述绝缘层上并且与所述多个第一连接基板和所述多个第二连接基板当中的至少一些所述第一连接基板和至少一些所述第二连接基板交叠；以及
上基板，该上基板至少部分地覆盖所述反射图案和所述绝缘层，
其中，所述反射图案具有与所述多个第一连接基板和所述多个第二连接基板相同或基本相同的形状。
10.根据权利要求9所述的可拉伸显示装置，其中，所述反射图案包括以s壳作为外壳的过渡金属，其中，所述s壳和与所述s壳相邻的d壳的能量差为2.7eV或更高。
11.根据权利要求9所述的可拉伸显示装置，其中，所述反射图案包括银Ag、银合金即Ag合金、铝Al、铝合金即Al合金、钼Mo和钛Ti中的任一种。
12.根据权利要求9所述的可拉伸显示装置，所述可拉伸显示装置还包括：
接触单元，该接触单元通过所述绝缘层的接触孔将所述多条第一电力线或所述多条第二电力线连接到所述反射图案。
13.根据权利要求9所述的可拉伸显示装置，所述可拉伸显示装置还包括：
附加反射图案，该附加反射图案与所述多个像素基板、所述多个第一连接基板和所述多个第二连接基板间隔开地设置在所述绝缘层和所述下基板之间。
14.根据权利要求9所述的可拉伸显示装置，其中，所述绝缘层包括与所述上基板相同或基本相同的材料。
15.一种可拉伸显示装置，该可拉伸显示装置包括：
下基板，该下基板包括彼此间隔开的多个第一下部图案和第二下部图案，所述第二下部图案包围所述多个第一下部图案并且具有比所述多个第一下部图案中的每一个的模量小的模量；
多个像素基板，所述多个像素基板被设置在所述多个第一下部图案上并且限定多个子像素；
多个发光二极管，所述多个发光二极管被设置在所述多个像素基板上并且包括阳极和阴极；
多个驱动晶体管，所述多个驱动晶体管被设置在所述多个像素基板上并且电连接到所述阴极；
多条第一电力线，所述多条第一电力线被设置在所述多个像素基板上并且电连接到所述阳极；
多条第二电力线，所述多条第二电力线被设置在所述多个像素基板上并且电连接到所述多个驱动晶体管；以及
多个连接基板，所述多个连接基板被设置在所述第二下部图案上并且连接所述多个像素基板。
16.根据权利要求15所述的可拉伸显示装置，所述可拉伸显示装置还包括：
多个开关晶体管，所述多个开关晶体管被设置在所述多个像素基板上并且电连接到所述多个驱动晶体管的栅极；
多个感测晶体管，所述多个感测晶体管被设置在所述多个像素基板上并且电连接在所述多个驱动晶体管和所述多个发光二极管之间；以及
多条扫描线，所述多条扫描线被设置在所述多个像素基板上并且电连接到所述多个开关晶体管的栅极和所述多个感测晶体管的栅极。
17.根据权利要求16所述的可拉伸显示装置，其中，所述多个像素基板包括：
多个第一像素基板，所述多个第一像素基板被设置在所述多个第N行中；
多个第二像素基板，所述多个第二像素基板被设置在与所述多个第N行相邻的多个第N+1行中；
多个第三像素基板，所述多个第三像素基板被设置在与所述多个第N+1行相邻的多个第N+2行中；以及
多个第四像素基板，所述多个第四像素基板被设置在所述多个第N+2行和所述多个第N行之间的多个第N+3行中，
其中，所述扫描线包括：
第N扫描线，该第N扫描线被设置在所述多个像素基板上；以及
第N+1扫描线，该第N+1扫描线被设置在所述多个像素基板上，并且
其中，N为自然数。
18.根据权利要求17所述的可拉伸显示装置，其中，所述第N扫描线电连接到所述多个第一像素基板和所述多个第三像素基板上的所述多个开关晶体管的栅极和所述多个感测晶体管的栅极，
所述第N扫描线电连接到所述多个第二像素基板和所述多个第四像素基板上的所述多个感测晶体管的源极，
所述第N+1扫描线电连接到所述多个第一像素基板和所述多个第三像素基板上的所述多个感测晶体管的源极，并且
所述第N+1扫描线电连接到所述多个第二像素基板和所述多个第四像素基板上的所述多个开关晶体管的栅极和所述多个感测晶体管的栅极。
19.根据权利要求18所述的可拉伸显示装置，所述可拉伸显示装置还包括：
辅助扫描线，该辅助扫描线被设置在所述多个连接基板和将所述多个第三像素基板与所述多个第四像素基板连接的其它连接基板当中的将所述多个第一像素基板与所述多个第二像素基板连接的一些连接基板上，
其中，所述辅助扫描线将所述多个第一像素基板的第N扫描线与所述多个第二像素基板的第N扫描线电连接，并且
其中，所述辅助扫描线将所述多个第三像素基板的第N扫描线与所述多个第四像素基板的第N扫描线电连接。
20.根据权利要求18所述的可拉伸显示装置，其中，所述多个第N行和所述多个第N+1行的部件形成与所述多个第N+2行和所述多个第N+3行的部件相同或基本相同的结构，并且所述多个第N行的部件和所述多个第N+1行的部件形成垂直对称。
21.根据权利要求17所述的可拉伸显示装置，所述可拉伸显示装置还包括：
辅助第二电力线，该辅助第二电力线被设置在所述多个连接基板和将所述多个第二像素基板与所述多个第三像素基板连接的其它连接基板当中的将所述多个第一像素基板与所述多个第四像素基板连接的一些连接基板上，
其中，所述辅助第二电力线将所述多个第一像素基板和所述多个第四像素基板上的所述第二电力线电连接，并且将所述多个第二像素基板和所述多个第三像素基板上的所述第二电力线电连接。
22.根据权利要求15所述的可拉伸显示装置，所述可拉伸显示装置还包括：
绝缘层，该绝缘层被设置在所述多个发光二极管和所述多个连接基板上；
反射图案，该反射图案被设置在所述绝缘层上并且与所述多个连接基板中的至少一些连接基板交叠；以及
多条连接线，所述多条连接线被设置在所述多个连接基板上，
其中，所述反射图案电连接到所述多条第一电力线中的至少一些第一电力线和所述多条第二电力线中的至少一些第二电力线。
23.根据权利要求22所述的可拉伸显示装置，其中，所述反射图案包括与所述多条连接线的材料不同的材料，并且所述反射图案具有与所述多条连接线和所述多个连接基板相同或基本相同的形状。
24.根据权利要求22所述的可拉伸显示装置，所述可拉伸显示装置还包括：
接触单元，该接触单元被设置在所述多个像素基板和所述绝缘层之间，以将所述多条第一电力线中的至少一些第一电力线或所述多条第二电力线中的至少一些第二电力线电连接到所述反射图案。
25.根据权利要求22所述的可拉伸显示装置，所述可拉伸显示装置还包括：
多个附加反射图案，所述多个附加反射图案被与所述多个像素基板和所述多个连接基板间隔开地设置在所述下基板和所述绝缘层之间，
其中，所述附加反射图案包括与所述反射图案相同或基本相同的材料。
CN202010986108.8A 2019-10-24 2020-09-18 可拉伸显示装置 Active CN112713171B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0133255 2019-10-24
KR1020190133255A KR20210048945A (ko) 2019-10-24 2019-10-24 스트레쳐블 표시 장치

Publications (2)

Publication Number Publication Date
CN112713171A true CN112713171A (zh) 2021-04-27
CN112713171B CN112713171B (zh) 2024-05-07

Family

ID=75542379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010986108.8A Active CN112713171B (zh) 2019-10-24 2020-09-18 可拉伸显示装置

Country Status (3)

Country Link
US (1) US11502156B2 (zh)
KR (1) KR20210048945A (zh)
CN (1) CN112713171B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI788740B (zh) * 2020-12-09 2023-01-01 財團法人工業技術研究院 可拉伸電路和可拉伸電路佈局方法
KR20230101112A (ko) * 2021-12-29 2023-07-06 엘지디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104769719A (zh) * 2012-11-16 2015-07-08 苹果公司 柔性显示器
CN109308851A (zh) * 2018-09-29 2019-02-05 京东方科技集团股份有限公司 可拉伸显示基板及其制造方法、显示装置
CN109346504A (zh) * 2018-09-30 2019-02-15 云谷（固安）科技有限公司 柔性显示面板及显示装置
CN109830504A (zh) * 2019-01-08 2019-05-31 云谷（固安）科技有限公司 可拉伸显示结构及其制造方法以及显示装置
CN109994529A (zh) * 2019-01-09 2019-07-09 昆山国显光电有限公司 像素限定结构、oled结构以及显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7646367B2 (en) 2005-01-21 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic apparatus
KR102426120B1 (ko) 2015-12-23 2022-07-27 엘지디스플레이 주식회사 미러 디스플레이 장치
KR101973163B1 (ko) * 2016-03-22 2019-04-29 삼성디스플레이 주식회사 디스플레이 장치
KR101810050B1 (ko) * 2016-08-11 2017-12-19 삼성디스플레이 주식회사 스트레처블 디스플레이 장치 및 스트레처블 디스플레이 장치의 제조 방법
KR20190005019A (ko) 2017-07-05 2019-01-15 엘지디스플레이 주식회사 유기발광표시장치, 구동방법 및 구동회로
KR102032776B1 (ko) 2017-10-11 2019-10-16 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR102491653B1 (ko) * 2018-03-08 2023-01-25 삼성디스플레이 주식회사 스트레처블 표시 장치
JP7242706B2 (ja) * 2018-12-05 2023-03-20 京東方科技集團股▲ふん▼有限公司 伸縮可能な表示パネル、伸縮可能な表示装置および伸縮可能な表示パネルの製造方法
KR20200119452A (ko) * 2019-04-09 2020-10-20 삼성디스플레이 주식회사 디스플레이 장치
KR102612034B1 (ko) * 2019-05-02 2023-12-12 한국전자통신연구원 유연 전자 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104769719A (zh) * 2012-11-16 2015-07-08 苹果公司 柔性显示器
CN109308851A (zh) * 2018-09-29 2019-02-05 京东方科技集团股份有限公司 可拉伸显示基板及其制造方法、显示装置
CN109346504A (zh) * 2018-09-30 2019-02-15 云谷（固安）科技有限公司 柔性显示面板及显示装置
CN109830504A (zh) * 2019-01-08 2019-05-31 云谷（固安）科技有限公司 可拉伸显示结构及其制造方法以及显示装置
CN109994529A (zh) * 2019-01-09 2019-07-09 昆山国显光电有限公司 像素限定结构、oled结构以及显示面板

Also Published As

Publication number Publication date
KR20210048945A (ko) 2021-05-04
CN112713171B (zh) 2024-05-07
US11502156B2 (en) 2022-11-15
US20210126082A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
US11342520B2 (en) Stretchable display device
CN112713171B (zh) 可拉伸显示装置
KR20210079850A (ko) 스트레쳐블 표시 장치
KR20220069515A (ko) 표시 장치
US11720196B2 (en) Display device
US20240097092A1 (en) Display device
US20240153969A1 (en) Display device
US11874705B2 (en) Display device
US20240047444A1 (en) Display device
US20240014365A1 (en) Display device
US20230215874A1 (en) Display device
CN114373385B (zh) 可伸展显示装置
US20240113134A1 (en) Display device
US20240186475A1 (en) Display device
US20230214077A1 (en) Touch panel and display device including the same
KR20230103584A (ko) 표시 장치
KR20230103933A (ko) 터치 패널 및 이를 포함하는 표시 장치
KR20230100996A (ko) 표시 장치
KR20230089962A (ko) 표시 장치
KR20230102394A (ko) 표시 장치
KR20230101112A (ko) 표시 장치
KR20230166350A (ko) 표시 장치
KR20230094861A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20230103669A (ko) 표시 장치
KR20230103640A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant