KR20230103640A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230103640A
KR20230103640A KR1020210194664A KR20210194664A KR20230103640A KR 20230103640 A KR20230103640 A KR 20230103640A KR 1020210194664 A KR1020210194664 A KR 1020210194664A KR 20210194664 A KR20210194664 A KR 20210194664A KR 20230103640 A KR20230103640 A KR 20230103640A
Authority
KR
South Korea
Prior art keywords
sub
pixel
electrode connected
layer
transistor
Prior art date
Application number
KR1020210194664A
Other languages
English (en)
Inventor
정용민
이소이
이부흥
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210194664A priority Critical patent/KR20230103640A/ko
Publication of KR20230103640A publication Critical patent/KR20230103640A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 연신 가능한 하부 기판 및 하부 기판 상에 배치되고, 복수의 판 패턴과 복수의 배선 패턴으로 구성되는 패턴층, 복수의 판 패턴과 1대1로 대응하도록 복수의 판 패턴 각각의 상부에 배치되는 복수의 서브 화소 및 복수의 배선 패턴 각각의 상부에 배치되어 서로 다른 인접한 복수의 서브 화소를 연결하는 복수의 연결 배선을 포함할 수 있다. 따라서, 복수의 서브 화소의 사이즈를 증가 및 복수의 서브 화소 각각을 분리 배치하여 고해상도 표시 장치 구현이 가능하다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 고해상도 설계가 용이한 스트레쳐블 표시 장치에 관한 것이다.
컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display; LCD)등이 있다.
표시 장치는 컴퓨터의 모니터 및 TV 뿐만 아니라 개인 휴대 기기까지 그 적용 범위가 다양해지고 있으며, 넓은 표시 면적을 가지면서도 감소된 부피 및 무게를 갖는 표시 장치에 대한 연구가 진행되고 있다.
또한, 최근에는 플렉서블(flexible) 소재인 플라스틱 등과 같이 유연성 있는 기판에 표시부, 배선 등을 형성하여, 특정 방향으로 신축이 가능하고 다양한 형상으로 변화가 가능하게 제조되는 표시 장치가 차세대 표시 장치로 주목받고 있다.
본 발명에서 해결하고자 하는 과제는 복수의 서브 화소 각각을 하나의 판 패턴에 배치하여 서브 화소의 설계 영역이 넓은 표시 장치를 제공하는 것이다.
본 발명에서 해결하고자 하는 다른 과제는 복수의 서브 화소에 내제화 가능한 연결 배선 수 증가를 통한 베젤이 감소된 표시 장치를 제공하는 것이다.
본 발명에서 해결하고자 하는 또 다른 과제는 연결 배선의 변형을 통한 연신률이 향상된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 표시 장치는 연신 가능한 하부 기판 및 하부 기판 상에 배치되고, 복수의 판 패턴과 복수의 배선 패턴으로 구성되는 패턴층, 복수의 판 패턴과 1 대 1로 대응하도록 복수의 판 패턴 각각의 상부에 배치되는 복수의 서브 화소 및 복수의 배선 패턴 각각의 상부에 배치되어 서로 다른 인접한 복수의 서브 화소를 연결하는 복수의 연결 배선을 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 복수의 서브 화소 각각을 분리 배치하여 서브 화소의 설계 영역을 넓힐 수 있다.
본 발명은 복수의 서브 화소의 사이즈를 증가시키므로, 서브 화소에 연결되는 연결 배선 수 증가 및 베젤 사이즈를 감소가 가능하다.
본 발명은 복수의 서브 화소를 펜타일 화소 배열 구조로 배치하여 고해상도의 표시 장치를 구현할 수 있다.
본 발명은 복수의 화소 각각에 배치된 연결 배선의 너비, 진폭, 곡률 반경을 조절하여 연신률 및 연신 신뢰성이 향상될 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 표시 영역에 대한 확대 평면도이다.
도 3은 도 2에 도시된 절단선 III-III’에 따라 절단한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 서브 화소의 회로도이다.
도 5은 본 발명의 다른 실시예에 따른 표시 장치의 제2 연결 배선에 배치되는 연결 배선 대한 확대 평면도이다.
도 6a 내지 6c는 본 발명의 다른 실시예에 따른 표시 장치의 제1 연결 배선에 대한 확대 평면도이다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 표시 영역에 대한 확대 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
그리고, '접속' 또는 '연결'되는 것으로 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두개의 구성 요소 사이에 위치한 하나 이상의 다른 구성 요소를 통하여 접속' 또는 '연결' 되는 것을 포함할 수 있다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
본 발명의 일 실시예에 따른 표시 장치는 휘거나 늘어나도 화상 표시가 가능한 표시 장치이며, 스트레쳐블 표시 장치, 신축성 표시 장치 및 연신가능한 표시 장치으로도 지칭될 수 있다. 표시 장치는 종래의 일반적인 표시 장치와 비교하여 높은 가요성(Flexibility)을 가질 뿐만 아니라, 연신성(Stretchability)를 가질 수 있다. 이에, 사용자가 표시 장치를 휘게 하거나 늘어나게 할 수 있을 뿐만 아니라, 사용자의 조작에 따라 표시 장치의 형상이 자유롭게 변경될 수 있다. 예를 들어, 사용자가 표시 장치의 끝 단을 잡고 잡아당기는 경우 표시 장치는 사용자가 잡아당기는 방향으로 늘어날 수 있다. 또는, 사용자가 표시 장치를 평평하지 않은 외면에 배치시키는 경우, 표시 장치는 벽면의 외면의 형상을 따라 휘어지도록 배치될 수 있다. 또한, 사용자에 의해 가해지는 힘이 제거되는 경우, 표시 장치는 다시 본래의 형태로 복원될 수 있다.
<스트레쳐블 기판 및 패턴층>
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치의 표시 영역에 대한 확대 평면도이다. 도 3은 도 2의 III-III’에 따른 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 하부 기판(111), 패턴층(120), 복수의 서브 화소(SP), 게이트 드라이버(GD), 데이터 드라이버(DD), 파워 서플라이(PS), 충진층(190) 및 상부 기판(112)을 더 포함할 수 있다.
하부 기판(111)은 표시 장치(100)의 여러 구성요소들을 지지하고 보호하기 위한 기판이다. 그리고, 상부 기판(112)은 표시 장치(100)의 여러 구성요소들을 커버하고 보호하기 위한 기판이다. 즉, 하부 기판(111)은 복수의 서브 화소(SP), 게이트 드라이버(GD) 및 파워 서플라이(PS)이 형성된 패턴층(120)을 지지하는 기판이다. 그리고, 상부 기판(112)는 복수의 서브 화소(SP), 게이트 드라이버(GD) 및 파워 서플라이(PS)를 덮는 기판이다.
하부 기판(111) 및 상부 기판(112) 각각은 연성 기판으로서 휘어지거나 늘어날 수 있는 절연 물질로 구성될 수 있다. 예를 들어, 하부 기판(111) 및 상부 기판(112) 각각은 폴리 메탈 실록산(polydimethylsiloxane; PDMS)과 같은 실리콘 고무(Silicone Rubber), 또는 폴리 우레탄(polyurethane; PU) 및 PTFE(polytetrafluoroethylene) 등의 탄성 중합체(elastomer)로 이루어질 있으며, 이에, 유연한 성질을 가질 수 있다. 그리고, 하부 기판(111) 및 상부 기판(112)의 재질은 동일할 수 있으나 이에 제한되지 않고 다양하게 변형될 수 있다.
하부 기판(111) 및 상부 기판(112) 각각은 연성 기판으로서, 팽창 및 수축이 가역적으로 가능할 수 있다. 이에, 하부 기판(111)은 하부 스트레쳐블 기판, 하부 신축 기판, 하부 연신 기판, 하부 연성 기판, 하부 가요성 기판, 제1 스트레쳐블 기판, 제1 신축 기판, 제1 연신 기판, 제1 연성 기판 또는 제1 가요성 기판으로도 지칭될 수 있고, 상부 기판(112)은 상부 스트레쳐블 기판, 상부 신축 기판, 상부 연신 기판, 상부 연성 기판, 상부 가요성 기판, 제2 스트레쳐블 기판, 제2 신축 기판 제2 연신 기판, 제2 연성 기판 또는 제2 가요성 기판으로도 지칭될 수 있다. 또한 하부 기판(111) 및 상부 기판(112)의 탄성 계수(Modulus of elasticity)가 수 MPa 내지 수 백 MPa일 수 있다. 그리고, 하부 기판(111) 및 상부 기판(112)의 연성 파괴율(ductile breaking rate)이 100% 이상일 수 있다. 여기서, 연성 파괴율이란 연신되는 객체가 파괴되거나 크랙되는 시점에서의 연신율을 의미한다. 하부 기판의 두께는 10um 내지 1mm일 수 있으나, 이에 제한되는 것은 아니다.
하부 기판(111)은 표시 영역(Active Area; AA) 및 표시 영역(AA)을 둘러싸는 비표시 영역(Non-active Area; NA)을 가질 수 있다. 다만, 표시 영역(AA) 및 비표시 영역(Non-active Area; NA)은 하부 기판(111)에만 국한되어 언급되는 것이 아니라 표시 장치 전반에 걸쳐서 언급될 수 있다.
표시 영역(AA)은 표시 장치(100)에서 영상이 표시되는 영역이다. 표시 영역(AA)에는 복수의 제1 화소(Pa)가 배치된다. 그리고, 각각의 제1 화소(Pa)는 표시 소자 및 표시 소자를 구동하기 위한 다양한 구동 소자들을 포함할 수 있다. 다양한 구동 소자들은 적어도 하나의 박막 트랜지스터(Thin Film Transistor; TFT) 및 커패시터(Capacitor)를 의미할 수 있으나, 이에 한정되지 않는다. 그리고, 복수의 화소(PX) 각각은 다양한 배선과 연결될 수 있다. 예를 들어, 복수의 화소(PX) 각각은 게이트 배선, 데이터 배선, 고전위 전압 배선, 저전위 전압 배선, 기준 전압 배선 및 초기화 전압 배선 등과 같은 다양한 배선과 연결될 수 있다.
비표시 영역(NA)은 영상이 표시되지 않는 영역이다. 비표시 영역(NA)은 표시 영역(AA)에 인접할 수 있다. 비표시 영역(NA)은 표시 영역(AA)에 인접하여 표시 영역(AA)을 둘러싸는 영역일 수 있다. 다만, 이에 한정되지 않고, 비표시 영역(NA)은 하부 기판(111) 중 표시 영역(AA)을 제외한 영역에 해당하고, 이는 다양한 형상으로 변형 및 분리될 수 있다. 비표시 영역(NA)에는 표시 영역(AA)에 배치된 복수의 제1 화소(Pa)를 구동하기 위한 구성요소가 배치된다. 비표시 영역(NA)에는 게이트 드라이버(GD) 및 파워 서플라이(PS)가 배치될 수 있다. 그리고, 비표시 영역(NA)에는 게이트 드라이버(GD) 및 데이터 드라이버(DD)와 연결되는 복수의 패드가 배치될 수 있으며, 각각의 패드는 표시 영역(AA)의 복수의 제1 화소(Pa) 각각과 연결될 수 있다.
복수의 제1 판 패턴(121)은 하부 기판(111)의 표시 영역(AA)에 배치되어, 복수의 제1 판 패턴(121) 상에는 복수의 서브 화소(SP)가 형성된다. 그리고, 복수의 제2 판 패턴(123)은 하부 기판(111)의 비표시 영역(NA)에 배치될 수 있다. 그리고, 복수의 제2 판 패턴(123) 상에는 게이트 드라이버(GD) 및 파워 서플라이(PS)가 형성된다.
상술한, 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)은 서로 이격되는 아일랜드 형태로 배치될 수 있다. 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123) 각각은 개별적으로 분리될 수 있다. 이에, 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)은 제1 아일랜드 패턴(first island pattern) 및 제2 아일랜드 패턴(second island pattern) 혹은 제1 개별 패턴(first individual pattern) 및 제2 개별 패턴(second individual pattern)으로 지칭될 수 있다.
구체적으로, 복수의 제2 판 패턴(123)에는 게이트 드라이버(GD)가 실장될 수 있다. 게이트 드라이버(GD)는 제1 판 패턴(121) 상의 다양한 구성요소 제조 시 게이트 인 패널(Gate In Panel; GIP) 방식으로 제2 판 패턴(123) 상에 형성될 수 있다. 이에, 복수의 제2 판 패턴(123) 상에는 다양한 트랜지스터, 커패시터, 배선 등과 같은 게이트 드라이버(GD)를 구성하는 다양한 회로 구성이 배치될 수 있다. 다만, 이에 제한되지 않고 게이트 드라이버(GD)는 COF(Chip on Film) 방식으로 실장될 수도 있다.
그리고, 복수의 제2 판 패턴(123)에는 파워 서플라이(PS)가 실장될 수 있다. 파워 서플라이(PS)는 제1 판 패턴(121) 상의 다양한 구성요소 제조 시 패터닝되는 복수의 파워 블록으로 제2 판 패턴(123) 상에 형성될 수 있다. 이에, 제2 판 패턴(123)에는 상에는 서로 다른층에 배치되는 파워 블록이 배치될 수 있다. 따라서, 제2 판 패턴(123) 상에는 하부 파워 블록 및 상부 파워 블록이 순차적으로 배치될 수 있다. 그리고, 하부 파워 블록에는 저전위 전압이 인가될 수 있고, 상부 파워 블록에는 고전위 전압이 인가될 수 있다. 이에, 하부 파워 블록을 통해 저전위 전압이 복수의 서브 화소(SP)에 공급될 수 있다. 그리고, 상부 파워 블록을 통해 고전위 전압이 복수의 서브 화소(SP)에 공급될 수 있다.
도 1을 참조하면, 복수의 제2 판 패턴(123)의 크기는 복수의 제1 판 패턴(121)의 크기보다 클 수 있다. 구체적으로, 복수의 제2 판 패턴(123) 각각의 크기는 복수의 제1 판 패턴(121) 각각의 크기보다 클 수 있다. 상술한 바와 같이, 복수의 제2 판 패턴(123) 각각에는 게이트 드라이버(GD)가 배치되고, 복수의 제2 판 패턴(123) 각각에는 게이트 드라이버(GD)의 하나의 스테이지가 배치될 수 있다. 이에, 게이트 드라이버(GD)의 하나의 스테이지를 구성하는 다양한 회로 구성이 차지하는 면적이 서브 화소(SP)가 차지 면적보다 상대적으로 더 크므로, 복수의 제2 판 패턴(123) 각각의 크기는 복수의 제1 판 패턴(121) 각각의 크기보다 클 수 있다.
도 1에서는 복수의 제2 판 패턴(123)이 비표시 영역(NA)에서 제1 방향(X)의 양측에 배치되는 것으로 도시되었으나, 이에 제한되지 않고 비표시 영역(NA)의 임의의 영역에 배치될 수 있다. 또한, 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)이 사각형의 형태로 도시되었으나, 이에 제한되지 않고, 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)은 다양한 형태로 변형가능하다.
도 1을 참조하면, 패턴층(120)은 표시 영역(AA)에 배치되는 복수의 제1 배선(line) 패턴(122)과 비표시 영역(NA)에 배치되는 복수의 제2 배선(line) 패턴(124)을 더 포함할 수 있다.
복수의 제1 배선 패턴(122)은 표시 영역(AA)에 배치되고 서로 인접하는 제1 판 패턴(121)을 연결하는 패턴으로, 제1 연결 패턴으로 지칭될 수 있다. 즉, 복수의 제1 판 패턴(121) 사이에는 복수의 제1 배선 패턴(122)이 배치된다.
복수의 제2 배선 패턴(124)은 비표시 영역(NA)에 배치되고, 서로 인접하는 제1 판 패턴(121)과 제2 판 패턴(123)을 연결하거나, 서로 인접하는 복수의 제2 판 패턴(123)을 연결하는 패턴일 수 있다. 따라서, 복수의 제2 배선 패턴(124)은 제2 연결 패턴으로 지칭될 수 있다. 그리고, 복수의 제2 배선 패턴(124)은 서로 인접하는 제1 판 패턴(121)과 제2 판 패턴(123) 사이, 및 서로 인접한 복수의 제2 판 패턴(123) 사이에 배치될 수 있다.
도 1을 참조하면, 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)은 굴곡진 형상을 가진다. 예를 들면, 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)은 사인파 형상을 가질 수 있다. 다만, 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)의 형상은 이에 제한되지 않으며, 예를 들어, 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)은 지그재그 형상으로 연장될 수도 있다. 또는, 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)은 복수의 마름모 모양의 기판들이 꼭지점에서 연결되어 연장되는 등의 다양한 형상을 가질 수 있다. 또한, 도 1에 도시된 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)의 개수 및 형상은 예시적인 것이며, 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)의 개수 및 형상은 설계에 따라 다양하게 변경될 수 있다.
그리고, 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)은 강성 패턴이다. 즉, 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)은 하부 기판(111) 및 상부 기판(112)과 비교하여 강성(Rigid)일 수 있다. 즉, 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)의 탄성 계수(Modulus of elasticity)는 하부 기판(111)의 탄성 계수(Modulus of elasticity) 보다 높을 수 있다. 탄성 계수(Modulus of elasticity)는 기판에 가해지는 응력에 대하여 변형되는 비율을 나타내는 파라미터로서, 탄성 계수가 상대적으로 높을 경우 경도(Hardness)가 상대적으로 높을 수 있다. 이에, 복수의 제1 판 패턴(121) 및 복수의 제1 배선 패턴(122) 및 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124) 각각은 복수의 제1 강성 패턴, 복수의 제2 강성 패턴, 복수의 제3 강성 패턴 및 복수의 제4 강성 패턴으로 지칭될 수 있다. 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)의 탄성 계수는 하부 기판(111) 및 상부 기판(112)의 탄성 계수보다 1000배 이상 높을 수 있으나, 이에 제한되는 것은 아니다.
복수의 강성 기판인 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)은 하부 기판(111) 및 상부 기판(112)보다 낮은 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 예를 들어, 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)은 폴리이미드(polyimide; PI), 폴리아크릴레이트(polyacrylate), 또는 폴리아세테이트(polyacetate) 등으로 이루어질 수도 있다. 이때, 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)은 동일한 물질로 이루어질 수도 있으나, 이에 제한되는 것은 아니고, 서로 다른 물질로 이루어질 수도 있다. 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)이 동일한 물질로 이루어지는 경우, 일체형으로 이루어질 수 있다.
<서브 화소 및 연결 배선>
도 2를 참조하면, 표시 영역(AA)에는 복수의 제1 화소(Pa)가 제1 방향(X) 및 제2 방향(Y)으로 반복되어 형성될 수 있다. 복수의 제1 화소(Pa)는 서로 다른 색의 광을 발광하는 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)를 포함할 수 있다. 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)는 동일한 크기를 가질 수 있다.
제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)는 직사각형 모양을 갖고 제2 방향(Y)을 따라 규칙적으로 배열될 수 있다. 예를 들어, 제1 서브 화소(SP1)는 적색 광을 표시하는 적색 화소이고, 제2 서브 화소(SP2)는 녹색 광을 표시하는 청색 화소이며, 제3 서브 화소(SP3)는 청색 광을 표시하는 녹색 화소일 수 있다.
제1 화소(Pa)는 제1 방향(X) 및 제2 방향(Y)으로 반복되어 배열된다. 제1 화소(Pa)는 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)를 포함한다. 제2 방향(Y)으로 반복되어 배열되는 제1 화소(Pa)에서, 반복 단위인 제1 화소(Pa)는 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 순서로 제2 방향(Y)으로 나열된 것을 의미할 수 있다.
복수의 서브 화소(SP)는 복수의 제1 판 패턴(121)과 1 대 1로 대응하도록 복수의 제1 판 패턴(121) 각각의 상부에 배치된다. 즉, 하나의 제1 판 패턴(121)에 1개의 서브 화소(SP)가 배치된다. 복수의 서브 화소(SP) 각각은 하나의 제1 판 패턴(121)에 배치될 수 있다.
복수의 제1 판 패턴(121) 각각은 제1 방향(X)의 폭이 제2 방향(Y)의 폭보다 크다. 제1 판 패턴(121)의 형상은 서브 화소(SP) 형상에 대응할 수 있다. 서브 화소(SP)는 제1 방향(X)의 폭이 제2 방향(Y)의 폭보다 크고, 예를 들어, 대략 제2 방향(Y)의 폭이 제1 방향(X)의 폭의 2배 이상일 수 있다.
도 2를 참조하면, 연결 배선(181, 182)은 복수의 제1 판 패턴(121) 상의 패드를 전기적으로 연결하는 배선을 의미한다. 복수의 연결 배선(181, 182)은 제1 판 패턴(121) 사이 및 복수의 배선 패턴(122, 124) 각각의 상부에 배치되어 서로 다른 인접한 복수의 서브 화소(SP)를 연결할 수 있다. 복수의 서브 화소(SP)는 제1 방향(X)으로 연장되는 제1 연결 배선(181)과 전기적으로 연결될 수 있다. 그리고, 복수의 서브 화소(SP)는 제2 방향(Y)으로 연장되는 제2 연결 배선(182)과 전기적으로 연결될 수 있다.
연결 배선(181, 182)은 구리(Cu), 알루미늄(Al), 티타늄(Ti), 몰리브덴(Mo)과 같은 금속 재질 또는 구리/몰리브덴-티타늄(Cu/Moti), 티타늄/알루미늄/티타늄(Ti/Al/Ti) 등과 같은 금속 재질의 적층 구조로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
하나의 제1 판 패턴(121)에 연결되는 복수의 제1 연결 배선(181)은 적어도 1개의 제1 연결 배선(181)을 포함할 수 있다. 도 2에 도시된 바와 같이, 하나의 제1 판 패턴(121)에는 하나의 제1 연결 배선(181)이 배치될 수 있다. 예를 들어, 제1 연결 배선(181)은 적색 데이터 신호, 청색 데이터 신호 및 녹색 데이터 신호 중 어느 하나를 전달하는 데이터 배선일 수 있다.
하나의 제1 판 패턴(121)에 연결되는 복수의 제2 연결 배선(182)은 적어도 3개 이상의 서로 다른 제2 연결 배선(182)을 포함할 수 있다. 도 2에 도시된 바와 같이, 복수의 제2 연결 배선(182)의 종류는 5 개일 수 있다. 예를 들어, 제2 연결 배선(182)은 초기화 전압 배선, 상기 스캔 신호 배선, 발광 신호 배선, 저전위 전압 배선 및 고전위 전압 배선일 수 있다. 다만, 복수의 제2 연결 배선의 종류는 이에 제한되지 않고, 발광 소자를 구동하기 위한 서브 화소 회로의 종류에 따라 변경될 수도 있다. 그러나, 데이터 배선의 경우 제2 연결 배선이 아닌 제1 연결 배선으로만 사용될 수 있다.
이하에서는 도 3을 참조하여, 표시 영역(AA)의 단면 구조에 대해서 구체적으로 설명한다.
도 3을 참조하면, 복수의 제1 판 패턴(121) 상에는 복수의 무기 절연층이 배치된다. 예를 들어, 복수의 무기 절연층은 버퍼층(141), 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)을 포함할 수 있지만, 이에 제한되지 않고, 복수의 제1 판 패턴(121) 상에는 다양한 무기 절연층이 추가적으로 배치되거나 무기 절연층인 버퍼층(141), 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145) 중 하나 이상이 생략될 수도 있다.
하부 기판(111) 상에는 패턴층(120)이 배치될 수 있다. 패턴층(120)은 표시 영역(AA)에 배치되는 복수의 제1 판(plate) 패턴(121) 및 복수의 제1 배선(line) 패턴(122)과, 비표시 영역(NA)에 배치되는 복수의 제2 판(plate) 패턴(123) 및 복수의 제2 배선(line) 패턴(124)을 포함할 수 있다. 구체적으로, 복수의 제1 판 패턴(121) 상에 버퍼층(141)이 배치된다. 버퍼층(141)은 하부 기판(111) 및 복수의 제1 판 패턴(121) 외부로부터의 수분(H2O) 및 산소(O2) 등의 침투로부터 표시 장치(100)의 다양한 구성요소들을 보호하기 위해 복수의 제1 판 패턴(121) 상에 형성된다. 버퍼층(141)은 절연 물질로 구성될 수 있다. 예를 들어, 버퍼층(141)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 및 실리콘 산화질화물(SiON)중 적어도 하나로 이루어지는 단층 또는 복층으로 구성될 수 있다. 다만, 버퍼층(141)은 표시 장치(100)의 구조나 특성에 따라 생략될 수도 있다.
이때, 버퍼층(141)은 하부 기판(111)이 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)과 중첩되는 영역에만 형성될 수 있다. 상술한 바와 같이 버퍼층(141)은 무기물로 이루어질 수 있으므로, 표시 장치(100)를 연신하는 과정에서 쉽게 크랙(crack)이 발생되는 등 손상될 수 있다. 이에, 버퍼층(141)은 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123) 사이의 영역에는 형성되지 않고, 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)의 형상으로 패터닝되어 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123) 상부에만 형성될 수 있다. 이에, 본 발명의 일 실시예에 따른 표시 장치(100)는 버퍼층(141)을 강성 패턴인 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)과 중첩되는 영역에만 형성하여 표시 장치(100)가 휘거나 늘어나는 등 변형되는 경우에도 표시 장치(100)의 다양한 구성요소들의 손상을 방지할 수 있다.
도 3을 참조하면, 버퍼층(141) 상에는 게이트 전극(151), 액티브층(152), 소스 전극(153) 및 드레인 전극(154)을 포함하는 스위칭 트랜지스터(150) 및 게이트 전극(161), 액티브층(162), 소스 전극 및 드레인 전극(164)을 포함하는 구동 트랜지스터(160)가 형성된다.
먼저, 도 1을 참조하면, 버퍼층(141) 상에는 스위칭 트랜지스터(150)의 액티브층(152) 및 구동 트랜지스터(160)의 액티브층(162)이 배치된다. 예를 들어, 스위칭 트랜지스터(150)의 액티브층(152) 및 구동 트랜지스터(160)의 액티브층(162) 각각은 산화물 반도체로 형성될 수도 있다 예를 들어, 액티브층(151)은 인듐-갈륨-아연 산화물 (Indium-Gallium-Zinc Oxide), 인듐-갈륨 산화물 (Indium-Gallium Oxide) 또는 인듐-아연 산화물 (Indium-Zinc Oxide)로 형성될 수 있다. 또는, 스위칭 트랜지스터(150)의 액티브층(152) 및 구동 트랜지스터(160)의 액티브층(162)은 비정질 실리콘(amorpho113 silicon, a-Si), 다결정 실리콘(polycrystalline silicon, poly-Si), 또는 유기물(organic) 반도체 등으로 형성될 수 있다.
스위칭 트랜지스터(150)의 액티브층(152) 및 구동 트랜지스터(160)의 액티브층(162) 상에는 게이트 절연층(142)이 배치된다. 게이트 절연층(142)은 스위칭 트랜지스터(150)의 게이트 전극(151)과 스위칭 트랜지스터(150)의 액티브층(152)을 전기적으로 절연시키고, 구동 트랜지스터(160)의 게이트 전극(161)과 구동 트랜지스터(160)의 액티브층(162)을 전기적으로 절연시키기 위한 층이다. 그리고, 게이트 절연층(142)은 절연 물질로 이루어질 수 있다. 예를 들어, 게이트 절연층(142)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으나, 이에 제한되는 것은 아니다.
게이트 절연층(142) 상에는 스위칭 트랜지스터(150)의 게이트 전극(151) 및 구동 트랜지스터(160)의 게이트 전극(161)이 배치된다. 스위칭 트랜지스터(150)의 게이트 전극(151) 및 구동 트랜지스터(160)의 게이트 전극(161)은 게이트 절연층(142) 상에서 서로 이격되도록 배치된다. 그리고, 스위칭 트랜지스터(150)의 게이트 전극(151)은 스위칭 트랜지스터(150)의 액티브층(152)과 중첩하고, 구동 트랜지스터(160)의 게이트 전극(161)은 구동 트랜지스터(160)의 액티브층(162)과 중첩한다.
스위칭 트랜지스터(150)의 게이트 전극(151) 및 구동 트랜지스터(160)의 게이트 전극(161) 각각은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있으나, 이에 제한되는 것은 아니다.
스위칭 트랜지스터(150)의 게이트 전극(151) 및 구동 트랜지스터(160)의 게이트 전극(161) 상에는 제1 층간 절연층(143)이 배치된다. 제1 층간 절연층(143)은 구동 트랜지스터(160)의 게이트 전극(161)과 중간 금속층(IM)을 절연시킨다. 제1 층간 절연층(143)은 버퍼층(141)과 동일하게 무기물로 이루어질 수 있다. 예를 들어, 제1 층간 절연층(143)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으나, 이에 제한되는 것은 아니다.
제1 층간 절연층(143) 상에는 중간 금속층(IM)이 배치된다. 그리고, 중간 금속층(IM)은 구동 트랜지스터(160)의 게이트 전극(161)과 중첩한다. 이에, 중간 금속층(IM)과 구동 트랜지스터(160)의 게이트 전극(161)의 중첩 영역에서, 스토리지 커패시터가 형성된다. 구체적으로 구동 트랜지스터(160)의 게이트 전극(161), 제1 층간 절연층(143) 및 중간 금속층(IM)은 저장 커패시터를 형성된다. 다만, 중간 금속층(IM)의 배치 영역은 이에 한정되지 않고, 중간 금속층(IM)은 다른 전극과 중첩되어 다양하게 저장 커패시터를 형성할 수 있다.
중간 금속층(IM)은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있으나, 이에 제한되는 것은 아니다.
중간 금속층(IM) 상에는 제2 층간 절연층(144)이 배치된다. 제2 층간 절연층(144)은 스위칭 트랜지스터(150)의 게이트 전극(151)과 스위칭 트랜지스터(150)의 소스 전극(153) 및 드레인 전극(154)을 절연시킨다. 그리고, 제2 층간 절연층(144)은 중간 금속층(IM)과 구동 트랜지스터(160)의 소스 전극 및 드레인 전극(164)을 절연시킨다. 제2 층간 절연층(144)은 버퍼층(141)과 동일하게 무기물로 이루어질 수 있다. 예를 들어, 제1 층간 절연층(143)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으나, 이에 제한되는 것은 아니다.
제2 층간 절연층(144) 상에는 스위칭 트랜지스터(150)의 소스 전극(153) 및 드레인 전극(154)이 배치된다. 그리고, 제2 층간 절연층(144) 상에는 구동 트랜지스터(160)의 소스 전극 및 드레인 전극(164)이 배치된다. 스위칭 트랜지스터(150)의 소스 전극(153) 및 드레인 전극(154)은 동일 층에서 이격되어 배치된다. 그리고, 도 1에서는 구동 트랜지스터(160)의 소스 전극이 생략되었으나, 구동 트랜지스터(160)의 소스 전극 또한 드레인 전극(164)과 동일 층에서 이격되어 배치된다. 스위칭 트랜지스터(150)에서, 소스 전극(153) 및 드레인 전극(154)은 액티브층(152)과 접하는 방식으로 액티브층(152)과 전기적으로 연결될 수 있다. 그리고, 구동 트랜지스터(160)에서, 소스 전극 및 드레인 전극(164)은 액티브층(162)과 접하는 방식으로 액티브층(162)과 전기적으로 연결될 수 있다. 그리고, 스위칭 트랜지스터(150)의 드레인 전극(154)은 구동 트랜지스터(160)의 게이트 전극(161)과 컨택홀을 통해 접하는 방식으로 구동 트랜지스터(160)의 게이트 전극(161)과 전기적으로 연결될 수 있다.
소스 전극(153) 및 드레인 전극(154, 164)은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있으나, 이에 제한되는 것은 아니다.
또한, 본 명세서에서는 구동 트랜지스터(160)가 코플래너(coplanar) 구조인 것으로 설명하였으나, 스태거드(staggered) 구조 등의 다양한 트랜지스터도 사용될 수 있다. 그리고, 본 명세서에서 트랜지스터는 탑 게이트 구조뿐만 아니라 바텀 게이트 구조로도 형성될 수 있다.
제2 층간 절연층(144) 상에는 데이터 패드(DP) 및 전압 패드(VT)가 배치될 수 있다.
데이터 패드(DP)는 데이터 전압을 복수의 서브 화소(SP)에 전달하기 위한 패드이다. 데이터 패드(DP)는 제1 연결 배선(181)과 컨택홀을 통해 연결된다. 그리고, 제1 연결 배선(181)으로부터 공급된 데이터 전압은 데이터 패드(DP)로부터 제1 판 패턴(121) 상에 형성된 배선을 통해 스위칭 트랜지스터(150)의 소스 전극(153)으로 전달될 수 있다.
전압 패드(VT)는 저전위 전압을 복수의 서브 화소(SP)에 전달하기 위한 패드이다. 전압 패드(VT)는 제1 연결 배선(181)과 컨택홀을 통해 연결된다. 그리고, 제1 연결 배선(181)으로부터 공급된 저전위 전압은 전압 패드(VP)로부터　제1 판 패턴(121) 상에 형성된 제2 컨택 패드(CNT2)를　통해 LED(170)의 n전극(174)으로 전달될 수 있다.
그리고, 도 3을 참조하면, 데이터 패드(DP)는 데이터 전압을 복수의 서브 화소(SP)에 전달하기 위한 패드이다. 데이터 패드(DP)는 제1 연결 배선(181)과 컨택홀을 통해 연결된다. 그리고, 제1 연결 배선(181)으로부터 공급된 데이터 전압은 데이터 패드(DP)로부터 제1 판 패턴(121) 상에 형성된 배선을 통해 스위칭 트랜지스터(150)의 소스 전극(153)으로 전달될 수 있다.
스위칭 트랜지스터(150) 및 구동 트랜지스터(160) 상에 패시베이션층(145)이 형성된다. 즉, 패시베이션층(145)는 스위칭 트랜지스터(150) 및 구동 트랜지스터(160)를 수분 및 산소 등의 침투로부터 보호하기 위해, 스위칭 트랜지스터(150) 및 구동 트랜지스터(160)를 덮는다. 패시베이션층(145)은 무기물로 이루어질 수 있고, 단층 또는 복층으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
그리고, 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)은 패터닝되어 복수의 제1 판 패턴(121)과 중첩되는 영역에만 형성될 수 있다. 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145) 또한 버퍼층(141)와 동일하게 무기물로 이루어질 수 있으므로, 표시 장치(100)를 연신하는 과정에서 쉽게 크랙이 발생되는 등 손상될 수 있다. 이에, 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)은 복수의 제1 판 패턴(121) 사이의 영역에는 형성되지 않고, 복수의 제1 판 패턴(121)의 형상으로 패터닝되어 복수의 제1 판 패턴(121) 상부에만 형성될 수 있다.
패시베이션층(145) 상에 평탄화층(146)이 형성된다. 평탄화층(146)은 스위칭 트랜지스터(150) 및 구동 트랜지스터(160) 상부를 평탄화한다. 평탄화층(146)은 단층 또는 복수의 층으로 구성될 수 있으며, 유기 물질로 이루어질 수 있다. 이에, 평탄화층(146)은 유기 절연층으로 지칭될 수도 있다. 예를 들어, 평탄화층(146)은 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
평탄화층(146)은 복수의 제1 판 패턴(121) 상에서 버퍼층(141), 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)의 상면 및 측면을 덮도록 배치될 수 있다. 그리고, 평탄화층(146)은 복수의 제1 판 패턴(121)과 함께 버퍼층(141), 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)을 둘러싼다. 구체적으로, 평탄화층(146)은 패시베이션층(145)의 상면 및 측면, 제1 층간 절연층(143)의 측면, 제2 층간 절연층(144)의 측면, 게이트 절연층(142)의 측면, 버퍼층(141)의 측면, 및 복수의 제1 판 패턴(121)의 상면의 일부를 덮도록 배치될 수 있다. 이에, 평탄화층(146)은 버퍼층(141), 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)의 측면에서의 단차를 보완할 수 있고, 평탄화층(146)과 평탄화층(146)의 측면에 배치되는 연결 배선(181, 182)의 접착 강도를 증가시킬 수 있다.
평탄화층(146)의 측면의 경사각은 버퍼층(141), 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)의 측면들이 이루는 경사각보다 작을 수 있다. 예를 들어, 평탄화층(146)의 측면은 패시베이션층(145)의 측면, 제1 층간 절연층(143)의 측면, 제2 층간 절연층(144)의 측면, 게이트 절연층(142)의 측면, 및 버퍼층(141)의 측면이 각각 이루는 경사보다 완만한 경사를 가질 수 있다. 이에, 평탄화층(146)의 측면과 접하게 배치되는 연결 배선(181, 182)이 완만한 경사를 가지고 배치되어, 표시 장치(100)의 연신 시, 연결 배선(181, 182)에 발생하는 응력이 저감될 수 있다. 그리고, 평탄화층(146)의 측면이 상대적으로 완만한 경사를 가짐으로써, 연결 배선(181, 182)이 크랙되거나 평탄화층(146)의 측면에서 박리되는 현상을 억제할 수 있다.
한편, 도 3를 참조하면, 연결 패드(CNT), 연결 배선(181, 182) 및 평탄화층(146) 상에 뱅크(147)가 형성된다. 뱅크(147)는 인접하는 서브 화소(SP)를 구분하는 구성요소이다. 뱅크(147)는 패드(PD), 연결 배선(181, 182) 및 평탄화층(146)의 적어도 일부를 덮도록 배치된다. 뱅크(147)는 절연 물질로 이루어질 수 있다. 또한, 뱅크(147)는 블랙 물질을 포함하여 이루어질 수 있다. 뱅크(147)는 블랙 물질을 포함함으로써 표시 영역(AA)을 통해 시인될 수 있는 배선들을 가리는 역할을 한다. 뱅크(147)는, 예를 들어, 투명한 카본(carbon) 계열의 혼합물로 이루어질 수 있고, 구체적으로 카본 블랙(carbon black)을 포함할 수 있다. 다만, 이에 제한되는 것은 아니고, 뱅크(147)는 투명한 절연 물질로 이루어질 수도 있다. 그리고, 도 1에서 뱅크(147)의 높이는 LED(170)의 높이보다 낮은 것을 도시하였으나, 이에 한정되지 않고, 뱅크(147)의 높이는 LED(170)의 높이와 같을 수 있다.
도 3를 참조하면, 제1 연결 패드(CNT1)과 제2 연결 패드(CNT2) 상에는 LED(170)가 배치된다. LED(170)는 n형층(171), 활성층(172), p형층(173), n전극(174) 및 p전극(175)을 포함한다. 본 발명의 일 실시예에 따른 표시 장치(100)의 LED(170)는 한쪽 면에 n전극(174)과 p전극(175)이 형성되는 플립 칩(filp-chip)의 구조를 가진다.
n형층(171)은 우수한 결정성을 갖는 질화갈륨(GaN)에 n형 불순물을 주입하여 형성될 수 있다. n형층(171)은 발광될 수 있는 물질로 이루어지는 별도의 베이스 기판 상에 배치될 수도 있다.
n형층(171) 상에는 활성층(172)이 배치된다. 활성층(172)은 LED(170)에서 빛을 발하는 발광층으로, 질화물 반도체, 예를 들어, 인듐질화갈륨(InGaN)으로 이루어질 수 있다. 활성층(172) 상에는 p형층(173)이 배치된다. p형층(173)은 질화갈륨(GaN)에 p형 불순물을 주입하여 형성될 수 있다.
본 발명의 일 실시예에 따른 LED(170)는, 이상에서 설명한 바와 같이, n형층(171), 활성층(172) 및 p형층(173)을 차례대로 적층한 후, 소정 부분을 식각한 후, n전극(174)과 p전극(175)을 형성하는 방식으로 제조된다. 이때, 소정 부분은 n전극(174)과 p전극(175)을 이격시키기 위한 공간으로, n형층(171)의 일부가 노출되도록 소정 부분이 식각된다. 다시 말해, n전극(174)과 p전극(175)이 배치될 LED(170)의 면은 평탄화된 면이 아닌 서로 다른 높이 레벨을 가질 수 있다.
이와 같이, 식각된 영역에는 n전극(174)이 배치되며, n전극(174)은 도전성 물질로 이루어질 수 있다. 그리고, 식각되지 않은 영역에는 p전극(175)이 배치되며, p전극(175)도 도전성 물질로 이루어질 수 있다. 예를 들면, 식각 공정으로 노출된 n형층(171) 상에는 n전극(174)이 배치되고, p형층(173) 상에는 p전극(175)이 배치된다. p전극(175)은 n전극(174)과 동일한 물질로 이루어질 수 있다.
접착층(AD)은 제1 연결 패드(CNT1) 및 제2 연결 패드(CNT2)의 상면과 제1 연결 패드(CNT1) 및 제2 연결 패드(CNT2) 사이에 배치되어, LED(170)가 제1 연결 패드(CNT1) 및 제2 연결 패드(CNT2) 상에 접착될 수 있다. 이때, n전극(174)은 제2 연결 패드(CNT2) 상에 배치되고, p전극(175)은 제1 연결 패드(CNT1) 상에 배치될 수 있다.
접착층(AD)은 절연성 베이스 부재에 도전볼이 분산된 도전성 접착층일 수 있다. 이에, 접착층(AD)에 열 또는 압력이 가해지는 경우, 열 또는 압력이 가해진 부분에서 도전볼이 전기적으로 연결되어 도전 특성을 갖고, 가압되지 않은 영역은 절연 특성을 가질 수 있다. 예를 들어, n전극(174)은 접착층(AD)를 통해 제2 연결 패드(CNT2)과 전기적으로 연결되고, p전극(175)은 접착층(AD)를 통해 제1 연결 패드(CNT1)와 전기적으로 연결된다. 접착층(AD)을 제2 연결 패드(CNT2)의 상면과 제1 연결 패드(CNT1) 상에 잉크젯 등의 방식으로 도포한 후, LED(170)를 접착층(AD) 상에 전사하고, LED(170)를 가압하고 열을 가하는 방식으로 제1 연결 패드(CNT1)과 p전극(175) 및 제2 연결 패드(CNT2)과 n전극(174)을 전기적으로 연결시킬 수 있다. 다만, n전극(174)과 제2 연결 패드(CNT2) 사이에 배치된 접착층(AD)의 부분 및 p전극(175)과 제1 연결 패드(CNT1) 사이에 배치된 접착층(AD)의 부분을 제외한 다른 접착층(AD)의 부분은 절연 특성을 가진다. 한편, 접착층(AD)은 분리된 형태로 제1 연결 패드(CNT1) 및 제2 연결 패드(CNT2) 각각에 배치될 수도 있다.
그리고, 제1 연결 패드(CNT1)는 구동 트랜지스터(160)의 드레인 전극(164)에 전기적으로 연결되어, 구동 트랜지스터(160)로부터 LED(170)의 구동을 위한 구동 전압을 인가받는다. 도 3에서는 제1 연결 패드(CNT1)와 구동 트랜지스터(160)의 드레인 전극(164)이 직접적으로 접촉하지 않고 간접적으로 연결되는 것을 도시하였으나, 이에 한정되지 않고 제1 연결 패드(CNT1)와 구동 트랜지스터(160)의 드레인 전극(164)는 직접적으로 접촉할 수 있다. 그리고, 제2 연결 패드(CNT2)에는 LED(170)의 구동을 위한 저전위 구동 전압이 인가된다. 이에, 표시 장치(100)가 온(on)되면 제1 연결 패드(CNT1) 및 제2 연결 패드(CNT2) 각각에 인가되는 서로 상이한 전압 레벨이 각각 n전극(174)과 p전극(175)으로 전달되어 LED(170)가 발광된다.
<표시 영역의 회로 구조 및 구동 방식>
도 4는 본 발명의 일 실시예에 따른 표시 장치의 서브 화소의 회로도이다.
복수의 서브 화소 각각을 구성하는 스위치 소자들은 n 타입 또는 p 타입 MOSFET 구조의 트랜지스터로 구현될 수 있다. 이하의 실시예에서 p 타입 트랜지스터를 예시하였지만, 본 발명은 이에 한정되지 않는다.
부가적으로, 트랜지스터는 게이트(gate) 전극, 소스(source) 전극 및 드레인(drain) 전극을 포함한 3 전극 소자이다. 소스 전극은 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스 전극 으로부터 흐르기 시작한다. 드레인 전극은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스 전극으로부터 드레인 전극으로 흐른다. n타입 MOSFET(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스 전극에서 드레인 전극으로 전자가 흐를 수 있도록 소스 전극의 전압이 드레인 전극의 전압보다 낮다. n타입 MOSFET에서 전자가 소스 전극으로부터 드레인 전극 쪽으로 흐르기 때문에 전류의 방향은 드레인 전극으로부터 소스 전극 쪽으로 흐른다. p타입 MOSFET(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스 전극으로부터 드레인 전극으로 정공이 흐를 수 있도록 소스 전극의 전압이 드레인 전극의 전압보다 높다. p타입 MOSFET에서 정공이 소스 전극으로부터 드레인 전극 쪽으로 흐르기 때문에 전류가 소스 전극 으로부터 드레인 전극쪽으로 흐른다. MOSFET의 소스 전극과 드레인 전극은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스 전극과 드레인 전극은 인가 전압에 따라 변경될 수 있다. 이하의 실시예에서 트랜지스터의 소스 전극과 드레인 전극으로 인하여 발명이 한정되어서는 안된다.
서브 화소 각각은 발광 소자(LED), 구동 트랜지스터(DT), 제1 내지 제6 트랜지스터(T1~T6) 및 스토리지 커패시터(Cst)를 포함한다.
발광 소자(LED)는 구동 트랜지스터(DT)로부터 공급되는 구동 전류에 의해 발광한다. 발광 소자(LED)의 애노드 전극은 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)에 접속되고, 발광 소자(LED)의 캐소드 전극은 저전위 전압(VSS)의 입력단에 접속된다.
구동 트랜지스터(DT)는 자신의 게이트-소스 간 전압(Vgs)에 따라 발광 소자(LED)에 인가되는 구동 전류를 제어한다. 그리고, 구동 트랜지스터(DT)의 소스 전극은 제1 노드(N1)에 접속되고, 게이트 전극은 제2 노드(N2)에 접속되고, 드레인 전극은 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)에 접속된다.
제1 트랜지스터(T1)는 데이터배선으로부터 공급받는 데이터전압(Vdata)을 구동 트랜지스터(DT)의 소스 전극인 제1 노드(N1)에 인가한다. 제1 트랜지스터(T1)는 데이터배선에 연결되는 소스 전극, 제1 노드(N1)에 연결되는 드레인 전극 및 제2 스캔 신호(SCAN2)를 전송하는 제2 스캔 신호 배선에 연결되는 게이트 전극을 포함한다. 이에, 제1 트랜지스터(T1)는 턴온 레벨인 로우 레벨의 제2 스캔 신호(SCAN2)에 응답하여, 데이터 배선으로부터 공급받는 데이터 전압(Vdata)을 구동 트랜지스터(DT)의 소스 전극인 제1 노드(N1)에 인가한다.
제2 트랜지스터(T2)는 구동 트랜지스터(DT)의 게이트 전극 및 드레인 전극을 다이오드 커넥팅시킨다. 제2 트랜지스터(T2)는 구동 트랜지스터(DT)의 드레인 전극에 접속되는 소스 전극, 구동 트랜지스터(DT)의 게이트 전극인 제2 노드(N2)에 접속되는 드레인 전극 및 제2 스캔 신호(SCAN2)를 전송하는 제2 스캔 신호 배선에 접속하는 게이트 전극을 포함한다. 이에, 제2 트랜지스터(T2)는 턴온 레벨인 로우 레벨의 제2 스캔 신호(SCAN2)에 응답하여, 구동 트랜지스터(DT)의 게이트 전극 및 드레인 전극을 다이오드 커넥팅시킨다.
제3 트랜지스터(T3)는 고전위 전압(VDD)을 구동 트랜지스터(DT)의 소스 전극인 제1 노드(N1)에 인가한다. 제3 트랜지스터(T3)는 고전위 전압(VDD)을 전송하는 고전위 전압 배선에 연결되는 제3 노드(N3)에 연결되는 소스 전극, 제1 노드(N1)에 연결되는 드레인 전극 및 발광 신호(EM)를 전송하는 발광 신호 배선에 연결되는 게이트 전극을 포함한다. 이에, 제3 트랜지스터(T3)는 턴온 레벨인 로우 레벨의 발광 신호(EM)에 응답하여 고전위 전압(VDD)을 구동 트랜지스터(DT)의 소스 전극인 제1 노드(N1)에 인가한다.
제4 트랜지스터(T4)는 구동 트랜지스터(DT)와 발광 소자(LED) 간의 전류 패스를 형성한다. 제4 트랜지스터(T4)는 구동 트랜지스터(DT)의 드레인 전극에 접속하는 소스 전극, 발광 소자(LED)에 접속하는 드레인 전극 및 발광 신호(EM)를 전송하는 발광 신호 배선에 접속하는 게이트 전극을 포함한다. 이에, 제4 트랜지스터(T4)는 발광 신호(EM)에 응답하여 구동 트랜지스터(DT)의 드레인 전극과 발광 소자(LED) 간의 전류 패스를 형성한다.
제5 트랜지스터(T5)는 초기화 전압(Vini)을 발광 소자(LED)의 애노드 전극에 인가한다. 제5 트랜지스터(T5)는 초기화 전압(Vini)을 전송하는 초기화 전압 배선에 접속하는 소스 전극, 발광 소자(LED)의 애노드 전극에 접속하는 드레인 전극 및 제2 스캔 신호(SCAN2)를 전송하는 제2 스캔 신호 배선에 접속하는 게이트 전극을 포함한다. 이에, 제5 트랜지스터(T5)는 턴온 레벨인 로우 레벨의 제2 스캔 신호(SCAN2)에 응답하여 초기화 전압(Vini)을 발광 소자(LED)의 애노드 전극에 인가한다.
제6 트랜지스터(T6)는 초기화 전압(Vini)을 구동 트랜지스터(DT)의 게이트 전극인 제2 노드(N2)에 인가한다. 제6 트랜지스터(T6)는 초기화 전압(Vini)을 전송하는 초기화 전압 배선에 접속하는 소스 전극, 구동 트랜지스터(DT)의 게이트 전극인 제2 노드(N2)에 접속하는 드레인 전극 및 제1 스캔 신호(SCAN1)를 전송하는 제1 스캔 신호 배선에 접속하는 게이트 전극을 포함한다. 이에, 제6 트랜지스터(T6)는 턴온 레벨인 로우 레벨의 제1 스캔 신호(SCAN1)에 응답하여 초기화 전압(Vini)을 구동 트랜지스터(DT)의 게이트 전극인 제2 노드(N2)에 인가한다.
스토리지 커패시터(Cst)는 제2 노드(N2)에 연결되는 제1 전극 및 제3 노드(N3)에 연결되는 제2 전극을 포함한다. 즉, 스토리지 커패시터(Cst)의 일 전극은 구동 트랜지스터(DT)의 게이트 전극에 연결되고, 스토리지 커패시터(Cst)의 다른 전극은 고전위 전압(VDD)을 전송하는 고전위 전압 배선에 연결된다.
<연결 배선의 형태>
도 2를 참조하면, 복수의 제2 연결 배선(182)의 길이는 제1 연결 배선(181)의 길이보다 길다. 다시 말해, 하나의 제1 화소(Pa) 만을 포함하는 일정 면적 내에 제1 연결 배선(181)의 제1 방향으로의 길이보다 서로 다른 복수의 서브 화소와 연결된 복수의 제2 연결 배선(182)의 제2 방향으로의 길이의 합이 더 길 수 있다.
기존 스트레쳐블 표시 장치에서는 하나의 화소, 하나의 판 패턴 일측에 연결된 복수의 제1 연결 배선 및 타측에 연결된 복수의 제2 연결 배선을 포함하는 면적 내에 제1 방향으로 연장된 제1 연결 배선의 길이의 총합 및 제2 연결 배선의 길이의 총합을 비교하면 다음과 같다.
기존 스트레쳐블 표시 장치에서는, 하나의 화소와 연결되고, 하나의 화소의 일측에 제1 방향으로 연장된 제1 연결 배선의 길이와, 하나의 화소와 연결되고, 하나의 화소의 타측에 제2 방향으로 연장된 제2 연결 배선의 길이가 동일하였다. 또한, 제1 연결 배선 및 제2 연결 배선은 하나의 화소의 제1 방향의 폭과 동일한 길이를 가졌다. 여기서, 제1 연결 배선의 길이 및 제2 연결 배선의 길이는 각각의 연결 배선의 시작점과 끝점 사이의 최단 거리를 의미한다.
그러나, 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 하나의 제1 화소(Pa)를 이루는 복수의 서브 화소(SP1, SP2, SP3)가 각각 이격되어 배치될 수 있다. 하나의 제1 화소(Pa)를 구성하며 서로 이격되어 배치된 복수의 서브 화소(SP1, SP2, SP3)를 연결하기 위하여 제2 방향(Y)으로 연장된 복수의 제2 연결 배선 길이(182d)의 총 합은, 제1 방향(X)으로 연장된 복수의 제1 연결 배선(181)의 길이의 총합보다 크다. 여기서, 제1 연결 배선의 길이(181d) 및 제2 연결 배선의 길이(182d)는 시작점과 끝점 사이의 최단 거리를 의미한다. 또한, 제1 연결 배선의 길이(181d)가 제1 화소(Pa)에 배치된 복수의 서브 화소(SP1, SP2, SP3)의 제1 방향(X)의 폭(L1)보다 작을 수 있다. 예를 들어, 제1 연결 배선의 길이(181d)는 복수의 서브 화소(SP1, SP2, SP3)의 제1 방향(X)의 폭(L1)보다 약 1/4 배일 수 있다. 즉, 복수의 제1 연결 배선의 길이(181d)는 기존 스트레쳐블 표시 장치의 제1 연결 배선보다도 짧을 수 있다.
이하에서는, 제1 연결 배선(181)이 제2 연결 배선(182)에 비해 짧아 연신 스트레스가 커지는 문제를 해결하기 위하여, 제1 연결 배선(181) 및 제2 연결 배선(282)의 형상을 상이하게 형성할 수 있다. 제1 연결 배선(181) 및 제2 연결 배선(282)의 형상에 대한 보다 상세한 설명을 위해 도 5 및 도 6a 내지 도6c를 함께 참조한다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 제2 연결 배선에 배치되는 연결 배선 대한 확대 평면도이다. 도 6a 내지 6c는 본 발명의 일 실시예에 따른 표시 장치의 제1 연결 배선에 대한 확대 평면도이다.
도 5에서는 제2 연결 배선(182)이 제1 곡률 반경(R1), 제1 진폭(S1) 및 제1 너비(W1)를 갖는 사인파 형상인 것을 도시하였다. 제1 곡률 반경(R1)은 제1 영역(A1) 및 제2 영역(A2)에 배치되는 연결 배선에서, 굴곡되는 원 부분의 반지름을 의미하는 것이다. 그리고, 제1 진폭(S1)은 제2 연결 배선(182)의 연장 방향에 대하여 수직되는 방향을 기준으로 제2 연결 배선(182)이 스윙하는 최대 진폭을 의미하는 것이다. 그리고 제1 너비(W1)은 평면도를 기준으로 제2 연결 배선(182)의 단면 너비를 의미하는 것이다.
이에, 제1 연결 배선(121)은 제2 연결 배선(182)보다 더욱 굴곡진 형태로 형성될 수 있다. 또는, 제1 연결 배선(181)은 제2 연결 배선(182)보다 얇게 형성될 수 있다.
구체적으로 도 6a를 참조하면, 제1 연결 배선(181)은 제2 곡률 반경(R2), 제1 진폭(S1) 및 제1 너비(W1)를 갖는 굴곡진(Wavy) 형상일 수 있다. 그리고, 제2 곡률 반경(R2)은 제1 곡률 반경(R1)보다 작을 수 있다. 즉, 제1 연결 배선(181)의 곡률 반경(R2)은 제2 연결 배선(182)의 곡률 반경(R2)보다 작을 수 있다.
이에, 제1 연결 배선(181)은 제2 연결 배선(182)보다 더욱 굴곡지게 형성될 수 있어, 제1 연결 배선(181)은 제2 연결 배선(182) 보다 연신율이 높을 수 있다.
다음으로, 도 6b를 참조하면, 제1 연결 배선(181)은 제1 곡률 반경(R1), 제2 진폭(S2) 및 제1 너비(W1)를 갖는 굴곡진(Wavy) 형상일 수 있다. 그리고, 제2 진폭(S2)은 제1 진폭(S1)보다 클 수 있다. 즉, 제1 연결 배선(181)의 진폭(S2)은 제2 연결 배선(182)의 진폭(S1)보다 클 수 있다.
이에, 제1 연결 배선(181)은 제2 연결 배선(182)보다 더욱 굴곡지게 형성될 수 있어, 제1 연결 배선(181)은 제2 연결 배선(182) 보다 연신율이 높을 수 있다.
마지막으로, 도 6c를 참조하면, 제1 연결 배선(181)은 제1 곡률 반경(R1), 제1 진폭(S1) 및 제2 너비(W2)를 갖는 사인파 형상일 수 있다. 그리고, 제2 너비(W2)는 제1 너비(W1)보다 좁을 수 있다. 즉, 제1 연결 배선(181)의 너비(W2)는 제2 연결 배선(182)의 너비(W1)보다 좁을 수 있다.
이에, 제1 연결 배선(181)은 제2 연결 배선(182)보다 더욱 굴곡지게 형성될 수 있어, 제1 연결 배선(181)은 제2 연결 배선(182) 보다 연신율이 높을 수 있다.
상술한 바와 같이, 제1 연결 배선(181)의 곡률 반경(R2)을 작게 설정하거나, 진폭(S2)을 크게 설정하거나, 너비(W2)를 좁게 설정함으로써, 제1 연결 배선(182)의 연신율은 향상될 수 있다.
일반적으로, 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소가 포함된 1 개의 화소가 1 개의 판 패턴 상부에 배치되었다. 반면, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 복수의 서브 화소(SP)는 복수의 제1 판 패턴(121)과 1 대 1로 대응하도록 복수의 제1 판 패턴(121) 각각의 상부에 배치된다.
이에, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 1 개의 서브 화소(SP)가 1 개의 제1 판 패턴(121) 상부 배치될 수 있다. 제1 화소(Pa)에 포함되는 복수의 서브 화소(SP) 각각은 복수개의 제1 판 패턴(121) 상부에 각각 배치될 수 있다.
또한, 1개의 판 패턴 상부에 복수개의 서브 화소가 배치되는 표시 장치와 비교해, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 하나의 서브 화소(SP)의 크기가 상대적으로 클 수 있다. 예를 들어, 서브 화소(SP)는 제1 방향(X) 폭의 약 1.3 배, 제2 방향(Y) 폭의 약 1.5 배일 수 있으나, 이에 제한되지 않는다. 즉, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 서브 화소(SP)의 사이즈가 큰 만큼 복수의 서브 화소(SP) 각각에 충분한 설계 영역 확보가 가능하다.
또한, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 제1 연결 배선(181)의 곡률 반경, 진폭 및 너비를 조절하여 서브 화소(SP)의 면적 대비 제1 연결 배선(181)의 길이가 감소함에 따른 연신율 저감을 최소화할 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)는 연신율을 향상시키면서도 고해상도의 스트레쳐블 표시 장치 구현 능력이 향상될 수 있다.
<펜타일 화소 배열 구조>
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 표시 영역에 대한 확대 평면도이다. 도 7의 표시 장치(700)는 도 1 내지 도 6c의 표시 장치(100)와 비교하여, 제2 화소(Pb) 및 제3 화소(Pc)를 제외하고 나머지 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 7을 참조하면, 제2-1 서브 화소(SP2-1)와 제2-2 서브 화소(SP2-2)를 포함하는 제2 화소(Pb) 및 제3-1 서브 화소(SP3-1), 제3-2 서브 화소(SP3-2)를 포함하는 제3 화소(Pc)가 제2 방향(Y)을 따라 교번하여 배치된다. 다시 말해서, 제2 화소 (Pb) 및 제3 화소(Pc)가 하나의 단위를 이루어 반복적으로 배치되는 펜타일 화소 배열 구조일 수 있다.
구체적으로, 제2 화소(Pb)를 구성하는 제2-1 서브 화소(SP2-1)와 제2-2 서브 화소(SP2-2)의 색상은 서로 상이할 수 있고, 제3 화소(Pc)를 구성하는 제3-1 서브 화소(SP3-1), 제3-2 서브 화소(SP3-2)의 색상은 서로 상이할 수 있다.
예를 들어, 제2-1 서브 화소(SP2-1)는 적색 서브 화소, 제3-1 서브 화소(SP3-1)는 청색 서브 화소이고, 제2-2 서브 화소(SP2-2) 및 제 3-2 서브 화소(SP3-2)는 녹색 서브 화소 일 수 있다. 일반적인 리얼(real) 화소 배열 구조는 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소 각각의 수가 1:1:1인 것과 비교해, 펜타일 화소 배열 구조는 적색 서브 화소 대비 또는 청색 서브 화소 대비 녹색 서브 화소 수가 2배일 수 있다.
이에, 본 발명의 다른 실시예에 따른 표시 장치(700)에서는 기존 스트레쳐블 표시 장치의 서브 화소에 비해 제1 방향(X)의 폭 및 제2 방향(Y)의 폭이 넓어 서브 화소(SP)의 사이즈가 크다. 즉, 하나의 서브 화소(SP2-1, SP2-2, SP3-1, SP3-2)의 설계 영역이 확장될 수 있어 고해상도 설계시 필요한 영역을 확보할 수 있고, 기존의 스트레쳐블 표시 장치에 비해 많은 수의 연결 배선(181, 182)을 각각의 서브 화소(SP2-1, SP2-2, SP3-1, SP3-2)와 연결시킬 수 있다.
또한, 본 발명의 다른 실시예에 따른 표시 장치(700)에서는 펜타일 화소 배열 구조를 가지므로, 적색 서브 화소 및 녹색 서브 화소가 하나의 제2 화소(Pb), 청색 서브 화소와 녹색 서브 화소가 다른 하나의 제3 화소(Pc)를 이루어 일반적인 리얼 화소 구조에선 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소가 하나의 화소로 동작하는 것 대비 높은 해상도를 구현할 수 있다.
본 발명의 다양한 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.
전술한 바와 같은 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 표시 장치는 연신 가능한 하부 기판, 및 하부 기판 상에 배치되고, 복수의 판 패턴과 복수의 배선 패턴으로 구성되는 패턴층, 복수의 판 패턴과 1대1로 대응하도록 복수의 판 패턴 각각의 상부에 배치되는 복수의 서브 화소, 및 복수의 배선 패턴 각각의 상부에 배치되어 서로 다른 인접한 복수의 서브 화소를 연결하는 복수의 연결 배선을 포함한다.
본 발명의 다른 특징에 따르면, 복수의 서브 화소 각각에 연결되는 복수의 연결 배선은 제1 방향으로 연장하는 복수의 제1 연결 배선 및 제1 방향과 상이한 제2 방향으로 연장하는 제2 연결 배선을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 판 패턴은 제1 방향의 폭이 제2 방향의 폭보다 클 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제2 연결 배선의 길이는 제1 연결 배선의 길이보다 길 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 연결 배선은 적색 데이터 신호, 청색 데이터 신호 및 녹색 데이터 신호 중 어느 하나를 전달하는 데이터 배선일 수 있다.
본 발명의 또 다른 특징에 따르면, 서브 화소에 형성되는 서브 화소 회로는, 하나의 발광 소자, 구동 트랜지스터, 스토리지 커패시터 및 제1 트랜지스터 내지 제5 트랜지스터를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 구동 트랜지스터는 제1 노드에 연결되는 소스 전극, 제2 트랜지스터와 제4 트랜지스터에 연결되는 드레인 전극 및 제2 노드에 연결되는 게이트 전극을 포함하고, 제1 트랜지스터는 복수의 데이터 배선 중 어느 하나에 연결되는 소스 전극, 제1 노드에 연결되는 드레인 전극 및 스캔 신호 배선에 연결되는 게이트 전극을 포함하고, 제2 트랜지스터는 구동 트랜지스터의 드레인 전극에 연결되는 소스 전극, 제2 노드에 연결되는 드레인 전극 및 스캔 신호 배선에 연결되는 게이트 전극을 포함하고, 제3 트랜지스터는 고전위 전압 배선에 연결되는 소스 전극, 제1 노드에 연결되는 드레인 전극 및 발광 신호 배선에 연결되는 게이트 전극을 포함하고, 제4 트랜지스터는 구동 트랜지스터의 드레인 전극에 연결되는 소스 전극, 적어도 하나의 발광 소자에 연결되는 드레인 전극 및 발광 신호 배선에 연결되는 게이트 전극을 포함하고, 제5 트랜지스터는 초기화 전압 배선에 연결되는 소스 전극, 적어도 하나의 발광 소자에 연결되는 드레인 전극 및 스캔 신호 배선에 연결되는 게이트 전극을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제2 연결 배선은 초기화 전압 배선, 스캔 신호 배선, 발광 신호 배선, 저전위 전압 배선 및 고전위 전압 배선일 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 서브 화소는 제2-1 서브 화소, 제2-2 서브 화소, 제3-1 서브 화소 및 제3-2 서브 화소를 포함하고, 제2-1 서브 화소 및 제2-2 서브 화소가 제2 화소를 이루고, 제3-1 서브 화소 및 제3-2 서브 화소가 제3 화소를 이룰 수 있다.
본 발명의 또 다른 특징에 따르면, 제2 화소 및 제3 화소는 일 방향에 대하여 교번하여 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1-1 서브 화소는 적색 서브 화소이고, 제2-1 서브 화소는 청색 서브 화소이고, 제1-2 서브 화소는 녹색 서브 및 제2-2 서브 화소는 녹색 서브 화소일 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 서브 화소는 서로 다른 색의 광을 발광하는 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 포함하고, 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소는 서로 교번하여 배치될 수 있다.
본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 700: 표시 장치
111: 하부 기판
112: 상부 기판
120: 패턴층
121: 제1 판 패턴
122: 제1 배선 패턴
123: 제2 판 패턴
124: 제2 배선 패턴
141: 버퍼층
142: 게이트 절연층
143: 제1 층간 절연층
144: 제2 층간 절연층
145: 패시베이션층
146: 평탄화층
147: 뱅크
150: 스위칭 트랜지스터
160: 구동 트랜지스터
151, 161: 게이트 전극
152, 162: 액티브층
153: 소스 전극
154, 164: 드레인 전극
170: LED
171: n형층
172: 활성층
173: p형층
174: p전극
175: n전극
181: 제1 연결 배선
182: 제2 연결 배선
190: 충진층
Pa: 제1 화소
Pb: 제2 화소
Pc: 제3 화소
SP: 서브 화소
SP1: 제1 서브 화소
SP2: 제2 서브 화소
SP3: 제3 서브 화소
SP2-1: 제2-1 서브 화소
SP2-2: 제2-2 서브 화소
SP3-1: 제3-1 서브 화소
SP3-2: 제3-2 서브 화소
GD: 게이트 드라이버
DD: 데이터 드라이버
DP: 데이터 패드
PCB: 인쇄 회로 기판
PS: 파워 서플라이
AA: 표시 영역
NA: 비표시 영역
T1: 제1 트랜지스터
T2: 제2 트랜지스터
T3: 제3 트랜지스터
T4: 제4 트랜지스터
T5: 제5 트랜지스터
T6: 제6 트랜지스터
DT: 구동 트랜지스터
EM: 발광 신호
SCAN: 스캔 신호
SCAN1: 제1 스캔 신호
SCAN2: 제2 스캔 신호
LED: 발광 소자

Claims (12)

  1. 연신 가능한 하부 기판; 및
    상기 하부 기판 상에 배치되고, 복수의 판 패턴과 복수의 배선 패턴으로 구성되는 패턴층;
    상기 복수의 판 패턴과 1 대 1로 대응하도록 상기 복수의 판 패턴 각각의 상부에 배치되는 복수의 서브 화소; 및
    상기 복수의 배선 패턴 각각의 상부에 배치되어 서로 다른 인접한 상기 복수의 서브 화소를 연결하는 복수의 연결 배선을 포함하는, 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 서브 화소 각각에 연결되는 상기 복수의 연결 배선은 제1 방향으로 연장하는 제1 연결 배선 및 상기 제1 방향과 상이한 제2 방향으로 연장하는 복수의 제2 연결 배선을 포함하는, 표시 장치.
  3. 제2 항에 있어서,
    상기 복수의 판 패턴은 상기 제1 방향의 폭이 상기 제2 방향의 폭보다 큰, 표시 장치.
  4. 제2 항에 있어서,
    상기 복수의 제2 연결 배선의 길이는 상기 제1 연결 배선의 길이보다 긴, 표시 장치.
  5. 제2 항에 있어서,
    상기 제1 연결 배선은 적색 데이터 신호, 청색 데이터 신호 및 녹색 데이터 신호 중 어느 하나를 전달하는 데이터 배선인, 표시 장치.
  6. 제5 항에 있어서,
    상기 서브 화소에 형성되는 서브 화소 회로는, 하나의 발광 소자, 구동 트랜지스터, 스토리지 커패시터 및 제1 트랜지스터 내지 제5 트랜지스터를 포함하는, 표시 장치.
  7. 제6 항에 있어서,
    상기 구동 트랜지스터는 제1 노드에 연결되는 소스 전극, 상기 제2 트랜지스터와 상기 제4 트랜지스터에 연결되는 드레인 전극 및 제2 노드에 연결되는 게이트 전극을 포함하고,
    상기 제1 트랜지스터는 복수의 데이터 배선 중 어느 하나에 연결되는 소스 전극, 상기 제1 노드에 연결되는 드레인 전극 및 스캔 신호 배선에 연결되는 게이트 전극을 포함하고,
    상기 제2 트랜지스터는 상기 구동 트랜지스터의 드레인 전극에 연결되는 소스 전극, 상기 제2 노드에 연결되는 드레인 전극 및 상기 스캔 신호 배선에 연결되는 게이트 전극을 포함하고,
    상기 제3 트랜지스터는 고전위 전압 배선에 연결되는 소스 전극, 상기 제1 노드에 연결되는 드레인 전극 및 발광 신호 배선에 연결되는 게이트 전극을 포함하고,
    상기 제4 트랜지스터는 상기 구동 트랜지스터의 드레인 전극에 연결되는 소스 전극, 상기 적어도 하나의 발광 소자에 연결되는 드레인 전극 및 상기 발광 신호 배선에 연결되는 게이트 전극을 포함하고,
    상기 제5 트랜지스터는 초기화 전압 배선에 연결되는 소스 전극, 상기 적어도 하나의 발광 소자에 연결되는 드레인 전극 및 상기 스캔 신호 배선에 연결되는 게이트 전극을 포함하는, 표시 장치.
  8. 제7 항에 있어서,
    상기 복수의 제2 연결 배선은 상기 초기화 전압 배선, 상기 스캔 신호 배선, 상기 발광 신호 배선, 저전위 전압 배선 및 상기 고전위 전압 배선인, 표시 장치.
  9. 제1 항에 있어서,
    상기 복수의 서브 화소는 제2-1 서브 화소, 제2-2 서브 화소, 제3-1 서브 화소 및 제3-2 서브 화소를 포함하고,
    상기 제2-1 서브 화소 및 상기 제2-2 서브 화소가 제2 화소를 이루고,
    상기 제3-1 서브 화소 및 상기 제3-2 서브 화소가 제3 화소를 이루는, 표시 장치.
  10. 제9 항에 있어서,
    상기 제2 화소 및 상기 제3 화소는 일 방향에 대하여 교번하여 배치되는, 표시 장치.
  11. 제9 항에 있어서,
    상기 제2-1 서브 화소는 적색 서브 화소이고,
    상기 제3-1 서브 화소는 청색 서브 화소이고,
    상기 제2-2 서브 화소는 녹색 서브 및 상기 제3-2 서브 화소는 녹색 서브 화소인, 표시 장치.
  12. 제1 항에 있어서,
    상기 복수의 서브 화소는 서로 다른 색의 광을 발광하는 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 포함하고,
    상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소는 서로 교번하여 배치되는, 표시 장치.
KR1020210194664A 2021-12-31 2021-12-31 표시 장치 KR20230103640A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210194664A KR20230103640A (ko) 2021-12-31 2021-12-31 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210194664A KR20230103640A (ko) 2021-12-31 2021-12-31 표시 장치

Publications (1)

Publication Number Publication Date
KR20230103640A true KR20230103640A (ko) 2023-07-07

Family

ID=87154355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210194664A KR20230103640A (ko) 2021-12-31 2021-12-31 표시 장치

Country Status (1)

Country Link
KR (1) KR20230103640A (ko)

Similar Documents

Publication Publication Date Title
CN112927609B (zh) 可拉伸显示装置
KR20210054323A (ko) 스트레쳐블 표시 장치
KR20200124852A (ko) 스트레쳐블 표시 장치
US20220139888A1 (en) Display device
KR20210011835A (ko) 스트레쳐블 표시 장치
US20220165720A1 (en) Stretchable display device
KR20210079850A (ko) 스트레쳐블 표시 장치
KR20230103640A (ko) 표시 장치
CN114373385B (zh) 可伸展显示装置
US11874705B2 (en) Display device
US20230206843A1 (en) Display device
US20240097092A1 (en) Display device
US20240047444A1 (en) Display device
US20240136363A1 (en) Pixel and display device including the same
US20240113134A1 (en) Display device
US20240153969A1 (en) Display device
KR20230103584A (ko) 표시 장치
KR20220057124A (ko) 표시 장치
KR20230102394A (ko) 표시 장치
CN117460326A (zh) 显示装置
KR20220071060A (ko) 표시 장치
KR20230102203A (ko) 표시 장치
KR20230089962A (ko) 표시 장치
KR20230100996A (ko) 표시 장치
KR20220057103A (ko) 표시 장치