CN117460326A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117460326A
CN117460326A CN202310876120.7A CN202310876120A CN117460326A CN 117460326 A CN117460326 A CN 117460326A CN 202310876120 A CN202310876120 A CN 202310876120A CN 117460326 A CN117460326 A CN 117460326A
Authority
CN
China
Prior art keywords
pattern
patterns
plate
line
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310876120.7A
Other languages
English (en)
Inventor
李秉炫
李仙花
李钟范
李昭易
金世恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN117460326A publication Critical patent/CN117460326A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示装置包括：包括有效区域和非有效区域并被配置为可拉伸的下基板；设置在下基板上并包括形成在非有效区域中的多个第二板图案和多个第二线图案的图案层；以及形成在多个第二板图案上的电源。这些电源包括设置在不同层上的第一电源图案和第二电源图案。多个电源中相邻的电源通过电源线相互电连接。第一电源图案和第二电源图案中的每一个都包括至少一个板状电极。

Description

显示装置
对相关申请的交叉引用
本申请要求获得2022年7月25日在大韩民国提交的第10-2022-0091888号韩国专利申请的利益和优先权，该申请的全部内容通过参考在此被明确纳入本申请中。
技术领域
本公开涉及一种显示装置，更具体地涉及一种可拉伸的显示装置。
背景技术
用于计算机显示器、电视、移动电话等的显示装置包括自身发光的有机发光显示器(OLED)、需要独立光源的液晶显示器(LCD)等。
这样的显示装置正被应用于越来越多的各种应用领域，不仅包括计算机显示器和电视，还包括个人移动设备，因此，正在研究在具有宽广的有效区域的同时具有减少的体积和重量的显示装置。
最近，作为下一代显示装置，一种通过在作为柔性材料例如塑料的柔性基板上形成显示单元、线等而被制造成在特定方向上可拉伸并且可改变成各种形状的显示装置已经受到相当大的关注。
发明内容
本公开的一方面是提供一种其中各线即使在其被反复拉伸时也不会被损坏的显示装置。
本公开的另一方面是提供一种其所有区域都能被双轴方向拉伸的显示装置。
本公开的还另一方面是提供一种能够防止线在揭开(lift-off)过程中被撕下的显示装置。
本公开的又另一方面是提供一种能够防止驱动电压下降的显示装置。
本公开的目的不限于上述目的，而且本领域技术人员可以从以下描述中清楚地理解其他未提及的目的。
根据本公开的一个示例性实施例的显示装置包括：下基板，该下基板包括有效区域和非有效区域并被配置为可拉伸的；设置在下基板上的图案层，该图案层包括形成在有效区域中的多个第一板图案和多个第一线图案，以及形成在非有效区域中的多个第二板图案和多个第二线图案；形成在所述多个第一板图案上的多个像素；连接所述多个像素的多个第一连接线；形成在所述多个第二板图案上的栅极驱动器；形成在所述多个第二板图案上的电源；设置在非有效区域中的多个第二连接线；以及覆盖栅极驱动器、电源和多个像素并被配置为可拉伸的上基板，其中非有效区域包括位于有效区域之外的第一区域、位于第一区域之外并在其中设置有多个栅极驱动器的第二区域以及位于第二区域之外并在其中设置有多个电源的第三区域，并且其中设置在第一区域中的多个第二连接线通过锚孔与设置在与多个第二连接线不同的层上的金属图案接触。
根据本公开的另一示例性实施例的显示装置包括柔性基板、形成在柔性基板上的多个刚性图案、形成在多个刚性图案中彼此间隔开的多个第一板图案上的多个像素、以及形成在多个刚性图案中彼此间隔开的多个第二板图案的一部分上的电源，其中电源被配置为包括在第一方向和第二方向上彼此间隔开并向多个像素提供驱动电压的电源块。
根据本公开的又另一示例性实施例的显示装置包括下基板，所述下基板包括有效区域和非有效区域并配置为可拉伸的；以及设置在下基板上的图案层，所述图案层包括形成在有效区域中的多个第一板图案和多个第一线图案，以及形成在非有效区域中的多个第二板图案和多个第二线图案。显示装置进一步包括形成在所述多个第一板图案上的多个像素；连接所述多个像素的多个第一连接线；形成在所述多个第二板图案上的栅极驱动器；形成在所述多个第二板图案上的电源；设置在非有效区域中的多个第二连接线；以及覆盖栅极驱动器、电源和多个像素并配置为可拉伸的上基板。非有效区域包括位于有效区域之外的第一区域、位于第一区域之外并具有设置在其中的多个栅极驱动器的第二区域以及位于第二区域之外并具有设置在其中的多个电源的第三区域，其中所述多个电源包括设置在不同层上的第一电源图案和第二电源图案，其中所述多个电源中的相邻电源通过电源线彼此电连接，并且其中第一电源图案和第二电源图案中的每个都包括至少一个板状电极。
根据本公开的又另一示例性实施例的显示装置包括在基板上的多个第一板图案和多个第二板图案；连接到第二板图案的多个线图案；位于线图案上的电源线；被配置为包括第二板图案上的至少一层的第一电源图案；第一电源图案上的绝缘层；以及被配置为包括绝缘层上的至少一层的第二电源图案，其中电源线直接连接到第二电源图案，其中第二电源图案进一步包括打开绝缘层的至少一个连接部分，以及其中电源线通过打开的绝缘层中的至少一个接触孔电连接至第一电源图案。
各示例性实施例的其他详细事项被包括在详细描述和附图中。
根据本公开，通过在第二板图案中沿着缓冲线形成用于缓冲线的锚孔，可以稳定地保证显示装置的拉伸可靠性。
根据本公开，通过经由锚孔固定缓冲线，在揭开(lift off)过程中显示装置不能被损坏。
根据本公开，由于非有效区域在双轴方向上可拉伸，显示装置的可用性可以被改善。
根据本公开，电源可以包括在电源块之间电连接的附加电源块，从而使驱动电压的下降最小化。
根据本公开的效果不限于上述举例的内容，更多的各种效果被包括在本说明书中。
附图说明
图1是根据本公开的一个示例性实施例的显示装置的平面图。
图2是根据本公开的示例性实施例的显示装置的有效区域的放大平面图。
图3是沿图2所示的切割线III-III′截取的横截面图。
图4是沿图2所示的切割线IV-IV′截取的横截面图。
图5是沿图2所示的切割线V-V′截取的横截面图。
图6是根据本公开的示例性实施例的显示装置的子像素的电路图。
图7是根据本公开的示例性实施例的显示装置的非有效区域的放大平面图。
图8是根据本公开的示例性实施例的显示装置的第一区域的放大平面图。
图9是沿图8所示的切割线IX-IX′截取的横截面图。
图10是根据本公开的示例性实施例的显示装置的第三区域的放大平面图。
图11是沿图10中所示的切割线XI-XI'截取的横截面图。
图12是根据本公开的另一示例性实施例沿图10中所示的切割线XI-XI′截取的横截面图。
图13是根据本公开的又一示例性实施例沿图10所示的切割线XI-XI′截取的横截面图。
具体实施方式
本公开的优点和特征以及实现这些优点和特征的方法将通过参考下面与附图一起详细描述的示例性实施例而清楚。然而，本公开并不局限于本文所披露的示例性实施例，而是将以各种形式实施。示例性实施例仅以举例的方式提供，以便本领域技术人员能够充分理解本公开的披露内容和本公开的范围。
附图中为描述本公开的示例性实施例而说明的形状、尺寸、比率、角度、数量等仅仅是示例，并且本公开不限于此。在整个说明书中，类似的参考数字一般表示类似的元件。此外，在本公开的以下描述中，可以省略对已知相关技术的详细解释，以避免不必要地掩盖本公开内容的主题。本文使用的术语，如“包括”、“具有”和“由…组成”，一般旨在允许添加其他部件，除非这些术语与“仅”字一起使用。任何对单数的提及可包括复数，除非明确说明。
即使没有明确说明，部件也被解释为包括普通误差范围。
当使用诸如“上”、“上方”、“之下”和“紧邻”等术语描述两个部件之间的位置关系时，一个或多个部件可以被定位在这两个部件之间，除非这些术语与术语“立即”或“直接”一起使用。
当一个元件或层被设置在另一个元件或层上时，所述一个元件或层可以直接位于所述所述另一个元件或层上，或者其他元件可以夹置于其间。
尽管术语“第一”、“第二”等被用于描述各种元件，但这些元件并不被这些术语所限制。这些术语只是用于将一个部件与其他部件区分开来。因此，在本公开的技术概念中，下面要提到的第一部件可能是第二部件。
当使用本公开中提到的术语“连接”或“接触”时，一个或多个部件可以被定位在这两个部件之间，并且这两个部件可以彼此连接或接触，除非该术语与术语“立即”或“直接”一起使用。
类似的参考数字在整个说明书中通常表示类似的元件。
为了描述的方便，图中示出了每个部件的尺寸和厚度，并且本公开内容不限于所示部件的尺寸和厚度。
本公开的各种实施例的特征可以部分地或完全地相互附接或结合，并且可以以技术上的各种方式进行联锁和操作，并且各实施例可以独立地或相互关联地执行。
下面，将参照附图详细描述根据本公开的示例性实施例的显示装置。
根据本公开的示例性实施例的显示装置是即使它被弯曲或拉伸时也能够显示图像的显示装置，并且也可以被称为可拉伸显示装置或柔性显示装置。与传统的、典型的显示装置相比，该显示装置可以有更高的灵活性和可伸展性。因此，用户可以弯曲或拉伸显示装置，并且显示装置的形状可以根据用户的操作自由改变。例如，当用户抓住并拉动显示装置的一端时，显示装置可以被用户在拉动的方向上拉伸。如果用户将显示装置放在一个不平整的外表面上，显示装置可以被设置成根据该外表面的形状弯曲。当由用户施加的力被移除时，显示装置可以恢复到其原始形状。
<可拉伸的基板和图案层>。
图1是根据本公开的一个示例性实施例的显示装置的平面图。
图2是根据本公开的示例性实施例的显示装置的有效区域的放大平面图。具体而言，图2是图1中所示的区域A的放大平面图。
图3是沿图2所示的切割线III-III′截取的横截面图。
参照图1，根据本公开的一个示例性实施例的显示装置100可以包括下基板111、图案层120、多个像素PX、栅极驱动器GD、数据驱动器DD和电源PS。并且，参考图3，根据本公开的示例性实施例的显示装置100可以进一步包括填充层190和上基板112。
下基板111是用于支撑和保护显示装置100的各种部件的基板。此外，上基板112是用于覆盖和保护显示装置100的各种部件的基板。也就是说，下基板111是支撑在其上形成像素PX、栅极驱动器GD和电源PS的图案层120的基板。此外，上基板112是覆盖像素PX、栅极驱动器GD和电源PS的基板。
下基板111和上基板112中的每一个都是可延展基板，且可以由可弯曲或拉伸的绝缘材料形成。例如，下基板111和上基板112中的每一个可以由硅橡胶如聚二甲基硅氧烷(PDMS)或弹性体如聚氨酯(PU)、聚四氟乙烯(PTFE)或类似材料形成，因此，可以具有柔性特性。此外，下基板111和上基板112的材料可以是相同的，但不限于此，且可以进行各种改性。
下基板111和上基板112中的每一个是可延展基板，并且可以是可逆可膨胀和可收缩的。因此，下基板111可以被称为下可拉伸基板、下柔性基板、下可延伸基板、下可延展基板、第一可拉伸基板、第一柔性基板、第一可延伸基板或第一可延展基板，而上基板112可以被称为上可拉伸基板、上柔性基板、上可延伸基板、上可延展基板、第二可拉伸基板、第二柔性基板、第二可延伸基板或第二可延展基板。进一步地，下基板111和上基板112的弹性模量可以是几MPa到几百MPa。此外，下基板111和上基板112的延性断裂率可以是100％或更高。这里，延性断裂率指的是被拉伸的物体被折断或裂开时的拉伸率。下基板111的厚度可以是10μm至1mm，但不限于此。
下基板111可以具有有效区域AA和围绕有效区域AA的非有效区域NA。
有效区域AA是在显示装置100上显示图像的区域。多个像素PX被设置在有效区域AA中。此外，每个像素PX可以包括显示元件和用于驱动显示元件的各种驱动元件。各种驱动元件可以指至少一个薄膜晶体管TFT和电容器，但不限于此。此外，多个像素PX中的每一个可以被连接至各种线。例如，多个像素PX中的每一个可以连接到如栅极线、数据线、高电位电源线、低电位电源线、参考电压线等等。
非有效区域NA是不显示图像的区域。非有效区域NA可以是与有效区域AA相邻设置并围绕有效区域AA的一个区域。然而，本公开不限于此，且非有效区域NA对应于下基板111的不包括有效区域AA的区域，并且可以被改变和分离成各种形状。用于驱动设置在有效区域AA中的多个像素PX的部件被设置在非有效区域NA中。栅极驱动器GD和电源PS可以被设置在非有效区域NA中。此外，连接到栅极驱动器GD和数据驱动器DD的多个焊盘可被设置在非有效区域NA中，并且每个焊盘可被连接到有效区域AA中的多个像素PX中的每个。
在下基板111上，可以设置由具有低于下基板111的柔性的塑料材料形成的图案层120。例如，图案层120可以由聚酰亚胺(PI)、聚丙烯酸酯、聚乙酸酯或类似物形成。
图案层120可以包括设置在有效区域AA中的多个第一板图案121和多个第一线图案122以及设置在非有效区域NA中的多个第二板图案123和多个第二线图案124。
多个第一板图案121可以被设置在下基板111的有效区域AA中。多个像素PX被形成在多个第一板图案121上。此外，多个第二板图案123被设置在下基板111的非有效区域NA。此外，栅极驱动器GD和电源PS被形成在多个第二板图案123上。
如上所述的多个第一板图案121和多个第二板图案123可以以彼此间隔开的岛的形式设置。多个第一板图案121和多个第二板图案123中的每一个可以被单独分开。因此，多个第一板图案121和多个第二板图案123可被称为第一岛图案和第二岛图案，或第一个体图案和第二个体图案。被设置成相互隔开的第一板图案121可以通过第一线图案122连接。另外，在非有效区域NA中，被设置成彼此间隔开的第二板图案123可以通过第二线图案124连接。
具体而言，设置在非有效区域NA中的多个第二板图案123包括在其中设置有锚孔的多个第一子板图案123a、在其中设置有栅极驱动器GD的多个第二子板图案123b以及在其中设置有电源PS的多个第三子板图案123c。
更具体地说，如图1所示，多个第一子板图案123a可以在第一方向X上与有效区域AA相邻而在第二方向Y上相互间隔地设置。即，第一子板图案123a可以设置在有效区域AA的在第一方向X上的两侧上。然而，本公开不限于此，并且第一子板图案123a可以仅设置在有效区域AA的在第一方向X上的一侧。而且，用于束缚多个连接线的锚孔可以设置在多个第一子板图案123a上。
并且，多个第二子板图案123b可以在第一方向X上与多个第一子板图案123a相邻地设置，并且在第二方向Y上彼此间隔开来。即，多个第二子板图案123b可以设置在多个第一子板图案123a的在第一方向X上的两侧上，但是，本公开不限于此，多个第二子板图案123b可以仅设置在多个第一子板图案123a的一侧上。
此外，栅极驱动器GD可以被安装在多个第二子板图案123b上。栅极驱动器GD可以在第一板图案121上的各种元件被制造时以“栅极在面板中”(GIP)方法形成在第二子板图案123b上。因此，构成栅极驱动器GD的各种电路元件，如各种晶体管、电容器和线，可以被设置在多个第二子板图案123b上。然而，本公开并不局限于此，栅极驱动器GD可以用“薄膜上的芯片”(COF)方法安装。
而且，多个第三子板图案123c可以在第一方向X上与多个第二子板图案123b相邻地设置，并且在第二方向Y上彼此间隔开。也就是说，多个第三子板图案123c可以设置在多个第二子板图案123b的在第一方向X上的两侧。然而，本公开并不局限于此，且第三子板图案123c可以仅设置在多个第二子板图案123b的在第一方向X上的一侧。此外，电源PS可以安装在多个第三子板图案123c上。电源PS可以作为在制造第一板图案121上的各种部件时被图案化的多个电源块被形成在第三子板图案123c上。相应地，设置在不同层上的电源块可以被设置在第三子板图案123c上。
参照图1，多个第一子板图案123a的尺寸可以比多个第一板图案121的尺寸小。具体而言，多个第一子板图案123a中的每个的尺寸可以小于多个第一板图案121中的每个的尺寸。如上所述，锚孔AH被设置在多个第一子板图案123a中的相应第一子板图案中。由于锚孔AH所占据的区域小于像素PX所占据的区域，多个第一子板图案123a中的每一个的尺寸可以小于多个第一板图案121中的每一个的尺寸。
另外，多个第二子板图案123b的尺寸可以大于多个第一板图案121的尺寸。具体而言，多个第二子板图案123b中的每个的尺寸可以大于多个第一板图案121中的每个的尺寸。如上所述，栅极驱动器GD可以设置在多个第二子板图案123b的每一个上，并且栅极驱动器GD的一个级段(stage)可以设置在多个第二子板图案123b的每一个上。因此，由于构成栅极驱动器的一个级段的各种电路元件所占用的面积相对大于像素PX所占用的面积，多个第二子板图案123b中的每一个的尺寸可以大于第一板图案121中的每一个的尺寸。
在图1中，多个第二板图案123被示意为在非有效区域NA中设置在第一方向X上的两侧，但是本公开内容不限于此，并且多个第二板图案123可以被设置在非有效区域NA的任何区域。此外，尽管多个第一板图案121和多个第二板图案123被例示为四角形，但本公开不限于此，并且多个第一板图案121和多个第二板图案123可改变为各种形状。
参照图1和图3，图案层120可以进一步包括设置在有效区域AA的多个第一线图案122和设置在非有效区域NA的多个第二线图案124。
多个第一线图案122可以被设置在有效区域AA中。而且，多个第一线图案122是连接彼此相邻的第一板图案121的图案，并且可以被称为第一连接图案。也就是说，多个第一线图案122被设置在多个第一板图案121之间。
多个第二线图案124可以被设置在非有效区域NA中。而且，多个第二线图案124可以连接彼此相邻的第二板图案123以及连接彼此相邻的第一板图案121和第二板图案123。例如，多个第二线图案124可以连接位于有效区域AA的边缘的第一板图案121和在非有效区域NA中与第一板图案121相邻设置的第二板图案123。另外，多个第二线图案124可以是连接彼此相邻的多个第二板图案123的图案。因此，多个第二线图案124可以被称为第二连接图案。也就是说，多个第二线图案124被设置在彼此相邻的第一板图案121和第二板图案123之间。而且，多个第二线图案124被设置在彼此相邻的多个第二板图案123之间。
参照图1，多个第一线图案122和多个第二线图案124具有波浪形。例如，多个第一线图案122和多个第二线图案124可以具有正弦波形状。然而，多个第一线图案122和多个第二线图案124的形状并不限于此。例如，多个第一线图案122和多个第二线图案124可以以之字形方式延伸。另外，多个第一线图案122和多个第二线图案124的形状可以有各种形状，例如多个菱形基板通过在其顶点连接而延伸的形状。图1中例示的多个第一线图案122和第二线图案124的数量和形状是示例性地提供的，并且多个第一线图案122和第二线图案124的数量和形状可以根据设计不同地改变。
此外，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124是刚性的图案。也就是说，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124与下基板111和上基板112相比可以是刚性的。也就是说，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124的弹性模量可以高于下基板111的弹性模量。弹性模量是一个代表对施加至基板的应力的变形率的参数。当弹性模量相对较高时，硬度可能相对较高。因此，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可分别被称为多个第一刚性图案、多个第二刚性图案、多个第三刚性图案和多个第四刚性图案。多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124的弹性模量可以为下基板111和上基板112的弹性模量的1000倍，但本公开不限于此。
作为多个刚性基板的多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以由具有低于下基板111和上基板112的柔性的塑料材料形成。例如，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以由例如聚酰亚胺(PI)、聚丙烯酸酯或聚乙酸酯形成。在这种情况下，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以由相同的材料形成，但是它们不限于此，可以由不同的材料形成。
在一些实施例中，下基板111可以被限定为包括多个第一下图案和第二下图案。多个第一下图案可以设置在下基板111的与多个第一板图案121和多个第二板图案123重叠的区域中。第二下图案可以被设置在多个第一板图案121和多个第二板图案123被设置的区域之外的区域中，或者可以被设置在显示装置100的整个区域中。
另外，上基板112可以被限定为包括多个第一上图案和第二上图案。多个第一上图案可以被设置在上基板112的与多个第一板图案121和多个第二板图案123重叠的区域中。第二上图案可以被设置在除设置多个第一板图案121和多个第二板图案123的区域之外的区域中，或者可以被设置在显示装置100的整个区域中。
在这种情况下，多个第一下图案和第一上图案的弹性模量可以高于第二下图案和第二上图案的弹性模量。例如，多个第一下图案和多个第一上图案可以由与多个第一板图案121和多个第二板图案123相同的材料形成，并且第二下图案和第二上图案可以由具有比多个第一板图案121和多个第二板图案123的弹性模量低的弹性模量的材料形成。
即，第一下图案和第一上图案可以由聚酰亚胺(PI)、聚丙烯酸酯、聚乙酸酯等形成，而第二下图案和第二上图案可以由硅橡胶如聚二甲基硅氧烷(PDMS)或弹性体如聚氨酯(PU)、聚四氟乙烯(PTFE)等形成。
<非有效区域驱动元件>。
栅极驱动器GD是向设置在有效区域AA中的多个像素PX提供栅极电压的部件。栅极驱动器GD包括在多个第二板图案123的第二子板图案123b上形成的多个级段，并且栅极驱动器GD的相应级段可以通过多个栅极连接线彼此电连接。因此，从任何一级段输出的栅极电压可以被传送到另一级段。此外，相应级段可依次向连接到相应级段的多个像素PX提供栅极电压。
电源PS可以连接到栅极驱动器GD并提供栅极驱动电压和栅极时钟电压。此外，电源PS可以连接到多个像素PX并向多个像素PX中的每个像素提供像素驱动电压。另外，电源PS可以形成在多个第二板图案123的第三子板图案123c上。也就是说，电源PS可以形成在第二板图案123上，与栅极驱动器GD相邻。而且，形成在多个第三子板图案123c上的各电源PS可以电连接至栅极驱动器GD和多个像素PX。也就是说，形成在多个第三子板图案123c上的多个电源PS可以通过栅极电源连接线和像素电源连接线连接。相应地，多个电源PS中的每一个可以提供栅极驱动电压、栅极时钟电压和像素驱动电压。
印刷电路板PCB是将用于驱动显示元件的信号和电压从控制单元传输到显示元件的部件。相应地，印刷电路板PCB也可以被称为驱动基板。控制单元如IC芯片或电路可以安装在印刷电路板PCB上。此外，存储器、处理器或类似物可以被安装在印刷电路板PCB上。此外，设置在显示装置100中的印刷电路板PCB可以包括可拉伸区域和不可拉伸区域，以确保可拉伸性。另外，在不可拉伸区域中，可以安装IC芯片、电路、存储器、处理器等，在可拉伸区域中，可以设置与IC芯片、电路、存储器和处理器电连接的线。
数据驱动器DD是向设置在有效区域AA中的多个像素PX提供数据电压的部件。数据驱动器DD可以被配置为IC芯片的形式，因此也可以被称为数据集成电路D-IC。此外，数据驱动器DD可以安装在印刷电路板PCB的非拉伸区域中。也就是说，数据驱动器DD可以以“板上芯片”(COB)的形式安装在印刷电路板PCB上。尽管在图1中，例示了数据驱动器DD以“板上芯片”(COB)的方式安装，但本公开不限于此，数据驱动器DD可以以“薄膜上芯片”(COF)、“玻璃上芯片”(COG)、“带载封装”(TCP)方式或类似方式安装。
另外，尽管在图1中示出，一个数据驱动器DD被设置成与设置在有效区域AA中的一列第一板图案121对应，但本公开不限于此。也就是说，一个数据驱动器DD可以被设置为对应于多列第一板图案121。
下面，一起参考图4和图5，以更详细地描述根据本公开的一个示例性实施例的显示装置100的有效区域AA。
<有效区域的平面和横截面结构>。
图4是沿图2所示的切割线IV-IV′截取的横截面图。
图5是沿图2所示的切割线V-V′截取的横截面图。
为了方便解释，图1至图3被一起参考。
参照图1和图2，多个第一板图案121在有效区域AA中被设置在下基板111上。多个第一板图案121被设置成在下基板111上彼此间隔开。例如，如图1所示，多个第一板图案121可以以矩阵形式设置在下基板111上，但不限于此。
参照图2和图3，包括多个子像素SPX的像素PX被设置在第一板图案121上。而且，每个子像素SPX可以包括作为显示元件的发光元件170，以及用于驱动发光元件170的驱动晶体管160和开关晶体管150。然而，子像素SPX中的显示元件不限于发光元件，可以是有机发光二极管。此外，多个子像素SPX可以包括红色子像素、绿色子像素和蓝色子像素，但不限于此。多个子像素SPX的颜色可以根据需要不同地改变。
多个子像素SPX可以被连接到多个像素连接线181和182。即，多个子像素SPX可以电连接至沿第一方向X延伸的第一像素连接线181。同样，多个子像素SPX可以电连接至沿第二方向Y延伸的第二像素连接线182。
同时，设置在有效区域AA中的多个像素连接线181和182可以被称为第一连接线，而设置在非有效区域NA中的缓冲线、栅极连接线或电源线可以被称为第二连接线。
下面，将参照图3详细描述有效区域AA的横截面结构。
参照图3，多个无机绝缘层被设置在多个第一板图案121上。例如，多个无机绝缘层可以包括缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145。然而，本公开并不限于此。各种无机绝缘层可以进一步设置在多个第一板图案121上。作为无机绝缘层的缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145中的一个或多个可以从其中省略。
具体而言，缓冲层141被设置在多个第一板图案121上。缓冲层141形成在多个第一板图案121上，以保护显示装置100的各种部件免受水分(H2O)、氧气(O2)或类似物从下基板111和多个第一板图案121的外部渗入。缓冲层141可由绝缘材料形成。例如，缓冲层141可以形成为单层或多层的氮化硅(SiNx)、氧化硅(SiOx)、氧氮化硅(SiON)等。然而，缓冲层141可以根据显示装置100的结构或特性而省略。
在有效区域AA中，缓冲层141可以仅形成在下基板111与多个第一板图案121重叠的区域中。如上所述，缓冲层141可以由无机材料形成。因此，缓冲层141在显示装置100被拉伸时可能很容易被损坏，例如容易破裂。因此，在有效区域AA中，缓冲层141可以不形成在多个第一板图案121之间的区域。缓冲层141可以被图案化为多个第一板图案121的形状，并且仅形成在多个第一板图案121的上部上。
此外，在非有效区域AA中，缓冲层141可以仅形成在下基板111与多个第二板图案123重叠的区域中。如上所述，缓冲层141可以由无机材料形成。因此，缓冲层141在显示装置100被拉伸时可能很容易被损坏，例如容易破裂。因此，在非有效区域AA中，缓冲层141可以不形成在多个第二板图案123之间的区域。缓冲层141可以被图案化为多个第二板图案123的形状，并且仅形成在多个第二板图案123的上部上。
以这种方式，缓冲层141可以仅形成在下基板111与多个第一板图案121和多个第二板图案123重叠的区域中。如上所述，由于缓冲层141可以由无机材料形成，因此在显示装置100被拉伸时，它可能容易被损坏，例如容易破裂。因此，缓冲层141可以不形成在多个第一板图案121和多个第二板图案123之间的区域中。缓冲层141可以被图案化成多个第一板图案121和多个第二板图案123的形状，并且仅形成在多个第一板图案121和多个第二板图案123的上部上。因此，在根据本公开的一个示例性实施例的显示装置100中，缓冲层141仅形成在缓冲层141与作为刚性基板的多个第一板图案121和多个第二板图案123重叠的区域中，从而，即使在显示装置100被变形，例如被弯曲或拉伸时，也可以防止显示装置100的各种部件的损坏。
参照图3，包括栅电极151、有源层152、源电极153和漏电极154的开关晶体管150，以及包括栅电极161、有源层162、源电极和漏电极164的驱动晶体管160形成在缓冲层141上。
首先，参考图3，开关晶体管150的有源层152和驱动晶体管160的有源层162被设置在缓冲层141上。例如，开关晶体管150的有源层152和驱动晶体管160的有源层162中的每个可以由氧化物半导体形成。或者，开关晶体管150的有源层152和驱动晶体管160的有源层162可以由非晶硅(a-Si)、多晶硅(poly-Si)、有机半导体或类似材料形成。
栅极绝缘层142被设置在开关晶体管150的有源层152和驱动晶体管160的有源层162上。栅极绝缘层142被配置为将开关晶体管150的栅电极151与开关晶体管150的有源层152电绝缘，并且将驱动晶体管160的栅电极161与驱动晶体管160的有源层162电绝缘。此外，栅极绝缘层142可以由绝缘材料形成。例如，栅极绝缘层142可以形成为单层的氮化硅(SiNx)或氧化硅(SiOx)或多层的氮化硅(SiNx)或氧化硅(SiOx)，但不限于此。
开关晶体管150的栅电极151和驱动晶体管160的栅电极161被设置在栅极绝缘层142上。开关晶体管150的栅电极151和驱动晶体管160的栅电极161被设置为在栅极绝缘层142上彼此间隔开。进一步地，开关晶体管150的栅电极151与开关晶体管150的有源层152重叠，并且驱动晶体管160的栅电极161与驱动晶体管160的有源层162重叠。
开关晶体管150的栅电极151和驱动晶体管160的栅电极161中的每一个可以由各种金属材料中的任何一种形成，例如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)，或其中两个或更多个的合金，或其多层，但本公开不限于此。
第一层间绝缘层143被设置在开关晶体管150的栅电极151和驱动晶体管160的栅电极161上。第一层间绝缘层143将驱动晶体管160的栅电极161和中间金属层IM绝缘。第一层间绝缘层143也可以像缓冲层141那样由无机材料形成。例如，第一层间绝缘层143可以形成为单层氮化硅(SiNx)或氧化硅(SiOx)或多层氮化硅(SiNx)或氧化硅(SiOx)，但不限于此。
中间金属层IM被设置在第一层间绝缘层143上。此外，中间金属层IM与驱动晶体管160的栅电极161重叠。因此，在中间金属层IM与驱动晶体管160的栅电极161重叠的区域内形成有存储电容器。具体来说，驱动晶体管160的栅电极161、第一层间绝缘层143和中间金属层IM形成了存储电容器。然而，设置中间金属层IM的区域并不限于此。中间金属层IM可以以各种方式与另一电极重叠以形成存储电容器。
中间金属层IM可以由各种金属材料中的任何一种形成，例如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)，或其中两种或更多种的合金，或其多层，但本公开不限于此。
第二层间绝缘层144被设置在中间金属层IM上。第二层间绝缘层144将开关晶体管150的栅电极151与开关晶体管150的源电极153和漏电极154绝缘。另外，第二层间绝缘层144还将中间金属层IM与驱动晶体管160的源电极和漏电极164绝缘。第二层间绝缘层144也可以像缓冲层141一样由无机材料形成。例如，第二层间绝缘层144可以形成为单层氮化硅(SiNx)或氧化硅(SiOx)或多层氮化硅(SiNx)或氧化硅(SiOx)，但不限于此。
开关晶体管150的源电极153和漏电极154被设置在第二层间绝缘层144上。而且，驱动晶体管160的源电极和漏电极164被设置在第二层间绝缘层144上。开关晶体管150的源电极153和漏电极154被设置成在同一层上相互隔开。此外，尽管图3没有说明驱动晶体管160的源电极，但驱动晶体管160的源电极也被设置成与驱动晶体管160的漏电极164在同一层上相隔开。在开关晶体管150中，源电极153和漏电极154可以电连接到有源层152，以便与有源层152接触。另外，在驱动晶体管160中，源电极和漏电极164可以电连接至有源层162，以便与有源层162接触。进一步地，开关晶体管150的漏电极154可以通过接触孔电连接到驱动晶体管160的栅电极161以与驱动晶体管160的栅电极161接触。
源电极153和漏电极154和164可以由各种金属材料中的任何一种形成，例如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)，或其中两种或更多种的合金，或其多层，但本公开不限于此。
进一步，在本公开中，驱动晶体管160被描述为具有共面结构，但是也可以使用具有交错结构或类似结构的各种类型的晶体管。
可以在第二层间绝缘层144上设置栅极焊盘GP和数据焊盘DP。
具体而言，参照图4，栅极焊盘GP用于将栅极电压传递给多个子像素SPX。栅极焊盘GP通过接触孔CH连接到第一像素连接线181。此外，从第一像素连接线181提供的栅极电压可通过形成在第一板图案121上的线从栅极焊盘GP传输到开关晶体管150的栅电极151。
此外，数据焊盘DP是用于将数据电压传输到多个子像素SPX的焊盘。数据焊盘DP通过接触孔CH连接到第二像素连接线182。此外，从第二像素连接线182提供的数据电压可以通过形成在第一板图案121上的线从数据焊盘DP传输到开关晶体管150的源电极153。
栅极焊盘GP和数据焊盘DP可以由与源电极153和漏电极154和164相同的材料形成，但不限于此。
参考图3，钝化层145形成在开关晶体管150和驱动晶体管160上。也就是说，钝化层145覆盖开关晶体管150和驱动晶体管160，以保护开关晶体管150和驱动晶体管160免受水分、氧气等的渗透。钝化层145可以由无机材料形成，并形成为单层或多层，但不限于此。
而且，栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145可以被图案化且仅形成在它们与多个第一板图案121重叠的区域中。栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145也可以像缓冲层141一样由无机材料形成。因此，栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145在显示装置100被拉伸时可能很容易被损坏，例如容易破裂。因此，栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145可以不形成在多个第一板图案121之间的区域中，并且可以被图案化为多个第一板图案121的形状并且只形成在多个第一板图案121的上部上。
在钝化层145上形成有平面化层146。平面化层146的作用是使开关晶体管150和驱动晶体管160的上部变平。平面化层146可形成为单层或多层，并可由有机材料形成。因此，平面化层146也可以被称为有机绝缘层。例如，平面化层146可以由丙烯酸基有机材料形成，但不限于此。
参照图3，平面化层146可以设置在多个第一板图案121上，以便覆盖缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145的上表面和侧表面。此外，平面化层146与多个第一板图案121一起包围缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145。具体而言，平面化层146可被配置为覆盖钝化层145的上表面和侧表面、第一层间绝缘层143的侧表面、第二层间绝缘层144的侧表面、栅极绝缘层142的侧表面、缓冲层141的侧表面以及多个第一板图案121的上表面的一部分。因此，平面化层146可以补偿缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145的侧表面之间的台阶。并且，平面化层146可以增强平面化层146与设置在平面化层146的侧表面上的像素连接线181和182之间的粘附强度。
参照图3，平面化层146的侧表面的倾斜角可以小于缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145的侧表面的倾斜角。例如，平面化层146的侧表面可以具有比钝化层145的侧表面、第一层间绝缘层143的侧表面、第二层间绝缘层144的侧表面、栅极绝缘层142的侧表面和缓冲层141的侧表面更平缓的倾斜。因此，与平面化层146的侧表面接触的像素连接线181和182被设置成具有平缓的倾斜。因此，当显示装置100被拉伸时，在像素连接线181和182中产生的应力可以被减少。而且，有可能抑制像素连接线181和182中的裂缝或像素连接线181和182从平面化层146的侧表面剥离。
参照图2至图4，像素连接线181和182是指电连接设置在多个第一板图案121上的焊盘的线。像素连接线181和182设置在多个第一线图案122上。而且，像素连接线181和182也可以在多个第一板图案121上延伸，以电连接至多个第一板图案121上的栅极焊盘GP和数据焊盘DP。另外，参考图5，第一线图案122没有被设置在多个第一板图案121之间的其中没有设置像素连接线181和182的一个区域中。
像素连接线181和182包括第一像素连接线181和第二像素连接线182。第一像素连接线181和第二像素连接线182被设置在多个第一板图案121之间。具体来说，第一像素连接线181是指在像素连接线181和182中在多个第一板图案121之间沿X轴方向延伸的线。第二像素连接线182指的是在像素连接线181和182中在多个第一板图案121之间沿Y轴方向延伸的线。
像素连接线181和182可以由诸如铜(Cu)、铝(Al)、钛(Ti)或钼(Mo)等的金属材料形成，或者像素连接线181和182可以具有诸如铜/钼-钛(Cu/MoTi)、钛/铝/钛(Ti/Al/Ti)等的金属材料的层叠结构，但不限于此。
在一般的显示装置中，诸如多个栅极线和多个数据线的各种线以直线的形状延伸并设置在多个子像素之间，并且多个子像素被连接到单个信号线。因此，在一般的显示装置中，诸如栅极线、数据线、高电位电源线和参考电压线等各种线在基板上从有机发光显示装置的一侧到另一侧连续延伸。
与此不同，在根据本公开的示例性实施例的显示装置100中，诸如栅极线、数据线、高电位电源线、参考电压线等形成为直线形状并被认为用于一般有机发光显示装置的各种线仅被配置在多个第一板图案121和多个第二板图案123上。也就是说，在根据本公开的示例性实施例的显示装置100中，形成为直线形状的线可以仅设置在多个第一板图案121和多个第二板图案123上。
在根据本公开的示例性实施例的显示装置100中，两个相邻的第一板图案121或两个相邻的第二板图案123上的焊盘可以通过像素连接线181和182连接，从而连接第一板图案121或第二板图案123上的不连续的线。也就是说，像素连接线181和182电连接两个相邻的第一板图案121上的栅极焊盘GP或数据焊盘DP。因此，根据本公开的一个示例性实施例的显示装置100可以包括多个像素连接线181和182，以在多个第一板图案121和多个第二板图案123之间电连接各种线，例如栅极线、数据线、高电位电源线、参考电压线等。例如，栅极线可以设置在在第一方向X上彼此相邻设置的多个第一板图案121上，而且，栅极焊盘GP可以设置在栅极线的两端。在这种情况下，在第一方向X上彼此相邻设置的多个第一板图案121上的多个栅极焊盘GP可以通过作为栅极线的第一像素连接线181彼此连接。因此，设置在多个第一板图案121上的栅极线和设置在第二板图案123上的第一像素连接线181可以作为单一栅极线。进一步地，在显示装置100中可能包括的所有各种线中在第一方向X上延伸的线，例如发射信号线、低电位电源线和高电位电源线，也可以如上所述通过第一像素连接线181被电连接。
参照图2和图4，第一像素连接线181可以连接在第一方向X上彼此相邻设置的多个第一板图案121上的栅极焊盘GP当中在并排设置的两个第一板图案121上的栅极焊盘GP。第一像素连接线181可以作为栅极线、发射信号线、高电位电源线或低电位电源线，但不限于此。例如，第一像素连接线181可作为栅极线，并将在第一方向X上并排设置的两个第一板图案121上的栅极焊盘GP电连接。因此，如上所述，在第一方向X上设置的多个第一板图案121上的栅极焊盘GP可通过作为栅极线的第一像素连接线181连接，并可将一个栅极电压传递给栅极焊盘。
进一步，参考图3，第二像素连接线182可以连接在第二方向Y上彼此相邻设置的多个第一板图案121上的数据焊盘DP当中在并排设置的两个第一板图案121上的数据焊盘DP。第二像素连接线182可以作为数据线、高电位电源线、低电位电源线或参考电压线，但不限于此。例如，第二像素连接线182可作为数据线，并可电连接在第二方向Y上并排设置的两个第一板图案121上的数据线。因此，如上所述，在第二方向Y上设置的多个第一板图案121上的内部线路可由作为数据线的多个第二像素连接线182连接。单一的数据电压可以被传输到那里。
如图4所示，第一像素连接线181可以被设置成与设置在第一板图案121上的平面化层146的上表面和侧表面接触。此外，如图3所示，第二像素连接线182可以被设置成与设置在第一板图案121上的平面化层146的上表面和侧表面接触，并且可以延伸到第一线图案122的上表面。
然而，如图5所示，没有必要在未设置第一像素连接线181和第二像素连接线182的区域中设置刚性图案。因此，在第一像素连接线181和第二像素连接线182之下不设置作为刚性图案的第一线图案122。
同时，参照图3，在连接焊盘CNT、像素连接线181和182以及平面化层146上形成阻挡件147。阻挡件147是用于区分相邻的子像素SPX的部件。阻挡件147被配置成覆盖焊盘PD、像素连接线181和182以及平面化层146的至少一部分。阻挡件147可以由绝缘材料形成。此外，阻挡件147可以包含一种黑色材料。由于阻挡件147包含黑色材料，阻挡件147的作用是隐藏通过有效区域AA可见的线。阻挡件147可以由例如透明的碳基混合物形成。具体来说，阻挡件147可以包含碳黑，但本公开不限于此。阻挡件147也可以由透明的绝缘材料形成。另外，虽然图3中显示阻挡件147的高度低于发光元件170的高度，但阻挡件147的高度并不限于此，阻挡件147的高度可以等于发光元件170的高度。
参照图3，发光元件170被设置在连接焊盘CNT和第一像素连接线181上。发光元件170包括n-型层171、有源层172、p-型层173、n-电极174和p-电极175。根据本公开的一个示例性实施例的显示装置100的发光元件170具有倒装芯片结构，其中n-电极174和p-电极175形成在其一个表面上。
n-型层171可以通过将n-型杂质注入到具有优良结晶度的氮化镓(GaN)中而形成。N-型层171可以设置在单独的基础基板上，该基础基板由发光材料形成。
有源层172被设置在n-型层171上。有源层172是在发光元件170中发光的发光层，并且可以由氮化物半导体形成，例如，氮化镓铟(InGaN)。P-型层173被设置在有源层172上。P-型层173可以通过向氮化镓(GaN)注入p-型杂质而形成。
如上所述，根据本公开的示例性实施例的发光元件170通过以下过程制造：依次层压n-型层171、有源层172和p-型层173，然后，蚀刻这些层的预定部分以由此形成n-电极174和p电-极175。在这种情况下，预定部分是将n-电极174和p-电极175彼此分开的空间，并被蚀刻以暴露出n-型层171的一部分。换句话说，要设置n-电极174和p-电极175的发光元件170的表面可能不是平坦的，并且可能具有不同的高度水平。
以这种方式，n-电极174被设置在蚀刻区域中，并且n-电极174可以由导电材料形成。此外，p-电极175被设置在非蚀刻区域，并且p-电极175也可以由导电材料形成。例如，n-电极174设置在通过蚀刻工艺暴露的n-型层171上，p-电极175设置在p-型层173上。p-电极175可以由与n-电极174相同的材料形成。
粘合剂层AD被设置在连接焊盘CNT和第一像素连接线181的上表面上以及连接焊盘CNT和第一像素连接线181之间。因此，发光元件170可以被结合在连接焊盘CNT和第一像素连接线181上。在这种情况下，n-电极174可以设置在第一像素连接线181上，p-电极175可以设置在连接焊盘CNT上。
粘合剂层AD可以是通过将导电球分散在绝缘基础件中而形成的导电粘合剂层。因此，当向粘合剂层AD施加热量或压力时，导电球被电连接以在粘合剂层AD的被施加热量或压力的的部分具有导电性。另外，粘合剂层AD中没有施加压力的区域可以具有绝缘性能。例如，n-电极174通过粘合剂层AD与第一像素连接线181电连接，而p-电极175通过粘合剂层AD与连接焊盘CNT电连接。在通过喷墨方法或类似方法将粘合剂层AD施加到第一像素连接线181和连接焊盘CNT的上表面后，发光元件170可以被转移到粘合剂层AD上。然后，发光元件170可以被加压和加热，从而将连接焊盘CNT电连接至p-电极175，并将第一像素连接线181电连接到n-电极174。然而，除了粘合剂层AD的设置在n-电极174和第一像素连接线181之间的部分和粘合剂层AD的设置在p-电极175和连接焊盘CNT之间的部分外的粘合剂层AD的其他部分具有绝缘性能。同时，粘合剂层AD可以分别地设置在连接焊盘CNT和第一像素连接线181中的每一个上。
进一步地，连接焊盘CNT电连接到驱动晶体管160的漏电极164，并且从驱动晶体管160接收用于驱动发光元件170的驱动电压。此外，用于驱动发光元件170的低电位驱动电压被施加到第一像素连接线181。因此，当显示装置100被接通时，施加于连接焊盘CNT和第一像素连接线181的不同电压水平被分别传输到n-电极174和p-电极175，从而使发光元件170发光。
上基板112用于覆盖设置在上基板112下方的各种部件。具体而言，上基板112可以通过在下基板111和第一板图案121上涂覆和硬化用于形成上基板112的材料而形成，并且因此可以被设置成与下基板111、第一板图案121、第一线图案122和像素连接线181和182接触。
上基板112可以由与下基板111相同的材料形成。例如，上基板112可以由硅橡胶如聚二甲基硅氧烷(PDMS)或弹性体如聚氨酯(PU)、聚四氟乙烯(PTFE)或类似材料形成。因此，上基板112可以有柔性。然而，上基板112的材料并不限于此。
同时，尽管在图3中没有说明，但偏振层也可以设置在上基板112上。偏振层使从显示装置100的外部入射的光偏振并减少外部光的反射。此外，可以在上基板112上设置其他光学薄膜或类似的东西，而不是偏振层。
此外，可以设置设置在下基板111的整个表面上并且填充设置在上基板112和下基板111上的部件之间的间隙的填充层190。填充层190可以由可固化的粘合剂形成。具体而言，用于形成填充层190的材料被涂覆在下基板111的整个表面上，然后固化，因此填充层190可以被设置在设置于上基板112和下基板111上的部件之间。例如，填充层190可以是光学透明粘合剂(OCA)，并且可以包括丙烯酸粘合剂、硅酮粘合剂和聚氨酯粘合剂。
<有效区域的电路结构>。
图6是根据本公开的示例性实施例的显示装置的子像素的电路图。
下面，为了方便解释，将描述根据本公开的示例性实施例的显示装置的子像素SPX在子像素SPX是2T(晶体管)1C(电容器)像素电路的情况下的结构和操作，但本公开不限于此。
参照图3和图6，根据本公开的一个示例性实施例的显示装置的子像素SPX可以被配置为包括开关晶体管150、驱动晶体管160、存储电容器C和发光元件170。
开关晶体管150根据通过第一像素连接线181提供的栅极信号SCAN，将通过第二像素连接线182提供的数据信号DATA施加到驱动晶体管160和存储电容器C。
此外，开关晶体管150的栅电极151与第一像素连接线181电连接，开关晶体管150的源电极153与第二像素连接线182连接，并且开关晶体管150的漏电极154与驱动晶体管160的栅电极161连接。
驱动晶体管160可以操作成使得根据数据电压DATA和通过第一像素连接线181提供的高电位电源VDD的驱动电流可以响应于存储在存储电容器C中的数据电压DATA而流动。
此外，驱动晶体管160的栅电极161与开关晶体管150的漏电极154电连接，驱动晶体管160的源电极与第一像素连接线181连接，并且驱动晶体管160的漏电极164与发光元件170连接。
发光元件170可根据由驱动晶体管160形成的驱动电流操作以发射光。并且，如上所述，发光元件170的n-电极174可以连接到第一像素连接线181并接收低电位电源VSS，并且发光元件170的p-电极175可以连接到驱动晶体管160的漏电极164并接收对应于驱动电流的驱动电压。
根据本公开的示例性实施例的显示装置的子像素SPX被配置为具有包括开关晶体管150、驱动晶体管160、存储电容器C和发光元件170的2T1C结构，但是在添加了补偿电路的情况下，它可以被配置为具有诸如3T1C、4T2C、5T2C、6T1C、6T2C、7T1C、7T2C之类的各种结构。
如上所述，根据本公开的一个示例性实施例的显示装置可以包括在作为刚性基板的第一基板上的多个子像素，并且多个子像素SPX中的每一个可以被配置为包括开关晶体管、驱动晶体管、存储电容和发光元件。
相应地，根据本公开的一个示例性实施例的显示装置可以被下基板拉伸，并且在第一基板上还具有2T1C结构的像素电路，从而它可以根据符合每个栅极定时的数据电压而发光。
<非有效区域的图案层>。
图7是根据本公开的示例性实施例的显示装置的非有效区域的放大平面图。
具体而言，图7是图1中所示的区域B的放大平面图。作为参考，图7中的细波浪线意味着仅设置了第二线图案，并且图7中的粗波浪线意味着在第二线图案上设置了缓冲线、栅极连接线或作为第二连接线的电源线。
如图7所示，非有效区域NA包括位于有效区域AA之外的第一区域A1、位于第一区域A1之外的第二区域A2、以及位于第二区域A2之外的第三区域A3。例如，非有效区域NA包括与有效区域AA相邻设置的第一区域A1，与第一区域A1相邻设置的第二区域A2，以及与第二区域A2相邻设置的第三区域A3。第二区域A2可以设置在第一区域A1和第三区域A3之间。
此外，锚孔AH设置在第一区域A1中，栅极驱动器GD设置在第二区域A2中，并且构成电源PS的电源块PB设置在第三区域A3中。
即，第一区域A1、第二区域A2和第三区域A3在第一方向X上依次设置在有效区域AA之外。相应地，锚孔AH、栅极驱动器GD和电源PS在与有效区域AA相邻的区域中在第一方向X上依次设置。
在其上形成栅极驱动器GD和电源PS的多个第二板图案123可以被设置在非有效区域NA中。进一步地，设置了连接彼此相邻的第一板图案121和第二板图案123以及连接彼此相邻的多个第二板图案123的第二线图案124。第二线图案124可以被称为第二连接图案。例如，第二线图案124可以设置在彼此相邻的第一板图案121和第二板图案123之间，并且第二线图案124可以设置在彼此相邻的多个第二板图案123之间。
具体而言，设置在非有效区域NA中的多个第二板图案123包括位于第一区域A1中且具有设置在其中的锚孔AH的多个第一子板图案123a、位于第二区域A2中且具有设置在其中的栅极驱动器GD的多个第二子板图案123b、以及位于第三区域A3中且具有设置在其中的电源PS的多个第三子板图案123c。
更具体地说，多个第一子板图案123a在非有效区域NA的一侧在第一区域A1中沿第二方向Y设置成一列，多个第二子板图案123b在第二区域A2中沿第二方向Y设置成一列，以及多个第三子板图案123c沿第二方向Y在第三区域A3中设置成多列。
例如，多个第一子板图案123a可以设置在第一区域A1中并且仅在第二方向Y上彼此间隔开，多个第二子板图案123b可以设置在第二区域A2中并且仅在第二方向Y上彼此间隔开，并且多个第三子板图案123c可以设置在第三区域A3中并且在第一方向X和第二方向Y上彼此间隔开。
而且，多个第一子板图案123a的尺寸可以比多个第二子板图案123b的尺寸小。具体而言，多个第一子板图案123a中的每个的尺寸可以小于多个第二子板图案123b中的每个的尺寸。如上所述，锚孔AH可以被设置在多个第一子板图案123a中的每一个中。设置在多个第一子板图案123a中的锚孔AH的面积可以小于设置在多个第二子板图案123b上的栅极驱动器GD的面积。
进一步地，设置在非有效区域NA中的多个第二线图案124包括位于第一区域A1的第一子线图案124a、位于第二区域A2的第二子线图案124b和位于第三区域A3的第三子线图案124c。
第一子线图案124a可以连接设置在有效区域AA的第一板图案121和设置在非有效区域NA中的第二板图案123的第一子板图案123a。而且，第一子线图案124a连接设置在非有效区域NA中的第一子板图案123a和第二子板图案123b。
更具体地说，第一子线图案124a可以包括1-1子线图案124a-1和1-2子线图案124a-2。1-1子线图案124a-1可以在第一方向X上延伸，并且连接第一板图案121和第一子板图案123a以及连接第一子板图案123a和第二子板图案123b。进一步地，1-2子线图案124a-2可以在第二方向Y上延伸并连接彼此相邻的多个第一子板图案123a。
第二子线图案124b在第二方向Y上延伸并且连接多个第二子板图案123b。
而且，第三子线图案124c包括3-1子线图案124c-1和3-2子线图案124c-2。3-1子线图案124c-1可以在第一方向X上延伸，并且连接在第一方向X上间隔开的多个第三子板图案123c。3-2子线图案124c-2可以在第二方向Y上延伸，并且连接在第二方向Y上间隔开的多个第三子板图案123c。
同时，多个栅极连接线184可以设置在设置于第二区域A2中的第二子线图案124b上，以电连接多个栅极驱动器GD。也就是说，栅极驱动电压和栅极时钟电压被施加到设置在第二子线图案124b上的多个栅极连接线184，以便多个栅极驱动器GD中的每一个可以输出一个栅极电压。尽管在图7中示出栅极连接线184仅设置在多个第二子线图案124b中的一些上，但本公开不限于此。栅极连接线184可以配置在多个第二子线图案124b中的所有上。
此外，形成在第二子线图案124b上的栅极连接线184可以具有与第二子线图案124b相同的形状。具体而言，多个栅极连接线184中的每个可以具有波浪形。例如，多个栅极连接线184中的每个可以具有正弦波形状。然而，多个栅极连接线184中的每一个的形状并不限于此。例如，多个栅极连接线184中的每一个可以以之字形方式延伸，并且可以有各种形状，例如多个菱形基板通过在其顶点连接而延伸的形状。图8中示出的多个栅极连接线184的数量和形状是示例性地提供的，并且多个栅极连接线184的数量和形状可以根据设计而不同地改变。
然而，在图7中，栅极连接线184并非设置在所有的第二子线图案124b上，并且在其上不设置栅极连接线184的第二子线图案124b也可以存在。上述在其上不设置栅极连接线184的第二子线图案124b可以是另外配置的结构，以确保对第二方向Y上的抗拉伸刚性。
<第一区域的配置>。
图8是根据本公开的示例性实施例的显示装置的第一区域的放大平面图。
图9是沿图8所示的切割线IX-IX′截取的横截面图。
如图8所示，缓冲线183，其为连接栅极驱动器GD和多个像素PX的线，被设置在第一区域A1中。用于固定缓冲线183的锚孔AH可以被设置在第一区域A1中。例如，缓冲线183可以形成在连接第一板图案121和第一子板图案123a的第一子线图案124a上，并且连接设置在第一子板图案123a上的栅极驱动器GD和设置在第一板图案121上的像素PX。
进一步，参考图8，定位在第一板图案121和第一子板图案123a之间的1-1子线图案124a-1的两端的宽度可以大于1-1子线图案124a-1的中央区域的宽度。此外，形成在第一子板图案123a和第二子板图案123b之间的1-1子线图案124a-1的两端的宽度可以大于其中央区域的宽度。
相应地，在形成于1-1子线图案124a-1上的缓冲线183中，设置在与第一板图案121、第一子板图案123a或第二子板图案123b重叠的区域中的缓冲线183的宽度可以大于设置在与1-1子线图案124a-1重叠的区域中的缓冲线183的宽度。
也就是说，由于缓冲线183的中央区域的宽度相对较薄，缓冲线183可以用较小的力被拉伸。相应地，缓冲线183的拉伸率可以被改善。另外，由于缓冲线183两端的宽度相对较厚，缓冲线183与第一板图案121、第一子板图案123a、或第二子板图案123b接触并固定的区域增加。因此，即使缓冲线183被反复拉伸，它们也不可能与第一板图案121、第一子板图案123a或第二子板图案123b分离。因此，缓冲线183的拉伸可靠性可以得到改善。
每个缓冲线183在第一方向X上延伸以连接栅极驱动器GD和多个像素PX，并且多个缓冲线183在第二方向Y上布置。
而且，多个缓冲线183跨过第一子板图案123a和第一子线图案124a设置。具体而言，第一子线图案124a包括在第一方向X上延伸的1-1子线图案124a-1和在第二方向Y上延伸的1-2子线图案124a-2，但是缓冲线183仅在第一方向X上延伸。相应地，缓冲线183可以形成在第一子板图案123a和1-1子线图案124a-1上。另外，缓冲线183可以不形成在1-2子线图案124a-2上。另外，形成在1-1子线图案124a-1上的缓冲线183可以具有与1-1子线图案124a-1相同的形状。具体地说，多个缓冲线183中的每一条具有波浪形。例如，多个缓冲线183中的每一个可以具有正弦波形状。然而，多个缓冲线183中的每一个的形状不限于此，例如，多个缓冲线183中的每一个可以以之字形方式延伸，并且可以具有各种形状，例如多个菱形基板通过在其顶点连接而延伸的形状。另外，图8中所示的多个缓冲线183的数量和形状是示例性地提供的，多个缓冲线183的数量和形状可以根据设计进行各种改变。
而且，形成在第一子板图案123a上的缓冲线183可以具有在第一方向X上延伸的直线的形状。然而，形成在第一子板图案123a上的缓冲线183的形状不限于此，可以是如上所述的波浪形。形成在第一子板图案123a上的缓冲线183的宽度可以大于形成在1-1子线图案124a-1上的缓冲线183的宽度。参照图8，1-1子线图案124a-1的宽度可以不同地形成。例如，设置在与第一子板图案123a或第一板图案121相邻的区域中的1-1子线图案124a-1的宽度可以大于1-1子线图案124a-1的波状区域的宽度。
因此，由于多个缓冲线183的一部分具有波浪形，非有效区域NA的第一区域A1可以在第一方向X上被拉伸。此外，由于多个缓冲线183的其他部分具有直线的形状，缓冲线183的电阻可以被降低。因此，通过多个缓冲线183传输的栅极电压的延迟可以被最小化。
而且，多个锚孔AH形成在第一子板图案123a中，以便多个缓冲线183和设置在与多个缓冲线183不同的层上的金属图案MT彼此接触。
如图8所示，多个锚孔AH可以被形成为与形成在第一子板图案123a上的缓冲线183相重叠。具体而言，由于形成在第一子板图案123a上的缓冲线183在第一方向X上延伸，多个锚孔AH可以沿着形成在第一子板图案123a上的缓冲线183在第一方向X上设置。
例如，由于在第一方向X上延伸的多个缓冲线183在第一子板图案123a上在第二方向Y上布置，因此在第一方向X上设置的多个锚孔AH可以在第二方向Y上以复数设置。
另外，参考图9，多个缓冲线183可以通过多个各自的锚孔AH直接接触其他金属图案MT。
作为无机绝缘层的缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145以及作为有机绝缘层的平面化层146可以设置在设置于下基板111上的第一子板图案123a上。
进一步地，缓冲线183可以设置在平面化层146上，并且金属图案MT可以设置在作为无机绝缘层的缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145之间。
例如，在图9中，金属图案MT可以由与设置在第二层间绝缘层144和钝化层145之间的晶体管的源电极和漏电极相同的材料形成。也就是说，金属图案MT可以由与晶体管的源电极和漏电极相同的材料形成在与晶体管的源电极和漏电极相同的层上。
然而，金属图案MT不限于此，并且金属图案MT可以由与设置在第一层间绝缘层143和第二层间绝缘层144之间的中间金属层相同的材料形成，或者金属图案MT可以由与设置在栅极绝缘层142和第一层间绝缘层143之间的晶体管的栅电极相同的材料形成。
而且，填充层190和上基板112可以依次设置在缓冲线183和平面化层上。
如上所述，根据本公开的示例性实施例的显示装置可以包括用于固定缓冲线的锚孔AH。因此，即使显示装置被反复拉伸，缓冲线183也不会从其下的部件分离。另外，由于缓冲线183通过锚孔AH被固定在第一子板图案123a上，缓冲线183可以灵活移动的区域被减少。因此，施加在缓冲线183上的拉伸应力可以大大减少。结果，由于锚孔AH形成在根据本公开的示例性实施例的显示装置中，显示装置的拉伸可靠性可以被稳定地保证。
另外，当制造显示装置时，元件被设置在下基板上，被揭开，分离，然后，填充层和上基板被附接到其上。如上所述，当设置在下基板上的部件被揭开时，会出现作为设置在下基板上的部件的缓冲线被撕掉的缺陷。因此，在根据本公开的一个示例性实施例的显示装置中，通过通过锚孔固定缓冲线，在揭开操作的情况下显示装置可能不会被损坏。因此，根据本公开的一个示例性实施例的显示装置也可促进工艺稳定性。
<第三区域的配置>。
图10是根据本公开的示例性实施例的显示装置的第三区域的放大平面图。
图11至13是沿图10所示的切割线XI-XI′截取的横截面图，是沿同一切割线截取的用于解释各种实施例的横截面图。
如图10所示，构成电源PS的多个电源块PB和连接多个电源块PB的电源线185被设置在第三区域A3中。
多个电源块PB分别形成在相互间隔的多个第三子板图案123c上。如上所述，由于第三子板图案123c可以以在第一方向X和第二方向Y上彼此间隔开的岛屿的形式设置，多个电源块PB也可以以在第一方向X和第二方向Y上彼此间隔开的岛屿的形式设置。
图10示出了以4×2的矩阵形式设置的多个电源块PB，其被设置在以4×2的矩阵形式设置的多个第三子板图案123c中的每一个中，但是本公开不限于此。然而，多个电源块PB的排列形式可以被不同地修改。例如，并非只有一个电源块PB被设置在一个第三子板图案123c上，而是多个电源块PB可以以矩阵形式设置。
并且，如图11至13所示，多个电源块PB中的每个可以包括设置在不同层上的多个电源图案PP。具体而言，多个电源块PB可以包括由设置在不同的层上的至少一个板状电极形成的第一电源图案PP1和第二电源图案PP2。
也就是说，第一电源图案PP1和第二电源图案PP2中的每一个可以包括至少一个板状电极。第一电源图案PP1和第二电源图案PP2的板状电极可以由在构成上述显示装置100的各种部件中用于绝缘目的的任何一个绝缘层来绝缘。构成第一电源图案PP1和第二电源图案PP2中每一个的板状电极可以通过绝缘层中的层间接触孔CTa和CTb进行电连接。
作为无机绝缘层的缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145或作为有机绝缘层的平面化层146可以设置在设置于下基板111上的第三子板图案123c上。
图11至13显示了缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和作为有机绝缘层的平面化层146。然而，这要说明的是，可以有选择地使用各种配置来达到绝缘的目的，而且各种修改也是可能的。例如，钝化层145可以进一步被包括在第二层间绝缘层144上，或者上述用于绝缘目的的层可以被删除或被具有绝缘功能的其他配置取代。
下面，将描述电源块PB中的电源图案PP1和PP2的各种配置，这些配置可以通过最小化驱动电压的下降来改善显示装置100的显示质量。
参照图11，第一电源图案PP1可以设置在作为有机绝缘层的缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145之间。另外，第二电源图案PP2可以设置在平面化层146上。
例如，在图11中，第一电源图案PP1可以由与设置在缓冲层141和钝化层145之间的晶体管的源电极和漏电极或者背侧屏蔽金属(BSM)相同的材料形成。也就是说，第一电源图案PP1可以由与晶体管的源电极和漏电极或BSM相同的材料形成在与晶体管的源电极和漏电极或BSM相同的层上。
然而，第一电源图案PP1不限于此，并且第一电源图案PP1可以由与设置在第一层间绝缘层143和第二层间绝缘层144之间的中间金属层的相同材料形成。可选地，第一电源图案PP1可以由与设置在栅极绝缘层142和第一层间绝缘层143之间的晶体管的栅电极相同的材料形成。
此外，尽管图11显示电源块PB仅由两个电源图案层PP1和PP2组成，但本公开不限于此，电源块PB可以由设置在电源块PB的不同层上的多个电源图案层形成。
另外，尽管在图11中未示出，但填充层190和上基板112可以依次设置在第二电源图案PP2和平面化层上。
同时，如图10所示，多个电源线185将以岛屿形式设置的多个电源块PB彼此连接。
相应地，多个电源线185包括在第一方向X上延伸的第一电源线185a和在第二方向Y上延伸的第二电源线185b。
并且，在第一方向X上延伸的多个第一电源线185a被设置在在第一方向X上延伸的3-1子线图案124c-1上，而在第二方向Y上延伸的多个第二电源线185b被设置在在第二方向Y上延伸的3-2子线图案124c-2上。
此外，形成在3-1子线图案124c-1上的第一电源线185a可以具有与3-1子线图案124c-1相同的形状，并且形成在3-2子线图案124c-2上的第二电源线185b可以具有与3-2子线图案124c-2相同的形状。具体地说，多个第一电源线185a和多个第二电源线185b中的每一个都可以具有波浪形。例如，多个第一电源线185a和多个第二电源线185b中的每一个可以具有正弦波形状。然而，多个第一电源线185a和多个第二电源线185b中的每一个的形状不限于此，例如，多个第一电源线185a和多个第二电源线185b中的每一个可以以之字形方式延伸，并且可以具有各种形状，例如通过在其顶点处连接而延伸的多个菱形基板的形状。
此外，在图10中，六个第一电源线185a连接到不同层上的相邻电源图案，并且第二电源线185b电连接到在最上层中在第二方向Y上彼此相邻的电源块。所示的多个第一电源线185a和多个第二电源线185b的数量和形状是示例性地提供的，多个第一电源线185a和多个第二电源线185b的数量和形状可以根据设计不同地改变。
进一步，如图11所示，多个第一电源线185a可以在第一方向X上与电源块PB的第二电源图案PP2相邻，并且可以通过接触孔CT与位于不同层上的电源图案PP1电连接。
为了进一步解释第一电源图案PP1和第二电源图案PP2之间的电连接关系，可以对一个特定的第三子板图案123c上的第一电源图案PP1和第二电源图案PP2施加不同电压。
例如，低电位电压被施加到第一电源图案PP1或第二电源图案PP2中的一个，而高电位电压被施加到另一个电源图案，同时电压可以通过相邻的电源块PB交替施加。
以这种方式，施加高电位电压的路径和施加低电位电压的路径中的每一个通过电源图案(即，被包括在每个电源块PB中的第一电源图案PP1或第二电源图案PP2)电连接，从而高电位电压和低电位电压可以分别均匀地施加到围绕显示装置100的有效区域AA的非有效区域NA。在这种情况下，下层的第一电源图案PP1和上层的第二电源图案PP2中的每一个被电连接到相邻电源块PB中的一个，并且第一电源图案PP1和第二电源图案PP2中的每一个被电连接到在相邻电源块PB的电源图案中与自身不同的层的电源图案，从而能够在电连接低电位电压或高电位电压的配置中发生的电阻不被施加到特定电压线。
为了形成上述连接关系，设置了由最上层的第二电源图案PP2打开平面化层146的连接部分OP，并且连接部分OP被配置成使第一电源图案PP1电连接至第一电源线185a。
多个第一电源线185a将最上层的第二电源图案PP2和与其相邻的电源块PB中的下层的电源图案PP1电连接。在这种情况下，施加到上层的电压被施加到电源块PB的下层中的电源图案，而施加到下层的电压被施加到相邻的电源块PB的上层中的电源图案。也就是说，施加在电源块上的不同电压可以与相邻电源块PB的上层和下层交叉并连接到其。
由于图11是第一电源线185a的切除横截面图，将描述第一电源线185a与相邻电源块PB的电连接结构。
第一电源线185a可以被设置在设置于下基板111上的3-1子线图案124c-1上。第一电源线185a可以包括至少一个金属层，并且可以考虑到可伸展性而选择性地应用金属。例如，可以设置诸如铜(Cu)的金属。
第一电源线185a被设置成电连接相邻电源块PB的电源图案PP1和PP2。特别是，设置在上层上的第二电源图案PP2被设置成通过接触孔CT与设置在相邻电源块PB中的下层上的第一电源图案PP1电连接。
而且，第一和第二电源线185a和185b可以由与第二电源图案PP2相同的材料形成。
同时，第一电源图案PP1可以由与晶体管的源电极和漏电极相同的材料形成。然而，第一电源图案PP1不限于此，并且可以由与设置在缓冲层141和第二层间绝缘层144之间的中间金属层相同的材料形成。
如上所述，第一和第二电源线185a和185b由与第二电源图案PP2相同的材料形成，因此第一电源图案PP1和第二电源图案PP2之间可以形成电连接。因此，低电位驱动电压可以通过链接线施加到设置在一侧的多个第一电源图案PP1。施加到第一电源图案PP1的低电位驱动电压通过第一电源线185a施加到与其相邻的第二电源图案PP2，然后，通过第一电源线185a施加到在第一方向X上相邻的另一个第一电源图案PP1。这时，通过另一条链接线施加给配置在一侧的多个第二电源图案PP2的电压可以是不同于上述低电位驱动电压的电压，且可以是高电位驱动电压。所施加的高电位驱动电压通过第一电源线185a施加到相邻的第二电源图案PP2，然后再次施加到相邻的第一电源图案PP1。
综上所述，可以将不同的电压施加到基本相同的块中的第一和第二电源图案PP1和PP2，并且可以将交替的电压施加到相邻的电源块PB。
如上所述，由于不同电压的驱动电压被交替地施加到不同层的电源图案上，所以电阻不偏向于特定的驱动电压以防止特定驱动电压的下降，因此显示装置的显示质量被进一步提高。
将参照图12和图13描述本公开的各种可变形的实施例。
参照图12和13，第一电源图案PP1和第二电源图案PP2可以包括至少一个板状电极PE。
参考作为例子的图12，第一电源图案PP1包括多个板状电极PE，并且相应的板状电极PE可以被缓冲层141和平面化层146以及其间的绝缘功能层所绝缘。相应的板状电极PE可以通过层间接触孔CTa和CTb进行电连接。
层间接触孔CTa和CTb电连接第一电源图案PP1和第二电源图案PP2中的每一个，而至少一个或多个接触孔CTa和CTb被设置在将各个板状电极PE绝缘的绝缘功能层中，从而可以进一步降低电阻。
本公开的示例性实施例还可以描述如下：
根据本公开的一个方面，提供了一种显示装置。该显示装置包括包括有效区域和非有效区域并被配置为可拉伸的下基板。该显示装置进一步包括设置在下基板上的图案层。该图案层包括形成在有效区域中的多个第一板图案和多个第一线图案。图案层包括形成在非有效区域中的多个第二板图案和多个第二线图案。该显示装置进一步包括形成在多个第一板图案上的多个像素。该显示装置进一步包括连接多个像素的多个第一连接线。该显示装置进一步包括形成在多个第二板图案上的栅极驱动器。该显示装置进一步包括形成在多个第二板图案上的电源。该显示装置进一步包括设置在非有效区域中的多个第二连接线。该显示装置进一步包括覆盖栅极驱动器、电源和多个像素并被配置为可拉伸的上基板。非有效区域包括位于有效区域之外的第一区域，位于第一区域之外并具有设置在其中的多个栅极驱动器的第二区域，以及位于第二区域之外并具有设置在其中的多个电源的第三区域。多个电源包括设置在不同层上的第一电源图案和第二电源图案。多个电源中相邻的电源通过电源线相互电连接。第一电源图案和第二电源图案中的每一个都包括至少一个板状电极。
第一电源图案和第二电源图案中的每一个可以包括在不同层上的多个板状电极。
不同层上的多个板状电极可以通过层间接触孔进行电连接。
不同的电压可以被施加到同一第二板图案上的第一电源图案和第二电源图案。
第二电源图案可以进一步包括连接部分。至少一个接触孔可以被设置在连接部分中。
电源线可以通过接触孔与第一电源图案电连接，并且直接连接到与其相邻的第二电源图案。
电源线可以直接连接到第二电源图案并通过与其相邻的电源中的连接部分中的接触孔电连接第一电源图案。
可以在一个方向上将不同的电压施加到彼此相邻的第一电源图案和第二电源图案。
像素中的每一个可以包括具有栅电极、源电极和漏电极的晶体管，以及与该晶体管电连接的发光元件。板状电极可以由与选自栅电极、源电极和漏电极中的电极相同的材料形成。
不同层上的多个相应的板状电极可以通过选自下基板上的缓冲层、层间绝缘层、钝化层和平面化层中的绝缘层中的层间接触孔被电连接。
根据本公开的另一个方面，提供了一种显示装置。该显示装置包括在基板上的多个第一板图案。该显示装置进一步包括基板上的多个第二板图案。该显示装置进一步包括与第二板图案相连的多个线图案。该显示装置进一步包括线图案上的电源线。该显示装置进一步包括第一电源图案，该第一电源图案被配置为包括在第二板图案上的至少一个层。该显示装置进一步包括在第一电源图案上的绝缘层。该显示装置进一步包括第二电源图案，第二电源图案被配置为包括在绝缘层上的至少一个层。电源线直接连接到第二电源图案。第二电源图案进一步包括打开绝缘层的至少一个连接部分。电源线通过在打开的绝缘层中的至少一个接触孔与第一电源图案电连接。
多个像素可以被设置在第一板图案上。每个像素可包括具有栅电极、源电极和漏电极的晶体管，以及与晶体管电连接的发光元件。第一电源图案可由与选自栅电极、源电极和漏电极中的电极相同的材料形成。
第一电源图案可进一步包括多个第一板状电极。多个相应的第一板状电极可以通过绝缘层中的多个层间接触孔进行电连接。
第二电源图案可进一步包括多个第二板状电极。多个相应的第二板状电极可以通过绝缘层中的多个层间接触孔进行电连接。
在第二板状电极中位于最上层的第二板状电极可以由与电源线相同的材料形成并且直接连接到电源线。
多个第一板状电极和多个第二板状电极可以设置在不同层上。
尽管已经参照附图详细描述了本公开的示例性实施例，但本公开不限于此，并且可以在不脱离本公开的技术概念的情况下以许多不同的形式体现出来。因此，本公开的示例性实施针仅用于说明目的，而不是为了限制本公开的技术概念。本公开的技术概念的范围不限于此。因此，应该理解，以上描述的示例性实施例在所有方面都是说明性的，并不限制本公开。本公开的保护范围应根据以下权利要求进行解释，其等同范围内的所有技术概念都应被解释为属于本公开的范围。

Claims (16)

1.一种显示装置，包括：
下基板，其包括有效区域和非有效区域并被配置为可拉伸的；
图案层，其设置在所述下基板上并包括形成在所述有效区域中的多个第一板图案和多个第一线图案，以及形成在所述非有效区域中的多个第二板图案和多个第二线图案；
形成在所述多个第一板图案上的多个像素；
电连接所述多个像素的多个第一连接线；
形成在所述多个第二板图案上的栅极驱动器；
形成在所述多个第二板图案上的电源；
设置在所述非有效区域中的多个第二连接线；以及
与所述下基板相反的上基板，所述上基板覆盖所述栅极驱动器、所述电源和所述多个像素并被配置为可拉伸的，
其中，所述非有效区域包括位于所述有效区域之外的第一区域、位于所述第一区域之外并在其中设置有多个栅极驱动器的第二区域、以及位于所述第二区域之外并在其中设置有多个电源的第三区域，
其中所述电源中的每一个都包括配置在不同层上的第一电源图案和第二电源图案，
其中，彼此相邻的所述电源通过电源线电连接，以及
其中，所述第一电源图案和所述第二电源图案中的每一个都包括至少一个板状电极。
2.根据权利要求1所述的显示装置，其中第一电源图案和第二电源图案中的每一个包括在不同层上的多个板状电极。
3.根据权利要求2所述的显示装置，其中所述在不同层上的多个板状电极通过层间接触孔被电连接。
4.根据权利要求1所述的显示装置，其中不同的电压被施加至同一第二板图案上的所述第一电源图案和所述第二电源图案。
5.根据权利要求1所述的显示装置，其中所述第二电源图案进一步包括连接部分，
其中至少一个接触孔被设置在所述连接部分中。
6.根据权利要求5所述的显示装置，其中所述电源线通过接触孔电连接至所述第一电源图案，并直接连接至与其相邻的所述第二电源图案。
7.根据权利要求5所述的显示装置，其中所述电源线直接连接至所述第二电源图案，并通过与其相邻的所述电源中的所述连接部分中的所述接触孔电连接至所述第一电源图案。
8.根据权利要求4所述的显示装置，其中不同的电压被施加至在一个方向上彼此相邻的所述第一电源图案和所述第二电源图案。
9.根据权利要求1所述的显示装置，其中每个像素包括具有栅电极、源电极和漏电极的晶体管，以及与所述晶体管电连接的发光元件，
其中，所述板状电极由与选自所述栅电极、所述源电极和所述漏电极中的电极相同的材料形成。
10.根据权利要求3所述的显示装置，其中在不同层上的多个相应的板状电极通过绝缘层中的层间接触孔被电连接，所述绝缘层选自下基板上的缓冲层、层间绝缘层、钝化层和平面化层。
11.一种显示装置，包括：
在基板上的多个第一板图案；
在所述基板上的多个第二板图案；
与所述第二板图案相连的多个线图案；
在所述线图案上的电源线；
第一电源图案，其配置为包括在所述第二板图案上的至少一个层；
在所述第一电源图案上的绝缘层；以及
第二电源图案，其配置为包括在所述绝缘层上的至少一个层，
其中，所述电源线直接连接到所述第二电源图案，
其中，所述第二电源图案进一步包括打开所述绝缘层的至少一个连接部分，以及
其中，所述电源线通过在打开的绝缘层中的至少一个接触孔电连接至所述第一电源图案。
12.根据权利要求11所述的显示装置，其中多个像素被设置在所述第一板图案上，
其中每个像素包括具有栅电极、源电极和漏电极的晶体管，以及与所述晶体管电连接的发光元件，以及
其中，所述第一电源图案由与选自所述栅电极、所述源电极和所述漏电极中的电极相同的材料形成。
13.根据权利要求11所述的显示装置，其中所述第一电源图案进一步包括多个第一板状电极，
其中多个相应的第一板状电极通过所述绝缘层中的多个层间接触孔被电连接。
14.根据权利要求13所述的显示装置，其中所述第二电源图案进一步包括多个第二板状电极，并且
其中多个相应的第二板状电极通过所述绝缘层中的多个层间接触孔被电连接。
15.根据权利要求14所述的显示装置，其中在所述第二板状电极中位于最上层上的第二板状电极由与电源线相同的材料形成，并直接与电源线连接。
16.根据权利要求14所述的显示装置，其中所述多个第一板状电极和所述多个第二板状电极被设置在不同层上。
CN202310876120.7A 2022-07-25 2023-07-17 显示装置 Pending CN117460326A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220091888A KR20240014305A (ko) 2022-07-25 2022-07-25 표시 장치
KR10-2022-0091888 2022-07-25

Publications (1)

Publication Number Publication Date
CN117460326A true CN117460326A (zh) 2024-01-26

Family

ID=89576377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310876120.7A Pending CN117460326A (zh) 2022-07-25 2023-07-17 显示装置

Country Status (3)

Country Link
US (1) US20240032362A1 (zh)
KR (1) KR20240014305A (zh)
CN (1) CN117460326A (zh)

Also Published As

Publication number Publication date
US20240032362A1 (en) 2024-01-25
KR20240014305A (ko) 2024-02-01

Similar Documents

Publication Publication Date Title
US11437462B2 (en) Stretchable display device
CN112310116B (zh) 可拉伸显示装置
CN112310138A (zh) 可伸缩显示装置
US20220139888A1 (en) Display device
US20220165720A1 (en) Stretchable display device
CN117460326A (zh) 显示装置
JP7442598B2 (ja) 表示装置
US11874705B2 (en) Display device
US20230217707A1 (en) Display device
CN114373385B (zh) 可伸展显示装置
EP4002457A1 (en) Display device
US20230215873A1 (en) Display device
US20240097092A1 (en) Display device
US20240047444A1 (en) Display device
US20240113134A1 (en) Display device
US20230207537A1 (en) Display device
US20240128279A1 (en) Display device
KR20240064409A (ko) 표시 장치
KR20220057103A (ko) 표시 장치
KR20230094861A (ko) 표시 패널 및 이를 포함하는 표시 장치
CN116387338A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination