CN116387338A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116387338A
CN116387338A CN202211618191.9A CN202211618191A CN116387338A CN 116387338 A CN116387338 A CN 116387338A CN 202211618191 A CN202211618191 A CN 202211618191A CN 116387338 A CN116387338 A CN 116387338A
Authority
CN
China
Prior art keywords
line
potential voltage
disposed
patterns
plate patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211618191.9A
Other languages
English (en)
Inventor
郑用敏
沈多惠
崔桐豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116387338A publication Critical patent/CN116387338A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32147—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开涉及显示装置。为了实现上述目的，根据本公开的一方面，一种显示装置包括：可拉伸下基板，该可拉伸下基板包括显示区域和设置在显示区域外部的非显示区域；图案层，该图案层设置在下基板上并包括多个板图案和多个线图案；多个像素，该多个像素设置在显示区域中的多个板图案中的每个板图案上方；以及多条连接线，该多条连接线设置在多个线图案上方以连接多个像素，并且多条连接线包括在多个板图案的每个板图案中彼此交叉的高电位电压线和低电位电压线。

Description

显示装置
技术领域
本公开涉及显示装置，并且更具体地涉及使电源线的接触电阻减小和/或最小化的显示装置。
背景技术
作为用于计算机的监视器、电视或蜂窝电话的显示装置，存在作为自发光装置的有机发光显示装置(OLED)和需要单独光源的液晶显示装置(LCD)。
显示装置的适用范围是多种多样的，适于个人数字助理以及计算机的监视器和电视，并且正在研究具有大显示面积以及减小的体积和重量的显示装置。
近来，通过在柔性基板(例如，塑料)上形成显示单元和布线而制造的显示装置作为下一代显示装置受到关注，该柔性基板是柔性材料，以便在特定方向上可拉伸并且以各种形式变化。
发明内容
本公开要实现的目的是提供一种减小电源线的接触电阻的显示装置。
本公开要实现的另一目的是提供一种具有减小的边框尺寸的显示装置。
本公开要实现的又一目的是提供一种能够使横向(landscape)结构的缺陷率减小和/或最小化的显示装置。
本公开的目的不限于上述目的，并且本领域技术人员从以下描述中可以清楚地理解上文未提及的其它目的。
为了实现上述目的，根据本公开的一方面，一种显示装置包括：可拉伸下基板，该可拉伸下基板包括显示区域和设置在显示区域外部的非显示区域；图案层，该图案层设置在下基板上并包括多个板图案和多个线图案；多个像素，该多个像素设置在显示区域中的多个板图案中的每个板图案上方；以及多条连接线，该多条连接线设置在多个线图案上方以连接多个像素，并且多条连接线包括在多个板图案的每个板图案中彼此交叉的高电位电压线和低电位电压线。
示例性实施方式的其它详细内容包括在具体实施方式和附图中。
根据本公开，电源线在显示区域中设置成彼此交叉，由此减小电源线的接触电阻。
根据本公开，电源线设置在显示区域中以减小边框尺寸。
根据本公开，在横向显示装置中，电源线被设置成彼此交叉以使数据驱动器的缺陷率减小和/或最小化。
根据本公开的效果不限于以上示例的内容，并且更多的各种效果包括在本说明书中。
附图说明
从以下结合附图的详细描述中将更清楚地理解本公开的以上和其它方面、特征和其它优点，在附图中：
图1是根据本公开的示例性实施方式的显示装置的平面图；
图2是根据本公开的示例性实施方式的显示装置的显示区域的放大平面图；
图3是沿着图2的线III-III’截取的截面图；
图4是用于说明根据本公开的示例性实施方式的显示装置的高电位电压线和低电位电压线的设置关系的示意性平面图；
图5是根据本公开的示例性实施方式的显示装置的第一板图案的平面图；
图6A是沿着图5的线VIa-VIa’截取的截面图；
图6B是沿着图5的线VIb-VIb’截取的截面图；
图7是根据本公开的示例性实施方式的显示装置的第1b板图案的平面图；
图8是沿着图7的线VIII-VIII’截取的截面图；
图9是例示根据本公开的示例性实施方式的显示装置的参考电位电压线的设置的示意性平面图；以及
图10是根据本公开的另一示例性实施方式的显示装置的平面图。
具体实施方式
通过结合附图参照以下详细描述的示例性实施方式，本公开的优点和特征以及实现这些优点和特征的方法将变得清楚。然而，本公开不限于本文公开的示例性实施方式，而是将以各种形式实现。仅通过示例的方式提供示例性实施方式，使得本领域技术人员能够完全理解本公开的公开内容和本公开的范围。因此，本公开将仅由所附权利要求的范围来限定。
在附图中例示的用于描述本公开的示例性实施方式的形状、尺寸、比率、角度、数量等仅是示例，并且本公开不限于此。在整个说明书中，相同的附图标记通常表示相同的元件。此外，在本公开的以下描述中，可以省略已知相关技术的详细说明，以避免不必要地模糊本公开的主题。本文使用的诸如“包括”、“具有”和“由……组成”的用语通常旨在允许添加其它组件，除非该用语与用语“仅”一起使用。除非另有明确说明，否则对单数的任何提及可以包括复数。
即使没有明确说明，组件也被解释成包括普通误差范围。
当使用诸如“上”、“上方”、“下”和“在……旁边”的用语来描述两个部件之间的位置关系时，除非该用语与用语“紧接”或“直接”一起使用，否则一个或更多个部件可以位于两个部件之间。
当元件或层设置在另一元件或层“上”时，其它层或其它元件可以直接设置在另一元件或层上或者可以插置在该元件或层与另一元件或层之间。
尽管用语“第一”、“第二”等用于描述各种组件，但是这些组件不受这些用语的限制。这些用语仅用于区分一个组件与其它组件。因此，以下将提及的第一组件可以是本公开的技术概念中的第二组件。
在整个说明书中，相同的附图标记通常表示相同的元件。
附图中所示的每个组件的尺寸和厚度是为了便于描述而例示的，并且本公开不限于所示组件的尺寸和厚度。
本公开的各种实施方式的特征可以部分地或全部地彼此附接或结合，并且可以以技术上各种方式互锁和操作，并且实施方式可以彼此独立地或相关联地执行。
在下文中，将参照附图详细描述根据本公开的示例性实施方式的显示装置。
根据本公开的示例性实施方式的显示装置是即使在弯曲或延伸状态下也能够显示图像的显示装置，并且还被称为可拉伸显示装置、柔性显示装置和可延伸显示装置。与现有技术的一般显示装置相比，该显示装置不仅具有高柔性，而且具有可拉伸性。因此，用户可以弯曲或延伸显示装置，并且显示装置的形状可以根据用户的操纵而自由地改变。例如，当用户通过握住显示装置的端部拉动显示装置时，显示装置可以延伸到用户的拉动方向。另选地，当用户将显示装置设置在不平坦的外表面上时，显示装置可以设置成根据墙壁的外表面的形状而弯曲。此外，当由用户施加的力被去除时，显示装置可以返回到其原始形状。
<可拉伸基板和图案层>
图1是根据本公开的示例性实施方式的显示装置的平面图。图2是根据本公开的示例性实施方式的显示装置的显示区域的放大平面图。图3是沿着图2的线III-III’截取的截面图。图4是用于说明根据本公开的示例性实施方式的显示装置的高电位电压线和低电位电压线的设置关系的示意性平面图。具体地，图2是图1所示的区域A的放大平面图。
参照图1，根据本公开的示例性实施方式的显示装置100包括下基板111、图案层120、多个像素PX、选通驱动器GD、数据驱动器DD和电源PS。参照图3，根据本公开的示例性实施方式的显示装置100还可以包括填充层190和上基板112。
下基板111是支撑和保护显示装置100的若干组件的基板。上基板112是覆盖和保护显示装置100的若干组件的基板。也就是说，下基板111是支撑其上形成有像素PX、选通驱动器GD和电源PS的图案层120的基板。上基板112是覆盖像素PX、选通驱动器GD和电源PS的基板。
作为柔性基板的下基板111和上基板112可以由可弯曲或可延伸的绝缘材料构造。例如，下基板111和上基板112可以由例如聚二甲基硅氧烷(PDMS)的硅橡胶或者诸如聚氨酯(PU)或聚四氟乙烯(PTFE)的弹性体形成，因此具有柔性。此外，下基板111和上基板112的材料可以相同，但不限于此，并且可以改变。
下基板111和上基板112是柔性基板，以便可逆地膨胀和收缩。因此，下基板111可以被称为下可拉伸基板、下拉伸基板、下延伸基板、下可延展基板、下柔性基板、第一可拉伸基板、第一拉伸基板、第一延伸基板、第一可延展基板或第一柔性基板。上基板112可以被称为上可拉伸基板、上拉伸基板、上延伸基板、上可延展基板、上柔性基板、第二可拉伸基板、第二拉伸基板、第二延伸基板、第二可延展基板或第二柔性基板。此外，下基板111和上基板112的弹性模量可以是几MPa至几百MPa。此外，下基板111和上基板112的延性断裂率(ductile breaking rate)可以是100％或更高。这里，延性断裂率是指待拉伸对象断裂或破裂时的伸长率。下基板的厚度可以是10μm至1mm，但不限于此。
下基板111可以具有显示区域AA和围绕显示区域AA的非显示区域NA。然而，显示区域AA和非显示区域不被提及为限于下基板111，而是针对整个显示装置100提及。
显示区域AA是显示装置100中显示图像的区域。多个像素PX设置在显示区域AA中。每个像素PX可以包括显示元件和用于驱动显示元件的各种驱动元件。各种驱动元件可以指至少一个薄膜晶体管(TFT)和电容器，但不限于此。多个像素PX可以分别连接到各种布线。例如，多个像素PX中的每个像素可以连接到各种布线，诸如，选通线、数据线、高电位电压线、低电位电压线、参考电压线和初始化电压线。
非显示区域NA是不显示图像的区域。非显示区域NA是与显示区域AA邻近的区域。非显示区域NA与显示区域AA邻近以围绕显示区域AA。然而，不限于此，从而非显示区域NA与从下基板111排除显示区域AA的区域相对应，并且可以以各种形式修改和分离。用于驱动设置在显示区域AA中的多个像素PX的组件设置在非显示区域NA中。也就是说，选通驱动器GD和电源PS可以设置在非显示区域NA中。在非显示区域NA中，可以设置电连接到选通驱动器GD和数据驱动器DD的多个焊盘，并且每个焊盘可以电连接到显示区域AA的多个像素PX中的每个像素。
包括设置在显示区域AA中的多个第一板图案121和多个第一线图案122以及设置在非显示区域NA中的多个第二板图案123和多个第二线图案124的图案层120设置在下基板111上。
多个第一板图案121设置在下基板111的显示区域AA中，使得多个像素PX形成在多个第一板图案121上。多个第一板图案121可以根据高电位电压线VDDL和低电位电压线VSSL(即，电源线)的布置形状而被分成多个第1a板图案121a和多个第1b板图案121b。多个第二板图案123可以设置在下基板111的非显示区域NA中。选通驱动器GD和电源PS形成在多个第二板图案123上。
以上描述的多个第一板图案121和多个第二板图案123以分离的岛的形式形成。多个第一板图案121和多个第二板图案123可以单独分离。因此，多个第一板图案121和多个第二板图案123可以被称为第一岛图案和第二岛图案或第一单独图案和第二单独图案。
具体地，选通驱动器GD可以安装在多个第二板图案123中。当制造第一板图案121上的各种元件时，选通驱动器GD可以以面板内栅极(GIP)方式形成在第二板图案123上。因此，配置选通驱动器GD的各种电路配置(诸如各种晶体管、电容器和布线线)可以设置在多个第二板图案123上。然而，不限于此，并且选通驱动器GD可以以膜上芯片(COF)方式安装。
电源PS可以安装在多个第二板图案123中。电源PS是当制造第一板图案121上的各种组件时被图案化的多个电源块，并且可以形成在第二板图案123上。因此，设置在不同层上的电源块可以设置在第二板图案123上。因此，下电源块和上电源块可以顺序地设置在第二板图案123上。低电位电压可以施加到下电源块，并且高电位电压可以施加到上电源块。因此，低电位电压可以借助下电源块来提供给多个像素PX。高电位电压可以借助上电源块来提供给多个像素PX。
参照图1，多个第二板图案123的尺寸可以比多个第一板图案121的尺寸大。具体地，多个第二板图案123中的每个第二板图案的尺寸可以比多个第一板图案121中的每个第一板图案的尺寸大。如上所述，选通驱动器GD设置在多个第二板图案123中的每个第二板图案上，并且选通驱动器GD的一级设置在多个第二板图案123中的每个第二板图案中。因此，配置选通驱动器GD的一级的各种电路配置所占据的面积可以比像素PX所占据的面积相对大，使得多个第二板图案123中的每个第二板图案的尺寸可以比多个第一板图案121中的每个第一板图案的尺寸大。
即使在图1中，多个第二板图案123沿第一方向X设置在非显示区域NA的两侧上，但不限于此，并且可以设置在非显示区域NA的任意区域中。此外，多个第1a板图案121a、多个第1b板图案121b和多个第二板图案123被例示成矩形形状，它们不限于此。然而，多个第1a板图案121a、多个第1b板图案121b和多个第二板图案123可以以各种形式变化。
参照图1和图3，图案层120还可以包括设置在显示区域AA中的多个第一线图案122和设置在非显示区域NA中的多个第二线图案124。
多个第一线图案122是设置在显示区域AA中并且连接彼此相邻的多个第1a板图案121a或多个第1b板图案121b的图案，并且被称为第一连接图案。也就是说，多个第一线图案122设置在多个第一板图案121之间。
多个第二线图案124是设置在非显示区域NA中并且连接彼此相邻的第一板图案121和第二板图案123或者连接彼此相邻的多个第二板图案123的图案。因此，多个第二线图案124可以被称为第二连接图案。多个第二线图案124可以设置在彼此相邻的第一板图案121与第二板图案123之间以及彼此相邻的多个第二板图案123之间。
参照图1，多个第一线图案122和多个第二线图案124具有波浪形状。例如，多个第一线图案122和多个第二线图案124具有正弦形状。然而，多个第一线图案122和多个第二线图案124的形状不限于此。例如，多个第一线图案122和多个第二线图案124可以以Z字形图案延伸。此外，多个第一线图案122和多个第二线图案124可以具有各种形状，例如在其顶点处连接以延伸的多个菱形形状。此外，图1所示的多个第一线图案122和多个第二线图案124的数量和形状是示例，并且可以根据设计以各种形式改变。
多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124是刚性图案。也就是说，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以比下基板111和上基板112更刚性。因此，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124的弹性模量可以比下基板111的弹性模量高。弹性模量是表示抵抗施加到基板的应力的变形率的参数，并且弹性模量越高，硬度越高。因此，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以分别被称为多个第一刚性图案、多个第二刚性图案、多个第三刚性图案和多个第四刚性图案。多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124的弹性模量可以是下基板111和上基板112的弹性模量的1000倍高，但不限于此。
作为多个刚性图案的多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以由具有比下基板111和上基板112小的柔性的塑料材料形成。例如，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124由聚酰亚胺(PI)、聚丙烯酸酯或聚乙酸酯(polyacetate)形成。此时，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以由相同的材料形成，但不限于此，并且可以由不同的材料形成。当多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124由相同材料形成时，图案可以一体形成。
在一些示例性实施方式中，下基板111可以被限定成包括多个第一下图案和第二下图案。多个第一下图案可以是下基板111的与多个第一板图案121和多个第二板图案123交叠的区域。第二下图案可以是不与多个第一板图案121和多个第二板图案123交叠的区域。
此外，上基板112被限定成包括多个第一上图案和第二上图案。多个第一上图案可以是上基板112的与多个第一板图案121和多个第二板图案123交叠的区域，但是第二上图案可以是不与多个第一板图案121和多个第二板图案123交叠的区域。
此时，多个第一下图案和第一上图案的弹性模量可以比第二下图案和第二上图案的弹性模量高。例如，多个第一下图案和第一上图案可以由与多个第一板图案121和多个第二板图案123相同的材料形成。第二下图案和第二上图案可以由弹性模量比多个第一板图案121和多个第二板图案123的弹性模量低的材料形成。
也就是说，第一下图案和第一上图案可以由聚酰亚胺(PI)、聚丙烯酸酯或聚乙酸酯形成。此外，第二下图案和第二上图案可以由例如聚二甲基硅氧烷(PDMS)的硅橡胶或者诸如聚氨酯(PU)或聚四氟乙烯的弹性体形成。
<非显示区域的驱动元件>
选通驱动器GD是向设置在显示区域AA中的多个像素PX提供选通电压的组件。选通驱动器GD包括形成在多个第二板图案123上的多个级，并且选通驱动器GD的每一级可以彼此电连接。因此，从任一级输出的选通电压可以被传送到另一级。每一级可以顺序地向连接到每一级的多个像素PX提供选通电压。
电源PS连接到选通驱动器GD以提供选通驱动电压和选通时钟电压。电源PS连接到多个像素PX以向多个像素PX中的每个像素提供像素驱动电压。电源PS也可以形成在多个第二板图案123上。也就是说，电源PS可以形成为与第二板图案123上的选通驱动器GD相邻。形成在多个第二板图案123上的电源PS电连接到选通驱动器GD和多个像素PX。也就是说，形成在多个第二板图案123上的多个电源PS可以通过选通电源连接线和像素电源连接线来连接。因此，多个电源PS中的每个电源提供选通驱动电压、选通时钟电压和像素驱动电压。
印刷电路板PCB是将用于驱动显示元件的信号和电压从控制单元传送到显示元件的组件。因此，印刷电路板PCB也可以被称为驱动基板。诸如IC芯片或电路单元的控制单元可以安装在印刷电路板PCB上。此外，在印刷电路板PCB上，还可以安装存储器或处理器。设置在显示装置100中的印刷电路板PCB可以包括拉伸区域和非拉伸区域以确保可拉伸性。在非拉伸区域中，安装有IC芯片、电路单元、存储器和处理器，并且在拉伸区域中，可以设置电连接到IC芯片、电路单元、存储器和处理器的布线。
数据驱动器DD是向设置在显示区域AA中的多个像素PX提供数据电压的组件。数据驱动器DD被配置成IC芯片，因此它也被称为数据集成电路D-IC。数据驱动器DD可以安装在印刷电路板PCB的非拉伸区域中。也就是说，数据驱动器DD可以以板上芯片(COB)的形式安装在印刷电路板PCB上。然而，尽管在图1中，例示了数据驱动器DD以膜上芯片(COF)方式安装，但是其不限于此，并且数据驱动器DD可以通过板上芯片(COB)、玻璃上芯片(COG)或带载封装(TCP)方式安装。
此外，即使在图1中，一个数据驱动器DD被设置成与设置在显示区域AA中的一行的第一板图案121对应，但不限于此。也就是说，一个数据驱动器DD可以被设置成与多行第一板图案121对应。
在下文中，将一起参照图2至图4更详细地描述根据本公开的示例性实施方式的显示装置100的显示区域AA。
<显示区域的平面结构和截面结构>
参照图2，多个第1a板图案121a和多个第1b板图案121b在显示区域AA中设置在下基板111上。多个第1a板图案121a和多个第1b板图案121b彼此交替，并且彼此间隔开以设置在下基板111上。例如，多个第1a板图案121a和多个第1b板图案121b在第一方向X的同一行中交替地设置。多个第1a板图案121a和多个第1b板图案121b设置在第二方向Y的不同列中。例如，如图1所示，多个第1a板图案121a和多个第1b板图案121b可以以矩阵形式设置在下基板111上，但不限于此。
参照图2和图3，包括多个子像素SPX的像素PX设置在第一板图案121中。每个子像素SPX可以包括作为显示元件的发光二极管170以及驱动发光二极管170的驱动晶体管160和开关晶体管150。然而，在子像素SPX中，显示元件不限于发光二极管，并且也可以改变成有机发光二极管。例如，多个子像素SPX可以包括红色子像素、绿色子像素和蓝色子像素，但不限于此，并且多个子像素SPX的颜色可以根据需要修改成各种颜色。
多个子像素SPX可以连接到多条连接线181和182。也就是说，多个子像素SPX可以电连接到沿第一方向X延伸的第一连接线181。多个子像素SPX可以电连接到沿第二方向Y延伸的第二连接线182。
参照图2，多条第一连接线181中的至少四条第一连接线可以连接到一个像素PX。多条第二连接线182中的至少四条第二连接线可以连接到一个像素PX。多条第一连接线181中的一条第一连接线是高电位电压线VDDL，并且多条第二连接线182的一条第二连接线是低电位电压线VSSL。换句话说，高电位电压线VDDL和低电位电压线VSSL可以设置在显示区域AA中，并且高电位电压线VDDL和低电位电压线VSSL可以设置在多个第1a板图案121a和多个第1b板图案121b中的每一者中以彼此交叉。
在下文中，将参照图3详细描述显示区域AA的截面结构。图3是图2的第1b板图案121b的截面图，并且为了描述第1a板图案121a和第1b板图案121b的共同特征，将其描述为第一板图案121。
参照图3，多个无机绝缘层设置在多个第一板图案121上。例如，多个无机绝缘层可以包括缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145，但不限于此。因此，在多个第一板图案121上，可以另外设置各种无机绝缘层，或者可以省略缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145中的一者或更多者。
具体地，缓冲层141设置在多个第一板图案121上。缓冲层141形成在多个第一板图案121上，以保护显示装置100的各种组件免受来自下基板111和多个第一板图案121的外部的湿气(H2O)和氧气(O2)的渗透。缓冲层141可以由绝缘材料构造。例如，缓冲层141可以由氮化硅(SiNx)、氧化硅(SiOx)和氧氮化硅(SiON)中的至少一种形成的单层或双层构造。然而，根据显示装置100的结构或特性，可以省略缓冲层141。
此时，缓冲层141可以仅形成在下基板111与多个第一板图案121和多个第二板图案123交叠的区域中。如上所述，缓冲层141可以由无机材料形成，使得缓冲层141在拉伸显示装置100的过程期间可能容易破裂或损坏。因此，缓冲层141不形成在多个第一板图案121与多个第二板图案123之间的区域中。相反，缓冲层141被图案化成具有多个第一板图案121和多个第二板图案123的形状，以仅设置在多个第一板图案121和多个第二板图案123的上方。因此，在根据本公开的示例性实施方式的显示装置100中，缓冲层141仅形成在与作为刚性图案的多个第一板图案121和多个第二板图案123交叠的区域中。因此，即使显示装置100被弯曲或延伸变形，也可以抑制显示装置100的各种组件的损坏。
参照图3，包括栅极151、有源层152、源极153和漏极154的开关晶体管150以及包括栅极161、有源层162、源极和漏极164的驱动晶体管160形成在缓冲层141上。
首先，参照图3，开关晶体管150的有源层152和驱动晶体管160的有源层162设置在缓冲层141上。例如，开关晶体管150的有源层152和驱动晶体管160的有源层162可以由氧化物半导体形成。例如，有源层152可以由铟-镓-锌氧化物，铟-镓氧化物或铟-锌氧化物形成。另选地，开关晶体管150的有源层152和驱动晶体管160的有源层162可以由非晶硅(a-Si)、多晶硅(poly-Si)或有机半导体形成。
栅极绝缘层142设置在开关晶体管150的有源层152和驱动晶体管160的有源层162上。栅极绝缘层142是使开关晶体管150的栅极151与开关晶体管150的有源层152电绝缘并使驱动晶体管160的栅极161与驱动晶体管160的有源层162电绝缘的层。栅极绝缘层142可以由绝缘材料形成。例如，栅极绝缘层142可以由作为无机材料的氮化硅(SiNx)或氧化硅(SiOx)的单层或者氮化硅(SiNx)或氧化硅(SiOx)的多层构造，但不限于此。
开关晶体管150的栅极151和驱动晶体管160的栅极161设置在栅极绝缘层142上。开关晶体管150的栅极151和驱动晶体管160的栅极161设置在栅极绝缘层142上，彼此隔开。开关晶体管150的栅极151和开关晶体管150的有源层152交叠，并且驱动晶体管160的栅极161与驱动晶体管160的有源层162交叠。
开关晶体管150的栅极151和驱动晶体管160的栅极161可以是诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的各种金属材料中的任何一种、或者它们中的两种或更多种的合金、或者它们的多层，但不限于此。
第一层间绝缘层143设置在开关晶体管150的栅极151和驱动晶体管160的栅极161上。第一层间绝缘层143使驱动晶体管160的栅极161与中间金属层IM绝缘。类似于缓冲层141，第一层间绝缘层143可以由无机材料形成。例如，第一层间绝缘层143可以由作为无机材料的氮化硅(SiNx)或氧化硅(SiOx)的单层或者氮化硅(SiNx)或氧化硅(SiOx)的多层构造，但不限于此。
中间金属层IM设置在第一层间绝缘层143上。中间金属层IM与驱动晶体管160的栅极161交叠。因此，在中间金属层IM和驱动晶体管160的栅极161的交叠区域中形成存储电容器。具体地，驱动晶体管160的栅极161、第一层间绝缘层143和中间金属层IM形成存储电容器。然而，中间金属层IM的设置区域不限于此，并且中间金属层IM与另一电极交叠以形成各种形式的存储电容器。
中间金属层IM可以是各种金属材料中的任一种(诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种)、或者它们中的两种或更多种的合金、或者它们的多层，但不限于此。
第二层间绝缘层144设置在中间金属层IM上。第二层间绝缘层144使开关晶体管150的栅极151与开关晶体管150的源极153和漏极154绝缘。第二层间绝缘层144使中间金属层IM与驱动晶体管160的源极和漏极164绝缘。类似于缓冲层141，第二层间绝缘层144可以由无机材料形成。例如，第二层间绝缘层144可以由作为无机材料的氮化硅(SiNx)或氧化硅(SiOx)的单层或者氮化硅(SiNx)或氧化硅(SiOx)的多层构造，但不限于此。
开关晶体管150的源极153和漏极154设置在第二层间绝缘层144上。驱动晶体管160的源极和漏极164设置在第二层间绝缘层144上。开关晶体管150的源极153和漏极154设置在同一层上以彼此间隔开。即使在图1中，省略了驱动晶体管160的源极，驱动晶体管160的源极也被设置成与漏极164在同一层上间隔开。在开关晶体管150中，源极153和漏极154可以通过接触孔与有源层152接触以电连接到有源层152。在驱动晶体管160中，源极和漏极164可以通过接触孔与有源层162接触以电连接到有源层162。开关晶体管150的漏极154通过接触孔与驱动晶体管160的栅极161接触，以电连接到驱动晶体管160的栅极161。
源极153和漏极154和164可以是诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的各种金属材料中的任一种、或者它们中的两种或更多种的合金、或者它们的多层，但不限于此。
此外，在本说明书中，即使描述了驱动晶体管160具有共面结构，也可以使用诸如交错结构的各种晶体管。此外，在本说明书中，晶体管不仅可以形成为具有顶栅结构，而且可以形成为具有底栅结构。
选通焊盘GP和数据焊盘DP可以设置在第二层间绝缘层144上。
具体地，选通焊盘GP是向多个子像素SPX传送选通电压的焊盘。选通焊盘GP通过接触孔连接到第一连接线181。从第一连接线181提供的选通电压可以通过形成在第一板图案121上的布线从选通焊盘GP传送到开关晶体管150的栅极151。
参照图3，数据焊盘DP是向多个子像素SPX传送数据电压的焊盘。数据焊盘DP通过接触孔连接到第二连接线182。从第二连接线182提供的数据电压可以通过形成在第一板图案121上的布线从数据焊盘DP传送到开关晶体管150的源极153。
选通焊盘GP和数据焊盘DP可以由与源极153和漏极154和164相同的材料形成，但不限于此。
参照图3，钝化层145形成在开关晶体管150和驱动晶体管160上。也就是说，钝化层145覆盖开关晶体管150和驱动晶体管160，以保护开关晶体管150和驱动晶体管160免受湿气和氧气的渗透。钝化层145可以由无机材料形成并由单层或双层构造，但不限于此。
栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145被图案化成仅形成在与多个第一板图案121交叠的区域中。与缓冲层141类似，栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145也由无机材料形成。因此，在拉伸显示装置100的过程期间，栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145也可能容易破裂而损坏。因此，栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145不形成在多个第一板图案121之间的区域中。然而，栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145被图案化成具有多个第一板图案121的形状，以仅形成在多个第一板图案121上方。
平坦化层146形成在钝化层145上。平坦化层146使开关晶体管150和驱动晶体管160的上部平坦化。平坦化层146可以由单层或多层构造，并且可以由有机材料形成。因此，平坦化层146也可以被称为有机绝缘层。例如，平坦化层146可以由丙烯酸有机材料形成，但不限于此。
参照图3，平坦化层146可以被设置成覆盖多个第一板图案121上的缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145的上表面和侧表面。平坦化层146与多个第一板图案121一起围绕缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145。具体地，平坦化层146可以设置成覆盖钝化层145的上表面和侧表面、第一层间绝缘层143的侧表面、第二层间绝缘层144的侧表面、栅极绝缘层142的侧表面、缓冲层141的侧表面、以及多个第一板图案121的上表面的一部分。因此，平坦化层146可以补偿缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145的侧表面上的台阶。此外，平坦化层146增强了平坦化层146与设置在平坦化层146的侧表面上的连接线181和182的粘合强度。
参照图3，平坦化层146的侧表面的倾斜角可以比由缓冲层141、栅极绝缘层142、5第一层间绝缘层143、第二层间绝缘层144和钝化层145的侧表面形成的倾斜角小。
例如，平坦化层146的侧表面可以具有比由钝化层145的侧表面、第一层间绝缘层143的侧表面、第二层间绝缘层144的侧表面、栅极绝缘层142的侧表面和缓冲层141的侧表面形成的斜坡更平缓的斜坡。因此，设置成与平坦化层146的侧表面接触的连
接线181和182以平缓的斜坡设置，使得当显示装置100被拉伸时，在连接线1810和182中产生的应力可以减小。此外，平坦化层146的侧表面具有相对平缓的斜破，
从而可以抑制连接线181和182的开裂或者连接线181和182与平坦化层146的侧表面的分离。
参照图2至图4，连接线181和182是指将多个第1a板图案121a和多个第1b
板图案121b上的焊盘电连接的布线。连接线181和182的一部分设置在多个第1a板5图案121a和多个第1b板图案上。如上所述，设置在第一线图案122上的连接线181和182也可以延伸到多个第一板图案121上，以电连接到多个第一板图案121上的选通焊盘GP和数据焊盘DP。参照图1，第一线图案122不设置在多个第一板图案121之间的区域当中未设置连接线181和182的区域中。
连接线181、182包括第一连接线181和第二连接线182。第一连接线181和第0二连接线182设置在多个第一板图案121之间。具体地，第一连接线181是指连接线181和182当中在多个第一板图案121之间沿第一方向X延伸的布线。第二连接线182是指连接线181和182当中在多个第一板图案121之间沿第二方向Y延伸的布线。
连接线181和182可以由诸如铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)的金属材料形成，或者由诸如铜/钼-钛(Cu/MoTi)或钛/铝/钛(Ti/Al/Ti)的金属材料的层5叠结构形成，但不限于此。
在一般显示装置的显示面板的情况下，诸如多条选通线和多条数据线的各种布线在多个子像素之间延伸成直线，并且多个子像素连接到一条信号线。因此，在一般显示装置的显示面板中，诸如选通线、数据线、高电位电压线、低电位电压线和参考电压线的各种布线在基板上不断开的情况下从有机发光显示装置的显示面板的一侧延伸到另一侧。
相反，在根据本公开的示例性实施方式的显示装置100中，被认为用于一般有机发光显示装置的显示面板的具有直线形状的各种布线(诸如选通线、数据线、高电位电压线VDDL、低电位电压线VSSL、参考电压线和初始化电压线)设置在多个第一板图案121和多个第二板图案123上。
在根据本公开的示例性实施方式的显示装置100中，两个相邻的第一板图案121上的焊盘可以通过连接线181和182连接。因此，连接线181和182电连接两个相邻的第一板图案121上的选通焊盘GP或数据焊盘DP。因此，根据本公开的示例性实施方式的显示装置100可以包括多条连接线181和182，以便在多个第一板图案121之间电连接各种布线，诸如选通线、数据线、高电位电压线VDDL、低电位电压线VSSL和参考电压线。
参照图2，高电位电压线VDDL设置在多个第一板图案121上，从而与低电位电压线VSSL交叉。
在显示装置100中可以包括的各种布线当中的作为沿第一方向X延伸的一条布线的高电位电压线VDDL可以通过第一连接线181电连接。此外，作为沿第二方向Y延伸的一条布线的低电位电压线VSSL通过第二连接线182电连接。
如图4所示，高电位电压线VDDL包括沿第二方向Y延伸的高电位电压主线VDDY以及电连接到高电位电压主线VDDY并沿第一方向X延伸的高电位电压子线VDDX。高电位电压主线VDDY设置在多个第1a板图案121a的上方和多个第1a板图案121a之间，以沿第二方向Y延伸。为了将第二方向Y的高电位电压主线VDDY的高电位电压传送到多个第1b板图案121b，高电位电压子线VDDX电连接到设置在多个第1a板图案121a上的高电位电压主线VDDY。通过这样做，高电位电压子线VDDX延伸到与多个第1a板图案121a相邻的多个第1b板图案121b。
高电位电压子线VDDX包括第一高电位电压子线VDDX1、第二高电位电压子线VDDX2和第三高电位电压子线VDDX3。这里，第一高电位电压子线VDDX1在多个第1a板图案121a上设置在高电位电压主线VDDY下方。第二高电位电压子线VDDX2设置在多个第一线图案122上，并且第三高电位电压子线VDDX3在多个第1b板图案121b上设置在低电位电压主线VSSY下方。
低电位电压线VSSL包括沿第二方向Y延伸的低电位电压主线VSSY以及电连接到低电位电压主线VSSY并沿第一方向X延伸的低电位电压子线VSSX。低电位电压主线VSSY设置在多个第1b板图案121b上方和多个第1b板图案121b之间，以在第二方向Y上延伸。为了将第二方向Y的低电位电压主线VSSY的低电位电压施加到多个第1a板图案121a，低电位电压子线VSSX包括第一低电位电压子线VSSX1、第二低电位电压子线VSSX2和第三低电位电压子线VSSX3。这里，第一低电位电压子线VSSX1设置在多个第1b板图案121b和多个第一线图案122上，并且第二低电位电压子线VSSX2设置在多个第1a板图案121a上。此外，第三低电位电压子线VSSX3在多个第1a板图案121a上设置在高电位电压主线VDDY下方。
此外，参照图3，堤部147形成在第一连接焊盘CNT1、第二连接焊盘CNT2、连接线181和182以及平坦化层146上。堤部147是划分相邻子像素SPX的组件。堤部147被设置成覆盖第一连接焊盘CNT1、第二连接焊盘CNT2、连接线181和182以及平坦化层146的至少一部分。堤部147可以由绝缘材料形成。此外，堤部147可以包括黑色材料。堤部147包括黑色材料以阻挡通过显示区域AA可见的布线。例如，堤部147可以由透明碳基混合物形成，并且具体地，包括炭黑。然而，不限于此，并且堤部147可以由透明绝缘材料形成。尽管在图1中，例示了堤部147的高度比发光二极管170的高度低，但是本公开不限于此，并且堤部147的高度可以等于发光二极管170的高度。
参照图3，发光二极管170设置在第一连接焊盘CNT1和第二连接焊盘CNT2上。发光二极管170包括n型层171、有源层172、p型层173、n电极174和p电极175。根据本公开的示例性实施方式的显示装置100的发光二极管170具有倒装芯片结构，其中，n电极174和p电极175形成在一个表面上。
可以通过将n型杂质注入到具有优异结晶度的氮化镓(GaN)中来形成n型层171。n型层171可以设置在由能够发光的材料形成的单独的基础基板上。
有源层172设置在n型层171上。有源层172是发光二极管170中发射光的发光层，并且可以由氮化物半导体形成，例如氮化镓铟(InGaN)。p型层173设置在有源层172上。p型层173可以通过将p型杂质注入到氮化镓(GaN)中而形成。
如上所述，根据本公开的示例性实施方式的发光二极管170可以通过依次层叠n型层171、有源层172和p型层173，并且然后蚀刻预定部分以形成n电极174和p电极175来制造。在这种情况下，作为用于将n电极174和p电极175彼此分离的空间的预定部分可以被蚀刻以暴露n型层171的一部分。换句话说，其上设置有n电极174和p电极175的发光二极管170的表面不是平坦表面，而是具有不同的高度。
如上所述，n电极174设置在蚀刻区域中并由导电材料形成。p电极175设置在未蚀刻的区域中，并且也由导电材料形成。例如，n电极174设置在通过蚀刻工艺暴露的n型层171上，并且p电极175设置在p型层173上。p电极175可以由与n电极174相同的材料形成。
粘合层AD被设置成覆盖第一连接焊盘CNT1和第二连接焊盘CNT2。粘合层AD设置在第一连接焊盘CNT1和第二连接焊盘CNT2的上表面上以及第一连接焊盘CNT1与第二连接焊盘CNT2之间，使得发光二极管170可以接合到第一连接焊盘CNT1和第二连接焊盘CNT2上。在这种情况下，n电极174可以设置在第二连接焊盘CNT2上，并且p电极175可以设置在第一连接焊盘CNT1上。
粘合层AD可以是导电粘合层，其中导电球分散在绝缘基体构件中。因此，当向粘合层AD施加热或压力时，导电球在施加有热或压力的部分中电连接以具有导电特性，并且未被加压的区域可以具有绝缘特性。例如，n电极174借助粘合层AD电连接到第二连接焊盘CNT2，并且p电极175借助粘合层AD电连接到第一连接焊盘CNT1。也就是说，在使用喷墨方法将粘合层AD施加到第一连接焊盘CNT1和第二连接焊盘CNT2的上表面上之后，将发光二极管170转移到粘合层AD上，并且对发光二极管170加压和加热。通过这样做，第一连接焊盘CNT1电连接到p电极175，并且第二连接焊盘CNT2电连接到n电极174。然而，除了粘合层AD的设置在n电极174与第二连接焊盘CNT2之间的一部分和粘合层AD的设置在p电极175与第一连接焊盘CNT1之间的一部分之外，粘合层AD的其余部分具有绝缘性。此外，粘合层AD可以被分开以分别设置在第一连接焊盘CNT1和第二连接焊盘CNT2上。
第一连接焊盘CNT1电连接到驱动晶体管160的漏极164，以施加有来自驱动晶体管160的驱动电压，从而驱动发光二极管170。尽管在图3中，例示了第一连接焊盘CNT1不与驱动晶体管160的漏极164直接接触，而是与其间接接触，但是本公开不限于此。因此，第一连接焊盘CNT1和驱动晶体管160的漏极164可以彼此直接接触。此外，低电位驱动电压被施加到第二连接焊盘CNT2以驱动发光二极管170。因此，当显示装置100接通时，施加到第一连接焊盘CNT1和第二连接焊盘CNT2的不同电压电平被传送到n电极174和p电极175，使得发光二极管170发光。
上基板112是覆盖设置在上基板112下方的各种组件的基板。具体地，上基板112可以通过在下基板111和第一板图案121上涂覆和固化构造上基板112的材料而形成。上基板112可以设置成与下基板111、第一板图案121、第一线图案122以及连接线181和182接触。
上基板112可以由与下基板111相同的材料形成。例如，上基板112可以由例如聚二甲基硅氧烷(PDMS)的硅橡胶或者诸如聚氨酯(PU)或聚四氟乙烯(PTFE)的弹性体形成，因此具有柔性。然而，上基板112的材料不限于此。
即使未在图3中例示，偏振层也可以设置在上基板112上。偏振层可以执行使从显示装置100的外部入射的光偏振以减少外部光反射的功能。此外，除了偏振层之外的光学薄膜可以设置在上基板112上。
填充层190设置在下基板111的整个表面上，以填充在设置在上基板112与下基板111上的组件之间。填充层190可以由可固化粘合剂构造。具体地，构造填充层190的材料涂覆在下基板111的整个表面上，然后固化，使得填充层190可以设置在设置在上基板112与下基板111上的组件之间。例如，填充层190可以是光学透明粘合剂(OCA)，并且可以由丙烯酸粘合剂、硅基粘合剂和聚氨酯基粘合剂构造。
在下文，将一起参照图5至图8更详细地描述高电位电压线VDDL和低电位电压线VSSL。
<第一板图案的平面结构和截面结构>
图5是根据本公开的示例性实施方式的显示装置的第1a板图案的平面图。图6A是沿着图5的线VIa-VIa’截取的截面图。图6B是沿着图5的线VIb-VIb’截取的截面图。
图7是根据本公开的示例性实施方式的显示装置的第1b板图案的平面图。图8是沿着图7的线VIII-VIII’截取的截面图。图5至图8示意性地例示了设置在第一板图案121上的高电位电压线VDDL和低电位电压线VSSL的平面结构和截面结构。为了便于例示，在图5和图7中，仅例示了设置在平坦化层146上方的多条连接线181和182、第一连接焊盘CNT1和第二连接焊盘CNT2。
参照图5，设置在第1a板图案121a上的多条第一连接线181电连接到设置在下层上的导电层，该下层与其上设置有第一连接线181的层不同。多条第一连接线181中的一些第一连接线可以是第一低电位电压子线VSSX1或第二高电位电压子线VDDX2。
设置在第1a板图案121a上的第二低电位电压子线VSSX2是第二连接焊盘CNT2，用于将低电位电压传送到多个发光二极管170。也就是说，低电位电压可以通过作为第二低电位电压子线VSSX2的第二连接焊盘CNT2传送到发光二极管170的n电极174。不管设置在第1a板图案121a上的多个发光二极管170如何，第二低电位电压子线VSSX2的数量可以是1。例如，当三个发光二极管170设置在第1a板图案121a上时，第二低电位电压子线VSSX2可以将低电位电压同等地施加到三个发光二极管170。
设置在第1a板图案121a上的多条第二连接线182中的一条第二连接线是高电位电压主线VDDY并且设置在平坦化层146上方。多条第二连接线182中的除了高电位电压主线VDDY之外的剩余线可以电连接到设置在下层上的导电层，该下层与其上设置有第二连接线182的层不同。
参照图5和图6A，第一低电位电压子线VSSX1和第二低电位电压子线VSSX2由与多条连接线181和182相同的材料形成。第三低电位电压子线VSSX3由与栅极151、161、源极153和漏极154、164中的任一者相同的材料形成。也就是说，第三低电位电压子线VSSX3与栅极151、161、源极153和漏极154、164中的任一者设置在同一层上，以通过接触孔电连接到第一低电位电压子线VSSX1和第二低电位电压子线VSSX2。第三低电位电压子线VSSX3的一端通过接触孔连接到第一低电位电压子线VSSX1，并且第三低电位电压子线VSSX3的另一端通过接触孔连接到第二低电位电压子线VSSX2。
一起参照图5和图6B，第一高电位电压子线VDDX1由与栅极151、161、源极153和漏极154、164中的任一者相同的材料形成。高电位电压主线VDDY和第二高电位电压子线VDDX2由与多条连接线181和182相同的材料形成。也就是说，第一高电位电压子线VDDX1与栅极151、161、源极153和漏极154中的任一者设置在同一层上，以通过接触孔电连接到高电位电压主线VDDY和第二高电位电压子线VDDX2。例如，第一高电位电压子线VDDX1的一端通过接触孔连接到高电位电压主线VDDY，并且第一高电位电压子线VDDX1的另一端连接到第二高电位电压子线VDDX2。
参照图7，设置在第1b板图案121b上的多条第一连接线181中的一条是第一低电位电压子线VSSX1，并且另一条是第二高电位电压子线VDDX2并设置在平坦化层146上方。多条第一连接线181中的除了第一低电位电压子线VSSX1之外的剩余线可以电连接到设置在下层上的导电层，该下层与其上设置有第二连接线182的层不同。
设置在第1b板图案121b上的作为第一低电位电压子线VSSX1的第二连接焊盘CNT2连接到第一连接线181，以将低电位电压传送到多个发光二极管170。不管设置在第1b板图案121b上的多个发光二极管170如何，第一低电位电压子线VSSX1的数量可以是1。例如，当三个发光二极管170设置在第1b板图案121b上时，第一低电位电压子线VSSX1可以将低电位电压同等地施加到三个发光二极管170。
设置在第1b板图案121b上的多条第二连接线182中的一条是低电位电压主线VSSY，并且设置在平坦化层146上方。多条第二连接线182中的除了低电位电压主线VSSY之外的剩余线可以电连接到设置在下层上的导电层，该下层与其上设置第二连接线182的层不同。低电位电压主线VSSY和第一低电位电压子线VSSX1被连接成在平坦化层146上彼此直接交叉。例如，低电位电压主线VSSY在第1b板图案121b上直接连接到第一低电位电压子线VSSX1。
参照图7和图8，第三高电位电压子线VDDX3由与栅极151、161、源极153和漏极154、164中的任何一者相同的材料形成。也就是说，第三高电位电压子线VDDX3与栅极151、161、源极153和漏极154中的任一者设置在同一层上，以通过接触孔电连接到第二高电位电压子线VDDX2。例如，第三高电位电压子线VDDX3的一端通过接触孔连接到第二高电位电压子线VDDX2。
一起参照图6A和图8，高电位电压主线VDDY和第三低电位电压子线VSSX3被设置成彼此交叉，并且低电位电压主线VSSY和第三高电位电压子线VDDX3被设置成彼此交叉。
图9是例示根据本公开的示例性实施方式的显示装置的参考电位电压线的布置的示意性平面图。
参照图9，多条参考电位电压线Vref是在多个子像素SPX之间沿第一方向X延伸的线，以将参考电压传送到多个子像素SPX中的每个子像素。形成一个像素PX的多个子像素SPX可以共享一条参考电位电压线Vref。在非显示区域NA中，参考电位电压线Vref沿与第一方向X交叉的第二方向Y设置，以确定边框尺寸。
通常，高电位电压线和低电位电压线作为粗线设置在非显示区域中，并通过与其交叉延伸的连接线将高电位电压和低电位电压施加到显示区域。此时，高电位电压连接线不延伸成一条线，而是与不同层(并非同一层)上的导线接触以施加高电位电压，从而导致由于接触电阻引起的高电位电压降。
因此，在根据本公开的示例性实施方式的显示装置100中，电源线VDDL和VSSL在显示区域AA的多个第一板图案121上方沿第一方向X或第二方向Y设置。因此，可以减小电源线VDDL和VSSL的接触电阻。此外，在非显示区域NA中，仅设置参考电位电压线Vref，但是电源线VDDL和VSSL设置在显示区域中，使得边框尺寸显著减小。
<本公开内容的另一示例性实施方式>
图10是根据本公开的另一示例性实施方式的显示装置的平面图。
参照图10，根据本公开的另一示例性实施方式的显示装置1000包括下基板111、图案层120、多个像素PX、选通驱动器GD、数据驱动器DD和电源PS。与图1的显示装置相比，数据驱动器DD的数量、选通驱动器GD的数量以及多个图案层120的布置结构是不同的，但是其它配置相同，因此将省略多余的描述。
根据本公开的另一示例性实施方式的显示装置1000是具有横向结构的显示装置1000。也就是说，多个数据驱动器DD沿第一方向X设置，并且多个选通驱动器GD沿与第一方向X交叉的第二方向Y设置。此外，数据驱动器DD的数量比选通驱动器GD的数量大。沿第一方向X设置在同一行上的多个第一板图案121的数量可以比沿第二方向Y设置在同一列上的多个第一板图案121的数量少，并且数据线的数量可以比选通线的数量大。
通常，在其中数据驱动器的数量比选通驱动器的数量大的横向结构中，当电源线被设置在非显示区域中时，导致要施加到数据驱动器的高电位电压和低电位电压的下降，从而可能增加缺陷产率。
因此，在根据本公开的另一示例性实施方式的显示装置1000中，电源线VDDL和VSSL设置在显示区域AA中，以沿第一方向X和第二方向Y交叉，从而向数据驱动器DD施加足够的高电位电压和低电位电压。因此，在横向结构中，由于电源线VDDL和VSSL的交叉而导致的数据驱动器DD的缺陷产率可以显著降低，同时减少数据延迟。
此外，根据现有技术，在横向结构中，数据线的数量增加，使得为了将高电位电压和低电位电压施加到多条数据线中的每条数据线，需要将粗的高电位电源线和低电位电源线设置在非显示区域中。因此，根据现有技术，难以减小边框尺寸。
相反，在根据本公开的另一示例性实施方式的显示装置1000中，即使在横向结构中，电源线VDDL和VSSL也在显示区域AA中被设置成交叉，从而可以实现具有减小的边框尺寸的显示装置。
本公开的示例性实施方式还可以描述如下：
根据本公开的一方面，提供了一种显示装置。该显示装置包括：可拉伸下基板，该可拉伸下基板包括显示区域和设置在显示区域外部的非显示区域；图案层，该图案层设置在下基板上并包括多个板图案和多个线图案；多个像素，该多个像素设置在显示区域中的多个板图案中的每个板图案上方；以及多条连接线，该多条连接线设置在多个线图案上方以连接多个像素。多条连接线包括在多个板图案的每个板图案中彼此交叉的高电位电压线和低电位电压线。
高电位电压线可以包括沿第二方向延伸的高电位电压主线以及电连接到高电位电压主线并沿与第二方向交叉的第一方向延伸的高电位电压子线，并且低电位电压线可以包括沿第二方向延伸的低电位电压主线以及电连接到低电位电压主线并沿第一方向延伸的低电位电压子线。
多个板图案可以包括多个第1a板图案和沿第一方向与多个第1a板图案交替设置的多个第1b板图案，高电位电压主线可以设置在多个第1a板图案上，并且低电位电压主线可以设置在多个第1b板图案上。
高电位电压子线可以电连接到设置在多个第1板图案上的高电位电压主线，并且延伸到与多个第1a板图案相邻的多个第1b板图案。
高电位电压子线可以包括：第一高电位电压子线，该第一高电位电压子线在多个第1a板图案上设置在高电位电压主线下方；第二高电位电压子线，该第二高电位电压子线设置在多个线图案上；以及第三高电位电压子线，该第三高电位电压子线在多个第1b板图案上设置在低电位电压主线下方。
低电位电压主线和第三高电位电压子线可以设置成彼此交叉。
显示装置还可以包括晶体管，该晶体管包括设置在多个板图案上的栅极、有源层、源极和漏极。第一高电位电压子线和第三高电位电压子线可以由与晶体管的栅极、源极和漏极中的任一者相同的材料形成，并且第二高电位电压子线可以由与多条连接线相同的材料形成。
低电位电压子线可以电连接到设置在多个第1b板图案上的低电位电压主线，并且延伸到与多个第1b板图案相邻的多个第1a板图案。
低电位电压子线可以包括：第一低电位电压子线，该第一低电位电压子线设置在多个第1b板图案和多个线图案上；第二低电位电压子线，该第二低电位电压子线设置在多个第1a板图案上；以及第三低电位电压子线，该第三低电位电压子线在多个第1a板图案上设置在高电位电压主线下方。
高电位电压主线和第三低电位电压子线可以设置成彼此交叉。
显示装置还可以包括晶体管，该晶体管包括设置在多个板图案上的栅极、有源层、源极和漏极。第一低电位电压子线可以由与多条连接线相同的材料形成，并且第三低电位电压子线可以由与晶体管的栅极、源极和漏极中的任一者相同的材料形成。
在多条连接线当中，沿第二方向延伸的连接线可以包括高电位电压主线、低电位电压主线和多条数据线中的至少一条。
在多条连接线当中，沿第一方向延伸的连接线可以包括扫描线、发光信号线和初始化电压线中的至少一条。
在非显示区域中，可以设置有沿第一方向设置的多个数据驱动器和沿与第一方向交叉的第二方向设置的多个选通驱动器，并且数据驱动器的数量可以比选通驱动器的数量大。
尽管已经参照附图详细描述了本公开的示例性实施方式，但是本公开不限于此，并且可以在不脱离本公开的技术构思的情况下以许多不同的形式来实施。因此，提供本公开的示例性实施方式仅用于例示目的，而不旨在限制本公开的技术构思。本公开的技术构思的范围不限于此。因此，应当理解，上述示例性实施方式在所有方面是例示性的，而不限制本公开。本公开的保护范围应基于所附权利要求来解释，并且其等同范围内的所有技术构思应被解释为落入本公开的范围内。
相关申请的交叉引用
本申请要求于2021年12月30日在韩国知识产权局提交的韩国专利申请No.10-2021-0192150的优先权，其公开内容通过引用并入本文。

Claims (14)

1.一种显示装置，所述显示装置包括：
可拉伸下基板，所述可拉伸下基板包括显示区域和设置在所述显示区域外部的非显示区域；
图案层，所述图案层设置在所述下基板上并包括多个板图案和多个线图案；
多个像素，所述多个像素设置在所述显示区域中的所述多个板图案中的每个板图案上方；以及
多条连接线，所述多条连接线设置在所述多个线图案上方以连接所述多个像素，
其中，所述多条连接线包括高电位电压线和低电位电压线，所述高电位电压线和所述低电位电压线在所述多个板图案中的每个板图案中彼此交叉。
2.根据权利要求1所述的显示装置，其中，所述高电位电压线包括沿第二方向延伸的高电位电压主线以及电连接到所述高电位电压主线并沿与所述第二方向交叉的第一方向延伸的高电位电压子线，并且所述低电位电压线包括沿所述第二方向延伸的低电位电压主线以及电连接到所述低电位电压主线并沿所述第一方向延伸的低电位电压子线。
3.根据权利要求2所述的显示装置，其中，所述多个板图案包括多个第1a板图案以及沿所述第一方向与所述多个第1a板图案交替设置的多个第1b板图案，
所述高电位电压主线设置在所述多个第1a板图案上，并且所述低电位电压主线设置在所述多个第1b板图案上。
4.根据权利要求3所述的显示装置，其中，所述高电位电压子线电连接到设置在所述多个第1a板图案上的所述高电位电压主线，并且延伸到与所述多个第1a板图案相邻的所述多个第1b板图案。
5.根据权利要求4所述的显示装置，其中，所述高电位电压子线包括：
第一高电位电压子线，所述第一高电位电压子线在所述多个第1a板图案上设置在所述高电位电压主线下方；
第二高电位电压子线，所述第二高电位电压子线设置在所述多个线图案上；以及
第三高电位电压子线，所述第三高电位电压子线在所述多个第1b板图案上设置在所述低电位电压主线下方。
6.根据权利要求5所述的显示装置，其中，所述低电位电压主线和所述第三高电位电压子线被设置成彼此交叉。
7.根据权利要求5所述的显示装置，所述显示装置还包括：
晶体管，所述晶体管包括设置在所述多个板图案上的栅极、有源层、源极和漏极，
其中，所述第一高电位电压子线和所述第三高电位电压子线由与所述晶体管的所述栅极、所述源极和所述漏极中的任一者相同的材料形成，并且所述第二高电位电压子线由与所述多条连接线相同的材料形成。
8.根据权利要求3所述的显示装置，其中，所述低电位电压子线电连接到设置在所述多个第1b板图案上的所述低电位电压主线，并延伸到与所述多个第1b板图案相邻的所述多个第1a板图案。
9.根据权利要求8所述的显示装置，其中，所述低电位电压子线包括：
第一低电位电压子线，所述第一低电位电压子线设置在所述多个第1b板图案和所述多个线图案上；
第二低电位电压子线，所述第二低电位电压子线设置在所述多个第1a板图案上；以及
第三低电位电压子线，所述第三低电位电压子线在所述多个第1a板图案上设置在所述高电位电压主线下方。
10.根据权利要求9所述的显示装置，其中，所述高电位电压主线和所述第三低电位电压子线被设置成彼此交叉。
11.根据权利要求9所述的显示装置，所述显示装置还包括：
晶体管，所述晶体管包括设置在所述多个板图案上的栅极、有源层、源极和漏极，
其中，所述第一低电位电压子线由与所述多条连接线相同的材料形成，所述第三低电位电压子线由与所述晶体管的所述栅极、所述源极和所述漏极中的任一者相同的材料形成。
12.根据权利要求2所述的显示装置，其中，在所述多条连接线当中，沿所述第二方向延伸的连接线包括所述高电位电压主线、所述低电位电压主线和多条数据线中的至少一条。
13.根据权利要求2所述的显示装置，其中，在所述多条连接线当中，沿所述第一方向延伸的连接线包括扫描线、发光信号线和初始化电压线中的至少一条。
14.根据权利要求1所述的显示装置，其中，在所述非显示区域中，设置有沿第一方向设置的多个数据驱动器和沿与所述第一方向交叉的第二方向设置的多个选通驱动器，并且所述数据驱动器的数量比所述选通驱动器的数量大。
CN202211618191.9A 2021-12-30 2022-12-15 显示装置 Pending CN116387338A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210192150A KR20230102203A (ko) 2021-12-30 2021-12-30 표시 장치
KR10-2021-0192150 2021-12-30

Publications (1)

Publication Number Publication Date
CN116387338A true CN116387338A (zh) 2023-07-04

Family

ID=86968001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211618191.9A Pending CN116387338A (zh) 2021-12-30 2022-12-15 显示装置

Country Status (3)

Country Link
US (1) US20230215874A1 (zh)
KR (1) KR20230102203A (zh)
CN (1) CN116387338A (zh)

Also Published As

Publication number Publication date
US20230215874A1 (en) 2023-07-06
KR20230102203A (ko) 2023-07-07

Similar Documents

Publication Publication Date Title
KR20210036706A (ko) 스트레쳐블 표시 장치
CN114447015A (zh) 显示装置
KR20220069515A (ko) 표시 장치
JP2024059752A (ja) 表示装置
CN116387338A (zh) 显示装置
CN114373385B (zh) 可伸展显示装置
US20240014365A1 (en) Display device
US20240213267A1 (en) Display device
US20240219966A1 (en) Display device
US20230215873A1 (en) Display device
US20240097092A1 (en) Display device
US20240128279A1 (en) Display device
KR20240064409A (ko) 표시 장치
KR20240107645A (ko) 표시 장치
KR20240014305A (ko) 표시 장치
KR20240098609A (ko) 표시 장치
KR20240092865A (ko) 표시 장치
KR20240047052A (ko) 표시 장치
KR20230102394A (ko) 표시 장치
KR20240104621A (ko) 표시 장치
KR20220071060A (ko) 표시 장치
CN118102789A (zh) 显示装置
KR20220057103A (ko) 표시 장치
CN118213383A (zh) 显示装置
CN116367590A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination