CN117497529A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117497529A
CN117497529A CN202310911488.2A CN202310911488A CN117497529A CN 117497529 A CN117497529 A CN 117497529A CN 202310911488 A CN202310911488 A CN 202310911488A CN 117497529 A CN117497529 A CN 117497529A
Authority
CN
China
Prior art keywords
sub
patterns
main board
line
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310911488.2A
Other languages
English (en)
Inventor
李钟范
李仙花
李秉炫
李昭易
金世恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN117497529A publication Critical patent/CN117497529A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

根据本公开的示例性实施方式的显示装置包括：可拉伸的下基板；图案层，其设置在下基板上并且包括多个主板图案、多个子板图案和多个线图案；多个子像素，其设置在多个主板图案中的每个主板图案上；以及附加子像素，其设置在多个子板图案中的每个子板图案上，其中，仅多个子板图案当中的一些子板图案的附加子像素包括发光元件。因此，根据本公开，可以通过根据多个子像素是否有缺陷而选择性地在附加子像素中形成发光元件来修复显示装置。

Description

显示装置
技术领域
本公开涉及显示装置，并且更具体地，涉及当其中出现缺陷时能够被修复的可拉伸显示装置。
背景技术
用于计算机监视器、TV、移动电话等的显示装置包括自身发光的有机发光显示器(OLED)、需要单独光源的液晶显示器(LCD)等。
这样的显示装置正在被应用于越来越多的各种领域，不仅包括计算机监视器和TV，还包括个人移动装置，并且因此正在研究具有宽显示区域的同时具有减小的体积和重量的显示装置。
近年来，通过在例如作为柔性材料的塑料的柔性基板上形成显示单元、线等而被制造成在特定方向上可拉伸且可改变成各种形状的显示装置作为下一代显示装置受到了相当大的关注。
发明内容
本公开的一方面是提供一种显示装置，其允许当出现缺陷子像素时修复缺陷子像素。
本公开的另一方面是提供一种显示装置，其即使在从缺陷子像素去除LED时发生损坏，也能够被修复。
本公开的又一方面是提供一种显示装置，在该显示装置中可以在不添加用于修复的单独区域的情况下形成附加子像素。
本公开的又一方面是提供一种显示装置，在该显示装置中可以在不限制主板图案和线图案的设计区域的情况下形成附加子像素。
本公开的目的不限于上述目的，并且本领域技术人员可以根据以下描述清楚地理解上述未提及的其它目的。
根据本公开的示例性实施方式的显示装置包括：可拉伸的下基板；图案层，其设置在下基板上并且包括多个主板图案、多个子板图案和多个线图案；多个子像素，其设置在多个主板图案中的每个主板图案上；附加子像素，其设置在多个子板图案中的每个子板图案上；以及多条连接线，其设置在多个线图案中的每个线图案上以将多个子像素和附加子像素连接，其中，多个子板图案当中的一些子板图案的附加子像素包括发光元件。因此，根据本公开，可以通过根据多个子像素是否有缺陷而选择性地在附加子像素中形成发光元件来修复显示装置。
根据本公开的另一示例性实施方式的显示装置包括：可拉伸的下基板；图案层，其设置在下基板上并且包括多个主板图案、多个子板图案和多个线图案；多个子像素，其设置在多个主板图案中的每个主板图案上，并且多个子像素中的每个子像素包括像素电路；附加子像素，其设置在多个子板图案中的每个子板图案上并且包括像素电路；多条线，其设置在多个子像素和附加子像素中的每一个中并且与像素电路连接；以及多条连接线，其设置在多个线图案中的每个线图案上并且将多个主板图案的多条线和子板图案的多条线连接，其中，多个主板图案被设置在与多个子板图案的行和列不同的行和不同的列中。因此，根据本公开，当显示装置有缺陷时，可以通过在其中未设置有多个主板图案的空的空间中形成用于修复的子板图案来修复显示装置。
在具体实施方式和附图中包括示例性实施方式的其它细节。
根据本公开，代替确保用于修复的单独区域，可以在主板图案之间的空白空间中形成用于修复的附加子像素。
根据本公开，由于修复LED被转移到附加子像素，因此当从缺陷子像素去除LED时，无论连接焊盘等的损坏如何，都可以执行修复。
根据本公开，在与子像素和连接线的设计区域无关的区域中形成附加子像素，使得当显示装置有缺陷时能够修复显示装置。
根据本公开的效果不限于以上例示的内容，并且在本说明书中包括更多的各种效果。
附图说明
图1是根据本公开的示例性实施方式的显示装置的平面图。
图2是根据本公开的示例性实施方式的显示装置的显示区域的放大平面图。
图3是沿着图2的III-III’截取的截面图。
图4是沿着图2的IV-IV’截取的截面图。
图5是沿着图2的V-V’截取的截面图。
图6是沿着图2的VI-VI’截取的截面图。
图7是根据本公开的示例性实施方式的显示装置的多个子像素的电路图。
图8是根据本公开的示例性实施方式的显示装置的附加子像素的电路图。
图9是用于说明根据本公开的示例性实施方式的显示装置中的各种信号的传送路径的图。
图10是根据本公开的示例性实施方式的显示装置的放大平面图。
图11是根据本公开的示例性实施方式的显示装置的缺陷子像素的截面图。
图12是根据本公开的示例性实施方式的显示装置的附加子像素的截面图。
图13是例示根据本公开的示例性实施方式的显示装置的子像素和附加子像素的电路图。
具体实施方式
通过参照下面结合附图详细描述的示例性实施方式，本公开的优点和特征以及实现优点和特征的方法将是清楚的。然而，本公开不限于本文公开的示例性实施方式，而是将以各种形式实现。仅通过示例的方式提供示例性实施方式，使得本领域技术人员可以完全地理解本公开的公开内容和本公开的范围。
在附图中例示的用于描述本公开的示例性实施方式的形状、尺寸、比率、角度、数字等仅仅是示例，并且本公开不限于此。在整个说明书中，相同的附图标记通常表示相同的元件。此外，在本公开的以下描述中，可以省略对已知相关技术的详细说明以避免不必要地模糊本公开的主题。本文中使用的诸如“包括”、“具有”和“由……组成”之类的用语通常旨在允许添加其它组件，除非这些用语与用语“仅”一起使用。除非另有明确说明，否则对单数的任何引用可以包括复数。
即使没有明确说明，组件也被解释成包括普通误差范围。
当使用诸如“上”、“上方”、“下方”和“挨着”之类的用语描述两个部分之间的位置关系时，除非这些用语与用语“紧接”或“直接”一起使用，否则一个或更多个部分可以定位在该两个部分之间。
当元件或层被设置在另一元件或层“上”时，该元件或层可以直接设置在另一元件或层上，或者其它元件或层可以插设在其间。
尽管用语“第一”、“第二”等用于描述各种组件，但是这些组件不受这些用语限制。这些用语仅用于区分一个组件与其它组件。因此，在本公开的技术构思中，下面将提到的第一组件可以是第二组件。
在整个说明书中，相同的附图标记通常表示相同的元件。
为了便于描述，例示了附图中所示的每个组件的尺寸和厚度，并且本公开不限于所示组件的尺寸和厚度。
本公开的各种实施方式的特征可以部分地或完全地彼此附接或组合，并且可以以技术上各种方式互锁和操作，并且实施方式可以彼此独立或关联地执行。
在下文中，将参照附图详细描述根据本公开的示例性实施方式的显示装置。
图1是根据本公开的示例性实施方式的显示装置的平面图。图2是根据本公开的示例性实施方式的显示装置的显示区域的放大平面图。图3是根据本公开的示例性实施方式的沿着图2的III-III’截取的截面图。图4是沿着图2的IV-IV’截取的截面图。图5是沿着图2的V-V’截取的截面图。图6是沿着图2的VI-VI’截取的截面图。在图1中，为了便于描述，省略了第一板图案121的子板图案121S的图示，并且仅例示了其主板图案121M。
首先，根据本公开的示例性实施方式的显示装置100是即使被弯曲或拉伸也能够显示图像的显示装置，并且也可以被称为可拉伸显示装置或柔性显示装置。显示装置100可以具有比常规的典型显示装置高的柔性和可拉伸性。因此，用户可以弯曲或拉伸显示装置100，并且显示装置100的形状可以根据用户的操纵而自由地改变。例如，当用户抓住并拉动显示装置100的一端时，显示装置100可以由用户沿拉动方向拉伸。如果用户将显示装置100放置在不平坦的外表面上，则显示装置100可以被设置成根据外表面的形状而弯曲。当用户施加的力被去除时，显示装置100可以恢复到其原始形状。
一起参照图1至图3，下基板111是用于支撑和保护显示装置100的各种组件的基板。另外，下基板111可以支撑其上形成有像素PX、选通驱动器GD和电源PS的图案层120。另外，上基板112是用于覆盖和保护显示装置100的各种组件的基板。上基板112可以覆盖像素PX、选通驱动器GD和电源PS。
下基板111和上基板112中的每一个是可延展基板，并且可以由可以弯曲或拉伸的绝缘材料形成。例如，下基板111和上基板112中的每一个可以由例如聚二甲基硅氧烷(PDMS)的硅橡胶或诸如聚氨酯(PU)和聚四氟乙烯(PTFE)之类的弹性体形成，并且因此可以具有柔性属性。下基板111和上基板112的材料可以相同，但不限于此，并且可以进行各种修改。
下基板111和上基板112中的每一个是可延展基板，并且可以是可逆地可扩张和可收缩的。因此，下基板111可以被称为下可拉伸基板、下柔性基板、下可延伸基板、下可延展基板、第一可拉伸基板、第一柔性基板、第一可延伸基板或第一可延展基板。上基板112可以被称为上可拉伸基板、上柔性基板、上可延伸基板、上可延展基板、第二可拉伸基板、第二柔性基板、第二可延伸基板或第二可延展基板。下基板111和上基板112的弹性模量可以为几MPa至几百MPa。另外，下基板111和上基板112的延性断裂率(ductile breaking rate)可以是100％或更高。这里，延性断裂率是指被拉伸对象断裂或开裂时的伸长率。下基板的厚度可以为10μm至1mm，但不限于此。
参照图1，下基板111可以具有显示区域AA和围绕显示区域AA的非显示区域NA。然而，显示区域AA和非显示区域NA不仅限于下基板111，并且可以在整个显示装置100中被提及。
显示区域AA是在显示装置100上显示图像的区域。多个像素PX被设置在显示区域AA中。多个像素PX中的每个像素可以包括显示元件和用于驱动显示元件的各种驱动元件。各种驱动元件可以包括至少一个薄膜晶体管TFT和电容器，但是本公开不限于此。多个像素PX中的每个像素可以连接到各种线。例如，多个像素PX中的每个像素可以连接到诸如扫描线、数据线、参考线、发光控制线、高电位电源线和低电位电源线之类的各种线。
非显示区域NA是不显示图像的区域。非显示区域NA可以是与显示区域AA相邻设置的区域。例如，非显示区域NA可以是围绕显示区域AA的区域。然而，本公开不限于此，并且非显示区域NA与下基板111的除了显示区域AA之外的区域相对应，并且可以改变和分离成各种形状。用于对设置在显示区域AA中的多个像素PX进行驱动的组件(例如选通驱动器GD和电源PS)可以被设置在非显示区域NA中。另外，与选通驱动器GD和数据驱动器DD连接的多个焊盘可以被设置在非显示区域NA中，并且焊盘中的每个焊盘可以连接到显示区域AA中的多个像素PX。
图案层120被设置在下基板111上。图案层120包括设置在显示区域AA中的多个第一板图案121和多个第一线图案122以及设置在非显示区域NA中的多个第二板图案123和多个第二线图案124。
多个第一板图案121可以被设置在下基板111的显示区域AA中。多个第二板图案123可以被设置在下基板111的非显示区域NA中。多个第一板图案121和多个第二板图案123可以以彼此间隔开的岛的形式来设置。多个第一板图案121和多个第二板图案123中的每一个可以单独地分离。因此，多个第一板图案121和多个第二板图案123可以被称为第一岛图案和第二岛图案，或第一单独图案和第二单独图案。
参照图1，多个第二板图案123中的每一个的尺寸可以比多个第一板图案121中的每一个的尺寸大。选通驱动器GD的一级可以被设置在多个第二板图案123中的每个第二板图案上。因此，由于由构成选通驱动器GD的一级的各种电路组件占据的面积比由一个像素PX占据的面积相对大，因此多个第二板图案123中的每一个的尺寸可以比第一板图案121中的每一个的尺寸大。
此外，在图1中例示了多个第二板图案123被设置在显示区域AA的在X方向上的两侧上的非显示区域NA中，但是图1的例示是示例性的。多个第二板图案123可以被设置在非显示区域NA的任何区域中。另外，尽管多个第一板图案121和多个第二板图案123被例示为四边形形状，但是本公开不限于此。多个第一板图案121和多个第二板图案123可以是能以各种形状变化的。
参照图1和图2，图案层120的多个第一线图案122被设置在显示区域AA中。多个第一线图案122是连接彼此相邻的第一板图案121的图案，并且可以被称为内部连接图案。也就是说，多个第一线图案122被设置在多个第一板图案121之间。
图案层120的多个第二线图案124被设置在非显示区域NA中。多个第二线图案124是连接彼此相邻的第一板图案121和第二板图案123或连接彼此相邻的多个第二板图案123的图案。因此，多个第二线图案124可以被称为外部连接图案。多个第二线图案124可以被设置在彼此相邻的第一板图案121与第二板图案123之间，并且被设置在彼此相邻的多个第二板图案123之间。
多个第一线图案122和多个第二线图案124具有波浪形状。例如，多个第一线图案122和多个第二线图案124可以具有正弦波形状。然而，多个第一线图案122和多个第二线图案124的形状不限于此。例如，多个第一线图案122和多个第二线图案124可以以Z字形方式延伸。另选地，多个第一线图案122和多个第二线图案124可以具有诸如多个菱形基板通过在其顶点处连接而延伸的形状之类的形状，或者可以具有诸如半圆形基板和四分之一圆基板彼此连接的形状之类的各种形状。另外，图1所示的多个第一线图案122和多个第二线图案124的数量和形状是示例性的，并且多个第一线图案122和多个第二线图案124的数量和形状可以根据设计而进行各种改变。
此外，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124是刚性图案。也就是说，与下基板111和上基板112相比，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以具有刚性属性。
作为刚性基板的多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以由柔性比下基板111和上基板112的柔性低的塑料材料形成。例如，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以由聚酰亚胺(PI)、聚丙烯酸酯和聚乙酸酯当中的至少一种材料形成。在这种情况下，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以由相同的材料形成，但是本公开不限于此。多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以由不同的材料形成。当多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124由相同的材料形成时，它们可以一体地形成。
在这种情况下，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124的弹性模量可以比下基板111的弹性模量高。弹性模量是表示抵抗施加到基板的应力的变形率的参数。当弹性模量相对高时，硬度可能相对较高。因此，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以分别被称为多个第一刚性图案、多个第二刚性图案、多个第三刚性图案和多个第四刚性图案。多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124的弹性模量可以比下基板111和上基板112的弹性模量高1000倍，但本公开不限于此。
此外，在一些实施方式中，下基板111可以被限定成包括多个第一下图案和第二下图案。多个第一下图案可以是下基板111的与多个第一板图案121和多个第二板图案123交叠的区域。第二下图案可以是不与多个第一板图案121和多个第二板图案123交叠的剩余区域。
此外，上基板112可以被限定成包括多个第一上图案和第二上图案。多个第一上图案可以是上基板112的与多个第一板图案121和多个第二板图案123交叠的区域。第二上图案可以是不与多个第一板图案121和多个第二板图案123交叠的剩余区域。
在这种情况下，多个第一下图案和第一上图案的弹性模量可以比第二下图案和第二上图案的弹性模量高。例如，多个第一下图案和第一上图案可以由与多个第一板图案121和多个第二板图案123相同的材料形成。第二下图案和第二上图案可以由弹性模量比多个第一板图案121和多个第二板图案123的弹性模量低的材料形成。
例如，第一下图案和第一上图案可以由聚酰亚胺(PI)、聚丙烯酸酯、聚乙酸酯等形成。第二下图案和第二上图案可以由例如聚二甲基硅氧烷(PDMS)的硅橡胶或诸如聚氨酯(PU)或聚四氟乙烯(PTFE)之类的弹性体形成。
选通驱动器GD可以被安装在多个第二板图案123上。当制造多个第一板图案121上的各种组件时，选通驱动器GD可以以面板内栅极(GIP)方法形成在多个第二板图案123上。因此，诸如晶体管、电容器和线之类的构成选通驱动器GD的各种电路组件可以被设置在多个第二板图案123上。构成选通驱动器GD并且作为包括晶体管、电容器等的电路的一级可以被设置在多个第二板图案123中的每个第二板图案上方。然而，选通驱动器GD可以以膜上芯片(COF)方法安装，但本公开不限于此。
电源PS被设置在多个第二板图案123上。电源PS可以被形成在与选通驱动器GD邻近的第二板图案123上。电源PS是当制造第一板图案121上的各种组件时被图案化的多个电源块，并且可以被形成在第二板图案123上。电源PS可以与非显示区域NA的选通驱动器GD和显示区域AA的多个像素PX电连接，以提供驱动电压。具体地，电源PS可以通过第二线图案124和第一线图案122与形成在第二板图案123上的选通驱动器GD和形成在第一板图案121上的多个像素PX连接。例如，电源PS可以向选通驱动器GD提供选通驱动电压和时钟信号。此外，电源PS可以向多个像素PX中的每个像素提供电源电压。
印刷电路板PCB连接到下基板111的边缘。印刷电路板PCB是将用于驱动显示元件的信号和电压从控制单元传送到显示元件的组件。因此，印刷电路板PCB也可以被称为驱动板。诸如IC芯片和电路单元之类的控制单元可以被安装在印刷电路板PCB上。另外，存储器、处理器等可以被安装在印刷电路板PCB上。此外，设置在显示装置100中的印刷电路板PCB可以包括可拉伸区域和不可拉伸区域，以便确保可拉伸性。IC芯片、电路单元、存储器、处理器等也可以被安装在不可拉伸区域中，并且与IC芯片、电路单元、存储器和处理器电连接的线可以被设置在可拉伸区域中。
数据驱动器DD是向设置在显示区域AA中的多个像素PX提供数据电压的组件。数据驱动器DD可以以IC芯片的形式来配置，并且因此也可以被称为数据集成电路D-IC。此外，数据驱动器DD可以被安装在印刷电路板PCB的不可拉伸区域上。也就是说，数据驱动器DD可以以板上芯片(COB)的形式安装在印刷电路板PCB上。尽管在图1中例示了数据驱动器DD以板上芯片(COB)方式来安装，但是数据驱动器DD可以以诸如膜上芯片(COF)方法、玻上芯片(COG)方法、载带封装(TCP)方法等之类的方法来安装，并且本公开不限于此。
此外，尽管在图1中例示了一个数据驱动器DD被设置成与由设置在显示区域AA中的多个第一板图案121配置的多个列中的每个列相对应，但是本公开不限于此。也就是说，一个数据驱动器DD可以被设置成与由多个第一板图案121配置的多个列相对应。
参照图2，设置在显示区域AA中的多个第一板图案121包括多个主板图案121M和多个子板图案121S。
多个主板图案121M是其上设置有包括多个子像素的像素PX的基板。多个主板图案121M可以以形成多行和多列的矩阵形式设置在显示区域AA中。
多个子像素中的每个子像素是发光的单独单元，并且作为显示元件的发光二极管(LED)170和用于驱动LED 170的电路被设置在多个子像素中的每个子像素中。多个子像素可以包括红色子像素、绿色子像素、蓝色子像素和/或白色子像素，但不限于此。在下文中，将在包括三个子像素的一个像素PX被设置在一个主板图案121M上的假设下进行描述，但是像素PX的配置不限于此。
多个子像素包括第一子像素SP1、第二子像素SP2和第三子像素SP3。第一子像素SP1、第二子像素SP2和第三子像素SP3中的每一个包括LED 170和像素电路并且可以独立地发光。
此外，各个主板图案121M的子像素可以按各种顺序来设置。在主板图案121M中的一部分主板图案上，多个子像素按第一子像素SP1、第二子像素SP2和第三子像素SP3的顺序设置。在主板图案121M的另一部分主板图案上，多个子像素按第二子像素SP2、第三子像素SP3和第一子像素SP1的顺序设置。在主板图案121M的又一部分主板图案上，多个子像素按第三子像素SP3、第一子像素SP1和第二子像素SP2的顺序设置。
例如，在行A和列A中的主板图案121M中，多个子像素按第一子像素SP1、第二子像素SP2和第三子像素SP3的顺序设置。在行A和列C中的主板图案121M中，多个子像素可以按第二子像素SP2、第三子像素SP3和第一子像素SP1的顺序设置。另外，在行A和列E中的主板图案121M中，多个子像素可以按第三子像素SP3、第一子像素SP1和第二子像素SP2的顺序设置。
多个子板图案121S是其上设置有多个附加子像素SPA的基板。多个子板图案121S可以与多个主板图案121M交替地设置在多个相应主板图案121M之间。多个子板图案121S可以被设置在其中设置有多个主板图案121M的多个行之间。另外，多个子板图案121S可以被设置在其中设置有多个主板图案121M的多个列之间。多个子板图案121S中的每一个可以被设置在主板图案121M的对角线方向上。例如，多个主板图案121M可以被设置在行A、行C和行E中，并且多个子板图案121S可以被设置在行B和行D中。另外，多个主板图案121M可以被设置在列A、列C和列E中，并且多个子板图案121S可以被设置在列B和列D中。
子板图案121S的尺寸可以比主板图案121M的尺寸小。尽管仅一个附加子像素SPA被设置在子板图案121S中，但是多个子像素被设置在主板图案121M中，并且因此主板图案121M的尺寸可以比子板图案121S的尺寸大。
附加子像素SPA是用于补偿多个子像素中的缺陷的组件。当在多个子像素中的一个子像素中出现缺陷时，可以通过将LED 170转移到多个附加子像素SPA来补偿子像素中的缺陷。也就是说，多个附加子像素SPA还可以被设置成当在多个子像素中出现缺陷时修复缺陷。附加子像素SPA可以用作第一子像素SP1、第二子像素SP2和第三子像素SP3中的一个。根据多个子像素是否有缺陷，LED 170可以被设置或可以不被设置在附加子像素SPA中。稍后将参照图10至图13描述使用多个附加子像素SPA的修复方法。
在下文，将参照图3至图6详细描述显示区域AA的截面结构。
参照图3和图6，多个无机绝缘层被设置在包括主板图案121M和子板图案121S的多个第一板图案121上。例如，多个无机绝缘层可以包括缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145，但不限于此。例如，在多个第一板图案121上，可以附加地设置各种无机绝缘层，或者可以省略缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145中的一个或更多个。
具体地，缓冲层141被设置在多个第一板图案121上。缓冲层141被形成在多个第一板图案121上，以保护显示装置100的各种组件免受来自下基板111和多个第一板图案121的外部的湿气(H2O)和氧气(O2)的渗透。缓冲层141可以由绝缘材料形成。例如，缓冲层141可以通过由氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiON)中的至少一种形成的单层或多层来形成。然而，可以根据显示装置100的结构或特性而省略缓冲层141。
在这种情况下，缓冲层141可以仅形成在与多个第一板图案121和多个第二板图案123交叠的区域中。如上所述，由于缓冲层141可以由无机材料形成，因此在显示装置100被拉伸的同时，缓冲层141可能容易开裂。因此，缓冲层141可以不被形成在多个第一板图案121和多个第二板图案123之间的区域中。缓冲层141可以按照多个第一板图案121和多个第二板图案123的形状来图案化。因此，缓冲层141可以仅形成在多个第一板图案121和多个第二板图案123的上部上。因此，在根据本公开的示例性实施方式的显示装置100中，缓冲层141仅形成在缓冲层141与作为刚性基板的多个第一板图案121和多个第二板图案123交叠的区域中，使得即使当显示装置100被变形(诸如，被弯曲或拉伸)时，也可以防止或减少对显示装置100的各种组件的损坏。
参照图3和图6，开关晶体管150和驱动晶体管160被设置在缓冲层141上。
首先，开关晶体管150的有源层152和驱动晶体管160的有源层162被设置在缓冲层141上。例如，开关晶体管150的有源层152和驱动晶体管160的有源层162中的每一者可以由氧化物半导体、非晶硅(a-Si)或多晶硅(poly-Si)或有机半导体形成。
栅极绝缘层142被设置在开关晶体管150的有源层152和驱动晶体管160的有源层162上。栅极绝缘层142用于使开关晶体管150的栅极151与开关晶体管150的有源层152绝缘，并且使驱动晶体管160的栅极161与驱动晶体管160的有源层162绝缘。栅极绝缘层142可以由绝缘材料形成，例如，无机氮化硅(SiNx)或氧化硅(SiOx)的单层或者氮化硅(SiNx)或氧化硅(SiOx)的多层。然而，本公开不限于此。
开关晶体管150的栅极151和驱动晶体管160的栅极161被设置在栅极绝缘层142上。开关晶体管150的栅极151和驱动晶体管160的栅极161在栅极绝缘层142上设置成彼此间隔开。此外，开关晶体管150的栅极151与开关晶体管150的有源层152交叠，并且驱动晶体管160的栅极161与驱动晶体管160的有源层162交叠。开关晶体管150的栅极151和驱动晶体管160的栅极161中的每一者可以由各种金属材料中的任一种形成，例如，钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种。另选地，开关晶体管150的栅极151和驱动晶体管160的栅极161中的每一者可以由金属材料中的两种或更多种的合金或其多层形成。然而，本公开不限于此。
第一层间绝缘层143被设置在开关晶体管150的栅极151和驱动晶体管160的栅极161上。第一层间绝缘层143使驱动晶体管160的栅极161与中间金属层IM绝缘。第一层间绝缘层143可以由类似于缓冲层141的无机材料形成。例如，第一层间绝缘层143可以形成为氮化硅(SiNx)或氧化硅(SiOx)的单层或者氮化硅(SiNx)或氧化硅(SiOx)的多层，但不限于此。
与驱动晶体管160的栅极161交叠的中间金属层IM被设置在第一层间绝缘层143上。存储电容器可以被形成在中间金属层IM与驱动晶体管160的栅极161之间的交叠区域中。具体地，驱动晶体管160的栅极161和中间金属层IM被设置成彼此对应，其中第一层间绝缘层143插设在驱动晶体管160的栅极161与中间金属层IM之间以形成存储电容器。然而，中间金属层IM可以与除了栅极161之外的另一电极交叠以形成存储电容器，但不限于此。
中间金属层IM可以由各种金属材料中的任一种形成，例如，钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种。另选地，中间金属层IM可以由金属材料中的两种或更多种的合金或其多层形成。然而，本公开不限于此。
第二层间绝缘层144被设置在中间金属层IM上。第二层间绝缘层144使开关晶体管150的栅极151与开关晶体管150的源极153和漏极154绝缘。此外，第二层间绝缘层144使中间金属层IM与驱动晶体管160的源极和漏极164绝缘。第二层间绝缘层144也可以由类似于缓冲层141的无机材料形成。例如，第二层间绝缘层144可以形成为氮化硅(SiNx)或氧化硅(SiOx)的单层或者氮化硅(SiNx)或氧化硅(SiOx)的多层，但不限于此。
开关晶体管150的源极153和漏极154被设置在第二层间绝缘层144上。此外，驱动晶体管160的源极和漏极164被设置在第二层间绝缘层144上。开关晶体管150的源极153和漏极154在同一层上设置成彼此间隔开。此外，尽管在图3和图6中省略了驱动晶体管160的源极，但是驱动晶体管160的源极也可以与驱动晶体管160的漏极164在同一层上设置成与漏极164间隔开。在开关晶体管150中，源极153和漏极154可以以它们与有源层152接触的方式电连接到有源层152。在驱动晶体管160中，源极和漏极164可以以它们与有源层162接触的方式电连接到有源层162。此外，开关晶体管150的漏极154也可以以它通过接触孔与驱动晶体管160的栅极161接触的方式电连接到驱动晶体管160的栅极161。
开关晶体管150的源极153和漏极154以及驱动晶体管160的源极和漏极164可以由各种金属材料中的任一种形成，例如，钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种。另选地，开关晶体管150的源极153和漏极154以及驱动晶体管160的源极和漏极164可以由金属材料中的两种或更多种的合金或其多层形成。然而，本公开不限于此。
此外，在本公开中，开关晶体管150和驱动晶体管160被描述成具有共面结构，但是也可以使用例如交错结构的各种晶体管。此外，在本公开中，开关晶体管150和驱动晶体管160可以以底栅结构而不是顶栅结构形成，但是不限于此。
参照图3和图4，第一焊盘PD1和第二焊盘PD2被设置在主板图案121M的第二层间绝缘层144上。
多个第一焊盘PD1是连接第一连接线181与主板图案121M上的线并且连接第三连接线183与主板图案121M上的线的焊盘。设置在主板图案121M上的线可以通过第一焊盘PD1与第一连接线181和第三连接线183电连接。第一焊盘PD1可以被设置成与主板图案121M的上边缘和下边缘邻近。多个第一焊盘PD1可以通过形成在平坦化层146和钝化层145中的接触孔与第一连接线181和第三连接线183电连接。第一连接线181可以通过第一焊盘PD1将信号传送到设置在主板图案121M上的线，例如，传送到多条数据线当中的一些数据线。第三连接线183可以通过第一焊盘PD1将信号传送到设置在主板图案121M上的线，例如，传送到多条数据线当中的剩余数据线和参考线中的每一者。例如，从第一连接线181提供给第一焊盘PD1和数据线的数据电压可以被传送到开关晶体管150。例如，从第三连接线183提供到第一焊盘PD1和数据线的数据电压可以被传送到开关晶体管150。
第二焊盘PD2是连接第二连接线182与主板图案121M上的线的焊盘。设置在主板图案121M上的线和第二连接线182可以通过第二焊盘PD2电连接。第二焊盘PD2可以被设置成与主板图案121M的左边缘和右边缘邻近。第二焊盘PD2可以通过形成在平坦化层146和钝化层145中的接触孔与第二连接线182电连接。第二连接线182可以通过第二焊盘PD2将信号分别传送到设置在主板图案121M上的线，诸如扫描线、发光控制线、高电位电源线和低电位电源线。例如，从第二连接线182提供给第二焊盘PD2和扫描线的扫描信号可以被传送到开关晶体管150的栅极151。例如，从第二连接线182传送到第二焊盘PD2和低电位电源线的低电位电源电压可以被传送到LED 170的n电极174。
参照图6，第三焊盘PD3和第四焊盘PD4被设置在子板图案121S的第二层间绝缘层144上。
第三焊盘PD3是连接第二连接线182与子板图案121S上的线的焊盘。设置在子板图案121S上的线和第二连接线182可以通过第三焊盘PD3电连接。第三焊盘PD3可以被设置成与子板图案121S的上边缘和下边缘邻近。第三焊盘PD3可以通过形成在平坦化层146和钝化层145中的接触孔与第二连接线182电连接。第二连接线182可以通过第三焊盘PD3将信号分别传送到设置在子板图案121S上的线，诸如，扫描线、发光控制线、高电位电源线和低电位电源线。例如，从多条第二连接线182提供给第三焊盘PD3和扫描线的扫描信号可以被传送到开关晶体管150的栅极151。
第四焊盘PD4是连接第三连接线183与子板图案121S上的线的焊盘。设置在子板图案121S上的线和第三连接线183可以通过第四焊盘PD4电连接。第四焊盘PD4可以被设置成与子板图案121S的左边缘和右边缘邻近。第四焊盘PD4可以通过形成在平坦化层146和钝化层145中的接触孔与第三连接线183电连接。第三连接线183可以通过第四焊盘PD4将信号分别传送到设置在子板图案121S上的线，诸如，数据线和参考线。例如，从第三连接线183提供给第四焊盘PD4和数据线的数据电压可以被传送到开关晶体管150。
第一焊盘PD1、第二焊盘PD2、第三焊盘PD3和第四焊盘PD4可以由与源极153以及漏极154和164相同的材料形成，但是本公开不限于此。
参照图3和图6，钝化层145被形成在主板图案121M和子板图案121S的开关晶体管150和驱动晶体管160上。钝化层145可以覆盖开关晶体管150和驱动晶体管160，以保护开关晶体管150和驱动晶体管160免受湿气和氧气的渗透。钝化层145可以由无机材料形成并且可以形成为单层或多层，但不限于此。
此外，栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145可以仅在它们与多个第一板图案121交叠的区域中被图案化和形成。栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145也可以由类似于缓冲层141的无机材料形成。在显示装置100被拉伸的同时，栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145可能容易被损坏，例如容易开裂。因此，栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145可以不形成在多个第一板图案121之间的区域中。栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145可以按照多个第一板图案121的形状被图案化，并且仅形成在多个第一板图案121的上部上。
平坦化层146形成在钝化层145上。平坦化层146使开关晶体管150和驱动晶体管160的上部平坦化。平坦化层146可以形成为单层或多层，并且可以由有机材料形成。因此，平坦化层146也可以被称为有机绝缘层。例如，平坦化层146可以由丙烯酸基的有机材料形成，但不限于此。
参照图3和图6，平坦化层146可以被设置在多个第一板图案121上，以覆盖缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145的上表面和侧表面。平坦化层146与多个第一板图案121一起围绕缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145。具体地，平坦化层146可以被设置成覆盖钝化层145的上表面和侧表面、第一层间绝缘层143的侧表面、第二层间绝缘层144的侧表面、栅极绝缘层142的侧表面、缓冲层141的侧表面以及多个第一板图案121的上表面的一部分。
平坦化层146的侧表面的倾斜角可以比缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145的侧表面的倾斜角小。例如，平坦化层146的侧表面可以具有比钝化层145的侧表面、第一层间绝缘层143的侧表面、第二层间绝缘层144的侧表面、栅极绝缘层142的侧表面和缓冲层141的侧表面的坡度小的坡度。因此，平坦化层146可以补偿缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145的侧表面之间的台阶。因此，与平坦化层146的侧表面接触的连接线180被设置成具有平缓的坡度。因此，当显示装置100被拉伸时，可以减少在连接线180中生成的应力。另外，由于平坦化层146的侧表面具有相对平缓的坡度，因此可以抑制连接线180的开裂或连接线180与平坦化层146的侧表面的分离。
此外，在通用显示装置中，诸如多条扫描线和多条数据线之类的各种线以直线形状延伸并且被设置在多个子像素之间，并且多个子像素连接到单条线。因此，在通用显示装置中，诸如选通线、数据线、高电位电压线和参考线之类的各种线在基板上连续地延伸。
与此不同的是，在根据本公开的示例性实施方式的显示装置100中，可以被认为在通用显示装置中使用的诸如扫描线、数据线、高电位电源线、参考线等之类的以直线形状形成的各种线仅被设置在多个第一板图案121和多个第二板图案123上。也就是说，在根据本公开的示例性实施方式的显示装置100中，以直线形状形成的线仅被设置在多个第一板图案121和多个第二板图案123上。
在根据本公开的示例性实施方式的显示装置100中，在彼此相邻的两个第一板图案121上的焊盘可以通过连接线180连接。因此，两个相邻的第一板图案121上的各种线可以通过焊盘和连接线180彼此电连接。因此，根据本公开的示例性实施方式的显示装置100可以包括多条连接线180，以在多个第一板图案121之间电连接诸如扫描线、数据线、高电位电源线、参考线等之类的各种线。例如，数据线可以被设置在沿Y轴方向彼此相邻设置的多个主板图案121M上，并且第一焊盘PD1可以被设置在数据线的两端。在这种情况下，在沿Y轴方向彼此相邻设置的多个主板图案121M上的多个第一焊盘PD1中的每个第一焊盘可以通过用作数据线的连接线180而彼此连接。因此，设置在多个主板图案121M上的数据线和设置在第一线图案122上的连接线180可以用作单条数据线。另外，除了数据线之外，例如扫描线、发光控制线、低电位电源线、高电位电源线和参考线的可以包括在显示装置100中的所有各种线也可以如上所述通过连接线180电连接。
具体地，连接线180被设置在多个第一线图案122上。连接线180可以将在彼此相邻的第一板图案121上的焊盘电连接。连接线180可以从第一线图案122朝向第一板图案121的上部延伸以电连接到第一板图案121上的焊盘。
多条连接线180包括多条第一连接线181、多条第二连接线182以及多条第三连接线183。
多条第一连接线181是沿Y轴方向在多个主板图案121M之间延伸的线。多条第一连接线181是将设置在多个主板图案121M上的多条线彼此电连接的线。第一连接线181被设置在多个第一线图案122当中的沿Y轴方向在多个主板图案121M之间延伸的第一线图案122上。第一连接线181可以从第一线图案122延伸到主板图案121M的上部，并且连接到主板图案121M上的第一焊盘PD1。第一连接线181可以设置在设置于同一列中的主板图案121M之间，并且可以电连接彼此相邻的一对主板图案121M上的数据线中的一些数据线。因此，第一连接线181可以用作数据线。
第二连接线182是设置在主板图案121M与子板图案121S之间的线。第二连接线182可以在主板图案121M与子板图案121S之间沿与X轴方向和Y轴方向不同的方向延伸，例如，沿倾斜方向延伸。第二连接线182是将设置在主板图案121M上的线和设置在子板图案121S上的线彼此电连接的线。第二连接线182可以设置在多个第一线图案122当中的设置在主板图案121M与子板图案121S之间的第一线图案122上。例如，第二连接线182可以被设置在从主板图案121M的左边缘和右边缘延伸到子板图案121S的上边缘和下边缘的第一线图案122上。第二连接线182的一端可以延伸到主板图案121M的上部，并且连接到主板图案121M的第二焊盘PD2。并且第二连接线182的另一端可以延伸到子板图案121S的上部，并且连接到子板图案121S的第三焊盘PD3。第二连接线182可以将主板图案121M上的扫描线、发光控制线、高电位电源线和低电位电源线分别与子板图案121S上的扫描线、发光控制线、高电位电源线和低电位电源线电连接。因此，第二连接线182可以用作扫描线、发光控制线、高电位电源线和低电位电源线中的一者。
第三连接线183是设置在主板图案121M与子板图案121S之间的线。第三连接线183可以在主板图案121M与子板图案121S之间沿与X轴方向和Y轴方向不同的方向延伸，例如，沿倾斜方向延伸。第三连接线183是将设置在主板图案121M上的线和设置在子板图案121S上的线彼此电连接的线。第三连接线183可以设置在多个第一线图案122当中的设置在主板图案121M与子板图案121S之间的第一线图案122上。例如，第三连接线183可以被设置在从主板图案121M的上边缘和下边缘延伸到子板图案121S的左边缘和右边缘的第一线图案122上。第三连接线183的第一端可以延伸到主板图案121M的上部，并且连接到主板图案121M的第一焊盘PD1。并且第三连接线183的第二端可以延伸到子板图案121S的上部，并且连接到子板图案121S的第四焊盘PD4。第三连接线183可以将主板图案121M上的数据线和参考线分别与子板图案121S上的数据线和参考线电连接。因此，第三连接线183可以用作数据线和参考线。
此外，主板图案121M的线和子板图案121S的线可以通过第二连接线182和第三连接线183彼此连接。也就是说，主板图案121M的子像素可以与子板图案121S的附加子像素SPA共享线。稍后将参照图9描述这种线共享结构的更详细的描述。
多条连接线180可以由诸如铜(Cu)、铝(Al)、钛(Ti)或钼(Mo)之类的金属材料形成，或者可以由诸如铜/钼-钛(Cu/MoTi)或钛/铝/钛(Ti/Al/Ti)之类的金属材料的层压结构形成，但是本公开不限于此。
另外，如图3至图6所示，第一连接线181从第一线图案122的上表面延伸到主板图案121M的上部，并且可以被设置成与主板图案121M上的平坦化层146的上表面和侧表面接触。此外，第二连接线182和第三连接线183也从第一线图案122延伸到主板图案121M的上部和子板图案121S的上部，并且可以被设置成与主板图案121M和子板图案121S上的平坦化层146的上表面和侧表面接触。
然而，由于在其中未设置有多条连接线180的区域中，不需要设置刚性图案，因此作为刚性图案的第一线图案122未被设置在多条连接线180下方。
接下来，参照图3和图6，连接焊盘CP被设置在主板图案121M和子板图案121S的平坦化层146上。连接焊盘CP是用于将LED 170与驱动晶体管160和低电位电源线电连接的焊盘。连接焊盘CP包括第一连接焊盘CP1和第二连接焊盘CP2。驱动晶体管160的漏极164和LED170的p电极175可以通过第一连接焊盘CP1电连接，并且低电位电源线和LED 170的n电极174可以通过第二连接焊盘CP2电连接。在这种情况下，第二连接焊盘CP2可以从传送低电位电源电压的第二连接线182延伸并且与第二连接线182一体地形成。因此，当显示装置100被驱动时，施加到第一连接焊盘CP1和第二连接焊盘CP2的不同电压电平分别被传送到n电极174和p电极175，使得LED 170发光。
堤部147被设置在主板图案121M和子板图案121S的连接线180、连接焊盘CP和平坦化层146上。堤部147是划分相邻子像素的组件。堤部147被设置成覆盖连接焊盘CP、连接线180和平坦化层146的至少一部分。堤部147可以由绝缘材料形成。此外，堤部147可以包括黑色材料。堤部147用于通过包括黑色材料来覆盖通过显示区域AA可见的线。堤部147可以由例如透明碳基混合物形成，并且具体地，可以包括炭黑。然而，本公开不限于此，并且堤部147可以由透明绝缘材料形成。另外，在图3中，堤部147的厚度被例示为比LED 170的厚度小，但是堤部147的厚度可以等于或大于LED 170的厚度，但是本公开不限于此。
参照图3，LED 170被设置在主板图案121M上的连接焊盘CP上。LED 170包括n型层171、有源层172、p型层173、n电极174和p电极175。根据本公开的示例性实施方式的显示装置100的LED 170具有倒装芯片结构，其中n电极174和p电极175一起形成在其一个表面上。
p型层173被设置在连接焊盘CP上，并且n型层171被设置在p型层173上。n型层171和p型层173可以是通过分别用n型杂质和p型杂质掺杂特定材料而形成的层。例如，n型层171和p型层173可以是通过分别用n型杂质和p型杂质掺杂诸如氮化镓(GaN)、磷化铟铝(InAlP)或砷化镓(GaAs)之类的材料而形成的层。p型杂质可以是镁、锌(Zn)或铍(Be)，并且n型杂质可以是硅(Si)、锗或锡(Sn)，但是本公开不限于此。
有源层172被设置在n型层171与p型层173之间。有源层172是从LED 170发射光的发光层并且可以由例如氮化铟镓(InGaN)或氮化镓(GaN)的单量子阱或多量子阱(MQW)结构形成，但是本公开不限于此。
如上所述，通过依次层叠n型层171、有源层172和p型层173并且然后对层的预定部分进行蚀刻以形成n电极174和p电极175来制造根据本公开的示例性实施方式的显示装置100的LED 170。此时，预定部分是用于分离n电极174和p电极175的空间，并且预定部分被蚀刻以使n型层171的部分暴露。换句话说，LED 170的其上设置有n电极174和p电极175的表面可以具有不同的高度水平，而不是具有平坦表面。
以此方式，n电极174可以被设置在蚀刻区域中暴露的n型层171的一个表面上。p电极175可以被设置在设置于未蚀刻区域中的p型层173的一个表面上。
参照图3，粘合层AD被设置在主板图案121M的LED 170与连接焊盘CP之间。粘合层AD可以被设置在LED 170的n电极174和p电极175与连接焊盘CP之间。粘合层AD可以是导电球分散在绝缘基底构件中的导电粘合层AD。因此，当向粘合层AD施加热或压力时，在粘合层AD的被施加热或压力的部分中导电球电连接并且具有导电特性。此外，粘合层AD的未被施加压力的区域可以具有绝缘属性。n电极174和p电极175可以通过粘合层AD电连接到连接焊盘CP。例如，在诸如喷墨方法之类的方法中将粘合层AD施加到连接焊盘CP上之后，LED 170被转移到粘合层AD上，并且连接焊盘CP与p电极175和n电极174可以在LED 170被按压和加热的方法中电连接。然而，除了粘合层AD的设置在n电极174与连接焊盘CP之间的部分以及粘合层AD的设置在p电极175与连接焊盘CP之间的部分之外，粘合层AD的其它部分具有绝缘属性。在图3中，覆盖一对连接焊盘CP的粘合层AD彼此连接，但是粘合层AD可以以单独的形式设置在该对连接焊盘CP中的每个连接焊盘上。
参照图6，根据主板图案121M上的多个子像素中是否出现缺陷，粘合层AD和LED170可以不设置或可以设置在多个子板图案121S上。例如，当与一个子板图案121S相邻的主板图案121M的所有子像素正常时，粘合层AD和LED 170可以不设置在一个子板图案121S的连接焊盘CP上。相反，当与一个子板图案121S相邻的主板图案121M的子像素中的一个子像素有缺陷时，粘合层AD和LED 170可以如图3所示设置在一个子板图案121S的连接焊盘CP上。
参照图3和图6，上基板112用于支撑设置在上基板112下方的各种组件。具体地，可以通过在下基板111和第一板图案121上涂覆构成上基板112的材料并且然后对该材料进行固化来形成上基板112。上基板112可以被设置成与下基板111、第一板图案121、第一线图案122和连接线180接触。
上基板112可以由与下基板111相同的材料形成。例如，上基板112可以由例如聚二甲基硅氧烷(PDMS)的硅橡胶或诸如聚氨酯(PU)或聚四氟乙烯(PTFE)之类的弹性体形成。因此，上基板112可以具有柔性。然而，上基板112的材料不限于此。
此外，尽管在图3中未例示，但是偏振层也可以被设置在上基板112上。偏振层可以用于使从显示装置100的外部入射的光偏振并且减少外部光的反射。此外，代替偏振层，其它光学膜等可以被设置在上基板112上。
另外，填充层190可以被设置在下基板111与上基板112之间。填充层190对设置在上基板112与下基板111上的组件之间的间隙进行填充。填充层190可以由可固化粘合剂形成。具体地，用于形成填充层190的材料被形成为涂覆在下基板111的整个表面上并且然后被固化，使得填充层190可以被设置在设置于上基板112与下基板111上的组件之间。例如，填充层190可以是光学透明粘合剂(OCA)，并且可以包括丙烯酸粘合剂、硅酮粘合剂和聚氨酯粘合剂。
图7是根据本公开的示例性实施方式的显示装置的多个子像素的电路图。图8是根据本公开的示例性实施方式的显示装置的附加子像素的电路图。图9是用于说明根据本公开的示例性实施方式的显示装置中的各种信号的传送路径的图。图7是设置在一个主板图案121M上的多个子像素的电路图，并且图8是设置在一个子板图案121S上的附加子像素SPA的电路图。在图9中，为了便于说明，仅例示了第一板图案121、像素PX、附加子像素SPA以及扫描信号SCAN、数据电压Vdata、参考电压Vref、发光控制信号EM、高电位电源电压VDD和低电位电源电压VSS的传送路径。
作为参考，图3所示的开关晶体管150可以与图7所示的第一晶体管T1对应，图3所示的驱动晶体管160可以与图7所示的驱动晶体管DT对应，并且图3所示的LED 170可以与图7的发光元件LED对应。图6所示的开关晶体管150可以与图8所示的第一晶体管T1对应，并且图6所示的驱动晶体管160可以与图8所示的驱动晶体管DT对应，并且可选地，图6所示的LED170可以与图8的发光元件LED对应。
参照图7，在根据本公开的示例性实施方式的显示装置100中，多个子像素中的每个子像素包括发光元件LED以及像素电路，像素电路包括驱动晶体管DT、第一晶体管T1至第五晶体管T5和存储电容器Cst。
多个子像素中的每个子像素的发光元件LED通过从驱动晶体管DT提供的驱动电流来发光。发光元件LED的阳极与第四晶体管T4和第五晶体管T5以及第四节点N4连接，并且发光元件LED的阴极与施加有低电位电源电压VSS的低电位电源线PL2连接。
多个子像素中的每个子像素的驱动晶体管DT根据栅极-源极电压向发光元件LED提供驱动电流。驱动晶体管DT的源极与施加有高电位电源电压VDD的高电位电源线PL1连接，驱动晶体管DT的栅极与第二节点N2连接，并且驱动晶体管DT的漏极与第三节点N3连接。
多个子像素中的每个子像素的第一晶体管T1将从数据线DL提供的数据电压Vdata施加到第一节点N1。第一晶体管T1包括与数据线DL连接的源极、与第一节点N1连接的漏极、以及与传送扫描信号SCAN的扫描线SL连接的栅极。因此，第一晶体管T1根据处于作为导通电平的低电平的扫描信号SCAN将从数据线DL提供的数据电压Vdata施加到第一节点N1。也就是说，第一晶体管T1可以是根据扫描信号SCAN向多个像素(PX)电路中的每个像素电路施加多个数据电压Vdata中的任一数据电压的开关晶体管150。
多个子像素中的每个子像素的第二晶体管T2将驱动晶体管DT的栅极和漏极进行二极管连接。第二晶体管T2包括与作为驱动晶体管DT的漏极的第三节点N3连接的源极、与作为驱动晶体管DT的栅极的第二节点N2连接的漏极、以及与传送扫描信号SCAN的扫描线SL连接的栅极。因此，第二晶体管T2响应于处于作为导通电平的低电平的扫描信号SCAN而将驱动晶体管DT的栅极和漏极进行二极管连接。
多个子像素中的每个子像素的第三晶体管T3将参考电压Vref施加到第一节点N1。第三晶体管T3包括与传送参考电压Vref的参考线RL连接的源极、与第一节点N1连接的漏极、以及与传送发光信号的发光控制线EML连接的栅极。因此，第三晶体管T3响应于处于作为导通电平的低电平的发光控制信号EM而将参考电压Vref施加到第一节点N1。
多个子像素中的每个子像素的第四晶体管T4在驱动晶体管DT与发光元件LED之间形成电流路径。第四晶体管T4包括与作为驱动晶体管DT的漏极的第三节点N3连接的源极、与发光元件LED连接的漏极、以及与传送发光信号的发光控制线EML连接的栅极。因此，第四晶体管T4可以是响应于发光信号而在驱动晶体管DT的漏极与发光元件LED之间形成电流路径的发光控制晶体管。
多个子像素中的每个子像素的第五晶体管T5将参考电压Vref施加到发光元件LED的阳极。第五晶体管T5包括与传送参考电压Vref的参考线RL连接的源极、与发光元件LED的阳极连接的漏极、以及与传送扫描信号SCAN的扫描线SL连接的栅极。因此，第五晶体管T5响应于处于作为导通电平的低电平的扫描信号SCAN而将参考电压Vref施加到发光元件LED的阳极。第五晶体管T5可以是将参考电压Vref施加到发光元件LED的阳极的初始化晶体管。
多个子像素中的每个子像素的存储电容器Cst包括与第一节点N1连接的第一电极和与第二节点N2连接的第二电极。也就是说，存储电容器Cst的一个电极与驱动晶体管DT的栅极连接，并且存储电容器Cst的另一电极与第一晶体管T1的漏极连接。
参照图8，在根据本公开的示例性实施方式的显示装置100中，附加子像素SPA包括像素电路，像素电路包括驱动晶体管DT、第一晶体管T1至第五晶体管T5以及存储电容器Cst。除了选择性地包括发光元件LED之外，附加子像素SPA的像素电路与子像素的电路基本上相同。附加子像素SPA也以与子像素相同的方式包括驱动晶体管DT、第一晶体管T1至第五晶体管T5以及存储电容器Cst。此外，附加子像素SPA可以根据与其相邻的子像素是否有缺陷而选择性地包括发光元件LED。
如果在子像素的部分中出现缺陷并且发光元件LED被转移到附加子像素SPA，则可以在子板图案121S的附加子像素SPA中实现图7所示的电路结构，并且附加子像素SPA也可以以与其它子像素相同的方式发光。
相反，如图8所示，当发光元件LED未被转移到附加子像素SPA时，来自各种线的信号可以经由附加子像素SPA被传送到相邻子像素。其中未形成发光元件LED的附加子像素SPA可以仅用作用于在子像素之间传送信号的线。例如，扫描信号SCAN可以经由附加子像素SPA的扫描线SL传送到其它子像素的扫描线SL。
具体地，一起参照图3和图9，彼此相邻的主板图案121M的线可以通过第一连接线181彼此连接，并且主板图案121M的线和子板图案121S的线可以通过第二连接线182和第三连接线183彼此连接。
首先，如上所述，在一个主板图案121M上设置三个子像素，并且因此，可以在一个主板图案121M上设置三条数据线DL。例如，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每一个可以连接到不同的数据线DL。
第一连接线181可以将主板图案121M的多条数据线DL中的一些数据线连接到沿Y轴方向与该主板图案相邻的主板图案121M的数据线DL中的一些数据线。例如，彼此相邻的主板图案121M上的三条数据线DL当中的两条数据线DL可以通过第一连接线181彼此连接。在这种情况下，设置在同一列中的主板图案121M上的一些子像素可以通过第一连接线181共享相同的数据线DL。例如，行A和列A中的第一子像素SP1、行C和列A中的第二子像素SP2以及行E和列A中的第三子像素SP3的数据线DL可以通过第一连接线181连接。因此，第一子像素SP1的数据电压Vdata、第二子像素SP2的数据电压Vdata和第三子像素SP3的数据电压Vdata可以依次被提供给列A中的数据线DL。
多条第三连接线183当中的一条第三连接线183可以将主板图案121M上的多条数据线DL当中的剩余数据线DL(未连接到第一连接线181)与子板图案121S上的数据线DL连接。该一条第三连接线183可以将主板图案121M的数据线DL和设置在其中设置有该主板图案121M的列的右列中的子板图案121S的数据线DL连接。例如，列A中的主板图案121M的数据线DL和列B中的子板图案121S的数据线DL可以通过第三连接线183彼此连接。在这种情况下，主板图案121M的数据线DL和子板图案121S的数据线DL可以与第三连接线183一起形成Z字形形状。因此，主板图案121M的子像素中的一些子像素可以和与主板图案121M相邻的列中的子板图案121S的附加子像素SPA共享数据线DL。例如，与行A和列A中的第三子像素SP3、行C和列A中的第一子像素SP1、以及行E和列A中的第二子像素SP2中的每个子像素连接的数据线DL可以通过第三连接线183与子板图案121S的数据线DL连接。
多条第三连接线183当中的另一条第三连接线183可以将主板图案121M上的参考线RL与子板图案121S上的参考线RL连接。多条第三连接线183当中的另一条第三连接线183可以将主板图案121M的参考线RL和设置在其中设置有该主板图案121M的列的左列中的子板图案121S的参考线RL连接。例如，设置在列C中的主板图案121M的参考线RL和与列C相邻的列B中的子板图案121S的参考线RL可以通过第三连接线183连接。在这种情况下，主板图案121M的参考线RL和子板图案121S的参考线RL可以与第三连接线183一起形成Z字形形状。因此，主板图案121M的子像素可以和与该主板图案121M相邻的列中的子板图案121S的附加子像素SPA共享参考线RL。
多条第二连接线182当中的一条第二连接线182可以将主板图案121M上的低电位电源线PL2和子板图案121S上的低电位电源线PL2连接。该一条第二连接线182可以将主板图案121M的低电位电源线PL2和设置在其中设置有该主板图案121M的行上方的行中的子板图案121S的低电位电源线PL2连接。例如，设置在行C中的主板图案121M的低电位电源线PL2和与行C相邻的行B中的子板图案121S的低电位电源线PL2可以通过第二连接线182连接。主板图案121M的低电位电源线PL2和子板图案121S的低电位电源线PL2可以与第二连接线182一起形成Z字形形状。因此，主板图案121M的子像素可以和与该主板图案121M相邻的行中的子板图案121S的附加子像素SPA共享低电位电源线PL2。
多条第二连接线182当中的另一条第二连接线182可以将主板图案121M上的扫描线SL和子板图案121S上的扫描线SL连接。多条第二连接线182当中的另一条第二连接线182可以将主板图案121M的扫描线SL和设置在其中设置有该主板图案121M的行上方的行中的子板图案121S的扫描线SL连接。例如，设置在行C中的主板图案121M的扫描线SL和与行C相邻的行B中的子板图案121S的扫描线SL可以通过第二连接线182彼此连接。主板图案121M的扫描线SL和子板图案121S的扫描线SL可以与第二连接线182一起形成Z字形形状。因此，主板图案121M的子像素可以和与该主板图案121M相邻的行中的子板图案121S的附加子像素SPA共享扫描线SL。
多条第二连接线182当中的又一条第二连接线182可以将主板图案121M上的高电位电源线PL1和子板图案121S上的高电位电源线PL1连接。该又一条第二连接线182可以将主板图案121M的高电位电源线PL1和设置在其中设置有该主板图案121M的行下方的行中的子板图案121S的高电位电源线PL1连接。例如，设置在行A中的主板图案121M的高电位电源线PL1和与行A相邻的行B中的子板图案121S的高电位电源线PL1可以通过第二连接线182连接。主板图案121M的高电位电源线PL1和子板图案121S的高电位电源线PL1可以与第二连接线182一起形成Z字形形状。因此，主板图案121M的子像素可以和与该主板图案121M相邻的行中的子板图案121S的附加子像素SPA共享高电位电源线PL1。
多条第二连接线182当中的剩余第二连接线182可以将主板图案121M上的发光控制线EML和子板图案121S上的发光控制线EML连接。该剩余第二连接线182可以将主板图案121M的发光控制线EML和设置在其中设置有该主板图案121M的行下方的行中的子板图案121S的发光控制线EML连接。例如，设置在行A中的主板图案121M的发光控制线EML和与行A相邻的行B中的子板图案121S的发光控制线EML可以通过第二连接线182彼此连接。主板图案121M的发光控制线EML和子板图案121S的发光控制线EML可以与第二连接线182一起形成Z字形形状。因此，主板图案121M的子像素可以和与该主板图案121M相邻的行中的子板图案121S的附加子像素SPA共享发光控制线EML。
此外，在显示装置100的制造工序中，可以执行照明测试以检查子像素是否正常工作。在将LED 170转移到多个子像素之后，可以通过将信号施加到多条线来检测缺陷子像素。在缺陷子像素的情况下，通过去除LED 170和粘合层AD并将新的LED 170重新转移到连接焊盘CP上来修复缺陷子像素。然而，在去除LED 170和粘合层AD的工序中，连接焊盘CP或其它线被损坏。因此，即使新的LED 170被转移到LED 170已经被去除的区域，也难以正常驱动。因此，在根据本公开的示例性实施方式的显示装置100中，附加子像素SPA被预先形成在子板图案121S上，并且当出现缺陷子像素时，将LED 170转移到子板图案121S上，使得可以修复显示装置100。
在下文中，将参照图10至图13描述使用附加子像素SPA的显示装置100的修复方法。
图10是根据本公开的示例性实施方式的显示装置的放大平面图。图11是根据本公开的示例性实施方式的显示装置的缺陷子像素的截面图。图12是根据本公开的示例性实施方式的显示装置的附加子像素的截面图。图13是例示根据本公开的示例性实施方式的显示装置的子像素和附加子像素的电路图。
参照图10，当设置在行C和列C中的主板图案121M的第二子像素SP2中出现缺陷时，可以通过另外将LED 170转移到与对应的主板图案121M相邻的子板图案121S中的一个子板图案来修复显示装置100。例如，可以通过另外将LED 170转移到设置在行B中的两个子板图案121S中的一个子板图案来修复显示装置100，行B是设置在行C和列C中的主板图案121M的上边的行。另外，可以通过另外将LED 170转移到设置在行D中的两个子板图案121S中的一个子板图案来修复显示装置100，行D是设置在行C和列C中的主板图案121M的下边的行。
另外，可以通过优先将LED 170转移到与缺陷子像素共享扫描线SL和数据线DL的附加子像素SPA来修复显示装置100。当缺陷子像素和附加子像素SPA共享扫描线SL和数据线DL时，要输入到缺陷子像素的数据电压Vdata可以代替地输入到附加子像素SPA，使得附加子像素SPA可以代替缺陷子像素发光。因此，可以通过选择与缺陷子像素共享扫描线SL和数据线DL的附加子像素SPA来修复显示装置100。
在这种情况下，与附加子像素SPA共享扫描线SL和数据线DL的子像素可以根据设置主板图案121M的相应子像素的顺序而变化。例如，当多个子像素从其左侧到右侧按第一子像素SP1、第二子像素SP2和第三子像素SP3的顺序设置在一个主板图案121M中时，第三子像素SP3可以和与该主板图案121M相邻的子板图案121S当中的设置在其右上部的子板图案121S的附加子像素SPA共享扫描线SL和数据线DL。例如，当多个子像素按第二子像素SP2、第三子像素SP3和第一子像素SP1的顺序设置在另一主板图案121M中时，第一子像素SP1可以和与该主板图案121M相邻的子板图案121S当中的设置在其右上部的子板图案121S的附加子像素SPA共享扫描线SL和数据线DL。当多个子像素按第三子像素SP3、第一子像素SP1和第二子像素SP2的顺序设置在又一主板图案121M中时，第二子像素SP2可以和与该主板图案121M相邻的子板图案121S当中的设置在其右上部的子板图案121S的附加子像素SPA共享扫描线SL和数据线DL。
然而，多个子像素被设置在主板图案121M上的顺序不限于此，并且在修复时选择的附加子像素SPA的位置也不限于此。
在下文，在假设当行C和列C中的主板图案121M有缺陷时通过将LED 170转移到行B和列D中的子板图案121S来修复显示装置100的情况下进行描述。
参照图11，从出现缺陷的第二子像素SP2去除LED 170和粘合层AD。当填充层190或上基板112被设置在LED 170上方时，通过将激光照射到填充层190和上基板112的与第二子像素SP2相对应的区域来去除填充层190和上基板112的部分，并且然后可以去除LED 170和粘合层AD。然而，如果没有形成填充层190和上基板112，则可以通过将激光直接照射到LED170和粘合层AD上来去除LED 170和粘合层AD。因此，通过从缺陷子像素去除LED 170和粘合层AD，可以防止或减少缺陷子像素中的异常驱动。
此外，尽管图11例示了缺陷子像素的LED 170被去除，但是可以根据缺陷的类型而不去除LED 170。例如，当其中LED 170的p电极175和n电极174分别与第一连接焊盘CP1和第二连接焊盘CP2未对准且不与其连接的开路缺陷发生时，因为电流不流过LED 170，所以不能驱动LED 170。在这种情况下，LED 170可以保持原样而不去除。另一方面，当其中LED 170的p电极175和n电极174被连接到同一连接焊盘CP的短路缺陷发生时，也就是说，当其中LED170的p电极175和n电极174彼此电连接的短路缺陷发生时，可以去除LED 170以防止或减少异常驱动。
接下来，参照图12，LED 170被转移到子板图案121S的附加子像素SPA。粘合层AD可以形成在附加子像素SPA的连接焊盘CP上，并且LED 170可以被转移到粘合层AD上。因此，当显示装置100被驱动时，可以从附加子像素SPA而不是缺陷子像素发光。
参照图13，子板图案121S的附加子像素SPA可以包括与子像素相同的电路，并且可以通过和与子板图案121S相邻的主板图案121M共享线而被正常地驱动。
具体地，子板图案121S的附加子像素SPA可以和与子板图案121S相邻的行中的主板图案121M的子像素共享线。例如，行B和列D中的附加子像素SPA可以与行A和列C中的主板图案121M的第一子像素SP1以及行C和列C中的第二子像素SP2共享数据线DL。此时，由于行C和列C中的主板图案121M的第二子像素SP2处于LED 170被去除的状态，因此即使在数据电压Vdata被施加到数据线DL时也不会发光。代替地，数据电压Vdata从数据线DL传送到附加子像素SPA，使得附加子像素SPA可以代替行C和列C中的第二子像素SP2发光。
此外，附加子像素SPA可以与行A和列E以及行C和列E中的主板图案121M的子像素共享参考线RL。附加子像素SPA的参考线RL可以通过第三连接线183连接到列E中的主板图案121M的参考线RL。参考电压Vref可以被提供给附加子像素SPA的第三晶体管T3和第五晶体管T5，使得附加子像素SPA可以被正常地驱动。
附加子像素SPA可以与行A中的主板图案121M的子像素共享发光控制线EML和高电位电源线PL1。附加子像素SPA的发光控制线EML可以通过第二连接线182连接到行A中的主板图案121M的发光控制线EML，并且附加子像素SPA可以与行A中的子像素同时发光。附加子像素SPA的高电位电源线PL1可以通过第二连接线182连接到行A中的主板图案121M的高电位电源线PL1，使得高电位电源电压VDD可以提供给附加子像素SPA的驱动晶体管DT。
附加子像素SPA可以与行C中的主板图案121M的子像素共享扫描线SL和低电位电源线PL2。附加子像素SPA可以与行C中的子像素同时接收扫描信号SCAN，并且数据电压Vdata可以从数据线DL传送到第一节点N1。在这种情况下，要输入到发生缺陷的行C和列C中的第二子像素SP2的数据电压Vdata可以代替地输入到附加子像素SPA，使得附加子像素SPA可以像第二子像素SP2一样驱动。
因此，附加子像素SPA可以代替发生缺陷的第二子像素SP2基于扫描信号SCAN接收数据电压Vdata，并且可以和与附加子像素SPA相邻的行和列中的子像素共享发光控制线EML、参考线RL、低电位电源线PL2和高电位电源线PL1。因此，附加子像素SPA可以被正常地驱动。
此外，即使LED 170未被转移到附加子像素SPA，也可以通过附加子像素SPA的线在彼此相邻的主板图案121M之间传送信号。例如，扫描信号SCAN可以通过附加子像素SPA的扫描线SL连续地传送到同一行中的主板图案121M中的每一个主板图案。例如，数据电压Vdata可以通过附加子像素SPA的数据线DL连续地传送到同一列中的主板图案121M中的每一个主板图案。
因此，在根据本公开的示例性实施方式的显示装置100中，附加子像素SPA形成在主板图案121M之间的空的空间中，也就是说，形成在虚设区域中。因此，当显示装置100有缺陷时，其可以被修复。可以通过利用下基板111的其上未设置有主板图案121M的剩余区域来形成具有附加子像素SPA的子板图案121S。本公开的显示装置100是需要确保待拉伸的可拉伸区域以及其中设置有形成有子像素的主板图案121M的刚性区域的可拉伸显示装置。因此，其分辨率增加，除了可拉伸区域和刚性区域之外，很难确保单独的修复区域或冗余区域。然而，在利用其中未设置有主板图案121M的空的空间的情况下，如在本公开中，主板图案121M和连接线180的设计区域不受限制，并且子板图案121S可以自由设置。因此，在根据本公开的示例性实施方式的显示装置100中，由于用于修复的附加子像素SPA是通过利用主板图案121M之间的空的空间来形成的，因此对于高分辨率来说可能是有利的。
在根据本公开的示例性实施方式的显示装置100中，即使连接焊盘CP等在从缺陷子像素去除LED 170的工序中被损坏，但不限于此，也可以通过将LED 170转移到附加子像素SPA来容易地修复显示装置100。当转移LED 170时，LED 170可能由于工序误差而与连接焊盘CP未对准。在这种情况下，由于LED 170未正常地连接到连接焊盘CP，因此可能发生短路缺陷，然后可以去除缺陷子像素的LED 170以防止或减少异常驱动。然而，在去除LED 170和粘合层AD的工序中，主板图案121M上的连接焊盘CP或一些组件可能会被照射的激光损坏。即使LED 170被重新转移到已经损坏的子像素，也难以正常地驱动LED 170。然而，在根据本公开的示例性实施方式的显示装置100中，由于LED 170被重新转移到附加子像素SPA，因此无论在缺陷子像素中出现的损坏如何，显示装置100都可以被修复。
本公开的示例性实施方式还可以被如下描述：
根据本公开的一方面，提供了一种显示装置。该显示装置包括：可拉伸的下基板；图案层，其设置在下基板上并且包括多个主板图案、多个子板图案和多个线图案；多个子像素，其设置在多个主板图案中的每个主板图案上；附加子像素，其设置在多个子板图案中的每个子板图案上；以及多条连接线，其被设置在多个线图案中的每个线图案上以将多个子像素和附加子像素连接。多个子板图案当中的一些子板图案的附加子像素包括发光元件。
多个主板图案可以以形成多行和多列的矩阵形式设置，多个子板图案可以被设置在设置有多个主板图案的多个相应行之间以及设置有多个主板图案的多个相应列之间。
多个主板图案和多个子板图案可以沿行方向和列方向交替地设置。
多个子像素可以包括至少一个缺陷子像素，并且仅多个子像素当中的除了缺陷子像素之外的剩余子像素可以包括发光元件。
多个主板图案当中的其上设置有缺陷子像素的主板图案可以被设置成与包括发光元件的一些子板图案相邻。
多个子像素可以包括第一子像素、第二子像素和第三子像素，并且多个主板图案中的每个主板图案可以具有设置第一子像素、第二子像素和第三子像素的不同顺序。
在多个主板图案中的一些主板图案中，多个子像素可以按第一子像素、第二子像素和第三子像素的顺序设置，并且当第三子像素为缺陷子像素时，发光元件可以被设置在多个子板图案当中的与该一些主板图案相邻的列中的子板图案上。
在多个主板图案当中的其它一些主板图案中，多个子像素可以按第二子像素、第三子像素和第一子像素的顺序设置，并且当第一子像素为缺陷子像素时，发光元件可以被设置在多个子板图案当中的与其它一些主板图案相邻的列中的子板图案上。
根据本公开的另一方面，提供了一种显示装置。该显示装置包括：可拉伸的下基板；图案层，其设置在下基板上并且包括多个主板图案、多个子板图案和多个线图案；多个子像素，其设置在多个主板图案中的每个主板图案上，并且多个子像素中的每个子像素包括像素电路；附加子像素，其设置在多个子板图案中的每个子板图案上并且包括像素电路；多条线，其设置在多个子像素和附加子像素中的每一个中，并且与像素电路连接；以及多条连接线，其设置在多个线图案中的每个线图案上，并且将多个主板图案的多条线和子板图案的多条线连接。多个主板图案被设置在与多个子板图案的行和列不同的行和不同的列中。
多条线可以包括：扫描线，其向像素电路提供扫描信号；数据线，其向像素电路提供数据电压；发光控制线，其向像素电路提供发光控制信号；参考线，其向像素电路提供参考电压；高电位电源线，其向像素电路提供高电位电源电压；以及低电位电源线，其向像素电路提供低电位电源电压。
多个主板图案当中的设置在行A中的主板图案的发光控制线和高电位电源线可以通过多条连接线分别与设置在行B中的多个子板图案的发光控制线和高电位电源线电连接。
多个主板图案当中的设置在行C中的主板图案的扫描线和低电位电源线可以通过多条连接线分别与设置在行B中的多个子板图案的扫描线和低电位电源线电连接。
数据线可以被设置成多条数据线并且多条数据线可以被设置在多个主板图案中的每个主板图案中。多个主板图案当中的设置在列A中的主板图案的多条数据线中的一条数据线可以通过多条连接线与设置在列B中的多个子板图案的数据线电连接。
多个主板图案当中的设置在列C中的主板图案的参考线可以通过多条连接线与设置在列B中的多个子板图案的参考线电连接。
在多个主板图案当中的一个主板图案中，当多个子像素中的任一子像素有缺陷时，与像素电路连接的发光元件可以被设置在设置于与该一个主板图案相邻的行和列中的子板图案上。
多条连接线可以包括：第一连接线，其在多个主板图案之间沿列方向延伸；第二连接线，其从多个主板图案的左边缘和右边缘朝向多个子板图案的上边缘和下边缘延伸；以及第三连接线，其从多个主板图案的上边缘和下边缘朝向多个子板图案的左边缘和右边缘延伸。
第一连接线可以将多个主板图案上的多条数据线当中的除了该一条数据线之外的剩余数据线彼此连接。第二连接线可以将多个主板图案和多个子板图案上的扫描线、发光控制线、高电位电源线和低电位电源线彼此连接，并且第三连接线可以将多个主板图案上的该一条数据线和参考线与多个子板图案上的数据线和参考线彼此连接。
尽管已经参照附图详细描述了本公开的示例性实施方式，但是本公开不限于此，并且可以在不脱离本公开的技术构思的情况下以许多不同的形式来实施。因此，提供本公开的示例性实施方式仅是为了例示的目的，而不是旨在限制本公开的技术构思。本公开的技术构思的范围不限于此。因此，应当理解，上述示例性实施方式在所有方面都是例示性的，并且不限制本公开。
相关申请的交叉引用
本申请要求于2022年8月2日在韩国提交的韩国专利申请No.10-2022-0096012的权益和优先权，该韩国专利申请的全部内容在此通过引用明确地并入本申请中。

Claims (17)

1.一种显示装置，所述显示装置包括：
可拉伸的下基板；
图案层，所述图案层位于所述下基板上，所述图案层包括多个主板图案、多个子板图案和多个线图案；
多个子像素，所述多个子像素位于所述多个主板图案中的每个主板图案上；
附加子像素，所述附加子像素位于所述多个子板图案中的每个子板图案上；以及
多条连接线，所述多条连接线位于所述多个线图案中的每个线图案上，所述多条连接线将所述多个子像素和所述附加子像素连接，
其中，所述多个子板图案当中的一些子板图案的附加子像素包括发光元件。
2.根据权利要求1所述的显示装置，其中，所述多个主板图案以包括多行和多列的矩阵形式设置，
其中，所述多个子板图案在设置有所述多个主板图案的多个相应行之间以及设置有所述多个主板图案的多个相应列之间。
3.根据权利要求1所述的显示装置，其中，所述多个主板图案和所述多个子板图案沿行方向和列方向交替地设置。
4.根据权利要求1所述的显示装置，其中，所述多个子像素包括至少一个缺陷子像素，
其中，所述多个子像素当中的除了所述缺陷子像素之外的剩余子像素包括所述发光元件。
5.根据权利要求4所述的显示装置，其中，所述多个主板图案当中的其上设置有所述缺陷子像素的主板图案与包括所述发光元件的所述一些子板图案相邻。
6.根据权利要求1所述的显示装置，其中，所述多个子像素包括第一子像素、第二子像素和第三子像素，
其中，所述多个主板图案中的每个主板图案具有设置所述第一子像素、所述第二子像素和所述第三子像素的不同顺序。
7.根据权利要求6所述的显示装置，其中，在所述多个主板图案中的一些主板图案中，所述多个子像素按所述第一子像素、所述第二子像素和所述第三子像素的顺序设置，并且
响应于所述第三子像素为缺陷子像素，所述发光元件被设置在所述多个子板图案当中的与所述一些主板图案相邻的列中的子板图案上。
8.根据权利要求7所述的显示装置，其中，在所述多个主板图案当中的其它一些主板图案中，所述多个子像素按所述第二子像素、所述第三子像素和所述第一子像素的顺序设置，并且
响应于所述第一子像素为缺陷子像素，所述发光元件被设置在所述多个子板图案当中的与所述其它一些主板图案相邻的列中的子板图案上。
9.一种显示装置，所述显示装置包括：
可拉伸的下基板；
图案层，所述图案层位于所述下基板上，所述图案层包括多个主板图案、多个子板图案和多个线图案；
多个子像素，所述多个子像素位于所述多个主板图案中的每个主板图案上，所述多个子像素中的每个子像素包括像素电路；
附加子像素，所述附加子像素位于所述多个子板图案中的每个子板图案上，所述附加子像素包括所述像素电路；
多条线，所述多条线在所述多个子像素和所述附加子像素中的每一个中，并且所述多条线与所述多个子像素和所述附加子像素的像素电路连接；以及
多条连接线，所述多条连接线位于所述多个线图案中的每个线图案上，所述多条连接线将所述多个主板图案的所述多条线和所述子板图案的所述多条线连接，
其中，所述多个主板图案在与所述多个子板图案的行和列不同的行和不同的列中。
10.根据权利要求9所述的显示装置，其中，所述多条线包括：
扫描线，所述扫描线向所述像素电路提供扫描信号；
数据线，所述数据线向所述像素电路提供数据电压；
发光控制线，所述发光控制线向所述像素电路提供发光控制信号；
参考线，所述参考线向所述像素电路提供参考电压；
高电位电源线，所述高电位电源线向所述像素电路提供高电位电源电压；以及
低电位电源线，所述低电位电源线向所述像素电路提供低电位电源电压。
11.根据权利要求10所述的显示装置，其中，所述多个主板图案当中的设置在第一行中的所述主板图案的所述发光控制线和所述高电位电源线通过所述多条连接线分别与设置在第二行中的所述多个子板图案的发光控制线和高电位电源线电连接。
12.根据权利要求11所述的显示装置，其中，所述多个主板图案当中的设置在第三行中的所述主板图案的所述扫描线和所述低电位电源线通过所述多条连接线分别与设置在所述第二行中的所述多个子板图案的扫描线和低电位电源线电连接。
13.根据权利要求12所述的显示装置，其中，所述数据线包括多条数据线并且所述多条数据线被设置在所述多个主板图案中的每个主板图案中，
其中，所述多个主板图案当中的设置在第一列中的所述主板图案的所述多条数据线中的一条数据线通过所述多条连接线与设置在第二列中的所述多个子板图案的数据线电连接。
14.根据权利要求13所述的显示装置，其中，所述多个主板图案当中的设置在第三列中的所述主板图案的所述参考线通过所述多条连接线与设置在所述第二列中的所述多个子板图案的参考线电连接。
15.根据权利要求14所述的显示装置，其中，在所述多个主板图案当中的一个主板图案中，响应于所述多个子像素中的任一子像素有缺陷，与所述像素电路连接的发光元件被设置在设置于与所述一个主板图案相邻的行和列中的所述子板图案上。
16.根据权利要求14所述的显示装置，其中，所述多条连接线包括：
第一连接线，所述第一连接线在所述多个主板图案之间沿列方向延伸；
第二连接线，所述第二连接线从所述多个主板图案的左边缘和右边缘朝向所述多个子板图案的上边缘和下边缘延伸；以及
第三连接线，所述第三连接线从所述多个主板图案的上边缘和下边缘朝向所述多个子板图案的左边缘和右边缘延伸。
17.根据权利要求16所述的显示装置，其中，所述第一连接线将所述多个主板图案上的除了所述多条数据线当中的一条数据线之外的所述多条数据线中的剩余数据线彼此连接，
其中，所述第二连接线将所述多个主板图案和所述多个子板图案上的所述扫描线、所述发光控制线、所述高电位电源线和所述低电位电源线彼此连接，并且
其中，所述第三连接线将所述多个主板图案上的所述一条数据线和所述参考线与所述多个子板图案上的所述数据线和所述参考线彼此连接。
CN202310911488.2A 2022-08-02 2023-07-24 显示装置 Pending CN117497529A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220096012A KR20240018128A (ko) 2022-08-02 2022-08-02 표시 장치
KR10-2022-0096012 2022-08-02

Publications (1)

Publication Number Publication Date
CN117497529A true CN117497529A (zh) 2024-02-02

Family

ID=89673226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310911488.2A Pending CN117497529A (zh) 2022-08-02 2023-07-24 显示装置

Country Status (3)

Country Link
US (1) US20240047444A1 (zh)
KR (1) KR20240018128A (zh)
CN (1) CN117497529A (zh)

Also Published As

Publication number Publication date
US20240047444A1 (en) 2024-02-08
KR20240018128A (ko) 2024-02-13

Similar Documents

Publication Publication Date Title
CN114447015A (zh) 显示装置
KR20220069515A (ko) 표시 장치
JP2024059752A (ja) 表示装置
US20240047444A1 (en) Display device
US11874705B2 (en) Display device
US20240032362A1 (en) Display device
US20240014365A1 (en) Display device
US20240128279A1 (en) Display device
EP4002456A2 (en) Display device
EP4002457A1 (en) Display device
US20240153969A1 (en) Display device
KR20230102203A (ko) 표시 장치
KR20240105084A (ko) 표시 장치
KR20230102394A (ko) 표시 장치
KR20240098609A (ko) 표시 장치
KR20230100996A (ko) 표시 장치
CN118213383A (zh) 显示装置
KR20240039414A (ko) 표시 장치
KR20230103584A (ko) 표시 장치
KR20240092865A (ko) 표시 장치
KR20240047052A (ko) 표시 장치
KR20240094496A (ko) 표시 장치
KR20230101112A (ko) 표시 장치
KR20240107645A (ko) 표시 장치
KR20240102560A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination