CN116367590A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116367590A
CN116367590A CN202211647400.2A CN202211647400A CN116367590A CN 116367590 A CN116367590 A CN 116367590A CN 202211647400 A CN202211647400 A CN 202211647400A CN 116367590 A CN116367590 A CN 116367590A
Authority
CN
China
Prior art keywords
connection pad
sub
patterns
individual connection
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211647400.2A
Other languages
English (en)
Inventor
权效院
李慧美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116367590A publication Critical patent/CN116367590A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

根据本公开的示例性实施方式的显示装置包括：可伸缩下基板；图案层，该图案层设置在所述下基板上并且包括多个线图案和设置有多个子像素的多个板图案；多个单独连接焊盘和公共连接焊盘，其设置在所述多个板图案中的每一个上并且具有与所述多个子像素中的每一个相对应的不同高度；以及多个发光元件，所述多个发光元件连接到所述多个单独连接焊盘和所述公共连接焊盘。

Description

显示装置
技术领域
本公开涉及显示装置，更具体地，涉及允许简化转印工艺的显示装置。
背景技术
用于计算机监视器、TV、移动电话等的显示装置包括自身发光的有机发光显示器(OLED)、需要单独光源的液晶显示器(LCD)等。
这种显示装置正在应用于越来越多的领域，不仅包括计算机监视器和电视机，而且包括个人移动设备，因此，正在研究具有减小的体积和重量同时具有宽显示区域的显示装置。
近来，作为下一代显示装置，通过在作为柔性材料的塑料等柔性基板上形成显示单元、线等而制造成可在特定方向上伸缩并且可改变为各种形状的显示装置受到相当大的关注。
发明内容
本公开的一方面是提供一种显示装置，其中当多个发光元件被转移时，对被转移的发光元件的干扰被最小化。
本公开的另一方面是提供一种显示装置，其中通过省略将多个发光元件转移到供体基板的步骤来减少制造工艺时间和成本。
本公开的又一方面是提供一种能够使横屏(landscape)结构的缺陷率最小化的显示装置。
本公开的目的不限于上述目的，并且本领域技术人员可以通过以下描述清楚地理解上述未提及的其它目的。
根据本公开的示例性实施方式的显示装置包括：可伸缩下基板；图案层，该图案层设置在所述下基板上并且包括多个线图案和设置有多个子像素的多个板图案；多个单独连接焊盘和公共连接焊盘，其设置在所述多个板图案中的每一个上并且具有与所述多个子像素中的每一个相对应的不同高度；以及多个发光元件，所述多个发光元件连接到所述多个单独连接焊盘和所述公共连接焊盘。
根据本公开的另一示例性实施方式的显示装置包括：可伸缩下基板，该可伸缩下基板包括显示区域和在所述显示区域外部的非显示区域；多个板图案，所述多个板图案设置在所述下基板上并且在所述显示区域中包括多个子像素的多个像素设置在所述多个板图案上；公共连接焊盘，该公共连接焊盘在所述多个板图案中的每一个上由多个层形成；以及多个单独连接焊盘，其与所述多个子像素中的每一个相对应并且由至少一个层形成。
示例性实施方式的其它详细内容包括在详细说明书和附图中。
根据本公开，通过设置与多个子像素中的每个子像素相对应的具有不同高度的多个单独连接焊盘和公共连接焊盘，可以使当多个发光元件被转移时已经被转移的发光元件与晶片上的发光元件之间的干扰最小化。
根据本公开，由于发光元件直接从晶片转移到显示面板，因此可以减少工艺时间和成本，并在制造显示装置时提高生产率。
根据本公开的效果不限于以上示例的内容，并且在本说明书中包括更多的各种效果。
附图说明
图1是根据本公开的示例性实施方式的显示装置的平面图。
图2是根据本公开的示例性实施方式的显示装置的显示区域的放大平面图。
图3是沿图2中所示的切割线III-III'截取的横截面视图。
图4是沿图2中所示的切割线IV-IV'截取的横截面视图。
图5是沿图2中所示的切割线V-V'截取的横截面视图。
图6A至图6C是根据本公开的示例性实施方式的制造显示装置的方法的示意性横截面视图。
具体实施方式
通过参照在下文中详细描述的示例性实施方式和附图，本公开的优势和特点以及实现这些优势和特点的方法将变得清楚。然而，本公开不限于本文中公开的示例性实施方式，而是将被实现为各种形式。通过仅示例的方式来提供例示性实施方式，使得本领域普通技术人员能够完全理解本公开所公开的内容和本公开的范围。因此，本公开将仅受所附权利要求的范围的限制。
附图中所例示的用于描述本公开的示例性实施方式的形状、尺寸、比率、角度、数量等等仅仅是示例，并且本公开不限于此。相同的附图标记在整个说明书中通常表示相同的元件。进一步地，在本公开的下面的描述中，为了避免不必要地模糊本公开的主题，可以将已知相关技术的详细说明省略掉。本文中使用的诸如“包括”、“具有”和“由……组成”的术语一般是指允许添加其它组件，除非使用术语时用了“仅”这个词。除非另有明文规定，任何单数的引用都可以包括复数。
即使没有明确说明，组件也被解释为包括普通的误差范围。
当使用诸如“在……上”、“在……之上”、“在……下面”和“靠近……”的术语来描述两个部件之间的位置关系时，除非使用这些术语时用了“紧接着”或“直接”这样的词，在该两个部件之间可以定位有一个或更多个部件。
当元件或层设置在另一元件或层“上”时，另一层或另一元件可直接置于另一元件上或置于其之间。
尽管术语“第一”、“第二”等被用于描述各种组件，这些组件不受这些术语的约束。这些术语仅用于将一个组件与其它组件区分开。因此，下文提及的第一组件在本公开的技术概念中可以是第二组件。
相同的附图标记在整个说明书中通常表示相同的元件。
为了便于描述，示出了附图中所示的每个部件的尺寸和厚度，并且本公开不限于示出的部件的尺寸和厚度。
本公开的各种实施方式的特征可以部分地或全部地彼此粘附或组合，并且可以以技术上各种方式互锁和操作，并且这些实施方式可以彼此独立地或相关联地执行。
在下文中，将参照附图详细描述根据本公开的示例性实施方式的显示装置。
根据本公开的示例性实施方式的显示装置是即使其被弯曲或拉伸也能够显示图像的显示装置，并且还可以被称为可伸缩显示装置或柔性显示装置。显示装置可以具有比传统的典型显示装置更高的柔性和伸缩性。因此，用户可以弯曲或拉伸显示装置，并且显示装置的形状可以根据用户的操纵自由地改变。例如，当用户抓住并拉动显示装置的端部时，显示装置可以由用户沿拉动方向拉伸。如果用户将显示装置放置在不平坦的外表面上，则显示装置可以设置为根据外表面的形状而弯曲。当移除用户施加的力时，显示装置可以恢复到其原始形状。
<可伸缩基板和图案层>
图1是根据本公开的示例性实施方式的显示装置的平面图。图2是根据本公开的示例性实施方式的显示装置的显示区域的放大平面图。图3是沿图2中所示的切割线III-III'截取的横截面视图。具体地，图2是图1中所示的区域A的放大平面图，图3是图2中所示的多个子像素SPX中的第一子像素SP1的横截面视图。
参照图1，根据本公开的示例性实施方式的显示装置100可以包括下基板111、图案层120、多个像素PX、选通驱动器GD、数据驱动器DD和电源PS。并且，参照图3，根据本公开的示例性实施方式的显示装置100还可以包括填充层190和上基板112。
下基板111是用于支撑和保护显示装置100的各种组件的基板。例如，下基板111是支撑其上形成有像素PX、选通驱动器GD和电源PS的图案层120的基板。另外，上基板112是用于覆盖和保护显示装置100的各种组件的基板。例如，上基板112是覆盖像素PX、选通驱动器GD和电源PS的基板。
下基板111和上基板112中的每一个都是延性基板，并且可以由能够弯曲或伸展的绝缘材料形成。例如，下基板111和上基板112中的每一个可以由诸如聚二甲基硅氧烷(PDMS)之类的硅橡胶或诸如聚氨酯(PU)或聚四氟乙烯(PTFE)之类的弹性体形成，并因此具有柔性性质。另外，下基板111和上基板112的材料可以是相同的，但不限于此，并且可以进行各种修改。
下基板111和上基板112中的每一个都是延性基板，并且可以可逆地可扩展且可收缩。因此，下基板111可被称为可伸缩下基板、下柔性基板、可延伸下基板、下延性基板、第一可伸缩基板、第一柔性基板、第一可延伸基板或第一延性基板，并且上基板112可被称为可伸缩上基板、上柔性基板、可延伸上基板、上延性基板、第二可伸缩基板、第二柔性基板、第二可延伸基板或第二延性基板。此外，下基板111和上基板112的弹性模量可以是几MPa至几百MPa。此外，下基板111和上基板112的延性断裂率可以是100％或更高。这里，延性断裂率是指拉伸的对象断裂或破裂时的拉伸率。下基板的厚度可以是10μm至1mm，但不限于此。
下基板111可以具有显示区域AA和围绕显示区域AA的非显示区域NA。然而，显示区域AA和非显示区域NA不仅仅限于下基板111，并且可以在整个显示装置100中参照。
显示区域AA是在显示装置100上显示图像的区域。多个像素PX设置在显示区域AA中。另外，每个像素PX可以包括显示元件和用于驱动显示元件的各种驱动元件。各种驱动元件可以指至少一个薄膜晶体管TFT和电容器，但不限于此。另外，多个像素PX中的每一个可以连接到各种线。例如，多个像素PX中的每一个可以连接到各种线，诸如选通线、数据线、高电位电压线、低电位电压线、参考电压线和初始化电压线。
非显示区域NA是不显示图像的区域。非显示区域NA可以邻近显示区域AA设置。并且，非显示区域NA可以是与显示区域AA相邻并围绕显示区域AA的区域。然而，本公开不限于此，非显示区域NA对应于下基板111的除了显示区域AA之外的区域，并且可以被改变和分离为各种形状。用于驱动设置在显示区域AA中的多个像素PX的组件设置在非显示区域NA中。选通驱动器GD和电源PS可以设置在非显示区域NA中。另外，连接到选通驱动器GD和数据驱动器DD的多个焊盘可以设置在非显示区域NA中，并且每个焊盘可以连接到显示区域AA中的多个像素PX中的每个像素。
在下基板111上设置图案层120，图案层120包括设置在显示区域AA中的多个第一板图案121和多个第一线图案122以及设置在非显示区域NA中的多个第二板图案123和多个第二线图案124。
多个第一板图案121设置在下基板111的显示区域AA中。多个像素PX形成在多个第一板图案121上。另外，多个第二板图案123可以设置在下基板111的非显示区域NA中。另外，选通驱动器GD和电源PS形成在多个第二板图案123上。
如上所述的多个第一板图案121和多个第二板图案123可以以彼此间隔开的岛的形式设置。多个第一板图案121和多个第二板图案123中的每一个可以单独分开。因此，多个第一板图案121和多个第二板图案123可以被称为第一岛状图案和第二岛状图案或者第一单独图案和第二单独图案。
具体地，选通驱动器GD可以安装在多个第二板图案123上。当制造第一板图案121上的各种组件时，选通驱动器GD可以以面板内栅极(GIP)方法形成在第二板图案123上。因此，可以在多个第二板图案123上设置构成选通驱动器GD的各种电路组件，诸如各种晶体管、电容器和线。然而，本公开不限于此，选通驱动器GD可以以膜上芯片(COF)方法来安装。
另外，电源PS可以安装在多个第二板图案123上。电源PS可以形成在第二板图案123上，具有当制造第一板图案121上的各种组件时被图案化的多个电源块。因此，设置在不同层上的电源块可以设置在第二板图案123上。因此，下电源块和上电源块可以顺序地设置在第二板图案123上。另外，可以将低电位电源电压施加到下电源块，并且可以将高电位电源电压施加到上电源块。因此，可以通过下电源块将低电位电源电压提供给多个像素PX。另外，高电位电源电压可以通过上电源块提供给多个像素PX。
参照图1，多个第二板图案123的尺寸可以大于多个第一板图案121的尺寸。具体地，多个第二板图案123中的每一个的尺寸可以大于多个第一板图案121中的每一个的尺寸。如上所述，选通驱动器GD可以设置在多个第二板图案123中的每一个上，并且选通驱动器GD的一级可以设置在多个第二板图案123中的每一个上。因此，由于构成选通驱动器GD的一级的各种电路组件所占据的面积相对大于像素PX所占据的面积，因此多个第二板图案123中的每一个的尺寸可以大于多个第一板图案121中的每一个的尺寸。
在图1中，示出了多个第二板图案123在非显示区域NA中沿第一方向X设置在两侧，但是本公开不限于此，并且多个第二板图案123可以设置在非显示区域NA的任何区域中。另外，尽管多个第一板图案121和多个第二板图案123以四边形形状示出，但是本公开不限于此，并且多个第一板图案121和多个第二板图案123可以以各种形式改变。
参照图1，图案层120还可以包括设置在显示区域AA中的多个第一线图案122和设置在非显示区域NA中的多个第二线图案124。
多个第一线图案122是设置在显示区域AA中并且将彼此相邻的第一板图案121连接的图案，并且可以被称为第一连接图案。即，多个第一线图案122设置在多个第一板图案121之间。
多个第二线图案124可以是设置在非显示区域NA中并且将彼此相邻的第一板图案121和第二板图案123或者彼此相邻的多个第二板图案123连接的图案。因此，多个第二线图案124可以被称为第二连接图案。并且，多个第二线图案124可以设置在彼此相邻的第一板图案121和第二板图案123之间以及彼此相邻的多个第二板图案123之间。
参照图1，多个第一线图案122和多个第二线图案124具有波浪形状。例如，多个第一线图案122和多个第二线图案124可以具有正弦波形状。然而，多个第一线图案122和多个第二线图案124的形状不限于此。例如，多个第一线图案122和多个第二线图案124可以以锯齿形方式延伸。另选地，多个第一线图案122和多个第二线图案124可以具有各种形状，例如其中多个菱形基板通过在其顶点处连接而延伸的形状。图1中所示的多个第一线图案122和第二线图案124的数量和形状是示例性的，并且多个第一线图案122和第二线图案124的数量和形状可以根据设计而不同地改变。
另外，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124是刚性图案。即，与下基板111和上基板112相比，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以具有刚性。因此，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124的弹性模量可以高于下基板111的弹性模量。弹性模量是表示相对于施加于基板的应力的变形速率的参数。当弹性模量相对较高时，硬度可以相对较高。因此，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以分别称为多个第一刚性图案、多个第二刚性图案、多个第三刚性图案和多个第四刚性图案。多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124的弹性模量可以是下基板111和上基板112的弹性模量的1000倍或更高，但是本公开不限于此。
作为多个刚性基板的多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以由柔性低于下基板111和上基板112的柔性的塑料材料形成。例如，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以由聚酰亚胺(PI)、聚丙烯酸酯和聚乙酸盐中的至少一种材料形成。在这种情况下，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以由相同的材料形成，但是它们不限于此，并且可以由不同的材料形成。当多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124由相同材料形成时，它们可以一体地形成。
在一些实施方式中，下基板111可被限定为包括多个第一下图案和第二下图案。多个第一下图案可以是下基板111的与多个第一板图案121和多个第二板图案123交叠的区域。第二下图案可以是不与多个第一板图案121和多个第二板图案123交叠的区域。
此外，上基板112可以被限定为包括多个第一上图案和第二上图案。多个第一上图案可以是上基板112的与多个第一板图案121和多个第二板图案123交叠的区域。第二上图案可以是不与多个第一板图案121和多个第二板图案123交叠的区域。
在这种情况下，多个第一下图案和第一上图案的弹性模量可以大于第二下图案和第二上图案的弹性模量。例如，多个第一下图案和第一上图案可以由与多个第一板图案121和多个第二板图案123相同的材料形成，第二下图案和第二上图案可以由弹性模量低于多个第一板图案121和多个第二板图案123的弹性模量的材料形成。
即，第一下图案和第一上图案可以由聚酰亚胺(PI)、聚丙烯酸酯、聚乙酸盐等形成，第二下图案和第二上图案可以由诸如聚二甲基硅氧烷(PDMS)的硅橡胶或诸如聚氨酯(PU)和聚四氟乙烯(PTFE)之类的弹性体形成。
<非显示区域驱动元件>
参照图1，选通驱动器GD是向设置在显示区域AA中的多个像素PX提供栅极电压的组件。选通驱动器GD包括形成在多个第二板图案123上的多个级，并且选通驱动器GD的各个级可以通过多个选通连接线彼此电连接。因此，从任何一级输出的栅极电压可以被传输到另一级。此外，各个级可以顺序地向连接到各个级的多个像素PX提供栅极电压。
电源PS可以连接到选通驱动器GD并且提供选通驱动电压和选通时钟电压。此外，电源PS可以连接到多个像素PX，并且向多个像素PX中的每一个提供像素驱动电压。电源PS也可以形成在多个第二板图案123上。即，电源PS可以形成在多个第二板图案123上以与选通驱动器GD相邻。此外，形成在多个第二板图案123上的电源PS中的每一个可以电连接到选通驱动器GD和多个像素PX。即，形成在多个第二板图案123上的多个电源PS可以通过选通电源连接线和像素电源连接线连接。因此，多个电源PS中的每一个可以提供选通驱动电压、选通时钟电压和像素驱动电压。
印刷电路板PCB是将用于驱动显示元件的信号和电压从控制单元传输到显示元件的组件。因此，印刷电路板PCB也可以称为驱动基板。诸如IC芯片的控制单元或电路可以安装在印刷电路板PCB上。此外，存储器、处理器等可以安装在印刷电路板PCB上。此外，设置在显示装置100中的印刷电路板PCB可以包括可伸缩区域和不可伸缩区域，以确保可伸缩性。此外，可以在不可伸缩区域上安装IC芯片、电路、存储器、处理器等，并且可以在可伸缩区域中设置电连接到IC芯片、电路、存储器和处理器的线。
数据驱动器DD是向设置在显示区域AA中的多个像素PX提供数据电压的组件。数据驱动器DD可以以IC芯片的形式配置，因此也可以称为数据集成电路D-IC。此外，数据驱动器DD可以安装在印刷电路板PCB的不可伸缩区域上。即，数据驱动器DD可以以板上芯片(COB)的形式安装在印刷电路板PCB上。尽管在图1中示出了以板上芯片(COB)的方式安装数据驱动器DD，但本公开不限于此，并且数据驱动器DD可以以膜上芯片(COF)、玻璃上芯片(COG)、载带封装(TCP)等方式来安装。
此外，尽管在图1中示出了一个数据驱动器DD被设置为对应于设置在显示区域AA中的一行第一板图案121的线，但是本公开不限于此。即，可以将一个数据驱动器DD设置为对应于多个列的第一板图案121。
在下文中，一起参照图1至图3来更详细地描述根据本公开的示例性实施方式的显示装置100的显示区域AA。
<显示区域的平面和截面结构>
参照图1和图2，多个第一板图案121设置在显示区域AA中的下基板111上。多个第一板图案121设置为在下基板111上彼此间隔开。例如，如图1所示，多个第一板图案121可以以矩阵形式设置在下基板111上，但不限于此。
参照图2和图3，包括多个子像素SPX的像素PX设置在第一板图案121上。一个像素PX包括三个子像素SP1、SP2和SP3。例如，如图2所示，像素PX可以包括第一子像素SP1、第二子像素SP2和第三子像素SP3。此外，第一子像素SP1可以是红色子像素，第二子像素SP2可以是蓝色子像素，第三子像素SP3可以是绿色子像素。然而，本公开不限于此，多个子像素SPX可以改变为具有各种颜色，诸如品红色、黄色和青色。
每个子像素SPX可以包括作为显示元件的发光元件160和用于驱动发光元件160的晶体管150。然而，子像素SPX中的显示元件不限于LED，而是可以是有机发光二极管。
多个子像素SPX可以连接到多个连接线180。即，多个子像素SPX可以电连接到在第一方向X上延伸的第一连接线181。另外，多个子像素SPX可以电连接到在第二方向Y上延伸的第二连接线182。
在下文中，将参照图3详细描述显示区域AA的截面结构。为了便于说明多个子像素SPX中的每一个的共同特征，图3仅示出了第一子像素SP1的截面图。
参照图3，多个无机绝缘层设置在多个第一板图案121上。例如，多个无机绝缘层可以包括缓冲层141、栅极绝缘层142和层间绝缘层143，但不限于此。可以在多个第一板图案121上另外设置各种无机绝缘层，并且可以从中省略作为无机绝缘层的缓冲层141、栅极绝缘层142和层间绝缘层143中的一个或更多个。
具体地，缓冲层141设置在多个第一板图案121上。缓冲层141形成在多个第一板图案121上，以保护显示装置100的各种组件免受湿气(H2O)、氧气(O2)等从下基板111和多个第一板图案121的外部渗透。缓冲层141可以由绝缘材料形成。例如，缓冲层141可以由氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiON)中的至少一种形成的单层或多层构成。然而，根据显示装置100的结构或特性，可以省略缓冲层141。
在这种情况下，可以仅在缓冲层141与多个第一板图案121和多个第二板图案123交叠的区域中形成缓冲层141。如上所述，缓冲层141可以由无机材料形成。因此，当显示装置100被拉伸时，缓冲层141可能容易被损坏，例如容易破裂。因此，缓冲层141可以不形成在多个第一板图案121和多个第二板图案123之间的区域中。缓冲层141可以被图案化为多个第一板图案121和多个第二板图案123的形状，并且仅形成在多个第一板图案121和多个第二板图案123的上部。因此，在根据本公开的示例性实施方式的显示装置100中，仅在缓冲层141与作为刚性基板的多个第一板图案121和多个第二板图案123交叠的区域中形成缓冲层141，从而即使当显示装置100变形(例如弯曲或拉伸)时，也可以防止对显示装置100的各种组件的损坏。
参照图3，包括栅电极151、有源层152、源电极153和漏电极154的晶体管150形成在缓冲层141上。
首先，参照图3，有源层152设置在缓冲层141上。例如，有源层152可以由氧化物半导体形成。例如，有源层152可以由铟镓锌氧化物、铟镓氧化物或铟锌氧化物形成。另选地，有源层152可以由非晶硅(a-Si)、多晶硅(poly-Si)或有机半导体形成。
栅极绝缘层142设置在有源层152上。栅极绝缘层142是用于使栅电极151和有源层152电绝缘的层。另外，栅极绝缘层142可以由绝缘材料形成。例如，栅极绝缘层142可以形成为氮化硅(SiNx)或氧化硅(SiOx)的单层或者氮化硅(SiNx)或氧化硅(SiOx)的多层，但不限于此。
栅电极151设置在栅极绝缘层142上。另外，栅电极151与有源层152交叠。
栅电极151可以由各种金属材料中的任何一种形成，例如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)、它们中的两种或更多种的合金、或它们的多层，但是本公开不限于此。
层间绝缘层143设置在栅电极151上。层间绝缘层143也可以以与缓冲层141相同的方式由无机材料形成。例如，层间绝缘层143可以形成为氮化硅(SiNx)或氧化硅(SiOx)的单层或者氮化硅(SiNx)或氧化硅(SiOx)的多层，但不限于此。
晶体管150的源电极153和漏电极154设置在层间绝缘层143上。晶体管150的源电极153和漏电极154在同一层上彼此隔开。另外，在晶体管150中，源电极153和漏电极154可以以与有源层152接触的方式电连接到有源层152。
源电极153和漏电极154可以由各种金属材料中的任何一种形成，例如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)、它们中的两种或更多种的合金、或它们的多层，但是本公开不限于此。
为了便于解释，图3仅示出了可以包括在显示装置100中的各种晶体管中的驱动晶体管150，但是开关晶体管、电容器等也可以包括在显示装置100中。另外，尽管在此已经描述了晶体管150具有共面结构，但是也可以使用诸如具有交错结构等的各种晶体管。此外，在本说明书中，晶体管不仅可以形成为顶栅结构，而且可以形成为底栅结构。
多个焊盘170中的电源焊盘171设置在层间绝缘层143上。电源焊盘171是用于将电源电压传输到多个子像素SPX的焊盘。电源电压可以通过形成在第一板图案121上的线从电源焊盘171传输到像素电路。电源焊盘171可以在与源电极153和漏电极154相同的层上由相同的材料形成，但不限于此。
多个焊盘170中的数据焊盘172设置在层间绝缘层114上。数据焊盘172是用于将数据电压传输到多个子像素SPX的焊盘。数据电压可以通过形成在第一板图案121上的数据线从数据焊盘172传送到源电极153或漏电极154。数据焊盘172可以在与源电极153和漏电极154相同的层上由相同的材料形成，但不限于此。
平坦化层144形成在晶体管150和层间绝缘层143上。平坦化层144使晶体管150的上部平坦化。平坦化层144可以由单层或多层构成，并且可以由有机材料形成。因此，平坦化层144可以称为有机绝缘层。例如，平坦化层144可以由丙烯基有机材料形成，但不限于此。
参照图3，平坦化层144可以设置在多个第一板图案121上以覆盖缓冲层141、栅极绝缘层142和层间绝缘层143的上表面和侧表面。另外，平坦化层144与多个第一板图案121一起围绕缓冲层141、栅极绝缘层142和层间绝缘层143。具体地，平坦化层144可以设置为覆盖层间绝缘层143的上表面和侧表面、栅极绝缘层142的侧表面、缓冲层141的侧表面以及多个第一板图案121的部分上表面。因此，平坦化层144可以补偿缓冲层141、栅极绝缘层142和层间绝缘层143的侧表面之间的台阶，并且可以增强平坦化层144和设置在平坦化层144的侧表面上的连接线180之间的粘附强度。
参照图3，平坦化层144的侧表面的倾斜角可以小于缓冲层141、栅极绝缘层142和层间绝缘层143的侧表面的倾斜角。例如，平坦化层144的侧表面可以具有比层间绝缘层143的侧表面、栅极绝缘层142的侧表面和缓冲层141的侧表面的倾斜角平缓的倾斜角。因此，与平坦化层144的侧表面接触的连接线180被设置为具有平缓的倾斜。因此，当显示装置100被拉伸时，可以减小连接线180中产生的应力。此外，由于平坦化层144的侧表面具有相对平缓的倾斜，因此可以抑制连接线180中的裂纹或连接线180从平坦化层144的侧表面剥离。
参照图2和图3，连接线180是指电连接设置在多个第一板图案121上的焊盘的线。连接线180设置在多个第一线图案122上。另外，连接线180还可以在多个第一板图案121上延伸以电连接到多个第一板图案121上的电源焊盘171和数据焊盘172。同样，参照图1，第一线图案122不设置在多个第一板图案121之间的没有设置连接线180的区域中。
连接线180包括第一连接线181和第二连接线182。第一连接线181和第二连接线182设置在多个第一板图案121之间。具体地，第一连接线181是指连接线180中的多个第一板图案121之间沿X轴方向X延伸的线。第二连接线182是指连接线180中的多个第一板图案121之间沿Y轴方向延伸的线。
连接线180可以由诸如铜(Cu)、铝(Al)、钛(Ti)或钼(Mo)之类的金属材料形成，或者连接线180可以具有诸如铜/钼-钛(Cu/MoTi)、钛/铝/钛(Ti/Al/Ti)等金属材料的层压结构，但不限于此。
在通用显示装置的显示面板中，诸如多条选通线和多条数据线之类的各种线以直线延伸并设置在多个子像素之间，并且多个子像素连接到单个信号线。因此，在通用显示装置的显示面板中，诸如选通线、数据线、高电位电源电压线、低电位电源电压线和参考电压线之类的各种线在基板上从有机发光显示装置的显示面板的一侧连续延伸到另一侧。
与此不同，在根据本公开的示例性实施方式的显示装置100中，以直线形成并被认为用于通用显示装置的显示面板的各种线，诸如选通线、数据线、高电位电源电压线、参考电压线、初始化电压线等，仅设置在多个第一板图案121和多个第二板图案123上。即，在根据本公开的示例性实施方式的显示装置100中，以直线形成的线仅设置在多个第一板图案121和多个第二板图案123上。
在根据本公开的示例性实施方式的显示装置100中，两个相邻的第一板图案121上的焊盘可以通过连接线180电连接。因此，连接线180将两个相邻的第一板图案121上的电源焊盘171或数据焊盘172电连接。因此，根据本公开的示例性实施方式的显示装置100可以包括多条连接线180，以电连接多个第一板图案121之间的各种线，诸如选通线、数据线、高电位电压线和参考电压线。
同时，参照图3，单独连接焊盘CP1和公共连接焊盘CP2设置在平坦化层144上。单独连接焊盘CP1和公共连接焊盘CP2是用于将信号传输到多个发光元件160的焊盘。
参照图2和图3，多个单独连接焊盘CP1设置在平坦化层144上。多个单独连接焊盘CP1可以连接到晶体管150并且将电压传输到多个发光元件160。因此，多个单独连接焊盘CP1可以执行与阳极相同的功能。
多个单独连接焊盘CP1可以在与连接线180相同的工艺中形成在平坦化层144上。即，多个单独连接焊盘CP1可以由与连接线180相同的材料形成并且设置在同一层上，但是不限于此。
设置在一个第一板图案121上的多个单独连接焊盘CP1的数量可以与设置在一个第一板图案121上的多个发光元件160的数量相同。例如，如图2所示，当三个发光元件160设置在一个第一板图案121上时，为了向每个发光元件160施加单独的电压，三个单独连接焊盘CP1可以设置在一个第一板图案121上。具体地，单独连接焊盘CP1包括第一单独连接焊盘CP1a、第二单独连接焊盘CP1b和第三单独连接焊盘CP1c。第一单独连接焊盘CP1a、第二单独连接焊盘CP1b和第三单独连接焊盘CP1c可以彼此电隔离。
参照图2和图3，公共连接焊盘CP2设置在平坦化层144上。公共连接焊盘CP2可以连接到第一连接线181，并且将电压传输到多个发光元件160。因此，多个单独连接焊盘CP1可以执行与阴极相同的功能。
单个公共连接焊盘CP2可以设置在一个第一板图案121上，而与设置在一个第一板图案121上的多个发光元件160的数量无关。例如，如图2所示，当三个发光元件160设置在一个第一板图案121上时，由于公共连接焊盘CP2仅需要以相同的方式向三个发光元件160施加低电位电源电压，所以一个公共连接焊盘CP2设置在一个第一板图案121上，并且一个公共连接焊盘CP2和三个发光元件160可以彼此电连接。
同时，尽管图3中未示出，可以在单独连接焊盘CP1、公共连接焊盘CP2、连接线180和平坦化层144上设置堤。堤可以用于区分彼此相邻的子像素SPX。
参照图3，发光元件160设置在单独连接焊盘CP1和公共连接焊盘CP2上。发光元件160包括n型层161、有源层162、p型层163、n电极164和p电极165。根据本公开的示例性实施方式的显示装置100的发光元件160具有倒装芯片结构，其中n电极164和p电极165设置在其一个表面上并且设置在有源层162下方。
可以通过将n型杂质注入具有优异结晶度的氮化镓(GaN)中来形成n型层161。n型层161可以设置在由能够发光的材料形成的单独的基底基板上。
有源层162设置在n型层161上。有源层162是从发光元件160发射光的发光层，并且可以由氮化物半导体(例如，氮化铟镓(InGaN))形成。
p型层163设置在有源层162上。可以通过将p型杂质注入氮化镓(GaN)中来形成p型层163。
如上所述，通过顺序层叠n型层161、有源层162和p型层163，然后蚀刻这些层的预定部分，从而形成n电极164和p电极165，来制造根据本公开的示例性实施方式的发光元件160。在这种情况下，预定部分是将n电极164和p电极165彼此分离的空间，并且被蚀刻以暴露n型层161的一部分。换句话说，发光元件160的将设置n电极164和p电极165的表面可以不是平坦的，并且可以具有不同的高度水平。
以此方式，n电极164设置在蚀刻区域上，即，通过蚀刻工艺暴露的n型层161上。n-电极164可以由导电材料形成。同时，p电极165设置在未蚀刻区域(即，p型层163)上。p电极165还可以由导电材料形成，例如可以由与n电极164相同的材料形成。
粘合剂层AD设置在单独连接焊盘CP1和公共连接焊盘CP2的上表面上以及在单独连接焊盘CP1和公共连接焊盘CP2之间，使得发光元件160可以结合到单独连接焊盘CP1和公共连接焊盘CP2上。在这种情况下，n电极164可以设置在公共连接焊盘CP2上，p电极165可以设置在单独连接焊盘CP1上。
粘合剂层AD可以是导电粘合剂层，其中导电球CB分散在基底构件BR中。因此，当向粘合剂层AD施加热或压力时，导电球CB可以电连接以在粘合剂层AD的被施加热或压力的部分中具有导电性。
导电球CB在基底构件BR中以与基底构件BR混合，并且可以具有当接合发光元件160的电极和公共连接焊盘CP2以及单独连接焊盘CP1时将发光元件160的电极和公共连接焊盘CP2以及单独连接焊盘CP1电连接的功能。导电球CB可以由例如在诸如镍(Ni)等材料内部具有延性的导电金属(诸如金(Au))形成，但是不限于此。另外，导电球CB在接合之前可以具有约4μm的直径作为基准，但不限于此。当发光元件160的电极和连接焊盘接合时，包围内部导电金属的材料可被热和压力分解，并且内部导电金属可被冷却和硬化，从而将发光元件160的电极和连接焊盘电连接。
基底构件BR可以是具有粘合强度和绝缘性的粘合构件。基底构件BR可以是例如热固性粘合剂，但不限于此。
参照图3，例如，n电极164通过粘合剂层AD电连接到公共连接焊盘CP2，p电极165通过粘合剂层AD电连接到单独连接焊盘CP1。即，在通过诸如喷墨等方法将混合有导电球CB的粘合剂层AD施加到单独连接焊盘CP1和公共连接焊盘CP2上之后，将发光元件160施加到粘合剂层AD上。然后，可以按压并加热发光元件160，使得单独连接焊盘CP1和p电极165以及公共连接焊盘CP2和n电极164可以通过导电球CB电连接。在这种情况下，可以诱导导电球CB仅设置在n电极164和公共连接焊盘CP2之间以及p电极165和单独连接焊盘CP1之间。同时，除了设置在n电极164和公共连接焊盘CP2之间的粘合剂层AD的一部分和设置在p电极165和单独连接焊盘CP1之间的粘合剂层AD的其中设置有粘合剂层AD的导电球CB的部分之外的粘合剂层AD的其它部分具有绝缘性。同时，粘合剂层AD可以以分离的形式设置在单独连接焊盘CP1和公共连接焊盘CP2中的每一个上。
如上所述，根据本公开的示例性实施方式的显示装置100具有发光元件160设置在下基板110上的结构，在该下基板111上设置有晶体管150。因此，当显示装置100导通时，施加到单独连接焊盘CP1和公共连接焊盘CP2中的每一个的不同电压电平分别传输到n电极164和p电极165，使得发光元件160发光。
上基板112用于支撑设置在上基板112下方的各种组件。具体地，可以通过在下基板111和第一板图案121上涂覆并硬化用于形成上基板112的材料来形成上基板112。上基板112可以设置为与下基板111、第一板图案121、第一线图案122和连接线180接触。
上基板112可以由与下基板111相同的材料形成。例如，上基板112可以由诸如聚二甲基硅氧烷(PDMS)之类的硅橡胶或诸如聚氨酯(PU)和聚四氟乙烯(PTFE)之类的弹性体形成。因此，上基板112可以具有柔性。然而，上基板112的材料不限于此。
同时，尽管在图3中未示出，也可以在上基板112上设置偏光层。偏光层可用于使从显示装置100的外部入射的光偏光并减少外部光的反射。此外，代替偏光层，可以在上基板112上设置其它光学膜等。
另外，可以设置填充层190，该填充层190设置在下基板111的整个表面上并且填充设置在上基板112和下基板111上的组件之间的间隙。填充层190可以由可固化粘合剂形成。具体地，用于形成填充层190的材料涂覆在下基板111的整个表面上，然后固化，使得填充层190可以设置在设置在上基板112和下基板111上的组件之间。例如，填充层190可以是光学透明粘合剂(OCA)，并且可以包括丙烯酸粘合剂、硅树脂粘合剂和聚氨酯粘合剂。
在下文中，一起参考图4至图5，以更详细地描述多个子像素SPX中的每一个的单独连接焊盘CP1和公共连接焊盘CP2。
<单独连接焊盘和公共连接焊盘的横截面结构>
图4是沿图2中所示的切割线IV-IV'截取的横截面视图。图5是沿图2中所示的切割线V-V'截取的横截面视图。
参照图4，多个单独连接焊盘CP1包括与第一子像素SP1相对应的第一单独连接焊盘CP1a、与第二子像素SP2相对应的第二单独连接焊盘CP1b、以及与第三子像素SP3相对应的第三单独连接焊盘CP1c。
多个发光元件160包括设置在第一子像素SP1中的第一发光元件160a、设置在第二子像素SP2中的第二发光元件160b和设置在第三子像素SP3中的第三发光元件160c。
第一发光元件160a的p电极165可以通过导电球CB电连接到第一单独连接焊盘CP1a。
第二发光元件160b的p电极165可以通过导电球CB电连接到第二单独连接焊盘CP1b。
第三发光元件160c的p电极165可以通过导电球CB电连接到第三单独连接焊盘CP1c。
多个单独连接焊盘CP1具有与多个相应子像素SPX相对应的不同高度。第一单独连接焊盘CP1a可以由一个导电层形成。第二单独连接焊盘CP1b和第三单独连接焊盘CP1c可以由多个导电层CP11b、CP12b、CP11c、CP12c和CP13c以及设置在多个导电层CP11b、CP12b、CP11c、CP12c和CP13c之间的至少一个或更多个绝缘层I1b、I1c和I2c形成。具体地，第二单独连接焊盘CP1b可以按照第一导电层CP11b、设置在第一导电层CP11b上的绝缘层I1b、以及第二导电层CP12b的顺序设置。第一导电层CP11b和第二导电层CP12b可以通过绝缘层I1b的接触孔电连接。第三单独连接焊盘CP1c可以按照第一导电层CP11c、第一绝缘层I1c、第二导电层CP12c、第二绝缘层I2c和第三导电层CP13c的顺序设置。彼此相邻且不同的导电层CP11c、CP12c和CP13c可以通过第一绝缘层I1c和第二绝缘层I2c的接触孔彼此电连接。
包括在第一单独连接焊盘CP1a、第二单独连接焊盘CP1b和第三单独连接焊盘CP1c中的导电层CP1a、CP11b、CP12b、CP11c、CP12c和CP13c中的每一个可以由与公共连接焊盘CP2相同的材料形成。例如，导电层CP1a、CP11b、CP12b、CP11c、CP12c和CP13c中的每一个可以由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任何一种、它们中的两种或更多种的合金或其多层形成，但是本公开不限于此。
构成多个单独连接焊盘CP1的导电层CP1a、CP11b、CP12b、CP11c、CP12c和CP13c中的每一个的厚度可以是0.5μm至1μm，但是本公开不限于此。
包括在第二单独连接焊盘CP1b和第三单独连接焊盘CP1c中的至少一个或更多个绝缘层I1b、I1c和I2c可以由有机绝缘层或无机绝缘层形成。例如，至少一个或更多个绝缘层I1b、I1c和I2c可以由丙烯基有机材料形成。另选地，至少一个或更多个绝缘层I1b、I1c和I2c可以由由氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiON)中的至少一种形成的单层或多层构成。至少一个或更多个绝缘层I1b、I1c和I2c中的每一个的厚度可以是1μm至3μm，但是本公开不限于此。
多个单独连接焊盘CP1可以形成为具有不同的高度。例如，如图4所示，第一单独连接焊盘CP1a、第二单独连接焊盘CP1b和第三单独连接焊盘CP1c可以具有从第一单独连接焊盘CP1a向左增加的高度。然而，本公开不限于此，并且第一单独连接焊盘CP1a、第二单独连接焊盘CP1b和第三单独连接焊盘CP1c可以具有从第三单独连接焊盘CP1c向右增加的高度。彼此相邻且不同的各个连接焊盘CP1之间的高度差可以是2μm至10μm。这是如下的范围，在该范围中，可以考虑最小裕度，并且可以使当发光元件160接通时根据高度的距离感最小化。
参照图5，公共连接焊盘CP2由多个导电层CP21、CP22和CP23以及多个绝缘层I21和I22形成。具体地，公共连接焊盘CP2可以包括设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的第一导电层CP21，设置在第二子像素SP2和第三子像素SP3中的第一导电层CP21上的第一绝缘层I21，设置在第二子像素SP2和第三子像素SP3中的第一绝缘层I21上的第二导电层CP22，设置在第三子像素SP3中的第二导电层CP22上的第二绝缘层I22，以及设置在第三子像素SP3中的第二绝缘层I22上的第三导电层CP23。彼此相邻且不同的第一导电层CP21、第二导电层CP22和第三导电层CP23可以通过第一绝缘层I21和第二绝缘层I22的接触孔电连接。
参照图5，第一导电层CP21可以共同设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中。第二导电层CP22和第一绝缘层I21可以仅设置在第二子像素SP2和第三子像素SP3中。另外，第二绝缘层I22和第三导电层CP23可以仅设置在第三子像素SP3中。
第一发光元件160a的n电极164可以通过导电球CB电连接到公共连接焊盘CP2的第一导电层CP21。第二发光元件160b的n电极164可以通过导电球CB电连接到公共连接焊盘CP2的第二导电层CP22。第三发光元件160c的n电极164可以通过导电球CB电连接到公共连接焊盘CP2的第三导电层CP23。
公共连接焊盘CP2可以在与多个单独连接焊盘CP1相同的工艺中形成。即，公共连接焊盘CP2的第一导电层CP21可以由与多个单独连接焊盘CP1的第一导电层CP1a、CP11b和CP11c相同的材料形成并且设置在相同的层上。公共连接焊盘CP2的第二导电层CP22可以由与多个单独连接焊盘CP1的第二导电层CP12b和CP12c相同的材料形成并且设置在相同的层上。公共连接焊盘CP2的第三导电层CP23可以由与多个单独连接焊盘CP1的第三导电层CP13c相同的材料形成并且设置在相同的层上。在这种情况下，构成公共连接焊盘CP2的导电层CP21、CP22和CP23中的每一个的厚度可以是0.5μm至1μm，但是本公开不限于此。
设置在公共连接焊盘CP2上的多个绝缘层I21和I22也可以在与多个单独连接焊盘CP1相同的工艺中形成。即，公共连接焊盘CP2的第一绝缘层I21可以由与多个单独连接焊盘CP1的第一绝缘层I1b和I1c相同的材料形成并且设置在相同的层上。公共连接焊盘CP2的第二绝缘层I22可以由与多个单独连接焊盘CP1的第二绝缘层I2c相同的材料形成并且设置在相同的层上。第一绝缘层I21和第二绝缘层I22中的每一个的厚度可以是1μm至3μm，但是本公开不限于此。
设置在公共连接焊盘CP2的多个导电层CP21、CP22和CP23中的最下部处的第一导电层CP21的宽度可以大于第二导电层CP22的宽度。第二导电层CP22的宽度可以大于设置在公共连接焊盘CP2的多个导电层CP21、CP22和CP23中的最上部处的第三导电层CP23的宽度。换句话说，设置在最下部处的第一导电层CP21的宽度可以最大，而设置在最上部处的第三导电层CP23的宽度可以最小。
如图5中所示，公共连接焊盘CP2的高度按照第一子像素SP1、第二子像素SP2和第三子像素SP3的顺序依次增加。即，公共连接焊盘CP2的高度可以顺序增加，以对应于多个单独连接焊盘CP1的高度顺序增加。在图5中，设置多个导电层CP21、CP22和CP23以及多个绝缘层I21和I22，使得公共连接焊盘CP2具有沿向左方向增加的高度，但是这仅仅是一个示例，公共连接焊盘CP2可以具有沿向右方向增加的高度。
与第一子像素SP1相对应的公共连接焊盘CP2的高度等于第一单独连接焊盘CP1a的高度。与第二子像素SP2相对应的公共连接焊盘CP2的高度等于第二单独连接焊盘CP1b的高度。与第三子像素SP3相对应的公共连接焊盘CP2的高度等于第三单独连接焊盘CP1c的高度。换句话说，由于与第一子像素SP1相对应的公共连接焊盘CP2和第一单独连接焊盘CP1a具有相同的高度，所以第一发光元件160a的n电极164和p电极165可以水平设置。此外，由于与第二子像素SP2相对应的公共连接焊盘CP2和第二单独连接焊盘CP1b具有相同的高度，所以第二发光元件160b的n电极164和p电极165可以水平设置。此外，由于与第三子像素SP3相对应的公共连接焊盘CP2和第三单独连接焊盘CP1c具有相同的高度，所以第三发光元件160c的n电极164和p电极165可以水平设置。
<制造显示装置的方法>
图6A至图6C是根据本公开的示例性实施方式的制造显示装置100的方法的示意性横截面视图。图6A至图6C是用于说明将多个发光元件160转移到显示面板PN的转移过程的示意性过程图。为了便于说明，图6A至图6C仅示出了显示面板PN上的显示装置100的组件中的多个单独连接焊盘CP1。将省略对图1至图5的显示装置100中所描述的组件中的单独连接焊盘CP1和多个发光元件160的重复描述。
显示面板PN是已经完成用于驱动多个发光元件160的电路(例如晶体管和多条线)的形成的显示面板。例如，参照图3至图5，显示面板PN可以具有在形成填充层190和上基板112之前在平坦化层144上形成单独连接焊盘CP1、公共连接焊盘CP2、连接线180和粘合剂层AD的结构。
参照图6A至图6C，晶片101是其上形成有多个发光元件160的基板。构成多个发光元件160的诸如氮化镓(GaN)或氮化铟镓(InGaN)的材料形成在晶片101上以生长晶体层，晶体层被切割成单独芯片，并且在单独芯片上形成电极，从而可以形成多个发光元件160。晶片101可以由蓝宝石、碳化硅(SiC)、氮化镓(GaN)、氧化锌(ZnO)等形成，但不限于此。
多个临时图案102用于将多个发光元件160附接到晶片101并且是可以使用激光剥离(LLO)工艺从晶片101剥离的材料层。即，当诸如激光的高能量波长被照射到通过临时图案102附接有多个发光元件160的晶片101上时，临时图案102的表面快速熔化和蒸发，使得多个发光元件160可以容易地分离。
在一个晶片101上形成发射相同颜色的光的多个发光元件160。在图6A中，多个临时图案102可以形成在晶片101上，并且多个第一发光元件160a可以形成在各个临时图案102上。在图6B中，多个临时图案102可以形成在晶片101上，并且多个第二发光元件160b可以形成在各个临时图案102上。在图6C中，多个临时图案102可以形成在晶片101上，并且多个第三发光元件160c可以形成在各个临时图案102上。
第一单独连接焊盘CP1a、第二单独连接焊盘CP1b和第三单独连接焊盘CP1c的高度顺序增加。如图4中所示，第二单独连接焊盘CP1b和第三单独连接焊盘CP1c可以由包括多个导电层CP1a、CP11b、CP12b、CP11c、CP12c和CP13c以及至少一个或更多个绝缘层I1b、I1c和I2c的多个层形成。然而，在图6A至图6C中，为了便于说明，省略了多个层，并且将多个层示出为一个层。
尽管附图中未示出，但是公共连接焊盘CP2的与第一子像素SP1相对应的部分、公共连接焊盘CP2的与第二子像素SP2相对应的部分以及公共连接焊盘CP2的与第三子像素SP3相对应的部分也具有分别对应于第一单独连接焊盘CP1a、第二单独连接焊盘CP1b和第三单独连接焊盘CP1c的高度。
粘合剂层AD可以以覆盖第三单独连接焊盘CP1c的足够厚度施加到显示面板PN上，使得可以稳定地附接将被转移到具有最大高度的第三单独连接焊盘CP1c上的第三发光元件160c。
参照图6A至图6C，当多个发光元件160被转移到显示面板PN时，多个发光元件160以具有较低高度的顺序转移到多个单独连接焊盘CP1上。
参照图6A，多个第一发光元件160a被转移到显示面板PN，以便连接到与第一子像素SP1相对应并具有最低高度的第一单独连接焊盘CP1a。第一发光元件160a可以通过LLO工艺从晶片101直接转移到显示面板PN。
接下来，参照图6B，在已经转移了第一发光元件160a的显示面板PN中，多个第二发光元件160b被转移到显示面板PN，以连接到与第二子像素SP2相对应且高度高于第一单独连接焊盘CP1a的高度的第二单独连接焊盘CP1b。第二发光元件160b可以通过LLO工艺从晶片101直接转移到显示面板PN。
接下来，参照图6C，在已经转移了第一发光元件160a和第二发光元件160b的显示面板PN中，多个第三发光元件160c被转移到显示面板PN，以连接到与第三子像素SP3相对应并具有最高高度的第三单独连接焊盘CP1c。第三发光元件160c可以通过LLO工艺从晶片101直接转移到显示面板PN。
因此，在根据本公开的示例性实施方式的制造显示装置100的方法中，当发射不同颜色光的多个发光元件160被转移到显示面板PN时，由于发光元件160转移到其上的多个单独连接焊盘CP1或公共连接焊盘CP2的高度存在差异，因此发光元件160能够从晶片101直接转移到显示面板PN，而不会在设置在晶片101上的发光元件160与转移到显示面板PN的发光元件160之间发生干涉。换句话说，多个发光元件160可以直接转移到显示面板PN以与多个子像素SPX相对应，而无需将多个发光元件160转移到供体基板的过程。因此，可以制造具有简化的制造工艺和降低的成本的显示装置。
本公开的示例性实施方式还能够进行如下描述：
根据本公开的一个方面，提供了一种显示装置。所述显示装置包括：可伸缩下基板；图案层，该图案层设置在所述下基板上并且包括多个线图案和设置有多个子像素的多个板图案；多个单独连接焊盘和公共连接焊盘，其设置在所述多个板图案中的每一个上并且具有与所述多个子像素中的每一个相对应的不同高度；以及多个发光元件，所述多个发光元件连接到所述多个单独连接焊盘和所述公共连接焊盘。
多个子像素可以包括第一子像素、第二子像素和第三子像素。多个单独连接焊盘可以包括与第一子像素相对应的第一单独连接焊盘、与第二子像素相对应的第二单独连接焊盘以及与第三子像素相对应的第三单独连接焊盘。第一单独连接焊盘、第二单独连接焊盘和第三单独连接焊盘可以彼此电隔离。
第一单独连接焊盘可以由一个导电层形成。
第二单独连接焊盘和第三单独连接焊盘可以由多个导电层和设置在多个导电层之间的至少一个绝缘层形成。
公共连接焊盘可以由多个导电层和多个绝缘层形成。
公共连接焊盘可以包括设置在第一子像素、第二子像素和第三子像素中的第一导电层，设置在第二子像素和第三子像素中的第一导电层上的第一绝缘层，设置在第二子像素和第三子像素中的第一绝缘层上的第二导电层，设置在第三子像素中的第二导电层上的第二绝缘层，以及设置在第三子像素中的第二绝缘层上的第三导电层。
第一导电层的宽度可以大于第二导电层的宽度，并且第二导电层的宽度可以大于第三导电层的宽度。
与第一子像素相对应的公共连接焊盘的高度可以等于第一单独连接焊盘的高度，与第二子像素相对应的公共连接焊盘的高度可以等于第二单独连接焊盘的高度，并且与第三子像素相对应的公共连接焊盘的高度可以等于第三单独连接焊盘的高度。
根据本公开的另一方面，提供了一种显示装置。所述显示装置包括：可伸缩下基板，该可伸缩下基板包括显示区域和在所述显示区域外部的非显示区域；多个板图案，所述多个板图案设置在所述下基板上并且在所述显示区域中包括多个子像素的多个像素设置在所述多个板图案上；公共连接焊盘，该公共连接焊盘在所述多个板图案中的每一个上由多个层形成；以及多个单独连接焊盘，其对应于所述多个子像素中的每一个并且由至少一个层形成。
多个子像素可以包括第一子像素、第二子像素和第三子像素。多个单独连接焊盘可以包括与第一子像素相对应的第一单独连接焊盘、与第二子像素相对应的第二单独连接焊盘以及与第三子像素相对应的第三单独连接焊盘。第一单独连接焊盘、第二单独连接焊盘和第三单独连接焊盘可以具有彼此不同的高度。
公共连接焊盘可以由多个导电层和多个绝缘层形成。
与第一子像素相对应的公共连接焊盘的高度可以等于第一单独连接焊盘的高度，与第二子像素相对应的公共连接焊盘的高度可以等于第二单独连接焊盘的高度，并且与第三子像素相对应的公共连接焊盘的高度可以等于第三单独连接焊盘的高度。
虽然已经参考附图详细描述了本公开的示例性实施方式，但是本公开不限于此，并且可以在不脱离本公开的技术概念的情况下以许多不同的形式实现。因此，提供本公开的示例性实施方式仅用于说明性目的，而不旨在限制本公开的技术概念。本公开的技术概念的范围不限于此。因此，应当理解，上述示例性实施方式在所有方面都是说明性的，并且不限制本公开。本公开的保护范围应当基于所附权利要求来解释，并且在其等效范围内的所有技术概念都应当被解释为落入本公开的范围内。
相关申请的交叉引用
本申请要求2021年12月29日在韩国提交的韩国专利申请No.10-2021-0190729的权益和优先权，其全部内容在此通过引用明确并入本申请。

Claims (12)

1.一种显示装置，所述显示装置包括：
可伸缩下基板；以及
图案层，所述图案层设置在所述下基板上并且包括多个线图案和设置有多个子像素的多个板图案；
公共连接焊盘和多个单独连接焊盘，所述公共连接焊盘和所述多个单独连接焊盘设置在所述多个板图案中的每一个上，并且所述公共连接焊盘的高度在所述多个板图案中的每一个上相对于相应的子像素变化，并且与所述多个子像素中的每一个相对应的所述多个单独连接焊盘分别具有不同高度；以及
多个发光元件，所述多个发光元件连接到所述多个单独连接焊盘和所述公共连接焊盘。
2.根据权利要求1所述的显示装置，其中，所述多个子像素包括第一子像素、第二子像素和第三子像素，
其中，所述多个单独连接焊盘包括与所述第一子像素相对应的第一单独连接焊盘、与所述第二子像素相对应的第二单独连接焊盘以及与所述第三子像素相对应的第三单独连接焊盘，
其中，所述第一单独连接焊盘、所述第二单独连接焊盘和所述第三单独连接焊盘彼此电隔离。
3.根据权利要求2所述的显示装置，其中，所述第一单独连接焊盘由一个导电层形成。
4.根据权利要求2所述的显示装置，其中，所述第二单独连接焊盘和所述第三单独连接焊盘由多个导电层和设置在所述多个导电层之间的至少一个绝缘层形成。
5.根据权利要求2所述的显示装置，其中，所述公共连接焊盘由多个导电层和多个绝缘层形成。
6.根据权利要求5所述的显示装置，其中，所述公共连接焊盘包括：
第一导电层，所述第一导电层设置在所述第一子像素、所述第二子像素和所述第三子像素中；
第一绝缘层，所述第一绝缘层设置在所述第二子像素和所述第三子像素中的所述
第一导电层上；
第二导电层，所述第二导电层设置在所述第二子像素和所述第三子像素中的所述第一绝缘层上；
第二绝缘层，所述第二绝缘层设置在所述第三子像素中的所述第二导电层上；以及
第三导电层，所述第三导电层设置在所述第三子像素中的所述第二绝缘层上。
7.根据权利要求6所述的显示装置，其中，所述第一导电层的宽度大于所述第二导电层的宽度，并且所述第二导电层的宽度大于所述第三导电层的宽度。
8.根据权利要求2所述的显示装置，其中，与所述第一子像素相对应的公共连接焊盘的高度等于所述第一单独连接焊盘的高度，
与所述第二子像素相对应的公共连接焊盘的高度等于所述第二单独连接焊盘的高度，并且
与所述第三子像素相对应的公共连接焊盘的高度等于所述第三单独连接焊盘的高度。
9.一种显示装置，所述显示装置包括：
可伸缩下基板，所述可伸缩下基板包括显示区域和在所述显示区域外部的非显示区域；
多个板图案，所述多个板图案设置在所述下基板上并且在所述多个板图案上包括多个子像素的多个像素设置在所述显示区域中；
公共连接焊盘，所述公共连接焊盘在所述多个板图案中的每一个上由多个层形成；以及
多个单独连接焊盘，所述多个单独连接焊盘与所述多个子像素中的每一个相对应并且由至少一个层形成。
10.根据权利要求9所述的显示装置，其中，所述多个子像素包括第一子像素、第二子像素和第三子像素，
其中，所述多个单独连接焊盘包括与所述第一子像素相对应的第一单独连接焊盘、与所述第二子像素相对应的第二单独连接焊盘以及与所述第三子像素相对应的第三单独连接焊盘，
其中，所述第一单独连接焊盘、所述第二单独连接焊盘和所述第三单独连接焊盘具有彼此不同的高度。
11.根据权利要求10所述的显示装置，其中，所述公共连接焊盘由多个导电层和多个绝缘层形成。
12.根据权利要求10所述的显示装置，其中，与所述第一子像素相对应的所述公共连接焊盘的高度等于所述第一单独连接焊盘的高度，
与所述第二子像素相对应的所述公共连接焊盘的高度等于所述第二单独连接焊盘的高度，并且
与所述第三子像素相对应的所述公共连接焊盘的高度等于所述第三单独连接焊盘的高度。
CN202211647400.2A 2021-12-29 2022-12-21 显示装置 Pending CN116367590A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210190729A KR20230100996A (ko) 2021-12-29 2021-12-29 표시 장치
KR10-2021-0190729 2021-12-29

Publications (1)

Publication Number Publication Date
CN116367590A true CN116367590A (zh) 2023-06-30

Family

ID=86897236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211647400.2A Pending CN116367590A (zh) 2021-12-29 2022-12-21 显示装置

Country Status (3)

Country Link
US (1) US20230207537A1 (zh)
KR (1) KR20230100996A (zh)
CN (1) CN116367590A (zh)

Also Published As

Publication number Publication date
US20230207537A1 (en) 2023-06-29
KR20230100996A (ko) 2023-07-06

Similar Documents

Publication Publication Date Title
US11342520B2 (en) Stretchable display device
US20220139888A1 (en) Display device
CN112310137A (zh) 可拉伸显示装置
US20220165720A1 (en) Stretchable display device
KR20230089962A (ko) 표시 장치
CN116367590A (zh) 显示装置
US11874705B2 (en) Display device
US20230217707A1 (en) Display device
CN114373385B (zh) 可伸展显示装置
US20240014365A1 (en) Display device
US20240032362A1 (en) Display device
US20230215873A1 (en) Display device
US20220165716A1 (en) Display device
US20240047444A1 (en) Display device
US11720196B2 (en) Display device
US20240097092A1 (en) Display device
US20240213267A1 (en) Display device
US20230215874A1 (en) Display device
KR20220057103A (ko) 표시 장치
KR20230166350A (ko) 표시 장치
CN118102789A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination