KR20060120510A - 능동 매트릭스 디스플레이 장치，이를 구동시키기 위한방법 및 전자장치 - Google Patents

능동 매트릭스 디스플레이 장치，이를 구동시키기 위한방법 및 전자장치 Download PDF

Info

Publication number
KR20060120510A
KR20060120510A KR1020060045766A KR20060045766A KR20060120510A KR 20060120510 A KR20060120510 A KR 20060120510A KR 1020060045766 A KR1020060045766 A KR 1020060045766A KR 20060045766 A KR20060045766 A KR 20060045766A KR 20060120510 A KR20060120510 A KR 20060120510A
Authority
KR
South Korea
Prior art keywords
signal
pixel
input
pixel row
driver circuit
Prior art date
Application number
KR1020060045766A
Other languages
English (en)
Other versions
KR101317253B1 (ko
Inventor
하지메 키무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20060120510A publication Critical patent/KR20060120510A/ko
Application granted granted Critical
Publication of KR101317253B1 publication Critical patent/KR101317253B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 목적은 화소에의 신호 기록이 수행되는 횟수를 감소하여 전력 소비를 감소시키는 디스플레이 장치를 제공하는 것이다. 화소에의 신호 기록이 수행되는 횟수를 감소시켜 전력 소비를 감소시킬 수 있는 디스플레이 장치가 제공될 수 있다. 본 발명의 능동 매트릭스 디스플레이 장치에 따르면, 화소 행에 기록될 신호가 화소 행에 저장된 신호와 동일한 경우에, 스캔라인 구동기 회로는 화소 행에 대응하는 스캔라인에 선택 펄스를 출력하지 않으며, 신호라인 구동기 회로는 이전 상태로부터 신호라인의 상태를 변화시키지 않고 신호라인들을 부동상태로 전환한다.
디스플레이 장치, 전력 소비, 능동 매트릭스 디스플레이 장치, 화소 행, 스캔라인, 선택 펄스, 신호라인

Description

능동 매트릭스 디스플레이 장치，이를 구동시키기 위한 방법 및 전자장치{Active matrix display device，method for driving the same, and electronic device}
도 1은 본 발명의 디스플레이 장치를 도시한 도면.
도 2는 본 발명의 디스플레이 장치의 주 구조를 도시한 도면.
도 3은 본 발명의 디스플레이 장치를 도시한 도면.
도 4는 본 발명의 디스플레이 장치를 도시한 도면.
도 5a 내지 도 5c는 본 발명의 디스플레이 장치에 적용가능한 스캔라인 구동기 회로를 도시한 도면.
도 6a 및 도 6b는 본 발명의 디스플레이 장치에 적용가능한 스캔라인 구동기 회로를 도시한 도면.
도 7a 및 도 7b는 본 발명의 디스플레이 장치에 적용가능한 스캔라인 구동기 회로를 도시한 도면.
도 8a 및 도 8b는 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로를 도시한 도면.
도 9a 및 도 9b는 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로를 도시한 도면.
도 10은 본 발명의 디스플레이 장치에 적용가능한 화소 구조를 도시한 도면.
도 11a 내지 도 11d는 본 발명의 디스플레이 장치에 적용가능한 스캔라인 구동기 회로를 도시한 도면.
도 12a 및 도 12b는 본 발명의 디스플레이 장치를 구동하기 위한 방법을 도시한 도면.
도 13은 본 발명의 디스플레이 장치에 적용가능한 화소 구조를 도시한 도면.
도 14는 본 발명의 디스플레이 장치를 구동하기 위한 방법을 기술한 도면.
도 15는 본 발명의 디스플레이 장치에 적용가능한 화소 구조를 도시한 도면.
도 16은 본 발명의 디스플레이 장치에 적용가능한 화소 구조를 도시한 도면.
도 17은 본 발명의 디스플레이 장치에 적용가능한 화소 구조를 도시한 도면.
도 18은 본 발명의 디스플레이 장치에 적용가능한 화소 구조를 도시한 도면.
도 19는 본 발명의 디스플레이 장치에 적용가능한 화소 구조를 도시한 도면.
도 20a 및 도 20b는 본 발명의 디스플레이 장치를 구동하기 위한 방법을 기술한 도면.
도 21은 본 발명의 디스플레이 장치에 적용가능한 화소 구조를 도시한 도면.
도 22a 및 도 22b는 본 발명의 디스플레이 장치를 구동하기 위한 방법을 기술한 도면.
도 23은 본 발명의 디스플레이 장치의 주 구조를 도시한 도면.
도 24는 본 발명의 디스플레이 장치를 도시한 도면.
도 25는 본 발명의 디스플레이 장치의 주 구조를 도시한 도면.
도 26a 내지 도 26h는 본 발명의 디스플레이 장치가 적용될 수 있는 전자 장치를 도시한 도면.
도 27은 본 발명의 디스플레이 장치를 구동하기 위한 방법을 기술한 도면.
도 28은 본 발명의 디스플레이 장치를 구동하기 위한 방법을 기술한 도면.
도 29는 본 발명의 디스플레이 장치를 구동하기 위한 방법을 기술한 도면.
도 30A 및 도 30B는 본 발명의 디스플레이 장치를 구동하기 위한 방법을 기술한 도면.
도 31a 내지 도 31c는 본 발명의 디스플레이 장치를 구동하기 위한 방법을 기술한 도면.
도 32는 본 발명의 디스플레이 장치를 구동하기 위한 방법을 기술한 도면.
도 33은 본 발명의 디스플레이 장치에 적용가능한 스캔라인 구동기 회로의 동작을 기술한 도면.
도 34는 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 35a 및 도 35b는 본 발명의 디스플레이 장치에 적용가능한 스캔라인 구동기 회로를 도시한 도면.
도 36a 및 도 36b는 본 발명의 디스플레이 패널을 도시한 도면.
도 37은 본 발명의 디스플레이 장치를 구동하기 위한 방법을 기술한 도면.
도 38은 결정 회로의 예를 기술한 도면.
도 39는 결정 회로의 동작을 기술한 도면.
도 40은 결정 회로의 동작을 기술한 도면.
도 41a 및 도 41b는 본 발명의 디스플레이 패널을 도시한 도면.
도 42a 및 도 42b는 본 발명의 디스플레이 패널을 도시한 도면.
도 43A 및 도 43B는 본 발명의 디스플레이 패널을 도시한 도면.
도 44a 및 도 4B는 본 발명의 디스플레이에 적용가능한 발광요소를 도시한 도면.
도 45a 내지 도 45c는 본 발명의 디스플레이 패널을 도시한 도면.
도 46은 본 발명의 디스플레이 패널을 도시한 도면.
도 47은 본 발명의 디스플레이 장치에 적용가능한 화소 구조를 도시한 도면.
도 48은 본 발명의 디스플레이 장치가 적용될 수 있는 전자장치를 도시한 도면.
도 49는 본 발명의 디스플레이 장치가 적용될 수 있는 전자장치를 도시한 도면.
도 50은 본 발명의 디스플레이 장치가 적용될 수 있는 전자장치를 도시한 도면.
도 51은 본 발명의 디스플레이 장치에 적용가능한 스캔라인 구동기 회로를 도시한 도면.
도 52는 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로를 도시한 도면.
도 53은 본 발명의 디스플레이 장치에 적용가능한 화소 구조를 설명한 도면.
도 54는 본 발명의 디스플레이 장치에 적용가능한 화소 구조를 도시한 도면.
도 55는 본 발명의 디스플레이 장치를 도시한 도면.
도 56은 본 발명의 디스플레이 장치를 도시한 도면.
도 57은 본 발명의 디스플레이에 적용가능한 화소 구조를 도시한 도면.
도 58a 및 도 58b는 본 발명의 디스플레이 장치에 적용가능한 화소 구조의 동작을 기술한 도면.
도 59는 본 발명의 디스플레이 장치에 적용가능한 화소 구조의 동작을 기술한 도면.
도 60은 본 발명의 디스플레이 장치에 적용가능한 화소 구조를 도시한 도면.
도 61은 본 발명의 디스플레이 장치에 적용가능한 화소 구조를 도시한 도면.
도 62는 본 발명의 디스플레이 장치에 적용가능한 화소 구조의 동작을 기술한 도면.
도 63a 내지 도 63d는 본 발명의 디스플레이 장치에 적용가능한 화소 구조의 동작을 기술한 도면.
도 64는 본 발명의 디스플레이 장치를 도시한 도면.
도 65a 및 도 65b는 본 발명의 디스플레이 장치를 구동하기 위한 방법을 기술한 도면.
도 66a 및 도 66b는 본 발명의 디스플레이 장치를 구동하기 위한 방법을 기술한 도면.
도 67은 본 발명의 디스플레이 장치에 적용가능한 화소 구조를 도시한 도면.
도 68은 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 69는 본 발명의 디스플레이 장치에 적용가능한 스캔라인 구동기 회로의 동작을 기술한 도면.
도 70은 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 71은 본 발명의 디스플레이 장치를 도시한 도면.
도 72은 본 발명의 디스플레이 장치를 도시한 도면.
도 73은 결정 회로의 예를 기술한 도면.
도 74는 본 발명의 디스플레이 장치를 도시한 도면.
도 75는 본 발명의 디스플레이 장치를 도시한 도면.
도 76a 내지 도 76c는 본 발명의 디스플레이 방법을 기술한 도면.
도 77a 및 도 77b는 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로를 도시한 도면.
도 78a 및 도 78b는 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로를 기술한 도면.
도 79는 본 발명의 디스플레이 장치를 기술한 도면.
도 80은 본 발명의 디스플레이 패널을 기술한 도면.
도 81은 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 82는 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 83은 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 84는 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 85는 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 86은 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 87은 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 88은 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 89는 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 90은 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 91은 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 92는 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 93은 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 94는 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 95는 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 96은 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 97은 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 98은 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 99는 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 100은 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 101은 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 102는 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 103은 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
도 104는 본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로의 동작을 기술한 도면.
*도면의 주요부분에 대한 부호의 설명*
7101: 신호라인 구동기 회로 7102: 스캔라인 구동기 회로
7103: 화소부 7104: 화소
본 발명은 트랜지스터에 의하여 부하에 공급된 전류를 제어하는 기능을 가진 반도체 장치에 관한 것이며, 또한 신호에 의하여 휘도가 변화되는 전류-구동 디스플레이 요소(current-drive display element)로 형성된 화소, 전압에 의하여 휘도가 변화되는 전압-구동 디스플레이 요소로 형성된 화소, 신호라인 구동기 회로, 및 스캔라인 구동기 회로를 포함하는 디스플레이 장치에 관한 것이다. 또한, 본 발명은 반도체 장치 및 디스플레이 장치를 구동하기 위한 방법에 관한 것이다. 게다가, 본 발명은 디스플레이부에서 디스플레이 장치를 포함하는 전자 장치에 관한 것이다.
최근 몇년동안, 발광 다이오드(LED)와 같은 디스플레이 요소를 사용하여 화소가 형성되는 소위 자체-발광 디스플레이 장치가 주의를 끌고 있다. 자체-발광 디스플레이 장치를 위하여 사용된 디스플레이 요소로서, 유기 발광 다이오드(또한, OLED, 유기 EL 요소, 전계발광(EL) 요소 등으로서 언급됨)는 주의를 끌고 있으며 EL 디스플레이 등을 위하여 사용되었다. OLED와 같은 디스플레이 요소가 자체-발광 타입이기 때문에, 이는 높은 화소 가시성, 백라이트의 비요구성 및 액정 디스플레이와 비교한 고속 응답 속도와 같은 장점들을 가진다. 디스플레이 요소의 휘도가 디스플레이 요소를 흐르는 전류값에 의하여 제어된다는 것에 주의한다.
그레이 스케일을 표현하기 위하여 디스플레이 장치를 구동시키는 방법으로서, 아날로그 그레이 스케일 및 디지털 그레이 스케일 방법이 존재한다. 아날로그 그레이 스케일 방법은 아날로그 방식으로 디스플레이 요소의 광 방사 세기를 제어하는 방법 및 아날로그 방식으로 디스플레이 요소의 광 방사 시간을 제어하는 방법을 포함한다. 아날로그 그레이 스케일 방법으로서, 아날로그 방식으로 디스플레이 요소의 광 방사 세기를 제어하는 방법이 종종 사용된다. 그러나, 아날로그 방식으로 광 방사 세기를 제어하는 방법은 각각의 화소의 박막 트랜지스터(이후 TFT로 언급됨)의 특징들의 변화들에 의하여 쉽게 영향을 받으며, 이는 또한 각 화소의 휘도를 변화시킨다. 다른 한편으로, 디지털 그레이 스케일 방법에서, 디스플레이 요소는 그레이 스케일을 표현하기 위하여 디지털 방식으로 제어함으로써 턴온/턴오프된다. 디지털 그레이 스케일 방법의 경우에, 각 화소의 휘도의 균일성이 우수하다. 그러나, 단지 두개의 상태, 즉 발광 상태 및 비발광 상태가 존재하며 이에 따라 단 지 두개의 그레이 스케일 레벨들이 표현될 수 있다. 따라서, 다른 방법과의 결합을 통해 다중 레벨 그레이 스케일 디스플레이가 시도되었다. 다중 레벨 그레이 스케일 디스플레이에 대한 기술로서, 그레이 스케일 디스플레이를 수행하기 위하여 화소의 광 방사 영역이 가중되어 선택되는 영역 그레이 스케일 방법 및 그레이 스케일 디스플레이를 수행하기 위하여 광 방사 시간이 가중되어 선택되는 시간 그레이 스케일 방법이 존재한다. 디지털 그레이 스케일 방법의 경우에, 고선명도를 달성하기에 적합한 시간 그레이 스케일 방법이 종종 사용된다.
[특허 참조문헌 1] 일본특허 공보번호 2784615
여기서는 디지털 그레이 스케일 방법에 시간 그레이 스케일 방법을 사용함으로써 선명도를 개선하고 있다. 그러나, 선명도가 개선됨에 따라 화소들의 수가 증가 되었다. 따라서, 신호가 기록되는 화소들의 수가 또한 증가되었다.
더욱이, 고레벨 그레이 스케일 디스플레이를 수행하기 위하여 부프레임들의 수가 증가될 필요가 있다. 따라서, 화소에 신호를 기록하는 횟수 또는 증가된다.
따라서, 선명도 및 그레이 스케일 디스플레이 레벨을 개선시킬 경우에, 충전 및 방전이 수행되는 횟수가 증가되며 이에 따라 신호 기록 동작이 또한 증가된다. 전력 소비의 증가는 문제가 된다.
본 발명의 목적은 화소로의 신호 기록을 수행하는 횟수 및 전력 소비를 감소시킬 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명의 디스플레이 장치는 화소에 기록될 신호가 화소에 이미 기록된 신호와 동일할 때 화소로의 신호 입력을 중지시키는 수단을 포함한다.
다시 말해서, 화소 행은 기록이 수행되는 화소 행의 화소들에 대한 신호가 화소 행에 이미 기록된 신호와 동일할 때 선택되지 않는다. 다시 말해서, 화소들을 선택하기 않는 신호는 화소 행에 접속된 스캔라인에 계속해서 입력되거나, 또는 스캔라인은 부동 상태로 된다.
본 발명의 디스플레이 장치는 복수의 화소들이 행 방향 및 열 방향과 관련하여 매트릭스로 배열되는 화소부, 화소의 발광 및 비발광을 제어하는 신호를 신호라인에 입력하는 신호라인 구동기 회로, 및 신호가 기록되는 화소를 선택하는 스캔라인 구동기 회로를 포함하며, 상기 화소들의 각각은 그에 기록된 신호를 저장하는 수단을 포함하며, 상기 스캔라인 구동기 회로는 화소에 기록될 신호가 화소에 저장된 신호와 동일할 때 화소로의 신호 기록을 중지시키는 수단을 포함한다.
본 발명의 디스플레이 장치는 복수의 화소들이 행 방향 및 열 방향과 관련하여 매트릭스로 배열되는 화소부, 화소의 발광 및 비발광을 제어하는 신호를 신호라인에 입력하는 신호라인 구동기 회로, 및 신호가 기록되는 화소를 선택하는 스캔라인 구동기 회로를 포함하며, 상기 화소들의 각각은 그에 기록된 신호를 저장하는 수단을 포함하며, 상기 스캔라인 구동기 회로는 화소에 기록될 신호가 화소에 저장된 신호와 동일할 때 화소의 선택을 중지하는 수단을 포함한다.
본 발명의 디스플레이 장치는 복수의 화소들이 행 방향 및 열 방향과 관련하여 매트릭스로 배열되는 화소부, 화소의 발광 및 비발광을 제어하는 신호를 신호라 인에 입력하는 신호라인 구동기 회로, 및 신호가 기록되는 화소 행을 선택하는 스캔라인 구동기 회로를 포함하며, 상기 화소들의 각각은 그에 기록된 신호를 저장하는 수단을 포함하며, 상기 스캔라인 구동기 회로는 화소 행에 기록될 신호가 화소 행에 저장된 신호와 동일할 때 화소 행으로의 신호 기록을 중지하는 수단을 포함한다.
본 발명의 디스플레이 장치는 복수의 화소들이 행 방향 및 열 방향과 관련하여 매트릭스로 배열되는 화소부, 화소의 발광 및 비발광을 제어하는 신호를 신호라인에 입력하는 신호라인 구동기 회로, 및 신호가 기록되는 화소 행을 선택하는 스캔라인 구동기 회로를 포함하며, 상기 화소들의 각각은 그에 기록된 신호를 저장하는 수단을 포함하며, 상기 스캔라인 구동기 회로는 화소 행에 기록될 신호가 화소 행에 저장된 신호와 동일할 때 화소 행의 선택을 중지하는 수단을 포함한다.
본 발명의 디스플레이 장치는 복수의 화소들이 행 방향 및 열 방향과 관련하여 매트릭스로 배열되는 화소부, 화소의 발광 및 비발광을 제어하는 비디오 신호를 신호라인에 입력하는 신호라인 구동기 회로, 및 비디오 신호가 기록되는 화소 행을 선택하는 스캔라인 구동기 회로를 포함하며, 상기 화소들의 각각은 그에 기록된 비디오 신호를 저장하는 수단을 포함하며, 상기 스캔라인 구동기 회로는 화소 행에 기록될 비디오 신호가 화소 행에 저장된 비디오 신호와 동일할 때 화소 행으로의 비디오 신호 기록을 중지하는 수단을 포함한다.
본 발명의 디스플레이 장치는 복수의 화소들이 행 방향 및 열 방향과 관련하여 매트릭스로 배열되는 화소부, 화소의 발광 및 비발광을 제어하는 비디오 신호를 신호라인에 입력하는 신호라인 구동기 회로, 및 비디오 신호가 기록되는 화소 행을 선택하는 스캔라인 구동기 회로를 포함하며, 상기 화소들의 각각은 그에 기록된 비디오 신호를 저장하는 수단을 포함하며, 상기 스캔라인 구동기 회로는 화소 행에 기록될 비디오 신호가 화소 행에 저장된 비디오 신호와 동일할 때 화소 행의 선택을 중지하는 수단을 포함한다.
본 발명의 디스플레이 장치는 복수의 화소들이 행 방향 및 열 방향과 관련하여 매트릭스로 배열되는 화소부, 화소의 발광 및 비발광을 제어하는 비디오 신호를 신호라인에 입력하는 신호라인 구동기 회로, 비디오 신호가 기록되는 화소 행을 선택하는 스캔라인 구동기 회로, 신호라인 구동기 회로 및 스캔라인 구동기 회로에 공급하는 제어기를 포함하며, 상기 화소들의 각각은 그에 기록된 비디오 신호를 저장하는 수단을 포함하며, 상기 스캔라인 구동기 회로는 화소 행에 기록될 비디오 신호가 화소 행에 저장된 비디오 신호와 동일할 때 화소 행으로의 비디오 신호 기록을 중지하는 수단을 포함하며, 제어기는 화소 행에 기록될 비디오 신호가 화소 행에 저장된 비디오 신호와 동일할 때 신호라인 구동기 회로에의 비디오 신호 입력을 중지하는 수단을 포함한다.
본 발명의 디스플레이 장치는 하나의 프레임 기간을 다수의 부프레임 기간들을 분할함으로써 그레이 스케일을 표현하는 디스플레이 장치로서, 복수의 화소들이 행 방향 및 열 방향과 관련하여 매트릭스로 배열되는 화소부, 화소의 발광 및 비발광을 제어하는 디지털 비디오 신호를 신호라인에 입력하는 신호라인 구동기 회로, 및 디지털 비디오 신호가 기록되는 화소 행을 선택하는 스캔라인 구동기 회로를 포 함하며, 상기 화소들의 각각은 그에 기록된 디지털 비디오 신호를 저장하는 수단을 포함하며, 상기 스캔라인 구동기 회로는 임의의 부프레임 기간에서 화소 행에 기록될 디지털 비디오 신호가 선행 부프레임 기간에서 화소 행에 대한 디지털 비디오 신호와 동일할 때 화소 행으로의 디지털 비디오 신호를 중지시키는 수단을 포함한다.
본 발명의 디스플레이 장치는 하나의 프레임 기간을 다수의 부프레임 기간들을 분할함으로써 그레이 스케일을 표현하는 디스플레이 장치로서, 복수의 화소들이 행 방향 및 열 방향과 관련하여 매트릭스로 배열되는 화소부, 화소의 발광 및 비발광을 제어하는 디지털 비디오 신호를 신호라인에 입력하는 신호라인 구동기 회로, 및 디지털 비디오 신호가 기록되는 화소 행을 선택하는 스캔라인 구동기 회로를 포함하며, 상기 화소들의 각각은 그에 기록된 디지털 비디오 신호를 저장하는 수단을 포함하며, 상기 스캔라인 구동기 회로는 임의의 부프레임 기간에서 화소 행에 기록될 디지털 비디오 신호가 선행 부프레임 기간에서 화소 행에 대한 디지털 비디오 신호와 동일할 때 화소 행의 선택을 중지시키는 수단을 포함한다.
본 발명의 디스플레이 장치는 하나의 프레임 기간을 다수의 부프레임 기간들을 분할함으로써 그레이 스케일을 표현하는 디스플레이 장치로서, 복수의 화소들이 행 방향 및 열 방향과 관련하여 매트릭스로 배열되는 화소부, 화소의 발광 및 비발광을 제어하는 디지털 비디오 신호를 신호라인에 입력하는 신호라인 구동기 회로, 디지털 비디오 신호가 기록되는 화소 행을 선택하는 스캔라인 구동기 회로, 및 신호라인 구동기 회로 및 스캔라인 구동기 회로에 신호를 공급하는 제어기를 포함하 며, 상기 화소들의 각각은 그에 기록된 디지털 비디오 신호를 저장하는 수단을 포함하며, 상기 스캔라인 구동기 회로는 임의의 부프레임 기간에서 화소 행에 기록될 디지털 비디오 신호가 선행 부프레임 기간에서 화소 행에 대한 디지털 비디오 신호와 동일할 때 화소 행으로의 디지털 비디오 신호를 중지시키는 수단을 포함하며, 상기 제어기는 화소 행에 기록될 디지털 비디오 신호가 화소 행에 저장된 디지털 비디오 신호와 동일할 때 신호라인 구동기 회로에의 디지털 비디오 신호의 입력을 중시키는 수단을 포함한다.
본 발명의 디스플레이 장치는 스캔라인 구동기 회로, 신호라인 구동기 회로, 스캔라인 구동기 회로로부터 행 방향으로 연장되는 복수의 스캔라인들, 신호라인 구동기로부터 열 방향으로 연장되는 복수의 신호라인들, 및 복수의 화소들이 복수의 스캔라인 및 복수의 신호라인과 관련하여 매트릭스로 배열되는 화소부을 포함하며, 상기 화소들의 각각은 그에 기록된 디지털 비디오 신호를 저장하는 수단을 포함하며, 상기 스캔라인 구동기 회로는 출력 제어 회로를 포함하며, 상기 출력 제어 회로는 화소 행에 기록될 신호가 화소 행에 저장된 신호와 동일할 때 화소 행에 접속된 스캔라인에 화소 행을 역선택하기 위한 신호를 입력한다.
본 발명의 디스플레이 장치는 스캔라인 구동기 회로, 신호라인 구동기 회로, 스캔라인 구동기 회로로부터 행 방향으로 연장되는 복수의 스캔라인들, 신호라인 구동기로부터 열 방향으로 연장되는 복수의 신호라인들, 및 복수의 화소들이 복수의 스캔라인 및 복수의 신호라인과 관련하여 매트릭스로 배열되는 화소부을 포함하며, 상기 화소들의 각각은 그에 기록된 신호를 저장하는 수단을 포함하며, 상기 스 캔라인 구동기 회로는 출력 제어 회로를 포함하며, 상기 출력 제어 회로는 화소 행에 기록될 신호가 화소 행에 저장된 신호와 동일할 때 화소 행에 접속된 스캔라인을 부동상태로 전환한다.
본 발명의 디스플레이 장치는 복수의 화소들이 행 방향 및 열 방향과 관련하여 매트릭스로 배열되는 화소부, 화소의 발광 및 비발광을 제어하는 비디오 신호를 신호라인에 입력하는 신호라인 구동기 회로, 및 비디오 신호가 기록되는 화소 행을 선택하는 스캔라인 구동기 회로를 포함하며, 상기 화소들의 각각은 그에 기록된 비디오 신호를 저장하는 수단을 포함하며, 상기 스캔라인 구동기 회로는 펄스 출력 회로 및 펄스 출력 제어 회로를 포함하며, 상기 펄스 출력 회로는 화소 행이 출력 제어 회로에서 선택되는 타이밍을 결정하는 펄스를 입력하며, 상기 출력 제어 회로는 펄스가 화소 행에 접속된 스캔라인으로 출력되는지의 여부를 제어한다.
본 발명의 디스플레이 장치는 복수의 화소들이 행 방향 및 열 방향과 관련하여 매트릭스로 배열되는 화소부, 화소의 발광 및 비발광을 제어하는 비디오 신호를 신호라인에 입력하는 신호라인 구동기 회로, 및 비디오 신호가 기록되는 화소 행을 선택하는 스캔라인 구동기 회로를 포함하며, 상기 화소들의 각각은 그에 기록된 비디오 신호를 저장하는 수단을 포함하며, 상기 스캔라인 구동기 회로는 펄스 출력 회로 및 펄스 출력 제어 회로를 포함하며, 상기 신호라인 구동기 회로는 신호 출력 제어회로를 포함하며, 상기 펄스 출력 회로는 화소 행이 펄스 출력 제어 회로에서 선택되는 타이밍을 결정하는 펄스를 입력하며, 상기 펄스 출력 제어 회로는 펄스가 화소 행에 접속된 스캔라인으로 출력되는지의 여부를 제어하며, 상기 신호 출력 제 어회로는 펄스가 출력되지 않을때 신호라인을 부동상태로 전환한다.
더욱이, 본 발명의 디스플레이 장치를 구동시키는 방법의 특정 구조가 이하에 기술된다.
제 1구조는 화소에의 신호 기록이 하나의 프레임 기간내의 임의의 부프레임 기간에서 실행되는 화소 행에 대한 비디오 신호의 데이터가 그에 이미 기록된 화소 행의 화소들의 데이터와 동일한 경우에 스캔라인 구동기 회로가 수평 기간에서 화소 행을 선택하지 않도록 하는 신호를 스캔라인에 입력하는 디스플레이 장치이다.
제 2구조는 화소에의 신호 기록이 하나의 프레임 기간내의 임의의 부프레임 기간에서 실행되는 화소 행에 대한 비디오 신호의 데이터가 그에 이미 기록된 화소 행의 화소들의 데이터와 동일한 경우에 수평 기간에서 화소 행의 스캔라인을 부동 상태로 전환하는 디스플레이 장치이다.
제 3구조는 화소에의 신호 기록이 하나의 프레임 기간내의 임의의 부프레임 기간에서 실행되는 화소 행에 대한 비디오 신호의 데이터가 그에 이미 기록된 화소 행의 화소들의 데이터와 동일한 경우에 스캔라인 구동기 회로가 수평 기간에서 화소 행을 선택하지 않도록 하는 신호를 입력하고 화소 행의 기록 시간에 모든 신호라인들에 고정 전위를 세팅하는 디스플레이 장치이다.
제 4구조는 화소에의 신호 기록이 하나의 프레임 기간내의 임의의 부프레임 기간에서 실행되는 화소 행에 대한 비디오 신호의 데이터가 그에 이미 기록된 화소 행의 화소들의 데이터와 동일한 경우에 수평 기간에서 화소 행의 스캔라인을 부동상태로 전환하고 화소 행의 기록 시간에 모든 신호라인들에 고정 전위를 세팅하는 디스플레이 장치이다.
제 5 구조는 화소에의 신호 기록이 하나의 프레임 기간내의 임의의 부프레임 기간에서 실행되는 화소 행에 대한 비디오 신호의 데이터가 그에 이미 기록된 화소 행의 화소들의 데이터와 동일한 경우에 스캔라인 구동기 회로가 수평 기간에서 화소 행을 선택하지 않도록 하는 신호를 입력하고 화소 행의 기록 시간에 모든 신호라인들에 고정 전위를 세팅하는 디스플레이 장치이다.
제 6 구조는 화소에의 신호 기록이 하나의 프레임 기간내의 임의의 부프레임 기간에서 실행되는 화소 행에 대한 비디오 신호의 데이터가 그에 이미 기록된 화소 행의 화소들의 데이터와 동일한 경우에 수평 기간에서 화소 행의 스캔라인을 부동상태로 전환하고 화소 행의 기록 시간에 모든 신호라인들을 부동상태로 세팅하는 디스플레이 장치이다.
제 7구조는 화소에의 신호 기록이 하나의 프레임 기간내의 임의의 부프레임 기간에서 실행되는 화소 행에 대한 비디오 신호의 데이터가 마지막 부프레임 기간에서 화소 행의 화소에 대한 비디오 신호의 데이터와 동일한 경우에 스캔라인 구동기 회로가 수평 기간에서 화소 행을 선택하지 않도록 하는 신호를 입력하는 디스플레이 장치이다.
제 8구조는 화소에의 신호 기록이 하나의 프레임 기간내의 임의의 부프레임 기간에서 실행되는 화소 행에 대한 비디오 신호의 데이터가 마지막 부프레임 기간에서 화소 행의 화소에 대한 비디오 신호의 데이터와 동일한 경우에 수평 기간에서 화소 행의 스캔라인을 부동상태로 전환하는 디스플레이 장치이다.
제 9 구조는 화소에의 신호 기록이 하나의 프레임 기간내의 임의의 부프레임 기간에서 실행되는 화소 행에 대한 비디오 신호의 데이터가 마지막 부프레임 기간에서 화소 행의 화소에 대한 비디오 신호의 데이터와 동일한 경우에 스캔라인 구동기 회로가 수평 기간에서 화소 행을 선택하지 않도록 하는 신호를 입력하고 화소 행의 기록 시간에 모든 신호라인들에 고정 전위를 세팅하는 디스플레이 장치이다.
제 10 구조는 화소에의 신호 기록이 하나의 프레임 기간내의 임의의 부프레임 기간에서 실행되는 화소 행에 대한 비디오 신호의 데이터가 마지막 부프레임 기간에서 화소 행의 화소에 대한 비디오 신호의 데이터와 동일한 경우에 수평 기간에서 화소 행의 스캔라인을 부동상태로 전환하고 화소 행의 기록 시간에 모든 신호라인들에 고정 전위를 세팅하는 디스플레이 장치이다.
제 11구조는 화소에의 신호 기록이 하나의 프레임 기간내의 임의의 부프레임 기간에서 실행되는 화소 행에 대한 비디오 신호의 데이터가 마지막 부프레임 기간에서 화소 행에 대한 비디오 신호의 데이터와 동일한 경우에 스캔라인 구동기 회로가 수평 기간에서 화소 행을 선택하지 않도록 하는 신호를 입력하고 화소 행의 기록 기간에서 화소 행의 모든 신호라인을 부동상태로 전환하는 디스플레이 장치이다.
제 12 구조는 화소에의 신호 기록이 하나의 프레임 기간내의 임의의 부프레임 기간에서 실행되는 화소 행에 대한 비디오 신호의 데이터가 마지막 부프레임 기간에서 화소 행에 대한 비디오 신호의 데이터와 동일한 경우에 수평 기간에서 화소 행의 스캔라인을 부동상태로 전환하고 화소 행의 기록 시간에 모든 신호라인들을 부동 상태로 전환하는 디스플레이 장치이다.
본 명세서에서 기술될 스위치는 다양한 타입들을 가질 수 있으며, 다양한 타입의 스위치들의 일례는 전기 스위치, 기계적 스위치 등이다. 다시 말해서, 전류 흐름을 제어할 수 있는 스위치가 사용될 수 있으며, 특정 제한이 존재하지 않는다. 다양한 스위치들이 사용될 수 있다. 예컨대, 스위치는 트랜지스터, 다이오드(예컨대, PN 다이오드, PIN 다이오드, 쇼트키 다이오드 또는 다이오드 접속 트랜지스터) 또는 이들의 결합인 논리 회로일 수 있다. 스위치로서 트랜지스터를 사용하는 경우에, 트랜지스터는 단순한 스위치로서 동작한다. 따라서, 트랜지스터의 극성(도전형)은 특별히 제한되지 않는다. 그러나, 낮은 오프-전류가 적절한 경우에, 낮은 오프-전류와 함께 극성을 가진 트랜지스터를 사용하는 것이 바람직하다. 낮은 오프 전류를 가진 트랜지스터로서, LDD 영역을 가진 트랜지스터, 멀티게이트 구조를 가진 트랜지스터 등이 사용될 수 있다. 더욱이, 소스 단자의 전위가 낮은 전위측 전력 소스(예컨대 Vss, GND 또는 0V)에 근접한 상태에서 스위치로서 동작될 트랜지스터가 동작할때 n-채널 트랜지스터를 사용하는 것이 바람직하며, 소스 단자의 전위가 높은 전위측 전력 소스(예컨대, Vdd)에 근접한 상태에서 트랜지스터 동작할때 p-채널 트랜지스터를 사용하는 것이 바람직하다. 이는 트랜지스터가 스위치로서 용이하게 동작하도록 게이트-소스 전압의 절대값이 증가될 수 있기 때문이다. 스위치가 n-채널 트랜지스터 및 p-채널 트랜지스터를 사용하는 CMOS 타입일 수 있다는 것에 주의한다. 만일 스위치가 CMOS 타입이면, 스위치는 조건들이 변화할때조차, 예컨대 스위치를 통해 출력된 전압(다시 말해서, 스위치에 대한 입력 전압)이 출력 전압보다 높거나 또는 낮을때조차 적절하게 동작할 수 있다.
본 발명에서 "접속한다"라는 구는 전기적으로 접속된 경우 및 직접 접속되는 경우를 의미한다는 것에 주의한다. 따라서, 본 발명에 의하여 기술된 구성에서, 전기적 접속을 수행하는 다른 요소(예컨대, 스위치, 트랜지스터, 커패시터, 인덕터, 저항기 또는 다이오드)는 미리 결정된 접속으로 삽입될 수 있다. 선택적으로, 컴포넌트들은 다른 요소들이 그들사이에 삽입되지 않고 직접 접속될 수 있다. 다른 요소들이 전기적 접속을 하지 않고, 즉 전기적 접속의 경우를 포함하지 않고 단지 직접 접속의 경우만을 포함하는 경우가 "직접 접속"으로 기술된다는 것을 주의한다. 구 "전기적 접속"은 전기적 접속의 경우 및 직접 접속의 경우 둘다를 포함된다는 것을 주의한다.
화소로 배열된 디스플레이 요소가 특정 요소에 제한되지 않는다는 것을 주의한다. 화소로 배열된 디스플레이 요소의 예로서, EL 요소(유기 EL 요소, 무기 EL 요소, 또는 유기 재료 또는 무기 재료를 포함하는 EL 요소), 전자 방전 요소, 액정 요소, 전자 잉크, 광 회절 요소, 방전 요소, 디지털 마이크로미러 장치(DMD), 압전 요소, 및 탄소 나노튜브와 같이 전자기 현상에 의하여 콘트라스트를 변화시키는 디스플레이 매체가 사용될 수 있다. 앞의 디스플레이 요소들을 사용하는 디스플레이 장치들의 예들은 EL 요소를 사용하는 EL-패널 디스플레이 장치로서 EL 디스플레이; 전자 방사 요소를 사용하는 디스플레이 장치로서 필드 방사 디스플레이(FED), SED형 평판 패널 디스플레이(표면-전도 전자-에미터 디스플레이); 액정 요소를 사용하는 액정 패널 디스플레이 장치로서 액정 디스플레이; 전자잉크를 사용하는 디지털- 페이퍼 디스플레이 장치로서 전자 페이퍼; 광학 회절 요소를 사용하는 디스플레이 장치로서 그레이팅 광 밸브(GLV); 방전 요소를 사용하는 PDP(플라즈마 디스플레이 패널) 디스플레이로서 플라즈마 디스플레이; 디지털 마이크로미러 장치를 사용하는 DMD 패널 디스플레이 장치로서 디지털 광 처리(DLP) 디스플레이 장치; 압전 요소를 사용하는 디스플레이 장치로서 압전 세라믹 디스플레이; 탄소 나노튜브를 사용하는 디스플레이 장치로서 나노 방사 디스플레이(NED) 등이다. 본 발명의 디스플레이 요소는 시간 그레이 스케일 방법을 사용하거나 또는 메모리 특성(화소에서 SRAM, DRAM 등을 포함하거나 또는 메모리 요소를 가진 화소를 포함하는(신호들을 저장하는 요소)을 포함하는) 디스플레이 장치에 적합하다.
트랜지스터로서 다양한 타입의 트랜지스터들이 본 발명에서 사용될 수 있다는 것에 주의한다. 따라서, 응용가능한 트랜지스터의 종류에 제한되지 않는다. 따라서, 비결정 실리콘막 또는 다결정 실리콘막에 의하여 대표되는 비단결정 반도체 막을 사용하여 형성된 박막 트랜지스터(TFT), 반도체 기판 또는 SOI 기판을 사용하여 형성된 MOS 트랜지스터, 접합형 트랜지스터, 바이폴라 트랜지스터, ZnO 또는 InGaZnO와 같은 화합물 반도체를 사용하여 형성된 트랜지스터, 유기 반도체 또는 탄소 나노튜브를 사용하여 형성된 트랜지스터 또는 다른 트랜지스터들이 사용될 수 있다. 비단결정 반도체막은 수소 또는 할로겐을 포함한다는 것을 주의한다. 게다가, 트랜지스터는 다양한 타입들의 기판들상에 배치될 수 있으며 기판의 종류는 특정 종류에 제한되지 않는다. 따라서, 트랜지스터는 예컨대 단결정 기판, SOI 기판, 유리 기판, 석영 기판, 플라스틱 기판, 종이 기판, 셀로판 기판, 석재 기판 등상에 형성될 수 있다. 게다가, 트랜지스터는 임의의 기판상에 형성될 수 있으며, 이후에 다른 기판으로 전달되어 배치될 수 있다.
트랜지스터의 구조는 다양한 타입들을 가질 수 있으며 특정 구조에 제한되지 않는다는 것에 주의한다. 예컨대 하나 이상의 게이트들을 가진 멀티게이트 구조를 사용하는 것이 가능하다. 다중-게이트 구조를 사용할때, 오프-전류는 감소되며, 트랜지스터의 내전압은 신뢰성을 개선하기 위하여 증가될 수 있으며, 특징들의 변화들은 드레인-소스 전압이 변화할때조차 드레인-소스 전류가 변화하지 않기 때문에 트랜지스터가 포화 영역에서 동작할때 억제될 수 있다. 선택적으로, 게이트 전극들은 채널위 및 채널 아래에 제공될 수 있다. 게이트 전극들이 채널위 및 채널 아래에 제공되는 구조는 채널영역이 증가되도록 하며, 따라서 전류값은 증가될 수 있으며 공핍층은 S값을 증가시키기 위하여 용이하게 형성된다. 게다가, 게이트 전극이 채널위 또는 채널 아래에 제공될 수 있다. 스태거링 구조 또는 역 스태거링 구조가 적용될 수 있다. 채널영역은 다수의 영역들로 분할될 수 있으며, 이들 영역들은 병렬 또는 직렬로 접속될 수 있다. 소스 전극 또는 드레인 전극은 채널과 중첩될 수 있다(또는 채널의 일부분과 중첩될 수 있다). 소스 전극 또는 드레인 전극이 채널(또는 채널의 일부분)과 중첩되는 구조는 전하들이 채널의 부분에 축적되는 것을 방지하며, 이는 불안정 동작을 유발할 수 있다. 더욱이, LDD 영역이 제공될 수 있다. LDD 영역이 제공될때, 오프 전류는 감소되며, 트랜지스터의 내전압은 신뢰성을 개선하기 위하여 증가될 수 있으며, 특징들의 변화들은 드레인-소스 전압이 변화할때조차 드레인-소스 전류가 변화하지 않기 때문에 트랜지스터가 포화 영역에서 동작할때 억제될 수 있다.
앞서 기술된 바와같이, 본 발명의 트랜지스터가 임의의 타입을 가질 수 있으며 임의의 타입의 기판상에 형성될 수 있다는 것에 주의한다. 따라서, 모든 회로들은 유리 기판, 플라스틱 기판, 단결정 기판, SOI 기판 또는 임의의 종류의 기판상에 형성될 수 있다. 선택적으로, 회로들의 일부분은 기판상에 형성될 수 있으며, 회로들의 다른 부분은 다른 기판상에 형성될 수 있다. 다시 말해서, 회로의 모두는 동일한 기판상에 형성될 필요가 없다. 예컨대, 회로들의 일부분은 TFT들을 사용하여 유리기판상에 형성될 수 있으며, 회로들의 다른 부분은 단결정 기판상에 IC 칩으로서 형성될 수 있으며 IC 칩은 COG(유리상의 칩)에 의하여 접속될 수 있다. 선택적으로, IC 칩은 TAB(테이프 자동 본딩) 또는 인쇄 기판을 사용하여 유리 기판에 접속될 수 있다.
트랜지스터는 게이트, 드레인 및 소스를 가진 적어도 3개의 단자들을 가진 요소인 것에 주의한다. 게이트는 게이트 전극 및 게이트 와이어(또는, 게이트 라인, 게이트 신호라인 등)의 전체 또는 일부분을 의미한다. 게이트 전극은 채널 영역, LDD(저농도로 도핑된 드레인) 영역 등을 포함하는 반도체와 중첩되는 도전막을 의미하며, 게이트 절연막은 채널영역 및 LDD 영역사이에 삽입된다. 게이트 와이어는 게이트 전극을 다른 와이어에 접속하는 와이어 또는 화소들의 게이트 전극들을 접속하는 와이어를 의미한다.
그러나, 게이트 전극 및 게이트 와이어로서 기능을 하는 부분이 존재한다. 이러한 부분은 게이트 전극 또는 게이트 와이어로서 언급될 수 있다. 즉, 일부 영 역들에서 게이트 전극 및 게이트 와이어는 명확하게 구별되지 않는다. 예컨대, 채널 영역이 외부 게이트 와이어와 중첩되면, 영역은 게이트 와이어 및 게이트 전극으로서 기능을 한다. 따라서, 이러한 영역은 게이트 전극 또는 게이트 와이어로서 언급될 수 있다.
더욱이, 게이트 전극과 동일한 재료로 형성되고 게이트 전극에 접속되는 여역은 게이트 와이어로서 언급될 수 있다. 유사하게, 게이트 와이어와 동일한 재료로 형성되고 게이트 와이어에 접속된 영역은 게이트 와이어로서 언급될 수 있다. 엄격히 말하면, 이러한 영역은 채널 여역과 중첩되지 않거나 또는 일부의 경우에 다른 게이트 전극에 접속하는 기능을 가지지 않는다. 그러나, 게이트 전극 또는 게이트 와이와 동일한 재료로 형성되고 제조 마진 등에 따라 게이트 전극 또는 게이트 와이어에 접속되는 영역이 존재한다. 따라서, 이러한 영역은 게이트 전극 또는 게이트 와이어로서 언급될 수 있다.
예컨대, 다중 게이트 트랜지스터에서는 하나 이상의 트랜지스터의 게이트 전극이 게이트 전극과 동일한 재료로 형성되는 도전막을 가진 다른 트랜지스터의 게이트 전극에 접속되는 여러 경우들이 존재한다. 이러한 영역은 그것이 게이트 전극들을 서로 접속하기 때문에 게이트 와이어로서 언급될 수 있거나 또는 다중 게이트 트랜지스터가 하나의 트랜지스터인 것으로 고려될 수 있기 때문에 게이트 전극으로서 언급될 수 있다. 즉, 게이트 전극 또는 게이트 와이어와 동일한 재료로 형성되고 이들에 접속되는 영역은 게이트 전극 또는 게이트 와이어로서 언급될 수 있다. 더욱이, 예컨대, 게이트 전극이 게이트 와이어에 접속되는 도전막은 게이트 전극 또는 게이트 와이어로서 언급될 수 있다.
게이트 단자는 게이트 전극 영역의 부분 또는 게이트 전극에 전기적으로 접속되는 영역의 부분을 의미한다는 것에 주의한다.
소스는 소스 영역, 소스 전극 및 소스 와이어(소스 라인, 소스 신호라인 등으로 언급됨)의 전체 또는 일부분을 의미한다. 소스 영역은 고농도의 P-형 불순물(붕소 또는 갈륨) 또는 N-형 불순물(인 또는 비소와 같은)을 포함하는 트랜지스터 영역을 의미한다. 따라서, 소스 여역은 저농도의 P-형 불순물 또는 N-형 불순물을 포함하는 영역, 즉 소위 LDD(저농도로 도핑된 드레인) 영역을 포함하지 않는다. 소스 전극은 소스 영역의 재료와 다른 재료로 형성되고 소스 영역에 전기적으로 접속되는 부분의 도전층을 의미한다. 소스 전극은 일부 경우들에서 소스 영역을 포함한다. 소스 와이어는 화소들의 소스 전극들을 접속하는 와이어 또는 소스 전극을 다른 와이어에 접속하는 와이어를 의미한다.
그러나, 소스 전극 및 소스 와이어로서 기능을 하는 부분이 존재한다. 이러한 부분은 소스 전극 또는 소스 와이어로서 언급될 수 있다. 즉, 일부 영역에서는 소스 전극 및 소스 와이어가 명확하게 구별되지 않는다. 예컨대, 만일 소스 영역이 연장 소스 와이어와 중첩되면, 영역은 소스 와이어 및 소스 전극으로서 기능을 한다. 따라서, 이러한 영역은 소스 전극 또는 소스 와이어로서 언급될 수 있다.
더욱이, 소스 전극과 동일한 재료로 형성되고 소스 전극에 접속되는 영역, 또는 소스 전극들을 서로 접속하는 부분은 소스 전극으로서 언급될 수 있다. 게다가, 소스 영역과 중첩되는 부분은 소스 전극으로서 언급될 수 있다. 유사하게, 소 스 와이어와 동일한 재료로 형성되고 소스 와이어에 접속되는 부분은 소스 와이어로서 언급될 수 있다. 엄격히 말해서, 이러한 영역은 일부의 경우들에서 다른 소스 전극에 접속하는 기능을 가지 않는다. 그러나, 소스 전극 또는 소스 와이어와 동일한 재료로 형성되고 제조 마진 등에 따라 소스 전극 또는 소스 와이어에 접속되는 영역이 존재한다. 따라서, 이러한 영역은 소스 전극 또는 소스 와이어로서 언급될 수 있다.
더욱이, 예컨대, 소스 전극이 소스 와이어에 접속되는 도전막은 소스 전극 또는 소스 와이어로서 언급될 수 있다.
소스 단자는 소스 영역, 소스 전극 또는 소스 전극에 전기적으로 접속되는 영역의 부분을 의미한다는 것에 주의한다.
소스에 대한 상기 설명은 드레인에도 적용된다.
본 발명에서, 구 "임의의 수단상에 형성된다"에서 용어 "상에"는 임의의 수단과 직접 접촉하는 경우에 제한되지 않고 집적 접촉되지 않는 경우, 즉 다른 수단이 삽입되는 경우를 포함한다. 따라서, 구 "층 B는 층 A상에 형성된다"는 층 B가 층 A상에 직접 형성되는 경우 및 다른 층(예컨대, 층 C 및 층 D)이 층 A상에 직접 형성되고 층 B가 다른 층상에 직접 형성되는 경우를 포함한다. 동일한 사항이 용어 "위에"에도 적용되며, 용어는 임의의 수단과 직접 접촉되는 경우에 제한되지 않고 다른 수단이 삽입되는 경우를 포함한다. 따라서, 구 "층 B가 층 A상에 형성된다"는 층 B가 층 A상에 직접 형성되는 경우 및 다른 층(예컨대 층 C 및 층 D)이 층 A상에 직접 형성되고 층 B가 다른 층상에 직접 형성되는 경우를 포함한다. 동일한 사항이 용어 "아래"에도 적용되며, 이들 용어들은 임의의 수단과 직접 접촉되는 경우 및 직접 접촉되지 않는 경우를 포함한다.
본 발명에서, 하나의 화소는 밝기를 제어하는 하나의 요소를 의미한다. 예로서, 하나의 화소는 밝기를 표현하는 하나의 색 요소를 의미한다. 따라서, R(적색), G(녹색) 및 B(청색) 색 요소들을 포함하는 칼라 디스플레이 장치의 경우에, 영상의 가장 작은 단위는 3개의 화소들, 즉 R 화소, G 화소 및 B 화소로 구성된다. 색 요소들의 수가 3가지로 제한되지 않으며 더 많은 색 요소가 사용될 수 있다는 것에 주의한다. 예컨대, RGBV(W: 백색), 황색, 청록색, 또는 진홍색 추가 RGB 등이 사용될 수 있다. 다른 예로서, 만일 하나의 색 요소의 밝기가 다수의 영역들을 사용하여 제어되면, 영역들중 한 영역은 하나의 화소로서 언급된다. 각각의 색 요소의 밝기가 다수의 영역을 사용하여 제어되고 그레이 스케일이 모든 영역들에 의하여 표현되는 영역 그레이 스케일의 경우에, 하나의 화소는 밝기를 제어하는 영역들중 하나를 의미한다. 이 경우에, 하나의 색 요소는 복수의 화소들에 의하여 구성된다. 게다가, 이 경우에, 각각의 화소는 디스플레이에 속하는 다른 크기 영역을 가질 수 있다. 더욱이, 약간 다른 신호들이 하나의 색 요소의 밝기를 제어하는 다수의 영역들, 즉 하나의 색 요소를 구성하는 다수의 영역들에 공급될 수 있으며, 이에 따라 뷰잉 각도가 증가한다.
본 발명에서, 화소들은 매트릭스로 배열(정렬(arrayed))될 수 있다. 구 "매트릭스로 제공(배열)되는 화소들"은 화소들이 스트라이프 그리드 패턴(striped grid pattern)으로 배열되는 경우를 포함한다. 매트릭스로 배열된 화소들은 3개 의 색 요소들(예컨대, RGB)이 전체 색 디스플레이를 위하여 사용될 때 3개의 색 요소의 점들이 델타 패턴(delta pattern) 및 바이어 패턴(Bayer pattern)으로 제공되는 경우를 포함한다. 발광영역의 크기는 색 요소들의 각 점에서 다를 수 있다.
본 명세서에서 용어 "반도체 장치"는 반도체 요소(예컨대, 트랜지스터 또는 다이오드)를 가지는 회로를 포함하는 장치를 의미한다는 것에 주의한다.
화소에의 신호 기록 횟수를 감소시킬 수 있는 디스플레이 장치가 제공되며 전력 소비가 감소될 수 있다.
다시 말해서, 본 발명의 디스플레이 장치는 화소에 신호를 기록할때 충전 및 방전 횟수를 감소시킴으로써 전력 소비를 감소시킬 수 있다.
이후에서는 본 발명의 실시예 모드들이 도면들을 참조하여 설명된다. 그러나, 본 발명은 이하의 설명에 제한되지 않는다. 당업자에게 공지된 바와같이, 본 발명의 모드 및 상세한 설명들은 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 변화될 수 있다. 따라서, 본 발명은 실시예 모드들의 이하의 설명에 제한되지 않고 해석되어야 한다.
본 발명의 디스플레이 장치는 스캔라인 구동기 회로, 신호라인 구동기 회로, 및 스캔라인 및 복수의 화소들이 신호라인과 관련하여 배열되는 화소부을 포함하며, 각각의 화소는 그에 기록된 신호를 저장하는 수단을 포함한다.
스캔라인 구동기 회로는 신호가 기록되는 화소 행을 선택하는 신호를 스캔라인에 입력한다. 신호라인 구동기 회로는 화소에 기록될 신호를 신호라인에 입력한다.
본 발명의 디스플레이 장치의 동작이 지금 설명된다. 기록 기간(어드레스 기간)에서, 화소를 선택하는 신호가 입력되는 스캔라인에 접속된 화소 행은 스캔라인 구동기 회로에 의하여 선택된다. 신호는 각각의 열의 신호라인으로부터 선택된 화소 행의 각 화소에 기록된다. 그 다음에, 각각의 화소는 그에 기록된 신호를 저장한다. 이러한 방식에서, 화소는 발광 기간(지속 기간)에서 그에 기록된 신호에 의하여 제어된 상태(발광상태, 비발광 상태 등)를 유지한다.
이러한 동작을 반복함으로써, 동영상 디스플레이 및 정지영상 디스플레이가 재기록될 수 있다.
더욱이, 본 발명의 디스플레이 장치는 신호가 기록되는 화소에 대한 신호의 데이터가 그에 이미 기록된 화소의 데이터(다시 말해서, 화소에 저장된 데이터)와 동일할 때 화소에 신호를 입력하지 않는 수단을 포함한다.
복수의 화소들이 스캔라인에 접속된다는 것에 주의한다. 그 다음에, 화소들이 스캔라인에 의하여 선택될때 신호는 화소들에 기록될 수 있다. 따라서, 본 발명의 디스플레이 장치는 스캔라인에 접속되고 신호가 기록될 화소 행에 대한 신호의 데이터가 화소 행에 이미 기록된 신호의 데이터와 동일할 때 화소 행에 신호를 입력하지 않는 수단을 포함한다. 다시 말해서, 디스플레이 장치는 기록이 수행되는 화소들에 대한 신호의 데이터가 하나의 스캔라인에 접속된 복수의 화소들에 의하여 화소들에 이미 기록된 신호의 데이터와 매칭되는지의 여부를 결정하고 만일 매칭이 이루어진 경에 화소로의 신호 입력을 중지시키는 수단을 포함한다.
더욱이, 스캔라인 구동기 회로는 신호가 기록되는 화소 행에 대한 신호의 데 이터가 화소 행에 이미 기록된 신호의 데이터와 동일할 때 화소 행에 접속된 스캔라인에 화소 행을 선택하는 신호를 입력하지 않는 수단을 포함한다.
본 발명의 디스플레이의 기본 구조는 도 71에 도시되어 있다. 본 발명의 디스플레이 장치는 신호라인 구동기 회로(7101), 스캔라인 구동기 회로(7102) 및 화소부(7103)을 포함한다. 화소부(7103)에서, 화소들(7104)은 스캔라인들(G1 내지 Gm) 및 신호라인들(S1 내지 Sn)과 관련하여 매트릭스로 배열된다. 각각의 화소(7104)는 그에 기록되는 신호를 저장하는 수단을 포함한다.
스캔라인 구동기 회로(7102)는 신호가 스캔라인들(G1 내지 Gm)의 임의의 하나의 스캔라인(Gi)에 신호를 입력함으로써 기록되는 화소를 선택한다. 다시 말해서, 화소를 선택하는 신호가 입력되는 스캔라인 Gi(스캔라인들 G1 내지 Gm중 어느 하나)에 접속된 화소 행이 선택된다.
비디오 신호(비디오 데이터)는 신호라인 구동기 회로(7101)에 입력된다. 그 다음에, 신호라인 구동기 회로(7101)는 각각의 열들의 화소들에 대응하는 비디오 신호들을 신호라인들(S1 내지 Sn)에 입력한다. 신호라인 구동기 회로(7101)로부터 신호라인들(S1 내지 Sn)에 입력되는 신호들이 비디오 신호들에 제한되지 않는다는 것에 주의한다. 예컨대, 모든 열들의 화소들이 비발광 상태로 되게 하는 신호(소거 신호)가 화소들에 입력될 수 있다.
디스플레이 장치의 동작이 지금 설명된다.
화소에의 신호 기록 동작시에, 신호가 기록되는 화소 행은 스캔라인 구동기 회로(7102)에 의하여 선택된다. 그 다음에, 신호는 신호라인들(S1 내지 Sn)을 통 해 신호라인 구동기 회로(7101)로부터 선택된 화소 행에서 각 행의 화소들(7104)에 기록된다. 신호가 화소들(7104)에 기록될때 각각의 화소가 그에 기록되는 신호를 저장한다는 것에 주의한다.
유사한 방식으로, 화소들(7104)은 순차적으로 선택되며, 신호는 화소들(7104)에 기록된다. 신호가 화소부(7103)의 모든 화소들(7104)에 기록될때, 화소들(7104)에의 기록 기간이 완료된다.
화소(7104)는 임의의 기간동안 그에 기록되는 신호를 저장한다. 따라서, 화소의 발광 동작시에, 화소에 기록된 신호에 따라 각각의 화소의 상태(발광 또는 비발광 상태)가 유지될 수 있다.
동영상은 기록 동작 및 광방사 동작을 반복함으로써 디스플레이될 수 있다. 또한, 정지영상을 디스플레이하는 경우에, 기로 동작 및 발광 동작은 영상이 재기록될때마다 수행된다.
여기서, 본 발명의 디스플레이 장치는 신호가 기록되는 화소에 대한 신호의 데이터가 화소에 이미 기록된 신호의 데이터와 매칭되는 경우에 화소에의 신호 기록을 중지시킨다. 다시 말해서, 화소 행이 화소 행에의 신호 기록 동작시에 선택되지 않을때, 디스플레이 장치는 화소 행의 스캔라인에 화소 행을 선택하지 않는 신호를 계속해서 입력하고 화소 행의 스캔라인을 부동상태로 전환한다. 따라서, 화소 행에의 신호 기록이 중지된다. 다시 말해서, 화소에의 신호 기록은 하나의 스캔라인에 접속된 화소들에 기록된 신호의 데이터가 화소에 기록될 신호의 데이터와 매칭될때만 중지된다. 따라서, 화소들중 어느 하나에 대한 신호의 데이터가 다 른 경우에, 신호는 스캔라인에 접속된 모든 화소들에 기록된다. 이는 화소들을 선택하는 신호가 스캔라인에 입력될때 신호라인의 전위가 화소들에 입력되기 때문이다. 그 다음에, 화소들의 데이터는 재기록된다. 따라서, 스캔라인은 모든 신호들의 데이터가 매칭되는 경우에만 선택되지 않도록 한다.
여기서, 화소를 선택하는 신호가 스캔라인에 입력될때, 스캔라인의 와이어 교차 커패시턴스 또는 스캔라인에 접속된 트랜지스터의 게이트 커패시턴스로 대표되는 로드 커패시턴스는 충전 및 방전된다. 따라서, 본 발명의 디스플레이 장치와 유사하게, 화소 행을 선택하는 신호는 신호가 기록되는 스캔라인에 접속된 화소 행에 대한 신호의 데이터가 화소 행에 이미 기록된 신호의 데이터와 동일할 때 화소 행에 접속된 스캔라인에 입력되지 않도록 한다. 그 다음에, 충전 및 방전이 수행되는 횟수는 전력 소비가 감소될 수 있도록 감소될 수 있다.
신호가 기록되는 스캔라인에 접속된 화소 행에 대한 신호의 데이터가 화소 행에 이미 기록된 신호의 데이터와 동일한 경우에, 전력 소비는 화소 행에의 신호 기록 동작시에 화소 행에 대한 신호라인을 부동상태로 전환시킴으로써 더 현저하게 감소될 수 있다. 이는 하나의 스캔라인에 접속된 화소들과 동일한 수의 신호라인들의 와이어 교차 커패시턴스의 충전 및 방전을 생략하는 것이 가능하기 때문이다. 신호라인의 이전 상태가 신호라인을 부동상태로 전환하지 않고 유지될 수 있다는 것에 주의한다. 이는 유선 교차 커패시턴스의 충전 및 방전이 이미 완료되고 신호라인이 전력을 더 많이 소비하지 않기 때문이다. 만일 전력 소비가 억제될 수 없으면, 다른 전위가 세팅된다. 예컨대, 화소에 기록된 신호가 누설되지 않도록 하 는 전위가 입력될 수 있다.
게다가, 비디오 신호가 입력되는, 스캔라인에 접속된 화소 행에 대한 비디오 신호의 데이터가 화소 행에 이미 기록된 신호의 데이터와 동일할 때, 신호라인 구동기 회로에의 비디오 신호의 입력은 중지될 수 있다. 비록 비디오 신호가 입력되지 않을지라도, 동일한 비디오 신호는 화소 행에 이미 저장되어 있으며 재기록될 필요가 없다. 따라서, 신호라인 구동기 회로는 문제없이 동작될 수 있다. 이는 전력 소비를 더 감소시킬 수 있다. 만일 비디오 신호가 일련의 데이터로서 신호라인 구동기 회로(7101)에 입력되면, 높은 주파수를 가진 비디오 신호는 비디오 신호를 전송하는 비디오 신호라인에 입력되며, 이에 따라 전력 소비가 높게 된다. 따라서, 전력 소비는 비디오 신호의 입력을 감소시킴으로써 추가로 감소될 수 있다.
특히, 본 발명은 VGA(640x480) 이상의 해상도(수직x수평)를 가진 디스플레이 장치에 적합하다. 이는 해상도가 증가함에 따라 화소들의 수가 감소되며 스캔라인들의 수 및 화소라인들의 수가 증가하기 때문이다. 다시 말해서, 640 화소들이 하나의 스캔라인에 접속될때, 예컨대 스캔라인의 와이어 교차 커패시터에 부가하여 640 트랜지스터들의 게이트 커패시턴스가 화소들을 선택하기 위하여 전하들을 사용하여 충전 및 방전된다. 더욱이, (640x3) 트랜지스터들의 게이트 커패시턴스는 하나의 화소가 R(적색), G(녹색) 및 B(청색)의 색 요소들을 포함할때 충전 및 방전될 필요가 있다. 게다가, 신호라인들의 수는 640이다(신호 화소가 RGB의 색 요소들을 포함하는 경우에 1920).
만일 스캔라인의 충전 및 방전이 수행되는 횟수가 감소되면, 전력 소비는 상 당히 감소될 수 있다. 동시에, 전력 소비는 신호라인을 부동상태로 전환하거나 또는 선행 행에 신호를 입력함으로써 추가로 감소될 수 있다.
VGA 이항의 해상도들(수직x수평)의 예들은 SVGA(800x600), XGA(1024x768), 쿼드-VGA(1380x960), SXGA(1280x1024), SXGA+(1400x1050), UXGA(1600x1200),QXGA(2048x1536), QUXGA(3200x2400), QUXGA 와이드(3840x2400) 등이다. 여기에 기술된 해상도들은 예시적이며 본 발명은 이에 제한되지 않는다.
행 방향 및 열 방향으로 화소부에서 매트릭스로 배열된 화소들을 포함하는 디스플레이 장치가 단일 행의 화소들에 신호를 입력하는 화소들을 선택하는 복수의 스캔라인을 포함하는 경우에, 단일 행의 화소들중에서 각각의 스캔라인에 접속된 화소들의 데이터는 서로 비교된다. 예컨대, 단일 행의 화소들에 신호를 입력하기 위하여 화소들을 선택하는 두개의 스캔라인을 포함하는 경우가 도 79에 도시된다. 디스플레이 장치는 신호라인 구동기 회로(7901), 제 1스캔라인 구동기 회로(7902), 제 2스캔라인 구동기 회로(7906) 및 화소부을 포함하며, 화소부은 제 1 화소 영역(7903) 및 제 2 화소 영역(7907)을 포함한다. 신호라인들(S1 내지 Sn) 및 신호라인들(S'1 내지 S'n)은 신호라인 구동기 회로(7901)로부터 화소부으로 연장된다. 스캔라인들(G1 내지 Gm)은 제 1 스캔라인 구동기 회로(7902)로부터 제 1화소영역(7903)으로 연장된다. 스캔라인들(G'1 내지 G'm)은 제 2 스캔라인 구동기 회로(7906)로부터 제 2화소영역(7907)로 연장된다. 다시 말해서, 제 1 화소영역(7903)에서, 제 1화소영역(7903)의 화소 행은 제 1 스캔라인 구동기 회로(7902)로부터 스캔라인들(G1 내지 Gm)중 어느 하나에 화소 선택 신호를 입력함으로써 선 택된다. 동시에, 신호라인 구동기 회로(7901)로부터 스캔라인들(S1 내지 Sn)에 입력된 신호는 각각의 화소(7904)에 기록된다. 제 2 화소영역(7907)에서, 제 2 화소영역(7907)의 화소 행은 제 2스캔라인 구동기 회로(7906)로부터 스캔라인들(G'1 내지 G'm)중 어느 하나에 화소 선택 신호를 입력함으로써 선택된다. 동시에, 신호라인 구동기 회로(7901)로부터 신호라인들(S'1 내지 S'm)에 입력되는 신호는 각각의 화소(7904)에 기록된다. 이러한 구조의 경우에, 신호가 기록되는 화소 행에 대한 데이터가 화소 행에 이미 기록된 데이터와 동일한지의 여부가 각각의 화소 영역내에서 비교된다. 만일 데이터가 동일하면, 화소 행으로의 신호 기록은 중지된다.
다시 말해서, 본 발명의 디스플레이 장치는 제 1화소영역(7903)의 화소 행에 기록된 신호의 데이터가 화소 행에 이미 기록된 데이터와 동일할 때 화소 행으로의 신호 입력을 중지한다. 더욱이, 디스플레이 장치는 제 1화소영역(7907)의 화소 행에 기록될 신호의 데이터가 화소 행에 이미 기록된 데이터와 동일할 때 화소 행으로의 신호 입력을 중지한다. 따라서, 화소부의 단일 행의 화소들에서, 제 1화소영역(7903)의 화소 행 또는 제 2 화소영역(7907)의 화소 행에 입력될 신호의 데이터는 각각의 화소 행에 이미 기록된 신호의 데이터와 비교된다. 기록될 신호의 데이터가 제 1 화소영역(7903)의 화소 행에만 이미 기록된 신호의 데이터와 동일할 때, 제 1화소영역(7903)의 화소 행은 선택되지 않는 반면에 제 2 화소영역(7907)의 화소 행은 선택된다. 대조적으로, 기록될 신호의 데이터가 제 2 화소영역(7907)의 화소 행에만 이미 기록된 신호의 데이터와 동일할 때, 제 2 화소영역(7907)의 화소 행은 선택되지 않는 반면에 제 1 화소영역(7903)의 화소 행은 선택된다.
제 1 화소영역에서 스캔라인(G1 내지 Gm)의 수는 제 2 화소영역에서 스캔라인(G'1 내지 G'm)의 수와 반드시 동일하지 않다는 것에 주의한다. 더욱이, 신호라인(S1 내지 Sn)의 수는 신호라인들(S'1 내지 S'n)의 수와 반드시 동일하지 않다. 게다가, 화소부은 두개의 화소 영역들을 포함하는 경우에 제한되지 않는다. 다시 말해서, 화소부은 3개 이상의 화소 영역들을 포함할 수 있다.
앞서 기술된 바와같이, 본 발명의 디스플레이 장치는 화소 행에 입력될 신호의 데이터가 화소 행에 이미 저장된 신호의 데이터와 동일할 때 하나의 스캔라인에 접속된 화소 행에의 신호입력을 중지시킨다.
따라서, 신호 입력을 중지시키는 주파수는 단일 행의 화소들에 신호를 기록하는 하나의 화소를 선택하기 위하여 두개의 스캔라인을 사용할때 높게 된다. 이는 화소들의 수가 감소되기 때문이며, 여기서 화소에 이미 입력된 데이터는 그들이 동일한지의 여부를 찾기 위하여 그에 입력될 데이터와 비교된다. 화소의 수가 적기 때문에, 데이터가 용이하게 동일하게 된다. 따라서, 전력 소비는 용이하게 감소될 수 있다.
(실시예 모드 1)
본 실시예 모드에서는 시간 그레이 스케일 방법에 본 발명을 적용하는 경우 디스플레이 장치 및 이의 동작에 대하여 상세히 설명된다.
도 1에 도시된 디스플레이 장치는 신호라인 구동기 회로(101), 스캔라인 구동기 회로(102) 및 화소부(103)을 포함한다. 더욱이, 복수의 화소들(104)은 열 방향에서 신호라인 구동기 회로(101)로부터 연장되는 신호라인들(S1 내지 Sn) 및 행 방향에서 스캔라인 구동기 회로(102)로부터 연장된 스캔라인(G1 내지 Gm)과 관련한 화소부(103)에서 매트릭스로 배열된다. 더욱이, 스캔라인 구동기 회로(102)는 출력 제어 회로(105)를 포함한다.
클록신호(G_CLK), 역 클록신호(G_CLKB), 시작 펄스신호(G_SP) 및 출력 제어 신호(G_ENABLE)와 같은 신호들은 스캔라인 구동기 회로(102)에 입력된다.
클록신호(G_CLK)는 규칙적인 간격들에서 H(높은) 및 L(낮은)사이에서 교번하는 신호이며, 역 클록 신호(G_CLKB)는 클록 신호(G_CLK)의 역 극성을 가진 신호이다. 이들 신호들에 따르면, 스캔라인 구동기 회로(102)는 동기되며, 처리 실행 타이밍이 제어된다. 따라서, 시작 펄스 신호(G_SP)가 스캔라인 구동기 회로(102)에 입력될때, 각각의 화소 행을 선택하는 스캔신호는 클록신호(G_CLK) 및 역 클록신호(G_CLKB)에 따라 화소 행에 접속된 스캔라인(G1 내지 Gm)에서 생성된다. 다시 말해서, 스캔신호는 스캔라인 구동기 회로(102)에 접속된 스캔라인들을 통해 한 라인별로 화소 행들을 순차적으로 선택하는 신호이다.
클록 신호(S_CLK), 역 클록 신호(S_CLKB), 시작 펄스 신호(S_SP) 및 비디오 신호(비디오 데이터)는 신호라인 구동기 회로(101)에 입력된다.
클록신호(G_CLK)는 규칙적인 간격들에서 H(높은) 및 L(낮은)사이에서 교번하는 신호이며, 역 클록 신호(G_CLKB)는 클록 신호(G_CLK)의 역 극성을 가진 신호이다. 이들 신호들에 따르면, 신호라인 구동기 회로(101)는 동기되며, 처리 실행 타이밍이 제어된다. 따라서, 시작 펄스 신호(G_SP)가 신호라인 구동기 회로(101)에 입력될때, 화소의 열에 대응하는 샘플링 펄스는 클록신호(G_CLK) 및 역 클록신 호(G_CLKB)에 따라 생성된다. 다시 말해서, 샘플링 펄스는 비디오 신호가 신호라인 구동기 회로(101)에 입력될때 화소의 열의 데이터로서 화소에 기록될 비디오 신호를 변환시키는 타이밍을 제어하는 신호이다. 다라서, 샘플링 펄스에 따르면, 직렬 데이터로서 신호라인 구동기 회로(101)에 입력된 비디오 신호(비디오 데이터)는 병렬 데이터로 변환될 수 있다. 순차적인 라인 디스플레이 장치의 경우에 비디오 신호의 병렬 데이터는 신호라인 구동기 회로(101)에 저장되며 신호라인들(S1 내지 Sn)의 각각에 동시에 입력된다. 더욱이, 순차적 점 디스플레이 장치의 경우에, 비디오 신호의 직렬 데이터는 비디오 신호의 병렬 데이터로 변환되며 샘플링 펄스의 시간에 따라 신호라인들(S1 내지 Sn)의 각각에 입력된다. 이러한 방식에서, 신호라인 구동기 회로(101)는 신호라인들(S1 내지 Sn)의 각각의 열의 화소들에 대응하는 비디오 신호를 입력한다.
따라서, 신호가 기록되는 화소 행은 스캔라인 구동기 회로(102)에 의하여 생성된 스캔신호의 타이밍에서 정상적으로 선택된다. 그 다음에, 신호라인 구동기 회로(101)로부터 신호라인들(S1 내지 Sn)에 입력된 비디오 신호는 선택된 화소 행에서 각각의 열의 화소들(104)에 기록된다. 각각의 화소(104)는 임의의 기간동안 그에 기록되는 비디오 신호의 데이터를 저장한다.
화소 행들은 순차적으로 선택되며, 화소들에의 신호 기록은 각각의 화소(104)에 대응하는 비디오 신호가 모든 화소들(104)에 기록될때 완료된다. 각각의 화소(104)는 임의의 기간동안 그에 기록된 신호의 데이터를 유지함으로써 발광 또는 비발광 상태를 유지할 수 있다.
각각의 화소(104)의 발광 및 비발광은 발광시간의 길이에 따라 그레이 스케일을 표현하기 위하여 각각의 화소(104)에 기록된 비디오 신호의 데이터에 의하여 제어된다. 하나의 디스플레이 영역(하나의 프레임)의 영상을 완전하게 디스플레이하는 기간은 하나의 프레임 기간로서 언급되며, 본 실시예 모드의 디스플레이 장치는 하나의 프레임 기간내의 다수의 부프레임 기간들을 포함한다. 하나의 프레임 기간내의 부프레임 기간들의 길이들은 대략 서로 동일할 수 있거나 또는 다를 수 있다. 다시 말해서, 각각의 화소(104)의 발광 및 비발광은 각각의 화소(104)의 전체 발광 시간의 차이로 그레이 스케일을 표현하기 위하여 하나의 부프레임 기간의 각각의 부프레임 기간에서 제어된다.
앞서 기술된 바와같이, 각각의 스캔라인들에 집속된 모든 화소 행들은 스캔라인 구동기 회로(102)에 접속된 스캔라인들(G1 내지 Gm)을 통해 선택된다. 그러나, 본 발명의 디스플레이 장치는 화소에 기록될 신호가 화소에 이미 기록된 신호와 동일할 때 임의의 스캔라인에 접속된 화소를 선택하지 않는다. 다시 말해서, 하나의 프레임 기간내의 임의의 부프레임에서, 화소에의 신호 기록이 수행되는 화소 행에 대한 신호의 데이터가 화소에 이미 기록된 단일 화소 행에 대한 신호의 데이터와 동일할 때 화소 행에 입력되지 않는다. 비록 신호가 입력되지 않을때, 신호기 이미 저장된 신호와 동일하기 때문에 문제점이 존재하지 않는다.
그 다음에, 출력 제어 회로(G_ENABLE)는 화소에의 기록이 하나의 프레임 기간내의 임의의 부프레임 기간에서 수행되는 단일 화소 행에 대한 신호의 데이터가 화소 행에 이미 기록된 단일 행에 대한 신호의 데이터와 매칭되는지의 여부를 나타 내는 스캔라인 구동기 회로(102)에 입력된다. 매칭을 나타내는 출력 제어 신호(G_ENABLE(L))이 스캔라인 구동기 회로(102)에 입력되는 경우에, 신호는 화소 행에 입력되는 것이 방지된다. 따라서, 스캔라인 구동기 회로(102)는 화소 행에 접속된 스캔라인에 화소 행을 선택하는 신호를 입력되는 것을 방지한다. 다시 말해서, 화소 행을 선택하지 않는 L 신호는 화소 행의 스캔라인에 입력되거나 또는 화소 행의 스캔라인은 부동상태로 전환된다. 결과로서, 신호는 스캔라인에 접속된 화소에 입력되지 않는다.
게다가, 비디오 신호(비디오 데이터)는 화소로의 신호기록이 하나의 프레임 기간내의 부프레임 기간에서 수행되는 단일 화소 행에 대한 신호의 데이터가 그에 이미 기록된 화소 행에 대한 신호의 데이터와 동일할 때 신호라인 구동기 회로에 입력되지 않는다. 이는 전력 소비를 더 감소시킬 수 있다. 이는 비디오 신호가 비디오 신호라인을 통해 신호라인 구동기 회로(101)에 직렬 데이터로서 입력되기 때문이다. 따라서, 전력 소비가 높게 된다. 따라서, 전력 소비는 비디오 신호의 입력을 감소시킴으로써 더 감소될 수 있다. 비디오 신호 등이 보통 FPC 등을 통해 신호라인 구동기 회로에 공급된다는 것에 주의한다. 여기서, 본 발명의 디스플레이 장치의 디스플레이 패널의 구조에 대한 예가 도 72에 도시되어 있다. 신호라인 구동기 회로(7201), 스캔라인 구동기 회로(7202) 및 화소부(7203)은 기판(7200)상에 형성되며, 화소들(7204)은 스캔라인들 및 신호라인들과 관련한 화소부(7203)에 매트릭스로 배열된다. 더욱이, FPC(7205)는 디스플레이 패널에 접속된다. 다시 말해서, FPC(7205)로부터, 클록신호(G_CLK), 역 클록신호(G_CLKB), 시작 펄스 신 호(G_SP) 등은 디스플레이 패널의 스캔라인 구동기 회로(7202)에 입력되며, 클록신호(G_CLK), 역 클록신호(G_CLKB), 시작 펄스 신호(G_SP), 비디오 신호(디지털 비디오 데이터) 등은 신호라인 구동기 회로(7201)에 입력된다. 다시 말해서, 전력 소비는 신호가 기록되지 않는 화소 행에 대한 비디오 신호의 데이터가 FPC(7205)로부터 신호라인 구동기 회로(7201)에 기록되지 않도록 함으로써 감소될 수 있다.
여기서, 본 실시예 모드에서는 디스플레이 장치의 스캔라인 구동기 회로(102)에 적용가능한 스캔라인 구동기 회로의 예가 도 6a에 도시된다.
첫째, 도 6a에 도시된 스캔라인 구동기 회로는 펄스 출력 회로(601), 출력 제어 회로(602) 및 버퍼 회로(603)를 포함한다. 클록신호(G_CLK), 역 클록신호(G_CLKB), 시작 펄스 신호(G_SP) 등은 펄스 출력 회로(601)에 입력된다. 그 다음에, 스캔 신호(SC.1 내지 SC.m)는 이들 신호의 타이밍에 따라 출력 제어 회로(602)에 입력된다.
여기서, 출력 제어 신호(G_ENABLE)는 출력 제어 회로(602)에 입력된다, 출력 제어 신호(G_ENABLE)는 신호 기록이 중지되는 화소 행의 선택을 중지하기 위하여 제어를 수행한다. 출력 제어 회로(602)로부터 출력된 스캔 신호들(SC.1 내지 SC.m)은 고전류 공급 능력을 가진 화소 선택 신호(G.1 내지 G.m)으로 버퍼 회로(603)에 의하여 변환되어 스캔라인(G1 내지 Gm)으로 입력된다.
다음으로, 도 6a의 더 상세한 구조 예가 도 6b에 도시된다. 더욱이, 이러한 스캔라인 구동기 회로의 동작은 도 33의 타이밍도를 사용하여 설명된다.
펄스 출력회로(611)는 플립-플롭 회로(FF)(614)의 다수의 스테이지들 및 AND 게이트들(615)을 포함하며, AND 게이트(615)의 두개의 입력 단자들은 인접 플립-플롭 회로들(FF)(614)의 출력 단자들에 개별적으로 접속된다. 다시 말해서, AND 게이트(615)와 관련한 하나의 리던던트 플립-플롭 회로(FF)(614)는 각각의 스테이지에 제공되며, 인접 플립-플롭 회로들(FF)(614)로부터의 출력들은 스캔라인들(G1 내지 Gm)과 관련하여 제공된 각각의 스테이지의 AND 게이트(615)에 입력된다.
클록신호(G_CLK) 및 역 클록신호(G_CLKB)는 각각의 플립-플롭 회로(FF)(614)에 입력되며, 시작 펄스 신호(G_SP)는 제 1 스테이지의 플립-플롭 회로(614)에 입력된다. 펄스(3301)는 도 33의 시작 펄스 신호이다. 펄스(3301)는 다음 스테이지에서 플립-플롭 회로(614)에 입력될때 클록신호의 한 펄스동안 지연된다. 따라서, 제 1스테이지의 리던던트 플립-플롭 회로(614) 및 다음 스테이지의 플립-플롭 회로(614)로부터의 출력들이 입력되는 제 1 스테이지의 AND 게이트(615)로부터의 출력은 펄스(3302)와 같이 클록신호의 하나의 펄스동안 지연된다. 펄스들(302)은 제 1스테이지의 출력 제어 회로(612)에 대응하는 AND 게이트(616)의 하나의 입력 단자에 스캔 신호(SC.1)로서 입력된다. 유사하게, i번째 행의 AND 게이트(615)로부터의 출력 및 m번째 행의 AND 게이트(615)로부터의 출력은 펄스들(3303, 3304)과 같이 스캔 신호들(SC.i, SC.m)으로서 출력 제어 회로(612)의 각각의 스테이지의 AND 게이트(616)의 각각의 하나의 입력 단자에 입력된다.
더욱이, 출력 제어 신호(G_ENABLE)는 출력 제어 회로(612)에서 각각의 스테이지의 AND 게이트(616)의 다른 입력 단자에 입력된다. 출력 제어 신호(G_ENABLE)는 스캔 신호들(SC.1 내지 SC.m)가 각각의 스테이지의 AND 게이트들(616)에 입력되 는 시간에 화소가 선택되던지간에 출력 제어 신호에 따라 제어된다. 다시 말해서, 스캔 신호들(SC.1 내지 SC.m)이 각각의 스테이지의 AND 게이트들(616)에 입력되는 시간에 화소를 선택하는 경우에, 스캔 신호(SC.1 내지 SC.m)는 버퍼 회로(613)의 각 스테이지의 버퍼 회로(617)에 의하여 고전력 공급 능력을 가진 화소 선택 신호들(G.1 내지 G.m)로 변환된다. 그 다음에, 화소 선택 신호들(G.1 내지 G.m)은 각각의 스캔라인들(G1 내지 Gm)에 입력된다.
다른 한편으로, AND 게이트들(616)에 입력된 스캔 신호(SC.1 내지 SC.m)를 출력하지 않는 경우에, 펄스(308)는 i번째 행의 스캔신호(SC.i)가 출력되는 시간에 출력 제어 신호(G_ENABLE)에 입력되며 i번째 행의 화소를 선택하는 화소 선택 신호(G.i)의 펄스는 도 33에 도시된 바와같이 출력되지 않는다. 펄스(308)는 신호가 하나의 프레임 기간내의 임의의 부프레임 기간에서 화소에 기록되는 i번째 행에 대한 신호의 데이터가 i번째 행의 화소들에 이미 기록된 신호의 데이터와 동일한 경우에 입력된 신호 및 L 레벨 신호이라는 것을 주의한다. 따라서, 화소 선택 신호(G.i)의 펄스는 i번째 행의 화소들에 접속된 스캔라인에 입력되지 않고 i번째 화소들은 선택되지 않는다.
본 실시예 모드에 적용가능한 스캔라인 구동기 회로(102)의 구조가 도 6a 및 도 6b의 구조에 제한되지 않는다는 것에 주의한다. 이 구조는 스캔라인에 접속된 화소가 선택되지 않을때 임의의 스캔라인이 부동상태로 되는 구조일 수 있다.
화소를 선택하는 신호가 스캔라인에 입력될때, 스캔라인의 와이어 교차 커패시턴스 또는 스캔라인에 접속된 트랜지스터의 게이트 커패시턴스로 대표되는 로드 커패시턴스는 전하에 의하여 충전 및 방전된다는 것에 주의한다. 따라서, 본 실시예 모드에서 기술된 디스플레이 장치와 유사하게, 화소 행을 선택하는 신호는 신호가 기록되는 스캔라인에 접속된 화소 행에 대한 신호의 데이터가 화소 행에 이미 기록된 신호의 데이터와 동일할 때 화소 행에 접속된 스캔라인에 입력되지 않도록 한다. 그 다음에, 충전 및 방전이 수행되는 횟수는 전력 소비가 감소될 수 있도록 감소될 수 있다.
본 발명의 디스플레이 장치에서, 신호라인 구동기 회로(101)가 출력 제어 회로를 포함하는 것이 바람직하다. 더욱이, 신호라인 구동기 회로(101)의 출력 제어신호는 신호가 하나의 프레임 기간내의 임의의 부프레임 기간에서 화소에 기록되는 단일 화소 행에 대한 신호의 데이터가 그에 이미 기록된 화소 행에 대한 신호의 데이터와 동일한 경우에 비디오 신호를 출력되지 않도록 하는 것이 바람직하다. 이때에 신호라인 구동기 회로(101)로부터의 출력은 화소를 발광 상태로 하는 신호 또는 신호를 비발광 상태로 하는 신호일 수 있다. 하나의 행에 대한 신호와 동일한 신호가 이전에 입력될 수 있다. 동일한 신호의 경우에 충전 및 방전이 수행되지 않기 때문에, 전력이 소비되지 않는다. 가능한 적은 전력을 소비하는 신호는 신호라인에 입력될 수 있다. 더욱이, 신호라인들(S1 내지 Sn)은 부동상태로 전환될 수 있다. 이는 신호가 화소에 입력되지 않기 때문이며, 이에 따라 신호라인에 대한 전위는 임의의 값을 가질 수 있다. 따라서, 가장 낮은 전력 소비를 하는 상태가 바람직할 수 있다.
따라서, 전력 소비는 화소 행에 대한 신호라인을 부동상태로 전환함으로써 현저하게 감소될 수 있다. 이는 스캔라인들에 접속된 화소들과 동일한 수의 신호라인들의 와이어 교차 커패시턴스의 충전 및 방전이 생략될 수 있기 때문이다. 신호는 부동상태로 전환되지 않고 직접 출력되기 바로 전에 신호라인에 입력된다는 것에 주의한다. 유선 교차 커패시턴스의 충전 및 방법은 이미 완료되었으며, 그 결과 신호라인들은 더이상 전력을 소비하지 않는다.
본 발명의 디스플레이 장치는 비디오 신호가 신호라인 구동기 회로로부터 신호라인들의 각 열에 입력되고 신호가 하나씩 각각의 화소에 입력되는 점 순차 방법, 또는 선택된 화소 행의 모든 화소들에 신호가 동시에 기록되는 라인 순차 방법을 사용할 수 있다는 것을 주의한다.
이러한 실시예 모드에서 설명된 구동 방법은 부분 디스플레이를 수행하는 경우에 사용될 수 있다는 것에 주의한다. 도 76a는 전체 스크린상에서 디스플레이를 수행하는 경우를 도시하며, 도 76b는 상부 부분에서 디스플레이를 수행하고 하부 부분에서 디스플레이를 수행하지 않는 경우를 도시하며, 도 76c는 상부 부분 및 하부 부분에서 디스플레이를 수행하지 않고 중간 부분에서 디스플레이를 수행하는 경우를 도시한다. 일단 비-디스플레이에 대한 신호가 비-디스플레이 영역의 화소에 기록되는 않고 또한 디스플레이 영역의 화소에 신호를 반복하여 기록하는 경우에 비-디스플레이 영역의 화소가 선택되는 않으면 전력 소비가 감소될 수 있다. 리프레시 동작으로서 비-디스플레이에 대한 신호는 신호들이 디스플레이 영역의 화소에 여러번 기록된후에 비-디스플레이 영역의 화소에 기록될 수 있다는 것에 주의한다.
(실시예 모드 2)
본 실시예에서는 본 발명의 라인 순차 디스플레이 장치 및 이 동작을 설명한다.
도 3은 라인 순차 디스플레이 장치의 개략도이다. 신호라인 구동기 회로(301)는 도 1의 디스플레이 장치의 신호라인 구동기 회로(101)에 대응한다. 다른 공통 컴포넌트들은 도 1의 도면부호와 동일한 도면부호로 표시되며 설명을 생략한다.
신호라인 구동기 회로(301)는 펄스 출력 회로(302), 제 1래치 회로(303), 제 2 래치 회로(304) 및 출력 제어 회로(305)를 포함한다.
클록신호(S_CLK), 역 클록신호(S_CLKB), 시작 펄스신호(S_SP)등이 펄스 출력 회로(302)에 입력된다. 그 다음에, 샘플링 펄스는 이들 신호들의 타이밍에 따라 출력된다.
펄스 출력 회로(302)로부터 출력된 샘플링 펄스는 제 1래치 회로(303)에 입력된다. 비디오 신호(비디오 데이터)는 제 1래치 회로(303)에 입력되며, 비디오 신호의 데이터는 샘플링 펄스가 입력되는 타이밍에 따라 제 1래치 회로(303)의 각각의 스테이지에서 유지된다.
전압 신호의 데이터 홀딩이 제 1 래치 회로(303)의 마지막 스테이지에서 완료될때, 래치 펄스 신호(래치 펄스)는 수평 귀선기간에서 제 2래치 회로(304)에 입력되며, 제 1 래치 회로(303)에서 유지되는 비디오 신호의 데이터는 제 2 래치 회로(304)에 동시에 전송된다. 그 다음에, 단일 화소 행에 대하여 제 2래치 회로(304)에서 유지되는 비디오 신호의 데이터는 출력 제어 회로(305)에 동시에 출력 된다.
출력 제어 신호(S_ENABLE)는 출력 제어 회로(305)에 입력된다. 그 다음에, 출력 제어 신호(S_ENABLE)는 출력 제어 회로(305)가 비디오 신호를 출력하던지 간에 출력 제어 신호의 레벨에 따라 결정된다. 다시 말해서, 비디오 신호가 신호라인들(S1 내지 Sn)에 입력되는지의 여부가 결정된다. 이러한 실시예 모드의 디스플레이 장치는 그것이 신호라인 구동 회로에서 출력 제어 회로(305)에 포함되지 않을지라도 전력 소비를 감소시킬 수 있다. 그러나, 전력 소비는 디스플레이 장치가 출력 제어 회로(305)를 포함할때 더 감소될 수 있다. 출력 제어 회로(305)가 비디오 신호를 출력하지 않는 경우에, 신호라인들(S1 내지 Sn)는 부동상태로 전환될 수 있으며, 고정 전위는 신호라인(S1 내지 Sn)에 출력되거나 또는 선행 행에서 화소들에의 입력이 계속해서 출력될 수 있다. 다시 말해서, 전력 소비를 감소시키기 위한 이러한 전위가 세팅될 수 있다. 전력 소비를 감소시키기 위하여, 전하에 의한 충전 및 방전이 가급적 수행되지 않는다. 전위가 변화할때 전하에 의한 충전 및 방전이 수행되기 때문에, 전위는 가급적 변화하지 않는다.
여기서, 도 8a는 본 실시예 모드에서 라인 순차 디스플레이 장치의 신호라인 구동기 회로(301)에 적용가능한 신호라인 구동기 회로의 예를 도시한다.
도 8a에 도시된 신호라인 구동기 회로는 펄스 출력 회로(801), 제 1 래치 회로(802), 제 2 래치 회로(803) 및 출력 제어 회로(804)를 포함한다. 클록신호(S_CLK), 역 클록신호(S_CLKB) 및 시작 펄스 신호(S_SP)는 펄스 출력 회로(801)에 입력된다. 샘플링 펄스는 이들 신호들에 따라 순차적으로 출력된다.
펄스 출력 회로(801)로부터 출력된 샘플링 펄스는 제 1 래치 회로(802)에 입력되고, 비디오 신호(디지털 비디오 데이터)는 신호의 타이밍에 따라 제 1 래치 회로(802)에서 유지된다.
비디오 신호의 데이터 홀딩이 제 1 래치 회로(302)의 마지막 스테이지에서 완료될때, 래치 펄스(래치 펄스)는 수평 귀선기간에서 제 2래치 회로(303)에 입력되며, 제 1 래치 회로(302)에서 유지되는 비디오 신호는 제 2 래치 회로(303)에 동시에 전송된다.
제 2 래치 회로(803)에 전송된 비디오 신호는 출력 제어 회로(804)에 입력된다. 게다가, 출력 제어 신호(S_ENABLE)는 출력 제어 회로(804)에 입력되며, 이러한 신호는 비디오 신호가 신호라인들(S1 내지 Sn)에 출력되는지의 여부를 제어한다.
출력 제어 회로(804)가 비디오 신호를 출력하지 않을때 신호라인들(S1 내지 Sn)는 부동 상태로 전환될 수 있거나 또는 고정 전위가 세팅될 수 있다. 고정 전위로서, 전력 소비를 위한 전위가 세팅될 수 있다.
출력 제어 신호(S_ENABLE)는 신호가 하나의 프레임 기간내의 부프레임 기간에서 화소에 기록되는 단일 화소 행에 대한 비디오 신호의 데이터가 마지막 부프레임 기간에서 단일 행에 대한 비디오 신호의 데이터와 동일할 때 L 레벨에 있으며 출력 제어 신호는 단일 행에 대한 데이터의 일부분이 다를때 H 레벨에 있다.
다시 말해서, 비디오 신호는 출력 제어 신호(S_ENABLE)가 L 레벨에 있을때 출력 제어 회로(804)로부터 출력되지 않으며, 비디오 신호는 출력 제어 신 호(S_ENABLE)이 H 레벨에 있을때 출력 제어 회로(804)로부터 출력된다.
도 8b는 신호라인 구동기 회로의 더 상세한 구조를 도시한다. 더욱이, 신호라인 구동기 회로의 동작은 도 34의 타이밍도를 사용하여 설명된다.
펄스 출력 회로(811)는 클록신호(S_CLK), 역 클록 신호(S_CLKB) 및 시작 펄스 신호(S_SP)가 입력되는 플립-플롭 회로들(FF)(815) 등의 다수의 스테이지들을 사용하여 형성된다.
도 34에서 TGi -1, TGi, TGi +1, 및 TGi +2,는 (i-1) 번째 행, i-번째 행, (i+1) 번째 행, (i+2) 번째 행에서 화소들에 입력된 비디오 신호들이 임의의 부프레임 기간에서 신호라인 구동기 회로의 제 1 래치 회로(812)에 래치되는 기간들을 표시한다는 것에 주의한다. 다시 말해서, 이들 기간들은 하나의 게이트 선택 기간에 대응한다. 그 다음에, 비디오 신호의 데이터(3404), 비디오 신호의 데이터(3405), 및 비디오 신호의 데이터(3406)는 TGi -1,TGi, 및 TGi +1, 에서 제 1 래치 회로(812)에 각각 입력된다.
우선, TGi -1의 동작이 설명된다. 클록신호(S_CLK) 및 역 클록신호(S_CLKB)는 각각의 플립-플롭 회로(FF)(815)에 입력되며, 시작 펄스신호(S-SP)는 제 1 스테이지의 플립-플롭 회로(815)에 입력된다. 도 34에서, 펄스(3401)는 TGi -1의 시작 펄스 신호에 대응한다.
펄스(3401)는 다음 스테이지의 플립-플롭(815)에 입력될때 클록 신호의 펄스동안 지연된다. 이러한 펄스(3402)는 샘플링 펄스 Samp.1로서 제 1 래치 회 로(812)에서 제 1 행의 화소에 대응하는 LAT1에 입력된다. 유사하게, 스테이지 n의 플립-플롭 회로(815)로부터의 출력은 샘플링 펄스 Samp.n로서 제 1 래치회로(812)에서 n-번째 행에 대응하는 LAT1에 입력된다.
TGi -1에서, 비디오 신호의 데이터(3404)는 제 1래치 회로(812)에 입력되며, 비디오 신호는 샘플링 펄스가 입력되는 타이밍에 따라 각각의 행의 화소에 대응하는 각각의 스테이지의 LAT1에서 유지된다. 샘플링 펄스가 입력되는 타이밍은 샘플링 펄스 H 레벨에서 L 레벨로 강하하는 타이밍을 의미한다. 이 때에, 제 1 래치 회로(812)에 입력된 비디오 신호는 제 1 래치 회로(812)의 각각의 스테이지에서 유지된다.
비디오 신호의 데이터 홀딩이 제 1 래치 회로(812)의 마지막 스테이지에서 완료될때, 래치 펄스(래치 펄스)(3407)는 수평 귀선기간에서 제 2래치 회로(813)에 입력되며, 제 1 래치 회로(812)에서 유지되는 비디오 신호는 제 2 래치 회로(813)에 동시에 전송된다. 그 다음에, 단일 화소 행에 대하여 제 2래치 회로(813)에서 유지되는 비디오 신호는 출력 제어 회로(814)에 동시에 출력된다.
출력 제어 신호(S_ENABLE)는 출력 제어 회로(814)에 입력되고 비디오 신호가 신호라인들(S1 내지 Sn)으로 출력되는지의 여부는 출력 제어 신호의 레벨에 의하여 제어된다는 것에 주의한다.
출력 제어 신호(S_ENABLE)는 신호가 하나의 프레임 기간내의 부프레임 기간에서 화소에 기록되는 단일 화소 행에 대한 비디오 신호의 데이터가 마지막 부프레 임 기간에서 단일 행에 대한 비디오 신호의 데이터와 동일할 때 L 레벨에 있으며 출력 제어 신호는 단일 행에 대한 데이터의 일부분이 다를때 H 레벨에 있다.
다시 말해서, 비디오 신호는 출력 제어 회로(814)의 각 스테이지에서 제공된 아날로그 스위치가 턴오프되기 때문에 출력 제어 신호(S_ENABLE)가 L 레벨에 있을때 출력 제어 회로(814)로부터 출력되지 않고 비디오 신호는 각각의 스테이지에 제공된 아날로그 스위치가 턴온되기 때문에 출력 제어 신호(S_ENABLE)가 H레벨에 있을때 출력 제어 회로(814)로부터 출력된다.
다음으로, 동작은 TGi로 진행한다. 출력 제어 신호(S_ENABLE)가 H 레벨에 있기 때문에, 제 2 래치 회로(813)에서 유지되는 비디오 신호의 데이터(3404)는 출력 제어 회로(814)를 통해 신호라인들(S1 내지 Sn)에 출력된다. 그 다음에, 시작 펄스 신호(S_SP)는 제 1 스테이지의 플립-플롭 회로(815)에 다시 입력된다. 펄스(3408)는 TGi의 시작 펄스 신호이다. 그 다음에, 샘플링 펄스가 다시 출력된다. 샘플링 펄스의 타이밍에 따라, 비디오 신호의 데이터(3405)는 제 1래치 회로(812)의 각 스테이지에서 유지된다. 래치 펄스(3409)가 입력될때, 비디오 신호의 데이터(3405)는 제 2 래치 회로(813)에 동시에 전송된다. 단일 화소 행에 대한 비디오 신호의 데이터(3405)는 출력 제어 회로(814)에 동시에 입력된다.
다음으로, 동작은 TGi +1로 진행한다. 출력 제어 신호(S_ENABLE)가 L 레벨에 있기 때문에, 제 2 래치 회로(813)에서 유지되는 비디오 신호의 데이터(3405)는 출력 제어 회로(814)를 통해 출력되지 않는다. 다시 말해서, 신호라인들(S1-Sn)는 부동 상태로 전환된다. 그 다음에, 시작 펄스 신호(S_SP)는 제 1 스테이지의 플립-플롭 회로(815)에 다시 입력된다. 펄스(3410)는 TGi +1의 시작 펄스 신호이다. 그 다음에, 샘플링 펄스가 다시 출력된다. 샘플링 펄스의 타이밍에 따라, 비디오 신호의 데이터(3406)는 제 1래치 회로(812)의 각 스테이지에서 유지된다. 래치 펄스(3412)가 입력될때, 비디오 신호의 데이터(3406)는 제 2 래치 회로(813)에 동시에 전송된다. 단일 화소 행에 대한 비디오 신호의 데이터(3406)는 출력 제어 회로(814)에 동시에 입력된다.
다음으로, 동작은 TGi +2로 진행한다. 출력 제어 신호(S_ENABLE)가 H 레벨에 있기 때문에, 제 2 래치 회로(813)에서 유지되는 비디오 신호의 데이터(3406)는 출력 제어 회로(814)를 통해 신호라인들(S1 내지 Sn)에 출력된다. 그 다음에, 시작 펄스 신호(S_SP)는 제 1 스테이지의 플립-플롭 회로(815)에 다시 입력된다. 펄스(3413)는 TGi +2의 시작 펄스 신호이다.
기록 기간동안, 앞서 기술된 동작은 부프레임들에 대한 비디오 신호들을 처리하도록 반복된다. 게다가, 하나의 프레임의 영상은 부프레임에 대한 처리를 반복함으로써 디스플레이될 수 있다.
신호라인들(S1 내지 Sn)은 i-번째 행에 기록될 비디오 신호의 데이터가 i-번째 행의 화소에 이미 기록된 신호의 데이터와 동일하기 때문에 i-번째 행에서 화소들로의 신호 기록 기간동안, 즉 TGi _ 1동안 부동 상태로 된다. 따라서, 신호라인들의 충전 및 방전이 생략될 수 있으며, 그 결과 전력 소비가 감소될 수 있다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호의 데이터가 직렬에서 병렬로 변환되는 기간에서, 신호 데이터 홀딩의 시작을 트거링하는 시작 펄스 시간(S_SP)의 펄스는 입력이 방지될 수 있다. 다시 말해서, 시작 펄스 신호(S_SP)의 펄스는 도 68에 도시된 바와같이 TGi동안 입력되지 않는다. 샘플링 펄스가 펄스 출력 회로(811)로부터 출력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)에서 유지되지 않는다. 따라서, 전하에 의한 제 1 래치 회로(812)의 충전 및 방전은 생략될 수 있다. 따라서, 전력 소비가 추가로 감소될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에, 이에 대한 설명은 생략된다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 신호라인 구동기 회로에의 비디오 신호 입력은 중지될 수 있다. 다시 말해서, 비디오 신호(비디오 데이터)는 도 69에 도시된 바와같이 TGi동안 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 이는 TGi동안 유지되는 비디오신호가 신호라인들(S1 내지 Sn)로 출력되지 않으며 그 결과 비디오 신호가 오리지날로 입력될 필요가 없기 때문이다. 전하에 의하여 비디오 라인의 충전 및 방전이 비디오 신호의 입력을 중지함으로써 생략될 수 있기 때문에, 전력 소비는 감소될 수 있다. TGi동안, 전력 소비를 감소시키기 위한 전위가 비디오 라인에 입력될 수 있다. 선택적으로, 비디오 신호는 부동 상태로 전환될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에, 이에 대한 설명은 생략된다. 이러한 경우는 특히 신호가 외부로부터 입력되는 접속 단자 및 신호라인 구동기 회로가 그들 사이 에 삽입된 화소부과 함께 형성될때 유효하다는 것을 주의한다. 이러한 구조는 도 80에 도시된다. 도 80에서, 신호라인 구동기 회로(8001), 스캔라인 구동기 회로(8002), 화소부(8003) 및 접속 단자 부분(8005)이 기판(8000)상에 제공된다. 화소부(8003)상에서, 반대 전극(8004)은 화소부(8003)을 커버하기 위하여 형성된다. 대향 전극(8004)은 접속 단자 부분에 형성된 대향 전극의 저전력 공급 전위가 입력되는 접속 단자들(8007)로부터 연장된 다수의 접속 단자들(8007)의 패드들보다 더 넓게 접촉홀(8008)을 통해 접속된다. 비디오 신호가 입력되는 접속 단자(8006)는 비디오 라인(8009)에 의하여 신호라인 구동기 회로(8001)에 접속된다. 이러한 구조를 사용하는 경우에, 전력 공급라인 대 대향 전극(8004)의 저항(예컨대, 접속 단자(8007) 및 FPC 단자의 접촉 저항 또는 대향 전극(8804) 및 접속 단자(8007)사이의 유선 저항)이 감소될 수 있다. 따라서, 전력 공급라인에서의 전압 강하는 감소되며, 대향 전극의 전위는 정상으로 세팅될 수 있다. 비록 리드 와이어링이 비디오 라인(8009)과 같이 길게 될지라도, 비디오 라인(8009)의 충전 및 방전이 감소될 수 있다. 따라서, 전력 소비가 감소될 수 있다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 클록신호(S_CLK), 역 클록신호(S_CLKB) 등의 입력은 중지될 수 있다. 다시 말해서, 클록 신호(S_CLK) 또는 역 클록신호(S_CLKB)는 도 17에 도시된 바와같이 TGi동안 신호라인 구동기 회로에 입력되는 것이 방지된다. 예컨대, 클록신호(S_CLK) 및 역 클록신호(S_CLKB)사이에서 반전되는 고정 전위(하나는 H 레벨에 있고 다른 하나는 L 레벨에 있다)가 입력될 수 있다. 이는 전하에 의한 충전 및 방전이 고정 전위를 입력하는 경우에 수행되지 않고 이에 따라 전력 소비가 감소될 수 있기 때문이다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호의 데이터가 직렬에서 병렬로 변환되는 기간에서, 래치 펄스의 입력이 중지될 수 있다. 다시 말해서, 래치 펄스는 도 104에 도시된 바와같이 TGi동안 신호라인 구동기 회로에 입력되는 것이 방지된다. 신호가 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송되지 않기 때문에 전하에 의한 충전 및 방전이 생략될 수 있다. 따라서, 전력 소비가 추가로 감소될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에, 이에 대한 설명은 생략된다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 신호 데이터 홀딩의 시작을 트거링하는 시작 펄스 시간(S_SP)의 펄스는 입력이 방지될 수 있다. 더욱이, 신호라인 구동기 회로로의 비디오 신호의 입력은 중지될 수 있다. 다시 말해서, 시작 펄스 신호(S_SP)의 펄스는 도 82에 도시된 바와같이 TGi동안 입력되지 않는다. 샘플링 펄스가 펄스 출력 회로(811)로부터 출력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)에서 유지되지 않는다. 따라서, 전하에 의한 제 1 래치 회로(812)의 충전 및 방전은 생략될 수 있다. 더욱이, 비디오 신호(비디오 데이터)는 신호라인 구동기 회로에 입 력되지 않는다. 이는 TGi동안 유지되는 비디오 신호가 신호라인들(S1 내지 Sn)로 출력되지 않으며 그 결과 비디오 신호가 오리지날로 입력될 필요가 없기 때문이다. 전하에 의하여 비디오 라인의 충전 및 방전이 비디오 신호의 입력을 중지함으로써 생략될 수 있기 때문에, 전력 소비는 감소될 수 있다. TGi동안, 전력 소비를 감소시키기 위한 전위가 비디오 라인에 입력될 수 있다. 따라서, 전력 소비가 감소될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에, 이에 대한 설명은 생략된다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 신호 데이터 홀딩의 시작을 트리거링하는 시작 펄스 시간(S_SP)의 펄스는 입력이 방지될 수 있다. 더욱이, 클록신호(S_CLK), 역 클록신호(S_CLKB) 등의 입력은 중지될 수 있다. 시작 펄스 신호(S_SP)의 펄스는 도 83에 도시된 바와같이 TGi동안 입력되지 않는다. 샘플링 펄스가 펄스 출력 회로(811)로부터 출력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)에서 유지되지 않는다. 따라서, 전하에 의한 제 1 래치 회로(812)의 충전 및 방전은 생략될 수 있다. 따라서, 전력 소비가 감소될 수 있다. 더욱이, 클록 신호(S_CLK) 및 역 클록신호(S_CLKB)는 신호라인 구동기 회로에 입력되지 않는다. 예컨대, 클록신호(S_CLK) 및 역 클록신호(S_CLKB)사이에서 반전되는 고정 전위(하나는 H 레벨에 있고 다른 하나는 L 레벨에 있다)가 입력될 수 있다. 이는 전하에 의한 충전 및 방전이 고정 전위를 입력하는 경우에 수행되지 않기 때문이다. 따라서, 전력 소비 가 감소될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 신호 데이터 홀딩의 시작을 트리거링하는 시작 펄스 시간(S_SP)의 펄스는 입력이 방지될 수 있다. 더욱이, 래치의 입력이 중지될 수 있다. 다시 말해서 , 시작 펄스 신호(S_SP)의 펄스는 도 84에 도시된 바와같이 TGi동안 입력되지 않는다. 샘플링 펄스가 펄스 출력 회로(811)로부터 출력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)에서 유지되지 않는다. 따라서, 전하에 의한 제 1 래치 회로(812)의 충전 및 방전은 생략될 수 있다. 더욱이, 래치 펄스는 신호라인 구동기 회로에 입력되지 않는다. 신호가 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송되지 않기 때문에, 전하에 의한 충전 및 방전이 생략될 수 있다. 따라서, 전력 소비가 감소될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 신호라인 구동기 회로에의 비디오 신호의 입력이 방지될 수 있다. 더욱이, 클록신호(S_CLK), 역 클록신호(S_CLKB) 등의 입력은 중지될 수 있다. 다시 말해서, 비디오 신호(비디오 데이터)는 도 85에 도시된 바와같이 TGi동안 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 이는 TGi동안 유지되는 비디오 신호가 신호라인들(S1 내지 Sn)로 출력되지 않으며 그 결과 비디오 신호가 오리지 날로 입력될 필요가 없기 때문이다. 전하에 의하여 비디오 라인의 충전 및 방전이 비디오 신호의 입력을 중지함으로써 생략될 수 있기 때문에, 전력 소비는 감소될 수 있다. TGi동안, 전력 소비를 감소시키기 위한 전위가 비디오 라인에 입력될 수 있다. 게다가, 클록신호(S_CLK) 및 역 클록신호(S_SLKB)는 TGi동안 신호라인 구동기 회로에 입력되지 않는다. 예컨대, 클록신호(S_CLK) 및 역 클록신호(S_CLKB)사이에서 반전되는 고정 전위(하나는 H 레벨에 있고 다른 하나는 L 레벨에 있다)가 입력될 수 있다. 이는 전하에 의한 충전 및 방전이 고정 전위를 입력하는 경우에 수행되지 않고 전력 소비가 감소될 수 있기 때문이다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 신호라인 구동기 회로에의 비디오 신호의 입력이 방지될 수 있다. 더욱이, 래치 펄스의 입력이 중지될 수 있다. 다시 말해서, 비디오 신호(비디오 데이터)는 도 86에 도시된 바와같이 TGi동안 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 이는 TGi동안 유지되는 비디오 신호가 신호라인들(S1 내지 Sn)로 출력되지 않으며 그 결과 비디오 신호가 오리지날로 입력될 필요가 없기 때문이다. 전하에 의하여 비디오 라인의 충전 및 방전이 비디오 신호의 입력을 중지함으로써 생략될 수 있기 때문에, 전력 소비는 감소될 수 있다. TGi동안, 전력 소비를 감소시키기 위한 전위가 비디오 라인에 입력될 수 있다. 더욱이, 래치 펄스는 TGi동안 신호라인 구동기 회로에 입력되지 않는다. 신호가 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송되지 않기 때문에 전하에 의한 충전 및 방전이 생략될 수 있다. 따라서, 전력 소비가 감소될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 클록신호(S_CLK), 역 클록신호(S_CLKB) 등의 입력이 중지될 수 있다. 더욱이, 래치 펄스의 입력이 중지될 수 있다. 다시 말해서, 클록 신호(S_CLK) 또는 역 클록신호(S_CLKB)는 도 87에 도시된 바와같이 TGi동안 신호라인 구동기 회로에 입력되는 것이 방지된다. 예컨대, 클록신호(S_CLK) 및 역 클록신호(S_CLKB)사이에서 반전되는 고정 전위(하나는 H 레벨에 있고 다른 하나는 L 레벨에 있다)가 입력될 수 있다. 이는 전하에 의한 충전 및 방전이 고정 전위를 입력하는 경우에 수행되지 않고 이에 따라 전력 소비가 감소될 수 있기 때문이다. 게다가, 래치펄스는 TGi동안 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 시호가 제 1 래치 회로(812로부터 제 2래치회로(813)로 전송되지 않기 때문에 전하에 의한 충전 및 방전이 생략될 수 있다. 따라서, 전력 소비가 감소될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 신호 데이터 홀딩의 시작을 트리거링하는 시작 펄스 시간(S_SP)의 펄스는 입력이 방지될 수 있다. 더욱이, 신호라인 구동기 회로에의 비디오 신호의 입력이 중지될 수 있다. 더욱이, 클록신호(S_CLK), 역 클록신호(S_CLKB) 등의 입력은 중지될 수 있다. 다시 말해서, 시작 펄스 신호(S_SP)의 펄스는 도 88에 도시된 바와같이 TGi동안 입력되지 않는다. 샘플링 펄스가 펄스 출력 회로(811)로부터 출력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)에서 유지되지 않는다. 따라서, 전하에 의한 제 1 래치 회로(812)의 충전 및 방전은 생략될 수 있다. 더욱이, 비디오 신호(비디오 데이터)는 신호라인 구동기 회로에 입력되지 않는다. 이는 TGi동안 유지되는 비디오 신호가 신호라인들(S1 내지 Sn)로 출력되지 않으며 그 결과 비디오 신호가 오리지날로 입력될 필요가 없기 때문이다. 전하에 의하여 비디오 라인의 충전 및 방전이 비디오 신호의 입력을 중지함으로써 생략될 수 있기 때문에, 전력 소비는 감소될 수 있다. TGi동안, 전력 소비를 감소시키기 위한 전위가 비디오 라인에 입력될 수 있다. 따라서, 전력 소비가 감소될 수 있다. 게다가, 클록신호(S_CLK) 및 역 클록신호(S_SLKB)는 TGi동안 신호라인 구동기 회로에 입력되지 않는다. 예컨대, 클록신호(S_CLK) 및 역 클록신호(S_CLKB)사이에서 반전되는 고정 전위(하나는 H 레벨에 있고 다른 하나는 L 레벨에 있다)가 입력될 수 있다. 이는 전하에 의한 충전 및 방전이 고정 전위를 입력하는 경우에 수행되지 않는다. 따라서, 전력 소비가 감소될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 신호 데이터 홀딩의 시작을 트리거링하는 시작 펄스 시간(S_SP)의 펄스는 입력이 방지될 수 있다. 더욱이, 클록신호(S_CLK), 역 클록신호(S_CLKB) 등의 입력은 중지될 수 있다. 더욱이, 래치 펄스의 입력이 중지될 수 있다. 다시 말해서, 시작 펄스 신호(S_SP)의 펄스는 도 89에 도시된 바와같이 TGi동안 입력되지 않는다. 샘플링 펄스가 펄스 출력 회로(811)로부터 출력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)에서 유지되지 않는다. 따라서, 전하에 의한 제 1 래치 회로(812)의 충전 및 방전은 생략될 수 있다. 따라서, 전력 소비가 감소될 수 있다. 게다가, 클록신호(S_CLK) 및 역 클록신호(S_SLKB)는 신호라인 구동기 회로에 입력되지 않는다. 예컨대, 클록신호(S_CLK) 및 역 클록신호(S_CLKB)사이에서 반전되는 고정 전위(하나는 H 레벨에 있고 다른 하나는 L 레벨에 있다)가 입력될 수 있다. 이는 전하에 의한 충전 및 방전이 고정 전위를 입력하는 경우에 수행되지 않으며 이에 따라 전력 소비가 감소될 수 있기 때문이다. 래치펄스는 TGi동안 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 신호가 제 1 래치 회로(812)로부터 제 2래치회로(813)로 전송되지 않기 때문에 전하에 의한 충전 및 방전이 생략될 수 있다. 따라서, 전력 소비가 감소될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 신호라인 구동기 회로에의 비디오 신호의 입력은 중지될 수 있다. 더욱이, 클록신호(S_CLK), 역 클록신호(S_CLKB) 등의 입력은 중지될 수 있다. 더욱이, 래치 펄스의 입력이 중지될 수 있다. 다시 말해서, 비디오 신호(비디오 데 이터)는 도 90에 도시된 바와같이 TGi동안 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 이는 TGi동안 유지되는 비디오 신호가 신호라인들(S1 내지 Sn)로 출력되지 않으며 그 결과 비디오 신호가 오리지날로 입력될 필요가 없기 때문이다. 전하에 의한 비디오 라인의 충전 및 방전이 비디오 신호의 입력을 중지함으로써 생략될 수 있기 때문에, 전력 소비는 감소될 수 있다. TGi동안, 전력 소비를 감소시키기 위한 전위가 비디오 라인에 입력될 수 있다. 게다가, 클록신호(S_CLK) 및 역 클록신호(S_SLKB)는 TGi동안 신호라인 구동기 회로에 입력되지 않는다. 예컨대, 클록신호(S_CLK) 및 역 클록신호(S_CLKB)사이에서 반전되는 고정 전위(하나는 H 레벨에 있고 다른 하나는 L 레벨에 있다)가 입력될 수 있다. 이는 전하에 의한 충전 및 방전이 고정 전위를 입력하는 경우에 수행되지 않는다. 따라서, 전력 소비가 감소될 수 있다. 래치펄스는 TGi동안 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 신호가 제 1 래치 회로(812)로부터 제 2래치회로(813)로 전송되지 않기 때문에 전하에 의한 충전 및 방전이 생략될 수 있다. 따라서, 전력 소비가 감소될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 신호 데이터 홀딩의 시작을 트리거링하는 시작 펄스 시간(S_SP)의 펄스는 입력이 방지될 수 있다. 더욱이, 신호라인 구동기 회로에의 비디오 신호의 입력이 중지될 수 있다. 더욱이, 클록신호(S_CLK), 역 클록신호(S_CLKB) 등의 입력은 중지될 수 있다. 더욱이, 래치 펄스의 입력이 중지될 수 있다. 다시 말해서, 시작 펄스 신호(S_SP)의 펄스는 도 91에 도시된 바와같이 TGi동안 입력되지 않는다. 샘플링 펄스가 펄스 출력 회로(811)로부터 출력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)에서 유지되지 않는다. 따라서, 전하에 의한 제 1 래치 회로(812)의 충전 및 방전은 생략될 수 있다. 더욱이, 비디오 신호(비디오 데이터)는 신호라인 구동기 회로에 입력되지 않는다. 이는 TGi동안 유지되는 비디오 신호가 신호라인들(S1 내지 Sn)로 출력되지 않으며 그 결과 비디오 신호가 오리지날로 입력될 필요가 없기 때문이다. 전하에 의하여 비디오 라인의 충전 및 방전이 비디오 신호의 입력을 중지함으로써 생략될 수 있기 때문에, 전력 소비는 감소될 수 있다. TGi동안, 전력 소비를 감소시키기 위한 전위가 비디오 라인에 입력될 수 있다. 따라서, 전력 소비가 감소될 수 있다. 게다가, 클록신호(S_CLK) 및 역 클록신호(S_SLKB)는 TGi동안 신호라인 구동기 회로에 입력되지 않는다. 예컨대, 클록신호(S_CLK) 및 역 클록신호(S_CLKB)사이에서 반전되는 고정 전위(하나는 H 레벨에 있고 다른 하나는 L 레벨에 있다)가 입력될 수 있다. 이는 전하에 의한 충전 및 방전이 고정 전위를 입력하는 경우에 수행되지 않고 전력 소비가 감소될 수 있기 때문이다. 더욱이, 래치 펄스는 TGi동안 신호라인 구동기 회로에 입력되지 않는다. 신호가 제 1 래치 회로(812)로부터 제 2 래치 회로(813) 로 전송되지 않기 때문에 전하에 의한 충전 및 방전이 생략될 수 있다. 따라서, 전력 소비가 감소될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로는 상기에 제한되지 않는다는 것을 주의한다. 다시 말해서, 신호는 신호가 하나의 프레임 기간내의 임의의 부프레임 기간에서 화소에 기록되는 신호 화소 행의 화소들에 대한 비디오 신호의 데이터가 여기에 이미 기록된 화소 행에 대한 신호의 데이터와 동일한 경우에 화소 행이 선택되지 않을때 화소 행에 기록되지 않는다. 따라서, 선행 행의 화소들로 입력된 신호가 신호라인에 입력되거나 또는 전력 소비를 감소시키기 위한 전위가 신호라인에 입력되는 구조가 사용될 수 있다.
따라서, 출력 제어 회로(814)가 반드시 제공될 필요가 없다. 그러나, 전력 소비가 선행 행의 화소에 입력된 신호를 출력함으로써 추가로 감소되기 때문에, 신호 데이터 홀딩의 시작을 트리거링하는 시작 펄스 신호(S_SP)의 시작의 펄스는 신호 기록이 제 1 래치 회로(812)에서 중지되는 화소 행에 대한 비디오 신호를 래칭하는 기간에서 중지되는 것이 바람직하다.
다시 말해서, 신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 래치 펄스의 입력이 중지된다. 다시 말해서, 래치 펄스는 도 92에 도시된 바와같이 TGi동안 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 신호가 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송되지 않기 때문에, 전하에 의한 충전 및 방전이 생략될 수 있다. 따라서, 전력 소비가 감소될 수 있다. 래치 펄스가 TGi동안 입력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송되지 않는다. 따라서, 비디오 신호의 데이터(3404)는 제 2 래치 회로(813)에서 유지된다. 그 다음에, 신호는 TGi + 1동안 신호라인들(S1 내지 Sn)으로 출력된다. 따라서, 전력 소비는 신호라인들(S1 내지 Sn)의 충전 및 방전이 다시 수행될 필요가 없기 때문에 감소될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 래치 펄스의 입력이 중지된다. 더욱이, 신호 데이터 홀딩의 시작을 트리거링하는 시작 펄스 신호(S_SP)의 펄스는 입력되는 것이 방지될 수 있다. 다시 말해서, 래치 펄스는 도 93에 도시된 바와같이 TGi동안 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 신호가 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송되지 않기 때문에, 전하에 의한 충전 및 방전이 생략될 수 있다. 따라서, 전력 소비가 감소될 수 있다. 래치 펄스가 TGi동안 입력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송되지 않는다. 따라서, 비디오 신호의 데이터(3404)는 제 2 래치 회로(813)에서 유지된다. 그 다음에, 신호는 TGi + 1동안 신호라인들(S1 내지 Sn)으로 출력된다. 따라서, 전력 소비는 신호라인들(S1 내지 Sn)의 충전 및 방전이 다시 수행될 필요가 없기 때문에 감소될 수 있다. 신호가 TGi동안 제 1래치 회로(812)로부터 제 2 래치회로(813)으로 전송되지 않기 때문에, 시작 펄스 신호(S_SP)의 펄스는 TGi동안 입력되지 않는다. 샘플링 펄스가 펄스 출력회로(811)로부터 출력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)에 유지되지 않는다. 따라서, 전하에 의한 제 1 래치 회로(812)의 충전 및 방전이 생략될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
다시 말해서, 신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 래치 펄스의 입력이 중지된다. 더욱이, 신호라인 구동기 회로에의 비디오 신호의 입력은 중지될 수 있다. 다시 말해서, 래치 펄스는 도 94에 도시된 바와같이 TGi동안 신호라인 구동기 회로에 입력되지 않는다. 신호가 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송되지 않기 때문에, 전하에 의한 충전 및 방전이 생략될 수 있다. 따라서, 전력 소비가 감소될 수 있다. 래치 펄스가 TGi동안 입력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송되지 않는다. 따라서, 비디오 신호의 데이터(3404)는 제 2 래치 회로(813)에서 유지된다. 그 다음에, 신호는 TGi + 1동안 신호라인들(S1 내지 Sn)로 출력된다. 따라서, 전력 소비는 신호라인들(S1 내지 Sn)의 충전 및 방전이 다시 수행될 필요가 없기 때문에 감소될 수 있다. TGi동안, 비디오 신호는 신호라인 구동기 회로에의 입력이 방지될 수 있다. 이는 TGi동안 유지되는 비디오 신호가 신호라인들(S1 내지 Sn)에 출력되지 않고 그 결과 비디오 신호가 오리지날로 입력될 필요가 없기 때문이다. 전하에 의한 비디오 라인의 충전 및 방전이 비디오 신호의 입력을 중지시킴으로써 생략될 수 있기 때문에 전력 소비가 감소된다. TGi동안, 전력 소비를 감소시키기 위한 전위는 비디오 라인에 입력되지 않을 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
다시 말해서, 신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 래치 펄스의 입력이 중지된다. 더욱이, 클럭신호(S_CLK), 역 클록 신호(S_SLKB) 등이 중지된다. 다시 말해서, 래치 펄스는 도 95에 도시된 바와같이 TGi동안 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 신호가 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송되지 않기 때문에, 전하에 의한 충전 및 방전이 생략될 수 있다. 따라서, 전력 소비가 감소될 수 있다. 래치 펄스가 TGi동안 입력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송되지 않는다. 따라서, 비디오 신호의 데이터(3404)는 제 2 래치 회로(813)에서 유지된다. 그 다음에, 신호는 TGi + 1동안 신호라인들(S1 내지 Sn)로 출력된다. 따라서, 전력 소비는 신호라인들(S1 내지 Sn)의 충전 및 방전이 다시 수행될 필요가 없기 때문에 감소될 수 있 다. TGi동안, 클록신호(S_CLK) 및 역 클록신호(S_CLKB)는 신호라인 구동기 회로에 입력되는 것이 방지된다. 예컨대, 클록 신호(S_CLK) 및 역 클록 신호(S_CLKB)사이에서 반전된 임의의 전위(하나는 H 레벨이고 다른 하나는 L 레벨이다). 이는 전하에 의한 충전 및 방전이 고정 전위를 입력하는 경우에 수행되지 않기 때문에 감소될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 래치 펄스의 입력이 중지된다. 더욱이, 신호 데이터 홀딩의 시작을 트리거링하는 시작 펄스 신호(S_SP)의 펄스는 입력되는 것이 방지될 수 있다. 더욱이, 신호라인 구동기 회로에의 비디오 신호의 입력이 중지된다. 다시 말해서, 래치 펄스는 도 96에 도시된 바와같이 TGi동안 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 신호가 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송되지 않기 때문에, 전하에 의한 충전 및 방전이 생략될 수 있다. 따라서, 전력 소비가 감소될 수 있다. 래치 펄스가 TGi동안 입력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송되지 않는다. 따라서, 비디오 신호의 데이터(3404)는 제 2 래치 회로(813)에서 유지된다. 그 다음에, 신호는 TGi + 1동안 신호라인들(S1 내지 Sn)로 출력된다. 따라서, 전력 소비는 신호라인들(S1 내지 Sn)의 충전 및 방전이 다시 수행될 필요가 없기 때문에 감소될 수 있다. 신호가 TGi동안 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송되지 않기 때문에 시작 펄스 신호(S_SP)의 펄스는 TGi동안 입력되지 않는다 . 샘플링 펄스가 펄스 출력 회로(811)로부터 출력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)에서 유지되지 않는다. 따라서, 전하에 의한 제 1 래치 회로(812)의 충전 및 방전은 생략될 수 있다. TGi동안, 비디오 신호(비디오 데이터)는 신호라인 구동기 회로에 입력되지 않는다. 이는 TGi동안 유지되는 비디오 신호가 신호라인들(S1 내지 Sn)로 출력되지 않으며 그 결과 비디오 신호가 오리지날로 입력될 필요가 없기 때문이다. 전하에 의한 비디오 라인의 충전 및 방전이 비디오 신호의 입력을 중지함으로써 생략될 수 있기 때문에, 전력 소비는 감소될 수 있다. TGi동안, 전력 소비를 감소시키기 위한 전위가 비디오 라인에 입력될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 래치 펄스의 입력이 중지된다. 더욱이, 신호 데이터 홀딩의 시작을 트리거링하는 시작 펄스 신호(S_SP)의 펄스는 입력이 방지될 수 있다. 더욱이, 클럭신호(S_CLK), 역 클록 신호(S_CLKB) 등의 입력이 중지된다. 다시 말해서, 래치 펄스는 도 97에 도시된 바와같이 TGi동안 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 신호가 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송 되지 않기 때문에, 전하에 의한 충전 및 방전이 생략될 수 있다. 따라서, 전력 소비가 감소될 수 있다. 래치 펄스가 TGi동안 입력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송되지 않는다. 따라서, 비디오 신호의 데이터(3404)는 제 2 래치 회로(813)에서 유지된다. 그 다음에, 신호는 TGi + 1동안 신호라인들(S1 내지 Sn)로 출력된다. 따라서, 전력 소비는 신호라인들(S1 내지 Sn)의 충전 및 방전이 다시 수행될 필요가 없기 때문에 감소될 수 있다. 신호가 TGi동안 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송되지 않기 때문에, 시작 펄스 신호(S_SP)의 펄스는 TGi동안 입력되지 않는다. 샘플링 펄스가 펄스 출력 회로(811)로부터 출력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)에서 유지되지 않는다. 따라서, 전하에 의한 제 1 래치 회로(812)의 충전 및 방전은 생략될 수 있다. TGi동안, 클록신호(S_CLK) 및 역 클록신호(S_CLKB)는 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 예컨대, 클록신호(S_CLK) 및 역 클록신호(S_CLKB)사이에서 반전되는 고정 전위(하나는 H 레벨에 있고 다른 하나는 L 레벨에 있다)가 입력될 수 있다. 이는 전하에 의한 충전 및 방전이 고정 전위를 입력하는 경우에 수행되지 않기 때문이다. 따라서, 전력 소비가 감소될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
다시 말해서, 신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 래치 펄스의 입력이 중지된다. 더욱이, 신호라인 구동기 회로에의 비디오 신호의 입력은 중지될 수 있다. 더욱이, 클럭신호(S_CLK), 역 클록 신호(S_CLKB) 등의 입력이 중지된다. 다시 말해서, 래치 펄스는 도 98에 도시된 바와같이 TGi동안 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 신호가 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송되지 않기 때문에, 전하에 의한 충전 및 방전이 생략될 수 있다. 따라서, 전력 소비가 감소될 수 있다. 래치 펄스가 TGi동안 입력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송되지 않는다. 따라서, 비디오 신호의 데이터(3404)는 제 2 래치 회로(813)에서 유지된다. 그 다음에, 신호는 TGi + 1동안 신호라인들(S1 내지 Sn)로 출력된다. 따라서, 전력 소비는 신호라인들(S1 내지 Sn)의 충전 및 방전이 다시 수행될 필요가 없기 때문에 감소될 수 있다. TGi동안, 비디오 신호(비디오 데이터)는 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 이는 TGi동안 유지되는 비디오 신호가 신호라인들(S1 내지 Sn)으로 출력되지 않고 그 결과 비디오 신호가 오리지날로 입력될 필요가 없기 때문이다. 전하에 의한 비디오 라인의 충전 및 방전이 비디오 신호의 입력을 중지시킴으로써 생략될 수 있기 때문에, 전력 소비가 감소될 수 있다. TGi동안, 전력 소비를 감소시키기 위한 전위가 비디오 라인에 입력될 수 있다. TGi동안, 클록신호(S_CLK) 및 역 클록신호(S_CLKB)는 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 예컨 대, 클록신호(S_CLK) 및 역 클록신호(S_CLKB)사이에서 반전되는 고정 전위(하나는 H 레벨에 있고 다른 하나는 L 레벨에 있다)가 입력될 수 있다. 이는 전하에 의한 충전 및 방전이 고정 전위를 입력하는 경우에 수행되지 않고 그 결과 전력 소비가 감소되기 때문이다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 래치 펄스의 입력이 중지된다. 더욱이, 신호 데이터 홀딩의 시작을 트리거링하는 시작 펄스 신호(S_SP)의 펄스는 입력이 방지될 수 있다. 더욱이, 신호라인 구동기 회로에의 비디오 신호의 입력은 중지될 수 있다. 더욱이, 클럭신호(S_CLK), 역 클록 신호(S_CLKB) 등의 입력이 중지된다. 다시 말해서, 래치 펄스는 도 99에 도시된 바와같이 TGi동안 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 신호가 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송되지 않기 때문에, 전하에 의한 충전 및 방전이 생략될 수 있다. 따라서, 전력 소비가 감소될 수 있다. 래치 펄스가 TGi동안 입력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송되지 않는다. 따라서, 비디오 신호의 데이터(3404)는 제 2 래치 회로(813)에서 유지된다. 그 다음에, 신호는 TGi + 1동안 신호라인들(S1 내지 Sn)로 출력된다. 따라서, 전력 소비는 신호라인들(S1 내지 Sn)의 충전 및 방전이 다시 수행될 필요가 없기 때문에 감소될 수 있다. 신호가 TGi동안 제 1 래치 회로(812)로부터 제 2 래치 회로(813)로 전송 되지 않기 때문에, 시작 펄스 신호(S_SP)의 펄스는 TGi동안 입력되지 않는다. 샘플링 펄스가 펄스 출력 회로(811)로부터 출력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)에서 유지되지 않는다. 따라서, 전하에 의한 제 1 래치 회로(812)의 충전 및 방전은 생략될 수 있다. TGi동안, 비디오 신호(비디오 데이터)는 신호라인 구동기 회로에 입력되지 않는다. 이는 TGi동안 유지되는 비디오 신호가 신호라인들(S1 내지 Sn)로 출력되지 않으며 그 결과 비디오 신호가 오리지날로 입력될 필요가 없기 때문이다. 전하에 의한 비디오 라인의 충전 및 방전이 비디오 신호의 입력을 중지함으로써 생략될 수 있기 때문에, 전력 소비는 감소될 수 있다. TGi동안, 전력 소비를 감소시키기 위한 전위가 비디오 라인에 입력될 수 있다. TGi동안, 클록신호(S_CLK) 및 역 클록신호(S_CLKB)는 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 예컨대, 클록신호(S_CLK) 및 역 클록신호(S_CLKB)사이에서 반전되는 고정 전위(하나는 H 레벨에 있고 다른 하나는 L 레벨에 있다)가 입력될 수 있다. 이는 전하에 의한 충전 및 방전이 고정 전위를 입력하는 경우에 수행되지 않기 때문이다. 따라서, 전력 소비가 감소될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 신호 데이터 홀딩의 시작을 트리거링하는 시작 펄스 시간(S_SP)의 펄스는 입력이 방지될 수 있다. 다시 말해서, 시작 펄스 신호(S_SP)의 펄스는 도 100에 도시된 바와같이 TGi동안 입력되지 않는다. 샘플링 펄스가 펄스 출력 회로(811)로부터 출력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)에서 유지되지 않는다. 따라서, 전하에 의한 제 1 래치 회로(812)의 충전 및 방전은 생략될 수 있다. 제 2 래치 회로(813)에 전송되는 신호의 데이터가 제 2 래치 회로(813)에서 오리지날로 유지된 데이터와 동일하기 때문에, 제 2래치 회로(813)의 충전 및 방전은 래치 펄스(3409)가 입력될때 거의 수행되지 않는다. 게다가, TGi + 1동안 신호라인들(S1 내지 Sn)으로 출력된 신호의 데이터가 TGi동안 신호라인들(S1 내지 Sn)으로 출력된 비디오 신호의 데이터(3404)이기 때문에, 전하에 의한 신호라인들(S1 내지 Sn)의 충전 및 방전이 거의 수행되지 않는다. 따라서, 전력 소비가 감소될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에, 이에 대한 설명은 생략된다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 신호 데이터 홀딩의 시작을 트거링하는 시작 펄스 시간(S_SP)의 펄스는 입력이 방지될 수 있다. 더욱이, 신호라인 구동기에의 비디오 신호의 입력이 중지된다. 다시 말해서, 시작 펄스 신호(S_SP)의 펄스는 도 101에 도시된 바와같이 TGi동안 입력되지 않는다. 샘플링 펄스가 펄스 출력 회로(811)로부터 출력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)에서 유지되지 않는다. 따라서, 전하에 의한 제 1 래치 회로(812)의 충전 및 방전은 생략될 수 있다. 제 2 래치 회로(813)에 전송되는 신호의 데이터가 제 2 래치 회로(813)에서 오리지날로 유지된 데이터와 동일하기 때문에, 제 2래치 회로(813)의 충전 및 방전은 래치 펄스(3409)가 입력될때 거의 수행되지 않는다. 게다가, TGi + 1동안 신호라인들(S1 내지 Sn)으로 출력된 신호의 데이터가 TGi동안 신호라인들(S1 내지 Sn)으로 출력된 비디오 신호의 데이터(3404)이기 때문에, 전하에 의한 신호라인들(S1 내지 Sn)의 충전 및 방전이 거의 수행되지 않는다. 따라서, 전력 소비가 감소될 수 있다. TGi동안, 비디오 신호(비디오 데이터)는 신호라인 구동기 회로에 입력되지 않는다. 이는 TGi동안 유지되는 비디오 신호가 신호라인들(S1 내지 Sn)로 출력되지 않으며 그 결과 비디오 신호가 오리지날로 입력될 필요가 없기 때문이다. 전하에 의한 비디오 라인의 충전 및 방전이 비디오 신호의 입력을 중지함으로써 생략될 수 있기 때문에, 전력 소비는 감소될 수 있다. TGi동안, 전력 소비를 감소시키기 위한 전위가 비디오 라인에 입력될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 신호 데이터 홀딩의 시작을 트리거링하는 시작 펄스 시간(S_SP)의 펄스는 입력이 방지될 수 있다. 더욱이, 클록신호(S_CLK), 역 클록신호(S_CLKB) 등의 입력이 중지된다. 다시 말해서, 시작 펄스 신호(S_SP)의 펄스는 도 102에 도시된 바와같이 TGi동안 입력되지 않는다. 샘플링 펄스가 펄스 출력 회로(811)로부터 출력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)에서 유지되지 않는다. 따라서, 전하에 의한 제 1 래치 회로(812)의 충전 및 방전은 생략될 수 있다. 제 2 래치 회로(813)에 전송되는 신호의 데이터가 제 2 래치 회로(813)에서 오리지날로 유지된 데이터와 동일하기 때문에, 제 2래치 회로(813)의 충전 및 방전은 래치 펄스(3409)가 입력될때 거의 수행되지 않는다. 게다가, TGi + 1동안 신호라인들(S1 내지 Sn)으로 출력된 신호의 데이터가 TGi동안 신호라인들(S1 내지 Sn)으로 출력된 비디오 신호의 데이터(3404)이기 때문에, 전하에 의한 신호라인들(S1 내지 Sn)의 충전 및 방전이 거의 수행되지 않는다. 따라서, 전력 소비가 감소될 수 있다. TGi동안, 클록신호(S_CLK) 및 역 클록신호(S_CLKB)는 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 예컨대, 클록신호(S_CLK) 및 역 클록신호(S_CLKB)사이에서 반전되는 고정 전위(하나는 H 레벨에 있고 다른 하나는 L 레벨에 있다)가 입력될 수 있다. 이는 전하에 의한 충전 및 방전이 고정 전위를 입력하는 경우에 수행되지 않기 때문이다. 따라서, 전력 소비가 감소될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
신호 기록이 중지되는 화소 행에 대한 비디오 신호가 직렬에서 병렬로 변환되는 기간에서, 신호 데이터 홀딩의 시작을 트리거링하는 시작 펄스 시간(S_SP)의 펄스는 입력이 방지될 수 있다. 더욱이, 신호라인 구동기에의 비디오 신호의 입력이 중지된다. 게다가, 클록신호(S_CLK), 역 클록신호(S_SLKB) 등의 입력이 중지된다. 다시 말해서, 시작 펄스 신호(S_SP)의 펄스는 도 103에 도시된 바와같이 TGi동안 입력되지 않는다. 샘플링 펄스가 펄스 출력 회로(811)로부터 출력되지 않기 때문에, 비디오 신호의 데이터(3405)는 제 1 래치 회로(812)에서 유지되지 않는다. 따라서, 전하에 의한 제 1 래치 회로(812)의 충전 및 방전은 생략될 수 있다. 제 2 래치 회로(813)에 전송되는 신호의 데이터가 제 2 래치 회로(813)에서 오리지날로 유지된 데이터와 동일하기 때문에, 제 2래치 회로(813)의 충전 및 방전은 래치 펄스(3409)가 입력될때 거의 수행되지 않는다. 게다가, TGi + 1동안 신호라인들(S1 내지 Sn)으로 출력된 신호의 데이터가 신호라인들(S1 내지 Sn)으로 출력된 비디오 신호의 데이터(3404)이기 때문에, 전하에 의한 신호라인들(S1 내지 Sn)의 충전 및 방전이 거의 수행되지 않는다. 따라서, 전력 소비가 감소될 수 있다. TGi동안, 비디오 신호(비디오 데이터)는 신호라인 구동기 회로에 입력되지 않는다. 이는 TGi동안 유지된 비디오 신호가 신호라인들(S1 내지 Sn)로 출력되지 않으며 그 결과 비디오 신호가 오리지날로 입력될 필요가 없기 때문이다. 전하에 의한 비디오 라인의 충전 및 방전이 비디오 신호의 입력을 중지함으로써 생략될 수 있기 때문에, 전력 소비는 감소될 수 있다. TGi동안, 전력 소비를 감소시키기 위한 전위가 비디오 라인에 입력될 수 있다. TGi동안, 클록신호(S_CLK) 및 역 클록신호(S_CLKB)는 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 예컨대, 클록신호(S_CLK) 및 역 클록신호(S_CLKB)사이에서 반전되는 고정 전위(하나는 H 레벨에 있고 다른 하나는 L 레벨에 있다)가 입력될 수 있다. 이는 전하에 의한 충전 및 방전이 고정 전위를 입력하는 경우에 수행되지 않기 때문이다. 따라서, 전력 소비가 감소될 수 있다. 다른 신호들이 도 34의 신호들과 유사하기 때문에 이에 대한 설명은 생략된다.
(실시예 모드 3)
다음으로, 도 4는 점 순차 디스플레이 장치의 개략도를 도시한다. 신호라인 구동기 회로(401)는 도 1의 디스플레이 장치의 신호라인 구동기 회로(101)에 대응한다. 다른 공통 컴포넌트들은 도 1의 컴포넌트들과 동일한 도면부호로 표시되며, 따라서 이에 대한 설명은 생략된다.
신호라인 구동기 회로(401)는 펄스 출력 회로(402), 스위치 그룹(403) 및 출력 제어 회로(404)를 포함한다.
클록신호(S_CLK), 역 클록신호(S_CLKB), 시작 펄스신호(S_SP)등이 펄스 출력 회로(402)에 입력된다. 그 다음에, 샘플링 펄스는 이들 신호들의 타이밍에 따라 출력된다.
펄스 출력 회로(402)로부터 출력된 샘플링 펄스는 스위치 그룹(403)에 입력된다. 비디오 신호(비디오 데이터)는 스위치 그룹(403)의 스위치들의 단자들의 각각의 단자에 입력되며, 각각의 다른 단자는 출력 제어회로(404)를 통해 신호라인들(S1 내지 Sn)의 각각의 라인에 접속된다. 스위치 그룹(403)에서, 각각의 스테이지들의 스위치들은 샘플링 펄스가 입력되는 시간에 따라 순차적으로 턴온된다.
출력 제어 신호(S_ENABLE)는 출력 제어 회로(404)에 입력된다. 그 다음에, 출력 제어 신호(S_ENABLE)는 출력 제어 회로(404)가 비디오 신호를 출력하던지 간에 출력 제어 신호의 레벨에 따라 결정된다. 비디오 신호가 출력 제어 회로(404)로부터 신호라인들(S1 내지 Sn)에 출력되지 않는 경우에 신호라인들(S1 내지 Sn)은 부동상태로 전환될 수 있으며, 미리 결정된 전위는 신호라인(S1 내지 Sn)에 출력되거나 또는 선행 행에서 화소들에 입력된 신호와 동일한 신호가 입력될 수 있다. 다시 말해서, 전력 소비를 감소시키기 위한 전위가 세팅될 수 있다. 전력 소비를 감소시키기 위하여, 전하에 의한 신호라인들의 충전 및 방전은 가급적 수행되지 않는다. 전위가 변화할때 전하에 의한 충전 및 방전이 수행되기 때문에, 전위는 가급적 변화하지 않는다.
출력 제어 신호는 신호가 한 프레임 기간내의 부프레임 기간에서 화소에 기록되는 단일 화소 행에 대한 비디오 신호의 데이터가 그에 이미 기록된 화소 행에 대한 비디오 신호의 데이터와 동일할 때 비디오 신호를 출력하지 않는 L 레벨의 신호이며, 출력 제어 신호는 화소 행에 대한 데이터의 임의의 한 부분이 다를때 비디오 신호를 출력하는 H 레벨의 신호이다.
선택적으로, 출력 제어 회로(404)가 제공되지 않는 구조가 사용될 수 있다. 이 경우에, 샘플링 스위치들을 순차적으로 선택하는 신호를 출력하기 위하여 입력된 시작 펄스 신호(S_SP)는 신호가 한 프레임 기간내의 임의의 부프레임 기간에서 화소에 기록되는 단일 화소 행에 대한 비디오 신호의 데이터가 그에 이미 기록된 화소 행에 대한 비디오 신호의 데이터와 동일한 경우에 스위치 그룹(403)에 입력되는 것이 방지된다. 그 다음에, 샘플링은 펄스 출력 회로(402)로부터 출력되지 않는다. 따라서, 스위치 그룹(403)은 턴온되지 않고 모든 스테이지에서 오프 상태가 된다. 따라서, 신호라인들(S1 내지 Sn)은 부동 상태로 될 수 있다. 이러한 방식에서, 스위치 그룹(403)에서 각 스테이지의 스위치를 턴온하는데 필요한 충전 및 방전은 생략될 수 있으며, 이에 따라 전소 소비가 감소될 수 있다. 더욱이, 이때에, 전력 소비가 감소될 수 있기 때문에 화소 행에 대한 비디오 신호의 데이터가 스위치 그룹(403)에 입력되는 것을 방지하는 것이 바람직하다.
여기서, 도 9a는 이러한 실시예 모드에서 점 순차 디스플레이 장치의 신호라인 구동기 회로(401)에 적용가능한 신호라인 구동기 회로의 예를 도시한다.
도 9a에 도시된 신호라인 구동기 회로는 펄스 출력 회로(901), 스위치 그룹(902) 및 출력 제어 회로(903)를 포함한다. 클록신호(S_CLK), 역 클록신호(S_CLKB) 및 시작 펄스 신호(S_SP)는 펄스 출력 회로(901)에 입력된다. 샘플링 펄스는 이들 신호들에 따라 순차적으로 출력된다.
펄스 출력 회로(901)로부터 출력된 샘플링 펄스는 스위치 그룹(902)에 입력되며, 비디오 신호(비디오 데이터)는 신호의 타이밍에 따라 출력 제어 회로(903)에 입력된다.
게다가, 출력 제어 신호(S_ENABLE)는 출력 제어 회로(903)에 입력되며, 이러한 신호는 비디오 신호가 신호라인들(S1 내지 Sn)에 출력되는지의 여부를 제어한다.
출력 제어 스위치(903)가 비디오 신호를 출력하지 않을때 신호라인들(S1 내지 Sn)은 부동상태로 될 수 있거나 또는 고정 전위가 세팅될 수 있다는 것에 주의한다. 고정 전위로서, 전력 소비를 감소시키기 위한 전위가 세팅될 수 있다.
출력 제어 신호(S_ENABLE)는 신호가 한 프레임 기간내의 임의의 부프레임 기간에서 화소에 기록되는 단일 화소 행에 대한 비디오 신호의 데이터가 마지막 부프 레임 기간에서 화소 행에 대한 비디오 신호의 데이터와 동일할 때 L 레벨에 있으며, 출력 제어 신호는 단일 행에 대한 데이터의 임의의 한 부분이 다를때 H 레벨에 있다는 것을 주의한다.
다시 말해서, 비디오 신호는 출력 제어 신호(S_ENABLE)가 L 레벨에 있을때 출력 제어 회로(903)로부터 출력되지 않고 비디오 신호는 출력 제어 신호(S_ENABLE)가 H 레벨에 있을때 출력 제어 회로(903)로부터 출력된다.
도 9b는 신호라인 구동기 회로의 상세한 구조를 도시한다. 더욱이, 신호라인 구동기 회로의 동작은 도 81의 타이밍도를 사용하여 설명된다.
다수의 출력 회로(911)는 플립-플롭 회로(FF)(914) 및 AND 게이트들(915)의 다수의 스테이지들을 포함하며, AND 게이트(915)의 두개의 입력 단자들은 인접 플립-플롭(FF)(914)의 출력 단자들에 접속된다. 다시 말해서, AND 게이트들(915)과 관련된 하나의 리던던트 플립-플롭 회로(FF)(914)는 각 스테이지들에 제공되며, 입력 플립-플롭(FF)(914)으로부터의 출력은 신호라인들(S1 내지 Sn)과 관련하여 제공된 각 스테이지의 AND 게이트(915)에 입력된다.
도 81에서 TGi -1, TGi, 및 TGi + 1는 임의 부프레임 기간에서 (i-1) 번째 행, i-번째 행, (i+1) 번째 행에서 화소들에 각각 입력된다. 그 다음에, 비디오 신호의 데이터(8106), 비디오 신호의 데이터(8105), 및 비디오 신호의 데이터(8104)는 TGi -1,TGi,및 TGi +1,에서 신호라인 구동기 회로에 각각 입력된다.
우선, TGi +1의 동작이 설명된다. 클록신호(S_CLK) 및 역 클록신호(S_CLKB)는 각각의 플립-플롭 회로(FF)(914)에 입력되며, 시작 펄스신호(S_SP)는 제 1 스테이지의 플립-플롭 회로(914)에 입력된다. 도 81에서, 펄스(8101)는 TGi +1의 시작 펄스 신호에 대응한다.
펄스(8101)는 다음 스테이지의 플립-플롭(914)에 입력될때 클록 신호의 펄스동안 지연된다. 따라서, 제 1스테이지의 AND 게이트(915)로부터의 출력, 즉 제 1 스테이지의 리던던트 플립-플롭 회로(914) 및 다음 스테이지의 플립-플롭 회로(914)로부터의 출력은 펄스(8102)와 같은 클럭 펄스에 대한 주파수이다. 펄스들(8102)은 샘플링 펄스 Samp.1로서 턴온 또는 턴오프될 스위치 그룹(912)의 제 1열의 화소에 대응하는 스위치를 제어한다. 유사하게, n-번째 열의 AND 게이트(915)로부터의 출력은 펄스(8103)와 같이 샘플링 펄스 Samp.n로서 턴온 또는 턴오프될 스위치 그룹(912)의 n-번째 열의 화소에 대응하는 스위치를 제어한다.
TGi +1에서, 비디오 신호의 데이터(8104)는 스위치 그룹(912)에 입력되며, 각각의 열의 화소에 대응하는 각각의 스테이지의 스위치는 샘플링 펄스가 입력되는 타이밍에 따라 턴온된다.
출력 제어 신호(S_ENABLE)는 출력 제어 회로(913)에 입력되며, 비디오 신호가 신호라인들(S1 내지 Sn)으로 출력되는지의 여부는 출력 제어 신호의 레벨에 의하여 제어된다.
출력 제어 신호(S_ENABLE)는 신호가 한 프레임 기간내의 임의의 부프레임 기간에서 화소에 기록되는 단일 화소 행에 대한 비디오 신호의 데이터가 마지막 부프 레임 기간에서 화소 행에 대한 비디오 신호의 데이터와 동일할 때 L 레벨에 있으며, 출력 제어 신호는 단일 행에 대한 데이터의 임의의 한 부분이 다를때 H 레벨에 있다는 것을 주의한다.
다시 말해서, 출력 제어 신호(S_ENABLE)가 L 레벨에 있을때 비디오 신호는 출력 제어 회로(913)의 각각의 스테이지에 제공된 아날로그 스위치가 턴오프되기 때문에 출력 제어 회로(913)로부터 출력되지 않으며, 출력 제어 신호(S_ENABLE)가 H 레벨에 있을때 비디오 신호는 각각의 스테이지에 제공된 아날로그 스위치가 턴온되기 때문에 출력 제어 회로(913)로부터 출력될 수 있다.
TGi +1에서, 출력 제어 신호(S_ENABLE)는 H 레벨의 신호이며, 따라서 출력 제어 회로의 각 스테이지에 있는 아날로그 스위치는 온상태에 있다. 따라서, 각각의 열에 대한 화소들에 대한 비디오 신호는 스위치 그룹(912)이 턴온되는 스테이지에 대응하는 신호라인에 입력된다.
도 81에서, 시작 펄스 신호(S_SP)는 TGi +1에서와 같이 TGi - 1동안 제 1 스테이지의 플립-플립 회로(914)에 입력된다는 것에 주의한다. 도 81에서, 펄스(8108)는 TGi -1의 시작 펄스 신호이다. 그 다음에, 비디오 신호의 데이터(8106)는 출력 제어 회로(913)로부터 출력된다.
그러나, 시작 펄스 신호는 도 81에서 TGi동안 입력되지 않는다. 따라서, 샘플링 펄스는 생성되지 않으며, 스위치 그룹(912)의 각각의 스테이지에 있는 스위치는 턴오프되고 턴온되지 않는다. 따라서, 비디오 신호의 데이터(8105)는 출력 제 어 회로(913)에 입력되지 않는다.
더욱이, 출력 제어 신호(S_ENABLE)는 L 레벨에 있다. 따라서, 출력 제어 회로(913)의 각 스테이지에 제공된 아날로그 스위치는 턴오프된다. 따라서, 신호라인들(S1 내지 Sn)은 부동 상태로 된다.
다시 말해서, i-번째 행의 화소에 입력된 신호의 데이터가 비디오 신호의 데이터(8105)와 동일하기 때문에, i-번째 행의 화소에의 신호 기록이 중지된다. 신호라인의 충전 및 방전 등은 전력 소비를 감소시키기 위하여 생략된다.
출력 제어 회로(913)가 반드시 제공될 필요가 없다는 것에 주의한다. 이는 시작 펄스 신호(S_SP)가 TGi동안에 입력되지 않고 이에 따라 스위치 그룹(912)의 각 스테이지에 있는 스위치가 턴온되지 않고 부동상태로 되기 때문이다.
더욱이, 신호 기록이 중지되는 화소 행의 비디오 신호는 신호라인 구동기 회로에 입력되는 것이 중지될 수 있다. 다시 말해서, 비디오 신호(비디오 데이터)는 도 82에 도시된 바와같이 TGi동안 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 더욱이, 전력 소비를 감소시키기 위한 전위는 TGi동안 입력될 수 있다. 다른 신호들이 도 81의 신호와 유사하기 때문에, 이에 대한 설명은 생략된다.
더욱이, 신호 기록이 중지되는 화소 행의 비디오 신호는 신호라인 구동기 회로에 입력되는 것이 중지될 수 있다. 다시 말해서, 클록 신호(S_CLK) 및 역 클록 신호(S_CLKB)는 도 83에 도시된 바와같이 TGi동안 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 다른 신호들이 도 81의 신호와 유사하기 때문에, 이에 대 한 설명은 생략된다.
더욱이, 신호 기록이 중지되는 화소 행의 비디오 신호는 라인 구동기 회로로의 비디오 신호, 클록 신호 등을 신호 입력을 중지시킬 수 있다. 다시 말해서, 클록 신호(S_CLK) 및 역 클록 신호(S_CLKB), 및 비디오 신호(비디오 데이터)는 도 84에 도시된 바와같이 TGi동안 신호라인 구동기 회로에 입력되는 것이 방지될 수 있다. 다른 신호들이 도 81의 신호와 유사하기 때문에, 이에 대한 설명은 생략된다.
본 발명의 디스플레이 장치에 적용가능한 신호라인 구동기 회로는 상기에 제한되지 않는다는 것을 주의한다. 다시 말해서, 신호는 신호가 하나의 프레임 기간내의 임의의 부프레임 기간에서 화소에 기록되는 화소 행의 화소들에 대한 비디오 신호의 데이터가 여기에 이미 기록된 화소 행에 대한 신호의 데이터와 동일한 경우에 화소 행이 선택되지 않을때 화소 행에 기록되지 않는다. 따라서, 선행 행의 화소들로 입력된 신호가 신호라인에 입력되거나 또는 전력 소비를 감소시키기 위한 전위가 신호라인에 입력되는 구조가 사용될 수 있다.
(실시예 모드 4)
이러한 실시예 모드에서는 실시예 모드 1 내지 3에 기술된 디스플레이 장치들의 주변 구동기 회로(예컨대, 스캔라인 구동기 회로 또는 신호라인 구동기 회로)에 적용가능한 다른 구조가 기술된다.
본 발명의 디스플레이 장치에 적용가능한 스캔라인 구동기 회로의 구조는 도 5a에 도시된다.
우선, 도 5a에 도시된 스캔라인 구동기 회로는 펄스 출력 회로(501) 및 버퍼 회로(502)를 포함한다. 클록신호(G_CLK), 역 클록신호(G_CLKB), 시작 펄스 신호(G_SP) 등은 펄스 출력 회로(501)에 입력된다. 그 다음에, 스캔 신호들(SC.1 내지 SC.m)는 이들 신호의 타이밍에 따라 출력 버퍼 회로(502)에 입력된다. 스캔신호들은 고전류 공급능력을 가진 화소 선택 신호들(G.1 내지 G.m)로 버퍼회로(502)에 의하여 변환되며 스캔라인(G1 내지 Gm)에 입력된다. 여기서, 출력 제어 신호(G_ENABLE)은 버퍼회로(502)에 입력된다. 그 다음에, 출력 제어 신호(G_ENABLE)는 신호 기록이 중지되는 화소 행의 스캔라인에 화소 선택 신호들(S.1 내지 G.m)중 하나의 신호의 입력을 중지시키기 위하여 제어를 수행한다.
더 상세한 구조 예가 도 5B에 도시된다.
펄스 출력회로(511)는 플립-플롭 회로(FF)(513)의 다수의 스테이지들 및 AND 게이트들(514)을 포함하며, AND 게이트(541)의 두개의 입력 단자들은 인접 플립-플롭 회로들(FF)(513)의 출력 단자들에 접속된다. 다시 말해서, AND 게이트(514)와 관련한 하나의 리던던트 플립-플롭 회로(FF)(513)는 각각의 스테이지에 제공되며, 인접 플립-플롭 회로들(FF)(513)로부터의 출력들은 스캔라인들(G1 내지 Gm)과 관련하여 제공된 각각의 스테이지들의 AND 게이트(514)에 입력된다.
클록신호(G_CLK) 및 역 클록신호(G_CLKB)는 각각의 플립-플롭 회로(FF)(513)에 입력되며, 시작 펄스 신호(G_SP)는 제 1 스테이지의 플립-플롭 회로(513)에 입력된다. 시작 펄스 신호는 다음 스테이지의 플립-플롭 회로(513)에 입력될때 클록 신호의 한 펄스동안 지연된다. 따라서, 제 1행의 AND 게이트(514)로부터의 펄스 출력, 즉 제 1스테이지의 리던던트 플립-플롭 회로(513) 및 다음 스테이지의 플립-플롭 회로(513)로부터의 출력들은 클록 신호의 한 펄스이다. 펄스는 제 1스테이지의 출력 제어 회로(512)에 대응하는 버퍼 회로(515)(BuF.)의 입력 단자에 스캔 신호(SC.1)로서 입력된다. 유사하게, i번째 행의 AND 게이트(514)로부터의 출력 및 m번째 행의 AND 게이트(514)로부터의 출력은 출력 제어 회로(512)의 각각의 스테이지의 버퍼 회로(515)의 입력 단자들의 각각의 단자에 스캔 신호들로서 각각 입력된다.
더욱이, 출력 제어 회로(512)의 각 스테이지에 있는 버퍼 회로(515)는 출력 제어 신호(G_ENABLE)이 입력되는 출력 제어 단자를 포함한다. 출력 제어 신호는 신호라인들(G.1 내지 G.m)에 입력되는 고전류 공급 능력을 가진 화소 선택 신호들(G.1 내지 G.m)으로 출력 제어 회로(512)에 의하여 변환된다. 여기서, 출력 제어 신호(G_ENABLE)는 출력 제어 회로(512)의 각 스테이지에 입력된다. 그 다음에, 출력 제어 신호(G_ENABLE)는 스캔라인들(SC.1 내지 SC.m)의 전류 공급능력을 개선함으로써 생성된 화소 선택 신호들(G.1 내지 G.m)가 출력 제어 회로(512)의 각 스테이지에 출력되던지간에 출력 제어 신호(G_ENABLE)에 따라 결정된다.
출력 제어 회로가 제공되는 버퍼 회로의 예가 도 5c에 도시되어 있다. p-채널 트랜지스터(521) 및 p-채널 트랜지스터(522), 및 n-채널 트랜지스터(523) 및 n-채널 트랜지스터(524)는 직렬로 접속된다. 고전력 공급전위 Vdd는 p-채널 트랜지스터(521)의 소스 단자에 세팅되며, 저전력 공급전위 Vss는 n-채널 트랜지스 터(524)의 소스 단자에 세팅된다. 출력 제어 신호(G_ENABLE)는 n-채널 트랜지스터(524)의 게이트 단자에 입력되며, 인버터(525)에 의하여 반전된 출력 제어 신호(G_ENABLE)는 p-채널 트랜지스터(521_의 게이트 단자에 입력된다. 더욱이, p-채널 트랜지스터(522) 및 n-채널 트랜지스터(523)의 게이트 단자들은 서로 접속되며, 여기에는 스캔신호(SC.1 내지 SC.m의 어느 하나)가 입력된다. 여기서, 출력 제어 신호(G_ENABLE)가 H레벨에 있을때 n-채널 트랜지스터(524) 및 p-채널 트랜지스터(521)가 턴온되기 때문에, 스캔신호(SC.1 내지 SC.m중 어느 하나)의 반전된 입력은 p-채널 트랜지스터(522) 또는 n-채널 트랜지스터(523)로부터 출력된다. 다른 한편으로, 출력 제어 신호(G_ENABLE)가 L 레벨에 있을때 n-채널 트랜지스터(524) 및 p-채널 트랜지스터(521)가 턴오프되기 때문에, 신호는 버퍼 회로로부터 출력되지 않으며 버퍼 회로에 접속된 스캔라인은 부동상태로 된다. 스캔신호들(SC.1 내지 SC.m) 및 화소 선택 신호들(G.1 내지 G.m)의 레벨은 도 5c의 경우에 반전된다는 것을 주의한다. 따라서, 홀수의 인버터들, 예컨대 하나의 인버터는 각각의 스테이지에 부가적으로 제공될 수 있다. 이러한 경우에, 부가적으로 제공된 인버터는 도 5c에 도시된 버퍼 회로의 입력 측면상에 베치될 수 있다. 이는 도 5c에 도시된 버퍼 회로의 출력 측면상에 배치될때 부가적으로 제공된 인버터의 입력이 부동상태로 되는 경우에 스캔라인에 대한 출력이 불안정하게 되기 때문이다.
더욱이, 본 발명의 디스플레이 장치에 적용가능한 다른 스캔라인 구동기 회로의 구조적 예가 기술된다.
우선, 도 7a에 도시된 스캔라인 구동기 회로는 펄스 출력 회로(701), 버퍼 회로(702) 및 출력 제어 회로(703)를 포함한다. 클록신호(G_CLK), 역 클록신호(G_CLKB), 시작 펄스 신호(G_SP) 등은 펄스 출력 회로(701)에 입력된다. 그 다음에, 스캔 신호들(SC.1 내지 SC.m)는 이들 신호의 타이밍에 따라 출력 버퍼 회로(702)에 입력된다. 스캔신호들은 출력 제어 회로(703)에 입력되는 고전류 공급능력을 가진 화소 선택 신호들(G.1 내지 G.m)로 버퍼회로(702)에 의하여 변환된다. 여기서, 출력 제어 신호(G_ENABLE)는 출력 제어 회로(703)에 입력된다. 그 다음에, 출력 제어 신호(G_ENABLE)는 신호 기록이 중지되는 화소 행의 스캔라인에 화소 선택 신호들(S.1 내지 G.m)중 하나의 신호의 출력을 중지시키기 위하여 제어를 수행한다.
더 상세한 구조적 예가 도 7b에 도시된다. 펄스 출력회로(711)는 플립-플롭 회로(FF)(714)의 다수의 스테이지들 및 AND 게이트들(715)을 포함하며, AND 게이트(715)의 두개의 입력 단자들은 인접 플립-플롭 회로들(FF)(714)의 출력 단자들에 접속된다. 다시 말해서, AND 게이트(715)와 관련한 하나의 리던던트 플립-플롭 회로(FF)(714)은 각각의 스테이지에 제공되며, 인접 플립-플롭 회로들(FF)(714)로부터의 출력들은 스캔라인들(G1 내지 Gm)에 제공된 각각의 스테이지의 AND 게이트(514)에 입력된다.
클록신호(G_CLK) 및 역 클록신호(G_CLKB)는 각각의 플립-플롭 회로(FF)(714)에 입력되며, 시작 펄스 신호(G_SP)는 제 1 스테이지의 플립-플롭 회로(714)에 입력된다. 시작 펄스 신호는 다음 스테이지의 플립-플롭 회로(714)에 입력될때 클록신호의 한 펄스동안 지연된다. 따라서, 제 1행의 AND 게이트(715)로부터의 펄스 출력, 즉 제 1스테이지의 리던던트 플립-플롭 회로(714) 및 다음 스테이지의 플립-플롭 회로(714)로부터의 출력들은 클록 신호의 한 펄스이다. 펄스는 버퍼 회로(712)의 제 1스테이지에 대응하는 버퍼 회로(Buf.)(716)의 입력 단자에 스캔 신호(SC.1)로서 입력된다. 유사하게, i번째 행의 AND 게이트(715)로부터의 출력 및 m번째 행의 AND 게이트(715)로부터의 출력은 버퍼회로(712)의 각각의 스테이지의 버퍼 회로(716)의 입력 단자들의 각각의 단자에 스캔 신호들로서 각각 입력된다.
버퍼 회로(712)의 각각의 스테이지들에 있는 버퍼 회로들(716) 및 이에 대응하는 스캔라인들(G1 내지 Gm)은 출력 제어 회로(713)의 각각의 스테이지들에 있는 스위치들(717)을 통해 서로 접속된다. 각각의 스위치(717)는 제어 단자를 포함하며, 출력 제어 신호(G_ENABLE)는 제어 단자에 입력된다. 그 다음에, 출력 제어 신호(G_ENABLE)는 스캔라인들(SC.1 내지 SC.m)의 전류 공급능력을 개선시킴으로써 생성된 화소 선택 신호들(G.1 내지 G.m)이 버퍼(712)의 각각의 스테이지들에 출력되던지간에 출력 제어 신호(G_ENABLE)에 따라 결정된다. 여기서, 예컨대, 화소 선택 신호(G.1)가 제 1스테이지의 버퍼 회로(716)로부터 출력될때 출력 제어 신호(G_ENABLE)가 L 레벨에 있는 경우에, 제 1 스테이지의 스위치(717)는 턴오프된다. 따라서, 제 1스테이지의 스위치(717)에 접속된 스캔라인(G1)은 부동상태로 된다. 다른 한편으로, 화소 선택 신호들(G.1 내지 G.m)의 펄스들이 모든 스테이지의 버퍼회로들(716)로부터 출력될때 출력 제어 신호(G_ENABLE)가 H 레벨에 있는 경우에, 모든 스테이지들의 스위치들(717)은 하나의 수직 기간동안 턴온된다. 따라서, 화소 선택 신호들(G.1 내지 G.m)은 스캔라인(G1 내지 Gm)에 순차적으로 입력된다.
선택적으로, 도 35a에 도시된 구조가 스캔라인 구동기 회로로서 사용될 수 있다.
스캔라인 선택 데이터는 디코더 회로(3501)에 입력되고, 데이터에 의하여 선택된 화소 행에 대응하는 펄스 신호가 출력된다. 그 다음에, 전류 공급능력이 버퍼 회로(3502)에 의하여 개선되는 신호는 화소 선택 신호로서 G1 내지 Gm중 어느 하나에 출력된다. 더 상세한 구조가 도 35b에 도시된다.
더 상세한 구조가 도 35b를 참조하여 기술된다. 여기서는 스캔라인 선택 데이터의 4개의 아이템들에 따라 16개의 스캔라인을 선택하는 경우와 관련된 예가 기술된다.
디코더 회로(3511)는 화소 행들을 선택하는 스캔라인들(G1 내지 G16)에 대응하게 제공된 AND 게이트(3513)를 포함한다. 더욱이, 스캔라인 선택 데이터의 4개의 아이템들, 즉 입력 1 내지 4는 디코더 회로(3511)에 입력된다. 각각의 AND 게이트(3513)는 입력 1 또는 이의 역 데이터, 입력 1 또는 이의 역 데이터, 입력 3 또는 이의 역 데이터 및 입력 4 또는 이의 역 데이터중 여러 결합을 선택한다. 이러한 방식에서, 16개의 스캔라인들(G1 내지 G16)은 4개의 입력들에 따라 임의적으로 선택될 수 있다.
본 발명의 디스플레이 장치의 스캔라인 구동기 회로가 앞서 기술된 구조에 제한되지 않는다는 것에 주의한다. 예컨대, 스캔라인 구동기 회로는 레벨 시프터를 포함할 수 있다. 레벨 시프터가 신호의 레벨을 시프트한다는 것에 주의한다.
예컨대, 도 11a의 구조에서, 펄스 출력회로(501)로부터의 출력은 레벨 시프 터(1101)에 입력되며, 레벨 시프터(1101)로부터의 출력은 버퍼 회로(502)에 입력되며, 화소 선택 신호는 버퍼 회로(502)로부터 스캔라인들(G1 내지 Gm)에 순차적으로 입력된다. 이러한 구조는 레벨 시프터(1101)가 도 5a의 구조에 추가된 구조이다. 더 상세한 사항은 도 5a의 설명을 참조한다.
더욱이, 도 11b의 구조에서, 펄스 출력회로(601)로부터의 출력은 출력 제어 회로(602)에 입력되며, 출력 제어 회로(602)의 출력은 레벨 시프터(1102)에 입력되며, 레벨 시프터(1102)로부터의 출력은 버퍼 회로(603)에 입력되며, 화소 선택 신호는 버퍼 회로(603)로부터 스캔라인들(G1 내지 Gm)에 순차적으로 입력된다. 이러한 구조는 레벨 시프터(1102)가 도 6a의 구조에 추가된 구조이다. 더 상세한 사항은 도 6a의 설명을 참조한다.
더욱이, 도 11c의 구조에서, 펄스 출력회로(701)로부터의 출력은 레벨 시프터(1103)에 입력되며, 레벨 시프터(1103)로부터의 출력은 버퍼 회로(702)에 입력되며, 버퍼 회로(702)로부터의 출력은 출력 제어 회로(703)에 입력되며, 화소 선택 신호는 출력 제어 회로(703)로부터 스캔라인들(G1 내지 Gm)에 순차적으로 입력된다. 이러한 구조는 레벨 시프터(1103)가 도 7a의 구조에 추가된 구조이다. 더 상세한 사항은 도 7a의 설명을 참조한다.
더욱이, 도 11d의 구조에서, 디코더 회로(3501)로부터의 출력은 레벨 시프터(1104)에 입력되며, 레벨 시프터(1104)로부터의 출력은 버퍼 회로(3502)에 입력되며, 화소 선택 신호는 버퍼 회로(3502)로부터 스캔라인들(G1 내지 Gm)에 순차적으로 입력된다. 이러한 구조는 레벨 시프터(1104)가 도 35a의 구조에 추가된 구조 이다. 더 상세한 사항은 도 35a의 설명을 참조한다.
앞서 기술된 바와같이, 다양한 구조들의 스캔라인 구동기 회로들은 본 발명의 디스플레이 장치에 적용될 수 있다. 다시 말해서, 스캔라인 구동기 회로는 화소 행에 입력될 신호가 화소 행에 이미 입력된 신호와 동일할 때 하나의 스캔라인에 접속된 화소 행이 선택되지 않는한 임의의 구조를 가질 수 있다. 다시 말해서, 화소 행에 접속된 스캔라인에 입력된 신호는 화소가 선택되지 않는 L 레벨의 신호일 수 있거나, 또는 스캔라인은 부동상태로 될 수 있다.
더욱이, 도 77a 및 도 77b는 본 발명의 라인 순차 디스플레이 장치에 적용가능한, 실시예 모드 2에 기술된 도 8의 구조와 다른 구조를 가진 신호라인 구동기 회로를 도시한다.
도 77a에 도시된 신호라인 구동기 회로는 펄스 출력 회로(7701), 출력 제어 회로(7702), 제 1래치 회로(7703), 및 제 2 래치 회로(7704)를 포함한다. 클록신호(S_CLK), 역 클록신호(S_CLKB), 시작 펄스신호(S_SP)등이 펄스 출력 회로(7701)에 입력된다. 샘플링 펄스는 이들 신호들의 타이밍에 따라 순차적으로 출력된다.
펄스 출력 회로(7701)로부터 출력된 샘플링 펄스는 출력 제어 회로(7702)에 입력된다. 출력 제어 신호(S_ENABLE)는 출력 제어 회로(7702)에 입력되며, 이러한 신호는 샘플링 펄스가 제 1 래치 회로(7703)에 입력되는지의 여부를 제어한다.
여기서, 출력 제어 신호(S_ENABLE)는 신호가 한 프레임 기간내의 임의의 부프레임 기간에서 화소에 기록되는 단일 화소 행에 대한 비디오 신호의 데이터가 마지막 부프레임 기간에서 화소 행에 대한 비디오 신호의 데이터와 동일할 때 L 레벨 에 있으며, 출력 제어 신호는 단일 행에 대한 데이터의 임의의 한 부분이 다를때 H 레벨에 있다.
그 다음에, 출력 제어 회로(7702)에 입력된 출력 제어 신호(S_ENABLE)가 H 레벨에 있을때 샘플링 펄스가 출력된다. 따라서 샘플링 펄스는 제 1 래치 회로(7703)에 입력되며, 비디오 신호(비디오 데이터)는 신호의 타이밍에 따라 제 1 래치 회로(7703)에서 유지된다. 비디오 신호의 데이터 홀딩이 제 1 래치 회로(7703)의 마지막 스테이지에서 완료될때, 래치 펄스(래치 펄스)는 수평 귀선기간에서 제 2래치 회로(7704)에 입력되며, 제 1 래치 회로(7703)에서 유지되는 비디오 신호는 제 2 래치 회로(7704)에 동시에 전송된다.
다른 한편으로, 샘플링 펄스는 출력 제어 신호(S_ENABLE)가 L레벨에 있을때 출력 제어 회로(7702)로부터 출력되지 않으며, 비디오 신호는 제 1 래치 회로(7703)에서 래치되지 않는다. 따라서, 전력 소비가 감소될 수 있다.
그 다음에, 제 2 래치 회로(7704)에 입력된 신호는 신호라인들(S1 내지 Sn)에 입력된다.
비디오 신호는 출력 제어 신호(S_ENABLE)가 L 레벨에 있을때 제 1 래치 회로(7703)에서 래치되지 않는다는 것에 주의한다. 따라서, 선행 행에 대한 비디오 신호는 계속해서 입력된다. 따라서, 제 1 래치 회로(7704)에서 유지되는 데이터는 선행 행에 대한 비디오 신호와 동일하다. 그러나, 신호는 화소가 스캔라인 구동기 회로에 의하여 선택되지 않기 때문에 이 시간에 화소에 기록되지 않는다. 따라서, 전력 소비가 감소될 수 있다. 더욱이, 각각의 신호라인이 미리 충전 및 방전되기 때문에, 제 2 래치 회로(7704)로부터 신호라인들(S1 내지 Sn)에의 신호 입력은 전력을 소비하지 않는다.
도 77b는 신호라인 구동기 회로의 더 상세한 구조를 도시한다.
펄스 출력 회로(7711)는 클록 신호(S_CLK), 역 클럭 신호(S_CLKB) 및 시작 펄스 신호(S_SP)가 입력되는 다수의 스테이지의 플립-플롭 회로들(FF)(7715)을 사용하여 형성된다. 샘플링 펄스는 이들 신호들의 타이밍에 따라 순차적으로 출력된다. 도 77b의 구조에서, 펄스 출력 회로(7711)는 시작 펄스 신호(S_SP)가 다음 스테이지의 플립-플롭 회로에 입력될때마다 시작 펄스 신호(S_SP)가 한 펄스동안 지연되는 구조를 가진 플립-플롭 회로(7715)로 형성되나, 도 52의 펄스 출력 회로(5211)의 구조와 같은 전술한 구조가 사용될 수 있다.
펄스 출력 회로(7711)로부터 출력된 샘플링 펄스는 출력 제어 회로(7712)에 입력된다. 더욱이, 출력 제어 회로(S_ENABLE)는 출력 제어 회로(7712)에 입력되며, 이러한 신호는 샘플링 펄스가 제 1 래치 회로(7713)에 입력되는지의 여부를 제어한다.
여기서, 출력 제어 신호(S_ENABLE)는 신호가 한 프레임 기간내의 임의의 부프레임 기간에서 화소에 기록되는 단일 화소 행에 대한 비디오 신호의 데이터가 마지막 부프레임 기간에서 화소 행에 대한 비디오 신호의 데이터와 동일할 때 L 레벨에 있으며, 출력 제어 신호는 단일 행에 대한 데이터의 임의의 한 부분이 다를때 H 레벨에 있다.
그 다음에, 출력 제어 회로(7712)에 입력된 출력 제어 신호(S_ENABLE)가 H 레벨에 있을때 샘플링 펄스가 출력된다. 따라서, 샘플링 펄스는 제 1 래치 회로(7713)의 각 스테이지의 LAT1에 입력되며, 비디오 신호(비디오 데이터)는 신호의 타이밍에 따라 제 1 래치 회로(7713)에서 유지된다. 비디오 신호의 데이터 홀딩이 제 1 래치 회로(7713)의 마지막 스테이지에서 완료될때, 래치 펄스(래치 펄스)는 수평 귀선기간에서 제 2래치 회로(7714)에 입력되며, 제 1 래치 회로(7713)에서 유지되는 비디오 신호는 제 2 래치 회로(7714)에 동시에 전송된다.
다른 한편으로, 샘플링 펄스는 출력 제어 신호(S_ENABLE)가 L레벨에 있을때 샘플링 펄스는 출력 제어 회로(7712)로부터 출력되지 않으며, 비디오 신호는 제 1 래치 회로(7713)에서 래치되지 않는다. 따라서, 전력 소비가 감소될 수 있다.
그 다음에, 제 2 래치 회로(7714)에 입력된 신호는 신호라인들(S1 내지 Sn)에 입력된다.
비디오 신호는 출력 제어 신호(S_ENABLE)가 L 레벨에 있을때 제 1 래치 회로(7713)에서 래치되지 않는다는 것에 주의한다. 따라서, 선행 행에 대한 비디오 신호는 계속해서 입력된다. 따라서, 제 1 래치 회로(7714)에서 유지되는 데이터는 선행 행에 대한 비디오 신호와 동일하다. 그러나, 신호는 화소가 스캔라인 구동기 회로에 의하여 선택되지 않기 때문에 이 시간에 화소에 기록되지 않는다. 따라서, 전력 소비가 감소될 수 있다. 더욱이, 각각의 신호라인이 미리 충전 및 방전되기 때문에, 제 2 래치 회로(7714)로부터 신호라인들(S1 내지 Sn)에의 신호 입력은 전력을 소비하지 않는다.
더욱이, 도 78a 및 도 78b는 본 발명의 점 순차 디스플레이 장치에 적용가능 한, 실시예 모드 3에 기술된 도 9의 구조와 다른 구조를 가진 신호라인 구동기 회로를 도시한다.
도 78a에 도시된 신호라인 구동기 회로는 펄스 출력 회로(7801), 출력 제어 회로(7802), 및 스위치 그룹(7803)을 포함한다. 클록신호(S_CLK), 역 클록신호(S_CLKB), 시작 펄스신호(S_SP)등이 펄스 출력 회로(7801)에 입력된다. 샘플링 펄스는 이들 신호들의 타이밍에 따라 순차적으로 출력된다.
펄스 출력 회로(7801)로부터 출력된 샘플링 펄스는 출력 제어 회로(7802)에 입력된다. 더욱이, 출력 제어 신호(S_ENABLE)는 출력 제어 회로(7802)에 입력되며, 이러한 신호는 샘플링 펄스가 제 1 래치 회로(7803)에 입력되는지의 여부를 제어한다.
여기서, 출력 제어 신호(S_ENABLE)는 신호가 한 프레임 기간내의 임의의 부프레임 기간에서 화소에 기록되는 단일 화소 행에 대한 비디오 신호의 데이터가 마지막 부프레임 기간에서 화소 행에 대한 비디오 신호의 데이터와 동일할 때 L 레벨에 있으며, 출력 제어 신호는 단일 행에 대한 데이터의 임의의 한 부분이 다를때 H 레벨에 있다.
그 다음에, 출력 제어 회로(7802)에 입력된 출력 제어 신호(S_ENABLE)가 H 레벨에 있을때 샘플링 펄스가 출력된다. 따라서 샘플링 펄스는 스위치 그룹(7803)에 입력된다. 신호의 타이밍에 따르면, 스위치 그룹(7803)의 각 스테이지의 스위치는 턴온된다. 스위치 그룹(7803의 마지막 스테이지로 스위칭될때, 단일 화소 행에 대한 비디오 신호는 신호라인들(S1 내지 Sm)에 출력된다.
다른 한편으로, 출력 제어 신호(S_ENABLE)가 L 레벨에 있을때, 샘플링 펄스는 출력 제어 회로(7802)로부터 출력되지 않으며, 스위치 그룹(7803)의 각각의 스테이지의 스위치는 턴온되지 않고 계속해서 턴오프를 유지한다. 따라서, 신호라인들(S1 내지 Sm)은 부동 상태로 되며 충전 및 방전되지 않는다. 따라서, 전력 소비가 감소될 수 있다.
도 78b는 신호라인 구동기 회로의 더 상세한 구조를 도시한다.
펄스 출력 회로(7811)는 클록 신호(S_CLK), 역 클럭 신호(S_CLKB) 및 시작 펄스 신호(S_SP)가 입력되는 다수의 스테이지의 플립-플롭 회로들(FF)(7814) 등을 사용하여 형성된다. 샘플링 펄스는 이들 신호들의 타이밍에 따라 순차적으로 출력된다. 도 78b의 구조에서, 펄스 출력 회로(7811)는 시작 펄스 신호(S_SP)가 다음 스테이지의 플립-플롭 회로에 입력될때마다 시작 펄스 신호(S_SP)가 한 펄스동안 지연되는 구조를 가진 플립-플롭 회로(7715)로 형성되나, 도52의 펄스 출력 회로(5211)의 구조와 같은 전술한 구조가 사용될 수 있다.
펄스 출력 회로(7811)로부터 출력된 샘플링 펄스는 출력 제어 회로(7812)에 입력된다. 더욱이, 출력 제어 회로(S_ENABLE)는 출력 제어 회로(7812)에 입력되며, 이러한 신호는 샘플링 펄스가 제 1 래치 회로(7813)에 입력되는지의 여부를 제어한다.
여기서, 출력 제어 신호(S_ENABLE)는 신호가 한 프레임 기간내의 임의의 부프레임 기간에서 화소에 기록되는 단일 화소 행에 대한 비디오 신호의 데이터가 마지막 부프레임 기간에서 화소 행에 대한 비디오 신호의 데이터와 동일할 때 L 레벨 에 있으며, 출력 제어 신호는 단일 행에 대한 데이터의 임의의 한 부분이 다를때 H 레벨에 있다.
그 다음에, 출력 제어 회로(7812)에 입력된 출력 제어 신호(S_ENABLE)가 H 레벨에 있을때 샘플링 펄스가 출력된다. 따라서, 샘플링 펄스는 스위치 그룹(7813)의 각 스테이지의 스위치를 턴온한다. 스위치 그룹들(7813)의 마지막 스테이지에 있는 스위치들이 턴온될때, 단일 화소 행에 대한 비디오 신호는 신호라인들(S1 내지 Sm)에 출력된다.
다른 한편으로, 출력 제어 신호(S_ENABLE)가 L 레벨에 있을때, 샘플링 펄스는 출력 제어 회로(7812)로부터 출력되지 않으며, 스위치 그룹(7813)의 각각의 스테이지의 스위치는 턴온되지 않고 계속해서 턴오프를 유지한다. 따라서, 신호라인들(S1 내지 Sm)은 부동 상태로 되며 충전 및 방전되지 않는다. 따라서, 전력 소비가 감소될 수 있다.
(실시예 모드 5)
본 실시예 모드에서는 실시예 모드 1에 기술된 디스플레이 장치에 적용가능한 화소 및 이의 구동 방법이 기술된다. 다시 말해서, 화소 및 시간 그레이 스케일 방법을 사용하여 화소를 구동하기 위한 방법이 기술된다.
실시예 모드 1의 디스플레이 장치에 적용가능한 화소 구조가 설명된다. EL 요소와 같은 자체 발광 디스플레이 요소는 도 10, 13, 15, 16, 17, 18, 19, 21, 47, 53, 및 67에 도시된 화소들에 대한 디스플레이 요소로서 적합하다. 이들 도면들의 각각이 단지 단일 화소만을 도시하나 복수의 화소가 디스플레이 장치의 화소 부에서 행 방향 및 열 방향에서 매트릭스로 배열된다는 것을 주의한다.
도 10에 도시된 화소는 구동기 트랜지스터(1001), 스위치 트랜지스터(1002), 커패시터 요소(1003), 디스플레이 요소(1004), 스캔라인(1005), 신호라인(1006), 및 전력 소스 라인(1007)을 포함한다. 스위치 트랜지스터(1002)의 게이트 단자는 스캔라인(1005)에 접속되며, 트랜지스터(1002)의 제 1 단자(소스 단자 및 드레인 단자중 하나)는 신호라인(1006)에 접속되며, 제 2 단자(소스 단자 및 드레인 단자의 다른 하나)는 구동기 트랜지스터(1001)의 게이트 단자에 접속된다. 게다가, 스위치 트랜지스터(1002)의 제 2단자는 커패시터 요소(1003)를 통해 전력 소스 라인(1007)에 접속된다. 게다가, 구동기 트랜지스터(1001)의 제 1단자(소스 단자 및 드레인 단자중 한 단자)는 전력 소스 라인(1007)에 접속되며, 구동 트랜지스터(1001)의 제 2 단자(소스 단자 및 드레인 단자중 다른 단자)는 디스플레이 요소(1004)의 제 1전극에 접속된다. 저전력 소스 전위는 디스플레이 요소(1004)의 제 2전극(1008)에 세팅된다. 저전력 소스 전위는 전력 소스 라인(1007)에 세팅된 고전력 소스 전위에 기초하며, 저전력 소스 전위 < 고전력 소스 전위의 관계를 만족하는 전위 등은 저전력 소스 전위로서 세팅될 수 있다. 디스플레이 요소(1004)가 고전력 소스 전위 및 저전력 소스 전위간의 전위차를 디스플레이 요소(1004)에 공급하고, 디스플레이 요소(1004)로 전류를 흐르게 함으로써 광을 방사하기 때문에, 각각의 전위는 고전력 소스 전위 및 저전력 전위간의 전위차가 디스플레이 요소(1004)의 순방향 임계전압과 동일하거나 또는 크게 되도록 세팅된다. 커패시터 요소(1003)가 구동기 트랜지스터(1001)의 게이트 커패시터로 대체되어 생략될 수 있다는 것에 주의한다. 구동기 트랜지스터(1001)의 게이트 커패시턴스는 소스 영역, 드레인 영역, LDD 영역 등이 게이트 전극과 중첩되거나 또는 채널 영역 및 게이트 전극사이에 형성될 수 있는 영역내에 형성될 수 있다.
화소가 스캔라인(1005)에 의하여 선택될때, 즉 스위치 트랜지스터(1002)가 온 상태에 있을때, 비디오 신호는 신호라인(1006)으로부터 화소로 입력된다. 그 다음에, 비디오 신호에 대응하는 전압에 대한 전하는 커패시터 요소(1003)내에 축적되며, 커패시터 요소(1003)는 전압을 유지한다. 이러한 전압은 구동기 트랜지스터(1001)의 게이트-소스 전압 Vgs에 대응하는, 구동기 트랜지스터(1001)의 제 1단자 및 게이트 단자간의 전압이다.
일반적으로, 트랜지스터의 동작영역은 선형영역 및 포화영역으로 분류될 수 있다. 경계는 드레인-소스 전압이 Vds로 표시되고 게이트-소스 전압이 Vgs로 표시되며 임계전압이 Vth로 표시되는 경우에 (Vgs-Vth)=Vds가 만족될때이다. (Vgs-Vth)>Vds를 만족하는 경우에, 트랜지스터는 선형영역에서 동작하며, 트랜지스터의 전류값은 Vds 및 Vgs의 크기에 따른다. 다른 한편으로, (Vgs-Vth)<Vds를 만족하는 경우에, 트랜지스터는 포화 영역에서 동작하며, 트랜지스터의 전류값은 Vds가 변화할지라도 거의 변화하지 않는다. 다시 말해서, 전류값은 Vgs의 크기에만 의존한다.
여기서, 전압 입력 전압 구동 방법의 경우에, 비디오 신호는 구동기 트랜지스터(1001)가 두가지 상태중 하나, 즉 턴온 상태 또는 턴오프 상태로 되도록 구동기 트랜지스터(1001)의 게이트 단자에 입력된다. 다시 말해서, 구동기 트랜지스 터(1001)는 선형 영역에서 동작된다.
따라서, 비디오 신호가 구동 트랜지스터(1001)를 턴온시키기 위한 신호일때, 전력 소스라인(1007)에 세팅된 전력 소스 전위 Vdd는 임의의 변화없이 디스플레이 요소(1004)의 제 1전극에 이상적으로 세팅된다.
다시 말해서, 이상적으로, 디스플레이 요소(1004)에 공급된 전압은 디스플레이 요소(1004)로부터 획득된 휘도가 일정하도록 일정하게 된다. 다수의 부프레임 기간들은 하나의 프레임 기간로 제공되며, 비디오 신호는 각각의 부프레임 기간에서 화소의 발광 및 비발광을 제어하기 위하여 각각의 부프레임 기간에서 화소에 기록되며, 이에 따라 그레이 스케일은 화소가 발광되는 전체 부프레임 기간들에 따라 표현된다.
다음으로, 도 13의 화소 구조가 설명된다. 도 13에 도시된 화소는 구동기 트랜지스터(1301), 스위치 트랜지스터(1302), 전류 제어 트랜지스터(1309), 커패시터 요소(1303), 디스플레이 요소(1304), 스캔라인(1305), 신호라인(1306), 및 전력 소스 라인(1307) 및 와이어(1310)을 포함한다. 스위치 트랜지스터(1302)의 게이트 단자는 스캔라인(1305)에 접속되며, 트랜지스터(1302)의 제 1 단자(소스 단자 및 드레인 단자중 하나)는 신호라인(1306)에 접속되며, 제 2 단자(소스 단자 및 드레인 단자의 다른 하나)는 구동기 트랜지스터(1301)의 게이트 단자에 접속된다. 게다가, 스위치 트랜지스터(1302)의 제 2단자는 커패시터 요소(1303)를 통해 전력 소스 라인(1307)에 접속된다. 게다가, 구동기 트랜지스터(1301)의 제 1단자(소스 단자 및 드레인 단자중 한 단자)는 전력 소스 라인(1307)에 접속되며, 구동 트랜지스 터(1301)의 제 2 단자(소스 단자 및 드레인 단자중 다른 단자)는 전류 제어 트랜지스터(1309)의 제 1단자(소스 단자 및 드레인 단자중 한 단자)에 접속된다. 전류 제어 트랜지스터(1309)의 제 2단자(소스 단자 및 드레인 단자중 한 단자)는 디스플레이 요소(1304)의 제 1전극에 접속되며, 트랜지스터(1309)의 게이트 단자는 와이어(1310)에 접속된다. 다시 말해서, 구동기 트랜지스터(1301) 및 전류 제어 트랜지스터(1309)는 직렬로 접속된다. 저전력 소스 전위는 디스플레이 요소(1304)의 제 2전극(1308)에 세팅된다. 저전력 소스 전위는 전력 소스 라인(1307)에 세팅된 고전력 소스 전위에 기초하며, 저전력 소스 전위 < 고전력 소스 전위의 관계를 만족하는 전위 및 예컨대 GND, OV 등은 저전력 소스 전위로서 세팅될 수 있다.
이러한 화소 구조에서, 전류 제어 트랜지스터(1309)는 화소가 발광될때 디스플레이 요소(1304)에 정전류를 공급하기 위하여 포화 영역에서 동작된다. 다시 말해서, 와이어(1310), 전력 소스 라인(1307), 및 제 2 전극(1308)의 전위들은 게이트-소스 전압 Vgs 및 드레인-소스 전압 Vds가 (Vgs-Vth)<Vds를 만족하도록 세팅된다. Vth는 전류 제어 트랜지스터(1309)의 임계전압을 나타낸다. 따라서, 이상적으로, 트랜지스터(1309)의 전류값은 Vds가 변화할때조차 거의 변화하지 않는다. 다시 말해서, 전류값은 Vgs의 크기에만 의존하며, 이에 따라 전류값은 전력 소스라인(1307) 및 와이어(1310)에 세팅된 전위들에 의하여 결정된다. 커패시터 요소(1303)는 구동기 트랜지스터(1301)의 게이트 커패시턴스에 대체됨으로서 제거될 수 있다.
화소가 스캔라인(1305)에 의하여 선택될때, 즉 스위치 트랜지스터(1302)가 온 상태에 있을때, 비디오 신호는 신호라인(1306)으로부터 화소로 입력된다. 그 다음에, 비디오 신호에 대응하는 전압에 대한 전하는 커패시터 요소(1303)내에 축적되며, 커패시터 요소(1303)는 전압을 유지한다. 이러한 전압은 구동 트랜지스터(1301)의 게이트-소스 전압 Vgs에 대응하는, 구동기 트랜지스터(1301)의 제 1단자 및 게이트 단자간의 전압이다.
그 다음에, 비디오 신호는 구동기 트랜지스터(1301)의 Vgs가 두가지 상태중 하나, 즉 턴온 상태 또는 턴오프 상태로 되도록 입력된다. 다시 말해서, 구동기 트랜지스터(1301)는 선형 영역에서 동작된다.
따라서, 비디오 신호가 구동 트랜지스터(1301)를 턴온시키기 위한 신호일때, 전력 소스라인(1307)에 세팅된 전력 소스 전위 Vdd는 임의의 변화없이 전류 제어 트랜지스터(1309)의 제 1단자에 이상적으로 세팅된다. 이때에, 전류 제어 트랜지스터(1309)의 제 1단자는 소스 단자이며, 디스플레이 요소(1304)에 공급된 전류는 와이어(1310) 및 전력 소스 라인(1307)에 의하여 세팅된 전류 제어 트랜지스터(1309)의 게이트-소스 전압에 의하여 결정된다.
다시 말해서, 이상적으로, 디스플레이 요소(1304)에 공급된 전류는 디스플레이 요소(1304)로부터 획득된 휘도가 일정하도록 일정하게 된다. 그 다음에, 다수의 부프레임 기간들은 하나의 프레임 기간에 제공되며, 비디오 신호는 각각의 부프레임 기간에서 화소의 발광 및 비발광을 제어하기 위하여 각각의 부프레임 기간에서 화소에 기록되며, 이에 따라 그레이 스케일은 화소가 발광되는 전체 부프레임 기간들에 따라 표현된다.
다음으로, 도 15의 화소 구조가 설명된다. 도 15에 도시된 화소는 구동기 트랜지스터(1501), 스위치 트랜지스터(1502), 커패시터 요소(1503), 디스플레이 요소(1504), 제 1스캔라인(1505), 신호라인(1506), 및 전력 소스 라인(1507), 정류기 요소(1509) 및 제 2 스캔라인(1510)을 포함한다. 스위치 트랜지스터(1502)의 게이트 단자는 제 1스캔라인(1505)에 접속되며, 트랜지스터(1502)의 제 1 단자(소스 단자 및 드레인 단자중 하나)는 신호라인(1506)에 접속되며, 제 2 단자(소스 단자 및 드레인 단자의 다른 하나)는 구동기 트랜지스터(1501)의 게이트 단자에 접속된다. 게다가, 구동기 트랜지스터(1501)의 게이트 단자는 정류기 요소(1509)를 통해 제 2스캔라인(1510)에 접속된다. 스위치 트랜지스터(1502)의 제 2단자는 커패시터 요소(1503)를 통해 전력 소스 라인(1507)에 접속된다. 더욱이, 구동 트랜지스터(1501))의 제 1단자(소스 단자 및 드레인 단자중 한 단자)는 전력 소스 라인(1507)에 접속되며, 구동 트랜지스터(1501)의 제 2 단자(소스 단자 및 드레인 단자중 다른 단자)는 디스플레이 요소(1504)의 제 1전극에 접속된다. 저전력 소스 전위는 디스플레이 요소(1504)의 제 2전극(1508)에 세팅된다. 저전력 소스 전위는 전력 소스 라인(1507)에 세팅된 고전력 소스 전위에 기초하며, 저전력 소스 전위 < 고전력 소스 전위의 관계를 만족하는 전위 및 예컨대 GND, OV 등은 저전력 소스 전위로서 세팅될 수 있다. 디스플레이 요소(1504)가 고전력 소스 전위 및 저전력 소스 전위간의 전위차를 디스플레이 요소(1504)에 공급하고, 디스플레이 요소(1504)로 전류를 흐르게 함으로써 광을 방사하기 때문에, 각각의 전위는 고전력 소스 전위 및 저전력 전위간의 전위차가 디스플레이 요소(1504)의 순방향 임계전압과 동일 하거나 또는 크게 되도록 세팅된다. 커패시터 요소(1503)가 구동기 트랜지스터(1501)의 게이트 커패시터로 대체되어 생략될 수 있다는 것에 주의한다.
화소 구조는 정류기 요소(1509) 및 제 2 스캔라인(1510)이 도 10의 화소에 추가된 구조이다. 따라서, 구동기 트랜지스터(1501), 스위치 트랜지스터(1502), 커패시터 요소(1503), 디스플레이 요소(1504), 제 1스캔라인(1505), 신호라인(1506), 및 전력 소스 라인(1507)는 도 10에서 구동 트랜지스터(1001), 스위치 트랜지스터(1002), 커패시터 요소(1003), 디스플레이 요소(1004), 스캔라인(1005), 신호라인(1006), 및 화소의 전력 소스 라인(1007)에 대응한다. 와이어 동작 및 광 방사 동작은 유사하며, 따라서 이에 대한 설명은 여기서 생략된다.
각각의 동작이 설명된다. 소거 동작시에, H-레벨 신호는 제 2 스캔라인(1510)에 입력된다. 그 다음에, 전류는 정류기 요소(1509)로 흐르며, 커패시터 요소(1503)에 의하여 유지되는 구동기 트랜지스터(1501)의 게이트 전위는 임의의 전위로 세팅될 수 있다. 다시 말해서, 구동기 트랜지스터(1501)의 게이트 단자의 전위는 임의의 전위로 세팅될 수 있으며, 구동기 트랜지스터(1501)는 화소에 기록된 비디오 신호와 무관하게 턴오프되도록 할 수 있다.
다이오드-접속 트랜지스터는 정류기 요소(1509)로서 사용될 수 있다. 게다가, PN-접합 또는 PIN-접합 다이오드, 쇼트키 다이오드, 탄소 나노튜브로 형성된 다이오드 등은 다이오드-접속 트랜지스터 대신에 사용될 수 있다. 다이오드-접속 n-채널 트랜지스터를 적용하는 경우가 도 16에 도시된다. 다이오드-접속 트랜지스터(1601)의 제 1단자(소스 단자 및 드레인 단자중 한 단자)는 구동 트랜지스 터(1501)의 게이트 단자에 접속되며, 트랜지스터(1601)의 제 2단자(소스 단자 및 드레인 단자의 다른 단자)는 게이트 단자 및 제 2 스캔라인(1510)에 접속된다. 그 다음에, 전류는 다이오드-접속 트랜지스터(1601)의 게이트 단자 및 소스 단자가 접속되기 때문에 제 2스캔라인(1510)이 L 레벨에 있을때 흐르지 않는 반면에, 다이오드-접속 트랜지스터(1601)의 제 2단자가 드레인 단자이기 때문에 H 레벨 신호가 제 2스캔라인(1510)에 입력될때 전류가 흐른다. 따라서, 다이오드-접속 트랜지스터(1601)는 정류 동작을 여기시킨다.
더욱이, 다이오드-접속 p-채널 트랜지스터를 적용하는 경우가 도 17에 도시된다. 다이오드-접속 트랜지스터(1701)의 제 1단자(소스 단자 및 드레인 단자중 한 단자)는 제 2 스캔라인(1510)에 접속된다. 더욱이, 다이오드-접속 트랜지스터(1701)의 제 2단자(소스 단자 및 드레인 단자중 한 단자)는 그의 게이트 단자 및 구동 트랜지스터(1501)의 게이트 단자에 접속된다. 그 다음에 전류는 다이오드-접속 트랜지스터(1701)의 게이트 단자 및 소스 단자가 접속되기 때문에 제 2스캔라인(1510)이 L 레벨에 있을때 흐르지 않는 반면에, 다이오드-접속 트랜지스터(1701)의 제 2단자가 드레인 단자이기 때문에 H 레벨 신호가 제 2스캔라인(1510)에 입력될때 전류가 흐른다. 따라서, 다이오드-접속 트랜지스터(1701)는 정류 동작을 여기시킨다. 제 2스캔라인(1510)에 입력될 L-레벨 신호는 비발광을 위한 비디오 신호가 화소에 기록될때 전류가 정류기 요소(1509), 다이오드-접속 트랜지스터(1601) 및 다이오드-접속 트랜지스터(1701)에 흐르도록 하는 전위를 가지도록 세팅된다. 더욱이, 제 2스캔라인(1510)에 입력될 H-레벨 신호는 구동기 트랜지스터(1501)를 턴오프하기 위한 전위가 화소에 기록될 비디오 신호와 무관하게 게이트 단자에 세팅될 수 있는 전위를 가지도록 세팅된다.
더욱이, 소거 트랜지스터는 화소에 기록되는 신호를 소거하기 위하여 제공될 수 있다. 도 18에 도시된 화소는 소거 트랜지스터(1809) 및 제 2 스캔라인(1810)이 도 10의 화소에 추가된 구조를 가진다. 따라서, 구동기 트랜지스터(1801), 스위치 트랜지스터(1802), 커패시터 요소(1803), 디스플레이 요소(1804), 제 1스캔라인(1805), 신호라인(1806), 및 전력 소스 라인(1807)는 도 10에서 구동 트랜지스터(1001), 스위치 트랜지스터(1002), 커패시터 요소(1003), 디스플레이 요소(1004), 스캔라인(1005), 신호라인(1006), 및 화소의 전력 소스 라인(1007)에 대응한다. 기록 동작 및 광 방사 동작이 유사하기 때문에, 이에 대한 설명은 생략된다.
소거 동작 설명된다. 소거 동작시에, H-레벨 신호는 제 2 스캔라인(18510)에 입력된다. 그 다음에, 소거 트랜지스터(1809)는 턴온되며, 구동기 트랜지스터(1801)의 게이트 단자 및 제 1단자의 전위들은 동일하다. 다시 말해서, 구동기 트랜지스터(1801)의 게이트-소스 전압은 0V일 수 있다. 제 2스캔라인(1810)의 H 레벨의 전위는 소스 트랜지스터(1809)의 임계 전압 Vth 만큼 전력 소스 라인(1807)의 전위보다 높다는 것에 주의한다. 이러한 방식에서, 구동기 트랜지스터는 턴오프될 수 있다.
더욱이, 정류기 요소 및 소거 트랜지스터는 도 13에 도시된 화소 구조에 적용될 수 있다. 예로서, 정류가 요소가 도 13에 추가된 구조가 도19에 도시된다. 도 19의 구조에서, 구동기 트랜지스터(1301)의 게이트 단자는 정류기 요소(1901)를 통해 제 2 스캔라인(1902)에 접속된다. 기록동작 및 광 소거동작이 도 13의 설명과 유사하기 때문에, 이에 대한 설명은 생략된다.
소거 동작이 설명된다. 소거 동작시에, H-레벨 신호는 제 2 스캔라인(1902)에 입력된다. 그 다음에, 전류는 정류기 요소(1501)로 흐르며, 커패시터 요소(1303)에 의하여 유지되는 구동기 트랜지스터(1301)의 게이트 전위는 임의의 전위로 세팅될 수 있다. 다시 말해서, 구동기 트랜지스터(1301)의 게이트 단자의 전위는 임의의 전위로 세팅될 수 있으며, 구동기 트랜지스터(1301)는 화소에 기록된 비디오 신호와 무관하게 턴오프되도록 할 수 있다. 이러한 방식에서, 화소는 비발광 상태로 되도록 할 수 있다. 다이오드-접속 n-채널 트랜지스터 또는 다이오드-접속 p-채널 트랜지스터는 정류기 요소(1901)로서 사용될 수 있다.
제 2스캔라인을 제공하고 도 15 내지 도 19에 도시된 제 2스캔라인을 선택함으로써 구동기 트랜지스터의 게이트 단자에 비발광상태로 화소를 전환시키는 신호를 입력하는 경우에, 도 74에 도시된 디스플레이 장치의 구조가 사용될 수 있다.
디스플레이 장치는 신호라인 구동기 회로(7401), 제 1스캔라인 구동기 회로(7402), 제 2스캔라인 구동기 회로(7405), 및 화소부(7403)을 포함한다. 더욱이, 복수의 화소들(7404)은 신호라인 구동기 회로(7401)로부터 열 방향으로 연장된 신호라인(S1 내지 Sn) 및 제 1스캔라인 구동기 회로(7402) 및 제 2 스캔라인 구동기 회로(7405)로부터 행방향으로 연장된 제 1 스캔라인들(G1 내지 Gm) 및 제 2스캔라인(R1 내지 Rm)과 관련한 화소부(7403)에 매트릭스로 제공된다.
클록신호(G_CLK), 역 클록신호(G_CLKB) 및 시작 펄스신호(G_SP)와 같은 신호들은 제 1스캔라인 구동기 회로(7402)에 입력된다. 신호는 이들 신호들에 따라 선택된 화소 행의 제 1스캔라인 Gi(제 1 스캔라인들(G1 내지 Gm)중 어느 하나)에 출력된다. 그 다음에, 신호 기록이 수행되는 화소 행이 선택된다.
더욱이, 클록신호(R_CLK), 역 클록신호(R_CLKB) 및 시작 펄스신호(R_SP)와 같은 신호들은 제 2스캔라인 구동기 회로(7405)에 입력된다. 신호는 이들 신호들에 따라 선택된 화소 행의 제 2스캔라인 Ri(제 2 스캔라인들(R1 내지 Rm)중 어느 하나)에 출력된다. 그 다음에, 신호 소거가 수행되는 화소 행이 선택된다.
클록신호(S_CLK), 역 클록신호(S_CLKB), 시작 펄스신호(S_SP), 및 비디오 신호(디지털 비디오 데이터)와 같은 신호들은 신호라인 구동기 회로(7401)에 입력된다. 이들 신호들에 따라 , 각각의 열의 화소에 대응하는 비디오 신호는 신호라인들(S1 내지 Sn)의 각각에 출력된다.
따라서, 신호라인들(S1 내지 Sn)에 입력된 비디오 신호는 제 1스캔라인(Gi)(스캔라인들(G1 내지 Gm)중 어느 하나)에 입력된 신호에 의하여 선택된 화소 행의 각 열에 있는 화소(7404)에 기록된다. 각각의 화소 행은 제 1 스캔라인들(G1 내지 Gm)의 각각에 의하여 선택되며, 각각의 화소(7404)에 대응하는 비디오 신호는 모든 화소들(7404)에 기록된다. 각각의 화소(7404)는 임의의 기간동안 기록된 비디오 신호의 데이터를 유지한다. 그 다음에, 각각의 화소(7404)는 임의의 기간동안 비디오 신호의 데이터를 홀딩함으로써 발광 또는 비발광 상태를 유지할 수 있다.
여기에서, 본 실시예 모드의 디스플레이 장치는 각각의 화소(7404)의 발광 및 비발광이 각각의 화소(7404)에 기록된 신호 데이터에 의하여 제어되고 그레이 스케일이 발광시간의 길이로 표현되는 시간 그레이 스케일 방법을 사용하는 디스플레이이다. 하나의 디스플레이 영역의 영상을 디스플레이하는 기간은 하나의 프레임 기간로서 언급되며, 본 발명의 디스플레이 장치는 하나의 프레임 기간내에서 다수의 부프레임들을 포함한다. 이러한 하나의 프레임 기간내에서 각각의 부프레임 기간의 길이는 대략 동일하거나 또는 다를 수 있다. 다시 말해서, 각각의 화소(7404)의 발광 및 비발광은 하나의 프레임 기간내의 각각의 부프레임 기간에서 제어되며, 그레이 스케일은 각각의 화소(7404)의 전체 발광시간의 차이로 표현된다.
더욱이, 본 발명의 디스플레이 장치는 신호라인 구동기 회로(7401), 제 1스캔라인 구동기 회로(7402) 및 제 2스캔라인 구동기 회로(7405)의 출력 제어 회로들을 포함한다. 다시 말해서, 제 1스캔라인 구동기 회로(7401) 또는 제 2스캔라인 구동기 회로(7405)의 출력 제어 회로는 신호 기록 또는 소거가 하나의 프레임 기간내의 임의의 부프레임 기간에서 화소에서 수행되는 단일 화소 행에 대한 비디오 신호의 데이터가 화소 행에 이미 기록된 단일 행에 대한 비디오 신호의 데이터와 동일할 때 화소 행을 선택하는 신호를 출력하지 않는다. 다시 말해서, 화소 행을 선택하지 않는 L 신호는 화소 행의 스캔라인에 입력되거나, 또는 화소 행의 스캔라인은 부동상태로 된다. 더욱이, 신호라인 구동기 회로(7401)의 출력 제어 회로는 비디오 신호를 출력하지 않는다. 신호라인 구동기 회로(7401)로부터의 출력은 화소 를 발광상태로 전환하는 신호일 수 있거나 또는 화소를 비발광 상태로 전환하는 신호일 수 있다. 이와같이 가능한 적은 전력을 소비하는 신호가 입력될 수 있다. 선택적으로, 신호라인들(S1 내지 Sn)은 부동상태로 될 수 있다.
따라서, 임의의 화소 행에 중점을 둔 이러한 실시예 모드의 디스플레이 장치에 따르면, 화소 행에 이미 입력된 신호가 입력될 신호와 동일할 때 신호는 화소 행으로 입력되는 것이 방지될 수 있다. 따라서, 스캔라인 및 신호라인의 충전 및 방전의 횟수가 감소될 수 있어서 그 결과 소비 전력은 감소될 수 있다.
도 21의 화소 구조의 경우에, 화소는 정류기 요소를 제공하지 않고 비발광 상태로 전환되도록 할 수 있다. 예컨대, 도 13의 화소 구조에서, 제 2 스캔라인(2101)은 와이어(1310) 대신에 제공되며, 전류 제어 트랜지스터(1309)의 게이트 단자는 제 2스캔라인(2101)에 접속된다. 화소가 화소에 기록된 비디오 신호와 무관하게 비발광 상태로 전환되도록 하기 위하여, H-레벨 신호는 제 2 스캔라인(2101)에 입력된다. 그 다음에, 현재의 제어 트랜지스터(1309)는 턴오프되며, 따라서 화소는 화소에 기록된 비디오 신호와 무관하게 비발광 상태로 될 수 있다. 화소가 비발광 상태로 전환되도록 하는 것을 제외하고 제 2 스캔라인(2101)에 일정 전위가 세팅되며 전류 제어 트랜지스터(1309)로 흐르는 전류는 비발광 상태로 될 수 있다는 것에 주의한다.
다음으로, 도 47의 화소가 설명된다. 도 47의 화소는 전류 소스 회로(4701), 스위치(4702), 디스플레이 요소(4703), 신호 홀딩 수단(4704) 및 전력 소스 라인(4705)을 포함한다.
디스플레이 요소(4703)의 화소전극은 스위치(4702) 및 전류 소스 회로(4701)를 통해 전력 소스 라인(4705)에 접속된다.
화소의 발광 및 비발광을 제어하는 신호는 신호를 홀딩하는 신호 홀딩 수단(4704)에 입력된다는 것을 주의한다. 그 다음에, 스위치(4702)는 이러한 신호에 의하여 턴온 또는 턴오프되도록 제어된다.
더욱이, 디스플레이 요소(4703)의 반대 전극(4706) 및 전력 소스 라인(4705)에 세팅된 전위는 전류 소스 회로(4701)에 프로그래밍된 전류값을 가진 전류를 공급할 수 있도록 세팅된다.
화소 구조에 따르면, 정전류는 전류 소스 회로(4701)에 정전류값을 프로그래밍함으로써 디스플레이 요소(4703)에 연속적으로 공급될 수 있다. 따라서, 각각의 화소의 광 방사의 변형들은 개선될 수 있다. 더욱이, 디스플레이 요소(4703)의 전류-전압 특성이 온도 변화로 인하여 변화할지라도 정전류가 공급될 수 있다. 따라서, 온도 변화와 연관된 디스플레이 요소(4703)의 휘도 변화는 억제될 수 있다.
더욱이, 디스플레이 요소(4703)는 시간 지남에 따라 저하되며, 전류-전압 특성이 변화한다. 그러나, 정전류가 화소 구조에 공급되기 때문에, 시간에 따라 악화되는 디스플레이 요소(4703)의 휘도의 변화는 억제될 수 있다. 더욱이, 만일 시간에 따른 악화가 진행하면, 전류-휘도 특성이 변화한다. 다시 말해서, 동일한 전류값을 가진 전류가 흐르도록 할때조차, 악화된 디스플레이 요소(4703)의 휘도는 악화되지 않는 디스플레이 요소(4703)의 휘도보다 낮다. 따라서, 이러한 화소에서, 시간에 따라 악화되는 휘도의 감소는 시간의 변화에 따라 전류 소스 회 로(4701)에 전류값을 프로그래밍함으로써 억제될 수 있다.
도 47의 화소의 기본 구조의 예는 도 53에 도시된다. 화소는 구동기 트랜지스터(5301), 스위치 트랜지스터(5302), 커패시터 요소(5303), 디스플레이 요소(5304), 스캔라인(5305), 신호라인(5306), 전력 소스 라인(5307) 및 전류 소스 회로(5309)를 포함한다.
스위치 트랜지스터(5302)의 게이트 단자는 스캔라인(5305)에 접속되며, 트랜지스터(5302)의 제 1단자(소스 단자 및 드레인 단자중 한 단자)는 신호라인(5306)에 접속되며, 트랜지스터(5302)의 제 2단자(소스 단자 및 드레인 단자중 한 단자)는 구동기 트랜지스터(5301)의 게이트 단자에 접속된다. 더욱이, 스위치 트랜지스터(5302)의 제 2단자(소스 단자 및 드레인 단자의 다른 단자)는 커패시터 요소(5303)를 통해 전력 소스 라인(5307)에 접속된다. 게다가, 구동기 트랜지스터(5301)의 게이트 단자(소스 단자 및 드레인 단자중 한 단자)는 전류 소스 회로(5309)를 통해 전력 소스라인(5307)에 접속되며, 트랜지스터(5301)의 제 2단자(소스 단자 및 드레인 단자의 다른 단자)는 디스플레이 요소(5304)의 제 1전극에 접속된다. 저전력 소스 전위는 디스플레이 요소(5304)의 제 2전극(5308)에 세팅된다. 저전력 소스 전위는 전력 소스 라인(5307)에 세팅된 고전력 소스 전위에 기초하며, 저전력 소스 전위 < 고전력 소스 전위의 관계를 만족하는 전위 및 예컨대 GND, OV 등은 저전력 소스 전위로서 세팅될 수 있다. 전류 소스 회로(5309)에 프로그래밍된 전류값을 가진 전류가 정상적으로 흐르도록 할 수 있는 전위는 고전력 소스 전위 및 저전력 소스 전위로서 세팅된다. 커패시터 요소(5303)가 구동기 트 랜지스터(5301)의 게이트 커패시터로 대체되어 생략될 수 있다는 것에 주의한다. 구동기 트랜지스터(5301)의 게이트 커패시턴스는 소스 영역, 드레인 영역, LDD 영역 등이 게이트 전극과 중첩되거나 또는 채널 영역 및 게이트 전극사이에 형성될 수 있는 영역내에 형성될 수 있다.
이러한 화소 구조의 동작이 설명된다. 화소가 스캔라인(5305)에 의하여 선택될때, 즉, 스위치 트랜지스터(5302)가 온상태에 있을때, 비디오 신호는 신호라인(5306)으로부터 화소에 입력된다. 그 다음에, 전하는 커패시터 요소(5303)에 축적되며, 커패시터 요소(5303)는 구동기 트랜지스터(5301)의 게이트 전위를 홀딩한다.
일반적으로, 트랜지스터의 동작영역들은 선형영역 및 포화영역으로 분류될 수 있다. 경계는 드레인-소스 전압이 Vds로 표시되고 게이트-소스 전압이 Vgs로 표시되며 임계전압이 Vth로 표시되는 경우에 (Vgs-Vth)=Vds가 만족될때이다. (Vgs-Vth)>Vds를 만족하는 경우에, 트랜지스터는 선형영역에서 동작하며, 트랜지스터의 전류값은 Vds 및 Vgs의 크기에 따른다. 다른 한편으로, (Vgs-Vth)<Vds를 만족하는 경우에, 트랜지스터는 포화 영역에서 동작하며, 이상적으로 트랜지스터의 전류값은 Vds가 변화할지라도 거의 변화하지 않는다. 다시 말해서, 전류값은 Vgs의 크기에만 의존한다.
여기서, 이러한 구조의 경우에, 구동기 트랜지스터(5301)는 선형영역에서 동작된다. 구동기 트랜지스터(5301)가 두가지 상태중 하나, 즉 턴온 상태 또는 턴오프 상태로 되도록 구동기 트랜지스터(5301)의 게이트 단자에 입력된다.
따라서, 비디오 신호가 구동 트랜지스터(5301)를 턴온시키기 위한 신호일때, 전력 소스라인(5309)에 프로그래밍된 전류값을 가진 전류는 임의의 변화없이 디스플레이 요소(5304)의 제 1전극에 세팅된다.
다시 말해서, 이상적으로, 디스플레이 요소(5304)에 공급된 전류는 디스플레이 요소(5304)로부터 획득된 휘도가 일정하도록 일정하게 된다. 그 다음에, 다수의 부프레임 기간들은 하나의 프레임 기간에 제공되며, 비디오 신호는 각각의 부프레임 기간에서 화소의 발광 및 비발광을 제어하기 위하여 각각의 부프레임 기간에서 화소에 기록되며, 이에 따라 그레이 스케일은 화소가 발광되는 전체 부프레임 기간들에 따라 표현된다.
또한, 더 상세한 구조 예가 도 67에 도시된다. 이 구조는 구동기 트랜지스터(6701), 스위치 트랜지스터(6702), 제 1 커패시터 요소(6703), 디스플레이 요소(6704), 스캔라인(6706), 신호라인(6706), 및 전력 소스 라인(6707), 전류 소스 트랜지스터(6712), 제 2 커패시터 요소(6713), 제 1 스위치(6714) 및 제 2 스위치(6715)를 포함한다.
스위치 트랜지스터(6702)의 게이트 단자는 스캔라인(6705)에 접속되며, 트랜지스터(6702)의 제 1 단자(소스 단자 및 드레인 단자중 하나)는 신호라인(6706)에 접속되며, 제 2 단자(소스 단자 및 드레인 단자의 다른 하나)는 구동기 트랜지스터(6701)의 게이트 단자에 접속된다. 게다가, 스위치 트랜지스터(6702)의 제 2단자(소스 단자 및 드레인 단자의 다른 단자)는 제 1커패시터 요소(6703)를 통해 전력 소스 라인(6707)에 접속된다. 게다가, 구동기 트랜지스터(6701)의 제 1단자(소 스 단자 및 드레인 단자중 한 단자)는 전력 소스 라인(6712)의 제 1단자(소스 단자 및 드레인 단자중 한 단자)에 접속된다. 그 다음에, 전류 소스 트랜지스터(6712)의 제 2단자(소스 단자 및 드레인 단자중 다른 단자)는 전력 소스 라인(6707)에 접속된다. 더욱이, 전류 소스 트랜지스터(6712)의 제 1단자는 제 2스위치(6715)를 통해 전류 공급 라인(6711)에 접속된다. 전류 소스 트랜지스터(6712)의 제 2단자는 제 1 스위치(6714)를 통해 그의 게이트 단자에 접속된다. 제 2 커패시터 요소(6713)는 전류 소스 트랜지스터(6712)의 제 1단자 및 게이트 단자사이에 접속된다. 더욱이, 전류 공급라인(6711)은 전류 소스(6710)를 통해 와이어(6716)에 접속된다.
이러한 구조에, 전류 소스 트랜지스터(6712), 제 2 커패시터 요소(6713), 제 1스위치(6714) 및 제 2스위치(6715)를 포함하는 전류 소스 회로(6709)는 도 53의 화소의 전류 소스 회로(5309)에 대응한다. 화소로의 신호 기록 동작 및 광 방사 동작이 공통적이기 때문에, 이에 대한 설명은 생략된다. 따라서, 전류 소스 회로(6709)로의 프로그래밍이 여기에서 설명된다.
전류 소스 회로(6709)에 전류가 프로그래밍될때, 제 1 스위치(6714) 및 제 2 스위치(6715)가 턴온된다. 그 다음에, 전류 소스(6710)로 흐르는 전류는 제 1 커패시터 요소(6713) 및 전류 소스 트랜지스터(6712)에 흐르도록 일시적으로 확산된다. 정상상태에서, 전류 소스(6710)에 흐르는 전류는 전류 소스 트랜지스터(6712)로 흐른다. 그 다음에, 전류가 흐르도록 하기 위하여 전류 소스 트랜지스터(6712)의 게이트 단자 및 소스 단자간의 전압 Vgs은 커패시터 요소(6713)에 축적된다.
이러한 상태에서, 제 1스위치(6714) 및 제 2 스위치(6715)는 턴온된다. 이러한 방식에서, 전류 소스 트랜지스터(6712)의 게이트 단자 및 소스 단자는 커패시터 요소(6713)에 의하여 유지된다. 그 다음에, 전류 소스 회로(6709)로의 프로그래밍이 완료된다. 다시 말해서, 전류 소스(6710)에 흐르는 전류와 개략적으로 동일한 전류는 구동기 트랜지스터(6701)가 턴온될때 디스플레이 요소(6704)에 흐르도록 할 수 있다.
다양한 화소가 이러한 실시예 모드의 디스플레이 장치에 적용되고 본 발명이 전술한 화소에 제한되지 않는다는 것에 주의한다.
다음으로, 실시예 모드 1에 기술된 디스플레이 장치에 적용가능한 구동 방법이 설명된다.
우선, 화소에의 신호 기록 기간(어드레스 기간) 및 광 방사 기간(유지 기간)가 분리되는 경우에 구동 방법이 도 14를 참조하여 설명된다. 여기서, 4-비트 디지털 시간 그레이 스케일의 경우가 예로서 설명된다.
하나의 디스플레이 영역의 영상을 디스플레이하는 기간이 하나의 프레임 기간로서 언급된다는 것에 주의한다. 하나의 프레임 기간은 다수의 부프레임 기간을 포함하며, 하나의 부프레임 기간은 어드레스 기간 및 유지 기간을 포함한다. 어드레스 기간들(Ta1 내지 Ta4)은 모든 행들로의 신호 기록에 필요한 시간을 나타내며, 기간들(Tb1 내지 Tb4)은 단일 행의 화소들(또는 단일 화소)에의 신호 기록에 필요한 시간을 나타낸다. 더욱이, 유지 기간들(Ts1 내지 Ts4)은 화소에 기록된 비디오 신호에 따라 발광 또는 비발광 상태를 유지하기 위한 시간을 나타내며, 이의 길이 에 대한 비는 Ts1:Ts2:Ts3:Ts4=23:22:21:20:=8:4:2:1을 만족하도록 세팅된다. 그레이 스케일은 광 방사가 수행되는 유지 기간에 따라 표현된다.
동작이 설명된다. 첫째, 어드레스 기간 Ta1에서, 화소 선택 신호는 화소를 선택하기 위하여 제 1행으로부터 스캔라인들에 순차적으로 입력된다. 그 다음에, 비디오 신호는 화소가 선택될때 신호라인으로부터 화소에 입력된다. 비디오 신호가 화소에 기록될때, 화소는 신호가 다시 입력될때까지 신호를 홀딩한다. 기록된 비디오 신호에 따르면, 유지 기간 Ts1에서 각각의 화소의 발광 및 비발광이 제거된다. 유사한 방식에서, 비디오 신호는 어드레스 기간들 Ta2, Ta3, 및 Ta4에서 화소에 입력되며, 유지 기간들 Ts2, Ts3, 및 Ts4에서 각각의 화소의 발광 및 비발광은 비디오 신호에 따라 제어된다. 각각의 부프레임 기간에서, 화소는 어드레스 기간동안 발광되지 않으며, 유지 기간은 어드레스 기간이 종료된후에 시작되며, 발광을 위한 신호가 기록되는 화소는 발광된다.
여기에서, 본 발명의 디스플레이 장치에서, 선행 부프레임 기간의 어드레스 기간에서 입력된 비디오 신호는 다음 부프레임 기간에서 입력된 비디오 신호와 함께 단일 행의 화소들에서 식별되는 경우에, 화소들에의 신호 기록은 다음 부프레임 기간에서 중지된다.
신호 데이터가 이전의 하나의 프레임의 마지막 부프레임 기간에서 동일한 행의 화소에 대한 데이터와 하나의 프레임 기간의 제 1 부프레임 기간에서 비교된다는 것에 주의한다. 행의 화소들에 대한 신호의 데이터가 동일할 때, 신호는 하나 의 프레임 기간의 제 1 부프레임 기간에서 행의 화소들에 기록되지 않는다.
따라서, 전하에 의한 충전 및 방전은 전력 소비가 감소될 수 있도록 감소될 수 있다.
예컨대, 행의 화소들에 접속된 스캔라인의 와이어 교차 커패시턴스 및 스캔라인에 접속된 트랜지스터의 게이트 커패시턴스에 의한 충전 및 방전은 화소를 선택하는 신호가 다음 프레임 기간에서 스캔라인에 입력되는 것을 방지함으로써 생략될 수 있다. 따라서, 화소를 선택하지 않는 신호는 스캔라인에 계속해서 입력될 수 있거나 또는 스캔라인은 부동상태로 전환될 수 있다.
더욱이, 다음 부프레임 기간에서, 전력 소비는 신호라인을 부동상태로 전환하거나 또는 행의 화소들에의 신호 기록 기간에서 전하에 의한 충전 및 방전을 감소시키기 위한 전위를 신호라인에 입력함으로써 감소될 수 이다. 전하에 의한 전하 및 방전을 감소시키기 위한 전위와 마찬가지로, 단일 행의 화소들 바로 전에 기록된 신호는 임의의 변화없이 신호라인에 입력될 수 있다.
4비트 그레이 스케일을 표현하는 경우가 여기에서 설명되나 비트들의 수 및 그레이 스케일 레벨들이 이에 제한되지 않는다는 것에 주의한다. 더욱이, Ts1, Ts2, Ts3 및 Ts4로 발광 순서를 유지하지 않고 순서가 랜덤할 수 있거나, 또는 광 방사가 다수의 기간들로 분할된 유지 기간에서 수행될 수 있다.
이러한 구동 방법이 예컨대 도 10에 도시된 화소 또는 도 13에 도시된 화소를 포함하는 디스플레이 장치를 위하여 사용될 수 있다. 어드레스 기간들 Ta1 내지 Ta4에서, 디스플레이 요소(1004)의 제 2 전극(1008) 또는 디스플레이 요 소(1304)의 제 2전극(1308)의 전위들은 유지 기간에서의 전위들보다 높게 세팅될 수 있으며 디스플레이 요소(1004) 또는 디스플레이 요소(1304)의 순방향 임계전압과 동일하거나 또는 낮게 세팅될 수 있다. 선택적으로, 디스플레이 요소(1304)의 제 2 전극(1308)은 부동상태로 전환될 수 있다.
다음으로, 화소로의 신호 기록 기간(어드레스 기간) 및 광 방사 기간(유지 기간)가 분리되지 않는 경우의 구동 방법이 설명된다. 다시 말해서, 비디오 신호의 기록 동작이 완료되는 행의 화소는 화소로의 다음 신호 기록(또는 소거)이 수행될때까지 신호를 홀딩한다. 기록 동작으로부터 화소에의 다음 신호 기록 동작까지의 기간은 데이터 홀딩 시간으로서 언급된다. 그 다음에, 데이터 홀딩 시간동안, 화소는 화소에 기록된 비디오 신호에 따라 발광 또는 비발광 상태로 전환된다. 동일한 동작이 마지막 행에 대하여 수행되며, 어드레스 기간은 종료된다. 그 다음에, 동작은 데이터 홀딩 시간이 종료되는 다음 부프레임 기간에서 신호 기록 동작으로 순차적으로 진행한다.
신호 기록 동작이 완료되고 데이터 홀딩 시간이 시작된 직후에 화소에 기록된 비디오 신호에 따라 화소가 발광 또는 비발광 기간로 되는 구동 방법의 경우에, 신호는 두개의 행들에 동시에 입력될 수 없으며 어드레스 기간들은 중첩이 방지될 필요가 있다. 따라서, 비록 데이터 홀딩 시간이 어드레스 기간보다 짧을지라도, 데이터 홀딩 시간은 짧게 될 수 없다. 결과로서, 이는 고레벨 그레이 스케일 디스플레이를 수행하는데 곤란하게 된다.
따라서, 데이터 홀딩 시간은 소거 기간을 방지함으로써 어드레스 기간보다 짧게 세팅된다. 소거 기간을 방지함으로써 어드레스 기간보다 짧은 데이터 홀딩 시간을 세팅하는 경우의 구동 방법이 도 20a를 사용하여 설명된다.
어드레스 기간 Ta1에서, 스캔신호는 화소를 선택하기 위하여 제 1행으로부터 스캔라인에 순차적으로 입력된다. 그 다음에, 화소가 선택될때, 비디오 신호는 신호라인으로부터 화소에 입력된다. 비디오 시호가 화소에 입력될때, 화소는 신호가 다시 입력될때까지 신호를 홀딩한다. 기록된 비디오 신호에 따르면, 유지 기간 Ts1에서 각각의 화소의 발광 및 비발광이 제어된다. 다시 말해서, 비디오 신호의 기록 동작이 완료되는 행에서, 화소는 기록된 비디오 신호에 따라 발광 또는 비발광 상태로 즉시 전환된다. 동작인 동작이 마지막 행에 대하여 수행되며, 어드레스 기간 Ta1가 완료된다. 그 다음에, 동작은 데이터 홀딩 시간이 완료되는 행으로부터 다음 부프레임 기간에서 신호 기록 동작으로 순차적으로 진행한다. 유사한 방식에서, 비디오 신호는 어드레스 기간들 Ta2, Ta3, 및 Ta4에서 화소에 입력되며, 유지기간들 Ts2, Ts3 및 Ts4에서 각각의 화소의 발광 및 비발광은 비디오 신호에 따라 제어된다. 그 다음에, 유지 기간 Ts4의 종료가 소거 동작의 시작에 의하여 세팅된다. 이는 화소들에 기록된 신호가 각각의 행의 소거 시간 Te에서 소거될때 신호 기록이 다음 화소에서 수행될때까지 화소가 어드레스 기간에서 화소에 기록된 비디오 신호와 무관하게 비발광 상태로 되기 때문이다. 다시 말해서, 데이터 홀딩 시간은 소거 시간 Te가 시작되는 행의 화소로부터 종료된다.
따라서, 어드레스 기간보다 짧은 데이터 홀딩 시간, 높은 그레이 스케일, 및 높은 듀티비(발광 기간 대 하나의 프레임 기간의 비)를 가진 디스플레이 장치는 ㅇ 드레스 기간 및 유지 기간없이 제공될 수 있다. 더욱이, 디스플레이 요소의 신뢰성은 순간 휘도가 낮아질 수 있기 때문에 개선될 수 있다.
여기서, 본 발명의 디스플레이 장치에서, 단일 행의 화소들에의 단일 기록은 단일 행의 화소들에의 신호 기록은 화소가 하나의 프레임 기간의 임의의 부프레임 기간에서 화소에 기록되는 단일 화소 행에 대한 비디오 신호의 데이터가 그이 이미 기록된 화소 행에 대한 비디오 신호의 데이터와 동일할 때 중지된다. 다시 말해서, 이러한 구동 방법은 고레벨 그레이 스케일 디스플레이를 수행할때 적절하다. 고레벨 그레이 스케일 디스플레이가 수행될때, 화소로의 신호 기록이 수행되는 횟수가 증가된다. 따라서, 전력 소비는 본 발명의 디스플레이 장치의 경우에 충전 및 방전이 수행되는 횟수를 감소시킴으로써 감소될 수 있다.
4비트 그레이 스케일을 표현하는 경우가 여기에서 설명되나 비트의 수 및 그레이 스케일 레벨이 이에 제한되지 않는다는 것에 주의한다. 더욱이, Ts1, Ts2, Ts3 및 Ts4로 발광 순서를 유지하지 않고 순서가 랜덤할 수 있거나, 또는 광 방사가 다수의 기간들로 분할된 유지 기간에서 수행될 수 있다.
앞서 기술된 소거 시간을 시작하는 소거 동작은 도 15 내지 도 17의 구조의 제 1스캔라인(1510), 도 18의 구조의 제 2 스캔라인(1810) 또는 도 19의 구조의 제 2 스캔라인(1902)에 신호를 입력하여 화소를 선택함으로써 수행될 수 있다.
이러한 화소를 가진 디스플레이 장치의 예가 도 74에 도시된다. 디스플레이 장치는 신호라인 구동기 회로(7401), 제 1 스캔라인 구동기 회로(7402), 제 2 스캔라인 구동기 회로(7405) 및 화소부(7403)을 포함하며, 화소부(7403)의 경우에 화소 들(7404)은 스캔라인들(G1 내지 Gm), 제 2 스캔라인들(R1 내지 Rm) 및 신호라인들(S1 내지 Sn)과 관련하여 매트릭스로 배열된다.
제 1스캔라인(Gi)(제 1스캔라인 G1 내지 Gm중 어느 하나)은 도 15, 도 16 또는 도 17의 제 1스캔라인(1505), 도 18의 제 1스캔라인(1805) 또는 도 19의 제 1스캔라인(1305)에 대응한다. 제 2스캔라인(Ri)(제 2스캔라인 R1 내지 Rm중 어느 하나)은 도 15, 도 16 또는 도 17의 제 1스캔라인(1510), 도 18의 제 1스캔라인(1810) 또는 도 19의 제 1스캔라인(1902)에 대응한다. 신호라인(Sj)(신호라인 S1 내지 Sn중 어느 하나)은 도 15, 도 16 또는 도 17의 제 1신호라인(1506), 도 18의 신호라인(1806) 또는 도 19의 신호라인(1306)에 대응한다.
클록신호(G_CLK), 역 클록신호(G_CLKB), 시작 펄스신호(G_SP), 및 출력 제어 신호(G_ENABLE)와 같은 신호들은 신호라인 구동기 회로(7402)에 입력된다. 이들 신호들에 따라 , 신호는 선택될 화소 행의 제 1스캔라인 Gi(제 1스캔라인 G1 내지 Gm중 어느 하나)에 출력된다.
클록신호(R_CLK), 역 클록신호(R_CLKB), 시작 펄스신호(R_SP), 및 출력 제어 신호(R_ENABLE)와 같은 신호들은 신호라인 구동기 회로(7405)에 입력된다. 이들 신호들에 따라 , 신호는 선택될 화소 행의 제 2스캔라인 Ri(제 1스캔라인 R1 내지 Rm중 어느 하나)에 출력된다.
클록신호(S_CLK), 역 클록신호(S_CLKB), 시작 펄스신호(S_SP), 비디오 신호(디지털 비디오 데이터), 및 출력 제어 신호(R_ENABLE)와 같은 신호들은 신호라인 구동기 회로(7401)에 입력된다. 이들 신호들에 따라 , 각각의 열의 화소에 대응하 는 비디오 신호는 신호라인들 S1 내지 Sn의 각각에 출력된다.
따라서, 신호라인들(S1 내지 Sn)에 입력된 비디오 신호는 제 1스캔라인(Gi)(스캔라인들(G1 내지 Gm)중 어느 하나)에 입력된 신호에 의하여 선택된 화소 행의 각 열에 있는 화소(7404)에 기록된다. 그 다음에, 각각의 화소 행은 제 1 스캔라인들(G1 내지 Gm)의 각각에 의하여 선택되며, 각각의 화소(7404)에 대응하는 비디오 신호는 모든 화소들(7404)에 기록된다. 각각의 화소(7404)는 임의의 기간동안 기록된 비디오 신호의 데이터를 유지한다. 각각의 화소(7404)는 임의의 기간동안 비디오 신호의 데이터를 홀딩함으로써 발광 또는 비발광 상태를 유지할 수 있다.
더욱이, 화소를 비발광 상태로 전환하는 신호(소거 신호로서 언급됨)는 제 2스캔라인(Ri)(제 1스캔라인 R1 내지 Rm)에 입력된 신호들에 의하여 선택된 화소 행의 각각의 열의 화소(7404)에 기록된다. 비발광 기간은 제 1스캔라인들(R1 내지 Rm)의 각각에 의하여 각각의 화소 행을 선택함으로써 세팅될 수 있다. 예컨대, 도 20에서, 소거 시간 Te는 제 2 스캔라인(Ri)에서 하나의 게이트 선택 기간(하나의 수평 기간)이다.
더욱이, 본 발명의 디스플레이 장치는 신호라인 구동기 회로(7401), 제 1스캔라인 구동기 회로(7402) 및 제 2스캔라인 구동기 회로(7405)의 출력 제어 회로들을 포함한다.
다시 말해서, 비디오 신호가 하나의 프레임 기간의 임의의 부프레임에서 화소에 기록되는 단일 화소 행에 대한 비디오 신호의 데이터가 그에 이미 기록된 화 소 행의 신호(비디오 신호 또는 소거 신호)의 데이터와 동일한지의 여부를 나타내는 정보는 출력 제어 신호(G_ENABLE)에 의하여 제 1스캔라인 구동기 회로(7402)에 전송되고 출력 제어신호(S_ENABLE)에 의하여 신호 스캔라인 구동기 회로(7402)에 전송된다. 이러한 소거 신호는 선행 부프레임 기간에서 제 1스캔라인 구동기 회로에 의하여 선택된 단일 행의 화소들을 비부동 상태로 전환시킨다. 데이터가 동일할 때, 제 1 스캔라인 구동기 회로(7402)의 출력 제어 회로는 화소 행을 선택하는 신호를 출력하지 않는다. 다시 말해서, 화소 행을 선택하지 않는 L 신호는 화소 행의 제 1스캔라인에 입력되거나 또는 화소 행의 제 1스캔라인은 부동상태로 전환된다. 더욱이, 신호라인 구동기 회로(7401)의 출력 제어 회로는 비디오 신호를 출력하지 않는다. 신호라인 구동기 회로(7401)로부터의 출력은 화소를 부동상태로 전환시키는 신호일 수 있거나 또는 화소를 비발광 상태로 전환시키는 신호일 수 있다. 가능한 적은 전력을 소비하는 이러한 신호가 입력될 수 있다. 게다가, 신호라인들(S1 내지 Sn)는 부동상태로 전환될 수 있다.
신호가 하나의 프레임 기간의 임의의 부프레임에서 소거되는 화소 행에 이미 기록된 단일 행의 화소들에 대한 신호의 데이터가 비발광 데이터인 경우에, 정보는 출력 제어 신호(G_ENABLE)에 의하여 제 2스캔라인 구동기 회로(7405)에 전송된다. 그 다음에, 제 2 스캔라인 구동기 회로(7405)의 출력 제어 회로는 화소 행을 선택하는 신호를 출력하지 않는다. 다시 말해서, 화소 행을 선택하지 않는 L 신호는 화소 행의 제 2스캔라인에 입력되거나 또는 화소 행의 제 2스캔라인은 부동상태로 전환된다. 신호라인 구동기 회로(7401)의 출력 제어회로는 비디오 신호의 출력이 방지된다.
따라서, 임의의 화소 행에 중점을 둔 본 발명의의 디스플레이 장치에 따르면, 화소 행에 이미 입력된 신호가 입력될 신호와 동일할 때 신호는 화소 행으로 입력되는 것이 방지될 수 있다. 따라서, 스캔라인 및 신호라인의 충전 및 방전의 횟수가 감소될 수 있어서 그 결과 소비 전력은 감소될 수 있다.
더욱이, 데이터 홀딩 시간이 도 20a에서 처럼 어드레스 기간보다 짧은 경우에 그레이 스케일은 도 20b에 도시된 하나의 수평 기간에서 소거동작을 수행하는 소거 시간 및 기록 동작을 수행하는 기록 시간을 제공함으로써 도 10의 화소 구조로 표현될 수 있다. 예컨대, 하나의 수평 기간은 도 37에 도시된 두개의 기간들로 분할된다. 여기서는 이전 절반이 기록시간이고 나중 절반이 소거 시간이라는 것이 가정된다. 분할된 수평기간에서, 각각의 스캔라인(1005)이 선택되며, 이 시간에 대응 신호는 신호라인(1006)에 입력된다. 예컨대, i-번째 행은 임의의 수평기간의 이전 절반에서 선택되며, j-번째 행은 나중 절반에서 선택된다. 그 다음에, 비록 두개의 행들이 하나의 수평 기간에서 동일한 시간에 선택될지라도 동작이 수행될 수 있다. 다시 말해서, 비디오 신호들은 각각의 하나의 수평 기간의 이전 절반인 기록 시간을 사용하여 기록 시간 Tb1 내지 Tb4에서 신호라인(1006)으로부터 화소들에 기록된다. 그 다음에, 화소는 이 시간에 하나의 수평 기간의 나중 절반인 소거 시간이다. 더욱이, 소거 시간은 다른 수평 기간의 나중 절반인 소거 시간을 사용하여 소거 시간 Te에서 신호라인(1006)로부터 화소에 입력된다. 이 시간에 하나의 수평 기간의 이전 절반인 기록 시간에서는 화소가 선택되지 않는다. 이에 따르면, 높은 구경비를 가진 디스플레이 장치가 제공될 수 있으며 수율이 개선될 수 있다.
여기서, 본 발명의 디스플레이 장치에서, 단일 행의 화소들에의 비디오 신호 기록은 단일 화소 행에 대한 비디오 신호의 데이터가 하나의 프레임 기간의 임의의 부프레임 기간에서 화소에 기록되는 단일 화소 행에 대한 비디오 신호의 데이터가 그에 이미 기록된 화소 행에 대한 신호(비디오 신호 또는 소거 신호)의 데이터와 동일할 때 중지된다. 소거 신호가 화소에 입력되는 단일 화소 행에 대한 신호(비디오 신호 또는 소거 신호)의 데이터가 화소를 비발광 상태로 전환하는 신호일때, 단일 행의 화소들에 소거 신호의 입력이 중지된다. 높은 그레이 스케일 디스플레이가 수행될때, 화소에의 신호 기록 또는 소거가 수행되는 횟수가 증가된다. 그러나, 본 발명의 디스플레이 장치는 충전 및 방전이 수행되는 횟수를 감소시킴으로써 전력 소비를 감소할 수 있다. 다시 말해서, 이러한 구동 방법은 고레벨 그레이 스케일 디스플레이를 수행할때 적절하다.
이러한 화소를 포함하는 디스플레이 장치의 예가 도 75에 도시된다. 디스플레이 장치는 신호라인 구동기 회로(7501), 제 1 스캔라인 구동기 회로(7502), 제 2 스캔라인 구동기 회로(7505) 및 화소부(7503)을 포함하며, 화소부(7503)의 경우에 화소들(7504)은 스캔라인들(G1 내지 Gm) 및 신호라인들(S1 내지 Sn)과 관련하여 매트릭스로 배열된다.
제 1스캔라인 구동기 회로(7502)는 펄스 출력 회로(7506), 출력 제어 회로(7507) 및 스위치 그룹(7510)을 포함한다.
제 2 스캔라인 구동기 회로(7505)는 펄스 출력 회로(7509), 출력 제어 회 로(7508) 및 스위치 그룹(7511)을 포함한다.
스캔라인(Gi)(스캔라인(G1 내지 Gm)중 어느 하나)은 도 10의 스캔라인(1005)에 대응하며, 신호라인(Sj)(신호라인들(S1 내지 Sn)중 어느 하나)은 도 10의 신호라인(1006)에 대응한다는 것에 주의한다.
클록신호(G_CLK), 역 클록신호(G_CLKB), 시작 펄스신호(G_SP), 및 출력 제어 신호(G_ENABLE)와 같은 신호들은 신호라인 구동기 회로(7502)에 입력된다. 이들 신호들에 따라 , 화소를 선택하는 신호는 선택될 화소 행의 제 1스캔라인 Gi(제 1스캔라인 G1 내지 Gm중 어느 하나)에 출력된다. 이 시간에 신호는 도 37의 타이밍도에 도시된 하나의 수평 기간의 이전 절반에서 출력된 펄스이라는 것에 주의한다.
클록신호(R_CLK), 역 클록신호(R_CLKB), 시작 펄스신호(R_SP), 및 출력 제어 신호(R_ENABLE)와 같은 신호들은 신호라인 구동기 회로(7405)에 입력된다. 이들 신호들에 따라, 신호는 선택될 화소 행의 제 2스캔라인 Ri(제 1스캔라인 R1 내지 Rm중 어느 하나)에 출력된다. 이 시간에 신호는 도 37의 타이밍도에 도시된 하나의 수평 기간의 나중 절반에서 출력된 펄스이라는 것에 주의한다.
더욱이, 클록신호(S_CLK), 역 클록신호(S_CLKB), 시작 펄스신호(S_SP), 비디오 신호(디지털 비디오 데이터), 및 출력 제어 신호(R_ENABLE)와 같은 신호들은 신호라인 구동기 회로(7501)에 입력된다. 이들 신호들에 따라 , 각각의 열의 화소에 대응하는 비디오 신호는 신호라인들 S1 내지 Sn의 각각에 출력된다.
따라서, 신호라인들(S1 내지 Sn)에 입력된 비디오 신호는 제 1스캔라인 구동기 회로(7502)로부터 제 1스캔라인(Gi)(스캔라인들(G1 내지 Gm)중 어느 하나)에 입 력된 신호들에 의하여 선택된 화소 행의 각 열에 있는 화소(7504)에 기록된다. 그 다음에, 각각의 화소 행은 스캔라인들(G1 내지 Gm)의 각각에 의하여 선택되며, 각각의 화소(7504)에 대응하는 비디오 신호는 모든 화소들(7504)에 기록된다. 각각의 화소(7504)는 임의의 기간동안 그에 기록된 비디오 신호의 데이터를 홀딩한다. 각각의 화소(7504)는 임의의 기간동안 비디오 신호의 데이터를 홀딩함으로써 발광 또는 비발광 상태를 유지할 수 있다.
더욱이, 화소를 비발광 상태로 전환하는 신호(소거 신호로서 언급됨)는 제 2스캔라인 구동기 회로(7505)로부터 스캔라인(Gi)(제 1스캔라인 G1 내지 Gm)에 입력된 신호들에 의하여 선택된 화소 행의 각각의 열의 화소(7504)에 기록된다. 그 다음에, 비발광 기간은 스캔라인들(G1 내지 Gm)의 각각에 의하여 각각의 화소 행을 선택함으로써 세팅될 수 있다. 예컨대, 도 20에서, i-번째 행이 제 1스캔라인 구동기 회로(7505)로부터 스캔라인(Gi)에 입력된 신호에 의하여 선택되는 시간은 도 20의 소거 시간 Te이다.
더욱이, 본 발명의 디스플레이 장치는 신호라인 구동기 회로(7501), 제 1스캔라인 구동기 회로(7502) 및 제 2스캔라인 구동기 회로(7505)의 출력 제어 회로들을 포함한다. 다시 말해서, 신호가 하나의 프레임 기간의 임의의 부프레임에서 화소에 기록되는 단일 화소 행에 대한 신호(비디오 신호 또는 소거 신호)의 데이터가 그에 이미 기록된 화소 행의 신호(비디오 신호 또는 소거 신호)의 데이터와 동일한지의 여부를 나타내는 신호는 출력 제어 신호(G_ENABLE)에 의하여 제 1스캔라인 구동기 회로(7502)에 전송되고 출력 제어신호(S_ENABLE)에 의하여 신호 스캔라인 구 동기 회로(7502)에 전송된다. 데이터가 동일할 때, 제 1 스캔라인 구동기 회로(7502) 및 제 2스캔라인 구동기 회로(7505)의 출력 제어 회로는 화소 행을 선택하는 신호를 출력하지 않는다. 다시 말해서, 화소 행을 선택하지 않는 L 신호는 화소 행의 스캔라인에 입력되거나 또는 화소 행의 스캔라인은 부동상태로 전환된다. 더욱이, 신호라인 구동기 회로(7501)의 출력 제어 회로는 비디오 신호를 출력하지 않는다. 신호라인 구동기 회로(7501)로부터의 출력은 화소를 발광상태로 전환시키는 신호일 수 있거나 또는 화소를 비발광 상태로 전환시키는 신호일 수 있다. 가능한 적은 전력을 소비하는 이러한 신호가 입력될 수 있다. 게다가, 신호라인들(S1 내지 Sn)는 부동상태로 전환될 수 있다.
따라서, 임의의 화소 행에 중점을 둔 본 발명의 디스플레이 장치에 따르면, 화소 행에 이미 입력된 신호가 입력될 신호와 동일할 때 신호는 화소 행으로 입력되는 것이 방지될 수 있다. 따라서, 스캔라인 및 신호라인의 충전 및 방전의 횟수가 감소될 수 있어서 그 결과 소비 전력은 감소될 수 있다.
본 발명의 디스플레이 장치의 화소 구조는 전술한 구조에 제한되지 않으며 다양한 화소 구조가 적용될 수 있다는 것에 주의한다. 더욱이, 본 발명의 구동 방법은 전술한 구동 방법에 제한되지 않으며 다양한 구동 방법들이 적용될 수 있다는 것을 또한 주의한다.
본 발명의 디스플레이 장치에 따르면, 단일 행의 화소들에의 신호 기록은 신호가 기록되는 단일 화소 행에 대한 신호의 데이터가 화소 행에 이미 기록된 단일 행에 대한 신호의 데이터와 동일할 때 중지된다는 것을 주의한다. 따라서, 충전 및 방전이 수행되는 횟수가 감소될 수 있으며 그 결과 전력 소비가 감소될 수 있다.
특히, 전력 소비는 부프레임들의 수가 고레벨 그레이 스케일 디스플레이를 수행하기 위하여 증가될때 추가로 감소될 수 있다.
도 51의 구조는 본 실시예의 디스플레이 장치의 스캔라인 구동기 회로에 적용될 수 있다.
도 51에 도시된 스캔라인 구동기 회로는 펄스 출력 회로(5101), 출력 제어 회로(5102), 버퍼 회로(5103) 및 스위치 그룹(5104)을 포함한다. 펄스 출력 회로(5101)는 플립-플롭 회로(FF)(5105)의 다수의 스테이지들 및 AND 게이트들(5106)을 포함하며, AND 게이트(5106)의 두개의 입력 단자들은 인접 플립-플롭 회로들(FF)(5105)의 출력 단자들에 개별적으로 접속된다. 다시 말해서, AND 게이트(5106)와 관련한 하나의 리던던트 플립-플롭 회로(FF)(5105)는 각각의 스테이지에 제공되며, 인접 플립-플롭 회로들(FF)(5105)로부터의 출력들은 스캔라인들(G1 내지 Gm)과 관련하여 제공된 각각의 스테이지의 AND 게이트(5106)에 입력된다.
클록신호(G_CLK) 및 역 클록신호(G_CLKB)는 각각의 플립-플롭 회로(FF)(5105)에 입력되며, 시작 펄스 신호(G_SP)는 제 1 스테이지의 플립-플롭 회로(5105)에 입력된다. 시작 펄스 신호는 다음 스테이지의 플립-플롭 회로(5105)에 입력될때 클록신호의 한 펄스동안 지연된다. 따라서, 제 1행의 AND 게이트(5106)로부터의 펄스 출력, 즉 제 1스테이지의 리던던트 플립-플롭 회로(5105) 및 다음 스테이지의 플립-플롭 회로(5105)부터의 출력들은 클록 신호의 한 펄스이다. 펄스 는 버퍼 회로(5102)의 제 1스테이지에 대응하는 AND 게이트(5107)의 입력 단자중 하나에 스캔 신호(SC.1)로서 입력된다. 유사하게, i번째 행의 AND 게이트(5106)로부터의 출력 및 m번째 행의 AND 게이트(5106)로부터의 출력은 출력 제어 회로(5102)의 각각의 스테이지의 AND 게이트들(5707의 입력 단자들의 각각의 단자에 스캔 신호들로서 각각 입력된다. 출력 제어 신호(G_ENABLE)는 출력 제어 신호(5102)의 AND 게이트(5106)의 다른 입력 단자에 입력된다. 출력 제어 신호(G_ENABLE)에 따라, 스캔 신호가 출력되는지의 여부가 결정된다. 여기서, 예컨대, 스캔신호의 펄스가 제 1스테이지에 있는 AND 게이트(5106)로부터 출력될때 출력 제어 신호(G_ENABLE)가 L 레벨에 있는 경우에, 제 1 스테이지의 AND 게이트(5107)로부터의 출력은 L 레벨에 있다. 다른 한편으로, 스캔라인의 펄스가 모든 스테이지들의 AND 게이트들(5106)으로부터 출력될때 출력 제어 신호(G_ENABLE)가 H 레벨에 있는 경우에, 스캔신호의 펄스는 출력 제어 회로(5102)로부터 순차적으로 출력된다.
출력 제어 회로(5102)로부터 출력된 스캔신호는 버퍼 회로(5103)의 각각의 스테이지의 버퍼(5108)에 입력되며, 고전류 공급능력을 가진 화소 선택 신호로서 출력된다.
버퍼 회로(5103)로부터 출력된 화소 선택 신호는 하나의 수평 기간의 이전 절반 또는 나중 절반에서 스위치 그룹(5104)을 통해 스캔라인들(G1 내지 Gm)에 공급된다. 다시 말해서, 스위치 그룹(5104)의 각 스테이지의 스위치(5109)는 하나의 수평 기간의 이전 절반 또는 나중 절반에서 턴온된다.
(실시예 모드 6)
본 실시예 모드에서는 본 발명의 디스플레이 장치의 주구조가 기술된다. 첫째, 도 2의 블록도를 참조하여 설명된다. 이러한 구조는 신호가 하나의 프레임 기간내의 임의의 부프레임 기간에서 화소에 기록되는 단일 화소 행에 대한 비디오 신호의 데이터가 마지막 부프레임 기간에서 화소 행에 대한 비디오 신호의 데이터와 동일할 때 화소로의 신호 기록을 중지시키는 디스플레이 장치이다.
아날로그 비디오 신호(아날로그 비디오 데이터)가 아날로그 디지털 변환기(201)에 입력될때, 아날로그 비디오 신호는 디지털 비디오 시호(디지털 비디오 데이터)로 변환되며, 디지털 비디오 신호는 아날로그 디지털 변환기 회로(201)로부터 메모리 기록 선택 회로(202)에 입력된다.
메모리 기록 선택 회로(202)에서, 한 프레임에 대한 디지털 비디오 신호는 각 부프레임에 대한 데이터로 분할되고, 디스플레이 제어기(207)로부터 입력된 신호에 따라 프레임 메모리 A(203) 또는 프레임 메모리 B(204)에 기록된다. SF1, SF2 및 SF3는 도 2에서 프레임 메모리 A(203) 및 프레임 메모리 B(204)의 각각에 있는 부프레임들로 도시되며, 부프레임들의 수는 이에 제한되지 않는다.
더욱이, 결정 회로(205)는 디스플레이 제어기(207)로부터 입력된 신호에 따라 프레임 메모리 A(203) 및 프레임 메모리 B(204)의 각 메모리의 화소들에 비디오 신호들을 기록하기 위한 선행 및 후행 타이밍을 가진 부프레임 기간들에 대응하는 단일 행의 화소들에 입력된 비디오 신호들의 데이터를 비교한다. 그 다음에, 단일 행의 화소들에 입력된 비디오 신호들의 데이터가 매칭되는지의 여부에 관한 기록 제어 신호는 메모리 판독 선택 회로(206) 및 디스플레이 제어기(207)에 입력된다.
디스플레이 제어기(207)로부터의 신호에 따라, 메모리 판독 선택 회로(206)는 프레임 메모리 A(203) 또는 프레임 메모리 B(204)에 기록되는 하나의 프레임에 대한 디지털 비디오 신호를 판독하며 디스플레이 제어기(207)에 비디오 신호를 입력한다. 여기서, 비디오 신호들을 화소들에 기록하기 위한 선행 및 후행 타이밍을 가진 부프레임 기간들에 대응하는 단일 행의 화소들에 입력된 비디오 신호들의 데이터가 메모리 판독 선택 회로(206)에 입력되는 경우에, 메모리 판독 선택 회로(206)는 디스플레이 제어기(207)로부터의 신호에 무관하게 프레임 메모리 A(203) 또는 프레임 메모리 B(204)에 기록되는 한 프레임에 대한 디지털 비디오 신호들중에서 다음 부프레임 기간의 단일 행의 화소들에 대한 비디오 신호의 판독을 중지한다.
더욱이, 디스플레이 제어기(207)는 시작 펄스 신호들(G_SP, S_SP), 클록 신호들(G_CLK, S_CLK), 출력 제어 신호들(G_ENABLE, S_ENABLE), 구동 전압, 비디오 신호(디지털 비디오 데이터) 등을 디스플레이(208)에 입력한다.
다시 말해서, 디스플레이 제어기(207)는 하나의 프레임 기간내의 임의의 부프레임 기간에서 화소 행에 대한 비디오 신호의 데이터가 마지막 부프레임 기간에서 화소 행에 대한 비디오 신호의 데이터와 동일한 경우에 직렬 데이터로부터 병렬 데이터로 화소 행에 대한 비디오 신호를 변환하는 샘플링 펄스의 출력을 방지하기 위하여 신호가 기록되는 화소 행에 대응하는 시작 펄스 신호(S_SP)가 화소에 출력되는 것을 방지한다. 더욱이, 디스플레이 제어기(207)는 스캔라인 구동기 회로부 터의 스캔신호 및 신호라인 구동기 회로로부터의 비디오 신호가 출력되는지의 여부를 제어하는 출력 제어 신호들(G_ENABLE, S_ENABLE)을 디스플레이(208)에 입력한다.
도 2의 디스플레이(208)는 화소들이 매트릭스로 배열되는 디스플레이 패널에 대응하며, 화소부의 주변 구동기 회로(예컨대, 스캔라인 구동기 회로 및 신호라인 구동기 회로)는 기판상에 형성된다는 것에 주의한다. 디스플레이 패널에서, 주변 구동기 회로는 IC 칩상에 형성되고 COG(클래스상의 칩) 등상에 형성되거나 또는 주변 구동기 회로는 기판상의 화소부과 통합된다. IC 칩은 반도체 기판 또는 절연 기판의 표면위 또는 반도체 기판내의 반도체 요소를 포함하는 요소와 함께 전자회로가 형성되는 칩을 의미한다. 실리콘 웨이퍼상의 회로 패턴을 베이킹함으로써 제조된 IC 칩이 반도체 칩으로서 언급되는 것을 주의한다.
다음으로, 다른 디스플레이 장치의 주 구조가 설명된다. 도 23에 도시된 블록도가 지금 설명된다.
아날로그 비디오 신호(아날로그 비디오 데이터)가 아날로그 디지털 변환기 회로(2301)에 입력될때, 아날로그 비디오 신호는 디지털 비디오 시호(디지털 비디오 데이터)로 변환되며, 디지털 비디오 신호는 아날로그 디지털 변환기 회로(2301)로부터 메모리 기록 선택 회로(2302)에 입력된다.
메모리 기록 선택 회로(2302)에서, 한 프레임에 대한 디지털 비디오 신호는 각 부프레임에 대한 데이터로 분할되고, 디스플레이 제어기(2307)로부터 입력된 신호에 따라 프레임 메모리 A(2303) 또는 프레임 메모리 B(2304)에 기록된다. SF1, SF2 및 SF3는 도 23에서 프레임 메모리 A(2303) 및 프레임 메모리 B(2304)의 각각에 있는 부프레임들로 도시되며, 부프레임들의 수는 이에 제한되지 않는다.
디스플레이 제어기(2307)로부터의 신호에 따라, 메모리 판독 선택 회로(2306)는 프레임 메모리 A(2303) 또는 메모리 프레임 B(2304)중 하나에 기록되는 하나의 프레임에 대한 디지털 비디오 신호를 판독하며 비디오 신호를 라인 메모리(2309)에 입력한다.
프레임 메모리 A((2303) 또는 프레임 메모리 B(2304)의 어느 부프레임 및 어는 화소 행이 라인 메모리(2309)에 입력되는지를 나타내는 신호는 디스플레이 제어기(2307)로부터 결정 회로(2305)에 입력된다. 신호에 따라, 단일 행의 화소들에 대한 데이터는 선행 부프레임에서 동일한 행의 화소들의 데이터와 비교된다. 그 다음에, 단일 행의 화소들에 입력된 비디오 신호들의 데이터가 매칭되는지의 여부을 나타내는 기록 제어 신호는 메모리(2309) 및 디스플레이 제어기(2307)에 입력된다.
단일 행의 화소들에 입력된 비디오 신호의 데이터는 라인 메모리(2309)로부터 디스플레이 제어기(2307)에 입력된다. 여기서, 라인 메모리(2309)에 입력된 화소 행의 데이터가 매칭되는 경우에, 선행 부프레임에서 화소 행에 기록된 데이터는 결정 회로(2305)에 의하여 라인 메모리(2309)에 입력되며, 라인 메모리(2309)는 디스플레이 제어기(2307에 단일 행의 화소들에 대한 비디오 신호를 입력하지 않는다.
더욱이, 디스플레이 제어기(2307)는 시작 펄스 신호들(G_SP, S_SP), 클록 신호들(G_CLK, S_CLK), 출력 제어 신호들(G_ENABLE, S_ENABLE), 구동 전압, 비디오 신호(디지털 비디오 데이터) 등을 디스플레이(2308)에 입력한다.
다시 말해서, 디스플레이 제어기(2307)는 하나의 프레임 기간내의 임의의 부프레임 기간에서 단일 화소 행에 대한 비디오 신호의 데이터가 마지막 부프레임 기간에서 화소 행에 대한 비디오 신호의 데이터와 동일한 경우에 직렬 데이터로부터 병렬 데이터로 화소 행에 대한 비디오 신호를 변환하는 샘플링 펄스의 출력을 방지하기 위하여 신호가 기록되는 화소 행에 대응하는 시작 펄스 신호(S_SP)가 화소에 출력되는 것을 방지한다. 더욱이, 디스플레이 제어기(2307)는 스캔라인 구동기 회로부터의 스캔신호 및 신호라인 구동기 회로로부터의 비디오 신호가 출력되는지의 여부를 제어하는 출력 제어 신호들(G_ENABLE, S_ENABLE)을 디스플레이(2308)에 입력한다. 비디오 신호의 데이터가 마지막 부프레임 기간에서 단일 행에 대한 비디오 신호의 데이터와 동일할 때, 비디오 신호의 데이터는 디스플레이(2308)에 입력되지 않는다.
본 발명의 디스플레이 장치의 주구조를 도시하는 블록도가 도 2 및 도 23에 도시된 구조에 제한되지 않는다는 것을 주의한다. 화소에 입력된 신호가 화소에 이미 입력된 신호와 동일할 때 화소로의 신호 입력을 중지시키는 임의의 구조가 사용될 수 있다. 따라서, 화소에 입력된 신호는 비디오 신호에 제한되지 않으며, 화소를 비발광 상태로 전환하도록 하는 신호(소거 신호)일 수 있다.
(실시예 모드 7)
본 실시예 모드에서는 도 2의 결정회로(205) 및 실시예 모드 6에 기술된 도 23의 결정 회로(2305)에 적용가능한 회로 구조가 설명된다.
결정회로의 예가 도 38에 도시된다. 화소 열들과 동일한 수의 스위치들(406)은 직렬로 접속된다. L-레벨 전위(여기서는 GND)는 직렬 접속 스위치들(4006)의 한 단부에 세팅되며, 다른 단부는 출력 단자(4009)에 접속된다. 더욱이, H-레벨 전위(예컨대, 전력 소스 전위 Vdd)가 세팅되는 와이어(4008)는 풀-업 저항기(4007)를 통해 직렬 접속 스위치들(406)의 다른 단부 및 출력 단자(4009)사이에 접속된다. 따라서, 모든 직렬 접속 스위치들(4006)이 턴온될때, 출력 단자(4009)로부터 출력된 출력 제어 신호(ENABLE)는 L-레벨 신호이다. 다른 한편으로, 직렬 접속 스위치들(4006)의 일부가 턴오프될때, 출력 단자(4009)로부터 출력된 출력 제어 신호(ENABLE)는 H-레벨 신호이다.
서브프레임들 전 및 후에 동일한 화소 행 및 동일한 화소 열에 대한 비디오 신호들의 데이터는 NOR 게이트들(4003)의 각각에 입력된다. 더욱이, 부프레임들 전 및 후에 동일한 화소 행 및 동일한 화소 열에 대한 비디오 신호들의 데이터는 AND 게이트(4004)의 각각에 입력된다. 그 다음에, NOR 게이트(4003) 및 AND 게이트(4004)로부터의 각각의 출력은 OR 게이트(4005)에 입력된다. OR 게이트(4005)로부터의 출력에 따르면, 스위치(4006)는 턴온 또는 턴오프되도록 제어된다.
다시 말해서, SFx-1의 i-번째 행의 화소 데이터(4001) 및 SFx의 i-번째 행의 화소 데이터(4002)중에서 j-번째 열의 화소 데이터의 비교 결과는 j-번째 열의 화소에 대응하는 스위치(4006)가 턴온 또는 턴오프되는지의 여부에 의하여 결정된다. 다시 말해서, j-번째 열의 화소에 대응하는 스위치(4006)가 턴온될때, SFx-1의 i-번째 행의 화소 데이터(4001) 및 SFx의 i-번째 행의 화소 데이터(4002)중에서 j-번 째 열의 화소 데이터는 매칭된다. 그 다음에, 비매칭의 경우에, j-번째 열의 화소에 대응하는 스위치(4006)는 턴오프된다. 다시 말해서, 출력 제어 신호(ENABLE)는 SFx-1의 i-번째 행의 화소 데이터(4001) 및 SFx의 i-번째 행의 화소 데이터(4002)의 모든 화소 열들의 데이터가 H 레벨에 있는 경우에만 L 레벨에 있으며, 출력 제어 신호(ENABLE)는 일부 화소 열의 데이터가 비매칭되는 경우에 H 레벨에 있다.
결정회로의 동작이 더 상세히 설명된다. 첫째, SFx-1의 i-번째 행의 화소 데이터(4001) 및 SFx의 i-번째 행의 화소 데이터(4002)가 모든 열들에서 비매칭되는 경우에 대한 설명이 기술된다. 도 39에서, SFx-1의 i-번째 행의 화소 데이터(4001) 및 SFx의 i-번째 행의 화소 데이터(4002)가 제 1열에서 H 레벨 및 H 레벨에 있고, 제 2 열에서 L 레벨 및 L 레벨에 있으며, 제 3열에서 H 레벨 및 H 레벨에 있으며,..., (n-1)번째 열에서 H 레벨 및 H 레벨에 있으며, n번째 열에서 L 레벨 및 L 레벨에 있다는 것이 가정된다. 다시 말해서, SFx-1의 i-번째 행의 화소 데이터(4001) 및 SFx의 i-번째 행의 화소 데이터(4002)는 모드 열에서 매칭된다.
화소 데이터는 제 1열에서 H 레벨에 있으며, 이에 따라 H 레벨은 NOR 게이트(4003) 및 AND 게이트(4004)의 양 입력 단자들에 입력된다. 그 다음에, NOR 게이트(4003)로부터의 출력은 L 레벨에 있으며, AND 게이트(4004)로부터의 출력은 H 레벨에 있다. H 레벨 신호 및 L 레벨 신호는 OR 게이트(4005)의 입력단자에 입력되며, 이에 따라 OR 게이트(4005)로부터의 출력은 H 레벨에 있다. 그 다음에, 제 1열의 스위치(4006)는 OR 게이트로부터 출력된 H 레벨 신호에 의하여 턴온된다. 게다가, 화소 데이터는 제 2열에서 L 레벨에 있으며 이에 따라 L 레벨은 NOR 게이 트(4003) 및 AND 게이트(4004)의 양 입력 단자에 입력된다. 그 다음에, NOR 게이트(4003)로부터의 출력은 H 레벨에 있으며, AND 게이트(4004)로부터의 출력은 L 레벨에 있다. 따라서, H 레벨 신호 및 L 레벨 신호는 OR 게이트(4005)의 입력 단자에 입력되며, 이에 따라 OR 게이트로부터의 출력은 H 레벨에 있다. 그 다음에, 제 2 열의 스위치(4006)는 OR 게이트로부터 출력된 H 레벨 신호에 의하여 턴온된다. 유사하게, 모든 열들의 스위치들(4006)은 턴온되며, 출력 단자(4009)의 출력 제어 신호(ENABLE)는 L 레벨에 있다.
다음으로, SFx-1의 i-번째 행의 화소 데이터(4001) 및 SFx의 i-번째 행의 화소 데이터(4002)가 어느 한 열들에서 비매칭되는 경우에 대한 설명이 기술된다. 도 40에서, SFx-1의 i-번째 행의 화소 데이터(4001) 및 SFx의 i-번째 행의 화소 데이터(4002)가 제 1열에서 H 레벨 및 H 레벨에 있고, 제 2 열에서 L 레벨 및 H 레벨에 있으며, 제 3열에서 H 레벨 및 L 레벨에 있으며,..., (n-1)번째 열에서 L 레벨 및 L 레벨에 있으며, n번째 열에서 L 레벨 및 L 레벨에 있다는 것이 가정된다. 다시 말해서, SFx-1의 i-번째 행의 화소 데이터(4001) 및 SFx의 i-번째 행의 화소 데이터(4002)중 적어도 제 2 열 및 제 3 열이 비매칭된다.
화소 데이터는 제 1열에서 H 레벨에 있으며, 이에 따라 H 레벨은 NOR 게이트(4003) 및 AND 게이트(4004)의 양 입력 단자들에 입력된다. 그 다음에, NOR 게이트(4003)로부터의 출력은 L 레벨에 있으며, AND 게이트(4004)로부터의 출력은 H 레벨에 있다. 따라서, H 레벨 신호 및 L 레벨 신호는 OR 게이트(4005)의 입력단자에 입력되며, 이에 따라 OR 게이트로부터의 출력은 H 레벨에 있다. 그 다음에, 제 1열의 스위치(4006)는 OR 게이트로부터 출력된 H 레벨 신호에 의하여 턴온된다. 다른 한편으로, SFx-1의 i-번째 행의 화소 데이터는 L 레벨 있으며, SFx의 i-번째 행의 화소 데이터는 제 2열에서 H 레벨에 있으며, 따라서, L 레벨 및 H 레벨은 NOR 게이트(4003) 및 AND 게이트(4004)의 양 입력 단자에 입력된다. 그 다음에, NOR 게이트(4003)로부터의 출력은 L 레벨에 있으며, AND 게이트(4004)로부터의 출력은 L 레벨에 있다. 따라서, L 레벨 신호는 OR 게이트(4005)의 입력 단자에 입력되며, 이에 따라 OR 게이트(4005)로부터의 출력은 L 레벨에 있다. 그 다음에, 제 2 열의 스위치(4006)는 OR 게이트로부터 출력된 L 레벨 신호에 의하여 턴오프된다. 또한, 제 3열에서, SFx-1의 i-번째 행의 화소 데이터는 H 레벨 있으며, SFx의 i-번째 행의 화소 데이터는 H 레벨에 있으며, 따라서, OR 게이트(4005)로부터의 출력은 L 레벨에 있다. 그 다음에, 제 3열의 스위치(4006)는 OR 게이트(4005)로부터 출력된 L 레벨 신호에 의하여 턴오프된다. 따라서 , 적어도 제 2열 및 제 3열의 스위치들(4006)은 턴오프되며, 출력 단말(4009)의 출력 제어 신호(ENABLE)는 H 레벨에 있다.
도 38의 구조는 단지 예시적이며 결정 회로의 구조는 이에 제한되지 않는다는 것에 주의한다.
따라서, 결정회로는 도 73의 구조를 가질 수 있다.
서브프레임들 전 및 후에 동일한 화소 행 및 동일한 화소 열에 대한 비디오 신호들의 데이터는 화소 행들과 동일한 수의 OR 게이트들(7303)의 두개의 입력단자에 입력된다. 그 다음에, OR 게이트들(7303)로부터의 출력은 OR 게이트들과 동일 한 수인 AND 게이트들(7304)의 입력 단자들에 각각 입력된다. AND 게이트로부터의 출력에 따르면, 스위치(7305)는 턴온 또는 턴오프되도록 제어된다.
다시 말해서, SFx-1의 i-번째 행의 화소 데이터(7301) 및 SFx의 i-번째 행의 화소 데이터(7302)중에서 j-번째 열의 화소 데이터의 비교 결과는 j-번째 열의 화소에 대응하는 스위치(7303)로부터의 출력에 의하여 결정된다. 다시 말해서, j-번째 열의 화소에 대응하는 OR 게이트(7303)로부터 출력이 H 레벨에 있을때, SFx-1의 i-번째 행의 화소 데이터(7301) 및 SFx의 i-번째 행의 화소 데이터(7302)중에서 j-번째 열의 화소 데이터는 매칭된다. 비매칭의 경우에, j-번째 열의 화소에 대응하는 스위치(7303)로부터의 출력은 L 레벨에 있다. 그 다음에 모든 화소들의 열들에 대응하는 OR 게이트(7303)로부터의 출력이 H 레벨에 있을때만, AND 게이트(7304)로부터의 출력은 H 레벨에 있으며 스위치(7305)는 턴온된다. 다시 말해서, 출력 제어 신호(ENABLE)는 SFx-1의 i-번째 행의 화소 데이터(7301) 및 SFx의 i-번째 행의 화소 데이터(7302)중에서 모든 화소 열들의 데이터가 매칭되는 경우에만 L 레벨에 있으며, 출력 제어 신호(ENABLE)는 일부 화소 열의 데이터가 비매칭되는 경우에 H 레벨에 있다.
본 실시예에서 기술된 결정회로가 예시적인 것이며 본 발명이 이에 제한되지 않는다는 것에 주의한다
(실시예 모드 8)
본 실시예 모드에서는 디스플레이 장치를 위하여 사용된 디스플레이 패널의 구조가 도 36a 및 도 36b를 참조하여 기술된다.
본 실시예 모드에서, 본 발명의 디스플레이 장치에 적용가능한 디스플레이 패널은 도 36a 및 도 36b를 참조하여 기술된다. 도 36a는 디스플레이 패널을 도시한 평면도, 도 36b는 도 36a의 라인 A-A'를 따라 취한 단면도이다. 디스플레이 패널은 점선으로 표시된 신호라인 구동기 회로(3601), 화소부(3602), 제 2스캔라인 구동기 회로(3603), 및 제 1 스캔라인 구동기 회로(3606)를 포함한다. 디스플레이 패널은 또한 밀봉 기판(3604) 및 밀봉제(3605)를 포함하며 밀봉제(3605)에 의하여 둘러싸인 부분은 공간(3607)이다.
와어어(3608)는 제 2스캔라인 구동기 회로(3603), 제 1스캔라인 구동기 회로(3606) 및 신호라인 구동기 회로(3601)에 입력될 신호를 전송하는 와이어이며, 외부 입력 단자로서 사용하는 FPC(가요성 인쇄회로)(3609)를 통해 비디오 신호, 클록 신호, 시작 신호등을 수신한다. IC 칩(메모리 회로, 버퍼 회로 등을 가진 반도체 칩)(3619)은 COG(클래스상의 칩) 등에 의하여 FPC(3609) 및 디스플레이 패널의 접합부에 장착된다. 단지 FPC만이 여기에 도시되나 인쇄 와이어링 보드(PWB)는 FPC에 부착될 수 있다. 본 명세서에서 디스플레이 장치는 디스플레이 패널 그 자체를 포함할 뿐만아니라 이에 부착된 FPC 또는 PWB를 가진 디스플레이 패널을 포함한다. 더욱이, 디스플레이 장치는 IC 칩등이 장착되는 디스플레이 패널을 포함한다.
다음으로, 도 36b를 참조하여 단면 구조가 설명된다. 화소부(3602) 및 주변 구동기 회로들(제 2 스캔라인 구동기 회로(3603), 제 1 스캔라인 구동기 회로(3606) 및 신호라인 구동기 회로(3601))는 기판(3610)상에 형성되며, 여기서는 신호라인 구동기 회로(3601) 및 화소부(3602)가 도시되어 있다.
신호라인 구동기 회로(3601)로서 CMOS 회로가 n-채널 TFT(3620) 및 p-채널 TFT(3621)을 사용하여 형성된다는 것에 주의한다. 이러한 실시예 모드에서, 주변 구동기 회로들이 기판상에 집적되는 디스플레이 패널이 기술되나, 본 발명은 이에 제한되지 않는다. 주변 구동기 회로들의 모두 또는 일부분은 IC 칩 등상에 형성되고 COG 등에 의하여 장착될 수 있다.
화소부(3602)은 스위칭 TFT(3611) 및 구동기 TFT(3612)를 포함하는 화소를 각각 형성하는 다수의 회로를 포함한다. 구동기 TFT(3612)의 소스 전극은 제 1전극(3613)에 접속된다. 절연체(3614)는 제 1전극(3613)의 단부 부분들을 커버하도록 형성된다. 여기서, 양의 감광 아크릴 수지막이 사용된다.
절연체(3614)는 커버리지를 용이하게 형성하기 위하여 상부 단부 또는 하부 단부의 굴곡부를 가진 곡선형 표면을 가지도록 형성된다. 예컨대, 절연체(3614)의 재료로서 양의 감광 아크릴을 사용하는 경우에, 절연체(3614)는 단지 상부 부분에서 굴곡부 반경(0.2μm 내지 3 μm)을 가진 곡선형 표면을 가지도록 형성된다. 광 방사에 의하여 에천트에서 용해되지 않게 되는 음 타입 또는 광 방사에 의하여 에천트에서 용해되는 양 타입이 절연체(3614)로서 사용될 수 있다.
유기 화합물 및 제 2전극(3617)을 포함하는 층(3616)은 제 1 전극(3616)상에 형성된다. 여기서, 높은 일함수를 가진 재료는 애노드로서 기능을 하는 제 1전극(3613)을 위하여 사용되는 재료로서 사용된다. 예컨대, 제 1전극(3613)은 인듐 주석 산화물(ITO)막, 인듐 아연 산화물(IZO)막, 티타늄 질화물 막, 크롬 막, 텅스 텐 막, Zn 막 또는 Pt 막과 같은 단층 막; 티타늄 질화물 막 및 주성분으로서 알루미늄을 함유하는 막의 적층; 티타늄 질화물 막, 주성분으로서 알루미늄을 함유하는 막의 3층 구조 등을 사용하여 형성될 수 있다. 제 1전극(3613)이 적층 구조를 가질때, 제 1전극은 와이어로서 저저항을 가지며 우수한 오옴 접촉을 형성한다. 게다가, 제 1막은 애노드로서 기능을 할 수 있다.
더욱이, 유기 화합물을 포함하는 층(3616)은 증착 마스크를 사용하는 증발 방법 또는 잉크-젯 방법을 사용하여 형성된다. 기간율표의 그룹 4에 속하는 금속 합성물은 유기 화합물을 포함하는 층(3616)의 일부분을 위하여 사용되며, 조합하여 사용되는 재료는 저분자 재료 또는 고분자 재료일 수 있다. 더욱이, 유기 화합물을 포함하는 층을 위하여 사용되는 재료로서, 유기 화합물의 단층 또는 적층이 일반적으로 종종 사용된다. 더욱이, 이러한 실시예는 무기 화합물이 유기 화합물로 형성된 막의 일부분을 위하여 사용되는 구조를 포함한다. 더욱이, 공지된 2중 재료가 사용될 수 있다.
유기 화합물을 포함하는 층(3616)상에 형성되는 제 2전극(캐소드)(3617)을 위하여 사용되는 재료로서, 낮은 일함수를 가진 재료(Al, Ag, Li, Ca, 또는 MgAg, MgIn, AlLi, CaF2, 또는 Ca3N2와 같은 합금)이 사용될 수 있다. 유기 화합물을 포함하는 층(3616)에서 생성된 광이 제 2전극(3617)을 통해 전송되는 경우에, 박막 두께를 가진 금속 박막 및 투과형 도전막(인듐 주석 산화물, 인듐 산화물 및 아연 산화물(In2O3-ZnO)의 합금, 아연 산화물(ZnO) 등)으로 이루어진 적층은 제 2전극(캐 소드)(3617)로서 바람직하게 사용된다.
밀봉제(3605)를 사용하여 밀봉 기판(3604)을 기판(3610)에 부착함으로써, 디스플레이 요소(3618)가 기판(3610), 밀봉제 기판(3604) 및 밀봉제(3605)에 의하여 둘러싸인 공간(3607)에 제공된다. 공간(3607)이 밀봉제(3605) 뿐만아니라 불활성 가스(예컨대, 질소 또는 아르곤)로 충진되는 경우가 존재한다.
에폭시 기반 수지가 밀봉제(3605)로서 사용될 수 있다는 것에 주의한다. 재료는 습기 및 산호가 가능한 한 침투되지 않도록 한다. 밀봉 기판(3604)으로서, 유리 기판 또는 석영 기판외에, FRP(유리섬유 강화 플라스틱), PVF(폴리비닐 불화물), 아크릴 등으로 형성된 플라스틱 기판이 사용될 수 있다.
디스플레이 패널은 전술한 바와같이 얻어질 수 있다.
도 36a 및 도 36b에 도시된 바와같이 신호라인 구동기 회로(3601), 화소부(3602), 제 2스캔라인 구동기 회로(3603), 및 제 1스캔라인 구동기 회로(3606)를 결합함으로써 디스플레이 장치의 비용이 감소될 수 있다.
디스플레이 패널의 구조는 신호라인 구동기 회로(3601), 화소부(3602), 제 2스캔라인 구동기 회로(3603), 및 제 1스캔라인 구동기 회로(3606)가 도 36a에 도시된 바와같이 집적되는 구조에 제한되지 않고, 신호라인 구동기 회로(3601)에 대응하는 도 42a에 도시된 신호라인 구동기 회로(4201)가 IC 칩상에 형성되고 COG 등에 의하여 디스플레이 패널상에 장착되는 구조가 사용될 수 있다. 도 42a에 도시된 기판(4200), 화소부(4202), 제 2스캔라인 구동기 회로(4203), 제 1스캔라인 구동기 회로(4204), FPC(4205), IC 칩(4206), IC 칩(4207), 밀봉 기판(4208) 및 밀봉 제(4209)는 도 36a에 도시된 기판(3610), 화소부(3602), 제 2스캔라인 구동기 회로(3603), 제 1스캔라인 구동기 회로(3606), FPC(3609), IC 칩(3619), 밀봉 기판(3604), 및 밀봉제(3605)에 대응한다.
다시 말해서, 고속 동작을 필요로하는 신호라인 구동기 회로만이 전력 소비를 감소시키기 위하여 CMOS 등을 사용하여 IC 칩상에 형성된다. 더욱이, 고속 동작 및 낮은 전력 소비는 IC 칩으로서 실리콘 웨이퍼 등의 반도체 칩을 사용함으로써 달성될 수 있다.
게다가, 제 1스캔라인 구동기 회로(4203) 및 제 2 스캔라인 구동기 회로(4204)를 화소부(4202)과 함께 집적함으로써 비용이 감소된다.
따라서, 고선명 디스플레이 장치의 비용이 감소될 수 있다. 더욱이, 기판 영역은 FPC(3609) 및 기판(3610)의 결합부상에 기능 회로(메모리 회로 또는 버퍼 회로)를 가진 IC 칩을 장착함으로써 효율적 사용될 수 있다.
더욱이, 도 36a에 도시된 신호라인 구동기 회로(3610), 제 2스캔라인 구동기 회로(3603) 및 제 1스캔라인 구동기 회로(3606)에 대응하는 도 42b에 도시된 신호라인 구동기 회로(4211, 제 2스캔라인 구동기 회로(4214), 및 제 1 스캔라인 구동기 회로(4213)가 IC 칩상에 형성되고 COG 등에 의하여 디스플레이 패널상에 장착되는 구조가 사용될 수 있다. 이러한 경우에, 고선명 디스플레이 장치의 전력 소비가 추가로 감소될 수 있다. 따라서, 폴리실리콘은 저전력을 소비하는 디스플레이 장치를 제공하기 위하여 화소부에서 사용되는 트랜지스터의 반도체 레벨을 위하여 바람직하게 사용된다. 도 42b에 도시된 기판(4210), 화소부(4212), FPC(4215), IC 칩(4216), IC 칩(4217), 밀봉 기판(4218), 및 밀봉제(419)는 도 36a에 도시된 기판(3610), 화소부(3602), FPC(3609), IC 칩(3619), 밀봉 기판(3604) 및 밀봉제(3605)에 대응한다.
더욱이, 화소부(4212)의 트랜지스터의 반도체층에 대한 비결정 실리콘에 의하여 비용이 감소될 수 있다. 게다가, 대용량 디스플레이 패널이 제조될 수 있다.
전술한 디스플레이 패널의 구조는 도 41a의 개략도로 도시된다. 디스플레이 패널은 복수의 화소들이 기판(4101)상에 배열되는 화소부(4102)을 포함하며, 또한 제 2스캔라인 구동기 회로(4103), 제 1 스캔라인 구동기 회로(4104 및 화소부(4102)에 근접한 신호라인 구동기 회로(4105)를 포함한다.
제 2 스캔라인 구동기 회로(4103), 제 1스캔라인 구동기 회로(4104) 및 신호라인 구동기 회로(4105)에 입력될 신호는 가요성 인쇄회로(FPC)(4106) 외부로부터 공급된다.
비록 도시되지 않을지라도, IC 칩은 COG(클래스상의 칩),TAB(데이프 자동화 본딩) 등에 의하여 FPC(4106)상에 장착될 수 있다. 다시 말해서, 화소부(4102)과 거의 집적되지 않는, 제 2 스캔라인 구동기 회로(4103), 제 1 스캔라인 구동기 회로(4104) 및 신호라인 구동기 회로(4105)의 메모리 회로, 버퍼 회로 등의 일부분은 IC 칩상에 형성되고 디스플레이 장치상에 장착될 수 있다.
여기서, 본 발명의 디스플레이 장치에서, 제 2스캔라인 구동기 회로(4103) 및 제 1 스캔라인 구동기 회로(4104)는 도 41b에 도시된 화소부(4102)의 한 측면상에 제공될 수 있다. 도 41b에 도시된 디스플레이 장치는 제 2스캔라인 구동기 회 로(4103)의 구조에서만 도 41a에 도시된 디스플레이 장치와 다르나, 동일한 도면부호가 사용된다. 더욱이, 제 2 스캔라인 구동기 회로(4103) 및 제 1스캔라인 구동기 회로(4104)는 하나의 구동기 회로상에서 유사한 기능을 수행할 수 있거나, 또는 이들중 하나가 사용될 수 있다. 다시 말해서, 이 구조는 화소 구조 또는 구동 방법에 따라 적절하게 변화될 수 있다.
게다가, 제 1 스캔라인 구동기 회로 및 제 2스캔라인 구동기 회로, 및 신호라인 구동기 회로는 화소의 행 방향 및 열 방향으로 반드시 제공되지 않는다. 예컨대, 도 43A에 도시된 IC 칩상에 형성된 주변 구동기 회로(4301)는 도 42b에 도시된 제 2스캔라인 구동기 회로(4214), 제 1스캔라인 구동기 회로(4213), 및 신호라인 구동기 회로(4211)의 기능들을 가질 수 있다. 도 43A에 도시된 기판(4300), 화소부(4302), FPC(4304), IC 칩(4305), IC 칩(4306), 밀봉 기판(4307), 및 밀봉제(4308)는 도 36a에 도시된 기판(3610), 화소부(3602), FPC(3609), IC 칩(3619), IC 칩(3619), 밀봉 기판(3604) 및 밀봉제(3605)에 대응한다.
도 43A의 디스플레이 장치의 신호라인의 접속을 설명하는 개략도가 도 43B에 도시된다는 것에 주의한다. 디스플레이 장치는 기판(4310), 주변 구동기 회로(4311), 화소부(4312), FPC(4313) 및 FPC(4314)를 포함한다. 외부로부터 신호 및 전력 소스 전위는 FPC(4313)을 통해 주변 구동기 회로(4311)에 입력된다. 그 다음에, 주변 구동기 회로(4311)로부터의 출력은 화소부(4312)에 포함된 화소에 접속된 행방향 스캔라인 및 열방향 신호라인에 입력된다.
게다가, 디스플레이 요소(3618)에 적용가능한 디스플레이 요소의 예는 도 44a 및 도 44b에 도시된다. 다시 말해서, 실시예 모드 1에 기술된 화소에 적용가능한 디스플레이 요소의 구조는 도 44a 및 도 44b를 참조하여 설명된다.
도 44a의 디스플레이 요소는 애노드(402), 홀 주입재료로 형성된 홀 주입층(403), 홀 전달 재료로 형성된 홀 전송층(4404), 발광층(4405), 전자 전달 재료로 형성된 전자 주입층(4407) 및 캐소드(4408)가 기판(4401)상에 적층되는 요소 구조를 가진다. 여기서, 발광층(4405)은 단지 한가지 타입의 발광 재료로 형성될 수 있으나, 하나 이상의 다른 타입의 재료로 형성될 수 있다. 더욱이, 본 발명의 요소 구조는 상기 구조에 제한되지 않는다.
도 44a에 도시된 각각의 기능층들의 적층 구조외에, 발광층이 3중 여기 상태로부터 광을 방사하는 3중 발광 재료를 사용하여 발광층이 형성되는 고효율 요소 또는 고분자 화합물을 사용하는 요소와 같은 요소 구조의 변형이 존재한다. 더욱이, 본 발명의 요소 구조는 발광 영역을 두개의 영역들로 분할하기 위하여 홀차단층과 캐리어 재결합 영역을 제어함으로써 실현된 백색 디스플레이 요소에 적용가능하다.
도 44a에 도시된 본 발명의 요소의 제조방법에서, 홀 주입 재료, 홀 전달 재료 및 발광 재료는 애노드(4402)(ITO)를 가진 기판(4401)상에서 상기 순서대로 증발된다. 그 다음에, 전자 전달 재료 및 전자 주입 재료가 증발되며, 캐소드(4408)는 증발에 의하여 형성된다.
홀 주입 재료, 홀 전달 재료, 전자 전달 재료, 전자 주입 재료 및 발광 재료에 대한 적절한 재료들이 이하에 리스트된다.
홀 주입 재료로서, 프로피린 화합물, 프탈로시아닌(이후에 "H2Pc"로 언급됨), 구리 프탈로시아닌("CuPc") 등이 유기 화합물들중에서 유효하다. 더욱이, 사용될 홀 전달 재료의 값보다 작은 이온화 전위 값을 가지고 홀전달기능을 가지는 재료는 홀 주입 재료로서 사용될 수 있다. 폴리스틸렌 술폰산념(이후 "PSS"로 언급됨), 폴리아닐린 등으로 도핑된 폴리에틸렌에디옥시디오펜(이후 "PEDOT")을 포함하는 화학적 도핑된 도전 고분자 화합물이 존재한다. 더욱이, 절연 고분자 화합물은 애노드의 이온화에 효과적이며, 폴리이미드(이후 "PI" 로 언급됨)가 종종 사용된다. 게다가, 알루미늄 산화물(이후 "알루미나"로서 언급됨)의 초박막 및 금 또는 백금과 같은 금속의 박막을 포함하는 무기 화합물이 또한 사용된다.
홀 전달 재료로서 가장 광범위하게 사용되는 재료는 방향족 아민 기반 화합물(다시 말해서, 벤젠 링-질소의 본드를 가진 화합물)이다. 폭넓게 사용되는 재료는 4,4'-비스(디페닐라미노)-바이페닐(이후 "TAD"로 언급됨), 4,4'-비스[N-(3-메틸페닐)-N-페닐-아미노]-바이페닐(이후 "TPD"로서 언급됨), 또는 4,4'-비스[N-(1-나프틸)-N-페닐-아미노]-바이페닐(이후 "α-NPD"로서 언급됨)과 같은 유도체를 포함하며, 이외에 4,4,4'-트리(N,N-디페닐-아미노)-트리페닐아민(이후 "TDATA"로서 언급됨) 또는 4,4',4"-트리[N,N-디페닐-아미노)-트리페닐아미노(이후 "TDATA"로서 언ㄷ급됨), 또는 4,4',4"-트리[N-(3-메틸페닐)-N-페닐-아미노]-트리페닐아민(이후 "MTDATA"로서 언급됨)와 같은 스타 버스트 바향족 아민 화합물을 포함한다.
전자 전달 재료로서, 금속 화합물은 Alq, BAlq, 트리(4-메틸-8-퀘놀린)알루 미늄(이후 "Almq"로서 언급됨), 또는 비스(10-하이드로벤조[h]-퀘놀린)베리륨(이후 "Bebq"로서 언급됨)과 같은 퀘놀린 스켈톤 또는 벤조퀘놀린 스켈톤을 가진 금속 화합물을 포함하며, 이외에 비스[2-(2-하이드록시페닐)-벤족아졸라토]아연(이후 "Zn(BOX)2"로서 언급됨), 또는 비스[2-(2-하이드록시페닐)-벤조디아졸라토]아연(이후 "Zn(BTZ)2"로서 언급됨)와 같은 옥사졸 기반 또는 디아졸 기반 리간드를 가진 금속 화합물을 포함한다. 게다가, 금속 화합물과 다르게, 2-(-4-바이페닐)-5-(-4-테르트-부틸페닐)-1,3,4-옥사디아졸(이후 "PBD"로 언급됨) 또는 OXD-7와 같은 옥사디아졸 유도체, TAZ 또는 3-(-4-테르트-부틸페닐)-4-(-4-에틸페닐)-5-(-4-바이페닐)-1,2,4-트라이졸("p-EtTAZ"으로서 언급됨)과 같은 트라이졸 유도체, 및 바도페난드로린(이후 "BPhen"으로 언급됨)와 같은 페난드로라인 유도체, 또는 BCP는 전자 전달특성을 가진다.
전자 주입 재료로서, 앞서 언급된 전자 전달 재료가 사용될 수 있다. 더욱이, 칼슘 불화물, 리듐 불화물, 세슘 불화물 등과 같은 절연체의 초박막 또는 리듐 산화물을 포함하는 알칼리 금속 산화물 등이 사용된다. 게다가, 리듐 아세틸 아세토네이트(이후 "Li(acac)"로 언급됨) 또는 8-퀘놀린라토-리듐(이후 "Liq"로서 언급됨)과 같은 알칼리 금속 화합물이 효과적이다.
Alq, Almq, BeBq, BAlq, Zn(BOX)2, 또는 Zn(BTZ)2와 같은 전술한 금속 화합물과 다른 발광 재료로서, 다양한 형광 안료들이 효과적이다. 형광 안료는 청색인 4,4'-비스(2,2-디페닐-비닐)-바이페닐, 적색-오랜지색인 4-(디시아노메틸렌)-2-메 틸-6-(-p-디메틸라미노스티린)-4H-피란 등을 포함한다. 더욱이, 백금 또는 이리듐을 중심 금속으로서 가진 화합물인 3중 발광 재료가 가능하다. 3중 발광 재료로서, 트리(2-페닐피리딘)이리듐, 비스(2-(4'-트릴)피리디나토-N,C2')아세티라세토나토 이리듐(이후 "acacIr(typ)2"로 언급됨), 2,3,7,8,12,13,17,18-옥타에틸-21H, 23H-포피린-백금 등이 공지되어 있다.
각각의 기능들을 가지는 전술한 재료들을 결합함으로써, 고신뢰도의 디스플레이 요소가 제조될 수 있다.
더욱이, 도44a 순서에 역순으로 적층된 층들을 가진 디스플레이 요소는 n-채널 트랜지스터가 되도록 실시예 모드 1에 기술된 화소 구조를 가진 구동기 트랜지스터의 극성을 변화시키고 디스플레이 요소의 양 전극의 전위 및 전력 소스 라인에 세팅된 전위의 크기를 반전시킴으로써 사용될 수 있다. 다시 말해서, 요소 구조에서, 캐소드(4408), 전자 주입 재료로 형성된 전자주입층(4407), 전자 전달 재료로 형성된 전자전달층(4406), 발광층(4405), 홀 전달 재료로 형성된 홀전달층(4404), 홀 주입 재료로 형성된 홀주입층(4403) 및 애노드(4402)가 기판(4401)상에 순차적으로 적층된다.
더욱이, 디스플레이 요소의 광 방사를 추출하기 위하여, 애노드 및 캐소드중 하나는 광이 투과될 수 있다. 그 다음에, TFT 및 디스플레이 요소는 기판상에 형성된다. 광방사가 기판에 대향하는 표면을 통해 추출되는 상부 방사 구조, 광 방사가 기판측의 표면을 통해 추출되는 바닥 방사 구조, 및 방광사가 기판에 대향하 는 표면 및 기판측면상의 표면을 통해 추출되는 이중 방사 구조가 존재한다. 본 발명의 화소 구조는 방사 구조들의 일부를 가진 디스플레이 요소에 적용될 수 있다.
상부 방사 구조를 가진 디스플레이 요소는 도 45a를 참조하여 기술된다.
기판(4500)상에서는 구동기 TFT(4501)가 그 사이에 삽입된 기본막(4505)과 함께 형성되며, 제 1전극(4502)은 구동기 TFT(4501)의 소스 전극과 접촉하도록 형성된다. 유기 화합물을 포함하는 층(4503) 및 제 2전극(4504)가 기판(4500)상에 형성된다.
제 1전극(4502)은 디스플레이 요소의 애노드이고 제 2전극(4504)가 디스플레이 요소의 캐소드인 것을 주의한다. 다시 말해서, 디스플레이 요소는 유기 화합물을 포함하는 층(4503)이 제 1전극(4502) 및 제 2전극(4504)사이에 삽입되는 영역내에 형성된다.
여기서, 애노드로서 기능을 하는 제 1전극(4502)은 높은 일함수를 가진 재료를 사용하여 바람직하게 형성된다. 예컨대, 티타늄 질화물 막, 크롬 막, 텅스텐 막, Zn 막 또는 Pt 막과 같은 단층 막; 티타늄 질화물 막 및 주성분으로서 알루미늄을 함유하는 막의 적층; 또는 티타늄 질화물 막, 주성분으로서 알루미늄을 함유하는 막 및 티타늄 질화물 막의 3층 구조 등을 사용될 수 있다. 제 1전극(4502)이 적층 구조를 가질때, 제 1전극은 와이어로서 저저항을 가지며 우수한 오옴 접촉을 형성하며 애노드로서 기능을 한다. 광반사 금속막을 사용함으로써, 광을 전달하기 않는 애노드가 형성될 수 있다.
캐소드로서 기능을 하는 제 2전극(4504)는 낮은 일함수를 가진 재료(Al, Ag, Li, Ca, 또는 MgAg, MgIn, AlLi, CaF2, 또는 Ca3N2와 같은 합금)로 형성되는 금속박막 및 투과형 도전면(인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 아연 산화물(ZnO) 등)의 적층을 사용하여 바람직하게 형성된다. 전술한 박막 금속층 및 투과형 도전막을 사용함으로써, 광을 전달할 수 있는 캐소드가 형성될 수 있다.
따라서, 디스플레이 요소의광은 도 45a의 화살표에 의하여 지시된 상부면으로부터 추출될 수 있다. 다시 말해서, 도 36a 및 도 35b에 도시된 디스플레이 패널에 디스플레이 요소를 적용하는 경우에, 광은 기판(3610) 측면쪽으로 방사된다. 따라서, 상부 방사구조를 가진 디스플레이 요소가 디스플레이 장치를 위하여 사용될때, 광을 전달하는 기판은 밀봉 기판(604)으로서 사용된다.
더욱이, 광학 막을 제공하는 경우에, 광학 막은 밀봉 기판(3604)상에 제공될 수 있다.
제 1전극(4502)은 캐소드로서 기능을 하도록 MgMg, MgIn, 또는 AlLi와 같은 낮은 일함수를 가진 금속으로 형성된 금속막을 사용하여 형성될 수 있다. 게다가, 제 2캐소드(4504)는 인듐 주석 산화물(ITO) 막 또는 인듐 주석 산화물(IZO) 막과 같은 투과형 도전막을 사용하여 형성될 수 있다. 결과적으로, 이러한 구조에 따르면, 상부 방사의 투과율이 개선될 수 있다.
바닥 방사 구조를 가진 디스플레이 요소는 도 45b를 참조하여 기술된다. 방사 구조를 제외한 구조가 동일하기 때문에 도 45a의 도면부호들과 동일한 도면부호 들을 사용하여 기술된다.
애노드로서 기능을 하는 제 1전극(4502)은 높은 일함수를 가진 재료를 사용하여 바람직하게 사용된다. 예컨대, 인듐 주석 산화물(ITO) 막 또는 인듐 주석 산화물(IZO) 막과 같은 투과형 도전막이 사용될 수 있다. 투과형 도전막을 사용함으로써, 광을 전달할 수 있는 애노드가 형성될 수 있다.
캐소드로서 기능을 하는 제 2전극(4504)는 낮은 일함수를 가진 재료(Al, Ag, Li, Ca, 또는 MgAg, MgIn, AlLi, CaF2, 또는 Ca3N2와 같은 합금)로 형성되는 금속박막을 사용하여 형성될 수 있다. 전술한 광반사 금속을 사용함으로써, 광을 전달하지 않는 캐소드가 형성될 수 있다.
따라서, 디스플레이 요소의 광은 도 45b의 화살표에 의하여 지시된 바닥 표면으로부터 추출될 수 있다. 다시 말해서, 도 36a 및 도 35b에 도시된 디스플레이 패널에 디스플레이 요소를 적용하는 경우에, 광은 기판(3610) 측면쪽으로 방사된다. 따라서, 바닥 방사구조를 가진 디스플레이 요소가 디스플레이 장치를 위하여 사용될때, 광을 전달하는 기판은 밀봉 기판(3610)으로서 사용된다.
더욱이, 광학 막을 제공하는 경우에, 광학 막은 밀봉 기판(3610)상에 제공될 수 있다.
이중 방사 구조를 가진 디스플레이 요소가 도 45c를 참조하여 기술된다. 방사 구조를 제외한 구조가 동일하기 때문에 도 45a의 도면부호들과 동일한 도면부호들을 사용하여 기술된다.
여기서, 애노드로서 기능을 하는 제 1전극(4502)은 높은 일함수를 가진 재료를 사용하여 바람직하게 사용된다. 예컨대, 인듐 주석 산화물(ITO) 막 또는 인듐 주석 산화물(IZO) 막과 같은 투과형 도전막이 사용될 수 있다. 투과형 도전막을 사용함으로써, 광을 전달할 수 있는 애노드가 형성될 수 있다.
캐소드로서 기능을 하는 제 2전극(4504)는 낮은 일함수를 가진 재료(Al, Ag, Li, Ca, 또는 MgAg, MgIn, AlLi, CaF2, 또는 Ca3N2와 같은 합금)로 형성되는 금속박막 및 투과형 도전막(인듐 주석 산화물(ITO), 인듐 산화물 및 아연 산화물(In2O3-ZnO)의 합금, 아연 산화물(ZnO) 등)의 적층을 사용하여 바람직하게 형성된다. 전술한 박막 금속막 및 투과형 도전막을 사용함으로써, 광을 전달하는 캐소드가 형성될 수 있다.
따라서, 디스플레이 요소의 광은 도 45c의 화살표에 의하여 지시된 양 표면으로부터 추출될 수 있다. 다시 말해서, 도 36a 및 도 35b에 도시된 디스플레이 패널에 디스플레이 요소를 적용하는 경우에, 광은 기판(3604) 측면쪽으로 방사된다. 따라서, 이중 방사구조를 가진 디스플레이 요소가 디스플레이 장치를 위하여 사용될때, 광을 전달하는 기판은 기판(3610) 및 밀봉 기판(3604)으로서 사용된다.
더욱이, 광학 막을 제공하는 경우에, 광학 막은 기판(3610) 및 밀봉 기판(3604)상에 제공될 수 있다.
더욱이, 본 발명은 백색 디스플레이 요소 및 캐소드를 사용함으로써 완전 칼라 디스플레이를 구현하는 디스플레이 장치에 적용될 수 있다.
도 46에 도시된 바와 같이, 기본 막(4602)은 기판(4600)상에 형성되고, 구동기 TFT(4601)은 기판(4600)상에 형성되며, 제 1전극(4603)은 구동기 TFT(4601)의 소스 전극에 접촉되게 형성된다. 유기 화합물을 포함하는 층(4604) 및 제 2전극(4605)가 제 1전극(4603)상에 형성된다.
제 1전극(4603)은 디스플레이 요소의 애노드이며, 제 2전극(4605)는 디스플레이 요소의 캐소드이다. 다시 말해서, 디스플레이 요소는 유기 화합물을 포함하는 층(4604)이 제 1전극(4603) 및 제 2전극(4605)사이에 삽입되는 영역내에 형성된다. 백색 광이 도 46에 도시된 구조에서 방사된다. 적색 필터(4606R), 녹색 필터(4606G) 및 청색 필터(4606b)는 완전 칼라 디스플레이를 구현하기 위하여 디스플레이 요소에 각각 제공된다. 더욱이, 이들 색 필터들을 분리하는 흑색 매트릭스(또는 "BM"로서 언급됨)(4607)가 제공된다.
디스플레이 요소의 전술한 구조들은 결합하여 사용될 수 있으며 본 발명의 디스플레이 장치에 적절하게 적용될 수 있다. 더욱이, 앞서 기술된 디스플레이 패널들의 구조 및 디스플레이 요소는 단지 예로시 기술되며, 다른 구조는 본 발명의 디스플레이 장치에 자연스럽게 적용될 수 있다.
(실시예 모드 9)
본 발명은 다양한 전자장치들에 적용될 수 있다. 특히, 본 발명은 전자 장치의 디스플레이부에 적용될 수 있다. 전자장치의 예들은, 비디오 카메라 또는 디지털 카메라와 같은 카메라, 고글형 디스플레이(헤드 장착 디스플레이), 네비게이션 시스템, 음성 재생 장치(예컨대, 카 오디오 또는 오디오 컴포넌트), 컴퓨터, 게 임 머신, 휴대용 정보 단말(예컨대, 이동 컴퓨터, 이동 전화, 휴대용 게임 머신 또는 전자책), 기록 매체 기록 부분을 가진 영상 재생장치(특히 디지털 다방면 디스크(DVD)와 같은 기록 매체를 재생하고 영상들을 디스플레이할 수 있는 발광장치를 포함하는) 장치이다.
도 26a는 섀시(26001), 지지부(26002), 디스플레이부(26003), 스피커 부분(26004), 비디오 입력단자(26005) 등을 포함하는 발광장치를 도시한다. 본 발명의 디스플레이 장치는 디스플레이부(26003)을 위하여 사용될 수 있다. 발광장치는 예컨대 퍼스널 컴퓨터, TV 방송 수신 또는 광고 디스플레이를 위하여 정보를 디스플레이하는 모든 발광장치들을 포함한다. 디스플레이부(26003)에 대하여 본 발명을 사용하는 발광장치는 전력 소비를 감소시킬 수 있다.
도 26b는 주몸체(26101), 디스플레이부(26102), 영상 수신 부분(26103), 동작 키(26104), 외부 접속 포트(26105), 셔터(26106) 등을 포함하는 카메라를 포함한다.
디스플레이부(26102)에 대하여 본 발명을 사용하는 카메라는 전력 소비를 감소시킬 수 있다.
도 26c는 주몸체(26201), 섀시(26202), 디스플레이부(26203), 키보드(26204), 외부 접속 포트(26205), 포인팅 마우드(26206) 등을 포함하는 컴퓨터를 도시한다. 디스플레이부(26203)에 대하여 본 발명을 사용하는 컴퓨터는 전력 소비를 감소시킬 수 있다.
도 26d는 주몸체(26301), 디스플레이부(26302), 스위치(26303), 동작 키(26304), 적외선 포트(26305) 등을 포함하는 컴퓨터를 도시한다. 디스플레이부(26302)에 대하여 본 발명을 사용하는 컴퓨터는 전력 소비를 감소시킬 수 있다.
도 26e는 주몸체(26401), 섀시(26402), 디스플레이부 A(26403), 디스플레이부 B(26406), 기록 매체(DVD 등) 판독 부분(26405), 동작 키(26406), 스피커 부분(26207) 등을 포함하는, 기록 매체 판독부를 가진 휴대용 영상 재생 장치(특히, DVD 재생장치)를 도시한다. 디스플레이부 A(26403)은 영상 정보를 주로 디스플레이 하며, 디스플레이부 B(26404)는 주로 문자 정보를 디스플레이 한다. 디스플레이부 A(26403) 및 디스플레이부 B(26494)에 대하여 본 발명을 사용하는 영상 재생장치는 전력 소비를 감소시킬 수 있다.
도 26f는 주몸체(26501), 디스플레이부(26502), 암 부분(26503) 등을 포함하는 고글형 디스플레이를 도시한다. 디스플레이부(26502)에 대하여 본 발명을 사용하는 고글형 디스플레이는 전력 소비를 감소시킬 수 있다.
도 26g는 주몸체(26601), 디스플레이부(26602), 섀시(26603), 외부 접속 포트(26604), 원격 제어 수신 부분(26605), 영상 수신 부분(26606), 배터리(26607), 오디오 입력 부분(26608), 동작 키(26609) 등을 포함하는 비디오 카메라를 도시한다. 디스플레이부(26602)에 대하여 본 발명을 사용하는 비디오 카메라는 전력 소비를 감소시킬 수 있다.
도 26h는 주몸체(26701), 섀시(26702), 디스플레이부(26703), 오디오 입력 부분(26704), 오디오 출력 부분(26705), 동작 키(26706), 외부 접속 포트(26707), 안테나(26708) 등을 포함하는 이동전화를 도시한다.
최근 몇년동안, 이동 전화는 게임 기능, 카메라 기능, 전자 메모리 기능 등을 포함하며, 고기능 추가 이동전화에 대한 필요성이 증가되었다. 이동전화가 다기능화되고 사용빈도가 증가되기 때문에, 한번의 충전으로 인하여 장기간 사용이 요구되고 있다. 디스플레이부(26703)에 대하여 본 발명을 사용하는 이동전화는 전력 소비를 감소시킬 수 있다. 따라서, 장기간 사용이 가능하다.
전술한 바와같이, 본 발명은 모든 전자장치들에 적용될 수 있다.
(실시예 모드 10)
본 실시예 모드에서는 화소부이 다수의 영역들로 분할되고 화소들로의 신호 기록이 각각의 영역에서 개별적으로 수행될 수 있는 디스플레이 장치에 대하여 기술된다. 다시 말해서, 신호 기록은 각각의 영역의 구동기로부터 수행될 수 있다.
도 24는 화소부이 두개의 영역들로 분리되고 신호 기록이 다른 구동기 회로들에 의하여 수행될 수 있는 디스플레이 장치의 예를 도시한다.
도24에 도시된 디스플레이 장치는 제 1화소 영역(2405), 제 2화소 영역(2406), 제 1화소영역(2405)의 화소 행을 선택하는 스캔라인 구동기 회로(2403), 제 1화소 영역(2405)에 비디오 신호를 입력하는 신호라인 구동기 회로(2401), 제 2화소 영역(2406)의 화소 행을 선택하는 스캔라인 구동기 회로(2404), 및 제 1화소 영역(2406)에 비디오 신호를 입력하는 신호라인 구동기 회로(2402)를 포함한다.
제 1화소영역(2405)에서, 화소들(2407)은 스캔라인(G1 내지 Gm) 및 신호라인들(S1 내지 Sn)과 관련하여 매트릭스로 배열된다. 제 2 화소영역(2406)에서, 화소들(2407)은 스캔라인들(G'1 내지 G'm) 및 신호라인들(S'1 내지 S'n)과 관련하여 매 트릭스로 배열된다.
클록신호(G_CLK), 역 클록신호(G1_CLKB), 시작 펄스신호(G1_SP), 및 출력 제어 신호(G1_ENABLE) 등은 신호가 기록되는 화소 행을 선택하기 위하여 스캔라인 구동기 회로(2403)에 입력된다. 그 다음에, 클록신호(S1_CLK), 역 클록신호(S1_CLKB), 시작 펄스신호(S1_SP), 출력 제어 신호(G1_ENABLE), 및 비디오 신호(디지털 비디오 데이터 1) 등은 스캔라인 구동기 회로(2403)에 의하여 선택된 화소 행에 비디오 신호를 입력하기 위하여 스캔라인 구동기 회로(2401)에 입력된다. 화소 행 선택은 스캔라인들(G1 내지 Gm)에 입력함으로써 수행되며, 화소 행에 입력된 비디오 신호는 신호라인들(S1 내지 Sn)의 각각에 비디오 신호를 입력함으로써 수행된다.
선행 부프레임 기간의 어드레스 기간에서 입력된 비디오 신호가 단일 행의 화소들에 다음 부프레임 기간에서 입력될 비디오 신호와 동일한 경우에, 신호는 다음 부프레임 기간에서 단일 행의 화소들에 입력되는 것이 방지된다. 따라서, 선행 부프레임 기간의 어드레스 기간에서 입력된 비디오 신호가 단일 행의 화소들에 다음 부프레임 기간에서 입력된 비디오 신호와 동일한지의 여부를 지시하는 출력 제어 신호(G1_ENABLE, S1_ENABLE)는 스캔라인 구동기 회로(2403) 및 신호라인 구동기 회로(2401)에 개별적으로 입력된다.
클록신호(G2_CLK), 역 클록신호(G2_CLKB), 시작 펄스신호(G2_SP), 및 출력 제어 신호(G2_ENABLE) 등은 신호가 기록되는 화소 행을 선택하기 위하여 스캔라인 구동기 회로(2404)에 입력된다. 더욱이, 클록신호(S2_CLK), 역 클록신 호(S2_CLKB), 시작 펄스신호(S2_SP), 출력 제어 신호(G2_ENABLE), 및 비디오 신호(디지털 비디오 데이터 2) 등은 스캔라인 구동기 회로(2404)에 의하여 선택된 화소 행에 비디오 신호를 입력하기 위하여 스캔라인 구동기 회로(2402)에 입력된다. 화소 행 선택은 스캔라인들(G'1 내지 G'm)에 입력함으로써 수행되며, 화소 행에 입력된 비디오 신호는 신호라인들(S'1 내지 S'n)의 각각에 비디오 신호를 입력함으로써 수행된다.
선행 부프레임 기간의 어드레스 기간에서 입력된 비디오 신호가 단일 행의 화소들에 다음 부프레임 기간에서 입력될 비디오 신호와 동일한 경우에, 신호는 다음 부프레임 기간에서 단일 행의 화소들에 입력되는 것이 방지된다. 따라서, 선행 부프레임 기간의 어드레스 기간에서 입력된 비디오 신호가 단일 행의 화소들에 다음 부프레임 기간에서 입력된 비디오 신호와 동일한지의 여부를 지시하는 출력 제어 신호(G2_ENABLE, S2_ENABLE)는 스캔라인 구동기 회로(2404) 및 신호라인 구동기 회로(2402)에 개별적으로 입력된다.
비록 비디오 신호들이 제 1화소영역(2405) 및 제 2화소영역(2406)에 개별적으로 기록될지라도, 제 1화소영역(2405) 및 제 2화소영역(2406)은 하나의 디스플레이부으로서 영상을 디스플레이 한다. 다시 말해서, 디지털 부분으로서 영상의 데이터는 각각의 신호라인 구동기 회로들에 입력되는 비디오 신호(디지털 비디오 데이터 1) 및 비디오 신호(디지털 비디오 데이터 2)로 분할된다.
신호 기록 기간이 이러한 구조에서 화소부들을 분할함으로써 단축될 수 있기 때문에, 선명도를 개선할 수 있고 고레벨 그레이 스케일 디스플레이를 수행하는 디 스플레이 장치가 제공될 수 있다.
디스플레이의 그레이 스케일의 레벨 및 선명도의 개선과 관련하여 신호 기록이 수행되는 횟수가 증가할때 전력 소비가 증가된다. 그러나, 선형 부프레임 기간의 어드레스 기간에서 입력된 비디오 신호가 단일 행의 화소들에 다음 부프레임 기간에서 입력될 비디오 신호와 동일한 경우에, 본 발명의 디스플레이 장치는 다음 부프레임 기간에서 단일 행의 화소들에의 신호 기록이 방지된다. 따라서, 본 발명의 디스플레이 장치는 소비 전력을 감소시킬 수 있다.
더욱이, 이러한 실시예의 구조는 각각의 화소 영역의 화소들에 대하여 신호 기록이 개별적으로 수행될 수 있기 때문에 높은 디스플레이 용량 디스플레이 장치(다수의 디스플레이 화소들을 가진 디스플레이 장치)에 바람직하게 적용된다. 다시 말해서, 디스플레이 용량이 증가함에 따라, 모든 행들의 화소들에 기록하는 시간이 필요하다. 그러나, 만일 신호 기록이 이러한 실시예 모드의 구조에서 처럼 각각의 화소 영역에서 개별적으로 수행되면, 모든 화소들에 기록하는데 필요한 시간은 분할된 영역들의 수가 증가되기 때문에 단축될 수 있다.
[실시예 1]
이러한 실시예에서는 신호가 하나의 프레임 기간의 임의의 부프레임에서 화소에 기록되는 단일 화소 행에 대한 비디오 신호의 데이터가 그에 이미 기록된 화소 행의 데이터와 동일한 경우에 비디오 신호가 화소에 입력되지 않는 실시예 모드 1에 기술된 디스플레이 장치에 대한 더 상세한 설명을 도 12a 및 도 12b를 참조하여 기술한다. 도 12a는 시간축으로서 수평 방향을 사용하고 화소 행축으로서 수직 방향을 사용하여 임의의 하나의 프레임 기간에서 신호 기록 동작 및 신호 소거 동작을 도시한다.
여기에서는 i-번째 행의 화소 행을 중점적으로 하여 설명한다. i-번째 행의 화소 행에서, 제 1부프레임 기간의 신호 기록 시간은 SF1a(i)로 표현되며, 제 2, 제 3, 제 4, 제 5 및 제 6 부프레임 기간들의 신호 기록 시간은 SF2a(i), SF3a(i), SF4a(i), SF5a(i), SF6a(i)으로 각각 표현된다. 더욱이, i-번째 행의 화소를 기반으로 하여 발광 기간 및 비발광 기간에 대한 설명을 도 12b를 참조하여 기술한다. i-번째 행에 주의를 집중할때, 화소에의 신호 기록 시간은 데이터 홀딩 기간보다 현저하게 짧으며; 따라서 신호 기록 시간은 도 12b에서 생략된다. 신호가 SF1a(i)에 기록될때, 제 1부프레임 기간에서 데이터 홀딩 기간 SF1s(i)으로 동작이 진행한다. 그 다음에, 제 1부프레임 기간에서 신호 기록 시간 SF2a(i)은 시작되며, 데이터 홀딩 기간 SF1s(i)가 종료된다. 신호가 신호 기록 시간 SF2a(i)에 따라 화소에 기록될때, 제 1부프레임 기간에서 데이터 홀딩 기간 SF2s(i)가 시작되며 데이터 홀딩 기간 SF2s(i)가 신호 소거 동작에 의하여 종료한다. 제 3부프레임 기간에서 신호 기록 시간 SF3a(i)일때까지 i-번째 행의 신호가 소거 동작에 의하여 소거된후에 시간기간은 비발광 기간이다. 유사한 방식에서, 제 3 부프레임 기간에서 데이터 홀드 기간 SF3s(i)는 제 4부프레임 기간에서 신호 기록 시간 SF4a(i)일때까지 신호가 신호 기록 시간 SF3a(i)에 따라 화소에 기록된후 시간기간이다. 제 4 부프레임 기간에서 데이터 홀드 기간 SF4s(i)는 제 5부프레임 기간에서 신호 기록 시간 SF5a(i)일때까지 신호가 신호 기록 시간 SF4a(i)에 따라 화소에 기록된 후 시간기간이다. 제 5 부프레임 기간에서 데이터 홀드 기간 SF5s(i)는 i-번째 행의 신호가 신호 소거 동작에 의하여 소거될때까지 제 5부프레임 기간에서 신호 기록 시간 SF5a(i)에 따라 화소에 기록된후 시간기간이다. 제 6 부프레임 기간에서 데이터 홀드 기간 SF6s(i)는 다음 프레임 기간의 제 1부프레임 기간에서 신호 기록 시간 SF1a(i)일때까지 신호가 제 6 부프레임 기간의 신호 기록 시간 SF6a(i)에 따라 화소에 기록된후 시간기간이다.
여기서, 만일 SF1a(i)에서 신호 행의 모든 화소들에 대한 비디오 신호의 데이터가 SF2a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터와 동일하면, i-번째 행의 화소들에의 신호 기록은 SF2a(i)에서 중지된다. 더욱이, 만일 SF3a(i)에서 신호 행의 모든 화소들에 대한 비디오 신호의 데이터가 화소들을 비발광상태로 전환하는 데이터이면, i-번째 행의 화소들에의 신호 기록은 SF3a(i)에서 중지된다. 유사하게, 만일 SF4a(i)에서 신호 행의 모든 화소들에 대한 비디오 신호의 데이터가 SF3a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터와 동일하면, i-번째 행의 화소들에의 신호 기록은 SF4a(i)에서 중지된다. 만일 SF1a(i)에서 신호 행의 모든 화소들에 대한 비디오 신호의 데이터가 SF4a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터와 동일하면, i-번째 행의 화소들에의 신호 기록은 SF5a(i)에서 중지된다. 만일 SF6a(i)에서 신호 행의 모든 화소들에 대한 비디오 신호의 데이터가 화소들을 비발광상태로 전환하는 데이터이면, i-번째 행의 화소들에의 신호 기록은 SF6a(i)에서 중지된다.
전술한 바와같이, 마지막 부프레임에 입력된 신호들(비디오 신호 및 소거 신호)이 단일 행의 화소들에 대한 비디오 신호의 데이터와 매칭되는 경우에, 부프레임 기간에서 화소 행에의 신호 기록이 중지된다. 예컨대, 화소 행을 선택하는 스캔라인 구동기 회로의 신호는 출력이 방지된다. 다시 말해서, 화소 행을 선택하지 않는 L 신호는 화소 행의 스캔라인에 입력되거나 또는 화소 행의 스캔라인은 부동상태로 된다. 더욱이, 신호라인 구동기 회로는 비디오 신호의 출력을 방지한다. 신호라인 구동기 회로로부터의 출력은 화소를 발광상태로 전환하는 신호일 수 있거나 또는 화소를 비발광 상태로 전환하는 신호일 수 있다. 가능한 적게 전력을 소비하는 신호가 입력될 수 있다. 선택적으로, 신호라인은 부동 상태로 될 수 있다.
이는 충전 및 방전이 수행되는 횟수를 감소하여 전력 소비를 감소시킬 수 있다.
[실시예 2]
이러한 실시예에서는 화소의 신호 소거가 하나의 프레임 기간의 임의의 부프레임에서 화소에 수행되는 단일 화소 행에 대한 비디오 신호의 데이터가 화소를 비발광 상태로 전환시키는 데이터일때 화소 행의 신호가 소거되지 않는 실시예 모드 1에 기술된 디스플레이 장치에 대한 더 상세한 설명을 도 12a 및 도 12b를 참조하여 기술한다. 도 12a는 시간축으로서 수평 방향을 사용하고 화소 행축으로서 수직 방향을 사용하여 임의의 하나의 프레임 기간에서 신호 기록 동작 및 신호 소거 동작을 도시한다.
여기에서는 i-번째 행의 화소 행을 중점적으로 하여 설명한다. i-번째 행의 화소 행에서, 제 1부프레임 기간의 신호 기록 시간은 SF1a(i)로 표현되며, 제 2, 제 3, 제 4, 제 5 및 제 6 부프레임 기간들의 신호 기록 시간은 SF2a(i),SF3a(i), ,SF4a(i), SF5a(i), SF6a(i)으로 각각 표현된다. 더욱이, 제 2부프레임 기간에서 시간 소거 기간이 SF2e(i)로 표현되고, 제 5 부프레임 기간에서 신호 소거 시간은 SF5e(i)로 표현된다. 더욱이, i-번째 행의 화소를 기반으로 하여 발광 기간 및 비발광 기간에 대한 설명을 도 12b를 참조하여 기술한다. i-번째 행에 주의를 집중할때, 화소에의 신호 기록 시간은 데이터 홀딩 기간보다 현저하게 짧으며; 따라서 신호 기록 시간은 도 12b에서 생략된다. 신호가 SF1a(i)에 기록될때, 제 1부프레임 기간에서 데이터 홀딩 기간 SF1s(i)으로 동작이 진행한다. 그 다음에, 제 2부프레임 기간에서 신호 기록 시간 SF2a(i)은 시작되며, 데이터 홀딩 기간 SF1s(i)가 종료된다. 신호가 신호 기록 시간 SF2a(i)에 따라 화소에 기록될때, 제 2부프레임 기간에서 데이터 홀딩 기간 SF2s(i)가 시작되며 데이터 홀딩 기간 SF2s(i)가 신호 소거 동작에 의하여 종료한다. 제 3부프레임 기간에서 신호 기록 시간 SF3a(i)일때까지 i-번째 행의 신호가 시작할때까지 소거 동작에 의하여 소거된후에 시간기간은 비발광 기간이다. 유사한 방식에서, 제 3 부프레임 기간에서 데이터 홀드 기간 SF3s(i)는 제 4부프레임 기간에서 신호 기록 시간 SF4a(i)일때까지 신호가 신호 기록 시간 SF3a(i)에 따라 화소에 기록된후 시간기간이다. 제 4 부프레임 기간에서 데이터 홀드 기간 SF4s(i)는 제 5부프레임 기간에서 신호 기록 시간 SF5a(i)일때까지 신호가 신호 기록 시간 SF4a(i)에 따라 화소에 기록된후 시간기간이다. 제 5 부프레임 기간에서 데이터 홀드 기간 SF5s(i)는 i-번째 행의 신호가 신호 소거 동작에 의하여 소거될때까지 제 5부프레임 기간에서 신호 기록 시간 SF5a(i)에 따라 화소에 기록된후 시간기간이다. 제 6 부프레임 기간에서 데이터 홀드 기간 SF6s(i)는 다음 프레임 기간의 제 1부프레임 기간에서 신호 기록 시간 SF1a(i)일때까지 신호가 제 6 부프레임 기간의 신호 기록 시간 SF6a(i)에 따라 화소에 기록된후 시간기간이다.
여기서, 만일 SF2a(i)에서 신호 행의 모든 화소들에 대한 비디오 신호의 데이터가 화소들을 비발광 상태로 전환한 데이터이면 i-번째 행의 화소들의 신호 소거는 SF2e(i)에서 중지된다. 더욱이, 만일 SF5a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터가 화소들을 비발광상태로 전환하는 데이터이면, i-번째 행의 화소들에의 신호 소거는 SF5e(i)에서 중지된다.
전술한 신호 소거의 경우에, 단일 행의 화소들에 바로 전에 입력된 비디오 신호의 데이터가 비발광 상태로 화소들을 전환하는 데이터일때, 화소 행의 신호 소거는 중지된다. 예컨대, 화소 행을 선택하는 스캔라인 구동기 회로의 신호는 출력이 방지된다. 다시 말해서, 화소 행을 선택하지 않는 L 신호는 화소 행의 스캔라인에 입력되거나 또는 화소 행의 스캔라인은 부동상태로 된다. 신호라인 구동기 회로부터, 화소 행에 대한 스캔라인은 계속해서 입력되거나 또는 소거 신호일 수 있다. 가능한 적게 전력을 소비하는 신호가 입력될 수 있다. 선택적으로, 신호라인은 부동 상태로 될 수 있다.
이는 충전 및 방전이 수행되는 횟수를 감소하여 전력 소비를 감소시킬 수 있다.
[실시예 3]
이러한 실시예에서는 신호가 하나의 프레임 기간의 임의의 부프레임에서 화소에 기록되는 단일 화소 행에 대한 비디오 신호의 데이터가 화소에 이미 기록된 화소 행의 데이터와 동일한 경우에 비디오 신호가 화소에 입력되지 않고 화소들의 신호 소거가 수행되는 단일 화소 행에 대한 비디오 신호의 데이터가 화소들을 비발광 상태로 전환하는 데이터인 경우에 화소 행의 신호 소거가 수행되지 않는 실시예 모드 1에 기술된 디스플레이 장치에 대한 더 상세한 설명을 도 12a 및 도 12b를 참조하여 기술한다.
여기에서는 i-번째 행의 화소 행을 중점적으로 하여 설명한다. i-번째 행의 화소 행에서, 제 1부프레임 기간의 신호 기록 시간은 SF1a(i)로 표현되며, 제 2, 제 3, 제 4, 제 5 및 제 6 부프레임 기간들의 신호 기록 시간은 SF2a(i), SF3a(i), SF4a(i), SF5a(i), SF6a(i)으로 각각 표현된다. 더욱이, 제 2 부프레임 기간에서 시간 소거 시간은 SF2e(i)에 의하여 표현되고, 제 5 부프레임 기간에서 신호 소거 시간은 SF5e(i)에 의하여 표현된다. 더욱이, i-번째 행의 화소를 기반으로 하여 발광 기간 및 비발광 기간에 대한 설명을 도 12b를 참조하여 기술한다. i-번째 행에 주의를 집중할때, 화소에의 신호 기록 시간은 데이터 홀딩 기간보다 현저하게 짧으며; 따라서 신호 기록 시간은 도 12b에서 생략된다. 신호가 SF1a(i)에 기록될때, 제 1부프레임 기간에서 데이터 홀딩 기간 SF1s(i)으로 동작이 진행한다. 그 다음에, 제 1부프레임 기간에서 신호 기록 시간 SF2a(i)은 시작되며, 데이터 홀딩 기간 SF1s(i)가 종료된다. 신호가 신호 기록 시간 SF2a(i)에 따라 화소에 기록될때, 제 2부프레임 기간에서 데이터 홀딩 기간 SF2s(i)가 시작되며 데이터 홀딩 기 간 SF2s(i)가 신호 소거 동작에 의하여 종료한다. 제 3부프레임 기간에서 신호 기록 시간 SF3a(i)이 시작할때까지 i-번째 행의 신호가 소거 동작에 의하여 소거된후에 시간기간은 비발광 기간이다. 유사한 방식에서, 제 3 부프레임 기간에서 데이터 홀드 기간 SF3s(i)는 제 4부프레임 기간에서 신호 기록 시간 SF4a(i)일때까지 신호가 신호 기록 시간 SF3a(i)에 따라 화소에 기록된후 시간기간이다. 제 4 부프레임 기간에서 데이터 홀드 기간 SF4s(i)는 제 5부프레임 기간에서 신호 기록 시간 SF5a(i)일때까지 신호가 신호 기록 시간 SF4a(i)에 따라 화소에 기록된후 시간기간이다. 제 5 부프레임 기간에서 데이터 홀드 기간 SF5s(i)는 i-번째 행의 신호가 신호 소거 동작에 의하여 소거될때까지 제 5부프레임 기간에서 신호 기록 시간 SF5a(i)에 따라 화소에 기록된후 시간기간이다. 제 6 부프레임 기간에서 데이터 홀드 기간 SF6s(i)는 다음 프레임 기간의 제 1부프레임 기간에서 신호 기록 시간 SF1a(i)일때까지 신호가 제 6 부프레임 기간의 신호 기록 시간 SF6a(i)에 따라 화소에 기록된후 시간기간이다.
여기서, 만일 SF1a(i)에서 신호 행의 모든 화소들에 대한 비디오 신호의 데이터가 SF2a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터와 동일하면, i-번째 행의 화소들에의 신호 기록은 SF2a(i)에서 중지된다. 더욱이, 만일 SF3a(i)에서 신호 행의 모든 화소들에 대한 비디오 신호의 데이터가 화소들을 비발광상태로 전환하는 데이터이면, i-번째 행의 화소들에의 신호 기록은 SF3a(i)에서 중지된다. 유사하게, 만일 SF4a(i)에서 신호 행의 모든 화소들에 대한 비디오 신호의 데이터가 SF3a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터와 동일하면, i-번째 행의 화소들에의 신호 기록은 SF4a(i)에서 중지된다. 만일 SF1a(i)에서 신호 행의 모든 화소들에 대한 비디오 신호의 데이터가 SF4a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터와 동일하면, i-번째 행의 화소들에의 신호 기록은 SF5a(i)에서 중지된다. 만일 SF6a(i)에서 신호 행의 모든 화소들에 대한 비디오 신호의 데이터가 화소들을 비발광상태로 전환하는 데이터이면, i-번째 행의 화소들에의 신호 기록은 SF6a(i)에서 중지된다.
더욱이, SF2a(i)에서 신호 행의 모든 화소들에 대한 비디오 신호의 데이터가 화소를 비발광 상태로 전환하는 데이터이면, i-번째 행에서 화소들의 신호 소거는 SF2e(i)에서 중지된다. 더욱이, SF25(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터가 화소들을 비발광 상태로 전환하는 데이터이면, i-번째 행의 화소들의 신호 소거는 SF5e(i)에서 중지된다.
전술한 바와같이, 마지막 부프레임에 입력된 신호들(비디오 신호 및 소거 신호)이 단일 행의 화소들에 대한 비디오 신호의 데이터와 매칭되는 경우에, 부프레임 기간에서 화소 행에의 신호 기록이 중지된다. 예컨대, 화소 행을 선택하는 스캔라인 구동기 회로의 신호는 출력이 방지된다. 다시 말해서, 화소 행을 선택하지 않는 L 신호는 화소 행의 스캔라인에 입력되거나 또는 화소 행의 스캔라인은 부동상태로 된다. 더욱이, 신호라인 구동기 회로는 비디오 신호의 출력을 방지한다. 신호라인 구동기 회로로부터의 출력은 화소를 발광상태로 전환하는 신호일 수 있거나 또는 화소를 비발광 상태로 전환하는 신호일 수 있다. 가능한 적게 전력을 소비하는 신호가 입력될 수 있다. 선택적으로, 신호라인은 부동 상태로 될 수 있다. 신호를 소거하는 경우에, 단일 행의 화소들에 바로 전에 입력된 비디오 신호의 데이터가 화소들을 비발광 상태로 전환하는 데이터일때, 화소 행의 신호 소거가 중지된다. 예컨대, 화소 행을 선택하는 스캔라인 구동기 회로의 신호는 출력이 방지된다. 다시 말해서, 화소 행을 선택하지 않는 L 신호는 화소 행의 스캔라인에 입력되거나 또는 화소 행의 스캔라인은 부동상태로 된다. 신호라인 구동기 회로로부터, 화소 행에 대한 비디오 신호는 계속해서 입력되거나 또는 소거 신호일 수 있다. 가능한 적게 전력을 소비하는 신호가 입력될 수 있다. 선택적으로, 신호라인은 부동 상태로 될 수 있다.
이는 충전 및 방전이 수행되는 횟수를 감소하여 전력 소비를 감소시킬 수 있다.
비발광 상태가 계속되는 경우에 신호는 일단 신호가 화소에 입력되면 화소에 입력되지 않는다. 따라서, 이 경우에, 신호는 불량하게 디스플레이되도록 화소에 입력된 신호가 누설되기전에 규칙적으로 입력된다. 신호 누설을 감소시키기 위하여 화소를 비발광 상태로 전환하는 신호를 신호라인에 계속해서 입력하는 것이 바람직하다. 발광이 계속되는 경우에, 화소의 신호는 소거 신호가 입력될 때 재기록되며, 따라 문제점이 제거된다.
[실시예 4]
본 실시예에서는 실시예 모드 1에 기술된 디스플레이 장치의 하나 이상의 적절한 구동 방법에 대하여 기술한다.
본 발명의 디스플레이 장치는 다수의 부프레임 기간로 하나의 프레임 기간을 분할하고 각각의 부프레임 기간에서 각 화소의 발광 및 비발광을 제어하여 각각의 화소의 발광 시간의 전체 시간의 차이만큼 그레이 스케일을 표현하고, 특히 각각의 부프레임 기간에서 발광이 수행되는 횟수를 순차적으로 추가하여 그레이 스케일을 표현하기 위하여 시간 그레이 스케일을 사용하는 구동 방법에 적합하다. 다시 말해서, 발광을 수행하는 부프레임들의 수는 그레이 스케일 레벨이 증가될때 증가된다. 따라서, 발광이 낮은 그레이 스케일 레벨에서 수행되는 부프레임에서, 발광은 또한 높은 그레이 스케일 레벨에서 수행된다. 이러한 그레이 스케일 방법은 "중첩된 시간 그레이 스케일 방법"으로서 언급된다.
중첩된 시간 그레이 스케일 방법을 사용하여 3-비트 그레이 스케일을 표현하는 경우는 도 22a 및 도 22b를 참조하여 설명된다. 도 22a는 시간 축으로서 수평 방향을 사용하고 화소 행 축으로서 수직 방향을 사용하여 임의의 프레임 기간내에서 신호 기록 동작을 도시한다. 3-비트 그레이 스케일을 표현하기 위하여, 하나의 프레임 기간은 여러 부프레임들로 분할된다.
여기에서는 i-번째 행의 화소 행을 중점적으로 하여 설명한다. i-번째 행의 화소 행에서, 제 1부프레임 기간의 신호 기록 시간은 SF1a(i)로 표현되며, 제 2, 제 3, 제 4, 제 5 및 제 6 부프레임 기간들의 신호 기록 시간은 SF2a(i), SF3a(i), SF4a(i), SF5a(i), SF6a(i)으로 각각 표현된다.
더욱이, i-번째 행의 화소를 기반으로 하여 발광 기간 및 비발광 기간에 대한 설명을 도 22b를 참조하여 기술한다. i-번째 행에 주의를 집중할때, 화소에의 신호 기록 시간은 데이터 홀딩 기간보다 현저하게 짧으며; 따라서 신호 기록 시간 은 도 22b에서 생략된다. 신호가 SF1a(i)에 기록될때, 제 1부프레임 기간에서 데이터 홀딩 기간 SF1s(i)으로 동작이 진행한다. 그 다음에, 제 2부프레임 기간에서 신호 기록 시간 SF2a(i)은 시작되며, 데이터 홀딩 기간 SF1s(i)가 종료된다. 유사하게, 신호가 각각의 부프레임 기간에서 수행되면, 데이터 홀딩 기간이 시작되며 데이터 홀딩 기간이 신호 소거 동작에 의하여 종료한다. 이러한 방식에서, 데이터 홀딩 기간들 SF2s(i), SF3s(i), SF4s(i), SF5s(i), SF6s(i), SFs(i)은 제 2, 제 3, 제 4, 제 5, 제 6 및 제 7 부프레임 기간로 각각 세팅된다. 앞서 기술된 바와같이 세팅된 SF2s(i), SF3s(i), SF4s(i), SF5s(i), SF6s(i), SFs(i)은 각각 동일한 시간 길이를 가진다.
여기서, 만일 SF1a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터가 SF2a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터와 동일하면, i-번째 행의 화소들에의 신호 기록은 SF2a(i)에서 중지된다. 만일 SF3a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터가 SF2a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터와 동일하면, i-번째 행의 화소들에의 신호 기록은 SF3a(i)에서 중지된다. 만일 SF4a(i)에서 신호 행의 모든 화소들에 대한 비디오 신호의 데이터가 SF3a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터와 동일하면, i-번째 행의 화소들에의 신호 기록은 SF4a(i)에서 중지된다. 만일 SF5a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터가 SF4a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터와 동일하면, i-번째 행의 화소들에의 신호 기록은 SF5a(i)에서 중지된다. 만일 SF6a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터가 화소들을 비발광상태로 전환하는 데이터이면, i-번째 행의 화소들에의 신호 기록은 SF6a(i)에서 중지된다. SF7a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터가 SF6a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터와 동일하면, i-번째 행의 화소들에 대한 신호 기록은 SF7a(i)에서 중지된다.
전술한 바와같이, 마지막 부프레임에 입력된 신호들(비디오 신호가 단일 행의 화소들에 대한 비디오 신호의 데이터와 매칭되는 경우에, 부프레임 기간에서 화소 행에의 신호 기록이 중지된다. 예컨대, 화소 행을 선택하는 스캔라인 구동기 회로의 신호는 출력이 방지된다. 다시 말해서, 화소 행을 선택하지 않는 L 신호는 화소 행의 스캔라인에 입력되거나 또는 화소 행의 스캔라인은 부동상태로 된다. 더욱이, 신호라인 구동기 회로는 비디오 신호의 출력을 방지한다. 신호라인 구동기 회로로부터의 출력은 화소를 발광상태로 전환하는 신호일 수 있거나 또는 화소를 비발광 상태로 전환하는 신호일 수 있다. 가능한 적게 전력을 소비하는 신호가 입력될 수 있다. 선택적으로, 신호라인은 부동 상태로 될 수 있다.
이는 충전 및 방전이 수행되는 횟수를 감소하여 전력 소비를 감소시킬 수 있다.
이는 특히 중첩된 시간 그레이 스케일 방법이 사용될때 발광 또는 비발광이 임의의 그레이 스케일 레벨에서 계속해서 수행되고 사전 및 사후 부프레임들에서 단일 행의 화소들에 대한 비디오 신호들의 데이터 매칭 가능성이 감소되기 때문이다.
여기서, 도 27은 각각의 그레이 스케일 레벨에서 각각의 서브프레임 기간에서 발광 또는 비발광을 설명하는 도면이다. 원 표시(o)를 가진 부프레임은 발광상태를 표시하며, X-표시(x)를 가진 부프레임은 비발광 상태를 표시한다. 그 다음에, 그레이 스케일은 각각의 그레이 스케일 레벨에서 발광이 수행되는 부프레임을 추가함으로써 표현된다. 그레이 스케일 레벨 1에서, 발광은 단지 SF1에서만 수행되고 비발광은 SF2 내지 SF7에서 수행된다. 그레이 스케일 레벨 0에서, 비발광은 SF1 내지 SF7에서 수행된다. 그레이 스케일 레벨 2에서, 발광은 SF1 및 SF2에서 수행되며, 비발광은 SF3 내지 SF7에서 수행되며, 레벨 3에서 발광은 SF1 내지 SF3에서 수행되며 비발광은 SF4 내지 SF7에서 수행되며, 레벨 4에서 발광은 SF1 내지 SF4에서 수행되며 비발광은 SF5 내지 SF7에서 수행되며, 레벨 5에서 발광은 SF1 내지 SF5에서 수행되며 비발광은 SF6 내지 SF7에서 수행되며, 레벨 6에서 발광은 SF1 내지 SF6에서 수행되며 비발광은 SF7에서 수행되며, 레벨 7에서 발광은 모든 SF1 내지 SF7에서 수행된다.
따라서, 발광은 높은 그레이 스케일 레벨에서 각각의 부프레임 기간에서 반복되며, 비발광은 낮은 그레이 스케일 레벨에서 각각의 부프레임 기간에서 반복된다. 따라서, 본 발명의 디스플레이 장치는 전체 디스플레이 스크린이 도 31a에 도시된 바와같이 밝을때, 그리고 전체 디스플레이 스크린이 도 31b에 도시된 바와같이 어두울때 그리고 스크린이 도 31c에 도시된 바와같이 극단적으로 밝은 디스플레이 및 극단적으로 어두운 디스플레이를 포함할때 전력 소비를 감소시킬 수 있다.
예컨대, 디스플레이 스크린이 도 31a에 도시된 바와같이 전체적으로 밝은 경 우에 임의의 화소 행의 모든 화소들이 그레이 스케일 레벨 5 내지 7에 있을때, 화소 행의 모든 화소들은 SF1 내지 SF5에서 발광 상태에 있다. 따라서, 모든 화소는 SF1에서 화소 행에 신호를 기록한후에 신호가 화소 행에 다시 기록될때 SF6에 있다. 다시 말해서, 화소 행으로의 신호 기록이 4번 생략된다.
예컨대, 디스플레이 스크린이 도 31b에 도시된 바와같이 전체적으로 어두운 경우에 임의의 화소 행의 모든 화소들이 그레이 스케일 레벨 0 내지 2에 있을때, 화소 행의 모든 화소들은 SF3 내지 SF7에서 비발광 상태에 있다. 따라서, 신호는 SF3에서 화소 행에 신호를 기록한후에 신호가 화소 행에 다시 기록될 필요가 없다. 다시 말해서, 화소 행으로의 신호 기록이 4번 생략된다.
예컨대, 디스플레이 스크린이 도 31c에 도시된 바와같이 극단적으로 밝은 디스플레이 및 극단적으로 어두운 디스플레이를 포함할때, 임의의 화소 행의 모든 화소들이 그레이 스케일 레벨 0, 1, 6 및 7에 있는 경우에, 화소 행의 화소들은 모두 발광상태에 있거나 또는 SF2 내지 SF6에서 비발광 상태에 있다. 따라서, 모든 화소는 SF2에서 화소 행에 신호를 기록한후에 신호가 화소 행에 다시 기록될때 SF7에 있다. 다시 말해서, 화소 행으로의 신호 기록이 4번 생략된다.
도 31a는 퍼스널 컴퓨터의 디스플레이 스크린상의 화창한 날의 낮동안 하늘을 디스플레이하는 경우를 도시한다. 따라서, 본 발명은 상기에 제한되지 않는다.
더욱이, 도 31b는 퍼스널 컴퓨터의 디스플레이 스크린상의 야간 하늘을 디스플레이하는 경우를 도시한다. 따라서, 본 발명은 이에 제한되지 않는다.
더욱이, 도 31c는 퍼스널 컴퓨터의 디스플레이 스크린상의 문자들을 디스플 레이하는 경우를 도시한다. 따라서, 본 발명은 상기에 제한되지 않는다.
중첩된 시간 그레이 스케일 방법이 도 27에서 도시된 바와같이 사용될때, 부프레임 기간들에서 발광 및 비발광은 하나의 프레임 기간내에서 단지 한번 스위치되며, 따라서 단일 화소 행의 화소들에서 데이터 매칭 가능성은 중간 그레이 스케일 레벨에서 사전 및 사후 부프레임 기간들에서 높다는 점에 주의한다. 따라서, 충전 및 방전이 수행되는 횟수가 감소되며 그 결과 전력 소비가 감소될 수 있다.
더욱이, 의사 윤곽은 상기 구동 방법을 사용함으로써 감소될 수 있다. 이는 임의의 그레이 스케일 레벨보다 높은 그레이 스케일 레벨에서 화소가 임의의 그레이 스케일 레벨 및 낮은 레벨에서 발광하는 부프레임 기간들의 각각에서 화소가 발광하기 때문이다. 따라서, 비록 시각 축이 이동할지라도 그레이 스케일 레벨들간의 전이점에서 눈이 부정확한 밝기를 느끼지 못하게 한다.
더욱이, 광 방사의 가중된 중심은 그레이 스케일 레벨과 관련하여 선택된 부프레임들의 선택 순서를 변경시킴으로써 중심에 배치될 수 있다. 이의 예는 도 32에 도시된다. 그레이 스케일 레벨 0에서, 비발광은 SF1 내지 SF7에서 수행된다. 그레이 스케일 레벨 1에서, 발광은 단지 SF4에서 수행되며, 비발광은 SF1 내지 SF3 및 SF5 내지 SF5 내지 SF7에서만 수행된다. 그레이 스케일 레벨 2에서, 발광은 SF3 및 SF4에서 수행되며, 비발광은 SF1, SF2, SF5 내지 SF7에서 수행되며; 그레이 스케일 레벨 3에서, 발광은 SF3 및 SF5에서 수행되며, 비발광은 SF1, SF2, SF6 내지 SF7에서 수행되며; 그레이 스케일 레벨 4에서, 발광은 SF2 및 SF5에서 수행되며, 비발광은 SF1, SF6, SF7에서 수행되며; 그레이 스케일 레벨 5에서, 발광은 SF2 내지 SF6에서 수행되며, 비발광은 SF1 및 SF7에서 수행되며; 그레이 스케일 레벨 6에서, 발광은 SF1 내지 SF6에서 수행되며, 비발광은 SF7에서 수행되며; 그레이 스케일 레벨 7에서, 발광은 모든 SF1 내지 SF7에서 수행된다. 다시 말해서, 발광이 낮은 그레이 스케일에서 수행되는 부프레임 기간은 중간 부프레임 기간로부터 시작되며, 중간 부프레임에 근접한 부프레임은 발광이 그레이 스케일 레벨이 상승될때 수행되는 부프레임 기간동안 선택된다. 전술한 부프레임들을 선택함으로써, 광 방사의 가중된 중심은 중심에서 위치할 수 있으며 선명 디스플레이가 수행될 수 있다.
만일 모든 부프레임 기간들에서의 발광 횟수가 동일하게 가중되면, 부프레임들의 수는 고레벨 그레이 스케일 디스플레이를 수행하기 위하여 증가될 필요가 있다. 따라서, 부프레임들의 수를 증가시키지 않고 고레벨 그레이 스케일 디스플레이를 수행하기 위하여, 비트들은 상위 비트, 중간 비트 및 하위 비트와 같은 영역들로 분할되며, 발광 횟수는 각각의 영역에서 동일하게 가중된다. 예컨대, 상위 비트가 2비트이고, 중간 비트가 2 비트이며 하위 비트가 1비트인 경우와 관련한 설명이 도 28를 참조하여 이루어진다.
상위 비트, 중간 비트 및 하위 비트의 발광 횟수는 8:2:1로 가중된다. 더욱이, 상위 2 비트의 부프레임들의 수는 2비트들로 표현되고, 즉 4개의 그레이 스케일 레벨로 표현되는 3개의 (SF1 내지 SF3)이다. 중간 2 비트의 부프레임들의 수는 2비트들로 표현되고, 즉 4개의 그레이 스케일 레벨로 표현되는 3개의 (SF4 내지 SF6)이다. 게다가, 하위 1 비트의 부프레임들의 수는 1비트들로 표현되고, 즉 2개 의 그레이 스케일 레벨로 표현되는 3개의 (SF7)이다. 따라서, 5비트, 즉 32개의 그레이 스케일 레벨들은 전체 7개의 부프레임들(상위 비트의 3개의 부프레임들, 중간 비트의 3개의 부프레임 및 하위 비트의 1하나의 부프레임)로 표현될 수 있다.
또한, 도 28에 도시된 경우에, 즉 마지막 부프레임에 입력된 신호(비디오 신호)가 단일 행의 화소들에 대한 비디오 신호의 데이터와 매칭되는 경우에, 부프레임 기간에서 화소 행에의 신호 기록이 중지된다. 이 경우에, 예컨대 임의의 화소 행의 모든 화소들이 그레이 스케일 레벨 0 내지 7, 그레이 스케일 레벨 24 내지 31 또는 그레이 스케일 레벨 0 내지 7 및 24 내지 31에 있는 경우에, 이러한 화소 행의 모든 화소들은 발광상태 또는 비발광상태를 유지하며 SF1 내지 SF3에서 변화하지 않는다. 따라서, SF2 및 SF3에서 화소 행에의 신호 기록은 생략될 수 있다. 따라서, 충전 및 방전이 수행되는 횟수가 감소되며 그 결과 전력 소비가 감소될 수 있다. 게다가, 모든 화소들이 그레이 스케일 레벨 0 또는 1, 그레이 스케일 레벨 30 또는 31 또는 그레이 스케일 레벨 0 또는 1 및 30 또는 31에 있는 경우에, 이러한 화소의 모든 화소들은 발광 또는 비발광 상태를 유지하며 SF1 내지 SF6에서 변화하지 않는다. 따라서, SF2 및 SF6에서 화소 행에의 신호 기록은 생략될 수 있다. 따라서, 충전 및 방전이 수행되는 횟수가 감소되며 그 결과 전력 소비가 감소될 수 있다. 다시 말해서, 전체 스크린의 그레이 스케일 레벨이 상위 그레이 스케일 레벨, 하위 그레이 스케일 레벨 또는 상위 그레이 스케일 레벨 및 하위 그레이 스케일 레벨로 전환될때 전력 소비가 감소될 수 있다.
여기서, 도 30A는 임의의 화소 행의 그레이 스케일 레벨이 28 내지 31인 경 우에 각각의 부프레임의 발광 및 비발광을 도시한다. 임의의 화소 행이 10개의 행을 포함한다고 가정한다. SF1 내지 SF7에서, 원 표시(o)에 의하여 표시된 부프레임은 발광이 수행되는 부프레임이다. 화소 열 1은 그레이 스케일 레벨 28이며; 화소 열 2은 그레이 스케일 레벨 31이며; 화소 열 3은 그레이 스케일 레벨 29이며; 화소 열 4은 그레이 스케일 레벨 28이며; 화소 열 5은 그레이 스케일 레벨 30이며; 화소 열 6은 그레이 스케일 레벨 31이며; 화소 열 7은 그레이 스케일 레벨 29이며; 화소 열 8은 그레이 스케일 레벨 30이며; 화소 열 9은 그레이 스케일 레벨 28이며; 화소 열 10은 그레이 스케일 레벨 30이다. 그 다음에, 발광은 도 30A에 도시된 바와같이 SF1 내지 SF5에서 모든 화소 열들에서 수행되며, 따라서, 화소 행에의 신호 기록은 SF2 내지 SF5에서 생략될 수 있다. 따라서, 전력 소비가 감소될 수 있다.
더욱이, 부프레임들의 수는 많은 그레이 스케일 레벨들을 표현하기 위하여 증가될 필요가 없으며 이에 따라 고레벨 그레이 스케일 디스플레이와 연관된 전력 소비의 증가가 방지될 수 있다.
중첩된 시간 그레이 스케일 방법은 상위 비트들에 적용될 수 있으며, 디지털 시간 그레이 스케일은 하위 비트들에 적용될 수 있다는 것에 주의한다. 도 29와 관련하여 설명된다. 다시 말해서, 상위 2 비트의 발광 시간은 하위 3 비트의 발광 시간이 4:2:1로 가중될때 8로 가정된다. 상위 2 비트의 부프레임들의 수는 3(SF1 내지 SF3)이다. 이는 2비트, 즉 4개의 그레이 스케일 레벨들로의 표현을 가능하게 한다. 하위 3 비트의 부프레임들의 수는 3-비트 그레이 스케일 레벨로 표현되는 3개의 (SF4 내지 SF6)이다. 따라서, 5비트, 즉 32개의 그레이 스케일 레벨들은 전 체 6개의 부프레임들(상위 비트의 3개의 부프레임들 및 하위 비트의 3개의 부프레임)로 표현될 수 있다.
결과적으로, 도 29에 도시된 경우에, 즉 마지막 부프레임에 입력된 신호(비디오 신호)가 단일 행의 화소들에 대한 비디오 신호의 데이터와 매칭되는 경우에, 부프레임 기간에서 화소 행에의 신호 기록이 중지된다. 이 경우에, 예컨대 임의의 화소 행의 모든 화소들이 그레이 스케일 레벨 0 내지 7, 그레이 스케일 레벨 24 내지 31 또는 그레이 스케일 레벨 0 내지 7 및 24 내지 31에 있는 경우에, 이러한 화소 행의 모든 화소들은 발광상태 또는 비발광상태를 유지하며 SF1 내지 SF3에서 변화하지 않는다. 따라서, SF2 및 SF3에서 화소 행에의 신호 기록은 생략될 수 있다.
여기서, 도 30B는 임의의 화소 행의 그레이 스케일 레벨이 0 내지 3 및 28 내지 31인 경우에 각각의 부프레임의 발광 및 비발광을 도시한다. 임의의 화소 행이 10개의 행을 포함한다고 가정한다. SF1 내지 SF7에서, 원 표시(o)에 의하여 표시된 부프레임은 발광이 수행되는 부프레임이다. 화소 열 1은 그레이 스케일 레벨 28이며; 화소 열 2은 그레이 스케일 레벨 31이며; 화소 열 3은 그레이 스케일 레벨 29이며; 화소 열 4은 그레이 스케일 레벨 28이며; 화소 열 5은 그레이 스케일 레벨 3이며; 화소 열 6은 그레이 스케일 레벨 1이며; 화소 열 7은 그레이 스케일 레벨 0이며; 화소 열 8은 그레이 스케일 레벨 2이며; 화소 열 9은 그레이 스케일 레벨 28이며; 화소 열 10은 그레이 스케일 레벨 30인 것이 가정된다. 그 다음에, 발광은 도 30B에 도시된 바와같이 SF1 내지 SF4에서 모든 화소 열들에서 수행되며, 따라 서, 화소 행에의 신호 기록은 SF2 내지 SF4에서 생략될 수 있다. 따라서, 전력 소비가 감소될 수 있다.
충전 및 방전이 수행되는 횟수가 감소되며 그 결과 전력 소비가 감소될 수 있다. 부프레임들의 수는 도 29에 도시된 디지털 시간 그레이 스케일 방법과 중첩된 시간 그레이 스케일을 결합함으로써 감소될 수 있다.
[실시예 5]
이 실시예에서, 신호가 기록되는 화소 행에 대한 비디오 신호의 데이터가 신호가 바로 전에 기록된 화소 행에 대한 비디오 신호의 데이터와 매칭될때 신호가 기록되는 화소 행에 대한 비디오 신호의 데이터가 신호라인 구동기 회로에 기록되지 않는 구조가 사용된다. 다시 말해서, 행 단위로 화소들에 신호를 기록하는 라인 순차 디스플레이 장치에서, 바로 전에 화소 행에 기록된 비디오 신호의 데이터와 매칭되는 화소 행에 대한 비디오 신호는 신호라인 구동기 회로에 입력되지 않으며 신호는 바로 전의 화소 행에 대한 비디오 신호의 데이터를 사용하여 화소 행에 기록된다. 선택적으로, 기록은 바로전의 화소에의 신호 기록과 동일한 시간에 수행된다. 전력 소비는 실시예 모드 1에 기술된 디스플레이 장치의 구동 방법과 본 실시예를 결합함으로써 추가로 감소될 수 있다.
이러한 실시예의 디스플레이 장치는 도 25를 참조하여 설명된다. 화소에 기록될 비디오 신호의 데이터는 메모리 판독 선택 회로(2501)에 의하여 프레임 메모리로부터 판독된다. 비디오 신호의 데이터는 부프레임의 각각의 행의 화소들로부터 판독되며, 입력 레지스터 선택 회로(2502)에 의하여 제 1 시프트 레지스 터(2503) 또는 제 2 시프트 레지스터(2505)에 입력된다. 다시 말해서, 단일 행의 화소들에 대한 비디오 신호의 데이터는 제 1 시프트 레지스터(2503) 및 제 2 시프트 레지스터(2505)에 교번하여 입력된다.
더욱이, 결정회로(2504)는 제 1시프트 레지스터(2503) 및 제 2 시프트 레지스터(2505)에 입력된 단일 행의 화소들에 대한 비디오 신호들의 데이터를 비교한다. 그 다음에, 제 1시프트 레지스터(2503) 및 제 2 시프트 레지스터(2505)에 입력된 단일 행의 화소들에 대한 비디오 신호들의 데이터가 매칭되는지의 여부를 지시하는 출력 제어 신호(SR_ENABLE)는 출력 레지스터 선택 회로(2506)에 입력된다.
더욱이, 출력 레지스터 선택 회로(2506)는 제 1시프트 레지스터(2503) 또는 제 2 시프트 레지스터(2505)에 초기에 기록되는 단일 행의 화소들에 대한 비디오 신호의 데이터를 판독하며 디스플레이(2507)에 데이터를 입력한다. 단일 행의 화소들에 대한 비디오 신호의 데이터가 제 1시프트 레지스터(2503) 및 제 2 시프트 레지스터(2505)에 입력될때 데이터가 다른 것에 입력된 단일 행의 화소들에 대한 비디오 신호의 데이터와 매칭되는 경우에, 결과치를 지시하는 출력 제어 신호(SR_ENABLE)는 출력 레지스터 선택 회로(2506)에 입력되며, 이에 따라 행의 화소들의 데이터는 출력 레지스터 선택 회로(2506)로부터 디스플레이(2507)에 입력되지 않는다.
도 38에 도시된 구조가 결정 회로(2504)를 위하여 사용될 수 있다는 것에 유의 해야 한다.
이러한 실시예에서와 같은 구조는 도 2와 관련하여 사용될 수 있다는 것에 주의한다. 도 25의 판독 선택 회로(2501)는 도 2의 판독 선택 회로(206)에 대응한다. 게다가, 디스플레이(2507)는 도 2의 디스플레이(208)에 대응한다.
이러한 실시예의 구조에 따르면, 제 1시프트 레지스터(2503) 및 제 2 시프트 레지스터(2505)는 디스플레이 제어기(207)와 관련하여 필요하다. 그러나, 만일 이들이 동일한 IC 칩상에 형성되면, 로드 커패시턴스, 와이어 저항, 접촉 저항 등은 기판상에서 화소부과 정렬된 단일 라인 구동기 회로의 것보다 현저하게 낮다. 따라서, 디스플레이의 신호라인 구동기 회로에 비디오 신호의 데이터를 입력하는 경우보다 전력 소비가 더 감소될 수 있다.
[실시예 6]
본 실시예에서는 전류에 따라 휘도가 변화하는 전류-구동 디스플레이 요소로 형성된 화소를 포함하는 디스플레이 장치의 새로운 구동 방법이 기술된다.
이러한 실시예의 구동 방법의 기본적인 구조는 도 65a를 참조하여 설명된다. 도 65a는 시간축으로서 수평 방향을 사용하고 화소 행 축으로서 수직 방향을 사용하여 임의의 하나의 프레임의 신호기록 기간(어드레스 기간) 및 데이터 유지 기간(유지 기간)를 도시한다. 이러한 구동 방법에 따르면, 하나의 프레임 기간은 다수의 부프레임 기간들로 분할되며, 비디오 신호는 각각의 부프레임 기간에서 화소에 기록되며, 화소의 발광 및 비발광은 그레이 스케일을 표현하기 위하여 각각의 부프레임 기간에서 제어된다.
신호 기록 동작에 대한 기간은 각각의 부프레임 기간의 어드레스 기간의 마지막 행인 제 1행으로부터 완료된다. 그다음에, 어드레스 기간부터 다음 부프레임 기간의 완료의 기간은 유지 기간이다.
이러한 구동 방법은 도 65b에 도시된 각각의 부프레임 기간의 각각의 유지 기간에서 디스플레이 요소로부터 획득된 방사된 광의 휘도를 변화시킨다. 여기서, 부프레임 기간 SF1의 유지 기간은 SF1s으로 표현되고; 부프레임 기간 SF2의 유지 기간은 SF2s으로 표현되고; 부프레임 기간 SF2의 유지 기간은 SF2s으로 표현되고; 부프레임 기간 SF3의 유지 기간은 SF3s으로 표현되고; 부프레임 기간 SF4의 유지 기간은 SF4s으로 표현되고; 부프레임 기간 SF5의 유지 기간은 SF5s으로 표현된다. 각각의 유지 기간의 길이는 대략 동일하다는 것에 주의한다. 여기서, SF1s:SF2s:SF3s:SF4s:SF5s로부터 방사된 광의 강도는 SF1d:SF2d:SF3d:SF4d:SF5d로 각각 표현된다. 그 다음에, 만일 SF1d:SF2d:SF3d:SF4d:SF5d=1:2:4:8:16가 만족되면, 32 그레이 스케일 레벨들은 각각의 부프레임 기간에서 화소의 발광 또는 비발광을 선택함으로써 표현될 수 있다.
따라서, 이러한 구조에 따르면, LSB에 대응하는 부프레임 기간의 유지 기간은 각각의 부프레임 기간의 각각의 유지 프레임의 길이가 대략 동일하기 때문에 고레벨 그레이 스케일을 표현하는 경우에 길게 만들어질 수 있다.
또한, 이러한 구조에서, 신호가 하나의 프레임 기간의 임의의 부프레임 기간에서 화소에 기록되는 단일 행에 대한 비디오 신호의 데이터가 마지막 부프레임 기간에서 화소 행에 대한 비디오 신호의 데이터와 동일한 경우에, 화소 행으로의 신호 기록이 중지된다.
여기서, i-번째 행의 화소 행에 중점을 두고 설명한다. i-번째 행의 화소 행에서, 제 1부프레임 기간의 신호 기록 시간은 SF1a(i)으로 표시되며, 제 1, 제 3, 제 4, 제 5 부프레임 기간에서 신호 기록 시간들은 SF2a(i):SF3a(i):SF4a(i):SF5a(i)로 각각 표시된다.
여기서, 만일 SF1a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터가 SF2a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터와 동일하면, i-번째 행의 화소들에의 신호 기록은 SF2a(i)에서 중지된다. 만일 SF3a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터가 화소들을 비발광상태로 전환하는 데이터이면, i-번째 행의 화소들에의 신호 기록은 SF3a(i)에서 중지된다. 유사하게, 만일 SF4a(i)에서 신호 행의 모든 화소들에 대한 비디오 신호의 데이터가 SF3a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터와 동일하면, i-번째 행의 화소들에의 신호 기록은 SF4a(i)에서 중지된다. 만일 SF5a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터가 SF4a(i)에서 단일 행의 모든 화소들에 대한 비디오 신호의 데이터와 동일하면, i-번째 행의 화소들에의 신호 기록은 SF5a(i)에서 중지된다.
따라서, 충전 및 방전이 수행되는 횟수는 화소들에의 신호 기록시에 감소될 수 있으며, 그 결과 전력 소비가 감소될 수 있다.
더욱이, 고레벨 그레이 스케일 디스플레이는 본 실시예의 구동 방법과 디지털 그레이 스케일 방법을 결합함으로써 용이하게 수행될 수 있다. 도 66a와 관련하여 기술된다.
도 66a는 시간축으로서 수평 방향을 사용하고 화소 행 축으로서 수직 방향을 사용하여 임의의 하나의 프레임 기간에서 신호 기록 동작 및 신호 소거 동작을 도시한다.
여기에서는 i-번째 행의 화소 행을 중점적으로 하여 설명한다. i-번째 행의 화소 행에서, 제 1부프레임 기간의 신호 기록 시간은 SF1a(i)로 표현되며, 제 2, 제 3, 제 4, 제 5 및 제 6 부프레임 기간들의 신호 기록 시간은 SF2a(i),SF3a(i), ,SF4a(i), SF5a(i), SF6a(i)으로 각각 표현된다. 더욱이 하나의 프레임 기간에서 화소로부터 방사된 광의 강도는 도 66b를 참조로 하여 설명된다. 신호가 SF1a(1)에서 기록될때, 동작은 제 1프레임 기간에서 데이터 홀딩 기간 SF1s(i)로 동작이 계속된다. 그 다음에, 제 2 부프레임 기간에서 신호 기록 시간 SF2a(i)가 시작되며, 데이터 홀딩 기간 SF1s(i)가 종료된다. 신호가 신호 기록 시간 SF2a(i)에 따라 화소에 기록될때, 제 2부프레임 기간에서 데이터 홀딩 기간 SF2s(i)가 시작된다. 그 다음에, 제 3 부프레임 기간에서 신호 기록 시간 SF3s(i)이 시작되며, 데이터 홀딩 기간 SF2s(i)가 종료된다. 신호가 신호 기록 기간 SF3a(i)에 따라 화소에 기록될때, 제 3 부프레임 기간에서 데이터 홀딩 기간 SF3s(i)가 시작되며 데이터 홀딩 기간 SF3s(i)는 신호 소거 동작에 의하여 종료한다. 제 4 부프레임 기간에서 시간 기록 시간 SF4a(i)이 시작될때까지 i-번째 행에서 화소들의 신호가 소거 동작에 의하여 소거된후 시간 기간은 비발광 기간이다. 신호가 SF4a(1)에서 기록될때, 동작은 제 4프레임 기간에서 데이터 홀딩 기간 SF4s(i)로 동작이 계속된다. 그 다음에, 제 5 부프레임 기간에서 신호 기록 시간 SF5a(i)가 시작되며, 데이터 홀딩 기간 SF4s(i)가 종료된다. 신호가 신호 기록 시 간 SF5a(i)에 따라 화소에 기록될때, 제 5부프레임 기간에서 데이터 홀딩 기간 SF5s(i)가 시작된다. 그 다음에, 제 6 부프레임 기간에서 신호 기록 시간 SF6s(i)이 시작되며, 데이터 홀딩 기간 SF6s(i)가 종료된다. 신호가 신호 기록 기간 SF6a(i)에 따라 화소에 기록될때, 제 6 부프레임 기간에서 데이터 홀딩 기간 SF6s(i)가 시작되며 데이터 홀딩 기간 SF6s(i)는 종료한다. 다음 프레임 기간의 제 1 부프레임 기간에서 시간 기록 시간 SF1a(i)이 시작될때까지 i-번째 행에서 화소들의 신호가 소거 동작에 의하여 소거된후 시간 기간은 비발광 기간이다.
여기서, 도 66a 및 도 66b에서, 부프레임들의 길이는 SF1s(i):SF2s(i):SF3s(i):SF4s(i):SF5s(i):SF6s(i)=4:2:1:4:2:1을 만족하도록 세팅된다. 더욱이, SF1s(i), SF2s(i), 및 SF3s(i)동안 화소의 광 방사 강도는 SF4s(i), SF5s(i), 및 SF6s(i)에서 화소의 광 방사 강도의 8배로 세팅된다. 그 다음에,제 6 부프레임 기간에서 방 방사 강도가 1로 간주될때, 하나의 프레임 기간내의 각각의 부프레임 기간의 발광 상태의 밝기는 제 5, 제 4, 제 3, 제 2 및 제 1 부프레임 기간에 대하여 2, 4, 8, 16 및 32이다. 따라서, 디스플레이는 64 그레이 스케일 레벨들로 수행될 수 있다. 가장 긴 부프레임 기간의 길이가 대략 가장 짧은 부프레임 기간의 길이의 대략 4배이라는 것에 주의한다. 따라서, 가장 짧은 부프레임 기간은 보통의 디지털 시간 그레이 스케일 방법에 의하여 64 그레이 스케일 레벨들을 표현하는 경우에 가장 짧은 부프레임 기간보다 더 길게 만들어질 수 있다. 따라서, 고레벨 그레이 스케일 디스플레이는 화소의 신호를 소거하지 않고 수행될 수 있다.
더욱이, 도 64는 각각의 부프레임 기간에서 화소의 광 방사 강도를 변화시킬 수 있는 디스플레이 장치의 구조 예를 도시한다.
도 64에 도시된 디스플레이 장치는 신호라인 구동기 회로(6401), 제 1스캔라인 구동기 회로(6402), 및 화소부(6403)을 포함한다. 더욱이, 화소부(6403)에서, 복수의 화소들(6404)은 신호라인 구동기 회로(6401)로부터 열 방향으로 연장된 신호라인(S) 및 스캔라인 구동기 회로(6402)로부터 행방향으로 연장된 제 1 스캔라인들(G)과 관련하여 매트릭스로 제공된다. 도 10의 화소가 예로서 화소(6404)대신에 사용된다. 도 10의 화소의 전력 소스라인(1007)은 도 64에 도시된 디스플레이 장치의 전력 소스라인 V에 대응한다.
게다가, 디스플레이 장치는 모니터 요소(6405), 전류 소스(6406) 및 버퍼 증폭기(6407)를 포함한다. 모니터 요소(6405)는 전류 소스(6406)로부터 임의의 전류가 공급된다. 그 다음에, 전압은 모니터 요소(6405)의 양 전극사이에서 생성된다. 다시 말해서, 만일 전압이 모니터 요소(6405)의 양 전극들사이에서 공급되면, 전류 소스(6406)으로부터 공급된 전류는 모니터 요소(6405)로 흐른다. 따라서, 발광 화소의 디스플레이 요소는 화소의 디스프레이 요소에 적절한 전류를 모니터 요소(6405)에 공급하고 화소의 디스플레이 요소의 모니터 요소(65405)에 모니터 요소(6405)에서 생성된 전압을 공급함으로써 적정 광 방사 강도를 가질 수 있다.
따라서, 동일한 전위가 모니터 요소(6405)의 양 전극 및 디스플레이 요소의 반대 전극에 세팅될 수 있다. 모니터 요소(6405)의 화소 전극의 전위는 버퍼 증폭기(6407)의 입력 단말에 입력된다. 그 다음에, 대략적으로 동일한 전위는 버퍼 증 폭기(6407)의 출력 단자로부터 출력된다. 이러한 전위는 전력 소스 라인 V로 세팅된다. 구동기 트랜지스터가 턴온될때, 전력 소스 라인 V에 세팅된 전위 및 반대 전극간의 전위차인 전압은 화소의 디스플레이 요소에 공급된다. 따라서, 임의의 광 방사 강도가 세팅될 수 있다. 다시 말해서, 이러한 실시예의 구동 방법에 디스플레이 장치를 적용하는 경우에, 전류 소스(6406)에 흐르는 전류값은 각각의 부프레임 기간에서 적정 광 방사 강도를 획득하도록 세팅된다.
[실시예 7]
본 실시예에서는 공급된 전압에 따라 화소의 휘도가 변화하는 디스플레이 요소 및 화소를 포함하는 디스플레이 장치를 사용하는 경우 화소의 구조, 및 이의 구동 방법에 대하여 기술한다. 액정 요소는 본 실시예에 기술된 디스플레이 요소에 특히 적합하다.
우선, 도 54는 화소의 기본 구조를 도시한다. 화소는 아날로그 전압 홀딩 회로(5401), 디지털 신호 메모리 회로(5402), 디스플레이 요소(5403), 신호라인(5404), 제 1스위치(5405) 및 제 2 스위치(5406)를 포함한다.
이러한 구조의 경우에, 제 1 스위치(5405)는 화소를 선택할때 턴온된다.
동영상을 디스플레이하는 경우에, 아날로그 전압 홀딩 회로(5401)는 제 2 스위치(5406)에 의하여 선택된다. 그 다음에, 비디오 신호에 대응하는 아날로그 전압은 신호라인(5404)으로부터 아날로그 전압 홀딩 회로(5401)에 입력된다.
아날로그 전압 홀딩 회로((5401)은 아날로그 전압을 홀딩하며 디스플레이 요소(5403)에 전압을 공급한다. 이러한 방식에서, 화소의 그레이 스케일은 아날로그 전압에 따라 표현된다. 그 다음에, 아날로그 전압은 각각의 하나의 프레임 기간에서 신호라인(5404)으로부터 아날로그 전압 홀딩 회로(5401)에 입력된다.
정지영상을 디스플레이하는 경우에, 디지털 신호 메모리 회로(5402)는 제 2 스위치(5406)에 의하여 선택된다. 그 다음에, 비디오 신호에 대응하는 디지털 신호는 신호라인(5404)으로부터 디지털 신호 메모리 회로(5402)에 입력된다.
디지털 신호 메모리 회로(5402)는 디지털 신호를 저장하며 디스플레이 요소(5403)의 화소 전극의 전위를 세팅한다. 이러한 방식에서, 디스플레이 요소(5403)의 발광 및 비발광은 디지털 신호 메모리 회로(5402)로부터 입력된 전위 및 디스플레이 요소(5403)의 반대 전극(5407)사이의 전위차에 따라 제어된다.
정지영상을 디스플레이하는 경우에 그레이 스케일이 영역 그레이 스케일 방법 등을 사용하여 표현될 수 있다는 것에 주의한다.
영역 그레이 스케일 방법을 사용하는 경우는 도 55 및 도 56을 참조하여 설명된다.
도 55의 디스플레이 장치는 제 1 신호라인 구동기 회로(5501), 제 2 신호라인 구동기 회로(5502), 화소부(5503) 및 스캔라인 구동기 회로(5504)를 포함하며, 화소부(5503)에서는 화소(5505)가 스캔라인 및 신호라인과 관련하여 매트릭스로 배열된다.
화소들(5505)의 각각은 부화소(5506a), 부화소(5506b) 및 부화소(5506c)를 포함한다. 부화소들의 발광영역은 가중된다. 예컨대, 발광영역들의 크기들은 22:21:20을 만족하도록 세팅된다. 이는 3비트 디스플레이를 수행할 수 있도록 하며, 즉 8 비트 그레이 스케일 레벨들로 디스플레이할 수 있도록 한다.
부화소(5506a)의 제 1스위치(5507)가 신호라인 Da에 접속되고, 부화소(5506b)의 제 1스위치(5507)는 신호라인 Db에 접속되며, 부화소(5506c)의 제 1스위치(5507)는 신호라인 Dc에 접속된다. 스캔라인 구동기 회로(5504)로부터의 스캔라인 S에 입력된 신호에 의하여, 부화소(5506a)의 제 1스위치(5507), 부화소(5506b)의 제 1스위치(5507) 및 부화소(5506v)의 제 1스위치(5507)는 턴온 또는 턴오프된다. 다시 말해서, 제 1스위치(5507)는 선택된 화소에서 온상태에 있다. 그 다음에, 아날로그 전압 또는 디지털 전압은 각각의 신호라인으로부터 아날로그 전압 홀딩 회로(5509) 또는 디지털 신호 메모리 회로(5510)에 기록된다.
다시 말해서, 동영상 디스플레이의 경우, 신호는 제 1스위치(5507)를 통해 스캔라인 S에 입력되며, 아날로그 전압 홀딩 회로(5509)는 제 2 스위치(5508)에 의하여 선택된다. 비디오 신호들에 대응하는 아날로그 전압은 제 1신호라인 구동기 회로(5501)로부터 신호라인 Da, 신호라인 Db 및 신호라인 Dc에 입력된다. 그 다음에, 아날로그 전압은 각각의 부화소의 아날로그 전압 홀딩 회로(5509)에서 유지된다. 신호라인 Da, 신호라인 Db 및 신호라인 Dc에 입력된 아날로그 전압은 대략적으로 서로 동일하다. 따라서, 그레이 스케일은 아날로그 전압 크기에 따라 표현될 수 있다.
다른 한편으로, 정지화상 디스플레이의 경우에, 신호는 제 1스위치(5507)를 통해 스캔라인 S에 입력되며, 디지털 신호 메모리 회로(5510)는 제 2 스위치(5508)에 의하여 선택된다. 비디오 신호들에 대응하는 디지털 신호는 제 2신호라인 구동기 회로(5502)로부터 신호라인 Da, 신호라인 Db 및 신호라인 Dc에 입력된다. 그 다음에, 디지털 신호는 각각의 부화소의 디지털 신호 메모리 회로(5510)에 저장된다. 각각의 부화소의 발광 영역의 크기에 대응하는 각각의 비트의 신호는 신호라인 Da, 신호라인 Db 및 신호라인 Dc의 각각에 입력된 디지털 신호로서 입력된다는 것에 주의한다. 따라서, 그레이 스케일은 디지털 신호에 의하여 각각의 부화소의 발광 및 비발광을 선택함으로써 표현될 수 있다.
다음으로, 도 56의 구조가 설명된다. 도 56의 디스플레이 장치는 제 1 신호라인 구동기 회로(5601), 제 2 신호라인 구동기 회로(5602), 화소부(5603) 및 스캔라인 구동기 회로(5604)를 포함하며, 화소부(5503)에서는 화소(5605)가 스캔라인 및 신호라인과 관련하여 매트릭스로 배열된다.
화소들(5605)의 각각은 부화소(5606a), 부화소(5606b) 및 부화소(5606c)를 포함한다. 부화소들의 발광영역은 가중된다. 예컨대, 발광영역들의 크기들은 22:21:20을 만족하도록 세팅된다. 이는 3비트 디스플레이를 수행할 수 있도록 하며, 즉 8 비트 그레이 스케일 레벨들로 디스플레이할 수 있도록 한다.
부화소(5606a), 부화소(5606b), 부화소(5606c)의 제 1스위치(5507)는 신호라인 D에 접속된다. 그 다음에, 부화소(5606a)의 제 1스위치(5507)는 스캔라인 구동기 회로(5604)로부터의 스캔라인 Sa에 입력된 신호에 의하여 제어되며; 부화 소(5606b)의 제 1스위치(5507)는 스캔라인 구동기 회로(5604)로부터의 스캔라인 Sb에 입력된 신호에 의하여 제어되며; 부화소(5606c)의 제 1스위치(5507)는 스캔라인 구동기 회로(5604)로부터의 스캔라인 Sc에 입력된 신호에 의하여 제어된다. 다시 말해서, 제 1스위치(5507)는 선택된 화소에서 온상태에 있다. 그 다음에, 아날로그 전압 또는 디지털 전압은 대응 신호라인으로부터 아날로그 전압 홀딩 회로(5609) 또는 디지털 신호 메모리 회로(5610)에 기록된다.
다시 말해서, 동영상 디스플레이의 경우, 신호는 각각의 화소의 제 1 스위치(5607)를 턴온하기 위하여 스캔라인 Sa, 스캔라인 Sb 및 스캔라인 Sc에 순차적으로 입력되며, 아날로그 전압 홀딩 회로(5609)는 제 2스위치(5608)에 의하여 선택된다. 비디오 신호들에 대응하는 아날로그 전압은 제 1신호라인 구동기 회로(5601)로부터 신호라인 D에 입력된다. 그 다음에, 아날로그 전압은 각각의 부화소의 아날로그 전압 홀딩 회로(5609)에서 순차적으로 유지된다. 아날로그 전압은 신호라인 D에 입력되는 반면에, 각각의 부화소는 대략적으로 서로 동일하다. 따라서, 그레이 스케일은 아날로그 전압 크기에 따라 표현될 수 있다.
다른 한편으로, 정지영상 디스플레이의 경우, 신호는 각각의 화소의 제 1 스위치(5607)를 턴온하기 위하여 스캔라인 Sa, 스캔라인 Sb 및 스캔라인 Sc에 순차적으로 입력되며, 디지털 신호 메모리 회로(5609)는 제 2스위치(5608)에 의하여 선택된다. 비디오 신호들에 대응하는 디지털 신호는 제 2신호라인 구동기 회로(5601)로부터 신호라인 D에 입력된다. 그 다음에, 디지털 신호는 각각의 부화소의 디지털 신호 메모리 회로(5610)에서 순차적으로 저장된다. 각각의 부화소의 발광영역 의 크기에 대응하는 각각의 비트의 디지털 신호는 각각의 부화소가 선택되는 동안 입력된다. 따라서, 그레이 스케일은 디지털 신호에 의하여 각각의 부화소의 발광 또는 비발광을 선택함으로써 표현될 수 있다.
영상의 부분이 정지 영상 디스플레이의 경우에 재기록될때, 본 발명의 디스플레이 장치는 재기록이 수행되지 않는 화소 행에의 신호 기록을 중지한다.
다시 말해서, 기록이 수행되는 화소 행의 데이터와 하나의 프레임에서 화소 행에 대한 비디오 신호의 데이터가 매칭되는 경우에, 스캔라인 구동기 회로는 화소 행이 선택되는 것을 방지하는 출력 제어 수단을 포함한다.
더욱이, 도 57은 아날로그 전압 홀딩 회로 및 디지털 신호 메모리 회로를 포함하는 화소의 구조 예를 도시한다. 화소는 화소 선택 스위치(5701), 제 1스위치(5702), 제 3스위치(5704), 제 1 인버터(5705), 제 1인버터(5706), 디스플레이 요소(5708), 신호라인(5709) 및 커패시터 요소(5710)을 포함한다.
화소 선택 스위치(5701)는 화소에 신호를 기록할때 턴온된다.
여기서, 동영상을 디스플레이하는 경우에, 제 1스위치(5702) 및 제 2 스위치(5703)는 턴오프된다. 제 3 스위치(5704)는 온상태 또는 오프상태에 있을 수 있다는 것에 주의한다. 그 다음에, 비디오 신호에 대응하는 아날로그 전압은 신호라인(5709)으로부터 입력되며, 아날로그 전압에 대한 전하는 커패시터 요소(5710)에 축적된다. 화소 선택 스위치(5701)를 턴오프함으로써, 아날로그 전압은 커패시터 요소(5710)에서 유지된다.
유사한 방식으로, 그레이 스케일은 아날로그 전압에 따라 표현된다.
다른 한편으로, 정지영상을 디스플레이하는 경우에, 제 1스위치(5702)는 먼저 턴온되며, 제 2 스위치(5703)는 턴오프된다. 제 3스위치(5704)는 턴온 또는 턴오프된다. 비디오 신호에 대응하는 디지털 신호는 신호라인(5709)로부터 제 1 인버터(5705)에 입력되며, 제 1 인버터(5705)로부터의 출력은 제 2 인버터(5706)에 입력된다. 그 다음에, 제 2 인버터(5706)로부터의 출력은 커패시터 요소(5710) 및 디스플레이 요소(5708)에 입력된다. 비록 화소 선택 스위치(5701)가 턴오프되면, 제 2 인버터(5706)로부터의 출력은 디스플레이 요소(5708)의 화소 전극에 계속해서 입력될 수 있다. 제 1 스위치(5702) 및 제 3 스위치(5704)는 디지털 신호가 높은 구동 능력을 가지는 경우에 동시에 턴온될 수 있다는 것에 주의한다.
디지털 신호가 화소에 기록될때, 디지털 신호는 도 58a 및 도 58b에 도시된 바와같이 저장된다. 다시 말해서, 제 1 인버터(5705)로부터의 출력은 화살표로 지시된 바와같이 제 2 인버터(5706)의 입력을 세팅하며, 제 2 인버터(5706)로부터의 출력은 제 1 인버터(5705)의 입력을 세팅한다. 따라서, 화소에 기록된 디지털 신호는 저장이 유지될 수 있다.
디스플레이 요소(5708)에 액정 요소를 적용하는 경우에, DC 전압이 장기간동안 액정 요소에 공급될때 액정 요소에서 번인(burn-in)이 유발된다. 따라서, 액정 요소에 공급된 전압은 바람직하게 규칙적으로 반전된다. 따라서, 제 1 스위치(5702) 및 제 2 스위치(5703)는 도 58a 및 도 58b에 도시된 바와같이 교번으로 턴온 및 턴오프되며, 이와 동시에 화소 선택 스위치(5701)는 턴오프되고 제 3스위치(5704)는 턴온된다. 더욱이, 반대 전극(5711)에 세팅된 전위는 제 1 스위치(5702) 및 제 2 스위치(5703)의 규칙적인 온/오프 타이밍에 따라 변화된다. 기록 디스플레이 화소에, AC 전압은 디스플레이 요소(5708)에 공급된다. 다른 한편으로, 흑색 디스플레이 화소에, 디스플레이 요소(5708)에 공급된 전압은 액정 요소의 임계 전압과 동일하거나 또는 낮게 세팅된다.
예컨대, 신호라인(5709)으로부터 입력된 디지털 신호(디지털 비디오 데이터)가 높을때(또한 H 레벨로서 언급됨) 화소가 발광상태(백색 디스플레이)로 되고 디지털 신호(디지털 비디오 데이터)가 낮을때(또는 L 레벨로 언급됨) 화소가 비발광 상태(블랙 디스플레이)로 되는 경우에 대하여 도 59를 참조하여 설명한다. 이 때에, 반대 전극(5711)에 설정된 전위는 신호 기록 기간에 L 레벨로 화소에 설정된다. 기록 기간(선택된 화소에 대한 신호 기록 기간에 상기 화소에 신호를 기록하기 위한 시간으로 지칭됨) 내에, 제 3 스위치(5704)는 턴온된 화소 선택 스위치(5701)를 통해서 턴오프로부터 턴온되고, 제 1 스위치(5702)는 턴온되고, 제 2 스위치(5703)는 턴오프된다. 다음으로, 정지 영상 디스플레이 기간에, 화소 선택 스위치(5701)는 턴오프되고, 제 3 스위치는 턴 온된다.
도 59에 도시된 바와 같이, 높은 디지털 신호(디지털 비디오 데이터)가 기록 기간(선택된 화소에 대한 신호 기록 기간에 상기 화소에 신호를 기록하기 위한 시간으로 지칭됨)에 신호라인(5709)으로부터 입력되는 화소에서는, 제 1 스위치(5702)는 정지영상 디스플레이 기간에 턴온되고 제 2 스위치(5703)는 턴오프된다. 제 2 인버터(5706)로부터의 H 레벨의 출력이 디스플레이 요소(5708)의 화소 전극에 입력되고, L 레벨의 전위가 디스플레이 요소(5708)의 반대 전극(5711)에 설 정된다. 또한, 제 1 스위치(5702)가 턴 오프될 대는 H 레벨의 전위가 디스플레이 요소(5708)의 반대 전극(5711)에 설정되고, 제 2 스위치(5703)는 턴온되며, 제 1 인버터(5705)로부터의 L 레벨의 출력이 디스플레이 요소(5708)의 화소 전극에 입력된다. 따라서, AC 전압은 디스플레이 요소(5708)에 계속해서 인가될 수 있다.
다른 한편으로, 낮은 디지털 신호(디지털 비디오 데이터)가 기록 기간(선택된 화소에 대한 신호 기록 기간에 상기 화소에 신호를 기록하기 위한 시간으로 지칭됨)에 신호라인(5709)으로부터 입력되는 화소에서는, 제 1 스위치(5702)가 턴 온되고, 제 2 스위치(5703)가 정지 영상 디스플레이 기간에 턴오프된다. 제 2 인버터(5706)로부터의 L 레벨의 출력이 디스플레이 요소(5708)의 화소 전극에 입력될 때, L 레벨의 전위가 디스플레이 요소(5708)의 반대 전극에 설정된다. 또한, 제 1 스위치(5702)가 턴 오프될 경우에는 H 레벨의 전위가 디스플레이 요소(5708)의 반대 전극(5711)에 설정되고, 제 2 스위치(5703)는 턴 온되며, 제1 인버터(5705)로부터의 H 레벨의 출력이 디스플레이 요소(5708)의 화소 전극에 입력된다. 따라서, 디스플레이 요소(5708)에 인가되는 전압은 액정 요소의 임계 전압과 동일하거나 그 보다 낮게 설정될 수 있다.
정지 영상을 디스플레이하는 경우에, 그레이 스케일은 영역 그레이 스케일 방법 등을 사용하여 표현될 수 있다.
영역 그레이 스케일 방법을 적용하는 경우가 도 60을 참조하여 간략히 설명된다. 화소는 부화소(6000a), 부화소(6000b), 및 부화소(6000c)을 포함한다. 부 화소들의 발광 범위는 가중된다. 예컨대, 발광 범위의 크기들은 20:21:22를 충족시키도록 설정된다. 이는 3-비트 디스플레이, 즉 8 그레이 스케일 레벨들을 갖는 디스플레이를 수행할 수 있게 한다.
도 60의 화소 선택 스위치(6001), 제 1 스위치(6002), 제 2 스위치(6003), 제 3 스위치(6004), 제 1 인버터(6005), 제 2 인버터(6006), 디스플레이 요소(6008), 및 커패시터 요소(6010)는 도 57의 화소 선택 스위치(5701), 제 1 스위치(5702), 제 2 스위치(5703), 제 3 스위치(5704), 제 1 인버터(5705), 제 2 인버터(5706), 디스플레이 요소(5708), 및 화소의 커패시터 요소(5710)에 각각 상응한다. 도 60에서, 신호라인은 도 57에 도시된 신호라인(5709)으로서 각각의 부화소를 위해 제공된다. 즉, 부화소(6000a)의 화소 선택 스위치(6001)는 신호라인 Da에 접속되고, 부화소(6000b)의 화소 선택 스위치(6001)는 신호라인 Db에 접속되며, 부화소(6000c)의 화소 선택 스위치(6001)는 신호라인(Dc)에 접속된다. 다음으로, 각 부화소의 발광 범위 크기에 상응하는 각 비트의 디지털 신호가 각각의 신호라인으로부터 입력된다. 그러므로, 그레이 스케일은 디지털 신호에 의해 각 부화소의 발광 또는 비발광을 선택함으로써 표현될 수 있다.
계속해서, 도 61은 아날로그 전압 유지 회로 및 디지털 신호 메모리 회로를 구비하는 화소의 다른 구조에 대한 예를 나타낸다. 그 화소는 제 1 화소 선택 스위치(6101), 제 2 화소 선택 스위치(6104), 제 1 커패시터 요소(6102), 제 2 커패시터 요소(6105), 디스플레이 요소(6103), 트랜지스터(6106), 제 1 스위치(6107), 제 2 스위치(6108), 신호라인(6109), 제 1 전력 소스 라인(6110), 및 제 2 전력 소스 라인(6111)을 포함한다. Vrefh 및 Vrefl은 제 1 전력 소스 라인(6110)에 교대로 설정되고, Vcom은 제 2 전력 소스 라인(6111)에 설정된다. 여기서, Vrefh는 (Vrefh > Vcom) 및 (Vrefh-Vcom) > VLCD를 충족시키고, Vrefl은 (Vrefl < Vcom) 및 (Vcom-Vrefl) > VLCD를 충족시킨다. Vrefh 또는 Vrefl이 디스플레이 요소(6103)의 한 전극에 설정되고 Vcom이 다른 전극에 설정되었을 때, 임계 전압 VLCD와 동일하거나 또는 그 보다 높은 전압이 디스플레이 요소(6103)에 인가된다. 또한, 제 2 전력 소스 라인(6111)의 전위와 거의 동일한 전위가 디스플레이 요소(6103)의 반대 전극(6112)에 설정된다. 즉, Vcom이 디스플레이 요소(6103)의 화소 전극에 설정되었을 때, 화소 전극의 전위와 반대 전극의 전위 사이의 전위차는 디스플레이 요소(6103)의 임계 전압 VLCD와 동일하거나 또는 그 보다 낮게 설정된다.
화소의 동작이 설명된다. 동영상 디스플레이의 경우에는, 도 62에 도시된 바와 같이, 제 1 화소 선택 스위치(6101)는 턴 온되고, 제 2 화소 선택 스위치(6104), 제 1 스위치(6107), 및 제 2 스위치(6108)는 턴 오프된다. 다음으로, 화소의 그레이 스케일 레벨에 따른 아날로그 전위가 신호라인(6109)에 입력된다. 이러한 아날로그 전위는 비디오 신호에 상응한다. 도 62에서 화소는 도 61에의 화소의 구조와 동일한 구조를 갖고 도면번호도 도 61과 동일하다.
계속해서, 정지 영상 디스플레이의 경우가 설명된다. 정지 영상 디스플레이의 경우에는, 제 2 화소 선택 스위치(6104)가 먼저 턴 온되고, 이어서, 제 1 화소 선택 스위치(6101), 제 1 스위치(6107), 및 제 2 스위치(6108)가 턴 오프된다. 다음으로, 디지털 신호는 신호라인(6109)에 입력된다. 이러한 디지털 신호는 비디오 신호에 상응한다. 이어서, 상기 신호는 도 63a에 도시된 바와 같이 제 2 커패시터 요소(6105)에 기록된다.
다음으로, 제 2 화소 선택 스위치(6104)는 턴 오프되고, 제 1 스위치(6107)는 제 1 화소 선택 스위치(6101) 및 제 2 스위치(6108)가 턴 오프되어 있는 동안에 턴 온된다. 따라서, 제 1 전력 소스 라인(6110)의 전위 Vrefh는 도 63b에 도시된 바와 같이 제 1 커패시터 요소(6102)의 한 전극에 설정된다. 또한, 제 2 전력 소스 라인(6111)의 전위 Vcom는 제 1 커패시터 요소(6102)의 다른 전극에 설정되고, 따라서, 전위차(Vrefh-Vcom)에 대한 전하가 커패시터 요소(6102)에 누적된다. 전력 소스 전위 Vrefh는 이 때에 디스플레이 요소(6103)의 화소 전극에 설정된다는 것을 주시하자.
계속해서, 제 1 화소 선택 스위치(6101) 및 제 2 화소 선택 스위치(6104)가 턴 오프되어 있는 동안에는, 제 1 스위치(6107)는 턴 오프되고 제 2 스위치(6108)는 턴 온된다. 다음으로, 트랜지스터(6106)는 제 2 커패시터 요소(6105)에 기록되는 디지털 신호에 따라 턴 온 또는 턴 오프되도록 제어된다.
즉, 트랜지스터(6106)는 제 2 커패시터 요소(6105)에 기록되는 디지털 신호가 H 레벨일 때 턴 온된다. 그러므로, 제 2 전력 소스 라인(6111)의 전위 Vcom는 도 63c에 도시된 바와 같이 제 1 커패시터 요소(6102)의 두 전극들에 설정된다. 다음으로, Vcom의 전위는 디스플레이 장치(6103)의 화소 전극에 설정된다. Vcom과 거의 동일한 전위가 디스플레이 요소(6103)의 반대 전극(6112)에 설정되기 때문에 전압은 이 때에 디스플레이 요소(6103)에 거의 인가되지 않는다는 것을 주시하자. 따라서, 화소는 비발광 상태에 놓인다. 다른 한편으로는, 트랜지스터(6106)는 제 2 커패시터 요소(6105)에 기록되는 신호가 L 레벨일 경우에 턴 오프된다. 그러므로, 제 1 커패시터 요소(6102)는 도 63d에 도시된 바와 같이 전압을 유지한다. 따라서, 디스플레이 요소(6103)의 화소 전극에 설정된 전위는 Vrefh로 유지되기 때문에, 화소는 발광 상태에 놓인다.
계속해서, 제 1 전력 소스 라인(6110)에 설정된 Vrefl을 갖는 그 다음 프레임 기간에 동일한 동작이 수행된다. 다음으로, 마지막 프레임 기간에 디스플레이 요소(6103)에 인가되는 전압의 역바이어스 전압이 발광 화소의 디스플레이 요소(6103)에 인가된다. 따라서, 디스플레이 요소(6103)에 인가되는 바이어스의 방향은 각 프레임 기간에 제 1 전력 소스 라인(6110)에 설정된 전위를 변경함으로써 바뀔 수 있다. 그러므로, 디스플레이 요소(6103)의 번-인(burn-in)이 방지될 수 있다.
그것은 제 2 커패시터 요소(6105)에서 유지되는 디지털 신호가 트랜지스터(6106)로 하여금 턴 온 또는 턴 오프되게 제어할 수 있는 한 용인될 수 있다. 그러므로, 심지어 제 2 커패시터 요소(6105)에 누적된 전하가 약간 방전되더라도 정상적인 동작이 수행될 수 있다. 따라서, 화소에 디지털 신호를 기간적으로 기록하는 것이 몇몇 프레임마다 수행될 수 있거나 또는 대략 10 프레임마다 수행될 수 있다. 따라서, 전력 소비가 감소될 수 있다.
화소에 신호를 기록하는 것은 영상의 일부가 정지 영상 디스플레이의 경우에 변경될 때 화소에 디지털 신호를 기간적으로 재기록하는 것과 별도로 수행된다는 것을 주시하자. 이 경우에는, 본 발명의 디스플레이 장치가 발광 또는 비발광 상태가 바뀌는 화소를 포함하는 화소 행에서만 기간적인 재기록과 별도로 화소에 신호를 재기록하는 것을 수행한다. 즉, 신호가 화소에 재기록될 화소 행에 대한 비디오 신호 데이터가 화소에 이미 기록된 디지털 신호 데이터와 동일할 경우에, 스캔라인 구동기 회로는 그 화소 행을 선택하지 않는다.
그러므로, 전력 소비가 더욱 감소될 수 있다.
본 발명의 디스플레이 장치에 적용되는 화소 구조는 위에 설명된 것으로 제한되지 않는다. 또한, 디지털 신호 메모리 회로의 경우에, SRAM(static random access memory)이 도 57에 도시된 바와 같이 사용될 수 있거나, E는 DRAM(dynamic random access memory)이 도 61에 도시된 바와 같이 사용될 수 있다. 대안적으로는, 그것들의 결합이 사용될 수도 있다.
본 실시예에서는, 디스플레이부에 본 발명의 디스플레이 장치를 구비하는 이동 전화기의 구조에 대한 예가 도 50을 참조하여 설명된다.
디스플레이 패널(5010)은 탈착가능하도록 하우징(5000) 내에 구비된다. 하우징(5000)의 모양 및 크기는 디스플레이 패널(5010)의 크기에 따라 적절히 변경될 수 있다. 디스플레이 패널(5010)이 부착되는 하우징(5000)은 인쇄 회로 보드(5001)에 장착되어 모듈로서 조립된다.
디스플레이 패널(5010)은 FPC(5011)를 통해 인쇄 회로 보드(5001)에 연결된 다. 인쇄회로기판(5001)에는 스피커(5002), 마이크로폰(5003), 전송 및 수신 회로(5004), 및 CPU, 제어기 등을 포함하는 신호 처리 회로(5005)가 제공된다. 그러한 모듈, 입력 수단(5006), 및 배터리(5007)가 섀시(chassis)(5006)를 사용하여 결합되어 보관된다. 디스플레이 패널(5010)의 화소부은 섀시(5010)에 형성된 윈도우로부터 볼 수 있도록 배치된다.
디스플레이 패널(5010)에서는, 화소부 및 주변 구동기 회로의 일부(다수의 구동기 회로들 중 저 동작 주파수를 갖는 구동기 회로)가 기판 상에 집적 방식으로 TFT들을 사용하여 형성될 수 있고, 주변 구동기 회로들의 다른 부분(다수의 구동기 회로들 중 고 동작 주파수를 갖는 구동기 회로)가 IC 칩 상에서 수행될 수 있다. IC 칩은 COG(Chip On Glass)에 의해서 디스플레이 패널(5010) 상에 장착될 있다. IC 칩은 대안적으로는 TAB(Tape Automated Bonding) 또는 인쇄 회로 보드를 사용하여 유리 기판에 연결될 수 있다. 도 42a는 주변 구동기 회로의 일부가 기판 상의 화소부과 집적되고 그 IC 칩 상에서는 주변 구동기 회로의 다른 부분이 COG 등에 의해서 장착되는 디스플레이 패널의 구성에 대한 예를 나타낸다. 위에 설명된 구조를 사용함으로써, 디스플레이 장치의 전력 소비가 감소될 수 있고 이동 전화기의 충전마다의 동작 시간이 더 길어질 수 있다. 또한, 이동 전화기의 비용 절감이 달성될 수 있다.
대안적으로는, 전력 소비를 더욱 감소시키기 위해서, 화소부은 기판 상에 TFT를 사용하여 형성될 수 있고, 모든 주변 구동기 회로들은 IC 칩 상에 형성될 수 있으며, 따라서 IC 칩은 도 42b에 도시된 바와 같이 COG(Chip On Glass) 등에 의해 디스플레이 패널 상에 장착될 수 있다.
본 실시예에서 설명된 구조는 이동 전화기의 예이며, 본 발명의 디스플레이 장치는 위에 설명된 구조를 갖는 이동 전화기뿐만 아니라 다양한 종류의 구조들을 갖는 이동전화기에도 적용될 수 있다.
[실시예 9]
도 48은 디스플레이 패널(4801) 및 회로기판(4802)이 결합되는 EL 모듈을 나타낸다. 디스플레이 패널(4801)은 화소부(4803), 스캔라인 구동기 회로(4804), 및 신호라인 구동기 회로(4805)를 포함한다. 회로기판(4802) 상에서는, 예컨대, 제어 회로(4806), 신호 구동 회로(4807) 등이 형성된다. 디스플레이 패널(4801) 및 회로 기판(4802)는 연결선(4808)에 의해서 서로 연결된다. 연결선으로서는 FPC 등이 사용될 수 있다.
디스플레이 패널(4801)에서는, 화소부 및 주변 구동기 회로의 일부(다수의 구동기 회로들 중 저 동작 주파수를 갖는 구동기 회로)가 기판 상에 집적 방식으로 TFT들을 사용하여 수행될 수 있고, 주변 구동기 회로의 다른 부분(다수의 구동기 회로들 중 고 동작 주파수를 갖는 구동기 회로)이 IC 칩 상에 형성될 수 있다. IC 칩은 COG(Chip On Glass) 등에 의해서 디스플레이 패널(4801) 상에 장착될 수 있다. IC 칩은 대안적으로는 TAB(Tape Automated Bonding) 또는 인쇄 회로 기판을 사용하여 디스플레이 패널(4801) 상에 장착될 수 있다. 도 42는 주변 구동기 회로들 중 일부가 기판 상에 화소부과 집적되고, 주변 구동기 회로들 중 다른 부분이 형성되는 IC 칩이 COG 등에 의해서 장착되는 것을 나타낸다는 것을 주시하자.
전력 소비를 더욱 감소시키기 위해서, 화소부은 유리 기판 상에 TFT들을 사용하여 형성될 수 있고, 모든 주변 구동기 회로들은 IC 칩 상에 형성될 수 있는데, 상기 IC 칩은 COG(Chip On Glass) 등에 의해 디스플레이 상에 장착될 수 있다. 도 42b는 화소부들이 기판 상에 형성되고 주변 구동기 회로가 제공되는 IC 칩이 COG 등에 의해 기판 상에 장착되는 구성에 대한 예를 나타낸다.
EL TV 수신기는 이러한 EL 모듈을 통해 완성될 수 있다. 도 49는 EL TV 수신기의 주 구성요소를 나타내는 블록도이다. 튜너(4901)는 비디오 신호 및 오디오 신호를 수신한다. 비디오 신호는 비디오 신호 증폭기 회로(4902), 비디오 신호 증폭기 회로(4902)로부터 출력되는 신호를 적색, 녹색 및 청색에 각각 상응하는 컬러 신호로 변환하기 위한 비디오 신호 처리 회로(4903), 및 비디오 신호를 구동기 회로의 입력 규격으로 변환하기 위한 제어 회로(4806)에 의해 처리된다. 제어 회로(4806)는 스캔라인 측 및 신호라인 측에 각각의 신호들을 출력한다. 디지털 방식으로 구동하는 경우에, 신호 분할 회로(4807)가 m 부분(pieces)으로 분할되는 입력 디지털 신호를 공급하기 위해 신호라인 측 상에 제공되는 구성이 이용될 수 있다.
튜너(4901)에 의해 수신되는 신호들 중 오디오 신호는 오디오 신호 증폭기 회로(4904)에 전송되고, 상기 오디오 신호 증폭기의 출력은 오디오 신호 처리 회로(4905)를 통해 스피커(4906)에 제공된다. 제어 회로(4907)는 입력부(4908)로부터 수신국(수신 주파수)의 제어 정보 또는 사운드 볼륨을 수신하고, 튜너(4901) 및 오디오 신호 처리 회로(4905)에 신호들을 전송한다.
도 48의 EL 모듈을 섀시(26001)에 포함시킴으로써, TV 수신기는 도 26a에 도시된 바와 같이 완성될 수 있다. 디스플레이부(26003)이 EL 모듈을 통해 형성된다. 또한, 스피커(26004), 비디오 입력 단자(26005) 등이 적절히 제공된다.
보통, 본 발명은 TV 수신기에 제한되지 않으며, 기차역, 공항 등에 설치된 인포메이션 디스플레이 보드와 같은 대형 디스플레이 매체 또는 거리의 광고 디스플레이 보드 뿐만아니라 퍼스널 컴퓨터의 모니터로서 다양한 용도로 적용될 수 있다.
본 출원은 여기에 참조문헌으로서 통합되고 2005년 5월 20일에 출원된 일본특허 출원번호 2005-148801에 기초한다.
본 발명은 화소에 신호를 기록할때 충전 및 방전 횟수를 감소시킴으로써 전력 소비를 감소시킬 수 있는 디스플레이를 제공할 수 있는 효과를 가진다.

Claims (22)

  1. 능동 매트릭스 디스플레이 장치로서,
    복수의 화소들, 복수의 신호라인들 및 복수의 스캔라인들을 포함하는 화소 부;
    상기 신호라인들에 접속된 신호라인 구동기 회로; 및
    상기 스캔라인에 접속된 스캔라인 구동기 회로를 포함하며;
    상기 스캔라인 구동기 회로는 화소 행에 기록될 신호가 상기 화소 행에 저장된 신호와 동일할 때 상기 화소 행에 대응하는 스캔라인에 상기 화소 행을 선택하기 위한 선택 펄스를 출력하지 않으며, 상기 신호라인 구동기 회로는 상기 화소 행에 기록될 신호가 상기 화소 행에 저장된 신호와 동일할 때 상기 신호라인을 부동상태(floating state)로 전환하는, 능동 매트릭스 디스플레이 장치.
  2. 제 1항에 있어서, 상기 스캔라인 구동기 회로는 상기 선택 펄스가 스캔라인에 출력되는지의 여부를 제어하는 출력 제어 회로를 포함하는, 능동 매트릭스 디스플레이 장치.
  3. 제 1항에 있어서, 상기 신호라인 구동기 회로는 상기 신호라인이 부동상태로 전환되는지의 여부를 제어하는 출력 제어 회로를 포함하는, 능동 매트릭스 디스플레이 장치.
  4. 제 1항에 있어서, 상기 화소 행에 기록될 신호가 상기 화소 행에 저장된 신호와 동일할 때 상기 신호라인 구동기 회로에 비디오 신호를 입력하는 것이 중지되는, 능동 매트릭스 디스플레이 장치.
  5. 제 1항에 있어서, 상기 화소 행에 기록될 신호가 상기 화소 행에 저장된 신호와 동일할 때 상기 신호라인 구동기 회로에 클록 신호 및 역 클록 신호(inverted clock signal)를 입력하는 것이 중지되는, 능동 매트릭스 디스플레이 장치.
  6. 제 1항에 따른 능동 매트릭스 디스플레이 장치를 디스플레이부에 포함하는, 전자장치.
  7. 능동 매트릭스 디스플레이 장치로서,
    복수의 화소들, 복수의 신호라인들 및 복수의 스캔라인들을 포함하는 화소부;
    상기 신호라인들에 접속된 신호라인 구동기 회로; 및
    상기 스캔라인들에 접속된 스캔라인 구동기 회로를 포함하며;
    상기 스캔라인 구동기 회로는 화소 행에 기록될 신호가 상기 화소 행에 저장된 신호와 동일할 때 상기 화소 행에 대응하는 스캔라인에 화소 행을 선택하기 위한 선택 펄스를 출력하지 않으며, 상기 신호라인 구동기 회로는 상기 화소 행에 기 록될 신호가 상기 화소 행에 저장된 신호와 동일할 때 이전상태의 상태를 변화시키지 않고 상기 신호라인에 신호를 출력하는, 능동 매트릭스 디스플레이 장치.
  8. 제 7항에 있어서, 상기 스캔라인 구동기 회로는 선택 펄스가 스캔라인에 출력되는지의 여부를 제어하는 출력 제어 회로를 포함하는, 능동 매트릭스 디스플레이 장치.
  9. 제 7항에 있어서, 상기 화소 행에 기록될 신호가 상기 화소 행에 저장된 신호와 동일할 때 상기 신호라인 구동기 회로에 비디오 신호를 입력하는 것이 중지되는, 능동 매트릭스 디스플레이 장치.
  10. 제 7항에 있어서, 상기 화소 행에 기록될 신호가 상기 화소 행에 저장된 신호와 동일할 때 상기 신호라인 구동기 회로에 클록 신호 및 역 클록 신호를 입력하는 것이 중지되는, 능동 매트릭스 디스플레이 장치.
  11. 제 7항에 따른 능동 매트릭스 디스플레이 장치를 디스플레이부에 포함하는, 전자장치.
  12. 능동 매트릭스 디스플레이 장치를 구동하는 방법에 있어서, 상기 능동 매트릭스 디스플레이 장치는,
    복수의 화소들, 복수의 신호라인들 및 복수의 스캔라인들을 포함하는 화소부;
    상기 신호라인들에 접속된 신호라인 구동기 회로; 및
    상기 스캔라인들에 접속된 스캔라인 구동기 회로를 포함하고, 상기 능동 매트릭스 디스플레이 장치를 구동하는 방법은,
    화소 행에 기록될 신호와 상기 화소 행에 저장된 신호를 비교하는 단계; 및
    상기 화소 행에 기록될 신호가 상기 화소 행에 저장된 신호와 동일할 때 상기 신호라인을 부동상태로 전환하면서 상기 화소 행을 선택하는 것을 중지하는 단계를 포함하는, 능동 매트릭스 디스플레이 장치 구동 방법.
  13. 제 12항에 있어서, 상기 스캔라인 구동기 회로는 선택 펄스가 스캔라인으로 출력되는지의 여부를 제어하는 출력 제어 회로를 포함하는, 능동 매트릭스 디스플레이 장치 구동 방법.
  14. 제 12항에 있어서, 상기 신호라인 구동기 회로는 신호라인이 부동상태로 전환되는지의 여부를 제어하는 출력 제어 회로를 포함하는, 능동 매트릭스 디스플레이 장치 구동 방법.
  15. 제 12항에 있어서, 상기 화소 행에 기록될 신호가 상기 화소 행에 저장된 신호와 동일할 때, 상기 신호라인 구동기 회로에 비디오 신호 입력을 입력하는 것이 중지되는, 능동 매트릭스 디스플레이 장치 구동 방법.
  16. 제 12항에 있어서, 상기 화소 행에 기록될 신호가 상기 화소 행에 저장된 신호와 동일할 때 상기 신호라인 구동기 회로에 클록 신호 및 역 클럭 신호를 입력하는 것이 중지되는, 능동 매트릭스 디스플레이 장치 구동 방법.
  17. 제 12항에 따른 구동 방법을 사용하는 능력 매트릭스 디스플레이 장치를 디스플레이부에 포함하는, 전자장치.
  18. 능동 매트릭스 디스플레이 장치를 구동하는 방법에 있어서, 상기 능동 매트릭스 디스플레이 장치는,
    복수의 화소들, 복수의 신호라인들 및 복수의 스캔라인들을 포함하는 화소부;
    상기 신호라인들에 접속된 신호라인 구동기 회로; 및
    상기 스캔라인들에 접속된 스캔라인 구동기 회로를 포함하고, 상기 능동 매트릭스 디스플레이 장치를 구동하는 방법은,
    화소 행에 기록될 신호와 상기 화소 행에 기록된 신호를 비교하는 단계; 및
    상기 화소 행에 기록될 신호가 상기 화소 행에 저장된 신호와 동일할 때 이전상태의 상태의 변화없이 상기 신호라인에 신호를 출력하면서 상기 화소 행을 선택하는 것을 중지하는 단계를 포함하는, 능동 매트릭스 디스플레이 장치 구동 방 법.
  19. 제 18항에 있어서, 상기 스캔라인 구동기 회로는 선택 펄스가 스캔라인으로 출력되는지의 여부를 제어하는 출력 제어 회로를 포함하는, 능동 매트릭스 디스플레이 장치 구동 방법.
  20. 제 18항에 있어서, 상기 화소 행에 기록될 신호가 상기 화소 행에 저장된 신호와 동일할 때, 상기 신호라인 구동기 회로에 비디오 신호를 입력하는 것이 중지되는, 능동 매트릭스 디스플레이 장치 구동 방법.
  21. 제 18항에 있어서, 상기 화소 행에 기록될 신호가 상기 화소 행에 저장된 신호와 동일할 때 상기 신호라인 구동기 회로에 클록 신호 및 역 클럭 신호를 입력하는 것이 중지되는, 능동 매트릭스 디스플레이 장치 구동 방법.
  22. 제 18항에 따른 구동 방법을 사용하는 능력 매트릭스 디스플레이 장치를 디스플레이부에 포함하는, 전자장치.
KR1020060045766A 2005-05-20 2006-05-22 능동 매트릭스 표시 장치，이를 구동시키기 위한 방법 및 전자 장치 KR101317253B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00148801 2005-05-20
JP2005148801 2005-05-20

Publications (2)

Publication Number Publication Date
KR20060120510A true KR20060120510A (ko) 2006-11-27
KR101317253B1 KR101317253B1 (ko) 2013-10-14

Family

ID=37425350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060045766A KR101317253B1 (ko) 2005-05-20 2006-05-22 능동 매트릭스 표시 장치，이를 구동시키기 위한 방법 및 전자 장치

Country Status (4)

Country Link
US (1) US8847861B2 (ko)
JP (1) JP5663639B2 (ko)
KR (1) KR101317253B1 (ko)
CN (1) CN1866340B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100944499B1 (ko) * 2007-12-28 2010-03-03 신코엠 주식회사 휴대용 ａｍｏｌｅｄ의 저전력 디지털 구동장치
KR20200072323A (ko) * 2018-12-12 2020-06-22 엘지디스플레이 주식회사 표시 장치
CN114664247A (zh) * 2020-12-22 2022-06-24 精工爱普生株式会社 电光装置和电子设备

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638304B1 (ko) * 2002-04-26 2006-10-26 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 패널의 드라이버 회로
US7439667B2 (en) 2003-12-12 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting device with specific four color arrangement
TWI402539B (zh) * 2003-12-17 2013-07-21 Semiconductor Energy Lab 顯示裝置和其製造方法
US9922600B2 (en) * 2005-12-02 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
JP2010128014A (ja) * 2008-11-25 2010-06-10 Toshiba Mobile Display Co Ltd 液晶表示装置
CN102201215A (zh) * 2008-12-24 2011-09-28 北京京东方光电科技有限公司 Tft-lcd阵列基板及其驱动方法
CN101762915B (zh) * 2008-12-24 2013-04-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其驱动方法
KR101933841B1 (ko) * 2009-10-16 2018-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
KR102329497B1 (ko) * 2009-11-13 2021-11-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
KR20180030255A (ko) * 2009-11-30 2018-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 액정 표시 장치의 구동 방법, 및 이 액정 표시 장치를 구비하는 전자기기
JP5491835B2 (ja) * 2009-12-02 2014-05-14 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路および表示装置
EP2513893A4 (en) * 2009-12-18 2016-09-07 Semiconductor Energy Lab Liquid crystal display device and electronic device
JP2012113965A (ja) * 2010-11-25 2012-06-14 Canon Inc 有機ｅｌ表示装置
JP2012113245A (ja) * 2010-11-26 2012-06-14 Canon Inc 表示装置
KR101818567B1 (ko) * 2011-05-18 2018-02-22 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
CN103137081B (zh) * 2011-11-22 2014-12-10 上海天马微电子有限公司 一种显示面板栅驱动电路及显示屏
JPWO2013118219A1 (ja) 2012-02-08 2015-05-11 パナソニック株式会社 Ｅｌ表示装置およびその製造方法
KR20140000075A (ko) * 2012-06-22 2014-01-02 삼성디스플레이 주식회사 파워 유닛 및 이를 구비하는 유기 발광 표시 장치
KR102082794B1 (ko) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
US20140111558A1 (en) * 2012-10-23 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Display device and program
TWI600959B (zh) 2013-01-24 2017-10-01 達意科技股份有限公司 電泳顯示器及其面板的驅動方法
JP6067097B2 (ja) * 2013-03-08 2017-01-25 シャープ株式会社 液晶表示装置
KR20230173231A (ko) 2013-03-11 2023-12-26 매직 립, 인코포레이티드 증강 및 가상 현실을 위한 시스템 및 방법
KR102560629B1 (ko) 2013-03-15 2023-07-26 매직 립, 인코포레이티드 디스플레이 시스템 및 방법
TWI485693B (zh) * 2013-06-17 2015-05-21 Novatek Microelectronics Corp 源極驅動器
KR102137042B1 (ko) * 2014-03-31 2020-07-24 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10373991B2 (en) 2015-08-19 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Imaging device, operating method thereof, and electronic device
EP3374821A1 (en) * 2015-09-23 2018-09-19 Medintec B.V. Video glasses
CN106571116A (zh) * 2015-10-13 2017-04-19 中华映管股份有限公司 显示面板
KR102617041B1 (ko) 2015-12-28 2023-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 장치, 텔레비전 시스템, 및 전자 기기
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
KR102546995B1 (ko) * 2016-11-04 2023-06-26 삼성디스플레이 주식회사 표시 패널의 휘도 보상 방법
WO2018155346A1 (ja) * 2017-02-23 2018-08-30 シャープ株式会社 駆動回路、マトリックス基板および表示装置
CN206805075U (zh) * 2017-06-06 2017-12-26 深圳Tcl新技术有限公司 直下式背光模组及显示装置
US11536950B2 (en) * 2017-12-29 2022-12-27 Texas Instruments Incorporated Capacitive-based determination of micromirror status
KR20230164225A (ko) 2018-02-01 2023-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10854129B2 (en) 2018-06-18 2020-12-01 Apple Inc. Hybrid architecture for zero border display
CN109003584B (zh) * 2018-07-24 2020-06-26 惠科股份有限公司 显示装置及其显示面板
CN112639579B (zh) 2018-08-31 2023-09-15 奇跃公司 用于增强现实装置的空间分辨的动态调暗
KR102693495B1 (ko) 2018-10-08 2024-08-12 삼성디스플레이 주식회사 표시 장치
JP2022517207A (ja) 2019-01-11 2022-03-07 マジック リープ， インコーポレイテッド 種々の深度における仮想コンテンツの時間多重化された表示
JP7286331B2 (ja) * 2019-02-06 2023-06-05 株式会社ジャパンディスプレイ 表示方法
TWI698846B (zh) * 2019-03-22 2020-07-11 大陸商北京集創北方科技股份有限公司 具led開路檢測功能的led顯示驅動電路、led開路檢測方法及led顯示裝置
KR20220016350A (ko) * 2020-07-30 2022-02-09 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치
JP7492432B2 (ja) * 2020-10-12 2024-05-29 キヤノン株式会社 表示装置、電子装置および移動体
CN112967663B (zh) * 2020-11-16 2022-08-05 重庆康佳光电技术研究院有限公司 Led驱动方法及驱动装置
TWI796138B (zh) * 2021-03-08 2023-03-11 瑞鼎科技股份有限公司 低功耗的顯示驅動裝置及方法
US11735128B2 (en) * 2021-03-19 2023-08-22 Innolux Corporation Driving method for display device
WO2024197636A1 (zh) * 2023-03-29 2024-10-03 京东方科技集团股份有限公司 驱动电路、驱动方法、像素电路、显示面板和显示装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2784615B2 (ja) 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JP3476241B2 (ja) 1994-02-25 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の表示方法
KR0155890B1 (ko) * 1995-09-28 1998-12-15 윤종용 화상 표시 장치의 다계조 표시 구동 방법
JP2853764B2 (ja) 1996-09-06 1999-02-03 日本電気株式会社 Ｌｃｄドライバ
JP2000194305A (ja) 1998-12-25 2000-07-14 Fujitsu Ltd 画像表示システム
JP3831156B2 (ja) 1999-09-09 2006-10-11 株式会社日立製作所 画像表示装置および画像表示装置の駆動方法
US6847341B2 (en) * 2000-04-19 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
JP2001305511A (ja) 2000-04-26 2001-10-31 Mitsubishi Electric Corp 液晶表示装置及び携帯電話機
JP2002082659A (ja) 2000-07-03 2002-03-22 Victor Co Of Japan Ltd 液晶表示装置
US6828950B2 (en) * 2000-08-10 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
TW507192B (en) 2000-09-18 2002-10-21 Sanyo Electric Co Display device
JP3668115B2 (ja) 2000-09-18 2005-07-06 三洋電機株式会社 表示装置
JP5019668B2 (ja) 2000-09-18 2012-09-05 三洋電機株式会社 表示装置及びその制御方法
JP3711006B2 (ja) 2000-09-18 2005-10-26 三洋電機株式会社 表示装置
JP2002149104A (ja) 2000-11-14 2002-05-24 Advanced Display Inc 表示装置
JP2002358031A (ja) 2001-06-01 2002-12-13 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
JP4322479B2 (ja) 2001-07-04 2009-09-02 東芝モバイルディスプレイ株式会社 平面表示装置
US6784878B2 (en) 2001-07-04 2004-08-31 Kabushiki Kaisha Toshiba Flat-panel display device
JP2003044017A (ja) 2001-08-03 2003-02-14 Nec Corp 画像表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR100940342B1 (ko) * 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
JP4040866B2 (ja) 2001-11-16 2008-01-30 株式会社東芝 表示装置
JP2003167561A (ja) 2001-12-04 2003-06-13 Sony Corp 表示装置およびこれを用いた携帯端末装置
JP2003283271A (ja) * 2002-01-17 2003-10-03 Semiconductor Energy Lab Co Ltd 電気回路
KR100445433B1 (ko) 2002-03-21 2004-08-21 삼성에스디아이 주식회사 유기 전계발광 표시 장치와 그 구동 방법 및 구동 장치
JP4092132B2 (ja) * 2002-04-26 2008-05-28 Ｎｅｃエレクトロニクス株式会社 表示装置
KR100864492B1 (ko) 2002-05-03 2008-10-20 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP2004062161A (ja) 2002-06-07 2004-02-26 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、電気光学装置の走査線選択方法及び電子機器
EP1388842B1 (en) * 2002-08-09 2013-10-02 Semiconductor Energy Laboratory Co., Ltd. Multi-window display device and method of driving the same
WO2004086344A1 (ja) * 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co. Ltd. 表示装置及びその駆動方法
JP4393812B2 (ja) 2003-07-18 2010-01-06 株式会社半導体エネルギー研究所 表示装置及び電子機器
US7683860B2 (en) * 2003-12-02 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof, and element substrate
TWI232426B (en) 2004-04-08 2005-05-11 Toppoly Optoelectronics Corp Circuitry and method for displaying of a monitor
JP4926463B2 (ja) 2004-12-03 2012-05-09 株式会社半導体エネルギー研究所 表示装置
US20070035488A1 (en) 2004-12-03 2007-02-15 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100944499B1 (ko) * 2007-12-28 2010-03-03 신코엠 주식회사 휴대용 ａｍｏｌｅｄ의 저전력 디지털 구동장치
KR20200072323A (ko) * 2018-12-12 2020-06-22 엘지디스플레이 주식회사 표시 장치
CN114664247A (zh) * 2020-12-22 2022-06-24 精工爱普生株式会社 电光装置和电子设备
CN114664247B (zh) * 2020-12-22 2023-08-15 精工爱普生株式会社 电光装置和电子设备

Also Published As

Publication number Publication date
CN1866340A (zh) 2006-11-22
CN1866340B (zh) 2012-04-04
JP2014029538A (ja) 2014-02-13
US20060267889A1 (en) 2006-11-30
JP5663639B2 (ja) 2015-02-04
US8847861B2 (en) 2014-09-30
KR101317253B1 (ko) 2013-10-14

Similar Documents

Publication Publication Date Title
KR101317253B1 (ko) 능동 매트릭스 표시 장치，이를 구동시키기 위한 방법 및 전자 장치
US9922600B2 (en) Display device
US9047822B2 (en) Display device where supply of clock signal to driver circuit is controlled
JP5640066B2 (ja) 半導体装置
KR101239162B1 (ko) 표시장치와 그 구동방법, 반도체장치, 및 전자기기
JP5159701B2 (ja) 半導体装置
KR101384645B1 (ko) 표시 장치, 및 구동 방법과 이를 사용한 전자 기기
JP5364235B2 (ja) 表示装置
JP5264014B2 (ja) 半導体装置、表示装置及び電子機器
JP4693757B2 (ja) 表示装置
JP4999390B2 (ja) 表示装置
US20030058200A1 (en) Display device and display method
JP2006350304A (ja) 表示装置及びその駆動方法並びに電子機器
JP5352047B2 (ja) 表示装置及び電子機器
JP5177953B2 (ja) 半導体装置及び表示装置
JP2006350310A (ja) 表示装置及び電子機器
JP2007086762A (ja) 表示装置及びその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160901

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 7