KR101384645B1 - 표시 장치, 및 구동 방법과 이를 사용한 전자 기기 - Google Patents

표시 장치, 및 구동 방법과 이를 사용한 전자 기기 Download PDF

Info

Publication number
KR101384645B1
KR101384645B1 KR1020060070854A KR20060070854A KR101384645B1 KR 101384645 B1 KR101384645 B1 KR 101384645B1 KR 1020060070854 A KR1020060070854 A KR 1020060070854A KR 20060070854 A KR20060070854 A KR 20060070854A KR 101384645 B1 KR101384645 B1 KR 101384645B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting element
gradation
average
display
Prior art date
Application number
KR1020060070854A
Other languages
English (en)
Other versions
KR20070014098A (ko
Inventor
하지메 키무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070014098A publication Critical patent/KR20070014098A/ko
Application granted granted Critical
Publication of KR101384645B1 publication Critical patent/KR101384645B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

표시 화면의 평균 휘도에 따라 표시 장치의 계조를 제어하는 것에 의해 선명한 표시가 수행된다. 그에 더하여, 표시 화면의 평균 휘도에 따른 제어에 의하여 표시 장치에 발광 소자의 감소된 품질저하를 제공하여, 적절하게 표시를 수행하도록 하는 것이 목적이다. 각각이 발광 소자, 스위칭 TFT 및 구동 TFT를 포함하는 복수의 화소들을 포함하는 디스플레이, 프레임 주기에서 모든 화소들의 평균 휘도를 계산하는 평균 계조 계산 회로, 계산된 평균 휘도 레벨에 따라 서브 프레임들의 수를 제어하는 서브 프레임 수 제어 회로, 및 계산된 평균 휘도 레벨에 따라 발광 소자의 양 단부들에 인가된 전위를 제어하는 전위 제어 회로가 포함된다.
표시 장치, 계조, 스위칭 TFT, 구동 TFT, 평균 휘도 레벨

Description

표시 장치, 및 구동 방법과 이를 사용한 전자 기기{Display device, and driving method and electronic device thereof}
도 1은 본 발명의 화소 구성을 갖는 표시 장치를 도시하는 도면.
도 2a 및 2b는 본 발명에 따른 라인 순차 방법의 신호선 구동 회로를 도시하는 도면.
도 3a 및 3b는 본 발명에 따른 도트 순차 방법의 신호선 구동 회로를 도시하는 도면.
도 4는 본 발명의 화소 구성을 도시하는 도면.
도 5는 본 발명의 화소 구성을 도시하는 도면.
도 6은 본 발명의 화소 구성을 도시하는 도면.
도 7은 본 발명의 화소 구성을 갖는 표시 장치의 타이밍 차트.
도 8은 본 발명의 화소 구성을 갖는 표시 장치의 타이밍 차트.
도 9는 본 발명의 화소 구성을 도시하는 도면.
도 10은 본 발명의 화소 구성을 도시하는 도면.
도 11은 본 발명의 화소 구성을 도시하는 도면.
도 12는 본 발명의 화소 구성의 평면도.
도 13은 본 발명의 하나의 화소의 구성을 도시하는 도면.
도 14는 본 발명의 화소 구성을 갖는 화소부의 평면도.
도 15는 본 발명의 화소 구성을 갖는 표시 장치의 타이밍 차트.
도 16a 및 16b는 본 발명의 화소 구성을 갖는 표시 장치의 타이밍 차트들.
도 17은 본 발명의 화소 구성을 도시하는 도면.
도 18은 본 발명의 화소 회로의 구동 전압 파형을 도시하는 도면.
도 19는 본 발명의 화소 회로의 구동 전압 파형을 도시하는 도면.
도 20a 내지 20f는 본 발명의 화소 회로의 구동 전압 파형들을 도시하는 도면.
도 21a 내지 21g는 본 발명의 화소 회로의 구동 전압 파형들을 도시하는 도면.
도 22a 및 22b는 본 발명의 화소 구성을 갖는 표시 장치의 타이밍 차트들.
도 23a 및 23b는 본 발명의 화소 구성을 갖는 표시 장치의 타이밍 차트들.
도 24는 본 발명의 주요 구조를 도시하는 블록도.
도 25는 본 발명의 주요 구조를 도시하는 블록도.
도 26은 본 발명의 주요 구조를 도시하는 블록도.
도 27a 및 27b는 본 발명이 적용되는 디스플레이 패널들의 구조들을 도시하는 도면.
도 28은 본 발명이 적용되는 디스플레이 패널의 구조를 도시하는 도면.
도 29는 본 발명의 화소 구성을 갖는 표시 장치에 적용될 수 있는 발광 소자의 예를 도시하는 도면.
도 30은 본 발명의 화소 구성을 갖는 표시 장치에 적용될 수 있는 발광 소자의 예를 도시하는 도면.
도 31a 내지 31c는 발광 소자들의 방출 구조들을 도시하는 도면.
도 32a 내지 32h는 본 발명이 적용되는 전자 기기들을 도시하는 도면.
도 33a 및 33b는 본 발명의 반도체 장치의 구조를 도시하는 도면.
도 34a 및 34b는 본 발명의 반도체 장치의 구조를 도시하는 도면.
도 35a 및 35b는 본 발명의 반도체 장치의 구조를 도시하는 도면.
도 36a 및 36b는 본 발명의 표시 장치에 포함된 TFT 구조들을 도시하는 도면.
도 37a 및 37b는 본 발명의 표시 장치에 포함된 TFT 구조들을 도시하는 도면.
도 38a 및 38b는 본 발명의 표시 장치에 포함된 TFT 구조들을 도시하는 도면.
도 39는 종래의 화소 구성을 도시하는 도면.
*도면의 주요 부분에 대한 간단한 설명*
101 : 신호선 구동 회로 102 : 주사선 구동 회로
103 : 화소부 107 : 전원선
401 : 구동 TFT 402 : 스위칭 TFT
403 : 커패시터 404 : 발광 소자
1. 발명의 분야
본 발명은 EL(electroluminescent;전기발광) 소자, 유기 EL 소자, 또는 다른 자기 발광형(self-emission type) 디스플레이 소자가 얹어지는 표시 장치에 관한 것이다. 부가적으로, 본 발명은 표시 장치의 구동 방법에 관한 것이다. 또한, 본 발명은 표시부에 표시 장치를 구비하는 전자 기기에 관한 것이다.
2. 관련 분야의 설명
근년에, 발광 다이오드(LED)와 같은 발광 소자를 이용하여 화소가 형성되는 소위 자기 발광형 표시 장치가 새로운 관심의 대상이 되어왔다. 이러한 자기 발광형 표시 장치에 사용된 발광 소자로서, 유기 발광 다이오드(또는 OLED(Organic Light Emitting Diode), 유기 EL 소자, 전기발광(EL) 소자 등으로 불림)가 관심을 끌고 있으며, EL 디스플레이 등에 더욱더 사용되고 있다. OLED와 같은 발광 소자는 자기 발광형이므로, 화소의 가시성(visibility)이 액정 디스플레이보다 높고 배후광이 필요하지 않으며, 응답 속도가 높다는 등의 장점들을 가진다.
자기 발광형 표시 장치는 화소부와 신호를 화소부로 입력하는 주변 구동 회로를 포함한다. 화소부에서, 발광 소자들은 각 화소들로 배열되며, 이미지가 발광 소자들의 광 방출을 제어함으로써 디스플레이된다.
화소부의 각 화소에서, 박막 트랜지스터(이하로 TFT로 불림)가 제공된다. 여기서, 각 화소의 발광 소자의 광 방출을 제어하기 위하여 각 화소에 두개의 TFT들이 제공되는 화소 구성이 설명된다(참조 1:일본 특허 공개 공보 번호 2001-343933).
도 39에서, 화소부의 화소 구성이 도시된다. 화소부(10)에서, 데이터 라인들(또한 소스 신호 라인들로 불림)(S1 내지 Sx), 주사선들(또한 게이트 신호 라인들로 불림)(G1 내지 Gy), 및 전원선들(또한 서플라이 공급 라인들로 불림)(V1 내지 Vx)이 배열되며, x(x는 자연수) 열들 및 y(y는 자연수) 행들의 화소들이 제공된다. 각 화소에서, 스위칭 TFT(또한 선택 트랜지스터, 스위치 트랜지스터, 또는 SWTFT로 불림)(11), 구동 TFT(또한 구동 트랜지스터로 불림)(12), 커패시터(13), 발광 소자(14)가 포함된다.
화소부(10)의 구동 방법이 간단히 설명된다. 어드레스 주기에서, 주사선이 선택될 때 스위칭 TFT(11)가 켜지고, 이때 데이터 라인의 전위가 스위칭 TFT(11)를 통하여 구동 TFT(12)의 게이트 전극(또한 게이트 터미널로 불림)으로 기록된다. 하나의 선택 주기 완성으로부터 다음 선택 주기까지, 커패시터(13)는 구동 TFT(12)의 게이트 전극의 전위를 유지한다.
여기서, 도 39의 구성에서, 구동 TFT의 게이트-소스 전압의 절대값(│VGS│)과 구동 TFT(12)의 임계 전압의 절대값(│Vth│) 사이의 관계가 │VGS│＞│Vth│를 만족할 때, 구동 TFT(12)가 켜지고, 전원선과 발광 소자(14)의 대향 전극 사이의 전압에 의해 전류가 흐르며, 발광 소자(14)는 발광 상태로 된다. 부가적으로, 관계가 │VGS│＜│Vth│를 만족하면, 구동 TFT(12)는 꺼지고, 전압은 발광 소자(14)이 양 단부들로 공급되지 않으며, 발광 소자(14)는 비 발광 상태(비광 상태(non-lighting state))로 된다.
도 39의 구성을 갖는 화소에서, 계조(gray scale)를 표현하기 위해, 대략적으로 아날로그 계조 방법 또는 디지털 계조 방법이 사용된다.
아날로그 계조 방법에서, 디스플레이 소자의 방출 강도를 아날로그 제어하는 방법과 디스플레이 소자의 발광 시간을 아날로그 제어하는 방법이 있다. 디스플레이 소자의 방출 강도를 아날로그 제어하는 방법이 아날로그 계조 방법으로서 자주 사용된다. 한편, 디지털 계조 방법에서는, 발광 소자가 광을 방출하거나 하지 않는 것이 단지 화소의 신호 입력을 사용하여 스위칭 소자의 온 및 오프를 제어함으로써만 제어되고; 따라서 계조가 표현된다.
아날로그 계조 방법과 비교하여, 디지털 계조 방법은 TFT의 변화에 대해 강하고 계조를 정확히 표현하는데 쉽다는 등의 장점들이 있다. 그러나, 디지털 계조 방법에서는 발광과 비 발광의 두가지 상태만이 있기 때문에, 다중 계조 레벨들을 이루기 위해서는 다른 방법을 조합해야할 필요가 있다.
디지털 계조 방법에서 다중 계조들의 표현 방법으로서, 시간 계조 방법, 영역 계조 방법 등이 있다. 영역 계조 방법은 각 화소의 발광 영역을 제어함으로써 계조를 디스플레이하는 방법이다. 한편, 시간 계조 방법은 표시 장치의 각 화소의 발광 주기를 제어하는 것에 의해 계조를 표현하는 방법이다. 디지털 계조 방법의 경우에, 고화질을 위해 적절한 시간 계조 방법이 자주 사용된다. 참조 1에서 설명된 바와 같이, 디지털 시간 계조 방법에서, 더욱 고해상도를 갖는 다중 계조 디스플레이가 각 화소의 구동 TFT와 스위칭 TFT에 부가적으로 소거 트랜지스터(erasing transistor; 또한 소거 TFT로 불림)를 사용하는 것에 의해 구현될 수 있다.
그러나, 어떠한 계조의 휘도 또는 최대 휘도는 이러한 디지털 시간 계조 방법에서 전체 화면의 평균 휘도에 의해 변화되지 않는다. 따라서, 높은 콘트라스트(contrast)를 갖는 선명한 디스플레이가 수행될 수 없다.
상술된 문제를 고려하여, 본 발명은 높은 콘트라스트를 갖는 선명한 디스플레이가 발광 장치에서 수행될 수 있는 표시 장치를 제공하는 목적을 갖는다. 부가적으로, 본 발명은 표시부에 표시 장치를 갖는 전자 기기에 관한 것이다.
본 발명에 따라, 전체 화면의 평균 휘도에 따라 듀티비(duty ratio)가 변화된다. 따라서, 발광 소자의 구동을 제어하는 TFT의 게이트로 입력된 신호를 소거하기 위한 TFT(이하로 소거 TFT로 불림)가 제공되며, 소거 TFT의 소거 동작의 타이밍이 제어된다. 대안적으로, 캐소드 전압 및 애노드 전압이 전체 화면의 평균 휘도에 따라 변화된다. 대안적으로, 프레임 주기를 분할하여 얻어지는 서브 프레임들의 수가 변화된다. 다른 대안으로, 시간 계조 방법이 변화된다. 소거 TFT는 실시예 모드 2에서 보다 상세하게 설명될 것임에 주의한다. 본 명세서에서, 듀티비는 프레임 주기에서 계조를 디스플레이하기 위한 디스플레이 주기의 특성을 의미한다. 서브 프레임은 프레임 주기를 분할하는 것에 의해 얻어지는 복수의 주기들의 각각을 의미한다. 서브 프레임들의 수는 프레임 주기를 분할하는 것에 의해 얻어지는 복수의 주기들의 수를 의미한다.
본 발명의 표시 장치의 구조의 한 특성은 아날로그 신호를 디지털 비디오 신호로 변환하는 아날로그-디지털 변환 회로와, 아날로그-디지털 변환 회로에 접속되어 프레임 주기의 평균 계조 레벨을 계산하는 평균 계조 계산 회로와, 평균 계조 레벨에 따라 서브 프레임들의 수를 제어하는 서브 프레임 수 제어 회로와, 평균 계조 레벨에 따라 발광 소자의 한 쌍의 전극들 사이에 인가된 전압을 변화시키는 전위 제어 회로를 포함하는 것이다.
본 발명의 표시 장치의 구조의 다른 특성은 각각이 발광 소자와, 발광 소자로의 전류의 공급을 제어하는 구동 TFT와, 스위칭 TFT를 포함하는 복수의 화소들을 포함하는 표시부와; 비디오 신호를 화소로 출력하는 신호선 구동 회로와; 비디오 신호가 기록되는 화소를 선택하는 주사선 구동 회로와; 전류 또는 전압을 발광 소자에 공급하는 전원선과; 프레임 주기의 평균 계조 레벨을 계산하는 평균 계조 계산 회로와; 평균 계조 레벨에 따라 프레임 주기의 서브 프레임들의 수를 제어하는 서브 프레임 수 제어 회로와; 평균 계조 레벨에 따라 발광 소자의 한 쌍의 전극들 사이에 인가된 전압을 변화시키는 전위 제어 회로를 포함하는 것이다.
본 발명의 표시 장치의 구조의 또다른 특성은 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환 회로와, 아날로그-디지털 변환 회로에 접속되어 프레임 주기의 평균 계조 레벨을 계산하는 평균 계조 계산 회로와, 평균 계조 레벨에 따라 중첩된 시간 계조 방법(overlapped time gray scale method) 또는 2진 코드 디지털 시간 계조 방법(binary code digital time gray scale method)을 선택하는 계조 방법 선택기 회로와, 평균 계조 레벨에 따라 발광 소자의 한 쌍의 전극들 사이에 인가된 전압을 변화시키는 전위 제어 회로를 포함하는 것이다.
본 발명의 표시 장치의 구조의 또다른 특성은 각각이 발광 소자와, 발광 소자로의 전류의 공급을 제어하는 구동 TFT와, 스위칭 TFT를 포함하는 복수의 화소들을 포함하는 표시부와; 비디오 신호를 화소로 출력하는 신호선 구동 회로와; 비디오 신호가 기록되는 화소를 선택하는 주사선 구동 회로와; 전류 또는 전압을 발광 소자에 공급하는 전원선과; 프레임 주기의 평균 계조 레벨을 계산하는 평균 계조 계산 회로와; 평균 계조 레벨에 따라 중첩된 시간 계조 방법 또는 2진 코드 디지털 시간 계조 방법을 선택하는 계조 방법 선택기 회로와; 평균 계조 레벨에 따라 발광 소자의 한 쌍의 전극들 사이에 인가된 전압을 변화시키는 전위 제어 회로를 포함하는 것이다.
본 발명의 표시 장치의 구조의 한 특성은 서브 프레임들의 수가 평균 계조 레벨이 미리결정된 값보다 낮게 될 때 감소되는 것이다.
본 발명의 표시 장치의 구조의 한 특성은 계조 방법이 평균 계조 레벨이 미리결정된 값보다 낮게 될 때 중첩된 시간 계조 방법으로부터 상기 2진 코드 디지털 시간 계조 방법으로 변화되는 것이다.
본 발명의 표시 장치의 구조의 한 특성은 전위 제어 회로가 평균 계조 레벨이 미리결정된 값보다 높게 될 때 발광 소자의 한 쌍의 전극들 사이에 인가된 전압을 감소시키는 것이다.
본 발명의 표시 장치의 구조의 한 특성은 전위 제어 회로가 평균 계조 레벨이 미리결정된 값보다 낮게 될 때 발광 소자의 한 쌍의 전극들 사이에 인가된 전압을 증가시키는 것이다.
본 발명의 표시 장치의 구조의 한 특성은 표시 장치에 입력된 아날로그 비디오 신호를 디지털 비디오 신호로 변환하고, 프레임 주기의 평균 계조 레벨을 계산하고, 평균 계조 레벨에 따라 서브 프레임들의 수를 제어하고, 평균 계조 레벨에 따라 발광 소자의 한 쌍의 전극들 사이에 인가된 전압 또는 듀티비를 변화시키는 것이다.
본 발명의 표시 장치의 구조의 한 특성은 표시 장치에 입력된 아날로그 비디오 신호를 디지털 비디오 신호로 변환하고, 프레임 주기의 평균 계조 레벨을 계산하고, 평균 계조 레벨에 따라 중첩된 시간 계조 방법 또는 2진 코드 디지털 시간 계조 방법을 선택하고, 평균 계조 레벨에 따라 발광 소자의 한 쌍의 전극들 사이에 인가된 전압 또는 듀티비를 변화시키는 것이다.
본 발명에서, 연결은 전기적 연결, 기능적 연결 및 직접 연결을 포함한다. 따라서, 본 발명에서 설명된 구조에서 미리결정된 연결과 다른 연결이 또한 포함될 수 있다. 예를 들어, 전기적 연결을 가능하게 하는 적어도 하나의 소자(예를 들어, 스위치, 트랜지스터, 커패시터, 인덕터, 저항 또는 다이오드)가 소자와 다른 소자 사이에 위치될 수 있다. 부가적으로, 기능적 연결을 가능하게 하는 적어도 하나의 회로(예를 들어, 논리 회로(인버터, NAND 회로 또는 NOR 회로와 같은); 신호 변환 회로(DA 변환 회로, AD 변환 회로 또는 감마 보정 회로); 전기 전위 레벨 변환 회로(전압 스텝 업 회로 또는 전압 스텝 다운 회로와 같은 전원 회로, 또는 H 신호나 L 신호의 전위 레벨을 변화시키기 위한 레벨 시프트 회로와 같은); 파워 소스; 전류 소스; 스위칭 회로; 증폭기 회로(동작적 증폭기, 차분 증폭기 회로, 소스 팔로어 회로, 버퍼 회로, 또는 신호 진폭이나 전류량을 증가시킬 수 있는 회로와 같은); 신호 발생 회로, 메모리 회로; 제어 회로)가 소자와 다른 소자 사이에 배열될 수 있다. 대안적으로, 직접 연결이 다른 소자들 또는 다른 회로들 사이에 놓임이 없이 수행될 수 있다. 다른 소자들 또는 다른 회로들 사이에 놓임이 없이 직접적으로 연결이 수행되는 경우만을 "직접적으로 연결된"으로 설명한다는 것에 주의한다. 한편, "전기적으로 연결된"의 설명은 전기적 연결(즉, 중간에 놓인 다른 소자와의 연결), 기능적 연결(즉, 중간에 놓인 다른 회로와의 연결), 및 직접 연결(즉, 중간에 놓은 다른 소자 또는 다른 회로가 없는 연결)을 포함한다.
본 발명에서 사용된 스위치로서 다양한 스위치들이 사용될 수 있다. 예로서, 전기적 스위치, 기계적 스위치 등이 있다. 즉, 전류 흐름이 제어될 수만 있으면, 본 발명은 특정 스위치로 제한되지 않으며 다양한 스위치가 사용될 수 있다. 예를 들어, 스위치는 트랜지스터, 다이오드(PN 다이오드, PIN 다이오드, Schottky 다이오드, 다이오드-연결된 트랜지스터 등), 또는 이들의 조합인 논리 회로일 수 있다. 따라서, 트랜지스터가 스위치로 사용되는 경우에, 트랜지스터가 스위치로만 동작되므로, 트랜지스터의 극성(전도성 타입)은 특별히 제한되지 않는다. 그러나, 보다 낮은 오프 전류(off current)가 바람직한 경우에, 보다 낮은 오프 전류의 극성을 갖는 트랜지스터가 사용되는 것이 바람직하다. 낮은 오프 전류를 갖는 트랜지스터로서, LDD 영역을 갖는 트랜지스터, 다중 게이트 구조를 갖는 트랜지스터 등이 사용될 수 있다. 부가적으로, 스위치로서 동작되는 트랜지스터가 그의 소스 터미널의 전위가 로우 전위측 파워 소스(Vss, GND, 0V 등)로 폐쇄되는 상태에서 동작할 때에는 n-채널 트랜지스터를 사용하는 것이 바람직하며, 트랜지스터가 그의 소스 터미 널의 전위가 하이 전위측 파워 소스(Vdd 등)로 폐쇄되는 상태에서 동작할 때에는 p-채널 트랜지스터를 사용하는 것이 바람직하다. 이것은 게이트-소스 전압의 절대값이 증가될 수 있기 때문이며, 따라서 트랜지스터는 스위치로서 쉽게 동작한다. 스위치는 n-채널 트랜지스터와 p-채널 트랜지스터 모두를 사용하는 CMOS 타입일 수 있다는 것에 주의한다. CMOS 스위치의 경우에, 상황이 스위치를 통해 출력되는 전압(즉, 스위치로의 입력 전압)이 스위치의 제어 신호 전압에 대해 높거나 낮게 변화하여도, 스위치는 적절히 동작될 수 있다.
본 발명에서, 트랜지스터는 다양한 모드들을 가질 수 있다; 따라서, 적용가능한 트랜지스터의 타입이 특별히 제한되지 않는다. 따라서 비정질 실리콘 또는 폴리결정질 실리콘에 의해 대표되는 비 단일 결정질 반도체막을 사용하는 박막 트랜지스터(TFT) 등을 적용하는 것이 가능하다. 이때문에, 제조가 낮은 제조 온도, 낮은 비용으로 큰 크기 및/또는 투명 기판 상에 수행될 수 있으며, 광이 트랜지스터를 통해 방출될 수 있다. 부가적으로, 반도체 기판 또는 SOI 기판을 사용하여 형성되는 MOS 트랜지스터, 접합형 트랜지스터, 바이폴라 트랜지스터 등이 적용될 수 있다. 이때문에, 적은 변동들(variations)을 갖는 트랜지스터, 높은 전류 공급 능력을 갖는 트랜지스터, 또는 작은 크기를 갖는 트랜지스터가 제조될 수 있으며, 또는 작은 파워 소비를 갖는 회로가 제조될 수 있다. 부가적으로, ZnO, a-InGaZnO, SiGe, 또는 GaAs와 같은 화합물 반도체를 사용하는 트랜지스터를 박막 트랜지스터 등에 적용하는 것이 가능하다. 이때문에, 그다지 높지 않은 온도로, 실온에서도 제조가 수행될 수 있고, 트랜지스터가 플라스틱 기판 또는 막 기판과 같은 낮은 열- 저항성 기판 상에서 직접 형성될 수 있다. 부가적으로, 잉크젯 방법 또는 인쇄 방법에 의해 형성된 트랜지스터 등이 적용될 수 있다. 이때문에, 제조가 실온에서, 저진공 상태에서, 큰 사이즈의 기판 상에서 수행될 수 있다. 부가적으로, 제조가 마스크(레티클(reticle))없이 수행될 수 있으므로, 트랜지스터의 레이아웃이 쉽게 변화될 수 있다. 부가적으로, 유기 반도체 또는 탄소 나노튜브를 사용하는 트랜지스터 또는 다른 트랜지스터들이 적용될 수 있다. 이때문에, 트랜지스터가 유연한 기판 상에서 형성될 수 있다. 비단일 결정질 반도체막은 수소 또는 할로겐을 포함할 수 있다는 것에 주의한다. 또한, 트랜지스터가 제공되는 기판의 형태는 특별히 제한되지 않으며 다양한 타입들의 기판들이 사용될 수 있다. 따라서, 예를 들어 트랜지스터는 단일 결정질 기판, SOI 기판, 유리 기판, 석영 기판, 플라스틱 기판, 종이 기판, 셀로판 기판, 돌 기판, 스테인레스 스틸 기판, 스테인레스 스틸 포일(foil)을 포함하는 기판 등의 위에서 형성될 수 있다. 대안적으로, 트랜지스터가 기판 상에 형성된 후에, 배치될 다른 기판으로 옮겨질 수 있다. 이러한 기판들을 사용하는 것에 의해, 선호하는 특성들을 갖는 트랜지스터 또는 작은 파워 소비를 갖는 트랜지스터, 브레이크 프루프(break-proof) 트랜지스터 또는 열-저항성 트랜지스터가 형성될 수 있다. 트랜지스터는 게이트, 드레인 및 소스를 포함하는 적어도 세 개의 터미널들을 갖고, 드레인 영역과 소스 영역 사이에 채널 형성 영역을 갖는 소자이다. 여기서, 소스 및 드레인이 트랜지스터의 구조, 동작 조건 등에 따라 변화되므로, 어느 것이 소스 또는 드레인인지 식별하는 것은 어렵다. 따라서, 본 명세서에서 소스 및 드레인으로 동작하는 영역들이 일부 경우들에서 소스 및 드 레인으로 불리지 않을 것이다. 예로서, 그들은 때때로 제 1 터미널 또는 제 2 터미널로 불린다.
게이트는 게이트 전극 및 게이트 배선(또한 게이트 라인, 게이트 신호선등으로 불림)의 일부 또는 전체를 의미한다. 게이트 전극은 그 사이에 샌드위치된 게이트 절연막을 갖는 채널 영역 또는 LDD(Lightly Doped Drain) 영역을 형성하기 위하여 반도체를 중첩하는 전도막을 의미한다. 게이트 배선은 상이한 화소들의 게이트 전극들을 연결하기 위한 배선, 또는 다른 배선과 게이트 전극을 연결하기 위한 배선을 의미한다.
게이트 전극과 게이트 배선 모두로 동작하는 부분이 존재한다는 것에 주의한다. 이러한 영역은 게이트 전극으로도 게이트 배선으로도 불릴 수 있다. 즉, 게이트 전극과 게이트 배선이 서로 명확하게 구분되지 않을 수 있는 영역이 있다. 예를 들어, 확장되는 게이트 배선을 채널 영역이 중첩하는 경우에, 중첩된 영역은 게이트 배선으로도 게이트 전극으로도 모두 동작한다. 따라서, 이러한 영역은 게이트 전극 또는 게이트 배선으로 불릴 수 있다.
부가적으로, 게이트 전극과 동일 재료로 형성되고 게이트 전극에 연결된 영역이 게이트 전극으로 불릴 수 있다. 유사하게, 게이트 배선과 동일 재료로 형성되고 게이트 배선에 연결된 영역이 게이트 배선으로 불릴 수 있다. 엄밀히 말하자면, 이러한 영역은 채널 영역을 중첩하지 않거나 또는 다른 게이트 전극과 연결하는 기능을 갖지 않을 수 있다. 그러나, 효율적인 제조 마진을 제공하기 위하여 이러한 영역이 게이트 전극 또는 게이트 배선과 동일 재료로 형성되고 게이트 전극 또는 게이트 배선과 연결되는 경우가 있다. 따라서, 이러한 영역은 또한 게이트 전극 또는 게이트 배선으로 불릴 수 있다.
예를 들어 멀티 게이트 트랜지스터의 경우에, 트랜지스터의 게이트 전극은 게이트 전극들과 동일 재료로 형성되는 전도막을 사용하여 다른 트랜지스터의 게이트 전극으로 연결된다. 이러한 영역은 게이트 전극을 다른 게이트 전극으로 연결하기 위한 영역이므로, 이는 또한 게이트 배선으로 불릴 수 있고, 멀티 게이트 트랜지스터가 하나의 트랜지스터로 여겨질 수 있으므로 게이트 전극으로 또한 불릴 수 있다. 즉, 게이트 전극들 또는 게이트 배선들과 동일 재료로 형성되고 그들에 연결되는 한, 영역은 게이트 전극 또는 게이트 배선으로 불릴 수 있다. 부가적으로, 예를 들어, 게이트 전극을 게이트 배선으로 연결하는 전도막의 일부가 또한 게이트 전극 또는 게이트 배선으로 불릴 수 있다.
게이트 터미널은 게이트 전극의 일부 또는 게이트 전극으로 전기적으로 연결된 영역의 일부를 의미한다.
소스는 소스 영역, 소스 전극 및 소스 배선(또한 소스 라인, 소스 신호선등으로 불림)의 일부 또는 전부를 의미한다는 것에 주의한다. 소스 영역은 대량의 p-형 불순물들(예를 들면, 붕소 또는 갈륨) 또는 n-형 불순물들(예를 들면, 인 또는 비소)을 포함하는 반도체 영역이다. 따라서, 소량의 p-형 불순물들 또는 n-형 불순물들을 포함하는 영역은 포함하지 않으며, 이들은 LDD(Lightly Doped Drain) 영역으로 불린다. 소스 전극은 소스 영역과 상이한 재료로 형성되며 소스 영역과 전기적으로 연결되는 전도층이다. 소스 전극 및 소스 영역이 함께 소스 전극으로 불리는 경우가 있다는 것에 주의한다. 소스 배선은 상이한 화소들의 소스 전극들을 연결하기 위한 배선, 또는 소스 전극을 다른 배선으로 연결하기 위한 배선이다.
그러나, 소스 전극과 소스 배선 모두로서 동작하는 부분이 존재한다. 이러한 영역은 소스 전극 또는 소스 배선으로 불릴 수 있다. 즉, 소스 전극과 소스 배선이 서로 명확하게 구분되지 못하는 영역이 있다. 예를 들어, 확장되는 소스 배선을 소스 영역이 중첩하는 경우에, 중첩된 영역은 소스 배선 및 소스 전극으로서 동작한다. 따라서, 이러한 영역은 소스 전극 또는 소스 배선으로 불릴 수 있다.
부가적으로, 소스 전극과 동일 재료로 형성되고 소스 전극에 연결된 영역 및 소스 전극을 다른 소스 전극으로 연결하는 부분이 각각 소스 전극으로 불릴 수 있다. 소스 영역을 중첩하는 부분 또한 소스 전극으로 불릴 수 있다. 유사하게, 소스 배선과 동일 재료로 형성되고 소스 배선으로 연결된 영역이 또한 소스 배선으로 불릴 수 있다. 엄격히 말하면, 이러한 영역은 다른 소스 전극으로 연결하는 기능을 갖지 않을 수 있다. 그러나, 이러한 영역이 효율적인 제조 마진을 제공하기 위하여 소스 전극 또는 소스 배선과 동일 재료로 형성되고 소스 전극 또는 소스 배선으로 연결된 경우가 있다. 따라서, 이러한 영역은 또한 소스 전극 또는 소스 배선으로 불릴 수 있다.
부가적으로, 예를 들어, 소스 전극을 소스 배선으로 연결하는 전도막의 일부가 소스 전극 또는 소스 배선으로 불릴 수 있다.
소스 터미널은 소스 영역의 일부, 소스 전극 또는 소스 전극에 전기적으로 접속된 영역의 일부를 의미한다는 것에 주의하자. 또한, 드레인은 소스에 대해 유 사한 구조를 갖는다.
본 명세서에서, 디스플레이 소자, 표시 장치 및 발광 장치는 다양한 모드들을 채용할 수 있으며 다양한 소자들을 포함할 수 있다. 예로서, 그의 콘트라스트가 전자기 함수에 의해 변화하는 EL 소자(예를 들어, 유기 EL 소자, 무기 EL 소자, 또는 유기 재료나 무기 재료를 포함하는 EL 소자), 전자 방출 소자, 액정 소자, 전자 잉크, 격자 광 밸브(GLV), 플라즈마 디스플레이(PDP), 디지털 마이크로미러 장치(DMD), 피에조세라믹(piezoceramic) 디스플레이, 또는 탄소 나노튜브와 같은 디스플레이 매체가 있다. 부가적으로, EL 소자를 사용하는 표시 장치는 EL 디스플레이를 포함하고; 전자 방출 소자를 사용하는 표시 장치는 필드 방출 디스플레이(FED) 또는 표면-전도성 전자-방출기 디스플레이(SED)를 포함하고; 액정 소자를 사용하는 표시 장치는 액정 디스플레이, 전달 액정 디스플레이, 반전달 액정 디스플레이 또는 반사 액정 디스플레이를 포함하고; 전자 잉크를 사용하는 표시 장치는 전자 종이를 포함한다. 디스플레이 소자는 단색광 또는 적색(R), 녹색(G), 및 청색(B)과 같은 복수의 컬러들의 광을 방출할 수 있다. 광을 추출하기 위하여, 전극들 중 하나가 투과된다.
본 발명에서, 적용가능한 트랜지스터의 타입은 특별하게 제한되지 않으며, 비정질 실리콘 또는 폴리결정질 실리콘에 의해 대표되는 비 단일 결정질 반도체막을 사용하는 박막 트랜지스터(TFT), 반도체 기판 또는 SOI 기판을 사용하여 형성된 MOS 트랜지스터, 접합형 트랜지스터, 바이폴라 트랜지스터, 유기 반도체 또는 탄소 나노튜브를 사용하는 트랜지스터 또는 다른 트랜지스터들이 사용될 수 있다.
본 발명의 트랜지스터의 구조는 어떠한 타입으로 제한되지 않으며 다양한 구조들이 채용될 수 있다는 것에 주의한다. 예를 들어, 둘 또는 그 이상의 게이트 전극들을 갖는 다중 게이트 구조가 사용될 수 있다. 다중 게이트 구조의 경우에, 채널 영역들이 직렬로 연결되므로, 복수의 트랜지스터들이 직렬로 연결되는 구조가 얻어진다. 다중 게이트 구조를 사용하는 것에 의해, 트랜지스터의 신뢰성을 개선시킬 수 있도록 오프 전류가 감소될 수 있을 뿐만 아니라 대항 전압(withstand voltage)이 증가될 수 있고, 트랜지스터가 포화 영역에서 동작할 때 드레인-소스 전압이 변동하는 경우에도 드레인-소스 전류의 변동들을 일으키지 않고도 평탄 특성들(flat characteristics)이 제공될 수 있다. 부가적으로, 게이트 전극들이 채널을 샌드위치하도록 형성되는 구조가 또한 채용될 수 있다. 게이트 전극들이 채널을 샌드위치하도록 형성되는 이러한 구조를 사용하는 것에 의해, 채널 영역의 영역이 전류 흐름의 값을 증가시키도록 확장될 수 있으며, 소모층이 S 값을 증가시키도록 쉽게 형성될 수 있다. 게이트 전극들이 채널을 샌드위치하도록 형성되는 경우에, 복수의 트랜지스터들이 병렬로 연결되는 구조가 얻어진다. 부가적으로, 임의의 다음 구조들:게이트 전극이 채널 상에 형성되는 구조; 게이트 전극이 채널 아래 형성되는 구조; 스태거된(staggered) 구조; 역으로 스태거된 구조; 채널 영역이 복수의 영역들로 분할되고 병렬로 연결되는 구조; 또는 채널 영역이 복수의 영역들로 분할되고 직렬로 연결되는 구조가 사용될 수 있다. 또한, 채널(또는 그의 일부)이 소스 전극 또는 드레인 전극을 중첩할 수 있다. 채널(또는 그의 일부)이 소스 전극 또는 드레인 전극을 중첩하는 구조를 형성함으로써, 불안정한 동작이 방지될 수 있으며, 그렇지 않다면 채널의 일부에서 전하들이 모여지는 상황이 발생될 것이다. 또한, LDD 영역이 제공될 수 있다. LDD 영역을 제공하는 것에 의해, 트랜지스터의 신뢰성을 개선시킬 수 있도록 오프 전류가 감소될 수 있을 뿐만 아니라 대항 전압이 증가될 수 있고, 트랜지스터가 포화 영역에서 동작할 때 드레인-소스 전압이 변동하는 경우에도 드레인-소스 전류의 변동들을 일으키지 않고도 평탄 특성들이 제공될 수 있다.
본 발명의 트랜지스터는 임의의 타입의 기판 상에서 형성될 수 있다는 것에 주의한다. 따라서, 모든 회로들은 유리 기판, 플라스틱 기판, 단일 결정질 기판, 또는 SOI 기판 상에 형성될 수 있다. 대안적으로, 일부 회로들이 기판 상에 형성되고 일부 다른 회로들이 다른 기판 상에 형성되는 구조가 사용될 수 있다. 즉, 전체 회로들이 하나의 기판 상에 형성될 필요는 없다. 예를 들어, 일부 회로들이 TFT들을 사용하여 유리 기판 상에 형성되고, 일부 다른 회로들은 단일 결정질 기판 상에 형성될 수 있으며, 후에 IC 칩이 COG(Chip on Glass) 결합에 의해 유리 기판 위에 침착될 수 있다. 대안적으로, IC 칩이 TAB(Tape Automated Bonding)에 의해 또는 인쇄된 보드를 사용하는 것에 의해 유리 기판으로 연결될 수 있다. 이러한 방법으로, 일부 회로들이 동일 기판 상에 형성될 때, 구성요소들의 수를 감소시킴으로써 비용이 감소될 수 있으며, 구성요소들과의 연결들의 수를 감소시킴으로써 신뢰성이 개선될 수 있다. 또한, 더욱 많은 파워를 소비하는 높은 구동 전압 또는 높은 구동 주파수를 갖는 부분이 동일 기판 상에 형성되는 것은 바람직하지 않으며, 따라서 파워 소비에서의 증가가 방지될 수 있다.
본 발명에서, 하나의 화소는 밝기를 제어할 수 있는 하나의 소자에 대응한다. 따라서, 예를 들어 하나의 화소는 밝기가 표현되는 하나의 컬러 소자를 표현한다. 따라서, R(적색), G(녹색), B(청색)의 컬러 소자들로 형성된 컬러 표시 장치의 경우에, 이미지의 가장 작은 유닛은 R 화소, G 화소 및 B 화소의 3개의 화소들로 형성된다. 컬러 소자들은 3가지 종류들로 제한되지 않으며 더욱 많은 컬러들일 수 있고, RGB에 부가하여 다른 컬러가 사용될 수 있다는 것에 주의한다. RGBW(W는 백색)가 백색을 부가함으로써 채용될 수 있다. 예를 들어, 노란색, 청록색, 심홍색과 같은 하나 또는 그 이상의 컬러가 RGB에 부가될 수 있다. 또한, RGB의 적어도 하나의 컬러와 유사한 컬러가 부가될 수 있다. 예를 들면, R,G,B1 및 B2가 사용될 수 있다. B1 및 B2는 모두 청색 컬러들을 나타내지만 상이한 주파수들을 갖는다. 이러한 컬러 소자들을 사용하는 것에 의해, 실제와 매우 유사한 디스플레이를 수행하고 파워 소비를 감소시키는 것이 가능하다. 또한, 다른 예로서, 복수의 영역들을 사용하는 것에 의해 하나의 컬러 소자의 밝기를 제어할 때 복수의 영역들 중 하나는 하나의 화소에 대응한다. 따라서, 예를 들어 영역 계조 디스플레이를 수행하는 경우에, 하나의 컬러 소자에 대하여 밝기를 제어하기 위한 복수의 영역들이 제공되고, 이는 전체적으로 계조를 표현한다. 밝기를 제어하기 위한 영역들의 하나가 하나의 화소에 대응한다. 따라서, 이러한 경우에, 하나의 컬러 소자가 복수의 화소들에 의해 형성된다. 더욱이, 이러한 경우에, 디스플레이 전용 영역들은 화소들에 따라 크기가 달라진다. 하나의 컬러 소자를 형성하는 복수의 화소들인, 하나의 컬러 소자에 대하여 제공된 밝기를 제어하기 위한 복수의 영역들에서, 각 화소에 약간 다른 신호를 공급하는 것에 의해 시청 각도가 확장될 수 있다. "하나의 화소(세 가지 컬러들에 대한)"이라는 설명은 R,G 및 B의 세 가지 화소들을 포함하는 하나의 화소를 의미한다는 것에 주의한다. "하나의 화소(세 가지 컬러들에 대한)"이라는 설명은 복수의 화소들이 하나의 컬러 소자에 대하여 제공되고, 함께 하나의 화소로 여겨지는 경우에 대응한다.
본 명세서에서, 화소들이 매트릭스에 제공(배열)될 수 있다. 여기서, 화소들이 매트릭스에 제공(배열)된다고 설명될 때, 화소들이 세로 방향으로 또는 가로 방향으로 선형으로 또는 선형이 아니게 제공되는 경우가 있을 수 있다. 따라서, 예를 들어 세 가지 컬러 소자들(예를 들면, RGB)로 모든 컬러 디스플레이를 수행하는 경우에, 세가지 컬러 소자들의 도트들이 줄무늬들로 또는 델타 패턴으로 배열되는 경우가 있을 수 있다. 또한, 컬러 소자들이 베이어 배열(Bayer arrangement)로 제공되는 경우가 있을 수 있다. 컬러 소자들은 세 가지 종류들로 제한되지 않으며, 많은 종류들일 수 있다. 예를 들어, RGBW(W는 백색), 또는 RGB 플러스 노란색, 청록색, 심홍색, 에메랄드 녹색, 및 주홍색 중 적어도 하나가 있을 수 있다. 디스플레이 영역의 영역은 각각의 컬러 소자들의 도트들 사이에서 다를 수 있다. 따라서, 파워 소비가 감소될 수 있으며, 디스플레이 소자 수명이 연장될 수 있다.
본 명세서에서, "반도체 장치"라는 단어는 반도체 소자(트랜지스터 또는 다이오드와 같은)를 포함하는 회로를 갖는 장치를 의미한다는 것에 주의한다. 또한, 이것은 반도체 특성들을 사용하는 것에 의해 동작될 수 있는 일반적인 장치를 의미할 수 있다. "표시 장치"라는 단어는 디스플레이 소자(액정 소자 또는 발광 소자와 같은)를 포함하는 장치를 의미한다. 이것은 또한 각각이 액정 소자 또는 EL 소자와 같은 디스플레이 소자를 포함하는 복수의 화소들 또는 화소들을 구동하기 위한 주변 구동 회로가 기판 상에 형성되는 디스플레이 패널의 메인 몸체를 의미할 수 있다는 것에 주의한다. 또한, 이것은 유연한 인쇄 회로(FPC) 또는 인쇄 배선 보드(PWB)가 부착되는 장치(IC, 저항, 커패시터, 인덕터 또는 트랜지스터)를 포함할 수 있다. 또한, 편광 기판 또는 방해막(retardation film)과 같은 광학 시트를 포함할 수 있다. 또한, 배후광(광 전도 기판, 프리즘 시트, 산란 시트, 반사 시트, 또는 광 소스(LED 또는 콜드 캐소드 튜브(cold cathode tube)와 같은))를 포함할 수 있다. 또한, "발광 장치"라는 용어는 특히 EL 소자와 같은 자기 발광형 디스플레이 소자 또는 FED에 사용된 소자를 포함하는 표시 장치를 의미한다. "액정 표시 장치"라는 용어는 액정 소자를 포함하는 표시 장치를 의미한다.
본 명세서에서, 알루미늄(Al), 탄탈륨(Ta), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W), 네오디뮴(Nd), 크롬(Cr), 니켈(Ni), 백금(Pt), 금(Au), 은(Ag), 구리(Cu), 마그네슘(Mg), 스칸듐(Sc), 코발트(Co), 아연(Zn), 니오브(Nb), 실리콘(Si), 인(P), 붕소(B), 비소(As), 갈륨(Ga), 인듐(In), 주석(Sn), 산소(O)를 포함하는 그룹으로부터 선택된 하나 또는 복수의 소자들; 그의 구성요소로서 상술된 그룹으로부터 선택된 하나 또는 복수의 소자들을 포함하는 화합물 또는 합금 재료(예를 들어, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 실리콘 산화물이 부가되는 인듐 주석 산화물(ITSO), 아연 산화물(ZnO), 알루미늄-네오디뮴(Al-Nd), 또는 마그네 슘-은(Mg-Ag)); 상술된 화합물들을 조합하여 얻어진 재료; 등을 사용하여 배선 또는 전극이 형성된다. 대안적으로, 상술된 화합물과 실리콘의 화합물(규화물)(예를 들어, 알루미늄 실리콘, 몰리브덴 실리콘, 또는 니켈 규화물), 또는 상술된 화합물과 질소의 화합물(예를 들어, 티타늄 질화물, 탄탈륨 질화물, 또는 몰디브덴 질화물)을 사용하여 형성될 수 있다.
실리콘(Si)에서, 대량의 n-형 불순물(예를 들면, 인) 또는 p-형 불순물(예를 들면, 붕소)이 포함될 수 있다는 것에 주의한다. 이러한 불순물이 포함될 때, 실리콘의 전도성이 증가되고 실리콘이 정상 전도체로 동작하기 때문에 실리콘은 배선 또는 전극으로 쉽게 사용된다. 또한, 실리콘은 단일 결정질 실리콘, 폴리결정질 실리콘(폴리실리콘), 또는 비정질 실리콘일 수 있다는 점에 주의한다. 단일 결정질 실리콘 또는 폴리결정질 실리콘이 사용될 때, 저항이 감소될 수 있다. 비정질 실리콘이 사용될 때, 단순화된 제조 공정을 사용함으로써 배선 또는 전극이 형성될 수 있다.
알루미늄과 은은 그의 전도성이 높기 때문에 신호 지연을 감소시킬 수 있으며, 쉽게 에칭될 수 있어 그의 처리(패터닝)가 쉽게 수행될 수 있고 마이크로제조가 수행될 수 있다. 구리는 그의 전도성이 높기 때문에 신호 지연을 감소시킬 수 있다. 몰리브덴은 이것이 ITO 또는 IZO와 같은 산화물 반도체 또는 실리콘과 접촉하더라도 재료의 결함과 같은 문제를 발생시키지 않으며 형성될 수 있기 때문에 바람직하며, 그의 패터닝 또는 에칭이 쉽게 수행될 수 있고, 열 저항성이 높다. 티타늄은 이것이 ITO 또는 IZO와 같은 산화물 반도체 또는 실리콘과 접촉하더라도 재료의 결함과 같은 문제를 발생시키지 않으며 형성될 수 있기 때문에 바람직하며, 열 저항성이 높다. 텅스텐은 그의 높은 열 저항성 때문에 바람직하다. 네오디뮴은 그의 높은 열 저항성 때문에 바람직하다. 특히, 알루미늄-네오디뮴 합금은 열 저항성이 증가하고 알루미늄에서의 힐록(hillock)들의 형성이 억제될 수 있기 때문에 바람직하다. 실리콘은 트랜지스터의 반도체층과 동시에 형성될 수 있으며 열 저항성이 높기 때문에 바람직하다. 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 실리콘 산화물에 부가된 인듐 주석 산화물(ITSO), 아연 산화물(ZnO), 및 실리콘(Si)은 그들이 광을 전달하고 따라서 광이 통과하는 부분으로 사용될 수 있기 때문에 바람직하며, 예를 들어, 그들은 화소 전극 또는 공통 전극으로 사용될 수 있다.
이러한 재료들은 배선 또는 전극을 형성하기 위하여 단일층 구조 또는 다중층 구조를 가질 수 있다. 단일층 구조가 채택될 때, 제조 공정은 간단해질 수 있으며, 제조 기일들의 수가 감소되어 비용이 절감되도록 한다. 한편, 다중층 구조가 채택될 때, 각각의 재료들의 장점들이 사용될 수 있으며 그들의 단점들은 감소될 수 있어 고성능의 배선 또는 전극을 형성한다. 예를 들어, 다중층 구조에 낮은 저항성 재료(예를 들면, 알루미늄)를 포함시키는 것에 의해, 배선의 저항이 감소될 수 있다. 또한, 높은 열 저항성 재료를 포함시키는 것에 의해, 예를 들어 높은 열 저항성을 갖지 않지만 다른 장점들을 갖는 재료가 높은 열 저항성 재료들 사이에 놓이는 적층 구조를 채택할 때, 배선 또는 전극의 열 저항성이 전체적으로 증가될 수 있다. 예를 들어, 알루미늄을 포함하는 층이 각각이 몰리브덴 또는 티타늄을 포함하는 층들 사이에 놓이는 적층 구조를 사용하는 것이 바람직하다. 또한, 배선 또 는 전극이 상이한 재료로 만들어진 다른 배선 또는 전극과 부분적으로 직접 접촉하면, 이러한 배선들 또는 전극들은 서로 안좋은 영향을 끼칠 수 있다. 예를 들어, 하나의 배선 또는 전극의 재료가 그의 특성을 변화시키기 위하여 다른 배선 또는 전극의 재료로 들어갈 수 있으며, 따라서 의도된 목적의 완성이 방해되거나, 제조에서 문제들이 발생하고 제조 단계들이 통상적으로 완성될 수 없다. 이러한 경우에, 층을 다른 층 사이에 놓거나 층을 다른 층으로 덮는 것에 의해 문제가 해결될 수 있다. 예를 들어, 인듐 주석 산화물(ITO)이 알루미늄과 접촉하는 경우에, 티타늄 또는 몰리브덴이 사이에 놓이는 것이 바람직하다. 실리콘이 알루미늄과 접촉하는 경우에, 티타늄 또는 몰리브덴이 사이에 놓이는 것이 바람직하다.
본 발명에서, 객체가 다른 객체 상에 형성된다고 설명될 때, 이것은 객체가 직접 다른 객체와 접촉한다는 것을 의미할 필요는 없으며, 또한 위의 두 객체들이 서로 직접 접촉되지 않는 경우, 다시 말해 또다른 객체가 사이에 샌드위치될 수 있는 경우를 포함한다. 따라서, 층(B)이 층(A) 상에 형성된다고 설명될 때, 이것은 층(B)이 층(A)과 직접 접촉하여 형성되는 경우, 또는 다른 층(예를 들면 층(C) 또는 층(D))이 층(A)과 직접 접촉하여 형성되고, 이후 층(B)이 층(C 또는 D)과 직접 접촉하여 형성되는 경우를 의미한다. 유사하게, 객체가 다른 객체 위에 형성된다고 설명될 때, 이것은 객체가 직접 다른 객체와 접촉한다는 것을 의미할 필요는 없으며, 또다른 객체가 사이에 샌드위치될 수 있다. 따라서, 층(B)이 층(A) 위에 형성된다고 설명될 때, 이것은 층(B)이 층(A)과 직접 접촉하여 형성되는 경우, 또는 다른 층(예를 들어, 층(C) 또는 층(D))이 층(A)과 직접 접촉하여 형성되고 이후 층(B)이 층(C 또는 D)과 직접 접촉하여 형성되는 경우를 의미한다. 유사하게, 객체가 다른 객체 아래에 형성된다고 설명될 때, 이것은 객체들이 서로 직접 접촉하는 경우 또는 서로 직접 접촉하지 않는 경우를 의미한다.
전체 화면의 평균 휘도가 낮고 높은 계조가 일부에서 디스플레이될 때, 일부의 피크 휘도(peak luminance)가 증가될 수 있으며, 높은 콘트라스트를 갖는 선명한 이미지 디스플레이를 수행할 수 있는 표시 장치가 제공될 수 있다.
본 발명의 실시예 모드들 및 실시예들이 도면들을 참조하여 설명될 것이다. 본 발명은 다양한 모드들로 수행될 수 있으며, 다양한 변화들이 본 발명의 정신과 범주로부터 벗어남이 없이 형태들과 기술들로 만들어질 수 있다는 것이 당업자에 의해 쉽게 이해된다는 점에 주의한다. 따라서, 본 발명은 이하의 실시예 모드들과 실시예들의 설명들에 제한되어서는 안된다.
실시예 모드 1
도 1은 본 발명의 표시 장치의 기본적인 화소 매트릭스 회로를 도시한다. 이러한 화소 매트릭스 회로는 신호선 구동 회로(101), 주사선 구동 회로(102), 및 복수의 화소들(104)을 구비하는 화소부(103)를 포함한다. 부가적으로, 행들에 배치된 주사선들(G1 내지 Gm)에 대응하여 열들에 배치된 신호 라인들(S1 내지 Sn), 및 전원선들(107), 화소들(104)이 매트릭스에 배치된다.
신호선 구동 회로(101)는 비디오 신호를 신호 라인들(S1 내지Sn)로 출력한다. 주사선 구동 회로(102)는 행들에 배치된 화소들(104)을 선택하기 위한 신호를 주사선들(G1 내지 Gm)로 출력한다. 이후, 신호선 구동 회로(101)로부터의 비디오 신호가 주사선 구동 회로(102)로부터 출력되는 신호에 의해 선택된 화소행의 각 화소(104)에 기록된다. 신호선 구동 회로(101)로부터 신호 라인들(S1 내지 Sn)로 입력된 신호는 비디오 신호에 제한되지 않음에 주의한다. 예를 들어, 모든 열들의 화소들이 비광(non-lighting) 상태가 되도록 하는 신호(소거 신호)가 화소들로 입력될 수 있다.
다음, 표시 장치의 동작이 설명된다.
화소들(104)로의 신호 기록 동작시, 신호가 기록될 화소행이 주사선 구동 회로(102)에 의해 선택된다. 이후, 신호가 신호선 구동 회로(101)로부터 선택된 화소행의 각 열의 화소들(104)에 신호 라인들(S1 내지 Sn)을 통하여 기록된다. 신호가 화소들(104)로 기록될 때, 화소들은 기록된 신호를 저장한다.
유사한 방법으로, 화소들(104)이 순차적으로 선택되고, 신호가 화소들(104)에 기록된다. 신호가 화소부(103)의 모든 화소들(104)에 기록될 때, 화소들(104)로의 기록 주기가 완성된다.
화소들(104)은 어떤 주기동안 기록된 신호를 보유한다. 따라서, 화소들의 발광 동작시, 기록된 신호에 응답하여 각 화소의 상태(광 또는 비광)가 유지될 수 있다.
움직이는 이미지가 기록 동작과 발광 동작을 반복하는 것에 의해 디스플레이 될 수 있다.
다음, 도 1에 도시된 화소 매트릭스 회로의 하나의 화소의 회로 구성이 도 4를 참조하여 설명될 것이다. 하나의 화소는 구동 TFT(401), 스위칭 TFT(스위칭용 TFT 또는 SWTFT라고도 불림)(402), 커패시터(403), 발광 소자(404), 주사선(405), 신호 라인(406), 전원선(407) 및 대향 전극(408)을 포함한다.
스위칭 TFT(402)의 게이트 전극은 주사선(405)과 연결된다. 스위칭 TFT(402)의 소스 영역 및 드레인 영역 중 하나가 신호 라인(406)과 연결되고, 다른 하나가 구동 TFT(401)의 게이트 전극과 커패시터(403)에 연결된다.
커패시터(403)에서 서로 대향되는 전극들 중 하나가 전원선(407)에 연결되며, 다른 전극은 스위칭 TFT(402)의 소스 영역 또는 드레인 영역과 구동 TFT(401)의 게이트 전극에 연결된다. 커패시터(403)는 스위칭 TFT(402)가 선택되지 않았을 때(오프 상태일 때) 구동 TFT(401)의 게이트 전위를 유지하기 위하여 제공된다. 따라서, 커패시터(403)가 구동 TFT(401)의 게이트 전위를 유지할 수 있도록 제공되기만 한다면, 레이아웃은 도 4에 도시된 레이아웃으로 제한되지 않는다. 구동 TFT(401)의 게이트 전위가 예를 들어 구동 TFT(401)의 게이트 커패시턴스를 사용하여 유지될 수 있는 경우에, 커패시터(403)는 생략될 수 있다는 것에 주의한다.
구동 TFT(401)의 소스 영역 또는 드레인 영역에 연결된 전극들 중 하나는 전원선(407)에 연결되고, 다른 전극은 발광 소자(404)에 연결된다.
발광 소자(404)는 애노드, 캐소드, 및 애노드와 캐소드 사이에 제공된 유기 화합물층을 포함한다. 발광 소자(404)에서, 구동 TFT(401)의 소스 영역 또는 드레인 영역에 연결된 전극을 화소 전극이라 부르고, 발광 소자(404)의 다른 전극을 대향 전극이라 부른다. 발광 소자(404)의 애노드 및 캐소드는 대향 전극(408)과 전원선(407)으로 입력되는 전위에 의해 결정된다. 보다 높은 전위를 갖는 전극이 애노드로 동작하고, 보다 낮은 전위를 갖는 전극이 캐소드로 동작한다. 여기서, 발광 소자(404)의 대향 전극(408)은 하이(high) 전원 전위로 설정되어 있다. 로우(low) 전원 전위는: 로우 전원 전위＜하이 전원 전위 관계를 만족시키는 전위이며, 참고로 하이 전원 전위는 전원선(407)에서 설정된다. 로우 전원 전위로서, 예를 들면 GND, 0V 등이 설정될 수 있다.
다음, 화소의 동작 방법이 도 4를 참조하여 설명된다. 주사선(405)이 스위칭 TFT(402)를 켜도록 선택되고, 신호 라인(406)으로부터의 신호가 구동 TFT(401)의 게이트로 입력된다. 구동 TFT(401)가 입력 신호에 응답하여 켜지거나 꺼지고, 구동 TFT(401)가 켜지면 전류가 전원선(407)으로부터 발광 소자(404)로 흐른다. 이때, 신호 라인(406)으로부터의 신호 입력에 대응하는 전위가 커패시터(403)에 보유된다.
발광 소자(404)가 광을 방출하도록 하기 위하여, 전원선(407)에서 설정된 하이 전원 전위와 발광 소자(404)의 대향 전극(408)에서 설정된 로우 전원 전위 사이의 전위차가 전류를 발광 소자(404)로 보내도록 발광 소자(404)로 인가된다. 이때, 하이 전원 전위와 로우 전원 전위의 전위들이 설정되어 이들 사이의 전위차가 발광 소자(404)의 포워드 임계 전압(forward threshold voltage)과 동일하거나 또는 높아지게 된다.
본 발명에서, 전체적인 화면이 낮은 평균 휘도를 갖고 높은 계조가 일부 화소들에 디스플레이될 때, 서플라이 라인(407)의 하이 전원 전위가 더욱 높게 설정된다. 결과적으로, 발광 소자(404)로 인가된 전위차가 증가하고, 발광 소자(404)로의 전류량이 증가하며, 이는 높은 계조가 디스플레이되는 화소들의 피크 휘도를 증가시킬 수 있다. 대안적으로, 발광 소자(404)로 인가된 전위차는 전원선(407)의 하이 전원 전위를 변화시키지 않고, 발광 소자(404)의 대향 전극(408)의 로우 전원 전위를 보다 낮게 설정함으로써 증가될 수 있다. 다른 대안으로, 발광 소자(404)로 인가된 전위차는 전원선(407)의 전위를 보다 높게 설정하고 발광 소자(404)의 대향 전극의 전위를 보다 낮게 설정하는 것에 의해 증가될 수 있다.
다음, 신호 라인(406)으로 입력되는 신호와 전원선(407)의 전위 사이의 관계가 설명된다. H 레벨 신호가 신호 라인(406)으로 입력되는 경우에, H 레벨의 전위는 전원선(407)으로 입력된 전위에서 구동 TFT(401)의 임계 전위의 절대값을 뺀 것에 의해 계산된 전위보다 높게 설정된다. 이후, 구동 TFT(401)는 꺼지고, 전류는 발광 소자(404)로 흐르지 않는다. 이것을 식으로 표현하면, 구동 TFT(401)의 임계 전압을 Vth, 전원선(407)의 전위를 Vdd, 구동 TFT(401)가 꺼지도록 하는(발광 소자가 광을 방출하지 않는) 신호를 Vhd라 할 때, Vhd는 Vhd ＞ Vdd - │Vth│을 만족하는 전위로 표현될 수 있다. Vhd가 너무 높게 설정되면, 파워 소비가 증가된다. 따라서, Vhd는 바람직하게는 Vdd보다 높은 전위로, 예를 들어 약 1 내지 3V로 설정된다.
또한, L 레벨(로우 레벨) 신호가 신호 라인(406)으로 입력되는 경우에, L 레벨의 전위는 전원선(407)으로 입력된 전위에서 구동 TFT(401)의 임계 전위의 절대값을 뺀 것에 의해 계산된 전위보다 낮게 설정된다. 이후, 구동 TFT(401)는 켜지고, 전류가 발광 소자(404)로 흐른다. 바람직하게, 구동 TFT(401)를 충분히 켜거나 끄는 두 상태들 중 하나로 만드는 신호가 구동 TFT(401)의 게이트로 입력된다. 따라서, 구동 TFT(401)의 게이트로 입력되는 L 레벨의 신호의 전위는 구동 TFT(401)가 선형 영역에서 동작되는 것에 의한 전위이다. 구동 TFT(401)가 선형 영역에서 동작하기 때문에, 전원선(407)으로 입력된 전위가 발광 소자(404)의 전극으로 직접 인가되는 것이 이상적이다.
여기서, 주사선(405)으로 입력되는 신호와 신호 라인(406)으로 입력되는 신호 사이의 관계가 설명된다. 주사선(405)이 온되면(선택되면), 주사선(405)으로 입력되는 H 레벨의 신호(Vhsw라 한다)는 신호 라인(406)으로 입력되는 H 레벨의 신호보다 높은 전위로 설정되며, 스위칭 TFT(402)의 임계 전압(Vth라 함) 또는 그 이상에 의해 구동 TFT(401)를 꺼지게 한다(Vhd라 함). Vhd ＞ Vhsw - Vth 이면, 구동 TFT(401)의 게이트로의 신호 입력은 Vhsw - Vth 이며, 구동 TFT(401)를 완전히 꺼버리는 H 레벨의 신호는 구동 TFT(401)의 게이트로 입력될 수 없다. 따라서, 구동 TFT(401)는 완전히 꺼질 수 없으며, 결과적으로 발광 소자(404)가 광을 방출할 가능성이 있다. 반면, 주사선(405)으로 입력되는 H 레벨의 신호의 전위가 너무 높으면, 파워 소비가 증가된다. 따라서, 주사선(405)으로 입력되는 H 레벨의 신호는 바람직하게는 약 1 내지 3V로 신호 라인(406)으로 입력되는 H 레벨의 신호보다 높게 설정된다.
또한, 주사선(405)이 오프되면(선택되지 않으면), 주사선(405)으로 입력되는 L 레벨의 신호(VLSW라 함)는 바람직하게 신호 라인(406)으로 입력되는 L 레벨의 신호보다 낮은 전위로 설정된다. 그 이유로, 주사선(405)으로 입력되는 L 레벨의 신호가 신호 라인(406)으로 입력되는 L 레벨의 신호의 것과 동일한 전위를 갖는 경우가 설명될 것이다. 예를 들어, n-채널형 스위칭 TFT(402)가 디플리션 타입(depletion type)일 때(통상적으로 온일 때), 스위칭 TFT(402)의 임계 전압은 네거티브 값이 된다. 따라서, 주사선(405)으로 입력되는 L 레벨의 신호가 신호 라인(406)으로 입력되는 L 레벨의 신호의 것과 동일한 전위를 가지면, 스위칭 TFT(402)는 켜진다. 결과적으로, 다른 행들의 화소들에 기록하기 위하여 신호 라인(406)으로 입력되는 L 레벨의 신호가 신호 기록이 이미 완성된 화소의 구동 TFT(401)의 게이트로 입력되면, 이는 구동 TFT(401)가 동작하게 한다.
도 4에서, 스위칭 TFT(402)와 구동 TFT(401)는 각각 단일 게이트 구조를 갖는다; 그러나 본 발명은 이러한 구조에 제한되지 않으며, 이중 게이트 구조 또는 삼중(tri) 게이트 구조와 같은 다중 게이트 구조가 채용될 수 있다. 단일 게이트 구조에서, 하나의 TFT는 하나의 게이트 전극을 갖는다. 다중 게이트 구조에서, 하나의 TFT는 복수의 게이트들을 가지며, 둘 또는 그 이상의 TFT들이 직렬로 연결되 고, 각 TFT의 게이트 전극들이 연결된다. 다중 게이트 구조를 채용하는 것에 의해, 단일 게이트 구조를 채용하는 경우에 비해 오프 전류가 감소될 수 있다.
부가적으로, 스위칭 TFT(402)는 n-채널 TFT를 사용하며, 구동 TFT(401)는 p-채널 TFT를 사용한다; 그러나, 본 발명은 이러한 구조에 제한되지 않으며, n-채널 TFT 또는 p-채널 TFT 중 하나가 사용될 수 있다. 예를 들어, n-채널 TFT를 구동 TFT로 사용하는 경우에, 구동 TFT는 H 레벨의 신호가 신호 라인으로 입력될 때 켜지고, 구동 TFT는 L 레벨의 신호가 신호 라인으로 입력될 때 꺼진다.
다음, 하나의 프레임 주기에 대한 서브 프레임들의 선택에 의한 계조의 표현이 도 7의 타이밍 차트를 참조하여 설명된다. 도 7에서, 수평 방향은 시간의 경과를 나타내고, 수직 방향은 주사선의 스캐닝 스테이지들의 수를 나타낸다.
이미지가 본 발명의 표시 장치로 디스플레이될 때, 화면의 재기록(어드레스) 동작들 및 디스플레이(유지) 동작들은 디스플레이 주기에서 반복적으로 수행된다. 재기록 동작들의 횟수에는 특별한 제한이 없다; 그러나, 재기록 동작들은 바람직하게는 초당 약 60회 또는 그 이상 수행되어 디스플레이된 이미지를 보는 사람이 이미지의 깜빡임(flicker)을 느끼지 않는다. 여기서, 한 화면(한 프레임)에 대한 재기록 및 디스플레이 동작들의 주기를 한 프레임 주기라 부른다. 유지(광) 주기는 발광 소자가 화소에 어드레스 주기로 기록된 신호에 응답하여 광을 방출하는 주기이다. n-비트 계조를 표현할 때, n 유지 주기들의 길이 비율은 20 : 21 :...: 2n-2 : 2n-1로 설정된다. 발광 소자가 광을 방출하는 유지 주기에 따라, 각 화소가 한 프레임 주기에서 광을 방출하는 동안의 주기의 길이가 결정되고, 따라서 계조가 표현된다.
도 7은 4-비트 계조를 디스플레이하는 경우를 도시하는 타이밍 차트이다. 한 프레임 주기는 어드레스 주기들(701a,702a,703a 및 704a) 및 유지 주기들(701b,702b,703b 및 704b)을 각각 포함하는 4개의 서브 프레임들(701,702,703 및 704)로 시간분할된다. 광 방출을 위한 신호가 인가되는 발광 소자는 유지 기간들 동안은 발광 상태에 있다. 서브 프레임들의 유지 기간들의 길이 주기인 제 1 서브 프레임(701):제 2 서브 프레임(702):제 3 서브 프레임(703):제 4 서브 프레임(704)은 23:22:21:20=8:4:2:1을 만족한다. 이는 발광 소자가 4-비트 계조를 디스플레이하도록 한다. 비트들과 계조들의 수는 본 실시예 모드에 도시된 것에 제한되지 않는다. 예를 들어, 하나의 프레임 주기가 8개의 서브 프레임들을 포함하여 8-비트 계조를 디스플레이할 수 있다.
한 프레임 주기의 동작이 설명될 것이다. 먼저, 서브 프레임(701)에서, 기록 동작이 제 1 행에서 마지막 행으로 순차적으로 수행된다. 따라서, 기록 주기의 시작 시간은 행에 따라 변한다. 유지 주기(701b)가 어드레스 주기(701a)가 종결된 행들에서 순차적으로 시작한다. 유지 주기(701b)에서, 광 방출을 위한 신호가 인가된 발광 소자가 발광 상태를 유지한다. 서브 프레임(701)은 유지 주기(701b)가 종결된 행들에서 순차적으로 다음 서브 프레임(702)으로 바뀐다. 서브 프레임(702)에서, 서브 프레임(701)의 경우에서와 동일한 방식으로 기록 동작이 제 1 행에서 마지막 행으로 순차적으로 수행된다. 상술된 동작들은 서브 프레임(704)의 유지 주기(704b)까지 반복적으로 수행되고, 이후 종결된다. 서브 프레임(704)의 동작이 종결한 후, 다음 프레임에서 동작이 시작된다. 따라서, 모든 서브 프레임들에서의 발광 시간의 합은 한 프레임 주기의 각 발광 소자의 발광 시간에 대응한다. 각 발광 소자에 대한 발광 시간을 변경시키고 한 화소 내에서 다양한 방법들로 발광 소자들을 조합하는 것에 의해, 상이한 밝기와 상이한 색도를 갖는 다양한 디스플레이 컬러들이 형성될 수 있다.
본 실시예 모드에서 서브 프레임들(701 내지 704)은 유지 주기의 가장 긴 길이로부터 가장 짧은 길이의 순서로 배열되어 있지만, 꼭 이러한 순서로 배열될 필요가 있는 것은 아니다. 예를 들어, 서브 프레임들은 유지 주기가 가장 짧은 길이로부터 가장 긴 길이의 순서로 배열될 수 있다. 대안적으로, 서브 프레임들은 유지 주기의 길이에 상관없이 랜덤 순서로 배열될 수 있다. 부가적으로, 이러한 서브 프레임들은 또한 복수의 서브 프레임들로 분할될 수 있다.
다음, 평균 휘도에 대해 설명된다. 평균 휘도는 한 프레임 주기의 모든 화소들의 발광 시간을 더하여 이를 화소들의 수로 나누는 것에 의해 계산된 휘도이다.
본 실시예 모드에서, 평균 휘도가 전체 화면에서 낮을 때, 전원선(407)으로 인가된 전위가 증가된다. 대안적으로, 발광 소자(404)의 대향 전극(408)의 전위를 감소시키는 것에 의해, 발광 소자(404)의 양 단부들에 인가된 전압이 증가된다. 다른 대안으로, 전원선(407)과 대향 전극(408) 모두의 전위들이 변화될 수 있다. 결과적으로, 전체 화면이 어두워지고 밝은 이미지가 한 부분에 디스플레이되면, 선명한(sharp) 이미지가 높은 콘트라스트(contrast)로 디스플레이될 수 있다.
전체 화면의 평균 휘도가 높을 때, 전원선(407)의 전위가 감소된다. 대안적으로, 발광 소자(404)의 대향 전극(408)의 전위를 증가시키는 것에 의해, 발광 소자(404)의 양 단부들에 인가된 전압이 감소된다. 다른 대안으로, 전원선(407)과 대향 전극(408) 모두의 전위들이 변화될 수 있다. 이러한 방식으로 전체 화면에 밝은 이미지가 디스플레이되면, 평균 휘도가 다소 감소되더라도 전체적으로 밝은 디스플레이가 유지될 수 있기 때문에 파워 소비가 감소될 수 있다.
여기서, 비디오 신호를 화소에 기록하는 방법이 설명된다.
비디오 신호를 화소에 기록하는 방법으로서, 선택된 행들의 화소들에 신호가 한번에 모두 기록되는 라인 순차 방법(line sequential method), 또는 선택된 행들의 화소들에 한번에 하나씩 신호가 기록되는 도트 순차 방법(dot sequential method)이 있다.
도 1의 신호선 구동 회로(101)가 도 2a 및 2b를 참조하여 더욱 상세히 설명된다. 도 2a에 도시된 신호선 구동 회로는 펄스 출력 회로(201), 제 1 래치 회로(202), 및 제 2 래치 회로(203)를 포함한다. 도 2a에 도시된 신호선 구동 회로의 동작은 도 2b에 도시된 상세한 구조를 사용하여 설명된다.
펄스 출력 회로(201)는 클록 신호(S-CLK), 클록 반전 신호(S-CLKB), 및 시작 펄스 신호(S-SP)가 입력되는 플립-플롭 회로들(FF)(215) 등의 복수의 스테이지들을 포함한다. 샘플링 펄스는 이러한 신호들의 타이밍에 따라 순차적으로 출력된다.
펄스 출력 회로(201)로부터 출력된 샘플링 펄스는 제 1 래치 회로(202)로 입력된다. 비디오 신호(비디오 데이터)는 제 1 래치 회로(202)로 입력되고, 샘플링 펄스가 입력된 타이밍에 따라 각 스테이지에 저장된다. 제 1 래치 회로(202)의 각 스테이지의 래치 회로들은 샘플링 펄스에 의해 동작된다.
제 1 래치 회로(202)가 디지털 비디오 신호를 마지막 스테이지에 저장하는 것을 끝낼 때, 래치 펄스가 수평 리트레이스 주기(horizontal retrace period)로 제 2 래치 회로(203)로 입력되고, 제 1 래치 회로(202)에 보유된 디지털 비디오 신호들은 제 2 래치 회로(203)에 한번에 모두 전송된다. 이후, 제 2 래치 회로(203)에 보유된 하나의 행에 대한 디지털 비디오 신호들은 동시에 신호 라인들(S1 내지 Sn)로 출력된다.
화소들로의 기록이 제 2 래치 회로(203)에 보유된 디지털 비디오 신호들에 의해 수행되는 동안, 펄스 출력 회로(201)는 다시 샘플링 펄스를 출력한다. 상술된 동작은 한 프레임 주기동안 비디오 신호들을 처리하기 위하여 반복된다.
도트 순차 방법을 사용하는 신호선 구동 회로가 도 3a 및 3b를 참조하여 설명된다. 도 3a에 도시된 신호선 구동 회로는 펄스 출력 회로(301)와 스위치 그룹(302)을 포함한다. 스위치 그룹(302)은 스위치들의 복수의 스테이지들을 포함한다. 스위치들의 복수의 스테이지들은 각 신호 라인에 대응한다. 도 3a에 도시된 신호선 구동 회로의 동작은 도 3b에 도시된 상세한 구조를 사용하여 설명된다.
스위치 그룹(302)의 각 스테이지의 스위치는 비디오 신호가 입력되는 배선에 연결된 하나의 터미널과 대응하는 신호 라인에 연결된 다른 터미널을 갖는다.
펄스 출력 회로(301)는 클록 신호(S-CLK), 클록 반전 신호(S-CLKB), 및 시작 펄스 신호(S-SP)가 입력되는 플립-플롭 회로들(FF)(314) 등의 복수의 스테이지들을 포함한다. 샘플링 펄스는 이러한 신호들의 타이밍에 따라 순차적으로 출력된다.
펄스 출력 회로(301)로부터 출력된 샘플링 펄스는 스위칭 그룹(302)으로 입력된다. 비디오 신호는 스위칭 그룹(302)으로 입력되고, 스위치 그룹(302)의 각 스위치는 샘플링 펄스가 입력되는 타이밍에 따라 켜진다; 따라서, 비디오 신호가 신호 라인으로 입력된다.
본 실시예 모드는 n-채널 스위칭 TFT와 p-채널 구동 TFT를 갖는 화소 회로 구성의 경우를 사용하여 설명되었다.
다음, 스위칭 TFT와 구동 TFT 모두가 p-채널형인 경우가 도 5를 참조하여 설명된다.
동일 참조 숫자들이 도 4의 구성요소들과 동일한 구조를 갖는 구성요소들에 주어진다. 스위칭 TFT와 같이, p-채널 스위칭 TFT(502)가 도 4에 도시된 n-채널 스위칭 TFT(402)를 사용하는 대신 사용된다. 연결들의 관계에 대하여, 도 4의 설명이 참조될 수 있다.
구동 방법이 다음에 설명될 것이다.
주사선(405)과 신호 라인(406) 사이의 관계가 설명된다. 스위칭 TFT(502)를 켜지게 하는 L 레벨의 신호 또는 스위칭 TFT(502)가 꺼지게 하는 H 레벨의 신호가 주사선(405)으로 입력된다. 한편, 구동 TFT(401)가 켜지게 하는 L 레벨의 신호 또는 구동 TFT(401)가 꺼지게 하는 H 레벨의 신호가 신호 라인(406)으로 입력된다.
여기서, 주사선(405)으로 입력된 L 레벨의 신호는 신호 라인(406)으로 입력된 L 레벨의 신호의 것보다 낮은 전위를 갖는 것이 바람직하다. 이에 대한 이유에 관해서는 도 4의 신호 라인(406)과 주사선(405) 사이의 관계가 참조될 수 있다. 예를 들어, 주사선(405)으로 입력된 L 레벨의 신호와 신호 라인(406)으로 입력된 L 레벨의 신호가 동일한 전위를 갖는다고 가정하자. 그러면, p-채널 스위칭 TFT(502)가 인핸스먼트(enhancement) 타입인 경우(통상적으로 오프일 때), 신호 라인(406)으로 입력된 L 레벨의 신호의 것보다 높은 전위가 구동 TFT(401)의 게이트로 입력될 수 있다.
또한, 주사선(405)으로 입력된 H 레벨의 신호는 바람직하게는 신호 라인(406)으로 입력된 H 레벨의 신호의 것보다 높은 전위를 갖는다. 이유에 관해서는, 상기와 같은 방법으로, 도 4의 신호 라인(406)과 주사선(405) 사이의 관계가 참조될 수 있다. 예를 들어, 주사선(405)으로 입력된 H 레벨의 신호와 신호 라인(406)으로 입력된 H 레벨의 신호가 동일한 전위를 갖는다고 가정하자. 그러면, p-채널 스위칭 TFT(502)가 디플리션 타입인 경우(통상적으로 온일 때), 임계 전압 Vth은 포지티브 값이고, 스위칭 TFT(502)가 켜지며, 신호 라인(406)으로 입력된 H 레벨의 신호의 전위는 구동 TFT(401)의 게이트로 입력된다. 한편, 주사선(405)으로 입력된 신호의 전위가 너무 높게 설정되면, 파워 소비가 증가한다. 따라서, 신호 라인(406)으로 입력되는 H 레벨의 신호의 것보다 높은 전위, 예를 들어 약 1 내지 3V의 전위가 바람직하다.
도 4 및 도 5에서, 전압 입력 전압 구동 방법(voltage input voltage drive method)이 도시된다. 대안적으로, 도 6에 도시된 전압 입력 전류 구동 방법(voltage input current drive method)을 갖는 화소 회로 구성이 채용될 수 있다.
도 6의 화소 회로 구성에서, 도 4에서의 동일 참조 번호들이 도 4의 구성요소들의 것과 동일한 구조를 갖는 구성요소들에 공통적으로 주어진다. 구동 TFT(401)의 제 1 터미널은 발광 소자(404)로 연결되고, 구동 TFT(401)의 제 2 터미널은 전류 발생기(609)의 출력 터미널과 연결된다. 전류 발생기(609)의 입력 터미널은 전원선(407)과 전기적으로 연결된다. 발광 소자(404)의 제 2 터미널은 대향 전극(408)에 연결된다.
구동 TFT(401)와 전류 발생기(609)의 동작이 설명될 것이다. 구동 TFT(401)가 켜지게 하는 L 레벨의 신호가 신호 라인(406)으로부터 구동 TFT(401)의 게이트로 입력된다. 이후, 전류의 일부량이 전류 발생기(609)로부터 발광 소자(404)의 대향 전극(408)으로 흐르고, 발광 소자(404)의 광 방출을 생성한다.
실시예 모드 2
실시예 모드 2의 동작 방법은 4-비트 계조가 표현되는 도 8의 타이밍 차트를 참조하여 설명될 것이다. 신호 기록 동작이 제 1 행으로부터 제 m 행까지 수행된다. 이때, 유지 주기가 기록 동작이 종결되었던 행에서 시작한다. 다음 서브 프레임이 유지 주기가 종결되었던 행에서 순차적으로 시작하며, 신호 기록 동작이 다시 제 1 행으로부터 수행된다. 여기서, 신호 소거 동작이 하나의 신호 기록 동작과 다음 신호 기록 동작 사이에 수행되며, 비광 주기를 제공하게 된다. 상술한 바와 같은 신호 소거 동작을 제공함으로써, 유지 주기가 제어된다.
상술된 방법으로 동작되는 화소의 회로 구성이 도 9에 도시된다. 구동 TFT(901), 스위칭 TFT(902), 커패시터(903), 발광 소자(904), 제 1 주사선(905), 신호 라인(906), 전원선(907), 대향 전극(908), 소거 TFT(909), 및 제 2 주사선(910)이 포함된다.
스위칭 TFT(902)의 게이트 전극은 제 1 주사선(905)에 연결된다. 스위칭 TFT(902)의 소스 영역 및 드레인 영역 중 하나가 신호 라인(906)과 연결되고, 다른 것은 구동 TFT(901)의 게이트 전극, 커패시터(903), 및 소거 TFT(909)의 소스 영역 또는 드레인 영역에 연결된다.
커패시터(903)의 일면은 전원선(907)에 연결되고, 다른 면은 스위칭 TFT(902)의 소스 영역 또는 드레인 영역, 구동 TFT(901)의 게이트 전극, 소거 TFT(909)의 소스 영역 또는 드레인 영역과 연결된다. 커패시터(903)가 제공되어 스위칭 TFT(902)가 비선택 상태(오프 상태)일 때 구동 TFT(901)의 게이트 전위를 유지하도록 한다.
구동 TFT(901)의 소스 영역 또는 드레인 영역에 연결된 전극들 중 하나는 전원선(907)에 연결되고, 다른 전극은 발광 소자(904)에 연결된다.
발광 소자(904)는 애노드, 캐소드, 및 애노드와 캐소드 사이에 제공된 유기 화합물층을 포함한다. 발광 소자(904)에서, 구동 TFT(901)의 소스 영역 또는 드레인 영역에 연결된 전극을 화소 전극이라 부르고, 발광 소자(904)의 다른 전극을 대향 전극이라 부른다. 발광 소자(904)의 애노드 및 캐소드는 대향 전극과 전원선(907)의 전위에 의해 결정된다. 보다 높은 전위를 갖는 전극이 애노드로 동작하고, 보다 낮은 전위를 갖는 전극이 캐소드로 동작한다.
소거 TFT(909)의 소스 영역과 드레인 영역 중 구동 TFT(901)의 게이트 전극에 연결되지 않은 쪽이 전원선(907)에 연결된다. 소거 TFT(909)의 게이트 전극은 소거를 위한 제 2 주사선(910)에 연결된다.
이어서, 도 9의 회로의 동작이 설명된다. 먼저, 제 1 주사선(905)이 스위칭 TFT(902)를 켜기 위하여 선택되고, 신호가 신호 라인(906)으로부터 커패시터(903)로 입력된다. 이후, 구동 TFT(901)의 전류가 신호에 응답하여 제어되고, 전류가 전원선(907)으로부터 발광 소자(904)를 통해 발광 소자(904)의 대향 전극으로 흐른다.
신호가 소거될 때, 제 2 주사선(910)이 소거 TFT(909)를 켜도록 선택되고, 전원선(907)의 전위가 구동 TFT(901)의 게이트로 입력된다. 결과적으로, 구동 TFT(901)가 꺼진다. 이후, 전류는 발광 소자(904)로 흐르지 않는다. 따라서, 비광 주기가 제공될 수 있으며 유지 주기가 자유롭게 제어될 수 있다.
도 9에서, 스위칭 TFT(902)와 소거 TFT(909)의 각각은 n-채널 TFT이며, 구동 TFT(901)는 p-채널 TFT이다; 그러나, 본 발명은 이러한 구조에 제한되지 않는다. 이들의 각각은 n-채널형 또는 p-채널형일 수 있으며, 임의의 조합이 사용될 수 있다. 그러나, 구동 TFT(901)의 소스 영역 또는 드레인 영역이 발광 소자(904)의 애노드에 연결되는 경우에, 구동 TFT(901)는 바람직하게 p-채널 TFT이다. 부가적으로, 구동 TFT(901)의 소스 영역 또는 드레인 영역이 발광 소자(904)의 캐소드에 연결되는 경우에, 구동 TFT(901)는 바람직하게 n-채널 TFT이다.
또한, 스위칭 TFT(902), 구동 TFT(901), 및 소거 TFT(909)는 단일 게이트 구조 뿐만 아니라 이중 게이트 구조 또는 삼중 게이트 구조와 같은 다중 게이트 구조를 채용할 수 있다.
구동 TFT(901)의 게이트 전위를 유지할 수 있도록 커패시터(903)가 제공되는 한, 레이아웃은 도 9에 도시된 레이아웃으로 제한되지 않는다. 구동 TFT(901)의 게이트 전위가 구동 TFT(901)의 게이트 커패시턴스 등을 이용하여 유지될 수 있는 경우에는 커패시터(903)는 생략될 수 있음에 주의한다.
상술된 방법에서, 신호가 각 행에 기록되고, 화소의 신호는 다음 신호 기록 동작이 시작되기 전에 소거된다. 이러한 방법으로, 유지 주기의 길이가 제어된다.
전체적인 화면의 평균 휘도가 높은 경우에, 모든 소거 동작들의 타이밍이 앞쪽으로 설정된다; 다시 말해, 소거 동작들이 기록 주기들과 중첩하지 않는 주기들에서 수행된다. 따라서, 각 서브 프레임의 유지 주기들이 축소되고, 전체 화면의 평균 휘도를 감소시킨다. 결과적으로, 파워 소비가 화면 디스플레이의 밝기에 조금만 변화를 주는 것만으로도 감소될 수 있다. 한편, 낮은 평균 휘도의 경우에, 전체 소거 동작들의 타이밍을 뒤쪽으로 설정하는 것으로 듀티비가 증가될 수 있으며, 전체 화면의 평균 휘도를 증가시킨다. 따라서, 높은 콘트라스트를 갖는 선명한 화면 디스플레이가 가능해진다.
실시예 모드 3
실시예 모드 3에서, 화소의 신호 소거 동작이 실시예 모드 2의 것과 다른 화소 구성으로 수행되는 경우가 설명될 것이다.
도 10은 구동 TFT가 강제로 꺼지는 경우의 화소 구성의 한 예를 도시한다. 스위칭 TFT(1002), 구동 TFT(1001), 소거 다이오드(1009), 및 발광 소자(1004)가 제공된다. 스위칭 TFT(1002)의 소스 영역 및 드레인 영역 중 하나가 신호 라인(1006)에 연결되고, 다른 영역은 구동 TFT(1001)의 게이트 전극, 커패시터(1003), 및 소거 다이오드(1009)에 연결된다. 스위칭 TFT(1002)의 게이트 전극은 제 1 주사선(1005)에 연결된다. 구동 TFT(1001)의 소스 영역 및 드레인 영역 중 하나는 전원선(1007)으로 연결되고, 다른 영역은 발광 소자(1004)에 연결된다. 소거 다이오드(1009)의 입력 터미널은 제 2 주사선(1010)으로 연결되고, 소거 다이오드(1009)의 출력 터미널은 구동 TFT(1001)의 게이트 전극, 커패시터(1003), 스위칭 TFT(1002)의 소스 영역 또는 드레인 영역으로 연결된다.
서로 마주보는 커패시터(1003)의 전극들 중 하나는 전원선(1007)으로 연결되고, 다른 전극은 스위칭 TFT(1002)의 소스 영역 또는 드레인 영역, 구동 TFT(1001)의 게이트 전극, 및 소거 다이오드(1009)의 출력 터미널에 연결된다. 커패시터(1003)는 구동 TFT(1001)의 게이트 전위를 유지하도록 동작한다. 커패시터(1003)는 여기서 구동 TFT(1001)의 게이트 전극과 전원선(1007) 사이에 제공되지만; 그러나, 본 발명은 이에 제한되지 않는다. 커패시터(1003)는 커패시터(1003)가 구동 TFT(1001)의 게이트 전위를 유지할 수 있는 한 어디에도 제공될 수 있다. 구동 TFT(1001)의 게이트 전위가 구동 TFT(1001)의 게이트 커패시턴스 등을 사용하는 것에 의해 유지될 수 있는 경우, 커패시터(1003)는 생략될 수 있다.
구동 TFT(1001)의 소스 영역 또는 드레인 영역에 연결된 전극들 중 하나는 전원선(1007)으로 연결되고, 다른 전극은 발광 소자(1004)에 연결된다.
동작 방법으로서, 제 1 주사선(1005)이 스위칭 TFT(1002)를 켜기 위하여 선택되고, 신호가 신호 라인(1006)으로부터 커패시터(1003)로 입력된다. 이후, 구동 TFT(1001)가 신호에 응답하여 켜지거나 꺼지도록 제어될 수 있으며, 전류가 전원선(1007)으로부터 발광 소자(1004)로 흐르게 된다.
신호가 소거될 때, 제 2 주사선(1010)이 선택된다(여기서, 하이 전위가 인가된다). 이후, 소거 다이오드(1009)가 켜지고 전류가 제 2 주사선(1010)으로부터 구동 TFT(1001)의 게이트로 흐르게 된다. 결과적으로, 구동 TFT(1001)가 꺼진다. 이후, 전류는 전원선(1007)으로부터 발광 소자(1004)로 흐르지 않는다. 따라서, 비광 주기가 제공될 수 있으며, 광 주기의 길이가 자유롭게 제어될 수 있다.
이때, 제 2 주사선(1010)의 전위가 충분히 높게 설정되면, 인핸스먼트 타입 뿐만 아니라 디플리션 타입의 경우에도 구동 TFT(1001)는 통상적으로 꺼질 수 있다. 예를 들어, 제 2 주사선(1010)의 전위는 소거 다이오드(1009)의 임계 전위에 의해 구동 TFT(1001)를 꺼지게 하는 H 레벨의 비디오 신호의 전위보다 높게 설정되는 것이 바람직하다.
신호가 유지될 때, 제 2 주사선(1010)은 선택되지 않는다(여기서, 전위가 비디오 신호의 신호 L의 것과 동일하거나 낮게 제공된다). 따라서, 소거 다이오드(1009)는 꺼지고, 구동 TFT(1001)의 게이트 전위는 유지된다.
소거 다이오드(1009)는 조정 특성을 갖는 임의의 소자일 수 있으며, PN 접합 다이오드, PIN 접합 다이오드, Schottky 배리어 다이오드 또는 제너 다이오드일 수 있다는 것에 주의한다.
부가적으로, 다이오드로서, TFT를 이용한 다이오드 연결(게이트와 드레인의 연결)이 또한 채용될 수 있다. 이 경우의 회로도가 도 11에 도시되어 있다. 소거 다이오드(1011)로서, 다이오드 연결을 갖는 TFT가 사용된다. 여기서, n-채널 TFT가 사용되었다; 그러나, 본 발명은 이에 제한되지 않는다. p-채널 TFT가 또한 사용될 수 있다.
이러한 방법으로, 비광 주기를 제공하는 경우에, 전류는 발광 소자로 공급되지 않고 비광 상태가 강제로 만들어진다. 따라서, 스위치가 전원선(1007)으로부터 발광 소자(1004)까지의 전류 경로의 어디에든지 위치될 수 있으며, 따라서 비광 주기가 스위치의 온 및 오프를 제어하는 것에 의해 만들어진다. 대안적으로, 구동 TFT(1001)의 게이트-소스 전압이 제어될 수 있으며 따라서 구동 TFT(1001)가 강제적으로 꺼질 수 있다.
서브 프레임들의 출현 순서는 시간에 따라 변화될 수 있다는 것에 주의한다. 예를 들어, 서브 프레임들의 배열 순서는 제 1 프레임과 제 2 프레임 사이에서 변화될 수 있다. 또한, 서브 프레임들의 출현 순서는 장소에 따라 변화될 수 있다. 예를 들어, 서브 프레임들의 배열 순서는 화소 A 와 화소 B 사이에서 변화될 수 있다. 또한, 상기를 조합하여, 서브 프레임들의 출현 순서는 시간과 장소 모두에 따라 변화될 수 있다. 또한, 서브 프레임들이 출현 순서는 순서대로 또는 랜덤하게 될 수 있다.
유지 주기, 어드레스 주기, 및 비광 주기가 본 실시예 모드에서는 한 프레임 주기에 제공되었지만, 본 발명은 이에 제한되지 않는다. 다른 동작 주기가 또한 제공될 수 있다. 예를 들어, 역의 극성에서 정상 극성을 갖는 전압이 발광 소자에 인가되는 주기, 즉 역 바이어스 주기가 제공될 수 있다. 역 바이어스 주기를 제공함으로 인하여, 디스플레이 소자의 신뢰성이 개선될 수 있다.
상술된 방법에서, 신호는 각 행에 기록되고, 화소의 신호는 다음 신호 기록 동작이 시작되기 전에 소거된다. 이러한 방법으로, 유지 주기의 길이가 제어된다.
전체적인 화면의 평균 휘도가 높은 경우에, 모든 소거 동작들의 타이밍이 앞쪽으로 설정된다. 따라서, 각 서브 프레임들의 유지 주기들이 축소되고, 전체 화면의 평균 휘도를 감소시킨다. 결과적으로, 파워 소비가 화면 디스플레이의 밝기에 조금만 변화를 주는 것만으로도 감소될 수 있다. 한편, 낮은 평균 휘도의 경우에, 전체 소거 동작들의 타이밍을 뒤쪽으로 설정하는 것으로 듀티비가 증가될 수 있으며, 전체 화면의 평균 휘도를 증가시킨다. 따라서, 높은 콘트라스트를 갖는 선명한 화면 디스플레이가 가능해진다.
실시예 모드 4
실시예 모드 4에서, 화소의 신호 소거 동작이 실시예 모드 2 및 3의 것과 다른 화소 구성으로 수행되는 경우가 도 12 및 도 13을 참조하여 설명될 것이다.
도 12는 화소 구성의 평면도이다. 화소부(1211), 신호선 구동 회로(1212), 기록용 주사선 구동 회로(1213), 소거용 주사선 구동 회로(1214)가 제공된다. 화소부(1211)에서, 복수의 신호 라인들 및 전원선들이 열들로 배열된다. 부가적으로, 복수의 주사선들이 화소부(1211)에서 행들로 배열된다. 화소부(1211)에서, 각각이 발광 소자를 포함하는 복수의 회로들이 배열된다.
도 13은 하나의 화소의 구성을 도시하는 도면이다. 도 13에 도시된 도면은 제 1 트랜지스터(1301), 제 2 트랜지스터(1302), 및 발광 소자(1303)를 포함한다.
제 1 트랜지스터(1301)와 제 2 트랜지스터(1302)의 각각은 게이트 전극, 드레인 영역, 및 소스 영역을 포함하는 3-터미널 소자이다. 채널 영역은 드레인 영역과 소스 영역 사이에 가로놓여 있다. 소스 영역으로 동작하는 영역과 드레인 영역으로 동작하는 영역이 트랜지스터의 구조, 동작 환경 등에 따라 변화될 수 있으므로, 영역이 소스 영역인지 또는 드레인 영역인지 결정하는 것은 어렵다. 따라서, 소스 또는 드레인으로 동작하는 영역들은 본 실시예 모드에서 각각 트랜지스터의 제 1 전극 및 트랜지스터의 제 2 전극으로 표현된다.
주사선(1311) 및 기록용 주사선 구동 회로(1313)는 스위치(1318)에 의해 서로 전기적으로 연결되거나 연결이 끊어지도록 제공된다. 주사선(1311) 및 소거용 주사선 구동 회로(1314)는 스위치(1319)에 의해 서로 전기적으로 연결되거나 연결이 끊어지도록 제공된다. 신호 라인(1312)은 스위치(1320)에 의해 신호선 구동 회로(1315) 또는 파워 소스(1316)에 전기적으로 연결되도록 제공된다. 제 1 트랜지스터(1301)의 게이트는 주사선(1311)과 전기적으로 연결된다. 제 1 트랜지스터(1301)의 제 1 전극은 신호 라인(1312)으로 전기적으로 연결되며 제 1 트랜지스터(1301)의 제 2 전극은 제 2 트랜지스터(1302)의 게이트 전극으로 전기적으로 연결된다. 제 2 트랜지스터(1302)의 제 1 전극은 전원선(1317)으로 전기적으로 연결되며 제 2 트랜지스터(1302)의 제 2 전극은 발광 소자(1303)에 포함된 한 전극으로 전기적으로 연결된다. 또한, 스위치(1318)는 기록용 주사선 구동 회로(1313)에 포함될 수 있다. 스위치(1319)는 또한 소거용 주사선 구동 회로(1314)에 포함될 수 있다. 부가적으로, 스위치(1320)는 신호선 구동 회로(1315)에 포함될 수 있다. 커패시터가 제 2 트랜지스터(1302)의 게이트와 전원선(1317) 사이에 제공될 수 있다.
화소에서 트랜지스터들, 발광 소자들 등의 배열은 특별히 제한되지 않는다. 예를 들어, 도 14의 평면도에 도시된 것과 같은 배열이 채용될 수 있다. 도 14에서, 제 1 트랜지스터의 제 1 전극은 신호 라인(1404)과 연결되며 제 1 트랜지스터의 제 2 전극은 제 2 트랜지스터(1402)의 게이트 전극에 연결된다. 제 2 트랜지스터(1402)의 제 1 전극은 전원선(1405)과 연결되며 제 2 트랜지스터(1402)의 제 2 전극은 발광 소자의 전극(1406)과 연결된다. 주사선(1403)의 일부는 제 1 트랜지스터(1401)의 게이트 전극으로 동작한다. 제 2 트랜지스터(1402)의 게이트 배선이 전원선(1405)과 중첩하는 영역(1407)은 커패시터로 동작한다.
다음, 구동 방법이 설명된다. 도 15는 시간 경과에 따른 한 프레임 주기의 동작을 도시한다. 도 15에서, 수평 방향은 시간 경과를 나타내고, 수직 방향은 주사선의 스캐닝 스테이지들의 수를 나타낸다.
도 15에 도시된 바와 같이, 한 프레임 주기는 어드레스 주기들(1501a,1502a,1503a 및 1504a) 및 유지 주기들(1501b,1502b,1503b 및 1504b)을 각각 포함하는 4개의 서브 프레임들(1501,1502,1503 및 1504)로 분할된다. 광 방출을 위한 신호가 인가되는 발광 소자는 유지 기간들 동안은 발광 상태에 있다. 제 1 서브 프레임(1501):제 2 서브 프레임(1502):제 3 서브 프레임(1503):제 4 서브 프레임(1504)의 유지 주기들의 길이 비율은 23:22:21:20=8:4:2:1을 만족한다. 이는 발광 소자가 4-비트 계조를 디스플레이하도록 한다. 비트들과 계조 레벨의 수는 본 실시예 모드에서 설명된 것에 제한되지 않는다. 예를 들어, 하나의 프레임 주기가 16개의 서브 프레임들을 포함하여 16-비트 계조를 표현할 수 있다.
한 프레임 주기의 동작이 실시예 모드 1의 도 7의 설명으로 참조될 수 있다.
서브 프레임(1504)에서와 같은 마지막 행까지 기록 동작을 종결시키기 전에유지 주기가 기록 동작이 이미 종결되고 유지 주기가 시작된 행에서 강제적으로 종결되도록 의도될 때, 소거 주기(1504c)는 바람직하게 유지 주기(1504b) 후에 제공되며 광 방출을 강제적으로 정지시킨다. 광 방출이 강제적으로 정지된 행은 어떤 주기동안 광을 방출하지 않는다(이 주기는 비발광 주기(1504d)로 부른다). 마지막 행에서 어드레스 주기가 종결된 바로 다음, 다음 서브 프레임(또는 다음 프레임)의 어드레스 주기가 제 1 행으로부터 순차적으로 시작한다. 이는 서브 프레임(1504)의 어드레스 주기가 다음 서브 프레임의 어드레스 주기와 중첩하는 것을 방지할 수 있다.
서브 프레임들(1501 내지 1504)이 본 실시예 모드에서는 유지 주기의 가장 긴 길이로부터 가장 짧은 길이의 순서로 배열되어 있지만, 이러한 순서로 배열될 필요가 있는 것은 아니다. 예를 들어, 서브 프레임들은 유지 주기의 가장 짧은 길이로부터 가장 긴 길이의 순서로 배열될 수 있다. 대안적으로, 서브 프레임들은 유지 주기의 길이에 상관없이 랜덤 순서로 배열될 수 있다. 부가적으로, 이러한 서브 프레임들은 또한 복수의 서브 프레임들로 분할될 수 있다. 즉, 주사선들의 스캐닝은 동일한 비디오 신호를 공급하는 주기동안 복수의 횟수로 수행될 수 있다.
여기서, 도 13에 도시된 회로의 어드레스 주기 및 소거 주기에서의 동작들이 설명될 것이다.
먼저, 어드레스 주기에서의 동작이 설명된다. 기록 주기에서, 제 n 행(n은 자연수)의 주사선(1311)은 스위치(1318)를 통해 기록용 주사선 구동 회로(1313)로 전기적으로 연결되고, 소거용 주사선 구동 회로(1314)와는 연결되지 않는다. 신호 라인(1312)은 스위치(1320)를 통해 신호선 구동 회로(1315)로 전기적으로 연결된다. 이 경우에, 선택 신호는 제 n 행(n은 자연수)의 주사선(1311)에 연결된 제 1 트랜지스터(1301)의 게이트로 입력되고, 따라서 제 1 트랜지스터(1301)를 켠다. 이때, 비디오 신호들이 제 1 내지 마지막 열들의 신호 라인들로 동시에 입력된다. 또한, 각 신호 라인(1312)으로부터 입력된 비디오 신호들은 열들에서 서로 독립적이다. 신호 라인(1312)으로부터 입력된 비디오 신호는 각 신호 라인에 연결된 제 1 트랜지스터(1301)를 통해 제 2 트랜지스터(1302)의 게이트 전극으로 입력된다. 이때, 발광 소자(1303)가 광을 방출하는지 또는 제 2 트랜지스터(1302)로 입력되는 신호에 의존하지 않는지가 결정된다. 예를 들어, 제 2 트랜지스터(1302)가 p-채널형이면, 발광 소자(1303)는 제 2 트랜지스터(1302)의 게이트 전극으로 로우 레벨 신호를 입력하는 것에 의해 광을 방출한다. 한편, 제 2 트랜지스터(1302)가 n-채널형이면, 발광 소자(1303)는 제 2 트랜지스터(1302)의 게이트 전극으로 하이 레벨 신호를 입력하는 것에 의해 광을 방출한다.
다음, 소거 주기에서의 동작이 설명된다. 소거 주기에서, 제 n 행(n은 자연수)의 주사선(1311)은 스위치(1319)를 통해 소거용 주사선 구동 회로(1314)로 전기적으로 연결되고, 기록용 주사선 구동 회로(1313)와는 연결되지 않는다. 신호 라인(1312)은 스위치(1320)를 통해 파워 소스(1316)로 전기적으로 연결된다. 이 경우에, 선택 신호를 제 n 행의 주사선(1311)에 연결된 제 1 트랜지스터(1301)의 게이트로 입력하는 것에 의해, 제 1 트랜지스터(1301)가 켜진다. 이때, 소거 신호들이 제 1 내지 마지막 열들의 신호 라인들로 동시에 입력된다. 신호 라인(1312)으로부터 입력된 소거 신호는 신호 라인에 연결된 제 1 트랜지스터(1301)를 통해 제 2 트랜지스터(1302)의 게이트 전극으로 입력된다. 이때, 전원선(1317)으로부터 발광 소자(1303)로의 전류 흐름의 공급이 제 2 트랜지스터(1302)로 입력된 신호에 의해 정지된다. 이는 강제적으로 발광 소자(1303)가 더이상 광을 방출하지 않도록 한다. 예를 들어, 제 2 트랜지스터(1302)가 p-채널형이면, 발광 소자(1303)는 제 2 트랜지스터(1302)의 게이트 전극으로 하이 레벨 신호를 입력하는 것에 의해 광을 방출하지 않는다. 한편, 제 2 트랜지스터(1302)가 n-채널형이면, 발광 소자(1303)는 제 2 트랜지스터(1302)의 게이트 전극으로 로우 레벨 신호를 입력하는 것에 의해 광을 방출하지 않는다.
또한, 소거 주기에서, 소거용 신호가 상술된 동작에 의해 제 n 행(n은 자연수)으로 입력된다. 그러나, 상술된 바와 같이, 제 n 행은 다른 행(제 m 행이라 부른다(m은 자연수))이 기록 주기에 있는 동안 때때로 소거 주기에서 머무른다. 이 경우, 동일 열의 신호 라인을 사용하여 소거용 신호가 제 n 행으로 입력되고 기록용 신호가 제 m 행으로 입력될 필요가 있으므로, 이하로 언급될 동작이 바람직하게 수행된다.
소거 주기에서 상술된 동작에 의해 제 n 행에서 발광 소자(1303)가 광 방출을 정지한 직후에, 주사선(1311) 및 소거용 주사선 구동 회로(1314)는 서로 연결이 끊어지고, 신호 라인(1312)은 스위치(1320)를 스위칭하는 것에 의해 신호선 구동 회로(1315)와 연결된다. 신호 라인(1312)과 신호선 구동 회로(1315)가 서로 연결될 뿐만 아니라, 주사선(1311)과 기록용 주사선 구동 회로(1313)도 서로 연결된다. 이후, 선택 신호가 기록용 주사선 구동 회로(1313)로부터 제 m 행의 주사선으로 입력되고, 제 1 트랜지스터(1301)가 켜진다. 한편, 비디오 신호들은 신호선 구동 회로(1315)로부터 제 1 및 마지막 열들의 신호 라인들(1312)로 입력된다. 제 m 행의 발광 소자는 비디오 신호에 따라 광을 방출하거나 광을 방출하지 않는다.
상술된 바와 같이 제 m 행에서 어드레스 주기가 종결된 후, 소거 주기가 제 (n+1) 행에서 바로 시작한다. 따라서, 주사선(1311) 및 기록용 주사선 구동 회로(1313)는 서로 연결이 끊어지고, 신호 라인(1312)은 스위치(1320)를 스위칭하는 것에 의해 파워 소스(1316)와 연결된다. 또한, 주사선(1311)과 기록용 주사선 구동 회로(1313)가 서로 연결이 끊어지고, 주사선(1311)이 소거용 주사선 구동 회로(1314)와 연결된다. 이후, 선택 신호가 제 1 트랜지스터(1301)를 켜도록 소거용 주사선 구동 회로(1314)로부터 제 (n+1) 행의 주사선으로 입력되고, 소거 신호가 파워 소스(1316)로부터 입력된다. 이러한 방법으로 제 (n+1) 행의 소거 주기가 종결된 후, 어드레스 주기가 제 (m+1) 행에서 바로 시작한다. 유사하게, 소거 주기 및 어드레스 주기가 마지막 행의 소거 주기까지 교번적으로 반복된다.
본 실시예 모드에서는 제 m 행의 어드레스 주기가 제 n 행의 소거 주기와 제 (n+1) 행의 소거 주기 사이에 제공되었으나, 본 발명은 이에 제한되지 않는다. 제 m 행의 어드레스 주기는 제 n-1 행의 소거 주기와 제 n 행의 소거 주기 사이에 제공될 수 있다.
다음, 어드레스 주기와 소거 주기의 타이밍이 도 16a 와 16b의 타이밍 차트들을 참조하여 설명될 것이다. 여기서, 간단함을 위하여, 3-비트 계조(8 계조)를 표현하는 경우가 설명될 것이다.
도 16a 및 16b에 도시된 바와 같이, 한 프레임 주기는 3개의 서브프레임 주기들(SF1 내지 SF3)로 분할된다. 서브프레임 주기들(SF1 내지 SF3)의 길이는 2의 거듭제곱에 의해 결정된다. 즉, 본 경우에는, SF1 : SF2 : SF3 = 4 : 2 :1(22 : 21 :20)으로 설정된다.
먼저, 제 1 서브프레임 주기에서 신호가 한행씩(row by row) 화소들로 입력된다. 그러나, 본 경우에는 주사선이 실질적으로 첫 절반의 서브 주사선 선택 주기에서만 선택된다. 마지막 절반의 서브 주사선 선택 주기에서는 주사선이 선택되지 않으며, 신호가 화소로 입력되지 않는다. 이러한 동작이 제 1 행으로부터 마지막 행까지 반복적으로 수행된다. 여기서, 어드레스 주기는 제 1 행의 주사선의 선택으로부터 마지막 행의 주사선의 선택까지의 주기이다. 따라서, 어드레스 주기의 길이는 임의의 서브프레임 주기에서 동일하다.
연속하여, 제 2 서브프레임 주기가 시작된다. 신호는 유사하게 한행씩 화소들로 입력된다. 이러한 경우에 또한, 첫 절반의 서브 주사선 선택 주기에서만 수행된다. 이러한 동작이 제 1 행으로부터 마지막 행까지 반복적으로 수행된다.
이때, 일정한 전압이 각 화소의 캐소드 배선에 인가된다. 따라서, 어떠한 서브프레임 주기의 화소의 유지 주기는 어떠한 서브프레임 주기에서 화소로의 신호의 기록으로부터 다음 서브프레임 주기에서 화소로의 신호를 기록하기 시작하는 주기로 정의된다. 따라서, 유지 주기의 타이밍은 행들에 따라 다르지만, 유지 주기의 길이는 행들에서 동일하다.
연속하여, 제 3 서브프레임 주기가 설명될 것이다. 제 1 및 제 2 서브프레임 주기들과 유사하게, 주사선이 첫 절반의 서브 주사선 선택 주기에서 선택되고 신호가 화소로 기록되는 경우가 먼저 고려된다. 이 경우에, 신호가 마지막 행 근처의 화소로 기록되기 시작하면, 다음 프레임 주기의 제 1 행의 화소로의 신호의 기록 주기, 즉 어드레스 주기가 이미 시작된다. 결과적으로, 제 3 서브프레임 주기에서 마지막 행 근처의 화소로의 신호의 기록은 다음 프레임 주기의 제 1 서브프레임 주기의 어떠한 화소로의 신호의 기록과 중첩된다. 두개의 행들의 상이한 신호들을 통상적으로 두개의 상이한 행들의 화소들로 동시에 기록하는 것은 불가능하다. 따라서, 제 3 서브프레임 주기에서, 주사선은 나중 절반의 서브 주사선 선택 주기에서 선택된다. 따라서, 제 1 서브프레임 주기에서(이 서브프레임 주기는 다음 프레임 주기에 속한다), 주사선은 첫 절반의 서브 주사선 선택 주기에서 선택되어 두개의 상이한 행들의 화소들로의 신호들의 동시 기록이 회피될 수 있다.
상술된 바와 같이, 어떠한 서브프레임 주기의 어드레스 주기가 다른 서브프레임 주기의 어드레스 주기와 중첩될 때, 어드레스 주기는 복수의 서브 주사선 선택 주기들을 사용하는 것에 의해 할당된다. 따라서, 주사선들의 선택 타이밍들이 실질적으로 중첩되는 것을 피할 수 있으며, 신호가 정상적으로 화소로 기록될 수 있다. 결과적으로, 어떠한 행이 어드레스 주기에 있는 때와 같은 때, 계조의 비트들의 수에 상관없이 EL 소자의 발광이 다른 행에서 수행될 수 있다. 따라서, 유지 주기의 길이가 자유롭게 제어될 수 있다.
전체 화면의 평균 휘도가 높은 경우에, 모든 소거 동작들의 타이밍이 앞쪽으로 설정될 수 있다. 따라서, 각 서브 프레임들의 유지 주기들이 축소되고, 전체 화면의 평균 휘도를 감소시킨다. 결과적으로, 파워 소비가 화면 디스플레이의 밝기에 조금만 변화를 주는 것만으로도 감소될 수 있다. 또한, 낮은 평균 휘도의 경우에, 전체 소거 동작들의 타이밍을 뒤쪽으로 설정하는 것으로 듀티비가 증가될 수 있으며, 전체 화면의 평균 휘도를 증가시킨다. 따라서, 높은 콘트라스트를 갖는 선명한 화면 디스플레이가 가능해진다.
실시예 모드 5
다음, 삼각파의 각을 변화시키는 것에 의해 EL 표시 장치의 한 프레임 주기의 유지 주기를 제어하는 방법이 설명될 것이다.
먼저, 본 발명의 표시 장치의 화소 구성이 도 17을 참조하여 설명된다. 화소는 인버터(1701), 커패시터(1702), 제 1 스위치(1703), 제 2 스위치(1704), 발광 소자(1705), 신호 라인(1707), 제 1 주사선(1708), 및 제 2 주사선(1709)을 포함한다. 인버터(1701)는 n-형 트랜지스터와 p-형 트랜지스터의 두개의 트랜지스터들을 포함하는 CMOS 인버터이다.
커패시터(1702)의 한 전극은 신호 라인(1707)으로 연결되고, 다른 전극은 제 2 스위치(1704)의 하나의 터미널 및 인버터(1701)에 포함된 n-형 및 p-형 트랜지스터들의 게이트 전극들로 연결된다. 발광 소자(1705)는 제 2 스위치(1704)의 다른 터미널 및 n-형 트랜지스터와 p-형 트랜지스터의 각각의 소스 영역 또는 드레인 영역으로 연결된다. 제 1 스위치(1703)는 하이 전위측 파워 소스(Vdd)와 인버터(1701)에 포함된 p-형 트랜지스터의 소스 영역 또는 드레인 영역 사이에 제공된다. 제 1 스위치(1703)는 제 1 주사선(1708)에 의해 제어되며, 제 2 스위치(1704)는 제 2 주사선(1709)에 의해 제어된다. 로우 전위측 파워 소스(Vss)는 인버터(1701)에 포함된 n-형 트랜지스터의 소스 영역 또는 드레인 영역으로 연결된다. 하이 전위측 파워 소스(Vdd)는 로우 전위측 파워 소스(Vss)보다 높게 설정된다.
도 18에서, 도 17의 화소의 타이밍 차트가 설명된다. 어드레스 주기에서, 도 17에 도시된 제 1 스위치(1703) 및 제 2 스위치(1704)는 화소를 포함하는 행이 선택될 때 온(on) 상태에 있다. 이후, 아날로그 비디오 신호(Vs)가 신호 라인(1707)으로부터 입력된다. 제 2 스위치(1704)가 온 상태이므로, 인버터(1701)의 입력측 및 출력측은 연결된다. 이때, 지점(A)의 전위는 Vk이다. 따라서, 전압(Vk-Vs)에 대한 전하는 커패시터(1702)에 저장된다. 여기서, Vk는 인버터(1701)의 입력 및 출력 전위들("논리 임계 전위"라 부른다)이 동일할 때의 전위로 정의한다. 다른 행이 선택될 때, 제 1 스위치(1703) 및 제 2 스위치(1704)는 오프되어 전류가 발광 소자(1705)로 흐르지 않게 된다.
유지 주기에서, 제 1 스위치(1703)는 온되고 제 2 스위치(1704)는 오프된다. 이후, 삼각파 전위가 신호 라인(1707)으로부터 입력된다. 이때, 커패시터(1702)가 아날로그 비디오 신호와 논리 임계 전위 사이의 전위차를 유지하고 있으므로, 발광 소자(1705)의 온 및 오프가 삼각파에 의해 제어된다. 예를 들어, 지점(A)에서의 전위가 Vk 보다 높으면, 전위(Vss)가 인버터(1701)의 출력측으로 입력된다. 이때, 발광 소자(1705)는 광을 방출하지 않는다. 반대로, 지점(A)에서의 전위가 Vk보다 낮으면, 전위(Vdd)가 인버터(1701)의 출력측으로 입력된다. 이때, 발광 소자(1705)는 광을 방출한다.
이러한 방식으로, 디스플레이 주기가 어드레스 주기에서 신호 라인(1707)으로 입력된 비디오 신호와 유지 주기에서 신호 라인(1707)으로 입력된 삼각파 사이의 전위차에 의해 제어될 수 있다. 인버터(1701)에 연결된 측에 대향하는 발광 소자(1705)의 대향 전위(1706)는 바람직하게는 어드레스 주기의 논리 임계 전위와 실질적으로 동일하거나 높은 전위를 갖도록 설정되어, 전류가 발광 소자(1705)로 흐르지 않게 된다.
도 19는 유지 주기에서 화소 회로로 입력되는 삼각파 전위의 파형들을 도시한다. 여기서 삼각파 전위는 전위가 하이 전위에서 로우 전위로 선형으로 감소하고 로우 전위에서 하이 전위로 선형으로 증가하는 파형을 갖는 전위를 의미한다. 로우 전위에서 하이 전위로 선형으로 증가하고 하이 전위에서 로우 전위로 감소하는 삼각파 전위가 설정될 수 있다는 것이 명백하다. 전체 화면의 평균 휘도가 낮고 화면의 일부만이 밝게 디스플레이되면, 삼각파의 각이 증가되어 삼각파(1901)와 같이 백색 디스플레이의 광 주기가 증가된다. 한편, 전체 화면의 평균 휘도가 높으면, 삼각파의 각이 감소되어 삼각파(1902)와 같이 백색 디스플레이의 광 주기가 감소된다. 이러한 방식으로, 최대 휘도의 강도가 삼각파의 각을 변화시키는 것에 의해 제어되고, 높은 콘트라스트를 갖는 선명한 이미지 디스플레이가 수행될 수 있다. 또한, 평균 휘도가 높을 때, 입력 비디오 신호에 대응하는 디스플레이 휘도가 감소될 수 있다. 따라서, 오랜 수명의(long-lived) 유기 EL 소자가 유지된 시각적 품질로 구현될 수 있다.
유기 EL 소자에서, 재료 특성 및 품질저하 조건이 각 컬러에 따라 변화하므로, 동량의 전압이 발광 소자로 인가될 때에도 발광 소자로부터 얻어질 수 있는 휘도는 일부 경우들에서 각 컬러에 따라 변화한다. 따라서, 상이한 컬러 요소들을 갖는 화소들을 포함하는 표시 장치에서, 상이한 전위들이 각 컬러에 따라 화소들로 인가될 수 있다. 또한, 삼각파의 기울기 또는 파형이 변화될 수 있다.
예를 들어, 비디오 신호의 전위 폭이 R(적색), G(녹색), 및 B(청색)의 각 컬러 요소에 대해 변화되는 경우가 도 20a 내지 20c에 도시된다. 컬러 요소 R에 대한 화소가 기준으로 고려되고 컬러 요소 G에 대한 화소의 발광 소자로부터 얻어진 휘도가 높을 때, G에 대한 비디오 신호의 계조 레벨에 대응하는 전위가 감소된다. 컬러 요소 B에 대한 화소의 발광 소자로부터 얻어진 휘도가 낮을 때, B에 대한 비디오 신호의 계조 레벨에 대응하는 전위가 증가된다. 이러한 방법으로, 광 시간이 동일한 계조가 표현될 때 각 컬러 요소에 대한 화소에 대하여 변화될 수 있다.
다음, 삼각파의 각도가 RGB의 각 컬러 요소에 따라 변화되는 경우가 도 20d 내지 20f에 도시된다. 컬러 요소 R에 대한 화소의 발광 소자로부터 얻어진 휘도가 기준으로 고려되고 컬러 요소 G에 대한 화소의 발광 소자로부터 얻어진 휘도가 높을 때, G의 신호 라인으로 입력된 삼각파 전위는 R의 신호 라인으로 입력된 삼각파 전위보다 가파르게 설정된다. 다시말해, 삼각파 전위의 진폭이 증가된다. 컬러 요소 B에 대한 화소의 발광 소자로부터 얻어진 휘도가 낮을 때, G의 신호 라인으로 입력된 삼각파 전위는 R의 신호 라인으로 입력된 삼각파 전위보다 덜 가파르게 설정된다. 다시말해, 삼각파 전위의 진폭이 감소된다. 이러한 방식으로, 광 시간이 동일한 계조가 디스플레이될 때 각 컬러 요소에 대한 화소에 대하여 변화될 수 있다. RGB의 3가지 컬러들의 조합과 달리, 에메랄드 녹색이 부가되어 삼각파의 각도가 4가지 컬러들의 각 컬러 요소에 따라 변화될 수 있다. 에메랄드 녹색을 사용하는 대신, 주홍색이 부가될 수 있다. 또한, 백색 광을 방출하는 EL 소자를 포함하는 화소가 조합될 수 있다. 이러한 방법으로 컬러 요소들의 수를 증가시키는 것에 의해, 이미지 품질 및 컬러 재생성이 또한 개선될 수 있다. RGB의 3가지 컬러들에 부가되는 제 4의 컬러 요소는 상술된 컬러에 제한되지 않으며, 다른 보충 컬러들이 명백히 사용될 수 있다.
본 실시예 모드는 삼각파 전압의 파형으로 설명되었다; 그러나, 본 발명은 이러한 파형에 제한되지 않는다. 예를 들어, 도 21a에 도시된 파형(2101)으로서, 선형으로 증가하는 전위가 설정될 수 있다.
또한, 하이 전위로부터 로우 전위로 변화하는 전위가 아날로그 방식으로 설정될 수 있다. 예를 들어, 파형(2102)과 같이 선형으로 감소하는 전위가 설정될 수 있다(도 21b).
파형(2103)과 같이 로우 전위에서 하이 전위로 선형으로 증가하고 하이 전위로부터 로우 전위로 감소하는 삼각파 전위가 설정될 수 있다(도 21c).
파형은 선형으로 변화할 필요는 없다. 파형(2104)과 같이, 하이 전위로부터 로우 전위로 곡선으로 감소하고 로우 전위로부터 하이 전위로 곡선으로 증가하는 전위가 설정될 수 있다(도 21d). 파형(2105)과 같이, 정현파 정류 회로(full-wave rectifying circuit)의 출력 파형의 한 사이클에 대응하는 파형을 갖는 전위가 설정될 수 있다(도 21e). 파형(2105)의 상부와 하부를 반전시키는 것에 의해 만들어지는 파형(2106)이 설정될 수 있다(도 21f).
이러한 파형을 설정하는 것에 의해, 비디오 신호에 대한 발광 시간이 자유롭게 설정될 수 있다. 따라서, 감마 보정 등이 적용될 수 있다. 여기서 감마 보정은 광 주기가 계조 레벨의 증가에 따라 비선형으로 증가되는 보정을 말한다. 휘도가 선형으로 증가할 때, 그에 비례하여 사람의 눈들이 밝기가 더 밝게 되는 것을 인지하는 것은 어렵다. 휘도가 더 높아짐에 따른 밝기에서의 차이를 사람의 눈들이 인지하는 것은 더 어렵다. 따라서, 사람의 눈들이 밝기에서의 차이를 인지할 수 있는 정도로, 광 주기가 계조 레벨의 증가에 따라 길어질 필요가 있으며, 감마 보정이 수행될 필요가 있다.
또한, 화소의 광 주기에서, 상술된 파형들(2101 내지 2106)의 복수의 펄스들이 연속적으로 설정될 수 있다. 예를 들어, 파형(2107)에 의해 도시된 바와 같이, 파형(2101)의 펄스가 화소의 광 주기에서 두번 연속적으로 설정될 수 있다(도 21g).
이러한 방법으로, 광 시간이 한 프레임 주기에서 구별될 수 있다. 결과적으로, 프레임 주파수가 시각적으로 개선되며, 화면의 깜빡임이 방지될 수 있다.
상술된 바와 같이, 아날로그 시간 계조 방법에서 삼각파의 각도를 변화시키는 것에 의해 유지 주기를 제어하여 높은 콘트라스트를 갖는 선명한 이미지 디스플레이가 가능하게 된다.
도 17에서, 발광 소자(1705)로 인가되는 전압이 변화되어 선명한 이미지를 디스플레이하게 된다. 예를 들어, 발광 소자의 양 전극들 사이에 인가되는 전압이 증가되는 동안 발광 소자의 캐소드 측의 전위가 낮아진다. 대안적으로, 발광 소자의 양 전극들 사이에 인가되는 전압이 증가되는 동안, 발광 소자의 애노드 측의 전위가 증가된다. 또다른 대안으로, 발광 소자의 양 전극들 사이에 인가되는 전압이 증가되는 동안 발광 소자의 캐소드 측의 전위가 낮아지고 애노드 측의 전위가 증가된다. 또한, 발광 소자의 양 전극들 사이에 인가되는 전압과 삼각파의 각도가 모두 변화될 수 있다. 결과적으로, 높은 콘트라스트를 갖는 선명한 이미지 디스플레이가 가능하게 된다.
실시예 모드 6
실시예 모드 6에서, 평균 휘도에 따라 서브 프레임들의 수나 비트 수를 증가 또는 감소시키는 것에 의해 최대 휘도를 변화시키는 방법이 설명될 것이다. 여기서, 5 비트 및 3 비트의 경우들이 설명되나; 본 발명은 이러한 비트 수들에 제한되지 않는다.
본 발명의 표시 장치의 구동 방법을 도시하는 타이밍 차트들이 도 22a 및 22b에 도시된다. 도 22a는 5 비트 신호가 25 계조들을 표현하도록 입력되는 경우를 도시한다.
한 프레임 주기(F1)에 포함된 서브프레임 주기들(SF1 내지 SF5)에서, 광 상태들(유지 주기들)(Ts1 내지 Ts5) 또는 비광 상태들(어드레스 주기들)(Ta1 내지 Ta5)이 각 화소에 대하여 선택된다. 여기서, 도 4에 도시된 바와 같이, 발광 소자(404)의 대향 전위는 어드레스 주기의 전원선(407)의 전위와 거의 동일하게 설정되어 전류가 발광 소자(404)로 흐르지 않게 한다. 유지 주기에서, 발광 소자(404)의 대향 전위는 변화되어 발광 소자(404)의 광 방출을 일으키는 전위차가 전원 전위와 발광 소자(404)의 대향 전위 사이로 상승하게 된다.
도 22b에서, 3-비트 신호로 계조를 표현하는 경우에 대한 타이밍 차트가 도시된다. 각 서브 프레임은 어드레스 주기 및 유지 주기를 포함한다. 어드레스 주기가 광 방출에 기여하지 않는 비광 주기이므로, 유지 주기는 실질적으로 한 프레임 주기에서 어드레스 주기를 빼는 것으로 계산된 주기이다. 유지 주기를 증가시키는 것에 의해 휘도를 개선하기 위하여, 이러한 어드레스 주기는 감소될 수 있다. 따라서, 어두운 전체 화면에 백색 객체를 부분적으로 포함하는 불꽃과 같은 이미지가 디스플레이되는 경우, 유지 주기는 예를 들어, 비트 수를 5비트에서 3비트로 감소시키는 것에 의해 증가될 수 있다. 이러한 방법으로 이미지의 평균 휘도에 따라 비트 수를 증가시키거나 감소시키켜 최대 휘도를 변화시키는 것에 의해, 높은 콘트라스트를 갖는 선명한 이미지 디스플레이가 EL 표시 장치에서 가능해질 수 있다.
다음, 서브 프레임들의 수가 동일 비트 수를 가지며 증가되거나 감소되는 경우가 설명될 것이다. 동일한 비트 수를 가지는 경우라도, 일부 경우들에서 보다 높은 차수(higher-order)의 비트는 의사 컨투어(pseudo contour)를 억제하기 위한 목적 등으로 분할된다. 예를 들어, 8 비트의 보다 높은 차수 2 비트는 각각 두개의 서브 프레임들로 분할된다. 따라서, 서브프레임 주기들의 길이 비율이 보다 높은 차수 비트로부터 차례로 64:64:32:32:32:16:8:4:2:1이 되며, 따라서 10개의 서브 프레임들로 분할될 수 있다. 이들은 보다 높은 차수 비트로부터 배열될 필요는 없다.
각 서브프레임 주기가 어드레스 주기와 유지 주기를 포함하기 때문에, 유지 주기가 길어지는 경우에 서브 프레임들의 수는 감소되어 어드레싱의 수가 감소된다. 따라서, 표시 화면의 평균 휘도가 낮고 그 일부가 밝게 표현될 때, 예를 들어 8 비트의 경우에, 서브 프레임들의 수는 10 에서 8로 감소되고; 따라서, 유지 주기가 증가되며; 다시 말해, 듀티비가 증가된다. 따라서, 전체 표시 화면의 평균 휘도가 증가된다. 결과적으로 높은 콘트라스트를 갖는 선명한 이미지 디스플레이가 가능해진다.
실시예 모드 7
실시예 모드 7에서, 2진 코드 디지털 시간 계조 방법 및 중첩된 시간 계조 방법이 조합된 방법이 설명될 것이다.
여기서, 중첩된 시간 계조 방법은 계조가 각각의 서브 프레임들에 포함된 광 주기들을 순차적으로 더함으로써 표현되는 방법이다. 즉, 광을 위한 서브 프레임들의 수가 계조 레벨이 증가됨에 따라 증가된다. 따라서, 작은 계조 레벨에서의 광을 위한 서브 프레임은 또한 큰 계조 레벨에서의 광을 위해서도 사용된다. 결과적으로, 중첩된 시간 계조 방법은 이산 서브 프레임을 사용하지 않으며; 따라서, 의사 컨투어의 발생이 이론적으로 억제될 수 있다.
도 23a 및 23b는 2진 코드 디지털 시간 계조 방법 및 중첩된 시간 계조 방법의 타이밍 차트들을 각각 도시한다. 한 프레임 주기는 유지 주기와 어드레스 주기를 포함한다. 예를 들어, 16 계조를 표현하는 경우에, 도 23a의 2진 코드 디지털 시간 계조 방법에서 서브 프레임들은 2의 거듭제곱이 되도록 가중되고, 서브 프레임들의 휘도 비율은 8:4:2:1로 설정된다. 도 23b의 중첩된 시간 계조 방법에서, 휘도는 모든 서브 프레임들을 동일하게 가중시키는 것에 의하여 설정된다. 중첩된 시간 계조 방법에서, 감마 보정(gamma correction)이 수행된다. 이 경우, 서브 프레임들의 가중이 가시성에 따라 수행되고, 계조는 가시성에 따라 계조 레벨들 사이의 휘도 차를 제공하는 것에 의해 부드럽게 모든 루미너스 영역들에서 디스플레이될 수 있다.
본 실시예 모드에서, 중첩된 시간 계조 방법이 통상의 방법으로 사용된다. 감마 보정을 수행하는 경우에, 가중이 가시성에 따라 수행되므로, 낮은 계조 레벨로부터 높은 계조 레벨로의 부드러운 농담(smooth gradation)이 구현될 수 있다. 전체 표시 화면의 평균 휘도가 낮고 그 일부가 밝게 디스플레이되는 경우에, 중첩된 시간 계조 방법이 2진 코드 디지털 시간 계조 방법으로 스위치된다. 동일한 계조 레벨을 디스플레이하는 경우에, 어드레싱의 수가 중첩된 시간 계조 방법에서보다 2진 코드 디지털 시간 계조 방법에서 더욱 감소될 수 있다. 예를 들어, 도 23b에 도시된 바와 같은 중첩된 시간 계조 방법의 경우에서, 16 계조를 디스플레이하는데에는 15번의 어드레싱이 필요하다. 한편으로, 도 23a에 도시된 바와 같은 2진 코드 디지털 시간 계조 방법의 경우에서는 4번의 어드레싱만이 필요하다. 따라서, 전체 표시 화면의 평균 휘도가 낮고 그 일부가 밝게 디스플레이되는 경우에, 중첩된 시간 계조 방법이 2진 코드 디지털 시간 계조 방법으로 스위치되고; 따라서, 보다 밝은 디스플레이가 보다 밝게 디스플레이된 영역에서 수행될 수 있고, 높은 콘트라스트를 갖는 선명한 이미지 디스플레이가 가능해질 수 있다. 또한, 어드레싱의 수가 감소되므로 파워 소비가 감소될 수 있다.
실시예 모드 8
실시예 모드 8은 평균 휘도가 낮고 그 일부가 밝게 디스플레이될 때, 서브 프레임들의 전위와 수를 모두 변화시키는 것에 의해 높은 콘트라스트를 갖는 선명한 디스플레이를 가능하게 하는 구조를 설명한다.
도 24는 본 발명의 블록도로서: 아날로그 비디오 신호를 디지털 비디오 신호로 변환하는 아날로그-디지털 변환 회로(2401); 디지털 비디오 신호를 사용하여 프레임 주기의 평균 계조 레벨을 계산하는 평균 계조 계산 회로(2402); 평균 계조 레벨에 따라 서브 프레임들의 수를 제어하는 서브 프레임 수 제어 회로(2403); 서브 프레임 수 제어 회로(2403)로부터 출력된 신호를 구동 회로용 입력 명세로 변환하는 디스플레이 제어기(2404); 디스플레이 제어기(2404)로부터 출력된 신호를 사용하여 이미지를 디스플레이하는 디스플레이(2407); 및 디스플레이 제어기(2404)로부터 출력된 신호의 전위로부터 평균 휘도의 레벨에 따라 전위를 변화시키는 전위 제어 회로(2406)를 포함한다.
평균 계조 계산 회로(2402)에서 계산된 평균 계조 레벨이 임의의 레벨보다 낮을 때, 서브 프레임들의 수는 서브 프레임 수 제어 회로(2403)에 의해 감소되고, 전위 제어 회로(2406)는 전위를 변화시켜 디스플레이의 애노드와 캐소드 사이의 전위차가 커지게 한다. 서브 프레임들의 수가 감소될 때, 어드레스 주기는 실시예 모드 6에서 설명한 바와 같이 감소되고; 따라서, 디스플레이 주기는 대응하여 길어지게 될 수 있다. 따라서, 평균 휘도가 낮고 이미지 디스플레이의 일부가 밝게 디스플레이되는 경우에, 밝게 디스플레이된 부분의 휘도가 증가될 수 있다. 또한, 전압이 전위 제어 회로(2406)에 의해 보다 높게 설정되므로, 보다 밝은 광 방출이 밝은 영역에서 수행될 수 있다.
본 발명은 상술된 구조에 제한되지 않으며, 전위 제어 회로(2406)는 디스플레이 제어기(2404)에 포함될 수 있다.
또한, 이러한 실시예 모드에서, 평균 휘도가 높고 밝은 디스플레이가 전체 화면에서 수행될 때, 각 서브 프레임에서 소거 동작의 타이밍이 실시예 모드 2에서 설명된 바와 같이 앞쪽으로 설정되며; 따라서 각 서브 프레임에서의 디스플레이 주기가 짧아지고 전체 화면의 평균 휘도는 감소된다. 결과적으로, 파워 소비가 화면 디스플레이의 밝기에 작은 변화들이 없어도 감소될 수 있다. 또한, 디스플레이(2407)의 발광 소자의 전압 스트레스(stress) 주기를 짧게 하는 것에 의해, 발광 소자의 품질저하가 약해질 수 있다.
상술된 구조로, 예를 들어, 불꽃, 날카로운 도구 등의 순간적인 반짝임의 이미지가 디스플레이될 때, 높은 콘트라스트를 갖는 선명한 디스플레이가 가능해질 수 있다.
실시예 모드 9
실시예 모드 8의 것과 상이한 구조가 도 25에 도시된다.
다음은 도 24의 것과 동일한 구조들을 갖는다: 아날로그 비디오 신호를 디지털 비디오 신호로 변환하는 아날로그-디지털 변환 회로(2401); 각 화소의 디지털 비디오 신호의 계조 레벨을 평균하여 프레임 주기의 전체 화면 상의 평균 계조 레벨을 계산하는 평균 계조 계산 회로(2402); 평균 계조 레벨에 따라 서브 프레임들의 수를 제어하는 서브 프레임 수 제어 회로(2403); 서브 프레임 수 제어 회로(2403)로부터 출력된 신호를 구동 회로용 입력 명세로 변환하는 디스플레이 제어기(2404); 디스플레이 제어기(2404)로부터 출력된 신호를 사용하여 이미지를 디스플레이하는 디스플레이(2407). 본 실시예 모드에서는, 전위 제어 회로(2406)를 사용하는 대신, 디스플레이(2407)의 화면의 평균 휘도를 측정하는 전류 측정 회로(2508)와 전류 측정 회로(2508)의 측정 결과에 따라 휘도를 제어하는 전압 제어 회로(2506)가 사용된다.
예를 들어, 도 4의 발광 소자(404)의 대향 전극으로부터 흐르는 전류는 전류 측정 회로(2508)에 의해 측정되며, 디스플레이(2407)의 평균 휘도에 대한 정보가 전류값으로부터 얻어진다. 전압 제어 회로(2506)는 평균 휘도에 대한 정보와 발광 소자(404)의 대향 전극과 전원선(407) 사이의 전위차에 기초하여 제어되고, 도 4의 발광 소자(404)의 대향 전극의 전위는 변동된다(fluctuated).
평균 계조 계산 회로(2402)에 의해 계산된 평균 계조 레벨이 임의의 레벨보다 낮을 때, 서브 프레임들의 수는 서브 프레임 수 제어 회로(2403)에 의해 감소되고, 전압 제어 회로(2506)는 전위를 변화시켜 디스플레이의 애노드와 캐소드 사이의 전위차가 커지게 된다. 서브 프레임들의 수가 감소될 때, 어드레스 주기가 실시예 모드 6에서 설명된 바와 같이 감소되고; 따라서, 디스플레이 주기가 대응하여 늘어날 수 있다. 따라서, 평균 휘도가 낮고 이미지 디스플레이의 일부가 밝게 디스플레이되는 경우에, 밝게 디스플레이된 부분의 휘도가 증가될 수 있다. 또한, 디스플레이의 애노드와 캐소드 사이의 전압이 전압 제어 회로(2506)에 의해 보다 높게 설정되므로, 보다 밝은 광 방출이 밝은 영역에서 수행될 수 있다.
본 발명은 상술된 구조에 제한되지 않으며, 전압 제어 회로(2506) 및 전류 측정 회로(2508)는 디스플레이 제어기(2404)에 통합될 수 있다.
또한, 본 실시예 모드에서, 평균 휘도가 높고 밝은 디스플레이가 전체 화면에서 수행될 때, 각 서브 프레임의 소거 동작의 타이밍이 실시예 모드 2에서 설명된 바와 같이 앞쪽으로 설정된다; 따라서 각 서브 프레임의 디스플레이 주기가 짧아지게 되고 전체 화면의 평균 휘도가 감소된다. 결과적으로, 파워 소비가 화면 디스플레이의 발기에서 조금의 변화를 주지 않아도 감소될 수 있다. 또한, 디스플레이(2407)의 발광 소자의 전압 스트레스가 짧아질 수 있으므로, 발광 소자의 품질저하가 약해질 수 있다.
상술된 구조로, 예를 들어, 불꽃, 날카로운 도구 등의 순간적인 반짝임의 이미지가 디스플레이될 때, 높은 콘트라스트를 갖는 선명한 디스플레이가 가능해질 수 있다.
실시예 모드 10
실시예 모드 10은 휘도가 낮고 일부만이 밝게 디스플레이될 때, 전위와 시간 계조 방법 모두를 변화시키는 것에 의해 높은 콘트라스트를 갖는 선명한 디스플레이를 가능하게 하는 구조를 설명한다.
도 26은 본 발명의 블록도로서: 아날로그 비디오 신호를 디지털 비디오 신호로 변환하는 아날로그-디지털 변환 회로(2601); 각 화소의 디지털 비디오 신호의 계조를 평균하여 프레임 주기의 전체 화면 상의 평균 계조 레벨을 계산하는 평균 계조 계산 회로(2602); 평균 계조 레벨이 어떠한 레벨이나 그 이하가 될 때 중첩된 시간 계조 방법을 2진 코드 디지털 시간 계조 방법으로 변화시키는 계조 방법 선택기 회로(2603); 계조 방법 선택기 회로(2603)로부터 출력된 신호를 구동 회로용 입력 명세로 변환하는 디스플레이 제어기(2604); 디스플레이 제어기(2604)로부터 출력된 신호를 사용하여 이미지를 디스플레이하는 디스플레이(2607); 및 디스플레이 제어기(2604)로부터 출력된 신호의 전위를 측정하고 평균 휘도의 레벨에 따라 전위를 변화시키는 전위 제어 회로(2606)가 포함된다.
중첩된 시간 계조 방법은 일반적인 디스플레이에 사용되며, 각 서브 프레임 폭은 실시예 모드 7에서 설명된 바와 같이 가시성에 따라 설정된다. 평균 계조 계산 회로(2602)에 의해 계산된 평균 계조 레벨이 임의의 레벨보다 낮을 때(평균 휘도가 낮고, 전체 화면이 어두우며, 일부만이 밝게 디스플레이되는 경우), 중첩된 시간 계조 방법이 계조 방법 선택기 회로(2603)에 의해 2진 코드 디지털 시간 계조 방법으로 변화된다. 이러한 방법으로, 평균 글이 스케일 레벨이 임의의 레벨보다 높을 때, 중첩된 시간 계조 방법이 사용되므로, 디스플레이가 움직이는 이미지일 때에도 의사 컨투어의 생성이 억제될 수 있으며, 고해상도 이미지 디스플레이가 가능하다. 평균 그레이 레벨이 임의의 레벨보다 낮은 경우, 2진 코드 디지털 시간 계조 방법이 사용되므로, 프레임 주기의 어드레스 주기가 감소될 수 있고, 높은 계조에 대한 화소가 보다 밝게 형성된다.
계조 방법이 2진 코드 디지털 시간 계조 방법으로 변화될 때, 디스플레이(2607)의 발광 소자로 인가된 전압이 전위 제어 회로에 의해 증가된다. 예를 들어, 발광 소자의 캐소드 측의 전위가 발광 소자의 양 전극들 사이에 인가된 전압을 증가시키기 위하여 감소된다. 대안적으로, 발광 소자의 애노드 측의 전위가 발광 소자의 양 전극들 사이에 인가된 전압을 증가시키기 위하여 증가된다. 다른 대안으로, 발광 소자의 양 전극들 사이에 인가된 전압을 증기사키기 위하여, 발광 소자의 캐소드 측의 전위가 애노드 측의 전위가 증가되는 동안 감소한다. 이러한 방법으로 전위를 제어하는 것에 의해, 보다 높은 휘도를 갖는 광 방출이 높은 계조에 대한 화소에서 수행될 수 있으며, 피크 휘도가 증가될 수 있다. 피크 휘도를 증가시키는 것에 의해, 높은 콘트라스트를 갖는 선명한 화면 디스플레이가 가능하게 될 수 있다.
상술된 방법에서 계조 방법을 변화시키고 계조 방법에 따라 전위를 변동시키는 것에 의해, 피크 휘도가 더 높아질 수 있으며, 보다 높은 콘트라스트를 갖는 선명한 화면 디스플레이가 가능하게 될 수 있다.
본 실시예 모드에서 또한, 평균 계조 레벨이 임의의 레벨보다 높고 밝은 디스플레이가 전체 화면에서 수행될 때, 각 서브 프레임의 소거 동작의 타이밍이 실시예 모드 2에서 설명된 바와 같이 앞쪽에서 설정될 수 있으며, 따라서 각 서브 프레임의 디스플레이 주기가 짧아지고 전체 화면의 평균 휘도가 감소된다. 결과적으로, 파워 소비가 화면 디스플레이의 밝기에 적은 변화를 주지 않아도 감소된다. 부가적으로, 디스플레이(2607)의 발광 소자의 전압 스트레스가 짧아질 수 있으므로, 발광 소자의 품질 저하가 약해질 수 있다.
실시예 모드 11
실시예 모드 11은 도 27a 및 27b를 참조하여, 실시예 모드 1 내지 10에서 도시된 방법을 구동하는 것에 의하여 동작되는 디스플레이 패널의 구조를 설명할 것이다.
도 27a는 디스플레이 패널의 평면도이고, 도 27b는 도 27a의 라인 A-A'를 따라 얻은 단면도이다. 점선들로 도시되는 신호선 구동 회로(1801), 화소부(1802), 주사선 구동 회로(1806)가 제공된다. 또한, 밀봉 기판(1804)과 밀봉제(1805)가 제공된다. 밀봉제(1805)에 의해 둘러싸인 내부는 공간(1807)이다.
배선(1808)은 주사선 구동 회로(1806)와 신호선 구동 회로(1801)로 입력된 신호들을 전송하기 위한 배선이다. 배선(1808)은 비디오 신호, 클록 신호, 시작 신호 등을 외부 입력 터미널인 FPC(Flexible Printed Circuit)(1809)로부터 수신한다. FPC(1809)와 디스플레이 패널 사이의 연결부 상에 IC 칩(메모리 회로, 버퍼 회로 등을 구비하는 반도체 칩)(1819)이 COG(Chip On Class) 등에 의해 얹어진다. 여기는 FPC만이 도시되었으나, 인쇄 배선 보드(PWB)가 FPC에 부착될 수 있다는 것에 주의한다.
그의 단면 구조가 도 27b를 참조하여 설명된다. 화소부(1802)와 주변 구동 회로들(주사선 구동 회로(1806) 및 신호선 구동 회로(1801))이 기판(1810) 상에 형성된다. 신호선 구동 회로(1801)와 화소부(1802)가 여기에 도시되어 있다.
신호선 구동 회로(1801)는 p-채널 TFT(1820)와 n-채널 TFT(1821)를 포함하는 CMOS 구조를 가질 수 있다. 본 실시예 모드에서 주변 구동 회로들이 디스플레이 패널의 동일한 기판 상에 형성되었지만, 본 발명은 이에 제한되지 않으며, 주변 구동 회로들의 전체 또는 일부가 IC 칩 등에 형성될 수 있고 이후 COG 등에 의해 얹어질 수 있다.
화소부(1802)는 각각이 스위칭 TFT(1811)와 구동 TFT(1812)를포함하는 화소들을 형성하는 복수의 회로들을 갖는다. 구동 TFT(1812)의 소스 또는 드레인 전극이 제 1 전극(1813)에 연결된다. 부가적으로, 절연체(1814)가 형성되어 제 1 전극(1813)의 단부들을 덮게 된다. 여기서, 절연체(1814)는 포지티브 감광성 아크릴 수지막을 사용하여 형성된다.
나중에 형성되는 유기 화합물을 포함하는 전극 또는 발광층의 범위를 개선시키기 위하여, 절연체(1814)의 상부 에지부 또는 하부 에지부가 만곡부(curvature)를 갖는 휘어진 표면을 갖도록 형성된다. 예를 들어, 포지티브 감광성 아크릴이 절연체(1814)용 재료로 사용되는 경우에, 형성되는 절연체(1814)의 상부 에지부 만이 만곡 반경(0.2㎛ 내지 3㎛)을 갖는 휘어진 표면을 갖는 것이 바람직하다. 광 때문에 에천트(etchant)에서 녹지 않는 네거티브 타입 수지 또는 광 때문에 에천트에서 녹을 수 있는 포지티브 타입 수지가 절연체(1814)로서 사용될 수 있다.
제 1 전극(1813) 상에, 유기 화합물(전기발광층)(1816) 및 제 2 전극(1817)을 포함하는 층이 형성된다. 애노드로 동작하는 제 1 전극(1813)은 바람직하게는 높은 일 함수를 가지는 재료를 사용하여 형성된다. 예를 들어, ITO(인듐 주석 산화물)막, 인듐 아연 산화물(IZO)막, 티타늄 질화물막, 크롬막, 텅스텐 막, Zn막, 또는 Pt막과 같은 단일층막, 티타늄 질화물막과 알루미늄을 주로 포함하는 막의 적층, 또는 티타늄 질화물막, 알루미늄을 주로 포함하는 막과 티타늄 질화물막의 삼층 구조가 사용될 수 있다. 적층 구조는 배선과 같은 저항을 감소시키고 양호한 옴 접촉(ohmic contact)을 구현할 수 있도록 한다는 것에 주의한다.
유기 화합물을 포함하는 층(1816)은 증기 마스크를 사용하는 증착법 또는 잉크젯 방법에 의해 형성된다. 유기 화합물을 포함하는 층(1816)에 대하여, 주기 시스템의 제 4 그룹의 금속 복합체가 부분적으로 사용되고, 저분자량 물질 또는 고분자량 물질이 이러한 금속 복합체와 조합하여 사용될 수 있다. 일반적으로, 유기 화합물은 유기 화합물을 포함하는 층을 위한 재료와 같이 많은 경우들에서 단일 층 또는 적층에 사용된다; 그러나, 무기 화합물이 유기 화합물로 형성된 막에 부분적으로 사용되는 구조가 본 실시예 모드에 포함된다. 또한, 공지된 트리플렛(triplet) 재료 역시 사용될 수 있다.
유기 화합물을 포함하는 층(1816) 상에 형성된 제 2 전극(캐소드)(1817)을 위한 재료로서, 낮은 일함수를 갖는 재료(Al, Ag, Li, Ca, 또는 MgAg, MgIn, AlLi, CaF2, Ca3N2와 같은 이들 요소들의 합금)가 사용될 수 있다. 전기발광층(1816)에서 생성된 광이 제 2 전극(1817)을 통해 방출되는 경우에, 금속 박막과 투명 전도막(예를 들면, ITO(인듐 산화물과 주석 산화물의 합금), 인듐 산화물과 아연 산화물의 합금(In2O3-ZnO), 아연 산화물(ZnO) 등)의 적층이 제 2 전극(캐소드)(1817)로서 바람직하게 사용된다.
연속하여, 밀봉 기판(1804)이 기판(1810)에 밀봉제(1805)로 부착되어, 발광 소자(1818)에 기판(1810), 밀봉 기판(1804), 밀봉제(1805)로 둘러싸인 공간(1807)을 제공한다. 공간(1807)을 불활성 가스(질소, 아르곤 등)로 채우는 대신, 공간(1807)은 밀봉제(1805)로 또한 채워질 수 있다.
에폭시 수지가 밀봉제(1805)로 바람직하게 사용된다. 또한, 재료가 가능한한 습기와 산소를 전달하지 않는 것이 바람직하다. 밀봉 기판(1804)으로서, 유리 기판, 석영 기판, 또는 FRP(Fiberglass-Reinforced Plastics), PVF(polyvinyl fluoride), 마이라(mylar), 폴리에스테르, 아크릴 등으로 형성된 플라스틱 기판이 사용될 수 있다.
따라서, 본 발명의 구동 방법에 의해 동작된 디스플레이 패널이 형성될 수 있다.
신호선 구동 회로(1801), 화소부(1802), 및 주사선 구동 회로(1806)를 도 27a 및 27b에 도시된 바와 같이 동일한 기판 상에 형성하는 것에 의해, 표시 장치의 비용 감소가 구현될 수 있다. 또한, 신호선 구동 회로(1801), 화소부(1802), 및 주사선 구동 회로(1806)에 사용된 트랜지스터의 반도체 층들을 위하여 비정질 실리콘을 사용함으로써, 더욱 큰 비용 감소가 구현될 수 있다.
디스플레이 패널의 구조는 신호선 구동 회로(1801), 화소부(1802), 및 주사선 구동 회로(1806)가 동일한 기판 상에 형성되는 도 27a에 도시된 구조에 제한되지 않으며, 신호선 구동 회로(1801)에 대응하여 도 28에 도시된 신호선 구동 회로(1901)가 IC 칩 상에 형성되고 COG, TAB 등에 의해 디스플레이 패널 상에 얹어지는 구조가 채용될 수 있다. 도 28의 기판(1900), 화소부(1902), 주사선 구동 회로(1903), FPC(1905), IC 칩(1906), 밀봉 기판(1908), 및 밀봉제(1909)는 도 27a의 기판(1810), 화소부(1802), 주사선 구동 회로(1806), FPC(1809), IC 칩(1819), 밀봉 기판(1804), 및 밀봉제(1805)에 각각 대응한다.
즉, 빠르게 동작하기 위해 필요한 신호선 구동 회로만이 COG 등에 의해 IC 칩 상에 형성된다. IC 칩으로서 실리콘 웨이퍼와 같은 반도체 칩을 사용함으로써, 더욱 고속의 동작과 낮은 파워 소비가 이루어질 수 있다. 신호선 구동 회로를 사용하는 대신, 주사선 구동 회로만이 IC 칩 상에 형성되어 디스플레이 패널 상에 얹어질 수 있다.
이렇게 만들어진 디스플레이 패널이 본 발명의 구동 방법을 사용하므로, 전체 화면이 어둡고 일부가 밝게 디스플레이되는 경우, 예를 들어, 불꽃, 날카로운 도구 등의 순간적인 반짝임의 이미지가 디스플레이될 때, 높은 콘트라스트를 갖는 선명한 디스플레이가 가능해질 수 있다.
또한, 발광 소자(1818)로 적용될 수 있는 발광 소자의 예가 도 29에서 설명된다. 다시 말해, 실시예 모드 1 내지 10에서 설명된 화소에 적용될 수 있는 발광 소자의 구조가 도 29를 참조하여 설명될 것이다.
소자 구조에서, 애노드(2902), 정공 주입 재료로 형성된 정공 주입 층(2903), 정공 수송 재료로 형성된 정공 수송 층(2904), 발광층(2905), 전자 수송 재료로 형성된 전자 수송 층(2905), 전자 주입 재료로 형성된 전자 주입층(2907), 및 캐소드(2908)가 이러한 순서로 기판(2901) 상에 적층된다. 여기서, 발광층(2905)은 때때로 단지 한 종류의 발광 재료로 형성되지만, 둘 또는 그 이상의 재료들로 형성될 수 있다. 또한, 본 발명의 소자 구조는 이러한 구조에 제한되지 않 는다.
도 29에 도시된 바와 같이 기능층들이 적층되는 적층 구조에 더하여, 고분자량 화합물을 사용하는 소자 또는 발광층이 트리플렛 여기 상태로부터 광을 방출하는 트리플렛 발광 재료를 사용하여 형성되는 고효율 소자와 같은 다양한 소자들이 적용될 수 있다. 또한, 정공 블록 층에 의해 캐리어 재조합 영역을 제어하는 것에 의해 발광 영역을 두개의 영역들로 분할하는 것에 의해 구현된 백색 발광 소자 등이 적용될 수 있다.
도 29에 도시된 본 발명의 소자의 제조 방법에서, 정공 주입 재료, 정공 수송 재료 및 발광 재료는 이러한 순서로 애노드(ITO)(2902)가 제공된 기판(2901)상에 침착된다. 이후, 전자 수송 재료와 전자 주입 재료가 증착에 의해 침착되고, 캐소드(2908)가 마지막으로 침착에 의해 형성된다.
정공 주입 재료, 정공 수송 재료, 전자 수송 재료, 전자 주입 재료 및 발광 재료에 적절한 재료들이 이하로 설명된다.
정공 주입 재료로서, 포르핀(porphyrin) 화합물, 프타로시아닌(phthalocyanine; 이하로 "H2Pc"로 부름), 구리 프타로시아닌(이하로 "CuPc"로 부름) 등이 유기 화합물들 중에서 효과적이다. 또한, 사용될 정공 수송 재료보다 이온화 전위가 작은 값을 갖고 정공 수송 기능을 갖는 재료가 정공 주입 재료로 또한 사용될 수 있다. 또한, 화학적 도핑에 사용된 전도성 고분자 화합물의 재료로서 폴리스틸렌 설포네이트(polystyrene sulfonate; 이하로 "PSS"로 부름), 폴리아닐 린(poluaniline) 등으로 도핑된 폴리에틸렌 디옥시티오펜(polyethylene dioxythiophene; 이하로 "PEDOT"로 부름)이 있다. 또한, 절연 고분자 화합물은 애노드의 평탄화의 관점에서 효율적이며, 폴리이미드(polyimide; 이하로 "PI"로 부름)가 자주 사용된다. 또한, 금 또는 백금과 같은 금속 박막 뿐만 아니라 알루미늄 산화물(이하로 "알루미나"로 부름)의 엑스트라 박막(extra-thin film)인 무기 화합물이 또한 사용된다.
정공 수송 재료로서, 가장 널리 사용되는 것은 방향성 아민기(aromatic amine-based) 화합물(즉, 벤젠 링-질소의 결합을 갖는 화합물)이다. 널리 사용되는 재료로서, 4,4'-비스(디페닐아미노)-비페닐(4,4'-bis(diphenylamino)-biphenyl; 이하로 "TAD"로 부름), 4,4'-비스[N-(3-메틸페닐)-N-페닐-아미노]-비페닐 (4,4'-bis[N-(3-methylphenyl)-N-phenyl-amino]-biphenyl; 이하로 "TPD"로 부름), 또는 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐 (4,4'-bis[N-(1-naphthyl)-N-phenylamino]biphenyl; 이하로 "a-NPD"로 부름)이 있다. 또한, 4,4',4"-트리스(N,N-디페닐아미노)트리페닐아민 (4,4',4"-tris(N,N-diphenylamino) triphenylamine; 이하로 "TDATA"로 부름) 또는 4,4',4"-트리스(N-(3-메틸페닐)-N-페닐아미노]트리페닐아민 (4,4',4"-tris(N-(3-methylphenyl)-N-phenylamino]triphenylamine; 이하로 "MTDATA"로 부름)과 같은 스타 버스트(star burst) 방향성 아민 화합물이 사용될 수 있다.
전자 수송 재료로서, 금속 복합체가 자주 사용되며, Alq, BAlq, 트리스(4-메틸-8-퀴놀리노레이토)알루미늄(tris(4-methyl-8-quinolinolato)aluminum; 이하로 "Almq"라 부름), 또는 비스(10-하이드록시벤조[h]-퀴놀리네이토)베릴륨(bis(10-hydroxybenzo[h]-quinolinato)beryllium; 이하로 "Bebq"라 부름)와 같은 퀴놀린(quinoline) 골격 구조 또는 벤조퀴놀린(benzoquinoline) 골격 구조를 갖는 금속 복합체이다. 또한, 비스[2-(2-하이드록시페닐)벤조사졸레이토]징크(bis[2-(2-hydroxyphenyl)benzoxazolato]zinc;이하로 "Zn(BOX)2"로 부름) 또는 비스[2-(2-하이드록시페닐)벤조시아졸레이토]징크(bis[2-(2-hydroxyphenyl)benzothiazolato]zinc;이하로 "Zn(BTZ)2"로 부름)와 같은 옥사졸기(oxazole-based) 또는 시아졸기 리간드(thiazole-based ligand)를 갖는 금속 복합체가 사용될 수 있다. 또한, 금속 복합체와 달리, 2-(4-비페닐린)-5-(4-터트-부틸페닐)-1,3,4-옥사디아졸(2-(4-biphenylyl)-5-(4-tert-butylphenyl)-1,3,4-oxadiazole; 이하로 "PBD"로 부름) 또는 OXD-7과 같은 옥사디아졸 유도체, TAZ 또는 3-(4-터트-부틸페닐)-4-(4-에틸페닐)-5-(4-비페닐린)-1,2,4-트리졸(3-(4-tert-butylphenyl)-4-(4-ethylphenyl)-5-(4-biphenylyl)-1,2,4-triazole; 이하로 "p-EtTAZ"로 부름)과 같은 트리아졸 유도체, 또는 바소페난트롤린(bathophenanthroline; 이하로 "BPhen"으로 부름) 또는 BCP와 같은 페난트롤린 유도체가 전자 수송 특성을 갖는다.
전자 주입 재료로서, 상술된 전자 수송 재료가 사용될 수 있다. 또한, 칼슘 불화물, 리튬 불화물 또는 세슘 불화물과 같은 금속 할로겐 화합물의 절연체의 엑스트라 박막 또는 리튬 산화물과 같은 알칼리 금속 산화물이 자주 사용된다. 또한, 리튬 아세틸 아세토네이트(이하로 "Li(acas)"로 부름)나 8-퀴놀리노레이토-리튬(이 하로 "Liq"라 부름)와 같은 알칼리 금속 복합체가 또한 유용하다.
발광 재료로서, Alq, Almq, BeBq, BAlq, Zn(BOX)2, 또는 Zn(BTZ)2와 같은 상술된 금속 복합체 뿐만 아니라 다양한 형광 안료들이 유용하다. 형광 안료들로서, 청색인 4,4'-비스(2,2-디페닐-비닐)-비페닐(4,4'-bis(2,2-diphenyl-vinyl)-biphenyl), 적색-오렌지색인 4-(디시아노메틸렌)-2-메틸-6-(p-디메틸아미노스틸린)-4H-파이란(4-(dicyanomethylene)-2-methyl-6-(p-dimethylaminostyryl)-4H-pyran) 등이 있다. 트리플렛 발광 재료도 사용가능하며, 주로 주요 금속으로 백금이나 이리듐을 갖는 복합체이다. 트리플렛 발광 재료로서, 트리스(2-페닐피리딘)이리듐(tris(2-phenylpyridine)iridium), 비스(2-(4'-트릴)피리디네이토-N,C2')아세틸아세토네이토이리듐(bis(2-(4'-tryl)pyridinato-N,C2')acetylacetonatoiridium; 이하로 "acacIr(tpy)2"로 부름), 2,3,7,8,12,13,17,18,-옥테틸-21H,23H포르핀-플래티늄(2,3,7,8,12,13,17,18,-octaethyl-21H,23Hporphyrin-platinum) 등이 알려져 있다.
각각의 기능들을 갖는 상술된 재료들을 조합함으로써, 높은 신뢰성을 갖는 발광 소자가 제조될 수 있다.
또한, 도 29에 도시된 발광 소자의 순서와 반대의 순서로 기판 상에 적층된 층들을 갖는 도 30에 도시된 바와 같은 발광 소자가 채용될 수 있다. 즉, 소자 구조에서, 캐소드(2908), 전자 주입 재료로 형성된 전자 주입층(2907), 전자 수송 재 료로 형성된 전자 수송 층(2905), 발광층(2905), 정공 수송 재료로 형성된 정공 수송 층(2904), 정공 주입 재료로 형성된 정공 주입 층(2903), 및 애노드(2902)가 이러한 순서로 기판(2901) 상에 적층된다.
또한, 발광 소자의 광 방출을 수행하기 위하여, 애노드와 캐소드 중 적어도 하나가 투명할 필요가 있다. TFT와 발광 소자는 기판 상에 형성된다. 광 방출이 기판에 대향하는 표면을 통하여 수행되는 최상 방출 구조와, 광 방출이 기판측의 표면을 통하여 수행되는 최하 방출 구조와, 광 방출이 기판측 상의 표면과 기판에 대향하는 표면을 통해 수행되는 이중 방출 구조를 갖는 발광 소자들이 있다. 본 발명의 화소 구성은 그 중 임의의 방출 구조를 갖는 발광 소자에 적용될 수 있다.
최상 방출 구조를 갖는 발광 소자가 도 31a를 참조로 설명된다.
기판(2800) 상에 드라이버 TFT(2801)가 형성되고, 제 1 전극(2802)이 형성되어 드라이버 TFT(2801)의 소스 전극과 접촉하게 된다. 유기 화합물을 포함하는 층(2803) 및 제 2 전극(2804)이 그 위에 형성된다.
제 1 전극(2802)은 발광 소자의 애노드이며, 제 2 전극(2804)은 발광 소자의 캐소드이다. 즉, 발광 소자는 유기 화합물을 포함하는 층(2803)이 제 1 전극(2802)과 제 2 전극(2804) 사이에 샌드위치되는 영역에 형성된다.
애노드로 동작하는 제 1 전극(2802)은 높은 일함수를 갖는 재료를 사용하여 형성되는 것이 바람직하다. 예를 들어, 티타늄 질화물막, 크롬막, 텅스텐 막, Zn막, 또는 Pt막과 같은 단일층막, 티타늄 질화물막과 알루미늄을 주로 포함하는 막의 적층, 또는 티타늄 질화물막, 알루미늄을 주로 포함하는 막과 티타늄 질화물막 의 삼층 구조가 사용될 수 있다. 적층 구조는 배선과 같은 저항을 감소시키고 양호한 옴 접촉을 구현할 수 있도록 하며, 제 1 전극(2802)이 애노드로서 동작할 수 있다. 광반사 금속막을 사용함으로써, 광을 전송하지 않는 애노드가 형성될 수 있다.
캐소드로 동작하는 제 2 전극(2804)은 낮은 일함수를 갖는 재료(Al, Ag, Li, Ca, 또는 MgAg, MgIn, AlLi, CaF2, Ca3N2와 같은 이들 요소들의 합금)로 형성된 금속 박막과 투명 전도막(인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 아연 산화물(ZnO) 등)의 적층을 사용하여 형성되는 것이 바람직하다. 금속 박막과 투명 전도막을 본 방법으로 사용함으로써, 광을 전송할 수 있는 캐소드가 형성될 수 있다.
따라서, 도 31a에 화살표로 도시된 바와 같이 발광 소자의 광이 최상 표면으로부터 방출될 수 있다. 즉, 발광 소자가 도 27a 및 도 27b에 도시된 디스플레이 패널에 적용되는 경우에, 광은 밀봉 기판(1804) 측을 향하여 방출된다. 따라서, 최상 방출 구조를 갖는 발광 소자가 표시 장치에 사용될 때, 광을 전송하는 기판은 밀봉 기판(1804)으로 사용된다.
또한, 광학 막(optical film)을 제공하는 경우에, 광학 막은 밀봉 기판(1804) 상에 제공될 수 있다.
이에 부가하여, 도 4에 도시된 화소 구성의 경우에, 제 1 전극(2802)은 MgAg, MgIn, 또는 AlLi와 같은 낮은 일함수를 갖는 재료로 형성된 금속막을 사용하여 형성될 수 있으며, 이로 인하여 제 1 전극(2802)은 캐소드로 동작할 수 있다. 또한, 제 2 전극은 ITO(인듐 주석 산화물)막 또는 인듐 아연 산화물(IZO)막과 같은 투명 전도막을 사용하여 형성될 수 있다. 이러한 구조로 최상 방출의 투과율이 개선될 수 있다.
최하 방출 구조를 갖는 발광 소자가 도 31b를 참조하여 설명된다. 그의 방출 구조를 제외한 구조가 동일하므로 도 31a와 동일한 참조 번호들이 사용된다.
애노드로 동작하는 제 1 전극(2802)은 높은 일함수를 갖는 재료를 사용하여 형성되는 것이 바람직하다. 예를 들어, ITO(인듐 주석 산화물)막, 또는 인듐 아연 산화물(IZO)막과 같은 투명 전도막이 사용될 수 있다. 투명 전도막을 사용함으로써, 광을 전송하는 애노드가 형성될 수 있다.
캐소드로 동작하는 제 2 전극(2804)은 낮은 일함수를 갖는 재료(Al, Ag, Li, Ca, 또는 MgAg, MgIn, AlLi, CaF2, Ca3N2와 같은 이들 요소들의 합금)로 형성된 금속 막을 사용하여 형성되는 것이 바람직하다. 광-반사 금속 막을 본 방법에 사용함으로써, 광을 전송하지 않는 캐소드가 형성될 수 있다.
따라서, 도 31b에 화살표로 도시된 바와 같이 발광 소자의 광이 최하 표면으로부터 방출될 수 있다. 즉, 발광 소자가 도 27a 및 도 27b에 도시된 디스플레이 패널에 적용되는 경우에, 광은 기판(1810) 측을 향하여 방출된다. 따라서, 최하 방출 구조를 갖는 발광 소자가 표시 장치에 사용될 때, 광을 전송하는 기판은 기판(1810)으로 사용된다.
또한, 광학 막(optical film)을 제공하는 경우에, 광학 막은 기판(1810) 상에 제공될 수 있다.
이중 방출 구조를 갖는 발광 소자가 도 31c를 참조하여 설명된다. 그의 방출 구조를 제외한 구조가 동일하므로 도 31a와 동일한 참조 번호들이 사용된다.
애노드로 동작하는 제 1 전극(2802)은 높은 일함수를 갖는 재료를 사용하여 형성되는 것이 바람직하다. 예를 들어, ITO(인듐 주석 산화물)막, 또는 인듐 아연 산화물(IZO)막과 같은 투명 전도막이 사용될 수 있다. 투명 전도막을 사용함으로써, 광을 전송하는 애노드가 형성될 수 있다.
캐소드로 동작하는 제 2 전극(2804)은 낮은 일함수를 갖는 재료(Al, Ag, Li, Ca, 또는 MgAg, MgIn, AlLi, CaF2, Ca3N2와 같은 이들 요소들의 합금)로 형성된 금속 박막과 투명 전도막(인듐 주석 산화물(ITO), 인듐 산화물과 아연 산화물의 합금(In2O3-ZnO), 아연 산화물(ZnO) 등)의 적층을 사용하여 형성되는 것이 바람직하다. 이러한 금속막과 투명 전도 막을 본 방법에 사용함으로써, 광을 전송하는 캐소드가 형성될 수 있다.
따라서, 도 31c에 화살표로 도시된 바와 같이 발광 소자의 광이 양 표면들 모두로부터 방출될 수 있다. 즉, 발광 소자가 도 27a 및 도 27b에 도시된 디스플레이 패널에 적용되는 경우에, 광은 기판(1810) 측과 밀봉 기판(1804) 측을 향하여 방출된다. 따라서, 이중 방출 구조를 갖는 발광 소자가 표시 장치에 사용될 때, 광을 전송하는 기판들은 기판(1810) 및 밀봉 기판(1804)으로 사용된다.
또한, 광학 막(optical film)을 제공하는 경우에, 광학 막들은 기판(1810) 및 밀봉 기판(1804) 상에 제공될 수 있다.
이렇게 만들어진 디스플레이 패널이 본 발명의 구동 방법을 사용하므로, 전체 화면이 어둡고 일부가 밝게 디스플레이되는 경우, 예를 들어, 불꽃, 날카로운 도구 등의 순간적인 반짝임의 이미지가 디스플레이될 때, 높은 콘트라스트를 갖는 선명한 디스플레이가 가능해질 수 있다.
실시예 모드 12
본 발명은 다양한 전자 기기들에 적용될 수 있다. 특히, 본 발명은 전자 기기들의 표시부들을 디스플레이하는데 적용될 수 있다. 이러한 전자 기기들의 예들로서, 비디오 카메라, 디지털 카메라, 고글 디스플레이(두부 장착형 디스플레이), 네비게이션 시스템, 오디오 재생 장치(예를 들어, 카 오디오 또는 오디오 콤포넌트 세트), 컴퓨터, 게임 머신, 휴대용 정보 터미널(예를 들어, 모바일 컴퓨터, 모바일 전화기, 휴대용 게임 머신들, 또는 전자책), 기록 매체에 제공된 이미지 재생 장치(특히, 디지털 다목적 디스크(DVD)와 같은 기록 매체를 재생하기 위한 장치 및 재생된 이미지를 디스플레이하기 위한 디스플레이를 갖는 장치)가 있다.
도 32a는 하우징(15001), 지지대(15002), 표시부(15003), 스피커부들(15004), 비디오 입력 터미널(15005) 등을 포함하는 디스플레이 장치를 도시한다. 표시부(15003)에 본 발명을 사용하는 디스플레이 장치가 낮은 평균 휘도를 갖고 높은 계조가 일부에서 디스플레이될 때, 디스플레이 장치는 일부의 피크 휘도를 증가시켜 높은 콘트라스트를 갖는 선명한 이미지 디스플레이가 수행될 수 있도록 할 수 있다. 디스플레이 장치는 개인용 컴퓨터, 텔레비전 방송 수신, 또는 광고 디스플레이를 위한 표시 장치들과 같은 정보 디스플레이를 위한 모든 표시 장치들을 포함한다는 것에 주의한다.
도 32b는 메인 몸체(15101), 표시부(15102), 이미지 수신부(15103), 동작 키들(15104), 외부 연결 포트(15105), 셔터 버튼(15106) 등을 포함하는 카메라를 도시한다. 표시부(15102)에 본 발명을 사용하는 카메라가 낮은 평균 휘도를 갖고 높은 계조가 일부에서 디스플레이될 때, 카메라는 일부의 피크 휘도를 증가시켜 높은 콘트라스트를 갖는 선명한 이미지 디스플레이가 수행될 수 있도록 할 수 있다.
도 32c는 메인 몸체(15201), 하우징(15202), 표시부(15203), 키보드(15204), 외부 연결 포트(15205), 포인팅 마우스(15206) 등을 포함하는 컴퓨터를 도시한다. 표시부(15203)에 본 발명을 사용하는 컴퓨터가 낮은 평균 휘도를 갖고 높은 계조가 일부에서 디스플레이될 때, 컴퓨터는 일부의 피크 휘도를 증가시켜 높은 콘트라스트를 갖는 선명한 이미지 디스플레이가 수행될 수 있도록 할 수 있다.
도 32d는 메인 몸체(15301), 표시부(15302), 스위치(15303), 동작 키들(15304), 적외선 포트(15305) 등을 포함하는 모바일 컴퓨터를 도시한다. 화소부(15302)에 본 발명을 사용하는 모바일 컴퓨터가 낮은 평균 휘도를 갖고 높은 계조가 일부에서 디스플레이될 때, 모바일 컴퓨터는 일부의 피크 휘도를 증가시켜 높은 콘트라스트를 갖는 선명한 이미지 디스플레이가 수행될 수 있도록 할 수 있다.
도 32e는 메인 몸체(15401), 하우징(15402), 표시부 A(15403), 표시부 B(15404), 기록 매체(예를 들면, DVD) 판독부(15405), 동작 키(15406), 스피커부(15407) 등을 포함하는 기록 매체(특히, DVD 플레이어)가 제공된 휴대용 이미지 재생 장치를 도시한다. 표시부 A(15403)는 이미지들을 주로 디스플레이할 수 있으며, 표시부 B(15404)는 문자들을 주로 디스플레이할 수 있다. 표시부 A(15403) 및 표시부 B(15404)에 본 발명을 사용하는 휴대용 이미지 재생 장치가 낮은 평균 휘도를 갖고 높은 계조가 일부에서 디스플레이될 때, 휴대용 이미지 재생 장치는 일부의 피크 휘도를 증가시켜 높은 콘트라스트를 갖는 선명한 이미지 디스플레이가 수행될 수 있도록 할 수 있다.
도 32f는 메인 몸체(15501), 표시부(15502), 및 암부(15503)를 포함하는 고글형 디스플레이를 도시한다. 표시부(15502)에 본 발명을 사용하는 고글형 디스플레이가 낮은 평균 휘도를 갖고 높은 계조가 일부에서 디스플레이될 때, 고글형 디스플레이는 일부의 피크 휘도를 증가시켜 높은 콘트라스트를 갖는 선명한 이미지 디스플레이가 수행될 수 있도록 할 수 있다.
도 32g는 메인 몸체(15601), 표시부(15602), 하우징(15603), 외부 연결 포트(15604), 원격 제어기 수신부(15605), 이미지 수신부(15606), 배터리(15607), 오디오 입력부(15608), 동작 키들(15609) 등을 포함하는 비디오 카메라를 도시한다. 표시부(15602)에 본 발명을 사용하는 비디오 카메라가 낮은 평균 휘도를 갖고 높은 계조가 일부에서 디스플레이될 때, 비디오 카메라는 일부의 피크 휘도를 증가시켜 높은 콘트라스트를 갖는 선명한 이미지 디스플레이가 수행될 수 있도록 할 수 있다.
도 32h는 메인 몸체(15701), 하우징(15702), 표시부(15703), 오디오 입력부(15704), 오디오 출력부(15705), 동작 키(15706), 외부 연결 포트(15707), 안테나(15708) 등을 포함하는 모바일 전화기를 도시한다. 표시부(15703)에 본 발명을 사용하는 모바일 전화기가 낮은 평균 휘도를 갖고 높은 계조가 일부에서 디스플레이될 때, 모바일 전화기는 일부의 피크 휘도를 증가시켜 높은 콘트라스트를 갖는 선명한 이미지 디스플레이가 수행될 수 있도록 할 수 있다.
이러한 방법으로, 본 발명은 다양한 전자 기기들에 적용될 수 있다.
실시예 1
본 발명의 EL 구동 방법을 사용하는 표시 장치의 제조 방법이 도면들을 참조하여 설명될 것이다. 본 실시예에서, 화소들을 배열시키는 것에 의해 형성된 표시부와 스캐닝 신호 및 이미지 신호를 제어하기 위한 구동 회로가 박막 트랜지스터를 사용하여 형성되는 예가 설명된다.
도 33a에 도시된 반도체층들(510 및 511)은 실리콘 또는 실리콘을 포함하는 결정질 반도체로 형성되는 것이 바람직하다. 예를 들어, 레이저 어닐링 등에 의해 실리콘막을 결정화하여 얻어진 단일 결정질 실리콘, 폴리결정질 실리콘 등이 사용될 수 있다. 대안적으로, 금속 산화물 반도체, 비정질 실리콘 또는 유기 실리콘이 반도체 특성들을 나타내는 한 사용될 수 있다.
임의의 경우에, 먼저 형성되는 반도체층이 절연 표면을 갖는 기판의 전체 표면 또는 그의 일부(트랜지스터의 반도체 영역으로 정의되는 영역보다 큰 영역을 갖는 영역) 상에 제공된다. 이후, 마스크 패턴이 포토리소그라피 기술에 의해 반도체층 상에 형성된다. 마스크 패턴을 사용하여 반도체 층을 에칭함으로써, 각각이 특정 아일랜드 모양을 갖고 TFT의 소스와 드레인 영역들 및 채널 형성 영역을 포함하는 반도체층들(510 및 511)이 형성된다. 반도체 층들(510 및 511)은 레이아웃 디자인에 따라 적절히 결정된다.
도 33a에 도시된 반도체층들(510 및 511)을 형성하기 위한 포토마스크는 도 33b에 도시된 마스크 패턴(530)을 갖는다. 이러한 마스크 패턴(530)의 모양은 포토리소그래피 공정을 위하여 사용된 레지스트가 포지티브형인지 네거티브형인지에 따라 다르다. 포지티브 레지스트를 사용하는 경우에, 도 33b에 도시된 마스크 패턴(530)은 광-블로킹 부분으로 형성된다. 마스크 패턴(530)은 다각형의 꼭지점(A)이 제거되는 이러한 모양을 갖는다. 부가적으로, 코너(B)는 복수의 코너들이 제공되어 직각 코너를 형성하지 않도록 하는 이러한 모양을 갖는다. 이러한 포토마스크의 패턴에서는, 코너들이 제거되어 각각의 제거된 코너(직각 삼각형)의 한 측면이 예를 들면, 10㎛ 또는 그 이하의 길이를 갖는다.
도 33a에 도시된 반도체층들(510 및 511)은 도 33b에 도시된 마스크 패턴(530)을 반영한다. 이러한 경우에, 마스크 패턴(530)은 원래의 것에 유사한 패턴이 형성되거나 이동된 패턴의 코너들이 원래의 것의 코너들보다 더욱 둥글려지는 방법으로 이동될 수 있다. 즉, 마스크 패턴(530)의 것보다 더욱 둥글고 부드러운 형태를 갖는 코너부분들이 제공될 수 있다.
적어도 실리콘 산화물 또는 실리콘 질화물을 부분적으로 포함하는 절연층이 반도체층들(510 및 511) 상에 형성된다. 이러한 절연층을 형성하는 하나의 목적은 게이트 절연층을 형성하기 위한 것이다. 즉, 게이트 배선들(512, 513 및 514)이 형성되어 반도체 층들은 도 34a에 도시된 바와 같이 부분적으로 중첩된다. 게이트 배선(512)은 반도체층(510)에 대응하여 형성된다. 게이트 배선(513)은 반도체층들(510 및 511)에 대응하여 형성된다. 게이트 배선(514)은 반도체층들(510 및 511)에 대응하여 형성된다. 게이트 배선들은 금속층 또는 높은 전도성 반도체층을 절연층 상에 침착시키고 이후 패턴을 포토리소그라피 기술에 의해 절연층으로 인쇄함으로써 형성된다.
이러한 게이트 배선들을 형성하기 위한 포토마스크는 도 34b에 도시된 마스크 패턴(531)을 구비한다. 이러한 마스크 패턴(531)의 코너들은 각 제거된 코너(직각 삼각형)가 10㎛ 또는 그 이하의 한 측면을 갖거나 배선 폭의 1/5 내지 1/2의 한 측면을 갖는 방법으로 제거된다. 도 34a에 도시된 게이트 배선들(512, 513 및 514)은 도 34b에 도시된 마스크 패턴(531)의 모양을 반영한다. 이러한 경우에, 마스크 패턴(531)은 원래의 것에 유사한 패턴이 형성되거나 이동된 패턴의 코너들이 원래의 것의 코너들보다 더욱 둥글려지는 방법으로 이동될 수 있다. 즉, 마스크 패턴(531)의 것보다 더욱 둥글고 부드러운 형태를 갖는 코너부분들이 제공될 수 있다. 특히, 게이트 배선들(512, 513 및 514)의 각 코너가 에지를 제거함으로써 둥글게 되도록 형성되어 제거된 코너(직각 삼각형)는 배선 폭의 1/5 내지 1/2의 한 측 면을 갖는다. 이는 게이트 배선들(512, 513 및 514)의 코너들의 바깥 주위들이 위에서 보여질 때 곡선이 된다는 것을 말한다. 특히, 코너들이 둥근 바깥 주위들을 형성하기 위하여 게이트 배선들의 일부가 제거되고, 이는 각각이 에지를 형성하기 위해 서로에게 직각을 형성하는 두개의 제 1 직선들을 갖고 두개의 제 1 직선들에 대해 약 45도의 각을 형성하는 제 2 직선을 갖는 직각 이등변 삼각형들에 대응한다. 삼각형을 제거한 후, 두개의 무딘 각들이 나머지 게이트 배선들의 각각에 형성된다. 따라서, 마스크 디자인을 적절히 조절하거나 조건들을 에칭시키는 것에 의해 게이트 배선들을 에칭시켜 무딘 각 부분들의 각각에서 제 1 직선 및 제 2 직선과 각각 접촉하는 휘어진 선들을 형성하도록 하는 것이 바람직하다. 서로가 동일한 직각 이등변 삼각형의 두개의 측면들의 각각은 배선의 폭의 1/5 내지 1/2의 길이를 갖는다는 것에 주의한다. 또한, 코너들의 내부 주위들이 또한 코너들의 바깥 주위들을 따라 둥글게 만들어진다. 돌출부위의 코너를 둥글게 만드는 것에 의해, 과다방전으로 인한 입자들의 생성이 플라즈마로의 건성 에칭에서 억제될 수 있다. 또한, 저하된 부분의 코너를 둥글게 형성하는 것에 의해, 입자들이 세척에서 생성되는 때에라도 그들이 코너에서 게터링하지 않고 세척될 수 있다는 효과가 얻어질 수 있다. 따라서, 수율들이 상당히 개선될 수 있다.
층간 절연층은 게이트 배선들(512, 513 및 514) 후에 생성되는 층이다. 층간 절연층은 실리콘 산화물과 같은 무기 절연 재료 또는 폴리이미드나 아크릴 수지와 같은 유기 절연 재료로 형성된다. 실리콘 질화물 또는 실리콘 질산화물과 같은 다른 절연층이 층간 절연층과 게이트 배선들(512, 513 및 514) 사이에 제공될 수 있 다. 또한, 실리콘 질화물 또는 실리콘 질산화물과 같은 절연층이 층간 절연층 상에도 제공될 수 있다. 이러한 절연층은 부대적인 금속 이온들 또는 습기와 같이 TFT에 악영향을 미칠 수 있는 불순물들로부터 반도체층 및 게이트 절연층의 오염을 방지할 수 있다.
층간 절연층의 미리결정된 부분들에 개구들이 형성된다. 예를 들어, 개구들은 게이트 배선들에 대응하는 부분들에 제공되며, 반도체층들은 층간 절연층 아래에 위치된다. 금속들 또는 금속 화합물들의 단일층 또는 복수의 층들을 갖는 배선층이 마스크 패턴의 사용으로 포토리소그래피 기술에 의해 형성되고, 이후 원하는 패턴으로 에칭된다. 이후, 도 35a에 도시된 바와 같이, 배선들(515 내지 520)이 부분적으로 반도체 층들을 중첩하도록 형성된다. 배선은 특정 요소들을 서로 연결하며, 이는 배선이 특정 요소들을 선형으로 연결하는 것이 아니라 레이아웃의 제한으로 인한 코너들을 포함하도록 연결하는 것을 의미한다. 또한, 배선의 폭은 접촉부 또는 다른 부분들에서 변화한다. 접촉부에 대하여, 접촉홀의 폭이 배선 폭과 동일하거나 그보다 넓다면, 접촉부의 배선은 다른 부분들의 폭보다 넓게 형성된다.
배선들(515 내지 520)을 형성하기 위한 포토마스크는 도 35b에 도시된 마스크 패턴(532)을 갖는다. 이러한 경우에 또한, 각 배선은 L-형 에지의 코너(직각 삼각형)가, 제거된 삼각형의 한 측면이 10㎛ 또는 그 이하이거나 배선 폭의 1/5 내지 1/2의 길이를 가져 코너가 둥글게되도록 하는 조건으로 제거되는 이러한 패턴을 갖도록 형성된다. 이것은 배선의 코너의 바깥 주위들이 위에서 보여질 때 곡선이 된다는 것을 말한다. 특히, 코너의 바깥 주위를 둥글게 형성하기 위하여 배선의 일부 가 제거되고, 이는 에지를 형성하기 위해 서로에게 직각을 형성하는 두개의 제 1 직선들을 갖고 두개의 제 1 직선들에 대해 약 45도의 각을 형성하는 제 2 직선을 갖는 직각 이등변 삼각형에 대응한다. 삼각형을 제거한 후, 두개의 무딘 각들이 나머지 배선층에 형성된다. 따라서, 마스크 디자인을 적절히 조절하거나 조건들을 에칭시키는 것에 의해 배선을 에칭시켜 무딘 각 부분들의 각각에서 제 1 직선 및 제 2 직선과 각각 접촉하는 휘어진 선들을 형성하도록 하는 것이 바람직하다. 서로가 동일한 직각 이등변 삼각형의 두개의 측면들의 각각은 배선의 폭의 1/5 내지 1/2의 길이를 갖는다는 것에 주의한다. 또한, 코너의 내부 주위가 또한 코너의 바깥 주위들을 따라 둥글게 만들어진다. 돌출부위의 코너를 둥글게 만드는 것에 의해, 과다방전으로 인한 입자들의 생성이 플라즈마로의 건성 에칭에서 억제될 수 있다. 또한, 저하된 부분의 코너를 둥글게 형성하는 것에 의해, 입자들이 세척에서 생성되는 때에라도 그들이 코너에서 게터링하지 않고 세척될 수 있다는 효과가 얻어질 수 있다. 따라서, 수율들이 상당히 개선될 수 있다. 배선들의 코너들이 둥글게 형성될 때, 전기적 전도성이 유지된다고 예상될 수 있다. 또한, 복수의 배선들이 병렬로 형성될 때, 먼지가 쉽게 세척될 수 있다. 또한, 도 35a에서, N-채널 트랜지스터들(521 내지 524), 및 P-채널 트랜지스터들(525 및 526)이 형성된다. N-채널 트랜지스터(523)와 P-채널 트랜지스터들(525), N-채널 트랜지스터(524)와 P-채널 트랜지스터들(526)는 인버터(527)와 인버터(528)를 각각 형성한다. 이러한 6개의 트랜지스터들을 포함하는 회로들은 SRAM을 형성한다. 실리콘 질화물 또는 실리콘 산화물과 같은 절연층이 이러한 트랜지스터들의 상부층에 형성될 수 있다.
본 실시예는 상술된 실시예 모드들의 임의의 실시예 모드들과 자유롭게 조합되어 실현될 수 있다.
실시예 2
실시예 2에서, 본 발명의 표시 장치에 포함된 TFT의 구조가 설명될 것이다. TFT의 반도체 층으로 비정질 실리콘(a-Si:H)막을 사용하는 경우가 본 실시예에서 설명된다. 도 36a 및 36b는 상부 게이트 TFT들을 도시하고 도 37a 내지 38b는 하부 게이트 TFT들을 도시한다.
도 36a는 비정질 실리콘으로 형성된 반도체막을 갖는 상부 게이트 TFT의 단면도를 도시한다. 도 36a에 도시된 바와 같이, 기저막(3802)이 기판(3801) 상에 형성된다. 또한, 화소 전극(3803)이 기저막(3802) 상에 형성된다. 또한, 제 1 전극(3804)은 화소 전극(3803)과 동일층에 동일 재료로 형성된다.
기판은 유리 기판, 석영 기판, 세라믹 기판 등일 수 있다. 기저막(3802)으로서, 알루미늄 질화물(AlN), 실리콘 산화물(SiO2), 실리콘 산화질화물(SiOxNy) 등의 단일층 또는 그의 적층이 사용될 수 있다.
배선들(3805 및 3806)이 기저막(3802) 상에 형성되고, 화소 전극(3803)의 단부가 배선(3805)으로 덮힌다. n-형 전도성을 갖는 n-채널 반도체층(3807) 및 n-채널 반도체층(3808)이 배선들(3805 및 3806) 상에 형성된다. 반도체층(3809)이 배선들(3805 및 3806) 사이의 기저막(3802) 상에 형성된다. 반도체층(3809)의 일부가 n-채널 반도체층(3807) 및 n-채널 반도체층(3808) 상으로 확장한다. 이러한 반도체층들은 비정질 실리콘(a-Si:H)과 같은 비결정성을 갖는 반도체막들 또는 마이크로 결정질 반도체(μ-Si:H)로 형성된다. 게이트 절연막(3810)이 반도체층(3809) 상에 형성된다. 또한, 게이트 절연막(3810)과 동일층에 동일 재료로 형성되는 절연막(3811)이 제 1 전극(3804) 상에 형성된다. 실리콘 산화물막, 실리콘 질화물막 등이 게이트 절연막(3810)으로 사용된다는 것이 주의된다.
게이트 전극(3812)이 게이트 절연막(3810) 상에 형성된다. 또한, 게이트 전극(3812)과 동일층에 동일 재료로 형성된 제 2 전극(3813)이 제 1 전극(3804)상에 그 사이에 삽입된 절연막(3811)으로 형성된다. 절연막(3811)을 샌드위치하는 제 1 전극(3804) 및 제 2 전극(3813)은 커패시터(3819)를 형성한다. 층간 절연막(3814)이 형성되어 화소 전극(3803), 구동 TFT(3818) 및 커패시터(3819)의 단부를 덮도록 한다.
유기 화합물을 포함하는 층(3815) 및 대향 전극(3816)이 층간 절연막(3814)과 층간 절연막(3814)의 개구에 제공된 화소 전극(3803) 위에 형성된다. 발광 소자(3817)는 유기 화합물(3815)을 포함하는 층이 화소 전극(3803)과 대향 전극(3816) 사이에 샌드위치되는 영역에 형성된다.
또한, 도 36a에 도시된 제 1 전극(3804)이 도 36b에 도시된 바와 같이 제 1 전극(3820)으로 형성될 수 있다. 제 1 전극(3820)은 배선들(3805 및 3806)과 동일층에 동일 재료로 형성된다.
도 37a 및 37b는 비정질 실리콘으로 형성된 반도체층을 갖는 하부 게이트 TFT를 사용하는 표시 장치의 패널의 부분들의 단면도들을 도시한다.
기저막(3902)이 기판(3901) 상에 형성된다. 또한, 게이트 전극(3903)이 기저막(3902) 상에 형성된다. 제 1 전극(3904)이 게이트 전극(3903)과 동일층에 동일 재료로 형성된다. 게이트 전극(3903)은 인이 첨가된 폴리결정질 실리콘으로 형성될 수 있다. 폴리결정질 실리콘에 부가하여, 금속과 실리콘의 화합물인 규화물이 또한 사용될 수 있다.
게이트 절연막(3905)이 형성되어 게이트 전극(3903) 및 제 1 전극(3904)을 덮게 된다. 게이트 절연막(3905)으로는 실리콘 산화물막, 실리콘 질화물막 등이 사용된다.
반도체층(3906)이 게이트 절연막(3905) 상에 형성된다. 또한, 반도체층(3907)이 반도체층(3906)과 동일층에 동일 재료로 형성된다.
기판은 유리 기판, 석영 기판, 세라믹 기판 등일 수 있다. 기저막(3902)으로서, 알루미늄 질화물(AlN), 실리콘 산화물(SiO2), 실리콘 산화질화물(SiOxNy) 등의 단일층 또는 그의 적층이 사용될 수 있다.
n-형 전도성을 갖는 N-채널 반도체층들(3908 및 3909)이 반도체층(3906) 상에 형성되고, n-채널 반도체층(3910)이 반도체층(3907) 상에 형성된다.
배선들(3911 및 3912)이 n-채널 반도체층들(3908 및 3909) 상에 각각 형성된다. 배선들(3911 및 3912)과 동일층에 동일 재료로 형성된 전도층(3913)이 n-채널 반도체층(3910) 상에 형성된다.
제 2 전극이 반도체층(3907), n-채널 반도체층(3910) 및 전도층(3913)으로 형성된다. 커패시터(3920)가 게이트 절연막(3905)이 제 2 전극과 제 1 전극(3904) 사이에 샌드위치되는 구조로 형성된다는 것이 주의된다.
배선(3911)의 한 단부가 확장하고, 화소 전극(3914)이 확장된 배선(3911)의 상부와 접촉하도록 형성된다.
층간 절연막(3915)이 형성되어 화소 전극(3914), 구동 TFT(3919), 및 커패시터(3920)의 단부를 덮도록 한다.
유기 화합물을 포함하는 층(3916) 및 대향 전극(3917)이 화소 전극(3914)과 층간 절연막(3915) 상에 형성된다. 발광 소자(3914)는 유기 화합물(3916)을 포함하는 층이 화소 전극(3914)과 대향 전극(3917) 사이에 샌드위치되는 영역에 형성된다.
커패시터의 제 2 전극의 일부가 될 반도체 층(3907) 및 n-채널 반도체층(3910)이 항상 제공될 필요는 없다. 즉, 커패시터에서, 전도층(3913)은 제 2 전극으로 동작할 수 있으며, 게이트 절연막은 제 1 전극(3904)과 전도층(3913) 사이에 샌드위치될 수 있다.
도 37a에서, 배선(3911)을 형성하기 전에 화소 전극(3814)을 형성하는 것에 의해, 도 7b에 도시된 바와 같이 화소 전극(3914)과 동일 재료로 형성된 제 2 전극(3912)과 제 1 전극(3904)이 게이트 절연막(3905)을 샌드위치하는 구조의 커패시터(3922)가 형성될 수 있다.
도 37a 및 37b에서 역으로 배열된 채널 에칭형 TFT가 도시되었으나; 채널 보호형 TFT가 또한 사용될 수 있다는 것은 말할 필요가 없다는 것이 주의된다. 채널 보호형 TFT를 사용하는 경우가 도 38a 및 38b를 참조하여 설명된다.
도 38a에 도시된 채널 보호형 TFT는 도 37a에 도시된 채널 에칭형 구동 TFT(3919)와 에칭을 위한 마스크로서 절연체(4025)가 반도체층(3906)의 채널이 형성되는 영역에 제공된다는 점에서 상이하다. 다른 공통 부분들은 동일 참조 번호들로 나타내었다.
유사하게, 도 38b에 도시된 채널 보호형 TFT는 도 37b에 도시된 채널 에칭형 구동 TFT(3919)와 에칭을 위한 마스크로서 절연체(4025)가 반도체층(3906)의 채널이 형성되는 영역에 제공된다는 점에서 상이하다. 다른 공통 부분들은 동일 참조 번호들로 나타내었다.
본 발명의 화소를 형성하는 TFT들의 반도체층들(채널 형성 영역, 소스 영역, 드레인 영역 등)을 위한 비정질 실리콘막을 사용하는 것에 의해 제조 비용이 감소될 수 있다.
본 발명의 화소 구조에 적용될 수 있는 TFT 및 커패시터의 구조들은 앞서 언급된 것들에 제한되지 않으며 다양한 구조들이 트랜지스터와 커패시터를 위하여 사용될 수 있다는 것에 주의한다.
TFT의 반도체층으로서 비정질 실리콘(a-Si:H)을 사용하는 경우가 본 실시예에서 예로서 설명되었으나; 본 발명은 이에 제한되지 않는다. 폴리실리콘(p-Si)이 또한 반도체 층으로 사용될 수 있다.
본 실시예는 실시예 모드들 1 내지 12와 실시예 1의 임의의 것과 자유롭게 조합하여 수행될 수 있다.
본 출원은 2005년 7월 27일 일본 특허청에 출원된 일본 특허 출원 일련 번호 2005-217957에 기초하며, 상기 건의 전체 콘텐츠는 본 명세서에 참조로 포함된다.
전체 화면의 평균 휘도가 낮고 높은 계조가 일부에서 디스플레이될 때, 일부의 피크 휘도(peak luminance)가 증가될 수 있으며, 높은 콘트라스트를 갖는 선명한 이미지 디스플레이를 수행할 수 있는 표시 장치가 제공될 수 있다.

Claims (33)

  1. 아날로그 비디오 신호를 디지털 비디오 신호로 변환하는 아날로그-디지털 변환 회로;
    상기 아날로그-디지털 변환 회로에 접속되어 프레임 주기의 평균 계조 레벨을 계산하는 평균 계조 계산 회로;
    평균 계조 레벨에 따라 중첩된 시간 계조 방법 또는 2진 코드 디지털 시간 계조 방법을 선택하는 계조 방법 선택기 회로; 및
    상기 평균 계조 레벨에 반비례하여 발광 소자의 한 쌍의 전극들 사이에 인가된 전압을 변화시키는 전위 제어 회로를 포함하고,
    계조 방법은 상기 평균 계조 레벨이 미리 결정된 값보다 낮게 됨에 따라 상기 중첩된 시간 계조 방법으로부터 상기 2진 코드 디지털 시간 계조 방법으로 변화되는, 표시 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 복수의 화소들을 포함하는 표시부로서, 상기 화소들 각각은 발광 소자, 상기 발광 소자로의 전류의 공급을 제어하는 구동용 박막 트랜지스터 및 스위칭용 박막 트랜지스터를 포함하는 것인, 상기 표시부;
    비디오 신호를 출력하는 신호선 구동 회로;
    상기 비디오 신호가 기록되는 화소를 선택하는 주사선 구동 회로;
    상기 전류를 상기 발광 소자에 공급하는 전원선;
    프레임 주기의 평균 계조 레벨을 계산하는 평균 계조 계산 회로;
    상기 평균 계조 레벨에 따라 중첩된 시간 계조 방법 또는 2진 코드 디지털 시간 계조 방법을 선택하는 계조 방법 선택기 회로; 및
    상기 평균 계조 레벨에 반비례하여 상기 발광 소자의 한 쌍의 전극들 사이에 인가된 전압을 변화시키는 전위 제어 회로를 포함하고,
    계조 방법은 상기 평균 계조 레벨이 미리 결정된 값보다 낮게 됨에 따라 상기 중첩된 시간 계조 방법으로부터 상기 2진 코드 디지털 시간 계조 방법으로 변화되는, 표시 장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제 1 항 또는 제 6 항에 있어서,
    상기 계조 방법은 상기 평균 계조 레벨이 미리 결정된 값보다 높게 될 때 상기 2진 코드 디지털 시간 계조 방법으로부터 상기 시간 계조 방법으로 변화되는, 표시 장치.
  18. 제 1 항 또는 제 6 항에 있어서,
    상기 전위 제어 회로는 상기 평균 계조 레벨이 미리 결정된 값보다 높게 될 때 상기 발광 소자의 상기 한 쌍의 전극들 사이에 인가된 상기 전압을 감소시키는, 표시 장치.
  19. 제 1 항 또는 제 6 항에 있어서,
    상기 전위 제어 회로는 상기 평균 계조 레벨이 미리결정된 값보다 낮게 될 때 상기 발광 소자의 상기 한 쌍의 전극들 사이에 인가된 상기 전압을 증가시키는, 표시 장치.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 표시 장치에 입력된 아날로그 비디오 신호를 디지털 비디오 신호로 변환하는 단계;
    프레임 주기의 평균 계조 레벨을 계산하는 단계;
    상기 평균 계조 레벨에 따라 중첩된 시간 계조 방법 또는 2진 코드 디지털 시간 계조 방법을 선택하는 단계; 및
    상기 평균 계조 레벨에 반비례하여 발광 소자의 한 쌍의 전극들 사이에 인가된 전압을 변화시키는 단계를 포함하고,
    평균 계조 방법은 상기 평균 계조 레벨이 미리 결정된 값보다 낮게 될 때 상기 중첩된 시간 계조 방법으로부터 상기 2진 코드 디지털 시간 계조 방법으로 변화되는, 표시 장치의 구동 방법.
  27. 삭제
  28. 제 26 항에 있어서,
    상기 계조 방법은 상기 평균 계조 레벨이 미리 결정된 값보다 높게 될 때 상기 2진 코드 디지털 시간 계조 방법으로부터 상기 중첩된 시간 계조 방법으로 변화되는, 표시 장치의 구동 방법.
  29. 제 26 항에 있어서,
    상기 평균 계조 레벨이 미리결정된 값보다 낮게 될 때 상기 발광 소자의 상기 한 쌍의 전극들 사이에 인가된 상기 전압이 증가되는, 표시 장치의 구동 방법.
  30. 제 26 항에 있어서,
    상기 평균 계조 레벨이 미리결정된 값보다 높게 될 때 상기 발광 소자의 상기 한 쌍의 전극들 사이에 인가된 상기 전압이 감소되는, 표시 장치의 구동 방법.
  31. 삭제
  32. 삭제
  33. 제 1 항 또는 제 6 항에 기술된 상기 표시 장치를 포함하는 전자 기기.
KR1020060070854A 2005-07-27 2006-07-27 표시 장치, 및 구동 방법과 이를 사용한 전자 기기 KR101384645B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005217957 2005-07-27
JPJP-P-2005-00217957 2005-07-27

Publications (2)

Publication Number Publication Date
KR20070014098A KR20070014098A (ko) 2007-01-31
KR101384645B1 true KR101384645B1 (ko) 2014-04-14

Family

ID=37674239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060070854A KR101384645B1 (ko) 2005-07-27 2006-07-27 표시 장치, 및 구동 방법과 이를 사용한 전자 기기

Country Status (4)

Country Link
US (2) US20070200803A1 (ko)
KR (1) KR101384645B1 (ko)
CN (1) CN1904989B (ko)
TW (1) TWI417844B (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005301095A (ja) * 2004-04-15 2005-10-27 Semiconductor Energy Lab Co Ltd 表示装置
GB0524400D0 (en) * 2005-11-30 2006-01-04 Microemissive Displays Ltd Temporary memory circuits
KR101218311B1 (ko) * 2006-03-31 2013-01-04 삼성디스플레이 주식회사 표시 기판과 이의 제조 방법, 이를 구비한 표시 장치 및구동 방법
KR100833758B1 (ko) * 2007-01-15 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 영상 보정 방법
KR100944408B1 (ko) * 2007-02-27 2010-02-25 한국과학기술원 유기발광다이오드 구동회로, 이를 포함하는 디스플레이장치 및 그 구동방법
KR101487548B1 (ko) * 2007-05-18 2015-01-29 소니 주식회사 표시 장치, 표시 장치의 제어 방법 및 컴퓨터 프로그램이 기록된 기록 매체
KR20080101700A (ko) * 2007-05-18 2008-11-21 소니 가부시끼 가이샤 표시 장치, 표시 장치의 구동 방법 및 컴퓨터 프로그램
KR101409539B1 (ko) * 2007-12-18 2014-07-03 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
KR20090117328A (ko) * 2008-05-09 2009-11-12 삼성전자주식회사 디스플레이장치 및 그 제어방법
US20110084992A1 (en) * 2008-05-23 2011-04-14 Pioneer Corporation Active matrix display apparatus
JP2010145664A (ja) * 2008-12-17 2010-07-01 Sony Corp 自発光型表示装置、半導体装置、電子機器及び電源線駆動方法
JP5339972B2 (ja) * 2009-03-10 2013-11-13 株式会社ジャパンディスプレイ 画像表示装置
KR20220116369A (ko) 2009-11-13 2022-08-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI482483B (zh) * 2009-12-03 2015-04-21 Univ Nat Yang Ming 一種具立體視覺之頭盔式視訊顯示裝置
CN102129827B (zh) * 2010-01-13 2013-03-06 明阳半导体股份有限公司 数字类比转换器、显示器的驱动装置及图像数据转换方法
JP5577719B2 (ja) * 2010-01-28 2014-08-27 ソニー株式会社 表示装置およびその駆動方法ならびに電子機器
WO2011105310A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI404040B (zh) * 2010-03-10 2013-08-01 Au Optronics Corp 畫素電路與其驅動方法以及所應用之顯示面板與顯示器
CN102812547B (zh) * 2010-03-19 2015-09-09 株式会社半导体能源研究所 半导体装置
US8896034B1 (en) 2010-08-11 2014-11-25 Sarda Technologies, Inc. Radio frequency and microwave devices and methods of use
US9236378B2 (en) 2010-08-11 2016-01-12 Sarda Technologies, Inc. Integrated switch devices
US8519916B2 (en) * 2010-08-11 2013-08-27 Sarda Technologies, Inc. Low interconnect resistance integrated switches
JP5639514B2 (ja) 2011-03-24 2014-12-10 株式会社東芝 表示装置
CN102376210B (zh) * 2011-11-18 2014-06-11 深圳市华星光电技术有限公司 平板显示装置及立体显示装置
JP5938742B2 (ja) * 2012-03-13 2016-06-22 株式会社Ｊｏｌｅｄ Ｅｌ表示装置
JP6056175B2 (ja) 2012-04-03 2017-01-11 セイコーエプソン株式会社 電気光学装置及び電子機器
CN104781870B (zh) * 2012-11-01 2018-04-03 Imec 非营利协会 有源矩阵显示器的数字驱动
KR102047083B1 (ko) * 2013-05-29 2019-11-21 삼성디스플레이 주식회사 표시 장치 및 그 제어 방법
KR102360222B1 (ko) * 2015-06-16 2022-02-10 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
US9774322B1 (en) 2016-06-22 2017-09-26 Sarda Technologies, Inc. Gate driver for depletion-mode transistors
JP2019168501A (ja) * 2018-03-22 2019-10-03 キヤノン株式会社 表示制御装置および表示制御方法
JP7144976B2 (ja) * 2018-06-07 2022-09-30 シャープ株式会社 制御装置、プログラム、電子機器および制御方法
US10802585B2 (en) 2018-07-12 2020-10-13 Apple Inc. Electronic devices with display operation based on eye activity
CN108877660B (zh) * 2018-08-06 2020-11-27 京东方科技集团股份有限公司 一种驱动电路、显示装置和显示装置的驱动方法
CN109064966B (zh) * 2018-10-31 2021-08-27 武汉天马微电子有限公司 一种显示面板的驱动方法及驱动芯片、显示装置
CN110249378B (zh) * 2018-11-30 2022-05-31 京东方科技集团股份有限公司 像素电路、驱动方法和显示设备
KR102612043B1 (ko) * 2019-06-05 2023-12-07 엘지디스플레이 주식회사 발광 표시 장치 및 그 구동 방법
CN112767874B (zh) 2019-11-01 2022-05-27 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003029688A (ja) * 2001-07-11 2003-01-31 Pioneer Electronic Corp 表示パネルの駆動方法
KR20030073581A (ko) * 2002-03-12 2003-09-19 삼성에스디아이 주식회사 전계 발광 표시 소자 및 그 구동시 화소 전압 왜곡을보상하는 방법
KR20040057795A (ko) * 2002-12-26 2004-07-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
JP2004252216A (ja) * 2003-02-20 2004-09-09 Hitachi Ltd 自発光型表示装置とその駆動方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222512B1 (en) * 1994-02-08 2001-04-24 Fujitsu Limited Intraframe time-division multiplexing type display device and a method of displaying gray-scales in an intraframe time-division multiplexing type display device
US5606437A (en) * 1995-03-31 1997-02-25 Rockwell International Direct drive split pixel structure for active matrix liquid crystal displays
JP3322809B2 (ja) * 1995-10-24 2002-09-09 富士通株式会社 ディスプレイ駆動方法及び装置
JP3328134B2 (ja) * 1996-05-23 2002-09-24 富士通株式会社 フレーム内時分割型中間調表示方法及びフレーム内時分割型表示装置
JP2900997B2 (ja) * 1996-11-06 1999-06-02 富士通株式会社 表示ユニットの消費電力制御のための方法と装置、それを備えた表示システム及びそれを実現するプログラムを格納した記憶媒体
JPH10307561A (ja) * 1997-05-08 1998-11-17 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法
JP2994630B2 (ja) * 1997-12-10 1999-12-27 松下電器産業株式会社 明るさによるサブフィールド数調整可能な表示装置
JP2994631B2 (ja) * 1997-12-10 1999-12-27 松下電器産業株式会社 Ｐｄｐ表示の駆動パルス制御装置
JP3585369B2 (ja) * 1998-04-22 2004-11-04 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP2000322025A (ja) * 1999-05-14 2000-11-24 Nec Corp プラズマディスプレイ装置
KR100861756B1 (ko) * 1999-07-14 2008-10-06 소니 가부시끼 가이샤 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법
JP3730057B2 (ja) * 1999-07-26 2005-12-21 シャープ株式会社 画像処理装置、および、それを用いた画像形成装置、並びに、そのプログラムが記録された記録媒体
CN1358297A (zh) * 2000-01-14 2002-07-10 松下电器产业株式会社 有源矩阵型显示装置及其驱动方法
JP2003114646A (ja) * 2001-08-03 2003-04-18 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法。
JP2005032704A (ja) * 2003-06-18 2005-02-03 Sharp Corp 表示素子および表示装置
US7486269B2 (en) * 2003-07-09 2009-02-03 Samsung Electronics Co., Ltd. Shift register, scan driving circuit and display apparatus having the same
KR100599746B1 (ko) * 2003-10-16 2006-07-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 계조 표현방법
KR20050075216A (ko) * 2004-01-16 2005-07-20 엘지전자 주식회사 플라즈마 표시 패널에서의 로드 이펙트 상쇄 장치
JP2005292804A (ja) * 2004-03-10 2005-10-20 Canon Inc 制御装置及び画像表示装置
US20060044227A1 (en) * 2004-06-18 2006-03-02 Eastman Kodak Company Selecting adjustment for OLED drive voltage
EP1720148A3 (en) * 2005-05-02 2007-09-05 Semiconductor Energy Laboratory Co., Ltd. Display device and gray scale driving method with subframes thereof
US7966095B2 (en) * 2005-11-15 2011-06-21 Chen-Te Huang Computer-aided color paint formula adjusting system and method thereof
US8330492B2 (en) * 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
TW202420570A (zh) * 2006-09-29 2024-05-16 日商半導體能源研究所股份有限公司 半導體裝置
TWI453711B (zh) * 2007-03-21 2014-09-21 Semiconductor Energy Lab 顯示裝置
US9634640B2 (en) * 2013-05-06 2017-04-25 Qualcomm Incorporated Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003029688A (ja) * 2001-07-11 2003-01-31 Pioneer Electronic Corp 表示パネルの駆動方法
KR20030073581A (ko) * 2002-03-12 2003-09-19 삼성에스디아이 주식회사 전계 발광 표시 소자 및 그 구동시 화소 전압 왜곡을보상하는 방법
KR20040057795A (ko) * 2002-12-26 2004-07-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
JP2004252216A (ja) * 2003-02-20 2004-09-09 Hitachi Ltd 自発光型表示装置とその駆動方法

Also Published As

Publication number Publication date
US20150187253A1 (en) 2015-07-02
US20070200803A1 (en) 2007-08-30
CN1904989A (zh) 2007-01-31
TW200709161A (en) 2007-03-01
KR20070014098A (ko) 2007-01-31
CN1904989B (zh) 2012-10-10
TWI417844B (zh) 2013-12-01

Similar Documents

Publication Publication Date Title
KR101384645B1 (ko) 표시 장치, 및 구동 방법과 이를 사용한 전자 기기
US10319298B2 (en) Display device
TWI476745B (zh) 顯示裝置、顯示裝置的驅動方法、以及電子設備
JP5509285B2 (ja) 表示装置、表示モジュール及び電子機器
US9047822B2 (en) Display device where supply of clock signal to driver circuit is controlled
JP5608781B2 (ja) 表示装置
JP5531032B2 (ja) 表示装置の駆動方法
KR20060120510A (ko) 능동 매트릭스 디스플레이 장치，이를 구동시키기 위한방법 및 전자장치
JP4999390B2 (ja) 表示装置
JP5352047B2 (ja) 表示装置及び電子機器
JP2007086762A (ja) 表示装置及びその駆動方法
JP2006227603A (ja) 半導体装置、表示装置及び電子機器
JP2008009392A (ja) 表示装置及び表示装置の駆動方法、並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 4