CN110249378B - 像素电路、驱动方法和显示设备 - Google Patents

像素电路、驱动方法和显示设备 Download PDF

Info

Publication number
CN110249378B
CN110249378B CN201880002280.6A CN201880002280A CN110249378B CN 110249378 B CN110249378 B CN 110249378B CN 201880002280 A CN201880002280 A CN 201880002280A CN 110249378 B CN110249378 B CN 110249378B
Authority
CN
China
Prior art keywords
electrode coupled
node
transistor
voltage
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880002280.6A
Other languages
English (en)
Other versions
CN110249378A (zh
Inventor
玄明花
岳晗
陈小川
丛宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN110249378A publication Critical patent/CN110249378A/zh
Application granted granted Critical
Publication of CN110249378B publication Critical patent/CN110249378B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Abstract

本申请公开一种用于发光二极管显示面板的像素电路(100)。所述像素电路(100)包括重置子电路(11)，其被配置成初始化一些节点的电压电平。此外，像素电路(100)包括数据输入和补偿子电路(13)，其被配置成加载数据信号(Vdata)并调节所述节点的电压电平，以确定流过驱动子电路的驱动电流(Id)。所述像素电路还包括电压控制子电路(14)，其用于控制开关子电路(15)以确定是否有驱动电流(Id)流过。此外，所述像素电路(100)包括发光控制子电路(16)，其被配置成控制一个扫描中的部分时间跨度，以使驱动电流(Id)通到发光二极管(LED)以驱动发光。一个扫描是显示一帧图像的一个周期时间中的多个不同扫描之一。

Description

像素电路、驱动方法和显示设备
技术领域
本发明涉及显示技术，更具体地，涉及像素电路、驱动方法和显示设备。
背景技术
基于微发光二极管(μLED)的氮化镓材料具有低驱动电压和长工作寿命的优点。其已经逐渐用于消费品终端中的应用的显示面板。虽然大多数显示面板优选在玻璃基板上制作，但基于μLED的显示面板仍未具体地在其像素电路设计和驱动方法方面得以良好发展。
期望提供基于玻璃基板的μLED显示面板的改善的像素电路和对应的驱动方法。
发明内容
在一个方面中，本公开提供一种用于发光二极管显示面板的像素电路。像素电路包括电压控制子电路，其被配置成在栅极控制信号的控制下，基于发光驱动信号设置第三节点的电压电平。此外，像素电路包括像素子电路，其分别耦接到第一电压电源和数据线以生成驱动电流，该驱动电流从第一电压电源沿着路径经由第一端流到第二端，通过所述第三节点处的电压电平开启从所述第一电压电源通向所述第一端的所述路径。此外，像素电路包括发光控制子电路，其被配置成设置在用于显示一帧图像的每个周期的多次扫描中的每次扫描中在发光控制信号的控制下使驱动电流从所述第二端通到发光二极管的时间跨度。
可选地，像素子电路包括重置子电路，其耦接到第一电压电源和第二电压电源，以在重置信号的控制下，初始化第一节点、第二节点和第三节点处的电压电平。像素子电路还包括数据输入补偿子电路，其耦接到第一节点和第二节点，以在多次扫描中的每次扫描中提供的栅极驱动信号的控制下，基于从数据线接收到的数据信号设置第二节点处的电压电平，并基于第二节点处的电压电平调节第一节点处的电压电平。此外，像素子电路包括开关子电路，其耦接到第一电压电源和第一端。开关子电路被配置成在第三节点处的电压电平的控制下导通或断开，以打开路径，以将第一电压电源耦接到第一端。此外，像素子电路包括驱动子电路，其耦接在第一端和第二端之间且被配置成在第一节点处的电压电平的控制下，确定从第一端到第二端的驱动电流。
可选地，像素子电路还包括耦接在第一节点和第二节点之间的存储子电路。存储子电路包括存储电容器，其具有耦接到第一节点的第一电极和耦接到第二节点的第二电极。
可选地，驱动子电路包括驱动晶体管，其具有为第一端的源电极，耦接到第一节点的栅电极和为第二端的漏电极。
可选地，重置子电路包括第一晶体管，其具有耦接到第一节点的源电极，耦接到重置端以在多次扫描中的每次扫描的重置时间段中接收重置信号的栅电极和耦接到第二电压电源的漏电极。重置子电路还包括第五晶体管，其具有耦接到第一电压电源的源电极，耦接到重置端的栅电极和耦接到第二节点的漏电极。重置子电路还包括第十晶体管，其具有耦接到第三节点的源电极，耦接到重置端的栅电极和耦接到第二电压电源的漏电极。
可选地，数据输入补偿子电路包括第二晶体管，其具有耦接到第一节点的源电极，耦接到第一扫描线以在多次扫描中的每次扫描的数据输入补偿时间段中接收栅极驱动信号的栅电极和耦接到第二端的漏电极。数据输入补偿子电路还包括第四晶体管，其具有耦接到第二节点的源电极，耦接到第一扫描线的栅电极和耦接到数据线的漏电极，数据线至少在数据输入补偿时间段中提供有数据信号。第二晶体管被配置成将第一节点处的电压电平设置为等于驱动子电路的漏电极处的电压电平。第四晶体管被配置成将第二节点处的电压电平变为在数据输入补偿时间段中接收到的数据信号的电压电平。
可选地，电压控制子电路包括第九晶体管，其具有耦接到第二扫描线以在多次扫描中的每次扫描的发光电压设置时间段中接收栅极控制信号的栅电极，耦接到发光驱动端以接收发光驱动信号的源电极和耦接到第三节点的漏电极。第九晶体管被配置成在发光电压设置时间段期间将发光驱动信号的电压电平写入第三节点。
可选地，开关子电路包括第八晶体管，其具有耦接到第一电压电源的源电极，耦接到第三节点的栅电极和耦接到第一端的漏电极。第八晶体管被配置成在发光电压设置时间段期间在第三节点处于从发光驱动信号传递的导通电压电平时将驱动晶体管的源电极耦接到第一电压电源，或在第三节点处于从发光驱动信号传递的断开电压电平时将驱动晶体管的源电极与第一电压电源断开。
可选地，像素子电路还包括电容器，其耦接在第三节点和第一电压电源之间，电容器被配置成至少在多次扫描中的每次扫描的在发光电压设置时间段之后的发光时间段中稳定第三节点处的电压电平。
可选地，发光控制子电路包括第七晶体管，其具有耦接到驱动子电路的第二端的源电极，耦接到第三扫描线以在多次扫描中的每次扫描的发光时间段中接收发光控制信号的栅电极和耦接到发光二极管的阳极的漏电极。第七晶体管被配置成在由所述发光控制子电路基于所述发光控制信号设置的所述时间跨度的发光时间段期间使所述驱动电流从所述驱动晶体管的漏电极流至所述发光二极管。
可选地，发光控制子电路还包括第六晶体管，其具有耦接到第一电压电源的源电极，耦接到第三扫描线的栅电极和耦接到第二节点的漏电极。第六晶体管被配置成将第二节点处的电压电平改变到来自第一电压电源的固定电压，使得第一节点处的电压电平改变以用于在多次扫描中的每次扫描的发光时间段期间确定驱动电流。
可选地，在显示一帧图像的一个周期中的多次扫描包括N次扫描，N为大于1的整数。N次扫描中的每次扫描顺序地包括重置时间段、数据输入补偿时间段、发光电压设置时间段和发光时间段。相应的N次扫描中的N个不同的发光时间段具有N个不同的时间跨度，其每个从二进乘法序列的一个时间单位到2N-1个时间单位顺序排列。N次扫描的所有发光时间段的N个不同的时间跨度的和不大于显示一帧图像的一个周期。
可选地，像素子电路包括驱动晶体管，其具有耦接到第一端的源电极，耦接到第一节点的栅电极和耦接到第二端的漏电极和存储电容器，其具有耦接到第一节点的第一电极和耦接到第二节点的第二电极。像素子电路还包括第一晶体管，其具有耦接到第一节点的源电极，耦接到重置端以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的重置时间段中接收重置信号的栅电极和耦接到第二电压电源的漏电极。此外，像素子电路包括第二晶体管，其具有耦接到第一节点的源电极，耦接到第一扫描线以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的数据输入补偿时间段中接收栅极驱动信号的栅电极和耦接到第二端的漏电极。像素子电路还包括第四晶体管，其具有耦接到第二节点的源电极，耦接到第一扫描线的栅电极和耦接到数据线的漏电极，数据线至少在数据输入补偿时间段中提供有数据信号。像素子电路还包括第五晶体管，其具有耦接到设置有固定高压的第一电压电源的源电极，耦接到重置端的栅电极和耦接到第二节点的漏电极。此外，像素子电路包括第八晶体管，其具有耦接到第一电压电源的源电极，耦接到第三节点的栅电极和耦接到第一端的漏电极。此外，像素子电路包括第十晶体管，其具有耦接到第三节点的源电极，耦接到重置端的栅电极和耦接到设置有固定初始化电压的第二电压电源的漏电极。
可选地，电压控制子电路包括第九晶体管，其具有耦接到第二扫描线以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的发光电压设置时间段中接收栅极控制信号的栅电极，耦接到发光驱动端以接收发光驱动信号的源电极和耦接到第三节点的漏电极。
可选地，发光控制子电路包括第六晶体管，其具有耦接到第一电压电源的源电极，耦接到第三扫描线以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的发光时间段中接收发光控制信号的栅电极和耦接到第二节点的漏电极。发光控制子电路还包括第七晶体管，其具有耦接到驱动晶体管的漏电极的源电极，耦接到第三扫描线的栅电极和耦接到发光二极管的阳极的漏电极。可选地，这里的每个晶体管是P型晶体管。
可选地，像素子电路包括驱动晶体管，其具有耦接到第一端的漏电极，耦接到第一节点的栅电极和耦接到第二节点的源电极，第二节点还是第二端。像素子电路还包括第一存储电容器，其具有耦接到第一节点的第一电极和耦接到第二节点的第二电极。像素子电路还包括第一晶体管，其具有耦接到第一节点的漏电极，耦接到重置端以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的重置时间段中接收重置信号的栅电极和耦接到第二电压电源的源电极。此外，像素子电路包括第四晶体管，其具有耦接到第二节点的漏电极，耦接到第一扫描线的栅电极和耦接到数据线的源电极，数据线至少在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的数据输入补偿时间段中提供有数据信号。像素子电路还包括第六晶体管，其具有耦接到第三电压电源的漏电极，耦接到重置端以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的重置时间段中接收重置信号的栅电极和耦接到第三节点的源电极。此外，像素子电路包括第七晶体管，其具有耦接到第一电压电源的漏电极，耦接到第三节点的栅电极和耦接到第一端的源电极。此外，像素子电路包括第二存储电容器，其具有耦接到第一端的第一电极和耦接到第一节点的第二电极；和第三存储电容器，其具有耦接到第一电压电源的第一电极和耦接到第三节点的第二电极。发光控制子电路包括第二晶体管，其具有耦接到第二节点的漏电极，耦接到第三扫描线以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的发光时间段中接收发光控制信号的栅电极和耦接到发光二极管的源电极。电压控制子电路包括第五晶体管，其具有耦接到发光驱动端以接收发光驱动信号的漏电极，耦接到第二扫描线以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的发光电压设置时间段中接收栅极控制信号的栅电极和耦接到第三节点的源电极。这里的每个晶体管是N型晶体管。
在另一方面中，本公开提供一种显示设备，其包括具有多个像素的显示面板。多个像素中的每个包括发光二极管，发光二极管由本文所述的像素电路驱动以在用于显示一帧图像的每个周期的多次扫描中发光。
可选地，显示设备还包括：第一扫描线；第二扫描线；第三扫描线；数据线；第一电压电源和第二电压电源。像素电路包括驱动晶体管，其具有耦接到第一端的源电极，耦接到第一节点的栅电极和耦接到第二端的漏电极。像素电路还包括存储电容器，其具有耦接到第一节点的第一电极和耦接到第二节点的第二电极。像素电路还包括第一晶体管，其具有耦接到第一节点的源电极，耦接到重置端以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的重置时间段中接收重置信号的栅电极和耦接到第二电压电源的漏电极。此外，像素电路包括第二晶体管，其具有耦接到第一节点的源电极，耦接到第一扫描线以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的数据输入补偿时间段中接收栅极驱动信号的栅电极和耦接到第二端的漏电极。像素电路还包括第四晶体管，其具有耦接到第二节点的源电极，耦接到第一扫描线的栅电极和耦接到数据线的漏电极，数据线至少在数据输入补偿时间段中提供有数据信号。此外，像素电路包括第五晶体管，其具有耦接到设置有固定高压的第一电压电源的源电极，耦接到重置端的栅电极和耦接到第二节点的漏电极。像素电路还包括第六晶体管，其具有耦接到第一电压电源的源电极，耦接到第三扫描线以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的发光时间段中接收发光控制信号的栅电极和耦接到第二节点的漏电极。像素电路还包括第七晶体管，其具有耦接到驱动晶体管的漏电极的源电极，耦接到第三扫描线的栅电极和耦接到发光二极管的阳极的漏电极。此外，像素电路包括第八晶体管，其具有耦接到第一电压电源的源电极，耦接到第三节点的栅电极和耦接到第一端的漏电极。像素电路还包括第九晶体管，其具有耦接到第二扫描线以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的发光电压设置时间段中接收栅极控制信号的栅电极，耦接到发光驱动端以接收发光驱动信号的源电极和耦接到第三节点的漏电极。此外，像素电路包括第十晶体管，其具有耦接到第三节点的源电极，耦接到重置端的栅电极和耦接到设置有固定初始化电压的第二电压电源的漏电极。这里的每个晶体管是P型晶体管。
可选地，像素电路还包括电容器，其耦接在第三节点和第一电压电源之间，以在第九晶体管和第十晶体管断开时稳定第三节点处的电压电平。
可选地，显示设备还包括：第一扫描线；第二扫描线；第三扫描线；数据线；第一电压电源；第二电压电源；第三电压电源。像素电路包括驱动晶体管，其具有耦接到第一端的漏电极，耦接到第一节点的栅电极和耦接到第二节点的源电极，第二节点还是第二端。像素电路还包括第一存储电容器，其具有耦接到第一节点的第一电极和耦接到第二节点的第二电极。像素电路还包括第一晶体管，其具有耦接到第一节点的漏电极，耦接到重置端以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的重置时间段中接收重置信号的栅电极和耦接到第二电压电源的源电极。此外，像素电路包括第二晶体管，其具有耦接到第二节点的漏电极，耦接到第三扫描线以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的发光时间段中接收发光控制信号的栅电极和耦接到发光二极管的源电极。像素电路还包括第四晶体管，其具有耦接到第二节点的漏电极，耦接到第一扫描线的栅电极和耦接到数据线的源电极，数据线至少在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的数据输入补偿时间段中提供有数据信号。此外，像素电路包括第五晶体管，其具有耦接到发光驱动端以接收发光驱动信号的漏电极，耦接到第二扫描线以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的发光电压设置时间段中接收栅极控制信号的栅电极和耦接到第三节点的源电极。像素电路还包括第六晶体管，其具有耦接到第三电压电源的漏电极，耦接到重置端以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的重置时间段中接收重置信号的栅电极和耦接到第三节点的源电极。此外，像素电路包括第七晶体管，其具有耦接到第一电压电源的漏电极，耦接到第三节点的栅电极和耦接到第一端的源电极。像素电路还包括第二存储电容器，其具有耦接到第一端的第一电极和耦接到第一节点的第二电极；和第三存储电容器，其具有耦接到第一电压电源的第一电极和耦接到第三节点的第二电极。这里的每个晶体管是N型晶体管。
在又一方面中，本公开提供一种用于发光二极管显示面板中的上述像素电路的驱动方法。方法包括将栅极控制信号施加至第二扫描线以控制发光驱动信号，所述发光驱动信号被加载以设置第三节点处的电压，该电压用于确定从第一电压电源通向第一端的路径是否开启。此外，方法包括将栅极驱动信号施加至第一扫描线以控制数据信号，该数据信号从数据线加载来设置第一节点的电压电平，以确定从所述第一端流到第二端的驱动电流。此外，方法包括将发光控制信号施加至第三扫描线以控制在所述一个周期中的多次扫描的每次扫描中的部分时间跨度，以使所述驱动电流从所述第二端流至发光二极管，以驱动所述发光二极管仅在每次扫描中的所述部分时间跨度中发光。多次扫描中的不同扫描构成不同的部分时间跨度，其排列成量化在一个周期中累计的像素亮度。
可选地，该方法还包括在将栅极驱动信号施加至所述第一扫描线以将直接来自所述数据线的所述数据信号加载到所述第二节点以调节所述控制端处的电压电平和将所述第一节点耦接到所述第二端之前，在所述多次扫描的每次扫描的重置时间段中，重置第一节点、第二节点和第三节点处的电压电平以初始化直接通过所述第一节点的所述控制端处的电压电平和间接通过所述第三节点的所述第一端的电压电平。
可选地，施加发光控制信号的步骤包括在每个扫描的数据输入补偿时间段之后的发光电压设置时间段中，供应导通电压以将在导通电压或断开电压下的发光驱动信号加载到第三节点。导通电压下的发光驱动信号确定路径针对流到第二端的驱动电流是开启的，或断开电压下的发光驱动信号确定驱动电流为零。
附图说明
以下附图仅是用于示出根据各种公开的实施例的的示例且不旨在限制本发明的范围。
图1是根据本公开的一些实施例的发光二极管显示面板的像素电路的框图。
图2是根据本公开的实施例的发光二极管显示面板的像素电路的框图。
图3是根据本公开的实施例的像素电路的示例性电路图。
图4是根据本公开的实施例的用于驱动图3的像素电路的若干控制信号在用于显示一帧像素图像的一个周期的每次扫描中的时序波形。
图5是根据本公开的实施例的在用于显示一帧像素图像的每个周期中的多次扫描中施加发光控制信号的时序图。
图6是根据本公开的另一实施例的像素电路的示例性电路图。
图7是根据本公开的具体实施例的用于驱动图6的像素电路的若干控制信号在用于显示一帧像素图像的一个周期中的三次扫描中的每次扫描中的时序波形。
具体实施方式
现在将参考以下实施例更具体地描述本公开。注意，以下有关一些实施例的描述仅仅用于说明和描述。其不旨在是详尽的或限于所公开的精确形式。
基于玻璃基板的微发光二极管(μLED)显示面板需要在其像素电路设计和驱动方法方面的许多改进。因此，本公开尤其提供用于基于玻璃基板的μLED显示面板的像素电路、显示面板和具有该显示面板的显示设备及其驱动方法，其基本克服了由于相关技术的限制和缺点导致的一个或多个问题。
在一个方面中，本公开提供用于在发光二极管(LED)显示面板中实施的每个像素的像素电路。可选地，LED是基于氮化镓材料的微LED(μLED)，尽管本文提供的像素电路不限制LED类型。可选地，显示面板在玻璃基板上开展。具体地，由于在显示面板中的多个像素之一中建立，像素电路也在玻璃基板上制造，尽管本文公开的电路本身不限制制造像素电路中的每个组件以及由像素电路驱动的发光二极管的基板的材料类型。
图1是根据本公开的一些实施例的发光二极管显示面板的像素电路的框图。参考图1，像素电路100包括像素子电路10，其至少耦接到第一电压电源(1st_V)、第二电压电源(2nd_V)、第一扫描线和数据线。像素电路100还包括电压控制子电路14，其耦接到像素子电路10且还耦接到第二扫描线和发光驱动端(ED)。此外，像素电路100包括发光控制子电路16，其耦接到像素子电路10且还耦接到第三扫描线和发光器件(LED)。在实施例中，电压控制子电路14被配置成在从第二扫描线接收到的栅极控制信号的控制下，基于从发光驱动端ED接收到的发光驱动信号设置第三节点(耦接到像素子电路10，但在图1中未示出)的电压电平。在实施例中，像素子电路10分别耦接到第一电压电源(1st_V)以接收第一电压(通常为电源电压VDD)且耦接到数据线以接收涉及图像数据的数据信号。像素子电路10被配置成基于数据信号生成驱动电流，并创建用于驱动电流的路径，驱动电流从第一电压电源沿着该路径经由第一端流到第二端。在实施例中，路径通过在第三节点处设置的电压电平从第一电压电源流向第一端。在实施例中，发光控制子电路16被配置成在来自第三扫描线的发光控制信号的控制下，设置使驱动电流从第二端到达发光二极管(LED)的时间跨度。像素电路被配置成在一帧帧图像的多个周期中操作。且具体地，每个周期包括多次扫描，在每次扫描中，像素电路被驱动以在由发光控制子电路16确定的对应的不同时间跨度中产生驱动电流以驱动LED以不同像素亮度发光。
图2是根据本公开的实施例的发光二极管显示面板的像素电路的框图。参考图2，像素电路100包括重置子电路11、存储子电路12、数据输入补偿子电路13、电压控制子电路14、开关子电路15、发光控制子电路16和驱动子电路17。这些子电路主要通过三个节点(第一节点N1、第二节点N2和第三节点N3)和两个端子(第一端子S、第二端子D)彼此内部耦接，以及外部耦接到几个电源线(包括第一电压线(1st_V)、第二电压线(2nd_V)和第三电压线(3rd_V))。可选地，第一电压线是电路的电源VDD。可选地，第三电压线(3rd_V)是地或设置为低电压VSS。可选地，第二电压线(2nd_V)提供有参考电压。进一步的，一些子电路被配置成接收若干控制信号，包括经由重置端Reset的重置信号、来自数据线的数据信号、来自第一扫描线的栅极驱动信号、来自第二扫描线的栅极控制信号、来自第三扫描线的发光控制信号和来自发光驱动端ED的发光驱动信号。此外，像素电路100经由发光控制子电路16耦接到发光二极管(LED)的阳极，其中，LED具有耦接到第三电压线(3rd_V)或接地的阴极。可选地，LED是微LED。
在一些实施例中，驱动子电路17被配置成在控制端G的电压电平的控制下确定从其第一端S到其第二端D的驱动电流，控制端G耦接到第一节点N1以控制生成从第一端S到第二端D的驱动电流。第一端S耦接到开关子电路15。第二端D耦接到数据输入补偿子电路13和发光控制子电路16。控制端G分别耦接到存储子电路12、重置子电路11和数据输入补偿子电路13。
参考图2，重置子电路11耦接到第一电压线(1st_V)和第二电压线(2nd_V)，且被配置成在从重置端Reset接收到的重置信号的控制下，初始化第一节点N1、第二节点N2和第三节点N3处的电压电平。可选地，重置端Reset耦接到与显示面板的外围操作系统相关的控制器，其提供时钟信号、所有控制信号和用于第一电压线1st_V和第二电压线2nd_V的多个电压电源。可选地，控制信号(至少包括来自第一扫描线Gate的栅极驱动信号、来自第二扫描线EG的栅极控制信号、来自第三扫描线EM的发光控制信号)在用于显示一帧帧图像的每个周期中重复提供。可选地，每个周期被进一步分成多次扫描。多次扫描的每次扫描可包括不同操作时间段，其中，可不同地提供控制信号以对像素电路100执行相应控制操作。从一次扫描到下一次扫描，可部分但以相应操作时间段中的不同时间跨度重复控制信号。
参考图2，数据输入补偿子电路13耦接到第一节点N1和第二节点N2，以基于从数据线接收到的数据信号设置第二节点N2处的电压电平并基于第二节点N2处的电压电平调节第一节点N1处的电压电平。可选地，存储子电路12耦接在第一节点N1和第二节点N2之间，使得第一节点N1处的电压电平能够与第二节点N2处的电压电平相关。数据输入补偿子电路13由从第一扫描线Gate接收到的栅极驱动信号控制。第一扫描线还耦接到显示面板的外围操作系统。
进一步的，参考图2，电压控制子电路14被配置成在来自第二扫描线EG的栅极控制信号的控制下，基于从发光驱动端ED接收到的发光驱动信号确定第三节点N3处的电压电平。可选地，发光驱动端ED耦接到控制器且第二扫描线还耦接到显示面板的外围操作系统。
此外，开关子电路15耦接到第一电压线(1st_V)且被配置成在第三节点N3处的电压电平的控制下，打开从第一电压线1st_V到第一端S的路径。通过重置子电路11或通过电压控制子电路14在不同的操作时间段下确定第三节点N3处的电压电平。可选地，第三节点N3处的电压电平被确定为断开电压电平，其能够控制开关子电路15切断所述路径，使得第一端S浮置或驱动子电路17与第一电压线1st_V断开。可选地，第三节点N3处的电压电平被确定为导通电压电平，其能够控制开关子电路15打开路径，使得第一端S与第一电压线(1st_V)导通。可选地，第三节点N3还经由电容器C间接耦接到第一电压线(1st_V)，电容器C用于在第三节点N3与重置子电路11或电压控制子电路14断开之后稳定其电压电平。
此外，发光控制子电路16耦接到第二端D且可选地耦接到发光二极管(LED)的阳极。发光控制子电路16被配置成在从第三扫描线EM接收到的发光控制信号的控制下，控制使由驱动子电路17生成的驱动电流从第二端D流至发光二极管(LED)的阳极的时间跨度。可选地，该时间跨度是显示一帧图像的一个周期时间中的多次扫描中的一次扫描的发光时间段的持续时间。发光时间段是一次扫描的若干操作时间段中的仅一个。一个周期中的不同扫描具有不同发光时间段，这些不同发光时间段具有不同时间跨度。换句话说，发光时间段的时间跨度是通过发光控制子电路16所允许的从第二端D通到LED的驱动电流驱动LED发光的时长。在仅一个扫描中，使驱动电流通过的时长仅对一次扫描中的与由像素电路100驱动的LED相关的像素的部分亮度存在贡献。用于显示一帧像素图像的每个循环中的像素亮度然后应当是在相应多次扫描中的所有部分亮度的和。
图3是根据本公开的实施例的图2的像素电路的示例性电路图。参考图2和图3，像素电路100中的存储子电路12提供为存储电容器Cst，其具有耦接到第一节点N1的第一电极和耦接到第二节点N2的第二电极。像素电路100的驱动子电路17包括驱动晶体管T3，其具有耦接到第一端S的源电极，耦接到第一节点N1的栅电极(用作控制端G)和耦接到第二端D的漏电极。可选地，驱动晶体管T3是基于玻璃基板的薄膜MOS晶体管，其具有特征阈值电压Vth，其在像素之间可以是不同的。
参考图2和图3，像素电路100的重置子电路11包括第一晶体管T1，其具有耦接到第一节点N1的源电极，耦接到重置端Reset的栅电极和耦接到第二电压线2nd_V的漏电极。重置端Reset被配置成接收多次扫描中的每次扫描中的重置时间段中有效的重置信号以执行一个电压重置操作以将第一节点N1重置到供应到第二电压线(2nd_V)的电压电平。在此，第二电压线(2nd_V)供应有初始化电压Vinit。重置子电路11还包括第五晶体管T5，其具有耦接到第一电压线的源电极，耦接到重置端Reset的栅电极和耦接到第二节点N2的漏电极。在此，重置端Reset被配置成接收在相同重置时间段中有效的相同的重置信号以执行另一个电压重置操作以将第二节点N2重置到供应到第一电压线(1st_V)的电压电平。在此示例中，1st_V供应有固定高压VDD。此外，重置子电路11包括第十晶体管T10，其具有耦接到第三节点N3的源电极，耦接到重置端Reset的栅电极和还耦接到第二电压线2nd_V的漏电极。重置端Reset被配置成接收在相同重置时间段中有效的重置信号以执行另一个电压重置操作以将第三节点N3重置到供应到第二电压线2nd_V的电压电平，其是初始化电压Vinit。
参考图2和图3，像素电路100的数据输入补偿子电路13包括第二晶体管T2，其具有耦接到第一节点N1的源电极，耦接到第一扫描线Gate的栅电极和耦接到第二端D的漏电极。此外，数据输入补偿子电路13包括第四晶体管T4，其具有耦接到第二节点N2的源电极，耦接到第一扫描线Gate的栅电极和耦接到数据线以接收数据信号Vdata的漏电极。
在实施例中，第一扫描线Gate提供有在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的数据输入补偿时间段中有效的栅极驱动信号。可选地，数据输入补偿时间段是在每次扫描中紧接重置时间段的操作时间段。在相同数据输入补偿时间段中，数据线能够提供有数据信号Vdata使得在数据输入补偿时间段中有效的栅极驱动信号是导通电压电平，此时，第四晶体管T4导通以允许数据信号Vdata的电压电平被写到第二节点N2。换句话说，在相同扫描的重置时间段期间被初始化为电压电平VDD的第二节点N2处的电压电平在数据输入补偿时间段期间变为数据信号Vdata的电压电平。
在实施例中，在来自第一扫描线Gate的相同栅极驱动信号的控制下，第二晶体管T2被配置成将第一节点N1处的电压电平设置为等于驱动晶体管T3的漏电极D处的电压电平。在任何时候，由于经由存储电容器Cst的耦接，第一节点N1处的电压电平被关联到第二节点N2处的电压电平。第一节点N1还是驱动晶体管T3的栅电极G。与经由数据输入补偿子电路13的数据信号的加载相关联的驱动晶体管T3的栅电极和漏电极的这些电压电平设置被设计成将驱动晶体管T3设置为饱和状态。
再次参考图2和图3，电压控制子电路14包括第九晶体管T9，其具有耦接到第二扫描线EG的栅电极，耦接到发光驱动端ED的源电极和耦接到第三节点N3的漏电极。在实施例中，第二扫描线EG被配置成使得在多次扫描中的每次扫描的发光电压设置时间段中均有效的栅极控制信号。可选地，发光驱动端ED还供应有在相同的发光电压设置时间段中有效的栅极驱动信号。由于来自第二扫描线EG的有效的栅极控制信号被提供为导通电压电平，第九晶体管T9导通，使得发光驱动信号的电压电平能够被写到第三节点N3。可选地，发光电压设置时间段被设置为在每次扫描中在数据输入和补偿时间段之后。在相同扫描的重置时间段期间，第三节点N3处的电压电平初始被设置为初始电压Vinit。换句话说，在发光电压设置时间段期间，第三节点N3处的电压电平被配置成从初始电压Vinit改变到来自发光驱动端ED的发光驱动信号限定的电压电平。
在像素电路100中，开关子电路15包括第八晶体管T8，其具有耦接到第一电压线1st_V＝VDD的源电极，耦接到第三节点N3的栅电极和耦接到第一端S的漏电极，该漏电极是第三晶体管T3的源电极。在实施例中，开关子电路15的第八晶体管T8在发光电压设置时间段期间用来在来自发光驱动端ED的发光驱动信号的导通电压电平写入第三节点N3时将第一端S耦接到第一电压线VDD，或在来自发光驱动端ED的发光驱动信号的断开电压电平写入第三节点N3时将第一端S与第一电压线VDD断开。可选地，无论何时设置第三节点N3的电压电平(设置为导通电压电平或断开电压电平)，通过连接第三节点N3与第一电压线VDD的电容器C对其进行稳定，即使在每次扫描中第九晶体管T9在发光电压设置时间段之后断开。因此，开关子电路15最后由来自第二扫描线EG的栅极控制信号和来自发光驱动端ED的发光驱动信号控制以确定从第一电压线通向第一端的路径是否开启，以允许电流从高压源VDD流向地(VSS)。
参考图2和图3，像素电路100的发光控制子电路16包括第七晶体管T7，其具有耦接到第三扫描线EM的栅电极，耦接到第二端D的源电极和耦接到LED的阳极的漏电极。此外，发光控制子电路16还包括第六晶体管T6，其具有耦接到第一电压线VDD的源电极，耦接到第三扫描线EM的栅电极和耦接到第二节点N2的漏电极。
在实施例中，第二端D还是驱动晶体管T3的漏电极。第三扫描线EM被配置成接收在多次扫描的每次扫描的发光时间段中有效的发光控制信号。发光时间段是在相同扫描的发光电压设置时间段后的一个操作时间段。替代地，在来自第三扫描线EM的发光控制信号的控制下，在发光时间段期间，第六晶体管T6被配置成将第二节点N2处的电压电平改变到来自第一电压线1st_V的电压VDD。然后，第二节点N2处的电压电平的变化将经由存储电容器Cst耦接以导致第一节点N1处的电压电平的变化，即，驱动晶体管T3的栅电极G，其用于在每次扫描的发光时间段期间，确定驱动晶体管T3的饱和状态。驱动晶体管T3的饱和状态导致通过驱动晶体管T3的驱动电流与驱动晶体管的栅源电压和阈值电压之间的差成比例。
此外，发光控制子电路16被配置成使用通过来自第三扫描线EM的发光控制信号控制的第七晶体管T7确定将驱动电流从第二端D通到LED的阳极且通过LED流向耦接到第三电压线3rd_V＝VSS(其通常接地为0V)的其阴极的时间跨度，由此使LED发光。具体地，将驱动电流从第二端D通到LED的时间跨度等于来自第三扫描线EM的发光控制信号处于导通电压电平的脉冲长度，其仅是具有由驱动电流驱动的发光的发光时间段的时间跨度。可选地，不同扫描中的不同发光时间段能够具有不同时间跨度。在实施例中，驱动电流被像素电路100大体补偿为在发光时间段期间独立于驱动晶体管的阈值电压的固定值。
在实施例中，随着从第一电压线到第一端的路径断开或接通，基于第三节点N3处的电压电平，驱动电流被第八晶体管T8控制为ON或OFF，且驱动电流被第七晶体管T7控制为仅在来自第三扫描线EM的发光控制信号确定的每个扫描的发光时间段的时间跨度中从第二端流至LED。因此，一旦存在经由驱动晶体管T3流过LED的驱动电流，来自与显示面板中的目标像素相关联的LED的发光产生仅通过发光时间段的时间跨度的长度确定的部分像素亮度。换句话说，部分像素亮度能够被量化为零值(当在从第一电压线到第一端S的路径闭合时没有驱动电流流动时)或与多次扫描的每个发光时间段中的时间跨度成比例的值。因此，在用于显示一帧图像的一个周期中的全像素亮度能够通过对在多次扫描的所有发光时间段上积累的部分像素亮度的所有值求和得到。结果，像素电路100支持的全像素亮度能够被量化以基于在应用发光控制信号的多次扫描的每次扫描中通过LED产生的单独的部分像素亮度的各种组合限定不同的灰度级。
在实施例中，图3中的所有晶体管被设置为P型薄膜晶体管。对于每个P型晶体管，施加于其栅电极的低电压电平(如，VSS或在阈值电压Vth以下的电压)是导通电压电平以使每个P型晶体管的漏电极和源电极彼此导通。施加于其栅电极的高电压电平(如，电源电压VDD或在阈值电压Vth以上的电压)是断开电压电平以使漏电极和源电极断开。
在示例中，在显示一帧图像的一个周期中施加至少发光控制信号EM的多次扫描包括N次扫描。这里，N是大于1的整数。在与来自第三扫描线EM的发光控制信号相关联的每次扫描中，其他控制信号(包括重置信号Reset、来自第一扫描线Gate的栅极驱动信号、来自第二扫描线EG的栅极控制信号和来自发光驱动端ED的发光驱动信号)还被提供以操作像素电路100。图4是根据本公开的实施例的用于驱动像素电路的若干控制信号在一次扫描中的时序波形。参考图4，扫描被称为Pn，n选自1,2,3,4,…N。可选地，每次扫描顺序地包括重置时间段t1、数据输入和补偿时间段t2、发光电压设置时间段t3和发光时间段t4。
参考图3和图4，能够通过基于每次扫描中的各个时序波形施加这些控制信号来描述像素电路100的操作。可选地，N次扫描的N个不同发光时间段分别具有N个不同的时间跨度。N次扫描中的每次扫描从二进乘法序列的一个时间单位到2N-1个时间单位顺序排列。对于每次扫描，发光时间段t4仅是重置时间段t1、数据输入和补偿时间段t2和发光电压设置时间段t3之后的最后部分，虽然t1,t2或t3基本上短于t4。对于在一个周期时间中的不同扫描，t4不同。N次扫描的所有发光时间段的N个不同的时间跨度的和不大于用于显示一帧图像的一个周期。
对于每次扫描，在重置时间段t1中，处于导通电压电平的重置信号Reset供应给重置端，如图3和图4中所示。第一晶体管T1、第五晶体管T5和第十晶体管T10通过t1中的重置信号导通以分别将第一节点N1处的电压电平重置到Vinit、将第二节点N2处的电压电平重置到VDD和将第三节点N3处的电压电平重置到Vinit。可选地，Vinit能够是晶体管的导通电压电平。可选地，Vinit＝0V。
接着在图3和图4中所示，在数据输入和补偿时间段t2中，导通电压电平处的栅极驱动信号供应到第一扫描线，使得第二晶体管T2和第四晶体管T4导通。T4导通，使得第二节点N2处的电压变为Vdata。使第一节点N1处的电压电平等于驱动晶体管T3的漏电极D的电压电平。第三节点N3处的电压电平保持为Vinit，其将晶体管T8导通以使驱动晶体管T3的源电极S为VDD。从源电极S到漏电极D的充电效应将漏电极电压推向VDD+Vth(假设驱动晶体管是p型晶体管)，由此使第一节点N1处的电压电平也为VDD+Vth，这里，Vth是驱动晶体管的阈值电压。
接着，在发光电压设置时间段t3中，第二扫描线EG供应导通电压电平处的栅极控制信号以导通第九晶体管T9。在相同时间段t3，在示例中，发光驱动信号ED被提电源具有断开电压电平的发光驱动端。第九晶体管T9在t3期间导通以允许断开电压电平写入第三节点N3，使得第八晶体管断开，即，其中，驱动晶体管T3的源电极S与第一电压线VDD断开。在此情况下，没有驱动电流能够流过T3。在另一示例中，发光驱动信号ED被提电源具有导通电压电平的发光驱动端。然后，第九晶体管T9在t3期间导通以允许导通电压电平写入第三节点N3，使得第八晶体管T8导通，即，其中，T3的源电极S耦接到第一电压线VDD。在与连接在第一节点N1和第二节点N2之间的存储电容器Cst和连接在第三节点N3和第一电压线VDD之间的电容器C相关的电荷转换规则下，第二节点N2处的电压电平保持不变，第一节点N1也是。第三节点N3的电压电平在其变为浮置之后也不变。
参考图3和图4，在接下来的发光时间段t4中，第三扫描线EM供应导通电压电平(在每个扫描的那三个较早的时间段t1,t2和t3中，EM提供有断开电压电平)，使得第七晶体管T7导通。如果第三节点N3在t3期间被写为断开电压电平，则在t4中，其将保持为断开电压电平，使得第八晶体管T8断开以不具有流过第三晶体管T3的驱动电流。即使第七晶体管T7导通，也没有流到LED的电流且不发光。这导致暗像素图像，其中，灰度级为最低水平L0。如果第三节点N3在t3期间被写为导通电压电平，则在t4中，其将保持为导通电压电平，使得第八晶体管T8断开以允许驱动电流流过T3。在此情况下，驱动晶体管T3处于饱和状态，产生基本为固定值的驱动电流。在第七晶体管T7导通时，该驱动电流通到LED以引发来自LED的发光，产生部分像素亮度，这取决于发光时间段t4有多长时间。每当在每个扫描中的发光时间段t4期间第七晶体管T7由发光控制信号EM断开且在导通电压处的发光驱动信号ED在相同的扫描中的发光时间段t4前的发光电压设置时间段t3期间被写入第三节点N3。
此外，在接下来的发光时间段t4中，第三扫描线EM供应导通电压电平以导通第六晶体管T6，使得第二节点N2耦接到第一电压线VDD。因此，在t4中，第二节点N2从之前电平的Vdata变为VDD。在存储电容器Cst的电荷转换规则下，第一节点N1的电压电平从之前电平的VDD+Vth变为VDD+Vth+(VDD–Vdata)＝2VDD–Vdata+Vth。在相同的发光时间段t4下，如果第八晶体管T8导通，则驱动晶体管T3的源电极S的电压电平将为VDD。驱动晶体管T3的驱动电流能够在T3的饱和状态下通过以下公式获得，Id＝K(Vgs–Vth)2＝K(2VDD–Vdata+Vth–VDD–Vth)2＝K(VDD–Vdata)2，其中，K＝1/2CoxμW/L为常数。因此，驱动电流Id仅取决于供应到第一电压线VDD的电压VDD和数据信号Vdata但独立于驱动晶体管T3的阈值电压Vth。在第一电压线供应有固定电压VDD时，驱动电流Id仅由数据信号Vdata确定。
图5是根据本公开的实施例的在用于显示一帧帧像素图像的每个重复周期中的多次扫描中施加发光控制信号的时序图。参考图5，与在每个像素的LED的常规电流驱动方案下在显示一帧像素图像的一个周期中仅存在一个有效发光时间段不同，本公开在一个周期时间中提供多个有效发光时间段。每个有效发光时间段属于单独的扫描，其用来施加发光控制信号EM以控制用于将驱动电流流到LED的发光时间段的时间跨度。参考图5，在显示一帧图像的一个周期中，发光控制信号EM扫描四次，即，利用连续的四次扫描P1,P2,P3和P4。可选地，可在一个周期时间中提供N次扫描，其中，n＝1,2,3,4,…,N。
对于每次扫描Pn，发光控制信号提供有在发光时间段中的导通电压电平(如，图5中的低压)或在发光时间段之前的其他时间段中的断开电压电平(图5中的高压)。参考图4和图5，发光栅极信号EG和发光驱动信号ED以及发光控制信号EM还在N次扫描中被扫描。事实上，每次扫描Pn包括重置时间段t1、数据输入和补偿时间段t2、发光电压设置时间段t3和发光时间段t4。对于每次扫描Pn，在来自第三扫描线EM的发光控制信号提供有在发光时间段t4中的导通电压电平(图5)之前，Reset信号、来自第一扫描线Gate的栅极驱动信号和来自数据线的数据信号Vdata、来自第三扫描线EG的栅极控制信号和发光驱动信号ED也分别在重置时间段t1、数据输入和补偿时间段t2和发光电压设置时间段t3中被提供，如图4所示。
在实施例中，在每次栅极控制信号被扫描到第二扫描线EG时，基于为了获得当前扫描的某一部分像素亮度的要求，某一电压电平(高电压电平或低电压电平)处的发光驱动信号ED将被写入第三电极N3。如果在来自第二扫描线EG的栅极控制信号在P1,P2,P3和P4中被扫描四次时发光驱动信号ED被四次加载为高电压电平(如，断开电压)以断开从第一电压线到第一端的路径，则每次都不能生成驱动电流，导致在每次扫描中的且(在四次扫描上)累积地对应于最低像素灰度级L0的部分像素亮度的最低水平(零)。如果在来自第二扫描线EG的栅极控制信号在P1,P2,P3和P4中被扫描四次时发光驱动信号ED被四次加载为低电压电平(如，导通电压)以闭合从第一电压线到第一端的路径，则每次都能生成驱动电流(仅取决于数据信号)，导致来自LED的发光。发光具有取决于在相应扫描中的流过LED的驱动电流的时间跨度的部分像素亮度的某些值。如果在每个扫描中驱动电流是固定值，部分像素亮度仅取决于每次扫描的对应发光时间段的时间跨度的长度。因此，在四次扫描上累计的像素亮度导致最高像素灰度级。如果发光驱动信号ED在一个周期的一些扫描中被加载为导通电压电平而在相同周期的其它扫描中被加载为断开电压电平，则能够生成各种像素亮度以产生在最低灰度级L0和最高灰度级之间的不同灰度级。
在实施例中，在一个周期中的N次扫描被布置成使得相应的N次扫描的N个不同发光时间段具有N个不同时间跨度。在具体实施例中，N个不同时间跨度中的每个从二进乘法序列的一个时间单位到2N-1个时间单位顺序排列。换句话说，第一扫描包括第一发光时间段，其具有单位时间的时间跨度，如，P1。然后，第二扫描包括第二发光时间段，其具有等于2个单位时间的时间跨度，如，P2＝2P1。总之，P(n+1)＝2×Pn＝2n×P1。在这种用于在一个周期中的N次扫描的多个时间跨度的排列中，由固定驱动电流驱动的发光在N个时间跨度中被累计，产生在最低水平L0和最高水平L(2N-1)之间的2N个不同像素灰度级。
例如，如果发光控制信号EM在一个周期中被扫描三次，N＝3，其产生8个灰度级。可选地，如果发光控制信号EM在一个周期中被扫描四次，N＝4，包括16个像素灰度级。可选地，如果EM在一个周期中被扫描8次，N＝8，包括256个像素灰度级。
在替代实施例中，能够使用所有N型晶体管构造图1的像素电路以实现如下基本相同的功能：通过使用电压控制子电路和发光控制子电路分别控制驱动电流路径的ON/OFF状态以及各种时间跨度以传递像素子电路生成的驱动电流，从而生成多个灰度级。图6是根据本公开的另一实施例的像素电路的示例性电路图。参考图6，像素电路包括驱动晶体管T3，其具有耦接到第一端D的漏电极，耦接到第一节点N1的栅电极和耦接到第二节点N2第二端D的源电极，第二节点N2还耦接到第二端S。像素电路还包括第一存储电容器C1，其具有耦接到第一节点N1的第一电极和耦接到第二节点N2的第二电极。此外，像素电路包括第一晶体管T1，其具有耦接到第一节点N1的漏电极，耦接到重置端Reset以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的重置时间段中接收重置信号Reset的栅电极和耦接到第二电压供应以接收第一初始化电压Vinit1的源电极。像素电路还包括第二晶体管T2，其具有耦接到第二节点N2的漏电极，耦接到第三扫描线EM以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的发光时间段中接收发光控制信号的栅电极和耦接到发光二极管LED的源电极。此外，像素电路包括第四晶体管T4，其具有耦接到第二节点N2的漏电极，耦接到第一扫描线S1的栅电极和耦接到数据线Data的源电极，数据线Data至少在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的数据输入补偿时间段中设置有数据信号。像素电路还包括第五晶体管T5，其具有耦接到发光驱动端ED以接收发光驱动信号的漏电极，耦接到第二扫描线EG以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的发光电压设置时间段中接收栅极控制信号的栅电极和耦接到第三节点N3的源电极。但是，像素电路包括第六晶体管T6，其具有耦接到第三电压供应Vinit2的漏电极，耦接到重置端Reset2以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的重置时间段中接收重置信号Reset的栅电极和耦接到第三节点N3的源电极。此外，像素电路包括第七晶体管T7，其具有耦接到第一电压电源VDD的漏电极，耦接到第三节点N3的栅电极和耦接到第一端D的源电极。此外，像素电路包括第二存储电容器C2，其具有耦接到第一端D的第一电极和耦接到第一节点N1的第二电极；和第三存储电容器C3，其具有耦接到第一电压电源VDD的第一电极和耦接到第三节点N3的第二电极。可选地，本文中的每个晶体管是N型晶体管。对于每个N型晶体管，施加于其栅电极的低电压电平(如，VSS或低于阈值电压Vth的电压)是断开电压电平以使漏电极与N型晶体管的源电极断开。施加于其栅电极的高电压电平(如，电源电压VDD或高于阈值电压Vth的电压)是导通电压电平以将漏电极与其源电极连接。
图7是根据本公开的具体实施例的用于驱动图6的像素电路的若干控制信号在用于显示像素一帧图像的一个周期中的三次扫描中的每次扫描中的时序波形。参考图7，每个像素电路的驱动方案包括在用于显示一帧像素图像的一个周期中实施多个有效发光时间段。每个有效发光时间段属于单独的扫描以施加发光控制信号EM来控制用于将驱动电流从图6的像素电路的第二端流到发光器件(LED)的对应的发光时间段的时间跨度。参考图7中示出的示例，发光控制信号EM被扫描三次，即，在一个周期中利用连续的三次扫描。可选地，在一个周期中的每次扫描顺序地包括重置时间段t1、保留时间段t2、数据输入时间段t3、充电补偿时间段t4和发光时间段EM_tn(针对第一扫描，n＝1；针对第二扫描，n＝2…)。
参考图7，能够基于在每次扫描中的各个时序波形通过应用那些控制信号(发光控制信号EM、栅极驱动信号S1、重置信号S2、数据信号Data、栅极控制信号EG和发光驱动信号ED)来描述图6的像素电路的操作。对于每次扫描，发光时间段EM_tn仅是重置时间段t1、保留时间段t2、数据输入时间段t3和充电补偿时间段t4之后的最后部分，虽然t1,t2,t3或t4实质上短于EM_tn。对于在一个周期时间中的不同扫描，EM_tn被设置为不同的(即，EM_t1被设置为不同于EM_t2等)。三次扫描的三个发光时间段的三个对应的时间跨度的和不大于用于显示一帧图像的一个周期。
对于每个扫描，在重置时间段t1中，导通(高)电压电平处的重置信号S2被供应给重置端。第一晶体管T1和第六晶体管T6在重置时间段t1中由重置信号S2导通以分别将第一节点N1处的电压电平重置到Vinit1和将第三节点N3处的电压电平重置到Vinit2。在相同的时间段t1中，导通电压电平处的栅极驱动信号S1还被供应以导通第四晶体管T4以参考电压电平Vref设置第二节点N2处的电压电平。Vinit2能够被设置为断开电压电平，使得第七晶体管T7断开以将第三节点N3与第一电压线VDD断开。其他控制信号处于断开电压电平。
参考图7，在保留时间段t2中，栅极驱动信号S1保持在导通电压电平处，使得第四晶体管T4保持在ON状态，第二节点N2处的电压电平也保持在Vref。但是在重置信号S2降到低电压电平时第一晶体管T1断开以使第一节点N1在电压电平Vinit1处浮置，以及第六晶体管T6也断开以使第三节点N3在Vinit2处浮置。第一节点N1和第二节点N2之间的压差(Vref–Vinit1)被存储在第一存储电容器C1中。第七晶体管T7保持在OFF状态以使第一端D在0V处浮置。其他控制信号处于断开电压电平。在此时间段中不生成驱动电流。
参考图7，在数据输入时间段t3中，栅极驱动信号S1保持在导通电压电平处，且数据线现在提供有被写入第二节点N2的数据信号Dn。但第一节点N1保持在浮置状态。在与连接在第一节点N1和还作为驱动晶体管T3的源电极的第二节点N2之间的第一存储电容器C1相关的电荷转换定律下，第一节点N1处的电压电平变为Vinit1+Dn-Vref。如果Vinit1＝0V，第一存储电容器C1存储压差Dn–Vref。其他控制信号仍处于断开电压电平。在此时间段中不生成驱动电流。
在充电补偿时间段t4中，以断开电压电平提供栅极驱动信号S1以断开第四晶体管T4以使第二节点N2处于浮置状态。在时间段t4期间，以断开电压电平提供栅极控制信号EG和发光驱动信号ED，使得第五晶体管T5导通且导通电压电平被写至第三节点N3以导通第七晶体管T7。第一端D现在耦接到第一电压线VDD。充电电流能够经由第一端D通过驱动晶体管T3从第一电压线流到第二端S(或第二节点N2)。该电流被内部补偿以消除其与驱动晶体管T3的阈值电压Vth的相关性。
在接下来的发光时间段EM_t1(第一扫描)中，发光控制信号EM供应有导通电压电平以导通第二晶体管T2以将电流路径从第二端S延伸到发光器件LED。流动通过驱动晶体管T3的电流还变成流过LED的驱动电流以驱动LED发光。发光时间段EM_t1的时间跨度(即，在当前周期中驱动电流通过第二晶体管T2的时间)由发光控制信号EM的脉冲长度确定。发光时间段EM_t1的时间跨度确定LED发光多久，以给出对应的部分像素亮度。如果发光驱动信号ED被设置为断开电压电平以保持从第一电压线VDD到第一端D的路径闭合，则该部分像素亮度能够为对应于最低水平的零。
参考图7，在第一扫描之后，接着的是该周期的第二扫描。在第二扫描中，其还包括类似的时间段以操作图6的像素电路以在对应的发光时间段EM_t2中产生另一部分像素亮度，其能够是有限值(如果发光驱动信号ED被设置为导通电压电平)或零(如果发光驱动信号ED被设置为断开电压电平)。当在第n次扫描中的发光时间段EM_tn的时间跨度能够被设置为不同值时，在不同扫描中的部分像素亮度能够是不同的。这还以在相同周期中的第三扫描的对应的部分像素亮度值的可能变化被重复。在周期结束时，有效像素亮度是在周期的所有三个扫描中的所有部分像素亮度的累计。基于发光驱动信号ED处于导通或断开电压电平和栅极控制信号EM的脉冲长度处于导通电压电平的选择的变化，能够限定多个像素亮度水平。
在另一方面中，本公开提供一种显示设备，其包括具有多个像素的显示面板。多个像素中的每个包括发光二极管，所述发光二极管由本文所述的像素电路驱动以发光。可选地，在玻璃基板上制造显示面板。可选地，发光二极管是基于玻璃基板的微发光二极管(μLED)。可选地，像素电路被配置成通过在多次扫描的每次扫描中施加若干控制信号，以固定驱动电流驱动微LED，且控制在显示一帧像素图像的一个周期中的多次扫描的不同的部分时间跨度以实现不同的像素灰度级。固定驱动电流独立于与像素电路中的驱动晶体管相关联的阈值电压。
可选地，显示设备还包括被配置成供应栅极驱动信号的第一扫描线，被配置成供应发光栅极信号的第二扫描线，被配置成供应发光控制信号的第三扫描线，用于加载与显示像素图像的信息相关的数据信号的数据线。显示设备还包括被配置成供应第一固定电压(通常为作为主电源的高压VDD)的第一电压供应，被配置成供应第二固定电压(通常为作为初始化电压的低压Vinit)的第二电压供应。此外，如图3所示，在示例中，像素电路包括驱动晶体管，其具有耦接到第一端的源电极，耦接到第一节点的栅电极和耦接到第二端的漏电极。像素电路还包括存储电容器，其具有耦接到第一节点的第一电极和耦接到第二节点的第二电极。像素电路还包括第一晶体管，其具有耦接到第一节点的源电极，耦接到重置端以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的重置时间段中接收重置信号的栅电极和耦接到第二电压电源的漏电极。进一步的，像素电路还包括第二晶体管，其具有耦接到第一节点的源电极，耦接到第一扫描线以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的数据输入补偿时间段中接收栅极驱动信号的栅电极和耦接到第二端的漏电极。像素电路还包括第四晶体管，其具有耦接到第二节点的源电极，耦接到第一扫描线的栅电极和耦接到数据线的漏电极，数据线至少在数据输入补偿时间段中提供有数据信号。像素电路还包括第五晶体管，其具有耦接到设置有固定高压的第一电压电源的源电极，耦接到重置端的栅电极和耦接到第二节点的漏电极。像素电路还包括第六晶体管，其具有耦接到第一电压电源的源电极，耦接到第三扫描线以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的发光时间段中接收发光控制信号的栅电极和耦接到第二节点的漏电极。像素电路还包括第七晶体管，其具有耦接到第二端的源电极，耦接到第三扫描线的栅电极和耦接到发光二极管的阳极的漏电极。此外，像素电路包括第八晶体管，其具有耦接到第一电压电源的源电极，耦接到第三节点的栅电极和耦接到第一端的漏电极。像素电路还包括第九晶体管，其具有耦接到第二扫描线以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的发光电压设置时间段中接收栅极控制信号的栅电极，耦接到发光驱动端以接收发光驱动信号的源电极和耦接到第三节点的漏电极。此外，像素电路包括第十晶体管，其具有耦接到第三节点的源电极，耦接到重置端的栅电极和耦接到设置有固定初始化电压的第二电压电源的漏电极。像素电路还包括电容器，其耦接在所述第三节点和所述第一电压电源之间，以在所述第九晶体管和所述第十晶体管断开时稳定所述第三节点处的电压电平。上面提到的每个晶体管是P型晶体管。
可选地，显示设备还包括：第一扫描线；第二扫描线；第三扫描线；数据线；第一电压电源；第二电压电源；第三电压电源。像素电路包括驱动晶体管，其具有耦接到第一端的漏电极，耦接到第一节点的栅电极和耦接到第二节点的源电极，第二节点还是第二端。像素电路还包括第一存储电容器，其具有耦接到第一节点的第一电极和耦接到第二节点的第二电极。像素电路还包括第一晶体管，其具有耦接到第一节点的漏电极，耦接到重置端以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的重置时间段中接收重置信号的栅电极和耦接到第二电压电源的源电极。此外，像素电路包括第二晶体管，其具有耦接到第二节点的漏电极，耦接到第三扫描线以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的发光时间段中接收发光控制信号的栅电极和耦接到发光二极管的源电极。像素电路还包括第四晶体管，其具有耦接到第二节点的漏电极，耦接到第一扫描线的栅电极和耦接到数据线的源电极，数据线至少在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的数据输入补偿时间段中提供有数据信号。此外，像素电路包括第五晶体管，其具有耦接到发光驱动端以接收发光驱动信号的漏电极，耦接到第二扫描线以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的发光电压设置时间段中接收栅极控制信号的栅电极和耦接到第三节点的源电极。像素电路还包括第六晶体管，其具有耦接到第三电压电源的漏电极，耦接到重置端以在用于显示一帧图像的一个周期中的多次扫描中的每次扫描的重置时间段中接收重置信号的栅电极和耦接到第三节点的源电极。此外，像素电路包括第七晶体管，其具有耦接到第一电压电源的漏电极，耦接到第三节点的栅电极和耦接到第一端的源电极。像素电路还包括第二存储电容器，其具有耦接到第一端的第一电极和耦接到第一节点的第二电极；和第三存储电容器，其具有耦接到第一电压电源的第一电极和耦接到第三节点的第二电极。这里的每个晶体管是N型晶体管。
在另一方面中，本公开提供一种用于发光二极管(LED)显示面板中的上述像素电路的驱动方法。可选地，发光二极管显示面板为微LED显示面板。该方法包括将栅极控制信号施加至第二扫描线以控制发光驱动信号的步骤，该发光驱动信号被加载以设置第三节点处的电压，用于确定是否开启从第一电压电源到第一端的路径。可选地，如果数据信号是固定的，则驱动电流是固定值。该发光驱动信号用来设置用于操作像素电路的开关子电路的节点电压，该开关子电路被配置成确定从第一电压电源到第一端的电流路径是否打开。此外，该方法包括将栅极驱动信号施加至第一扫描线以控制数据信号的步骤，其从数据线加载以设置第一节点的电压电平，以确定从第一端流到第二端的驱动电流。可选地，驱动电流被内部补偿以消除其与像素电路中的驱动子电路的阈值电压或其他电学特性的相关性。此外，该方法包括以下步骤：将发光控制信号施加至第三扫描线以控制在一个周期中的多次扫描的每次扫描中的部分时间跨度，以使驱动电流从第二端流至发光二极管，以驱动发光二极管仅在每次扫描中的部分时间跨度中发光，其中，多次扫描的不同扫描构成不同的部分时间跨度，其排列成用于量化在一个周期中累计的像素亮度。可选地，如果发光驱动信号操作开关子电路以关断从第一电压电源到第一端的路径，则没有驱动电流。在每个周期中，在多次扫描中的每次扫描中施加发光控制信号以设置使驱动电流从第二端流向LED的时间跨度。每个周期中的不同扫描构成不同的时间跨度，其排列成用于量化在周期中累计的像素亮度。
在实施例中，方法包括以下步骤：在数据输入和补偿时间段中施加栅极驱动信号以将数据信号直接加载到第二节点以调节控制端处的电压电平和将第一节点耦接到第二端之前，在多次扫描的每次扫描的重置时间段中，重置第一节点、第二节点和第三节点处的电压电平以初始化直接通过第一节点的驱动子电路的控制端处的电压电平和间接通过第三节点的驱动子电路的第一端的电压电平。
在实施例中，施加发光控制信号的步骤包括在每个扫描的数据输入和补偿时间段之后的发光电压设置时间段中，供应导通电压以导通像素电路的电压控制子电路，以经由电压控制子电路的发光驱动端将在导通电压或断开电压下的发光驱动信号加载到第三节点。导通电压下的发光驱动信号操作开关子电路以确定具有固定值的驱动电流流过驱动子电路或断开电压下的发光驱动信号操作开关子电路以确定没有电流流过驱动子电路。
在实施例中，施加发光控制信号的步骤还包括调节驱动子电路的控制端处的电压电平以在每次扫描的发光电压设置时间段之后的发光时间段中确定独立于像素特征的驱动电流。可选地，驱动子电路是薄膜MOS晶体管，其具有用作控制端的栅电极，用作第一端的源电极和用作第二端的漏电极，以及该晶体管被设置成饱和状态，以允许驱动电流从第一端流到第二端。进一步的，在与每次扫描中的发光时间段相关的部分时间跨度中，驱动电流还流至LED，驱动发光，以在部分时间跨度上产生部分像素亮度。通过在一个周期时间中的多次扫描的每次扫描中增加部分像素亮度，能够获得具有多个灰度级之一的像素亮度。不同的部分时间跨度构成从第一扫描中的一个时间单位开始的二进乘法序列。
在具体实施例中，在用于显示一帧图像的每个周期时间中，发光控制信号被扫描N次，以在每次扫描的每个发光时间段中提供导通电压电平以使驱动电流流到LED以在N个不同时间跨度中各个时间跨度上产生发光。分别扫描栅极控制信号和发光控制信号以在每个发光时间段中扫描发光控制信号之前每次都确定驱动电流是固定电流还是没有电流。该方法的结果是，在N个不同时间跨度中累计的发光产生2N个不同像素灰度级。
已经呈现本发明的实施例的前述说明用于说明和描述。其不旨在是详尽的或将本发明限制到精确形式或所公开的示例性实施例。因此，前述说明应当被认为是说明性的而不是限制性的。明显的，许多修改和变化将对本领域的技术人员是明显的。选择和描述实施例以解释本发明及其最佳模式的实际应用的原理，由此使本领域技术人员能够理解本发明的各种实施例，且其中各种修改适于预期的特定用途或实施方式。意图是本发明的范围由随附权利要求及其等效物限定，其中，所有术语的含义在其最广的合理意义上，除非以其他方式说明。因此，术语“发明”、“本发明”等不必将权利要求范围限制到具体实施例，且对发明的示例性实施例的参考不暗示对发明的限制，且不推测这种限制。发明仅由随附权利要求的精神和范围限制。此外，这些权利要求可指使用在名词或元件之前的“第一”、“第二”等。这种术语应当被理解为命名且不应当被解释为对通过这种命名修改的元件的数量的限制，除非已经给出具体数量。所述任何优点和益处可以不应用于发明的所有实施例。应当理解，可在不偏离如随附权利要求限定的本发明的范围的情况下在由本领域技术人员描述的实施例中进行变化。此外，在本公开中没有元件和组件旨在贡献于公众，而不管元件或组件是否在随附权利要求中明确限定。

Claims (21)

1.一种用于发光二极管显示面板的像素电路，包括：
电压控制子电路，其被配置成在栅极控制信号的控制下，基于发光驱动信号设置第三节点的电压电平；
像素子电路，其分别耦接到第一电压电源和数据线以生成驱动电流，该驱动电流从所述第一电压电源沿着路径经由第一端流到第二端，通过所述第三节点处的电压电平开启从所述第一电压电源通向所述第一端的所述路径，所述像素子电路包括重置子电路，其耦接到所述第一电压电源和第二电压电源，以在重置信号的控制下，初始化第三节点处的电压电平；和
发光控制子电路，其被配置成设置在用于显示一帧图像的每个周期的多次扫描中的每次扫描中在发光控制信号的控制下使驱动电流从所述第二端通到发光二极管的时间跨度。
2.根据权利要求1所述的像素电路，其中，所述重置子电路还用于在重置信号的控制下，初始化第一节点、第二节点处的电压电平；
所述像素子电路还包括：
数据输入补偿子电路，其耦接到所述第一节点和所述第二节点，以在所述多次扫描中的每次扫描中提供的栅极驱动信号的控制下，基于从所述数据线接收到的数据信号设置所述第二节点处的电压电平，并基于所述第二节点处的电压电平调节所述第一节点处的电压电平；
开关子电路，其耦接到所述第一电压电源和第一端，且被配置成在所述第三节点处的电压电平的控制下导通或断开，以打开所述路径，以将所述第一电压电源耦接到所述第一端；和
驱动子电路，其耦接在所述第一端和所述第二端之间且被配置成在所述第一节点处的电压电平的控制下，确定从所述第一端到所述第二端的驱动电流。
3.根据权利要求2所述的像素电路，其中，所述像素子电路还包括耦接在所述第一节点和所述第二节点之间的存储子电路，所述存储子电路包括存储电容器，其具有耦接到所述第一节点的第一电极和耦接到所述第二节点的第二电极。
4.根据权利要求2所述的像素电路，其中，所述驱动子电路包括驱动晶体管，其具有作为所述第一端的源电极、耦接到所述第一节点的栅电极和作为所述第二端的漏电极。
5.根据权利要求2所述的像素电路，其中，所述重置子电路包括第一晶体管，其具有耦接到所述第一节点的源电极，耦接到重置端以在所述多次扫描中的每次扫描的重置时间段中接收所述重置信号的栅电极和耦接到所述第二电压电源的漏电极；第五晶体管，其具有耦接到所述第一电压电源的源电极，耦接到所述重置端的栅电极和耦接到所述第二节点的漏电极；和第十晶体管，其具有耦接到所述第三节点的源电极，耦接到所述重置端的栅电极和耦接到所述第二电压电源的漏电极。
6.根据权利要求2所述的像素电路，其中，所述数据输入补偿子电路包括第二晶体管，其具有耦接到所述第一节点的源电极，耦接到第一扫描线以在所述多次扫描中的每次扫描的数据输入补偿时间段中接收所述栅极驱动信号的栅电极和耦接到所述第二端的漏电极；和第四晶体管，其具有耦接到所述第二节点的源电极，耦接到所述第一扫描线的栅电极和耦接到数据线的漏电极，所述数据线至少在所述数据输入补偿时间段中提供有所述数据信号；
其中，所述第二晶体管被配置成将所述第一节点处的电压电平设置为等于所述驱动子电路的漏电极处的电压电平，以及所述第四晶体管被配置成将所述第二节点处的电压电平变为在所述数据输入补偿时间段中接收到的所述数据信号的电压电平。
7.根据权利要求4所述的像素电路，其中，所述电压控制子电路包括第九晶体管，其具有耦接到第二扫描线以在所述多次扫描中的每次扫描的发光电压设置时间段中接收所述栅极控制信号的栅电极，耦接到发光驱动端以接收所述发光驱动信号的源电极和耦接到所述第三节点的漏电极，
其中，所述第九晶体管被配置成在所述发光电压设置时间段期间将所述发光驱动信号的电压电平写入所述第三节点。
8.根据权利要求7所述的像素电路，其中，所述开关子电路包括第八晶体管，其具有耦接到所述第一电压电源的源电极，耦接到所述第三节点的栅电极和耦接到所述第一端的漏电极，其中，所述第八晶体管被配置成在所述发光电压设置时间段期间在所述第三节点处于从所述发光驱动信号传递的导通电压电平时将所述驱动晶体管的源电极耦接到所述第一电压电源，或在所述第三节点处于从所述发光驱动信号传递的断开电压电平时将所述驱动晶体管的源电极与所述第一电压电源断开。
9.根据权利要求8所述的像素电路，还包括电容器，其耦接在所述第三节点和所述第一电压电源之间，所述电容器被配置成至少在所述多次扫描中的每次扫描的在所述发光电压设置时间段之后的发光时间段中稳定所述第三节点处的电压电平。
10.根据权利要求9所述的像素电路，其中，所述发光控制子电路包括第七晶体管，其具有耦接到所述驱动子电路的第二端的源电极，耦接到第三扫描线以在所述多次扫描中的每次扫描的所述发光时间段中接收所述发光控制信号的栅电极和耦接到所述发光二极管的阳极的漏电极，其中，所述第七晶体管被配置成在由所述发光控制子电路基于所述发光控制信号设置的所述时间跨度的发光时间段期间使所述驱动电流从所述驱动晶体管的漏电极流至所述发光二极管。
11.根据权利要求10所述的像素电路，其中，所述发光控制子电路还包括第六晶体管，其具有耦接到所述第一电压电源的源电极，耦接到所述第三扫描线的栅电极和耦接到所述第二节点的漏电极，其中，所述第六晶体管被配置成将所述第二节点处的电压电平改变到来自所述第一电压电源的固定电压，使得所述第一节点处的电压电平改变以用于确定所述多次扫描中的每次扫描的所述发光时间段期间的所述驱动电流。
12.根据权利要求1所述的像素电路，其中，在显示一帧图像的一个周期中的所述多次扫描包括N次扫描，N为大于1的整数；所述N次扫描中的每次扫描顺序地包括重置时间段、数据输入补偿时间段、发光电压设置时间段和发光时间段；所述N次扫描中的N个不同的发光时间段分别具有N个不同的时间跨度，其每个时间跨度从二进乘法序列的一个时间单位到2N-1个时间单位顺序排列；
其中，所述N次扫描的所有发光时间段的N个不同的时间跨度的和不大于显示一帧图像的一个周期。
13.根据权利要求1所述的像素电路，其中，所述像素子电路包括：
驱动晶体管，其具有耦接到第一端的源电极，耦接到第一节点的栅电极和耦接到第二端的漏电极；
存储电容器，其具有耦接到所述第一节点的第一电极和耦接到第二节点的第二电极；
第一晶体管，其具有耦接到所述第一节点的源电极，耦接到重置端以在用于显示一帧图像的一个周期中的所述多次扫描中的每次扫描的重置时间段中接收重置信号的栅电极和耦接到第二电压电源的漏电极；
第二晶体管，其具有耦接到所述第一节点的源电极，耦接到第一扫描线以在用于显示一帧图像的一个周期中的所述多次扫描中的每次扫描的数据输入补偿时间段中接收栅极驱动信号的栅电极和耦接到所述第二端的漏电极；
第四晶体管，其具有耦接到所述第二节点的源电极，耦接到第一扫描线的栅电极和耦接到数据线的漏电极，所述数据线至少在所述数据输入补偿时间段中提供有数据信号；
第五晶体管，其具有耦接到设置有固定高压的第一电压电源的源电极，耦接到所述重置端的栅电极和耦接到所述第二节点的漏电极；
第八晶体管，其具有耦接到所述第一电压电源的源电极，耦接到所述第三节点的栅电极和耦接到所述第一端的漏电极；
所述重置子电路包括第十晶体管，其具有耦接到所述第三节点的源电极，耦接到所述重置端的栅电极和耦接到设置有固定初始化电压的所述第二电压电源的漏电极；
其中，所述电压控制子电路包括第九晶体管，其具有耦接到第二扫描线以在用于显示一帧图像的一个周期中的所述多次扫描中的每次扫描的发光电压设置时间段中接收栅极控制信号的栅电极，耦接到发光驱动端以接收发光驱动信号的源电极和耦接到所述第三节点的漏电极，
其中，所述发光控制子电路包括第六晶体管，其具有耦接到所述第一电压电源的源电极，耦接到第三扫描线以在用于显示一帧图像的一个周期中的所述多次扫描中的每次扫描的发光时间段中接收发光控制信号的栅电极和耦接到所述第二节点的漏电极；和第七晶体管，其具有耦接到所述驱动晶体管的漏电极的源电极，耦接到所述第三扫描线的栅电极和耦接到所述发光二极管的阳极的漏电极；
其中，所述晶体管是P型晶体管。
14.根据权利要求1所述的像素电路，其中，所述像素子电路包括：
驱动晶体管，其具有耦接到第一端的漏电极，耦接到所述第一节点的栅电极和耦接到作为第二端的第二节点的源电极；
第一存储电容器，其具有耦接到所述第一节点的第一电极和耦接到所述第二节点的第二电极；
第一晶体管，其具有耦接到所述第一节点的漏电极，耦接到重置端以在用于显示一帧图像的一个周期中的所述多次扫描中的每次扫描的重置时间段中接收重置信号的栅电极和耦接到所述第二电压电源的源电极；
第四晶体管，其具有耦接到所述第二节点的漏电极，耦接到所述第一扫描线的栅电极和耦接到所述数据线的源电极，所述数据线至少在用于显示一帧图像的一个周期中的所述多次扫描中的每次扫描的所述数据输入补偿时间段中提供有数据信号；
第七晶体管，其具有耦接到所述第一电压电源的漏电极，耦接到所述第三节点的栅电极和耦接到所述第一端的源电极；
第二存储电容器，其具有耦接到所述第一端的第一电极和耦接到所述第一节点的第二电极；和
第三存储电容器，其具有耦接到所述第一电压电源的第一电极和耦接到所述第三节点的第二电极，
其中，所述重置子电路包括第六晶体管，其具有耦接到所述第三电压电源的漏电极，耦接到所述重置端以在用于显示一帧图像的一个周期中的所述多次扫描中的每次扫描的所述重置时间段中接收所述重置信号的栅电极和耦接到所述第三节点的源电极；所述发光控制子电路包括：第二晶体管，其具有耦接到所述第二节点的漏电极，耦接到所述第三扫描线以在用于显示一帧图像的一个周期中的所述多次扫描中的每次扫描的发光时间段中接收发光控制信号的栅电极和耦接到所述发光二极管的源电极；
其中，所述电压控制子电路包括：第五晶体管，其具有耦接到发光驱动端以接收发光驱动信号的漏电极，耦接到所述第二扫描线以在用于显示一帧图像的一个周期中的所述多次扫描中的每次扫描的发光电压设置时间段中接收栅极控制信号的栅电极和耦接到所述第三节点的源电极；
其中，所述晶体管是N型晶体管。
15.一种显示设备，其包括具有多个像素的显示面板，多个像素中的每个包括发光二极管，所述发光二极管由根据权利要求1所述的像素电路驱动以在用于显示一帧图像的每个周期的多次扫描中发光。
16.根据权利要求15所述的显示设备，还包括：
第一扫描线；
第二扫描线；
第三扫描线；
数据线；
第一电压电源；
第二电压电源；
所述像素电路包括:
驱动晶体管，其具有耦接到第一端的源电极，耦接到第一节点的栅电极和耦接到第二端的漏电极；
存储电容器，其具有耦接到所述第一节点的第一电极和耦接到第二节点的第二电极；
第一晶体管，其具有耦接到所述第一节点的源电极，耦接到重置端以在用于显示一帧图像的一个周期中的所述多次扫描中的每次扫描的重置时间段中接收重置信号的栅电极和耦接到所述第二电压电源的漏电极；
第二晶体管，其具有耦接到所述第一节点的源电极，耦接到所述第一扫描线以在用于显示一帧图像的一个周期中的所述多次扫描中的每次扫描的数据输入补偿时间段中接收栅极驱动信号的栅电极和耦接到所述第二端的漏电极；
第四晶体管，其具有耦接到所述第二节点的源电极，耦接到所述第一扫描线的栅电极和耦接到所述数据线的漏电极，所述数据线至少在所述数据输入补偿时间段中提供有数据信号；
第五晶体管，其具有耦接到设置有固定高压的所述第一电压电源的源电极，耦接到所述重置端的栅电极和耦接到所述第二节点的漏电极；
第六晶体管，其具有耦接到所述第一电压电源的源电极，耦接到所述第三扫描线以在用于显示一帧图像的一个周期中的所述多次扫描中的每次扫描的发光时间段中接收发光控制信号的栅电极和耦接到所述第二节点的漏电极；
第七晶体管，其具有耦接到所述驱动晶体管的漏电极的源电极，耦接到所述第三扫描线的栅电极和耦接到所述发光二极管的阳极的漏电极；
第八晶体管，其具有耦接到所述第一电压电源的源电极，耦接到所述第三节点的栅电极和耦接到所述第一端的漏电极；
第九晶体管，其具有耦接到第二扫描线以在用于显示一帧图像的一个周期中的所述多次扫描中的每次扫描的发光电压设置时间段中接收栅极控制信号的栅电极，耦接到发光驱动端以接收发光驱动信号的源电极和耦接到所述第三节点的漏电极；
其中，所述重置子电路包括第十晶体管，其具有耦接到所述第三节点的源电极，耦接到所述重置端的栅电极和耦接到设置有固定初始化电压的所述第二电压电源的漏电极，
这里的每个晶体管是P型晶体管。
17.根据权利要求16所述的显示设备，其中，所述像素电路还包括电容器，其耦接在所述第三节点和所述第一电压电源之间，以在所述第九晶体管和所述第十晶体管断开时稳定所述第三节点处的电压电平。
18.根据权利要求15所述的显示设备，还包括：
第一扫描线；
第二扫描线；
第三扫描线；
数据线；
第一电压电源；
第二电压电源；
第三电压电源；
所述像素电路包括:
驱动晶体管，其具有耦接到第一端的漏电极，耦接到所述第一节点的栅电极和耦接到还作为第二端的第二节点的源电极；
第一存储电容器，其具有耦接到所述第一节点的第一电极和耦接到所述第二节点的第二电极；
第一晶体管，其具有耦接到所述第一节点的漏电极，耦接到重置端以在用于显示一帧图像的一个周期中的所述多次扫描中的每次扫描的重置时间段中接收重置信号的栅电极和耦接到所述第二电压电源的源电极；
第二晶体管，其具有耦接到所述第二节点的漏电极，耦接到所述第三扫描线以在用于显示一帧图像的一个周期中的所述多次扫描中的每次扫描的发光时间段中接收发光控制信号的栅电极和耦接到所述发光二极管的源电极；
第四晶体管，其具有耦接到所述第二节点的漏电极，耦接到所述第一扫描线的栅电极和耦接到所述数据线的源电极，所述数据线至少在用于显示一帧图像的一个周期中的所述多次扫描中的每次扫描的数据输入补偿时间段中提供有数据信号；
第五晶体管，其具有耦接到发光驱动端以接收发光驱动信号的漏电极，耦接到所述第二扫描线以在用于显示一帧图像的一个周期中的所述多次扫描中的每次扫描的发光电压设置时间段中接收栅极控制信号的栅电极和耦接到所述第三节点的源电极；
第七晶体管，其具有耦接到所述第一电压电源的漏电极，耦接到所述第三节点的栅电极和耦接到所述第一端的源电极；
第二存储电容器，其具有耦接到所述第一端的第一电极和耦接到所述第一节点的第二电极；和
第三存储电容器，其具有耦接到所述第一电压电源的第一电极和耦接到所述第三节点的第二电极，
其中，所述重置子电路包括第六晶体管，其具有耦接到所述第三电压电源的漏电极，耦接到所述重置端以在用于显示一帧图像的一个周期中的所述多次扫描中的每次扫描的所述重置时间段中接收所述重置信号的栅电极和耦接到所述第三节点的源电极；
这里的每个晶体管是N型晶体管。
19.一种用于发光二极管显示面板中的根据权利要求12所述的像素电路的驱动方法，所述方法包括：
将栅极控制信号施加至第二扫描线以控制发光驱动信号，所述发光驱动信号被加载以设置第三节点处的电压，该电压用于确定从第一电压电源通向第一端的路径是否开启；
将栅极驱动信号施加至第一扫描线以控制数据信号，该数据信号从数据线加载来设置第一节点的电压电平，以确定从所述第一端流到第二端的驱动电流；
将发光控制信号施加至第三扫描线以控制在所述一个周期中的多次扫描的每次扫描中的部分时间跨度，以使所述驱动电流从所述第二端流至发光二极管，以驱动所述发光二极管仅在每次扫描中的所述部分时间跨度中发光，其中，所述多次扫描的不同扫描构成不同的部分时间跨度，其排列成用于量化在所述一个周期中累计的像素亮度，其中，
在将栅极驱动信号施加至所述第一扫描线以将直接来自所述数据线的所述数据信号加载到所述第二节点以调节所述控制端处的电压电平和将所述第一节点耦接到所述第二端之前，在所述多次扫描的每次扫描的重置时间段中，重置第三节点处的电压电平以初始化间接通过所述第三节点的所述第一端的电压电平。
20.根据权利要求19所述的方法，还包括：
在将栅极驱动信号施加至所述第一扫描线以将直接来自所述数据线的所述数据信号加载到所述第二节点以调节所述控制端处的电压电平和将所述第一节点耦接到所述第二端之前，在所述多次扫描的每次扫描的重置时间段中，重置第一节点、第二节点的电压电平以初始化直接通过所述第一节点的所述控制端处的电压电平。
21.根据权利要求19所述的方法，其中，施加发光控制信号包括在每次扫描的所述数据输入补偿时间段之后的发光电压设置时间段中，施加导通电压以将在导通电压或断开电压下的所述发光驱动信号加载到所述第三节点，其中，所述导通电压下的所述发光驱动信号确定针对流到所述第二端的所述驱动电流的所述路径是开启的，或所述断开电压下的所述发光驱动信号确定所述驱动电流为零。
CN201880002280.6A 2018-11-30 2018-11-30 像素电路、驱动方法和显示设备 Active CN110249378B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/118635 WO2020107420A1 (en) 2018-11-30 2018-11-30 Pixel circuit, driving method, and display apparatus

Publications (2)

Publication Number Publication Date
CN110249378A CN110249378A (zh) 2019-09-17
CN110249378B true CN110249378B (zh) 2022-05-31

Family

ID=67882464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880002280.6A Active CN110249378B (zh) 2018-11-30 2018-11-30 像素电路、驱动方法和显示设备

Country Status (3)

Country Link
US (1) US11276344B2 (zh)
CN (1) CN110249378B (zh)
WO (1) WO2020107420A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261109A (zh) * 2020-03-04 2020-06-09 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN111508426B (zh) * 2020-05-29 2022-04-15 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
TWI754478B (zh) * 2020-06-10 2022-02-01 友達光電股份有限公司 畫素電路
TWI735333B (zh) * 2020-09-09 2021-08-01 友達光電股份有限公司 顯示裝置及其驅動方法
CN114596814B (zh) * 2022-02-21 2024-01-26 京东方科技集团股份有限公司 显示面板及显示装置
CN114677957B (zh) * 2022-03-29 2023-10-10 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示装置
US11842677B1 (en) * 2022-12-01 2023-12-12 Novatek Microelectronics Corp. Pixel circuit of display panel

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1509464A (zh) * 2001-03-14 2004-06-30 格伦迪希公司 改善脉冲宽度控制的灰度分辨率的方法和装置
CN1674072A (zh) * 2004-03-26 2005-09-28 Lg.菲利浦Lcd株式会社 有机电致发光显示器的驱动方法
CN1870096A (zh) * 2005-05-20 2006-11-29 株式会社半导体能源研究所 显示装置和电子设备
CN1904989A (zh) * 2005-07-27 2007-01-31 株式会社半导体能源研究所 显示装置、驱动方法及其电子装置
CN102063865A (zh) * 2005-07-04 2011-05-18 株式会社半导体能源研究所 显示装置、电子装置和驱动显示装置的方法
CN106782327A (zh) * 2017-04-14 2017-05-31 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN106920508A (zh) * 2017-05-15 2017-07-04 京东方科技集团股份有限公司 像素驱动电路、方法、像素电路、显示面板和装置
CN107038997A (zh) * 2017-05-26 2017-08-11 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
WO2018032899A1 (zh) * 2016-08-18 2018-02-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
CN108538241A (zh) * 2018-06-29 2018-09-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN108877668A (zh) * 2018-07-27 2018-11-23 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499236B1 (ko) * 2008-12-29 2015-03-06 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP5532964B2 (ja) 2010-01-28 2014-06-25 ソニー株式会社 表示装置、表示駆動方法
CN104050917B (zh) * 2014-06-09 2018-02-23 上海天马有机发光显示技术有限公司 一种像素电路、有机电致发光显示面板及显示装置
CN107369410B (zh) * 2017-08-31 2023-11-21 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN107481664A (zh) * 2017-09-28 2017-12-15 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1509464A (zh) * 2001-03-14 2004-06-30 格伦迪希公司 改善脉冲宽度控制的灰度分辨率的方法和装置
CN1674072A (zh) * 2004-03-26 2005-09-28 Lg.菲利浦Lcd株式会社 有机电致发光显示器的驱动方法
CN1870096A (zh) * 2005-05-20 2006-11-29 株式会社半导体能源研究所 显示装置和电子设备
CN102063865A (zh) * 2005-07-04 2011-05-18 株式会社半导体能源研究所 显示装置、电子装置和驱动显示装置的方法
CN1904989A (zh) * 2005-07-27 2007-01-31 株式会社半导体能源研究所 显示装置、驱动方法及其电子装置
WO2018032899A1 (zh) * 2016-08-18 2018-02-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
CN106782327A (zh) * 2017-04-14 2017-05-31 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN106920508A (zh) * 2017-05-15 2017-07-04 京东方科技集团股份有限公司 像素驱动电路、方法、像素电路、显示面板和装置
CN107038997A (zh) * 2017-05-26 2017-08-11 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
CN108538241A (zh) * 2018-06-29 2018-09-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN108877668A (zh) * 2018-07-27 2018-11-23 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示面板

Also Published As

Publication number Publication date
WO2020107420A1 (en) 2020-06-04
CN110249378A (zh) 2019-09-17
US20210366362A1 (en) 2021-11-25
US11276344B2 (en) 2022-03-15

Similar Documents

Publication Publication Date Title
CN110249378B (zh) 像素电路、驱动方法和显示设备
US10861393B2 (en) Organic light emitting display device
KR101503823B1 (ko) Ｐｗｍ 제어를 가지는 ｏｌｅｄ 디스플레이 패널
CN109461410B (zh) 有机发光二极管显示装置
CN106097976B (zh) 像素驱动电路及显示装置
CN109817159B (zh) 一种像素驱动电路以及显示装置
US8648848B2 (en) Display device and displaying method thereof, and driving circuit for current-driven device
KR101103868B1 (ko) 유기 발광표시장치의 구동회로
KR101372760B1 (ko) 표시 장치 및 표시 장치의 구동 방법
JP2005300897A (ja) 画素回路の駆動方法、画素回路、電気光学装置および電子機器
CN111179839B (zh) 像素电路及其驱动方法
CN114724497A (zh) Led驱动电路、显示面板和像素驱动装置
US20220319379A1 (en) Pixel driving circuit, method, and display apparatus
CN113707079B (zh) 像素电路及显示面板
CN112447131A (zh) 像素电路
CN114783353A (zh) 一种μLED单元发光电路、其发光控制方法和显示装置
KR101419237B1 (ko) 발광 표시 장치
CN114762034B (zh) 显示面板及其驱动方法、显示装置
CN113421525A (zh) 像素驱动电路、显示面板、显示设备和驱动控制方法
KR101375040B1 (ko) 화소회로 및 이를 구비한 표시패널
CN109473066B (zh) 显示面板
CN114093301A (zh) 显示装置、像素驱动电路及其驱动方法
CN112470210A (zh) 时钟及电压生成电路和包括时钟及电压生成电路的显示装置
TW202326675A (zh) 像素電路和像素驅動設備
CN113658557A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant