JP2002149104A - 表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 従来の表示装置では、大画面化・高精細化に
伴ってクロック周波数が増加するに伴い、制御回路の出
力信号部での動作周波数が大きくなり、結果的に消費電
力及び電磁波ノイズが増加するという問題があった。 【解決手段】 入力された現画像データ信号１６と、１
フレーム分の画像データ信号を保持する記憶機能２１か
ら出力される１フレーム前の画像データ信号１７とを比
較機能２２で１ライン分比較して、一致する場合、デー
タ変換機能２４により、そのラインの現画像データ信号
を所定の値に固定するかまたは非画像データ信号に変換
した画像データ信号２０を出力するようにし、出力信号
部での消費電力や電磁ノイズを少なくして制御回路を構
成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、制御回路の動作
を低減した表示装置に関するものである。

【０００２】

【従来の技術】図１４は、従来の表示装置を示す全体図
である。図１４において、１は液晶パネル等の表示画面
（表示部）、２は走査線を駆動する駆動信号を出力する
ゲートライン用駆動回路、３は信号線を駆動する駆動信
号を出力するソースライン用駆動回路、４は外部入力さ
れる画像データ信号からゲートライン用駆動回路２及び
ソースライン用駆動回路３の入力信号を生成する制御回
路、５は回路系の基準電圧を生成する電源部である。ソ
ースライン用駆動回路３は、ソースドライバＩＣによっ
て、またゲートライン用駆動回路２は、ゲートドライバ
ＩＣによって構成される。表示装置の電気回路構成にお
いて、外部からの入力信号（制御回路４の入力信号）に
は、クロック入力信号、画像データ入力信号、データイ
ネーブル入力信号、その他の制御用入力信号（水平同期
入力信号、垂直同期入力信号等）が存在する。ここで、
データイネーブル入力信号とは、時間軸に対して画像デ
ータ入力信号における有効データ期間を示すもので、通
常、有効データ期間では、Ｈの電圧レベルを、有効デー
タ期間以外では、Ｌの電圧レベルを示している。

【０００３】図１５は、従来の表示装置の制御回路にお
ける水平周期毎の入力部の関係を表した電圧波形図であ
り、図１５（ａ）は、１ＣＬＫ（クロック）あたりの画
像データ入力信号が１画素分であるときの図、図１５
（ｂ）は、１ＣＬＫあたりの画像データ入力信号が２画
素分であるときの図である。図１５において、横軸は経
過時間を表す。６は水平同期入力信号電圧、７はデータ
イネーブル入力信号電圧、８はクロック入力信号電圧、
９は画像データ入力信号電圧、１０は画像データ入力信
号における有効データ期間である。１ＣＬＫは、クロッ
ク入力信号の周期、１Ｈは水平同期入力信号の周期であ
る。クロック入力信号のエッジの矢印は、クロック入力
信号のアクティブエッジ（図では立ち下がりエッジ）を
表し、画像データ入力信号の空白部は、有効データ期間
を、画像データ入力信号の斜線部は、無効データ期間を
表す。ｍは水平方向の画面サイズ（解像度）を表す。こ
こでは、水平同期入力信号において、Ｌの電圧レベル
は、リセット期間、つまり有効データ期間が存在しない
ものを示している。

【０００４】図１６は、従来の表示装置の制御回路にお
ける垂直周期毎の入力部の関係を表した電圧波形図であ
る。図１６において、横軸は経過時間を表す。１１は垂
直同期入力信号電圧である。１Ｈは水平同期入力信号の
周期で、１Ｖは垂直同期入力信号の周期（フレーム周
期、またはフィールド周期）である。画像データ入力信
号の空白部は、有効データ期間を、画像データ入力信号
の斜線部は、無効データ期間を表す。ｎは垂直方向の画
面サイズ（解像度）を表す。ここでは、垂直同期入力信
号において、Ｌの電圧レベルは、リセット期間、つまり
有効データ期間が存在しないものを示している。制御回
路４における出力信号は、表示画面１を駆動する信号を
生成するドライバＩＣや駆動回路、つまりゲートライン
用駆動回路２及びソースライン用駆動回路３の入力信号
として使用されるために、クロック信号、クロック信号
以外のデータ信号が生成される。ここで、クロック信号
とは、ゲートライン用駆動回路２及びソースライン用駆
動回路３のそれぞれで使用するクロック信号（ゲートラ
イン用駆動回路２では垂直クロック出力信号、ソースラ
イン用駆動回路３では水平クロック出力信号）を意味
し、クロック信号以外のデータ信号とは、画像データ信
号（水平画像データ出力信号）及び画像データ信号以外
の制御信号（水平スタート出力信号、垂直スタート出力
信号、水平ラッチ出力信号、水平駆動電圧極性制御出力
信号等）を意味する。

【０００５】図１７は、従来の表示装置の制御回路にお
ける水平周期毎の出力部及びソースライン用駆動回路に
おける水平周期毎の入力部の関係を表した電圧波形図で
あり、図１７（ａ）は、１ＣＬＫあたりの画像データ入
力信号が１画素分であるときの図、図１７（ｂ）は、１
ＣＬＫあたりの画像データ入力信号が２画素分であると
きの図である。図１８は、従来の表示装置の制御回路に
おける垂直周期毎の出力部及びソースライン用駆動回路
における垂直周期毎の入力部の関係を表した電圧波形図
であり、図１８（ａ）は、１ＣＬＫあたりの画像データ
入力信号が１画素分であるときの図、図１８（ｂ）は、
１ＣＬＫあたりの画像データ入力信号が２画素分である
ときの図である。

【０００６】図１７、図１８において、横軸は経過時間
を表す。１２は水平クロック信号電圧、１３は画像デー
タ信号電圧、１４は水平スタート信号電圧、１５は水平
ラッチ信号電圧、１０は画像データ信号における有効デ
ータ期間である。１ＣＬＫは水平クロック信号の周期、
１Ｈは水平スタート信号や水平ラッチ信号のライン周期
で、水平同期入力信号電圧６の周期と一致する。１Ｖは
水平スタート信号や水平ラッチ信号のフレーム周期また
はフィールド周期で、垂直同期入力信号電圧１１の周期
と一致する。水平クロック信号のエッジの矢印は、水平
クロック信号のアクティブエッジ（図では立ち上がりエ
ッジ）を表し、画像データ信号の空白部は、有効データ
期間を、画像データ入力信号の斜線部は、無効データ期
間を表す。ｍは水平方向の画面サイズ（解像度）を表
す。ここで、ソースライン用駆動回路３において、水平
クロック信号のアクティブエッジによる基本動作は、以
下のようになる。まず、水平スタート信号のＨの電圧レ
ベルを取り込んだ後、次のエッジから画像データ信号の
取り込みを開始し、エッジ毎に順次取り込み動作を行
い、取り込みを完了してから、水平ラッチ信号のＬから
Ｈへの変化位置、またはＨからＬへの変化位置で表示画
面１へ出力を開始する。

【０００７】

【発明が解決しようとする課題】表示装置の大画面化・
高精細化に伴ってクロック周波数が増加するに伴い、制
御回路の出力信号部（前記のクロック信号、クロック信
号以外のデータ信号に相当する）での動作周波数が大き
くなるので、結果的に消費電力が増加するという問題が
ある。また、消費電力が増加することで、制御回路の出
力信号部の変化時に出力バッファから生じる瞬時電流
が、出力信号本数や動作率・変動割合に比例して、時間
軸での同一位置で大きくなるために、出力信号部での電
磁波ノイズや他の装置や回路への悪影響を与える不要電
磁波（ＥＭＩ）が、増大してしまうという問題が生ず
る。

【０００８】この発明は、上記のような課題を解決する
ためになされたものであり、消費電力の低減や不要電磁
波（ＥＭＩ）の低減が可能な表示装置を提供することを
目的とする。

【０００９】

【課題を解決するための手段】この発明に係わる表示装
置においては、入力された第一の画像データ信号と、少
なくとも所定期間前に入力された第一の画像データ信号
によって形成された第二の画像データ信号とを所定期間
比較して、一致した場合、第一の画像データ信号を基に
して、所定期間の第一の画像データ信号を所定の信号に
変換することにより形成された第三の画像データ信号を
出力する制御回路を備えたものである。また、制御回路
は、第一の画像データを少なくとも所定期間保持して第
二の画像データ信号として出力する第一の記憶機能を有
するものである。

【００１０】また、制御回路は、第一の画像データ信号
と第二の画像データ信号を所定期間比較する比較機能
と、第一の画像データ信号を少なくとも所定期間遅延す
る遅延機能と、比較機能による比較結果を基にして、遅
延機能によって遅延された第一の画像データ信号を第三
の画像データ信号に変換する第一のデータ変換機能を有
するものである。さらに、制御回路の出力する第三の画
像データ信号を用いて、第一の画像データ信号を復元す
ると共に、復元された第一の画像データ信号を用いて駆
動信号を出力するよう構成された駆動回路と、この駆動
回路の出力する駆動信号に応じた表示を行なう表示部を
備えたものである。

【００１１】また、駆動回路は、復元した第一の画像デ
ータ信号を少なくとも所定期間保持して第四の画像デー
タ信号として出力する第二の記憶機能を有するものであ
る。また、駆動回路は、第四の画像データ信号を用い
て、第三の画像データ信号を第一の画像データ信号に変
換する第二のデータ変換機能を有するものである。

【００１２】さらにまた、所定期間は、１フレーム期間
または１フィールド期間であるものである。また、所定
期間は、１走査期間または１走査期間を分割して形成さ
れた１ブロック期間であるものである。

【００１３】加えて、駆動回路は、複数のソースドライ
バＩＣによって構成されると共に、所定期間は、駆動回
路を構成する各ソースドライバＩＣに対応するように１
走査期間を分割して形成された１ブロック期間であるも
のである。

【００１４】

【発明の実施の形態】実施の形態１．以下の本発明の説
明では、上述の図１７（ａ）及び図１８（ａ）と、図１
７（ｂ）及び図１８（ｂ）との違い、つまり１ＣＬＫあ
たりの画像データ入力信号に含まれる画素数の違いは、
本発明とは無関係であるので、図１７（ｂ）と図１８
（ｂ）を例として用いる。図１は、この発明の実施の形
態１による表示装置の制御回路における回路構成を示す
機能ブロック構成図である。図１において、１６は画像
データ入力信号電圧９に相当する画像データ信号（現画
像データ信号）で、具体的には制御回路４中に伝送され
る任意ポイントにおける画像データ信号であり、第一の
画像データ信号である。１７は１フレームまたは１フィ
ールド前の画像データ信号（前画像データ信号）で、第
二の画像データ信号である。１８は１ライン（１走査期
間）毎に画像データ信号１６と画像データ信号１７とが
一致しているか否かを示す信号、１９は１ライン分を遅
延させた画像データ信号（比較対象である画像データ信
号）、２０は比較対象部分の一致に応じて画像データ信
号の動作率・変動割合を低減した画像データ信号で、第
三の画像データ信号である。２１は１フレームまたは１
フィールド分の画像データ信号を保持する記憶機能（第
一の記憶機能）、２２は１ライン毎に前画像データ信号
１７と現画像データ信号１６を比較する比較機能、２３
は画像データ信号を１ライン分遅延させるように構成さ
れた遅延機能、２４は一致している比較対象部分を所定
の値に固定する、または非画像データ信号に変換するデ
ータ変換機能（第一のデータ変換機能）である。

【００１５】次に、動作について説明する。まず、図１
における画像データ信号１６が、記憶機能２１に入力さ
れることにより、１フレームまたは１フィールド分の画
像データ信号１６が保持され、その結果、画像データ信
号１６を１フレームまたは１フィールド分遅延させた画
像データ信号１７が出力される。上記のように、記憶機
能２１から出力される画像データ信号１７、及び元来の
入力信号である画像データ信号１６が入力されることに
より、比較機能２２は、１ライン毎に画像データ信号１
７と画像データ信号１６を比較して一致しているか否か
をチェックし、その比較結果である信号１８を生成して
出力する。また、その比較結果である信号１８を画像デ
ータ信号１６に反映させるために、画像データ信号１６
を遅延機能２３を介して１ライン分遅延させ、それを画
像データ信号１９として出力する。

【００１６】比較機能２２から出力される信号１８は、
制御信号としてデータ変換機能２４に入力され、そこで
比較対象部分が一致している場合には、現画像データ信
号の比較対象部分は所定の値に固定され、または非画像
データ信号に変換され、比較対象部分が一致していない
場合には、現画像データ信号の比較対象部分はそのまま
にする、というデータ変換処理を行い、画像データ信号
２０としてデータ変換された現画像データ信号を出力す
る。このことにより、図１では、元来の画像データ信号
１６が入力されると、フレーム周期またはフィールド周
期毎に同一ライン中の画像データ信号が時間的に変化し
ない場合には、所定の値に固定する、または非画像デー
タ信号にデータ変換した画像データ信号を、制御回路の
出力信号として生成することで、制御回路の出力信号部
での動作率・変動割合を低減することが可能となる。

【００１７】図２、図３は、この発明の実施の形態１に
よる表示装置の制御回路における垂直周期毎の出力部及
びソースライン用駆動回路における垂直周期毎の入力部
の関係を表す電圧波形図であり、この発明の一例として
の前画像データ信号（前フレームまたは前フィールド中
のｉライン）と現画像データ信号（前フレームまたは前
フィールド中のｉライン）が一致した場合における表示
装置の制御回路から出力される信号の電圧波形図（タイ
ミングチャート）である。図２（ａ）は、本発明の基本
動作を示し、図２（ｂ）、図３（ａ）、図３（ｂ）は、
図２（ａ）を拡張したものである。

【００１８】図２、図３において、横軸は経過時間を表
す。１２は水平クロック信号電圧、１３は画像データ信
号電圧、１４は水平スタート信号電圧、１５は水平ラッ
チ信号電圧、２７は前画像データ信号と現画像データ信
号が一致しているか否かを示す信号、つまり、図１の信
号１８を加工処理した信号電圧である。１０は画像デー
タ信号における有効データ期間である。１ＣＬＫは水平
クロック信号の周期、１Ｖは水平スタート信号や水平ラ
ッチ信号のフレーム周期またはフィールド周期で、垂直
同期入力信号電圧１１の周期と一致する。水平クロック
信号のエッジの矢印は、水平クロック信号のアクティブ
エッジ（図では立ち上がりエッジ）を表し、画像データ
信号電圧１３の空白部は、有効データ期間を、画像デー
タ信号電圧１３の斜線部は、無効データ期間をそれぞれ
表す。ｍは水平方向の画面サイズ（解像度）を表す。

【００１９】図２（ａ）では、画像データ信号電圧１３
において、現画像データ信号（ｉライン）で一致してい
る比較対象部分を所定の値に固定する、または非画像デ
ータ信号に変換するデータ変換処理が施されている。図
２（ｂ）では、図２（ａ）に加えて、信号２７を追加し
ている。信号２７の例１では、信号２７の“Ｈ”期間に
より水平スタート信号１４を制御して、ソースライン用
駆動回路中において比較対象部分が一致しているか否か
を認識できるようにしている。信号２７の例２では、信
号２７の“Ｈ”期間により、データイネーブル信号を制
御して、ソースライン用駆動回路中において比較対象部
分が一致しているか否かを認識できるようにしている。

【００２０】図３（ａ）では、図２（ａ）に加えて比較
対象部分である現画像データ信号（ｉライン）が一致し
ている場合のみ水平スタート信号電圧１４を“Ｌ”固定
にしている。図３（ｂ）では、図３（ａ）に加えて、水
平クロック信号電圧１２を有効データ期間１０中に常に
“Ｌ”固定にしている。すなわち、図２、図３では、元
来の画像データ信号が入力されると、フレーム周期また
はフィールド周期毎に、同一ライン中の画像データ信号
が時間的に変化しない場合には所定の値に固定する、ま
たは非画像データ信号にデータ変換した画像データ信号
を、制御回路の出力信号として生成することで、制御回
路の出力信号部での動作率・変動割合を低減することが
可能となる。

【００２１】実施の形態１によれば、以前に入力された
画像データ信号を、１フレーム期間分または１フィール
ド期間分保持する記憶機能を有し、保持された前回の画
像データ信号（前画像データ信号）と、入力される現行
の画像データ信号（現画像データ信号）を１ライン毎に
比較して一致しているか否かを示す信号を生成する比較
機能を有し、比較結果生成された信号により画像データ
信号の一致している１ライン分を所定の値に固定するま
たは非画像データ信号に変換するデータ変換機能を有す
る制御回路を設けることにより、前画像データ信号と現
画像データ信号の少なくとも１ライン分が一致する場合
には、制御回路の出力信号部での動作率・変動割合を低
減することが可能となり、消費電力の低減や不要電磁波
（ＥＭＩ）の低減という効果が得られる。

【００２２】なお、図２（ｂ）の信号２７において、比
較対象部分である現画像データ信号が前画像データ信号
と一致しているか否かを判別可能ならば、図２（ｂ）の
信号２７の例１や例２以外のタイミングでも同様の効果
が得られる。また、図１の記憶機能２１を、画像データ
信号を１フレーム期間または１フィールド期間以上遅延
させるために必要な遅延機能や記憶機能に置き換えた場
合にも、同様の効果が得られる。また、図１の比較機能
２２、データ変換機能２４において、比較対象部分を少
なくとも１画素以上に置き換えた場合にも、同様の効果
が得られる。さらに、図１の遅延機能２３を、画像デー
タ信号を有効データ期間１０以上遅延させるために必要
な遅延機能や記憶機能に置き換えた場合にも同様の効果
が得られる。

【００２３】実施の形態２．図４は、この発明の実施の
形態２による表示装置の制御回路における回路構成を示
す機能ブロック構成図である。図４において、１６は画
像データ入力信号電圧９に相当する画像データ信号（現
画像データ信号）で、具体的には制御回路４中に伝送さ
れる任意ポイントにおける画像データ信号である。１７
は１ライン前の画像データ信号（前画像データ信号）、
１８は１ライン（１走査期間）毎に画像データ信号１６
と画像データ信号１７が一致しているが否かを示す信
号、１９は１ライン分を遅延させた画像データ信号（比
較対象である画像データ信号）、２０は比較対象部分が
一致している場合には画像データ信号の動作率・変動割
合を低減した画像データ信号、２２は１ライン毎に前画
像データ信号１７と現画像データ信号１６を比較する比
較機能、２３は画像データ信号１６を１ライン分遅延さ
せる遅延機能、２４は一致している比較対象部分を所定
の値に固定するまたは非画像データ信号に変換するデー
タ変換機能、２５は１ライン分の画像データ信号を保持
する記憶機能である。

【００２４】次に、動作について説明する。まず、図４
における画像データ信号１６が、記憶機能２５に入力さ
れることにより、１ライン分の画像データ信号１６が保
持され、その結果、画像データ信号１６を１ライン分遅
延させた画像データ信号１７が出力される。上記のよう
に、記憶機能２５から出力される画像データ信号１７、
及び元来の入力信号である画像データ信号１６が入力さ
れることにより、比較機能２２は、１ライン毎に画像デ
ータ信号１７と画像データ信号１６を比較して、一致し
ているか否かをチェックし、その比較結果である信号１
８を生成して出力する。また、比較結果である信号１８
を、画像データ信号１６に反映させるために、画像デー
タ信号１６を遅延機能２３に入力して１ライン分遅延さ
せ、それを画像データ信号１９として出力する。

【００２５】比較機能２２から出力された信号１８が、
制御信号としてデータ変換機能２４に入力されると、比
較対象部分が一致している場合には、現画像データ信号
の比較対象部分は、所定の値に固定されるまたは非画像
データ信号に変換され、比較対象部分が一致していない
場合には、現画像データ信号の比較対象部分をそのまま
にする、というデータ変換処理を行い、データ変換され
た画像データ信号２０を出力する。図４では、元来の画
像データ信号が入力されると、ライン周期毎に画像デー
タ信号が時間的に変化しない場合には、所定の値に固定
する、または非画像データ信号にデータ変換した画像デ
ータ信号を制御回路の出力信号として生成することで、
制御回路の出力信号部での動作率・変動割合を低減する
ことが可能となる。

【００２６】図５、図６は、この発明の実施の形態２に
よる表示装置の制御回路における垂直周期毎の出力部及
びソースライン用駆動回路における垂直周期毎の入力部
の関係を表す電圧波形図であり、本発明の一例としての
前画像データ信号（前ラインであるｉ−１ライン）と現
画像データ信号（現ラインであるｉライン）が一致した
場合における制御回路から出力される信号の電圧波形図
（タイミングチャート）である。図５（ａ）は、この発
明の基本動作を示し、図５（ｂ）、図６（ａ）、図６
（ｂ）は図５（ａ）を拡張したものである。図５、図６
において、横軸は経過時間を表す。１２は水平クロック
信号電圧、１３は画像データ信号電圧、１４は水平スタ
ート信号電圧、１５は水平ラッチ信号電圧、２７は前画
像データ信号と現画像データ信号が一致しているか否か
を示す信号、つまり、図４の信号１８を加工処理した信
号電圧である。１０は画像データ信号における有効デー
タ期間である。１ＣＬＫは水平クロック信号の周期、１
Ｈは水平スタート信号や水平ラッチ信号のライン周期
で、水平同期入力信号電圧６の周期と一致する。水平ク
ロック信号のエッジの矢印は、水平クロック信号のアク
ティブエッジ（図では立ち上がりエッジ）を表し、画像
データ信号電圧１３の空白部は、有効データ期間を、画
像データ信号電圧１３の斜線部は、無効データ期間をそ
れぞれ表す。ｍは水平方向の画面サイズ（解像度）を表
す。

【００２７】図５（ａ）では、画像データ信号電圧１３
について、現画像データ信号（ｉライン）で一致してい
る比較対象部分を、所定の値に固定する、または非画像
データ信号に変換するデータ変換処理が施されている。
図５（ｂ）では、図５（ａ）に加えて、信号２７を追加
している。信号２７の例１では、信号２７の“Ｈ”期間
により水平スタート信号を制御して、ソースライン用駆
動回路中において、比較対象部分が一致しているか否か
を認識できるようにしている。信号２７の例２では、信
号２７の“Ｈ”期間により、データイネーブル信号を制
御して、ソースライン用駆動回路中において、比較対象
部分が一致しているか否かを認識できるようにしてい
る。

【００２８】図６（ａ）では、図５（ａ）に加えて比較
対象部分である現画像データ信号（ｉライン）が一致し
ている場合のみ水平スタート信号電圧１４を“Ｌ”固定
にしている。図６（ｂ）では、図６（ａ）に加えて、水
平クロック信号電圧１２を有効データ期間１０中に常に
“Ｌ”固定にしている。このことにより、図５、図６で
は、元来の画像データ信号が入力されると、ライン周期
毎に画像データ信号が時間的に変化しない場合には、所
定の値に固定する、または非画像データ信号にデータ変
換した画像データ信号を、制御回路の出力信号として生
成することで、制御回路の出力信号部での動作率・変動
割合を低減することが可能となる。

【００２９】実施の形態２によれば、以前に入力された
画像データ信号を、１ライン期間分保持する記憶機能を
有し、保持された前回の画像データ信号（前画像データ
信号）と、入力される現行の画像データ信号（現画像デ
ータ信号）を１ライン毎に比較して、一致しているか否
かを示す信号を生成する比較機能を有し、比較結果生成
された信号により、画像データ信号の一致している１ラ
イン分を、所定の値に固定するまたは非画像データ信号
に変換するデータ変換機能を有する制御回路を設けるこ
とにより、前画像データ信号と現画像データ信号の少な
くとも１ライン分が一致する場合には、制御回路の出力
信号部での動作率・変動割合を低減することが可能とな
り、消費電力の低減や不要電磁波（ＥＭＩ）の低減とい
う効果が得られる。

【００３０】なお、図５（ｂ）の信号２７において、比
較対象部分である現画像データ信号が前画像データ信号
と一致しているか否かを判別可能ならば、図５（ｂ）の
信号２７の例１や例２以外のタイミングでも同様の効果
が得られる。また、図４の記憶機能２５を、画像データ
信号を１ライン期間以上遅延させるために必要な遅延機
能や記憶機能に置き換えた場合にも同様の効果が得られ
る。また、図４の比較機能２２、データ変換機能２４に
おいて、比較対象部分を少なくとも１画素以上に置き換
えた場合にも同様の効果が得られる。さらに、図４の遅
延機能２３を、画像データ信号を有効データ期間１０以
上遅延させるために必要な遅延機能や記憶機能に置き換
えた場合にも同様の効果が得られる。

【００３１】実施の形態３．図７は、この発明の実施の
形態３による表示装置の制御回路における回路構成を示
す機能ブロック構成図である。図７において、１６は画
像データ入力信号電圧９に相当する画像データ信号（現
画像データ信号）で、具体的には制御回路４中に伝送さ
れる任意ポイントにおける画像データ信号である。１７
は１ライン前の画像データ信号（前画像データ信号）、
１８はライン周期で１ブロック毎に画像データ信号１６
と画像データ信号１７が一致しているか否かを示す信
号、１９は１ライン分を遅延させた画像データ信号（比
較対象である画像データ信号）、２０は比較対象部分が
一一致している場合には画像データ信号の動作率・変動
割合を低減された画像データ信号、２３は画像データ信
号を１ライン分遅延させる遅延機能、２４は一致してい
る比較対象部分を所定の値に固定するまたは非画像デー
タ信号に変換するデータ変換機能、２５は１ライン分の
画像データ信号を保持する記憶機能、２６は１ブロック
毎に前画像データ信号と現画像データ信号を比較する比
較機能である。ここで、１ブロックとは、１ライン中の
画像データ信号をある単位毎に分割した一部を意味す
る。また、１ブロックを１つのソースドライバＩＣの画
像データ信号に対応させてもよい。

【００３２】次に、動作について説明する。まず、図７
における画像データ信号１６が、記憶機能２５に入力さ
れることにより、１ライン分の画像データ信号１６が保
持され、その結果、画像データ信号１６を１ライン分遅
延させた画像データ信号１７が出力される。上記のよう
に、記憶機能２５から出力される画像データ信号１７、
及び元来の入力信号である画像データ信号１６が入力さ
れることにより、比較機能２６は、１ブロック毎に画像
データ信号１７と画像データ信号１６を比較して全て一
致しているか否かをチェックし、その比較結果である信
号１８を生成して出力する。また、比較結果である信号
１８を画像データ信号１６に反映させるために、画像デ
ータ信号１６を遅延機能２３に入力して画像データを１
ライン分遅延させ、それを画像データ信号１９として出
力する。

【００３３】比較機能２６から得られた信号１８は、制
御信号としてデータ変換機能２４に入力されると、比較
対象部分が一致している場合には、現画像データ信号の
比較対象部分は所定の値に固定される、または非画像デ
ータ信号に変換され、比較対象部分が一致していない場
合には、現画像データ信号の比較対象部分はそのままに
する、というデータ変換処理を行い、データ変換された
画像データ信号２０を出力する。このように、図７で
は、元来の画像データ信号１６が入力されると、ライン
周期毎に同一ブロック中の画像データ信号が時間的に変
化しない場合には、所定の値に固定する、または非画像
データ信号にデータ変換した画像データ信号２０を、制
御回路の出力信号として生成することで、制御回路の出
力信号部での動作率・変動割合を低減することが可能と
なる。

【００３４】図８、図９は、この発明の実施の形態３に
よる表示装置の制御回路における垂直周期毎の出力部及
びソースライン用駆動回路における垂直周期毎の入力部
の関係を表す電圧波形図であり、一例としての前画像デ
ータ信号（前ラインであるｉ−１ライン中のブロック
２）と現画像データ信号（現ラインであるｉライン中の
ブロック２）が、一致した場合における表示装置中の制
御回路から出力される信号の電圧波形図（タイミングチ
ャート）である。図８（ａ）は、本発明の基本動作を示
し、図８（ｂ）、図９（ａ）、図９（ｂ）は、図８
（ａ）を拡張した図である。図８、図９において、横軸
は経過時間を表す。１２は水平クロック信号電圧、１３
は画像データ信号電圧、１４は水平スタート信号電圧、
１５は水平ラッチ信号電圧、２７は前画像データ信号と
現画像データ信号が一致しているか否かを示す信号、つ
まり、図７の信号１８を加工処理した信号電圧である。
１０は画像データ信号における有効データ期間である。
１ＣＬＫは水平クロック信号の周期、１Ｈは水平スター
ト信号や水平ラッチ信号のライン周期で、水平同期入力
信号電圧６の周期と一致する。水平クロック信号のエッ
ジの矢印は、水平クロック信号のアクティブエッジ（図
では立ち上がりエッジ）を表す。画像データ信号電圧１
３の空白部は、有効データ期間を、画像データ信号電圧
１３の斜線部は、無効データ期間をそれぞれ表す。ｍは
水平方向の画面サイズ（解像度）を表す。ここで、水平
スタート信号電圧１４のブロック１、ブロック２、ブロ
ック３・・・は、それぞれブロック別における水平スタ
ート信号である。

【００３５】図１０は、この発明の実施の形態３による
表示装置の制御回路における垂直周期毎の出力部及びソ
ースライン用駆動回路における垂直周期毎の入力部の関
係を表す電圧波形図であり、図８（ｂ）、図９（ａ）、
図９（ｂ）とタイミングを比較するために、ライン周期
で比較対象部分が一致しない場合における電圧波形図
（タイミングチャート）である。図１０において、横軸
は経過時間を表す。１２は水平クロック信号電圧、１３
は画像データ信号電圧、１４は水平スタート信号電圧、
１５は水平ラッチ信号電圧、１０は画像データ信号にお
ける有効データ期間である。１ＣＬＫは水平クロック信
号の周期、１Ｈは水平スタート信号や水平ラッチ信号の
ライン周期で、水平同期入力信号電圧６の周期と一致す
る。水平クロック信号のエッジの矢印は、水平クロック
信号のアクティブエッジ（図では立ち上がりエッジ）を
表す。画像データ信号電圧１３の空白部は、有効データ
期間を、画像データ信号電圧１３の斜線部は、無効デー
タ期間をそれぞれ表す。ｍは水平方向の画面サイズ（解
像度）を表す。ここで、水平スタート信号電圧１４のブ
ロック１、ブロック２、ブロック３・・・は、それぞれ
ブロック別における水平スタート信号である。

【００３６】図８（ａ）では、画像データ信号電圧１３
について、現画像データ信号（ｉライン中のブロック
２）で一致している比較対象部分を、所定の値に固定す
るまたは非画像データ信号に変換するデータ変換した処
理を施している。図８（ｂ）では、図８（ａ）に加えて
信号２７を追加している。信号２７の例１では、図１０
と比較して異なる点は、信号２７の“Ｈ”期間により水
平スタート信号を制御して、ソースライン用駆動回路中
において比較対象部分が一致しているか否かを認識でき
るようにしている。信号２７の例２では、図１０と比較
して異なる点は、信号２７の“Ｈ”期間によりデータイ
ネーブル信号を制御して、ソースライン用駆動回路にお
いて比較対象部分が一致しているか否かを認識できるよ
うにしている。

【００３７】図９（ａ）では、図８（ａ）に加えて、図
１０と比較して異なる点は、比較対象部分である現画像
データ信号（ｉライン中のブロック２）が一致している
場合のみ水平スタート信号電圧１４を“Ｌ”固定にして
いる。図９（ｂ）では、図９（ａ）に加えて、水平クロ
ック信号電圧１２を、有効データ期間１０中に常に
“Ｌ”固定にしている。このようにして、図８、図９で
は、元来の画像データ信号が入力されると、ライン周期
毎に画像データ信号が時間的に変化しない場合には、所
定の値に固定するまたは非画像データ信号にデータ変換
した画像データ信号を、制御回路の出力信号として生成
することで、制御回路の出力信号部での動作率・変動割
合を低減することが可能となる。

【００３８】実施の形態３によれば、以前に入力された
画像データ信号を、１ライン期間分保持する記憶機能を
有し、１ラインをあるブロック単位毎に分割し、保持さ
れた前回の画像データ信号（前画像データ信号）と、入
力される現行の画像データ信号（現画像データ信号）
を、１ブロック毎に比較して、一致しているか否かを示
す信号を生成する比較機能を有し、比較結果生成された
信号により、画像データ信号の一致している１ブロック
分を所定の値に固定する、または非画像データ信号に変
換するデータ変換機能を有する制御回路を設けることに
より、前画像データ信号と現画像データ信号の少なくと
も１ブロック分が一致する場合には、制御回路の出力信
号部での動作率・変動割合を低減することが可能とな
り、消費電力の低減や不要電磁波（ＥＭＩ）の低減とい
う効果が得られる。

【００３９】なお、図８、図９の信号２７において、比
較対象部分である現画像データ信号が、前画像データ信
号と一致しているか否かを判別可能ならば、図８（ｂ）
の信号２７の例１や例２以外のタイミングでも同様の効
果が得られる。また、図７の記憶機能２５を、画像デー
タ信号を１ライン期間以上遅延させるために必要な遅延
機能や記憶機能に置き換えた場合にも同様の効果が得ら
れる。また、図７の比較機能２２、遅延機能２３におい
て、比較対象部分を少なくとも１画素以上に置き換えた
場合にも同様の効果が得られる。さらに、図７の遅延機
能２３を、画像データ信号を１ブロック分以上遅延させ
るために必要な遅延機能や記憶機能に置き換えた場合に
も同様の効果が得られる。

【００４０】実施の形態４．図１１は、この発明の実施
の形態４による表示装置のソースライン用駆動回路にお
ける回路構成を示す機能ブロック構成図であり、実施の
形態１によって変換された画像データ信号を元の状態に
復元するためのものである。図１１において、２８は実
施の形態１で説明した制御回路４から出力される画像デ
ータ信号で、具体的にはフレーム周期またはフィールド
周期でライン毎に元来の画像データ信号が一致している
場合にはその画像データ信号の動作率・変動割合を低減
した画像データ信号で、第三の画像データ信号である。
２９は制御回路４から出力される比較結果を示す信号
で、具体的にはフレーム周期またはフィールド周期でラ
イン毎に元来の画像データ信号が一致しているか否かを
示す信号である。３０は元来の画像データ信号（現画像
データ信号）で、具体的には画像データ入力信号電圧９
のデータ内容に相当する画像データ信号であり、第一の
画像データ信号である。３１は１フレームまたは１フィ
ールド前の画像データ信号（前画像データ信号）で、第
四の画像データ信号である。３２は一致している比較対
象部分を、所定の値に固定するまたは非画像データ信号
に変換した画像データ信号から、元来の画像データ信号
を得るためのデータ変換機能（第二のデータ変換機
能）、３３は１フレームまたは１フィールド分の前画像
データ信号を保持する記憶機能（第二の記憶機能）であ
る。

【００４１】次に、動作について説明する。まず、図１
１における動作率・変動割合を低減した画像データ信号
である画像データ信号２８、及び比較結果を示す信号２
９が入力されることにより、データ変換機能３２は、元
来の画像データ信号である画像データ信号３０を生成し
て出力する。画像データ信号３０の動作としては、信号
２９を制御信号としてチェックし、比較対象部分が一致
していない場合には画像データ信号２８を画像データ信
号３０として、比較対象部分が一致している場合には、
画像データ信号３１を画像データ信号３０とするような
データ変換を行う。また、画像データ信号３０が記憶機
能３３に入力されることにより、１フレームまたは１フ
ィールド分の画像データ信号３０が保持され、その結
果、画像データ信号３０を、１フレームまたは１フィー
ルド分遅延させた画像データ信号３１が出力される。こ
のようにして、画像データ信号３０を得ることができ
る。

【００４２】このことにより、図１１では、フレーム周
期またはフィールド周期毎に同一ライン中の画像データ
信号が時間的に変化しない場合には、所定の値に固定す
るまたは非画像データ信号にデータ変換した画像データ
信号を、制御回路が出力した出力信号を、元来の画像デ
ータ信号として生成することで、制御回路の出力信号部
での動作率・変動割合を低減した効果を容易に得ること
が可能となる。本発明の一例としての前画像データ信号
（前フレーム、または前フィールド中のｉライン）と現
画像データ信号（前フレーム、または前フィールド中の
ｉライン）が一致した場合における表示装置中のソース
ライン用駆動回路に入力される信号の電圧波形図（タイ
ミングチャート）は、図２、図３と同等であるので省略
する。

【００４３】実施の形態４によれば、以前に表示画面上
で表示させた時の画像データ信号を１フレーム期間分ま
たは１フィールド期間分保持する記憶機能を有し、保持
された前回の画像データ信号（前画像データ信号）と入
力される現行の画像データ信号（現画像データ信号）を
１ライン毎に比較して一致しているか否かを示す信号を
外部から入力し、外部入力される信号により、画像デー
タ信号の一致している１ライン分を前画像データ信号に
変換するデータ変換機能を有するソースライン用駆動回
路を使用することにより、消費電力や不要電磁波（ＥＭ
Ｉ）が低減し、高品質な表示装置が得られる。

【００４４】なお、図２、図３の信号２７において、比
較対象部分である現画像データ信号が前画像データ信号
と一致しているか否かを判別可能ならば、図２（ｂ）の
信号２７の例１や例２以外のタイミングでも同様の効果
が得られる。また、図１１のデータ変換機能３２を、比
較対象部分を少なくとも１画素以上に置き換えた場合に
も同様の効果が得られる。また、図１１の記憶機能３３
を、画像データ信号を１ライン期間以上遅延させるため
に必要な遅延機能や記憶機能に置き換えた場合にも同様
の効果が得られる。

【００４５】実施の形態５．図１２は、この発明の実施
の形態５による表示装置のソースライン用駆動回路にお
ける回路構成を示す機能ブロック構成図であり、実施の
形態２によって変換された画像データ信号を元の状態に
復元するためのものである。図１２において、２８は実
施の形態２で説明した制御回路４から出力される画像デ
ータ信号で、具体的にはライン周期毎に元来の画像デー
タ信号が一致している場合にはその画像データ信号の動
作率・変動割合を低減した画像データ信号である。２９
は制御回路４から出力される比較結果を示す信号で、具
体的にはライン周期毎に元来の画像データ信号が一致し
ているか否かを示す信号である。３０は元来の画像デー
タ信号（現画像データ信号）で、具体的には画像データ
入力信号電圧９のデータ内容に相当する画像データ信号
である。３１は１ライン前の元来の画像データ信号（前
画像データ信号）、３２は一致している比較対象部分を
所定の値に固定するまたは非画像データ信号に変換した
画像データ信号から、元来の画像データ信号を得るため
のデータ変換機能、３４は１ライン分の前画像データ信
号を保持する記憶機能である。

【００４６】次に、動作について説明する。まず、図１
２における動作率・変動割合を低減した画像データ信号
である画像データ信号２８、及び比較結果を示す信号２
９が入力されることにより、データ変換機能３２は、元
来の画像データ信号である画像データ信号３０を生成し
て出力する。画像データ信号３０の動作としては、信号
２９を制御信号として、チェックし、比較対象部分が一
致していない場合には、画像データ信号２８を画像デー
タ信号３０として、比較対象部分が一致している場合に
は、画像データ信号３１を画像データ信号３０とするよ
うなデータ変換を行う。また、画像データ信号３０が記
憶機能３４に入力されたことにより、１ライン分の画像
データ信号３０が保持され、その結果、画像データ信号
３０を１ライン分遅延させた画像データ信号３１が出力
される。このようにして、画像データ信号３０を得るこ
とができる。

【００４７】このことにより、図１２では、ライン周期
毎に画像データ信号が、時間的に変化しない場合には、
所定の値に固定するまたは非画像データ信号にデータ変
換した画像データ信号を制御回路が出力した出力信号
を、元来の画像データ信号として生成することで、制御
回路の出力信号部での動作率・変動割合を低減した効果
を容易に得ることが可能となる。本発明の一例としての
前画像データ信号（前ラインであるｉ−１ライン）と現
画像データ信号（現ラインであるｉライン）が一致した
場合における表示装置中の制御回路から出力される信号
の電圧波形図（タイミングチャート）は、図５、図６と
同等であるので省略する。

【００４８】実施の形態５によれば、以前に表示画面上
で表示させた時の画像データ信号を１ライン期間分保持
する記憶機能を有し、保持された前回の画像データ信号
（前画像データ信号）と入力される現行の画像データ信
号（現画像データ信号）を１ライン毎に比較して一致し
ているか否かを示す信号を外部から入力し、外部入力さ
れる信号により画像データ信号の一致している１ライン
分を前画像データ信号に変換するデータ変換機能を有す
るソースライン用駆動回路を使用することにより、消費
電力や不要電磁波（ＥＭＩ）が低減し、高品質な表示装
置が得られる。

【００４９】なお、図５、図６の信号２７において、比
較対象部分である現画像データ信号が前画像データ信号
と一致しているか否かを判別可能ならば、図５（ｂ）の
信号２７の例１や例２以外のタイミングでも同様の効果
が得られる。また、図１２のデータ変換機能３２を、比
較対象部分を少なくとも１画素以上に置き換えた場合に
も同様の効果が得られる。さらに、図１２の記憶機能３
４を、画像データ信号を１ライン期間以上遅延させるた
めに必要な遅延機能や記憶機能に置き換えた場合にも同
様の効果が得られる。

【００５０】実施の形態６．図１３は、この発明の実施
の形態６による表示装置のソースライン用駆動回路にお
ける回路構成を示す機能ブロック構成図であり、実施の
形態３によって変換された画像データ信号を元の状態に
復元するためのものである。図１３において、２８は実
施の形態３で説明した制御回路４から出力される画像デ
ータ信号で、具体的にはライン周期で１ブロック毎に元
来の画像データ信号が一致している場合にはその画像デ
ータ信号の動作率・変動割合を低減した画像データ信号
である。２９は制御回路４から出力される比較結果を示
す信号で、具体的にはライン周期で１ブロック毎に元来
の画像データ信号が一致しているか否かを示す信号であ
る。３０は元来の画像データ信号（現画像データ信号）
で、具体的には画像データ入力信号電圧９のデータ内容
に相当する画像データ信号である。３１は１ブロック前
の元来の画像データ信号（前画像データ信号）、３５は
１ブロック分の前画像データ信号を保持する記憶機能、
３６は一致している比較対象部分を所定の値に固定する
または非画像データ信号に変換した画像データ信号から
元来の画像データ信号を得るためのデータ変換機能であ
る。

【００５１】次に、動作について説明する。まず、図１
３における動作率・変動割合を低減した画像データ信号
である画像データ信号２８、及び比較結果を示す信号２
９が入力されることにより、データ変換機能３６は、元
来の画像データ信号である画像データ信号３０を生成し
て出力する。画像データ信号３０の動作としては、信号
２９を制御信号としてチェックし、比較対象部分が一致
していない場合には、画像データ信号２８を画像データ
信号３０として、比較対象部分が一致している場合に
は、画像データ信号３１を画像データ信号３０とするよ
うなデータ変換を行う。また、画像データ信号３０が記
憶機能３５に入力されることにより、１ブロック分の画
像データ信号３０が保持され、その結果、画像データ信
号３０を１ブロック分遅延させた画像データ信号３１が
出力される。このようにして、画像データ信号３０を得
ることができる。

【００５２】このことにより、図１３では、ライン周期
でブロック毎に画像データ信号が、時間的に変化しない
場合には、所定の値に固定する、または非画像データ信
号にデータ変換した画像データ信号を制御回路が出力し
た出力信号を、元来の画像データ信号として生成するこ
とで、制御回路の出力信号部での動作率・変動割合を低
減した効果を容易に得ることが可能となる。本発明の一
例としての前画像データ信号（前ラインであるｉ−１ラ
イン中のブロック２）と現画像データ信号（現ラインで
あるｉライン中のブロック２）が一致した場合における
表示装置中の制御回路から出力される信号の電圧波形図
（タイミングチャート）は、図８、図９と同等であるの
で省略する。

【００５３】実施の形態６によれば、以前に表示画面上
で表示させた時の画像データ信号を１ライン期間分保持
する記憶機能を有し、１ラインをあるブロック単位毎に
分割し、保持された前回の画像データ信号（前画像デー
タ信号）と入力される現行の画像データ信号（現画像デ
ータ信号）を１ブロック毎に比較して一致しているか否
かを示す信号を、外部から入力し、外部入力される信号
により、画像データ信号の一致している１ブロック分を
前画像データ信号に変換するデータ変換機能を有するソ
ースライン用駆動回路を使用することにより、消費電力
や不要電磁波（ＥＭＩ）が低減し、高品質な表示装置が
得られる。

【００５４】なお、図８、図９の信号２７において、比
較対象部分である現画像データ信号が前画像データ信号
と一致しているか否かを判別可能ならば、図８（ｂ）の
信号２７の例１や例２以外のタイミングでも同様の効果
が得られる。また、図１３のデータ変換機能３６を、比
較対象部分を少なくとも１画素以上に置き換えた場合に
も同様の効果が得られる。また、図１３の記憶機能３５
を、画像データ信号を１ブロック期間以上遅延させるた
めに必要な遅延機能や記憶機能に置き換えた場合にも同
様の効果が得られる。

【００５５】

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。入力さ
れた第一の画像データ信号と、少なくとも所定期間前に
入力された第一の画像データ信号によって形成された第
二の画像データ信号とを所定期間比較して、一致した場
合、第一の画像データ信号を基にして、所定期間の第一
の画像データ信号を所定の信号に変換することにより形
成された第三の画像データ信号を出力する制御回路を備
えたので、制御回路の動作を低減して、消費電力及び電
磁ノイズを低減することができる。また、制御回路は、
第一の画像データを少なくとも所定期間保持して第二の
画像データ信号として出力する第一の記憶機能を有する
ので、第二の画像データを第一の記憶機能によって形成
することができる。

【００５６】また、制御回路は、第一の画像データ信号
と第二の画像データ信号を所定期間比較する比較機能
と、第一の画像データ信号を少なくとも所定期間遅延す
る遅延機能と、比較機能による比較結果を基にして、遅
延機能によって遅延された第一の画像データ信号を第三
の画像データ信号に変換する第一のデータ変換機能を有
するので、制御回路の動作を低減することができる。さ
らに、制御回路の出力する第三の画像データ信号を用い
て、第一の画像データ信号を復元すると共に、復元され
た第一の画像データ信号を用いて駆動信号を出力するよ
う構成された駆動回路と、この駆動回路の出力する駆動
信号に応じた表示を行なう表示部を備えたので、表示部
は、元の第一の画像データ信号に応じた表示を行なうこ
とができる。

【００５７】また、駆動回路は、復元した第一の画像デ
ータ信号を少なくとも所定期間保持して第四の画像デー
タ信号として出力する第二の記憶機能を有するので、少
なくとも所定期間前の第一の画像データ信号を第二の記
憶機能により形成することができる。また、駆動回路
は、第四の画像データ信号を用いて、第三の画像データ
信号を第一の画像データ信号に変換する第二のデータ変
換機能を有するので、元の第一の画像データ信号によ
り、表示を行なうことができる。

【００５８】さらにまた、所定期間は、１フレーム期間
または１フィールド期間であるので、１フレーム期間ま
たは１フィールド期間を単位として、制御回路の動作を
低減することができる。また、所定期間は、１走査期間
または１走査期間を分割して形成された１ブロック期間
であるので、１走査期間または１ブロック期間を単位と
して、制御回路の動作を低減することができる。

【００５９】加えて、駆動回路は、複数のソースドライ
バＩＣによって構成されると共に、所定期間は、駆動回
路を構成する各ソースドライバＩＣに対応するように１
走査期間を分割して形成された１ブロック期間であるの
で、各ソースドライバＩＣに対応する画像データ信号を
単位として、制御回路の動作を低減することができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による表示装置の制
御回路における回路構成を示す機能ブロッ構成図であ
る。

【図２】 この発明の実施の形態１による表示装置の制
御回路における垂直周期毎の出力部及びソースライン用
駆動回路における垂直周期毎の入力部の関係を表す電圧
波形図である。

【図３】 この発明の実施の形態１による表示装置の制
御回路における垂直周期毎の出力部及びソースライン用
駆動回路における垂直周期毎の入力部の関係を表す電圧
波形図である。

【図４】 この発明の実施の形態２による表示装置の制
御回路における回路構成を示す機能ブロック構成図であ
る。

【図５】 この発明の実施の形態２による表示装置の制
御回路における垂直周期毎の出力部及びソースライン用
駆動回路における垂直周期毎の入力部の関係を表す電圧
波形図である。

【図６】 この発明の実施の形態２による表示装置の制
御回路における垂直周期毎の出力部及びソースライン用
駆動回路における垂直周期毎の入力部の関係を表す電圧
波形図である。

【図７】 この発明の実施の形態３による表示装置の制
御回路における回路構成を示す機能ブロック構成図であ
る。

【図８】 この発明の実施の形態３による表示装置の制
御回路における垂直周期毎の出力部及びソースライン用
駆動回路における垂直周期毎の入力部の関係を表す電圧
波形図である。

【図９】 この発明の実施の形態３による表示装置の制
御回路における垂直周期毎の出力部及びソースライン用
駆動回路における垂直周期毎の入力部の関係を表す電圧
波形図である。

【図１０】 この発明の実施の形態３による表示装置の
制御回路における垂直周期毎の出力部及びソースライン
用駆動回路における垂直周期毎の入力部の関係を表す電
圧波形図である。

【図１１】 この発明の実施の形態４による表示装置の
ソースライン用駆動回路における回路構成を示す機能ブ
ロック構成図である。

【図１２】 この発明の実施の形態５による表示装置の
ソースライン用駆動回路における回路構成を示す機能ブ
ロック構成図である。

【図１３】 この発明の実施の形態６による表示装置の
ソースライン用駆動回路における回路構成を示す機能ブ
ロック構成図である。

【図１４】 従来の表示装置を示す全体図である。

【図１５】 従来の表示装置の制御回路における水平周
期毎の入力部の関係を表した電圧波形図である。

【図１６】 従来の表示装置の制御回路における垂直周
期毎の入力部の関係を表した電圧波形図である。

【図１７】 従来の表示装置の制御回路における水平周
期毎の出力部及びソースライン用駆動回路における水平
周期毎の入力部の関係を表した電圧波形図である。

【図１８】 従来の表示装置の制御回路における垂直周
期毎の出力部及びソースライン用駆動回路における垂直
周期毎の入力部の関係を表した電圧波形図である。

【符号の説明】

１ 表示画面、２ ゲートライン用駆動回路、３ ソー
スライン用駆動回路、４ 制御回路、５ 電源部、６
水平同期入力信号電圧、７ データイネーブル入力信号
電圧、８ クロック入力信号電圧、９ 画像データ入力
信号電圧、１０ 有効データ期間、１１ 垂直同期入力
信号電圧、１２ 水平クロック信号電圧、１３ 画像デ
ータ信号電圧、１４ 水平スタート信号電圧、１５ 水
平ラッチ信号電圧、１６，３０ 画像データ信号（現画
像データ信号）、１７，３１ 画像データ信号（前画像
データ信号）、１８，２７，２９ 信号、１９ 画像デ
ータ信号、２０ 画像データ信号、２１，２５，３３，
３４，３５ 記憶機能、２２，２６ 比較機能、２３
遅延機能、２４，３６ データ変換機能、２８ 画像デ
ータ信号、３２ データ変換機能。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C006 AA02 AC21 AF03 AF04 AF44 AF45 AF69 BB16 BC12 BF02 BF14 FA32 FA47 5C080 AA10 BB05 DD12 DD26 EE26 FF11 GG12 JJ02 JJ04

Claims (9)

【特許請求の範囲】
1. 【請求項１】 入力される画像データ信号に応じた表示
   を行なうよう構成された表示装置において、入力された
   第一の画像データ信号と、少なくとも所定期間前に入力
   された上記第一の画像データ信号によって形成された第
   二の画像データ信号とを上記所定期間比較して、一致し
   た場合、上記第一の画像データ信号を基にして、上記所
   定期間の第一の画像データ信号を所定の信号に変換する
   ことにより形成された第三の画像データ信号を出力する
   制御回路を備えたことを特徴とする表示装置。
2. 【請求項２】 制御回路は、第一の画像データを少なく
   とも所定期間保持して第二の画像データ信号として出力
   する第一の記憶機能を有することを特徴とする請求項１
   記載の表示装置。
3. 【請求項３】 制御回路は、第一の画像データ信号と第
   二の画像データ信号を所定期間比較する比較機能、第一
   の画像データ信号を少なくとも所定期間遅延する遅延機
   能、上記比較機能による比較結果を基にして、上記遅延
   機能によって遅延された第一の画像データ信号を第三の
   画像データ信号に変換する第一のデータ変換機能を有す
   ることを特徴とする請求項１または請求項２記載の表示
   装置。
4. 【請求項４】 制御回路の出力する第三の画像データ信
   号を用いて、第一の画像データ信号を復元すると共に、
   上記復元された第一の画像データ信号を用いて駆動信号
   を出力するよう構成された駆動回路、この駆動回路の出
   力する駆動信号に応じた表示を行なう表示部を備えたこ
   とを特徴とする請求項１〜請求項３のいずれか一項記載
   の表示装置。
5. 【請求項５】 駆動回路は、復元した第一の画像データ
   信号を少なくとも所定期間保持して第四の画像データ信
   号として出力する第二の記憶機能を有することを特徴と
   する請求項４記載の表示装置。
6. 【請求項６】 駆動回路は、第四の画像データ信号を用
   いて、第三の画像データ信号を第一の画像データ信号に
   変換する第二のデータ変換機能を有することを特徴とす
   る請求項５記載の表示装置。
7. 【請求項７】 所定期間は、１フレーム期間または１フ
   ィールド期間であることを特徴とする請求項１〜請求項
   ６のいずれか一項記載の表示装置。
8. 【請求項８】 所定期間は、１走査期間または１走査期
   間を分割して形成された１ブロック期間であることを特
   徴とする請求項１〜請求項６のいずれか一項記載の表示
   装置。
9. 【請求項９】 駆動回路は、複数のソースドライバＩＣ
   によって構成されると共に、所定期間は、上記駆動回路
   を構成する各ソースドライバＩＣに対応するように１走
   査期間を分割して形成された１ブロック期間であること
   を特徴とする請求項４〜請求項６のいずれか一項記載の
   表示装置。