JPH0728426A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH0728426A JPH0728426A JP19552293A JP19552293A JPH0728426A JP H0728426 A JPH0728426 A JP H0728426A JP 19552293 A JP19552293 A JP 19552293A JP 19552293 A JP19552293 A JP 19552293A JP H0728426 A JPH0728426 A JP H0728426A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- computer
- image
- signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 複数種のコンピュータの画像を液晶パネルに
表示する際の表示画面の輝度の不均一性を解消する。 【構成】 コンピュータから入力される画像信号から信
号処理回路９にて求められた機種判別用データに基づい
て、画像源としてのコンピュータの機種をＣＰＵ８にて
判別し、タイミングコントローラ６からのパネル駆動ク
ロックを、その判別結果に応じた所定時間だけデジタル
ディレイ回路７にて遅延させ、その遅延クロックにて液
晶パネル５を駆動して、コンピュータの画像を表示す
る。
表示する際の表示画面の輝度の不均一性を解消する。 【構成】 コンピュータから入力される画像信号から信
号処理回路９にて求められた機種判別用データに基づい
て、画像源としてのコンピュータの機種をＣＰＵ８にて
判別し、タイミングコントローラ６からのパネル駆動ク
ロックを、その判別結果に応じた所定時間だけデジタル
ディレイ回路７にて遅延させ、その遅延クロックにて液
晶パネル５を駆動して、コンピュータの画像を表示す
る。
Description
【０００１】
【産業上の利用分野】本発明は、液晶パネルを駆動し
て、多種多様なコンピュータの画像を表示する液晶プロ
ジェクタ等の表示装置に関する。
て、多種多様なコンピュータの画像を表示する液晶プロ
ジェクタ等の表示装置に関する。
【０００２】
【従来の技術】コンピュータにて作成した画像を表示画
面に映し出す際に、特にその表示装置が液晶プロジェク
タのように総画素数が少ない表示装置である場合には、
液晶パネルの１画素と画像の１ドットとを同期させない
と正常な画像が表示されない。従って、機種が異なる複
数のコンピュータの画像を１台の液晶表示装置に映し出
す場合、コンピュータの機種毎に、ユーザ側で、コンピ
ュータからの画像信号の画素の位相を調整して液晶パネ
ルの画素との同期をとるようにしている。
面に映し出す際に、特にその表示装置が液晶プロジェク
タのように総画素数が少ない表示装置である場合には、
液晶パネルの１画素と画像の１ドットとを同期させない
と正常な画像が表示されない。従って、機種が異なる複
数のコンピュータの画像を１台の液晶表示装置に映し出
す場合、コンピュータの機種毎に、ユーザ側で、コンピ
ュータからの画像信号の画素の位相を調整して液晶パネ
ルの画素との同期をとるようにしている。
【０００３】
【発明が解決しようとする課題】多種多様なコンピュー
タからの画像信号を処理するためには、デジタル，アナ
ログの両方にて信号処理を行なう必要があって、しばし
ば画像信号の周波数特性が劣化する。このため、液晶パ
ネルの駆動回路の特性のばらつきによって表示画面の左
右に輝度差が生じるという問題がある。しかも、この輝
度差の程度はコンピュータの種類によって異なるので、
定常的な補正では対処できない。
タからの画像信号を処理するためには、デジタル，アナ
ログの両方にて信号処理を行なう必要があって、しばし
ば画像信号の周波数特性が劣化する。このため、液晶パ
ネルの駆動回路の特性のばらつきによって表示画面の左
右に輝度差が生じるという問題がある。しかも、この輝
度差の程度はコンピュータの種類によって異なるので、
定常的な補正では対処できない。
【０００４】本発明は斯かる事情に鑑みてなされたもの
であり、液晶パネルを駆動するためのクロックをコンピ
ュータの機種に応じて遅延させることにより、画像信号
の周波数特性の劣化に伴う表示画面左右の輝度差などの
画像の不具合を改善することができる表示装置を提供す
ることを目的とする。
であり、液晶パネルを駆動するためのクロックをコンピ
ュータの機種に応じて遅延させることにより、画像信号
の周波数特性の劣化に伴う表示画面左右の輝度差などの
画像の不具合を改善することができる表示装置を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】本発明に係る表示装置
は、液晶パネルを駆動して複数種のコンピュータの画像
を表示する表示装置において、前記液晶パネルを駆動す
るためのクロックを画像信号に対して遅延する遅延手段
と、画像表示対象のコンピュータの種類に応じてこのク
ロックの遅延時間を調節する調節手段とを備えることを
特徴とする。
は、液晶パネルを駆動して複数種のコンピュータの画像
を表示する表示装置において、前記液晶パネルを駆動す
るためのクロックを画像信号に対して遅延する遅延手段
と、画像表示対象のコンピュータの種類に応じてこのク
ロックの遅延時間を調節する調節手段とを備えることを
特徴とする。
【０００６】
【作用】本発明の表示装置にあっては、接続されたコン
ピュータの機種を判別し、その機種に応じて液晶パネル
を駆動するためのクロックを所定時間だけ遅延する。こ
のようにすると、画像信号に周波数劣化が発生しても、
液晶パネルの駆動開始タイミングをその画像信号のピー
ク付近に合わせることが可能となり、正常な画像が表示
される。
ピュータの機種を判別し、その機種に応じて液晶パネル
を駆動するためのクロックを所定時間だけ遅延する。こ
のようにすると、画像信号に周波数劣化が発生しても、
液晶パネルの駆動開始タイミングをその画像信号のピー
ク付近に合わせることが可能となり、正常な画像が表示
される。
【０００７】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて具体的に説明する。
いて具体的に説明する。
【０００８】図１は、本発明の表示装置の一実施例であ
る液晶プロジェクタの液晶パネル駆動部分の構成を示す
ブロック図である。図において、１はコンピュータから
のアナログの画像信号が入力されるＡ／Ｄ変換器であ
り、Ａ／Ｄ変換器１はそのアナログ画像信号をデジタル
変換して信号処理回路２へ出力する。信号処理回路２
は、入力された画像信号に間引き，補間処理などのデジ
タル信号処理を施して処理後の画像信号をＤ／Ａ変換器
３へ出力する。Ｄ／Ａ変換器３は入力されたデジタル画
像信号をアナログ変換して信号処理回路４へ出力する。
信号処理回路４は、入力された画像信号をパネル駆動用
の画像信号（画素信号）に変換し、その画素信号を液晶
パネル５へ出力する。液晶パネル５は、ＩＣ特性が異な
る左ドライバ回路5aと右ドライバ回路5bとを内蔵してお
り、後述するデジタルディレイ回路７からの遅延クロッ
クに応じて駆動されて画像を表示する。
る液晶プロジェクタの液晶パネル駆動部分の構成を示す
ブロック図である。図において、１はコンピュータから
のアナログの画像信号が入力されるＡ／Ｄ変換器であ
り、Ａ／Ｄ変換器１はそのアナログ画像信号をデジタル
変換して信号処理回路２へ出力する。信号処理回路２
は、入力された画像信号に間引き，補間処理などのデジ
タル信号処理を施して処理後の画像信号をＤ／Ａ変換器
３へ出力する。Ｄ／Ａ変換器３は入力されたデジタル画
像信号をアナログ変換して信号処理回路４へ出力する。
信号処理回路４は、入力された画像信号をパネル駆動用
の画像信号（画素信号）に変換し、その画素信号を液晶
パネル５へ出力する。液晶パネル５は、ＩＣ特性が異な
る左ドライバ回路5aと右ドライバ回路5bとを内蔵してお
り、後述するデジタルディレイ回路７からの遅延クロッ
クに応じて駆動されて画像を表示する。
【０００９】前記Ａ／Ｄ変換器１，信号処理回路２，Ｄ
／Ａ変換器３の処理タイミングは、タイミングコントロ
ーラ６からの各コントロール信号により制御されてい
る。また、タイミングコントローラ６は、液晶パネル５
を駆動するための基準となるパネル駆動クロックを発生
してそれをデジタルディレイ回路７へ出力する。デジタ
ルディレイ回路７は、入力されたパネル駆動クロックを
所定量だけ遅延させ、その遅延クロックを液晶パネル５
（左ドライバ回路5aと右ドライバ回路5b）へ出力する。
タイミングコントローラ６における信号生成などの動作
はＣＰＵ８からのバスコントロール信号により制御され
ており、また、デジタルディレイ回路７における遅延動
作はＣＰＵ８からの遅延コントロール信号により制御さ
れている。
／Ａ変換器３の処理タイミングは、タイミングコントロ
ーラ６からの各コントロール信号により制御されてい
る。また、タイミングコントローラ６は、液晶パネル５
を駆動するための基準となるパネル駆動クロックを発生
してそれをデジタルディレイ回路７へ出力する。デジタ
ルディレイ回路７は、入力されたパネル駆動クロックを
所定量だけ遅延させ、その遅延クロックを液晶パネル５
（左ドライバ回路5aと右ドライバ回路5b）へ出力する。
タイミングコントローラ６における信号生成などの動作
はＣＰＵ８からのバスコントロール信号により制御され
ており、また、デジタルディレイ回路７における遅延動
作はＣＰＵ８からの遅延コントロール信号により制御さ
れている。
【００１０】また、コンピュータからの画像信号は、信
号処理回路９にも入力される。信号処理回路９は、入力
された画像信号から画像源のコンピュータの機種を判別
するためのデータ（水平周波数，ライン数，同期極性な
ど）を求め、求めた機種判別用データをＣＰＵ８へ出力
する。ＣＰＵ８はこのデータから画像源であるコンピュ
ータの機種を判別し、その判別結果に基づいて、タイミ
ングコントローラ６及びデジタルディレイ回路７を制御
する。
号処理回路９にも入力される。信号処理回路９は、入力
された画像信号から画像源のコンピュータの機種を判別
するためのデータ（水平周波数，ライン数，同期極性な
ど）を求め、求めた機種判別用データをＣＰＵ８へ出力
する。ＣＰＵ８はこのデータから画像源であるコンピュ
ータの機種を判別し、その判別結果に基づいて、タイミ
ングコントローラ６及びデジタルディレイ回路７を制御
する。
【００１１】図２は、本実施例における画像信号と液晶
駆動クロックとの関係を示すタイミング図である。図２
において、（ａ）は正常な画像信号の波形図、（ｂ）は
信号処理回路４の出力である周波数特性が劣化した画素
信号（図１の（Ａ）点における信号）の波形図、（ｃ）
はタイミングコントローラ６の出力であるパネル駆動ク
ロック（図１の（Ｂ）点における信号）の波形図、
（ｄ）は（ｂ）と同じ画素信号の波形図、（ｅ）はデジ
タルディレイ回路７の出力である遅延クロック（図１の
（Ｃ）点における信号）の波形図である。
駆動クロックとの関係を示すタイミング図である。図２
において、（ａ）は正常な画像信号の波形図、（ｂ）は
信号処理回路４の出力である周波数特性が劣化した画素
信号（図１の（Ａ）点における信号）の波形図、（ｃ）
はタイミングコントローラ６の出力であるパネル駆動ク
ロック（図１の（Ｂ）点における信号）の波形図、
（ｄ）は（ｂ）と同じ画素信号の波形図、（ｅ）はデジ
タルディレイ回路７の出力である遅延クロック（図１の
（Ｃ）点における信号）の波形図である。
【００１２】以下、上記図１，図２を参照して本実施例
の動作について説明する。
の動作について説明する。
【００１３】コンピュータからの画像信号は、Ａ／Ｄ変
換器１及び信号処理回路９に入力される。Ａ／Ｄ変換器
１に入力された画像信号は、このＡ／Ｄ変換器１、及び
これに連なる信号処理回路２，Ｄ／Ａ変換器３，信号処
理回路４を通って、液晶パネル５用の画像信号（画素信
号）に変換される。この際、入力された画像信号はデジ
タル，アナログ両方での信号処理が行なわれるので、こ
の画素信号は周波数特性が劣化して、図２の（ｂ），
（ｄ）のようになる。
換器１及び信号処理回路９に入力される。Ａ／Ｄ変換器
１に入力された画像信号は、このＡ／Ｄ変換器１、及び
これに連なる信号処理回路２，Ｄ／Ａ変換器３，信号処
理回路４を通って、液晶パネル５用の画像信号（画素信
号）に変換される。この際、入力された画像信号はデジ
タル，アナログ両方での信号処理が行なわれるので、こ
の画素信号は周波数特性が劣化して、図２の（ｂ），
（ｄ）のようになる。
【００１４】ここで、液晶パネル５を駆動するためにタ
イミングコントローラ６の出力であるパネル駆動クロッ
ク（図２の（ｃ））を使用すると、そのパネル駆動クロ
ックのタイミングによって画素の輝度が変化し、また、
左ドライバ回路5a及び右ドライバ回路5bのＩＣ特性の違
いによって液晶パネル５の表示画面で左右の輝度差が生
じる。
イミングコントローラ６の出力であるパネル駆動クロッ
ク（図２の（ｃ））を使用すると、そのパネル駆動クロ
ックのタイミングによって画素の輝度が変化し、また、
左ドライバ回路5a及び右ドライバ回路5bのＩＣ特性の違
いによって液晶パネル５の表示画面で左右の輝度差が生
じる。
【００１５】従って、本実施例では、このような状態を
防止できるように、タイミングコントローラ６の出力で
あるパネル駆動クロックをデジタルディレイ回路７にて
遅延させ、その遅延クロック（図２の（ｅ））にて液晶
パネル５を駆動するようにしている。なお、遅延クロッ
クの立ち上がりが周波数劣化した画素信号（図２の
（ｄ））のピーク付近になるように、ＣＰＵ８からの遅
延コントロール信号により、このときの遅延量を調整す
る。以上のようにして、液晶パネル５の特性がばらつい
ていても輝度差が大幅に改善される。
防止できるように、タイミングコントローラ６の出力で
あるパネル駆動クロックをデジタルディレイ回路７にて
遅延させ、その遅延クロック（図２の（ｅ））にて液晶
パネル５を駆動するようにしている。なお、遅延クロッ
クの立ち上がりが周波数劣化した画素信号（図２の
（ｄ））のピーク付近になるように、ＣＰＵ８からの遅
延コントロール信号により、このときの遅延量を調整す
る。以上のようにして、液晶パネル５の特性がばらつい
ていても輝度差が大幅に改善される。
【００１６】上述したクロックの遅延時間は画像信号の
種類によって変わるので、画像源であるコンピュータの
機種に応じた最適な時間を設定する必要があるが、本実
施例では種々のコンピュータに対応できる構成となって
いる。
種類によって変わるので、画像源であるコンピュータの
機種に応じた最適な時間を設定する必要があるが、本実
施例では種々のコンピュータに対応できる構成となって
いる。
【００１７】コンピュータからの画像信号は信号処理回
路９にも入力され、機種判別用データが抽出されてＣＰ
Ｕ８に送られる。ＣＰＵ８では、この機種判別用データ
に基づいて現在の画像源であるコンピュータの機種が判
別され、その判別結果に基づいて最適な遅延時間のデー
タが遅延コントロール信号としてデジタルディレイ回路
７に出力される。よって、何れの機種のコンピュータに
あっても、液晶パネル駆動クロックの最適時間の遅延処
理が行なわれて、左右で輝度差がない正常な画像が表示
される。
路９にも入力され、機種判別用データが抽出されてＣＰ
Ｕ８に送られる。ＣＰＵ８では、この機種判別用データ
に基づいて現在の画像源であるコンピュータの機種が判
別され、その判別結果に基づいて最適な遅延時間のデー
タが遅延コントロール信号としてデジタルディレイ回路
７に出力される。よって、何れの機種のコンピュータに
あっても、液晶パネル駆動クロックの最適時間の遅延処
理が行なわれて、左右で輝度差がない正常な画像が表示
される。
【００１８】
【発明の効果】以上のように、本発明の表示装置では、
液晶パネルを駆動するためのクロックを遅延させるの
で、コンピュータの画像を表示させる際に生じる、画像
信号の周波数特性の劣化に伴う表示画面左右の輝度差な
どの画像の不具合を改善することができる。また、コン
ピュータの機種に応じてそのクロックの遅延時間を調整
するようにしたので、多種多様なコンピュータにも自動
的に対応することができる。
液晶パネルを駆動するためのクロックを遅延させるの
で、コンピュータの画像を表示させる際に生じる、画像
信号の周波数特性の劣化に伴う表示画面左右の輝度差な
どの画像の不具合を改善することができる。また、コン
ピュータの機種に応じてそのクロックの遅延時間を調整
するようにしたので、多種多様なコンピュータにも自動
的に対応することができる。
【図１】本発明の表示装置の一実施例である液晶プロジ
ェクタの液晶パネル駆動部分の構成を示すブロック図で
ある。
ェクタの液晶パネル駆動部分の構成を示すブロック図で
ある。
【図２】本実施例における画像信号と液晶駆動クロック
との関係を示すタイミング図である。
との関係を示すタイミング図である。
５ 液晶パネル ６ タイミングコントローラ ７ デジタルディレイ回路 ８ ＣＰＵ ９ 信号処理回路
Claims (1)
- 【請求項１】 液晶パネルを駆動して複数種のコンピュ
ータの画像を表示する表示装置において、前記液晶パネ
ルを駆動するためのクロックを画像信号に対して遅延す
る遅延手段と、画像表示対象のコンピュータの種類に応
じてこのクロックの遅延時間を調節する調節手段とを備
えることを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19552293A JPH0728426A (ja) | 1993-07-12 | 1993-07-12 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19552293A JPH0728426A (ja) | 1993-07-12 | 1993-07-12 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0728426A true JPH0728426A (ja) | 1995-01-31 |
Family
ID=16342497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19552293A Pending JPH0728426A (ja) | 1993-07-12 | 1993-07-12 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728426A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011534A (en) * | 1995-10-05 | 2000-01-04 | Sharp Kabushiki Kaisha | Driving circuit for image display device including signal generator which generates at least two types of sampling pulse timing signals having phases that differ from each other |
| US6072464A (en) * | 1996-04-30 | 2000-06-06 | Toyota Jidosha Kabushiki Kaisha | Color reproduction method |
-
1993
- 1993-07-12 JP JP19552293A patent/JPH0728426A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011534A (en) * | 1995-10-05 | 2000-01-04 | Sharp Kabushiki Kaisha | Driving circuit for image display device including signal generator which generates at least two types of sampling pulse timing signals having phases that differ from each other |
| US6072464A (en) * | 1996-04-30 | 2000-06-06 | Toyota Jidosha Kabushiki Kaisha | Color reproduction method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7973973B2 (en) | Display device, display panel driver and method of driving display panel | |
| EP1763255A1 (en) | Projection type display device and method for controlling the same | |
| JPH0756532A (ja) | 液晶パネル駆動装置 | |
| JP2002287700A (ja) | 画像表示装置および方法 | |
| JPH08110764A (ja) | 表示制御方法及び装置 | |
| US6340993B1 (en) | Automatic clock phase adjusting device and picture display employing the same | |
| KR0163931B1 (ko) | 엘씨디 구동 회로 | |
| JP3797838B2 (ja) | 画像表示装置 | |
| US7626601B2 (en) | Video signal processing apparatus and video signal processing method | |
| JPH11296338A (ja) | 画面生成装置 | |
| JP4103356B2 (ja) | ホールド型画像表示装置 | |
| JPH10116061A (ja) | 複数同時表示システム及びディスプレイの制御方法 | |
| JP2003241720A (ja) | 液晶駆動装置 | |
| JPH0728426A (ja) | 表示装置 | |
| JP4770290B2 (ja) | 液晶表示装置 | |
| JP4910254B2 (ja) | 画像処理装置及び方法 | |
| JP2976877B2 (ja) | キーストン歪み補正装置 | |
| JP2846780B2 (ja) | 画像情報処理方法及び画像情報処理装置 | |
| JP2536403B2 (ja) | 液晶駆動装置 | |
| JP4946379B2 (ja) | 画像表示装置、画像表示方法及びコンピュータプログラム | |
| JP3001458B2 (ja) | 信号波形制御機能付きｃｒｔディスプレイ | |
| JP2000231368A (ja) | 画像表示方法および画像表示装置 | |
| JP2002149104A (ja) | 表示装置 | |
| JP2004153533A (ja) | 画質調整方法および画質調整装置 | |
| JPH08327981A (ja) | 液晶駆動方法 |