JP5422972B2 - 有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ - Google Patents

有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ Download PDF

Info

Publication number
JP5422972B2
JP5422972B2 JP2008294211A JP2008294211A JP5422972B2 JP 5422972 B2 JP5422972 B2 JP 5422972B2 JP 2008294211 A JP2008294211 A JP 2008294211A JP 2008294211 A JP2008294211 A JP 2008294211A JP 5422972 B2 JP5422972 B2 JP 5422972B2
Authority
JP
Japan
Prior art keywords
thin film
resist layer
layer
organic
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008294211A
Other languages
English (en)
Other versions
JP2010123655A (ja
Inventor
潤 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2008294211A priority Critical patent/JP5422972B2/ja
Publication of JP2010123655A publication Critical patent/JP2010123655A/ja
Application granted granted Critical
Publication of JP5422972B2 publication Critical patent/JP5422972B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイに関し、特に半導体膜を保護する薄膜層を有する有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイに関する。
近年、基板上に薄膜トランジスタ(以下、TFTとも記す)を形成する技術が大幅に進歩し、特にアクティブマトリクス型の大画面表示装置の駆動素子への応用開発が進められている。現在実用化されているTFTは、a−Siやpoly−SiといったSi系の無機材料で製造されているが、このような無機材料を用いたTFTの製造においては、真空プロセスや高温プロセスを必要とし、製造コストに大きく影響を及ぼしている。
そこで、このような問題に対応する為、近年、有機材料を用いたTFT(有機TFT)が種々検討されている。有機材料は無機材料に比べ、材料の選択肢が広く、また、有機TFTの製造工程においては、前述の真空プロセス、高温プロセスに代わり、印刷、塗布といった生産性に優れたプロセスが用いられる為、製造コストを抑えることができる。さらに耐熱性の乏しい、例えばプラスチックフィルム基板等にも形成することができ、フレキシブルディスプレイ等多方面への応用が期待されている。また、有機TFTの性能は近年大きく向上し、その移動度はa−Siを凌ぐものが提案されている。
しかしながら、有機半導体材料は、シリコン等の無機半導体と比べて、化学的に不安定な材料であり、可視光、紫外線の照射や、有機溶剤、酸素、水分等との接触によって特性の変化や、性能の劣化が起こる。そこで、有機TFTをこのような性能に影響を及ぼす要因から保護する為に、遮光性とガスバリア性を備えた保護膜(以下、パッシベーション膜とも記す)が半導体を覆うように形成されている。しかしながら、有機半導体材料は、耐薬品性、耐熱性が乏しい為、有機半導体材料に影響を及ぼすことなくパッシベーション膜を形成する方法が求められている。
バリア性の優れたパッシベーション膜としては、真空成膜によるSiOやSiN等の無機膜が知られている。また、パターン形成方法としては、フォトリソグラフィー法によるエッチングが用いられている(例えば、特許文献1参照)。
特開2006−173616号公報
しかしながら、エッチングを用いる場合、ウェットエッチングではフッ化水素酸が用いられるが、フッ化水素は人体に対して有害な材料である。この為、人体に対する危険性とエッチング装置の安全対策に係わるコストを考慮すると不適な材料である。また、エッチングの別法としてはドライエッチングがある。しかしながら、ドライエッチングは真空装置を要する為、大気環境下で一連のプロセスにより製造でき、コストを低減することができるという有機TFTの利点に反するという問題がある。このように、バリア性の優れたパッシベーション膜を形成するには種々の課題があった。
一方、前述のように有機TFTの代表的な用途としては、表示素子における駆動素子が挙げられる。表示素子は、画素毎に有機TFTと該有機TFTのドレイン電極と接続された画素電極を有する構成で、画素ピッチ(画素サイズ)に対して画素電極の大きさをできるだけ大きくする必要がある。これは、表示素子の開口率を高める為で、特に、高解像度の場合には各画素に信号等を供給するバスラインの占有比率が高くなる為、開口率を高める必要性がより増大する。
そこで、開口率を高める為、有機TFTのソース電極・ドレイン電極の上にパッシベーション膜、その上に画素電極を形成し、パッシベーション膜に形成された開口部を介してドレイン電極と画素電極を接続する構成の有機TFTが知られている。
しかしながら、このような構成の有機TFTにおいて、半導体膜を塗布法を用いて形成する場合、半導体材料をチャネル部に滴下する際に、半導体材料が開口部内に入りドレイン電極に付着することがある。この為、ドレイン電極と画素電極との接続不良が発生し、良好な表示画像が得られないといった問題がある。また、半導体とパッシベーション膜の間にパッシベーション膜形成プロセスから半導体を保護する為の保護層をインクジェット法等を用いて形成する場合にも、保護層材料が薄膜の開口部内に入り、ドレイン電極に付着し、接触不良が発生することもある。
本発明は、上記課題を鑑みてなされたもので、製造工程の高価格化を招くことなく、高解像度、高開口率を兼備し、優れた性能を安定して得ることができる有機TFTアレイの製造方法、及び有機TFTアレイを提供することを目的とする。
上記目的は、下記の1から9の何れか1項に記載の発明によって達成される。
1.有機半導体膜を覆う薄膜層と、
少なくとも前記薄膜層を挟んで形成されたソース・ドレイン電極と画素電極と、有し、
前記薄膜層に形成された開口部を通して前記ドレイン電極と前記画素電極が接続された有機薄膜トランジスタアレイの製造方法であって、
前記ドレイン電極の所定の領域の上に第1レジスト層を形成する工程と、
少なくとも前記第1レジスト層の上に第2レジスト層を形成する工程と、
前記第2レジスト層を形成した後、前記ソース・ドレイン電極の上に前記有機半導体膜を形成する工程と、
前記有機半導体膜が形成された基板の上に前記薄膜層を成膜する工程と、
前記第1レジスト層をリフトオフすることで、前記薄膜層に前記開口部を形成する工程と、
前記開口部を通して前記ドレイン電極に接続する前記画素電極を形成する工程と、を有することを特徴とする有機薄膜トランジスタアレイの製造方法。
2.前記有機薄膜トランジスタアレイは、ボトムゲート構造であり、
前記薄膜層は、パッシベーション膜であることを特徴とする前記1に記載の有機薄膜トランジスタアレイの製造方法。
3.前記有機薄膜トランジスタアレイは、トップゲート構造であり、
前記薄膜層は、ゲート絶縁膜であることを特徴とする前記1に記載の有機薄膜トランジスタアレイの製造方法。
4.前記第1レジスト層の上に形成される第2レジスト層の平面形状は、前記第1レジスト層の平面形状よりも大きいことを特徴とする前記1から3の何れか1項に記載の有機薄膜トランジスタアレイの製造方法。
5.前記第2レジスト層を現像により形成する際の前記第1レジスト層の溶解度は、前記第2レジスト層の溶解度よりも高いことを特徴とする前記4に記載の有機薄膜トランジスタアレイの製造方法。
6.前記第2レジスト層は、前記第1レジスト層の上および前記ソース・ドレイン電極の表面の前記有機半導体膜が形成される領域の周縁に形成し、
前記周縁に形成された前記第2レジスト層を前記有機半導体膜を形成する際の隔壁とし用いることを特徴とする前記1から5の何れか1項に記載の有機薄膜トランジスタアレイの製造方法。
7.前記第2レジスト層は、撥液性を有することを特徴とする前記6に記載の有機薄膜トランジスタアレイの製造方法。
8.前記薄膜層は、大気圧プラズマ法を用いて成膜することを特徴とする前記1から7の何れか1項に記載の有機薄膜トランジスタアレイの製造方法。
9.前記1から8の何れか1項に記載の有機薄膜トランジスタアレイの製造方法を用いて製造されることを特徴とする有機薄膜トランジスタアレイ。
本発明によれば、有機半導体膜を形成する前に、画素電極が接続されるドレイン電極の所定の領域の上に、薄膜層に開口部を形成する為のリフトオフレジスト(第1レジスト層、第2レジスト層)を形成するようにした。
これにより、有機半導体膜を形成する際には、画素電極が接続されるドレイン電極の所定の領域の上には、既にリフトオフレジスト(第1レジスト層、第2レジスト層)が形成されているので、有機半導体材料が開口部内に入りドレイン電極に付着することはない。この為、ドレイン電極と画素電極との接続不良を引き起こすことはない。また、リフトオフレジストは有機半導体膜を形成する前に形成するので、リフトオフレジストを形成することで有機半導体膜を劣化させることはない。
また、第1レジスト層をリフトオフすることにより、ドレイン電極と画素電極の接続部の第2レジスト層、及び薄膜層を除去することができ、容易に薄膜層をパターン化することができる。これは有機半導体膜を形成した後にリフトオフレジストを形成する場合に比べて有機半導体膜へのダメージを大きく抑えることができる。
これらの結果、有機TFTの性能に影響を及ぼすことなく薄膜層をパターン化することができるので、高解像度、高開口率を兼備し、優れた性能を安定して得ることができる。
以下図面に基づいて、本発明に係る有機TFTアレイの製造方法、及び有機TFTアレイの実施の形態を説明する。尚、本発明を図示の実施の形態に基づいて説明するが、本発明は該実施の形態に限られない。
最初に、本発明に係る有機TFTアレイの代表的な実施形態の1つであるボトムゲートボトムコンタクト構造の有機TFTを備えた有機TFTアレイの製造方法の概要を図1を用いて説明する。図1(a)〜図1(h)は、有機TFTアレイ1の製造工程の概要を示す断面模式図である。
最初に、基板Pの上に、ゲート電極G、接続電極C、ゲート絶縁膜IF、ソース電極S・ドレイン電極Dを形成する(図1(a))。この時、ゲート絶縁膜IFには、2つの開口部IFb、開口部IFaを形成する。開口部IFbを通してドレイン電極Dとゲート電極Gと同一面に形成された接続電極Cとが接続され、開口部IFaを通して後述の画素電極Eと接続電極Cとが接続される。尚、本実施形態においては、接続電極Cを介してドレイン電極Dと画素電極Eとを接続する構成(図1(h))としているが、ドレイン電極Dと画素電極Eとを後述の薄膜層TF(パッシベーション膜)に開口部を設け、該開口部を通して接続する構成としてもよい。
基板Pの材料としては、ガラス、プラスチック、絶縁コーティングされた導電性材料等を用いることができる。
ゲート電極Gの材料としては、導電性を有するものであればよく、Cr、Al、Cu等の金属、ITO、ZnO等の酸化物導電材料、PEDOT/PSS等の導電性高分子を用いることができる。また、これらの材料を複数積層してもよい。
ゲート絶縁膜IFの材料としては、SiO、SiN等の無機材料、PVA、PVP、ポリイミド等の有機材料、また、これらの材料を複数積層してもよい。
ソース電極S・ドレイン電極Dの材料としては、導電性を有するものであればよく、金属、酸化物導電材料、導電性高分子等を用いることができる。
次に、ゲート絶縁膜IFの開口部IFaが位置する接続電極Cの上に第1レジスト層R1を形成する(図1(b))。第1レジスト層R1の形成方法としては、フォトリソグラフィー法、IJ法、また、その他の印刷法等を用いることができる。尚、本実施形態においては、前述のように接続電極Cを介してドレイン電極Dと画素電極Eとを接続する構成としているが、ドレイン電極Dと画素電極Eとを後述の薄膜層TF(パッシベーション膜)に開口部を設け、該開口部を通して接続する場合には、薄膜層TF(パッシベーション膜)の開口部が位置するドレイン電極Dの上に第1レジスト層R1を形成する。
次に、第1レジスト層R1が形成された基板Pの全面に第2レジスト層RF2を成膜する(図1(c))。
次に、第2レジスト層RF2をパターン化して第1レジスト層R1の上に第2レジスト層R2を形成する(図1(d))。
尚、第2レジスト層R2は、第1レジスト層R1に加えて他の領域にも形成してもよい。例えば、後述の実施例2の場合のように、ソース電極S・ドレイン電極Dのチャネル部の周縁に撥液性を有する第2レジスト層R2b(図2(d))を形成することで、有機半導体膜SFを形成する際の隔壁として用いることができる。これにより、有機半導体膜SFを所望の位置に精度よく形成することができる。
隔壁を別途形成することなく、第2レジスト層R2の一部(図2(d):第2レジスト層R2b)を隔壁として用いることにより、リフトオフレジスト形成、隔壁形成を行った後、有機半導体膜形成、薄膜層成膜、リフトオフによる薄膜層形成を行うのに比べると、薄膜層のパターニング精度を高めることができる。これは隔壁形成プロセスにおいて、パターニング性能を左右するリフトオフレジストの形状に欠陥を生じさせてしまうからである。また、隔壁形成後、リフトオフレジストを形成した後、有機半導体膜形成、薄膜層形成、リフトオフによる薄膜層形成を行うのに比べると、IJ法により滴下される有機半導体材料の液滴の位置精度を高めることができる。これは隔壁を形成した後にリフトオフレジストを形成すると、そのプロセスにより隔壁材料の撥液性が低下したり、また、撥液性にばらつきが発生することによるものである
また、好ましくは、第2レジスト層R2を現像により形成する際の第1レジスト層R1の溶解度は、第2レジスト層R2の溶解度よりも高くする。これにより、第2レジスト層R2の現像時に同時に第1レジスト層R1が溶解され、第1レジスト層R1の平面形状が第2レジスト層2の場合よりも小さくなり、庇R2hが形成される。その結果、第1レジスト層R1をリフトオフすることで、後述の薄膜層TFをパターン化する際、高い精度で薄膜層TFをパターン化することができる。
次に、ソース電極S・ドレイン電極Dのチャネル部に有機半導体膜SFを形成し、その上にオーバーコート層OCを形成する(図1(e))。オーバーコート層OCは必ずしも必要ではなく、有機半導体膜SFの材料に応じて適宜形成する。
次に、有機半導体膜SFが形成された基板Pの全面にパッシベーション膜(薄膜層)TF(TFa、TFb)を成膜する(図1(f))。パッシベーション膜TFの材料としては、SiO2、SiN等を用いることができる。パッシベーション膜TFの成膜方法としては、スパッタ法を用いることができるが、真空装置を要しコスト高となる為、大気圧プラズマ法を用いるほうが好ましい。大気圧プラズマ法は、高密度の薄膜を形成することができるので、有機半導体膜SFの保護層として機能する薄膜層TFの形成に好適である。
次に、第1レジスト層R1をリフトオフすることでパッシベーション膜TFaを除去しパターン化する(図1(g))。この場合、少なくとも第1レジスト層R1を溶解させることによりその上に形成されたパッシベーション膜TFaを除去することができる。第2レジスト層R2は、その溶解性の有無は問わない。第2レジスト層R2が溶解性を有さない場合には、第2レジスト層R2を第1レジスト層R1が形成されていない領域に形成することにより、第1レジスト層R1をリフトオフする際に剥離されず、構造物として残存させることができる。尚、第2レジスト層R2が溶解性を有さない場合には、第1レジスト層R1をリフトオフする際に、第2レジスト層R2とパッシベーション膜TFaを同時に除去し易くする為、第1レジスト層R1の厚みを厚くする。
最後に、パターン化されたパッシベーション膜TFの上に、画素電極Eを形成し、有機TFTアレイ1を完成する(図1(h))。この時、画素電極Eは、接続電極Cを介してドレイン電極Dと接続される。画素電極Eの形成方法としては、スパッタ法を用いて画素電極材料を蒸着した後、フォトリソグラフィー法を用いて形成することができる。またIJ法、印刷法等を用いてダイレクトパターニングにより形成することもできる。
以上、本実施形態においては、ボトムゲートボトムコンタクト構造の有機TFTを備えた有機TFTアレイの製造方法について説明したが、以下の実施例で後述するトップゲート構造の有機TFTであっても同様の効果を得ることができる。
以下、本発明の実施形態に係わる有機TFTアレイの製造方法の実施例を説明する。
〔実施例1〕
前述の図1を用いて実施例1を説明する。本実施例は、ボトムゲート構造の有機TFTアレイ1の製造方法である。
基板Pの材料にはガラスを用い、ゲート電極G、ゲート絶縁膜IFの材料にはそれぞれCr、感光性アクリル材料を用いた。ゲート絶縁膜IFはスピンコート法とフォトリソグラフィー法を用いて形成し、膜厚を500nmとした。ゲート絶縁膜IFには、ドレイン電極Dとゲート電極面の接続電極Cとの接続部、及び接続電極Cと画素電極Eとの接続部にそれぞれ開口部IFb、開口部IFaを設けた。続いて、ソース電極S・ドレイン電極Dをリフトオフ法で形成する為のレジストパターンを形成した後、RFスパッタ法を用いてCrを膜厚5nm、続けてAuを膜厚50nmで成膜した。成膜後、NMPを主成分とする剥離液でレジストを剥離し、ソース電極S・ドレイン電極Dを形成した(図1(a))。
次に、パッシベーション膜(薄膜層)TFとしてのSiO2のパターンを形成する為のリフトオフレジストを形成した。先ず、第1レジスト層R1をLOR(化薬マイクロケム社製)を材料としてスピンコート法を用いて塗布し形成した(図1(b))。続いて、第2レジスト層RF2をポジ型のOFPR800(東京応化社製)を材料として成膜した(図1(c))。その後、フォトリソグラフィー法を用いてゲート電極面の接続電極Cと画素電極Eとの接続部を除く領域に露光し、現像液に溶解するようにした後、現像を行いパターン化した。この時、第2レジスト層R2はコンタクトホール部の第1レジスト層R1の上に残留し、第1レジスト層R1が側面から現像されることで、第2レジスト層R2にリフトオフに適した庇R2hが形成された(図1(d))。
次に、有機半導体膜SFを、6,13−ビストリイソプロピルシリルエチニルペンタセンを材料としIJ法を用いて形成した(図1(e))。溶媒にはテトラリンを用い、5%の溶液を作製した。有機半導体膜SFを形成した後、大気圧プラズマ法を用いてパッシベーション膜(薄膜層)TFとしてのSiOをRFスパッリング法により膜厚50nmで成膜した(図1(f))。成膜後、NMPを主成分とする剥離液で第1レジスト層R1を剥離することで、パッシベーション膜(薄膜層)TFをパターン化した(図1(g))。最後にITOを材料とし画素電極Eを形成し、有機TFTアレイ1を完成させた(図1(h))。
このようにして製作した有機TFTアレイ1の有機TFTは、パッシベーション膜(薄膜層)TFとしてSiO2を形成した後にも、初期のトランジスタ特性からの劣化が少ないことが確認できた。また、SiO2パターン化する為のリフトオフレジストをコンタクトホール部に設けたので、ゲート電極面の接続電極Cと画素電極Eとの接続不良も発生しなかった。
〔実施例2〕
図2を用いて実施例2を説明する。本実施例は、ボトムゲート構造の有機TFTアレイ1の製造方法であり、ソース電極S・ドレイン電極Dのチャネル部の周縁に撥液性を有する第2レジスト層R2bを形成し、有機半導体膜SFを形成する際の隔壁として用いるものである。
最初に、実施例1の場合と同様の工程を経てソース電極S・ドレイン電極Dを形成した(図2(a))。
次に、パッシベーション膜(薄膜層)TFとしてのSiOのパターンを形成する為のリフトオフレジストを形成した。先ず、第1レジスト層R1としてポジ型のOFPR800を材料としてスピンコート法を用いて塗布した後、フォトリソグラフィー法を用いてパターン化した(図2(b))。次に、基板Pの全面に露光し、第1レジスト層R1が現像液に対して溶解性を有するようにした。
続いて、第2レジスト層RF2を撥液性を有するポジ型のNPAR502(日産化学社製)を材料として成膜した(図2(c))。その後、フォトリソグラフィー法を用いてゲート電極面の接続電極Cと画素電極Eの接続部の周縁、及び有機半導体膜SFが形成される領域に露光し、現像液に浸漬し、現像を行いパターン化した(図2(d):R2a、R2b)。この時、第2レジスト層R2aはコンタクトホール部の第1レジスト層R1の上に残留し、第1レジスト層R1が側面から現像されることで、第2レジスト層R2にリフトオフに適した庇R2hが形成された(図2(d))。
次に、有機半導体膜SFの材料としてテトラベンゾポルフィリンの前駆体を含む溶媒をIJ法を用いて、第2レジスト層R2bにより形成された隔壁内に吐出した。その後、200℃で加熱し、結晶化させて有機半導体膜SFを形成した。続いて、ガスを遮断する為のパッシベーション膜(薄膜層)TFを形成するプロセスによる有機半導体膜SFの劣化を防ぐ為のオーバーコート層OCを形成した(図2(e))。
次に、有機半導体膜SF、オーバーコート層OCが形成された後、大気圧プラズマ法を用いてパッシベーション膜(薄膜層)TFとしてのSiOを膜厚50nmで成膜した(図2(f))。成膜後、NMPを主成分とする剥離液で第1レジスト層R1を剥離することで、パッシベーション膜(薄膜層)TFをパターン化した(図2(g))。最後にITOを材料とし画素電極Eを形成し、有機TFTアレイ1を完成させた(図2(h))。
本実施例においては、パッシベーション膜(薄膜層)TFをパターン化する為のリフトオフレジストとしての第2レジスト層R2の材料として撥液性を有する材料を用い、且つ、有機半導体膜SFが形成される領域の周縁に第2レジスト層R2bを形成したことにより、該第2レジスト層R2bを有機半導体膜SFを形成する際の隔壁として利用することができた。これにより、有機半導体膜SFの材料として、IJ法により所定の領域に有機半導体膜SFを形成することが難しい材料を用いた場合においても、隔壁により有機半導体膜SFを所望の位置に精度よく形成することができる。
また、このようにして製作した有機TFTアレイ1の有機TFTは、パッシベーション膜(薄膜層)TFとしてSiOを形成した後にも、初期のトランジスタ特性からの劣化が少ないことが確認できた。また、SiOをパターン化する為のリフトオフレジストをコンタクトホール部に設けたので、ゲート電極面の接続電極Cと画素電極Eとの接続不良も発生しなかった。
〔実施例3〕
図3を用いて実施例3を説明する。本実施例は、トップゲート構造の有機TFTアレイ1の製造方法であり、ソース電極S・ドレイン電極Dのチャネル部の周縁に撥液性を有する第2レジスト層R2bを形成し、有機半導体膜SFを形成する際の隔壁として用いるものである。
最初に、基板Pの上にソース電極S・ドレイン電極Dを形成した(図3(a))。ソース電極S・ドレイン電極DはCrとAuの積層構造とし、膜厚をそれぞれ5nm、50nmとした。
次に、第1レジスト層R1としてポジ型のOFPR800を材料としてスピンコート法を用いて塗布した後、フォトリソグラフィー法を用いてパターン化した(図3(b))。次に、基板Pの全面に露光し、第1レジスト層R1が現像液に対して溶解性を有するようにした。
続いて、第2レジスト層RF2を撥液性を有するポジ型のNPAR502(日産化学社製)を材料として成膜した(図3(c))。その後、フォトリソグラフィー法を用いて第1レジスト層R1が形成されている領域、及び有機半導体膜SFが形成される領域を除いた領域に露光し、現像液に浸漬し、現像を行いパターン化した(図3(d):R2a、R2b)。この時、第2レジスト層R2aはコンタクトホール部の第1レジスト層R1の上に残留し、第1レジスト層R1が側面から現像されることで、第2レジスト層R2にリフトオフに適した庇R2hが形成された(図(d))。また、有機半導体膜SFを形成するチャネル部周縁には有機半導体材料をIJ法により吐出する際の隔壁として利用できる構造物(第2レジスト層R2b)が形成された。
次に、有機半導体膜SFの材料としてテトラベンゾポルフィリンの前駆体を含む溶媒をIJ法を用いて、第2レジスト層R2bにより形成された隔壁内に吐出した。その後、200℃で加熱し、結晶化させて有機半導体膜SFを形成した。続いて、ゲート絶縁膜(薄膜層)TFを形成するプロセスによる有機半導体膜SFの劣化を防ぐ為のオーバーコート層OCを形成した(図3(e))。
次に、有機半導体膜SF、オーバーコート層OCが形成された後、大気圧プラズマ法を用いてゲート絶縁膜(薄膜層)TFとしてのSiOを膜厚50nmで成膜した(図3(f))。成膜後、NMPを主成分とする剥離液で第1レジスト層R1を剥離することで、ゲート絶縁膜(薄膜層)TFをパターン化した(図3(g))。
次に、パターン化されたゲート絶縁膜(薄膜層)TFの上に、スパッタ法を用いてCrを成膜した後、フォトリソグラフィー法を用いてパターン化しゲート電極Gとした(図3(h))。続いて、TFT素子表面の凹凸を押さえる為、アクリルを材料とした平坦化膜Hをスピンコート法を用いて形成した。最後にITOを材料とし画素電極Eを形成し、有機TFTアレイ1を完成させた(図3(i))。
このような、半導体に対してダメージを与え易いトップゲート構造の有機TFTアレイ1においても実施例1、2の場合と同様の効果が得られることが確認できた。特性が実施例1、2に比べやや低いのは製造工程のばらつき等によるものであると考えられる。
(比較例1)
図4を用いて比較例1を説明する。本比較例は、ボトムゲート構造の有機TFTアレイ1の製造方法である。
最初に、実施例1の場合と同様の工程を経てソース電極S・ドレイン電極Dを形成した。
次に、有機半導体膜SFが形成されるチャネル部周縁に隔壁となるバンクBKを形成した(図4(a))。バンクBKは感光性を付与したフェノール系の高分子材料を用い、高さ500nmで形成した。バンクBKの形状は四角で、幅は50μm、内壁の一辺は100μmとした。
次に、有機半導体膜SFの材料としてテトラベンゾポルフィリンの前駆体を含む溶媒をIJ法を用いて、バンクBKの隔壁内に吐出した。その後、200℃で加熱し、結晶化させて有機半導体膜SFを形成した。続いて、ガスを遮断する為のパッシベーション膜(薄膜層)TFを形成するプロセスによる有機半導体膜SFの劣化を防ぐ為のオーバーコート層OCを形成した(図4(b))。オーバーコート層OCはPVA水溶液材料としてIJ法を用いて有機半導体膜SFの上に形成した。その後、PVA水溶液の水分を除去する為に150℃で加熱をし、有機TFTを完成させた。
ここで、有機TFTはトランジスタとして動作していることを確認した。しかしながら、顕微鏡により観察を行ったところ、コンタクトホール内部に有機半導体材料、オーバーコート層OCの材料の一部が侵入している箇所が見られた。
次に、パッシベーション膜(薄膜層)TFとしてのSiOのパターンを形成する為のリフトオフレジストを形成した。リフトオフレジストは2層レジストを採用した。第1レジスト層RF1は感光性を有さない材料を塗布し、第2レジスト層RF2に感光性を有する材料を用いた(図4(c))。第2レジスト層RF2を現像する際に、第1レジスト層RF1は現像液に溶解され、リフトオフに適した庇R2hを形成することができる(図4(d))。
次に、スパッタ法を用いてパッシベーション膜(薄膜層)TFとしてのSiOを膜厚50nmで成膜した(図4(e))。
次に、リフトオフレジストの剥離を行った。剥離には有機溶媒を用いて第1レジスト層R1、第2レジスト層R2とともに第2レジスト層R2の上に形成されたパッシベーション膜(薄膜層)TFaを剥離することで、パッシベーション膜(薄膜層)TFをパターン化した(図4(f))。最後にITOを材料とし画素電極Eを形成し、有機TFTアレイ1を完成させた(図4(g))。
本比較例において、パッシベーション膜(薄膜層)TFをパターン化するプロセス中に、有機TFTの特性を確認したところ、その特性は劣化していることが確認された。
(比較例2)
比較例2について説明する。比較例1の場合、有機半導体膜SFを形成した後にリフトオフレジストを形成した為に特性が劣化した。比較例2はその改良案であり、比較例1の場合と同じくバンクBKまで形成した後、リフトオフレジスト、有機半導体膜SF、オーバーコート層OC、パッシベーション膜(薄膜層)TFを順次形成した。その後リフトオフによりパッシベーション膜(薄膜層)TFパターン化し、最後にITOを材料として画素電極Eを形成し、有機TFTアレイ1を完成させたものである。
本比較例においては、撥液性を有するバンクBKを形成した後に、リフトオフレジスト塗布、現像プロセスを通すことにより、バンクBKの表面の撥液性が変化した。この為、有機半導体膜SF、オーバーコート層OCの形成位置を制御するという機能を十分に果たすことができなかった。
(比較例3)
比較例3について説明する。比較例1の場合、有機半導体膜SFを形成した後にリフトオフレジストを形成した為に特性が劣化した。比較例3はその改良案であり、比較例1の場合と同じくソース電極S・ドレイン電極Dまで形成した後、リフトオフレジスト、バンクBK、有機半導体膜SF、オーバーコート層OC、パッシベーション膜(薄膜層)TFを順次形成した。その後リフトオフによりパッシベーション膜(薄膜層)TFパターン化し、最後にITOを材料とし画素電極Eを形成し、有機TFTアレイ1を完成させたものである。
本比較例においては、リフトオフレジストを形成した後に、バンクBKを形成する為のフォトリソグラフィープロセスを通した為に、リフトオフレジストに形成された庇部R2hに欠けが生じ、パッシベーション膜(薄膜層)TFを精度よくパターン化することができなかった。
(評価結果)
実施例1〜3で作製した有機TFTと、比較例1〜3で作製した有機TFTについてドレイン電流−ゲート電圧の関係であるId−Vg(Vd=−40V)の測定を行い、移動度とON/OFF比を算出した。結果を下記表1に示す。実施例1、2、及び比較例1〜3についてはパッシベーション膜の形成前後での測定結果を、実施例3については初期特性の測定結果を示した。
また、表1には、作製した有機TFTの移動度、ON/OFF比、特性、形状、総合評価を記している。特性、形状、総合評価は、有機TFTとして良好な特性のとき○、不十分な特性のときは△、全く利用できない特性のときは×を記入している。形状に関しては良好なときに○、全く利用できない場合には×を記入している。総合評価は特性と形成の両者を考慮し決定したものである。
Figure 0005422972
ドレイン電流Idの測定は、ソース電極Sとドレイン電極Dとの間に−40Vの電圧を印可し、ゲート電極Gに印加する電圧を40Vから−100Vまで電圧を5Vずつ順に下げて測定した後、−100Vから40Vまで電圧を5Vずつ順に上げておこなった。
実施例1、2ではパッシベーション膜形成工程の前後でトランジスタ特性、形状とも良好であることが確認できた。また、実施例3についても半導体の上にゲート絶縁膜IF、ゲート電極Gを形成する為に半導体材料への劣化が問題となりやすいトップゲート構造であったが、ボトムゲート構成の素子に対しておおよそ遜色ないレベルの素子であることが確認できた。
一方、比較例1では、半導体を形成した後にパッシベーション膜を形成する為のリフトオフレジストを形成し為にレジスト材料の溶媒の浸み込み等のプロセスによる特性の劣化が起こってしまった。比較例2についてはバンクBKの形成に続けて行ったリフトオフレジストの形成工程によりバンクBKの撥液性能が低下してしまった為に、インクジェット法を用いて半導体をチャネル部に滴下したが、所定の位置に留まらず基板上に濡れ拡がり、TFT素子を形成することができなかった。そのため、素子の特性は測定できなかった。比較例3では、パッシベーション膜の成膜の前後でのトランジスタ特性の変化は比較的小さいものであったが、バンクBKの形成工程によって、第1レジスト層R1、第2レジスト層R2に欠け等のダメージが入ってしまい、うまくパターン形成ができない箇所が多数見受けられた。
以上このように、本発明によれば、プロセス耐性の低い有機材料の上にコンタクトホール等のパターンを有する強固な薄膜を有機材料に大きな劣化を与えることなく形成する製造技術を提供することができる。
本発明の実施形態、及び実施例1による有機TFTアレイの製造工程を示す断面模式図である。 本発明の実施例2による有機TFTアレイの製造工程を示す断面模式図である。 本発明の実施例3による有機TFTアレイの製造工程を示す断面模式図である。 比較例1による有機TFTアレイの製造工程を示す断面模式図である。
符号の説明
1 有機TFTアレイ
BK バンク
C 接続電極
D ドレイン電極
E 画素電極
G ゲート電極
H 平坦化膜
IF ゲート絶縁膜
OC オーバーコート層
P 基板
R1、RF1 第1レジスト層
R2、RF2 第2レジスト層
S ソース電極
SF 有機半導体膜
TF 薄膜層

Claims (9)

  1. 有機半導体膜を覆う薄膜層と、
    前記薄膜層上に形成される画素電極と、
    前記画素電極との間で少なくとも前記薄膜層を挟むようにそれぞれ形成されるソース電極およびドレイン電極とを有し、
    前記薄膜層に形成された開口部を通して前記ドレイン電極と前記画素電極が接続され、または前記ドレイン電極と接続される接続電極と前記画素電極とが接続された有機薄膜トランジスタアレイの製造方法であって、
    前記ドレイン電極または前記接続電極の所定の領域の上に第1レジスト層を形成する工程と、
    少なくとも前記第1レジスト層の上に第2レジスト層を形成する工程と、
    前記第2レジスト層を形成した後、前記ソース電極および前記ドレイン電極の上に前記有機半導体膜を形成する工程と、
    前記有機半導体膜が形成された基板の上に前記薄膜層を成膜する工程と、
    前記第1レジスト層をリフトオフすることで、前記薄膜層に前記開口部を形成する工程と、
    前記開口部を通して前記ドレイン電極または前記接続電極に接続する前記画素電極を形成する工程と、を有することを特徴とする有機薄膜トランジスタアレイの製造方法。
  2. 前記有機薄膜トランジスタアレイは、ボトムゲート構造であり、
    前記薄膜層は、パッシベーション膜であることを特徴とする請求項1に記載の有機薄膜トランジスタアレイの製造方法。
  3. 前記有機薄膜トランジスタアレイは、トップゲート構造であり、
    前記薄膜層は、ゲート絶縁膜であることを特徴とする請求項1に記載の有機薄膜トランジスタアレイの製造方法。
  4. 前記第1レジスト層の上に形成される第2レジスト層の平面形状は、前記第1レジスト層の平面形状よりも大きいことを特徴とする請求項1から3の何れか1項に記載の有機薄膜トランジスタアレイの製造方法。
  5. 前記第2レジスト層を現像により形成する際の前記第1レジスト層の溶解度は、前記第2レジスト層の溶解度よりも高いことを特徴とする請求項4に記載の有機薄膜トランジスタアレイの製造方法。
  6. 前記第2レジスト層は、前記第1レジスト層の上および前記ソース電極および前記ドレイン電極の表面の前記有機半導体膜が形成される領域の周縁に形成し、
    前記周縁に形成された前記第2レジスト層を前記有機半導体膜を形成する際の隔壁として用いることを特徴とする請求項1から5の何れか1項に記載の有機薄膜トランジスタアレイの製造方法。
  7. 前記第2レジスト層は、撥液性を有することを特徴とする請求項6に記載の有機薄膜トランジスタアレイの製造方法。
  8. 前記薄膜層は、大気圧プラズマ法を用いて成膜することを特徴とする請求項1から7の何れか1項に記載の有機薄膜トランジスタアレイの製造方法。
  9. 請求項1から8の何れか1項に記載の有機薄膜トランジスタアレイの製造方法を用いて製造されることを特徴とする有機薄膜トランジスタアレイ。
JP2008294211A 2008-11-18 2008-11-18 有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ Expired - Fee Related JP5422972B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008294211A JP5422972B2 (ja) 2008-11-18 2008-11-18 有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008294211A JP5422972B2 (ja) 2008-11-18 2008-11-18 有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ

Publications (2)

Publication Number Publication Date
JP2010123655A JP2010123655A (ja) 2010-06-03
JP5422972B2 true JP5422972B2 (ja) 2014-02-19

Family

ID=42324764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008294211A Expired - Fee Related JP5422972B2 (ja) 2008-11-18 2008-11-18 有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ

Country Status (1)

Country Link
JP (1) JP5422972B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101920766B1 (ko) * 2011-08-09 2018-11-22 엘지디스플레이 주식회사 유기 발광 표시 장치의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166132A (ja) * 1985-01-18 1986-07-26 Seiko Instr & Electronics Ltd 薄膜の選択的形成方法
JPH07101742B2 (ja) * 1985-04-09 1995-11-01 富士通株式会社 薄膜トランジスタの製造方法
JP2005051105A (ja) * 2003-07-30 2005-02-24 Seiko Epson Corp 半導体装置の製造方法、電気光学装置の製造方法、電子機器
KR100973811B1 (ko) * 2003-08-28 2010-08-03 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
JP4831954B2 (ja) * 2003-11-14 2011-12-07 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4777078B2 (ja) * 2005-01-28 2011-09-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2008159971A (ja) * 2006-12-26 2008-07-10 Konica Minolta Holdings Inc 導電パターン形成方法、有機薄膜トランジスタ製造方法、及び該製造方法により作製した有機薄膜トランジスタ

Also Published As

Publication number Publication date
JP2010123655A (ja) 2010-06-03

Similar Documents

Publication Publication Date Title
US7776662B2 (en) TFT LCD array substrate and manufacturing method thereof
KR101592328B1 (ko) 어레이 기판 및 이의 제조방법
KR101280827B1 (ko) 어레이 기판 및 이의 제조방법
JP5138927B2 (ja) フレキシブルtft基板及びその製造方法とフレキシブルディスプレイ
JP4431081B2 (ja) 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法
WO2016176956A1 (zh) 有机发光显示面板及其制备方法、显示装置
US20080096332A1 (en) Method of manufacturing a thin-film transistor substrate
EP1923737B1 (en) Method of producing a thin film transistor substrate
US20050116231A1 (en) Thin film transistor and method of manufacturing the same
US20130075731A1 (en) Manufacturing method for thin film transistor and thin film transistor manufactured by them
KR100833773B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
WO2013102372A1 (zh) 阵列基板及其制造方法和显示装置
KR100675639B1 (ko) 유기 박막트랜지스터 및 액정표시소자의 제조방법
KR20070013132A (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR100695013B1 (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
JP4570420B2 (ja) アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の製造方法
JP4554567B2 (ja) 平板表示装置の製造方法
WO2022027741A1 (zh) 阵列基板、其制备方法以及显示面板
WO2005057530A1 (ja) 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法
JP2007073856A (ja) 導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法
KR20140047133A (ko) 탑 게이트 트랜지스터 형성 방법
JP5422972B2 (ja) 有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ
WO2014208442A1 (ja) 薄膜トランジスタ
JP2015233044A (ja) 有機半導体素子の製造方法および有機半導体素子
KR100662787B1 (ko) 유기 박막트랜지스터와 그 제조방법, 및 이를 이용한 액정표시소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110509

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5422972

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees