JP5422972B2 - 有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ - Google Patents
有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ Download PDFInfo
- Publication number
- JP5422972B2 JP5422972B2 JP2008294211A JP2008294211A JP5422972B2 JP 5422972 B2 JP5422972 B2 JP 5422972B2 JP 2008294211 A JP2008294211 A JP 2008294211A JP 2008294211 A JP2008294211 A JP 2008294211A JP 5422972 B2 JP5422972 B2 JP 5422972B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resist layer
- layer
- organic
- transistor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
少なくとも前記薄膜層を挟んで形成されたソース・ドレイン電極と画素電極と、有し、
前記薄膜層に形成された開口部を通して前記ドレイン電極と前記画素電極が接続された有機薄膜トランジスタアレイの製造方法であって、
前記ドレイン電極の所定の領域の上に第1レジスト層を形成する工程と、
少なくとも前記第1レジスト層の上に第2レジスト層を形成する工程と、
前記第2レジスト層を形成した後、前記ソース・ドレイン電極の上に前記有機半導体膜を形成する工程と、
前記有機半導体膜が形成された基板の上に前記薄膜層を成膜する工程と、
前記第1レジスト層をリフトオフすることで、前記薄膜層に前記開口部を形成する工程と、
前記開口部を通して前記ドレイン電極に接続する前記画素電極を形成する工程と、を有することを特徴とする有機薄膜トランジスタアレイの製造方法。
前記薄膜層は、パッシベーション膜であることを特徴とする前記1に記載の有機薄膜トランジスタアレイの製造方法。
前記薄膜層は、ゲート絶縁膜であることを特徴とする前記1に記載の有機薄膜トランジスタアレイの製造方法。
前記周縁に形成された前記第2レジスト層を前記有機半導体膜を形成する際の隔壁とし用いることを特徴とする前記1から5の何れか1項に記載の有機薄膜トランジスタアレイの製造方法。
前述の図1を用いて実施例1を説明する。本実施例は、ボトムゲート構造の有機TFTアレイ1の製造方法である。
図2を用いて実施例2を説明する。本実施例は、ボトムゲート構造の有機TFTアレイ1の製造方法であり、ソース電極S・ドレイン電極Dのチャネル部の周縁に撥液性を有する第2レジスト層R2bを形成し、有機半導体膜SFを形成する際の隔壁として用いるものである。
図3を用いて実施例3を説明する。本実施例は、トップゲート構造の有機TFTアレイ1の製造方法であり、ソース電極S・ドレイン電極Dのチャネル部の周縁に撥液性を有する第2レジスト層R2bを形成し、有機半導体膜SFを形成する際の隔壁として用いるものである。
図4を用いて比較例1を説明する。本比較例は、ボトムゲート構造の有機TFTアレイ1の製造方法である。
比較例2について説明する。比較例1の場合、有機半導体膜SFを形成した後にリフトオフレジストを形成した為に特性が劣化した。比較例2はその改良案であり、比較例1の場合と同じくバンクBKまで形成した後、リフトオフレジスト、有機半導体膜SF、オーバーコート層OC、パッシベーション膜(薄膜層)TFを順次形成した。その後リフトオフによりパッシベーション膜(薄膜層)TFパターン化し、最後にITOを材料として画素電極Eを形成し、有機TFTアレイ1を完成させたものである。
比較例3について説明する。比較例1の場合、有機半導体膜SFを形成した後にリフトオフレジストを形成した為に特性が劣化した。比較例3はその改良案であり、比較例1の場合と同じくソース電極S・ドレイン電極Dまで形成した後、リフトオフレジスト、バンクBK、有機半導体膜SF、オーバーコート層OC、パッシベーション膜(薄膜層)TFを順次形成した。その後リフトオフによりパッシベーション膜(薄膜層)TFパターン化し、最後にITOを材料とし画素電極Eを形成し、有機TFTアレイ1を完成させたものである。
実施例1〜3で作製した有機TFTと、比較例1〜3で作製した有機TFTについてドレイン電流−ゲート電圧の関係であるId−Vg(Vd=−40V)の測定を行い、移動度とON/OFF比を算出した。結果を下記表1に示す。実施例1、2、及び比較例1〜3についてはパッシベーション膜の形成前後での測定結果を、実施例3については初期特性の測定結果を示した。
BK バンク
C 接続電極
D ドレイン電極
E 画素電極
G ゲート電極
H 平坦化膜
IF ゲート絶縁膜
OC オーバーコート層
P 基板
R1、RF1 第1レジスト層
R2、RF2 第2レジスト層
S ソース電極
SF 有機半導体膜
TF 薄膜層
Claims (9)
- 有機半導体膜を覆う薄膜層と、
前記薄膜層上に形成される画素電極と、
前記画素電極との間で少なくとも前記薄膜層を挟むようにそれぞれ形成されるソース電極およびドレイン電極とを有し、
前記薄膜層に形成された開口部を通して、前記ドレイン電極と前記画素電極とが接続され、または前記ドレイン電極と接続される接続電極と前記画素電極とが接続された有機薄膜トランジスタアレイの製造方法であって、
前記ドレイン電極または前記接続電極の所定の領域の上に第1レジスト層を形成する工程と、
少なくとも前記第1レジスト層の上に第2レジスト層を形成する工程と、
前記第2レジスト層を形成した後、前記ソース電極および前記ドレイン電極の上に前記有機半導体膜を形成する工程と、
前記有機半導体膜が形成された基板の上に前記薄膜層を成膜する工程と、
前記第1レジスト層をリフトオフすることで、前記薄膜層に前記開口部を形成する工程と、
前記開口部を通して前記ドレイン電極または前記接続電極に接続する前記画素電極を形成する工程と、を有することを特徴とする有機薄膜トランジスタアレイの製造方法。 - 前記有機薄膜トランジスタアレイは、ボトムゲート構造であり、
前記薄膜層は、パッシベーション膜であることを特徴とする請求項1に記載の有機薄膜トランジスタアレイの製造方法。 - 前記有機薄膜トランジスタアレイは、トップゲート構造であり、
前記薄膜層は、ゲート絶縁膜であることを特徴とする請求項1に記載の有機薄膜トランジスタアレイの製造方法。 - 前記第1レジスト層の上に形成される第2レジスト層の平面形状は、前記第1レジスト層の平面形状よりも大きいことを特徴とする請求項1から3の何れか1項に記載の有機薄膜トランジスタアレイの製造方法。
- 前記第2レジスト層を現像により形成する際の前記第1レジスト層の溶解度は、前記第2レジスト層の溶解度よりも高いことを特徴とする請求項4に記載の有機薄膜トランジスタアレイの製造方法。
- 前記第2レジスト層は、前記第1レジスト層の上および前記ソース電極および前記ドレイン電極の表面の前記有機半導体膜が形成される領域の周縁に形成し、
前記周縁に形成された前記第2レジスト層を前記有機半導体膜を形成する際の隔壁として用いることを特徴とする請求項1から5の何れか1項に記載の有機薄膜トランジスタアレイの製造方法。 - 前記第2レジスト層は、撥液性を有することを特徴とする請求項6に記載の有機薄膜トランジスタアレイの製造方法。
- 前記薄膜層は、大気圧プラズマ法を用いて成膜することを特徴とする請求項1から7の何れか1項に記載の有機薄膜トランジスタアレイの製造方法。
- 請求項1から8の何れか1項に記載の有機薄膜トランジスタアレイの製造方法を用いて製造されることを特徴とする有機薄膜トランジスタアレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008294211A JP5422972B2 (ja) | 2008-11-18 | 2008-11-18 | 有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008294211A JP5422972B2 (ja) | 2008-11-18 | 2008-11-18 | 有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010123655A JP2010123655A (ja) | 2010-06-03 |
JP5422972B2 true JP5422972B2 (ja) | 2014-02-19 |
Family
ID=42324764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008294211A Expired - Fee Related JP5422972B2 (ja) | 2008-11-18 | 2008-11-18 | 有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5422972B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101920766B1 (ko) * | 2011-08-09 | 2018-11-22 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치의 제조 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61166132A (ja) * | 1985-01-18 | 1986-07-26 | Seiko Instr & Electronics Ltd | 薄膜の選択的形成方法 |
JPH07101742B2 (ja) * | 1985-04-09 | 1995-11-01 | 富士通株式会社 | 薄膜トランジスタの製造方法 |
JP2005051105A (ja) * | 2003-07-30 | 2005-02-24 | Seiko Epson Corp | 半導体装置の製造方法、電気光学装置の製造方法、電子機器 |
KR100973811B1 (ko) * | 2003-08-28 | 2010-08-03 | 삼성전자주식회사 | 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법 |
JP4831954B2 (ja) * | 2003-11-14 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
JP4777078B2 (ja) * | 2005-01-28 | 2011-09-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2008159971A (ja) * | 2006-12-26 | 2008-07-10 | Konica Minolta Holdings Inc | 導電パターン形成方法、有機薄膜トランジスタ製造方法、及び該製造方法により作製した有機薄膜トランジスタ |
-
2008
- 2008-11-18 JP JP2008294211A patent/JP5422972B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010123655A (ja) | 2010-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7776662B2 (en) | TFT LCD array substrate and manufacturing method thereof | |
KR101592328B1 (ko) | 어레이 기판 및 이의 제조방법 | |
KR101280827B1 (ko) | 어레이 기판 및 이의 제조방법 | |
JP5138927B2 (ja) | フレキシブルtft基板及びその製造方法とフレキシブルディスプレイ | |
JP4431081B2 (ja) | 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法 | |
WO2016176956A1 (zh) | 有机发光显示面板及其制备方法、显示装置 | |
US20080096332A1 (en) | Method of manufacturing a thin-film transistor substrate | |
EP1923737B1 (en) | Method of producing a thin film transistor substrate | |
US20050116231A1 (en) | Thin film transistor and method of manufacturing the same | |
US20130075731A1 (en) | Manufacturing method for thin film transistor and thin film transistor manufactured by them | |
KR100833773B1 (ko) | 유기 전계 발광 표시 장치 및 그 제조 방법 | |
WO2013102372A1 (zh) | 阵列基板及其制造方法和显示装置 | |
KR100675639B1 (ko) | 유기 박막트랜지스터 및 액정표시소자의 제조방법 | |
KR20070013132A (ko) | 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법 | |
KR100695013B1 (ko) | 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법 | |
JP4570420B2 (ja) | アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の製造方法 | |
JP4554567B2 (ja) | 平板表示装置の製造方法 | |
WO2022027741A1 (zh) | 阵列基板、其制备方法以及显示面板 | |
WO2005057530A1 (ja) | 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法 | |
JP2007073856A (ja) | 導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法 | |
KR20140047133A (ko) | 탑 게이트 트랜지스터 형성 방법 | |
JP5422972B2 (ja) | 有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ | |
WO2014208442A1 (ja) | 薄膜トランジスタ | |
JP2015233044A (ja) | 有機半導体素子の製造方法および有機半導体素子 | |
KR100662787B1 (ko) | 유기 박막트랜지스터와 그 제조방법, 및 이를 이용한 액정표시소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110509 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5422972 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |