JP2008085313A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008085313A5 JP2008085313A5 JP2007219312A JP2007219312A JP2008085313A5 JP 2008085313 A5 JP2008085313 A5 JP 2008085313A5 JP 2007219312 A JP2007219312 A JP 2007219312A JP 2007219312 A JP2007219312 A JP 2007219312A JP 2008085313 A5 JP2008085313 A5 JP 2008085313A5
- Authority
- JP
- Japan
- Prior art keywords
- mask
- insulating film
- conductive
- forming
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (6)
- 基板上に第1の導電膜を形成し、
前記第1の導電膜上に、支持基板に複数の凸部が設けられているマスクを形成し、
前記第1の導電膜上で、前記マスクが形成されていない領域に絶縁膜を形成し、
前記マスクを除去し、前記絶縁膜に開口を形成し、
前記開口に第2の導電膜を形成することを特徴とする表示装置の作製方法。 - 基板上に、ゲート電極、ゲート絶縁膜、半導体膜、ソース電極及びドレイン電極を有する薄膜トランジスタを形成し、
前記ソース電極又は前記ドレイン電極上に、支持基板に複数の凸部が設けられているマスクを形成し、
前記ソース電極又は前記ドレイン電極上でマスクが形成されていない領域に絶縁膜を形成し、
前記マスクを除去し、絶縁膜に開口を形成し、
前記開口に画素電極を形成することを特徴とする表示装置の作製方法。 - 基板上に、ゲート電極、ゲート絶縁膜、半導体膜、ソース電極及びドレイン電極を有する薄膜トランジスタを形成し、
前記ソース電極又は前記ドレイン電極上に、支持基板に複数の凸部が設けられているマスクを形成し、
前記ソース電極又は前記ドレイン電極上でマスクが形成されていない領域に絶縁膜を形成し、
前記マスクを除去し、絶縁膜に開口を形成し、
前記開口に第1の電極を形成し、
前記第1の電極上に電界発光層を形成し、
前記電界発光層上に第2の電極を形成することを特徴とする表示装置の作製方法。 - 請求項1乃至3のいずれか一項において、
蒸着法、スパッタリング法、又は化学的気相成長法によって前記絶縁膜を成膜することを特徴とする表示装置の作製方法。 - 請求項1乃至4のいずれか一項において、
前記マスクの凸部は針状であることを特徴とする表示装置の作製方法。 - 請求項1乃至5のいずれか一項において、
前記マスクの除去をエッチングによって行うことを特徴とする表示装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007219312A JP5230145B2 (ja) | 2006-08-29 | 2007-08-27 | 表示装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006231956 | 2006-08-29 | ||
JP2006231956 | 2006-08-29 | ||
JP2007219312A JP5230145B2 (ja) | 2006-08-29 | 2007-08-27 | 表示装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008085313A JP2008085313A (ja) | 2008-04-10 |
JP2008085313A5 true JP2008085313A5 (ja) | 2010-09-24 |
JP5230145B2 JP5230145B2 (ja) | 2013-07-10 |
Family
ID=39355783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007219312A Expired - Fee Related JP5230145B2 (ja) | 2006-08-29 | 2007-08-27 | 表示装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5230145B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102160104B (zh) | 2008-09-19 | 2013-11-06 | 株式会社半导体能源研究所 | 半导体装置 |
TWI589006B (zh) | 2008-11-07 | 2017-06-21 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
KR20230130758A (ko) | 2009-12-25 | 2023-09-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP2012186455A (ja) * | 2011-02-16 | 2012-09-27 | Ricoh Co Ltd | ホール形成方法、並びに該方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステム |
JP6396382B2 (ja) * | 2011-02-16 | 2018-09-26 | 株式会社リコー | ホール形成方法、並びに多層配線の製造方法、半導体装置の製造方法、表示素子の製造方法、画像表示装置の製造方法、及びシステムの製造方法 |
JP6654466B2 (ja) * | 2015-08-31 | 2020-02-26 | 株式会社Joled | 半導体装置、表示装置、表示装置の製造方法および電子機器 |
CN113690289B (zh) * | 2021-08-25 | 2024-05-14 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004304162A (ja) * | 2003-03-17 | 2004-10-28 | Seiko Epson Corp | コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス |
JP4879541B2 (ja) * | 2004-09-29 | 2012-02-22 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
-
2007
- 2007-08-27 JP JP2007219312A patent/JP5230145B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012080096A5 (ja) | ||
WO2015100935A1 (zh) | 阵列基板及其制造方法、以及显示装置 | |
JP2008085313A5 (ja) | ||
TWI549289B (zh) | 有機發光顯示面板及其製作方法 | |
WO2015096394A1 (zh) | 薄膜晶体管的制备方法、阵列基板的制备方法及阵列基板 | |
JP2010123936A5 (ja) | ||
JP2009239276A5 (ja) | ||
US20140070220A1 (en) | Array substrate, method for manufacturing the same and display device | |
WO2015100894A1 (zh) | 显示装置、阵列基板及其制造方法 | |
JP2009239272A5 (ja) | ||
JP2009231828A5 (ja) | ||
JP2009124121A5 (ja) | ||
WO2016176881A1 (zh) | 双栅极tft基板的制作方法及其结构 | |
WO2014127579A1 (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
JP2009158941A5 (ja) | ||
JP2010028103A5 (ja) | 薄膜トランジスタの作製方法及び表示装置の作製方法 | |
JP2014215485A5 (ja) | ||
WO2015143745A1 (zh) | 一种阵列基板的制造方法 | |
JP2009246348A5 (ja) | ||
JP2010199570A5 (ja) | ||
TWI512840B (zh) | 薄膜電晶體及其製作方法及顯示器 | |
WO2013181915A1 (zh) | Tft阵列基板及其制造方法和显示装置 | |
US9711602B2 (en) | Method of making thin film transistor array and source/drain contact via-interconnect structures formed thereby | |
WO2015043008A1 (zh) | 薄膜晶体管阵列基板的制造方法 | |
WO2015100859A1 (zh) | 阵列基板及其制造方法和显示装置 |