JP2005210081A5 - - Google Patents

Claims (5)

1. 絶縁表面を有する基板上に下地層の形成または下地前処理し、
   前記基板上に絶縁膜を形成し、
   前記絶縁膜上にマスクを形成し、
   前記絶縁膜を選択的にエッチングして凹部を形成し、
   前記凹部に液滴吐出法により埋め込み配線を形成し、
   前記マスクを除去し、
   ＣＭＰ処理により前記埋め込み配線及び前記絶縁膜を平坦化し、
   前記絶縁膜及び前記埋め込み配線上にゲート絶縁膜し、
   ゲート絶縁膜上に半導体膜を形成することを特徴とする半導体装置の作製方法。
2. 絶縁表面を有する基板上に下地層の形成または下地前処理し、
   前記基板上に絶縁膜を形成し、
   前記絶縁膜上にマスクを形成し、
   前記絶縁膜を選択的にエッチングして凹部を形成し、
   前記凹部に液滴吐出法により埋め込み配線を形成し、
   前記マスクを除去し、
   ＣＭＰ処理により前記埋め込み配線及び前記絶縁膜を平坦化し、
   前記絶縁膜及び前記埋め込み配線上にゲート絶縁膜し、
   前記ゲート絶縁膜上に半導体膜を形成し、
   前記半導体膜上に液滴吐出法によりソース配線及びドレイン配線を形成し、
   前記ソース配線及びドレイン配線上に液滴吐出法により選択的に複数の層間絶縁膜を形成し、
   前記複数の層間絶縁膜の間に液滴吐出法により導電性部材からなる凸状部を形成し、
   前記凸状部と電気的に接する電極を前記層間絶縁膜上に形成することを特徴とする半導体装置の作製方法。
3. 請求項１または２において、前記下地層をエッチングストッパーとして前記絶縁膜を選択的にエッチングして凹部を形成することを特徴とする半導体装置の作製方法。
4. 請求項１乃至３のいずれか一において、前記埋め込み配線は、薄膜トランジスタのゲート電極またはゲート配線であることを特徴とする半導体装置の作製方法。
5. 請求項１乃至４のいずれか一において、前記絶縁膜上にマスクは、異なる材料を吐出できる複数のノズルを備えた装置で第１の溶剤に可溶な第１の材料層と、前記材料層を囲むように第２の溶剤に可溶な第２の材料層とを形成し、
   第２の溶剤により前記第２の材料層のみを除去することによって第１の材料層からなることを特徴とする半導体装置の作製方法。