JP4042099B2 - デバイスの製造方法、デバイス及び電子機器 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、薄膜トランジスタ等の薄膜素子を含んで構成されるデバイス（例えば、液晶表示装置等）の製造方法及びこの製造方法により製造されるデバイスに関する。
【０００２】
【従来の技術】
液晶表示装置は、薄く軽量であり、消費電力が少ないという特徴を有することから、パーソナルコンピュータ、携帯電話、ディジタルスチルカメラ、液晶テレビなどの様々な電子機器に用いられている。
【０００３】
液晶表示装置では、薄膜トランジスタなどの能動素子を用いて画素部が形成される。画素部を形成する薄膜トランジスタとしては、基板上にゲート電極を形成し、この上にチャネル領域やソース／ドレイン領域などの半導体層や絶縁層などを積層した逆スタガ型（あるいはボトムゲート型）の構造のものが多く用いられている。
【０００４】
このような薄膜トランジスタと、ゲート電極に信号を供給するための走査線、ソース／ドレイン領域にデータ信号を供給するためのデータ線、ソース／ドレイン領域と接続され、液晶層に電圧を印加するための画素電極、などの要素を組み合わせて液晶表示装置の画素回路が構成される。この画素回路が形成された基板（アレイ基板）と、対向電極やカラーフィルタなどが形成された基板（対向基板）とを貼り合わせて、これらの間に液晶材料を封入することにより液晶パネルが構成される。そして、この液晶パネルに駆動回路やバックライトなどの周辺部材を取り付けることにより、液晶表示装置が構成される。
【０００５】
【発明が解決しようとする課題】
上述した液晶表示装置を製造する際には、ＣＶＤ法やスパッタリング法などの気相堆積法（すなわち、真空プロセス）により薄膜を形成し、形成した薄膜のうちで不要な部分をフォトリソグラフィ法により除去（エッチング）するというプロセスを何度か繰り返すことにより形成されるのが一般的である。
【０００６】
しかしながら、このような従来の製造方法は、（１）成膜とエッチングからなるプロセスを何度も繰り返し行うために製造時間が長くなる、（２）形成した薄膜のうち、多くの部分を除去することとなるために原料の使用効率が悪い、（３）エッチング溶液などの廃棄物が多く発生して処理コストがかさむ、などの不都合がある。これらの不都合により、従来の製造方法では、製造コストを低減することが難しかった。このような不都合は、液晶表示装置の大画面化に伴い、母材となるガラス基板が大型化するほど顕著となる。
【０００７】
本発明は、このような点に着目して創作されたものであり、製造コストを低減することを可能とするデバイスの製造方法を提供することを目的とする。
【０００８】
また、本発明は、低コスト化を図ることを可能とするデバイスを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明は、少なくともデバイスの一部の要素を、液体材料を使用して成膜するデバイスの製造方法であって、基板上にデバイスを構成する複数の要素の領域を割り当てる工程と、複数の要素の領域のうち少なくとも液体材料を使用する要素の領域の外周を壁で囲む隔壁を形成する隔壁形成工程と、隔壁による壁によって囲まれた領域に液体材料を塗布し、熱処理を加えて成膜する成膜工程とを含んでいる。
【００１０】
デバイスの一部の要素の領域の外周を壁で囲む隔壁を形成し、この隔壁による壁によって囲まれた領域に液体材料を塗布して薄膜を成膜することにより、デバイスを構成する要素を形成しているので、ＣＶＤ法やスパッタリング法などの気相堆積法とフォトリソグラフィ法を組み合わせて成膜する従来プロセスを行う回数を少なくして製造プロセスを簡略化し、製造時間を短縮することが可能となる。また、隔壁による壁を設けていることから、液体材料を塗布する範囲を最小限に抑えることができるので原料の使用効率がよく、エッチングの回数が少なくなることから廃棄物の量を減らして処理コストを削減することが可能となる。したがって、デバイスの製造コストを低減することが可能となる。このような本発明の利点は、製造対象となるデバイスの規模が大きくなるほど顕著となる。
【００１１】
好ましくは、デバイスは、カラーフィルタと画素電極を含んで構成される画素領域を含む。そして、上述した隔壁形成工程においては、少なくとも、画素領域を形成すべき第１の領域の外周を壁で囲む隔壁を形成するようにし、上述した成膜工程には、第１の領域内にカラーフィルタ及び前記画素電極を形成する画素領域形成工程を含むようにする。
【００１２】
液体材料を用いることにより、画素電極を低コストに形成することが可能となる。また、この画素電極を形成する際に用いる隔壁をカラーフィルタの形成にも利用し、画素電極と同じ領域にカラーフィルタを形成しているので、カラーフィルタの製造プロセスを簡略化することが可能となる。また、カラーフィルタと画素電極を同一の基板上に形成するので、他方の基板（対向基板）には、基板一面に対向電極を成膜すればよく、特にパターニングなどは不要であり、対向基板の製造プロセスを簡略化することが可能となる。
【００１３】
好ましくは、画素領域形成工程においては、第１の領域内に第１の液体材料を塗布し、熱処理を加えてカラーフィルタを形成した後に、第１の領域内に第２の液体材料を塗布し、熱処理を加えて画素電極を形成する。
【００１４】
好ましくは、画素領域形成工程においては、第１の領域内に第１の液体材料を塗布し、熱処理を加えて画素電極を形成した後に、第１の領域内に第２の液体材料を塗布し、熱処理を加えてカラーフィルタを形成する。
【００１５】
好ましくは、デバイスは、画素電極を駆動する薄膜トランジスタであって、基板上にゲート電極、ゲート絶縁膜、チャネル領域及びソース／ドレイン領域を順に積層して形成される薄膜トランジスタを更に含む。そして、上述した隔壁形成工程においては、ゲート電極、ゲート絶縁膜及びチャネル領域が形成された後の基板上に、上述した第１の領域の外周と、ソース／ドレイン領域を形成すべき第２の領域の外周のそれぞれを壁で囲む隔壁を形成するようにし、上述した成膜工程には、第２の領域内に第３の液体材料を塗布して熱処理を加え、ソース／ドレイン領域となる半導体膜を形成する半導体膜形成工程を更に含むようにする。このように、半導体膜についても液体材料を用いて形成することにより、デバイスの製造コストを更に削減することが可能となる。
【００１６】
好ましくは、上述した半導体膜の形成に用いる第３の液体材料は、ケイ素化合物及びドーパント源を含有する。ケイ素化合物の具体例としては、シクロペンタシラン（Ｓｉ_５Ｈ_１０）など、１個以上の環状構造を持ったものに、紫外線を照射することによって光重合させて高次シランとしたものが挙げられる。また、ドーパント源の具体例としては、リンなどの５族元素あるいはホウ素などの３族元素を含有する物質が挙げられる。このようなケイ素化合物及びドーパント源を含有する液体材料を使用することにより、ドーパントが高濃度にドーピングされたシリコン膜を容易に形成することが可能となる。
【００１７】
好ましくは、画素領域形成工程は、画素電極の形成時に、画素電極の形成に用いる液体材料を用いて、画素電極とソース／ドレイン領域を電気的に接続する接続部も併せて形成する。また、この接続部は、画素電極とソース／ドレイン領域の間の壁を乗り越えるように形成されることが好ましい。画素電極の形成時に、併せて接続部も形成することにより、製造プロセスの更なる簡略化が可能となる。
【００１８】
また、画素領域形成工程においては、第１の領域内に第１の液体材料を塗布して熱処理を加え、カラーフィルタと画素電極のそれぞれの機能を兼ね備える機能膜を形成するようにしてもよい。また、この機能膜の形成に用いる第１の液体材料は、導電膜形成用の液体材料に対して、染料、顔料又は導電性のカラーレジストのいずれかを混入したものであることが好ましい。これにより、画素領域の形成を更に簡素化することが可能となる。
【００１９】
好ましくは、デバイスは、機能膜を駆動する薄膜トランジスタと、この薄膜トランジスタに電流を供給するための配線を更に含む。そして、上述した隔壁形成工程においては、第１の領域の外周と、配線を形成すべき第２の領域のそれぞれを壁で囲む隔壁を形成するようにし、上述した成膜工程には、第２の領域内に第２の液体材料を塗布し、熱処理を加えて、配線となる導電膜を形成する配線形成工程を更に含むようにすることが好ましい。このように、配線となる導電膜についても液体材料を用いて形成することにより、デバイスの製造コストを更に削減することが可能となる。
【００２０】
好ましくは、上述した導電膜の形成に用いる第２の液体材料は、導電性微粒子を含有する。ここで、導電性微粒子としては、金、銀、銅、パラジウム、ニッケルのいずれかを含有する金属微粒子や、導電性ポリマー、超電導体の微粒子などが挙げられるが、特に金属微粒子が好ましい。このような導電性微粒子を含有する液体材料を使用することにより、良好な導電膜を容易に形成することが可能となる。
【００２１】
好ましくは、薄膜トランジスタは、基板上にゲート電極、ゲート絶縁膜、チャネル領域及びソース／ドレイン領域を順に積層して形成されており、配線形成工程においては、導電膜の形成に用いる液体材料を用いて、機能膜とソース／ドレイン領域を電気的に接続する接続部も併せて形成する。また、この接続部は、機能膜とソース／ドレイン領域の間の壁を乗り越えるように形成されることが好ましい。導電膜の形成時に、併せて接続部も形成することにより、製造プロセスの更なる簡略化が可能となる。
【００２２】
好ましくは、隔壁形成工程は、基板上に絶縁膜を形成し、この絶縁膜に液体材料を使用する要素の領域を露出する開口部を形成することにより、隔壁を形成する。これにより、液体材料を使用する複数の要素の領域の外周を壁で囲む隔壁を同一プロセスによって同時に形成することが可能となる。
【００２３】
また、隔壁を形成する絶縁膜は、ポリイミド膜であることが好ましい。これにより、隔壁を容易に形成することが可能となる。特に、感光性のポリイミド溶剤を使用した場合には、このポリイミド溶剤を基板上に塗布して乾燥させた後、開口部に対応する領域を露光、現像して除去し（ポリイミド溶剤がポジ型の場合）、その後焼成することによって、隔壁を容易に形成することが可能である。
【００２４】
好ましくは、上述した各液体材料は、液滴吐出法を用いて供給される。これにより、滴下位置及び滴下量を適切に制御し、かつ高速に液体材料を供給することが可能となる。
【００２５】
好ましくは、上述したデバイスは、液晶表示装置である。
【００２６】
また、本発明は上述した製造方法によって製造されるデバイスでもある。これにより、デバイスの低コスト化を図ることが可能となる。より具体的には、本発明のデバイスは、以下に述べるような構成を有するものである。すなわち、本発明のデバイスは、基板上に形成される複数の要素を含んで構成されるデバイスであって、複数の要素のうち、少なくとも一部の要素の外周を壁で囲むように隔壁が設けられている。
【００２７】
また、隔壁による壁によって囲まれる一部の要素は、液体材料を用いて形成されるものであることが好ましい。また、デバイスは、カラーフィルタと画素電極を含んで構成される画素領域を備えており、隔壁は、少なくとも画素領域の外周を壁で囲むように設けられていることが好ましい。
【００２８】
上述した画素領域は、カラーフィルタ上に画素電極を重ねて形成されていることが好ましい。また、画素領域は、画素電極上にカラーフィルタを重ねて形成されていることも好ましい。更に、画素領域は、カラーフィルタと画素電極のそれぞれの機能を兼ね備える機能膜によって形成されていることも好ましい。
【００２９】
また、基板上にゲート電極、ゲート絶縁膜、チャネル領域及びソース／ドレイン領域を順に積層して形成されており、画素電極又は機能膜を駆動する薄膜トランジスタを更に備えており、隔壁は、画素領域又は機能膜の外周と、薄膜トランジスタのソース／ドレイン領域の外周のそれぞれを壁で囲むように形成されていることが好ましい。
【００３０】
また、ソース／ドレイン領域と、画素電極又は機能膜とを電気的に接続する接続部を更に備えており、この接続部は、画素領域又は機能膜とソース／ドレイン領域の間の壁を乗り越えるように形成されていることが好ましい。
【００３１】
また、画素電極を駆動する薄膜トランジスタと、この薄膜トランジスタに電流を供給するための配線を更に備えており、隔壁は、画素領域の外周及び配線の外周を壁で囲むように形成されていることが好ましい。
【００３２】
また、上述した薄膜トランジスタが、基板上にゲート電極、ゲート絶縁膜、チャネル領域及びソース／ドレイン領域をこの順番に積層して形成されている場合には、この薄膜トランジスタのソース／ドレイン領域と上述した配線を電気的に接続する接続部を更に備えることが好ましい。更に、この接続部は、ソース／ドレイン領域と配線の間の壁を乗り越えるように形成されていることが好ましい。
【００３３】
また、上述した隔壁は、ポリイミド膜によって形成されていることが好ましい。
【００３４】
本発明のデバイスは、液晶表示装置であることが好ましい。また、本発明は、上述したデバイスを備える電子機器でもある。電子機器を一例としては、パーソナルコンピュータや液晶テレビなどが挙げられる。
【００３５】
【発明の実施の形態】
以下、本発明を適用した一実施形態の液晶表示装置とその製造方法について、図面を参照しながら説明する。
【００３６】
本発明において、液滴吐出法とは、液滴を所望の領域に吐出することにより、被吐出物を含む所望パターンを形成する方法であり、インクジェット法と呼ぶこともある。但し、この場合、吐出する液滴は、印刷物に用いられる所謂インクではなく、デバイスを構成する材料物質を含む液状体であり、この材料物質は、例えばデバイスを構成する導電物質又は絶縁物質として機能し得る物質を含むものである。さらに、液滴吐出とは、吐出時に噴霧されるものに限らず、液状体の１滴１滴が連続するように吐出される場合も含む。
【００３７】
図１は、本実施形態の液晶表示装置の構成を概略的に示す図である。本実施形態の液晶表示装置は、素子基板（アレイ基板）と対向基板とが互いに一定の間隙を保って貼付され、この間隙に液晶材料が挟まれた構成となっている。素子基板および対向基板としては、ガラス、石英またはプラスティック等によって構成される絶縁性の板状部材の基板を用いることが可能であり、本実施形態では、ガラス基板を用いている。
【００３８】
図１に示すように、ガラス基板１０上には、複数本の走査線１２がＸ（行）方向に延在して形成されており、これらの走査線１２は、走査線駆動回路１３０に接続されている。また、ガラス基板１０上には、複数本のデータ線２６がＹ（列）方向に延在して形成されており、これらのデータ線２６は、データ線駆動回路１４０に接続されている。そして、画素部１００は、走査線１２とデータ線２６との各交差に対応して設けられて、マトリクス状に配列している。なお、走査線駆動回路１３０やデータ線駆動回路１４０は、ガラス基板１０上に形成されていてもよい。
【００３９】
図２は、画素部１００の具体的な構成例を示す図である。同図に示す画素部１００は、薄膜トランジスタＴのゲートが走査線１２に、ソースがデータ線２６に、ドレインが画素電極２４にそれぞれ接続されるとともに、画素電極２４と対向電極５０との間に電気光学材料たる液晶ＬＣが挟まれた構成を有している。また、画素電極２４と接地電位ＧＮＤとの間には、蓄積容量６０が形成されている。この蓄積容量６０は、薄膜トランジスタＴを介して画素電極２４に電圧が印加された後、この印加電圧を必要な時間だけほぼ一定に維持するために設けられた容量（キャパシタンス）である。対向電極５０は、画素電極２４と対向するように対向基板に一面に形成される、各画素に共通な透明電極である。
【００４０】
次に、図２に示した画素部１００の具体的な構造について説明する。図３は、本実施形態の液晶表示装置の画素部の具体的な構造を示す図である。図３（ａ）は、１つの画素部１００に着目して示した平面図であり、図３（ｂ）は、図３（ａ）に示すＡ−Ａ′断面図である。
【００４１】
図３に示すように、本実施形態の薄膜トランジスタＴは、いわゆる逆スタガ型の構造を有しており、ガラス基板１０上に成形されたゲート電極１３と、このゲート電極１３上に形成されたゲート絶縁膜１６と、ゲート絶縁膜１６上に形成されたチャネル領域１８と、このチャネル領域１８上に形成されたソース／ドレイン領域２２を備えている。
【００４２】
また、上述した薄膜トランジスタＴと、走査線（ゲート線）１２、容量線１４、カラーフィルタ２３、画素電極２４、データ線（ソース線）２６のそれぞれを含んで、液晶表示装置の画素部１００が構成されている。本実施形態では、カラーフィルタ２３と画素電極２４は、ガラス基板１０上の同じ領域に重ねて形成されており、これらによって画素領域が形成されている。また、薄膜トランジスタＴのゲート電極１３は、ゲート線１２と一体に形成されている。ゲート線１２及びゲート電極１３の形成方法については後述する。
【００４３】
一方のソース／ドレイン領域２２は、接続部２８を介して画素電極２４と電気的に接続されている。画素電極２４は、液晶ＬＣに電圧を印加するためのものである。また、他方のソース／ドレイン領域２２は、接続部２９を介してデータ線２６と接続されている。容量線１４は、上述した蓄積容量６０（液晶層の充電電荷をより安定に保持するための容量）を形成するためのものであり、画素電極２４の下層に形成されている。
【００４４】
また、ソース／ドレイン領域２２、カラーフィルタ２３、画素電極２４、データ線２６のそれぞれの周囲を取り囲むようにして、ポリイミド膜２０による壁（バンク）が形成されている。このポリイミド膜２０は、ソース／ドレイン領域２２、カラーフィルタ２３、画素電極２４、データ線２６のそれぞれを形成する際に用いるものであり、その詳細については後述する。
【００４５】
このような画素部１００をガラス基板１０上にマトリクス状に形成することによりアレイ基板が構成される。そして、このアレイ基板と、一面に対向電極５０が形成された対向基板のそれぞれに対して配向膜形成などの表面処理を行った後に両者を貼り合わせて、アレイ基板と対向基板の間に液晶材を注入し、駆動回路やバックライトなどを取り付けることにより液晶表示装置が構成される。液晶表示装置の具体例については後述する。
【００４６】
次に、本実施形態の薄膜トランジスタ及びこの薄膜トランジスタを含んで構成される画素回路の製造方法について詳細に説明する。図４〜図１０は、本実施形態の製造方法について説明する説明図である。
【００４７】
（ゲート線、ゲート電極及び容量線の形成工程）
図４は、ゲート線、ゲート電極及び容量線の形成工程を説明する図である。図４（ａ）はガラス基板１０を上面側から見た平面図を示し、図４（ｂ）は図４（ａ）に示すＢ−Ｂ′断面を示している。
【００４８】
図４に示すように、ガラス基板１０上の所定位置に、液滴吐出法によって、ゲート線１２及びゲート電極１３を一体に形成するとともに、容量線１４を形成する。具体的には、ガラス基板１０の上面に、ある程度の一様な撥液性を持たせる。次に、ガラス基板１０の上面に対して、導電性微粒子を含有する溶液を吐出し、ゲート線１２、ゲート電極１３及び容量線１４のそれぞれを描画する。その後、溶液が塗布されたガラス基板１０に熱処理を行うことにより、ゲート線１２、ゲート電極１３及び容量線１４が形成される。
【００４９】
ここで、導電性微粒子としては、金、銀、銅、パラジウム、ニッケルのいずれかを含有する金属微粒子や、導電性ポリマーや超電導体の微粒子などが考えられる。本実施形態では、これらの導電性微粒子を有機溶媒に分散させて生成した溶液を用いる。微粒子を分散させるために、微粒子表面に有機物などをコーティングして使うこともできる。また、基板に塗布するにあたり、溶媒への分散のしやすさと液滴吐出法の適用の観点から、微粒子の粒径は０．１μ以下であることが好ましい。
【００５０】
例えば、粒径が０．０１μｍ程度の銀の微粒子を含有するペースト（分散溶媒としてα−テルピネオールを使用）をトルエンで希釈し、粘度が８ｃＰ程度となるようにして溶液を用いることにより、幅２０μｍ、厚さ０．５μｍ、抵抗率２μΩｃｍのゲート線１２及びゲート電極１３を形成することが可能である。
【００５１】
なお、ゲート線１２等の形成領域の周囲を囲む壁（バンク）を形成した後に溶液の吐出を行うか、あるいは、ガラス基板１０の上面に対する撥液処理に加えて、ゲート線１２等の形成領域に対して親液処理を行った後に溶液の吐出を行うようにしてもよい。これらの方法により、ゲート線１２等の形成領域へ塗布された溶液の広がりを抑制し、ゲート線１２等の形状をより精度よく形成することが可能になる。
【００５２】
また、ゲート線１２等は、一般的なスパッタリング法、プラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）等の気相堆積法によってガラス基板１０の上面全体に製膜した後に、パターニングを行うことによって形成してもよい。
【００５３】
（ゲート絶縁膜及び非晶質シリコン膜の形成工程）
図５は、ゲート絶縁膜及び非晶質（アモルファス）シリコン膜の形成工程を説明する図である。図５（ａ）はガラス基板１０を上面側から見た平面図を示し、図５（ｂ）は図５（ａ）に示すＣ−Ｃ′断面を示している。
【００５４】
図５に示すように、ガラス基板１０、ゲート線１２、ゲート電極１３及び容量線１４のそれぞれを覆うように、ガラス基板１０の上面全体にゲート絶縁膜１６を形成する。このゲート絶縁膜１６としては、ＰＥＣＶＤ法によって窒化シリコン（ＳｉＮｘ）膜を形成することが好適である。また、窒化シリコンと酸化シリコン（ＳｉＯ_２）を重ねて堆積した２層構造の膜によってゲート絶縁膜１６を形成してもよい。この場合には、ＣＶＤ法において、成膜途中で反応ガスを変更することにより複数種類の薄膜を連続的に製膜する、いわゆる連続ＣＶＤ法を用いて膜形成を行うことが好適である。
【００５５】
次に、ゲート絶縁膜１６上の所定位置に、非晶質シリコン膜からなるチャネル領域１８を形成する。具体的には、チャネル領域１８は、ＰＥＣＶＤ法などの気相堆積法によってガラス基板１０の上面全体に非晶質シリコン膜を形成した後に、所望の形状にパターニングすることによって、図５（ａ）に示すように、ゲート電極１３上に島状に形成される。また、ガラス基板１０への非晶質シリコン膜の形成は、連続ＣＶＤ法を用いることにより、上述したゲート絶縁膜１６の形成と連続して行うことが更に望ましい。
【００５６】
（ポリイミド膜によるバンクの形成工程）
図６は、ポリイミド膜によるバンク（壁）の形成工程を説明する図である。図６（ａ）はガラス基板１０を上面側から見た平面図を示し、図６（ｂ）は図６（ａ）に示すＤ−Ｄ′断面を示している。
【００５７】
図６に示すように、ガラス基板１０等の上面に、所定形状の開口部ａ１、ａ２、ａ３、ａ４を有するポリイミド膜２０を形成する。具体的には、ポリイミド膜２０に設けられている開口部ａ１は、後の工程においてカラーフィルタ２３及び画素電極２４が形成されるべき領域（画素領域）を露出するように形成される。これにより、カラーフィルタ２３及び画素電極２４の形成領域の外周にポリイミド膜２０によるバンクが形成される。
【００５８】
開口部ａ２は、後の工程においてデータ線２６が形成されるべき領域を露出するように形成される。これにより、データ線２６の形成領域の周囲に、ポリイミド膜２０によるバンクが形成される。同様に、開口部ａ３、ａ４は、後の工程において、薄膜トランジスタＴのソース／ドレイン領域２２が形成されるべき領域を露出するように形成される。これにより、ソース／ドレイン領域２２の形成領域の周囲に、ポリイミド膜２０によるバンクが形成される。
【００５９】
このようなポリイミド膜２０は、例えば、ガラス基板１０の上面全体に感光性のポリイミド溶剤を塗布して乾燥させた後に、開口部ａ１〜ａ４のそれぞれに対応する領域を露光、現像して除去し（ポリイミド溶剤がポジ型の場合）、その後３００℃〜４００℃程度の温度で焼成することによって形成することができる。また、ポリイミド膜２０は、０．５〜１０μｍ程度の厚さに形成することが好適である。
【００６０】
（ソース／ドレイン領域の形成工程）
図７は、ソース／ドレイン領域の形成工程を説明する図である。図７（ａ）はガラス基板１０を上面側から見た平面図を示し、図７（ｂ）は図７（ａ）に示すＥ−Ｅ′断面図を示している。
【００６１】
図７に示すように、ポリイミド膜２０に設けられた開口部ａ３、ａ４（図６参照）の内側に、ドーパントが高濃度に添加された非晶質シリコン膜からなるソース／ドレイン領域２２を形成する。本実施形態では、ソース／ドレイン領域２２は、液滴吐出法を用いて形成される。
【００６２】
具体的には、まず、リンなどの５族元素あるいはホウ素などの３族元素を含有する物質をドーパント源として添加したケイ素化合物を含有する溶液、または、それらの元素（リン、ホウ素等）で変性されたケイ素化合物と変性されていないケイ素化合物とを含有する溶液を液滴吐出ヘッドから吐出し、開口部ａ３、ａ４の内部に充填する。以下、このようなケイ素化合物を含有する溶液を「シリコン溶液」と称することとする。
【００６３】
次に、開口部ａ３、ａ４のそれぞれに充填したシリコン溶液を乾燥させて、その後、３００℃〜４００℃程度の温度で焼成する。これら一連の処理は、窒素などの不活性ガスの雰囲気中で行われる。これにより、ポリイミド膜２０によって形成されるバンクに周囲を囲まれた開口部ａ３、ａ４の内部に、ドーパント（ドナー又はアクセプタ）が高濃度にドーピングされた非晶質シリコン膜からなるソース／ドレイン領域２２が形成される。
【００６４】
ここで、上述したケイ素化合物としては、シクロペンタシラン（Ｓｉ_５Ｈ_１０）など、１個以上の環状構造を持ったものに、紫外線を照射することによって光重合させて高次シランとしたものを用いることが特に好ましい。この場合には、リン化合物やホウ素化合物を混合した後に紫外線を照射し、重合時にこれらを取り込んだ形で高次シラン化合物とすることが更に好ましい。また、シリコン溶液を形成するための溶媒としては、ケイ素化合物を溶解し、該化合物と反応しないものであれば特に限定されないが、通常、室温での蒸気圧が０．００１〜２００ｍｍＨｇのものが好適である。溶媒の具体例としては、ベンゼンやトルエンなどの炭素水素系溶媒が挙げられる。
【００６５】
なお、更に好ましくは、液滴吐出ヘッドからシリコン溶液を吐出をするより以前に、開口部ａ３、ａ４の内側を親液化し、その周囲については撥液化しておくとよい。親液化、撥液化の処理は、例えば、ガラス基板１０の全体を大気圧プラズマで酸素プラズマ処理して親液化し、次いで、ＣＦ_４プラズマ処理を行い、ポリイミド膜２０の部分のみを撥液化することにより実現可能である。
【００６６】
（データ線の形成工程）
図８は、データ線の形成工程を説明する図である。図８（ａ）はガラス基板１０を上面側から見た平面図を示し、図８（ｂ）は図８（ａ）に示すＦ−Ｆ′断面図を示している。
【００６７】
図８に示すように、ポリイミド壁２０に設けられた開口部ａ２（図６参照）の内側にデータ線２６を形成する。本実施形態では、データ線２６についても液滴吐出法を用いて形成される。具体的には、上述したゲート線１２等の形成に用いるものと同様の金属超微粒子を有機溶剤に分散させた溶液を液滴吐出ヘッドから吐出して開口部ａ２の内部に充填し、その後、乾燥及び熱処理（例えば、３００℃３０分間）を行う。これにより、ポリイミド膜２０によるバンクに周囲を囲まれた開口部ａ２の内部に、データ線２６が形成される。
【００６８】
また、データ線２６の形成と併せて、金属微粒子を含有した上記溶液を用いて、ソース／ドレイン領域２２とデータ線２６の間の電気的接続を図るための接続部２９を形成する。図８に示すように、接続部２８は、ソース／ドレイン領域２２とデータ線２６の間に存在するポリイミド膜２０によるバンクを乗り越えるようにして形成される。
【００６９】
（カラーフィルタ及び画素電極の形成工程）
図９は、カラーフィルタの形成工程を説明する図である。図９（ａ）はガラス基板１０を上面側から見た平面図を示し、図９（ｂ）は図９（ａ）に示すＧ−Ｇ′断面図を示している。
【００７０】
図９に示すように、ポリイミド膜２０に設けられた開口部ａ１（図６参照）の内側にカラーフィルタ２３を形成する。本実施形態では、このカラーフィルタ２３についても液滴吐出法を用いて形成される。具体的には、カラーフィルタ用樹脂組成物を液滴吐出ヘッドから吐出して開口部ａ１の内部に充填し、その後、乾燥処理及び熱処理を行う。これにより、ポリイミド膜２０によるバンクに周囲を囲まれた開口部ａ１の内部にカラーフィルタ２３が形成される。
【００７１】
次に、カラーフィルタ２３上に画素電極２４を形成する。図１０は、画素電極の形成工程を説明する図である。図１０（ａ）はガラス基板１０を上面側から見た平面図を示し、図１０（ｂ）は図１０（ａ）に示すＨ−Ｈ′断面図を示している。
【００７２】
図１０に示すように、ポリイミド膜２０に設けられた開口部ａ１（図６参照）の内側であって先に形成されたカラーフィルタ２３上に、ＩＴＯ（Indium Tin Oxide）膜からなる画素電極２４を形成する。本実施形態では、画素電極２４についても液滴吐出法を用いて形成される。具体的には、塗布型のＩＴＯ溶液を液滴吐出ヘッドから吐出して開口部ａ１の内部に充填し、その後、乾燥処理及び熱処理を行う。これにより、ポリイミド膜２０によるバンクに周囲を囲まれた開口部ａ１の内部に画素電極２４が形成される。
【００７３】
例えば、一般的なＩＴＯ塗布液を開口部ａ１に充填した後に、１６０℃の空気雰囲気中で５分間乾燥させ、その後に、２５０℃の空気雰囲気中で６０分間の熱処理を行うことにより、厚さ１５００Å程度の画素電極２４を形成することが可能である。
【００７４】
また、画素電極２４の形成と同時に、塗布型のＩＴＯ溶液を用いて、ソース／ドレイン領域２２と画素電極２４の間の電気的接続を図るための接続部２８を形成する。図１０に示すように、接続部２８は、ソース／ドレイン領域２２と画素電極２４の間に存在するポリイミド膜２０によるバンクを乗り越えるようにして形成される。これにより、上述した図３に示した本実施形態の薄膜トランジスタＴと、これを含んで構成される画素部１００が完成する。また、必要に応じて、画素部１００の上面に酸化シリコン膜などによる保護膜を形成してもよい。
【００７５】
このように、本実施形態の製造方法は、液晶表示装置の一部の要素（カラーフィルタ２３、画素電極２４、ソース／ドレイン領域２２、データ線２６）の領域の外周を壁で囲むポリイミド膜２０を形成し、このポリイミド膜２０による壁によって囲まれた領域に液体材料を塗布して薄膜を成膜することにより、各要素を形成している。これにより、ＣＶＤ法やスパッタリング法などの気相堆積法とフォトリソグラフィ法を組み合わせて成膜する従来プロセスを行う回数を少なくして製造プロセスを簡略化し、製造時間を短縮することが可能となる。また、ポリイミド膜２０による壁を設けていることから、液体材料を塗布する範囲を最小限に抑えることができるので原料の使用効率がよく、エッチングの回数が少なくなることから廃棄物の量を減らして処理コストを削減することが可能となる。したがって、デバイスの製造コストを低減することが可能となる。
【００７６】
次に、カラーフィルタ及び画素電極の形成工程について、他の実施形態を説明する。上述した実施形態では、カラーフィルタを先に形成し、その上に画素電極を重ねて形成していたが、画素電極を先に形成し、その上にカラーフィルタを重ねて形成するようにしてもよい。以下、この実施形態におけるカラーフィルタ及び画素電極の形成工程について説明する。
【００７７】
図１１及び図１２は、画素電極を先に形成し、その上にカラーフィルタを形成する場合の形成工程について説明する説明図である。図１１は、画素電極の形成工程を示しており、図１１（ａ）はガラス基板１０を上面側から見た平面図を示し、図１１（ｂ）は図１１（ａ）に示すＩ−Ｉ′断面図を示している。
【００７８】
図１１に示すように、ポリイミド膜２０に設けられた開口部ａ１（図６参照）の内側に、液滴吐出法を用いて、ＩＴＯ（Indium Tin Oxide）膜からなる画素電極２４ａを形成する。具体的には、塗布型のＩＴＯ溶液を液滴吐出ヘッドから吐出して開口部ａ１の内部に充填し、その後、乾燥処理及び熱処理を行う。これにより、ポリイミド膜２０によるバンクに周囲を囲まれた開口部ａ１の内部に画素電極２４ａが形成される。また、画素電極２４ａの形成と併せて、塗布型のＩＴＯ溶液を用いて、ソース／ドレイン領域２２と画素電極２４ａの間の電気的接続を図るための接続部２８ａを形成する。図１１に示すように、接続部２９ａは、ソース／ドレイン領域２２と画素電極２４ａの間に存在するポリイミド膜２０によるバンクを乗り越えるようにして形成される。
【００７９】
次に、画素電極２４ａ上にカラーフィルタを形成する。図１２は、カラーフィルタの形成工程を示しており、図１２（ａ）はガラス基板１０を上面側から見た平面図を示し、図１２（ｂ）は図１２（ａ）に示すＪ−Ｊ′断面図を示している。
【００８０】
図１２に示すように、ポリイミド膜２０に設けられた開口部ａ１（図６参照）の内側であって画素電極２４ａ上に、液滴吐出法を用いてカラーフィルタ２３ａを形成する。具体的には、カラーフィルタ用樹脂組成物を液滴吐出ヘッドから吐出して開口部ａ１の内部に充填し、その後、乾燥処理及び熱処理を行う。これにより、ポリイミド膜２０によるバンクに周囲を囲まれた開口部ａ１の内部にカラーフィルタ２３ａが形成される。
【００８１】
また、上述した実施形態では、カラーフィルタと画素電極を重ねて形成することによって画素領域を形成していたが、これらのカラーフィルタ（ＣＦ）と画素電極の各々の機能を兼ね備える一体の機能膜として画素領域を形成するようにしてもよい。なお、以後の説明では、カラーフィルタと画素電極の各々の機能を兼ね備えた機能膜を「ＣＦ／画素電極」と称することとする。以下、この実施形態におけるＣＦ／画素電極の形成工程について説明する。
【００８２】
図１３及び図１４は、カラーフィルタとしての機能を兼ね備えた画素電極（ＣＦ／画素電極）を形成する場合の形成工程について説明する説明図である。図１３は、ソース／ドレイン領域とＣＦ／画素電極とを電気的に接続するための接続部の形成工程を示しており、図１３（ａ）はガラス基板１０を上面側から見た平面図を示し、図１３（ｂ）は図１３（ａ）に示すＫ−Ｋ′断面図を示している。
【００８３】
図１３に示すように、金属微粒子を含有した溶液を用いて、後に開口部ａ１内に形成されるＣＦ／画素電極とソース／ドレイン領域２２との間の電気的接続を図るための接続部２８ｂを形成する。図１３に示すように、接続部２８ｂは、ソース／ドレイン領域２２と開口部ａ１の間に存在するポリイミド膜２０によるバンクを乗り越えるようにして形成される。この接続部２８ｂの形成は、金属微粒子を含有する溶液を用いて行われるデータ線２６及び接続部２９の形成工程と同一プロセス内で行うようにする。
【００８４】
次に、開口部ａ１内に、ＣＦ／画素電極を形成する。図１４は、ＣＦ／が素電極の形成工程を示しており、図１４（ａ）はガラス基板１０を上面側から見た平面図を示し、図１４（ｂ）は図１４（ａ）に示すＬ−Ｌ′断面図を示している。
【００８５】
図１４に示すように、ポリイミド膜２０に設けられた開口部ａ１の内側に、液滴吐出法を用いてＣＦ／画素電極２５を形成する。具体的には、塗布型のＩＴＯ溶液に各種の染料や顔料、あるいは導電性のカラーレジストなどの着色材料を混ぜて生成した溶液を液滴吐出ヘッドから吐出して開口部ａ１の内部に充填し、その後、乾燥処理及び熱処理を行う。これにより、ポリイミド膜２０によるバンクに周囲を囲まれた開口部ａ１の内部にＣＦ／画素電極２５が形成される。
【００８６】
なお、接続部２８ｂとＣＦ／画素電極２５の形成順序を逆にしてもよい。この場合には、開口部ａ１内にＣＦ／画素電極２５を形成した後に、上述した図１０に示した接続部２９と同様に、ポリイミド膜２０によるバンクを乗り越えるようにして、ソース／ドレイン領域２２とＣＦ／画素電極２５を接続する接続部２９ｂを形成すればよい。また、上述した各実施形態では、データ線を形成した後に、カラーフィルタと画素電極の形成を行っていたが、これらの形成順序を入れ替えてもよい。
【００８７】
また、上述した実施形態では、薄膜トランジスタＴのチャネル領域１８となるべき非晶質シリコン膜は、ＰＥＣＶＤ法などの気相堆積法によって形成していたが、液滴吐出法によって形成することも可能である。
【００８８】
図１５は、液滴吐出法によって非晶質シリコン膜を形成する場合の形成工程を説明する図である。図１５（ａ）はガラス基板１０を上面側から見た平面図を示し、図１５（ｂ）は図１５（ａ）に示すＭ−Ｍ′断面を示している。
【００８９】
まず、上述した実施形態と同様にして、ゲート線１２、ゲート電極１３及び容量線１４のそれぞれを覆うように、ガラス基板１０の上面全体にゲート絶縁膜１６を形成する（図５参照）。次に、ゲート絶縁膜１６が形成された後のガラス基板１０を窒素雰囲気中に導入する。
【００９０】
次に、液滴吐出ヘッドを用いて、チャネル領域を形成すべき範囲にシリコン溶液（ケイ素化合物を含有する溶液）を吐出する。この場合のシリコン溶液としては、上述したソース／ドレイン領域の形成に用いられるものと同様のケイ素化合物を含有する溶液であって、リンなどの５族元素あるいはホウ素などの３族元素からなるドーパント源が添加されていないものが好適である。
【００９１】
その後、吐出されたシリコン溶液を乾燥させ、３００℃〜４００℃程度の温度で焼成することにより、図１５に示すように、ゲート電極１３上の所定位置に、非晶質シリコンからなる島状のチャネル領域１８ａが形成される。チャネル領域１８ａは、寸法精度の要求が比較的に低く、液滴吐出法により吐出されたシリコン溶液が多少広がっても問題とならない。なお、液体の広がりが許容範囲を超える場合には、基板表面全体を撥液化したり、チャネル領域１８ａを形成すべき範囲のみを親液化してそれ以外を撥液化する処理を行うことにより、シリコン溶液の広がりを抑制することが可能である。
【００９２】
次に、上述した実施形態に係る液晶表示装置を備えた電子機器について説明する。図１６は、本実施形態に係る液晶表示装置をモバイル型のパーソナルコンピュータ（情報処理装置）に適用した例を示す斜視図である。同図において、パーソナルコンピュータ１１００は、キーボード１１０２を備えた本体部１１０４と、本実施形態に係る液晶表示装置１１０６を含んで構成されている。本実施形態に係る製造方法は、図１６に示すような画面サイズの大きな液晶表示装置を製造する場合に特に好適である。
【００９３】
なお、本実施形態の液晶表示装置を含んで構成される電子機器としては、図１６のパーソナルコンピュータの他にも、ディジタルスチルカメラ、電子ブック、電子ペーパ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器など種々のものが挙げられる。
【００９４】
【発明の効果】
以上説明したように、本発明によれば、ＣＶＤ法やスパッタリング法などの気相堆積法とフォトリソグラフィ法を組み合わせて成膜する従来プロセスを行う回数を少なくして製造プロセスを簡略化し、製造時間を短縮することが可能となる。また、隔壁による壁を設けることにより、液体材料を塗布する範囲を最小限に抑えることができるので原料の使用効率がよく、エッチングの回数が少なくなることから廃棄物の量を減らして処理コストを削減することが可能となる。したがって、デバイスの製造コストの低減を図ることが可能となる。また、本発明の製造方法を適用することにより、デバイスの低コスト化を図ることが可能となる。
【図面の簡単な説明】
【図１】一実施形態の液晶表示装置の構成を概略的に示す図である。
【図２】画素部の具体的な構成例を示す図である。
【図３】画素部の具体的な構造を示す図である。
【図４】本実施形態の製造方法について説明する説明図である。
【図５】本実施形態の製造方法について説明する説明図である。
【図６】本実施形態の製造方法について説明する説明図である。
【図７】本実施形態の製造方法について説明する説明図である。
【図８】本実施形態の製造方法について説明する説明図である。
【図９】本実施形態の製造方法について説明する説明図である。
【図１０】本実施形態の製造方法について説明する説明図である。
【図１１】画素電極を先に形成し、その上にカラーフィルタを形成する場合の形成工程について説明する説明図である。
【図１２】画素電極を先に形成し、その上にカラーフィルタを形成する場合の形成工程について説明する説明図である。
【図１３】カラーフィルタとしての機能を備えた画素電極（ＣＦ／画素電極）を形成する場合の形成工程について説明する説明図である。
【図１４】カラーフィルタとしての機能を備えた画素電極（ＣＦ／画素電極）を形成する場合の形成工程について説明する説明図である。
【図１５】液滴吐出法によって非晶質シリコン膜を形成する場合の形成工程を説明する図である。
【図１６】液晶表示装置をモバイル型のパーソナルコンピュータ（情報処理装置）に適用した例を示す斜視図である。
【符号の説明】
１０ ガラス基板
１２ ゲート線（走査線）
１３ ゲート電極
１４ 容量線
１６ ゲート絶縁膜
１８、１８ａ チャネル領域
２０ ポリイミド膜
２２ ソース／ドレイン領域
２３、２３ａ カラーフィルタ
２４、２４ａ 画素電極
２５ ＣＦ／画素電極
２６ データ線（ソース線）
２８、２８ａ、２８ｂ、２９ 接続部
１００ 画素部
Ｔ 薄膜トランジスタ

Claims (23)

1. 少なくともデバイスの一部の要素を、液体材料を使用して成膜するデバイスの製造方法であって、
   基板上にデバイスを構成する複数の要素の領域を割り当てる工程と、
   前記複数の要素の領域のうち少なくとも液体材料を使用する要素の領域の外周を壁で囲む隔壁を形成する隔壁形成工程と、
   前記壁によって囲まれた領域に液体材料を塗布し、熱処理を加えて成膜する成膜工程と、
   を含み、
   前記デバイスは、カラーフィルタと画素電極を含んで構成される画素領域と、前記画素電極を駆動する薄膜トランジスタを含み、
   前記薄膜トランジスタは、前記基板上にゲート電極、ゲート絶縁膜、チャネル領域及びソース／ドレイン領域を順に積層して形成され、
   前記隔壁形成工程は、少なくとも、前記画素領域を形成すべき第１の領域の外周及び前記薄膜トランジスタのソース／ドレイン領域を形成すべき第２の領域の外周を壁で囲む隔壁を形成し、
   前記成膜工程は、前記第１の領域内に前記カラーフィルタ及び前記画素電極を形成する画素領域形成工程と、前記第２の領域内に第３の液体材料を塗布して熱処理を加え、前記ソース／ドレイン領域となる半導体膜を形成する半導体膜形成工程と、を含む、
   デバイスの製造方法。
2. 前記画素領域形成工程は、前記第１の領域内に第１の液体材料を塗布し、熱処理を加えて前記カラーフィルタを形成した後に、前記第１の領域内に第２の液体材料を塗布し、熱処理を加えて前記画素電極を形成する、
   請求項１に記載のデバイスの製造方法。
3. 前記画素領域形成工程は、前記第１の領域内に第１の液体材料を塗布し、熱処理を加えて前記画素電極を形成した後に、前記第１の領域内に第２の液体材料を塗布し、熱処理を加えて前記カラーフィルタを形成する、
   請求項１に記載のデバイスの製造方法。
4. 前記第３の液体材料は、ケイ素化合物及びドーパント源を含有する、
   請求項１に記載のデバイスの製造方法。
5. 前記画素領域形成工程は、前記画素電極の形成時に、前記画素電極の形成に用いる液体材料を用いて、前記画素電極と前記ソース／ドレイン領域を電気的に接続する接続部も併せて形成する、
   請求項１に記載のデバイスの製造方法。
6. 前記接続部は、前記画素電極と前記ソース／ドレイン領域の間の前記壁を乗り越えるように形成される、
   請求項５に記載のデバイスの製造方法。
7. 少なくともデバイスの一部の要素を、液体材料を使用して成膜するデバイスの製造方法であって、
   基板上にデバイスを構成する複数の要素の領域を割り当てる工程と、
   前記複数の要素の領域のうち少なくとも液体材料を使用する要素の領域の外周を壁で囲む隔壁を形成する隔壁形成工程と、
   前記壁によって囲まれた各領域に液体材料を塗布し、熱処理を加えて成膜する成膜工程と、
   を含み、
   前記デバイスは、カラーフィルタと画素電極のそれぞれの機能を兼ね備える機能膜を含んで構成される画素領域と、前記機能膜を駆動する薄膜トランジスタと、当該薄膜トランジスタに電流を供給するための配線と、を含み、
   前記隔壁形成工程は、少なくとも、前記画素領域を形成すべき第１の領域の外周及び前記配線を形成すべき第２の領域の外周を壁で囲む隔壁を形成し、
   前記成膜工程は、前記第１の領域内に第１の液体材料を塗布して熱処理を加え、前記機能膜を形成する画素領域形成工程と、前記第２の領域内に第２の液体材料を塗布して熱処理を加え、前記配線となる導電膜を形成する配線形成工程と、を含む、
   デバイスの製造方法。
8. 前記第１の液体材料は、導電膜形成用の液体材料に対して、染料、顔料又は導電性のカラーレジストのいずれかを混入したものである、
   請求項７に記載のデバイスの製造方法。
9. 前記第２の液体材料は、導電性微粒子を含有する、
   請求項７に記載のデバイスの製造方法。
10. 前記導電性微粒子は、金、銀、銅、パラジウム、ニッケルのいずれかを含有する金属微粒子である、
    請求項９に記載のデバイスの製造方法。
11. 前記薄膜トランジスタは、前記基板上にゲート電極、ゲート絶縁膜、チャネル領域及びソース／ドレイン領域を順に積層して形成されており、
    前記配線形成工程は、前記第２の液体材料を用いて、前記機能膜と前記ソース／ドレイン領域を電気的に接続する接続部も併せて形成する、
    請求項７乃至１０のいずれかに記載のデバイスの製造方法。
12. 前記接続部は、前記機能膜と前記ソース／ドレイン領域の間の前記壁を乗り越えるように形成される、
    請求項１１に記載のデバイスの製造方法。
13. 基板上に形成され、カラーフィルタと画素電極を含んで構成される画素領域と、前記基板上にゲート電極、ゲート絶縁膜、チャネル領域及びソース／ドレイン領域を順に積層して形成され、前記画素電極を駆動する薄膜トランジスタと、を含んで構成されるデバイスであって、
    前記画素領域の外周及び前記ソース／ドレイン領域の外周を壁で囲む隔壁が設けられている、デバイス。
14. 前記壁によって囲まれる前記画素領域及び前記ソース／ドレイン領域は液体材料を用いて形成されるものである、
    請求項１３に記載のデバイス。
15. 前記画素領域は、前記カラーフィルタ上に前記画素電極を重ねて形成されている、
    請求項１３に記載のデバイス。
16. 前記画素領域は、前記画素電極上に前記カラーフィルタを重ねて形成されている、
    請求項１３に記載のデバイス。
17. 前記画素領域は、前記カラーフィルタと前記画素電極のそれぞれの機能を兼ね備える機能膜によって形成されている、
    請求項１３に記載のデバイス。
18. 前記ソース／ドレイン領域と前記画素電極とを電気的に接続する接続部を更に備えており、この接続部は、前記画素電極と前記ソース／ドレイン領域の間の前記壁を乗り越えるように形成されている、
    請求項１３に記載のデバイス。
19. 前記薄膜トランジスタに電流を供給するための配線を更に備え、
    前記隔壁は、前記画素領域の外周、前記ソース／ドレイン領域の外周及び配線の外周を壁で囲む、
    請求項１３乃至１８のいずれかに記載のデバイス。
20. 前記ソース／ドレイン領域と前記配線を電気的に接続する接続部を更に備えており、この接続部は、前記ソース／ドレイン領域と前記配線の間の前記壁を乗り越えるように形成されている、
    請求項１３に記載のデバイス。
21. 前記隔壁は、ポリイミド膜を含む、
    請求項１３乃至２０のいずれかに記載のデバイス。
22. 前記デバイスは、液晶表示装置である、
    請求項１３乃至２１のいずれかに記載のデバイス。
23. 請求項１３乃至２１のいずれかに記載のデバイスを備える電子機器。

Images