JP3980312B2 - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP3980312B2 JP3980312B2 JP2001293212A JP2001293212A JP3980312B2 JP 3980312 B2 JP3980312 B2 JP 3980312B2 JP 2001293212 A JP2001293212 A JP 2001293212A JP 2001293212 A JP2001293212 A JP 2001293212A JP 3980312 B2 JP3980312 B2 JP 3980312B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- liquid crystal
- crystal display
- display device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタをスイッチング素子として有するアクティブマトリックス型の液晶表示装置およびその製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置は薄型で軽量という特長を有し多分野において使用され、その市場が拡大している。液晶表示装置には、大別して単純マトリックス方式とアクティブマトリックス方式がある。このうち、アクティブマトリックス型の液晶表示装置は、各画素に薄膜トランジスタ(TFT; Thin Film Transistor)などのスイッチング素子を形成し、画素電極に印加される電圧を保持することが可能になる。このため、コントラストなどの画質が優れた画像を表示することができる。
【０００３】
TFTは、特開2000-252472号公報に記載されているように、ゲート配線、ゲート絶縁層、半導体層、ソース電極、ドレイン電極、画素電極から構成される。これらの層、配線、電極は薄膜プロセスにより形成される。このうち、ゲート配線、ソース電極、ドレイン電極は主にスパッタリング法などにより成膜した後にホトリソグラフィー工程によりパターンニング゛される。
【０００４】
この形成法では金属膜などを絶縁基板にスパッタリング法などにより形成した後、レジスト塗布、露光、現像の工程によりホトレジストパターンを形成し、金属膜をエッジングし、さらにレジストを除去して配線パターンを形成している。
【０００５】
【発明が解決しようとする課題】
従来技術は、スッパタリング法などの真空装置を使用してソース電極とドレイン電極を形成している。このため、真空排気などに多くの時間を要し、また、パターン形成のための工程が多いために、生産性を向上させることが困難であるという問題点を有する。
【０００６】
また、配線の材料は絶縁基板全面に成膜するが、その後のエッチング工程でほとんど除去するため最終的には一部しか残らず、また、レジストも最終的には全て剥離している。このため、材料の利用効率が低いという実用上の問題点もある。
【０００７】
本発明の目的は、生産性を向上し材料の利用効率を高くすることができる液晶表示装置およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の特徴とするところは、薄膜トランジスタを含む画素を有するアクティブマトリックス型の液晶表示装置であって、薄膜トランジスタは、絶縁基板上にゲート電極、ゲート絶縁層、半導体層の順に積層配置され、半導体層のほぼ中央部に所定幅の半導体層上絶縁層を有すると共にゲート絶縁層上にパターン化して形成される第２の絶縁層を設け、第２の絶縁層によってパターン化された半導体層上絶縁層の一方側と他方側の半導体層上にソース電極とドレイン電極を塗付によって形成し、第２の絶縁層の半導体層上絶縁層の幅はゲート電極の幅より小さく形成されていることにある。
【０００９】
換言すると、本発明はソース電極とドレイン電極を塗付によって形成し、ソース電極とドレイン電極の間隔をゲート電極の幅より小さくするようにしたことにある。
【００１０】
また、本発明においてソース電極およびドレイン電極は、好ましくは、印刷あるいはインクジェット法で形成した金属あるいは酸化物導電膜から形成される。
【００１１】
さらに、本発明の薄膜トランジスタは、絶縁基板上にゲート電極、ゲート絶縁層、半導体層の順に積層配置され、ゲート絶縁層と前記半導体層を覆うように第２の絶縁層を設け、第２の絶縁層をパターン形成して半導体層のほぼ中央部に所定幅の半導体層上絶縁層を有すると共にゲート絶縁層上に形成し、第２の絶縁層によってパターン形成によって第２の絶縁層が除去された半導体層上絶縁層の一方側と他方側の部分の半導体層上にソース電極とドレイン電極を塗付によって形成して製造することにある。
【００１２】
本発明はソース電極およびドレイン電極を形成する前に第２の絶縁層をパターン形成し、第２の絶縁層を除去した部分にソース電極およびドレイン電極を塗付して形成している。このため、ソース電極およびドレイン電極を簡単に短時間に形成することができるので、生産性を向上させることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
絶縁基板１上に金属層をスパッタリング法などで形成する。金属としてはAl、Cr、Mo、Ta、Ti、Ｗ、Nb、Fe、Co、Ni及びそれらの合金などが用いられる。この、金属膜をホトリソグラフィー工程などにより加工しゲート配線２を形成する。このゲート配線２は印刷法やインクジェット法により形成することも可能である。
【００１４】
次に、CVD (Chemical Vapor Deposition)法などでゲート絶縁層３、半導体層４を形成する。ゲート絶縁層３としてはSiN膜、SiO2膜などが挙げられる。また、半導体層４としては非晶質Si膜、結晶質Si膜、微結晶Si膜などが挙げられる。また、これらの層を塗布法、印刷法、インクジェット法などで形成することも可能である。この場合、絶縁層３としてはSiO2やチタン酸ストロンチウム、チタン酸バリウムストロンチウムなどの金属酸化膜、半導体層４としてはチオフェンオリゴマー、ペンタセン誘導体などの有機半導体が挙げられる。
【００１５】
次に、第２の絶縁層５を形成する。この絶縁層５として感光性の樹脂あるいはSOG（アクリル、BCB(Bisbenzocyclobutene)、ポリイミド、ポリシラザンなど）を適用する。感光性の樹脂あるいはSOGを塗布した後、露光、現像、焼成によりソース電極６あるいはドレイン電極７に相当する部分を除去したパターンを形成する。また、樹脂に撥水基（パーフルオロカーボンなど）を混入することも可能である。これにより印刷法あるいはインクジェット法によるソース電極６およびドレイン電極７の形成時にパターンからのはみだしを防止しやすくなる。
【００１６】
印刷あるいはインクジェット法によりソース電極６およびドレイン電極７を形成する。この際、金属膜を形成する場合の材料としては、金、銀、銅、モリブデン、クロム、ニッケル、チタン、タンタル、コバルト、インジウム、スズ、亜鉛などの金属粒子、あるいは金属アルコキシドの溶液が挙げられる。また、酸化物導電膜を形成する場合の材料としては、インジウムのアルコキシド、スズのアルコキシド、インジウム塩化物、スズ塩化物、インジウム酸化物、スズ酸化物粒子などの溶液を用いる。印刷あるいはインクジェット法により溶液を塗布後焼成し図２に示す構成のソース電極６およびドレイン電極７を形成する。
【００１７】
また、図４あるいは図５に示す構成のソース電極およびドレイン電極を形成することも可能である。この際、あらかじめ成膜によりコンタクト層８を形成するか、イオンドーピングあるいはプラズマドーピングによりドープ層９を形成する。
【００１８】
成膜の場合、リン(P)をドープしたa-Si膜などをCVD法などで形成した後、ホトリソグラフィー工程を用いてパターニングする。また、イオンドーピングではリン(P)などのイオンを打ち込んでドープ層９を形成する。プラズマドーピングでは、PH3などのガスを用いプラズマを発生させ試料の表面を処理しドープ層９を形成する。
【００１９】
さらにこの上に保護性絶縁膜１０を形成する。この際、CVD法などによりSiO2膜やSiN膜などを形成することも可能であるし、感光性の樹脂あるいはSOG（塗付ガラス）を用いて形成することも可能である。また、ソースドレイン電極を金属で形成した場合、画素電極１１として酸化物導電膜を用いて形成する。この場合、スパッタリング法で成膜したあとホトリソグラフィー工程でパターニングする方法や、印刷法、インクジェット法などにより形成する方法などがある。
【００２０】
図７に示すように、以上の工程で形成したTFTを配したアクティブマトリックス基板１３上に配向膜１４を形成し、スペーサ１５を介して対向基板１６を張り合わせ液晶１７を封入し周辺回路を実装し、液晶表示パネルを完成する。
【００２１】
本発明によれば、コントラストなどの画質が優れた液晶ディスプレイを生産性良く形成することが可能になる。
【００２２】
以下、本発明の実施例について図面を用いて説明する。
【００２３】
【実施例１】
図１に本発明による一実施例のアクティブマトリックス型の液晶表示装置の画素部の平面図、図２に図１の要部断面図（A-A')を示す。これらの図面を用いて実施例を説明する。なお、図２は断面図であるが、図を見易くするためにハッチングを省略している。
【００２４】
絶縁基板１上にスパッタリング法によりCr膜を200nmの厚さに成膜し、ホトリソグラフィー工程によりゲート配線２に加工する。次に、基板１をプラズマCVD装置中に設置し、ゲート絶縁層３としてSiN膜を350nm、半導体層４としてa-Si膜を200nmの厚さに形成する。原料ガスとして、SiN膜の成膜には、SiH4、NH3、H2の混合ガス、a-Siの成膜にはSiH4、H2の混合ガスを用いている。ついで、ホトリソグラフィー工程によりa-Siを島状に加工する。
【００２５】
次に、第２の絶縁層５として感光性SOGを塗布法で形成し、露光、現像によりソース電極６およびドレイン電極７に相当する除去部を形成する。この際、図３に示すように半導体層4のほぼ中央部に所定幅で形成した第２の絶縁層５（半導体層絶縁層５ａ）の幅をゲート電極２の幅より小さくなるように形成している。
【００２６】
第２の絶縁層５をパターン形成した後にソース電極６、ドレイン電極７をインクジェット法で形成する。この際、金属材料として媒体はトルエンで希釈した銅微粒子を用いている。銅微粒子の粒径は平均 50ナノメーター、銅の濃度は約10質量％である。ついで、窒素ガス９０％、酸素ガス１０％の雰囲気中で３００℃、５分間、熱処理し、さらに、窒素ガス８０％、水素ガス２０％の雰囲気中で３００℃、２分間、熱処理している。
【００２７】
ソース電極６とドレイン電極７を形成し、次に、保護性絶縁膜１０として感光性SOGを塗布法で形成し、露光、現像によりコンタクトホール（スルーホール）１２を形成する。また、このパターンをマスクとして、ゲート絶縁層３をドライエッチングする。
【００２８】
ゲート絶縁層３をドライエッチングしたならば、画素電極１１として酸化物導電膜を印刷法で形成する。この際、インジウムに対するスズの原子数濃度が3at％の平均粒径50nmのスズドープ酸化インジウム微粒子を溶質とし、アセチルアセトンとエタノールのアセチルアセトンに対するエタノールの濃度が20vol％の混合溶液を溶媒とし、インジウムとスズの総量が10mol／Lとなる塗布溶液を用いてスクリーン印刷法により画素電極１１と配線端子部の被覆を形成する。塗布後、温度１２０℃の恒温炉で10分乾燥し、さらに５００℃で焼成する。
【００２９】
図７に示すように作製したアクティブマトリックス基板１３上に配向膜１４を形成し、スペーサ１５を介して対向基板１６と張り合わせて液晶１７を封入し、周辺回路を実装し液晶表示装置を作製する。アクティブマトリクス上の各トランジスタは均一な特性を示し、得られた液晶表示装置はコントラストが高く均一性の良好な画像を示すようになる。
【００３０】
【実施例２】
図４に本発明による一実施例のアクティブマトリックス型液晶表示装置の画素部の要部断面図を示す。
【００３１】
図４に示す実施例２は実施例１と同様の方法で絶縁基板１上にゲート配線２、ゲート絶縁層３、半導体層４、第２の絶縁層５を形成する。その後、n+a-Si膜をCVD法により成膜する。CVD法では原料ガスとしてSiH4、PH3、H2の混合ガスを用いている。さらに、ホトリソグラフィー工程によりコンタクト層８に加工する。
【００３２】
次に、ソース電極６、ドレイン電極７を印刷法により形成する。この際、金属材料として、媒体はトルエンで希釈した銅微粒子を用いている。銅微粒子の粒径は平均50ナノメーター、銅の濃度は約20質量％である。ついで、窒素ガス９０％、酸素ガス１０％の雰囲気中で３００℃、５分間、熱処理し、さらに窒素ガス８０％、水素ガス２０％の雰囲気中で３００℃、２分間、熱処理する。
【００３３】
なお、実施例２ではに示すようにソース電極６、ドレイン電極７の端部が第２の絶縁層５に接しないように構成している。
【００３４】
さらに、この上に実施例１と同様に保護性絶縁膜１０と画素電極１１を形成する。
【００３５】
図７に示すように作製したアクティブマトリックス基板１３上に配向膜１４を形成し、スペーサ１５を介して対向基板１６と張り合わせて液晶１７を封入し、周辺回路を実装し液晶表示装置を作製する。アクティブマトリクス上の各トランジスタは均一な特性を示し、得られた液晶表示装置はコントラストが高く均一性の良好な画像を示すようになる。
【００３６】
【実施例３】
図５に本発明による一実施例のアクティブマトリックス型液晶表示装置の画素部の要部断面図を示す。
【００３７】
図５に示す実施例３も実施例１と同様の方法で絶縁基板１上にゲート配線２、ゲート絶縁層３、半導体層４を積層配置し、第２の絶縁層５を形成している。その後、PH3とHeを混合したガスを用いたプラズマ処理を施し、この工程によりドープ層９を形成している。
【００３８】
ドープ層９を形成した後に、ソース電極６とドレイン電極７を印刷法により形成する。この際、塗布材料として金属材料として媒体はトルエンで希釈した銅微粒子を用いている。銅微粒子の粒径は平均50ナノメーター、銅の濃度は約10質量％である。ついで、窒素ガス９０％、酸素ガス１０％の雰囲気中で３００℃、５分間、熱処理し、さらに、窒素ガス８０％、水素ガス２０％の雰囲気中で３００℃、２分間、熱処理している。
【００３９】
実施例３においても図５に示すようにソース電極６とドレイン電極７の端部が第２の絶縁層５に接しない構成にしている。さらに、この上に実施例１と同様に保護性絶縁膜１０、画素電極１１を形成する。
【００４０】
図７に示すように作製したアクティブマトリックス基板１３上に配向膜１４を形成し、スペーサ１５を介して対向基板１６と張り合わせて液晶１７を封入し、周辺回路を実装し液晶表示装置を作製する。アクティブマトリクス上の各トランジスタは均一な特性を示し、得られた液晶表示装置はコントラストが高く均一性の良好な画像を示すようになる。
【００４１】
【実施例４】
図６に本発明による一実施例のアクティブマトリックス型液晶表示装置の画素部の要部断面図を示す。
【００４２】
図６に示す実施例４も実施例１と同様の方法で、絶縁性基板１上にゲート配線２、ゲート絶縁層３、半導体層４を形成し積層配置にする。半導体層４を加工した後、ホトリソグラフィー工程によりゲート絶縁層３の端子部にスルーホールを形成する。さらに、実施例１と同様の方法で第２の絶縁層５を形成する。
【００４３】
第２の絶縁層５を形成した後に、ソース電極６、ドレイン電極７、画素電極１１をインクジェット法により形成する。この際、塩化インジウムと塩化第一スズのインジウムに対するスズの原子数濃度が3at％の混合物を溶質とし、アセチルアセトンとエタノールのアセチルアセトンに対するエタノールの濃度が20vol％の混合溶液を溶媒とし、インジウムとスズの総量が10mol／Lとなる塗布溶液を用いている。塗布後、５００℃で1時間焼成する。
【００４４】
その後に、実施例１〜３と同様に、図７に示すように作製したアクティブマトリックス基板１３上に配向膜１４を形成し、スペーサ１５を介して対向基板１６と張り合わせて液晶１７を封入し、周辺回路を実装し液晶表示装置を作製する。アクティブマトリクス上の各トランジスタは均一な特性を示し、得られた液晶表示装置はコントラストが高く均一性の良好な画像を示すようになる。
【００４５】
このようにしてアクティブマトリックス型の液晶表示装置を構成するのであるが、ソース電極およびドレイン電極を形成する前に第２の絶縁層をパターン形成し、第２の絶縁層を除去した部分にソース電極およびドレイン電極を塗付して形成している。このため、ソース電極およびドレイン電極を簡単に短時間に形成することができるので、生産性を向上させることができる。
【００４６】
また、半導体層のほぼ中央部に形成される第２の絶縁層の半導体層上絶縁層の幅をゲート電極の幅より小さく形成しているので、ゲート電圧によって活性化できる半導体層の領域がソース電極あるいはドレイン電極から外れることがなくTFTの機能を満足できるようになる。
【００４７】
【発明の効果】
本発明はソース電極およびドレイン電極を形成する前に第２の絶縁層をパターン形成し、第２の絶縁層を除去した部分にソース電極およびドレイン電極を塗付して形成している。このため、ソース電極およびドレイン電極を簡単に短時間に形成することができるので、生産性を向上させることができる。また、半導体層のほぼ中央部に形成される第２の絶縁層の半導体層上絶縁層の幅をゲート電極の幅より小さく形成しているので、ゲート電圧によって活性化できる半導体層の領域がソース電極あるいはドレイン電極から外れることがなくTFTの機能を満足できるようになる。
【図面の簡単な説明】
【図１】 本発明の一実施例を示す平面図である。
【図２】 本発明の一実施例の要部を示す図１のA-A'断面図である。
【図３】 本発明の一実施例のTFTの断面図である。
【図４】 本発明の他の実施例を示す要部断面図である。
【図５】 本発明の他の実施例を示す要部断面図である。
【図６】 本発明の他の実施例を示す要部断面図である。
【図７】 本発明による液晶表示装置の一例断面図である。
【符号の説明】
１…絶縁基板、２…ゲート電極（配線）、３…ゲート絶縁層、４…半導体層、５…第２の絶縁層、５ａ…第２の絶縁層の半導体層上絶縁層、６…ソース電極、７…ドレイン電極、８…コンタクト層、９…ドープ層、１０…保護性絶縁膜、１１…画素電極、１２…コンタクトホール、１３…アクティブマトリックス基板、１４…配向膜、１５…スペーサ、１６…対向基板、１７…液晶、１８…透明導電膜、１９…カラーフィルタ。
【発明の属する技術分野】
本発明は、薄膜トランジスタをスイッチング素子として有するアクティブマトリックス型の液晶表示装置およびその製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置は薄型で軽量という特長を有し多分野において使用され、その市場が拡大している。液晶表示装置には、大別して単純マトリックス方式とアクティブマトリックス方式がある。このうち、アクティブマトリックス型の液晶表示装置は、各画素に薄膜トランジスタ(TFT; Thin Film Transistor)などのスイッチング素子を形成し、画素電極に印加される電圧を保持することが可能になる。このため、コントラストなどの画質が優れた画像を表示することができる。
【０００３】
TFTは、特開2000-252472号公報に記載されているように、ゲート配線、ゲート絶縁層、半導体層、ソース電極、ドレイン電極、画素電極から構成される。これらの層、配線、電極は薄膜プロセスにより形成される。このうち、ゲート配線、ソース電極、ドレイン電極は主にスパッタリング法などにより成膜した後にホトリソグラフィー工程によりパターンニング゛される。
【０００４】
この形成法では金属膜などを絶縁基板にスパッタリング法などにより形成した後、レジスト塗布、露光、現像の工程によりホトレジストパターンを形成し、金属膜をエッジングし、さらにレジストを除去して配線パターンを形成している。
【０００５】
【発明が解決しようとする課題】
従来技術は、スッパタリング法などの真空装置を使用してソース電極とドレイン電極を形成している。このため、真空排気などに多くの時間を要し、また、パターン形成のための工程が多いために、生産性を向上させることが困難であるという問題点を有する。
【０００６】
また、配線の材料は絶縁基板全面に成膜するが、その後のエッチング工程でほとんど除去するため最終的には一部しか残らず、また、レジストも最終的には全て剥離している。このため、材料の利用効率が低いという実用上の問題点もある。
【０００７】
本発明の目的は、生産性を向上し材料の利用効率を高くすることができる液晶表示装置およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の特徴とするところは、薄膜トランジスタを含む画素を有するアクティブマトリックス型の液晶表示装置であって、薄膜トランジスタは、絶縁基板上にゲート電極、ゲート絶縁層、半導体層の順に積層配置され、半導体層のほぼ中央部に所定幅の半導体層上絶縁層を有すると共にゲート絶縁層上にパターン化して形成される第２の絶縁層を設け、第２の絶縁層によってパターン化された半導体層上絶縁層の一方側と他方側の半導体層上にソース電極とドレイン電極を塗付によって形成し、第２の絶縁層の半導体層上絶縁層の幅はゲート電極の幅より小さく形成されていることにある。
【０００９】
換言すると、本発明はソース電極とドレイン電極を塗付によって形成し、ソース電極とドレイン電極の間隔をゲート電極の幅より小さくするようにしたことにある。
【００１０】
また、本発明においてソース電極およびドレイン電極は、好ましくは、印刷あるいはインクジェット法で形成した金属あるいは酸化物導電膜から形成される。
【００１１】
さらに、本発明の薄膜トランジスタは、絶縁基板上にゲート電極、ゲート絶縁層、半導体層の順に積層配置され、ゲート絶縁層と前記半導体層を覆うように第２の絶縁層を設け、第２の絶縁層をパターン形成して半導体層のほぼ中央部に所定幅の半導体層上絶縁層を有すると共にゲート絶縁層上に形成し、第２の絶縁層によってパターン形成によって第２の絶縁層が除去された半導体層上絶縁層の一方側と他方側の部分の半導体層上にソース電極とドレイン電極を塗付によって形成して製造することにある。
【００１２】
本発明はソース電極およびドレイン電極を形成する前に第２の絶縁層をパターン形成し、第２の絶縁層を除去した部分にソース電極およびドレイン電極を塗付して形成している。このため、ソース電極およびドレイン電極を簡単に短時間に形成することができるので、生産性を向上させることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
絶縁基板１上に金属層をスパッタリング法などで形成する。金属としてはAl、Cr、Mo、Ta、Ti、Ｗ、Nb、Fe、Co、Ni及びそれらの合金などが用いられる。この、金属膜をホトリソグラフィー工程などにより加工しゲート配線２を形成する。このゲート配線２は印刷法やインクジェット法により形成することも可能である。
【００１４】
次に、CVD (Chemical Vapor Deposition)法などでゲート絶縁層３、半導体層４を形成する。ゲート絶縁層３としてはSiN膜、SiO2膜などが挙げられる。また、半導体層４としては非晶質Si膜、結晶質Si膜、微結晶Si膜などが挙げられる。また、これらの層を塗布法、印刷法、インクジェット法などで形成することも可能である。この場合、絶縁層３としてはSiO2やチタン酸ストロンチウム、チタン酸バリウムストロンチウムなどの金属酸化膜、半導体層４としてはチオフェンオリゴマー、ペンタセン誘導体などの有機半導体が挙げられる。
【００１５】
次に、第２の絶縁層５を形成する。この絶縁層５として感光性の樹脂あるいはSOG（アクリル、BCB(Bisbenzocyclobutene)、ポリイミド、ポリシラザンなど）を適用する。感光性の樹脂あるいはSOGを塗布した後、露光、現像、焼成によりソース電極６あるいはドレイン電極７に相当する部分を除去したパターンを形成する。また、樹脂に撥水基（パーフルオロカーボンなど）を混入することも可能である。これにより印刷法あるいはインクジェット法によるソース電極６およびドレイン電極７の形成時にパターンからのはみだしを防止しやすくなる。
【００１６】
印刷あるいはインクジェット法によりソース電極６およびドレイン電極７を形成する。この際、金属膜を形成する場合の材料としては、金、銀、銅、モリブデン、クロム、ニッケル、チタン、タンタル、コバルト、インジウム、スズ、亜鉛などの金属粒子、あるいは金属アルコキシドの溶液が挙げられる。また、酸化物導電膜を形成する場合の材料としては、インジウムのアルコキシド、スズのアルコキシド、インジウム塩化物、スズ塩化物、インジウム酸化物、スズ酸化物粒子などの溶液を用いる。印刷あるいはインクジェット法により溶液を塗布後焼成し図２に示す構成のソース電極６およびドレイン電極７を形成する。
【００１７】
また、図４あるいは図５に示す構成のソース電極およびドレイン電極を形成することも可能である。この際、あらかじめ成膜によりコンタクト層８を形成するか、イオンドーピングあるいはプラズマドーピングによりドープ層９を形成する。
【００１８】
成膜の場合、リン(P)をドープしたa-Si膜などをCVD法などで形成した後、ホトリソグラフィー工程を用いてパターニングする。また、イオンドーピングではリン(P)などのイオンを打ち込んでドープ層９を形成する。プラズマドーピングでは、PH3などのガスを用いプラズマを発生させ試料の表面を処理しドープ層９を形成する。
【００１９】
さらにこの上に保護性絶縁膜１０を形成する。この際、CVD法などによりSiO2膜やSiN膜などを形成することも可能であるし、感光性の樹脂あるいはSOG（塗付ガラス）を用いて形成することも可能である。また、ソースドレイン電極を金属で形成した場合、画素電極１１として酸化物導電膜を用いて形成する。この場合、スパッタリング法で成膜したあとホトリソグラフィー工程でパターニングする方法や、印刷法、インクジェット法などにより形成する方法などがある。
【００２０】
図７に示すように、以上の工程で形成したTFTを配したアクティブマトリックス基板１３上に配向膜１４を形成し、スペーサ１５を介して対向基板１６を張り合わせ液晶１７を封入し周辺回路を実装し、液晶表示パネルを完成する。
【００２１】
本発明によれば、コントラストなどの画質が優れた液晶ディスプレイを生産性良く形成することが可能になる。
【００２２】
以下、本発明の実施例について図面を用いて説明する。
【００２３】
【実施例１】
図１に本発明による一実施例のアクティブマトリックス型の液晶表示装置の画素部の平面図、図２に図１の要部断面図（A-A')を示す。これらの図面を用いて実施例を説明する。なお、図２は断面図であるが、図を見易くするためにハッチングを省略している。
【００２４】
絶縁基板１上にスパッタリング法によりCr膜を200nmの厚さに成膜し、ホトリソグラフィー工程によりゲート配線２に加工する。次に、基板１をプラズマCVD装置中に設置し、ゲート絶縁層３としてSiN膜を350nm、半導体層４としてa-Si膜を200nmの厚さに形成する。原料ガスとして、SiN膜の成膜には、SiH4、NH3、H2の混合ガス、a-Siの成膜にはSiH4、H2の混合ガスを用いている。ついで、ホトリソグラフィー工程によりa-Siを島状に加工する。
【００２５】
次に、第２の絶縁層５として感光性SOGを塗布法で形成し、露光、現像によりソース電極６およびドレイン電極７に相当する除去部を形成する。この際、図３に示すように半導体層4のほぼ中央部に所定幅で形成した第２の絶縁層５（半導体層絶縁層５ａ）の幅をゲート電極２の幅より小さくなるように形成している。
【００２６】
第２の絶縁層５をパターン形成した後にソース電極６、ドレイン電極７をインクジェット法で形成する。この際、金属材料として媒体はトルエンで希釈した銅微粒子を用いている。銅微粒子の粒径は平均 50ナノメーター、銅の濃度は約10質量％である。ついで、窒素ガス９０％、酸素ガス１０％の雰囲気中で３００℃、５分間、熱処理し、さらに、窒素ガス８０％、水素ガス２０％の雰囲気中で３００℃、２分間、熱処理している。
【００２７】
ソース電極６とドレイン電極７を形成し、次に、保護性絶縁膜１０として感光性SOGを塗布法で形成し、露光、現像によりコンタクトホール（スルーホール）１２を形成する。また、このパターンをマスクとして、ゲート絶縁層３をドライエッチングする。
【００２８】
ゲート絶縁層３をドライエッチングしたならば、画素電極１１として酸化物導電膜を印刷法で形成する。この際、インジウムに対するスズの原子数濃度が3at％の平均粒径50nmのスズドープ酸化インジウム微粒子を溶質とし、アセチルアセトンとエタノールのアセチルアセトンに対するエタノールの濃度が20vol％の混合溶液を溶媒とし、インジウムとスズの総量が10mol／Lとなる塗布溶液を用いてスクリーン印刷法により画素電極１１と配線端子部の被覆を形成する。塗布後、温度１２０℃の恒温炉で10分乾燥し、さらに５００℃で焼成する。
【００２９】
図７に示すように作製したアクティブマトリックス基板１３上に配向膜１４を形成し、スペーサ１５を介して対向基板１６と張り合わせて液晶１７を封入し、周辺回路を実装し液晶表示装置を作製する。アクティブマトリクス上の各トランジスタは均一な特性を示し、得られた液晶表示装置はコントラストが高く均一性の良好な画像を示すようになる。
【００３０】
【実施例２】
図４に本発明による一実施例のアクティブマトリックス型液晶表示装置の画素部の要部断面図を示す。
【００３１】
図４に示す実施例２は実施例１と同様の方法で絶縁基板１上にゲート配線２、ゲート絶縁層３、半導体層４、第２の絶縁層５を形成する。その後、n+a-Si膜をCVD法により成膜する。CVD法では原料ガスとしてSiH4、PH3、H2の混合ガスを用いている。さらに、ホトリソグラフィー工程によりコンタクト層８に加工する。
【００３２】
次に、ソース電極６、ドレイン電極７を印刷法により形成する。この際、金属材料として、媒体はトルエンで希釈した銅微粒子を用いている。銅微粒子の粒径は平均50ナノメーター、銅の濃度は約20質量％である。ついで、窒素ガス９０％、酸素ガス１０％の雰囲気中で３００℃、５分間、熱処理し、さらに窒素ガス８０％、水素ガス２０％の雰囲気中で３００℃、２分間、熱処理する。
【００３３】
なお、実施例２ではに示すようにソース電極６、ドレイン電極７の端部が第２の絶縁層５に接しないように構成している。
【００３４】
さらに、この上に実施例１と同様に保護性絶縁膜１０と画素電極１１を形成する。
【００３５】
図７に示すように作製したアクティブマトリックス基板１３上に配向膜１４を形成し、スペーサ１５を介して対向基板１６と張り合わせて液晶１７を封入し、周辺回路を実装し液晶表示装置を作製する。アクティブマトリクス上の各トランジスタは均一な特性を示し、得られた液晶表示装置はコントラストが高く均一性の良好な画像を示すようになる。
【００３６】
【実施例３】
図５に本発明による一実施例のアクティブマトリックス型液晶表示装置の画素部の要部断面図を示す。
【００３７】
図５に示す実施例３も実施例１と同様の方法で絶縁基板１上にゲート配線２、ゲート絶縁層３、半導体層４を積層配置し、第２の絶縁層５を形成している。その後、PH3とHeを混合したガスを用いたプラズマ処理を施し、この工程によりドープ層９を形成している。
【００３８】
ドープ層９を形成した後に、ソース電極６とドレイン電極７を印刷法により形成する。この際、塗布材料として金属材料として媒体はトルエンで希釈した銅微粒子を用いている。銅微粒子の粒径は平均50ナノメーター、銅の濃度は約10質量％である。ついで、窒素ガス９０％、酸素ガス１０％の雰囲気中で３００℃、５分間、熱処理し、さらに、窒素ガス８０％、水素ガス２０％の雰囲気中で３００℃、２分間、熱処理している。
【００３９】
実施例３においても図５に示すようにソース電極６とドレイン電極７の端部が第２の絶縁層５に接しない構成にしている。さらに、この上に実施例１と同様に保護性絶縁膜１０、画素電極１１を形成する。
【００４０】
図７に示すように作製したアクティブマトリックス基板１３上に配向膜１４を形成し、スペーサ１５を介して対向基板１６と張り合わせて液晶１７を封入し、周辺回路を実装し液晶表示装置を作製する。アクティブマトリクス上の各トランジスタは均一な特性を示し、得られた液晶表示装置はコントラストが高く均一性の良好な画像を示すようになる。
【００４１】
【実施例４】
図６に本発明による一実施例のアクティブマトリックス型液晶表示装置の画素部の要部断面図を示す。
【００４２】
図６に示す実施例４も実施例１と同様の方法で、絶縁性基板１上にゲート配線２、ゲート絶縁層３、半導体層４を形成し積層配置にする。半導体層４を加工した後、ホトリソグラフィー工程によりゲート絶縁層３の端子部にスルーホールを形成する。さらに、実施例１と同様の方法で第２の絶縁層５を形成する。
【００４３】
第２の絶縁層５を形成した後に、ソース電極６、ドレイン電極７、画素電極１１をインクジェット法により形成する。この際、塩化インジウムと塩化第一スズのインジウムに対するスズの原子数濃度が3at％の混合物を溶質とし、アセチルアセトンとエタノールのアセチルアセトンに対するエタノールの濃度が20vol％の混合溶液を溶媒とし、インジウムとスズの総量が10mol／Lとなる塗布溶液を用いている。塗布後、５００℃で1時間焼成する。
【００４４】
その後に、実施例１〜３と同様に、図７に示すように作製したアクティブマトリックス基板１３上に配向膜１４を形成し、スペーサ１５を介して対向基板１６と張り合わせて液晶１７を封入し、周辺回路を実装し液晶表示装置を作製する。アクティブマトリクス上の各トランジスタは均一な特性を示し、得られた液晶表示装置はコントラストが高く均一性の良好な画像を示すようになる。
【００４５】
このようにしてアクティブマトリックス型の液晶表示装置を構成するのであるが、ソース電極およびドレイン電極を形成する前に第２の絶縁層をパターン形成し、第２の絶縁層を除去した部分にソース電極およびドレイン電極を塗付して形成している。このため、ソース電極およびドレイン電極を簡単に短時間に形成することができるので、生産性を向上させることができる。
【００４６】
また、半導体層のほぼ中央部に形成される第２の絶縁層の半導体層上絶縁層の幅をゲート電極の幅より小さく形成しているので、ゲート電圧によって活性化できる半導体層の領域がソース電極あるいはドレイン電極から外れることがなくTFTの機能を満足できるようになる。
【００４７】
【発明の効果】
本発明はソース電極およびドレイン電極を形成する前に第２の絶縁層をパターン形成し、第２の絶縁層を除去した部分にソース電極およびドレイン電極を塗付して形成している。このため、ソース電極およびドレイン電極を簡単に短時間に形成することができるので、生産性を向上させることができる。また、半導体層のほぼ中央部に形成される第２の絶縁層の半導体層上絶縁層の幅をゲート電極の幅より小さく形成しているので、ゲート電圧によって活性化できる半導体層の領域がソース電極あるいはドレイン電極から外れることがなくTFTの機能を満足できるようになる。
【図面の簡単な説明】
【図１】 本発明の一実施例を示す平面図である。
【図２】 本発明の一実施例の要部を示す図１のA-A'断面図である。
【図３】 本発明の一実施例のTFTの断面図である。
【図４】 本発明の他の実施例を示す要部断面図である。
【図５】 本発明の他の実施例を示す要部断面図である。
【図６】 本発明の他の実施例を示す要部断面図である。
【図７】 本発明による液晶表示装置の一例断面図である。
【符号の説明】
１…絶縁基板、２…ゲート電極（配線）、３…ゲート絶縁層、４…半導体層、５…第２の絶縁層、５ａ…第２の絶縁層の半導体層上絶縁層、６…ソース電極、７…ドレイン電極、８…コンタクト層、９…ドープ層、１０…保護性絶縁膜、１１…画素電極、１２…コンタクトホール、１３…アクティブマトリックス基板、１４…配向膜、１５…スペーサ、１６…対向基板、１７…液晶、１８…透明導電膜、１９…カラーフィルタ。
Claims (6)
- 薄膜トランジスタを含む画素を有するアクティブマトリックス型の液晶表示装置であって、前記薄膜トランジスタは、絶縁基板上にゲート電極、ゲート絶縁層、半導体層の順に積層配置され、前記半導体層上に塗布形成された絶縁層を有し、前記半導体層のほぼ中央部に位置する前記絶縁層の幅が前記ゲート電極の幅より小さくなるように前記絶縁層を除去した部分に塗付形成されたソース電極とドレイン電極を有することを特徴とする液晶表示装置。
- 請求項１において、前記ソース電極およびドレイン電極は金属あるいは酸化物導電膜から形成されていることを特徴とする液晶表示装置。
- 請求項１において、前記ソース電極およびドレイン電極は印刷あるいはインクジェット法で形成した金属あるいは酸化物導電膜からなることを特徴とする液晶表示装置。
- 請求項１において、前記ドレイン電極およびソース電極は前記絶縁層に接していないことを特徴とする液晶表示装置。
- 請求項１において、前記ソース電極およびドレイン電極は前記絶縁層と同層に形成されていることを特徴とする液晶表示装置。
- 薄膜トランジスタを含む画素を有するアクティブマトリックス型の液晶表示装置であって、前記薄膜トランジスタは、絶縁基板上にゲート電極、ゲート絶縁層、半導体層の順に積層配置され、前記半導体層上に絶縁層を塗布形成し、前記半導体層のほぼ中央部に位置する前記絶縁層の幅が前記ゲート電極の幅より小さくなるように前記絶縁層を除去し、前記絶縁層を除去した部分にソース電極とドレイン電極を塗付形成するようにしたことを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001293212A JP3980312B2 (ja) | 2001-09-26 | 2001-09-26 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001293212A JP3980312B2 (ja) | 2001-09-26 | 2001-09-26 | 液晶表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003098548A JP2003098548A (ja) | 2003-04-03 |
| JP3980312B2 true JP3980312B2 (ja) | 2007-09-26 |
Family
ID=19115052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001293212A Expired - Fee Related JP3980312B2 (ja) | 2001-09-26 | 2001-09-26 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3980312B2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4042099B2 (ja) | 2002-04-22 | 2008-02-06 | セイコーエプソン株式会社 | デバイスの製造方法、デバイス及び電子機器 |
| JP3965562B2 (ja) * | 2002-04-22 | 2007-08-29 | セイコーエプソン株式会社 | デバイスの製造方法、デバイス、電気光学装置及び電子機器 |
| WO2004096449A1 (ja) * | 2003-04-25 | 2004-11-11 | Semiconductor Energy Laboratory Co. Ltd. | 荷電ビームを用いた液滴吐出装置及び該装置を用いてのパターンの作製方法 |
| JP4619060B2 (ja) * | 2003-08-15 | 2011-01-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100973811B1 (ko) * | 2003-08-28 | 2010-08-03 | 삼성전자주식회사 | 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법 |
| JP4712332B2 (ja) * | 2003-08-28 | 2011-06-29 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| JP4889933B2 (ja) * | 2003-10-02 | 2012-03-07 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
| JP4986391B2 (ja) * | 2003-10-28 | 2012-07-25 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| CN1871711B (zh) * | 2003-10-28 | 2011-12-07 | 株式会社半导体能源研究所 | 显示器件及其制造方法,以及电视接收机 |
| JP4877866B2 (ja) * | 2003-10-28 | 2012-02-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4741218B2 (ja) * | 2003-10-28 | 2011-08-03 | 株式会社半導体エネルギー研究所 | 液晶表示装置及びその作製方法、並びに液晶テレビ受像機 |
| US8101467B2 (en) | 2003-10-28 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same, and liquid crystal television receiver |
| US8247965B2 (en) | 2003-11-14 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting display device and method for manufacturing the same |
| US7439086B2 (en) | 2003-11-14 | 2008-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing liquid crystal display device |
| JP4712352B2 (ja) * | 2003-11-14 | 2011-06-29 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| KR101039024B1 (ko) | 2004-06-14 | 2011-06-03 | 삼성전자주식회사 | 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 |
| KR100691319B1 (ko) * | 2004-09-15 | 2007-03-12 | 엘지.필립스 엘시디 주식회사 | 유기 박막 트랜지스터 및 그의 제조 방법 |
| JP4892822B2 (ja) * | 2004-10-21 | 2012-03-07 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| JP4887647B2 (ja) * | 2005-03-31 | 2012-02-29 | 凸版印刷株式会社 | 薄膜トランジスタ装置の製造方法 |
| JP4984416B2 (ja) * | 2005-03-31 | 2012-07-25 | 凸版印刷株式会社 | 薄膜トランジスタの製造方法 |
| JP4887646B2 (ja) * | 2005-03-31 | 2012-02-29 | 凸版印刷株式会社 | 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ |
| JP2007148333A (ja) * | 2005-10-24 | 2007-06-14 | Ricoh Co Ltd | 電極形成方法、アクティブマトリクス駆動回路、アクティブマトリクス駆動回路の製造方法、フラットパネルディスプレイ、フラットパネルディスプレイの製造方法、およびスクリーン版 |
| JP2007121788A (ja) * | 2005-10-31 | 2007-05-17 | Hitachi Displays Ltd | アクティブマトリクス基板およびそれを用いた液晶表示装置 |
| JP5538641B2 (ja) * | 2008-02-29 | 2014-07-02 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ |
| JP5412765B2 (ja) * | 2008-08-22 | 2014-02-12 | 株式会社リコー | 積層構造体、多層配線基板、アクティブマトリックス基板、画像表示装置及び積層構造体の製造方法 |
| JP5429454B2 (ja) * | 2009-04-17 | 2014-02-26 | ソニー株式会社 | 薄膜トランジスタの製造方法および薄膜トランジスタ |
| US8399314B2 (en) * | 2010-03-25 | 2013-03-19 | International Business Machines Corporation | p-FET with a strained nanowire channel and embedded SiGe source and drain stressors |
| JP5700291B2 (ja) * | 2011-03-24 | 2015-04-15 | 凸版印刷株式会社 | 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置 |
| JP5853390B2 (ja) * | 2011-03-28 | 2016-02-09 | 凸版印刷株式会社 | 薄膜トランジスタ及びその製造方法並びに画像表示装置 |
| WO2013146035A1 (ja) * | 2012-03-26 | 2013-10-03 | ソニー株式会社 | 半導体装置およびその製造方法、表示装置ならびに電子機器 |
-
2001
- 2001-09-26 JP JP2001293212A patent/JP3980312B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003098548A (ja) | 2003-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3980312B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP4580890B2 (ja) | 薄膜トランジスタ、平板表示装置用アレイ基板、薄膜トランジスタの製造方法、及び平板表示装置用アレイ基板の製造方法 | |
| US8289463B2 (en) | Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island | |
| JP5688909B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| US8426259B2 (en) | Array substrate and method for manufacturing the same | |
| JP3225772B2 (ja) | 液晶表示装置の製造方法 | |
| KR20100130098A (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| JP2004520719A (ja) | 薄膜トランジスタの製造方法 | |
| KR100675639B1 (ko) | 유기 박막트랜지스터 및 액정표시소자의 제조방법 | |
| JP2004046144A (ja) | 液晶表示素子の製造方法 | |
| US20070218576A1 (en) | Method for fabricating polysilicon liquid crystal display device | |
| KR20110027472A (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR20110071641A (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| JP2012248840A (ja) | 有機薄膜トランジスタアレイ基板及びその製造方法 | |
| KR20100059587A (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR20110055274A (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR101211216B1 (ko) | 금속배선의 제조 방법, 이를 이용해 형성된 평판 표시장치 및 이의 제조 방법 | |
| KR101374816B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| JP2776336B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
| JPS6347981A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH04309927A (ja) | アクティブマトリクス基板の製造方法とこれを用いた液晶表示素子 | |
| TWI332264B (en) | Liquid crystal display device and method of fabricating the same | |
| JP3865823B2 (ja) | 透明電極基板の作製方法及び液晶表示装置の製造方法 | |
| US20080057202A1 (en) | Method of fabricating metal line by wet process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |