JPH04309927A - アクティブマトリクス基板の製造方法とこれを用いた液晶表示素子 - Google Patents

アクティブマトリクス基板の製造方法とこれを用いた液晶表示素子

Info

Publication number
JPH04309927A
JPH04309927A JP3076083A JP7608391A JPH04309927A JP H04309927 A JPH04309927 A JP H04309927A JP 3076083 A JP3076083 A JP 3076083A JP 7608391 A JP7608391 A JP 7608391A JP H04309927 A JPH04309927 A JP H04309927A
Authority
JP
Japan
Prior art keywords
active matrix
matrix substrate
liquid crystal
crystal display
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3076083A
Other languages
English (en)
Inventor
Toshiyuki Koshimo
敏之 小下
Yoshifumi Yoritomi
頼富 美文
Takao Takano
隆男 高野
Mitsuo Nakatani
中谷 光雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3076083A priority Critical patent/JPH04309927A/ja
Publication of JPH04309927A publication Critical patent/JPH04309927A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はアクティブマトリクス基
板の製造方法とこれを用いた液晶表示素子に関する。
【0002】
【従来の技術】画素毎にスイッチング素子を搭載したア
クティブマトリクス型液晶表示素子は、薄型、軽量、低
電圧駆動等の特長をもっており、ブラウン管に代わる表
示素子として注目されている。この液晶表示素子を構成
するアクティブマトリクス基板は、薄膜トランジスタを
スイッチング素子として搭載した場合を例にとると、従
来、特開昭60ー18966号公報に記載されているよ
うな方法で製造されていた。この詳細を図4を用いて説
明する。(a)〜(h)に断面を(i)〜(l)に平面
図を示す。
【0003】(a)石英等の表面が絶縁性を有する基板
1上に、スパッタリングや真空蒸着によりアルミやクロ
ム等の金属膜23を形成する工程。(真空工程1)(b
)(a)で得た金属膜23をホトエッチングにより加工
し、ゲート電極2及びこれに信号を伝達する走査線21
を形成する工程。((i)に平面図で示す。)(c)(
b)で得た基板上に、CVD(Chemical Va
por Deposition)法によってシリコン窒
化膜(Silicon Nitride 以下、SiN
と略す)等のゲート絶縁膜3と非晶質シリコン(Amo
rphous Silicon 以下、a−Siと略す
)等の半導体層4を設ける工程。(真空工程2)(d)
半導体層4上にレジストパターンを形成した後、ドライ
エッチングを施し、半導体層4を加工する工程。 (真空工程3) (e)(d)で得た基板上に、スパッタリングや真空蒸
着によりクロムやアルミ等の金属膜62を形成する工程
。(真空工程4) (f)(e)で得た金属膜62をホトエッチングし、ソ
ース電極5、ドレイン電極6、及びドレイン電極6に信
号を伝達する信号線61を形成する工程。
【0004】(g)(f)で得た基板上にスパッタリン
グによりITO(Indium Tin Oxide)
等の透明導電膜71を形成する工程。(真空工程5) (h)(g)で得た透明導電膜をホトエッチングし、画
素電極7を形成する工程。からなっていた。
【0005】
【発明が解決しようとする課題】上記従来例では、スパ
ッタリングやドライエッチング等の減圧状態で行う工程
(真空工程)を数回用いてアクティブマトリクス基板の
製造を行っていた。周知のように、スパッタリングやド
ライエッチング等の工程は、基板セット、真空排気、基
板加熱、成膜(またはエッチング)、基板冷却、大気解
放からなっているため、この工程に要する時間が長い。 また、成膜によって得た薄膜をホトエッチングして所定
のパターンを得る必要がある。このため、アクティブマ
トリクス基板の製造に要する時間が長くなり、単位時間
あたりの生産数が限られてくるため、製造コストが増加
するという問題点があった。従って、これを用いた液晶
表示素子のコストが増加するという問題点があった。
【0006】本発明の目的は、アクティブマトリクス基
板の製造コスト増加を防止し、安価なアクティブマトリ
クス基板の製造方法及びこれを用いた液晶表示素子を提
供することにある。
【0007】
【課題を解決するための手段】上記目的は、アクティブ
マトリクス基板を構成するスイッチング素子や各配線及
び画素電極の形成を、常圧状態で行えるめっきや塗布ま
たは印刷を用いることにより達成される。
【0008】
【作用】印刷では、基板に直接パターンを形成できるの
で、成膜やエッチングの工程を省略することができる。
【0009】塗布は、ロールコータまたはスピン塗布に
より薄膜を形成できるので、真空工程を用いる必要がな
い。また、塗布する物質に感光性を付与することにより
エッチングの工程を省略することができる。
【0010】めっきは任意の部分に金属膜を形成するこ
とができるため、真空工程やエッチング工程を用いずに
電極や配線の形成ができる。
【0011】このように、印刷や塗布、めっきのような
常圧状態で形成できる方法を用いてアクティブマトリク
ス基板を構成する各種パターンを形成すると、従来成膜
に要していた真空排気や基板加熱等の工程を削減するこ
とができる。また、膜形成とパタ−ン形成を同じに行え
るのでホトエッチングの工程を大幅に削減することがで
きる。よって、アクティブマトリクス基板の製造工程が
大幅に削減される。
【0012】
【実施例】以下、図を用いて本発明の一実施例を説明す
る。
【0013】〈実施例1〉図1は薄膜トランジスタをス
イッチング素子として搭載したアクティブマトリクス基
板の製造に本発明を適用した場合の工程図である。 (a)〜(e)にその断面を(f)〜(i)に平面図を
示す。以下、この工程を説明する。
【0014】(a)石英やガラス等の表面が絶縁された
基板1上に、パラジウム等を含んだめっき核を印刷によ
って任意の形状に形成した後、これをめっき液に浸漬し
て銅やニッケル等の金属膜によるゲート電極2及びこれ
に信号を伝達する走査線21を形成する。((a)は平
面図(f)のA−A断面図) (b)(a)で得た基板上に感光性を付与した例えばポ
リイミド等の絶縁膜を塗布し、感光させ、不要な部分を
現像により除去し、これを硬化させゲート絶縁膜3を形
成する。
【0015】(c)(b)で得たゲート絶縁膜3上に、
例えば、シリコン等の半導体を含んだ溶剤または有機物
の半導体等を印刷し、これを硬化させ半導体層4を形成
する。((c)は平面図(g)のC−C断面図)(d)
薄膜トランジスタのチャネルとなる部分にレジスト等の
絶縁物からなるチャネル保護膜23を形成した後、半導
体層表面をパラジウムを含んだ溶液で活性化処理し、こ
れをめっき液に浸漬してニッケルや銅によるソース電極
5、ドレイン電極6及びドレイン電極に信号を伝達する
信号線61を形成する。((d)は平面図(h)のD−
D断面図) (e)(d)で形成したチャネル保護膜を取り除いた後
、例えば、酸化インジウム等の可視光透過性の導電粒子
を含んだ溶剤を印刷し、これを硬化させて画素電極7を
形成する。((e)は平面図(i)のE−E断面図)こ
れによって、アクティブマトリクス基板は完成する。
【0016】以上のように、本実施例ではアクティブマ
トリクス基板の製造の全工程にわたり、めっき、印刷ま
たは塗布を用いており、真空を使用する工程を一切用い
ない。即ち、常圧状態で全てを形成している。これが本
発明の特徴である。このような方法でアクティブマトリ
クス基板の製造を行うと、従来、成膜に要していた真空
排気や基板加熱等の工程を削減することができる。また
、膜形成とパタ−ニングを同じに行うので、ホトエッチ
ングの工程を大幅に削減することができる。従って、ア
クティブマトリクス基板の製造工程を大幅に削減するこ
とができる。
【0017】〈実施例2〉図2はMIM(Metal 
Insulater Metal )素子をスイッチン
グ素子として搭載したアクティブマトリクス基板の製造
に本発明を適用した場合の工程図である。以下、この工
程を説明する。
【0018】(a)表面が絶縁物で覆われた例えば石英
等の基板1上に、パラジウム等を含んだめっき核を所定
の形状に形成した後、これをめっき液に浸漬してニッケ
ルや銅等の金属膜による下部電極19を形成する。
【0019】(b)(a)で得た基板上に感光性を付与
したポリイミド等の絶縁物を塗布しこれを感光及び現像
し所定のパターンに加工した後、硬化させて絶縁層18
を形成する。
【0020】(c)(b)で得た基板上に、酸化インジ
ウム等の可視光透過性がある導電性粒子を混入した溶剤
を印刷し、これを硬化させて画素電極7を形成する。
【0021】(d)(c)で得た基板上にパラジウム等
を含んだめっき核を印刷によって所定の形状に形成した
後、これをめっき液に浸漬してニッケルや銅等の金属膜
による上部電極20を形成する。
【0022】以上の工程により、MIM素子をスイッチ
ング素子として用いたアクティブマトリクス基板が完成
する。
【0023】本実施例でもその形成全般にわたり真空の
工程を用いていない。また、ホトエッチングの工程も大
幅に削減されている。
【0024】〈実施例3〉図3に本発明の実施例1で得
られたアクティブマトリクス基板を搭載して液晶表示素
子を実現した素子例を示す。図3(a)に、その平面図
を、(b)に断面図を示す。
【0025】同図において、10はアクティブマトリク
ス基板、11は偏光板、12はカラーフィルタ、13は
透明導電膜からなる画素電極7の対向電極で同じく透明
導電膜から構成されているもの、14、15はそれぞれ
保護膜、16は配向膜、そして17はその間に充填、密
封された液晶を示す。
【0026】この液晶表示素子の実装組立は、周知の方
法にしたがって行った。
【0027】本発明で形成したアクティブマトリクス基
板は、製造工程が短いため、製造コストが従来に比べ大
幅に低減される。これを用いて液晶表示素子を製造する
ことにより、その製造コストを低減することができた。
【0028】
【発明の効果】本発明のアクティブマトリクス基板を構
成する各パターンを印刷で形成すると、真空を用いる成
膜工程が省略でき、ホトエッチングの工程を大幅に削減
することができる。めっきを用いた場合には、金属膜を
用いる配線や電極の成膜工程及びそのホトエッチング工
程を大幅に削減することができる。塗布を用いた場合に
は、真空を用いる成膜工程中の真空排気等の工程を削減
することができる。また、塗布する材料に感光性を付与
した場合には、ホトエッチングの工程を大幅に削減する
ことができる。従って、これら常圧状態でパターン形成
可能な方法でアクティブマトリクス基板を構成する全て
の構成物を形成することにより、アクティブマトリクス
基板の製造工程を大幅に短縮することができる。
【図面の簡単な説明】
【図1】スイッチング素子として薄膜トランジスタを搭
載したアクティブマトリクス基板に本発明を適用した工
程図、
【図2】スイッチング素子としてMIM素子を搭載した
アクティブマトリクス基板に本発明を適用した工程図、
【図3】液晶表示素子の平面図(a)およびその断面図
(b)、
【図4】スイッチング素子として薄膜トランジスタを搭
載したアクティブマトリクス基板の従来技術による工程
図。
【符号の説明】
1…基板、2…ゲート電極、3…ゲート絶縁膜、4…半
導体層、5…ソース電極、6…ドレイン電極、7…画素
電極、21…走査線、23…チャネル保護膜、61…信
号線。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】アレイ状に配置したスイッチング素子と、
    これに信号を伝達する配線と画素電極により構成された
    アクティブマトリクス基板の製造において、前記スイッ
    チング素子の構成物や前記各配線及び前記画素電極の形
    成の全てを常圧状態で行うことを特徴とするアクティブ
    マトリクス基板の製造方法。
  2. 【請求項2】請求項1において、常圧状態で行う形成方
    法としてめっき法、塗布法、及び印刷法を用いるアクテ
    ィブマトリクス基板の製造方法。
  3. 【請求項3】請求項1または2のアクティブマトリクス
    基板の製造方法により得たアクティブマトリクス基板を
    用いる液晶表示素子。
JP3076083A 1991-04-09 1991-04-09 アクティブマトリクス基板の製造方法とこれを用いた液晶表示素子 Pending JPH04309927A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3076083A JPH04309927A (ja) 1991-04-09 1991-04-09 アクティブマトリクス基板の製造方法とこれを用いた液晶表示素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3076083A JPH04309927A (ja) 1991-04-09 1991-04-09 アクティブマトリクス基板の製造方法とこれを用いた液晶表示素子

Publications (1)

Publication Number Publication Date
JPH04309927A true JPH04309927A (ja) 1992-11-02

Family

ID=13594936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3076083A Pending JPH04309927A (ja) 1991-04-09 1991-04-09 アクティブマトリクス基板の製造方法とこれを用いた液晶表示素子

Country Status (1)

Country Link
JP (1) JPH04309927A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686229B2 (en) 2001-03-02 2004-02-03 Koninklijke Philips Electronics N.V. Thin film transistors and method of manufacture
JP2005064496A (ja) * 2003-07-31 2005-03-10 Sumitomo Bakelite Co Ltd 有機半導体装置
JP4664501B2 (ja) * 1998-04-10 2011-04-06 イー インク コーポレイション 有機系電界効果トランジスタを用いる電子ディスプレイ
DE112011102346T5 (de) 2010-07-14 2013-04-18 Aisin Seiki Kabushiki Kaisha Augenliderfassungsvorrichtung und Programm

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4664501B2 (ja) * 1998-04-10 2011-04-06 イー インク コーポレイション 有機系電界効果トランジスタを用いる電子ディスプレイ
US6686229B2 (en) 2001-03-02 2004-02-03 Koninklijke Philips Electronics N.V. Thin film transistors and method of manufacture
JP2005064496A (ja) * 2003-07-31 2005-03-10 Sumitomo Bakelite Co Ltd 有機半導体装置
DE112011102346T5 (de) 2010-07-14 2013-04-18 Aisin Seiki Kabushiki Kaisha Augenliderfassungsvorrichtung und Programm
US8693784B2 (en) 2010-07-14 2014-04-08 Aisin Seiki Kabushiki Kaisha Eyelid detection device and program

Similar Documents

Publication Publication Date Title
JP3472422B2 (ja) 液晶装置の製造方法
US5777702A (en) Liquid crystal display device and method of fabricating the same by patterning semiconductor, insulator, and gatelines with single mask
US7531372B2 (en) Method for manufacturing array substrate for liquid crystal display device
US7115913B2 (en) Array substrate used for a display device and a method of making the same
JPH10270710A (ja) 液晶表示装置及びその製造方法
JP6049111B2 (ja) 有機薄膜トランジスタアレイ基板及びその製造方法、並びに表示装置
JPH01124824A (ja) 薄膜トランジスタの製造方法
JP3844745B2 (ja) 液晶表示素子及びその製造方法
JP2003517641A (ja) アクティブマトリクスデバイスの製造方法
JPH0580650B2 (ja)
WO2000014600A1 (fr) Dispositif a cristaux liquides et matrice active et procede de production associe
JPH04309927A (ja) アクティブマトリクス基板の製造方法とこれを用いた液晶表示素子
JP3259119B2 (ja) 配線パターン基板及び薄膜トランジスタマトリクス基板とその製造方法
JPH02139972A (ja) 半導体装置の製造方法
KR20050104802A (ko) 액정표시장치 제조방법
KR101002470B1 (ko) 액정표시장치 제조방법
KR20020054848A (ko) 액정표시장치의 제조방법
JPH08262491A (ja) 液晶表示素子およびその製造方法
JPH09179140A (ja) 液晶表示装置の製造方法
JPS62288883A (ja) 薄膜トランジスタの製造方法
JP2000187241A (ja) 液晶表示装置及びその製造方法
KR100218579B1 (ko) 액정표시장치 및 그 제조 방법
JPS63119256A (ja) アクテイブマトリクス基板の製造方法
JPS61145530A (ja) 薄膜トランジスタアレイの製造方法
JPH1172802A (ja) アクティブ素子アレイ基板の製造方法