KR101374816B1 - 박막 트랜지스터의 제조 방법 - Google Patents
박막 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR101374816B1 KR101374816B1 KR1020100086709A KR20100086709A KR101374816B1 KR 101374816 B1 KR101374816 B1 KR 101374816B1 KR 1020100086709 A KR1020100086709 A KR 1020100086709A KR 20100086709 A KR20100086709 A KR 20100086709A KR 101374816 B1 KR101374816 B1 KR 101374816B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide
- layer
- conductive
- patterning
- thin film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000010409 thin film Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 61
- 238000000059 patterning Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000001039 wet etching Methods 0.000 claims abstract description 14
- 238000001312 dry etching Methods 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 14
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 229910004205 SiNX Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 6
- OFOBLEOULBTSOW-UHFFFAOYSA-N Malonic acid Chemical compound OC(=O)CC(O)=O OFOBLEOULBTSOW-UHFFFAOYSA-N 0.000 claims description 6
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- CQAUTOJIKBKUOE-UHFFFAOYSA-N [O-2].[Nb+5].[Zn+2].[Bi+3].[O-2].[O-2].[O-2].[O-2] Chemical compound [O-2].[Nb+5].[Zn+2].[Bi+3].[O-2].[O-2].[O-2].[O-2] CQAUTOJIKBKUOE-UHFFFAOYSA-N 0.000 claims description 6
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid group Chemical group C(CC(O)(C(=O)O)CC(=O)O)(=O)O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 claims description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 6
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 6
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 6
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 6
- WNLRTRBMVRJNCN-UHFFFAOYSA-N adipic acid Chemical compound OC(=O)CCCCC(O)=O WNLRTRBMVRJNCN-UHFFFAOYSA-N 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- ZFEADGRFDTTYIM-UHFFFAOYSA-N [Zn+2].[O-2].[In+3].[Si+4] Chemical compound [Zn+2].[O-2].[In+3].[Si+4] ZFEADGRFDTTYIM-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- NQBRDZOHGALQCB-UHFFFAOYSA-N oxoindium Chemical compound [O].[In] NQBRDZOHGALQCB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 3
- 229910001887 tin oxide Inorganic materials 0.000 claims description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- KDYFGRWQOYBRFD-UHFFFAOYSA-N Succinic acid Natural products OC(=O)CCC(O)=O KDYFGRWQOYBRFD-UHFFFAOYSA-N 0.000 claims description 2
- 239000001361 adipic acid Substances 0.000 claims description 2
- 235000011037 adipic acid Nutrition 0.000 claims description 2
- KDYFGRWQOYBRFD-NUQCWPJISA-N butanedioic acid Chemical compound O[14C](=O)CC[14C](O)=O KDYFGRWQOYBRFD-NUQCWPJISA-N 0.000 claims description 2
- 235000006408 oxalic acid Nutrition 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000006731 degradation reaction Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000007788 liquid Substances 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 23
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000004549 pulsed laser deposition Methods 0.000 description 4
- 238000002207 thermal evaporation Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- FZIPCQLKPTZZIM-UHFFFAOYSA-N 2-oxidanylpropane-1,2,3-tricarboxylic acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O.OC(=O)CC(O)(C(O)=O)CC(O)=O FZIPCQLKPTZZIM-UHFFFAOYSA-N 0.000 description 1
- YBCVMFKXIKNREZ-UHFFFAOYSA-N acoh acetic acid Chemical compound CC(O)=O.CC(O)=O YBCVMFKXIKNREZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- OVYQSRKFHNKIBM-UHFFFAOYSA-N butanedioic acid Chemical compound OC(=O)CCC(O)=O.OC(=O)CCC(O)=O OVYQSRKFHNKIBM-UHFFFAOYSA-N 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- YVSCCMNRWFOKDU-UHFFFAOYSA-N hexanedioic acid Chemical compound OC(=O)CCCCC(O)=O.OC(=O)CCCCC(O)=O YVSCCMNRWFOKDU-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- NIFHFRBCEUSGEE-UHFFFAOYSA-N oxalic acid Chemical compound OC(=O)C(O)=O.OC(=O)C(O)=O NIFHFRBCEUSGEE-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- HJSRRUNWOFLQRG-UHFFFAOYSA-N propanedioic acid Chemical compound OC(=O)CC(O)=O.OC(=O)CC(O)=O HJSRRUNWOFLQRG-UHFFFAOYSA-N 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터의 제조 방법에 관한 것으로서, 보다 상세하게는 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 게이트 절연층과 액티브층을 형성하는 단계; 상기 액티브층을 패터닝하는 단계; 상기 패터닝된 액티브층을 포함하는 기판 상에 도전층 및 도전성 산화물층을 형성하는 단계; 상기 도전성 산화물층을 선택적으로 습식 식각하여 패터닝하는 단계; 상기 패터닝된 도전성 산화물층을 열 처리하는 단계; 및 상기 열 처리된 도전성 산화물층을 마스크로 상기 도전층을 건식 식각하여 패터닝하는 단계를 포함하는 박막 트랜지스터의 제조 방법에 관한 것이다.
본 발명에 따르면 이전의 리프트-오프(lift-off) 방식을 이용하지 않고도 3-마스크를 이용한 단순화된 공정으로 박막 트랜지스터를 제조할 수 있을 뿐만 아니라, 상기 액티브층의 반도체 영역에 대한 식각액의 접촉을 방지함에 따라 소자의 성능 저하를 최소화할 수 있는 장점이 있다.
본 발명에 따르면 이전의 리프트-오프(lift-off) 방식을 이용하지 않고도 3-마스크를 이용한 단순화된 공정으로 박막 트랜지스터를 제조할 수 있을 뿐만 아니라, 상기 액티브층의 반도체 영역에 대한 식각액의 접촉을 방지함에 따라 소자의 성능 저하를 최소화할 수 있는 장점이 있다.
Description
본 발명은 박막 트랜지스터의 제조 방법에 관한 것이다.
액정표시장치는 박막 트랜지스터(Thin Film Transistor, 이하 'TFT'라 함) 어레이 기판 상의 화소 전극과 컬러필터 상의 공통 전극 사이에 인가되는 전계에 따라 회전하는 성질을 가진 액정의 배열을 조절함으로써 화면에 원하는 정보를 표시하는 장치이다. 이때, TFT 어레이 기판 상에 존재하는 화소 전극에 전압을 인가하고 데이터 신호를 스위칭하는 것이 TFT이다.
일반적으로 TFT는 기판 상에 형성된 게이트 전극(gate electrode), 게이트 절연층(gate insulating layer), 액티브층(active layer), 소스 전극(source electrode), 드레인 전극(drain electrode) 및 화소 전극(pixel electrode) 등을 포함하며, 상기 구성 전극들은 대상층을 형성시킨 후 이를 패터닝하는 과정을 반복하여 형성된다.
이때, 상기 패터닝 과정 중, 건식 식각은 이방성 식각(anisotropic etch)으로서 미세 패턴의 형성에는 유리하지만, 식각 후 단면이 기판에 대하여 수직으로 형성되어 액정의 회전 등에 불리한 단점이 있다. 따라서, 액정 표시 패널(LCD panel)의 TFT 제조 공정에는 습식 식각이 주로 이용되고 있다.
또한, 상기 패터닝에 사용되는 마스크(mask)의 수는 공정의 수와 직결되는 것으로, 공정의 수를 줄이는 것이 생산량과 수율의 향상 면에서 유리하기 때문에, 마스크의 수를 최소화하여 TFT를 제조하려는 다양한 방법들이 제시되고 있으며, 그 중 리프트-오프(lift-off) 방식을 이용한 3-마스크 공정에 대한 관심이 높아지고 있다.
한편, 최근 상기 액티브층에 투명 전도성 산화물(TCO)을 포함하는 투명 TFT에 대하여 많은 연구가 이루어지고 있다. 상기 투명 TFT는 낮은 제조 비용으로 높은 캐리어 이동도를 나타내고, 박막 트랜지스터들간 특성 편차가 작으면서도 양호한 수율을 달성할 수 있는 장점이 있다.
그러나, 상기 투명 전도성 산화물은 내식각성(etching resistance)이 약하기 때문에 습식 식각 공정에서 식각액(wet etchant)에 노출될 경우 쉽게 손상되는 문제점이 있다. 즉, 투명 TFT의 제조를 위해 상기 액티브층에 투명 전도성 산화물을 사용하는 경우 소스/드레인 전극의 형성을 위한 식각 공정에서 상기 액티브층이 식각액에 노출되고, 이는 상기 액티브층의 손상을 유발하여 전체적인 소자의 성능이 저하되는 문제점이 있다.
따라서, 식각액에 의한 상기 액티브층의 손상을 최소화하면서도 마스크의 수를 최소화하여 TFT를 제조할 수 있는 방법에 대한 연구가 절실히 요구되고 있는 실정이다.
이에 본 발명은 이전의 리프트-오프 방식을 이용하지 않고도 3-마스크를 이용한 단순화된 공정으로 박막 트랜지스터를 제조할 수 있고, 상기 액티브층의 반도체 영역에 대한 식각액의 접촉을 방지할 수 있는 새로운 제조 방법을 제공하기 위한 것이다.
본 발명은
기판 상에 게이트 전극을 형성하는 단계;
상기 게이트 전극이 형성된 기판 상에 게이트 절연층과 액티브층을 형성하는 단계;
상기 액티브층을 패터닝하는 단계;
상기 패터닝된 액티브층을 포함하는 기판 상에 도전층 및 도전성 산화물층을 형성하는 단계;
상기 도전성 산화물층을 선택적으로 습식 식각하여 패터닝하는 단계;
상기 패터닝된 도전성 산화물층을 열 처리하는 단계; 및
상기 열 처리된 도전성 산화물층을 마스크로 상기 도전층을 건식 식각하여 패터닝하는 단계
를 포함하는 박막 트랜지스터의 제조 방법을 제공한다.
여기서, 상기 액티브층을 패터닝하는 단계는 하프-톤(half-tone) 노광을 통한 식각으로 수행할 수 있다.
또한, 상기 도전성 산화물층의 습식 식각은 구연산(citric acid), 옥살산(oxalic acid), 말론산(malonic acid), 숙신산(succinic acid), 아디픽산(adipic acid) 및 아세트산(acetic acid)으로 이루어진 군에서 선택되는 1종 이상을 포함하는 식각액을 사용하여 수행할 수 있다.
또한, 상기 패터닝된 도전성 산화물층의 열 처리는 150 내지 350 ℃에서 5 분 내지 120 분 동안 수행할 수 있다.
한편, 본 발명에 따른 박막 트랜지스터의 제조 방법은 상기 패터닝된 도전층을 포함하는 기판 상에 절연막을 형성하는 단계; 및 상기 절연막을 패터닝하는 단계를 더욱 포함할 수 있다.
이때, 상기 절연막의 패터닝은 상기 액티브층의 패터닝 단계에 이용된 마스크를 이용하여 수행할 수 있다.
또한, 상기 절연막은 질화규소(SiNx), 산화규소(SiO2), 산화알루미늄(Al2O3), BZN 산화물(Bismuth-Zinc-Niobium Oxide), 산화티타늄, 산화하프늄, 산화지르코늄, 산화탄탈륨 및 산화란탈륨으로 이루어진 군에서 선택되는 1종 이상을 포함할 수 있다.
또한, 상기 게이트 전극은 인듐-주석 산화물(ITO) 또는 인듐-아연 산화물(IZO)을 포함할 수 있다.
또한, 상기 게이트 절연층은 질화규소(SiNx), 산화규소(SiO2), 산화알루미늄(Al2O3), BZN 산화물(Bismuth-Zinc-Niobium Oxide), 산화티타늄, 산화하프늄, 산화지르코늄, 산화탄탈륨 및 산화란탈륨으로 이루어진 군에서 선택되는 1종 이상을 포함할 수 있다.
상기 액티브층은 ZnO(Zinc Oxide), SnO(Tin Oxide), InO(Indium Oxide), ITO(Indium-Tin Oxide), ZTO(Zinc-Tin Oxide), IGZO(Indium-Gallium-Zinc Oxide), ZAO(Zinc-Aluminum Oxide) 및 ISZO(Indium-Silicon-Zinc Oxide)으로 이루어진 군에서 선택되는 1종 이상을 포함할 수 있다.
또한, 상기 도전층은 Cu, Mo, Al, AlNd, Ag, Cr 및 Mo-Ti로 이루어진 군에서 선택되는 1종 이상을 포함할 수 있다.
또한, 상기 도전성 산화물층은 ITO(Indium-Tin Oxide) 또는 ZTO(Zinc-Tin Oxide)을 포함할 수 있다.
본 발명에 따르면 이전의 리프트-오프(lift-off) 방식을 이용하지 않고도 3-마스크를 이용한 단순화된 공정으로 박막 트랜지스터를 제조할 수 있을 뿐만 아니라, 상기 액티브층의 반도체 영역에 대한 식각액의 접촉을 방지함에 따라 소자의 성능 저하를 최소화할 수 있는 장점이 있다.
도 1 내지 도 7은 본 발명에 따른 박막 트랜지스터의 제조 방법에 포함될 수 있는 각 단계에 대한 일 구현예를 모식적으로 나타낸 도면이다.
이하, 도면을 참조하여 본 발명에 따른 박막 트랜지스터의 제조 방법에 대한 구현예들을 설명하기로 한다.
본 발명자들은 박막 트랜지스터의 제조 방법에 대한 연구를 거듭하는 과정에서, 패터닝된 액티브층 상에 도전층(소스/드레인 전극 형성용) 및 도전성 산화물층(화소 전극 형성용)을 형성시키고, 상기 도전성 산화물층을 선택적으로 습식 식각하여 패터닝한 후, 상기 도전성 산화물층을 열 처리하고, 이를 마스크로 상기 도전층을 건식 식각할 경우, 이전의 리프트-오프(lift-off) 방식을 이용하지 않고도 3-마스크만을 사용하여 단순화된 공정으로 박막 트랜지스터를 제조할 수 있을 뿐만 아니라, 식각액에 의한 상기 액티브층의 손상을 최소화할 수 있음을 확인하여 본 발명을 완성하였다.
이와 같은 본 발명은, 일 구현예에 따라,
기판 상에 게이트 전극을 형성하는 단계;
상기 게이트 전극이 형성된 기판 상에 게이트 절연층과 액티브층을 형성하는 단계;
상기 액티브층을 패터닝하는 단계;
상기 패터닝된 액티브층을 포함하는 기판 상에 도전층 및 도전성 산화물층을 형성하는 단계;
상기 도전성 산화물층을 선택적으로 습식 식각하여 패터닝하는 단계;
상기 패터닝된 도전성 산화물층을 열 처리하는 단계; 및
상기 열 처리된 도전성 산화물층을 마스크로 상기 도전층을 건식 식각하여 패터닝하는 단계
를 포함하는 박막 트랜지스터의 제조 방법을 제공한다.
이하, 본 발명에 따른 박막 트랜지스터의 제조 방법에 포함될 수 있는 각 단계에 대하여 보다 상세히 설명한다.
먼저, 본 발명의 일 구현예에 따른 박막 트랜지스터의 제조 방법은, 기판 상에 게이트 전극을 형성하는 단계를 수행할 수 있다.
여기서, 상기 기판은 유리 기판 또는 플라스틱 기판 등 본 발명이 속하는 기술분야에서 통상적으로 사용되는 투명 절연 기판일 수 있다. 또한, 상기 게이트 전극은 인듐-주석 산화물(ITO) 또는 인듐-아연 산화물(IZO)을 포함할 수 있다.
도 1은 기판 상에 게이트 전극이 형성된 상태를 모식적으로 나타낸 것으로서, 상기 게이트 전극으로 인듐-주석 산화물(ITO)을 사용한 구현예이며, 본 발명을 이에 한정하는 것은 아니다.
이때, 상기 단계는 기판 상에 게이트 전극층을 형성한 후, 제 1 마스크를 적용하여 상기 게이트 전극층을 패터닝하는 방법으로 수행할 수 있다.
상기 기판 상에 게이트 전극층을 형성하는 방법으로는 화학 증착(Chemical Vapor Deposition), 플라즈마 화학 증착(Plasma-Enhanced Chemical Vapor Deposition), 스퍼터링 증착(Sputtering Deposition), 전자빔 증착(E-beam evaporation), 열 증착(Thermal evaporation), 레이저 분자빔 증착(Laser Molecular Beam Epitaxy), 펄스 레이저 증착(Pulsed Laser Deposition) 또는 원자층 증착(Atomic layer deposition) 등 본 발명이 속하는 기술분야에서 통상적인 방법을 이용할 수 있다.
상기와 같이 기판 상에 게이트 전극층을 형성한 후, 제 1 마스크를 적용하여 상기 게이트 전극층을 패터닝하는데, 상기 패터닝은 통상적인 포토리소그래피(Photolithography) 공정에 의해 수행할 수 있다.
즉, 상기 게이트 전극층이 형성된 기판 상에 포토레지스트를 도포하여 포토레지스트층을 형성한 후, 소정의 패턴이 형성된 제 1 마스크를 적용하여 포토레지스트층을 선택적으로 노광하고, 이를 현상하여 게이트 전극이 형성될 영역 이외의 포토레지스트를 선택적으로 제거할 수 있다. 이렇게 패턴을 형성시킨 후, 상기 패턴에 의해 노출된 게이트 전극층을 건식 또는 습식법으로 식각하고, 남아있는 포토레지스트를 제거하는 방법으로 수행할 수 있다.
상기 게이트 전극의 형성 단계 이후에, 상기 게이트 전극이 형성된 기판 상에 게이트 절연층과 액티브층을 형성하는 단계를 수행할 수 있다.
여기서, 상기 게이트 절연층은 질화규소(SiNx), 산화규소(SiO2), 산화알루미늄(Al2O3), BZN 산화물(Bismuth-Zinc-Niobium Oxide), 산화티타늄, 산화하프늄, 산화지르코늄, 산화탄탈륨 및 산화란탈륨으로 이루어진 군에서 선택되는 1종 이상을 포함할 수 있다.
또한, 상기 액티브층은 ZnO(Zinc Oxide), SnO(Tin Oxide), InO(Indium Oxide), ITO(Indium-Tin Oxide), ZTO(Zinc-Tin Oxide), IGZO(Indium-Gallium-Zinc Oxide), ZAO(Zinc-Aluminum Oxide) 및 ISZO(Indium-Silicon-Zinc Oxide)으로 이루어진 군에서 선택되는 1종 이상을 포함할 수 있다.
도 2는 게이트 전극이 형성된 기판 상에 게이트 절연층 및 액티브층을 순차적으로 형성된 상태를 모식적으로 나타낸 것으로서, 상기 게이트 절연층으로 질화규소(SiNx)를, 상기 액티브층으로 IGZO(Indium-Gallium-Zinc Oxide)를 각각 사용한 구현예이며, 본 발명을 이에 한정하는 것은 아니다.
이때, 상기 게이트 전극이 형성된 기판 상에 게이트 절연층과 액티브층을 순차 형성하는 방법은 상기 각 층의 물질을 사용하여, 전술한 바와 같이, 화학 증착(Chemical Vapor Deposition), 플라즈마 화학 증착(Plasma-Enhanced Chemical Vapor Deposition), 스퍼터링 증착(Sputtering Deposition), 전자빔 증착(E-beam evaporation), 열 증착(Thermal evaporation), 레이저 분자빔 증착(Laser Molecular Beam Epitaxy), 펄스 레이저 증착(Pulsed Laser Deposition) 또는 원자층 증착(Atomic layer deposition) 등 본 발명이 속하는 기술분야에서 통상적인 방법으로 수행할 수 있다.
상기 게이트 절연층 및 액티브층의 형성 단계 이후에, 도 3에 나타낸 바와 같이, 상기 액티브층을 패터닝하는 단계를 수행할 수 있다.
상기 액티브층의 패터닝은 전술한 바와 같이 통상적인 포토리소그래피(Photolithography) 공정에 의해 수행할 수 있다. 즉, 상기 액티브층 상에 포토레지스트를 도포하고, 소정의 패턴이 형성된 제 2 마스크를 적용하여 포토레지스트를 선택적으로 노광하고, 이를 현상하여 포토레지스트가 선택적으로 제거할 수 있다. 이렇게 패턴을 형성한 후, 상기 패턴에 의해 노출된 액티브층을 건식법 또는 습식법으로 식각하고, 남아있는 포토레지스트를 제거하는 방법으로 수행할 수 있다.
이때, 상기 액티브층을 패터닝하는 단계는 하프-톤(half-tone) 노광을 통한 식각으로 수행하는 것이 바람직하다. 상기 하프-톤 노광을 통한 식각은 TFT의 형성에 있어서 전기적 신호를 부가하기 위한 게이트 패드부(Gate pad, 도면에 도시되어 있지 않음)의 패터닝을 상기 액티브층의 패터닝 공정과 동시에 수행하기 위해 도입할 수 있는 방법이다.
즉, 상기 액티브층 상의 포토레지스트는 하프-톤 노광을 통하여 패터닝하고, 게이트 패드부의 포토레지스트는 하프-톤을 도입하지 않은 일반 노광을 통하여 패터닝함으로써, 노광 정도에 따라 포토레지스트의 단차가 발생하게 된다.
상기와 같이 단차가 발생한 레지스트를 마스크로 식각(바람직하게는 습식 식각)을 수행하고, 상기 게이트 패드부(도면에 도시되어 있지 않음)에 포토레지스트가 남아있는 상태(스트립하지 않은 상태)에서 추가적인 식각(바람직하게는 건식 식각)을 수행하여 게이트 패드부를 오픈시킴과 동시에, 도 3에 나타낸 바와 같이 상기 액티브층을 패터닝할 수 있다.
상기 액티브층의 패터닝 단계 이후에, 도 4에 나타낸 바와 같이, 상기 패터닝된 액티브층을 포함하는 기판 상에 도전층 및 도전성 산화물층을 형성하는 단계를 수행할 수 있다.
여기서, 상기 도전층은 후술할 단계에서 패터닝에 의해 소스(source)/드레인(drain) 전극을 형성하게 되는 층으로서, Cu, Mo, Al, AlNd, Ag, Cr 및 Mo-Ti로 이루어진 군에서 선택되는 1종 이상을 포함할 수 있으며, 투명 전극의 형성을 위해서는 Mo-Ti인 것이 바람직하다. 또한, 상기 도전층에 포함되는 물질은 금속에 한정되지 않고, 투명한 소재로서, 예를 들면 전도성 고분자, 나노입자(또는 나노 와이어)를 포함하는 전도성 잉크 등일 수 있다.
상기 도전층 상에는 상기 도전성 산화물층이 형성되고, 후술할 단계에서 상기 도전성 산화물층을 선택적으로 습식 식각하게 되는데, 이때 상기 도전층은 상기 습식 식각 단계에서 식각되지 않고 남아 있게 되어, 식각액과 상기 액티브층의 접촉을 방지할 수 있고, 그에 따라 상기 액티브층의 손상을 최소화할 수 있게 된다.
또한, 상기 도전성 산화물층은 후술할 단계에서 패터닝에 의해 화소 전극을 형성하고, 소스/드레인 전극 형성을 위한 마스크 역할을 하는 층으로서, 열 처리에 의해 내식각성(etching resistance)이 향상될 수 있는 투명 전도성 산화물(TCO)로 이루어질 수 있으며, 바람직하게는 ITO(Indium-Tin Oxide) 또는 ZTO(Zinc-Tin Oxide)로 이루질 수 있다.
즉, 상기 도전성 산화물층을 이루는 소재는 일반적으로 내식각성이 약하여 후술할 도전층의 패터닝 단계에서 함께 식각되어버리는 단점이 있기 때문에, 이전에는 상기 도전층과 도전성 산화물층을 동시에 제거하는 리프트-오프(lift-off) 방식이 이용되었다. 그러나, 본 발명은 상기 도전성 산화물층을 후술할 단계에서 열 처리하여 내식각성을 향상시키고, 이를 마스크로 이용하여 상기 도전층을 식각함으로써, 상기 리프트-오프 방식 등을 통하지 않고 박막 트랜지스터를 제조할 수 있다.
상기 패터닝된 액티브층을 포함하는 기판 상에 도전층과 도전성 산화물층을 순차 형성하는 방법은 상기 각 층의 물질을 사용하여, 전술한 바와 같이, 화학 증착(Chemical Vapor Deposition), 플라즈마 화학 증착(Plasma-Enhanced Chemical Vapor Deposition), 스퍼터링 증착(Sputtering Deposition), 전자빔 증착(E-beam evaporation), 열 증착(Thermal evaporation), 레이저 분자빔 증착(Laser Molecular Beam Epitaxy), 펄스 레이저 증착(Pulsed Laser Deposition) 또는 원자층 증착(Atomic layer deposition) 등 본 발명이 속하는 기술분야에서 통상적인 방법으로 수행할 수 있다.
한편, 상기 도전층 및 도전성 산화물층의 형성 단계 이후에, 도 4 및 도 5에 나타낸 바와 같이, 상기 도전성 산화물층을 선택적으로 습식 식각(wet etching)하여 패터닝하는 단계를 수행할 수 있다.
상기 단계는 제 3 마스크를 적용하여 상기 도전성 산화물층을 패터닝함으로써 화소 전극을 형성하는 단계로서, 상기 도전성 산화물층의 패터닝은 전술한 바와 같이 통상적인 포토리소그래피(Photolithography) 공정에 의해 수행할 수 있다.
특히, 상기 도전성 산화물층의 식각 공정에서, 상기 도전성 산화물층에 포함되는 투명 전도성 산화물(TCO)은 건식 식각의 적용이 어려울 뿐만 아니라, 건식 식각을 적용하더라도 식각 후 단면이 기판에 대하여 수직으로 형성되어 액정의 회전 등에 불리한 단점이 있다. 따라서, 상기 도전성 산화물층의 식각 공정에는 습식 식각을 이용하는 것이 바람직하다.
즉, 상기 도전성 산화물층 상에 포토레지스트를 도포하고, 소정의 패턴이 형성된 제 3 마스크를 적용하여 포토레지스트를 선택적으로 노광하고, 이를 현상하여 상기 게이트 전극에 대응하는 영역의 포토레지스트가 제거할 수 있다. 이렇게 패턴을 형성한 후, 상기 패턴에 의해 노출된 도전성 산화물층을 선택적으로 습식 식각하고, 남아있는 포토레지스트를 제거하는 방법으로 수행할 수 있다.
이때, 상기 습식 식각 공정에서 식각액으로는 상기 도전성 산화물층을 선택적으로 식각할 수 있는 것이라면 제한 없이 사용할 수 있으며, 바람직하게는 구연산(citric acid), 옥살산(oxalic acid), 말론산(malonic acid), 숙신산(succinic acid), 아디픽산(adipic acid) 및 아세트산(acetic acid)으로 이루어진 군에서 선택되는 1종 이상을 포함할 수 있다.
상기 도전성 산화물층의 패터닝 단계 이후에, 상기 패터닝된 도전성 산화물층을 열 처리하는 단계를 수행할 수 있다.
상기 열 처리 단계는 상기 도전성 산화물층의 내식각성(etching resistance)을 향상시키기 위한 단계로서, 이를 통해 상기 패터닝된 도전성 산화물층을 후술할 도전층의 패터닝 단계에서 마스크로 이용할 수 있게 된다.
즉, 상기 도전성 산화물층을 이루는 투명 전도성 산화물(TCO)은 일반적으로 내식각성이 약하여 후술할 도전층의 패터닝 단계에서 상기 패터닝된 도전성 산화물층까지 함께 식각되어버리는 단점이 있기 때문에, 이전에는 상기 도전층과 도전성 산화물층을 동시에 제거하는 리프트-오프(lift-off) 등의 방식이 이용되었다.
그러나, 본 발명은 상기 패터닝된 도전성 산화물층을 열 처리하여 내식각성을 향상시킴으로써 후술할 단계에서 식각에 의해 패턴이 손상되는 것을 방지할 수 있으며, 그에 따라 이를 마스크로 이용하여 상기 도전층을 식각함으로써, 마스크 수 및 공정의 수를 최소화할 수 있고, 상기 리프트-오프 방식 등에 이용되는 별도의 장치를 이용하지 않고도 박막 트랜지스터를 제조할 수 있는 장점이 있다.
여기서, 상기 도전성 산화물층을 열 처리하는 방법은 상기 패터닝된 도전성 산화물층이 형성된 기판을 열 처리하는 방식으로 수행할 수 있으며, 구체적으로 150 ℃ 이상, 바람직하게는 150 내지 350 ℃, 보다 바람직하게는 150 내지 250 ℃의 온도 하에서; 5 분 이상, 바람직하게는 5분 내지 120 분, 보다 바람직하게는 10분 내지 60 분 동안 수행할 수 있다.
상기 패터닝된 도전성 산화물층의 어닐링 단계 이후에, 도 6에 나타낸 바와 같이, 상기 열 처리된 도전성 산화물층을 마스크로 상기 도전층을 건식 식각하여 패터닝하는 단계를 수행할 수 있다.
상기 단계는 도전층을 패터닝하여 소스(source)/드레인(drain) 전극을 형성하는 단계로서, 특히 상기 도전층의 패터닝은 전술한 단계에서 어닐링된 도전성 산화물층을 마스크로서 그대로 이용한다. 그에 따라 별도의 마스크를 이용한 포토리소그래피(Photolithography) 공정을 거치지 않고도, 상기 패터닝된 도전성 산화물층에 의해 노출된 도전층을 식각하여 패터닝할 수 있다.
특히, 상기 도전층의 패터닝에는 건식 식각(dry etching)을 이용한다. 즉, 상기 도전층의 하부에 위치한 상기 액티브층은 식각액에 대한 내식각성이 약하고, 그에 따라 상기 액티브층의 손상에 의한 소자의 성능 저하를 유발하기 때문에, 본 발명에 따른 제조 방법은 상기 도전층의 패터닝 단계에서 식각액과 상기 액티브층의 접촉을 방지하고자, 상기 도전층의 패터닝에 건식 식각을 이용한다.
상기 도전층의 건식 식각을 통해 상기 도전성 산화물층 패턴에 대응하는 도전층 패턴이 형성되고, 그에 따라 상기 기판 및 액티브층 상에 상기 도전층 패턴에 의한 소스/드레인 전극 및 상기 도전성 산화물층 패턴에 의해 화소 전극이 순차적으로 형성된 박막 트랜지스터를 제조할 수 있다.
한편, 본 발명에 따른 박막 트랜지스터의 제조 방법은, 상기 패터닝된 도전층을 포함하는 기판 상에 절연막을 형성하는 단계; 및 상기 절연막을 패터닝하는 단계를 더욱 포함할 수 있다.
상기 단계는 부가적인 것으로서, LCD에서 절연(passivation) 가능한 배향막이 사용되는 경우 별도의 보호막이 필요하지 않으므로, 상기 도전층을 식각하여 소스/드레인 전극을 형성하는 단계에서 공정을 마무리할 수 있다.
그러나, 절연 가능한 배향막이 사용되지 않는 경우에는, 소자가 산소 등에 취약한 점 등을 고려하여, 상기 소스/드레인 전극 및 화소 전극이 형성된 기판 상에 절연막 패턴을 형성시키는 상기 단계를 추가로 수행할 수 있다.
이때, 상기 절연막은 질화규소(SiNx), 산화규소(SiO2), 산화알루미늄(Al2O3), BZN 산화물(Bismuth-Zinc-Niobium Oxide), 산화티타늄, 산화하프늄, 산화지르코늄, 산화탄탈륨 및 산화란탈륨으로 이루어진 군에서 선택되는 1종 이상을 포함할 수 있다.
도 7은 상기 기판 및 액티브층 상에 상기 도전층 패턴에 의한 소스/드레인 전극 및 상기 도전성 산화물층 패턴에 의해 화소 전극이 순차적으로 형성된 박막 트랜지스터에 절연막 패턴이 형성된 상태를 모식적으로 나타낸 것으로서, 상기 절연막으로 질화규소(SiNx)를 사용한 구현예이며, 본 발명을 이에 한정하는 것은 아니다.
이때, 상기 절연막을 형성하는 방법은 상기 물질을 사용하여, 전술한 바와 같이, 화학 증착(Chemical Vapor Deposition), 플라즈마 화학 증착(Plasma-Enhanced Chemical Vapor Deposition), 스퍼터링 증착(Sputtering Deposition), 전자빔 증착(E-beam evaporation), 열 증착(Thermal evaporation), 레이저 분자빔 증착(Laser Molecular Beam Epitaxy), 펄스 레이저 증착(Pulsed Laser Deposition) 또는 원자층 증착(Atomic layer deposition) 등 본 발명이 속하는 기술분야에서 통상적인 방법으로 수행할 수 있다.
또한, 상기 절연막의 패터닝은 전술한 바와 같이 통상적인 포토리소그래피(Photolithography) 공정에 의해 수행할 수 있으며, 특히 이때 상기 액티브층의 패터닝 단계에 이용되는 제 2 마스크를 다시 적용함으로써 마스크 수 및 공정의 수를 최소화할 수 있다.
즉, 상기 절연막의 패터닝은 상기 보호막 상에 포토레지스트를 도포하고, 상기 제 2 마스크를 적용하여 포토레지스트를 선택적으로 노광하고, 이를 현상하여 포토레지스트가 선택적으로 제거할 수 있다. 이렇게 패턴을 형성한 후, 상기 패턴에 의해 노출된 액티브층을 건식법 또는 습식법으로 식각하고, 남아있는 포토레지스트를 제거하는 방법으로 수행할 수 있다.
이와 같이, 본 발명에 따른 박막 트랜지스터의 제조 방법은 전술한 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 게이트 절연층과 액티브층을 형성하는 단계; 상기 액티브층을 패터닝하는 단계; 상기 패터닝된 액티브층을 포함하는 기판 상에 도전층 및 도전성 산화물층을 형성하는 단계; 상기 도전성 산화물층을 선택적으로 습식 식각하여 패터닝하는 단계; 상기 패터닝된 도전성 산화물층을 열 처리하는 단계; 및 상기 열 처리된 도전성 산화물층을 마스크로 상기 도전층을 건식 식각하여 패터닝하는 단계를 포함하는 방법으로 수행할 수 있다.
다만, 전술한 단계들 이외에도, 상기 각 단계의 이전 또는 이후에 본 발명이 속하는 기술분야에서 통상적으로 수행될 수 있는 단계를 더욱 포함할 수 있으며, 상술한 단계들에 의해 본 발명의 제조 방법을 한정하는 것은 아니다.
Claims (12)
- 기판 상에 게이트 전극을 형성하는 단계;
상기 게이트 전극이 형성된 기판 상에 게이트 절연층과 액티브층을 형성하는 단계;
상기 액티브층을 패터닝하는 단계;
상기 패터닝된 액티브층을 포함하는 기판 상에 도전층 및 도전성 산화물층을 형성하는 단계;
상기 도전성 산화물층을 선택적으로 습식 식각하여 패터닝하는 단계;
상기 패터닝된 도전성 산화물층을 열 처리하는 단계; 및
상기 열 처리된 도전성 산화물층을 마스크로 상기 도전층을 건식 식각하여 패터닝하는 단계
를 포함하는 박막 트랜지스터의 제조 방법. - 제 1 항에 있어서,
상기 액티브층을 패터닝하는 단계는 하프-톤(half-tone) 노광을 통한 식각으로 수행하는 박막 트랜지스터의 제조 방법. - 제 1 항에 있어서,
상기 도전성 산화물층의 습식 식각은 구연산(citric acid), 옥살산(oxalic acid), 말론산(malonic acid), 숙신산(succinic acid), 아디픽산(adipic acid) 및 아세트산(acetic acid)으로 이루어진 군에서 선택되는 1종 이상을 포함하는 식각액을 사용하여 수행하는 박막 트랜지스터의 제조 방법. - 제 1 항에 있어서,
상기 패터닝된 도전성 산화물층의 열 처리는 150 내지 350 ℃에서 5 분 내지 120 분 동안 수행하는 박막 트랜지스터의 제조 방법. - 제 1 항에 있어서,
상기 패터닝된 도전층을 포함하는 기판 상에 절연막을 형성하는 단계; 및 상기 절연막을 패터닝하는 단계를 더욱 포함하는 박막 트랜지스터의 제조 방법. - 제 5 항에 있어서,
상기 절연막의 패터닝은 상기 액티브층의 패터닝 단계에 이용된 마스크를 이용하여 수행하는 박막 트랜지스터의 제조 방법. - 제 5 항에 있어서,
상기 절연막은 질화규소(SiNx), 산화규소(SiO2), 산화알루미늄(Al2O3), BZN 산화물(Bismuth-Zinc-Niobium Oxide), 산화티타늄, 산화하프늄, 산화지르코늄, 산화탄탈륨 및 산화란탈륨으로 이루어진 군에서 선택되는 1종 이상을 포함하는 박막 트랜지스터의 제조 방법. - 제 1 항에 있어서,
상기 게이트 전극은 인듐-주석 산화물(ITO) 또는 인듐-아연 산화물(IZO)을 포함하는 박막 트랜지스터의 제조 방법. - 제 1 항에 있어서,
상기 게이트 절연층은 질화규소(SiNx), 산화규소(SiO2), 산화알루미늄(Al2O3), BZN 산화물(Bismuth-Zinc-Niobium Oxide), 산화티타늄, 산화하프늄, 산화지르코늄, 산화탄탈륨 및 산화란탈륨으로 이루어진 군에서 선택되는 1종 이상을 포함하는 박막 트랜지스터의 제조 방법. - 제 1 항에 있어서,
상기 액티브층은 ZnO(Zinc Oxide), SnO(Tin Oxide), InO(Indium Oxide), ITO(Indium-Tin Oxide), ZTO(Zinc-Tin Oxide), IGZO(Indium-Gallium-Zinc Oxide), ZAO(Zinc-Aluminum Oxide) 및 ISZO(Indium-Silicon-Zinc Oxide)으로 이루어진 군에서 선택되는 1종 이상을 포함하는 박막 트랜지스터의 제조 방법. - 제 1 항에 있어서,
상기 도전층은 Cu, Mo, Al, AlNd, Ag, Cr 및 Mo-Ti로 이루어진 군에서 선택되는 1종 이상을 포함하는 박막 트랜지스터의 제조 방법. - 제 1 항에 있어서,
상기 도전성 산화물층은 ITO(Indium-Tin Oxide) 또는 ZTO(Zinc-Tin Oxide)을 포함하는 박막 트랜지스터의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20090083373 | 2009-09-04 | ||
| KR1020090083373 | 2009-09-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110025631A KR20110025631A (ko) | 2011-03-10 |
| KR101374816B1 true KR101374816B1 (ko) | 2014-03-17 |
Family
ID=43933115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100086709A KR101374816B1 (ko) | 2009-09-04 | 2010-09-03 | 박막 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101374816B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097710A (zh) * | 2014-04-25 | 2015-11-25 | 上海和辉光电有限公司 | 薄膜晶体管阵列基板及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000349294A (ja) | 1999-06-03 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| KR20070070740A (ko) * | 2005-12-29 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| KR20080070811A (ko) * | 2005-11-15 | 2008-07-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제조방법 |
| KR20090041506A (ko) * | 2007-10-24 | 2009-04-29 | 엘지전자 주식회사 | 박막 트랜지스터 및 이를 포함하는 표시장치 |
-
2010
- 2010-09-03 KR KR1020100086709A patent/KR101374816B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000349294A (ja) | 1999-06-03 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| KR20080070811A (ko) * | 2005-11-15 | 2008-07-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제조방법 |
| KR20070070740A (ko) * | 2005-12-29 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| KR20090041506A (ko) * | 2007-10-24 | 2009-04-29 | 엘지전자 주식회사 | 박막 트랜지스터 및 이를 포함하는 표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110025631A (ko) | 2011-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI385760B (zh) | 製造陣列基板的方法 | |
| US8158466B2 (en) | Array substrate for display device and method of fabricating the same | |
| US9087746B2 (en) | Thin film transistor, method for manufacturing same, display device, and method for manufacturing same | |
| US8614442B2 (en) | Thin film transistor and method of forming the same | |
| US9112040B2 (en) | Amorphous oxide thin film transistor, method for manufacturing the same, and display panel | |
| US8728861B2 (en) | Fabrication method for ZnO thin film transistors using etch-stop layer | |
| EP3327763B1 (en) | Method for manufacturing array substrate, array substrate, and display device | |
| US10008516B2 (en) | LTPS TFT array substrate, its manufacturing method, and display device | |
| US9842915B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| CN108550625B (zh) | 一种薄膜晶体管及其制作方法 | |
| US9209282B2 (en) | Method of manufacturing thin film transistor substrate and thin film transistor substrate manufactured by the method | |
| US9502577B2 (en) | Oxide thin film transistor, display device, and method for manufacturing array substrate | |
| JP2019537282A (ja) | アレイ基板とその製造方法及び表示装置 | |
| US9502437B2 (en) | Method of manufacturing array substrate, array substrate and display device | |
| KR102318054B1 (ko) | Tft 기판 및 이의 제조 방법 | |
| CN108803168B (zh) | 一种阵列基板及其制作方法、液晶显示装置 | |
| KR101423907B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| US20180166562A1 (en) | Thin Film Transistor, Manufacturing Method for Array Substrate, Array Substrate and Display Device | |
| US9240424B2 (en) | Thin film transistor array substrate and producing method thereof | |
| TWI384626B (zh) | 用於顯示裝置之陣列基板及其製造方法 | |
| KR101374816B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| US9171864B2 (en) | Display substrate and method of manufacturing the same | |
| KR20150027361A (ko) | 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법 | |
| KR102035004B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| TWI569456B (zh) | 薄膜電晶體及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170216 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180116 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190116 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 7 |