JP4656916B2

JP4656916B2 - 発光装置の作製方法

Info

Publication number: JP4656916B2
Application number: JP2004326481A
Authority: JP
Inventors: 理中村; 厳藤井; 文則立石
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2003-11-14
Filing date: 2004-11-10
Publication date: 2011-03-23
Anticipated expiration: 2024-11-10
Also published as: JP2005167225A

Description

本発明は、大面積ガラス基板上に形成したトランジスタなどの能動素子をもって構成される発光装置及びその作製方法に関する。

従来、ガラス基板上の薄膜トランジスタ（以下「ＴＦＴ」ともいう。）によって構成される、所謂アクティブマトリクス駆動方式の表示パネルは、半導体集積回路の製造技術と同様に、フォトマスクを使った光露光工程により、各種薄膜をパターニングすることにより製造されてきた。

これまで、一枚のマザーガラス基板から複数の表示パネルを切り出して、大量生産を効率良く行う生産技術が採用されてきた。マザーガラス基板のサイズは、１９９０年初頭における第１世代の３００×４００ｍｍから、２０００年には第４世代となり６８０×８８０ｍｍ若しくは７３０×９２０ｍｍへと大型化して、一枚の基板から多数の表示パネルが取れるように生産技術が進歩してきた。

ガラス基板若しくは表示パネルのサイズが小さい場合には、露光装置により比較的簡便にパターニング処理を行うことが可能であったが、基板サイズが大型化するにつれ、１回の露光処理で表示パネルの全面を同時に処理することが不可能となっていた。その結果、フォトレジストが塗布された領域を複数に分割して、所定のブロック領域毎に露光処理を行い、順次それを繰り返して基板全面の露光を行う方法などが開発されてきた（例えば、特許文献１参照。）。
特開平１１−３２６９５１号公報

しかしながら、ガラス基板のサイズは、第５世代で１０００×１２００ｍｍ若しくは１１００×１３００ｍｍへとさらに大型化し、次世代では１５００×１８００ｍｍ若しくはそれ以上のサイズが想定されるにつけ、従来のパターニング方法では、生産性良く、低コストで表示パネルを製造することが困難となって来た。すなわち、つなぎ露光により多数回の露光処理を行えば処理時間は増大し、基板の大型化に対応した露光装置の開発には多大な投資が必要となって来た。

そればかりでなく、基板の全面に各種の被膜を形成し、僅かな領域を残してエッチング除去する工法では、材料コストを浪費し、多量の廃液を処理することが要求されてしまうという問題点が内在していた。

本発明は、このような状況に鑑み成されたものであり、材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な発光装置及びその製造技術を提供することを目的としている。

本発明は、配線層若しくは電極を形成する導電層や、所定のパターンを形成するためのマスク層など表示パネルを作製するために必要なパターンのうち、少なくとも一つ若しくはそれ以上を、選択的にパターンを形成可能な方法により形成して、表示パネルを製造することを特徴とするものである。選択的にパターンを形成可能な方法として、導電層や絶縁層など形成し、特定の目的に調合された組成物の液滴を選択的に吐出して所定のパターンを形成することが可能な、液滴吐出法（その方式によっては、インクジェット法とも呼ばれる。）を用いる。

本発明は、エレクトロルミネセンス（以下「ＥＬ」ともいう。）と呼ばれる発光を発現する有機物、若しくは有機物と無機物の混合物を含む媒体を、電極間に介在させた発光素子とＴＦＴとが接続された表示装置であって、このような表示装置を液滴吐出法を用いることで上記目的を達成する。

本発明の発光装置は、画素毎に少なくとも第１の薄膜トランジスタ及び第２の薄膜トランジスタを有し、第１の薄膜トランジスタ及び前記第２の薄膜トランジスタは、導電性材料を有するゲート電極層と、前記ゲート電極層上に設けられたゲート絶縁層と、前記ゲート絶縁層上に設けられた半導体層と、前記半導体層上に設けられたソース及びドレイン配線層とを有し、前記第１の薄膜トランジスタのソースまたはドレイン配線層と、前記第２の薄膜トランジスタのゲート電極層とが接続され、前記半導体層は、前記ゲート絶縁層の端を越えないように設けられていることを特徴としている。

本発明の発光装置は、画素毎に少なくとも第１の薄膜トランジスタ及び第２の薄膜トランジスタを有し、第１の薄膜トランジスタ及び前記第２の薄膜トランジスタは、導電性材料を有するゲート電極層と、前記ゲート電極層上に設けられたゲート絶縁層と、前記ゲート絶縁層上に設けられた半導体層と、前記半導体層上に設けられたソースまたはドレイン配線層とを有し、前記第１の薄膜トランジスタのソースまたはドレイン配線層と、前記第２の薄膜トランジスタのゲート電極層とが接続され、前記半導体層の端は、前記ゲート絶縁層の端と一致するように設けられていることを特徴としている。

本発明は、画素毎に少なくともスイッチング用薄膜トランジスタと駆動用薄膜トランジスタとを有する発光装置において、前記スイッチング用薄膜トランジスタは、導電性材料から形成された第１のゲート電極層と、前記第１のゲート電極層と接する島状の第１のゲート絶縁層と、前記第１のゲート絶縁層と接する島状の第１の半導体層と、前記第１の半導体層と接する一導電型の不純物を含有する第２の半導体層と、前記一導電型の不純物を含有する第２の半導体層と接するソースまたはドレイン配線層とを有し、前記駆動用薄膜トランジスタは、導電性材料から形成された第２のゲート電極層と、前記第２のゲート電極層と接する島状の第２のゲート絶縁層と、前記第２のゲート絶縁層と接する島状の第３の半導体層とを有し、かつ前記第２のゲート電極層の一部は露出しており、スイッチング用薄膜トランジスタのソースまたはドレイン配線層と駆動用薄膜トランジスタのゲート電極層とが接続され、スイッチング用薄膜トランジスタ及び駆動用薄膜トランジスタが有する第１の半導体層または第３の半導体は、第１のゲート絶縁層または第２のゲート絶縁層の端を越えないように設けられていることを特徴としている。

本発明は、画素毎に少なくともスイッチング用薄膜トランジスタと駆動用薄膜トランジスタとを有する発光装置において、前記スイッチング用薄膜トランジスタは、導電性材料から形成された第１のゲート電極層と、前記第１のゲート電極層と接する島状の第１のゲート絶縁層と、前記第１のゲート絶縁層と接する島状の第１の半導体層と、前記第１の半導体層と接する一導電型の不純物を含有する第２の半導体層と、前記一導電型の不純物を含有する第２の半導体層と接するソースまたはドレイン配線層とを有し、前記駆動用薄膜トランジスタは、導電性材料から形成された第２のゲート電極層と、前記第２のゲート電極層と接する島状の第２のゲート絶縁層と、前記第２のゲート絶縁層と接する島状の第３の半導体層とを有し、かつ前記第２のゲート電極層の一部は露出しており、スイッチング用薄膜トランジスタのソースまたはドレイン配線層と駆動用薄膜トランジスタのゲート電極層とが接続され、スイッチング用薄膜トランジスタ及び駆動用薄膜トランジスタが有する第１のゲート絶縁層または第２のゲート絶縁層の端は、第１の半導体層または第３の半導体層の端と一致するように設けられていることを特徴としている。

本発明の発光装置は、画素毎に少なくとも第１の薄膜トランジスタ及び第２の薄膜トランジスタを有し、第１の薄膜トランジスタ及び前記第２の薄膜トランジスタは、下地層と、下地層と接する導電性材料を有するゲート電極層と、前記ゲート電極層上に設けられたゲート絶縁層と、前記ゲート絶縁層上に設けられた半導体層と、前記半導体層上に設けられたソースまたはドレイン配線層とを有し、前記第１の薄膜トランジスタのソースまたはドレイン配線層と、前記第２の薄膜トランジスタのゲート電極層とが接続され、前記半導体層の端は、前記ゲート絶縁層の端を越えないように設けられていることを特徴としている。

本発明の発光装置は、画素毎に少なくとも第１の薄膜トランジスタ及び第２の薄膜トランジスタを有し、第１の薄膜トランジスタ及び前記第２の薄膜トランジスタは、下地層と、下地層と接する導電性材料を有するゲート電極層と、前記ゲート電極層上に設けられたゲート絶縁層と、前記ゲート絶縁層上に設けられた半導体層と、前記半導体層上に設けられたソースまたはドレイン配線層とを有し、前記第１の薄膜トランジスタのソースまたはドレイン配線層と、前記第２の薄膜トランジスタのゲート電極層とが接続され、前記半導体層の端は、前記ゲート絶縁層の端と一致するように設けられていることを特徴としている。

本発明は、画素毎に少なくともスイッチング用薄膜トランジスタと駆動用薄膜トランジスタとを有する発光装置において、前記スイッチング用薄膜トランジスタは、下地層と、下地層と接する導電性材料から形成された第１のゲート電極層と、前記第１のゲート電極層と接する島状の第１のゲート絶縁層と、前記第１のゲート絶縁層と接する島状の第１の半導体層と、前記第１の半導体層と接する一導電型の不純物を含有する第１の半導体層と、前記一導電型の不純物を含有する第２の半導体層と接するソースまたはドレイン配線層とを有し、前記駆動用薄膜トランジスタは、下地層と、前記下地層と接する導電性材料から形成された第２のゲート電極層と、前記第２のゲート電極層と接する島状の第２のゲート絶縁層と、前記第２のゲート絶縁層と接する島状の第３の半導体層とを有し、かつ前記第２のゲート電極層の一部は露出しており、スイッチング用薄膜トランジスタのソースまたはドレイン配線層と駆動用薄膜トランジスタのゲート電極層とが接続され、スイッチング用薄膜トランジスタ及び駆動用薄膜トランジスタが有する第１の半導体層または第３の半導体層は、第１のゲート絶縁層または第２のゲート絶縁層の端を越えないように設けられていることを特徴としている。

本発明は、画素毎に少なくともスイッチング用薄膜トランジスタと駆動用薄膜トランジスタとを有する発光装置において、前記スイッチング用薄膜トランジスタは、下地層と、下地層と接する導電性材料から形成された第１のゲート電極層と、前記第１のゲート電極層と接する島状の第１のゲート絶縁層と、前記第１のゲート絶縁層と接する島状の第１の半導体層と、前記第１の半導体層と接する一導電型の不純物を含有する第１の半導体層と、前記一導電型の不純物を含有する第２の半導体層と接するソースまたはドレイン配線層とを有し、前記駆動用薄膜トランジスタは、下地層と、前記下地層と接する導電性材料から形成された第２のゲート電極層と、前記第２のゲート電極層と接する島状の第２のゲート絶縁層と、前記第２のゲート絶縁層と接する島状の第３の半導体層とを有し、かつ前記第２のゲート電極層の一部は露出しており、スイッチング用薄膜トランジスタのソースまたはドレイン配線層と駆動用薄膜トランジスタのゲート電極層とが接続され、スイッチング用薄膜トランジスタ及び駆動用薄膜トランジスタが有する第１の半導体層または第３の半導体層の端は、第１のゲート絶縁層または第２のゲート絶縁層の端と一致するように設けられていることを特徴としている。

本発明の発光装置は、半導体層、第１の半導体層、または第３の半導体層上に保護膜を有することを特徴としている。

本発明は、絶縁表面を有する基板若しくは前処理を行った下地表面を有する基板上に、液滴吐出法でゲート電極層を形成する第１の段階と、前記ゲート電極層上に、ゲート絶縁層、半導体層を形成する第２の段階と、前記半導体層上に、液滴吐出法で第１のマスクを形成する第３の段階と、前記第１のマスクにより、前記ゲート絶縁層、半導体層を連続的にエッチングする第４の段階と、前記第１のマスクを除去する第５の段階と、前記半導体層上に、保護層を形成する第６の段階と、一導電型の不純物を含有する半導体層を形成する第７の段階と、液滴吐出法で、ソース及びドレイン配線層を形成する第８の段階と、前記ソース及びドレイン配線層を第２のマスクとして、前記保護層上の前記一導電型の不純物を含有する半導体層をエッチングする第９の段階の各段階を含むことを特徴としている。

本発明は、画素毎に少なくともスイッチング用薄膜トランジスタと駆動用薄膜トランジスタとを有する発光装置において、絶縁表面を有する基板若しくは前処理を行った下地表面を有する基板上に、液滴吐出法でスイッチング用薄膜トランジスタのゲート電極層と、駆動用薄膜トランジスタのゲート電極層とを形成する第１の段階と、前記スイッチング用薄膜トランジスタのゲート電極層上と、前記駆動用薄膜トランジスタのゲート電極層上に、ゲート絶縁層、半導体層を形成する第２の段階と、前記半導体層上に、液滴吐出法で第１のマスクを形成する第３の段階と、前記第１のマスクにより、前記ゲート絶縁層、半導体層を連続的にエッチングし、前記駆動用薄膜トランジスタのゲート電極層の一部を露出させる第４の段階と、前記第１のマスクを除去する第５の段階と、前記半導体層上に、保護層を形成する第６の段階と、一導電型の不純物を含有する半導体層を形成する第７の段階と、液滴吐出法で、ソースまたはドレイン配線層を形成すると共に、少なくとも一方の配線層を前記駆動用薄膜トランジスタのゲート電極層と接続する第８の段階と、前記ソースまたはドレイン配線層を第２のマスクとして、前記保護層上の前記一導電型の不純物を含有する半導体層をエッチングする第９の段階の各段階を含むことを特徴としている。

上記した第２の段階は、プラズマを援用した気相成長法（プラズマＣＶＤ）又はスパッタリング法により、ゲート絶縁層、半導体層の各層を大気に晒すことなく連続的に形成することが好ましい。

ゲート絶縁層は、第１の窒化珪素膜、酸化珪素膜及び第２の窒化珪素膜を順次積層して形成することで、ゲート電極の酸化を防止出来、かつ、ゲート絶縁層の上層側に形成する半導体層と良好な界面を形成することが出来る。

前記したように、本発明は、ゲート絶縁層、半導体層をパターニングの時に利用するマスクを形成する際に液滴吐出法により行い、ゲート絶縁層、半導体層を同時にエッチングすることを特徴としている。

本発明は、絶縁表面を有する基板若しくは下地層が設けられた絶縁表面を有する基板上に、液滴吐出法でゲート電極層を形成する第１の段階と、前記ゲート電極層上に、ゲート絶縁層を形成する第２の段階と、前記ゲート絶縁層上に半導体層を形成する第３の段階と、前記半導体層上に、液滴吐出法で第１のマスクを形成する第４の段階と、前記第１のマスクにより、前記ゲート絶縁層、半導体層を連続的にエッチングする第５の段階と、前記第１のマスクを除去する第６の段階と、前記半導体層上に、保護層を形成する第７の段階と、一導電型の不純物を含有する半導体層を形成する第８の段階と、液滴吐出法で、ソースまたはドレイン配線層を形成する第９の段階と、前記ソース及びドレイン配線層を第２のマスクとして、前記保護層上の前記一導電型の不純物を含有する半導体層をエッチングする第１０の段階の各段階を含むことを特徴としている。

本発明は、画素毎に少なくともスイッチング用薄膜トランジスタと駆動用薄膜トランジスタとを有する発光装置において、絶縁表面を有する基板若しくは下地層が設けられた絶縁表面を有する基板上に、液滴吐出法でスイッチング用薄膜トランジスタのゲート電極層と、駆動用薄膜トランジスタのゲート電極層とを形成する第１の段階と、前記スイッチング用薄膜トランジスタのゲート電極層上と、前記駆動用薄膜トランジスタのゲート電極層上に、ゲート絶縁層を形成する第２の段階と、前記ゲート絶縁層上に半導体層を形成する第３の段階と、前記半導体層上に、液滴吐出法で第１のマスクを形成する第４の段階と、前記第１のマスクにより、前記ゲート絶縁層、半導体層を連続的にエッチングし、前記駆動用薄膜トランジスタのゲート電極層の一部を露出させる第５の段階と、前記第１のマスクを除去する第６の段階と、前記半導体層上に、保護層を形成する第７の段階と、一導電型の不純物を含有する半導体層を形成する第８の段階と、液滴吐出法で、ソースまたはドレイン配線層を形成すると共に、少なくとも一方の配線層を前記駆動用薄膜トランジスタのゲート電極層と接続する第９の段階と、前記ソースまたはドレイン配線層を第２のマスクとして、前記保護層上の前記一導電型の不純物を含有する半導体層をエッチングする第１０の段階の各段階を含むことを特徴としている。

上記した第３の段階は、プラズマを援用した気相成長法（プラズマＣＶＤ）又はスパッタリング法により、ゲート絶縁層、半導体層の各層を大気に晒すことなく連続的に形成することが好ましい。

本発明は、ゲート電極層又は配線層を液滴吐出法で形成するものであり、導電性材料はＡｇ、Ｃｕで形成することができる。また、ＡｇあるいはＣｕを含む合金若しくはＡｇとＣｕの積層で形成することができる。また、そのゲート電極層又は配線層の上層には、窒化珪素膜若しくは窒化酸化珪素膜を接して設けることで酸化による劣化を防止することができる。また、導電性材料としてＡｕ、Ｗ、またはＡｌを用いても良い。

本発明は、ＴＦＴの主要部である半導体層を、水素とハロゲン元素を含み、結晶構造を含むセミアモルファス半導体で形成することも可能であり、それにより、ｎチャネル型のＴＦＴのみで構成される駆動回路を設けることができる。すなわち、半導体層に水素とハロゲン元素を含み結晶構造を含む半導体であって、１〜１５ｃｍ²／Ｖ・ｓｅｃの電界効果移動度で動作可能なＴＦＴにより駆動回路を同一基板上に実現することができる。

本発明によれば、液滴吐出法により、配線層やマスクのパターニングを直接行うことができるので、材料の利用効率を向上させて、かつ、作製工程を簡略化したＴＦＴ及びそれを用いた表示装置を得ることができる。

ＥＬ表示パネルに用いるアクティブ・マトリクス方式は、特定の画素を選択し、必要な表示情報を与えられること、１フレーム期間を通して、発光素子に電流を流すための機能を持っていることを満足しなければならない。この二つを同時に満足するためにはスイッチング用薄膜トランジスタに加え、発光素子に電流を供給する駆動用薄膜トランジスタが必要になる。このスイッチング用薄膜トランジスタと駆動用薄膜トランジスタとは電気的に接続されていなければならないので、コンタクト部分を形成する必要がある。本発明によれば、ゲート絶縁層、半導体層をパターニングの時に利用するマスクを形成する際に液滴吐出法により行い、ゲート絶縁層、半導体層を同時にエッチングすることで、駆動用薄膜トランジスタのゲート電極層が露出されるため、スイッチング用薄膜トランジスタのソース及びドレイン配線層と簡単にコンタクトをとることができる。

本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下の説明において、各図面間で共通する同等部位においては、同じ符号を付けて示すこととし、重複する説明については省略する。また、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解されるものであり、以下に示す態様に限定して解釈されるものでない。

図１は本発明に係るＥＬ表示パネルの構成を示す上面図であり、絶縁表面を有する基板１００上に画素１０２をマトリクス上に配列させた画素部１０１、走査線側入力端子１０３、信号線側入力端子１０４が形成されている。画素数は種々の規格に従って設ければ良く、ＸＧＡであれば１０２４×７６８×３（ＲＧＢ）、ＵＸＧＡであれば１６００×１２００×３（ＲＧＢ）、フルスペックハイビジョンに対応させるのであれば１９２０×１０８０×３（ＲＧＢ）とすれば良い。

画素１０２は、走査線側入力端子１０３から延在する走査線と、信号線側入力端子１０４から延在する信号線とが交差することで、マトリクス状に配設される。画素１０２のそれぞれには、信号線との接続状態を制御する薄膜トランジスタ（以下「スイッチング用薄膜トランジスタ」又は「スイッチング用ＴＦＴ」ともいう。）と、発光素子へ流れる電流を制御する薄膜トランジスタ（以下「駆動用薄膜トランジスタ」又は「駆動用ＴＦＴ」ともいう。）とが備えられ、駆動用薄膜トランジスタが発光素子と直列に接続されている。

ＴＦＴは、その主要な構成要素として、半導体層、ゲート絶縁層及びゲート電極層が挙げられ、半導体層に形成されるソース及びドレイン領域に接続する配線層がそれに付随する。構造的には基板側から半導体層、ゲート絶縁層及びゲート電極層を配設したトップゲート型と、基板側からゲート電極層、ゲート絶縁層及び半導体層を配設したボトムゲート型などが代表的に知られているが、本発明においてはそれらの構造のどのようなものを用いても良い。

半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるアモルファス半導体（以下「ＡＳ」ともいう。）、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス（微結晶若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。

ＳＡＳは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶領域を観測することが出来、珪素を主成分とする場合にはラマンスペクトルが５２０ｃｍ^-1よりも低波数側にシフトしている。Ｘ線回折では珪素結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ＳＡＳは、珪化物気体をグロー放電分解（プラズマＣＶＤ）して形成する。珪化物気体としては、ＳｉＨ₄、その他にもＳｉ₂Ｈ₆、ＳｉＨ₂Ｃｌ₂、ＳｉＨＣｌ₃、ＳｉＣｌ₄、ＳｉＦ₄などを用いることが可能である。またＧｅＦ₄を混合させても良い。この珪化物気体をＨ₂、又は、Ｈ₂とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は２〜１０００倍の範囲。圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚ。基板加熱温度は３００℃以下でよい。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は１×１０²⁰ａｔｏｍｓ／ｃｍ³以下とすることが望ましく、特に、酸素濃度は５×１０¹⁹ａｔｏｍｓ／ｃｍ³以下、好ましくは１×１０¹⁹ａｔｏｍｓ／ｃｍ³以下とする。

図１は、走査線及び信号線へ入力する信号を、外付けの駆動回路により制御するＥＬ表示パネルの構成を示しているが、図２に示すように、ＣＯＧ（ＣｈｉｐｏｎＧｌａｓｓ）によりドライバＩＣ１０５及び１０６を基板１００上に実装しても良い。ドライバＩＣは単結晶半導体基板に形成されたものでも良いし、ガラス基板上にＴＦＴで回路を形成したものであっても良い。

また、画素に設けるＴＦＴをＳＡＳで形成する場合には、図３に示すように走査線側駆動回路１０７を基板１００上に形成し一体化することも出来る。１０８は、保護ダイオードである。

パターンの形成に用いる液滴吐出装置の一態様は図２５に示されている。液滴吐出手段１４０３の個々のヘッド１４０５は制御手段１４０７に接続され、それがコンピュータ１４１０で制御することにより予めプログラミングされたパターンを描画することができる。描画するタイミングは、例えば、基板１４００上に形成されたマーカー１４１１を基準に行えば良い。或いは、基板１４００の縁を基準にして基準点を確定させても良い。これをＣＣＤなどの撮像手段１４０４で検出し、画像処理手段１４０９にてデジタル信号に変換したものをコンピュータ１４１０で認識して制御信号を発生させて制御手段１４０７に送る。勿論、基板１４００上に形成されるべきパターンの情報は記憶媒体１４０８に格納されたものであり、この情報を基にして制御手段１４０７に制御信号を送り、液滴吐出手段１４０３の個々のヘッド１４０５を個別に制御することができる。現状、ＥＬのように一つのインクジェットヘッドでＲＧＢをそれぞれ吐出するように、一つのヘッドでメタル、有機、無機を別々に吐出できるような装置を検討している。そこで、層間絶縁膜を広範囲に吐出する場合、スループットを向上のため、同じ材料を使って細い線を多重に引いても良い。これは、図２５では、液滴吐出手段１４０３の個々のヘッド１４０５の並んだ距離が基板の幅と一致しているが、液滴吐出手段１４０３の個々のヘッド１４０５の並んだ距離より大きな幅を持つ大型基板にも繰り返し走査することでパターンの形成可能な液滴吐出装置である。

次に、このような液滴吐出装置を用いたＥＬ表示パネルの作製工程について、以下に説明する。

（第１の実施の形態）
第１の実施の形態として、チャネル保護型のＴＦＴの作製方法について説明する。

図４（Ａ）は、基板１００上にゲート電極層と、ゲート電極層と接続するゲート配線層を液滴吐出法で形成する工程を示している。なお、図４（Ａ）は縦断面構造を模式的に示し、Ａ−Ｂ及びＣ−Ｄ及びＥ−Ｆに対応する平面構造を図８に示すので同時に参照することが出来る。

基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等の絶縁性を有した基板を用いることができる。また、単結晶シリコンなどの半導体基板、ステンレスなどの金属基板の表面に絶縁層を設けた基板を適用しても良い。

基板１００上には、スパッタリング法や蒸着法、液滴吐出法などの方法により、Ｔｉ（チタン）、Ｗ（タングステン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｍｏ（モリブデン）などの金属材料若しくはその酸化物、あるいは光触媒などで形成される下地層２０１を形成することが好ましい。下地層２０１は０．０１〜１０ｎｍの厚さで形成すれば良いが、極薄く形成すれば良いので、必ずしも層構造を持っていなくても良い。なお、この下地層２０１は、ゲート電極層を密着性良く形成するために設けるものであり、十分な密着性が得られるのであれば、これを省略して基板１００上にゲート電極層を液滴吐出法により直接形成しても良い。その他、大気圧プラズマ処理などを行っても良い。また、この工程に限らず、有機層、無機層、メタル層などの層上に、液滴吐出法により導電性層を形成する場合若しくは液滴吐出法により形成された導電性層上に有機層、無機層、メタル層などを形成する場合には、導電性層との密着性向上のために同様の処理を行うと良い。

下地層２０１上に、導電性材料を含む組成物を液滴吐出法により吐出して、ゲート配線層２０２、ゲート電極層２０３、ゲート電極層２０４を形成する。これらの層を形成する導電性材料としては、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。その他、ＡｇをコーティングしたＣｕ粒子若しくはそのバッファ層にＮｉ（ニッケル）あるいはＮｉＢ（ニッケルボロン）を用いた粒子を主成分とした組成物でも良い。特に、ゲート配線層は、低抵抗化することが好ましのいで、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。若しくは、銀と銅の積層でも良い。また、銀は高価であるので、極めて細く吐出した銀を銅メッキで太くしても良い。吐出した銀の表面はざらざらしているのでメッキ加工がし易く、メッキの方法としては、メッキ液層に浸けるあるいはメッキ液を流しかけるなどが考えられる。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア層を設けるとよい。バリア層として窒化珪素膜だけでなく、ＮｉＢ（ニッケルボロン）も使える。ニッケルボロンによって表面の滑らかにすることもできる。溶媒は、酢酸ブチル等のエステル類、イソプロピルアルコール等のアルコール類、アセトン等の有機溶剤等に相当する。表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。

液滴吐出法において用いるノズルの径は、０．０２〜１００μｍ（好適には３０μｍ以下）に設定し、該ノズルから吐出される組成物の吐出量は０．００１ｐｌ〜１００ｐｌ（好適には１０ｐｌ以下）に設定することが好ましい。液滴吐出法には、オンデマンド型とコンティニュアス型の２つの方式があるが、どちらの方式を用いてもよい。さらに液滴吐出法において用いるノズルには、圧電体の電圧印加により変形する性質を利用した圧電方式、ノズル内に設けられたヒータにより組成物を沸騰させ該組成物を吐出する加熱方式があるが、そのどちらの方式を用いてもよい。被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には０．１〜３ｍｍ（好適には１ｍｍ以下）程度に設定する。ノズルと被処理物は、その相対的な距離を保ちながら、ノズル及び被処理物の一方が移動して、所望のパターンを描画する。また、組成物を吐出する前に、被処理物の表面にプラズマ処理を施してもよい。これは、プラズマ処理を施すと、被処理物の表面が親水性になったり、疎液性になったりすることを活用するためである。例えば、純水に対しては親水性になり、アルコールを溶媒したペーストに対しては疎液性になる。

組成物を吐出する工程は、減圧下で行っても良い。これは、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略又は短くすることができるためである。組成物の吐出後は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉等により、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１００度で３分間、焼成は２００〜３５０度で１５分間〜１２０分間で行うもので、その目的、温度と時間が異なるものである。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、１００〜８００度（好ましくは２００〜３５０度）とする。本工程により、組成物中の溶媒の揮発又は化学的に分散剤を除去し、周囲の樹脂が硬化収縮することで、融合と融着を加速する。雰囲気は、酸素雰囲気、窒素雰囲気又は空気で行う。但し、金属元素を分解又は分散している溶媒が除去されやすい酸素雰囲気下で行うことが好適である。

レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザの例としては、エキシマレーザが挙げられ、後者の固体レーザの例としては、Ｃｒ、Ｎｄ等がドーピングされたＹＡＧ、ＹＶＯ₄等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザ照射方法を用いてもよい。但し、基板の耐熱性に依っては、レーザ光の照射による加熱処理は、数マイクロ秒から数十秒の間で瞬間に行うとよい。瞬間熱アニール（ＲＴＡ）は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数マイクロ秒から数分の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えないという利点がある。

ゲート配線層２０２、ゲート電極層２０３、ゲート電極層２０４を形成した後、表面に露出している下地層２０１の処理として、下記の２つの工程のうちどちらかの工程を行うことが望ましい。

第一の方法としては、ゲート配線層２０２、ゲート電極層２０３、ゲート電極層２０４と重ならない下地層２０１を絶縁化して、絶縁体層２０５を形成する工程である（図４（Ｂ）参照。）。つまり、ゲート配線層２０２、ゲート電極層２０３、ゲート電極層２０４と重ならない下地層２０１を酸化して絶縁化する。このように、下地層２０１を酸化して絶縁化する場合には、当該下地層２０１を０．０１〜１０ｎｍの厚さで形成しておくことが好適であり、そうすると容易に酸化させることができる。なお、酸化する方法としては、酸素雰囲気下に晒す方法を用いてもよいし、熱処理を行う方法を用いてもよい。

第２の方法としては、ゲート配線層２０２、ゲート電極層２０３、ゲート電極層２０４をマスクとして、下地層２０１をエッチングして除去する工程である。この工程を用いる場合には下地層２０１の厚さに制約はない。

次に、プラズマＣＶＤ法やスパッタリング法を用いて、ゲート絶縁層２０６を単層又は積層構造で形成する（図４（Ｃ）参照。）。特に好ましい形態としては、窒化珪素からなる絶縁体層２０７、酸化珪素からなる絶縁体層２０８、窒化珪素からなる絶縁体層２０９の３層の積層体をゲート絶縁層として構成させる。なお、低い成膜温度でゲートリーク電流に少ない緻密な絶縁層を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁層中に混入させると良い。ゲート配線層２０２、ゲート電極層２０３、ゲート電極層２０４に接する第１の層を窒化珪素若しくは窒化酸化珪素で形成することで、酸化による劣化を防止することができる。また、ゲート配線層２０２、ゲート電極層２０３、ゲート電極層２０４に接する第１の層にＮｉＢ（ニッケルボロン）を用いることで表面を滑らかにすることもできる。

次に、半導体層２１０を形成する。半導体層２１０は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるＡＳ、或いはＳＡＳで形成する。気相成長法としては、プラズマＣＶＤ法や熱ＣＶＤ法を用いることができる。

プラズマＣＶＤ法を用いる場合、ＡＳは半導体材料ガスであるＳｉＨ₄若しくはＳｉＨ₄とＨ₂の混合気体を用いて形成する。ＳＡＳは、ＳｉＨ₄をＨ₂で３倍〜１０００倍に希釈して混合気体、若しくはＳｉ₂Ｈ₆とＧｅＦ₄のガス流量比をＳｉ₂Ｈ₆対ＧｅＦ₄を２０〜４０対０．９で希釈すると、Ｓｉの組成比が８０％以上であるＳＡＳを得ることができる。特に、後者の場合は下地との界面から結晶性を半導体層２１０に持たせることが出来るため好ましい。

半導体層２１０上には、ゲート電極層２０３及び２０４と相対する位置に、組成物を選択的に吐出して、マスク層２１１を形成する。マスク層２１１は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。

マスク層２１１を利用して、ゲート絶縁層２０６、半導体層２１０をエッチングする（図５（Ａ）参照。）。
その結果、半導体層の端は、島状のゲート絶縁層の端を越えないように設けられることになる。また半導体層の端は、島状のゲート絶縁層の端と一致するように設けられていると表記することもできる。エッチング加工はプラズマエッチング又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ₄、ＮＦ₃、Ｃｌ₂、ＢＣｌ₃、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能である。続いて、マスク層２１１を除去して、半導体層２１０上に、保護層２１２を液滴吐出法で形成する。保護層２１２は絶縁層であり、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムなどの無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサン、珪素上の水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。この保護層は、界面の清浄性を確保して、有機物や金属物、水蒸気などの不純物で半導体層２１０が汚染されることを防ぐ効果がある。また、層間層としての役割もある。

次のような方法で保護層２１２を形成してもよい。まず、半導体層２１０上に酸化珪素、窒化珪素、酸化窒化珪素などの絶縁層をプラズマＣＶＤ法などで形成する。
続いて、保護層２１２を液滴吐出法で形成し、前記保護層２１２をマスクとして利用し、エッチング加工を行う。これにより、保護層２１２の下には絶縁層が存在することになり、シロキサン系材料などと絶縁層とが積層された保護層を形成することができる。

次に、ｎ型の半導体層２１３を形成する。ｎ型の半導体層２１３は、シランガスとフォスフィンガスを用いて形成すれば良く、ＡＳ若しくはＳＡＳで形成することができる。続いて、導電性材料を含む組成物を選択的に吐出して、ソース及びドレイン配線層２１４を液滴吐出法で形成する（図５（Ａ）参照。）。この配線層を形成する導電性材料としては、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。銀と銅の積層などでも良い。また、透光性を有するインジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素からなるＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。

次に、ソースまたはドレイン配線層２１４をマスクとして、ｎ型の半導体層２１３をエッチングして、ソースまたはドレイン領域を形成するｎ型の半導体層２１５、２１６を形成する（図５（Ｂ）参照。）。エッチング加工はプラズマエッチング又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ₄、ＮＦ₃、Ｃｌ₂、ＢＣｌ₃、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能である。その後、全面に窒化珪素若しくは窒化酸化珪素のパッシべーション層２１７を形成する。

次に、液滴吐出法によりソースまたはドレイン配線層２１４と電気的に接続する部分を除く全領域に層間層２１８を形成する（図６（Ａ）参照。）。他の方法として、液滴吐出法によりソースまたはドレイン配線層２１４と電気的に接続する部分を除く配線部分のみに層間層２１８を形成しても良い。この層間層は絶縁層であり、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサン、珪素上の水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。

次いで、層間層２１８をマスクとして、エッチング加工によりパッシべーション層２１７の一部に貫通孔２１９を形成して、その下層側に配置されているソース及びドレイン配線層２１４一部を露出させる。エッチング加工はプラズマエッチング又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ₄、ＮＦ₃、Ｃｌ₂、ＢＣｌ₃、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層が必要にはならない。

ここで、もう一つの方法として、層間層２１８をスピンコート法やディップ法により基板全面に形成し、その後、エッチング加工等により貫通孔２１９を形成する。また、この貫通孔２１９を形成する方法として、次のような工程を用いても良い。まず、層間層２１８を形成する前に基板全面にフルオロアルキルシラン等のフッ素系カップリング剤、ＣＨＦ₃等のフッ素を含む有機材料等の撥液処理剤をコーティングし撥液処理を行う。続いて貫通孔を形成したい場所にマスク材料を塗布し、Ｏ₂アッシング等の処理を行うことにより、マスクを形成した場所以外の撥液剤を除去する。次に、マスクを除去し、層間層２１８をスピンコート法やディップ法、若しくは液滴吐出法によって基板全面に塗布する。撥液処理がされている部分には、層間層２１８が形成されないため、そのまま形成された層間層２１８をマスクとして貫通孔２１９を形成する。なお、撥液処理剤をコーティングする際に、液滴吐出装置を使用して貫通孔部分のみに選択的に撥液処理剤を塗布すれば、上記マスク形成、撥液剤除去、及びマスク除去の工程は不要となる。

次に、ソース及びドレイン配線層２１４と電気的に接続するように、第１電極２２０を形成する。第１電極２２０は、スパッタリング法によりインジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）などで形成する。好ましくは、ＩＴＯに酸化珪素が２〜１０重量％含まれたターゲットを用いてスパッタリング法で酸化珪素を含む酸化インジウムスズを用いる。この他、酸化珪素を含み酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した酸化物導電性材料を用いても良い。

第１電極２２０上に、組成物を選択的に吐出して、マスク層２２１を形成する。マスク層２２１は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。

マスク層２２１を利用して、第１電極２２０をエッチング加工し、その後、マスク層２２１を除去する（図６（Ｄ）参照。）。エッチング加工はプラズマエッチング又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ₄、ＮＦ₃、Ｃｌ₂、ＢＣｌ₃、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能である。

この第１電極２２０は、液滴吐出法を用いて、ソース及びドレイン配線層２１４と電気的に接続するように、導電性材料を含む組成物を選択的に吐出して、画素電極に相当する第１電極２２０を形成しても良い。第１電極２２０は、透過型のＥＬ表示パネルを作製する場合には、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ₂）などを含む組成物により所定のパターンを形成し、焼成によって画素電極を形成しても良い。また、発光した光を基板１００側とは反対側に放射させる構造とする場合には、反射型のＥＬ表示パネルを作製する場合には、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。

次に、エッチングされた第１電極の端を覆うように、液滴吐出法で絶縁層２２２を形成する。この絶縁層２２２は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサン、珪素上の水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。また、絶縁体層２２２は、スピンコート法やディップ法により全面に絶縁層を形成した後、エッチング加工によってパターンをを形成することも可能である。

以上の工程により、基板１００上にボトムゲート型（逆スタガ型ともいう。）のＴＦＴと第１電極層が接続されたＥＬ表示パネル用のＴＦＴ基板が完成する。

ＥＬ層２２３を形成する前に、大気圧中で２００℃の熱処理を行い絶縁層２２２中若しくはその表面に吸着している水分を除去する。また、減圧下で２００〜４００℃、好ましくは２５０〜３５０℃に熱処理を行い、そのまま大気に晒さずにＥＬ層２２３を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。

第１電極２２０の表面を酸素プラズマに晒したり、紫外線光を照射して、表面処理を加えても良い。次に、スパッタリング法や液滴吐出法などにより第２電極２２４をＥＬ層２２３上に形成して発光素子が形成される。この発光素子は駆動用ＴＦＴ１００００と接続された構造となる。

続いて、シール材を形成し、封止基板を用いて封止する。その後、ゲート配線層にフレキシブル配線基板を接続しても良い。これは、信号配線層も同様である。

以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いないことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、１辺が１０００ｍｍを超える第５世代以降のガラス基板を用いても、容易にＥＬ表示パネルを製造することができる。

（第２の実施の形態）
第２の実施の形態として、チャネルエッチ型のＴＦＴの作製方法について説明する。

基板１００上に、下地層２０１を形成し、下地層２０１上に、導電性材料を含む組成物を液滴吐出法にいより吐出して、ゲート配線層２０２、ゲート電極層２０３、ゲート電極層２０４を形成する。次に、ゲート配線層２０２、ゲート電極層２０３、ゲート電極層２０４を形成した後、表面に露出している下地層２０１の処理を行い、絶縁化して、絶縁体層２０５を形成する若しくはゲート配線層２０２、ゲート電極層２０３、ゲート電極層２０４をマスクとして、下地層２０１をエッチングして除去する。次に、プラズマＣＶＤ法やスパッタリング法を用いて、ゲート絶縁層２０６を単層又は積層構造で形成する。特に好ましい形態としては、窒化珪素からなる絶縁体層２０７、酸化珪素からなる絶縁体層２０８、窒化珪素からなる絶縁体層２０９の３層の積層体がゲート絶縁層に相当する。さらに、活性層として機能する半導体層２１０を形成する。次に、半導体層２１０上には、ゲート電極層２０３及び２０４と相対する位置に、組成物を選択的に吐出して、マスク層２１１を形成し、そのマスク層２１１を利用して、ゲート絶縁層２０６、半導体層２１０をエッチングする。その後、マスク層２１１を除去する。以上の工程は第１の実施の形態と同様である。

半導体層２１０上に、ｎ型の半導体層３０１を形成する。続いて、半導体層３０１上に、導電性材料を含む組成物を選択的に吐出して、ソース及びドレイン配線層３０２を液滴吐出法で形成する。次に、ソース及びドレイン配線層３０２をマスクとして、ｎ型の半導体層３０１をエッチングして、ソース及びドレイン領域を形成するｎ型の半導体層を形成する（図７参照。）。エッチング加工はプラズマエッチング又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ₄、ＮＦ₃、Ｃｌ₂、ＢＣｌ₃、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能である。

以降の工程は第１の実施の形態と同様である。

（第３の実施の形態）
第３の実施の形態として、下地層上に第１の電極を形成するチャネル保護型のＴＦＴの作製方法について説明する。

図９（Ａ）は、基板１００上に第１電極を形成する工程を示している。図９（Ｂ）は、ゲート電極層と、ゲート電極層と接続するゲート配線層を液滴吐出法で形成する工程を示している。なお、図９（Ａ）は縦断面構造を模式的に示し、Ａ−Ｂ及びＣ−Ｄ及びＥ−Ｆに対応する平面構造を図１３に示すので同時に参照することが出来る。

基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等の絶縁表面を有する基板を用いることができる。また、単結晶シリコンなどの半導体基板、ステンレスなどの金属基板の表面に絶縁層を設けた基板を適用しても良い。

基板１００上には、スパッタリング法や蒸着法、液滴吐出法などの方法により、Ｔｉ（チタン）、Ｗ（タングステン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｍｏ（モリブデン）などの金属材料若しくはその酸化物、あるいは光触媒などで形成される下地層４０１を形成することが好ましい。下地層４０１は０．０１〜１０ｎｍの厚さで形成すれば良いが、極薄く形成すれば良いので、必ずしも層構造を持っていなくても良い。なお、この下地層４０１は、電極層を密着性良く形成するために設けるものであり、十分な密着性が得られるのであれば、これを省略して基板１００上に電極層を液滴吐出法により直接形成しても良い。その他、大気圧プラズマ処理などを行っても良い。また、この工程に限らず、有機層、無機層、メタル層などの層上に、液滴吐出法により導電性層を形成する場合若しくは液滴吐出法により形成された導電性層上に有機層、無機層、メタル層などを形成する場合には、導電性層との密着性向上のために同様の処理を行うと良い。

下地層４０１上に、第１電極４０２を形成する。第１電極４０２は、スパッタリング法によりインジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）などで形成する。好ましくは、ＩＴＯに酸化珪素が２〜１０重量％含まれたターゲットを用いてスパッタリング法で酸化珪素を含む酸化インジウムスズを用いる。この他、酸化珪素を含み酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した酸化物導電性材料を用いても良い。

第１電極４０２上に、組成物を選択的に吐出して、マスク層４０３を形成する。マスク層４０３は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。

マスク層４０３を利用して、第１電極４０２をエッチング加工し、その後、マスク層４０３を除去する（図９（Ａ）参照。）。エッチング加工はプラズマエッチング又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ₄、ＮＦ₃、Ｃｌ₂、ＢＣｌ₃、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能である。

この第１電極４０２は、液滴吐出法を用いて、導電性材料を含む組成物を選択的に吐出して形成しても良い。第１電極４０２は、透過型のＥＬ表示パネルを作製する場合には、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ₂）などを含む組成物により所定のパターンを形成し、焼成によって画素電極を形成しても良い。また、発光した光を基板１００側とは反対側に放射させる構造とする場合には、反射型のＥＬ表示パネルを作製する場合には、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。

次に、導電性材料を含む組成物を液滴吐出法により吐出して、ゲート配線層４０４、ゲート電極層４０５、ゲート電極層４０６、ゲート配線層４０７を形成する。これらの層を形成する導電性材料としては、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。特に、ゲート配線層は、低抵抗化することが好ましいので、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。若しくは、銀と銅の積層でも良い。また、銀は高価であるので、極めて細く吐出した銀を銅メッキで太くしても良い。吐出した銀の表面はざらざらしているのでメッキ加工がし易い。メッキの方法としては、メッキ液層に浸けるあるいはメッキ液を流しかけるなどが考えられる。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア層を設けるとよい。バリア層として窒化珪素膜だけでなく、ＮｉＢ（ニッケルボロン）も使える。ニッケルボロンによって表面の滑らかにすることもできる。溶媒は、酢酸ブチル等のエステル類、イソプロピルアルコール等のアルコール類、アセトン等の有機溶剤等に相当する。表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。

レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザの例としては、エキシマレーザ、が挙げられ、後者の固体レーザの例としては、Ｃｒ、Ｎｄ等がドーピングされたＹＡＧ、ＹＶＯ₄等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザ照射方法を用いてもよい。但し、基板の耐熱性に依っては、レーザ光の照射による加熱処理は、数マイクロ秒から数十秒の間で瞬間に行うとよい。瞬間熱アニール（ＲＴＡ）は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数マイクロ秒から数分の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えないという利点がある。

ゲート配線層４０４、ゲート電極層４０５、ゲート電極層４０６、ゲート配線層４０７、４０８を形成した後、表面に露出している下地層４０１の処理として、下記の２つの工程のうちどちらかの工程を行うことが望ましい。

第一の方法としては、ゲート配線層４０４、ゲート電極層４０５、ゲート電極層４０６、ゲート配線層４０７と重ならない下地層４０１を絶縁化して、絶縁体層４０８を形成する工程である（図９（Ｂ）参照。）。つまり、ゲート配線層４０４、ゲート電極層４０５、ゲート電極層４０６と重ならない下地層４０１を酸化して絶縁化する。このように、下地層４０１を酸化して絶縁化する場合には、当該下地層４０１を０．０１〜１０ｎｍの厚さで形成しておくことが好適であり、そうすると容易に酸化させることができる。なお、酸化する方法としては、酸素雰囲気下に晒す方法を用いてもよいし、熱処理を行う方法を用いてもよい。

第２の方法としては、ゲート配線層４０４、ゲート電極層４０５、ゲート電極層４０６、ゲート配線層４０７をマスクとして、下地層４０１をエッチングして除去する工程である。この工程を用いる場合には下地層４０１の厚さに制約はない。

次に、プラズマＣＶＤ法やスパッタリング法を用いて、ゲート絶縁層４０９を単層又は積層構造で形成する（図９（Ｃ）参照。）。特に好ましい形態としては、窒化珪素からなる絶縁体層４１０、酸化珪素からなる絶縁体層４１１、窒化珪素からなる絶縁体層４１２の３層の積層体をゲート絶縁層として構成させる。なお、低い成膜温度でゲートリーク電流に少ない緻密な絶縁層を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁層中に混入させると良い。ゲート配線層４０４、ゲート電極層４０５、ゲート電極層４０６、ゲート配線層４０７に接する第１の層を窒化珪素若しくは窒化酸化珪素で形成することで、酸化による劣化を防止することができる。また、ゲート配線層４０４、４０７、ゲート電極層４０５、ゲート電極層４０６に接する第１の層にＮｉＢ（ニッケルボロン）を用いることで表面を滑らかにすることもできる。

次に、半導体層４１３を形成する。半導体層４１３は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるＡＳ、或いはＳＡＳで形成する。気相成長法としては、プラズマＣＶＤ法や熱ＣＶＤ法を用いることができる。

プラズマＣＶＤ法を用いる場合、ＡＳは半導体材料ガスであるＳｉＨ₄若しくはＳｉＨ₄とＨ₂の混合気体を用いて形成する。ＳＡＳは、ＳｉＨ₄をＨ₂で３倍〜１０００倍に希釈して混合気体、若しくはＳｉ₂Ｈ₆とＧｅＦ₄のガス流量比をＳｉ₂Ｈ₆対ＧｅＦ₄を２０〜４０対０．９で希釈すると、Ｓｉの組成比が８０％以上であるＳＡＳを得ることができる。特に、後者の場合は下地との界面から結晶性を半導体層４１３に持たせることが出来るため好ましい。

半導体層４１３上には、ゲート電極層４０５及び４０６と相対する位置に、組成物を選択的に吐出して、マスク層４１４を形成する。マスク層４１４は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。

マスク層４１４を利用して、ゲート絶縁層４０９、半導体層４１３をエッチングする（図９（Ｄ）参照。）。エッチング加工はプラズマエッチング又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ₄、ＮＦ₃、Ｃｌ₂、ＢＣｌ₃、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能である。続いて、マスク層４１４を除去して、半導体層４１３上に、保護層４１５を液滴吐出法で形成する。この保護層は、界面の清浄性を確保して、有機物や金属物、水蒸気などの不純物で半導体層４１３が汚染されることを防ぐ効果がある。また、層間層としての役割もある。

次に、ｎ型の半導体層４１６を形成する。ｎ型の半導体層４１６は、シランガスとフォスフィンガスを用いて形成すれば良く、ＡＳ若しくはＳＡＳで形成することができる。続いて、導電性材料を含む組成物を選択的に吐出して、ソース及びドレイン配線層４１７を液滴吐出法で形成する（図１０（Ｂ）参照。）。この配線層を形成する導電性材料としては、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。銀と銅の積層などでも良い。また、透光性を有するインジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素からなるＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。

次に、ソース及びドレイン配線層４１７をマスクとして、ｎ型の半導体層４１６をエッチングして、ソース及びドレイン領域を形成するｎ型の半導体層４１８、４１９を形成する（図１０（Ｃ）参照。）。その後、全面に窒化珪素若しくは窒化酸化珪素のパッシべーション層４２０を形成する。

次に、液滴吐出法により発光領域を除く全領域に層間層４２１を形成する（図１１（Ａ）参照。）。この層間層は絶縁層であり、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサン、珪素上の水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。

次いで、層間層４２１をマスクとして、発光領域のパッシべーション層４２０をエッチングする。エッチング加工はプラズマエッチング又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ₄、ＮＦ₃、Ｃｌ₂、ＢＣｌ₃、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層が必要にはならない。

ＥＬ層４２２を形成する前に、大気圧中で２００℃の熱処理を行い絶縁層４２１中若しくはその表面に吸着している水分を除去する。また、減圧下で２００〜４００℃、好ましくは２５０〜３５０℃に熱処理を行い、そのまま大気に晒さずにＥＬ層４２２を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。

第１電極４０２の表面を酸素プラズマに晒したり、紫外線光を照射して、表面処理を加えても良い。次に、スパッタリング法や液滴吐出法などにより第２電極４２３をＥＬ層４２２上に形成して発光素子が形成される。この発光素子は駆動用ＴＦＴ２００００と接続された構造となる（図１１（Ｂ）参照。）。

（第４の実施の形態）
第４の実施の形態として、下地層上に第１の電極を形成するチャネルエッチ型のＴＦＴの作製方法について説明する。

基板１００上に、下地層４０１を形成し、下地層４０１上に、第１電極４０２を形成する。続いて、第１電極４０２上に、組成物を選択的に吐出して、マスク層４０３を形成する。マスク層４０３を利用して、第１電極４０２をエッチング加工し、その後、マスク層４０３を除去する。次に、導電性材料を含む組成物を液滴吐出法により吐出して、ゲート配線層４０４、ゲート電極層４０５、ゲート電極層４０６、ゲート配線層４０７を形成する。その後、表面に露出している下地層４０１の処理を行い、絶縁化して、絶縁体層４０８を形成する若しくはゲート配線層４０４、ゲート電極層４０５、ゲート電極層４０６、ゲート配線層４０７をマスクとして、下地層４０１をエッチングして除去する。次に、プラズマＣＶＤ法やスパッタリング法を用いて、ゲート絶縁層４０９を単層又は積層構造で形成する。特に好ましい形態としては、窒化珪素からなる絶縁体層４１０、酸化珪素からなる絶縁体層４１１、窒化珪素からなる絶縁体層４１２の３層の積層体がゲート絶縁層に相当する。さらに、活性層として機能する半導体層４１３を形成する。次に、半導体層４１３上には、ゲート電極層４０５及び４０６と相対する位置に、組成物を選択的に吐出して、マスク層４１４を形成し、そのマスク層４１４を利用して、ゲート絶縁層４０９、半導体層４１３をエッチングする。その後、マスク層４１４を除去する。以上の工程は第３の実施の形態と同様である。

半導体層４１３上に、ｎ型の半導体層５０１を形成する。続いて、半導体層５０１上に、導電性材料を含む組成物を選択的に吐出して、ソース及びドレイン配線層５０２を液滴吐出法で形成する。次に、ソース及びドレイン配線層５０２をマスクとして、ｎ型の半導体層５０１をエッチングして、ソース及びドレイン領域を形成するｎ型の半導体層を形成する（図１２参照。）。

第１の実施の形態、第２の実施の形態、第３の実施の形態、第４の実施の形態において、容量を形成することもできる。

導電性材料を含む組成物を液滴吐出法により吐出して、ゲート配線層、ゲート電極層を形成する工程において、容量電極層を形成する。

前記容量電極層上に、ゲート絶縁層、半導体層を形成する。次に、前記半導体層上にマスクを形成し、前記マスクを利用してゲート絶縁層、半導体層をエッチング加工し、前記マスクを除去する。前記容量電極層と重なる位置に配線層を形成することで容量を形成することができる。その他の場合でも、容量を形成したい領域に、選択的にゲート絶縁層を残すことで可能である。

第１の実施の形態、第２の実施の形態、第３の実施の形態、第４の実施の形態、実施例１のいずれかによって作製されるＥＬ表示パネルにおいて、半導体層をＳＡＳで形成することによって、図３で説明したように、走査線側の駆動回路を基板１００上に形成することができる。

図２２は、１〜１５ｃｍ²／Ｖ・ｓｅｃの電界効果移動度が得られるＳＡＳを使ったｎチャネル型のＴＦＴで構成する走査線側駆動回路のブロック図を示している。

図２２において５３０で示すブロックが１段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはｎ個のパルス出力回路により構成される。５３１はバッファ回路であり、その先に画素５３２（図３の画素１０２に相当する。）が接続さる。

図２３は、パルス出力回路５３０の具体的な構成を示したものであり、ｎチャネル型のＴＦＴ６０１〜６１３で回路が構成されている。このとき、ＳＡＳを使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を８μｍとすると、チャネル幅は１０〜８０μｍの範囲で設定すればよい。

また、バッファ回路５３１の具体的な構成を図２４に示す。バッファ回路も同様にｎチャネル型のＴＦＴ６２０〜６３５で構成されている。このとき、ＳＡＳを使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を１０μｍとすると、チャネル幅は１０〜１８００μｍの範囲で設定することとなる。

このような回路を実現するには、ＴＦＴ相互を配線によって接続する必要があり、その場合における配線の構成例を図１４に示す。図１４では、第１の実施の形態と同様に、ゲート電極層２０４、ゲート絶縁層２０６（窒化珪素からなる絶縁体層２０７、酸化珪素からなる絶縁体層２０８、窒化珪素からなる絶縁体層２０９の３層の積層体）、ＳＡＳで形成される半導体層２１０、チャネル保護層を形成する絶縁体層２１２、ソースまたはドレインを形成するｎ型の半導体層２１５、２１６、ソースまたはドレイン配線層２１４が形成された状態を示している。この場合、基板１００上には、ゲート電極層２０４と同じ工程で接続配線層２５０、２５１、２５２を形成しておく。そして、接続配線層２５０、２５１、２５２が露出するようにゲート絶縁層の一部をエッチング加工して、ソースまたはドレイン配線層２１４及びそれと同じ工程で形成する接続配線層２５３により適宜ＴＦＴを接続することにより様々な回路を実現することができる。

第１の実施の形態乃至第４の実施の形態、実施例１乃至実施例２において適用可能な発光素子の形態を、図１７と図１８参照して説明する。

図１７（Ａ）は第１電極１１を透光性の酸化物導電性材料で形成した例であり、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成している。その上に正孔注入層若しくは正孔輸送層４１、発光層４２、電子輸送層若しくは電子注入層４３を積層したＥＬ層１６を設けている。第２電極１７は、ＬｉＦやＭｇＡｇなどアルカリ金属又はアルカリ土類金属を含む第１の電極層３３とアルミニウムなどの金属材料で形成する第２の電極層３４で形成している。この構造の画素は、図中に矢印で示したように第１電極１１側から光を放射することが可能となる。

図１７（Ｂ）は第２電極１７から光を放射する例を示し、第１電極１１はアルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第１の電極層３５と、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成する第２の電極層３２で形成している。その上に正孔注入層若しくは正孔輸送層４１、発光層４２、電子輸送層若しくは電子注入層４３を積層したＥＬ層１６を設けている。第２電極１７は、ＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成するが、いずれの層も１００ｎｍ以下の厚さとして光を透過可能な状態としておくことで、第２の電極１７から光を放射することが可能となる。

図１８（Ａ）は第１電極１１から光を放射する例を示し、かつ、ＥＬ層を電子輸送層若しくは電子注入層４３、発光層４２、正孔注入層若しくは正孔輸送層４１の順に積層した構成を示している。第２電極１７は、ＥＬ層１６側から酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成する第２の電極層３２、アルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第１の電極層３１で形成している。第１電極１１は、ＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成するが、いずれの層も１００ｎｍ以下の厚さとして光を透過可能な状態としておくことで、第１の電極１１から光を放射することが可能となる。

図１８（Ｂ）は第２電極１７から光を放射する例を示し、かつ、ＥＬ層を電子輸送層若しくは電子注入層４３、発光層４２、正孔注入層若しくは正孔輸送層４１の順に積層した構成を示している。第１電極１１は図１５（Ａ）と同様な構成とし、膜厚はＥＬ層で発光した光を反射可能な程度に厚く形成している。第２電極１７は、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で構成している。この構造において、正孔注入層４１を無機物である金属酸化物（代表的には酸化モリブデン若しくは酸化バナジウム）で形成することにより、第２の電極層３２を形成する際に導入される酸素が供給されて正孔注入性が向上し、駆動電圧を低下させることができる。

第１電極を透光性の酸化物導電性材料で形成し、第２電極を光を透過可能な状態としておく若しくは透光性の酸化物導電性材料で形成することにより、前記第１電極、前記第２電極どちらからも光を放射することが可能となる。

次に、第１の実施の形態、第２の実施の形態、第３の実施の形態、第４の実施の形態、実施例１の形態によって作製されるＥＬ表示パネルに駆動用のドライバ回路を実装する態様について、図１９、図２０を参照して説明する。

まず、ＣＯＧ方式を採用した表示装置について、図１９を用いて説明する。基板１００１上には、文字や画像などの情報を表示する画素部１００２、走査側の駆動回路１００３、１００４が設けられる。複数の駆動回路が設けられた基板１００５、１００８は、矩形状に分断され、分断後の駆動回路（以下ドライバＩＣと表記）は、基板１００１上に実装される。図１９（Ａ）は複数のドライバＩＣ１００７、該ドライバＩＣ１００７の先にテープ１００６を実装する形態を示す。図１９（Ｂ）はドライバＩＣ１０１０、該ドライバＩＣ１０１０の先にテープ１００９を実装する形態を示す。

次に、ＴＡＢ方式を採用した表示装置について、図２０を用いて説明する。基板１００１上には、画素部１００２、走査側の駆動回路１００３、１００４が設けられる。図２０（Ａ）は基板１００１上に複数のテープ１００６を貼り付けて、該テープ１００６にドライバＩＣ１００７を実装する形態を示す。図２０（Ｂ）は基板１００１上にテープ１００９を貼り付けて、該テープ１００９にドライバＩＣ１０１０を実装する形態を示す。後者を採用する場合には、強度の問題から、ドライバＩＣ１０１０を固定する金属片等を一緒に貼り付けるとよい。

これらのＥＬ表示パネルに実装されるドライバＩＣは、生産性を向上させる観点から、一辺が３００ｍｍから１０００ｍｍ以上の矩形状の基板１００５、１００８上に複数個作り込むとよい。

つまり、基板１００５、１００８上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出せばよい。ドライバＩＣの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、図１９（Ａ）、図２０（Ａ）に示すように、長辺が１５〜８０ｍｍ、短辺が１〜６ｍｍの矩形状に形成してもよいし、図１９（Ｂ）、図２０（Ｂ）に示すように、画素部１００２の一辺、又は画素部１００２の一辺と各駆動回路１００３、１００４の一辺とを足した長さに形成してもよい。

ドライバＩＣのＩＣチップに対する外形寸法の優位性は長辺の長さにあり、長辺が１５〜８０ｍｍで形成されたドライバＩＣを用いると、画素部１００２に対応して実装するのに必要な数がＩＣチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上にドライバＩＣを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからＩＣチップを取り出す場合と比較すると、大きな優位点である。

図１９（Ａ）及び（Ｂ）、図２０（Ａ）及び（Ｂ）において、画素領域１００２の外側の領域には、駆動回路が形成されたドライバＩＣ１００７、又は１０１０が実装される。これらのドライバＩＣ１００７、１０１０は、信号線側の駆動回路である。ＲＧＢフルカラーに対応した画素領域を形成するためには、ＸＧＡクラスで信号線の本数が３０７２本必要であり、ＵＸＧＡクラスでは４８００本が必要となる。このような本数で形成された信号線は、画素領域１００２の端部で数ブロック毎に区分して引出線を形成し、ドライバＩＣ１００７、１０１０の出力端子のピッチに合わせて集められる。

ドライバＩＣは、基板上に形成された結晶質半導体により形成されることが好適であり、該結晶質半導体は連続発光のレーザ光を照射することで形成されることが好適である。従って、当該レーザ光を発生させる発振器としては、連続発光の固体レーザ又は気体レーザを用いる。連続発光のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体層を用いて、トランジスタを作成することが可能となる。また移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。なお、さらなる動作周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させるとよい。これは、連続発光レーザによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行（好ましくは−３０°〜３０°）であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体層によって構成される活性層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。

レーザ結晶化を行うには、レーザ光の大幅な絞り込みを行うことが好ましく、そのビームスポットの幅は、ドライバＩＣの短辺の同じ幅の１〜３ｍｍ程度とすることがよい。また、被照射体に対して、十分に且つ効率的なエネルギー密度を確保するために、レーザ光の照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味する。例えば、アスペクト比が２以上（好ましくは１０〜１００００）のものを指す。このように、レーザ光のビームスポットの幅をドライバＩＣの短辺と同じ長さとすることで、生産性を向上させた表示装置の作製方法を提供することができる。

図１９、図２０では、走査線駆動回路は画素部と共に一体形成し、信号線駆動回路としてドライバＩＣを実装した形態を示した。しかしながら、本発明はこの形態に限定されず、走査線駆動回路及び信号線駆動回路の両方として、ドライバＩＣを実装してもよい。その場合には、走査線側と信号線側で用いるドライバＩＣの仕様を異なるものにするとよい。

画素領域１００２は、信号線と走査線が交差してマトリクスを形成し、各交差部に対応してトランジスタが配置される。本発明は、画素領域１００２に配置されるトランジスタとして、非晶質半導体又はセミアモルファス半導体をチャネル部としたＴＦＴを用いることを特徴とする。非晶質半導体は、プラズマＣＶＤ法やスパッタリング法等の方法により形成する。セミアモルファス半導体は、プラズマＣＶＤ法で３００℃以下の温度で形成することが可能であり、例えば、外寸５５０×６５０ｍｍの無アルカリガラス基板であっても、トランジスタを形成するのに必要な膜厚を短時間で形成するという特徴を有する。このような製造技術の特徴は、大画面の表示装置を作製する上で有効である。また、セミアモルファスＴＦＴは、ＳＡＳでチャネル形成領域を構成することにより２〜１０ｃｍ²／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、このＴＦＴを画素のスイッチングング用素子や、走査線側の駆動回路を構成する素子として用いることができる。従って、システムオンパネル化を実現したＥＬ表示パネルを作製することができる。

なお、図１９、図２０では、第３の実施の形態に従い、半導体層をＳＡＳで形成したＴＦＴを用いることにより、走査線側駆動回路も基板上に一体形成することを前提として示している。半導体層をＡＳで形成したＴＦＴを用いる場合には、走査線側駆動回路及び信号線側駆動回路の両方をドライバＩＣを実装してもよい。

その場合には、走査線側と信号線側で用いるドライバＩＣの仕様を異なるものにすることが好適である。例えば、走査線側のドライバＩＣを構成するトランジスタには３０Ｖ程度の耐圧が要求されるものの、駆動周波数は１００ｋＨｚ以下であり、比較的高速動作は要求されない。従って、走査線側のドライバＩＣを構成するトランジスタのチャネル長（Ｌ）は十分大きく設定することが好適である。一方、信号線側のドライバＩＣのトランジスタには、１２Ｖ程度の耐圧があれば十分であるが、駆動周波数は３Ｖにて６５ＭＨｚ程度であり、高速動作が要求される。そのため、ドライバを構成するトランジスタのチャネル長などはミクロンルールで設定することが好適である。

以上のようにして、ＥＬ表示パネルに駆動回路を組み入れることができる。

ＥＬ表示パネルの画素の構成について、図２１に示す等価回路図を参照して説明する。

図２１（Ａ）に示す画素は、列方向に信号線８１０及び電源線８１１〜８１３、行方向に走査線８１４が配置される。また、スイッチングング用ＴＦＴ８０１、駆動用ＴＦＴ８０３、電流制御用ＴＦＴ８０４、容量素子８０２及び発光素子８０５を有する。構造によっては容量素子８０２は別の位置に形成することが考えられ、また容量素子８０２は無くても良い。

図２１（Ｃ）に示す画素は、ＴＦＴ１００００、２００００のゲート電極が、行方向に配置された電源線８１３に接続される点が異なっており、それ以外は図２１（Ａ）に示す画素と同じ構成である。つまり、図２１（Ａ）、（Ｃ）に示す両画素は、ほぼ同じ等価回路図を示す。しかしながら、列方向に電源線８１３が配置される場合（図２１（Ａ））と、行方向に電源線８１３が配置される場合（図２１（Ｃ））では、各電源線は異なるレイヤーの導電体層で形成される。ここでは、駆動用ＴＦＴ１００００、２００００のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図２１（Ａ）（Ｃ）として分けて記載する。

図２１（Ａ）（Ｃ）に示す画素の特徴として、画素内にＴＦＴ８０３、８０４が直列に接続されており、ＴＦＴ８０３のチャネル長Ｌ₃、チャネル幅Ｗ₃、ＴＦＴ８０４のチャネル長Ｌ₄、チャネル幅Ｗ₄は、Ｌ₃／Ｗ₃：Ｌ₄／Ｗ₄＝５〜６０００：１を満たすように設定される点が挙げられる。６０００：１を満たす場合の一例としては、Ｌ₃が５００μｍ、Ｗ₃が３μｍ、Ｌ₄が３μｍ、Ｗ₄が１００μｍの場合がある。

なお、ＴＦＴ８０３は、飽和領域で動作し発光素子８０５に流れる電流値を制御する役目を有し、ＴＦＴ８０４は線形領域で動作し発光素子８０５に対する電流の供給を制御する役目を有する。両ＴＦＴは同じ導電型を有していると作製工程上好ましい。またＴＦＴ８０３には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。上記構成を有する本発明は、ＴＦＴ８０４が線形領域で動作するために、ＴＦＴ８０４のＶ_GSの僅かな変動は発光素子８０５の電流値に影響を及ぼさない。つまり、発光素子８０５の電流値は、飽和領域で動作するＴＦＴ８０３により決定される。上記構成を有する本発明は、ＴＦＴの特性バラツキに起因した発光素子の輝度ムラを改善して画質を向上させた表示装置を提供することができる。

図２１（Ａ）〜（Ｄ）に示す画素において、ＴＦＴ８０１は、画素に対するビデオ信号の入力を制御するものであり、ＴＦＴ８０１がオンして、画素内にビデオ信号が入力されると、容量素子８０２にそのビデオ信号が保持される。なお図２１（Ａ）（Ｃ）には、容量素子８０２を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、明示的に容量素子８０２を設けなくてもよい。

発光素子８０５、８４４は、２つの電極間に電界発光層が挟まれた構造を有し、順バイアス方向の電圧が印加されるように、画素電極と対向電極の間（陽極と陰極の間）に電位差が設けられる。電界発光層は有機材料や無機材料等の広汎に渡る材料により構成され、この電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と、三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。

図２１（Ｂ）に示す画素は、ＴＦＴ８０６と走査線８１５を追加している以外は、図２１（Ａ）に示す画素構成と同じである。同様に、図２１（Ｄ）に示す画素は、ＴＦＴ８０６と走査線８１５を追加している以外は、図２１（Ｃ）に示す画素構成と同じである。

ＴＦＴ８０６は、新たに配置された走査線８１６によりオン又はオフが制御される。ＴＦＴ８０６がオンになると、容量素子８０２に保持された電荷は放電し、ＴＦＴ８０６がオフする。つまり、ＴＦＴ８０６の配置により、強制的に発光素子８０５に電流が流れない状態を作ることができる。従って、図２１（Ｂ）（Ｄ）の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。

図２１（Ｅ）に示す画素は、列方向に信号線８５０、電源線８５１、８５２、行方向に走査線８５３が配置される。また、スイッチングング用ＴＦＴ８４１、駆動用ＴＦＴ８４３、容量素子８４２及び発光素子８４４を有する。図２１（Ｆ）に示す画素は、ＴＦＴ８４５と走査線８５４を追加している以外は、図２１（Ｅ）に示す画素構成と同じである。なお、図２１（Ｆ）の構成も、ＴＦＴ８４５の配置により、デューティ比を向上することが可能となる。
以上のようにして、ＥＬ表示パネルに駆動回路を組み入れることができる。

図１５は走査線側入力端子部と信号線側入力端子部とに保護ダイオードを設けた一態様について図１５を参照して説明する。図１５において画素１０２にはＴＦＴ５４１、５４２が設けられている。このＴＦＴは第１の実施の形態と同様な構成を有している。

信号線側入力端子部には、保護ダイオード５６１と５６２が設けられている。この保護ダイオードは、ＴＦＴ５４１若しくは５４２と同様な工程で作製され、ゲートとドレイン若しくはソースの一方とを接続することによりダイオードとして動作させている。図１５で示す上面図の等価回路図を図１６に示している。

保護ダイオード５６１は、ゲート電極層５５０、半導体層５５１、チャネル保護用の絶縁層５５２、配線層５５３から成っている。保護ダイオード５６２も同様な構造である。この保護ダイオードと接続する共通電位線５５４、５５５はゲート電極層と同じ層で形成している。従って、配線層５５３と電気的に接続するには、ゲート絶縁層にコンタクトホールを形成する必要がある。

ゲート絶縁層へのコンタクトホールは、液滴吐出法によりマスク層を形成し、エッチング加工すれば良い。この場合、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。

信号配線層２３７はＴＦＴ５４１におけるソース及びドレイン配線層２１４と同じ層で形成され、それに接続している信号配線層２３７とソース又はドレイン側が接続する構造となっている。

走査信号線側の入力端子部も同様な構成で、保護ダイオード５６３、５６４が設けられている。このように、本発明によれば、入力段に設けられる保護ダイオードを同時に形成することができる。なお、保護ダイオードを挿入する位置は、本実施例のみに限定されず、図３で説明したように、駆動回路と画素との間に設けることもできる。

図２６及び図２７は、液滴吐出法により作製されるＴＦＴ基板２００を用いてＥＬ表示モジュールを構成する一例を示している。両図面において、ＴＦＴ基板２００上には、画素１０２ａ、１０２ｂ、１０２ｃにより構成された画素部１０１が形成されている。

図２６では、画素部１０１の外側であって、駆動回路７０３と画素１０２ａ、１０２ｂ、１０２ｃとの間に、画素に形成されたものと同様なＴＦＴ又はそのＴＦＴのゲートとソース若しくはドレインの一方とを接続してダイオードと同様に動作させた保護回路部７０１が備えられている。駆動回路７０３は、単結晶半導体で形成されたドライバＩＣ、ガラス基板上に多結晶半導体膜で形成されたスティックドライバＩＣ、若しくはＳＡＳで形成された駆動回路などが適用されている。

ＴＦＴ基板２００は、絶縁層上に液滴吐出法で形成されたスペーサ７０８を介して封止基板２３６と固着されている。スペーサは、基板の厚さが薄く、また画素部の面積が大型化した場合にも、２枚の基板の間隔を一定に保つために設けておくことが好ましい。発光素子２３４上であって、ＴＦＴ基板２００と封止基板２３６との間にある空隙には透光性の樹脂材料を充填して固体化しても良いし、無水化した窒素若しくは不活性気体を充填させても良い。

図２６では発光素子２３４をトップエミッション型の構成とした場合を示し、図中に示す矢印の方向に光を放射する構成としている。各画素は、画素１０２ａを赤色、１０２ｂを緑色、１０２ｃを青色として発光色を異ならせておくことで、多色表示を行うことができる。また、このとき封止基板２３６側に各色に対応した着色層を形成しておくことで、外部に放射される発光の色純度を高めることができる。また、画素１０２ａ、１０２ｂ、１０２ｃを白色発光素子として着色層と組み合わせても良い。

外部回路７０５は、ＴＦＴ基板２００の一端に設けられた走査線若しくは信号線接続端子と、配線基板７０４で接続される。また、ＴＦＴ基板２００に接して若しくは近接させて、ヒートパイプ７０６と放熱板７０７を設け、放熱効果を高める構成としても良い。

なお、図２６では、トップエミッションのＥＬモジュールとしたが、発光素子の構成や外部回路基板の配置を変えてボトムエミッション構造としても良い。

図２７は、ＴＦＴ基板２００において、画素部が形成された側にシール材２３５や接着性の樹脂７０２を用いて樹脂フィルム７１０を貼り付けて封止構造を形成した一例を示している。樹脂フィルム７１０の表面には水蒸気の透過を防止するガスバリア層を設けておくと良い。図２７では、発光素子の光が基板を通して放射されるボトムエミッションの構成を示しているが、樹脂フィルム７１０や接着性の樹脂７０２を透光性とすることにより、トップエミッション構造とすることもできる。いずれにしても、フィルム封止構造とすることで、さらなる薄型化及び軽量化を図ることができる。

本発明を用いて作製されるＥＬ表示モジュールによって、ＥＬテレビ受像機を完成させることができる。図２８はＥＬテレビ受像機の主要な構成を示すブロック図を示している。ＥＬ表示パネル９０１には、図１で示すような構成として画素部１０１のみが形成されて走査線側駆動回路９０３と信号線側駆動回路９０２とがＴＡＢ方式により実装される場合と、図２に示すような構成として画素部１０１とその周辺に走査線側駆動回路９０３と信号線側駆動回路９０２とがＣＯＧ方式により実装される場合と、図３に示すようにＳＡＳでＴＦＴを形成し、画素部１０１と走査線側駆動回路９０３を基板上に一体形成し信号線側駆動回路９０２を別途ドライバＩＣとして実装する場合などがあるが、どのような形態としても良い。

その他の外部回路の構成として、映像信号の入力側では、チューナ９０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路９０５と、映像信号増幅回路９０５から出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路９０７などからなっている。コントロール回路９０７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路９０８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。

チューナ９０４で受信した信号のうち、音声信号は、音声信号増幅回路９０９に送られ、音声信号増幅回路９０９からの出力信号は音声信号処理回路９１０を経てスピーカ９１３に供給される。制御回路９１１は受信局（受信周波数）や音量の制御情報を入力部９１２から受け、チューナ９０４や音声信号処理回路９１０に信号を送出する。

このような外部回路を組みこんで、図２６、図２７で説明したようなＥＬモジュールを、図２９に示すように、筐体９２０に組みこんで、テレビ受像機を完成させることができる。ＥＬ表示モジュールにより表示画面９２１が形成され、その他付属設備としてスピーカ９２２、操作スイッチング９２４などが備えられている。このように、本発明によりテレビ受像機を完成させることができる。

勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。また、大面積に限定されるものではなく、携帯電話など比較的小さな表示媒体にも勿論利用可能である。

図１は、本発明のＥＬ表示パネルの構成を説明する上面図である。図２は、本発明のＥＬ表示パネルの構成を説明する上面図である。図３は、本発明のＥＬ表示パネルの構成を説明する上面図である。図４は、本発明のＥＬ表示パネルの作製工程を説明する断面図である。図５は、本発明のＥＬ表示パネルの作製工程を説明する断面図である。図６は、本発明のＥＬ表示パネルの作製工程を説明する断面図である。図７は、本発明のＥＬ表示パネルの作製工程を説明する断面図である。図８は、本発明のＥＬ表示パネルの作製工程を説明する上面図である。図９は、本発明のＥＬ表示パネルの作製工程を説明する断面図である。図１０は、本発明のＥＬ表示パネルの作製工程を説明する断面図である。図１１は、本発明のＥＬ表示パネルの作製工程を説明する断面図である。図１２は、本発明のＥＬ表示パネルの作製工程を説明する断面図である。図１３は、本発明のＥＬ表示パネルの作製工程を説明する上面図である。図１４は、本発明のＥＬ表示パネルの作製工程を説明する断面図である。図１５は、本発明のＥＬ表示パネルを説明する上面図である。図１６は、図１５で説明するＥＬ表示パネルの等価回路図である。図１７は、本発明において適用可能な発光素子の形態を説明する図である。図１８は、本発明において適用可能な発光素子の形態を説明する図である。図１９は、本発明のＥＬ表示パネルの駆動回路の実装方法を説明する図である。図２０は、本発明のＥＬ表示パネルの駆動回路の実装方法を説明する図である。図２１は、本発明のＥＬ表示パネルに適用できる画素の構成を説明する回路図である。図２２は、本発明のＥＬ表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を説明する図である。図２３は、本発明のＥＬ晶表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を説明する図である（シフトレジスタ回路）。図２４は、本発明のＥＬ晶表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を説明する図である（バッファ回路）。図２５は、本発明に適用することのできる液滴吐出装置の構成を説明する図である。図２６は、本発明のＥＬ表示モジュールの構成例を説明する断面図である。図２７は、本発明のＥＬ表示モジュールの構成例を説明する断面図である。図２８は、本発明のＥＬテレビ受像機の主要な構成を示すブロック図である。図２９は、本発明により完成するＥＬテレビ受像機の構成を説明する図である。

符号の説明

１１第１電極
１６ＥＬ層
１７電極
３１電極層
３２電極層
３３電極層
３４電極層
３５電極層
４１正孔輸送層
４２発光層
４３電子注入層
１００基板
１０１画素部
１０２画素
１０２ａ画素
１０２ｂ画素
１０２ｃ画素
１０３走査線側入力端子
１０４信号線側入力端子
１０５ドライバＩＣ
１０６ドライバＩＣ
１０７走査線側駆動回路
１０８保護ダイオード
２００ＴＦＴ基板
２０１下地層
２０２ゲート配線層
２０３ゲート電極層
２０４ゲート電極層
２０５絶縁体層
２０６ゲート絶縁層
２０７絶縁体層
２０８絶縁体層
２０９絶縁体層
２１０半導体層
２１１マスク層
２１２保護層
２１３半導体層
２１４配線層
２１５半導体層
２１６半導体層
２１７パッシベーション層
２１８層間層
２１９貫通孔
２２０第１電極
２２１マスク層
２２２絶縁層
２２３ＥＬ層
２２４第２電極
２２８絶縁層
２３４発光素子
２３５シール材
２３６封止基板
２３７信号配線層
２５０接続配線層
２５１接続配線層
２５２接続配線層
２５３接続配線層
３０１半導体層
３０２配線層
４０１下地層
４０２第１電極
４０３マスク層
４０４ゲート配線層
４０５ゲート電極層
４０６ゲート電極層
４０７ゲート配線層
４０８絶縁体層
４０９ゲート絶縁層
４１０絶縁体層
４１１絶縁体層
４１２絶縁体層
４１３半導体層
４１４マスク層
４１５保護層
４１６半導体層
４１７配線層
４１８半導体層
４１９半導体層
４２０パッシベーション層
４２１層間層
４２２ＥＬ層
４２３第２電極
５０１半導体層
５０２配線層
５３０パルス出力回路
５３１バッファ回路
５３２画素
５４１ＴＦＴ
５４２ＴＦＴ
５５０ゲート電極層
５５１半導体層
５５２絶縁層
５５３配線層
５５４共通電位線
５５５共通電位線
５６１保護ダイオード
５６２保護ダイオード
５６３保護ダイオード
５６４保護ダイオード
６０１ＴＦＴ
６０２ＴＦＴ
６０３ＴＦＴ
６０４ＴＦＴ
６０５ＴＦＴ
６０６ＴＦＴ
６０７ＴＦＴ
６０８ＴＦＴ
６０９ＴＦＴ
６１０ＴＦＴ
６１１ＴＦＴ
６１２ＴＦＴ
６１３ＴＦＴ
６２０ＴＦＴ
６２１ＴＦＴ
６２２ＴＦＴ
６２３ＴＦＴ
６２４ＴＦＴ
６２５ＴＦＴ
６２６ＴＦＴ
６２７ＴＦＴ
６２８ＴＦＴ
６２９ＴＦＴ
６３０ＴＦＴ
６３１ＴＦＴ
６３２ＴＦＴ
６３３ＴＦＴ
６３４ＴＦＴ
６３５ＴＦＴ
７０１保護回路部
７０２樹脂
７０３駆動回路
７０４配線基板
７０５外部回路
７０６ヒートパイプ
７０７放熱板
７０８スペーサ
７１０樹脂フィルム
８０１スイッチングング用ＴＦＴ
８０３駆動用ＴＦＴ
８０４電流制御用ＴＦＴ
８０２容量素子
８０５発光素子
８０６ＴＦＴ
８１０信号線
８１１電源線
８１２電源線
８１３電源線
８１４走査線
８１５走査線
８４１スイッチングング用ＴＦＴ
８４３駆動用ＴＦＴ
８４２容量素子
８４４発光素子
８４５ＴＦＴ
８５０信号線
８５１電源線
８５２電源線
８５３走査線
８５４走査線
９０１ＥＬ表示パネル
９０２信号線側駆動回路
９０３走査線側駆動回路
９０４チューナ
９０５映像信号増幅回路
９０６映像信号処理回路
９０７コントロール回路
９０８信号分割回路
９０９音声信号増幅回路
９１０音声信号処理回路
９１１制御回路
９１２入力部
９１３スピーカ
９２０筐体
９２１表示画面
９２２スピーカ
９２４操作スイッチング
１００１基板
１００２画素部
１００３駆動回路
１００４駆動回路
１００５基板
１００６テープ
１００７ドライバＩＣ
１００８基板
１００９テープ
１０１０ドライバＩＣ
１４００基板
１４０３液滴吐出手段
１４０４撮像手段
１４０５ヘッド
１４０７制御手段
１４０８記憶媒体
１４０９画像処理手段
１４１０コンピュータ
１４１１マーカー
１００００ＴＦＴ
２００００ＴＦＴ

Claims

ゲート電極と、島状のゲート絶縁層と、島状の半導体層とを有するボトムゲート型の薄膜トランジスタを有する発光装置の作製方法であって、
基板上に、金属材料からなる下地層を形成し、
前記下地層上に、前記ゲート電極を液滴吐出法によって形成し、
前記ゲート電極と重ならない位置に形成された前記下地層を絶縁化し、
前記ゲート電極上に、ゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、半導体膜を形成し、
前記半導体膜をエッチングすることによって、前記島状の半導体層を形成し、
前記ゲート絶縁膜をエッチングすることによって、前記島状のゲート絶縁層を形成することを特徴とする発光装置の作製方法。
請求項１において、
前記絶縁化は、前記下地層を酸化することによって行うことを特徴とする発光装置の作製方法。
ゲート電極と、島状のゲート絶縁層と、島状の半導体層とを有するボトムゲート型の薄膜トランジスタを有する発光装置の作製方法であって、
基板上に、金属材料からなる下地層を形成し、
前記下地層上に、前記ゲート電極を液滴吐出法によって形成し、
前記ゲート電極と重ならない位置に形成された前記下地層を、前記ゲート電極をマスクとしてエッチングし、
前記ゲート電極上に、ゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、半導体膜を形成し、
前記半導体膜をエッチングすることによって、前記島状の半導体層を形成し、
前記ゲート絶縁膜をエッチングすることによって、前記島状のゲート絶縁層を形成することを特徴とする発光装置の作製方法。
請求項１乃至請求項３のいずれか一項において、
前記ゲート電極上に、前記ゲート絶縁膜、前記半導体膜を形成する工程は、大気に晒すことなく連続的に行うことを特徴とする発光装置の作製方法。
請求項１乃至請求項４のいずれか一項において、
前記島状のゲート絶縁層は、第１の窒化珪素膜と、酸化珪素膜と、第２の窒化珪素膜とを順次積層して形成することを特徴とする発光装置の作製方法。
請求項１乃至請求項５のいずれか一項において、
前記下地層は、チタン、タングステン、クロム、タンタル、ニッケル、又はモリブデンから選ばれる金属を含むことを特徴とする発光装置の作製方法。
請求項１乃至請求項６のいずれか一項において、
前記下地層の膜厚は、０．０１〜１０ｎｍであることを特徴とする発光装置の作製方法。
請求項１乃至請求項７のいずれか一項において、
前記島状の半導体層は、アモルファス半導体、セミアモルファス半導体、又は多結晶半導体でなることを特徴とする発光装置の作製方法。