JP2005210083A5 - - Google Patents

Claims (19)

1. 開口部を有する第１の絶縁膜を形成し、
   導電膜材料を有する組成物を噴出し、前記第１の絶縁膜及び導電膜の表面が同一平面となるように、前記開口部に前記導電膜を形成し、
   前記第１の絶縁膜及び前記導電膜を覆って第２の絶縁膜を形成し、
   前記第２の絶縁膜上に半導体膜を形成し、
   前記開口部の深さと、前記導電膜の高さは揃っていることを特徴とする薄膜トランジスタの作製方法。
2. 開口部を有する第１の絶縁膜を形成し、
   導電膜材料を有する組成物を噴出し、前記第１の絶縁膜及び導電膜の表面が同一平面となるように、前記開口部に前記導電膜を形成し、
   前記第１の絶縁膜及び前記導電膜を覆って第２の絶縁膜を形成し、
   前記第２の絶縁膜上に半導体膜を形成し、
   前記第２の絶縁膜及び前記半導体膜を同時にパターニングし、
   前記開口部の深さと、前記導電膜の高さは揃っていることを特徴とする薄膜トランジスタの作製方法。
3. 開口部を有する第１の絶縁膜を形成し、
   導電膜材料を有する組成物を噴出し、前記第１の絶縁膜及び導電膜の表面が同一平面となるように、前記開口部に前記導電膜を形成し、
   前記第１の絶縁膜及び前記導電膜を覆って第２の絶縁膜を形成し、
   前記第２の絶縁膜上に半導体膜を形成し、
   前記第２の絶縁膜及び前記半導体膜を同時にパターニングし、
   前記開口部の深さと、前記導電膜の高さは揃い、前記第２の絶縁膜の端部は、前記半導体膜の端部を越えないように設けられていることを特徴とする薄膜トランジスタの作製方法。
4. 請求項１乃至３のいずれか一において、
   絶縁膜材料が混入された組成物と、導電膜材料が混入された組成物とを同時に噴出することによって、前記開口部に導電膜を形成することを特徴とする薄膜トランジスタの作製方法。
5. 請求項１乃至３のいずれか一において、
   絶縁膜材料が混入された組成物を噴出し、開口部を有する第１の絶縁膜を形成し、
   前記開口部に導電膜材料が混入された組成物を噴出することによって、前記開口部に導電膜を形成することを特徴とする薄膜トランジスタの作製方法。
6. 請求項１乃至３のいずれか一において、
   絶縁膜材料が混入された組成物を噴出し、開口部を有する第１の絶縁膜を形成し、
   前記第１の絶縁膜を加熱し、
   前記開口部に導電膜材料が混入された組成物を噴出することによって、前記開口部に導電膜を形成することを特徴とする薄膜トランジスタの作製方法。
7. 請求項１乃至６のいずれか一において、
   前記組成物を噴出する手段は、インクジェット法であることを特徴とする薄膜トランジスタの作製方法。
8. 開口部を有する絶縁膜を形成し、
   導電膜材料を有する組成物を噴出し、前記絶縁膜、並びに第１及び第２のゲート電極の表面が同一平面となるように、前記開口部に前記第１及び第２のゲート電極を形成し、
   前記絶縁膜、前記第１及び第２のゲート電極を覆ってゲート絶縁膜を形成し、
   前記ゲート絶縁膜上に第１及び第２の半導体膜を形成し、
   前記ゲート絶縁膜、前記第１及び第２の半導体膜を同時にパターニングし、
   前記第１及び第２の半導体膜上にそれぞれソース電極及びドレイン電極を形成し、
   前記第１の半導体膜上に形成されたソース電極又はドレイン電極と、前記第２のゲート電極とを電気的に接続させる薄膜トランジスタの作製方法であって、
   前記開口部の深さと、前記ゲート電極の高さは揃っていることを特徴とする薄膜トランジスタの作製方法。
9. 開口部を有する絶縁膜を形成し、
   導電膜材料を有する組成物を噴出し、前記絶縁膜、並びに第１及び第２のゲート電極の表面が同一平面となるように、前記開口部に前記第１及び第２のゲート電極を形成し、
   前記絶縁膜、前記第１及び第２のゲート電極を覆ってゲート絶縁膜を形成し、
   前記ゲート絶縁膜上に第１及び第２の半導体膜を形成し、
   前記第１及び第２の半導体膜をパターニングし、
   前記第１及び第２の半導体膜上に、それぞれソース電極及びドレイン電極を形成し、
   前記ソース電極及びドレイン電極を用いて前記ゲート絶縁膜をエッチングし、
   エッチングされた前記ゲート絶縁膜の開口部に導電膜を形成することにより、前記第１の半導体膜上に形成されたソース電極又はドレイン電極と、前記第２のゲート電極とを電気的に接続させる薄膜トランジスタの作製方法であって、
   前記開口部の深さと、前記ゲート電極の高さは揃っていることを特徴とする薄膜トランジスタの作製方法。
10. 開口部を有する第１の絶縁膜を形成し、
    導電膜材料を有する組成物を噴出し、前記第１の絶縁膜並びにソース電極及びドレイン電極の表面が同一平面となるように、前記開口部に前記ソース電極及びドレイン電極を形成し、
    前記第１の絶縁膜、前記ソース電極及びドレイン電極を覆って第２の絶縁膜を形成し、
    前記第２の絶縁膜上に半導体膜を形成し、
    前記半導体膜上にゲート絶縁膜を介してゲート電極を形成し、
    前記第１の絶縁膜の開口部の深さと、前記ソース電極及びドレイン電極の高さは揃っていることを特徴とする薄膜トランジスタの作製方法。
11. 請求項１０において、
    前記ソース電極及びドレイン電極が形成される開口部の幅が１０μｍ〜４０μｍであって、前記開口部の深さが１．５μｍ〜２．５μｍとなるように前記絶縁膜を形成することを特徴とする薄膜トランジスタの作製方法。
12. 請求項８乃至１１のいずれか一において、
    前記ゲート電極が形成される開口部の幅が５μｍ〜２０μｍであって、
    前記開口部の深さが１．５μｍ〜２．５μｍとなるように前記絶縁膜を形成することを特徴とする薄膜トランジスタの作製方法。
13. 請求項１乃至１２のいずれか一において、
    導電膜材料を有する組成物を噴出する量は、０．１ｐｌ〜４０ｐｌであることを特徴とする薄膜トランジスタの作製方法。
14. 開口部を有する絶縁膜と、
    前記開口部に設けられたゲート電極と、
    前記絶縁膜及び前記ゲート電極を覆って設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられた半導体膜とを有し、
    前記ゲート電極の高さは、前記開口部の深さと揃い、前記絶縁膜及び前記ゲート電極の表面は同一平面であることを特徴とする薄膜トランジスタ。
15. 開口部を有する絶縁膜と、
    前記開口部に設けられたゲート電極と、
    前記絶縁膜及び前記ゲート電極を覆って設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられた半導体膜とを有し、
    前記ゲート電極の高さは、前記開口部の深さと揃い、前記絶縁膜及び前記ゲート電極の表面は同一平面であり、
    前記ゲート絶縁膜の端部は、前記半導体膜の端部を越えないように設けられることを特徴とする薄膜トランジスタ。
16. 請求項１４又は１５において、
    前記ゲート電極が形成される開口部の幅は５μｍ〜２０μｍであって、
    前記開口部の深さは１．５μｍ〜２．５μｍであることを特徴とする薄膜トランジスタ。
17. 開口部を有する第１の絶縁膜と、
    前記開口部に設けられたソース電極及びドレイン電極と、
    前記第１の絶縁膜及び前記ソース電極及びドレイン電極を覆って設けられた第２の絶縁膜と、
    前記第２の絶縁膜上に設けられた半導体膜とを有し、
    前記ソース電極及びドレイン電極の高さは、前記開口部の深さと揃い、前記第１の絶縁膜及び前記ソース電極及びドレイン電極の表面は同一平面であることを特徴とする薄膜トランジスタ。
18. 請求項１７において、
    前記ソース電極及びドレイン電極が形成される記開口部の幅は１０μｍ〜４０μｍであって、前記開口部の深さは１．５μｍ〜２．５μｍであることを特徴とする薄膜トランジスタ。
19. 請求項１４乃至１８のいずれか一において、
    前記半導体膜は、水素またはハロゲンが添加されていることを特徴とする薄膜トランジスタ。