WO2013024734A1 - トランジスタの製造方法及びトランジスタ - Google Patents

トランジスタの製造方法及びトランジスタ Download PDF

Info

Publication number
WO2013024734A1
WO2013024734A1 PCT/JP2012/069973 JP2012069973W WO2013024734A1 WO 2013024734 A1 WO2013024734 A1 WO 2013024734A1 JP 2012069973 W JP2012069973 W JP 2012069973W WO 2013024734 A1 WO2013024734 A1 WO 2013024734A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
transistor
energy level
electroless plating
forming
Prior art date
Application number
PCT/JP2012/069973
Other languages
English (en)
French (fr)
Inventor
翔平 小泉
敬 杉▲崎▼
宮本　健司
Original Assignee
株式会社ニコン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ニコン filed Critical 株式会社ニコン
Priority to JP2013528968A priority Critical patent/JP5924342B2/ja
Priority to CN201280037825.XA priority patent/CN103733319B/zh
Publication of WO2013024734A1 publication Critical patent/WO2013024734A1/ja
Priority to US14/178,651 priority patent/US9401478B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes

Definitions

  • the present invention relates to a method for manufacturing a transistor and a transistor. This application claims priority based on Japanese Patent Application No. 2011-177424 for which it applied on August 15, 2011, and uses the content here.
  • the organic transistor can be manufactured at a lower temperature than a conventional inorganic silicon thin film transistor, and can be a flexible organic transistor by being formed on a flexible substrate using a resin material. In addition, it can be formed by a solution process that is inexpensive and suitable for enlargement. Therefore, research is actively conducted as the core of next-generation flexible electronics.
  • the structure of the organic thin film transistor is roughly divided into a bottom contact type and a top contact type.
  • the bottom contact type organic thin film transistor forms an organic semiconductor layer on a substrate on which a circuit pattern has been formed in advance, so that the organic semiconductor layer is not deteriorated by physical and chemical stress accompanying electrode formation.
  • the work function of the metal material constituting the electrode and the organic semiconductor HOMO Highest Occupied Molecular Orbital (or LUMO (Lowest Unoccupied Molecular Orbital)
  • the contact resistance Schottky resistance
  • Non-Patent Document 1 employs a stacked structure of a metal oxide layer and a metal layer having good charge injection properties to an organic semiconductor for the source / drain electrodes. A configuration for lowering the charge injection barrier between semiconductor layers has been proposed.
  • the Au (gold) electrode is treated with SAMs (self-assembled monolayer) such as decanethiol (DT), perfluorodecanethiol (PFDT), and perfluorohexanethiol (PFHT).
  • SAMs self-assembled monolayer
  • DT decanethiol
  • PFDT perfluorodecanethiol
  • PFHT perfluorohexanethiol
  • the above-described method uses a vacuum process or an expensive SAMs material when forming a metal oxide layer, and is not suitable for increasing the size of a substrate or mass-producing transistors.
  • An object of an embodiment of the present invention is to provide a method for manufacturing a transistor in which contact resistance between an organic semiconductor and an electrode is reduced and productivity is high. Another object is to provide a transistor with reduced contact resistance between an organic semiconductor and an electrode and high productivity.
  • a base film for supporting an electroless plating catalyst is formed, and a resist layer having openings corresponding to a source electrode and a drain electrode is formed on the base film.
  • a resist layer having openings corresponding to a source electrode and a drain electrode is formed on the base film.
  • forming the first electroless plating by carrying the electroless plating catalyst on the base film in the opening, removing the resist layer, and forming the first electroless plating.
  • the energy level of molecular orbitals used for electron transfer in the semiconductor layer forming material is the HOMO energy level when the semiconductor layer is a p-type semiconductor, and the semiconductor layer is an n-type semiconductor. In some cases, it is the LUMO energy level.
  • the source electrode and the drain electrode, the gate electrode provided corresponding to the channel between the source electrode and the drain electrode, and the source electrode and the drain electrode are opposed to each other.
  • a semiconductor layer provided in contact with a surface of the first electrode, wherein the source electrode includes a first electrode and a second electrode provided on at least a part of a surface of the first electrode, and the drain electrode Has a third electrode and a fourth electrode provided on at least a part of the surface of the third electrode, and a work function of the material for forming the second electrode and electron transfer in the material for forming the semiconductor layer.
  • the energy level difference from the energy level of the molecular orbital used in the above is smaller than the energy level difference between the work function of the material for forming the first electrode and the energy level of the molecular orbital.
  • the energy level difference between the work function of the material forming the fourth electrode and the energy level of the molecular orbital used for electron transfer in the material forming the semiconductor layer is the work function of the material forming the third electrode, It is characterized by being smaller than the energy level difference from the energy level of molecular orbitals.
  • FIGS. 1 to 7B a method for manufacturing the organic transistor according to the present embodiment will be described with reference to FIGS. 1 to 7B.
  • the dimensions and ratios of the constituent elements are appropriately changed in order to make the drawings easy to see.
  • FIG. 1 is a schematic cross-sectional view showing an organic transistor 1 manufactured by the organic transistor manufacturing method of the present embodiment.
  • the organic transistor 1 is a so-called bottom contact type organic thin film transistor.
  • the organic transistor 1 includes a substrate 2, parent plating layers 3 and 13, catalysts 5 and 15 for electroless plating, a gate electrode 6, a source electrode 16, a drain electrode 17, and an organic semiconductor layer 20.
  • the parent plating layer (base film) 13 functions as an insulator layer that insulates the gate electrode 6 from the source electrode 16 or the drain electrode 17.
  • the substrate 2 can be either a light transmissive material or a non-light transmissive material.
  • inorganic substances such as glass, quartz glass, and silicon nitride
  • organic polymers such as acrylic resins, polycarbonate resins, polyester resins such as PET (polyethylene terephthalate) and PBT (polybutylene terephthalate), and the like can be used.
  • PET polyethylene terephthalate
  • PBT polybutylene terephthalate
  • these materials of the substrate 2 do not form a metal bond with a metal plating film formed as a result of electroless plating. For this reason, in the present embodiment, these materials are handled as difficult-to-platable materials in which it is difficult to directly form a plating film and the formed plating film is easily peeled off.
  • a composite material of the above-described materials can be used as the material for forming the substrate 2 as long as the plating film is easily peeled off for the same reason.
  • the parent plating layer 3 is formed so as to cover the entire main surface of the substrate 2.
  • the parent plating layer 3 has, for example, alumina particles having an average particle diameter of about 100 nm, 90 nm, 80 nm, 70 nm, 60 nm, 50 nm, 40 nm, 30 nm, 20 nm, or 10 nm or less.
  • alumina particle if an average particle diameter is about 100 nm or less, shapes, such as a granular form, rod shape, and feather shape, are employable.
  • the “average particle diameter” is obtained by employing a volume average particle diameter, an area average particle diameter, a cumulative median diameter (Median diameter), etc., using a known method such as a dynamic light scattering method as a measurement principle. This is a possible value. Further, when the alumina particles have an irregular shape such as a rod shape or a feather shape, the maximum diameter (size in the longitudinal direction) in one particle is the above average particle size, and the short direction in one particle The size of shows a value smaller than the above-mentioned average particle diameter.
  • the parent plating layer 3 has a binder (base material) for dispersing the alumina particles.
  • a binder material a photocurable resin can be used, and in particular, an ultraviolet curable resin can be suitably used.
  • resin materials include epoxy resins, acrylic resins, acrylic urethane resins, phenol resins, ene / thiol resins, and polysiloxanes.
  • the parent plating layer 3 will be described as using an ultraviolet curable resin as a binder.
  • the catalyst (electroless plating catalyst) 5 is selectively provided on a part of the surface of the parent plating layer 3.
  • the catalyst 5 is a catalyst that reduces metal ions contained in the plating solution for electroless plating, and preferably includes metal palladium.
  • the gate electrode 6 is a metal wiring formed on the surface of the catalyst 5 and is formed of a metal deposited on the surface of the catalyst 5 by electroless plating as described later.
  • Examples of the material of the gate electrode 6 include nickel-phosphorus (NiP) and copper (Cu).
  • the parent plating layer 13 covers the gate electrode 6 and is selectively provided on the surface of the parent plating layer 3.
  • the parent plating layer 13 functioning as an insulator layer is formed with a thickness of about several hundred nm, for example.
  • the parent plating layer 3 and the parent plating layer 13 may have the same or different types of alumina particles and binder. In the following description, the parent plating layers 3 and 13 are different from each other only in thickness and include the same alumina particles and use an ultraviolet curable resin as a binder.
  • the catalyst (electroless plating catalyst) 15 is selectively provided on a part of the surface of the parent plating layer 13.
  • a material for forming the catalyst 15 the same material as the catalyst 5 described above can be used.
  • the source electrode 16 and the drain electrode 17 are metal wirings formed on the surface of the catalyst 15.
  • the source electrode 16 includes a first electrode 161 and a second electrode 162 that covers the surface of the first electrode.
  • the drain electrode 17 includes a third electrode 171 and a fourth electrode 172 that covers the surface of the third electrode.
  • the first electrode 161 and the third electrode 171 are metal wirings formed by electroless plating similarly to the gate electrode 6 described above.
  • Examples of the material of the first electrode 161 and the third electrode 171 include nickel-phosphorus (NiP) and copper (Cu). In the present embodiment, it is assumed that nickel-phosphorus (work function: 5.5 eV) is used as a material for forming the first electrode 161 and the third electrode 171.
  • the second electrode 162 and the fourth electrode 172 are metal plating layers formed so as to cover the entire surface of the first electrode 161 and the third electrode 171 that are not in contact with the catalyst 15. That is, the second electrode 162 and the fourth electrode 172 are provided so as to cover the side surfaces 16 a and 17 a (opposing surfaces) facing each other in the source electrode 16 and the drain electrode 17.
  • the material for forming the second electrode 162 and the fourth electrode 172 has a work function that facilitates electron transfer (or hole transfer) in relation to the HOMO / LUMO level of the material for forming the organic semiconductor layer 20 described later.
  • a metal material is used.
  • gold work function: 5.4 eV
  • the organic semiconductor layer 20 is provided on the surface of the parent plating layer 13 between the source electrode 16 and the drain electrode 17, and is formed in contact with the source electrode 16 and the drain electrode 17. Specifically, the organic semiconductor layer 20 is provided in contact with the side surface 16 a of the source electrode 16 and the side surface 17 a of the drain electrode 17, and is in contact with the second electrode 162 and the fourth electrode 172.
  • a generally known organic semiconductor material can be used as a forming material of the organic semiconductor layer 20 .
  • a generally known organic semiconductor material can be used.
  • copper phthalocyanine (CuPc) pentacene, rubrene, tetracene, p-type semiconductor and as P3HT (poly (3-hexylthiophene- 2,5-diyl)), fullerenes such as C 60, PTCDI-C8H (N N-type semiconductors such as perylene derivatives such as N′-dioctyl-3,4,9,10-perylene tetracarboxylic diimide) can be used.
  • CuPc copper phthalocyanine
  • pentacene pentacene
  • rubrene tetracene
  • P3HT poly (3-hexylthiophene- 2,5-diyl)
  • fullerenes such as C 60
  • PTCDI-C8H N N-type
  • soluble pentacene such as TIPS pentacene (6,13-Bis (triisopropylsilylethynyl) pentacene) and organic semiconductor polymer such as P3HT are soluble in an organic solvent such as toluene, and the organic semiconductor layer 20 is formed by a wet process. It is preferable because it can be formed.
  • TIPS pentacene HOMO level: 5.2 eV
  • HOMO level: 5.2 eV is used as a material for forming the organic semiconductor layer 20.
  • FIG. 2A and 2B are schematic diagrams showing how the organic transistor is driven.
  • FIG. 2A is an organic transistor 1x having the same configuration as the organic transistor 1 except that the second electrode is not provided. It is the figure shown about the organic transistor 1 manufactured with the manufacturing method of this embodiment.
  • the gap (energy level difference) between the HOMO of the organic semiconductor layer 20 and the work function of the first electrode 161 is small. Since it is large, a Schottky resistor is generated and current does not flow easily. Therefore, for example, a current flow that flows through the high-resistance organic semiconductor layer 20 as shown by an arrow A in the figure is easily formed, and it is difficult to ensure good conduction.
  • a channel region AR having a thickness of several nm is formed in the vicinity of the interface with the parent plating layer 13 in the organic semiconductor layer 20. Is formed to enable conduction between the source electrode 16 and a drain electrode (not shown). At this time, the surface of the source electrode 16 has a work function in which electron transfer is easier between the material for forming the organic semiconductor layer 20 than the first electrode 161 (the energy level difference from the HOMO of the organic semiconductor layer 20 is small). Since the second electrode 162 is formed using a metal material having a low Schottky resistance, current flows into the channel region AR through the first electrode 161 and the second electrode 162. . In the figure, an arrow B is used to indicate the current flow. Therefore, a high-performance organic transistor 1 can be realized.
  • the organic transistor 1 manufactured by the manufacturing method of the present embodiment has the above configuration.
  • a coating solution in which the above-mentioned alumina particles are uniformly dispersed in the above-mentioned transparent resin precursor is applied to the surface of the substrate 2 to form a coating film 3A.
  • the application method include generally known methods such as spin coating, dip coating, spray coating, roll coating, brush coating, printing methods such as flexographic printing and screen printing.
  • a polar solvent can be suitably used as the solvent for the coating solution.
  • Usable solvents include, for example, alcohols such as methanol, ethanol, 1-propanol and 2-propanol (isopropyl alcohol, IPA), ethers such as propylene glycol monomethyl ether acetate (PGMEA), and aromatics such as toluene.
  • IPA isopropyl alcohol
  • ethers such as propylene glycol monomethyl ether acetate (PGMEA)
  • aromatics such as toluene.
  • hydrocarbons hydrocarbons
  • nitriles such as acetonitrile
  • esters such as acetate.
  • a small amount of a photopolymerization initiator may be added to the coating solution.
  • the precursor is cured to form the parent plating layer 3.
  • the parent plating layer 3 has high light. It will exhibit transmittance. Therefore, when using the substrate 2 using a light-transmitting material, it is possible to maintain the light transmittance of the substrate 2 by applying the coating liquid over the entire surface of the substrate 2 to form the parent plating layer 3. it can.
  • the particle size of the alumina particles is smaller (for example, about 20 nm)
  • the surface roughness of the parent plating layer 3 is reduced by suppressing the concentration (alumina content) of the alumina particles with respect to the binder to about 5% by volume, A smooth parent plating layer 3 can be created.
  • the insulating layer covering the gate electrode formed on the upper part of the parent plating layer 3 can be thinned, and a transistor having high characteristics can be manufactured.
  • the precursor curing process can be performed at room temperature, so that residual stress is hardly included. Therefore, for example, when a material having a low elastic modulus is used as the substrate 2 or when a material that is thin enough to be wound into a roll is used, a problem that the whole is distorted by residual stress is suppressed, which is preferable.
  • a resist material is applied onto the parent plating layer 3 and pre-baked to form a resist layer 4A that is not patterned.
  • a positive photoresist is used as the resist material.
  • the resist layer 4A is irradiated with ultraviolet light L through a mask M1 having an opening Ma at a position corresponding to a region where the metal wiring is to be formed and a light shielding portion Mb in a region where the metal wiring is not to be formed. 4A is exposed.
  • the resist layer 4 provided with the openings 4a is formed by developing with a developer that dissolves the resist layer irradiated with ultraviolet rays.
  • a catalyst 5 used for electroless plating is applied to the parent plating layer 3 exposed in the opening 4a formed in the resist layer 4. Specifically, a colloidal solution of a divalent palladium salt and a divalent tin (Sn) salt is applied, and then immersed in an acid or alkali solution called an accelerator to reduce palladium to zero valence. A catalyst 5 made of palladium is applied.
  • the parent plating layer 3 contains alumina particles having extremely fine irregularities, it is considered that metal palladium as a plating catalyst adheres to the extremely minute irregularities. Thereby, it is considered that the bond at the interface between the parent plating layer 3 and the catalyst 5 becomes strong.
  • the metal ions dissolved in the electroless plating solution are reduced and deposited on the surface of the catalyst 5 by being immersed in the electroless plating solution, and the gate wiring is selectively formed in the opening 4a. 6 is formed.
  • the entire surface of the remaining resist layer is exposed to ultraviolet rays, and then the resist layer is removed with a generally known developer. In this way, the gate wiring 6 is formed.
  • a coating liquid in which the above-mentioned alumina particles are uniformly dispersed in the above-mentioned transparent resin precursor is applied to the surface of the parent plating layer 3 so as to cover the gate wiring 6.
  • a coating method the above-described method can be used.
  • the solvent of the coating solution a polar solvent similar to that of the coating solution according to the above-described coating film 3A can be suitably used.
  • the viscosity of the whole coating liquid is adjusted by changing the concentration and the type of solvent, and the film thickness of the coating film 13A of the coating liquid is controlled. That is, the thickness of the parent plating layer formed from the coating film 13A is controlled by appropriately selecting the concentration of the coating solution and the type of solvent.
  • the viscosity of the coating liquid increases, so that the coating liquid can be applied thickly.
  • a coating solution suitable for thick coating can be obtained by selecting a relatively high viscosity solvent from among a number of solvents, it becomes easy to thicken the coating film 13A. If a relatively low viscosity is selected, a coating solution suitable for thin coating can be obtained, and the coating film 13A becomes thin.
  • a coating solution using a low-boiling solvent it may be dried immediately after coating and uneven coating or streaks may occur on the surface of the coating film 13A. Therefore, it is preferable to select a solvent having an appropriate boiling point according to the working environment in which the coating liquid is applied so that coating unevenness and coating stripes do not occur. On the other hand, it is preferable that the solvent has a low boiling point to such an extent that the solvent can be easily removed after application of the coating solution.
  • solvents may be used alone or as a mixture of two or more thereof.
  • PGMEA which is a high boiling point / high viscosity solvent
  • methanol which is a low boiling point / low viscosity solvent
  • the coating film 13A is thickly applied to have a thickness of about several hundred nm.
  • the binder 13 is cured by irradiating the coating film 13 ⁇ / b> A with ultraviolet light L through a mask M ⁇ b> 2 provided with an opening corresponding to the region where the parent plating layer 13 is formed. 13 is formed.
  • the uncured coating film is removed by developing with a solvent S that dissolves the coating film, and a patterned parent plating layer 13 is formed.
  • a resist material is applied to the upper surface of the parent plating layer 3 so as to cover the parent plating layer 13, and this is pre-baked to form a resist layer 14A that is not patterned.
  • a positive photoresist is used as the resist material.
  • the resist layer 14A is irradiated with ultraviolet rays L through the mask M3 provided with openings corresponding to the regions where the source electrode and the drain electrode are formed, and the resist layer 14A is exposed.
  • the resist layer 14 provided with the openings 14a is formed by developing with a developer that dissolves the resist layer irradiated with ultraviolet rays.
  • the surface of the catalyst 15 is immersed in an electroless plating solution. Metal ions dissolved in the electroless plating solution are reduced and deposited to selectively form the first electrode 161 and the third electrode 171 in the opening 14a.
  • the entire surface of the remaining resist layer is exposed to ultraviolet rays, and then the resist layer is removed with a generally known developer. In this way, the first electrode 161 and the third electrode 171 are formed.
  • Layer 20 is formed.
  • the organic semiconductor layer 20 is formed by a wet method, but a method such as a sublimation method or a transfer method can also be used. As described above, the organic transistor 1 can be manufactured.
  • the resist layer 14 is removed in advance before the formation of the second electrode 162 and the fourth electrode 172. Therefore, the side surface 16a of the source electrode 16 and the drain electrode 17 are removed. The second electrode 162 and the fourth electrode 172 can be reliably formed also on the side surface 17a. Therefore, the high-performance organic transistor 1 in which the contact resistance between the organic semiconductor layer 20 and the source electrode 16 and the drain electrode 17 is reduced can be easily manufactured. Furthermore, the manufacturing method according to the present embodiment forms electrodes using a wet process, and thus does not require a vacuum process. Also, since expensive SAMs materials are not used, the substrate is increased in size and transistors are mass-produced. It is valid.
  • the bottom gate type organic transistor in which the gate electrode is disposed on the substrate side with respect to the source / drain electrode has been described.
  • the present invention is not limited to this and can be applied to a top gate type organic transistor. is there.
  • a PET substrate as a substrate, a plurality of plating members having a parent plating layer formed thereon are prepared, and an organic transistor is formed using the above-described manufacturing method in the conveyance process while conveying the plurality of plating members.
  • an organic transistor is formed using the above-described manufacturing method in the conveyance process while conveying the plurality of plating members.
  • a high-performance organic transistor can be formed on a PET substrate.
  • a long PET film is used as a substrate, a plating member having a parent plating layer formed on the film is wound up in a roll, and the plating member is conveyed while being unwound, using the above-described manufacturing method.
  • an organic transistor After forming an organic transistor continuously, an organic transistor can be formed on a PET film in a so-called roll-to-roll process in which the manufactured organic transistor is rolled up.
  • the plating member When manufacturing an organic transistor using such a process, in the above manufacturing method, since the alumina particles contained in the parent plating layer are as small as 100 nm or less, the plating member exhibits high transparency, and the film is rolled. When the film is wound on, the parent plating layer exhibits high followability, and the parent plating layer is less likely to crack or peel off. Therefore, a high quality organic transistor can be manufactured with high productivity.
  • FIG. 8 is a TEM image of the colloidal alumina particles used in this example, and is a granular nanoparticle having a volume average particle diameter of about 20 nm using a separate measuring instrument based on the dynamic light scattering method. It was confirmed.
  • concentration of the alumina with respect to the binder in a coating liquid was prescribed
  • the alumina density was 3.97 g / cm 3 and the binder density was 1.19 g / cm 3, which was converted to weight from these values.
  • the coating solution was prepared by mixing with a 2% by mass methanol solution. In addition, 3% by mass of a polymerization initiator (irgacure 1173, manufactured by Ciba Specialty Chemicals) was added to the coating solution and used.
  • a coating solution having an alumina concentration of 5% by volume with respect to the binder was prepared and used for forming the parent plating layer. That is, after applying the coating liquid to a 50 mm ⁇ 50 mm square PET substrate (model number: A-4100 (no coat), manufactured by Toyobo Co., Ltd.) and drying it, it is cured by irradiating with ultraviolet rays, and is subjected to parent plating. A layer was formed.
  • the coating liquid is applied onto a substrate by spin coating (3000 rpm ⁇ 30 seconds) and dried, and then ultraviolet rays of 365 nm are emitted using an ultraviolet irradiation device (Multilight, manufactured by USHIO INC.). Irradiation was performed under the conditions of illuminance: 37 mW / cm 2 and irradiation time: 40 seconds (irradiation amount: 1480 mJ / cm 2 ). Then, the parent plating layer was formed by heating at 120 ° C. for 30 minutes.
  • an ultraviolet irradiation device Multilight, manufactured by USHIO INC.
  • a resist material (SUMIRESIST PFI-34A6, manufactured by Sumitomo Chemical Co., Ltd.) is spin-coated on the surface of the substrate on which the parent plating layer is formed, and heated (pre-baked) at 90 ° C. for 30 minutes. A layer was formed.
  • the spin coating conditions were 1000 rpm for 30 seconds, and a resist layer having a thickness of about 1 ⁇ m was formed.
  • an ultraviolet ray having an intensity of 37 mW / cm 2 is exposed through a photomask for 2.8 seconds, heated at 110 ° C. for 30 minutes (post-baked), and then immersed in a 2.38% TMAH solution for 2 minutes. Then, the mask pattern was developed on the resist layer to form an opening.
  • the substrate on which the resist layer opening was formed was subjected to ultrasonic water washing at room temperature for 30 seconds, and then the catalyst colloid solution for electroless plating (Melplate activator 7331, manufactured by Meltex Co., Ltd.) Then, the catalyst was adhered to the parent plating layer exposed at the opening of the resist layer.
  • the catalyst adhering to the opening of the resist layer was immersed in a catalyst activator for electroless plating (Melplate PA-7340, manufactured by Meltex) at room temperature for 180 seconds. Activated.
  • a catalyst activator for electroless plating Melplate PA-7340, manufactured by Meltex
  • the surface is washed with water and dried, and the entire surface including the remaining resist layer is exposed to ultraviolet light having an intensity of 37 mW / cm 2 for 1 minute, and then immersed in an aqueous NaOH solution having a concentration of 50 g / L for 2 minutes. The layer was removed and a gate electrode was created.
  • FIG. 9A is a photograph of the created gate electrode
  • FIG. 9B is an enlarged photograph of the gate electrode. It can be seen that a flat gate electrode with few irregularities is formed.
  • the next coating solution was applied by spin coating.
  • the spin coating conditions were 800 rpm for 30 seconds.
  • the coating solution was prepared by diluting a 10% by weight methanol dispersion of colloidal alumina (manufactured by Aldrich) using a 1: 1 mixed solution of a 10% by weight methanol solution of the binder and a 10% by weight PGMEA solution of the binder. did.
  • the content of alumina with respect to the binder was 5% by volume.
  • an ultraviolet curable acrylic resin (Art Resin UN-3220HA, manufactured by Negami Kogyo Co., Ltd.) was used, and 3% by mass of the above polymerization initiator was added.
  • 365-nm ultraviolet rays were irradiated through a photomask under the conditions of irradiance: 37 mW / cm 2 and irradiation time: 40 seconds.
  • the whole substrate is subjected to ultrasonic treatment for 10 seconds while being immersed in acetone, and further heated at 120 ° C. for 30 minutes, whereby a parent plating layer that functions as an insulator layer Formed.
  • FIG. 10A is a photograph of the substrate on which the insulator layer is formed
  • FIG. 10B is an enlarged photograph of the insulator layer in the region surrounded by the broken line in FIG. 10A.
  • the filler was sufficiently dispersed in the insulator layer, and aggregates and the like were not confirmed.
  • the film thickness was about 350 nm.
  • a patterned NiP electrode was formed on the insulator layer by performing the formation of a resist layer and electroless plating by the above-described method on the entire surface of the PET substrate on which the insulator layer was formed.
  • the NiP electrode corresponds to the first electrode described in the embodiment.
  • the resist After stripping the resist, it is immersed in a displacement gold plating bath for 2 minutes and further immersed in a reduction plating bath for 3 minutes to perform electroless gold plating, and the surface of the NiP electrode is coated with gold to form a source electrode And drain electrodes were made.
  • FIG. 11 is a cross-sectional SEM image of the multilayer wiring structure produced by the above procedure. From the cross-sectional SEM image, it was observed that the source / drain electrode was composed of two layers, and the surface of the NiP electrode was covered with gold cleanly.
  • the parent plating layer of this example can also be used as an insulator layer.
  • FIG. 12 is an enlarged photograph of a source electrode and a drain electrode having an organic semiconductor layer formed on the surface. It was observed that a TIPS pentacene crystal was formed between the source electrode and the drain electrode.
  • FIG. 13 is a graph showing the transistor characteristics of an organic transistor fabricated by a wet process using the method described above.
  • a gate voltage of 0 V to 40 V was applied to the gate electrode of the obtained organic thin film transistor, and a voltage of 0 V to 50 V was applied between the source and drain to pass a current.
  • the manufactured organic transistor operated as a p-type transistor.
  • an organic transistor can be produced by a fully wet process.
  • the entire surface of the source / drain electrode can be covered with a metal material having a work function having a small energy gap and HOMO as a material for forming the organic semiconductor layer by using an electroless plating method, An organic transistor having a low static contact resistance can be provided. From the above results, the usefulness of the present invention was confirmed.
  • a transistor manufacturing method includes forming a base film for supporting an electroless plating catalyst, and a resist layer having openings corresponding to a source electrode and a drain electrode on the base film Forming the electroless plating catalyst on the base film in the opening, performing the first electroless plating, removing the resist layer, and the first electroless Second electroless plating is performed on the surface of the electrode formed by plating to form a source electrode and a drain electrode, and a semiconductor layer in contact with the mutually facing surfaces of the source electrode and the drain electrode is formed And a work function of a metal material used for the second electroless plating and an energy level of a molecular orbital used for electron transfer in the material for forming the semiconductor layer.
  • the semiconductor layer may be made of an organic semiconductor.
  • the said semiconductor layer can be formed by arrange
  • the base film includes a base material made of a photocurable resin, and alumina particles having an average particle size of 100 nm or less, and the precursor of the base material and the alumina particles. The base film can be selectively formed by disposing a solution containing and selectively irradiating light.
  • the said photocurable resin can be made into an ultraviolet curable resin, for example.
  • the transistor can be formed on a substrate made of a nonmetallic material.
  • the transistor can be formed on a substrate made of a resin material.
  • substrate can have flexibility, for example.
  • a transistor in another embodiment, includes a source electrode and a drain electrode, a gate electrode provided corresponding to a channel between the source electrode and the drain electrode, and the source electrode and the drain electrode.
  • the drain electrode includes a third electrode and a fourth electrode provided on at least a part of the surface of the third electrode.
  • the energy level difference from the energy level of the molecular orbital used for electron transfer in FIG. 4 is the energy level difference between the work function of the material for forming the first electrode and the energy level of the molecular orbital.
  • the energy level difference between the work function of the material for forming the fourth electrode and the energy level of the molecular orbital used for electron transfer in the material for forming the semiconductor layer is the work function of the material for forming the third electrode. And a difference in energy level from the energy level of the molecular orbital.
  • the first electrode and the third electrode can be made of the same material.
  • the second electrode and the fourth electrode can be made of the same material.
  • the said semiconductor layer can consist of organic semiconductors, for example.
  • SYMBOLS 1 Organic transistor, 2 ... Substrate, 6 ... Gate electrode, 13 ... Parent plating layer (underlayer), 14 ... Resist layer, 14a ... Opening, 15 ... Electroless plating catalyst, 16 ... Source electrode, 16a, 17a ... side surfaces (opposite surfaces), 17 ... drain electrode, 20 ... organic semiconductor layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　本発明は、有機半導体と電極との間の接触抵抗が低減され、かつ、生産性の良いトランジスタの製造方法を提供することを目的とする。　本発明は、無電解めっき用触媒を担持させる下地膜を形成し、下地膜に無電解めっき用触媒を担持させ第１の無電解めっきを行い、第１の無電解めっきで形成された電極の表面に第２の無電解めっきを行いソース・ドレイン電極を形成し、ソース・ドレイン電極の互いに対向する面に接した半導体層を形成するトランジスタの製造方法において、第２の無電解めっきに用いる材料の仕事関数と、半導体層の材料において電子移動に用いる分子軌道のエネルギー準位とのエネルギー準位差が、第１の無電解めっきに用いる材料の仕事関数と、前記分子軌道のエネルギー準位とのエネルギー準位差よりも小さいことを特徴とするトランジスタの製造方法である。

Description

トランジスタの製造方法及びトランジスタ
　本発明は、トランジスタの製造方法、トランジスタに関するものである。
　本願は、２０１１年８月１５日に出願された特願２０１１－１７７４２４号に基づき優先権を主張し、その内容をここに援用する。
　有機トランジスタは、従来の無機シリコン薄膜のトランジスタと比較して低温での作製が可能であり、樹脂材料を用いたフレキシブル基板上に形成することで、可撓性を有する有機トランジスタとすることができることや、安価で大型化に適した溶液プロセスで形成できることなどの利点を有する。そのため、次世代のフレキシブルエレクトロニクスの核として研究が盛んに行われている。
　有機薄膜トランジスタの構造は、ボトムコンタクト型とトップコンタクト型に大別される。このうち、ボトムコンタクト型有機薄膜トランジスタは、予め回路パターンが形成された基板上に有機半導体層を形成するので、電極形成に伴う物理的・化学的ストレスによって有機半導体層を劣化させることがないという利点を有する。
　一方、ボトムコンタクト型有機薄膜トランジスタでは、電極を構成する金属材料の仕事関数と、有機半導体のＨＯＭＯ（Highest Occupied Molecular Orbital：最高占有軌道）（またはＬＵＭＯ（Lowest Unoccupied Molecular Orbital：最低非占有軌道））準位との差から、有機半導体と金属配線との間の接触抵抗（ショットキー抵抗）を生じるため、トップコンタクト型有機薄膜トランジスタよりも特性が劣るという課題がある。
　蒸着やスパッタなどで金配線を絶縁体層上に形成する場合には密着層としてチタン層やクロム層が必要となるが、チタンやクロムは仕事関数が小さいためペンタセンなどの有機半導体への電荷注入性が低減される問題がある。この問題を解決するため、非特許文献１では、ソース・ドレイン電極に、有機半導体への電荷注入性が良い金属酸化物の層と、金属層と、の積層構造を採用し、電極層－有機半導体層間の電荷注入障壁を下げようとする構成が提案されている。
　また、非特許文献２では、Ａｕ（金）電極を、デカンチオール（ＤＴ）、パーフルオロデカンチオール（ＰＦＤＴ）、パーフルオロヘキサンチオール（ＰＦＨＴ）等のＳＡＭｓ（自己組織化単分子膜）で処理して仕事関数を変化させ、電極からの電荷注入を改善したＴＦＴを開示している。
D．Kumaki，Appl.Phys.Lett.，92，013301 (2008)． P.Marmont et.al.，Organic Electronics (2008)，doi: 10.1016/j.orgel.2008.01.004
　しかしながら、上記のような方法は、金属酸化物の層を形成する際に真空プロセスを用いたり、高価なＳＡＭｓ材料を用いたりするので、基板の大型化やトランジスタの量産化には不向きである。
　本発明の態様は、有機半導体と電極との間の接触抵抗が低減され、かつ、生産性の良いトランジスタの製造方法を提供することを目的の一つとする。また、有機半導体と電極との間の接触抵抗が低減され、かつ、生産性の良いトランジスタを提供することを目的の一つとする。
　本発明の態様のトランジスタの製造方法は、無電解めっき用触媒を担持させる下地膜を形成することと、前記下地膜の上にソース電極およびドレイン電極に対応した開口部を有するレジスト層を形成することと、前記開口部内の前記下地膜に前記無電解めっき用触媒を担持させ、第１の無電解めっきを行うことと、前記レジスト層を除去することと、前記第１の無電解めっきにより形成された電極の表面に第２の無電解めっきを行い、ソース電極およびドレイン電極を形成することと、前記ソース電極とドレイン電極との互いに対向する面に接した半導体層を形成することと、を有し、前記第２の無電解めっきに用いる金属材料の仕事関数と、前記半導体層の形成材料において電子移動に用いる分子軌道のエネルギー準位とのエネルギー準位差は、前記第１の無電解めっきに用いる金属材料の仕事関数と、前記分子軌道のエネルギー準位とのエネルギー準位差よりも小さいことを特徴とする。
　ここで、「半導体層の形成材料において電子移動に用いる分子軌道のエネルギー準位」とは、半導体層がｐ型半導体である場合は、ＨＯＭＯのエネルギー準位であり、半導体層がｎ型半導体である場合は、ＬＵＭＯのエネルギー準位である。
　また、本発明の態様のトランジスタは、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、前記ソース電極および前記ドレイン電極の、互いに対向する面に接して設けられた半導体層と、を備え、前記ソース電極は、第１電極と、前記第１電極の表面の少なくとも一部に設けられた第２電極とを有し、前記ドレイン電極は、第３電極と、前記第３電極の表面の少なくとも一部に設けられた第４電極とを有し、前記第２電極の形成材料の仕事関数と、前記半導体層の形成材料において電子移動に用いる分子軌道のエネルギー準位とのエネルギー準位差は、前記第１電極の形成材料の仕事関数と、前記分子軌道のエネルギー準位とのエネルギー準位差よりも小さく、前記第４電極の形成材料の仕事関数と、前記半導体層の形成材料において電子移動に用いる分子軌道のエネルギー準位とのエネルギー準位差は、前記第３電極の形成材料の仕事関数と、前記分子軌道のエネルギー準位とのエネルギー準位差よりも小さいことを特徴とする。
　本発明の態様によれば、有機半導体と電極との間の接触抵抗が低減され、かつ、生産性の良い有機トランジスタの製造方法を提供することができる。
本実施形態の製造方法で製造される有機トランジスタを示す概略断面図である。 本実施形態の製造方法で製造される有機トランジスタの駆動の様子を示す図である。 本実施形態の製造方法で製造される有機トランジスタの駆動の様子を示す図である。 本実施形態の製造方法を示す工程図である。 本実施形態の製造方法を示す工程図である。 本実施形態の製造方法を示す工程図である。 本実施形態の製造方法を示す工程図である。 本実施形態の製造方法を示す工程図である。 本実施形態の製造方法を示す工程図である。 本実施形態の製造方法を示す工程図である。 本実施形態の製造方法を示す工程図である。 本実施形態の製造方法を示す工程図である。 本実施形態の製造方法を示す工程図である。 本実施形態の製造方法を示す工程図である。 本実施形態の製造方法を示す工程図である。 本実施形態の製造方法を示す工程図である。 本実施形態の製造方法を示す工程図である。 本実施形態の製造方法を示す工程図である。 本実施形態の製造方法を示す工程図である。 実施例の結果を示す写真である。 実施例の結果を示す写真である。 実施例の結果を示す写真である。 実施例の結果を示す写真である。 実施例の結果を示す写真である。 実施例の結果を示す写真である。 実施例の結果を示す写真である。 実施例の結果を示すグラフである。
　以下、図１～図７Ｂを参照しながら、本実施形態に係る有機トランジスタの製造方法について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは適宜異ならせてある。
　図１は、本実施形態の有機トランジスタの製造方法で製造する有機トランジスタ１を示す概略断面図である。有機トランジスタ１は、いわゆるボトムコンタクト型の有機薄膜トランジスタである。
　有機トランジスタ１は、基板２と、親めっき層３，１３と、無電解めっき用の触媒５，１５と、ゲート電極６と、ソース電極１６と、ドレイン電極１７と、有機半導体層２０と、を有している。親めっき層（下地膜）１３は、ゲート電極６とソース電極１６またはドレイン電極１７とを絶縁する絶縁体層として機能する。
　基板２は、光透過性を有するもの及び光透過性を有しないもののいずれも用いることができる。例えば、ガラス、石英ガラス、窒化ケイ素等の無機物や、アクリル樹脂、ポリカーボネート樹脂、ＰＥＴ（ポリエチレンテレフタレート）やＰＢＴ（ポリブチレンテレフタレート）などのポリエステル樹脂等の有機高分子（樹脂）などを用いることができる。
　これら基板２の材料は、無電解めっきの結果として形成される金属製のめっき皮膜と金属結合を形成しない。そのため、本実施形態においては、これらの材料を、直接めっき皮膜を形成しにくく、また形成されるめっき皮膜が剥離しやすい難めっき性の材料として取り扱う。同様の理由によりめっき皮膜が剥離しやすい材料であれば、例えば上述した材料の複合材料なども同様に基板２の形成材料として用いることができる。
　親めっき層３は、基板２の一主面の全面を覆って形成されている。親めっき層３は、例えば、平均粒径が約１００ｎｍ、９０ｎｍ、８０ｎｍ、７０ｎｍ、６０ｎｍ、５０ｎｍ、４０ｎｍ、３０ｎｍ、２０ｎｍ、又は１０ｎｍ以下のアルミナ粒子を有している。アルミナ粒子としては、平均粒径が約１００ｎｍ以下であれば、粒状、棒状、羽毛状などの形状を採用することができる。ここで「平均粒径」とは、動的光散乱法など公知の方法を測定原理として、体積平均粒径、面積平均粒径、累積中位径（Median径）などを採用して求めることができる値である。また、アルミナ粒子が、棒状や羽毛状など異形の形状を有する場合には、一粒子のなかでの最大径（長手方向の大きさ）が上述の平均粒径であり、一粒子において短手方向の大きさは上述の平均粒径よりも小さい値を示す。
　また、親めっき層３は、上記アルミナ粒子を分散させるバインダー（基材）を有している。バインダー材料としては、光硬化性樹脂を用いることができ、特に紫外線硬化性樹脂を好適に用いることができる。このような樹脂材料としては、エポキシ樹脂、アクリル樹脂、アクリルウレタン樹脂、フェノール樹脂、エン・チオール樹脂、ポリシロキサンなどを例示することができる。以下の説明においては、親めっき層３は、バインダーとして紫外線硬化性樹脂を用いるものとして説明する。
　触媒（無電解めっき用触媒）５は、親めっき層３の表面の一部に選択的に設けられている。触媒５は、無電解めっき用のめっき液に含まれる金属イオンを還元する触媒であり、金属パラジウムが好適に挙げられる。
　ゲート電極６は、触媒５の表面に形成された金属配線であり、後述するように無電解めっきにより触媒５の表面に析出した金属で形成されている。ゲート電極６の材料としては、ニッケル－リン（ＮｉＰ）や、銅（Ｃｕ）が挙げられる。
　親めっき層１３は、ゲート電極６を覆い、親めっき層３の表面において選択的に設けられている。絶縁体層として機能する親めっき層１３は、例えば数百ｎｍ程度の厚さで形成されている。親めっき層１３の形成材料としては、上述の親めっき層３と同様のものを用いることができる。親めっき層３と親めっき層１３とは、含まれるアルミナ粒子やバインダーの種類が同じでもよく、異ならせてもよい。以下の説明においては、親めっき層３，１３は、厚さのみ異なり、同じアルミナ粒子を含み、バインダーとして紫外線硬化性樹脂を用いるものとして説明する。
　触媒（無電解めっき用触媒）１５は、親めっき層１３の表面の一部に選択的に設けられている。触媒１５の形成材料としては、上述の触媒５と同様のものを用いることができる。
　ソース電極１６およびドレイン電極１７は、触媒１５の表面に形成された金属配線である。ソース電極１６は、第１電極１６１と、第１電極の表面を覆う第２電極１６２とを有している。同様に、ドレイン電極１７は、第３電極１７１と、第３電極の表面を覆う第４電極１７２とを有している。
　第１電極１６１および第３電極１７１は、上述したゲート電極６と同様に、無電解めっきにより形成される金属配線である。第１電極１６１，第３電極１７１の材料としては、ニッケル－リン（ＮｉＰ）や、銅（Ｃｕ）が挙げられる。本実施形態においては、第１電極１６１，第３電極１７１の形成材料として、ニッケル－リン（仕事関数：５．５ｅＶ）を用いることとして説明する。
　第２電極１６２および第４電極１７２は、第１電極１６１，第３電極１７１の触媒１５に接しない表面全面を覆って形成された金属めっき層である。すなわち、第２電極１６２，第４電極１７２は、ソース電極１６およびドレイン電極１７において、それぞれ互いに対向する側面１６ａ，１７ａ（対向する面）を覆って設けられている。
　第２電極１６２および第４電極１７２の形成材料としては、後述する有機半導体層２０の形成材料のＨＯＭＯ／ＬＵＭＯ準位との関係で、電子移動（または正孔移動）が容易な仕事関数を持つ金属材料を用いる。本実施形態においては、第２電極１６２，第４電極１７２の形成材料として、金（仕事関数：５．４ｅＶ）を用いることとして説明する。
　有機半導体層２０は、ソース電極１６およびドレイン電極１７の間において親めっき層１３の表面に設けられ、ソース電極１６とドレイン電極１７とに接して形成されている。詳しくは、有機半導体層２０は、ソース電極１６の側面１６ａ、およびドレイン電極１７の側面１７ａに接して設けられており、第２電極１６２，第４電極１７２と接している。
　有機半導体層２０の形成材料としては、通常知られた有機半導体材料を用いることができる。例えば、銅フタロシアニン（ＣｕＰｃ）、ペンタセン、ルブレン、テトラセン、Ｐ３ＨＴ（poly(3-hexylthiophene-2,5-diyl)）のようなｐ型半導体や、Ｃ６０のようなフラーレン類、ＰＴＣＤＩ－Ｃ８Ｈ（N,N'-dioctyl-3,4,9,10-perylene tetracarboxylic diimide）のようなペリレン誘導体などのｎ型半導体を用いることができる。中でも、ＴＩＰＳペンタセン（6,13-Bis(triisopropylsilylethynyl)pentacene）のような可溶性ペンタセンや、Ｐ３ＨＴなどの有機半導体ポリマーは、トルエンのような有機溶媒に可溶であり、湿式工程で有機半導体層２０を形成可能であるため好ましい。本実施形態においては、有機半導体層２０の形成材料として、ＴＩＰＳペンタセン（ＨＯＭＯ準位：５．２ｅＶ）を用いることとして説明する。
　このような有機トランジスタ１では、ソース電極１６およびドレイン電極１７の表面に第２電極１６２，第４電極１７２が形成されているため、駆動時に有機半導体層２０とソース電極１６（または有機半導体層２０とドレイン電極１７）との間で電流が流れやすく、良好な駆動が可能である。
　図２Ａ、図２Ｂは、有機トランジスタの駆動の様子を示す模式図であり、図２Ａは、第２電極を有しないこと以外は有機トランジスタ１と同様の構成を備えた有機トランジスタ１ｘ、図２Ｂは、本実施形態の製造方法で製造する有機トランジスタ１について示した図である。
　まず、図２Ａに示す有機トランジスタ１ｘのように、第２電極を有さない構成とすると、有機半導体層２０のＨＯＭＯと第１電極１６１の仕事関数との間のギャップ（エネルギー準位差）が大きいため、ショットキー抵抗を生じ、電流が流れにくい。そのため、例えば図に矢印Ａを用いて示すような、高抵抗な有機半導体層２０を流れる電流の流れを形成しやすく、良好な導通を確保しにくい。
　対して、図２Ｂに示すように、有機トランジスタ１において、不図示のゲート電極に印加されると、有機半導体層２０において親めっき層１３との界面付近に、数ｎｍの厚さのチャネル領域ＡＲが形成され、ソース電極１６と不図示のドレイン電極との間の導通を可能とする。この際、ソース電極１６の表面は、第１電極１６１よりも有機半導体層２０の形成材料との間で電子移動が容易な（有機半導体層２０のＨＯＭＯとのエネルギー準位差が小さい）仕事関数を持つ金属材料を用いて第２電極１６２が形成されており、ショットキー抵抗が低減されているため、電流は、第１電極１６１および第２電極１６２を介して、良好にチャネル領域ＡＲに流れ込む。図では、矢印Ｂを用いて電流の流れを示している。そのため、高性能の有機トランジスタ１を実現することができる。
　本実施形態の製造方法で製造する有機トランジスタ１は、以上のような構成となっている。
　以下、図３Ａ～７Ｂを用いて、上述の有機トランジスタ１の製造方法について説明する。
　まず、図３Ａに示すように、基板２の表面に、上述のアルミナ粒子を上述の透明樹脂の前駆体に均一に分散させた塗布液を塗布し、塗膜３Ａを形成する。塗布の方法としては、スピンコート、ディップコート、スプレーコート、ロールコート、刷毛塗り、フレキソ印刷やスクリーン印刷といった印刷法などの通常知られた方法を例示することができる。
　塗布液の溶媒としては極性溶媒を好適に用いることができる。使用可能な溶媒として、例えば、メタノール、エタノール、１－プロパノール、２－プロパノール（イソプロピルアルコール、ＩＰＡ）などのアルコール類、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）のようなエーテル類、トルエンのような芳香族炭化水素、アセトニトリルのようなニトリル類、酢酸エステルのようなエステル類を挙げることができる。
　透明樹脂として紫外線硬化性樹脂を選択する場合、塗布液に少量の光重合開始剤を添加することとしても良い。
　次いで、図３Ｂに示すように、加熱または光（紫外線）照射のいずれか一方または両方を行うことにより、前駆体を硬化させて親めっき層３を形成する。
　塗布液に含まれるアルミナ粒子の粒径が１００ｎｍ以下であると、可視光領域の光の波長よりも小さいことから、アルミナ粒子に起因した可視光の散乱がほとんど無く、親めっき層３は高い光透過率を呈することとなる。したがって、光透過性を有する材料を用いた基板２を使用する場合、塗布液を基板２の全面に塗布し、親めっき層３を形成することで、基板２の光透過率を維持することができる。
　また、アルミナ粒子の粒径がさらに小さい場合（例えば２０ｎｍ程度）、バインダーに対するアルミナ粒子の濃度（アルミナ含有量）を５体積％程度に抑えることにより、親めっき層３の表面粗さを低減し、平滑な親めっき層３を作成できる。すると、親めっき層３の上部に形成するゲート電極を覆う絶縁体層を薄肉化することができ、高い特性を有するトランジスタを製造することが可能となる。
　アルミナ粒子を分散させるバインダーとして紫外線硬化性樹脂を用いると、前駆体の硬化の工程を常温で行うことが可能となるため、残留応力が含まれにくい。したがって、例えば基板２として弾性率が低い材料を用いる場合や、ロール状に巻き取ることが可能なほど薄いものを用いる場合において、残留応力によって全体が歪んでしまう不具合が抑制され好ましい。
　なお、紫外線硬化性樹脂を用いる場合には、紫外線照射による硬化反応後に一定時間の加熱を行い、反応を完結させる（いわゆるポストベーク）こととしても良い。この場合であっても、ポストベーク前に前駆体の大半が硬化しているため、残留応力は生じにくく、紫外線硬化性樹脂を用いる利点を享受することができる。
　次に、図４Ａに示すように、親めっき層３上にレジスト材料を塗布し、これをプリベークすることでパターニングされていないレジスト層４Ａを形成する。レジスト材料としては、ここではポジ型フォトレジストを用いる。
　その後、金属配線を形成する領域に対応する位置に開口部Ｍａを備え、金属配線を形成しない領域に遮光部Ｍｂを備えたマスクＭ１を介し、レジスト層４Ａに紫外線Ｌを照射して、レジスト層４Ａを露光する。
　次いで、図４Ｂに示すように、紫外線が照射されたレジスト層を溶解する現像液で現像することにより、開口部４ａが設けられたレジスト層４を形成する。
　次いで、図４Ｃに示すように、レジスト層４に形成された開口部４ａに露出している親めっき層３に、無電解めっきに用いる触媒５を付与する。具体的には、２価パラジウム塩と２価スズ（Ｓｎ）塩とのコロイド溶液を塗布し、その後アクセレーターと呼ばれる酸またはアルカリ溶液に浸漬して、パラジウムを０価に還元することで、金属パラジウムからなる触媒５が付与される。
　このとき、親めっき層３には極微細な凹凸をもつアルミナ粒子が含まれているため、この極微細な凹凸にめっきの触媒である金属パラジウムが付着すると考えられる。これにより、親めっき層３と触媒５との界面の結合が強固になると考えられる。
　次いで、図４Ｄに示すように、無電解めっき液に浸漬することにより、触媒５の表面で無電解めっき液に溶解する金属イオンを還元して析出させ、開口部４ａ内に選択的にゲート配線６を形成する。
　次いで、図４Ｅに示すように、残存するレジスト層の全面に紫外線を露光した後に、通常知られた現像液でレジスト層を除去する。このようにして、ゲート配線６を形成する。
　次に、図５Ａに示すように、ゲート配線６を覆って親めっき層３の表面に、上述のアルミナ粒子を上述の透明樹脂の前駆体に均一に分散させた塗布液を塗布する。塗布の方法としては、上述の方法を用いることができる。
　塗布液の溶媒としては、上述の塗膜３Ａに係る塗布液と同様の極性溶媒を好適に用いることができる。また、塗布液においては、濃度や溶媒の種類を変更することにより、塗布液全体の粘度を調整し、塗布液の塗膜１３Ａの膜厚を制御する。すなわち、塗布液の濃度や溶媒の種類を適宜選択することにより、塗膜１３Ａから形成される親めっき層の層厚を制御する。
　例えば、塗布液に含まれるアルミナ粒子の濃度が高まると、塗布液の粘度が上昇するため、塗布液を厚塗りすることが可能となる。
　また、塗布液の溶媒として、数ある溶媒の中から相対的に高粘度のものを選択すると、厚塗りに適した塗布液とすることができるため、塗膜１３Ａを厚くすることが容易となり、相対的に低粘度のものを選択すると、薄塗りに適した塗布液とすることができるため、塗膜１３Ａが薄くなる。
　さらに、塗布液の溶媒の沸点に着目すると、沸点が低い溶媒は比較的低粘度のものが多く、沸点が高いものは比較的高粘度のものが多いため、沸点に着目して溶媒を選択してもよい。
　加えて、低沸点溶媒を用いた塗布液では、塗布すると直ちに乾固して塗膜１３Ａの表面に塗りムラや塗りスジが生じることがある。そのため、塗布液を塗布する作業環境に応じて、塗りムラや塗りスジが生じないように適切な沸点の溶媒を選択するとよい。一方で、塗布液の塗布後に、溶媒を容易に除去できる程度には沸点が低い溶媒であることが好ましい。
　これらの溶媒は、単独で用いることとしてもよく、２種以上を適宜混合して用いることとしても構わない。例えば、高沸点・高粘度の溶媒であるＰＧＭＥＡに低沸点・低粘度の溶媒であるメタノールを適宜混合して用いることで、塗布液の粘度と沸点とのバランスを調整することが可能である。さらに、必要に応じて重ね塗りをして塗膜を厚くすることとしてもかまわない。
　図５Ａに示す工程においては、塗膜１３Ａから形成される親めっき層をゲート配線６の絶縁体層として用いるため、塗膜１３Ａが数百ｎｍ程度の厚さとなるように厚塗りする。
　次いで、図５Ｂに示すように、親めっき層１３を形成する領域に対応して開口部が設けられたマスクＭ２を介し、塗膜１３Ａに紫外線Ｌを照射してバインダーを硬化させ、親めっき層１３を形成する。
　次いで、図５Ｃに示すように、塗膜を溶解する溶媒Ｓで現像することにより、未硬化の塗膜を除去し、パターニングされた親めっき層１３を形成する。
　次に、図６Ａに示すように、親めっき層１３を覆って親めっき層３の上面にレジスト材料を塗布し、これをプリベークすることでパターニングされていないレジスト層１４Ａを形成する。レジスト材料としてはポジ型フォトレジストを用いる。
　その後、ソース電極およびドレイン電極を形成する領域に対応して開口部が設けられたマスクＭ３を介し、レジスト層１４Ａに紫外線Ｌを照射し、レジスト層１４Ａを露光する。
　次いで、図６Ｂに示すように、紫外線が照射されたレジスト層を溶解する現像液で現像することにより、開口部１４ａが設けられたレジスト層１４を形成する。
　次いで、図６Ｃに示すように、開口部１４ａに露出している親めっき層１３に、無電解めっきに用いる触媒１５を付与した後、無電解めっき液に浸漬することにより、触媒１５の表面で無電解めっき液に溶解する金属イオンを還元して析出させ、開口部１４ａ内に選択的に第１電極１６１，第３電極１７１を形成する。
　次いで、図６Ｄに示すように、残存するレジスト層の全面に紫外線を露光した後に、通常知られた現像液でレジスト層を除去する。このようにして、第１電極１６１，第３電極１７１を形成する。
　次に、図７Ａに示すように、全体を置換金めっき浴に浸漬させることで、第１電極１６１，第３電極１７１の表面に金を置換析出させ、更に、還元金めっき浴に浸漬させることにより、第１電極１６１、第３電極１７１の表面に金を形成材料とする第２電極１６２，第４電極１７２を形成する。このようにして、ソース電極１６およびドレイン電極１７を形成する。
　次いで、図７Ｂに示すように、ＴＩＰＳペンタセンのような、有機溶媒に可溶な有機半導体を溶解した溶液Ｓ１を、ソース電極１６およびドレイン電極１７の間に塗布し、乾燥させることにより、有機半導体層２０を形成する。なお、ここでは、湿式法により有機半導体層２０を形成することとしたが、昇華法、転写法などの方法を用いることもできる。
　以上のようにして、有機トランジスタ１を製造することができる。
　以上のような構成の有機トランジスタの製造方法によれば、第２電極１６２，第４電極１７２の形成前に予めレジスト層１４を除去しているため、ソース電極１６の側面１６ａ、およびドレイン電極１７の側面１７ａにも確実に第２電極１６２，第４電極１７２を形成することができる。そのため、有機半導体層２０とソース電極１６，ドレイン電極１７との間の接触抵抗を低減させた高性能の有機トランジスタ１を容易に製造することができる。さらに、本実施形態の製造方法は、湿式プロセスを用いて電極を形成するので真空プロセスを必要とせず、また、高価なＳＡＭｓ材料も使用しないので、基板の大型化やトランジスタの量産化に対して有効である。
　なお、本実施形態においては、ゲート電極がソース・ドレイン電極よりも基板側に配置されたボトムゲート型の有機トランジスタについて説明したが、これに限らず、トップゲート型の有機トランジスタにも適用可能である。
　以上、添付図面を参照しながら本発明に係る実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
　例えば、基板としてＰＥＴ基板を用いて、該基板上に親めっき層を形成しためっき用部材を複数用意し、複数のめっき用部材を搬送しながら搬送過程において上述の製造方法を用いて有機トランジスタを製造することで、ＰＥＴ基板上に高性能の有機トランジスタを形成することができる。
　さらに、基板として長尺のＰＥＴフィルムを用い、該フィルム上に親めっき層を形成しためっき用部材をロール状に巻き取っておき、該めっき用部材を巻出しながら搬送し、上述の製造方法を用いて連続的に有機トランジスタを形成した後に、製造される有機トランジスタをロール状に巻き取る、所謂ロールトゥロール工程においてＰＥＴフィルム上に有機トランジスタを形成することができる。
　このようなプロセスに用いて有機トランジスタを製造する場合、上述の製造方法では、親めっき層に含まれるアルミナ粒子が１００ｎｍ以下と小さいため、めっき用部材が高い透明性を示すとともに、フィルムをロール状に巻き取った場合に親めっき層が高い追随性を示し、親めっき層が亀裂や剥離を生じにくい。したがって、高品質な有機トランジスタを高い生産性で製造することが可能となる。
［実施例］
　以下に本発明を実施例により説明するが、本発明はこれらの実施例に限定されるものではない。
［ゲート電極の作成］
　まず、アルミナ粒子としてコロイダルアルミナ粒子（Ａｌｄｒｉｃｈ社製）を用い、バインダーとして紫外線硬化型アクリル樹脂（アートレジンＵＮ－３２２０ＨＡ、根上工業株式会社製）を用いて、メタノール分散液（以下、塗布液）を調整した。
　図８は、本実施例で用いたコロイダルアルミナ粒子のＴＥＭ像であり、別途、動的光散乱法を測定原理とする測定器を用いて、体積平均粒子径が２０ｎｍ程度の粒状ナノ粒子であることを確認した。
　塗布液におけるバインダーに対するアルミナの濃度は体積比により規定し（体積％）、アルミナおよびバインダーの密度を考慮して調整した。本実施例においては、アルミナの密度として３．９７ｇ／ｃｍ３、バインダーの密度として１．１９ｇ／ｃｍ３を用いて、これらの値から重量換算し、アルミナの２質量％メタノール分散液と、バインダーの２質量％メタノール溶液とを混合することで、塗布液を調整した。また、塗布液には、バインダーに対し３質量％の重合開始剤（ｉｒｇａｃｕｒｅ１１７３、チバスペシャリティケミカルズ社製）を添加して用いた。
　本実施例においては、バインダーに対するアルミナの濃度が５体積％となる塗布液を調整し、親めっき層の形成に用いた。すなわち、５０ｍｍ×５０ｍｍ角のＰＥＴ基板（型番：A-4100（コートなし）、東洋紡績株式会社製）に上記塗布液を塗布して乾燥させた後に、紫外線を照射することにより硬化させ、親めっき層を形成した。
　詳しくは、基板上に塗布液をスピンコート（３０００ｒｐｍ×３０秒）にて塗布して乾燥させた後、紫外線照射装置（マルチライト、ウシオ電機株式会社製）を用いて、３６５ｎｍの紫外線を、放射照度：３７ｍＷ／ｃｍ２、照射時間：４０秒（照射量：１４８０ｍＪ／ｃｍ２）の条件で照射した。その後、１２０℃で３０分間加熱して親めっき層を形成した。
　次に、基板の親めっき層が形成された面に対し、レジスト材料（SUMIRESIST PFI-34A6、住友化学株式会社製）をスピンコートし、９０℃にて３０分間加熱（プリベーク）することにより、レジスト層を形成した。スピンコートの条件は１０００ｒｐｍで３０秒間であり、約１μｍの厚さのレジスト層を形成した。　
　次いで、フォトマスクを介して、３７ｍＷ／ｃｍ２の強度の紫外線を２．８秒間露光し、１１０℃で３０分間加熱（ポストベーク）した後に、２．３８％ＴＭＡＨ溶液に２分間浸漬することにより、レジスト層にマスクパターンを現像し開口部を形成した。
　次いで、レジスト層開口部が形成された基板について、室温にて３０秒間、超音波水洗を行った後に、無電解めっき用の触媒コロイド溶液（メルプレート アクチベーター７３３１、メルテックス社製）に、室温にて３００秒間浸漬し、レジスト層の開口部に露出している親めっき層に触媒を付着させた。
　次いで、表面を水洗した後に、無電解めっきの触媒活性化剤（メルプレート ＰＡ－７３４０、メルテックス社製）に、室温にて１８０秒間浸漬し、レジスト層の開口部に付着している触媒を活性化させた。
　次いで、表面を水洗した後に、無電解めっき液（メルプレート ＮＩ－８６７、メルテックス社製）に、７３℃にて６０秒間浸漬し、レジスト層の開口部に付着している触媒上にニッケル－リンを析出させてニッケル－リンめっきを行った。
　次いで、表面を水洗した後に乾燥させ、残存するレジスト層を含む全面に、３７ｍＷ／ｃｍ２の強度の紫外線を１分間露光した後、５０ｇ／Ｌの濃度のＮａＯＨ水溶液に２分間浸漬することでレジスト層を除去し、ゲート電極を作成した。
　図９Ａは、作成したゲート電極の写真であり、図９Ｂはゲート電極の拡大写真である。凹凸の少ない平坦なゲート電極が形成しているのが分かる。
［絶縁体層の作成］
　ＰＥＴ基板においてゲート電極が形成された側の全面に、シランカップリング剤（ＫＢＥ９０３、信越シリコーン社製) をエタノールと水の混合溶媒で０．０５質量％に希釈した溶液を、スピンコートで塗布した。
　次いで、１２０℃で５分間加熱した後、次の塗布液をスピンコートで塗布した。スピンコートの条件は８００ｒｐｍで３０秒間とした。
　塗布液は、バインダーの１０質量％メタノール溶液と、バインダーの１０質量％ＰＧＭＥＡ溶液と、の１：１混合溶液を用い、コロイダルアルミナ（Ａｌｄｒｉｃｈ社製）の１０質量％メタノール分散液を希釈して調整した。バインダーに対するアルミナの含有率は５体積％とした。バインダーには、紫外線硬化型アクリル樹脂（アートレジンＵＮ－３２２０ＨＡ、根上工業株式会社製）を用い、上述の重合開始剤を３質量％添加した。
　上記の塗布液を塗布して乾燥させた後、フォトマスクを介して３６５ｎｍの紫外線を、放射照度：３７ｍＷ／ｃｍ２、照射時間：４０秒の条件で照射した。次いで、１２０℃で２分間加熱した後、基板全体をアセトンに浸漬しながら１０秒間超音波処理を行って現像し、さらに１２０℃で３０分間加熱することで、絶縁体層として機能する親めっき層を形成した。
　図１０Ａは、絶縁体層を作成した基板の写真であり、図１０Ｂは、図１０Ａの破線で囲まれた領域内の絶縁体層の拡大写真である。観察の結果、絶縁体層ではフィラーが十分に分散しており、凝集体などは確認されなかった。また、段差測定機で絶縁体層の厚さを測定したところ、膜厚は３５０ｎｍ程度であった。
［ソース・ドレイン電極の作成］
　次いで、ＰＥＴ基板において絶縁体層が形成された側の全面に、上述の方法にてレジスト層の作成と、無電解めっきとを行うことにより、絶縁体層上にパターニングされたＮｉＰ電極を形成した。ＮｉＰ電極は、実施形態で説明した第１電極に対応する。
　更に、加えて、レジスト剥離後に、置換金めっき浴に２分間浸漬させ、更に還元めっき浴に３分間浸漬させることで、無電解金めっきを行い、ＮｉＰ電極の表面を金で被覆してソース電極およびドレイン電極を作成した。
　図１１は、上記の手順で作製した多層配線構造の断面ＳＥＭ像である。断面ＳＥＭ像より、ソース・ドレイン電極は二層で構成され、ＮｉＰ電極の表面をきれいに金が被覆している様子が観察された。
　また、ゲート電極とソース・ドレイン電極との間の導通をテスターで計測したところ、リーク電流は確認されなかった。従って、本実施例の親めっき層は絶縁体層としても使用可能であることが確認された。
［有機半導体層の作成］
　窒素雰囲気下、ソース電極およびドレイン電極の間に、ＴＩＰＳペンタセン（シグマアルドリッチ製）のトルエン溶液を滴下し、自然乾燥させることで有機半導体層を形成して、有機トランジスタを作成した。用いたＴＩＰＳペンタセン／トルエン溶液の調整も、窒素雰囲気下で行った。
　図１２は、表面に有機半導体層を形成したソース電極およびドレイン電極の拡大写真である。ソース電極およびドレイン電極の間にＴＩＰＳペンタセンの結晶が形成されていることが観察された。
［有機トランジスタの評価］
　作成した有機トランジスタのトランジスタ特性は、半導体パラメータアナライザー（型番：4145B、横河・ヒューレット・パッカード社製）を用いて評価した。
　図１３は、上述の方法を用い、湿式プロセスで作製した有機トランジスタのトランジスタ特性を示すグラフである。
　得られた有機薄膜トランジスタのゲート電極に０Ｖ～４０Ｖのゲート電圧を印加し、ソース－ドレイン間に０Ｖ～５０Ｖの電圧を印加して電流を流した。その結果、図に示す様に、作製した有機トランジスタはｐ型トランジスタとして動作した。
　以上の結果より、全湿式プロセスにて有機トランジスタを作成できることが分かった。また、無電解めっき法を用い、有機半導体層の形成材料のＨＯＭＯとエネルギーギャップが小さい仕事関数を有する金属材料でソース・ドレイン電極全面を被覆できるため、有機半導体層とソース・ドレイン電極との電気的接触抵抗が小さい有機トランジスタを提供できる。
　以上の結果より、本発明の有用性が確かめられた。
　本発明の一実施形態において、トランジスタの製造方法は、無電解めっき用触媒を担持させる下地膜を形成することと、前記下地膜の上にソース電極およびドレイン電極に対応した開口部を有するレジスト層を形成することと、前記開口部内の前記下地膜に前記無電解めっき用触媒を担持させ、第１の無電解めっきを行うことと、前記レジスト層を除去することと、前記第１の無電解めっきにより形成された電極の表面に第２の無電解めっきを行い、ソース電極およびドレイン電極を形成することと、前記ソース電極とドレイン電極との互いに対向する面に接した半導体層を形成することと、を有し、前記第２の無電解めっきに用いる金属材料の仕事関数と、前記半導体層の形成材料において電子移動に用いる分子軌道のエネルギー準位とのエネルギー準位差は、前記第１の無電解めっきに用いる金属材料の仕事関数と、前記分子軌道のエネルギー準位とのエネルギー準位差よりも小さいことを特徴とする。
　上記実施形態において、例えば、前記半導体層が有機半導体からなることができる。
　また、上記実施形態において、例えば、前記半導体の形成材料が溶解した溶液を配置して前記半導体層を形成することができる。
　また、上記実施形態において、例えば、前記下地膜が、光硬化性樹脂からなる基材と、平均粒径が１００ｎｍ以下のアルミナ粒子と、を含み、前記基材の前駆体と前記アルミナ粒子とを含む溶液を配置し、選択的に光照射を行うことで、前記下地膜を選択的に形成することができる。
　また、上記実施形態において、例えば、前記光硬化性樹脂が、紫外線硬化性樹脂にできる。
　また、上記実施形態において、例えば、前記トランジスタを、非金属材料からなる基板上に形成することができる。
　また、上記実施形態において、例えば、前記トランジスタを、樹脂材料からなる基板上に形成することができる。
　また、上記実施形態において、例えば、前記基板が、可撓性を有することができる。
　本発明の別の一実施形態において、トランジスタは、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、前記ソース電極および前記ドレイン電極の、互いに対向する面に接して設けられた半導体層と、を備え、前記ソース電極は、第１電極と、前記第１電極の表面の少なくとも一部に設けられた第２電極とを有し、前記ドレイン電極は、第３電極と、前記第３電極の表面の少なくとも一部に設けられた第４電極とを有し、前記第２電極の形成材料の仕事関数と、前記半導体層の形成材料において電子移動に用いる分子軌道のエネルギー準位とのエネルギー準位差は、前記第１電極の形成材料の仕事関数と、前記分子軌道のエネルギー準位とのエネルギー準位差よりも小さく、前記第４電極の形成材料の仕事関数と、前記半導体層の形成材料において電子移動に用いる分子軌道のエネルギー準位とのエネルギー準位差は、前記第３電極の形成材料の仕事関数と、前記分子軌道のエネルギー準位とのエネルギー準位差よりも小さいことを特徴とする。
　上記実施形態において、例えば、前記第１電極と前記第３電極とは、同じ材料からなることができる。
　また、上記実施形態において、例えば、前記第２電極と前記第４電極とは、同じ材料からなることができる。
　また、上記実施形態において、例えば、前記半導体層が有機半導体からなることができる。
１…有機トランジスタ、２…基板、６…ゲート電極、１３…親めっき層（下地膜）、１４…レジスト層、１４ａ…開口部、１５…無電解めっき用触媒、１６…ソース電極、１６ａ，１７ａ…側面（対向する面）、１７…ドレイン電極、２０…有機半導体層。

Claims (12)

  1. 　無電解めっき用触媒を担持させる下地膜を形成することと、
    　前記下地膜の上にソース電極およびドレイン電極に対応した開口部を有するレジスト層を形成することと、
    　前記開口部内の前記下地膜に前記無電解めっき用触媒を担持させ、第１の無電解めっきを行うことと、
    　前記レジスト層を除去することと、
    　前記第１の無電解めっきにより形成された電極の表面に第２の無電解めっきを行い、ソース電極およびドレイン電極を形成することと、
    　前記ソース電極とドレイン電極との互いに対向する面に接した半導体層を形成することと、を有し、
    　前記第２の無電解めっきに用いる金属材料の仕事関数と、前記半導体層の形成材料において電子移動に用いる分子軌道のエネルギー準位とのエネルギー準位差は、前記第１の無電解めっきに用いる金属材料の仕事関数と、前記分子軌道のエネルギー準位とのエネルギー準位差よりも小さいトランジスタの製造方法。
  2. 　前記半導体層が有機半導体からなる請求項１に記載のトランジスタの製造方法。
  3. 　前記有機半導体の形成材料が溶解した溶液を配置して前記半導体層を形成する請求項２に記載のトランジスタの製造方法。
  4. 　前記下地膜が、光硬化性樹脂からなる基材と、平均粒径が１００ｎｍ以下のアルミナ粒子と、を含み、
    　前記基材の前駆体と前記アルミナ粒子とを含む溶液を配置し、選択的に光照射を行うことで、前記下地膜を選択的に形成する請求項１から３のいずれか１項に記載のトランジスタの製造方法。
  5. 　前記光硬化性樹脂が、紫外線硬化性樹脂である請求項４に記載のトランジスタの製造方法。
  6. 　前記トランジスタを、非金属材料からなる基板上に形成する請求項１から５のいずれか１項に記載のトランジスタの製造方法。
  7. 　前記トランジスタを、樹脂材料からなる基板上に形成する請求項１から５のいずれか１項に記載のトランジスタの製造方法。
  8. 　前記基板が、可撓性を有する請求項７に記載のトランジスタの製造方法。
  9. 　ソース電極およびドレイン電極と、
    　前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
    　前記ソース電極および前記ドレイン電極の、互いに対向する面に接して設けられた半導体層と、を備え、
    　前記ソース電極は、第１電極と、前記第１電極の表面の少なくとも一部に設けられた第２電極とを有し、
    　前記ドレイン電極は、第３電極と、前記第３電極の表面の少なくとも一部に設けられた第４電極とを有し、
    　前記第２電極の形成材料の仕事関数と、前記半導体層の形成材料において電子移動に用いる分子軌道のエネルギー準位とのエネルギー準位差は、前記第１電極の形成材料の仕事関数と、前記分子軌道のエネルギー準位とのエネルギー準位差よりも小さく、
    　前記第４電極の形成材料の仕事関数と、前記半導体層の形成材料において電子移動に用いる分子軌道のエネルギー準位とのエネルギー準位差は、前記第３電極の形成材料の仕事関数と、前記分子軌道のエネルギー準位とのエネルギー準位差よりも小さいトランジスタ。
  10. 　前記第１電極と前記第３電極とは、同じ材料からなる請求項９に記載のトランジスタ。
  11. 　前記第２電極と前記第４電極とは、同じ材料からなる請求項９または１０に記載のトランジスタ。
  12. 　前記半導体層が有機半導体からなる請求項９から１１のいずれか１項に記載のトランジスタ。
PCT/JP2012/069973 2011-08-15 2012-08-06 トランジスタの製造方法及びトランジスタ WO2013024734A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013528968A JP5924342B2 (ja) 2011-08-15 2012-08-06 トランジスタの製造方法
CN201280037825.XA CN103733319B (zh) 2011-08-15 2012-08-06 晶体管的制造方法及晶体管
US14/178,651 US9401478B2 (en) 2011-08-15 2014-02-12 Method for manufacturing transistor and transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-177424 2011-08-15
JP2011177424 2011-08-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/178,651 Continuation US9401478B2 (en) 2011-08-15 2014-02-12 Method for manufacturing transistor and transistor

Publications (1)

Publication Number Publication Date
WO2013024734A1 true WO2013024734A1 (ja) 2013-02-21

Family

ID=47715054

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/069973 WO2013024734A1 (ja) 2011-08-15 2012-08-06 トランジスタの製造方法及びトランジスタ

Country Status (5)

Country Link
US (1) US9401478B2 (ja)
JP (1) JP5924342B2 (ja)
CN (1) CN103733319B (ja)
TW (1) TWI524565B (ja)
WO (1) WO2013024734A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014092019A1 (ja) * 2012-12-12 2014-06-19 株式会社ニコン 組成物、積層体、積層体の製造方法、トランジスタおよびトランジスタの製造方法
WO2014106955A1 (ja) * 2013-01-07 2014-07-10 株式会社ニコン 組成物、積層体、積層体の製造方法、トランジスタおよびトランジスタの製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160141530A1 (en) * 2013-06-11 2016-05-19 Sharp Kabushiki Kaisha Semiconductor element and semiconductor element manufacturing method
TWI619844B (zh) * 2014-02-28 2018-04-01 尼康股份有限公司 配線圖案之製造方法及電晶體之製造方法
US10426037B2 (en) 2015-07-15 2019-09-24 International Business Machines Corporation Circuitized structure with 3-dimensional configuration
CN107709609B (zh) * 2015-08-19 2020-08-14 株式会社尼康 布线图案的制造方法、导电膜的制造方法以及晶体管的制造方法
GB2567897A (en) * 2017-10-31 2019-05-01 Flexenable Ltd Source-drain conductors for organic TFTS
CN113707559B (zh) * 2021-08-02 2023-12-01 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管的制备方法、薄膜晶体管及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150640A (ja) * 2003-11-19 2005-06-09 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
WO2006104068A1 (ja) * 2005-03-28 2006-10-05 Pioneer Corporation ゲート絶縁膜、有機トランジスタ、有機ｅｌ表示装置の製造方法、ディスプレイ
JP2009111000A (ja) * 2007-10-26 2009-05-21 Konica Minolta Holdings Inc 有機半導体素子の製造方法、及び有機半導体素子
JP2009302169A (ja) * 2008-06-11 2009-12-24 Toppan Printing Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
WO2010146645A1 (ja) * 2009-06-15 2010-12-23 パイオニア株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5109223B2 (ja) * 2004-08-04 2012-12-26 ソニー株式会社 電界効果型トランジスタ
KR100667935B1 (ko) * 2004-11-23 2007-01-11 삼성에스디아이 주식회사 유기 박막 트랜지스터, 그 제조방법 및 유기 박막트랜지스터를 구비한 평판 표시 장치
JP4818839B2 (ja) * 2006-07-19 2011-11-16 株式会社 日立ディスプレイズ 液晶表示装置及びその製造方法
CN101179080A (zh) * 2006-11-10 2008-05-14 群康科技(深圳)有限公司 薄膜晶体管基板
JP2010040897A (ja) * 2008-08-07 2010-02-18 Sony Corp 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
KR20100064657A (ko) * 2008-12-05 2010-06-15 엘지디스플레이 주식회사 박막트랜지스터 어레이기판과 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150640A (ja) * 2003-11-19 2005-06-09 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
WO2006104068A1 (ja) * 2005-03-28 2006-10-05 Pioneer Corporation ゲート絶縁膜、有機トランジスタ、有機ｅｌ表示装置の製造方法、ディスプレイ
JP2009111000A (ja) * 2007-10-26 2009-05-21 Konica Minolta Holdings Inc 有機半導体素子の製造方法、及び有機半導体素子
JP2009302169A (ja) * 2008-06-11 2009-12-24 Toppan Printing Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
WO2010146645A1 (ja) * 2009-06-15 2010-12-23 パイオニア株式会社 半導体装置および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014092019A1 (ja) * 2012-12-12 2014-06-19 株式会社ニコン 組成物、積層体、積層体の製造方法、トランジスタおよびトランジスタの製造方法
WO2014106955A1 (ja) * 2013-01-07 2014-07-10 株式会社ニコン 組成物、積層体、積層体の製造方法、トランジスタおよびトランジスタの製造方法

Also Published As

Publication number Publication date
CN103733319A (zh) 2014-04-16
US20140183506A1 (en) 2014-07-03
TWI524565B (zh) 2016-03-01
TW201324887A (zh) 2013-06-16
JP5924342B2 (ja) 2016-05-25
JPWO2013024734A1 (ja) 2015-03-05
CN103733319B (zh) 2017-06-16
US9401478B2 (en) 2016-07-26

Similar Documents

Publication Publication Date Title
JP5924342B2 (ja) トランジスタの製造方法
US9871215B2 (en) Transistor manufacturing method and transistor
CN101542744B (zh) 自对准有机薄膜晶体管及其制造方法
JP2011216647A (ja) パターン形成体の製造方法、機能性素子の製造方法および半導体素子の製造方法
JP6394691B2 (ja) 配線パターンの製造方法およびトランジスタの製造方法
TW200919557A (en) Laminate structure, electronic device, and display device
JPWO2015129799A6 (ja) 配線パターンの製造方法およびトランジスタの製造方法
US11309503B2 (en) Transistor manufacturing method
US10510460B2 (en) Composition, laminate, method of manufacturing laminate, transistor, and method of manufacturing transistor
WO2013176247A1 (ja) トランジスタの製造方法およびトランジスタ
JP2011259001A (ja) パターン形成体の製造方法、機能性素子の製造方法および半導体素子の製造方法
JP7127685B2 (ja) トランジスタの製造方法
US10476005B2 (en) Composition, laminate, method of manufacturing laminate, transistor, and method of manufacturing transistor
US8202771B2 (en) Manufacturing method of organic semiconductor device
WO2013024767A1 (ja) 配線パターンの製造方法及びめっき用部材

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12823798

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013528968

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12823798

Country of ref document: EP

Kind code of ref document: A1