JP2008277371A - 半導体装置、電子機器、および半導体装置の製造方法 - Google Patents

Abstract

【課題】高い段差の上方から下方に掛けて段切れすることなく良好にパターン形成された導電性パターンを備えたことにより歩留まりの向上が図られた半導体装置および電子機器、さらには半導体装置の製造方法を提供する。
【解決手段】基板１０に達する第１開口部１１ａを備えて基板１０上に形成された第１絶縁膜１１と、第１開口部１１ａ内において基板１０に達する第２開口部１３ａを備えて第1絶縁膜１１上を覆う第２絶縁膜１３と、第２開口部１３ａを介して基板１０に接する状態で第２絶縁膜１３上に設けられた導電性パターン１５とを備えた。第２絶縁膜１３は、第１開口部１１ａの上方肩部をラウンド形状に覆う。
【選択図】図１

Description

本発明は、有機材料からなる半導体層を備えた構成に好適な半導体装置、電子機器、および半導体装置の製造方法に関する。

薄膜トランジスタ（thin film transistor）は、電子回路、特にはアクティブマトリックス駆動のフラット型表示装置における画素トランジスタとして広く用いられている。近年、このような薄型の半導体装置に用いる半導体層として、有機材料を用いることが注目されている。有機材料を半導体層に用いた薄膜トランジスタ、すなわち有機薄膜トランジスタ（Organic Thin Film Transistor：ＯＴＦＴ）は、無機材料を半導体層に用いた構成と比較して、半導体層を低温で成膜することが可能である。このため、大面積化に有利であると共に、プラスチック等の耐熱性のないフレキシブルな基板上への形成も可能であり、多機能化と共に低コスト化も期待されている。

また有機薄膜トランジスタは、半導体層だけではなく、ゲート絶縁膜、ソース／ドレイン電極、さらにはゲート電極も、印刷法や蒸着法による成膜の適用が可能となるため、さらなる低コスト化を図ることが可能である。このような、ソース／ドレイン電極およびゲート電極用の配線の一般的な厚みは、５０ｎｍ〜２００ｎｍとされている（下記非特許文献１参照）。

Christos D．Dimitrakopoulos and Patrick R.L.Malenfant，"Organic Thin Film Transistors for Large Area Electronics"，「Advanced Materials」，vol.14，No.2，2002年，p.99−117

しかしながら、有機薄膜トランジスタの作製において電極や配線形成に好ましく適用される蒸着成膜法は、簡便な成膜法ではあるが、成膜異方性が高いために段差被覆性が悪いという欠点がある。

ここで、有機薄膜トランジスタにおいては、素子を支持する基板が備えた柔軟性を維持するために、ゲート絶縁膜や保護膜などの絶縁膜として有機絶縁膜が用いられることが多い。しかしながら、有機絶縁膜はガスバリア性が低いため、保護膜として有機絶縁膜を用いる場合には、膜厚を数μｍと厚くすることによりガスバリア性を確保する必要がある。これにより、保護膜に接続孔を設けるなどの加工を施した場合、その段差も数μｍと大きくなる。

このような状態において、上述したように段差被覆性の悪い蒸着成膜法によって５０ｎｍ〜２００ｎｍ程度の薄膜状の電極材料層を成膜した場合、段差の上方肩部において段切れが発生し易く、歩留まり低下の要因となる。

そこで本発明は、高い段差の上方から下方に掛けて段切れすることなく良好にパターン形成された導電性パターンを備えたことにより歩留まりの向上が図られた半導体装置および電子機器、さらには半導体装置の製造方法を提供することを目的とする。

このような目的を達成するための本発明の半導体装置および電子機器は、基板に達する開口部を備えて当該基板上に形成された第１絶縁膜と、この第1絶縁膜の開口部内において基板に達する開口部を備えた状態で第1絶縁膜上を覆う第２絶縁膜と、第２絶縁膜の開口部を介して基板表面の導電層に接続される状態で当該第２絶縁膜上に設けられた導電性パターンとを備えたことを特徴としている。

また本発明はこのような構成の半導体装置の製造方法でもあり、先ず、基板に達する開口部を備えた第１絶縁膜を当該基板上にパターン形成する。次に、第１絶縁膜の開口部内において基板に達する開口部を備えた第２絶縁膜を、当該第１絶縁膜を覆う状態で形成する。その後、第２絶縁膜の開口部を介して基板表面の導電層に接続された導電性パターンを第２絶縁膜上に形成する。

以上のような構成では、パターン形成された第１絶縁膜を第２絶縁膜で覆う構成であるため、第１絶縁膜の開口部の上方肩部が第２絶縁膜で覆われてラウンド形状に成形される。これにより、第２絶縁膜上に形成された導電性パターンが第１絶縁膜に形成された開口部の上方肩部で段切れすることが防止される。

以上説明したように本発明によれば、絶縁膜の開口部における上方肩部においての段切れを防止した状態で、当該絶縁膜上に導電性パターンが設けられるため、半導体装置および電子機器における歩留まりの向上を図ることが可能になる。

以下、本発明の半導体装置および表示装置の実施の形態を図面に基づいて詳細に説明する。

＜第１実施形態＞
図１は本発明を適用した半導体装置および電子機器の一例を示す要部断面図である。

この図に示す半導体装置１ａは、支持基板３上に、ここでの図示を省略した電極などの下地構造体を覆う状態で層間絶縁膜５が設けられている。この層間絶縁膜５上には、導電層７がパターン形成されている。このように構成された基板１０上に、導電層７に達する接続孔状の開口部（以下第１開口部と称する）１１ａを備えた第１絶縁膜１１がパターン形成されている。このような第１絶縁膜１１上には第２絶縁膜１３が設けられている。この第２絶縁膜１３には、第１絶縁膜１１の第１開口部１１ａ内において導電層７に達する接続孔状の開口部(以下第２開口部と称する）１３ａが形成されている。そして、この第２絶縁膜１３上に、第２開口部１３ａを介して導電層７に接続された導電性パターン１５が形成されている。

以上のような構成において本第１実施形態においては、第２絶縁膜１３が、第1絶縁膜１１における第１開口部１１ａの上方肩部および下方角部をラウンド形状に覆っていることが重要である。

以下、上述した構成の製造手順を図２の製造工程図に基づいて説明する。

先ず、図２（１）に示すように、絶縁性の支持基板３を用意する。この支持基板３は、特に材料が限定されることはなく、絶縁性の基板であれば特に材料が限定されることはなく、例えば、ガラスなどの硬い材料であっても良く、ポリエーテルスルフォン（ＰＥＳ）やポリエチレンナフタレート（ＰＥＮ）と言ったやわらかいプラスチック材料であっても良い。また、以降に説明する各部材の支持基板と考えれば、前述のガラス基板やプラスチック基板上に保護膜やバッファー層が設けられた構成であっても良い。例えば、ガラス基板上に窒化シリコン（ＳｉＮｘ）薄膜がガスバリアの目的でついている構成や、プラスチックのフィルム基板上に窒化シリコン（ＳｉＮｘ）薄膜や、表面保護および平坦化用のアクリル系薄膜などが設けられている構成であっても良い。

次に、支持基板３上に、ここでの図示を省略した電極(例えばゲート電極）等の下地構造体を形成した後、これを覆う状態で層間絶縁膜５を成膜する。この層間絶縁膜５は、例えば酸化シリコンや窒化シリコンなどの無機材料膜、さらにはポリビニルフェノールやポリメタクリル酸メチル（ＰＭＭＡ）などの有機材料膜が用いられる。この層間絶縁膜５は、例えばゲート絶縁膜として形成されたものであっても良い。

次いで、層間絶縁膜５上に、導電層７をパターン形成する。この導電層７は、例えばソース電極およびドレイン電極、さらにはその他の配線であることとする。このような導電層７は、例えば金（Ａｕ）、金（Ａｕ）とクロム（Ｃｒ）との積層膜、銀(Ａｇ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、さらにはこれらの積層膜を導電性パターンとしてパターニングしてなる。

尚、以上のように構成された基板１０の表面には、導電層７以外にも、他の下地構造としてトランジスタやキャパシタなどの回路や配線等、どのような下地構造を含んでもよいものとする。そして、これらの下地構造と層間絶縁膜の間にも、電極層や絶縁層、半導体層など任意の構造が存在していてもよい。

次に、以上のような導電層７、および必要に応じて他の下地構造が形成された基板１０上に、第１絶縁膜１１を成膜する。この第１絶縁膜１１は、酸化シリコン（ＳｉＯｘ）や窒化シリコン（ＳｉＮｘ）などの無機絶縁膜や、ポリパラキシリレン、ポリビニルフェノール、ＰＭＭＡなどのアクリル系樹脂、ポリビニルアルコールなど有機絶縁膜など、公知の絶縁膜からなることとする。また成膜方法は、ＣＶＤ法、スパッタ法、塗布法など公知の技術を広く用いることができるものとする。

尚、この第１絶縁膜１１は、ここでは図示していない絶縁膜や配線、さらには半導体層などの構成要素となるパターン層を埋め込む膜厚ｔで形成されていることとする。また、この上層に形成される導電性パターンの配線のために第１絶縁膜１１は平坦化絶縁膜として形成されても良い。さらにこの第１絶縁膜１１は、単層構造であっても積層構造であっても良い。ただし、有機絶縁膜を用いて構成される場合には、ガスバリア性を確保できる程度、または装置の駆動に必要な絶縁性を確保できる程度に充分に厚い膜厚ｔで形成されていることとする。

次に、図２（２）に示すように、第１絶縁膜１１に、導電層７に達する第１開口部１１ａを形成する。この第１開口部１１ａは、例えばレジストパターンをマスクに用いた第１絶縁膜１１のエッチングによって形成される。尚、ここでは、第１絶縁膜１１に形成された導電層７に達する開口は、全て第１開口部１１ａであることとし、必要に応じて複数設けられていて良い。

尚、第１絶縁膜１１の成膜と第１開口部１１ａの形成とは、例えば印刷法等によって同時に行っても良い。この場合、予め第１開口部１１ａが形成された状態で第１絶縁膜１１が成膜されることになる。

次いで、図２（３）に示すように、第１絶縁膜１１を覆う状態で、第２絶縁膜１３を成膜する。この第２絶縁膜１３は、第１絶縁膜１１における第１開口部１１ａの角部をラウンド状に覆う状態で成膜されることが好ましい。このような第２絶縁膜１３は、例えば塗布成膜されることとする。また工程の簡略化を考慮すると、感光性樹脂を塗布成膜して第２絶縁膜１３とすることが好ましい。尚、ここで言う感光性樹脂とは、例えば感光性ポリイミドやレジストに代表される感光性有機材料であり、エネルギー線の照射とその後の現像とを行うリソグラフィー処理によってパターニング可能な材料である。

次いで、図２（４）に示すように、第１絶縁膜１１の第１開口部１１ａ内における第２絶縁膜１３部分に、導電層７に達する第２開口部１３ａを形成する。この場合、第２絶縁膜１３が感光性樹脂からなる場合には、リソグラフィー処理によって第２絶縁膜１３に開口部１３ａを形成する。尚、ここでは、第１絶縁膜１１の第１開口部１１ａ内における第２絶縁膜１３部分に形成された開口は、全て第２開口部１３ａであることとし、必要に応じて複数設けられていて良い。

また、第２絶縁膜１３の成膜と第２開口部１３ａの形成とは、例えば印刷法等によって同時に行っても良い。この場合、予め第２開口部１３ａが形成された状態で第２絶縁膜１３が成膜されることになる。

その後、図２（５）に示すように、第２開口部１３ａが形成された第２絶縁膜１３を熱処理によってリフロー（流動化）させる。これにより、第１絶縁膜１１における第１開口部１１ａの角部を覆う第２絶縁膜１３部分がさらにラウンド状に成形される。特には、第１開口部１１ａの上方肩部ａ１が第２絶縁膜１３によって曲率の大きなラウンド状に覆われることが重要である。また、第２絶縁膜１３に設けられた第２開口部１３ａの上方肩部ａ２もリフローされてラウンド状に形成される。さらに、第１開口部１１ａの下方の入角部ａ３もラウンド状に形成される。

また、第２絶縁膜１３を構成する材料が熱硬化性を持つ場合には、この熱処理によって第２絶縁膜１３を硬化させる。尚、リフローのための熱処理と、熱硬化のための熱処理とは２段階で行っても良いが、通常はリフロー開始温度よりも熱硬化温度の方が高いため、熱硬化のための熱処理においてリフローも同時に成される。また、第２絶縁膜１３を構成する材料が光硬化性を持つ場合にはリフローのための熱処理を行った後に、光硬化のための光照射処理を行うこととする。

以上の後には、図１に示したように、第２開口部１３ａを介して導電層７に接続された導電性パターン１５を、第２絶縁膜１３上に配線形成する。このような導電性パターン１５の形成は、電極材料層を成膜した後に、リソグラフィー法によって形成したレジストパターンをマスクに用いて電極材料層をパターンエッチングすることによって行うなど広く公知の技術を用いることができる。電極材料層としては、例えばアルミニウム（Ａｌ）、金（Ａｕ）、金（Ａｕ）とクロム（Ｃｒ）との積層膜、銀(Ａｇ）、パラジウム（Ｐｄ）、さらにはこれらの積層膜などが用いられる。尚、電極材料層の成膜には、段差被覆性の悪い蒸着法を適用しても良い。

以上説明した構成では、第１開口部１１ａが設けられた第１絶縁膜１１を第２絶縁膜１３で覆う構成としたことにより、第１開口部１１ａの上方肩部を第２絶縁膜１３で覆ってラウンド形状に成形することができる。特に第２絶縁膜１３をリフロー膜とすることにより、図２（５）を用いて説明したように、下地である第１絶縁膜１１ａの上方肩部ａ１がより大きな曲率のラウンド形状で覆うことが可能になり、しかも第２絶縁膜１３ａの第２開口部１３ａの上方肩部ａ２もラウンド状に成形され、また第１開口部１１ａの下方の入角部ａ３もラウンド状に形成される。

したがって、第１絶縁膜１１下の導電層７に接続させた状態で第１絶縁膜１１上に形成した導電性パターン１５が、接続孔状の第１開口部１１ａの上方肩部や、第２絶縁膜１３における第２開口部１３ａの上方肩部、さらには第１開口部１１ａの下方の入角部において段切れすることが防止される。この結果、絶縁膜１１，１３上に配線した導電性パターン１５を、確実に導電層７に接続させた状態とすることができる。この場合、段差被覆性の悪い蒸着法を適用して形成された導電パターン１５であっても、その段切れを防止することができ、半導体装置１ａにおける歩留まりの向上を図ることが可能になる。

尚、以上説明した第１実施形態においては、第１開口部１１ａおよび第２開口部１３ａが接続孔状である場合を説明した。しかしながら、第１開口部１１ａおよび第２開口部１３ａは、接続孔状であることに限定されることはなく、図３に示すような一方向に開放された段差形状であったり、一方向に延設された溝形状であっても良く、同様の効果を得ることができる。

また、第１開口部１１ａ側壁形状は、図１,２で示したような垂直な形状に限定されることはなく任意の形状であってよい。例えば図４に示すように、第１開口部１１ａは、開口上部に向かって開口径が広がる順テーパ形状の側壁であれば、さらに上方肩部が大きな曲率のラウンド形状となるように第２絶縁膜１３によって覆われる。このため、導電パターン１５の段切れを防止する効果をさらに高めることが可能である。また、開口部が逆テーパー形状であってもよい。

さらに本第１実施形態においては、支持基板３の上方に導電層７を導電パターンとして形成した基板１０を想定し、第１開口部１１ａおよび第２開口部１３ａの底部に導電層７を露出させてこれに導電性パターン１５を接続させる構成を説明した。しかしながら、本発明は、基板が半導体基板であって、この基板の表面層に拡散層が形成されている構成であっても同様に適用可能である。この場合、基板の表面層に形成された拡散層に対して、導電性パターン１５が接続されることになり、同様の効果を得ることができる。

また本第１実施形態は、例えば多層配線構造を備えた配線基板のような電子機器への適用も可能であり、同様の効果を得ることができる。

＜第２実施形態＞
図５は本発明を適用した半導体装置を説明する要部断面図である。この図に示す半導体装置１ｂは、薄膜トランジスタＴｒを備えたものである。

以下、この図に示す半導体装置の構成を、図６，図７の製造工程図に基づいて製造工程順に説明する。尚、第１実施形態と同一の構成要素には同一の符号を付し、重複する構成の説明は省略する。

先ず、図６（１）に示すように、支持基板３上に、ゲート電極３ａをパターン形成する。ゲート電極３のパターン形成は、インクジェット法、マイクロコンタクト法、またはスクリーン印刷法等の印刷法や、フォトリソグラィー法を適用して行われる。例えば、より微細なゲート電極３ａを高精度に形成するためには、リソグラフィー法を適用したパターン形成を行うことが好ましい。この場合、成膜した電極材料層をリソグラフィー法によって形成したレジストパターンをマスクに用いてパターンエッチングする。電極材料層としては、例えばアルミニウム（Ａｌ）、金（Ａｕ）、金（Ａｕ）とクロム（Ｃｒ）との積層膜、銀(Ａｇ）、パラジウム（Ｐｄ）、さらにはこれらの積層膜などが用いられる。

次に、このゲート電極３ａを、ゲート絶縁膜５としての層間絶縁膜で覆う。その後、ゲート絶縁膜５の上部においてゲート電極３ａを狭持する位置に、ソース電極７ｓおよびドレイン電極７ｄを導電層として形成する。尚、ここでは以上までの構成が基板１０として形成される。

次いで、図６（２）に示すように、ソース電極７ｓ／ドレイン電極７ｄが導電性パターンとして形成された基板１０上に、絶縁性の隔壁２１を形成する。この隔壁２１は、第１開口２１ａと第２開口２１ｂとを備えて形成されている。第１開口２１ａは、ソース電極７ｓおよびドレイン電極７ｄの端部とこれらの電極７ｓ，７ｄ間におけるゲート絶縁膜５に達する形状であって、ゲート電極３ａ上に設けられる。第２開口２１ｂは、ソース電極７ｓまたはドレイン電極７ｄの少なくとも一方に達するように設けられる。ここでは、一例としてドレイン電極７ｄに達する第２開口２１ｂを図示したが、ソース電極７ｓとドレイン電極７ｄとのそれぞれに達するように２つまたはそれ以上の個数の第２開口２１ｂが設けられても良い。

また、この隔壁２１は、次の工程で成膜する半導体層が隔壁２１の上部と下部とで分断されるように構成されていることが重要である。このような隔壁２１は、半導体層よりも充分に厚い膜厚を備えており、かつ第１開口２１ａおよび第２開口２１ｂの側壁が、垂直か、より好ましくは開口上部に向かって開口径が狭くなるように傾斜した逆テーパ形状であることとする。

このような隔壁２１における第１開口２１ａおよび第２開口２１ｂの側壁形状は、図示したように、傾斜角度が略均一に保たれた逆テーパ形状であっても良い。また積層膜で構成された隔壁において、下層膜ほど開口幅を広くした構成であっても良い。さらに、次に形成される半導体層が隔壁９の上部と下部とで分断されるのであれば、第１開口２１ａおよび第２開口２１ｂの側壁形状は、上部のみが逆テーパ形状であっても良い。

以上のような隔壁２１の作製方法としては、例えば感光性樹脂を用い光パターニングによって作製する方法や、絶縁性薄膜の形成とエッチングとを併用して作製する方法などが挙げられる。絶縁性薄膜としては、ＰＭＭＡなどの樹脂、窒化シリコン（ＳｉＮｘ）や酸化シリコン（ＳｉＯｘ）などの無機絶縁膜が用いられる。

そして、例えば感光性樹脂を用いて露光条件を調整したリソグラフィーを行うことにより、側壁を逆テーパ形状とした開口２１ａ，２１ｂを有する隔壁２１が形成される。また、多層構造を持つ隔壁も同様の方法で作製できる。例えば、光感光性樹脂を用いてこれを実現する場合には、第１層目の下層膜とその上層の第２層目の膜とに感光性の違いを持たせれば良い。また、第１層目に光感光性樹脂を用い、第２層目には第１層目の感光性樹脂に対して選択的にパターニングできる材料を用いても良い。さらに、絶縁性薄膜の形成とエッチングを併用する場合には、第１層目と第２層目にエッチング選択性を持たせれば良い。

以上のような隔壁２１を形成した後には、図６（３）に示すように、隔壁２１の上方から半導体層２３を成膜することにより、隔壁２１上とは分断された状態で第１開口２１ａの底部に半導体層２３からなるチャネル部半導体層２３ａを形成する。ここでは例えば、真空蒸着法により、基板１０上の全面に半導体層２３を成膜する。尚これにより、第２開口２１ｂの底部にも、隔壁２１上の半導体層２３とは分断された形状の半導体層２３が設けられることになる。

この半導体層２３は、例えばペンタセン、ゼキシチオフェンなどのチオフェンオリゴマー、ポリチオフェンなどの有機半導体からなる。尚、インクジェット法などパターニングと成膜が同時に可能な方法を用いる場合には、隔壁２１における第１開口２１ａの底面のみに選択的に半導体層２３を形成し、これをチャネル部半導体層２３ａとしても良い。

以上のようにして、ゲート電極３ａを覆うゲート絶縁膜５上に、ソース電極７ｓおよびドレイン電極７ｄが設けられ、これらのソース電極７ｓおよびドレイン電極７ｄ上からゲート電極３ａの上方に重ねてチャネル部半導体層２３ａが設けられたボトムゲート・ボトムコンタクト型の薄膜トランジスタＴｒを得る。

次に、図６（４）に示すように、基板１０上に形成されたパターン層としての隔壁２１を埋め込む状態で、第１絶縁膜１１を成膜する。この第１絶縁膜１１は、図示したような平坦化絶縁膜として構成されていることが好ましい。また、第１絶縁膜１１の表面に隔壁２１の段差が残る場合であっても、この段差が小さくなるように隔壁２１が埋め込まれる構成であれば良い。このような形状であれば、第１絶縁膜１１は、単層構造であっても積層構造であっても良い。

また第１絶縁膜１１を平坦化絶縁膜として形成する場合には、隔壁２１が充分に埋め込まれる膜厚の絶縁膜を成膜した後、これをエッチバックするかまたはＣＭＰ研磨することによって絶縁膜の表面を平坦化すれば良い。

次いで、図７（１）に示すように、第１絶縁膜１１および隔壁２１における第２開口２１ｂ底部の半導体層２３に、ドレイン電極７ｄに達する開口部として第１接続孔１１ａを形成する。この第１接続孔１１ａは、隔壁２１における第２開口２１ｂの内側において、隔壁２１上の半導体層２３に対して絶縁性を保った位置に形成される。このような第１接続孔１１ａは、例えばレジストパターンをマスクに用いたエッチングによって形成される。

尚、隔壁２１に複数の第２開口２１ｂが形成されている場合であれば、第１絶縁膜１１上への電極の引き出しに必要な部分に第１接続孔１１ａが形成されることとする。

次に、図７（２）に示すように、第１絶縁膜１１上に、第１接続孔１１ａの内壁を覆う状態で、第２絶縁膜１３を成膜する。これにより、第１接続孔１１ａの開口上部の角を、第２絶縁膜１３によって覆う。

その後、図７（３）に示すように、第２接続孔１３ａが形成された第２絶縁膜１３を熱処理によってリフロー（流動化）させる。これにより、第１絶縁膜１１における第１接続孔１１ａの角部を覆う第２絶縁膜１３部分をさらにラウンド状に成形する。

尚、以上の第２絶縁膜１３の成膜からリフロー処理までは、第１実施形態において図２（３）〜図２（５）を用いて説明したと同様に行われる。

以上の後には、図５に示されるように、第２接続孔１３ａを介してドレイン電極７ｄに接続された導電性パターン１５を第２絶縁膜１３上に配線形成する。このような導電性パターン１５の形成は、第１実施形態と同様で良い。次に、必要に応じて導電性パターン１５の周縁を覆う絶縁分離部(図示省略）を第２絶縁膜１３上に形成する。

以上のようにして、薄膜トランジスタＴｒと、これを覆う絶縁膜１１，１３上に薄膜トランジスタＴｒに接続された導電性パターン１５が配線された半導体装置１ｄが得られる。

以上のようにして得られた構成の半導体装置１ｄでは、チャネル部半導体層２３ａは、パターニングされた絶縁性の隔壁２１の段差を利用して第１開口２１ａの底部に分断して形成されたものである。このため、微細に形成されたものとすることができる。

また、隔壁２１の段差を埋め込む状態で形成された第１絶縁膜１１の上方に、このチャネル部半導体２３ａを用いた薄膜トランジスタＴｒに接続された導電性パターン１５が引き出されて配線形成された構成であるため、導電性パターン１５が隔壁２１の段差に影響されて段切れすることはない。特に第１絶縁膜１１を平坦化絶縁膜として形成した場合には、導電性パターン１５の下地が平坦になるため、第１絶縁膜１１上において確実に配線された導電性パターン１５とすることができる。

そして特に、半導体層２３を分断するための隔壁２１に、チャネル部半導体層２３ａを形成するための第１開口２１ａと共に、ドレイン電極７ｄに達する第２開口２１ｂが予め設けられている。そして、この第２開口２１ｂの内側に第１接続孔１１ａが設けられ、この側壁を覆う状態で第２絶縁膜１３が設けられているため、隔壁２１上の半導体層２３と導電性パターン１５との絶縁性を保つことが可能である。

これにより、隔壁２１上からの成膜により微細にパターニングされたチャネル部半導体層２３ａを備えながらも、隔壁２１の上部に残された半導体層２３に影響されることなく導電性パターン１５を形成することができ、これにより半導体装置１ｂの多層化および高集積化が可能になる。

また以上のような構成において、さらに第１絶縁膜１１に形成された第１接続孔１１ａの内壁を覆う第２絶縁膜１３を設けて、この上部に導電性パターン１５を設けた構成である。このため、第１絶縁膜１１に形成した第１接続孔１１ａの上方角部が第２絶縁膜１３によってラウンド状に覆われ、この上方角部において導電性パターン１５が段切れすることを防止できる。

したがって、第１実施形態と同様に、絶縁膜１１，１３上に配線した導電性パターン１５を、確実にドレイン電極７ｄに接続させた状態とすることができるため、半導体装置１ｂにおける歩留まりの向上を図ることが可能になる。

尚、以上のような第２実施形態の半導体装置１ｂは、導電性パターン１５を画素電極として設けることにより、表示装置の駆動基板として用いることができる。この場合、画素電極（導電性パターン１５）を反射材料で構成することが好ましい。そして、このような構成の駆動基板を用いた表示装置では、画素電極を確実に配線することが可能になるため、信頼性の高い表示を行うことが可能になる。画素電極（導電性パターン１５）を反射材料で構成することにより、画素電極の下層の半導体層２３による着色などの影響のない表示が可能になる。

第１実施形態の半導体装置を示す断面図である。 第１実施形態の半導体装置の製造手順を示す断面工程図である。 第１実施形態の半導体装置の他の例を示す断面図である。 第１実施形態の半導体装置のさらに他の例を示す断面図である。 第２実施形態の半導体装置を示す断面図である。 第２実施形態の半導体装置の製造手順を示す断面工程図（その１）である。 第２実施形態の半導体装置の製造手順を示す断面工程図（その２）である。

符号の説明

１ａ，１ｂ…半導体装置、７…導電性層、７ｓ…ソース電極（導電層）、７ｄ…ドレイン電極（導電層）、１０…基板、１１…第１絶縁膜、１１ａ…第１開口部（開口部）、１１ａ…第１接続孔(開口部）、１３…第２絶縁膜、１３ａ…第２開口部（開口部）、１３ａ…第２接続孔（開口部）、１５…導電性パターン

Claims (10)

1. 基板に達する第１開口部を備えて当該基板上に形成された第１絶縁膜と、
   前記第1絶縁膜の第１開口部内において前記基板に達する第２開口部を備えて前記第1絶縁膜上を覆う第２絶縁膜と、
   前記第２絶縁膜の第２開口部を介して前記基板に接する状態で当該第２絶縁膜上に設けられた導電性パターンとを備えた
   ことを特徴とする半導体装置。
2. 請求項1記載の半導体装置において、
   前記第２絶縁膜は、前記第1絶縁膜における第１開口部の上方肩部をラウンド形状に覆う
   ことを特徴とする半導体装置。
3. 請求項1記載の半導体装置において、
   前記第２絶縁膜はリフロー膜である
   ことを特徴とする半導体装置。
4. 請求項１記載の半導体装置において、
   前記第２絶縁膜は感光性組成物からなる
   ことを特徴とする半導体装置。
5. 請求項1記載の半導体装置において、
   前記導電性パターンは、前記基板の表面に形成された拡散層に接続されている
   ことを特徴とする半導体装置。
6. 請求項1記載の半導体装置において、
   前記導電性パターンは、前記基板の表面に形成された導電性層に接続されている
   ことを特徴とする半導体装置。
7. 請求項1記載の半導体装置において、
   前記第1絶縁膜は、前記基板上に形成されたパターン層を埋め込む膜厚で形成された平坦化膜である
   ことを特徴とする半導体装置。
8. 基板に達する第１開口部を備えて当該基板上に形成された第１絶縁膜と、
   前記第1絶縁膜の第１開口部内において前記基板に達する第２開口部を備えて前記第1絶縁膜上を覆う第２絶縁膜と、
   前記第２絶縁膜の第２開口部を介して前記基板表面の導電層に接続される状態で当該第２絶縁膜上に設けられた導電性パターンとを備えた
   ことを特徴とする電子機器。
9. 基板に達する第１開口部を備えた第１絶縁膜を当該基板上にパターン形成する工程と、
   前記第１絶縁膜の第１開口部内において前記基板に達する第２開口部を備えた第２絶縁膜を、当該第１絶縁膜を覆う状態で形成する工程と、
   前記第２絶縁膜の第２開口部を介して前記基板表面の導電層に接続される導電性パターンを当該第２絶縁膜上に形成する工程をと行う
   ことを特徴とする半導体装置の製造方法。
10. 請求項９記載の半導体装置の製造方法において、
    前記第２絶縁膜を形成する工程では、有機材料を用いて第２開口部を備えた当該第２絶縁膜を形成した後に、熱処理を行うことで当該第２絶縁膜をリフローさせる
    ことを特徴とする半導体装置の製造方法。

Images