CN103650149A - 显示面板装置及其制造方法 - Google Patents

显示面板装置及其制造方法 Download PDF

Info

Publication number
CN103650149A
CN103650149A CN201180072172.4A CN201180072172A CN103650149A CN 103650149 A CN103650149 A CN 103650149A CN 201180072172 A CN201180072172 A CN 201180072172A CN 103650149 A CN103650149 A CN 103650149A
Authority
CN
China
Prior art keywords
film
drain electrode
electrode
source electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180072172.4A
Other languages
English (en)
Other versions
CN103650149B (zh
Inventor
是泽康平
奥本有子
笹井谦一
受田高明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103650149A publication Critical patent/CN103650149A/zh
Application granted granted Critical
Publication of CN103650149B publication Critical patent/CN103650149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及的显示面板装置（100）包括：基板（1）；形成于基板上的栅电极（2）；形成于栅电极上的栅极绝缘膜（3）；形成于栅极绝缘膜上的第1源电极（41）；形成于第1源电极上的第2源电极（42）；形成于栅极绝缘膜上的第1漏电极（51）；形成于第1漏电极上的第2漏电极（52）；第1隔壁部（6），其具有至少露出第2源电极的一部分和第2漏电极的一部分的开口；半导体层（7），其形成于开口内，至少与第2源电极和第2漏电极接触；形成于半导体层的上方的绝缘层（8）；形成于绝缘层上的下部电极（9）；以及接触孔（8H），其形成于绝缘层，用于将下部电极与第2漏电极或第2漏电极连接，第2源电极和第2漏电极的膜构造比第1源电极和第1漏电极的膜构造疏。

Description

显示面板装置及其制造方法
技术领域
本发明涉及显示面板装置及其制造方法，尤其涉及具备半导体层形成在隔壁内的薄膜晶体管的显示面板装置及其制造方法。
背景技术
在液晶显示装置或者有机EL（Electro Luminescence：电致发光）显示装置等有源矩阵驱动型的显示装置中，使用被称为TFT（Thin FilmTransistor）的薄膜晶体管。
在已产品化的显示装置中，一般使用将硅用作半导体层的薄膜晶体管，但近年来，使用能够通过液相工艺形成半导体层的薄膜晶体管正受到关注。特别是将有机材料等用作半导体层的有机薄膜晶体管正受到关注。这些能够以液相工艺形成半导体层的薄膜晶体管的工艺温度低，能够将具有可挠性的材料（例如塑料等树脂）用于基板。
因此，通过使用能够以液相工艺形成半导体层的薄膜晶体管（特别是有机薄膜晶体管），能够对使用了硅的薄膜晶体管的电子器件实现更轻、更薄而且具有可挠性的电子器件。因此，提出了将有机薄膜晶体管利用于下一代显示装置或电子纸等中的方案。
例如，在专利文献1中公开了底栅（bottom gate）型有机薄膜晶体管。以往的有机薄膜晶体管具备栅电极、栅极绝缘膜、一对源电极和漏电极（源漏电极）以及在栅电极上具有开口的隔壁部，并且具备通过喷墨法在隔壁部的开口内形成的有机半导体层。
例如在具备排列成矩阵状的多个像素的TFT阵列基板中，这样构成的有机薄膜晶体管被作为按各像素设置的驱动晶体管或开关晶体管来使用。另外，在各像素的有机薄膜晶体管中，源漏电极延伸设置也作为布线发挥功能。
在先技术文献
专利文献1：日本特开2008-22008号公报
发明内容
发明要解决的问题
近年来，伴随着显示面板装置的大画面化，像素电路单元中的布线变长，布线电阻变高，存在显示图像的质量（品质）劣化的问题。特别是由于薄膜晶体管中的源漏电极的一部分延伸设置也作为布线发挥功能，所以源漏电极的材料和构造不只要求作为薄膜晶体管的性能，也要求作为布线的性能。
另外，在使用通过液相工艺形成的半导体层来作为沟道层的情况下，为了区划半导体层，形成有隔壁部。此时，有时隔壁部的残渣会残留在源漏电极的表面上。当在源漏电极上存在残渣时，与源漏电极接触的部分的半导体层的结晶性会劣化，存在TFT特性下降的问题。
进一步，在显示面板装置中，为了使驱动电路单元平坦化而形成绝缘层以覆盖薄膜晶体管，在该绝缘层上形成有显示元件的像素电极。虽然源漏电极与像素电极经由形成于绝缘层的接触孔而相连接，但在烧成（烧结）绝缘层时，接触孔部的源漏电极的表面暴露在高温气氛中，会在源漏电极的表面形成氧化膜。由此，存在如下的问题：源漏电极与像素电极的接触电阻增大，并且接触电阻值产生不匀，材料利用率会下降。
本发明是为解决上述问题而完成的发明，目的在于提供一种显示面板装置及其制造方法，所述显示面板装置具备薄膜晶体管，所述薄膜晶体管具有能够成为低电阻化布线并且能实现与像素电极良好的接触且能实现优异的TFT特性的源漏电极。
用于解决问题的手段
为了解决上述问题，本发明涉及的显示面板装置的一种方式包括：基板；栅电极，其形成在所述基板上；栅极绝缘膜，其形成在所述栅电极上；第1源电极，其形成在所述栅极绝缘膜上；第2源电极，其形成在所述第1源电极上；第1漏电极，其形成在所述栅极绝缘膜上；第2漏电极，其形成在所述第1漏电极上；隔壁部，其具有至少露出所述第2源电极的一部分和所述第2漏电极的一部分的开口；半导体层，其形成于所述开口内，至少与所述第2源电极和所述第2漏电极接触；绝缘层，其形成在所述半导体层的上方；像素电极，其形成在所述绝缘层上；以及接触孔，其形成于所述绝缘层，用于对所述像素电极与所述第2漏电极或所述第2源电极进行连接，所述第2源电极和所述第2漏电极的膜构造比所述第1源电极和所述第1漏电极的膜构造疏。
发明的效果
根据本发明涉及的显示面板装置，能够实现低电阻化布线。另外，能够实现具有能实现与像素电极良好的接触且能实现优异的TFT特性的源漏电极的薄膜晶体管。
附图说明
图1是表示本发明实施方式涉及的显示面板装置的一个像素的结构的剖视图。
图2A是表示将通过各种成膜条件溅射成膜时的膜构造模型化而得到的Thornton模型的图。
图2B是表示Mo单层中的低密度膜和高密度膜与薄膜电阻的关系的图。
图3是用于说明本发明实施方式涉及的显示面板装置的制造方法中的各工序的剖视图。
图4是表示通过溅射形成的Mo膜与该Mo膜和下部电极的接触电阻值的关系的图。
图5是表示薄膜晶体管中的源漏电极的膜密度与该薄膜晶体管的电流电压特性的关系的图。
图6是详细说明本发明实施方式涉及的显示面板装置中的制造工序的一部分的图。
图7是表示本发明实施方式的变形例涉及的显示面板装置的制造方法的工序的图。
图8是表示湿蚀刻本发明实施方式涉及的第2源电极和第2漏电极（形成有氧化膜的低密度膜）的情况下的该低密度膜的膜厚与蚀刻时间的关系的图。
图9是表示本发明实施方式涉及的显示面板装置的概略结构的局部剖切立体图。
图10是表示本发明实施方式涉及的显示面板装置中的像素的电路结构的图。
标号说明
1：基板；2：栅电极；3：栅极绝缘膜；4：源电极；5：漏电极；6：第1隔壁部；6a：残渣；6R：隔壁层；7：半导体层；8：绝缘层；8H：接触孔；9：下部电极；10：第2隔壁部；11：有机层；12：上部电极；13：封止层；14：封止基板；41：第1源电极；42：第2源电极；42a、52a：氧化膜；51：第1漏电极；52：第2漏电极；100：显示面板装置；101：有源矩阵基板；102：像素；110、111：薄膜晶体管；110G、111G：栅电极；110S、111S：源电极；110D、111D：漏电极；120：有机EL元件；130：源极布线；140：栅极布线；150：电源线；160：电容器；HM：高密度金属膜；LM：低密度金属膜。
具体实施方式
本发明涉及的显示面板装置的一种方式包括：基板；栅电极，其形成在所述基板上；栅极绝缘膜，其形成在所述栅电极上；第1源电极，其形成在所述栅极绝缘膜上；第2源电极，其形成在所述第1源电极上；第1漏电极，其形成在所述栅极绝缘膜上；第2漏电极，其形成在所述第1漏电极上；隔壁部，其具有至少露出所述第2源电极的一部分和所述第2漏电极的一部分的开口；半导体层，其形成于所述开口内，至少与所述第2源电极和所述第2漏电极接触；绝缘层，其形成在所述半导体层的上方；像素电极，其形成在所述绝缘层上；以及接触孔，其形成于所述绝缘层，用于对所述像素电极与所述第2漏电极或所述第2源电极进行连接，所述第2源电极和所述第2漏电极的膜构造比所述第1源电极和所述第1漏电极的膜构造疏。
根据本方式，上层的第2源电极和第2漏电极的膜构造比下层的第1源电极和所述第1漏电极的膜构造疏。即，由于源电极和漏电极是由低密度膜构成的上层膜（第2源电极、第2漏电极）和由高密度膜构成的下层膜（第1源电极、第1漏电极）的层叠构造，所以能够减小源电极和漏电极的布线电阻。由此，能够提高显示图像的质量。
进一步，在本方式中，由于使源电极和漏电极的上层膜为容易溶解的低密度膜，所以能够容易地除去在低密度膜生成的表面氧化膜，能够在除去该表面氧化膜的同时也除去残留在低密度膜的表面的隔壁层的残渣。由此，能够使与低密度膜接触的半导体层的结晶性良好。另外，由于低密度膜容易氧化，因此能够在半导体层与低密度膜的界面容易地形成氧化膜，所以也能够提高源电极或漏电极与半导体层之间的电荷的注入特性。因此，能够实现导通特性优异的薄膜晶体管。
而且，根据本方式，由于能够容易地除去作为低密度膜的第2漏电极的表面氧化膜，所以能够容易地除去接触孔内的第2漏电极的表面氧化膜。由此，由于能够降低第2漏电极与像素电极之间的接触电阻，所以能够实现漏电极与像素电极良好的接触。
进一步，在本发明涉及的显示面板装置的一种方式中，优选所述第1源电极和所述第1漏电极的薄膜电阻比所述第2源电极和所述第2漏电极的薄膜电阻小。在该情况下，进一步优选所述第1源电极和所述第1漏电极的薄膜电阻为0.5～5Ω/□，所述第2源电极和所述第2漏电极的薄膜电阻为80～140Ω/□。
通过本方式，能够使第1源电极和第1漏电极为所希望的高密度膜，另外，能够使第2源电极和第2漏电极为所希望的低密度膜。
进一步，在本发明涉及的显示面板装置的一种方式中，优选所述第2漏电极的与所述半导体层接触的部分的膜厚比与所述半导体层不接触的部分的膜厚薄，并且，所述第2漏电极在与所述接触孔对应的部分形成有凹陷部。
根据本方式，由于能够取得除去了第2漏电极的表面氧化膜的结构，所以在半导体层的形成区域没有隔壁层的残渣，且能够在像素电极与接触区域实现良好的接触。
进一步，在本发明涉及的显示面板装置的一种方式中，优选所述第2源电极和所述第2漏电极的膜厚为20nm以上。
根据本方式，即使除去了上层的第2源电极和第2漏电极的表面氧化膜，也不会连下层的第1源电极和第1漏电极也被除去。
另外，本发明涉及的显示面板装置的制造方法的一种方式包括：第1工序，在基板上形成栅电极；第2工序，在所述栅电极上形成栅极绝缘膜；第3工序，在所述栅极绝缘膜上形成第1金属膜；第4工序，在所述第1金属膜上形成具有比所述第1金属膜的膜构造疏的膜构造的第2金属膜；第5工序，通过对所述第1金属膜和所述第2金属膜进行图案形成，从而形成源电极和漏电极；第6工序，在所述源电极和所述漏电极上形成隔壁层；第7工序，通过对所述隔壁层进行图案形成，形成开口以露出所述源电极与所述漏电极之间的所述栅极绝缘膜、所述源电极和所述漏电极的一部分，从而形成隔壁；第8工序，在所述开口内，遍及所述源电极和所述漏电极的上表面以及所述栅极绝缘膜的上表面而形成半导体层；第9工序，在所述半导体层的上方形成绝缘层；第10工序，在隔着所述隔壁与所述半导体层相反一侧的区域中的所述漏电极上的所述绝缘层形成接触孔，露出所述漏电极；以及第11工序，在所述绝缘层上和从所述接触孔露出的所述漏电极上形成像素电极。
根据本方式，能够形成使作为第2金属膜的低密度膜为上层膜、且使作为第1金属膜的高密度膜为下层膜的层叠构造的源电极和漏电极。由此，能够减小源电极和漏电极的布线电阻。
进一步，在本方式中，由于使源电极和漏电极的上层膜为容易溶解的低密度膜，所以在形成隔壁时的工序中，能够容易地除去在低密度膜生成的表面氧化膜，与此同时，能够除去残留在低密度膜的表面的隔壁层的残渣。由此，能够使与低密度膜接触的半导体层的结晶性良好，能够实现导通特性优异的薄膜晶体管。
进一步，在本发明涉及的显示面板装置的制造方法的一种方式中，优选在所述第7工序中，在所述隔壁层形成所述开口时除去所述第2金属膜的上层的一部分，同时除去该第2金属膜上的所述隔壁层的残渣。
根据本方式，能够在除去在作为低密度膜的第2金属膜生成的表面氧化膜的同时，除去残留在第2金属膜的表面的隔壁层的残渣。
进一步，在本发明涉及的显示面板装置的制造方法的一种方式中，优选在所述第10工序与所述第11工序之间，包括除去在从所述接触孔露出的所述漏电极形成的表面氧化膜的工序。
根据本方式，由于作为漏电极的表面层的第2金属膜为低密度膜，所以能够容易地除去第2金属膜的表面氧化膜。由此，能够降低第2漏电极与像素电极之间的接触电阻。
进一步，在本发明涉及的显示面板装置的制造方法的一种方式中，优选在除去所述表面氧化膜的工序中，在从所述接触孔露出的所述漏电极的所述第2金属膜形成凹陷部。
根据本方式，通过除去第2金属膜的表面氧化膜，从而形成凹陷部。由此，能够经由没有表面氧化膜的凹陷部使漏电极与像素电极接触。
（实施方式）
以下，基于实施方式说明本发明涉及的显示面板装置及其制造方法，但本发明由权利要求书的记载来确定。因此，以下的实施方式中的构成要素中的、未记载在权利要求中的构成要素对实现本发明的课题来说并不是一定需要的，而是作为构成更优选的部件来说明的。此外，各图为示意图，并不是一定严密地进行图示的图。
本实施方式涉及的显示面板装置是具有多个像素呈矩阵状配置的像素单元（显示单元）的有机EL显示装置，具备包含形成为与各像素对应的有机EL元件的EL层、和包含由薄膜晶体管和布线等构成的像素电路单元的TFT层。像素电路单元由形成为与各像素对应的像素驱动用的驱动晶体管和像素选择用的开关晶体管、源极布线、栅极布线、电源线以及其他各种布线构成。
首先，使用图1说明本发明实施方式涉及的显示面板装置100的一个像素（子像素）的结构。图1是表示本发明实施方式涉及的显示面板装置的一个像素的结构的剖视图。
如图1所示，显示面板装置100具备：基板1；薄膜晶体管110，其形成于基板1上，包括栅电极2、栅极绝缘膜3、源电极4、漏电极5、第1隔壁部6以及半导体层7；绝缘层8，其形成为覆盖薄膜晶体管110；有机EL元件120，其形成于绝缘层8上，包括下部电极9、第2隔壁部10、有机层11和上部电极12；封止层13，其形成为覆盖有机EL元件120；封止基板14。
薄膜晶体管110通过在第1隔壁部6的开口内涂敷（涂布）成为沟道层的半导体层7来形成。本实施方式中的薄膜晶体管110是特别是半导体层7由有机材料构成的有机薄膜晶体管。另外，薄膜晶体管110是底栅型的薄膜晶体管。在基板1上，呈阵列状而形成有多个薄膜晶体管110。图1所示的薄膜晶体管110是p沟道型驱动晶体管，漏电极5与有机EL元件120的下部电极9电连接。此外，在图1中未图示开关晶体管。以下，详细说明薄膜晶体管110的各构成要素。
基板1例如是由石英玻璃或无碱玻璃构成的玻璃基板。此外，作为基板1，也可以使用塑料膜等具有可挠性的挠性基板等。
在基板1上按预定形状图案形成有栅电极2。栅电极2由导电性材料或其合金等的单层构造或多层构造构成，例如使用钼（Mo）、铝（Al）、铜（Cu）、钨（W）、钛（Ti）、铬（Cr）或钼钨（MoW）等来形成。
栅极绝缘膜3（栅极绝缘层）形成在栅电极2上。在本实施方式中，栅极绝缘膜3形成在基板1上的整个面，以覆盖栅电极2。栅极绝缘膜3可以通过由硅氧化膜或硅氮化膜等的单层膜或层叠膜构成的无机绝缘膜来形成。此外，作为栅极绝缘膜3，也可以由聚酰亚胺、聚乙烯基苯酚、聚丙烯等有机绝缘膜形成。
一对源电极4和漏电极5形成在栅极绝缘膜3上，并在栅电极2的上方隔开预定的间隔而对向配置。源电极4和漏电极5可以由导电性材料或其合金等构成，例如可以使用Mo、W或MoW等来形成。
源电极4由多层构成，在本实施方式中，由形成于栅极绝缘膜3的表面的第1源电极41、形成于第1源电极41上的第2源电极42这两层构成。第1源电极41与第2源电极42以不同密度的膜质来构成，下层的第1源电极41为高密度膜，上层的第2源电极42为低密度膜。即，上层的第2源电极42的膜构造比下层的第1源电极41的膜构造疏。相反地，下层的第1源电极41的膜构造比上层的第2源电极42的膜构造致密。通过这样的膜构造，第1源电极41的薄膜电阻（表面电阻）比第2源电极42的薄膜电阻小。具体而言，第1源电极41的薄膜电阻为0.5～5Ω/□，第2源电极42的薄膜电阻为80～140Ω/□。此外，在本实施方式中，作为低密度膜的第2源电极42的膜厚比作为高密度膜的第1源电极41的膜厚薄，例如可以使第2源电极42的膜厚为20～50nm，使第1源电极41的膜厚为50～800nm。
漏电极5也与源电极4同样地由多层构成，在本实施方式中，由形成于栅极绝缘膜3的表面的第1漏电极51、形成于第1漏电极51上的第2漏电极52这两层构成。在漏电极5中，第1漏电极51与第2漏电极52也以不同密度的膜质来构成，下层的第1漏电极51为高密度膜，上层的第2漏电极52为低密度膜。即，上层的第2漏电极52的膜构造比下层的第1漏电极51的膜构造疏，相反地，下层的第1漏电极51的膜构造比上层的第2漏电极52的膜构造致密。通过这样的膜构造，与源电极4同样，下层的第1漏电极51的薄膜电阻比上层的第2漏电极52的薄膜电阻小。具体而言，第1漏电极51的薄膜电阻为0.5～5Ω/□，第2漏电极52的薄膜电阻为80～140Ω/□。此外，在本实施方式中，作为低密度膜的第2漏电极52的膜厚比作为高密度膜的第1漏电极51的膜厚薄，例如可以使第2漏电极52的膜厚为20～50nm，使第1漏电极51的膜厚为50～800nm。
在本实施方式中，由于一对源电极4和漏电极5的上层膜（第2源电极42、第2漏电极52）、下层膜（第1源电极41、第1漏电极51）分别形成在同一层中，所以位于下层的第1源电极41与第1漏电极51为相同材料且相同膜厚。同样地，位于上层的第2源电极42和第2漏电极52为相同材料且相同膜厚。另外，第1源电极41的薄膜电阻与第1漏电极51的薄膜电阻为相同的值，第2源电极42的薄膜电阻与第2漏电极52的薄膜电阻为相同的值。此外，在本实施方式中，第1源电极41、第2源电极42、第1漏电极51以及第2漏电极52均由Mo形成。
另外，如图1所示，本实施方式中的漏电极5的与半导体层7相反一侧的部分延伸设置。该漏电极5延伸设置的部分作为用于与其他导电部连接的布线（布线层）发挥功能，在本实施方式中是与有机EL元件120的下部电极9的连接布线。具体而言，以形成于漏电极5上的第1隔壁部6的隔壁作为作为边界，与半导体层7接触侧的相反一侧的部分成为布线。即，隔着第1隔壁部6的隔壁，漏电极5的一方是与半导体层7连接的部分，另一方是与下部电极9连接的部分。
第1隔壁部6是形成于TFT层的TFT堤层，其形成于源电极4和漏电极5上。第1隔壁部6由按像素对半导体层7进行区划的开口、和对半导体层7的周围进行规定的隔壁（堤）构成。第1隔壁部6的隔壁具有规定所涂敷的半导体层7的功能，例如在涂敷了用于形成半导体层7的溶剂时，阻拦该溶剂的流动。另外，第1隔壁部6的开口构成为使源电极4的一部分、漏电极5的一部分以及栅极绝缘膜的一部分露出。具体而言，第1隔壁部6的开口形成为使第2源电极42的半导体层7侧的上表面的一部分、第1源电极41的侧面、栅电极2上方的栅极绝缘膜3的表面、第1漏电极51的侧面以及第2漏电极52的半导体层7侧的上表面的一部分露出。
第1隔壁部6的隔壁部分可以使用抗蚀剂等感光性树脂来形成，可以通过对该感光性树脂进行局部曝光、显影来形成开口。此外，优选通过对第1隔壁部6进行预定的表面处理来使第1隔壁部6的表面具有拨水性。
半导体层7形成在第1隔壁部6的开口内，以使得至少与源电极4和漏电极5接触。半导体层7作为薄膜晶体管的沟道层发挥功能，其形成于栅电极2的上方。在本实施方式中，半导体层7形成在源电极4与漏电极5之间的栅极绝缘膜3上、源电极4上以及漏电极5上，并从源电极4的第2源电极42的上表面开始遍及形成到漏电极5的第2漏电极52的上表面。
半导体层7是涂敷型的半导体层，可以通过喷墨法等印刷法在第1隔壁部6的开口内涂敷溶剂等预定的材料并结晶化来形成。作为涂敷型的半导体层7，例如有使用了五蒽、酞菁系或者卟啉系的可溶性有机材料的有机半导体层、或者使用了IGZO（InGaZnOx）等透明无定形氧化物半导体的氧化物半导体层。在本实施方式中，使用有机材料来作为半导体层7。
此外，虽然未图示，但为了保护半导体层7，也可以在第1隔壁部6的开口内形成保护膜以覆盖半导体层7。作为保护膜，可以使用丙烯酸聚合物等高分子材料或者丙烯酸单体等低分子材料这些有机材料。通过形成保护膜，能够抑制水分和/或氧等侵入半导体层7。
绝缘层8形成于半导体层7的上方。在本实施方式中，绝缘层8是形成在基板1的整个面上方以覆盖多个薄膜晶体管110的平坦化绝缘层。即，绝缘层8是抑制层间产生泄漏电流的层间绝缘膜，并且是使薄膜晶体管110的表面平坦化的厚平坦化膜。绝缘层8例如可以使用抗蚀剂等有机材料和/或SOG（Spin On Glass：旋涂玻璃）等无机材料来形成。
另外，在绝缘层8设有用于对有机EL元件120的下部电极9与漏电极5（漏电极5的延伸设置部分）进行连接的接触孔8H。接触孔8H通过除去漏电极5上的绝缘层8来形成。通过形成接触孔8H，能够使漏电极5的表面即第2漏电极52的表面露出，能够经由接触孔8H连接第2漏电极52与下部电极9。
接着，详细说明有机EL元件120的构成要素。本实施方式中的有机EL元件120是顶部发射型的有机EL元件，以像素为单位（发光单位）形成在绝缘层8上。
下部电极9形成在绝缘层8上，是从驱动电路单元流入电流的阳极，作为有机EL元件120的像素电极发挥功能。另外，由于本实施方式中的有机EL元件120为顶部发射型，所以下部电极9构成为反射电极。作为反射电极的下部电极9例如可以为Al或银合金APC等反射金属的单层构造、或者氧化铟锡（ITO：Indium Tin Oxide）等透明金属氧化物和银合金APC等反射金属的双层构造。下部电极9按像素而分离形成。此外，在为底部发射型的有机EL元件的情况下，下部电极9为仅由ITO等透明金属氧化物构成的透明电极。
另外，如上所述，下部电极9经由贯通绝缘层8的接触孔8H与薄膜晶体管110的漏电极5电连接。在本实施方式中，下部电极9形成为在接触孔8H的底部与露出的低密度层即第2漏电极52接触。由此，从作为驱动晶体管的薄膜晶体管110的漏电极5向下部电极9供给与从源极布线供给的数据电压对应的电流。
有机层11以像素为单位形成在下部电极9上，该有机层11是包含以预定的有机发光材料构成的发光层的有机EL层。对于发光层，通过在下部电极9和上部电极12施加预定的电压来注入的电子与空穴复合而产生的能量，该发光层的发光材料被激发而进行发光。发光层例如可以为使用α-NPD(双[N-(1-萘基)-N-苯基]联苯胺)作为下层、并使用Alq3(三(8-羟基)铝)作为上层的层叠构造。
另外，有机层11除了发光层外还包含空穴注入层、空穴输送层、电子输送层或电子注入层，是这些层的全部或一部分层层叠而构成的。在该情况下，例如可以使用PEDOT（聚乙撑二氧噻吩）等化合物等来作为空穴注入层，可以使用三苯胺和/或聚苯胺等来作为空穴输送层，可以使用聚对苯乙烯（PPV）等来作为电子注入层。
上部电极12是向驱动电路单元流出电流的阴极，具有相对于下部电极9而在发光层施加负电压、并将电子注入发光层的功能。上部电极12是形成为与下部电极9对向的透明电极，其形成在有机层11上。此外，本实施方式中的上部电极12是形成为各像素共用的共用电极。上部电极12优选使用透射率高的材料和构造，可以由ITO或铟锌氧化物（IZO：Indium ZincOxide）等透明金属氧化物构成。此外，在本实施方式中，上部电极12的电位为接地电位。
第2隔壁部10是形成于有机EL层的EL堤层，其形成于绝缘层8上。第2隔壁部10由用于按像素分离并区划有机层11的开口、和对有机层11的周围进行规定的隔壁（堤）构成。第2隔壁部10的隔壁部分可以使用抗蚀剂等感光性树脂来形成，可以通过对该感光性树脂进行局部曝光和显影来形成开口。
封止层13作为将形成到有机EL元件120的基板1与封止基板14接合的粘接层发挥功能，并且也作为封止并保护有机EL元件120的保护层发挥功能。作为封止层13的材料，例如可以使用丙烯酸系或环氧系的树脂等。此外，为了进一步保护有机EL元件120免受水分和/氧的影响，也可在上部电极12与封止层13之间形成薄膜封止层。作为薄膜封止层的材料，例如可以使用氮化硅（SiN）或氧氮化硅（SiON）等透明绝缘材料。
封止基板14是封止有机EL元件120并保护有机EL元件120免受外部影响的基板。即，封止基板14形成显示面板装置100的外表面。另外，封止基板14使从有机EL元件120的发光层发出的光透射。通过与多个像素各自对应的有机EL元件120按希望进行发光，从而在封止基板14显示所希望的图像。作为封止基板14，例如可以使用透明玻璃基板。此外，也可根据需要在封止基板14的内表面形成与红色、绿色和蓝色的各种颜色对应的滤色器（color filter，滤色片），在该情况下，封止基板14使通过滤色器的光透射。
在如上所述构成的显示面板装置100中，源电极4与漏电极5的下层的第1源电极41和第1漏电极51是高密度膜，上层的第2源电极42和第2漏电极52是低密度膜。即，第2源电极42和第2漏电极52的膜构造比第1源电极41和第1漏电极51的膜构造疏。
在此，使用图2A和图2B详细说明源电极4和漏电极5的膜构造。图2A是表示将通过各种成膜条件溅射成膜时的膜构造模型化而得到的Thornton模型（出处：市村博司、池永胜著，《基于等离子体工艺的薄膜的基础与应用》，日刊工业新闻社（2005））的图。图2B是表示Mo单层中的低密度膜和高密度膜与薄膜电阻的关系的图。
如图2A所示，根据Ar压力（溅射压力）和基板温度的成膜条件，通过溅射来成膜时的膜构造可以分为：成为多孔的膜构造的区域（Zone1）、成为致密的膜构造的区域（ZoneT）、成为柱状粒子的膜构造的区域（Zone2）、以及成为再结晶化的结晶粒子的膜构造的区域（Zone3）。
在本实施方式中，源电极4和漏电极5中的下层的第1源电极41和第1漏电极51是Mo单层的高密度膜，以图2A的箭头H所示条件来成膜。在该情况下，作为高密度膜的第1源电极41和第1漏电极51具有ZoneT的膜构造，即致密的膜构造。
另一方面，源电极4和漏电极5中的上层的第2源电极42和第2漏电极52是Mo单层的低密度膜，以图2A的箭头L所示条件来成膜。在该情况下，作为低密度膜的第2源电极42和第2漏电极52具有Zone1的膜构造、即多孔的膜构造。
这样，作为低密度膜的第2源电极42和第2漏电极52的膜质比作为高密度膜的第1源电极41和第1漏电极51的膜质疏。也即是，可认为：低密度膜具有多孔的膜构造，与具有致密构造的高密度膜相比，每单位堆积所占的Mo的比例小。此外，在本实施方式中，高密度膜和低密度膜的成膜条件（溅射压力）分别为0.16Pa、1.0Pa。另外，基板温度均为50℃。
另外，以图2A的成膜条件形成多个Mo单层的低密度膜（L）和高密度膜（H），测定了各个膜的薄膜电阻。在图2B中示出其测定结果。如图2B所示，由Mo单层构成的低密度膜的薄膜电阻以大约100Ω/□为中心，为80～130Ω/□。另一方面，由Mo单层构成的高密度膜的薄膜电阻为～2Ω/□。这样，可知：Mo单层的高密度膜的薄膜电阻比Mo单层的低密度膜的薄膜电阻小。
这样，由于能够使作为高密度膜的第1源电极41和第1漏电极51的电阻比作为低密度膜的第2源电极42和第2漏电极52的电阻小，所以与以相同膜厚仅以低密度膜的单层形成源电极和漏电极的情况相比，能够减小源电极4和漏电极5的电阻。结果，能够使源电极4和漏电极5的布线部分也低电阻化。
接着，使用图3说明本发明实施方式涉及的显示面板装置100的制造方法。图3是用于说明本发明实施方式涉及的显示面板装置的制造方法中的各工序的剖视图。
首先，如图3的（a）所示，准备基板1。在本实施方式中，准备透明玻璃基板来作为基板1。此外，也可以根据需要在基板1上形成底涂层。
接着，如图3的（b）所示，在基板1上形成预定形状的栅电极2。具体而言，在基板1上堆积栅电极2的材料而形成栅极金属膜，然后，通过光刻和蚀刻对栅极金属膜进行图案形成，从而形成预定形状的栅电极2。栅极金属膜可以通过溅射或蒸镀来成膜，栅极金属膜的蚀刻可以使用湿蚀刻或干蚀刻。
接着，如图3的（c）所示，在栅电极2上形成栅极绝缘膜3。栅极绝缘膜3形成于基板1上的整个面，可以根据材料而通过等离子体CVD（Chemical Vapor Deposition：化学气相沉积）法或涂敷法来形成。例如，在使用硅氧化膜或硅氮化膜等无机绝缘膜来作为栅极绝缘膜3的情况下，可以通过等离子体CVD法形成栅极绝缘膜3。另外，在使用聚酰亚胺、聚乙烯基苯酚或聚丙烯等有机绝缘膜来作为栅极绝缘膜3的情况下，可以通过涂敷法形成栅极绝缘膜3。
接着，如图3的（d）所示，通过以预定的成膜条件将成为源电极4和漏电极5的下层膜（第1源电极41和第1漏电极51）的材料堆积在栅极绝缘膜3上的整个面，从而形成作为高密度膜的高密度金属膜HM（第1金属膜）。在本实施方式中，通过溅射形成了由Mo单层的高密度膜构成的高密度金属膜HM。在该情况下，成膜条件使用了图2A所示的ZoneT中的条件。由此，能够形成具有致密的膜构造的高密度金属膜HM。
接着，如图3的（e）所示，通过以预定的成膜条件将成为源电极4和漏电极5的上层膜（第2源电极42和第2漏电极52）的材料堆积在高密度金属膜HM上的整个面上，从而形成作为低密度膜的低密度金属膜LM（第2金属膜）。在本实施方式中，通过溅射形成由Mo单层的低密度膜构成的低密度金属膜LM。该情况下，成膜条件使用了图2A所示的Zone1中的条件。由此，能够形成具有膜构造比高密度金属膜HM疏的多孔构造的低密度金属膜LM。
此外，高密度金属膜HM和低密度金属膜LM可以不暴露于大气而通过连续成膜来形成。在该情况下，通过在成膜途中将溅射的成膜条件从ZoneT变更成Zone1，能够形成高密度金属膜HM和低密度金属膜LM的层叠膜。
接着，如图3的（f）所示，通过光刻和蚀刻，对高密度金属膜HM和低密度金属膜LM的层叠膜进行图案形成，从而形成预定形状的源电极4和漏电极5。通过该蚀刻，能够同时图案形成下层为第1源电极41而上层为第2源电极42的层叠构造的源电极4、和下层为第1漏电极51而上层为第2漏电极52的层叠构造的漏电极5。
另外，通过该蚀刻除去了高密度金属膜HM和低密度金属膜LM的区域中，栅极绝缘膜3露出。此外，高密度金属膜HM和低密度金属膜LM的层叠膜的蚀刻可以使用湿蚀刻或干蚀刻来进行。
进一步，在图案形成源电极4和漏电极5的同时，也能够图案形成源电极4和漏电极5延伸设置而构成的布线。即，能够使用相同的材料同时形成由源电极4和漏电极5的延伸设置部分构成的布线、和源电极4以及漏电极5，由此，能够形成由下层膜为高密度膜而上层膜为低密度膜的层叠膜构成的低电阻布线。
接着，如图3的（g）所示，在基板1上方的整个面，通过涂敷第1隔壁部6的材料来形成隔壁层6R。由此，在露出的栅极绝缘膜3上、源电极4和漏电极5上形成隔壁层6R。在本实施方式中，使用感光性树脂形成隔壁层6R。
接着，如图3的（h）所示，通过对隔壁层6R进行图案形成，从而形成开口以使源电极4与漏电极5之间的栅极绝缘膜3、源电极4和漏电极5的一部分再次露出，由此形成预定形状的第1隔壁部6。由此，在源电极4和漏电极5上形成预定形状的隔壁。
这时，第1隔壁部6的开口形成为使得对向的源电极4和漏电极5双方的端部上表面露出。作为第1隔壁部6的开口的内壁的隔壁（堤）在栅电极2的上方形成为框状以将栅电极2的周围包围。另外，除去漏电极5与下部电极9的接触部分处的漏电极5上的隔壁层6R，漏电极5的第2漏电极52露出。此外，隔壁层6R的图案形成可以通过对隔壁层6R进行曝光和显影来进行。
接着，用喷墨法在第1隔壁部6的开口内涂敷包含半导体材料的溶液（半导体溶液）。这时，包含半导体材料的溶液在露出的栅极绝缘膜3的上表面扩展，并且也在源电极4和漏电极5的对向端部的上表面扩展，以大致均匀的膜厚涂敷在栅极绝缘膜3的上表面、和源电极4及漏电极5的上表面。另外，在开口内扩展的半导体溶液被第1隔壁部6的隔壁（开口的内壁）控制，半导体溶液的涂敷区域被规定。由此，能够防止半导体溶液流出到第1隔壁部6的开口的外侧。此外，涂敷包含半导体材料的溶液（半导体溶液）的方法不限于喷墨法，也可以是公知的溶液工艺。
然后，通过进行预定的热处理，使包含半导体材料的溶液干燥，进行半导体材料的结晶化。由此，如图3的（i）所示，能够在第1隔壁部6的开口内形成外周被规定的预定形状的半导体层7。由此，能够遍及源电极4及漏电极5的上表面、和栅极绝缘膜3的上表面而形成半导体层7。
此外，对于通过上述喷墨法进行的半导体溶液的涂敷，优选滴到第1隔壁部6的开口的中央附近来进行涂敷。由此，由于半导体溶液在由第1隔壁部6的开口包围的区域内均匀地扩展，所以能够以更均匀的膜厚形成半导体层7。另外，在本实施方式中，作为半导体材料，可以使用五蒽、酞菁系或者卟啉系的可溶性有机半导体材料。另外，上述预定的热处理优选是溶液所包含的半导体材料不热分解且会结晶化、并能使溶液的溶剂蒸发的温度。在本实施方式中，通过200℃左右的温度进行热处理。
接着，如图3的（j）所示，在包含半导体层7的上方的基板1上的整个面形成绝缘层8。绝缘层8以所希望的厚度形成为其表面平坦化。此外，绝缘层8可以通过涂敷并烧成例如SOG等预定的材料来形成。
接着，如图3的（k）所示，在隔着第1隔壁部6的隔壁与半导体层7相反一侧的区域中的、漏电极5上的绝缘层8形成接触孔8H而使漏电极5的一部分露出。通过这样在绝缘层8形成接触孔8H，作为漏电极5的上层膜的第2漏电极52的表面露出。
接着，如图3的（l）所示，在绝缘层8上和从接触孔8H露出的漏电极5上形成下部电极9。对于下部电极9，例如可以通过溅射来形成金属膜，并通过光刻和湿蚀刻来对该金属膜进行图案形成，由此形成该下部电极9。
接着，如图3的（m）所示，通过对感光性树脂进行图案形成，从而形成具有与矩阵状的像素对应的多个开口的第2隔壁部10。接着，在第2隔壁部10的开口内形成有机层11。有机层11例如可以通过如下方法来制作：通过旋涂PEDOT溶液来形成空穴注入层，通过真空蒸镀法在空穴注入层上层叠α-NPD和Alq3而形成发光层，通过旋涂等方法在发光层上层叠硝基取代的芴酮衍生物等化合物而形成电子输送层。之后，通过溅射而在有机层11上形成由ITO构成的上部电极12。由此，制作有机EL元件120。
接着，如图3的（n）所示，在上部电极12上涂敷封止层13，在其上配置封止基板14。此外，也可以预先在封止基板14形成滤色器（调光层）。在该情况下，使形成有滤色器的面与上部电极12对向，在涂敷的封止层13上配置封止基板14。
之后，在从上表面侧向下方加压封止基板14的同时施加热或能量射线而固化封止层13。由此，能够粘接封止基板14与上部电极12。此外，在涂敷封止层13之前，也可以通过等离子体CVD法在上部电极12上形成由氮化硅构成的薄膜封止层。这样一来，能够制造本发明的实施方式涉及的显示面板装置100。
接着，依次说明本实施方式涉及的显示面板装置100的作用效果。
在本实施方式涉及的显示面板装置100中，如上所述，由于源电极4和漏电极5为低密度膜与电阻比该低密度膜低的高密度膜的层叠构造，所以与以低密度膜的单层形成源电极4和漏电极5的情况相比，能够使源电极4和漏电极5低电阻化。由此，即使在使用了源电极4和漏电极5的一部分来作为布线的情况下，也能够实现低电阻布线。因此，能够抑制显示图像的质量劣化。此外，由于高密度膜的电阻比低密度膜的电阻低，所以优选使作为高密度膜的第1源电极41和第1漏电极51的膜厚比作为低密度膜的第2源电极42和第2漏电极52的膜厚大。由此，能够使源电极4和漏电极5进一步低电阻化。
接着，使用图4说明本实施方式涉及的显示面板装置100中的接触部（漏电极5与下部电极9的接触部分）的作用效果。图4是表示通过溅射形成的Mo膜与该Mo膜和下部电极的接触电阻值的关系的图。在图4中，“高密度膜”表示由Mo单层构成的高密度膜，“低密度膜”表示由Mo单层构成的低密度膜，“低/高层叠膜”表示Mo的低密度膜（上层）和Mo的高密度膜（下层）的层叠膜。另外，低密度膜为2次成膜，高密度膜为4次成膜，低/高层叠膜为2次成膜。
如图4所示，可知“高密度膜”的接触电阻值产生不匀，其材料利用率为25%。与此相对，可知“低密度膜”和“低/高层叠膜”的接触电阻值的不匀小，其材料利用率为100%。这样，通过使Mo层为低密度膜与高密度膜的层叠膜，能够实现电阻低且材料利用率高的TFT电极（漏电极5）。
接着，使用图5和图6说明本实施方式涉及的显示面板装置100中的TFT部（半导体层形成区域）的作用效果。图5是表示薄膜晶体管中的源漏电极的膜密度与该薄膜晶体管的电流电压特性的关系的图。在图5中，以“◇”表示的特性表示以高密度膜（单层）构成源漏电极的情况下的电流电压特性，以“□”表示的特性表示以低密度膜（单层）构成源漏电极的情况下的电流电压特性。
如图5所示，可知具备低密度膜的源漏电极的TFT比具备高密度膜的源漏电极的TFT更能够获得优异的导通特性。另外，若算出电荷迁移率，则具备低密度膜的源漏电极的TFT的电荷迁移率为0.78cm2/V·s，具备高密度膜的源漏电极的TFT的电荷迁移率为0.29cm2/V·s。
从该结果可知，在使源电极4和漏电极5为多层的情况下，对于源电极4和漏电极5的与半导体层7接触的部分的膜，低密度膜能够得到比高密度膜优异的电荷迁移率。
因此，本实施方式涉及的显示面板装置100中的源电极4和漏电极5构成为：下层膜为高密度膜（第1源电极41、第1漏电极51），上层膜为低密度膜（第2源电极42、第2漏电极52）。由此，能够使与半导体层7接触的部分为低密度膜，因此能够获得高电荷迁移率，能够实现具备导通特性优异的薄膜晶体管的显示面板装置。这样，由于能够构成导通特性优异的薄膜晶体管，所以特别是通过将其作为对有机EL显示装置中的有机EL元件进行驱动的驱动晶体管来使用，能够显示高画面质量的图像。
接着，使用图6说明通过本实施方式涉及的显示面板装置100的结构来进一步提高薄膜晶体管的电荷迁移率的机理。图6是说明本发明实施方式涉及的显示面板装置的制造工序的一部分的图。
如上述图3的（g）和（h）所示，第1隔壁部6通过对隔壁层6R进行曝光和显影来形成。这时，如图6的（a）所示，在源电极4和漏电极5露出的部分的表面即上层的第2源电极42和第2漏电极52的表面存在隔壁层6R的残渣6a。残渣6a是对隔壁层6R进行显影后残留的隔壁层6R的残留物，是构成隔壁层6R的感光性树脂或其变质后的物质。这样，当在源电极4和漏电极5的表面上残留有残渣6a时，与源电极4和漏电极5接触的部分的半导体层7的结晶性会劣化，电荷迁移率等TFT特性会下降。
与此相对，在本实施方式中，如上述图3的（e）和（f）所示，源电极4和漏电极5通过对作为高密度膜的高密度金属膜HM和作为低密度膜的低密度金属膜LM的层叠膜进行图案形成来形成。这时，如图6的（a）所示，在层叠膜的表面即由作为上层膜的低密度金属膜LM形成的第2源电极42和第2漏电极52的表面形成有氧化膜42a和52a。
在此，与高密度膜相比，由于多孔的膜组织结构，低密度膜的表面氧化膜容易溶解，能够容易地除去低密度膜的氧化膜。因此，如图6的（b）所示，在第1隔壁部6的形成工序中的清洗工序中，形成于作为低密度膜的第2源电极42和第2漏电极52的表面的氧化膜42a和52a溶解而被除去。
因此，如图6的（a）所示，即使在源电极4和漏电极5的表面残留有隔壁层6R的残渣6a，由于该残渣6a残留在形成于第2源电极42和第2漏电极52的表面的氧化膜42a和52a上，所以如图6的（b）所示，氧化膜42a和52a上的残渣6a通过上述的清洗工序，与氧化膜42a和52a的溶解一起被冲走。即，在除去作为低密度膜的第2源电极42和第2漏电极52的上部层的一部分即氧化膜42a和52a的同时，也除去第2源电极42和第2漏电极52的氧化膜42a和52a上的隔壁层6R的残渣6a。
此外，通过用上述清洗工序除去氧化膜42a和52a，第2源电极42和第2漏电极52的对向端部的膜厚减小。此外，清洗工序是在显影工序之后进行的工序，作为该清洗工序中的清洁液，可以使用水、氢氟酸或草酸等所希望的清洗液。
这样，在本实施方式中，最上层的第2源电极42和第2漏电极52至少在半导体层7的形成区域也作为用于去除残渣6a的牺牲层发挥功能，在除去该牺牲层的同时也除去残渣6a。
因此，在本实施方式中，由于在源电极4和漏电极5的表面上不残留残渣6a，所以能够防止与源电极4和漏电极5接触的部分中的半导体层7的结晶性劣化，能够形成具有良好的结晶性的半导体层7。由此，能够抑制由残渣6a导致的电荷迁移率的降低，因此能够实现导通特性优异的薄膜晶体管。
而且，与高密度膜相比，低密度膜在其膜构造上容易在表面形成氧化膜。因此，在上述清洗工序中与残渣6a一起除去氧化膜42a和52a后，如图6的（c）所示，在作为低密度膜的第2源电极42和第2漏电极52的表面露出时，第2源电极42和第2漏电极52的表面被氧化，再次生成氧化膜42a和52a（自然氧化膜）。然后，与图3的（i）同样，当在第1隔壁部6的开口内形成预定形状的半导体层7时，如图6的（d）所示，半导体层7与形成于第2源电极42和第2漏电极52的表面的氧化膜42a和52a接触。即，在由Mo膜构成的第2源电极42和第2漏电极52与半导体层7的界面形成由MoOx膜构成的氧化膜。
在此，与未氧化的金属膜（Mo）相比，氧化金属膜（MoOx）更容易进行在源电极4或漏电极5与半导体层7之间移动的电荷的注入。在本实施方式的显示面板装置100中，由于使作为源电极4或漏电极5的最上层的第2源电极42和第2漏电极52为低密度膜，所以能够使源电极4或漏电极5的表面容易生成氧化膜42a和52a。由此，能够提高源电极4或漏电极5与半导体层7之间的电荷的注入特性，能够提高电荷迁移率，因此能够实现导通特性优异的薄膜晶体管。
以上，根据本发明实施方式涉及的显示面板装置100，由于源电极4和漏电极5是高密度膜与低密度膜的层叠构造，所以能够使源电极4和漏电极5低电阻化，特别是使布线部分低电阻化，因此能够提高显示图像的质量。
进一步，根据本实施方式，由于使源电极4和漏电极5的最上层（表面层）为低密度膜，所以容易生成表面氧化膜，另一方面，也能够容易地除去所生成的表面氧化膜。因此，能够容易地除去在第1隔壁部6的曝光和显影后残留的残渣6a，并且能够在除去残渣6a后在源电极4和漏电极5的与半导体层7接触的部分容易地形成氧化膜。由此，能够防止半导体层7的结晶性的劣化，并且能够提高电荷注入特性，所以能够实现导通特性优异的薄膜晶体管。因此，能够提供一种能显示高质量的图像的显示面板装置。
另外，在本实施方式中，如图3的（k）和（l）所示，虽然在绝缘层8形成接触孔8H而形成下部电极9，但优选在形成接触孔8H的工序与形成下部电极9的工序之间，包括除去在从接触孔8H露出的漏电极5形成的表面氧化膜的工序。以下，使用图7说明该工序。图7是表示本发明实施方式的变形例涉及的显示面板装置的制造方法的工序的图。
如图7的（a）所示，在图6的（d）所示的工序之后，与图3的（j）同样地，通过涂敷并烧成SOG等绝缘层材料，从而形成绝缘层8。
这时，如图7的（b）所示，与图3的（k）同样地，在绝缘层8形成到达漏电极5的接触孔8H而进行烧成。这时，在接触孔部中，由于漏电极5的表面即第2漏电极52的表面露出的区域暴露在高温氛围中，所以在第2漏电极52的表面中的、从接触孔8H露出的部分形成氧化膜52a。
接着，如图7的（c）所示，除去在从接触孔8H露出的漏电极5的表面形成的氧化膜52a。在该情况下，由于氧化膜52a形成在由容易除去的低密度膜构成的第2漏电极52，因此能够容易地除去该氧化膜52a。由此，在从接触孔8H露出的第2漏电极52形成有凹陷（凹坑）部。凹陷部成为与接触孔8H底部的形状对应的形状，该凹陷部是通过除去第2漏电极52表面的氧化膜52a而形成的凹部。即，凹陷部的深度与氧化膜52a的膜厚大致相同。此外，能够通过湿蚀刻进行接触孔8H内的氧化膜52a的除去。另外，作为蚀刻液，可以使用水、氢氟酸或草酸等。
接着，如图7的（d）所示，与图3的（l）同样地，形成下部电极9。由此，经由接触孔8H连接第2漏电极52的凹陷部与下部电极9。
这样，在本变形例中，由于除去形成于从接触孔8H露出的第2漏电极52的表面的氧化膜52a，所以能够降低漏电极5与下部电极9的接触电阻。另外，当在接触孔8H内存在氧化膜52a时，由于形成于接触孔8H内的下部电极9由于该氧化膜52a而容易被氧化，所以通过如上所述除去氧化膜52a，能够抑制下部电极9的氧化。因此，通过除去接触孔8H内的氧化膜52a，能够实现漏电极5与下部电极9良好的接触。
由此，尽管第2漏电极52隔着第1隔壁部6的隔壁而在半导体层7侧的半导体区域和形成有接触孔8H的接触孔区域这两方区域中是同一部件，但能够使半导体层7的结晶性良好，并且使与下部电极9的接触电阻也良好。
根据以上所述，由于源电极4和漏电极5由低密度膜和高密度膜的层叠膜构成，所以能够减小源电极4和漏电极5的布线电阻，并且能够实现漏电极5与下部电极9（像素电极）良好的接触，且能够实现具备具有优异的TFT特性的薄膜晶体管的显示面板装置。
此外，如图6的（d）等所示，在图7的（a）中，虽然有时在第2漏电极52的表面已经形成有氧化膜，但由于低密度膜的氧化膜容易除去，因此，在形成接触孔8H时该氧化膜暂时被除去，如图7的（b）所示，在第2漏电极52的表面再次形成氧化膜52a。
另外，在上述实施方式和变形例中，优选源电极4和漏电极5中的第2源电极42和第2漏电极52的膜厚为20nm以上。以下，使用图8说明其理由。图8是表示湿蚀刻本实施方式涉及的第2源电极和第2漏电极（形成有氧化膜的低密度膜）的情况下的该低密度膜的膜厚与蚀刻时间的关系的图。此外，在本实验中，通过Mo形成了单层的低密度膜。另外，虽然使用了草酸来作为蚀刻液，但用水或氢氟酸也能够获得同样的结果。
如图8所示，当对表面形成有氧化膜（MoOx）的低密度膜（Mo单层）进行蚀刻时，通过进行10秒以上的蚀刻，蚀刻前为111nm的膜厚d变成95nm。即，可知Mo的氧化膜为16nm左右。
在此，在由高密度膜和低密度膜的层叠膜构成的源电极4和漏电极5中，优选仅使低密度膜氧化，不使高密度膜氧化。这是由于：形成于低密度膜的表面氧化膜能够容易地除去，与此相对，形成于高密度膜的表面氧化膜不能容易地除去。也即是，在除去高密度膜和低密度膜的氧化膜时，由于高密度膜的氧化层致密，所以氧化膜的除去困难，材料利用率下降，但低密度膜的氧化层为多孔状，氧化膜的除去容易，所以能够获得高的材料利用率。
因此，在使下层膜为高密度膜、使上层膜为低密度膜的层叠构造的源电极4和漏电极5中，为了不使位于下层的高密度膜氧化，位于上层的低密度膜的膜厚至少需要为16nm以上，当考虑工艺余量时，优选低密度膜的膜厚为20nm以上。即，优选源电极4和漏电极5中的第2源电极42和第2漏电极52的膜厚为20nm以上。
接着，使用图9说明本发明实施方式涉及的显示面板装置100的概略结构。图9是表示本发明实施方式涉及的显示面板装置的概略结构的局部剖切立体图。此外，各构成要素为示意性表示的要素，并不表示准确的形状。
如图9所示，本实施方式涉及的显示面板装置100为有机EL显示装置，具备有源矩阵基板（TFT阵列基板）101、形成于有源矩阵基板101上的有机EL元件120、形成于有源矩阵基板101上的多条源极布线130（图像信号线）以及多条栅极布线140（扫描线）。有机EL元件120包括下部电极9、有机层11以及上部电极12。
构成显示单元的多个像素102由正交的源极布线130和栅极布线140划分成矩阵状。在各像素102形成有薄膜晶体管110。
接着，使用图10说明上述显示面板装置100中的像素102的电路结构。图10是表示本发明实施方式涉及的显示面板装置中的像素的电路结构的图。
如图10所示，像素102具备作为驱动有机EL元件120的驱动晶体管的薄膜晶体管110、作为用于选择像素102的开关晶体管的薄膜晶体管111、有机EL元件120以及电容器160。
薄膜晶体管110的源电极110S（源电极4）与电源线150连接，漏电极110D（漏电极5）与有机EL元件120的阳极（下部电极）连接。
另外，薄膜晶体管111的漏电极111D与源极布线130连接，栅电极111G与栅极布线140连接，源电极111S与电容器160和薄膜晶体管110的栅电极110G连接。
在该结构中，当在栅极布线140输入栅极信号、使薄膜晶体管111为导通状态时，经由源极布线130供给的图像信号电压被写入电容器160。而且，写入电容器160的保持电压在1帧期间中得到保持。根据该保持电压，薄膜晶体管110的电导模拟地（连续性地）变化，与发光灰阶等级对应的驱动电流从有机EL元件120的阳极流向阴极。由此，各像素中的预定的有机EL元件120发光，在显示单元显示预定的图像。
对于这样构成的显示面板装置，可以作为平板显示器来利用，可以适用于电视机、个人电脑、移动电话等所有的具有显示面板装置的电子设备。
以上，基于实施方式说明了本发明涉及的显示面板装置及其制造方法，但本发明不限定于上述实施方式。
例如，在上述实施方式中，也可以使源电极4为漏电极、使漏电极5为源电极。
另外，在上述实施方式中，虽然源电极4和漏电极5为双层构造，但不限于此。例如，源电极4和漏电极5也可以为3层以上的多层、膜密度从高密度到低密度阶梯性地变化的结构。但是，在该情况下，优选至少最上层为与第2源电极42和第2漏电极52同样的低密度膜。
另外，在本实施方式中，说明了使用有机EL元件的显示面板装置（有机EL显示装置），但不限于此。例如，也可以为使用了液晶显示元件的显示面板装置。在该情况下，可以通过使图1所示的下部电极9为像素电极、在该像素电极上隔着液晶层而设置对向电极来实现液晶显示装置。此外，也可以实现具有其他显示元件的显示面板装置。
此外，对各实施方式实施本领域技术人员能想到的各种变形而得到的形态、通过在不脱离本发明的主旨的范围内将各实施方式中的构成要素以及功能任意地组合而实现的形态也包含在本发明中。
产业上的可利用性
本发明涉及的显示面板装置能够广泛地利用于电视机、个人电脑、移动电话等的显示装置或其他各种电气设备中。

Claims (9)

1.一种显示面板装置，包括：
基板；
栅电极，其形成在所述基板上；
栅极绝缘膜，其形成在所述栅电极上；
第1源电极，其形成在所述栅极绝缘膜上；
第2源电极，其形成在所述第1源电极上；
第1漏电极，其形成在所述栅极绝缘膜上；
第2漏电极，其形成在所述第1漏电极上；
隔壁部，其具有至少露出所述第2源电极的一部分和所述第2漏电极的一部分的开口；
半导体层，其形成于所述开口内，至少与所述第2源电极和所述第2漏电极接触；
绝缘层，其形成在所述半导体层的上方；
像素电极，其形成在所述绝缘层上；以及
接触孔，其形成于所述绝缘层，用于对所述像素电极与所述第2漏电极或所述第2源电极进行连接，
所述第2源电极和所述第2漏电极的膜构造比所述第1源电极和所述第1漏电极的膜构造疏。
2.根据权利要求1所述的显示面板装置，
所述第1源电极和所述第1漏电极的薄膜电阻比所述第2源电极和所述第2漏电极的薄膜电阻小。
3.根据权利要求2所述的显示面板装置，
所述第1源电极和所述第1漏电极的薄膜电阻为0.5～5Ω/□，
所述第2源电极和所述第2漏电极的薄膜电阻为80～140Ω/□。
4.根据权利要求1至3中任一项所述的显示面板装置，
所述第2漏电极的与所述半导体层接触的部分的膜厚比与所述半导体层不接触的部分的膜厚薄，并且，所述第2漏电极在与所述接触孔对应的部分形成有凹陷部。
5.根据权利要求1至4中任一项所述的显示面板装置，
所述第2源电极和所述第2漏电极的膜厚为20nm以上。
6.一种显示面板装置的制造方法，包括：
第1工序，在基板上形成栅电极；
第2工序，在所述栅电极上形成栅极绝缘膜；
第3工序，在所述栅极绝缘膜上形成第1金属膜；
第4工序，在所述第1金属膜上形成具有比所述第1金属膜的膜构造疏的膜构造的第2金属膜；
第5工序，通过对所述第1金属膜和所述第2金属膜进行图案形成，从而形成源电极和漏电极；
第6工序，在所述源电极和所述漏电极上形成隔壁层；
第7工序，通过对所述隔壁层进行图案形成，形成开口以露出所述源电极与所述漏电极之间的所述栅极绝缘膜、所述源电极和所述漏电极的一部分，从而形成隔壁；
第8工序，在所述开口内，遍及所述源电极和所述漏电极的上表面以及所述栅极绝缘膜的上表面而形成半导体层；
第9工序，在所述半导体层的上方形成绝缘层；
第10工序，在隔着所述隔壁与所述半导体层相反一侧的区域中的所述漏电极上的所述绝缘层形成接触孔，露出所述漏电极；以及
第11工序，在所述绝缘层上和从所述接触孔露出的所述漏电极上形成像素电极。
7.根据权利要求6所述的显示面板装置的制造方法，
在所述第7工序中，在所述隔壁层形成所述开口时除去所述第2金属膜的上层的一部分，同时除去所述第2金属膜上的所述隔壁层的残渣。
8.根据权利要求6或7所述的显示面板装置的制造方法，
在所述第10工序与所述第11工序之间，包括除去在从所述接触孔露出的所述漏电极形成的表面氧化膜的工序。
9.根据权利要求8所述的显示面板装置的制造方法，
在除去所述表面氧化膜的工序中，在从所述接触孔露出的所述漏电极的所述第2金属膜形成凹陷部。
CN201180072172.4A 2011-08-03 2011-08-03 显示面板装置及其制造方法 Active CN103650149B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/004380 WO2013018137A1 (ja) 2011-08-03 2011-08-03 表示パネル装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN103650149A true CN103650149A (zh) 2014-03-19
CN103650149B CN103650149B (zh) 2016-04-13

Family

ID=47628714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180072172.4A Active CN103650149B (zh) 2011-08-03 2011-08-03 显示面板装置及其制造方法

Country Status (4)

Country Link
US (1) US9093327B2 (zh)
JP (1) JP5798626B2 (zh)
CN (1) CN103650149B (zh)
WO (1) WO2013018137A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789219A (zh) * 2016-03-22 2016-07-20 京东方科技集团股份有限公司 一种用于制造显示面板的方法、显示面板以及显示装置
WO2016127618A1 (zh) * 2015-02-12 2016-08-18 京东方科技集团股份有限公司 阵列基板制造方法、阵列基板和显示装置
CN110010787A (zh) * 2017-12-14 2019-07-12 乐金显示有限公司 电致发光显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015029286A1 (ja) * 2013-08-27 2015-03-05 パナソニック株式会社 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
JP6220300B2 (ja) * 2014-03-20 2017-10-25 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置の製造方法及び有機エレクトロルミネセンス表示装置
WO2016147672A1 (ja) * 2015-03-18 2016-09-22 凸版印刷株式会社 薄膜トランジスタアレイ、画像表示装置および薄膜トランジスタアレイの製造方法
KR102469949B1 (ko) * 2015-11-30 2022-11-22 엘지디스플레이 주식회사 유기 발광 표시 장치
CN106898633B (zh) * 2017-02-24 2019-09-10 深圳市华星光电技术有限公司 发光二极管显示器及其制作方法
JP7150527B2 (ja) * 2018-08-31 2022-10-11 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020085157A1 (en) * 2000-12-28 2002-07-04 Nec Corporation Active matrix addressing liquid-crystal display device
CN1710721A (zh) * 2004-06-17 2005-12-21 三星Sdi株式会社 薄膜晶体管及其制造方法和平板显示器
JP2008258252A (ja) * 2007-04-02 2008-10-23 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法
JP2008277371A (ja) * 2007-04-26 2008-11-13 Sony Corp 半導体装置、電子機器、および半導体装置の製造方法
CN1979912B (zh) * 2005-12-09 2011-01-26 三星移动显示器株式会社 有机薄膜晶体管和具有该有机薄膜晶体管的平板显示设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61289648A (ja) * 1985-06-17 1986-12-19 Matsushita Electronics Corp 半導体装置の製造方法
US6337520B1 (en) * 1997-02-26 2002-01-08 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof
JPH10335669A (ja) 1997-05-30 1998-12-18 Mitsubishi Electric Corp 薄膜トランジスタおよびその製法
JP2002305308A (ja) 2000-02-09 2002-10-18 Matsushita Electric Ind Co Ltd ゲート電極にＭｏＷ合金を使用した薄膜トランジスタ
EP1383179A2 (en) * 2002-07-17 2004-01-21 Pioneer Corporation Organic semiconductor device
JP4997688B2 (ja) * 2003-08-19 2012-08-08 セイコーエプソン株式会社 電極、薄膜トランジスタ、電子回路、表示装置および電子機器
JP4100351B2 (ja) * 2004-02-09 2008-06-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
KR101202980B1 (ko) * 2005-04-06 2012-11-20 엘지디스플레이 주식회사 유기 반도체물질을 이용한 박막트랜지스터 어레이 기판 및그의 제조 방법
EP1935027B1 (en) * 2005-10-14 2017-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20080006316A (ko) 2006-07-12 2008-01-16 삼성전자주식회사 유기 박막 트랜지스터와 그의 제조 방법
JP2008243871A (ja) * 2007-03-26 2008-10-09 Seiko Epson Corp 有機トランジスタ及び有機トランジスタの製造方法
WO2011138816A1 (ja) 2010-05-07 2011-11-10 パナソニック株式会社 有機ｅｌ表示パネル及びその製造方法
CN102714901B (zh) 2010-07-15 2015-07-01 株式会社日本有机雷特显示器 有机el显示面板、有机el显示装置的制造方法
KR20130044117A (ko) 2010-08-06 2013-05-02 파나소닉 주식회사 유기 ｅｌ 표시 패널, 표시 장치, 및 유기 ｅｌ 표시 패널의 제조 방법
WO2012039000A1 (ja) 2010-09-21 2012-03-29 パナソニック株式会社 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
JP5576862B2 (ja) 2010-09-21 2014-08-20 パナソニック株式会社 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020085157A1 (en) * 2000-12-28 2002-07-04 Nec Corporation Active matrix addressing liquid-crystal display device
CN1710721A (zh) * 2004-06-17 2005-12-21 三星Sdi株式会社 薄膜晶体管及其制造方法和平板显示器
CN1979912B (zh) * 2005-12-09 2011-01-26 三星移动显示器株式会社 有机薄膜晶体管和具有该有机薄膜晶体管的平板显示设备
JP2008258252A (ja) * 2007-04-02 2008-10-23 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法
JP2008277371A (ja) * 2007-04-26 2008-11-13 Sony Corp 半導体装置、電子機器、および半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016127618A1 (zh) * 2015-02-12 2016-08-18 京东方科技集团股份有限公司 阵列基板制造方法、阵列基板和显示装置
CN105789219A (zh) * 2016-03-22 2016-07-20 京东方科技集团股份有限公司 一种用于制造显示面板的方法、显示面板以及显示装置
US20180166473A1 (en) * 2016-03-22 2018-06-14 Boe Technology Group Co., Ltd. Method for manufacturing display panel, display panel and display device
CN105789219B (zh) * 2016-03-22 2018-07-27 京东方科技集团股份有限公司 一种用于制造显示面板的方法、显示面板以及显示装置
US10290659B2 (en) * 2016-03-22 2019-05-14 Boe Technology Group Co., Ltd. Methods for manufacturing display panels having reduced contact resistance, display panels and display devices
CN110010787A (zh) * 2017-12-14 2019-07-12 乐金显示有限公司 电致发光显示装置
CN110010787B (zh) * 2017-12-14 2021-08-06 乐金显示有限公司 电致发光显示装置

Also Published As

Publication number Publication date
JPWO2013018137A1 (ja) 2015-02-23
US20140117363A1 (en) 2014-05-01
US9093327B2 (en) 2015-07-28
CN103650149B (zh) 2016-04-13
JP5798626B2 (ja) 2015-10-21
WO2013018137A1 (ja) 2013-02-07

Similar Documents

Publication Publication Date Title
CN103650149B (zh) 显示面板装置及其制造方法
JP4910779B2 (ja) 有機ｅｌディスプレイおよびその製造方法
JP4974661B2 (ja) 平板表示装置及び平板表示装置の製造方法
TWI442577B (zh) 薄膜電晶體及其製造方法
KR101137389B1 (ko) 플렉서블 디스플레이용 기판, 이를 제조하는 방법, 및 이 기판제조방법을 이용한 유기 발광 디스플레이 장치의 제조 방법
JP4953166B2 (ja) 表示パネルの製造方法
JP2004103488A (ja) 有機ｅｌ表示装置及びその製造方法
US20080116463A1 (en) Light-emitting apparatus and production method thereof
KR20150079094A (ko) 유기전계발광표시장치 및 그 제조방법
JP5825812B2 (ja) 表示装置の製造方法
KR20140081662A (ko) 유기전계 발광소자 및 이의 제조 방법
CN101504950A (zh) 有机el装置及其制造方法
US9711576B2 (en) Display, method of manufacturing display and electronic device
JP2007012815A (ja) フレキシブルディスプレイ及びその製造方法
KR101820166B1 (ko) 화이트 유기발광다이오드 표시소자 및 그 제조방법
JP2008159934A (ja) フレキシブルｔｆｔ基板及びその製造方法とフレキシブルディスプレイ
JP5217564B2 (ja) 発光装置の製造方法
JP5190709B2 (ja) 表示パネル及びその製造方法
JP2003091246A (ja) 有機エレクトロルミネセンスディスプレイパネルおよびその製造方法
JP2010225780A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5109542B2 (ja) 表示装置の製造方法
JP4315058B2 (ja) 表示パネル及びその製造方法
US8288182B2 (en) Method for manufacturing thin film transistor and display device
KR100417921B1 (ko) 캔리스 유기 전계 발광 디스플레이
WO2015033881A1 (ja) 有機薄膜トランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant