JPH10335669A - 薄膜トランジスタおよびその製法 - Google Patents
薄膜トランジスタおよびその製法Info
- Publication number
- JPH10335669A JPH10335669A JP9142247A JP14224797A JPH10335669A JP H10335669 A JPH10335669 A JP H10335669A JP 9142247 A JP9142247 A JP 9142247A JP 14224797 A JP14224797 A JP 14224797A JP H10335669 A JPH10335669 A JP H10335669A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- thin film
- film transistor
- thickness direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 53
- 239000010409 thin film Substances 0.000 title claims description 52
- 238000005530 etching Methods 0.000 claims abstract description 101
- 238000000034 method Methods 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims abstract description 26
- 238000004544 sputter deposition Methods 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 15
- 239000010408 film Substances 0.000 claims description 243
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 230000007423 decrease Effects 0.000 claims description 12
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 12
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 10
- 229910001882 dioxygen Inorganic materials 0.000 claims description 10
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052804 chromium Inorganic materials 0.000 claims description 8
- 239000011651 chromium Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 34
- 239000000126 substance Substances 0.000 abstract description 25
- 239000007769 metal material Substances 0.000 abstract description 6
- 239000000203 mixture Substances 0.000 abstract description 5
- 239000007788 liquid Substances 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 25
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- VLTRZXGMWDSKGL-UHFFFAOYSA-N perchloric acid Chemical compound OCl(=O)(=O)=O VLTRZXGMWDSKGL-UHFFFAOYSA-N 0.000 description 2
- 239000011265 semifinished product Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000012769 display material Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
- G02B6/0005—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being of the fibre type
- G02B6/0006—Coupling light into the fibre
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Abstract
(57)【要約】
【課題】 エッチング工程で用いる薬液の交換頻度を低
減し、または成膜工程で用いるターゲットの数を削減す
ることのできる生産コストの低いＴＦＴを実現する。 【解決手段】 本発明の薄膜トランジスタは、ゲート電
極、ソース電極およびドレイン電極のうちの少なくとも
１つの電極が同一の材料からなり、かつ、該１つの電極
の膜質が膜厚方向に変化している薄膜トランジスタであ
る。また、本発明の薄膜トランジスタの製法は、（１）
１つの電極の膜質を膜厚方向に変化させ、エッチングレ
ートを膜厚方向に変化させて該１つの電極を形成し、
（２）該１つの電極をエッチングして前記テーパ面を形
成する製法である。
減し、または成膜工程で用いるターゲットの数を削減す
ることのできる生産コストの低いＴＦＴを実現する。 【解決手段】 本発明の薄膜トランジスタは、ゲート電
極、ソース電極およびドレイン電極のうちの少なくとも
１つの電極が同一の材料からなり、かつ、該１つの電極
の膜質が膜厚方向に変化している薄膜トランジスタであ
る。また、本発明の薄膜トランジスタの製法は、（１）
１つの電極の膜質を膜厚方向に変化させ、エッチングレ
ートを膜厚方向に変化させて該１つの電極を形成し、
（２）該１つの電極をエッチングして前記テーパ面を形
成する製法である。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえば液晶表示
装置に用いられる薄膜トランジスタ（thin filmtransis
tor、以下、ＴＦＴと略記する）およびその製法に関す
る。さらに詳しくは、電極配線パターンの断面形状がテ
ーパ状にエッチング加工された薄膜トランジスタおよ
び、電極配線を形成する際、膜厚方向に膜質を変化させ
て膜厚方向にエッチングレートの変化した電極配線を形
成する方法に関する。
装置に用いられる薄膜トランジスタ（thin filmtransis
tor、以下、ＴＦＴと略記する）およびその製法に関す
る。さらに詳しくは、電極配線パターンの断面形状がテ
ーパ状にエッチング加工された薄膜トランジスタおよ
び、電極配線を形成する際、膜厚方向に膜質を変化させ
て膜厚方向にエッチングレートの変化した電極配線を形
成する方法に関する。
【０００２】
【従来の技術】図５は、従来のＴＦＴ液晶表示装置にお
けるＴＦＴの構造を示す断面説明図である。図５におい
て、１は基板であり、２は第１電極配線であり、３は絶
縁膜であり、４はアモルファスシリコン（以下、ａ−Ｓ
ｉという）膜であり、５はｎ+型ａ−Ｓｉ膜であり、６
はチャネル部形成のためのコンタクトホールであり、７
は第２電極配線であり、８はパッシベーション膜であ
り、９はレジスト（フォトレジスト）である。なお、第
１電極配線はゲート電極とされ、第２電極配線はソース
電極およびドレイン電極とされる。
けるＴＦＴの構造を示す断面説明図である。図５におい
て、１は基板であり、２は第１電極配線であり、３は絶
縁膜であり、４はアモルファスシリコン（以下、ａ−Ｓ
ｉという）膜であり、５はｎ+型ａ−Ｓｉ膜であり、６
はチャネル部形成のためのコンタクトホールであり、７
は第２電極配線であり、８はパッシベーション膜であ
り、９はレジスト（フォトレジスト）である。なお、第
１電極配線はゲート電極とされ、第２電極配線はソース
電極およびドレイン電極とされる。
【０００３】ＴＦＴ液晶表示装置は、通常、半導体薄膜
（以下、半導体膜という）などからなる薄膜トランジス
タ（thin film transistor、以下、ＴＦＴという）など
が設けられた薄膜トランジスタアレイ基板（以下、ＴＦ
Ｔアレイ基板という）と対向基板との２枚の基板のあい
だに液晶などの表示材料が挟持されて構成されている。
（以下、半導体膜という）などからなる薄膜トランジス
タ（thin film transistor、以下、ＴＦＴという）など
が設けられた薄膜トランジスタアレイ基板（以下、ＴＦ
Ｔアレイ基板という）と対向基板との２枚の基板のあい
だに液晶などの表示材料が挟持されて構成されている。
【０００４】表示装置として種々の画像を表示するため
に、ＴＦＴアレイ基板は中央部分が表示領域とされ、表
示領域は画像表示の最小単位である画素ごとに選択的に
電圧が印加されるように各画素ごとにアレイ状にＴＦＴ
および画素電極が少なくとも設けられている。各画素ど
うしのあいだにはゲート配線やソース配線などの信号線
がそれぞれ互いに並行に複数本ずつ設けられている。さ
らに、表示領域の外側に、各信号線に対応してそれぞれ
入力端子や、ＴＦＴを駆動して画素電極に電圧を印加す
るためのＴＦＴ駆動回路などが設けられている。その
他、ＴＦＴアレイ基板には配向膜や必要に応じて蓄積容
量などが設けられる。対向基板上には、対向電極、カラ
ーフィルタおよびブラックマトリクスなどが設けられて
いる。このようなＴＦＴアレイ基板を用いた液晶表示装
置（liquid crystal display、以下、ＬＣＤという）
を、以下、ＴＦＴ−ＬＣＤという。
に、ＴＦＴアレイ基板は中央部分が表示領域とされ、表
示領域は画像表示の最小単位である画素ごとに選択的に
電圧が印加されるように各画素ごとにアレイ状にＴＦＴ
および画素電極が少なくとも設けられている。各画素ど
うしのあいだにはゲート配線やソース配線などの信号線
がそれぞれ互いに並行に複数本ずつ設けられている。さ
らに、表示領域の外側に、各信号線に対応してそれぞれ
入力端子や、ＴＦＴを駆動して画素電極に電圧を印加す
るためのＴＦＴ駆動回路などが設けられている。その
他、ＴＦＴアレイ基板には配向膜や必要に応じて蓄積容
量などが設けられる。対向基板上には、対向電極、カラ
ーフィルタおよびブラックマトリクスなどが設けられて
いる。このようなＴＦＴアレイ基板を用いた液晶表示装
置（liquid crystal display、以下、ＬＣＤという）
を、以下、ＴＦＴ−ＬＣＤという。
【０００５】このような構造を有するＴＦＴの製法につ
いて説明する。
いて説明する。
【０００６】まず、絶縁性基板としてガラスなどからな
る基板１上に第１電極配線２を形成する。この第１電極
配線２は、たとえばクロムなどからなる金属材料をスパ
ッタ法により膜質が均一な膜として成膜する。そのの
ち、パターン化したレジスト９を形成したのち、硝酸セ
リウムアンモニウムおよび硝酸からなる薬液をスプレー
し、この薬液の浸食作用により第１電極配線２の端部に
テーパをつけながらエッチングを行い第１電極配線２を
形成する。このときのテーパ面とは、基板１の表面にた
てた垂線に対してある範囲の角度を有する斜面となる面
をいう。ある範囲の角度、すなわちテーパ角は１０〜４
５度程度である。したがって第１電極配線２の断面の形
状は図１の（ａ）に示したように、第１電極配線の底部
の長さＬ2よりも頂部の長さＬ1が短い（Ｌ2＞Ｌ1）よう
に、端部から中心部に向かう長さの減少する形状であ
る。これらの工程順の、ＴＦＴの形状変化を図５の
（ａ）〜（ｃ）に示す。
る基板１上に第１電極配線２を形成する。この第１電極
配線２は、たとえばクロムなどからなる金属材料をスパ
ッタ法により膜質が均一な膜として成膜する。そのの
ち、パターン化したレジスト９を形成したのち、硝酸セ
リウムアンモニウムおよび硝酸からなる薬液をスプレー
し、この薬液の浸食作用により第１電極配線２の端部に
テーパをつけながらエッチングを行い第１電極配線２を
形成する。このときのテーパ面とは、基板１の表面にた
てた垂線に対してある範囲の角度を有する斜面となる面
をいう。ある範囲の角度、すなわちテーパ角は１０〜４
５度程度である。したがって第１電極配線２の断面の形
状は図１の（ａ）に示したように、第１電極配線の底部
の長さＬ2よりも頂部の長さＬ1が短い（Ｌ2＞Ｌ1）よう
に、端部から中心部に向かう長さの減少する形状であ
る。これらの工程順の、ＴＦＴの形状変化を図５の
（ａ）〜（ｃ）に示す。
【０００７】つぎに窒化シリコンなどからなる絶縁膜３
を形成し、そののちに化学的あるいは物理的に洗浄す
る。物理的に洗浄するばあいは、たとえば、スクラバー
により洗浄する。つぎに、絶縁膜３上に半導体層ａ−Ｓ
ｉ膜および半導体層ｎ+型ａ−Ｓｉ膜５を形成したの
ち、コンタクトホール６を開口し、さらにそののち、第
１電極配線２を形成した方法と同様の方法により第２電
極配線７を形成する。最後にパッシベーション膜８を形
成し、図５の（ｄ）に示すＴＦＴ構造となる。
を形成し、そののちに化学的あるいは物理的に洗浄す
る。物理的に洗浄するばあいは、たとえば、スクラバー
により洗浄する。つぎに、絶縁膜３上に半導体層ａ−Ｓ
ｉ膜および半導体層ｎ+型ａ−Ｓｉ膜５を形成したの
ち、コンタクトホール６を開口し、さらにそののち、第
１電極配線２を形成した方法と同様の方法により第２電
極配線７を形成する。最後にパッシベーション膜８を形
成し、図５の（ｄ）に示すＴＦＴ構造となる。
【０００８】前述したＴＦＴの製法のうち、第１電極配
線２および第２電極配線７の金属材料をスパッタ法によ
り形成する際、組成の異なる複数のターゲット（基板上
などに成膜させたい材料を板状にしたもの、これにアル
ゴンガスを叩きつけることで成膜する。）を用いて成膜
することもできる。このように、組成の異なる複数のタ
ーゲットを用いるのは、とくに、同一チャンバ内で連続
的に組成の異なる膜を成膜するためであり、連続的とい
うのは、成膜装置から工程中の半製品をとり出さずに、
複数の成膜工程を続けておこなうことを意味する。
線２および第２電極配線７の金属材料をスパッタ法によ
り形成する際、組成の異なる複数のターゲット（基板上
などに成膜させたい材料を板状にしたもの、これにアル
ゴンガスを叩きつけることで成膜する。）を用いて成膜
することもできる。このように、組成の異なる複数のタ
ーゲットを用いるのは、とくに、同一チャンバ内で連続
的に組成の異なる膜を成膜するためであり、連続的とい
うのは、成膜装置から工程中の半製品をとり出さずに、
複数の成膜工程を続けておこなうことを意味する。
【０００９】このようなＴＦＴアレイ基板を用いた液晶
表示装置を作製するにはガラス基板上にＴＦＴ、ゲート
配線、ソース配線およびその他の共通配線をアレイ状に
作製して表示領域とするとともに、入力端子、予備配線
およびＴＦＴ駆動回路などを表示領域の周辺に配設す
る。このとき、それぞれの機能を発現させるために導電
性薄膜（以下、導電膜という）や絶縁性薄膜（以下、絶
縁膜という）を必要に応じて配設する。また、対向基板
上には対向電極を設けるとともにカラーフィルタ、ブラ
ックマトリクスを設ける。
表示装置を作製するにはガラス基板上にＴＦＴ、ゲート
配線、ソース配線およびその他の共通配線をアレイ状に
作製して表示領域とするとともに、入力端子、予備配線
およびＴＦＴ駆動回路などを表示領域の周辺に配設す
る。このとき、それぞれの機能を発現させるために導電
性薄膜（以下、導電膜という）や絶縁性薄膜（以下、絶
縁膜という）を必要に応じて配設する。また、対向基板
上には対向電極を設けるとともにカラーフィルタ、ブラ
ックマトリクスを設ける。
【００１０】ＴＦＴアレイ基板と対向基板とを作製した
のち、のちに２枚の基板のあいだに液晶材料が注入され
うるように所望の隙間を有する状態にして両基板をその
周囲で貼りあわせたのち、２枚の基板のあいだの隙間に
液晶材料を注入して液晶表示装置を作製する。
のち、のちに２枚の基板のあいだに液晶材料が注入され
うるように所望の隙間を有する状態にして両基板をその
周囲で貼りあわせたのち、２枚の基板のあいだの隙間に
液晶材料を注入して液晶表示装置を作製する。
【００１１】
【発明が解決しようとする課題】以上に説明したような
ＴＦＴの製法においては、第１電極配線および第２電極
配線など（総称的に、単に電極配線ともいう）の電極配
線のテーパ角を所望の角度の範囲内に管理するためにエ
ッチング工程の工程条件を制御している。すなわち、エ
ッチングにより発生する不純物が薬液中に蓄積するとテ
ーパ角を所望の角度範囲内に制御できないので、交換頻
度を多くして薬液中の不純物濃度を一定以下に保つため
に硝酸セリウムアンモニウムおよび硝酸からなる薬液を
頻繁（１〜２回／日）に交換するか、または、複数のタ
ーゲットを準備する必要があった。このような薬液の交
換や不純物濃度のチェックは、エッチング工程中で大変
大きな製造コストを必要とするという問題を生じてい
た。また、成膜工程で用いるターゲットの数を削減でき
ないことも問題であった。
ＴＦＴの製法においては、第１電極配線および第２電極
配線など（総称的に、単に電極配線ともいう）の電極配
線のテーパ角を所望の角度の範囲内に管理するためにエ
ッチング工程の工程条件を制御している。すなわち、エ
ッチングにより発生する不純物が薬液中に蓄積するとテ
ーパ角を所望の角度範囲内に制御できないので、交換頻
度を多くして薬液中の不純物濃度を一定以下に保つため
に硝酸セリウムアンモニウムおよび硝酸からなる薬液を
頻繁（１〜２回／日）に交換するか、または、複数のタ
ーゲットを準備する必要があった。このような薬液の交
換や不純物濃度のチェックは、エッチング工程中で大変
大きな製造コストを必要とするという問題を生じてい
た。また、成膜工程で用いるターゲットの数を削減でき
ないことも問題であった。
【００１２】本発明は、このような問題を解決するため
になされたものであり、本発明の目的は、エッチング工
程で用いる薬液の交換頻度を低減し、または成膜工程で
用いるターゲットの数を削減（１枚のみ）することによ
り、生産コストの低いＴＦＴを実現するとともにその製
法を提供することにある。
になされたものであり、本発明の目的は、エッチング工
程で用いる薬液の交換頻度を低減し、または成膜工程で
用いるターゲットの数を削減（１枚のみ）することによ
り、生産コストの低いＴＦＴを実現するとともにその製
法を提供することにある。
【００１３】
【課題を解決するための手段】本発明の請求項１にかか
わる薄膜トランジスタは、ゲート電極、ソース電極およ
びドレイン電極のうちの少なくとも１つの電極が同一の
材料からなり、かつ、該１つの電極の膜質が膜厚方向に
変化している薄膜トランジスタである。
わる薄膜トランジスタは、ゲート電極、ソース電極およ
びドレイン電極のうちの少なくとも１つの電極が同一の
材料からなり、かつ、該１つの電極の膜質が膜厚方向に
変化している薄膜トランジスタである。
【００１４】また、本発明の請求項２にかかわる薄膜ト
ランジスタは、ゲート電極、ソース電極およびドレイン
電極のうちの少なくとも１つの電極が同一の材料からな
り、かつ、該１つの電極の膜質が膜厚方向に変化してい
るとともにエッチングレートが膜厚方向に変化している
ことにより、該１つの電極の端縁部が、端縁から中心部
に向かって長さの減少するテーパ面とされている薄膜ト
ランジスタである。
ランジスタは、ゲート電極、ソース電極およびドレイン
電極のうちの少なくとも１つの電極が同一の材料からな
り、かつ、該１つの電極の膜質が膜厚方向に変化してい
るとともにエッチングレートが膜厚方向に変化している
ことにより、該１つの電極の端縁部が、端縁から中心部
に向かって長さの減少するテーパ面とされている薄膜ト
ランジスタである。
【００１５】また、本発明の請求項３にかかわる薄膜ト
ランジスタは、前記膜質が膜厚方向に連続的に変化して
いることが、変化を把握しやすいので好ましい。
ランジスタは、前記膜質が膜厚方向に連続的に変化して
いることが、変化を把握しやすいので好ましい。
【００１６】また、本発明の請求項４にかかわる薄膜ト
ランジスタは、前記膜質が膜厚方向に段階的に変化して
いることが、変化を把握しやすいので好ましい。
ランジスタは、前記膜質が膜厚方向に段階的に変化して
いることが、変化を把握しやすいので好ましい。
【００１７】また、本発明の請求項５にかかわる薄膜ト
ランジスタにおいては、原子密度を変化させて前記膜質
を変化させる。
ランジスタにおいては、原子密度を変化させて前記膜質
を変化させる。
【００１８】また、本発明の請求項６にかかわる薄膜ト
ランジスタにおいては、結晶方向を変化させて前記膜質
を変化させる。
ランジスタにおいては、結晶方向を変化させて前記膜質
を変化させる。
【００１９】また、本発明の請求項７にかかわる薄膜ト
ランジスタにおいては、比抵抗を変化させて前記膜質を
変化させる。
ランジスタにおいては、比抵抗を変化させて前記膜質を
変化させる。
【００２０】本発明の請求項８にかかわる薄膜トランジ
スタは、ゲート電極、ソース電極およびドレイン電極の
うちの少なくとも１つの電極が少なくとも２層の電極層
からなり、かつ該２層の電極層のそれぞれが同一の材料
によって形成され膜質が膜厚方向に変化している薄膜ト
ランジスタである。
スタは、ゲート電極、ソース電極およびドレイン電極の
うちの少なくとも１つの電極が少なくとも２層の電極層
からなり、かつ該２層の電極層のそれぞれが同一の材料
によって形成され膜質が膜厚方向に変化している薄膜ト
ランジスタである。
【００２１】また、本発明の請求項９にかかわる薄膜ト
ランジスタは、ゲート電極、ソース電極およびドレイン
電極のうちの少なくとも１つの電極が少なくとも２層の
電極層からなり、かつ該２層の電極層のそれぞれが同一
の材料によって形成され膜質が膜厚方向に変化している
とともにエッチングレートが膜厚方向に変化しているこ
とにより、該１つの電極の端縁部が、端縁から中心部に
向かって長さの減少するテーパ面とされている薄膜トラ
ンジスタである。
ランジスタは、ゲート電極、ソース電極およびドレイン
電極のうちの少なくとも１つの電極が少なくとも２層の
電極層からなり、かつ該２層の電極層のそれぞれが同一
の材料によって形成され膜質が膜厚方向に変化している
とともにエッチングレートが膜厚方向に変化しているこ
とにより、該１つの電極の端縁部が、端縁から中心部に
向かって長さの減少するテーパ面とされている薄膜トラ
ンジスタである。
【００２２】本発明の請求項１０にかかわる薄膜トラン
ジスタにおいては、前記１つの電極が、クロム、アルミ
ニウム、アルミニウム合金、モリブデン、タンタルおよ
びチタンのうちのいずれかからなるので、配線材料とし
て普通に用いられるので好ましい。
ジスタにおいては、前記１つの電極が、クロム、アルミ
ニウム、アルミニウム合金、モリブデン、タンタルおよ
びチタンのうちのいずれかからなるので、配線材料とし
て普通に用いられるので好ましい。
【００２３】本発明の請求項１１にかかわる薄膜トラン
ジスタの製法は、ゲート電極、ソース電極およびドレイ
ン電極のうちの少なくとも１つの電極が同一の材料から
なり、該１つの電極の端縁部が、端縁から中心部に向か
って長さの減少するテーパ面とされている薄膜トランジ
スタの製法であって、（１）該１つの電極の膜質を膜厚
方向に変化させ、エッチングレートを膜厚方向に変化さ
せて該１つの電極を形成し、（２）該１つの電極をエッ
チングして前記テーパ面を形成する製法である。
ジスタの製法は、ゲート電極、ソース電極およびドレイ
ン電極のうちの少なくとも１つの電極が同一の材料から
なり、該１つの電極の端縁部が、端縁から中心部に向か
って長さの減少するテーパ面とされている薄膜トランジ
スタの製法であって、（１）該１つの電極の膜質を膜厚
方向に変化させ、エッチングレートを膜厚方向に変化さ
せて該１つの電極を形成し、（２）該１つの電極をエッ
チングして前記テーパ面を形成する製法である。
【００２４】本発明の請求項１２にかかわる薄膜トラン
ジスタの製法によれば、前記１つの電極をスパッタリン
グ法を用いて成膜する際、成膜圧力を０．１４Ｐａ以上
１．４Ｐａ以下の範囲で変化させながらエッチングレー
トの異なる膜を成膜することにより、良好なＴＦＴ特性
をうるので好ましい。
ジスタの製法によれば、前記１つの電極をスパッタリン
グ法を用いて成膜する際、成膜圧力を０．１４Ｐａ以上
１．４Ｐａ以下の範囲で変化させながらエッチングレー
トの異なる膜を成膜することにより、良好なＴＦＴ特性
をうるので好ましい。
【００２５】本発明の請求項１３にかかわる薄膜トラン
ジスタの製法によれば、前記１つの電極をスパッタリン
グ法を用いて成膜する際、成膜パワー密度を０．２５ｗ
／ｃｍ2以上２．５ｗ／ｃｍ2以下の範囲で変化させなが
らエッチングレートの異なることにより、良好なＴＦＴ
特性をうるので好ましい。
ジスタの製法によれば、前記１つの電極をスパッタリン
グ法を用いて成膜する際、成膜パワー密度を０．２５ｗ
／ｃｍ2以上２．５ｗ／ｃｍ2以下の範囲で変化させなが
らエッチングレートの異なることにより、良好なＴＦＴ
特性をうるので好ましい。
【００２６】本発明の請求項１４にかかわる薄膜トラン
ジスタの製法によれば、前記１つの電極をスパッタリン
グ法を用いて成膜する際、成膜温度を２５℃以上２５０
℃以下の範囲で変化させながらエッチングレートの異な
る膜を成膜することにより、良好なＴＦＴ特性をうるの
で好ましい。
ジスタの製法によれば、前記１つの電極をスパッタリン
グ法を用いて成膜する際、成膜温度を２５℃以上２５０
℃以下の範囲で変化させながらエッチングレートの異な
る膜を成膜することにより、良好なＴＦＴ特性をうるの
で好ましい。
【００２７】本発明の請求項１５にかかわる薄膜トラン
ジスタの製法によれば、前記１つの電極をスパッタリン
グ法を用いて成膜する際、窒素ガス分圧を０．０１Ｐａ
以上０．１４Ｐａ以下の範囲で変化させながらエッチン
グレートの異なる膜を成膜することにより、良好なＴＦ
Ｔ特性をうるので好ましい。
ジスタの製法によれば、前記１つの電極をスパッタリン
グ法を用いて成膜する際、窒素ガス分圧を０．０１Ｐａ
以上０．１４Ｐａ以下の範囲で変化させながらエッチン
グレートの異なる膜を成膜することにより、良好なＴＦ
Ｔ特性をうるので好ましい。
【００２８】本発明の請求項１６にかかわる薄膜トラン
ジスタの製法によれば、前記１つの電極をスパッタリン
グ法を用いて成膜する際、酸素ガス分圧を０．０１Ｐａ
以上０．１４Ｐａ以下の範囲で変化させながらエッチン
グレートの異なる膜を成膜することにより、良好なＴＦ
Ｔ特性をうるので好ましい。
ジスタの製法によれば、前記１つの電極をスパッタリン
グ法を用いて成膜する際、酸素ガス分圧を０．０１Ｐａ
以上０．１４Ｐａ以下の範囲で変化させながらエッチン
グレートの異なる膜を成膜することにより、良好なＴＦ
Ｔ特性をうるので好ましい。
【００２９】本発明の請求項１７にかかわる薄膜トラン
ジスタの製法によれば、前記１つの電極を成膜したの
ち、リンをイオンドープすることにより該１つの電極の
表面の膜質を変化させ、それぞれの電極を膜厚方向にエ
ッチングレートの異なる膜とすることにより、良好なＴ
ＦＴ特性をうるので好ましい。
ジスタの製法によれば、前記１つの電極を成膜したの
ち、リンをイオンドープすることにより該１つの電極の
表面の膜質を変化させ、それぞれの電極を膜厚方向にエ
ッチングレートの異なる膜とすることにより、良好なＴ
ＦＴ特性をうるので好ましい。
【００３０】
【発明の実施の形態】以下、添付図面を参照しつつ、本
発明の実施の形態について詳細に説明する。
発明の実施の形態について詳細に説明する。
【００３１】実施の形態１．図１は、本発明の一実施の
形態にかかわるＴＦＴの構造を、ＴＦＴの製造工程順
に、その製法にしたがって示す断面説明図である。図１
において、１２は第１電極配線であり、１７は第２電極
配線であり、その他、図５に示した部分と同一の部分に
は同一の符号を付して示した。
形態にかかわるＴＦＴの構造を、ＴＦＴの製造工程順
に、その製法にしたがって示す断面説明図である。図１
において、１２は第１電極配線であり、１７は第２電極
配線であり、その他、図５に示した部分と同一の部分に
は同一の符号を付して示した。
【００３２】まず、基板１上にスパッタ法などによりた
とえば、クロムからなる金属膜を成膜する。この成膜の
際、はじめに、成膜圧力（以下、単に圧力ともいう）を
０．２７Ｐａとし、成膜のためにプラズマを発生させる
パワーである成膜パワー（以下、単にパワーともいう）
を１０ｋｗとし、成膜温度（以下、単に温度ともいう）
を１７５℃として厚さ３０００〜３５００Åに成膜し、
つぎに、引き続いて圧力０．１４Ｐａ、パワー３ｋｗ、
温度１７５℃で厚さ１０００〜５００Å成膜する。な
お、数値範囲をつけずに示した条件の数値は、中心値を
あらわしており、実際の製造にともなうばらつきを含む
ものとする（以下、同様）。また、圧力やパワーなどの
条件は成膜を中断させることなく徐々に変化させても良
い。このように条件を変化させながら連続的あるいは段
階的に成膜する。
とえば、クロムからなる金属膜を成膜する。この成膜の
際、はじめに、成膜圧力（以下、単に圧力ともいう）を
０．２７Ｐａとし、成膜のためにプラズマを発生させる
パワーである成膜パワー（以下、単にパワーともいう）
を１０ｋｗとし、成膜温度（以下、単に温度ともいう）
を１７５℃として厚さ３０００〜３５００Åに成膜し、
つぎに、引き続いて圧力０．１４Ｐａ、パワー３ｋｗ、
温度１７５℃で厚さ１０００〜５００Å成膜する。な
お、数値範囲をつけずに示した条件の数値は、中心値を
あらわしており、実際の製造にともなうばらつきを含む
ものとする（以下、同様）。また、圧力やパワーなどの
条件は成膜を中断させることなく徐々に変化させても良
い。このように条件を変化させながら連続的あるいは段
階的に成膜する。
【００３３】なお、従来技術の項において前述したよう
に、連続的とは、成膜装置から工程中の半製品をとり出
さずに、複数の成膜工程を続けておこなうことを意味し
ており、真空操作や温度昇降の回数を少なくして工程を
短くすることができる。また、一方、段階的とは、工程
条件を変化させるたびに成膜装置から工程中の半製品を
とり出してあらためて成膜装置に導き入れて成膜を行な
うことを意味しており、前工程の条件に制約されること
なく、所望の特性をうるための任意の工程条件を設定で
きる。
に、連続的とは、成膜装置から工程中の半製品をとり出
さずに、複数の成膜工程を続けておこなうことを意味し
ており、真空操作や温度昇降の回数を少なくして工程を
短くすることができる。また、一方、段階的とは、工程
条件を変化させるたびに成膜装置から工程中の半製品を
とり出してあらためて成膜装置に導き入れて成膜を行な
うことを意味しており、前工程の条件に制約されること
なく、所望の特性をうるための任意の工程条件を設定で
きる。
【００３４】連続的に成膜するばあいは、条件を変化さ
せた電極配線どうしは直接界面を形成して接しているの
に対し、段階的に成膜するばあいは、条件を変化させた
電極配線の膜層間に電極配線材料の酸化膜がわずかなが
ら形成される。したがって段階的に成膜するばあいは、
酸化膜の形成の程度を制御する必要が生じるが、膜質を
変化させるという意味では膜質の変化の程度を多様に設
計することができる。いずれのばあいも、膜質を膜厚方
向に変化させ、エッチングレートを膜厚方向に変化させ
て電極配線を形成するので、この電極配線をエッチング
したばあいには厚さ方向にエッチングの進行の程度が異
なり、テーパ面を形成しうる。したがって、エッチング
液を頻繁に交換しなくてもテーパ角を管理することがで
き、すなわち、エッチング液の交換に関する製造コスト
を低減することができる。
せた電極配線どうしは直接界面を形成して接しているの
に対し、段階的に成膜するばあいは、条件を変化させた
電極配線の膜層間に電極配線材料の酸化膜がわずかなが
ら形成される。したがって段階的に成膜するばあいは、
酸化膜の形成の程度を制御する必要が生じるが、膜質を
変化させるという意味では膜質の変化の程度を多様に設
計することができる。いずれのばあいも、膜質を膜厚方
向に変化させ、エッチングレートを膜厚方向に変化させ
て電極配線を形成するので、この電極配線をエッチング
したばあいには厚さ方向にエッチングの進行の程度が異
なり、テーパ面を形成しうる。したがって、エッチング
液を頻繁に交換しなくてもテーパ角を管理することがで
き、すなわち、エッチング液の交換に関する製造コスト
を低減することができる。
【００３５】このように膜質を膜厚方向に変化させて成
膜することの物理的な意味は成膜条件すなわち、成膜パ
ワー密度、成膜温度などを変化させることであり、この
結果、膜厚方向に関して、金属膜の原子密度および結晶
方向が変化し、さらに、比抵抗も変化する。このように
物理的性質が膜厚方向に変化することは、エッチングし
たばあいにエッチングレートが異なることを意味してい
る。つまり、原子密度や結晶方向という物理量を変化さ
せることができるので、この変化が、基板に近い部分ほ
どエッチングレートが小さくなるようにしておけば種々
のテーパ形状に適した金属膜を形成することができる。
また、比抵抗を変化させることができるので簡便な方法
で比抵抗を測定して膜質の変化を把握することができ
る。
膜することの物理的な意味は成膜条件すなわち、成膜パ
ワー密度、成膜温度などを変化させることであり、この
結果、膜厚方向に関して、金属膜の原子密度および結晶
方向が変化し、さらに、比抵抗も変化する。このように
物理的性質が膜厚方向に変化することは、エッチングし
たばあいにエッチングレートが異なることを意味してい
る。つまり、原子密度や結晶方向という物理量を変化さ
せることができるので、この変化が、基板に近い部分ほ
どエッチングレートが小さくなるようにしておけば種々
のテーパ形状に適した金属膜を形成することができる。
また、比抵抗を変化させることができるので簡便な方法
で比抵抗を測定して膜質の変化を把握することができ
る。
【００３６】このようにして、膜厚方向にエッチングレ
ートが変化した電極配線を形成しておけば、単にエッチ
ングするだけで、基板に近い部分ほどエッチングレート
が小さいことによって形成されるテーパ面をうることが
できる。
ートが変化した電極配線を形成しておけば、単にエッチ
ングするだけで、基板に近い部分ほどエッチングレート
が小さいことによって形成されるテーパ面をうることが
できる。
【００３７】したがって、電極配線のテーパ角を所望の
角度の範囲内に管理するために従来行なっていたエッチ
ング工程の工程条件の制御のうち、頻繁に行なっていた
薬液の交換の頻度を低減し、または成膜工程で用いるタ
ーゲットの数を削減することにより生産コストを低減で
きる。
角度の範囲内に管理するために従来行なっていたエッチ
ング工程の工程条件の制御のうち、頻繁に行なっていた
薬液の交換の頻度を低減し、または成膜工程で用いるタ
ーゲットの数を削減することにより生産コストを低減で
きる。
【００３８】エッチングレートを変化させて膜厚方向に
膜質の異なる電極配線を形成する方法をさらに詳しく説
明する。
膜質の異なる電極配線を形成する方法をさらに詳しく説
明する。
【００３９】なお、成膜圧力とクロム膜のエッチングレ
ートとの関係を図２に、成膜パワーとエッチングレート
との関係をそれぞれ図３に示す。図２のグラフに示した
ように、クロム膜のエッチング量は、圧力の変化に対
し、圧力０．２７Ｐａにおいて、０．２７Ｐａよりも高
い圧力および０．２７Ｐａよりも低い圧力におけるより
もやや小さい傾向を示している。また、図３のグラフに
示したようにクロム膜のエッチング量は、パワーの変化
に対し、パワーが高くなるとエッチング量が減る傾向を
示しており、かつ、この傾向は圧力の大小によらず同様
の傾向を示している。成膜パワーに対するスパッタリン
グ効率は、使用するターゲット面積により異なるため、
成膜パワーは一般的にターゲット面積当りの成膜パワー
密度で表わされる。本実施の形態では面積が約４０００
ｃｍ2のターゲットを用いた場合のデータを示してお
り、成膜パワー１ｋｗ〜１０ｋｗは成膜パワー密度では
０．２５ｗ／ｃｍ2〜２．５ｗ／ｃｍ2となる（以下、同
様）。
ートとの関係を図２に、成膜パワーとエッチングレート
との関係をそれぞれ図３に示す。図２のグラフに示した
ように、クロム膜のエッチング量は、圧力の変化に対
し、圧力０．２７Ｐａにおいて、０．２７Ｐａよりも高
い圧力および０．２７Ｐａよりも低い圧力におけるより
もやや小さい傾向を示している。また、図３のグラフに
示したようにクロム膜のエッチング量は、パワーの変化
に対し、パワーが高くなるとエッチング量が減る傾向を
示しており、かつ、この傾向は圧力の大小によらず同様
の傾向を示している。成膜パワーに対するスパッタリン
グ効率は、使用するターゲット面積により異なるため、
成膜パワーは一般的にターゲット面積当りの成膜パワー
密度で表わされる。本実施の形態では面積が約４０００
ｃｍ2のターゲットを用いた場合のデータを示してお
り、成膜パワー１ｋｗ〜１０ｋｗは成膜パワー密度では
０．２５ｗ／ｃｍ2〜２．５ｗ／ｃｍ2となる（以下、同
様）。
【００４０】つぎに金属膜上に写真製版工程により所望
のパターンを形成し、そののち硝酸セリウムアンモニウ
ムおよび過塩素酸からなる薬液をスプレー方式などによ
り散布しつつ、この薬液の浸食作用により、テーパ角を
つけながら端面部分のエッチングを行う。このようにエ
ッチングすることによって断面形状が図１の（ａ）に示
す様に、テーパ面を有する第１電極配線１２を形成す
る。このようにテーパ面を形成できるのは、膜質が膜厚
方向に変化しているので、レジスト膜で覆われていない
部分で横方向エッチングレートが上層ほど速いためであ
る。このときの第１電極配線の断面形状は、図１の
（ａ）に示したように、第１電極配線１２の底部の長さ
Ｌ2よりも頂部の長さＬ1が短い（Ｌ2＞Ｌ1）ように、端
部から中心部に向かう長さの減少する形状である。な
お、第１電極配線１２はＴＦＴのゲート電極とされる。
のパターンを形成し、そののち硝酸セリウムアンモニウ
ムおよび過塩素酸からなる薬液をスプレー方式などによ
り散布しつつ、この薬液の浸食作用により、テーパ角を
つけながら端面部分のエッチングを行う。このようにエ
ッチングすることによって断面形状が図１の（ａ）に示
す様に、テーパ面を有する第１電極配線１２を形成す
る。このようにテーパ面を形成できるのは、膜質が膜厚
方向に変化しているので、レジスト膜で覆われていない
部分で横方向エッチングレートが上層ほど速いためであ
る。このときの第１電極配線の断面形状は、図１の
（ａ）に示したように、第１電極配線１２の底部の長さ
Ｌ2よりも頂部の長さＬ1が短い（Ｌ2＞Ｌ1）ように、端
部から中心部に向かう長さの減少する形状である。な
お、第１電極配線１２はＴＦＴのゲート電極とされる。
【００４１】この製法によりエッチング液の交換頻度が
従来技術のばあいと比較して１／４程度に低減される。
これは、テーパ角を所望の範囲内に制御することは、成
膜条件をいかに変化させて作製した膜質であるかという
意味で、膜質のみに依存するので、従来のような薬液中
の不純物による影響が低下したということである。
従来技術のばあいと比較して１／４程度に低減される。
これは、テーパ角を所望の範囲内に制御することは、成
膜条件をいかに変化させて作製した膜質であるかという
意味で、膜質のみに依存するので、従来のような薬液中
の不純物による影響が低下したということである。
【００４２】つぎに窒化シリコン等からなる絶縁膜３を
形成し、そののちに化学的あるいは物理的に洗浄する。
また、物理的に洗浄するばあいは、たとえば、スクラバ
ーで洗浄する。つぎに、絶縁膜３上に半導体層ａ−Ｓｉ
膜４および半導体層ｎ+型ａ−Ｓｉ膜５を形成したの
ち、チャネル部形成のためにコンタクトホール６を開口
し、さらにそののち、第１電極配線１２を形成した方法
と同様の方法により第２電極配線１７を形成する。最後
に、パッシベーション膜８を形成し、図１の（ｂ）に示
すＴＦＴ構造となる。第２電極配線１７の一方はソース
電極とされ、他方はドレイン電極とされ、ソース電極は
信号配線に、ドレイン電極は画素電極に接続される。
形成し、そののちに化学的あるいは物理的に洗浄する。
また、物理的に洗浄するばあいは、たとえば、スクラバ
ーで洗浄する。つぎに、絶縁膜３上に半導体層ａ−Ｓｉ
膜４および半導体層ｎ+型ａ−Ｓｉ膜５を形成したの
ち、チャネル部形成のためにコンタクトホール６を開口
し、さらにそののち、第１電極配線１２を形成した方法
と同様の方法により第２電極配線１７を形成する。最後
に、パッシベーション膜８を形成し、図１の（ｂ）に示
すＴＦＴ構造となる。第２電極配線１７の一方はソース
電極とされ、他方はドレイン電極とされ、ソース電極は
信号配線に、ドレイン電極は画素電極に接続される。
【００４３】このようなＴＦＴの製法のうち、第１電極
配線１２および第２電極配線１７の金属材料をスパッタ
法により形成する際、組成の異なるターゲットを複数準
備し、エッチングレートの遅い材料（ターゲット）から
順次、成膜する。このような方法でも膜厚方向に対しエ
ッチングレートが異なるので、所望のテーパ角のテーパ
を有する第１電極配線や第２電極配線がえられる。本実
施の形態において、容量５０リットル程度、処理数１の
成膜装置において、成膜圧力の範囲を０．１４Ｐａ以上
１．４Ｐａ以下とし、成膜パワーの範囲を１ｋｗ以上１
０ｋｗ以下とし、成膜温度の範囲を２５℃以上２５０℃
以下とする。このように、成膜圧力の下限を０．１４Ｐ
ａ、上限を１．４Ｐａとする理由は通常の成膜装置によ
って、改造などの必要なく、これらの成膜条件を達成し
うるというハード的条件に依存しているためである。ま
た、成膜パワーの下限を１ｋｗ、上限を１０ｋｗとする
理由も通常の成膜装置の前述のようなハード的条件に依
存しているためである。さらに、成膜温度の下限を２５
℃、上限を２５０℃とする理由も通常の成膜装置の前述
のようなハード的条件に依存しているためである。この
ような成膜に関する圧力、パワー、温度の範囲において
良好なＴＦＴ特性をうることができる。また、膜質を連
続的に変化させるばあいに対して、膜質を段階的に変化
させるばあいには成膜条件を容易に設定できる。
配線１２および第２電極配線１７の金属材料をスパッタ
法により形成する際、組成の異なるターゲットを複数準
備し、エッチングレートの遅い材料（ターゲット）から
順次、成膜する。このような方法でも膜厚方向に対しエ
ッチングレートが異なるので、所望のテーパ角のテーパ
を有する第１電極配線や第２電極配線がえられる。本実
施の形態において、容量５０リットル程度、処理数１の
成膜装置において、成膜圧力の範囲を０．１４Ｐａ以上
１．４Ｐａ以下とし、成膜パワーの範囲を１ｋｗ以上１
０ｋｗ以下とし、成膜温度の範囲を２５℃以上２５０℃
以下とする。このように、成膜圧力の下限を０．１４Ｐ
ａ、上限を１．４Ｐａとする理由は通常の成膜装置によ
って、改造などの必要なく、これらの成膜条件を達成し
うるというハード的条件に依存しているためである。ま
た、成膜パワーの下限を１ｋｗ、上限を１０ｋｗとする
理由も通常の成膜装置の前述のようなハード的条件に依
存しているためである。さらに、成膜温度の下限を２５
℃、上限を２５０℃とする理由も通常の成膜装置の前述
のようなハード的条件に依存しているためである。この
ような成膜に関する圧力、パワー、温度の範囲において
良好なＴＦＴ特性をうることができる。また、膜質を連
続的に変化させるばあいに対して、膜質を段階的に変化
させるばあいには成膜条件を容易に設定できる。
【００４４】なお、このようにエッチングレートを膜厚
方向に変化させて形成し、エッチングして所望のテーパ
角のテーパを有する電極配線として用いうる金属材料と
しては、クロムの他には、アルミニウム、アルミニウム
を含む合金、モリブデン、タンタルおよびチタンをあげ
ることができる。これらの材料は容易に入手できる低抵
抗材料であり、これらの金属材料によっても、エッチン
グレートを膜厚方向に変化させて形成し、エッチングし
て所望のテーパ角のテーパを有する電極配線をうること
ができる。したがって、エッチングの際のエッチング液
の薬液濃度を厳しく管理する必要がなくなり、交換頻度
を低減できるという同じ効果をうる。
方向に変化させて形成し、エッチングして所望のテーパ
角のテーパを有する電極配線として用いうる金属材料と
しては、クロムの他には、アルミニウム、アルミニウム
を含む合金、モリブデン、タンタルおよびチタンをあげ
ることができる。これらの材料は容易に入手できる低抵
抗材料であり、これらの金属材料によっても、エッチン
グレートを膜厚方向に変化させて形成し、エッチングし
て所望のテーパ角のテーパを有する電極配線をうること
ができる。したがって、エッチングの際のエッチング液
の薬液濃度を厳しく管理する必要がなくなり、交換頻度
を低減できるという同じ効果をうる。
【００４５】実施の形態２．前記実施の形態１にかかわ
るＴＦＴの製法のうち、金属膜の成膜の際、温度を１７
５℃で一定とし、はじめに、圧力０．２７Ｐａ、パワー
１０ｋｗで厚さ１０００Å成膜し、つぎに、圧力０．８
１Ｐａ、パワー７ｋｗで厚さ１０００Å成膜し、引き続
いて、圧力０．１４Ｐａ、パワー５ｋｗで１０００Å成
膜し、そののち圧力０．１４Ｐａ、パワー３ｋｗで厚さ
１０００Å成膜する。このように、温度を一定、圧力お
よびパワーを４つの条件に変化させながら成膜するよう
にしたことの他の条件は、実施の形態１と同じである。
このように条件を変化させながら連続的あるいは段階的
に成膜しても同様の効果を奏する。
るＴＦＴの製法のうち、金属膜の成膜の際、温度を１７
５℃で一定とし、はじめに、圧力０．２７Ｐａ、パワー
１０ｋｗで厚さ１０００Å成膜し、つぎに、圧力０．８
１Ｐａ、パワー７ｋｗで厚さ１０００Å成膜し、引き続
いて、圧力０．１４Ｐａ、パワー５ｋｗで１０００Å成
膜し、そののち圧力０．１４Ｐａ、パワー３ｋｗで厚さ
１０００Å成膜する。このように、温度を一定、圧力お
よびパワーを４つの条件に変化させながら成膜するよう
にしたことの他の条件は、実施の形態１と同じである。
このように条件を変化させながら連続的あるいは段階的
に成膜しても同様の効果を奏する。
【００４６】実施の形態３．はじめに、前記実施の形態
１にかかわるＴＦＴの製法のうち、金属膜の成膜の際、
圧力０．２７Ｐａ、パワー１０ｋｗ、温度１７５℃で厚
さ３０００〜３５００Å成膜し、そののち窒素ガスまた
は酸素ガスを、アルゴンガスの２〜１０％混入させて圧
力０．２７Ｐａ、パワー１０ｋｗ、温度１７５℃で厚さ
１０００〜５００Å成膜する。このように、はじめ圧
力、パワーおよび温度を一定にして成膜し、つぎに窒素
ガスまたは酸素ガスをアルゴンガスに混入して成膜する
ことの他の条件は、実施の形態１と同じである。
１にかかわるＴＦＴの製法のうち、金属膜の成膜の際、
圧力０．２７Ｐａ、パワー１０ｋｗ、温度１７５℃で厚
さ３０００〜３５００Å成膜し、そののち窒素ガスまた
は酸素ガスを、アルゴンガスの２〜１０％混入させて圧
力０．２７Ｐａ、パワー１０ｋｗ、温度１７５℃で厚さ
１０００〜５００Å成膜する。このように、はじめ圧
力、パワーおよび温度を一定にして成膜し、つぎに窒素
ガスまたは酸素ガスをアルゴンガスに混入して成膜する
ことの他の条件は、実施の形態１と同じである。
【００４７】このばあい、窒素ガスや酸素ガスを用いる
のはエッチングレートをさらに変化させるばあいであ
る。また、窒素ガスや酸素ガスを用いるときの分圧を２
％以上１０％以下と限定するのは、この範囲でエッチン
グレートが大きく変化するという理由による。前述した
窒素ガスまたは酸素ガスの分圧の範囲２％以上１０％以
下を小数以下２桁の圧力表現に直すと０．０１Ｐａ以上
０．１４Ｐａ以下である。
のはエッチングレートをさらに変化させるばあいであ
る。また、窒素ガスや酸素ガスを用いるときの分圧を２
％以上１０％以下と限定するのは、この範囲でエッチン
グレートが大きく変化するという理由による。前述した
窒素ガスまたは酸素ガスの分圧の範囲２％以上１０％以
下を小数以下２桁の圧力表現に直すと０．０１Ｐａ以上
０．１４Ｐａ以下である。
【００４８】本実施の形態においても連続的という表現
および段階的という表現は実施の形態１および２のばあ
いと同じ意味である。たとえば窒素ガスの分圧を、はじ
め０％、つぎに２％、最後に１０％として連続的に成膜
することができ、実施の形態１のばあいと同様の効果を
うる。また、同様に、たとえば、窒素ガスの分圧を、は
じめ０％、つぎに２％、最後に１０％として段階的に成
膜することもでき、さらに、はじめから窒素ガスまたは
酸素ガスを混入して成膜してもよく、いずれも実施の形
態１のばあいと同様の効果をうる。このように条件を変
化させながら連続的あるいは段階的に成膜しても同様の
効果を奏する。また、いずれも３区分したばあいを示し
たが、２区分でも４区分以上でもよい。
および段階的という表現は実施の形態１および２のばあ
いと同じ意味である。たとえば窒素ガスの分圧を、はじ
め０％、つぎに２％、最後に１０％として連続的に成膜
することができ、実施の形態１のばあいと同様の効果を
うる。また、同様に、たとえば、窒素ガスの分圧を、は
じめ０％、つぎに２％、最後に１０％として段階的に成
膜することもでき、さらに、はじめから窒素ガスまたは
酸素ガスを混入して成膜してもよく、いずれも実施の形
態１のばあいと同様の効果をうる。このように条件を変
化させながら連続的あるいは段階的に成膜しても同様の
効果を奏する。また、いずれも３区分したばあいを示し
たが、２区分でも４区分以上でもよい。
【００４９】実施の形態４．前記実施の形態１にかかわ
るＴＦＴの製法のうち、金属膜の成膜の際、同一条件に
より第１電極配線や第２電極配線を成膜したのち、イオ
ンドープ法により金属膜の膜質を変化させても同様の効
果を奏する。ドープイオンはリンやボロンや窒素でもよ
く、そのドーズ量は５Ｅ１２〜５Ｅ１７程度でもよい。
リンを用いると、入手およびドーピングが容易であり、
エッチングレートの異なる膜を容易に作製できる。
るＴＦＴの製法のうち、金属膜の成膜の際、同一条件に
より第１電極配線や第２電極配線を成膜したのち、イオ
ンドープ法により金属膜の膜質を変化させても同様の効
果を奏する。ドープイオンはリンやボロンや窒素でもよ
く、そのドーズ量は５Ｅ１２〜５Ｅ１７程度でもよい。
リンを用いると、入手およびドーピングが容易であり、
エッチングレートの異なる膜を容易に作製できる。
【００５０】実施の形態５．前述した実施の形態１〜４
のそれぞれにかかわるＴＦＴの製法に対しては、これら
成膜条件を適宜組み合わせて成膜しても同様の効果を奏
する。
のそれぞれにかかわるＴＦＴの製法に対しては、これら
成膜条件を適宜組み合わせて成膜しても同様の効果を奏
する。
【００５１】実施の形態６．前述した実施の形態１〜５
のそれぞれにかかわるＴＦＴの製法は、第２電極配線の
作製に対しても同様の効果を奏する。本発明にかかわる
ＴＦＴにおいては、第２電極配線とはソース電極および
ドレイン電極とされる。
のそれぞれにかかわるＴＦＴの製法は、第２電極配線の
作製に対しても同様の効果を奏する。本発明にかかわる
ＴＦＴにおいては、第２電極配線とはソース電極および
ドレイン電極とされる。
【００５２】第２電極配線にテーパを施すことにより、
第２電極配線の上層の窒化膜、さらに上層に設けるＩＴ
Ｏ膜のカバレッジが向上し、信頼性が高まる。
第２電極配線の上層の窒化膜、さらに上層に設けるＩＴ
Ｏ膜のカバレッジが向上し、信頼性が高まる。
【００５３】実施の形態７．前述した実施の形態１〜６
のそれぞれにかかわる製法は、複数の層からなる電極配
線の作製に対しても同様の効果を奏する。複数の層の例
として図４に２層の電極層からなる電極配線を示した。
図４は、本発明の他の実施形態にかかわるＴＦＴの構造
を示した断面説明図であり、図において、１２ａは第１
電極配線の第１電極層であり、１２ｂは第１電極配線の
第２電極層であり、１７ａは第２電極配線の第１電極層
であり、１７ｂは第２電極配線の第２電極層であり、そ
の他、図１に示した部分と同一の部分には、同一の符号
を付して示した。
のそれぞれにかかわる製法は、複数の層からなる電極配
線の作製に対しても同様の効果を奏する。複数の層の例
として図４に２層の電極層からなる電極配線を示した。
図４は、本発明の他の実施形態にかかわるＴＦＴの構造
を示した断面説明図であり、図において、１２ａは第１
電極配線の第１電極層であり、１２ｂは第１電極配線の
第２電極層であり、１７ａは第２電極配線の第１電極層
であり、１７ｂは第２電極配線の第２電極層であり、そ
の他、図１に示した部分と同一の部分には、同一の符号
を付して示した。
【００５４】図示したように、たとえば、第１電極配線
を２層からなる構成とし、そのそれぞれの層に対して実
施の形態１〜５に示したうちのいずれかの製法にしたが
って膜質を厚さ方向で変化させる。ここで、複数の電極
層のそれぞれは同一材料からなるが、互いには異なって
いてもよく、電極配線の設計の自由度が大きくなる。た
だし、下層側の第１電極層よりも上層側の第２電極層の
エッチングレートが速くなるように膜質を変化させるこ
とが必要である。このように電極配線を少なくとも２層
からなる構成としたことの他は用いる材料や製法は実施
の形態１〜７と同じであり、同様の効果をうる。
を２層からなる構成とし、そのそれぞれの層に対して実
施の形態１〜５に示したうちのいずれかの製法にしたが
って膜質を厚さ方向で変化させる。ここで、複数の電極
層のそれぞれは同一材料からなるが、互いには異なって
いてもよく、電極配線の設計の自由度が大きくなる。た
だし、下層側の第１電極層よりも上層側の第２電極層の
エッチングレートが速くなるように膜質を変化させるこ
とが必要である。このように電極配線を少なくとも２層
からなる構成としたことの他は用いる材料や製法は実施
の形態１〜７と同じであり、同様の効果をうる。
【００５５】実施の形態８．以上、実施の形態１から実
施の形態７までに説明したＴＦＴの製法にしたがって作
製したＴＦＴ基板および、このＴＦＴ基板を用いた液晶
表示装置について説明する。本発明にかかわるＴＦＴ
は、前述した実施の形態１〜７のそれぞれにかかわるＴ
ＦＴの製法のうちのいずれかを用いるとともに、ゲート
電極、ソース電極、およびドレイン電極の作製以外は従
来と同様の方法によって作製する。
施の形態７までに説明したＴＦＴの製法にしたがって作
製したＴＦＴ基板および、このＴＦＴ基板を用いた液晶
表示装置について説明する。本発明にかかわるＴＦＴ
は、前述した実施の形態１〜７のそれぞれにかかわるＴ
ＦＴの製法のうちのいずれかを用いるとともに、ゲート
電極、ソース電極、およびドレイン電極の作製以外は従
来と同様の方法によって作製する。
【００５６】つぎに、本発明にかかわるＴＦＴ基板を用
いた液晶表示装置の構成およびその製法は従来技術によ
るものと同様である。
いた液晶表示装置の構成およびその製法は従来技術によ
るものと同様である。
【００５７】本発明にかかわるＴＦＴ基板および、かか
るＴＦＴ基板を用いた液晶表示装置は、実施の形態１か
ら実施の形態７までに説明したＴＦＴの製法のいずれか
にしたがって形成されているので、電極配線がその膜厚
方向に膜質が変化しているので、テーパ形成にかかわる
製造コストを著しく低減できるという顕著な効果を奏す
る。
るＴＦＴ基板を用いた液晶表示装置は、実施の形態１か
ら実施の形態７までに説明したＴＦＴの製法のいずれか
にしたがって形成されているので、電極配線がその膜厚
方向に膜質が変化しているので、テーパ形成にかかわる
製造コストを著しく低減できるという顕著な効果を奏す
る。
【００５８】
【発明の効果】本発明の請求項１にかかわる薄膜トラン
ジスタは、ゲート電極、ソース電極およびドレイン電極
のうちの少なくとも１つの電極が同一の材料からなり、
かつ、該１つの電極の膜質が膜厚方向に変化しているの
で、エッチングレートが膜厚方向に変化しており、エッ
チングによりテーパが形成しやすい。したがって、従来
のようにテーパ角の制御を薬液により制御する必要が無
くなり、薬液の交換頻度を低減（１回／３日）できる。
それにより製造コストを著しく低減できるという効果を
奏する。
ジスタは、ゲート電極、ソース電極およびドレイン電極
のうちの少なくとも１つの電極が同一の材料からなり、
かつ、該１つの電極の膜質が膜厚方向に変化しているの
で、エッチングレートが膜厚方向に変化しており、エッ
チングによりテーパが形成しやすい。したがって、従来
のようにテーパ角の制御を薬液により制御する必要が無
くなり、薬液の交換頻度を低減（１回／３日）できる。
それにより製造コストを著しく低減できるという効果を
奏する。
【００５９】本発明の請求項２にかかわる薄膜トランジ
スタは、ゲート電極、ソース電極およびドレイン電極の
うちの少なくとも１つの電極が同一の材料からなり、か
つ、該１つの電極の膜質が膜厚方向に変化しているとと
もにエッチングレートが膜厚方向に変化していることに
より、該１つの電極の端縁部が、端縁から中心部に向か
って長さの減少するテーパ面とされている。すなわちエ
ッチングによりテーパが形成しやすい。したがって、テ
ーパ角の制御を薬液により制御する必要が無くなり、薬
液の交換頻度を低減（１回／３日）できる。それにより
製造コストを著しく低減できるという効果を奏する。
スタは、ゲート電極、ソース電極およびドレイン電極の
うちの少なくとも１つの電極が同一の材料からなり、か
つ、該１つの電極の膜質が膜厚方向に変化しているとと
もにエッチングレートが膜厚方向に変化していることに
より、該１つの電極の端縁部が、端縁から中心部に向か
って長さの減少するテーパ面とされている。すなわちエ
ッチングによりテーパが形成しやすい。したがって、テ
ーパ角の制御を薬液により制御する必要が無くなり、薬
液の交換頻度を低減（１回／３日）できる。それにより
製造コストを著しく低減できるという効果を奏する。
【００６０】本発明の請求項３にかかわる発明によれ
ば、前記膜質が膜厚方向に連続的に変化しているのでエ
ッチングレートを膜厚方向に変化させて電極配線を形成
できる。それゆえ、この電極配線をエッチングしたばあ
いには厚さ方向にエッチングの進行の程度が異なってテ
ーパ面を形成しうる結果、エッチング液を頻繁に交換し
なくてもテーパ角を管理することができる。すなわち、
エッチング液の交換に関する製造コストを低減すること
ができるという効果を奏する。
ば、前記膜質が膜厚方向に連続的に変化しているのでエ
ッチングレートを膜厚方向に変化させて電極配線を形成
できる。それゆえ、この電極配線をエッチングしたばあ
いには厚さ方向にエッチングの進行の程度が異なってテ
ーパ面を形成しうる結果、エッチング液を頻繁に交換し
なくてもテーパ角を管理することができる。すなわち、
エッチング液の交換に関する製造コストを低減すること
ができるという効果を奏する。
【００６１】本発明の請求項４にかかわる発明によれ
ば、前記膜質が膜厚方向に段階的に変化しているのでエ
ッチングレートを膜厚方向に変化させて電極配線を形成
できる。それゆえ、この電極配線をエッチングしたばあ
いには厚さ方向にエッチングの進行の程度が異なってテ
ーパ面を形成しうる結果、エッチング液を頻繁に交換し
なくてもテーパ角を管理することができる。すなわち、
エッチング液の交換に関する製造コストを低減すること
ができるとともに、酸化膜の形成の程度を制御する必要
は生じるが膜質の変化の程度をさらに多様に設計するこ
とができるという効果を奏する。
ば、前記膜質が膜厚方向に段階的に変化しているのでエ
ッチングレートを膜厚方向に変化させて電極配線を形成
できる。それゆえ、この電極配線をエッチングしたばあ
いには厚さ方向にエッチングの進行の程度が異なってテ
ーパ面を形成しうる結果、エッチング液を頻繁に交換し
なくてもテーパ角を管理することができる。すなわち、
エッチング液の交換に関する製造コストを低減すること
ができるとともに、酸化膜の形成の程度を制御する必要
は生じるが膜質の変化の程度をさらに多様に設計するこ
とができるという効果を奏する。
【００６２】本発明の請求項５にかかわる発明によれ
ば、前記膜質の変化が原子密度の変化であるので、基板
に近い部分ほどエッチングレートが小さくなるようにエ
ッチングレートを変化させておけば種々のテーパ形状に
適した金属膜を形成することができる。したがって、電
極配線のテーパ角を所望の角度の範囲に管理するために
従来行なっていたエッチング工程の工程条件の制御のう
ち、頻繁に行なっていた薬液の交換の頻度を低減し、ま
たは成膜工程で用いるターゲットの数を削減することに
より生産コストを低減できるという効果を奏する。
ば、前記膜質の変化が原子密度の変化であるので、基板
に近い部分ほどエッチングレートが小さくなるようにエ
ッチングレートを変化させておけば種々のテーパ形状に
適した金属膜を形成することができる。したがって、電
極配線のテーパ角を所望の角度の範囲に管理するために
従来行なっていたエッチング工程の工程条件の制御のう
ち、頻繁に行なっていた薬液の交換の頻度を低減し、ま
たは成膜工程で用いるターゲットの数を削減することに
より生産コストを低減できるという効果を奏する。
【００６３】本発明の請求項６にかかわる発明によれ
ば、前記膜質の変化が結晶方向の変化であるので、基板
に近い部分ほどエッチングレートが小さくなるようにエ
ッチングレートを変化させておけば種々のテーパ形状に
適した金属膜を形成することができる。したがって、電
極配線のテーパ角を所望の角度の範囲に管理するために
従来行なっていたエッチング工程の工程条件の制御のう
ち、頻繁に行なっていた薬液の交換の頻度を低減し、ま
たは成膜工程で用いるターゲットの数を削減することに
より生産コストを低減できるという効果を奏する。
ば、前記膜質の変化が結晶方向の変化であるので、基板
に近い部分ほどエッチングレートが小さくなるようにエ
ッチングレートを変化させておけば種々のテーパ形状に
適した金属膜を形成することができる。したがって、電
極配線のテーパ角を所望の角度の範囲に管理するために
従来行なっていたエッチング工程の工程条件の制御のう
ち、頻繁に行なっていた薬液の交換の頻度を低減し、ま
たは成膜工程で用いるターゲットの数を削減することに
より生産コストを低減できるという効果を奏する。
【００６４】本発明の請求項７にかかわる発明によれ
ば、前記膜質の変化が比抵抗の変化であるので、簡便な
方法によって比抵抗を測定して膜質の変化を把握しやす
いという効果を奏する。
ば、前記膜質の変化が比抵抗の変化であるので、簡便な
方法によって比抵抗を測定して膜質の変化を把握しやす
いという効果を奏する。
【００６５】本発明の請求項８にかかわる薄膜トランジ
スタは、ゲート電極、ソース電極およびドレイン電極の
うちの少なくとも１つの電極が少なくとも２層の電極層
からなり、かつ該２層の電極層のそれぞれが同一の材料
によって形成され膜質が膜厚方向に変化しているので、
多層の電極層からなる電極に対してもエッチングにより
テーパを形成しやすいという効果を奏する。
スタは、ゲート電極、ソース電極およびドレイン電極の
うちの少なくとも１つの電極が少なくとも２層の電極層
からなり、かつ該２層の電極層のそれぞれが同一の材料
によって形成され膜質が膜厚方向に変化しているので、
多層の電極層からなる電極に対してもエッチングにより
テーパを形成しやすいという効果を奏する。
【００６６】本発明の請求項９にかかわる薄膜トランジ
スタは、ゲート電極、ソース電極およびドレイン電極の
うちの少なくとも１つの電極が少なくとも２層の電極層
からなり、かつ該２層の電極層のそれぞれが同一の材料
によって形成され膜質が膜厚方向に変化しているととも
にエッチングレートが膜厚方向に変化している。これに
より、該１つの電極の端縁部が、端縁から中心部に向か
って長さの減少するテーパ面とされている。すなわち、
多層の電極層からなる電極に対してもエッチングにより
テーパを形成しやすいという効果を奏する。
スタは、ゲート電極、ソース電極およびドレイン電極の
うちの少なくとも１つの電極が少なくとも２層の電極層
からなり、かつ該２層の電極層のそれぞれが同一の材料
によって形成され膜質が膜厚方向に変化しているととも
にエッチングレートが膜厚方向に変化している。これに
より、該１つの電極の端縁部が、端縁から中心部に向か
って長さの減少するテーパ面とされている。すなわち、
多層の電極層からなる電極に対してもエッチングにより
テーパを形成しやすいという効果を奏する。
【００６７】本発明の請求項１０にかかわる発明によれ
ば、前記電極が、クロム、アルミニウム、アルミニウム
合金、モリブデン、タンタルおよびチタンのうちのいず
れかであるばあいでも電極配線のエッチングレートを膜
厚方向に変化させて形成し、エッチングして所望のテー
パ角のテーパを有する電極配線を容易にうるので、エッ
チングの際のエッチング液の薬液濃度を厳しく管理する
必要がなくなり、交換頻度を低減できるという効果を奏
する。
ば、前記電極が、クロム、アルミニウム、アルミニウム
合金、モリブデン、タンタルおよびチタンのうちのいず
れかであるばあいでも電極配線のエッチングレートを膜
厚方向に変化させて形成し、エッチングして所望のテー
パ角のテーパを有する電極配線を容易にうるので、エッ
チングの際のエッチング液の薬液濃度を厳しく管理する
必要がなくなり、交換頻度を低減できるという効果を奏
する。
【００６８】本発明の請求項１１にかかわる薄膜トラン
ジスタの製法は、（１）該１つの電極の膜質を膜厚方向
に変化させ、エッチングレートを膜厚方向に変化させて
該１つの電極を形成し、（２）該１つの電極をエッチン
グして前記テーパ面を形成するので、テーパ角の制御を
薬液により制御する必要が無くなり、薬液の交換頻度を
低減（１回／３日）できる。それにより製造コストを著
しく低減できるという効果を奏する。
ジスタの製法は、（１）該１つの電極の膜質を膜厚方向
に変化させ、エッチングレートを膜厚方向に変化させて
該１つの電極を形成し、（２）該１つの電極をエッチン
グして前記テーパ面を形成するので、テーパ角の制御を
薬液により制御する必要が無くなり、薬液の交換頻度を
低減（１回／３日）できる。それにより製造コストを著
しく低減できるという効果を奏する。
【００６９】本発明の請求項１２にかかわる発明によれ
ば、成膜圧力を０．１４Ｐａ以上１．４Ｐａ以下の範囲
で変化させながらエッチングレートの異なる膜を成膜す
る。それゆえ、テーパ角の所望の範囲内での制御は、膜
質をいかに変化させたかという意味で膜質のみに依存す
ることになり、従来のような薬液中の不純物による影響
が低下した。その結果、エッチング液の交換頻度が従来
の１／４程度に低減されたうえで、好適なＴＦＴ特性を
えつつ、容易にテーパ面を形成できるという効果を奏す
る。
ば、成膜圧力を０．１４Ｐａ以上１．４Ｐａ以下の範囲
で変化させながらエッチングレートの異なる膜を成膜す
る。それゆえ、テーパ角の所望の範囲内での制御は、膜
質をいかに変化させたかという意味で膜質のみに依存す
ることになり、従来のような薬液中の不純物による影響
が低下した。その結果、エッチング液の交換頻度が従来
の１／４程度に低減されたうえで、好適なＴＦＴ特性を
えつつ、容易にテーパ面を形成できるという効果を奏す
る。
【００７０】本発明の請求項１３にかかわる発明によれ
ば、成膜パワー密度を０．２５ｗ／ｃｍ2以上２．５ｗ
／ｃｍ2以下の範囲で変化させながらエッチングレート
の異なる膜を成膜する。それゆえ、テーパ角の所望の範
囲内での制御は、膜質をいかに変化させたかという意味
で膜質のみに依存することになり、従来のような薬液中
の不純物による影響が低下した。その結果、エッチング
液の交換頻度が従来の１／４程度に低減されたうえで、
好適なＴＦＴ特性をえつつ、容易にテーパ面を形成でき
るという効果を奏する。
ば、成膜パワー密度を０．２５ｗ／ｃｍ2以上２．５ｗ
／ｃｍ2以下の範囲で変化させながらエッチングレート
の異なる膜を成膜する。それゆえ、テーパ角の所望の範
囲内での制御は、膜質をいかに変化させたかという意味
で膜質のみに依存することになり、従来のような薬液中
の不純物による影響が低下した。その結果、エッチング
液の交換頻度が従来の１／４程度に低減されたうえで、
好適なＴＦＴ特性をえつつ、容易にテーパ面を形成でき
るという効果を奏する。
【００７１】本発明の請求項１４にかかわる発明によれ
ば、成膜温度を２５℃以上２５０℃以下の範囲で変化さ
せながらエッチングレートの異なる膜を成膜する。それ
ゆえ、テーパ角の所望の範囲内での制御は、膜質をいか
に変化させたかという意味で膜質のみに依存することに
なり、従来のような薬液中の不純物による影響が低下し
た。その結果、エッチング液の交換頻度が従来の１／４
程度に低減されたうえで、好適なＴＦＴ特性をえつつ、
容易にテーパ面を形成できるという効果を奏する。
ば、成膜温度を２５℃以上２５０℃以下の範囲で変化さ
せながらエッチングレートの異なる膜を成膜する。それ
ゆえ、テーパ角の所望の範囲内での制御は、膜質をいか
に変化させたかという意味で膜質のみに依存することに
なり、従来のような薬液中の不純物による影響が低下し
た。その結果、エッチング液の交換頻度が従来の１／４
程度に低減されたうえで、好適なＴＦＴ特性をえつつ、
容易にテーパ面を形成できるという効果を奏する。
【００７２】本発明の請求項１５にかかわる発明によれ
ば、窒素ガス分圧を０．０１Ｐａ以上０．１４Ｐａ以下
の範囲で変化させながらエッチングレートの異なる膜を
成膜するので、この範囲では成膜された膜のエッチング
レートを大きく変化させることができ、窒素ガスを混入
させないばあいよりも成膜された膜のエッチングレート
をさらに大きく変化させることができ、好適なＴＦＴ特
性をえつつ、容易にテーパ面を形成できるという効果を
奏する。
ば、窒素ガス分圧を０．０１Ｐａ以上０．１４Ｐａ以下
の範囲で変化させながらエッチングレートの異なる膜を
成膜するので、この範囲では成膜された膜のエッチング
レートを大きく変化させることができ、窒素ガスを混入
させないばあいよりも成膜された膜のエッチングレート
をさらに大きく変化させることができ、好適なＴＦＴ特
性をえつつ、容易にテーパ面を形成できるという効果を
奏する。
【００７３】本発明の請求項１６にかかわる発明によれ
ば、酸素ガス分圧を０．０１Ｐａ以上０．１４Ｐａ以下
の範囲で変化させながらエッチングレートの異なる膜を
成膜するので、この範囲では成膜された膜のエッチング
レートを大きく変化させることができ、酸素ガスを混入
させないばあいよりも成膜された膜のエッチングレート
をさらに大きく変化させることができ、好適なＴＦＴ特
性をえつつ、容易にテーパ面を形成できるという効果を
奏する。
ば、酸素ガス分圧を０．０１Ｐａ以上０．１４Ｐａ以下
の範囲で変化させながらエッチングレートの異なる膜を
成膜するので、この範囲では成膜された膜のエッチング
レートを大きく変化させることができ、酸素ガスを混入
させないばあいよりも成膜された膜のエッチングレート
をさらに大きく変化させることができ、好適なＴＦＴ特
性をえつつ、容易にテーパ面を形成できるという効果を
奏する。
【００７４】本発明の請求項１７にかかわる発明によれ
ば、前記１つの電極を成膜したのち、リンをイオンドー
プすることにより該１つの電極の表面の膜質を変化さ
せ、それぞれの電極を膜厚方向にエッチングレートの異
なる膜とするので、容易にテーパ面を形成できるという
効果を奏する。
ば、前記１つの電極を成膜したのち、リンをイオンドー
プすることにより該１つの電極の表面の膜質を変化さ
せ、それぞれの電極を膜厚方向にエッチングレートの異
なる膜とするので、容易にテーパ面を形成できるという
効果を奏する。
【図１】 本発明の一実施の形態にかかわるＴＦＴの構
造を示す断面説明図である。
造を示す断面説明図である。
【図２】 成膜圧力とエッチングレートとの関係を示す
グラフである。
グラフである。
【図３】 成膜パワーとエッチングレートとの関係を示
すグラフである。
すグラフである。
【図４】 本発明の他の実施の形態にかかわるＴＦＴの
構造を示す断面説明図である。
構造を示す断面説明図である。
【図５】 従来技術によるＴＦＴの構造を示す断面説明
図である。
図である。
１ 基板、３ 絶縁膜、４ ａ−Ｓｉ膜、５ ｎ+型ａ
−Ｓｉ膜、６ コンタクトホール、８ パッシベーショ
ン膜、９ レジスト、１２ 第１電極配線、１２ａ 第
１電極配線の第１電極層、１２ｂ 第１電極配線の第２
電極層、１７ 第２電極配線、１７ａ 第２電極配線の
第１電極層、１７ｂ 第２電極配線の第１電極層。
−Ｓｉ膜、６ コンタクトホール、８ パッシベーショ
ン膜、９ レジスト、１２ 第１電極配線、１２ａ 第
１電極配線の第１電極層、１２ｂ 第１電極配線の第２
電極層、１７ 第２電極配線、１７ａ 第２電極配線の
第１電極層、１７ｂ 第２電極配線の第１電極層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６１６Ｋ ６１７Ｍ ６１７Ｋ (72)発明者 永田 一志 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内
Claims (17)
- 【請求項１】 ゲート電極、ソース電極およびドレイン
電極のうちの少なくとも１つの電極が同一の材料からな
り、かつ、該１つの電極の膜質が膜厚方向に変化してい
る薄膜トランジスタ。 - 【請求項２】 ゲート電極、ソース電極およびドレイン
電極のうちの少なくとも１つの電極が同一の材料からな
り、かつ、該１つの電極の膜質が膜厚方向に変化してい
るとともにエッチングレートが膜厚方向に変化している
ことにより、該１つの電極の端縁部が、端縁から中心部
に向かって長さの減少するテーパ面とされている薄膜ト
ランジスタ。 - 【請求項３】 前記膜質が膜厚方向に連続的に変化して
いる請求項１または２記載の薄膜トランジスタ。 - 【請求項４】 前記膜質が膜厚方向に段階的に変化して
いる請求項１または２記載の薄膜トランジスタ。 - 【請求項５】 前記膜質の変化が原子密度の変化である
請求項３または４記載の薄膜トランジスタ。 - 【請求項６】 前記膜質の変化が結晶方向の変化である
請求項３または４記載の薄膜トランジスタ。 - 【請求項７】 前記膜質の変化が比抵抗の変化である請
求項３または４記載の薄膜トランジスタ。 - 【請求項８】 ゲート電極、ソース電極およびドレイン
電極のうちの少なくとも１つの電極が少なくとも２層の
電極層からなり、かつ該２層の電極層のそれぞれが同一
の材料によって形成され膜質が膜厚方向に変化している
薄膜トランジスタ。 - 【請求項９】 ゲート電極、ソース電極およびドレイン
電極のうちの少なくとも１つの電極が少なくとも２層の
電極層からなり、かつ該２層の電極層のそれぞれが同一
の材料によって形成され膜質が膜厚方向に変化している
とともにエッチングレートが膜厚方向に変化しているこ
とにより、該１つの電極の端縁部が、端縁から中心部に
向かって長さの減少するテーパ面とされている薄膜トラ
ンジスタ。 - 【請求項１０】 前記１つの電極が、クロム、アルミニ
ウム、アルミニウム合金、モリブデン、タンタルおよび
チタンのうちのいずれかからなる請求項１、２、８また
は９記載の薄膜トランジスタ。 - 【請求項１１】 ゲート電極、ソース電極およびドレイ
ン電極のうちの少なくとも１つの電極が同一の材料から
なり、該１つの電極の端縁部が、端縁から中心部に向か
って長さの減少するテーパ面とされている薄膜トランジ
スタの製法であって、（１）該１つの電極の膜質を膜厚
方向に変化させ、エッチングレートを膜厚方向に変化さ
せて該１つの電極を形成し、（２）該１つの電極をエッ
チングして前記テーパ面を形成する薄膜トランジスタの
製法。 - 【請求項１２】 前記１つの電極をスパッタリング法を
用いて成膜する際、成膜圧力を０．１４Ｐａ以上１．４
Ｐａ以下の範囲で変化させながらエッチングレートの異
なる膜を成膜する請求項１１記載の薄膜トランジスタの
製法。 - 【請求項１３】 前記１つの電極をスパッタリング法を
用いて成膜する際、成膜パワー密度を０．２５ｗ／ｃｍ
2以上２．５ｗ／ｃｍ2以下の範囲で変化させながらエッ
チングレートの異なる膜を成膜する請求項１１記載の薄
膜トランジスタの製法。 - 【請求項１４】 前記１つの電極をスパッタリング法を
用いて成膜する際、成膜温度を２５℃以上２５０℃以下
の範囲で変化させながらエッチングレートの異なる膜を
成膜する請求項１１記載の薄膜トランジスタの製法。 - 【請求項１５】 前記１つの電極をスパッタリング法を
用いて成膜する際、窒素ガス分圧を０．０１Ｐａ以上
０．１４Ｐａ以下の範囲で変化させながらエッチングレ
ートの異なる膜を成膜する請求項１１記載の薄膜トラン
ジスタの製法。 - 【請求項１６】 前記１つの電極をスパッタリング法を
用いて成膜する際、酸素ガス分圧を０．０１Ｐａ以上
０．１４Ｐａ以下の範囲で変化させながらエッチングレ
ートの異なる膜を成膜する請求項１１記載の薄膜トラン
ジスタの製法。 - 【請求項１７】 前記１つの電極を成膜したのち、リン
をイオンドープすることにより該１つの電極の表面の膜
質を変化させ、それぞれの電極を膜厚方向にエッチング
レートの異なる膜とする請求項１１記載の薄膜トランジ
スタの製法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9142247A JPH10335669A (ja) | 1997-05-30 | 1997-05-30 | 薄膜トランジスタおよびその製法 |
| TW086114917A TW356560B (en) | 1997-05-30 | 1997-10-13 | Thin film transistor and method of manufacturing the same |
| KR1019980000294A KR19980086480A (ko) | 1997-05-30 | 1998-01-08 | 박막트랜지스터 및 그 제법 |
| US09/645,981 US6586335B1 (en) | 1997-05-30 | 2000-10-11 | Thin film transistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9142247A JPH10335669A (ja) | 1997-05-30 | 1997-05-30 | 薄膜トランジスタおよびその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10335669A true JPH10335669A (ja) | 1998-12-18 |
Family
ID=15310875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9142247A Pending JPH10335669A (ja) | 1997-05-30 | 1997-05-30 | 薄膜トランジスタおよびその製法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6586335B1 (ja) |
| JP (1) | JPH10335669A (ja) |
| KR (1) | KR19980086480A (ja) |
| TW (1) | TW356560B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010147195A (ja) * | 2008-12-17 | 2010-07-01 | Showa Denko Kk | 半導体発光素子の製造方法、電極構造の製造方法、半導体発光素子、電極構造 |
| JP2012015357A (ja) * | 2010-07-01 | 2012-01-19 | Fujifilm Corp | 薄膜トランジスタおよびその製造方法 |
| US9093327B2 (en) | 2011-08-03 | 2015-07-28 | Panasonic Corporation | Display panel device and method of manufacturing display panel device |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4118484B2 (ja) * | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2004079988A (ja) * | 2002-06-19 | 2004-03-11 | Toshiba Corp | 半導体装置 |
| KR20050052029A (ko) * | 2003-11-28 | 2005-06-02 | 삼성에스디아이 주식회사 | 박막트랜지스터 |
| US20060197089A1 (en) * | 2005-03-03 | 2006-09-07 | Chunghwa Picture Tubes., Ltd. | Semiconductor device and its manufacturing method |
| US7234846B2 (en) * | 2005-04-06 | 2007-06-26 | Variable Luminaire Ltd. | Structure of embedded lamp having replaceable light bulb |
| CN100414715C (zh) * | 2005-05-08 | 2008-08-27 | 中华映管股份有限公司 | 薄膜晶体管及其形成方法 |
| EP1772732A1 (en) * | 2005-10-07 | 2007-04-11 | Innogenetics N.V. | Polymer replicated interdigitated electrode arrays for (bio)sensing applications |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61168960A (ja) * | 1985-01-23 | 1986-07-30 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2816549B2 (ja) * | 1986-10-22 | 1998-10-27 | セイコーインスツルメンツ株式会社 | 電気光学装置 |
| JP2614403B2 (ja) | 1993-08-06 | 1997-05-28 | インターナショナル・ビジネス・マシーンズ・コーポレイション | テーパエッチング方法 |
| KR100248123B1 (ko) * | 1997-03-04 | 2000-03-15 | 구본준 | 박막트랜지스터및그의제조방법 |
-
1997
- 1997-05-30 JP JP9142247A patent/JPH10335669A/ja active Pending
- 1997-10-13 TW TW086114917A patent/TW356560B/zh active
-
1998
- 1998-01-08 KR KR1019980000294A patent/KR19980086480A/ko active Search and Examination
-
2000
- 2000-10-11 US US09/645,981 patent/US6586335B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010147195A (ja) * | 2008-12-17 | 2010-07-01 | Showa Denko Kk | 半導体発光素子の製造方法、電極構造の製造方法、半導体発光素子、電極構造 |
| JP2012015357A (ja) * | 2010-07-01 | 2012-01-19 | Fujifilm Corp | 薄膜トランジスタおよびその製造方法 |
| US9093327B2 (en) | 2011-08-03 | 2015-07-28 | Panasonic Corporation | Display panel device and method of manufacturing display panel device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980086480A (ko) | 1998-12-05 |
| TW356560B (en) | 1999-04-21 |
| US6586335B1 (en) | 2003-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6420282B1 (en) | Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD | |
| US6081308A (en) | Method for manufacturing liquid crystal display | |
| US6946681B2 (en) | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof | |
| US6380098B1 (en) | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof | |
| EP0724183A2 (en) | Liquid crystal display device and method of fabricating the same | |
| JP3132310B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH10335669A (ja) | 薄膜トランジスタおよびその製法 | |
| JPH09197435A (ja) | 液晶表示装置、及びその製造方法 | |
| US5281554A (en) | Method for producing a semiconductor device having a tantalum thin film | |
| US5831694A (en) | TFT panel for high resolution- and large size- liquid crystal display | |
| KR101136165B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR100403931B1 (ko) | 박막트랜지스터 | |
| EP0498663B1 (en) | Method for producing a semi conductor device using sputtering | |
| US20020197875A1 (en) | Method for controlling profile formation of low taper angle in metal thin film electorde | |
| JPH0282579A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0926598A (ja) | アクティブマトリクス型液晶ディスプレイ装置 | |
| JPH06132257A (ja) | 半導体素子の製造方法 | |
| JPH0546990B2 (ja) | ||
| JPH0413861A (ja) | 半導体装置の製造方法 | |
| JPH039569A (ja) | 薄膜トランジスタ | |
| JPH052191A (ja) | マトリツクスアレイ基板の製造方法 | |
| JPS5840527A (ja) | 液晶パネル基板の製造方法 | |
| JP2001154224A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH02271320A (ja) | 電子装置 | |
| JPH052192A (ja) | マトリツクスアレイ基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050628 |