JP2001154224A

JP2001154224A - アクティブマトリクス型液晶表示装置

Info

Publication number: JP2001154224A
Application number: JP2000291946A
Authority: JP
Inventors: Kenichi Kizawa; 賢一鬼沢; Tsutomu Sato; 努佐藤; Takashi Suzuki; 隆鈴木; Koichi Abu; 恒一阿武; Hideaki Yamamoto; 英明山本; Toshiteru Kaneko; 寿輝金子
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-09-21
Filing date: 2000-09-21
Publication date: 2001-06-08

Abstract

(57)【要約】【課題】スループットが大きく歩留まりが高いため低コ
スト化が可能なアクティブマトリクス型液晶表示装置を
提供する。【解決手段】Ｍｏ，Ｎｂ，Ｔａ及びＷから選んだ少なく
とも一つの金属とＣｒとの合金を電極材料として用い
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ）によって駆動されるアクティブマトリクス型
液晶表示装置に関する。

【０００２】

【従来の技術】近年、性能価格比の高いＴＦＴ駆動のア
クティブマトリクス型液晶ディスプレイ（ＬＣＤ）装置
に対する要求が高まっている。これの実現のためには、
アモルファスシリコン（ａ−Ｓｉ）を適用したＴＦＴ−
ＬＣＤの製造プロセスコストの低減、すなわち製造工程
数の低減、スループットの向上及び歩留まりの向上等を
図ることが必要である。このような目的のため、例えば
特開昭62−32651 号公報では、絶縁基板上に形成され、
積層されたゲート電極，絶縁層及び半導体層から成る薄
膜トランジスタにおいて、前記絶縁層及び半導体層は同
一平面パターンを有することを特徴とするアクティブマ
トリクス型表示装置を提案している。このような構造と
することによって、通常５回必要なホトリソグラフィ工
程を４回に低減、すなわち製造工程の簡略化を図ると共
に、絶縁層へのダメージを防止して信頼性向上及び歩留
まり向上を図っている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来技術による素子構造は製造工程の簡略化には有効であ
ったものの、ゲート電極及びドレーン電極に用いる金属
薄膜材料に関する考慮が不十分であったため、スループ
ットが低くまた歩留まりも不安定である等の問題があ
り、大幅な価格低減が困難であった。

【０００４】以上のような背景から本発明の目的は、ス
ループット及び歩留まりが高いTFT素子構造、特に、素
子を構成する電極材料とその構造を提供することにあ
る。

【０００５】

【課題を解決するための手段】本発明の一実施態様によ
れば、一方の表面に複数のゲート配線及びゲート配線と
交差する複数のドレーン配線が形成され、複数のゲート
配線と複数のドレーン配線の各交差部の近傍にはトラン
ジスタが配設され、トランジスタのソース電極はその近
傍に設けられた画素電極に、ドレーン電極は複数のドレ
ーン配線の１つに、ゲート電極は複数のゲート配線の１
つにそれぞれ接続された第１の基板と、第１の基板と対
向して配置され、画素電極に対向した面に対向電極が形
成された第２の基板と、第１の基板と第２の基板との間
に挾持された液晶とからなるアクティブマトリクス型液
晶表示装置において、複数のゲート配線及び複数のドレ
ーン配線の少なくともいずれかを、体心立方金属とＣｒ
との合金によって構成するというものである。さらに、
この体心立方金属は、Ｎｂ，Ｔａ及びＷから選んだ少な
くとも一種の金属であるというものである。

【０００６】本発明において、上述したような実施態様
を採用する理由を次に説明する。

【０００７】アクティブマトリクス型液晶表示装置にお
けるゲート配線及びドレーン配線材料には、信号パル
スの波形歪を低減するため電気抵抗（比抵抗）が低いこ
と、及び特にドレーン配線はａ−Ｓｉ及び透明電極を
構成するＩＴＯ（Indium TinOxide）との電気的接触が
良好なこと、がまず要求される。

【０００８】次いで、製造プロセスへの適合性、が重
要である。この点について詳しく説明する。各配線材料
は、所望の形状の配線パターンに容易に加工可能である
ことは当然であるが、さらに次のような性質が要求され
る。すなわち、素子基板はプロセス中にエッチング液，
ホトレジスト現像液，ホトレジスト剥離液等様々な溶
液、あるいはエッチングガス等に曝される。配線材料に
は、これらの液やガスによって影響を受けないこと、換
言すれば化学的安定性が要求される。また、他の工程に
おける熱履歴で特性劣化を起こさない耐熱性も必要であ
る。

【０００９】具体的には、比抵抗が低い材料であるＡｌ
またはＡｌを主体とする合金の適用が考えられる。とこ
ろが、Ａｌは耐熱性が不十分（ヒロックが発生）でかつ
ａ−Ｓｉ半導体層と反応する等のために、他の金属、例
えばＣｒ，Ｍｏ，Ｔａ等とＡｌとを積層する等の構造が
考案され、実用化されている。しかしながら、このよう
な構造を用いることはプロセスの簡略化という本発明の
主目的に反する。

【００１０】単層膜でかつ上記，及びの要求を満
たす材料の候補として、Ｃｒ，Ｍｏ，Ｔａ，Ｗ等の高融
点金属が考えられる。検討の結果、これらの高融点金属
の中でＭｏ及びＷは化学的安定性が不十分であり、Ｔａ
は比抵抗が比較的高いことから、Ｃｒが最適であること
が判明した。ただし、スパッタリング法で形成されたＣ
ｒ膜では膜応力（引っ張り応力）が高く、膜堆積あるい
はそれに続くホトリソグラフィ等の工程において、その
膜自身が下地膜から剥がれる，下地膜を引き剥がす，下
地膜にクラックを発生させる等の問題を引き起こした。
また、比抵抗を一層低減させることが要求された。

【００１１】本発明では、これらの点について検討した
結果、前述したようにＭｏ，Ｎｂ，Ｔａ、及びＷから選
んだ少なくとも一種の金属とＣｒとの合金によって電極
を構成することが有効であることを見出した。

【００１２】また、ゲート配線及びドレーン配線材料
は、プロセスの簡略化を始めとした、製造コストを低
減するための対策に適合していることが重要である。例
えば、基板を装置にセット後、膜作製あるいはエッチン
グを終了して装置から搬出するまでの時間が短く（スル
ープットが大）かつ工程間でその時間が一定である（物
流が滞らない）こと、膜作製・エッチング等の工程で使
用する材料が安価かつ材料品種が少ないこと等がある。
前述したように、これらの要求に対しては、ゲート配線
及びドレーン配線は単層膜で構成されていること、いず
れの配線も同一の金属材料で構成されていること、また
同一の膜厚に形成されていること、が有効である。しか
しながら、従来の電極材料は、膜応力が低い，電気抵抗
が低い，プロセス適合性が高い等の要求を同時に満足で
きなかったため、ゲート配線及びドレーン配線を同一膜
厚を有する同一材料の膜で構成することは困難であっ
た。これに対し、様々な実験的検討を進めた結果、本発
明の液晶表示装置は製造コストを低減するための上記対
策に適合していることを確認した。

【００１３】さらに液晶表示装置では、素子に発生す
る欠陥を低減することが必要である。配線のパターン端
部に４５°以下の角度のテーパが形成されていると、こ
の上に形成される画素電極のカバレージを良好に出来る
ため、点欠陥数を低減できる。このようなテーパは、エ
ッチング液を適当に選ぶ等エッチング方法を工夫するこ
とによって付与できる。本発明では、ゲート配線及びド
レーン配線はＭｏ，Ｎｂ，Ｔａ及びＷから選んだ少なく
とも一種の金属とＣｒとの合金で構成されており、さら
にこれらをＣｒの濃度の高い合金層と低い合金層との積
層膜で構成することにより、容易に角度の小さなテーパ
を形成できることを見出した。これは、Ｃｒの濃度の高
い合金層と低い合金層とのエッチングレートの差を利用
するものである。例えば、Ｍｏ，Ｎｂ，Ｔａ及びＷから
選んだ少なくとも一種の金属の添加量の少ない（Ｃｒの
濃度の高い）合金層を下層に、Ｍｏ，Ｎｂ，Ｔａ及びＷ
から選んだ少なくとも一種の金属の添加量の多い（Ｃｒ
の濃度の低い）合金層を上層に配置する構成とすること
により、容易にテーパ状の端面構造を実現できる。

【００１４】

【発明の実施の形態】以下、本発明の具体的な実施例を
図面を用いて説明する。〔実施例１〕作製したＴＦＴ基板表面のＴＦＴ素子の断
面図を図１に、またこのＴＦＴ基板の作製プロセスを図
２に示す。

【００１５】よく洗浄したガラス基板１上にマグネトロ
ンスパッタリング法を用い基板温度１６０℃でＣｒ−Ｍ
ｏ膜を堆積した。ターゲットのＭｏ組成は１５.０％、
膜厚は１２０ｎｍとした。そのシート抵抗は１.６ Ω／
□であった。このＣｒ−Ｍｏ膜２をホトエッチングによ
ってゲート電極２に加工した。この際、エッチング液と
して硝酸第二セリウムアンモニウム水溶液にＨＮＯ₃ を
適量添加した溶液を用い４０℃でエッチングした。ＨＮ
Ｏ₃ 添加量を調節することによりテーパ角を制御でき
る。素子断面をＳＥＭ観察した結果、Ｃｒ−Ｍｏゲート
電極端部のテーパ角は約１０°であった。このような角
度とすることによりこの上に積層する膜のカバレージを
良好にできる。

【００１６】次に、作製した基板をＲＦプラズマＣＶＤ
装置に設置し、ゲート絶縁膜３を構成するＳｉＮ層を形
成した。基板温度を２８０℃とし、ＳｉＨ₄，ＮＨ₃ 及
びＮ₂の混合ガスを原料ガスとして用い、３００ｎｍの
膜厚に作製した。次いで、同じＲＦプラズマＣＶＤ装置
内の別チャンバで半導体層のａ−Ｓｉ：Ｈ膜４を形成し
た。基板温度を２５０℃とし、モノシランＳｉＨ₄ を原
料ガスに用いて作製した。膜厚は２２０ｎｍとした。引
き続いて別チャンバに移し、この上にＰを過剰にドープ
したｎ⁺・ａ−Ｓｉ層５を形成した。基板温度を２３０
℃としＳｉＨ₄，ＰＨ₃及びＨ₂の混合ガスを原料ガスと
して用い、５０ｎｍの膜厚に作製した。

【００１７】次に、ドライエッチング法によってｎ⁺・
ａ−Ｓｉ層５及び半導体層ａ−Ｓｉ：Ｈ膜４をＴＦＴ
形状にパターニングした。続いて同様にゲート絶縁膜を
ドライエッチング法によって加工し、画素電極及びゲー
ト電極端子取り出し部のためのスルーホールを形成し
た。この上に、ゲート電極の形成に用いたものと同じ材
料及び装置によって、Ｃｒ−Ｍｏ膜を堆積した。マグネ
トロンスパッタリング法で、基板温度を１６０℃とし、
１２０ｎｍの膜厚に堆積した。このＣｒ−Ｍｏ膜をゲー
ト電極と同様ホトエッチングによってソース・ドレーン
電極６に加工した。引き続き、ドライエッチング法によ
ってｎ⁺・ａ−Ｓｉ層５を除去しＴＦＴのチャネルを形
成した。なお、実際にはドライエッチング法では、加工
裕度を考慮してｎ⁺・ａ−Ｓｉ層５０ｎｍのみでなく
（図示せず）半導体層ａ−Ｓｉ：Ｈ膜４も約１００ｎｍ
オーバエッチされる。

【００１８】次にマグネトロンスパッタリング法を用い
基板温度２００℃で透明導電膜のＩＴＯ膜を堆積後、ホ
トエッチングによって画素電極７をパターニングした。
なお、図示していないが、この工程では同時にパネル周
囲のゲート電極２及びソース・ドレーン電極６端部(パ
ネル外部への配線の引出し部分)も透明導電膜ＩＴＯで
被覆される。この理由は、パネルと外部の駆動回路との
接続の信頼性を確保するためである。この上に保護性絶
縁膜８を構成するＳｉＮ膜をＲＦプラズマCVD法によっ
て形成した。基板温度は２５０℃とし、ＳｉＨ₄，ＮＨ₃
及びＮ₂ の混合ガスを原料ガスとして用い、３００ｎｍ
の膜厚に作製した。その後、ドライエッチング法によっ
てパネル周囲の保護性絶縁膜ＳｉＮを除去し、電極端子
を露出させると共に画素電極部分にスルーホールを形成
した。

【００１９】以上述べた工程によってＴＦＴ基板が形成
されるが、工程の途中、基板割れ，膜剥がれ等の従来し
ばしば生じていた問題は全く発生しなかった。

【００２０】作製したＴＦＴ基板と、一方の表面全面に
対向電極を形成した対向基板との間に液晶材料を封入
し、ＬＣＤパネルを完成させた。ＬＣＤパネルの点灯状
態を調べた結果、画素欠陥はほとんどないことを確認し
た。

【００２１】ＣＶＤによるｎ⁺・ａ−Ｓｉ／ａ−Ｓｉ：
Ｈ／ＳｉＮ積層膜の形成は１台の装置で連続的に堆積し
て行われるので工程数は１である。従って、本発明にお
けるＴＦＴ基板の製造プロセスは、従来通り５回の膜堆
積工程と６回のホトリソグラフィー工程から構成され
る。しかしながら、本プロセスは従来のプロセスと異な
り、ゲート電極及びソース・ドレーン電極にＣｒ−Ｍｏ
材料を用いると共に、膜堆積及び加工を両電極について
全く同一の工程で行えることが特長である。このように
することにより、スループットを向上できると共に、設
備投資及びメンテナンス費も大幅に低減できるので、Ｌ
ＣＤ製品のコスト低減が可能となる。〔実施例２〕作製したＴＦＴ基板表面のＴＦＴ素子の断
面図を図３に示す。

【００２２】よく洗浄したガラス基板１上に〔実施例
１〕と同様にマグネトロンスパッタリング法を用い基板
温度１６０℃でＣｒ−Ｍｏ膜を堆積した。ターゲットの
Ｍｏ組成は１５.０％、膜厚は１２０ｎｍとした。この
Ｃｒ−Ｍｏ膜をホトエッチングによってソース・ドレー
ン電極６に加工した。加工方法も〔実施例１〕と全く同
様とした。

【００２３】次に、作製した基板をＲＦプラズマＣＶＤ
装置に設置し、まずソース・ドレーン電極との電気的接
触をとるためＰＨ₃ プラズマ処理を加えた後、半導体層
のａ−Ｓｉ：Ｈ膜４を形成した。基板温度を２５０℃と
し、モノシランＳｉＨ₄ を原料ガスに用いて作製した。
膜厚は１８ｎｍとした。このように膜厚を薄くする理由
は、パネルを完成させた時、半導体層を流れトランジス
タのオフ電流を増大させる原因となる光電流を抑制する
ためである。引き続いて同一チャンバ内でこの上にゲー
ト絶縁膜３のＳｉＮ層を形成した。基板温度は活性層と
同じ２５０℃としＳｉＨ₄，ＮＨ₃、及びＮ₂ の混合ガス
を原料ガスとして用い、３００ｎｍの膜厚に作製した。
次いで、ゲート電極２のＣｒ−Ｍｏ膜をソース・ドレー
ン電極と同一の方法、すなわちマグネトロンスパッタリ
ング法で、基板温度１６０℃，膜厚１２０ｎｍとして作
製した。この後ゲート電極を加工したが、ソース・ドレ
ーン電極とやや異なる点は、Ｃｒ−Ｍｏ膜をオーバエッ
チングすることであり、具体的にはエッチング時間を長
めに設定すれば良い。引き続き（ホトレジスト剥離をし
ないで）、ドライエッチング法によって活性層及びゲー
ト絶縁膜をパターニングした。測定した結果、ゲート電
極Ｃｒ−Ｍｏの活性層及びゲート絶縁膜パターン幅に対
する（オーバエッチングによる）後退量は片側約１.５
μｍであった。この後退量はゲート電極とソース・ド
レーン電極間のショートを防止するのに必要十分な距離
である。

【００２４】この上に、マグネトロンスパッタリング法
を用い基板温度２００℃で透明導電膜ＩＴＯ膜を堆積
後、ホトエッチングによって画素電極７をパターニング
した。

【００２５】なお、図には示していないが、このパター
ニングにおいては同時にパネル周囲のゲート電極２及び
ソース・ドレーン電極６端部も透明導電膜ＩＴＯで被覆
している。さらに、この上に保護性絶縁膜８のＳｉＮ膜
をＲＦプラズマＣＶＤ法によって形成した。基板温度は
２５０℃としＳｉＨ₄，ＮＨ₃、及びＮ₂ の混合ガスを原
料ガスとして用い、３００ｎｍの膜厚に作製した。その
後、ドライエッチング法によってパネル周囲の保護性絶
縁膜ＳｉＮを除去し電極端子を露出させると共に画素電
極部分にスルーホールを形成した。

【００２６】以上の工程において、基板割れ，膜剥がれ
等の従来しばしば生じていた問題は全く発生しなかっ
た。作製したＴＦＴ基板を液晶工程に投入し、ＬＣＤパ
ネルを完成させた。点灯状態を調べた結果、画素欠陥は
ほとんどないことを確認した。〔実施例３〕前述した実施例では、１５ｗｔ％の組成の
Ｍｏを添加したＣｒ−Ｍｏ合金ターゲットを用いた。こ
の組成のターゲットを用いると、形成された膜の比抵抗
及び膜応力はともに純Ｃｒの場合に比べて低減するの
で、本発明の目的は達成できる。本実施例では、Ｃｒへ
添加するＭｏ量の影響について広範囲に検討した。

【００２７】スパッタリング法を用い合金組成の影響を
簡便に検討するため、純金属ターゲット上に添加金属の
チップ（小片）を置き、その面積率で組成を制御する方
法を採用した。具体的には、Ｃｒターゲット（４″φ）
の上に、５×５×１mmのＭｏチップを５〜３０個を、あ
るいはＭｏターゲット（４″φ）の上に、５×５×１mm
のＣｒチップを５〜３０個設置し、スパッタリングし
た。作製したＣｒ−Ｍｏ合金薄膜の組成は、誘導結合プ
ラズマ分光法を用い精密に分析した。その結果、チップ
面積と組成はほぼ比例することがわかった。なお、この
場合のスパッタリング条件は、純Ｃｒターゲットを用
い、比抵抗及び膜応力が最小となると共にプラズマが安
定に維持できるよう、スパッタリング圧力（Ａｒガス圧
力）：１.４ｍTorr，パワー：５００Ｗとした。また、
基板温度はスループット等の量産性を考慮して１３０℃
とした。膜厚はほぼ１２０ｎｍとした。なお、到達真空
度は２×１０^-6Torr以下である。

【００２８】Ｃｒ−Ｍｏ合金のＭｏ組成に対する膜比抵
抗の測定結果を図４に示す。ＣｒへのＭｏ添加量を増加
すると約３５％までは比抵抗は低下するが、それ以上で
増大傾向を示し、約８０％で極大を示した後再び低下す
る。Ｍｏ組成に対する膜応力を調べた結果を図５に示
す。約１５％で極小，約３５％で極大を示した後低下
し、約６５％で応力の方向が引っ張りから圧縮に転じ、
その絶対値が上昇する。

【００２９】これらの図から、ＣｒへＭｏを５ｗｔ％以
上添加すると効果が発生する。一方、ＭｏへのＣｒの添
加量が約５ｗｔ％程度では応力が改善されず比抵抗が上
昇するので好ましくない。ＭｏへのＣｒ添加量は１０ｗ
ｔ％以上で効果が現われる。従って、Ｃｒ−Ｍｏ合金中
のＭｏ量は５から９０ｗｔ％の範囲が好ましい。

【００３０】ここで、注目すべきことは、約６５ｗｔ％
のＭｏ組成で膜応力がほぼゼロとなることであって、本
合金系ではこの組成近傍即ち５５〜７０ｗｔ％が最も適
切な範囲である。膜応力が小さければ膜厚を厚くでき、
結果としてシート抵抗を小さくできるので、素子設計上
有利である。また、特にゲート配線とドレーン配線に同
一の金属を用いデバイス構造の簡略化を図る場合、膜応
力が低いことが有効である。〔実施例４〕本実施例ではＣｒへの添加元素の影響につ
いて検討した。

【００３１】電気抵抗が低く(目安としてバルク抵抗が
２０μΩcm以下)、ａ−Ｓｉ，ＩＴＯとの電気的接触が
良好で、かつ量産に適している（低い原材料費，良好な
加工性等）点から、添加元素としてＭｏの他にＮｂ，Ｔ
ａ，Ｗを選んだ。これらはいずれも体心立方金属(ＢＣ
Ｃ：Body centered cubic）である特徴がある。互いに
固溶しやすいこと、換言すれば第２相の析出による構造
の不均一が生じないことが期待される。

【００３２】図６及び図７にＣｒ，Ｍｏ，Ｎｂ及びＭｏ
−Ｔａ合金について、スパッタリング圧力を変えた場合
の比抵抗及び膜応力の測定結果を示す。ここで、Ｍｏ−
Ｔａ合金を用いた理由は、純Ｔａでは結晶構造が正方晶
（Tetragonal）となり、比抵抗が非常に高く（〜２００
μΩcm）なってしまうためである。Ｍｏとの合金とする
ことによってＢＣＣできる。Ｍｏ組成は５５ｗｔ％（７
０ａｔ％）とした。図６では、Ｍｏ−Ｔａでやや傾向が
異なるものの、圧力増大に伴って比抵抗は増大する。図
７から、いずれの場合も圧力の上昇に伴って膜応力は増
大し、極大を示した後低下する傾向であることがわか
る。検討範囲内でＣｒは引張り、他は圧縮から引張りへ
と変化する。Ｃｒ，Ｍｏ，Ｎｂ及びＭｏ−Ｔａ合金の原
子量はそれぞれ５２.０１，９５.９５，９２.９１，１
２１.６（算術平均）であり、原子量の順に曲線が右に
移行していることがわかる。スパッタされて基板に到達
する粒子のエネルギーは圧力が低い方が大きく、成長す
る膜表面に入射する粒子のエネルギーが大きい方が、圧
縮応力が大きいと説明される。このことから、入射粒子
の原子量が大きくなる場合も同様に入射エネルギーが増
大するため圧縮応力となりやすいものと考えられる。図
７から、１.４ｍTorr の圧力に注目すると、〔実施例
３〕で示したように、ＣｒとＭｏとを合金化することに
よって、膜応力をほぼゼロにできることが理解できる。
すなわち、Ｍｏをはじめとした原子量の比較的大きい元
素をＣｒに添加することによって、Ｃｒの膜応力をほぼ
ゼロに制御できる。

【００３３】膜応力が小さければ膜厚を厚くでき、結果
としてシート抵抗を小さくできるので、素子設計上有利
である。また、特にゲート配線とドレーン配線に同一の
金属を用いデバイス構造の簡略化を図る場合、膜応力が
低いことが有効である。〔実施例５〕よく洗浄したガラス基板上にマグネトロン
スパッタリング法を用い基板温度１３０℃でＣｒ−３５
％Ｍｏ膜を堆積した。膜厚は１００ｎｍとした。同じス
パッタリング条件で、続けてこの上にＣｒ−１５％Ｍｏ
膜を膜厚２０ｎｍとして堆積した。このＣｒ−Ｍｏ２層
膜をホトエッチングによってゲート電極に加工した。こ
の際、エッチング液として硝酸第二セリウムアンモニウ
ム水溶液を用い４０℃でエッチングした。〔実施例１〕
ではエッチング液として硝酸第二セリウムアンモニウム
水溶液にＨＮＯ₃を適量添加した溶液を用いた。本実施
例において、ＨＮＯ₃ を添加しないエッチング液でもＣ
ｒ−Ｍｏゲート電極端部に４５°以下のテーパ角を付与
できることを確認した。

【００３４】

【発明の効果】以上のように、本発明による配線材料及
び構造を採用することによって、良好な表示品質と共
に、高いスループット及び歩留まりのＴＦＴ−ＬＣＤパ
ネルを提供できるので、最終的に液晶表示装置の低コス
ト化が実現可能となる。

【図面の簡単な説明】

【図１】本発明の実施例１における液晶表示装置のＴＦ
Ｔ部分の断面図。

【図２】本発明の実施例１における液晶表示装置のＴＦ
Ｔ基板の作製プロセスを示す図。

【図３】本発明の実施例２における液晶表示装置のＴＦ
Ｔ部分の断面図。

【図４】Ｃｒ−Ｍｏ合金の比抵抗とＭｏ組成との関係を
示す図。

【図５】Ｃｒ−Ｍｏ合金の膜応力とＭｏ組成との関係を
示す図。

【図６】各種金属の比抵抗とスパッタリング圧力との関
係を示す図。

【図７】各種金属の膜応力とスパッタリング圧力との関
係を示す図。

【符号の説明】

１…ガラス基板、２…ゲート電極、３…ゲート絶縁膜、
４…半導体層（ａ−Ｓｉ：Ｈ膜）、５…ｎ⁺・ａ−Ｓｉ
膜、６…ソース・ドレーン電極、７…画素電極、８…保
護性絶縁膜。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/78 ６１７Ｍ (72)発明者鈴木隆茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者阿武恒一茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者山本英明千葉県茂原市早野3300番地株式会社日立製作所電子デバイス事業部内 (72)発明者金子寿輝茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内

Claims

【特許請求の範囲】

【請求項１】一方の表面に複数のゲート配線及び前記ゲ
ート配線と交差する複数のドレーン配線が形成され、前
記複数のゲート配線と複数のドレーン配線の各交差部の
近傍にはトランジスタが配設され、前記トランジスタの
ソース電極はその近傍に設けられた画素電極に、ドレー
ン電極は前記複数のドレーン配線の１つに、ゲート電極
は前記複数のゲート配線の１つにそれぞれ接続された第
１の基板と、前記第１の基板と対向して配置され、前記
画素電極に対向した面に対向電極が形成された第２の基
板と、前記第１の基板と第２の基板との間に挾持された
液晶とからなるアクティブマトリクス型液晶表示装置に
おいて、前記複数のゲート配線及び前記複数のドレーン配線の少
なくともいずれかは、体心立方金属とＣｒとの合金によ
って構成されていることを特徴とするアクティブマトリ
クス型液晶表示装置。
【請求項２】前記体心立方金属は、Ｎｂ，Ｔａ及びＷか
ら選んだ少なくとも一種の金属であることを特徴とする
請求項１に記載のアクティブマトリクス型液晶表示装
置。