JPH039569A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH039569A JPH039569A JP14314389A JP14314389A JPH039569A JP H039569 A JPH039569 A JP H039569A JP 14314389 A JP14314389 A JP 14314389A JP 14314389 A JP14314389 A JP 14314389A JP H039569 A JPH039569 A JP H039569A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thickness
- source
- alloy
- drain electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 12
- 229910001080 W alloy Inorganic materials 0.000 claims abstract description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 7
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 13
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 abstract description 16
- 239000011521 glass Substances 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract description 3
- 239000007788 liquid Substances 0.000 abstract description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 2
- 238000001020 plasma etching Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 239000000203 mixture Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 101100283604 Caenorhabditis elegans pigk-1 gene Proteins 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 101100054070 Rattus norvegicus Andpro gene Proteins 0.000 description 1
- 101100480474 Rattus norvegicus Taar7b gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- VXAPDXVBDZRZKP-UHFFFAOYSA-N nitric acid phosphoric acid Chemical compound O[N+]([O-])=O.OP(O)(O)=O VXAPDXVBDZRZKP-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は薄膜トランジスタに関する。
（従来の技術）
近年、非晶質シリコン（ａ−３ｔ）膜を用いた薄膜トラ
ンジスタ（以下ＴＰＴと略称）をスイッチング素子とし
て構成されるアクティブマトリックス型液晶表示装置が
注目されている。これは、安価なガラス基板が利用でき
ることにより、大面積、高精細高画質且つ安価なパネル
デイスプレィが実現できる可能性があるからである。
ンジスタ（以下ＴＰＴと略称）をスイッチング素子とし
て構成されるアクティブマトリックス型液晶表示装置が
注目されている。これは、安価なガラス基板が利用でき
ることにより、大面積、高精細高画質且つ安価なパネル
デイスプレィが実現できる可能性があるからである。
従来、このような表示装置駆動用のＴＰＴとしては、第
５図に示すような逆スタツガ型のものが用いられている
。すなわち、ガラス基板１１の上にアドレス線及びゲー
トとなるパターン１２を形成し、ゲート絶縁膜１３．ａ
−３ｉ層１４．ｎ”ａ−８ｉ層１５を堆積し、ａ−８ｉ
層の島を形成する。次に、画素電極を形成した後にＭｏ
１５゜ＡＩ！１７を積層しソース、ドレイン及びデータ
線を形成する。
５図に示すような逆スタツガ型のものが用いられている
。すなわち、ガラス基板１１の上にアドレス線及びゲー
トとなるパターン１２を形成し、ゲート絶縁膜１３．ａ
−３ｉ層１４．ｎ”ａ−８ｉ層１５を堆積し、ａ−８ｉ
層の島を形成する。次に、画素電極を形成した後にＭｏ
１５゜ＡＩ！１７を積層しソース、ドレイン及びデータ
線を形成する。
従来、Ｍ ｏ ／ Ａ Ｉ膜のエツチングには、リン酸
硝酸、酢酸、水の混液が用いられている。その組成比は
ＨＰＯ４： ＨＮＯ： ＣＨ３ＣＯ０Ｈ：３ Ｈ２Ｏ−１６： １ ： ２−１又はこれに近いものが
用いられている。
硝酸、酢酸、水の混液が用いられている。その組成比は
ＨＰＯ４： ＨＮＯ： ＣＨ３ＣＯ０Ｈ：３ Ｈ２Ｏ−１６： １ ： ２−１又はこれに近いものが
用いられている。
この組成のエツチング液のＭｏとＡｆＩのエツチングレ
ート比は約５：１であり、ＭＯのレートが非常に高い。
ート比は約５：１であり、ＭＯのレートが非常に高い。
このために、ソース、ドレイン及びデータ線のエツチン
グ後のＡｇの下のＭＯのオーバエツチングが大きく、ア
ンダーカットが生ずる。
グ後のＡｇの下のＭＯのオーバエツチングが大きく、ア
ンダーカットが生ずる。
ＴＰＴ特性は、ソース・ドレイン間距離りにより決定さ
れるため、アンダーカットによりＬが大きくなり、設定
値よりチャネルコンダクタンスが低下する。又、アンダ
ーカット量がウェハー内又はウェハー間でばらつくため
に、ＴＦＴ特性のばらつきが発生する。
れるため、アンダーカットによりＬが大きくなり、設定
値よりチャネルコンダクタンスが低下する。又、アンダ
ーカット量がウェハー内又はウェハー間でばらつくため
に、ＴＦＴ特性のばらつきが発生する。
（発明が解決しようとする課題）
以上のように、ａ−ＳｉＴＦＴのソースΦドレイン電極
として、ＡＮ／Ｍｏを用いるには、Ｍｏのオーバーエツ
チングを避けるのが困難である。
として、ＡＮ／Ｍｏを用いるには、Ｍｏのオーバーエツ
チングを避けるのが困難である。
本発明はこのような問題点を解決し、電気的特性をそこ
なわず、パターン通りのソース、ドレイン電極を再現性
良く形成することができる薄膜トランジスタを提供する
ことを目的としている。
なわず、パターン通りのソース、ドレイン電極を再現性
良く形成することができる薄膜トランジスタを提供する
ことを目的としている。
［発明の構成〕
（課題を解決するための手段）
本発明は、動作領域となる非晶質シリコン層上にソース
、ドレイン電極と、ゲート電極を備えた薄膜トランジス
タにおいて、ソース、ドレイン電極が、Ｍ ｏ −Ｗ合
金膜上にＡｌ合金膜を積層した構造であることを特徴と
する薄膜トランジスタである。
、ドレイン電極と、ゲート電極を備えた薄膜トランジス
タにおいて、ソース、ドレイン電極が、Ｍ ｏ −Ｗ合
金膜上にＡｌ合金膜を積層した構造であることを特徴と
する薄膜トランジスタである。
また本発明は、ソース、ドレイン電極に接続される配線
をＭ ｏ −Ｗ合金膜上にＡ、７７合金膜を積層する構
造とするものである。
をＭ ｏ −Ｗ合金膜上にＡ、７７合金膜を積層する構
造とするものである。
（作 用）
本発明ではＭｏにＷを添加することによりエツチングレ
ートを調節することができる。Ａｌ１と同程度のエツチ
ングレートを有するＭｏ−Ｗ合金を用いることにより、
オーバーエツチングを実質的に無くすことができる。こ
のようなＭ ｏ −Ｗ合金と、Ａ１１を積層させたソー
ス、ドレイン電極を用いることにより、オーバーエツチ
ングのない均一な特性を有するトランジスタアレイを実
現できる。
ートを調節することができる。Ａｌ１と同程度のエツチ
ングレートを有するＭｏ−Ｗ合金を用いることにより、
オーバーエツチングを実質的に無くすことができる。こ
のようなＭ ｏ −Ｗ合金と、Ａ１１を積層させたソー
ス、ドレイン電極を用いることにより、オーバーエツチ
ングのない均一な特性を有するトランジスタアレイを実
現できる。
また、Ｍ ｏ −Ｗ合金の組成を変えることにより台形
状のテーパーをもったＡｌ配線を形成することができる
ため、断線を防ぐことができる。
状のテーパーをもったＡｌ配線を形成することができる
ため、断線を防ぐことができる。
（実施例）
ＭｏとＷを同時スパッターにより堆積して、Ｍｏ−Ｗ合
金を形成した。第１図にＡｌエツチング液によりＭ ｏ
−Ｗ合金のエツチングレートを示す。Ｍ ｏ −Ｗ合
金のＷ組成の増加により、エツチングレートは減少し、
Ｗ約２０原子％でＡ１と同等のレートになり、Ｗ約３５
原子％でほとんどエツチングされなくなる。他のＡＩ１
合金膜、ＡＭ −５１−Ｃｕ、ＡＩ −Ｓ ｉ、ＡＩ
−Ｃｕについても同様のエツチング特性が得られる。
金を形成した。第１図にＡｌエツチング液によりＭ ｏ
−Ｗ合金のエツチングレートを示す。Ｍ ｏ −Ｗ合
金のＷ組成の増加により、エツチングレートは減少し、
Ｗ約２０原子％でＡ１と同等のレートになり、Ｗ約３５
原子％でほとんどエツチングされなくなる。他のＡＩ１
合金膜、ＡＭ −５１−Ｃｕ、ＡＩ −Ｓ ｉ、ＡＩ
−Ｃｕについても同様のエツチング特性が得られる。
次に、このＭ ｏ −Ｗ合金をａ−５ｉ ＴＦＴのソー
ス、ドレインのバリヤーメタルとして用いた実施例を第
２図を用いて説明する。ガラス基板１１の上にＴａ１２
を２００ＯＡスパツタし、ＣＦ ４と０２を用いたプラ
ズマエツチングによりテーパーツチングを行ないゲート
電極をパターン形成した。次に、プラズマＣＶＤ法によ
り５ｉＯｘ１３を２００ＯＡ、アンド−プロ−５ｉ１４
を３０００Ａ、ｎ” ａ−５ｉ １５を５０ＯＡ堆積し
た。Ｍｏを５０ＯＡ堆積した後にパターニングしてａ−
ＳＬの島を形成した。１７０画素電極を形成した後にコ
ンタクトホールを開口し、この後Ｍｏをはくすした。同
時スパッターにより、Ｗ１５原子％（７） Ｍ ｏ −
Ｗ合金１６を５００Ａ、Ａ１１６を１μｍ堆禎堆積。ｌ
エツチング液により、ソース、ドレイン電極を形成した
。次にｎ”ａ−５ｉをＣＤＥによりエツチングしＴＦＴ
アレイを完成した。Ｍｏをバリアーメタルにした場合に
は第５図のように２〜４μｍのオーバーエツチングがみ
られたが、Ｍ ｏ −Ｗ合金を用いた場合には、オーバ
ーエッチは０．５μｍ以内となった。Ｗが１０から２５
原子９６のＭ ｏ −Ｗ合金であれば、実質的には問題
がない。
ス、ドレインのバリヤーメタルとして用いた実施例を第
２図を用いて説明する。ガラス基板１１の上にＴａ１２
を２００ＯＡスパツタし、ＣＦ ４と０２を用いたプラ
ズマエツチングによりテーパーツチングを行ないゲート
電極をパターン形成した。次に、プラズマＣＶＤ法によ
り５ｉＯｘ１３を２００ＯＡ、アンド−プロ−５ｉ１４
を３０００Ａ、ｎ” ａ−５ｉ １５を５０ＯＡ堆積し
た。Ｍｏを５０ＯＡ堆積した後にパターニングしてａ−
ＳＬの島を形成した。１７０画素電極を形成した後にコ
ンタクトホールを開口し、この後Ｍｏをはくすした。同
時スパッターにより、Ｗ１５原子％（７） Ｍ ｏ −
Ｗ合金１６を５００Ａ、Ａ１１６を１μｍ堆禎堆積。ｌ
エツチング液により、ソース、ドレイン電極を形成した
。次にｎ”ａ−５ｉをＣＤＥによりエツチングしＴＦＴ
アレイを完成した。Ｍｏをバリアーメタルにした場合に
は第５図のように２〜４μｍのオーバーエツチングがみ
られたが、Ｍ ｏ −Ｗ合金を用いた場合には、オーバ
ーエッチは０．５μｍ以内となった。Ｗが１０から２５
原子９６のＭ ｏ −Ｗ合金であれば、実質的には問題
がない。
次に、第３．第４図に本発明の別の実施例を示す。第３
図は、台形状のテーパーをもったＡｌ配線を形成するた
めに、１１μｍ１７の上に、Ｗ３％のＭ ｏ −Ｗ合金
１６を１００ＯＡ積層して配線パターンを形成したもの
である。Ｍ ｏ −Ｗ合金のエッチレートがＡＩＩより
も速いために、台形状のＡＮ配線が得られる。希望する
テーパーの角度により、Ｗが０〜１０％のＭｏ−Ｗ合金
を選べば良い。
図は、台形状のテーパーをもったＡｌ配線を形成するた
めに、１１μｍ１７の上に、Ｗ３％のＭ ｏ −Ｗ合金
１６を１００ＯＡ積層して配線パターンを形成したもの
である。Ｍ ｏ −Ｗ合金のエッチレートがＡＩＩより
も速いために、台形状のＡＮ配線が得られる。希望する
テーパーの角度により、Ｗが０〜１０％のＭｏ−Ｗ合金
を選べば良い。
次に、第４図に、Ａ１１１μｍ１７の上に、Ｗが３０％
のＭ ｏ −Ｗ合金１６を１００ＯＡ堆積して、ＡＮエ
ツチング液により配線パターンを形成することにより逆
台形のＡｆｉ配線を形成したものである。Ｍ ｏ −Ｗ
合金が不要であれば、Ｈ２Ｏ２へ溶液により、選択的に
はくりできる。
のＭ ｏ −Ｗ合金１６を１００ＯＡ堆積して、ＡＮエ
ツチング液により配線パターンを形成することにより逆
台形のＡｆｉ配線を形成したものである。Ｍ ｏ −Ｗ
合金が不要であれば、Ｈ２Ｏ２へ溶液により、選択的に
はくりできる。
本発明は、ＡＩのみに限定されず、Ａｌ−８Ｌ−Ｃｕや
Ａｌｌ −３ｉ −ＡＭ−Ｃｕ合金に対しても適用でき
る。又、Ａ、１７工ツチング液組成は１６：１：２：１
に限定されず組成を変化させたものにも適用できる。
Ａｌｌ −３ｉ −ＡＭ−Ｃｕ合金に対しても適用でき
る。又、Ａ、１７工ツチング液組成は１６：１：２：１
に限定されず組成を変化させたものにも適用できる。
本発明は、ａ−５ｉＴＦＴに限定されず、電極及び配線
としてＡｆｉ系合金をウェットエツチングするものであ
れば何であっても良い。
としてＡｆｉ系合金をウェットエツチングするものであ
れば何であっても良い。
また、本発明の薄膜トランジスタを用いて液晶表示装置
を作成すれば、表示画面にムラのない良好な表示特性が
得られる。
を作成すれば、表示画面にムラのない良好な表示特性が
得られる。
［発明の効果］
本発明によれば、再現性よくソース、ドレイン電極を形
成することができ、電気的特性に優れた薄膜トランジス
タを作製することができる。
成することができ、電気的特性に優れた薄膜トランジス
タを作製することができる。
第１図はＭ ｏ −Ｗ合金のＡｌエツチングによるエッ
チレートを示す図、第２図は、本発明の一実施例の概略
図、第３図及び第４図はエツチングの状態を示す概略図
、第５図は従来例を示す。 １１・・・ガラス基板、１２・・・ゲート電極、１３・
・・ゲート絶縁膜、１４−ｉ ａ −Ｓ ｉ 、 １５
−・−ｎ ＋ ａ−Ｓ ｉ 、 １６−Ｍｏ−Ｗ合金層
、１７・ｌ！合金層。
チレートを示す図、第２図は、本発明の一実施例の概略
図、第３図及び第４図はエツチングの状態を示す概略図
、第５図は従来例を示す。 １１・・・ガラス基板、１２・・・ゲート電極、１３・
・・ゲート絶縁膜、１４−ｉ ａ −Ｓ ｉ 、 １５
−・−ｎ ＋ ａ−Ｓ ｉ 、 １６−Ｍｏ−Ｗ合金層
、１７・ｌ！合金層。
Claims (2)
- （１）動作領域となる非晶質シリコン層上にソース、ド
レイン電極と、ゲート電極を備えた薄膜トランジスタに
おいて、ソース、ドレイン電極がＭｏ−Ｗ合金膜上にＡ
ｌ合金膜を積層した構造であることを特徴とする薄膜ト
ランジスタ。 - （２）前記ソース、ドレイン電極に接続された配線が、
Ｍｏ−Ｗ合金膜上にＡｌ合金膜を積層した構造であるこ
とを特徴とする請求項１記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14314389A JPH039569A (ja) | 1989-06-07 | 1989-06-07 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14314389A JPH039569A (ja) | 1989-06-07 | 1989-06-07 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH039569A true JPH039569A (ja) | 1991-01-17 |
Family
ID=15331937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14314389A Pending JPH039569A (ja) | 1989-06-07 | 1989-06-07 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH039569A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5539551A (en) * | 1992-12-28 | 1996-07-23 | Casio Computer Co., Ltd. | LCD TFT drain and source electrodes having ohmic barrier, primary conductor, and liquid impermeable layers and method of making |
| US5821622A (en) * | 1993-03-12 | 1998-10-13 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
| KR100476622B1 (ko) * | 1997-10-13 | 2005-08-23 | 삼성전자주식회사 | 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법 |
| JP2008098649A (ja) * | 1997-02-26 | 2008-04-24 | Samsung Electronics Co Ltd | 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5968975A (ja) * | 1982-10-12 | 1984-04-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
1989
- 1989-06-07 JP JP14314389A patent/JPH039569A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5968975A (ja) * | 1982-10-12 | 1984-04-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5539551A (en) * | 1992-12-28 | 1996-07-23 | Casio Computer Co., Ltd. | LCD TFT drain and source electrodes having ohmic barrier, primary conductor, and liquid impermeable layers and method of making |
| US5821622A (en) * | 1993-03-12 | 1998-10-13 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
| JP2008098649A (ja) * | 1997-02-26 | 2008-04-24 | Samsung Electronics Co Ltd | 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法 |
| KR100476622B1 (ko) * | 1997-10-13 | 2005-08-23 | 삼성전자주식회사 | 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6081308A (en) | Method for manufacturing liquid crystal display | |
| CN1884618B (zh) | 蚀刻剂及用其制造互连线和薄膜晶体管基板的方法 | |
| JP3238020B2 (ja) | アクティブマトリクス表示装置の製造方法 | |
| US5968850A (en) | Wiring using chromium nitride and methods of fabrication therefor, liquid crystal display panels using the same wiring and methods of fabrication therefor | |
| JPS6272168A (ja) | マトリクス液晶表示装置用のｎ↑＋非晶質シリコン薄膜電界効果トランジスタ | |
| JP2001223365A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2008123002A (ja) | 低抵抗配線を有する液晶ディスプレイパネル | |
| KR20090081938A (ko) | 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴형성방법 | |
| JPH04372934A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JPH08248442A (ja) | 液晶表示装置 | |
| JPH039569A (ja) | 薄膜トランジスタ | |
| JPH06230421A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| KR100809750B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JP3035101B2 (ja) | 電極基板及びその製造方法 | |
| JP2556550B2 (ja) | Ｎ▲上＋▼非晶質シリコンに対する高歩留りの電気的コンタクトを形成するための方法 | |
| KR20190002381A (ko) | 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법 | |
| JPH04240824A (ja) | 液晶表示装置用アレイ基板 | |
| KR101281901B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US6398974B1 (en) | Method of forming an electrode for a thin film transistor | |
| JP2000199912A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JPH05323378A (ja) | 液晶表示装置用アレイ基板 | |
| JPH02163971A (ja) | 半導体装置およびその製造方法 | |
| JPH01255829A (ja) | アルミニウムとｉｔｏとの多層配線 | |
| JP2505662B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0766422A (ja) | 液晶表示装置用アレイ基板 |