JP2010212326A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010212326A JP2010212326A JP2009054589A JP2009054589A JP2010212326A JP 2010212326 A JP2010212326 A JP 2010212326A JP 2009054589 A JP2009054589 A JP 2009054589A JP 2009054589 A JP2009054589 A JP 2009054589A JP 2010212326 A JP2010212326 A JP 2010212326A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- semiconductor
- contact hole
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】コンタクトホールの加工時において配線のダメージを受けにくく、信頼性の低下を抑制できる構造の接続部を有する半導体装置を提供すること。
【解決手段】接続部1は、第1導電層2と第2導電層4とが、その交差個所に設けられたコンタクトホール5を介して接続されたものである。矩形状のコンタクトホール5は第2導電層4の幅方向の略中央に配置されている。そして、コンタクトホール5のパターンを囲むように矩形状の半導体層3が設けられている。半導体層3は、コンタクトホール5の底部において第1導電層2上に形成されている。この半導体層3は、第1導電層2とのエッチング選択比が高く、第1導電層2に対するエッチング効率が充分に高いものである。
【選択図】図1
【解決手段】接続部1は、第1導電層2と第2導電層4とが、その交差個所に設けられたコンタクトホール5を介して接続されたものである。矩形状のコンタクトホール5は第2導電層4の幅方向の略中央に配置されている。そして、コンタクトホール5のパターンを囲むように矩形状の半導体層3が設けられている。半導体層3は、コンタクトホール5の底部において第1導電層2上に形成されている。この半導体層3は、第1導電層2とのエッチング選択比が高く、第1導電層2に対するエッチング効率が充分に高いものである。
【選択図】図1
Description
本発明は半導体装置に関し、特にコンタクトホールを含む接続部の構造に関するものである。
電気泳動表示装置あるいは、液晶表示装置、EL(エレクトロルミネッセンス)素子を搭載する表示装置等の電気光学装置、もしくは半導体装置においては、基板上に例えば所定の回路を構成するトランジスター、ダイオードなどの多数の半導体素子が形成され、これらの素子を相互に接続するための多数の配線が形成される。この種の配線には、絶縁膜を介して上下に位置する2層の導電層からなる配線をコンタクトホールを介して接続する構成が多用されている(例えば、特許文献1参照)。この種の接続部の従来の構成を図7(a)、(b)に示す。
図7(a)に示すように、接続部60は、図示横方向に延びる第1配線61と図示縦方向に延びる第2配線62とがその交差個所に設けられたコンタクトホール63を介して接続されたものである。なお、この接続部60の図面右側に示した第2配線62と略平行に延びる配線64は、第1配線と同一層で形成された隣接配線である。
図7(b)は、図7(a)のA−A’線に沿う断面図である。図7(b)に示すように、基板65上に第1絶縁膜66、第2絶縁膜67が順次積層され、第2絶縁膜67上に第1配線61が形成され、第1配線61を覆うように第2絶縁膜67上に第3絶縁膜68が形成されている。そして、第1配線61上に第3絶縁膜68を貫通して第1配線61の表面に達するコンタクトホール63が形成されており、コンタクトホール63内に第2配線62が形成されてコンタクトホール63の底面で第1配線61と第2配線62とが接触することにより、これら配線61,62が電気的に接続されている。
図7に示した従来の構造においては、第3絶縁層68は、コンタクトホール63の形成位置において第1配線61上に直接積層されている。従って、コンタクトホール63の形成時には、第3絶縁層68の加工と同時に第1配線61もダメージを受けやすい。また、第1配線61のダメージ軽減のために、第1配線61上に第3絶縁層68を僅かでも残した場合、接触抵抗が増加し駆動上の異常を招く。たとえば、表示装置などのコンタクトホールが無数に必要とされるデバイスにおいては、一つの加工不良がデバイス全体の致命的な欠陥となりうる。
従って、コンタクトホールの加工時において配線のダメージを受けにくく、信頼性の低下を抑制できる構造の接続部を有する半導体装置が望まれていた。
本発明は、上記課題の少なくとも一部を解決するように、以下の形態、又は適用例として実現される。
[適用例1]基板上に形成された第1の導電層と、前記第1の導電層上に形成され、前記第1の導電層と重なる位置にコンタクトホールを有する絶縁層と、前記絶縁層上に形成された第2の導電層と、前記コンタクトホールにおいて前記第1の導電層と前記第2の導電層とを電気的に接続する導電部材と、前記コンタクトホールの底部の少なくとも一部に形成され、前記第1の導電層と前記導電部材とを電気的に接続する半導体層と、を有することを特徴とする半導体装置。
この構成によれば、コンタクトホールに位置する導電層領域の厚さは、半導体層の厚み分だけ増すことになり、コンタクトホール形成時における厚み方向の加工許容範囲が広がる。これによりコンタクトホールが無数に必要とされる場合においても、確実にコンタクトホール底部に位置する電極層との電気的接続が可能となる。このような効果は、半導体層が、無機物からなる無機半導体である場合、あるいは有機物からなる有機半導体である場合のいずれにおいても得られる。
さらに、前記半導体が特に有機物からなる有機半導体の場合、電極層上に有機半導体層が形成されていることで、コンタクトホール形成時に加わるコンタクトホール底部の電極層へのダメージを低減することが可能である。有機材料は、一般に無機材料からなる電極層と比較し、結合エネルギーが小さく物理的強度が弱いため、有機半導体からなる半導体層を加工する際の下部電極層へのダメージを抑えることが可能である。加えて、有機材料と無機材料では溶液への溶解性・反応性も大きく異なるため、化学的なエッチング加工においても、半導体層を加工する際に下部電極層へのダメージを抑えることが可能である。また、コンタクトホール底部の電極層のダメージを低減できるため、電極層をより薄くした場合でも、従来と同等の導通が可能となる。
なお、本適用例における半導体装置は、コンタクトホールによる配線間の接続部が形成された基板を備えた電気光学装置を含むものである。
[適用例2]上記半導体装置であって、前記半導体層と同一の物質層を含む半導体素子を前記基板上に含むことを特徴とする。
この構成によれば、同一の物質層からなる半導体素子の半導体領域と半導体層とは、同一もしくは同様のプロセスにより形成可能である。また、同時に形成することも可能である。これにより、製造コストが増加することを抑制しつつ、接続部の信頼性の低下を抑制することができる。
[適用例3]上記半導体装置であって、前記半導体層は、前記半導体素子の前記同一の物質層と同時にパターニングされていることを特徴とする。
本構成によれば、電気的伝導性を有する半導体からなる半導体層領域が非連続的に配置されることで、下層に位置する配線間の電気的絶縁性を高い状態で維持することが可能となる。また、同一の物質層である半導体素子の半導体領域と半導体層とを、同時にパターニングする。これにより、製造コストが増加することを抑制しつつ、接続部の信頼性の低下を抑制することができる。
[適用例4]上記半導体装置であって、前記半導体層と、前記半導体素子が含む前記同一の物質層とは、連続した領域としてパターニングされていることを特徴とする。
本構成によれば、連続した1領域に半導体層および半導体素子を密に配置することができ、高集積化を図ることが出来る。また、同時に作製されることで製造コストを低減することが可能である。
[適用例5]上記半導体装置であって、前記半導体素子が有機トランジスターであることを特徴とする。
本構成によれば、同一の物質からなる有機トランジスターである半導体素子と半導体層は、同一もしくは同様のプロセスにより形成可能である。また、同時に形成することも可能である。これにより、製造コストが増加することを抑制しつつ、接続部の信頼性の低下を抑制することができる。
[適用例6]上記半導体装置であって、前記半導体素子が有機発光素子であることを特徴とする。
本構成によれば、同一の物質からなる有機発光素子である半導体素子と半導体層は、同一もしくは同様のプロセスにより形成可能である。また、同時に形成することも可能である。これにより、製造コストが増加することを抑制しつつ、接続部の信頼性の低下を抑制することができる。
[第1の実施形態]
第1の実施形態は、半導体装置の一つとして、アクティブマトリックス方式の電気泳動表示装置を想定し、その周辺回路などにおける配線間の接続部、あるいは配線と素子との接続部に、本発明の少なくとも一部を適用したものである。以下、本発明の第1の実施形態を図1(a)、(b)を参照して説明する。図1(a)は、本実施形態の電気泳動表示装置における配線間の接続部を示す平面図、図1(b)は、図1(a)のC−C’線に沿う断面図である。
第1の実施形態は、半導体装置の一つとして、アクティブマトリックス方式の電気泳動表示装置を想定し、その周辺回路などにおける配線間の接続部、あるいは配線と素子との接続部に、本発明の少なくとも一部を適用したものである。以下、本発明の第1の実施形態を図1(a)、(b)を参照して説明する。図1(a)は、本実施形態の電気泳動表示装置における配線間の接続部を示す平面図、図1(b)は、図1(a)のC−C’線に沿う断面図である。
本実施形態の電気泳動表示装置は周辺回路を内蔵したアクティブマトリックス方式のものであり、素子基板と対向基板との間に電気泳動層が挟持されている。そして、素子基板上に多数の半導体素子としての薄膜トランジスター(Thin Film Transistor、以下、「TFT」と略記する)を有しており、これらTFTを構成する第1導電層および第2導電層や、画素電極等の導電膜が、絶縁膜を介して基板側から所定の順序で形成されている。
このようにTFTが形成された本実施形態の電気泳動表示装置における接続部1は、平面的には図1(a)に示すように、図示横方向に延びる第1導電層2と図示縦方向に延びる第2導電層4とがその交差個所に設けられたコンタクトホール5を介して接続されたものである。コンタクトホール5は第2導電層4の幅方向の略中央に配置されている。そして、コンタクトホール5のパターンを囲むように矩形状の半導体層3が設けられている。なお、この接続部1の右側に第2導電層4と略平行に延びる配線6は隣接する第1導電層に相当する配線である。また、コンタクトホール5は矩形状で図示しているが、必ずしも矩形に限るものでない。
ここでは図1(a)に示すように第2導電層4を1本とし、第1導電層2のみを第2導電層4に接続した場合を例として説明するが、第1導電層2が1本の場合に限らず、第1導電層2が多数本の場合において、第1導電層2のそれぞれに第2導電層4を接続する場合にも適用できるものである。
なお、図1においてコンタクトホール5のパターン領域は半導体層3に含まれる領域として示されているが、半導体層3の領域は、コンタクトホール5のパターン領域より必ずしも大きい必要は無く、その内側に収まる領域であってもよい。
断面構造を見ると、図1(b)に示すように、基板7上に第1導電層2、半導体層3が順次積層され、第1導電層2および半導体層3を覆うように基板7上に第1絶縁層8が形成されている。そして、第1絶縁層8を完全に貫通し、さらに半導体層3をほぼ貫通するようにコンタクトホール5が形成されている。つまり、コンタクトホール5の底部が第1導電層2のほぼ上面に位置しており、コンタクトホール5の底部の下側(基板7側)に設けられた半導体層3は、概ね除去されている。そして、コンタクトホール5の内壁面に沿って第2導電層4が形成され、第2導電層4と第1導電層2とが接触することにより、これら第1導電層2と第2導電層4とが電気的に接続されている。
本実施形態では、半導体層3は、第1導電層2とのエッチング選択比が高く、第1導電層2に対するエッチング効率が充分に高いものである。この半導体層3に用いられる材料としては、有機半導体、無機半導体が上げられる。有機半導体の例としてはナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン、フタロシアニンまたはこれらの誘導体のような低分子の有機半導体材料や、ポリ−N−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリヘキシルチオフェン、ポリ(p−フェニレンビニレン)、ポリチエニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体またはこれらの誘導体のような高分子の有機半導体材料が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。中でも、π共役系が1次元的に繋がったπ共役系の有機半導体材料は、高い移動度が得られることから、好ましく用いることができる。また、無機半導体の例としては、シリコン半導体、酸化物半導体が上げられる。
前記有機半導体材料のうち、高分子の有機半導体材料は液体プロセスにより簡易に成膜できる一方で、低分子の有機半導体材料は通常は蒸着法によって成膜される。また、最近では、前駆体を用いる方法や、直接溶媒に分散又は溶解して塗布する方法により低分子の有機半導体材料も液体プロセスにより成膜可能である。
前記シリコン半導体は、液体シリコンから形成することも可能である。
第1導電層2および第2導電層4に用いられる材料の例としては、Ag、Pd、Pt、Au、W、Ta、Mo、Al、Cr、Ti、CuおよびNiまたはこれらを含む合金、インジウム錫酸化物(ITO)、インジウム酸化物(IO)、インジウム亜鉛酸化物(IZO)、アンチモン錫酸化物(ATO)および酸化錫(SnO2)等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
第1絶縁層8に用いられる材料としては、主として有機材料(特に有機高分子材料)で構成されているのが好ましい。有機材料を主材料とする第1絶縁層8は、半導体層3が有機半導体である場合、半導体層3に大きなダメージを与えることなく成膜可能であると共に、液体プロセスによって容易に形成可能であることから好ましい。このような有機高分子材料としては、ポリスチレン、ポリイミド、ポリアミドイミド、ポリビニルフェニレン、ポリカーボネート(PC)、ポリメチルメタクリレート(PMMA)のようなアクリル系樹脂、ポリテトラフルオロエチレン(PTFE)のようなフッ素系樹脂、ポリビニルフェノールあるいはノボラック樹脂のようなフェノール系樹脂、ポリエチレン、ポリプロピレン、ポリイソブチレン、ポリブテンなどのオレフィン系樹脂等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
なお、第1絶縁層8に無機材料を用いても差し支えない。なお無機材料を用いる場合は、高耐圧で緻密な絶縁膜を形成することが可能であり、単独で用いることも可能であるが、半導体層3が有機半導体層である場合、半導体層3への成膜時のダメージを抑制するために、上記有機絶縁材料の上に積層することが望ましい。この無機材料の例としては、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化タンタルなどが挙げられる。
基板7に用いられる材料には、ポリイミド、PET、PC、PENなどのプラスチック基板、石英基板、ガラス基板、Si基板などが挙げられる。
上記構成の接続部1を形成する際には、第1導電層2および半導体層3を覆うように第1絶縁層8を積層した後、周知のフォトリソグラフィー、エッチング技術を用いて第1絶縁層8のエッチングを行うことによってコンタクトホール5を形成する。ここで、半導体層3および第1導電層2が、形成されつつあるコンタクトホール5の底部に露出する。図1(b)では、半導体層3で覆われて第1導電層2が露出していないが、少なくとも底部の一部分において完全に露出させることで接触抵抗の低減を図ることが出来る。その後、第2導電層4となる導電層を成膜し、パターニングすることによって第2導電層4を形成すると、本実施の形態の接続部1が完成する。
なお、第1導電層2、第2導電層4のパターン形成にはフォトリソグラフィーを用いたエッチング法、シャドーマスクを用いた蒸着法、インクジェット法、フレキソ印刷法、スクリーン印刷法などを用いることが出来る。
半導体層3が有機半導体の場合、その形成には、シャドーマスクを用いた蒸着法、インクジェット法、フレキソ印刷法、スクリーン印刷法、スピンコート法などを用いることが出来る。
第1絶縁層8の形成には、有機材料については、スピンコート法、スリットコート法、スクリーン印刷法、CVD法などを用いることが出来る。
コンタクトホール5の形成過程においては、上記手法の他にレーザー加工法、溶液を用いた化学エッチング法、プラズマを用いたエッチング法などが挙げられる。また、これらの方法を組み合わせた方法を用いてもよい。
なお、半導体層3が有機半導体の場合、半導体層3がコンタクトホール5の底部に露出した時点で、半導体層3と第1導電層2に対してエッチング能の大きく異なるような手法を用いることで、第1導電層2へのダメージを抑えた状態で第1導電層2を露出させることが可能である。例えば、半導体層3の選択的なエッチング方法としては、有機材料からなる半導体層3を溶解可能な有機溶媒による溶解や、UV/オゾンプラズマや酸素プラズマによる酸化分解などによる方法が挙げられる。
さらに、コンタクトホール5の形成時に、コンタクトホール5の底部が第1導電層2を貫通した場合は、コンタクトホール5において、第1導電層2は、その端面のみが露出される。この場合、半導体層3を溶解可能な有機溶媒で溶解することが好ましい。こうすることで、半導体層3を除去し第1導電層2を面で露出することが可能である。そして、第2導電層4の形成をインクジェット法、スクリーン印刷法などの液体プロセスで行うことにより、より確実に露出した第1導電層2の表面との電気的接続が可能となる。
なお、第2導電層4の形成の際にコンタクトホール5に配置する材料(例えば導電性インク)として、半導体層3を溶解可能な溶媒を含む材料を用いることでも同様の効果を得ることができる。このようにすれば、第2導電層4の形成の際に半導体層3が溶解するため、半導体層3を溶解するためのプロセスを別途設ける必要がなく、プロセスを簡略化することができる。
[第2の実施形態]
本発明の第2の実施形態は、電気的に絶縁された2層の配線層を含む上記第1の実施形態における構成において、コンタクトホール形成後にコンタクトホールに導電性の物質を成膜、もしくは充填することで前記配線層間を電気的に接続する場合を示したものである。以下、第2の実施の形態を図2(a)、(b)を参照して説明する。図2(a)は、本実施形態の電気泳動表示装置における配線間の接続部を示す平面図、図2(b)は、図2(a)のD−D’線に沿う断面図である。
本発明の第2の実施形態は、電気的に絶縁された2層の配線層を含む上記第1の実施形態における構成において、コンタクトホール形成後にコンタクトホールに導電性の物質を成膜、もしくは充填することで前記配線層間を電気的に接続する場合を示したものである。以下、第2の実施の形態を図2(a)、(b)を参照して説明する。図2(a)は、本実施形態の電気泳動表示装置における配線間の接続部を示す平面図、図2(b)は、図2(a)のD−D’線に沿う断面図である。
本実施形態の電気泳動表示装置は周辺回路を内蔵したアクティブマトリックス方式のものであり、素子基板と対向基板との間に電気泳動層が挟持されている。そして、素子基板上に多数のTFTを有しており、これらTFTを構成する第1導電層、第2導電層、層間導電層、画素電極等の導電膜が絶縁膜を介して基板側から順に形成されている。
このようにTFTが形成された本実施形態の電気泳動表示装置における接続部1は、平面的には図2(a)に示すように、図示横方向に延びる第1導電層2と図示縦方向に延びる第2導電層4とがその交差個所に設けられたコンタクトホール5において層間導電層9を介して接続されたものである。矩形状のコンタクトホール5は第2導電層4の幅方向の略中央に配置されている。そして、コンタクトホール5のパターンを囲むように矩形状の半導体層3が形成されている。なお、この接続部1の右側に第2導電層4と略平行に延びる配線6は隣接する第1導電層に相当する配線である。
層間導電層9は、コンタクトホール5に充填され、第2導電層4の一部とコンタクトホール5の底部に位置する第1導電層2の少なくとも一部を覆うように、コンタクトホール5の壁面に沿って形成されることで、第1導電層2と第2導電層4とは電気的に接続される。ここでは図2(a)に示すように第2導電層4を1本とし、同じく1本の第1導電層2のみを第2導電層4に接続した場合を例として説明するが、第1導電層2が1本の場合に限らず、第1導電層2が多数本であって、第1導電層2のそれぞれに第2導電層4を接続する場合にも適用できるものである。また、層間導電層9は図2(b)においてコンタクトホール5の壁面に沿って図示されているが、コンタクトホール全体に充填されていても良い。
断面構造を見ると、図2(b)に示すように、基板7上に第1導電層2、半導体層3が順次積層され、第1導電層2および半導体層3を覆うように基板7上に第1絶縁層8、さらに第1絶縁層8上に第2導電層4が形成されている。そして、第2導電層4、第1絶縁層8を完全に貫通し、さらに半導体層3をほぼ貫通するようにコンタクトホール5が形成されている。つまり、コンタクトホール5の底部の面が第1導電層2のほぼ表面に位置しており、コンタクトホール5の底部において、第1導電層2上に形成された半導体層3は、概ね除去されている。また、コンタクトホール5の内壁面に沿って第1導電層2の少なくとも1部と第2導電層4の1部を覆うように層間導電層9が形成されることにより、第1導電層2と第2導電層4とが電気的に接続されている。
なお、上記第1の実施形態と同様に、コンタクトホール5の形成時に、第1導電層2の上面に形成された半導体層3がコンタクトホール5の底部において露出するが、この半導体層3は、少なくとも一部が完全に除去され第1導電層2が露出していることが好ましい。このとき、半導体層3が有機半導体の場合、半導体層3と第1導電層2とのエッチング選択比が高く、高い半導体層3のエッチング効率が得られるので、第1導電層2の上面に位置する半導体層3を容易に除去することができる。
層間導電層9の形成には、インクジェット法、ディスペンサー法、スクリーン印刷法、蒸着法、スパッタ法などを用いることが出来る。特に、層間導電層9をコンタクトホール5に充填する場合、高精細および厚膜化に対応可能なスクリーン印刷法、インクジェット法を用いることが好ましい。
層間導電層9に用いられる材料の例としては、Ag、Pd、Pt、Au、W、Ta、Mo、Al、Cr、Ti、CuおよびNiまたはこれらを含む合金、インジウム錫酸化物(ITO)、インジウム酸化物(IO)、インジウム亜鉛酸化物(IZO)、アンチモン錫酸化物(ATO)および酸化錫(SnO2)等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。また、インクジェット(IJ)法などの液体プロセスの場合、金属ナノコロイドインクやカーボンインク、PE−DOTなどの導電性インクを使用することが出来る。
第1導電層2と第2導電層4との接続を、第2導電層4の形成と同時に行わず、個別に層間導電層9を形成して行う本構成では、各層の膜厚を個別に最適化できるため、コンタクトホール5における電気的接続をより確実に可能にする。また、第1絶縁層8が厚い場合や、コンタクトホールのテーパー角が基板に対して垂直に近いような場合であっても、層間導電層9をコンタクトホール5に充填することで信頼性のある電気的接続が可能となる。
[第3の実施形態]
本発明の第3の実施形態は、絶縁層によって電気的に隔てられた配線間を接続する接続部と、TFT部とが、同一基板上に形成されている構成において、本発明のすくなくとも一部を適用した例である。以下、第3の実施形態を図3(a)、(b)を参照して説明する。図3(a)は、本実施形態の電気泳動表示装置における配線間の接続部および同一基板上に具備された画素への電圧信号をスイッチングするトランジスター(TFT)を示す平面図、図3(b)は、図3(a)のE−E’線に沿う断面図である。
本発明の第3の実施形態は、絶縁層によって電気的に隔てられた配線間を接続する接続部と、TFT部とが、同一基板上に形成されている構成において、本発明のすくなくとも一部を適用した例である。以下、第3の実施形態を図3(a)、(b)を参照して説明する。図3(a)は、本実施形態の電気泳動表示装置における配線間の接続部および同一基板上に具備された画素への電圧信号をスイッチングするトランジスター(TFT)を示す平面図、図3(b)は、図3(a)のE−E’線に沿う断面図である。
本実施形態の電気泳動表示装置は、周辺回路を内蔵したアクティブマトリックス方式のものであり、素子基板と対向基板との間に電気泳動層が挟持されている(後述する図5参照)。そして、素子基板上に多数のTFTを有しており、これらTFTを構成する第1導電層、第2導電層、第1半導体層、第2半導体層、層間導電層などの導電膜が絶縁膜を介して基板側から順に形成されている。
本実施形態における接続部1とTFT部10の構成について説明する。まず、接続部1については、平面的には図3(a)に示すように、図示横方向に延びる第1導電層2と第2導電層4とが、その重なり合う個所に設けられたコンタクトホール5において、このコンタクトホール5の内壁面に沿って第2導電層4が形成されることによって、第2導電層4と第1導電層2とが接触して接続される構成である。矩形状のコンタクトホール5は第2導電層4の幅方向の略中央に配置されている。そして、コンタクトホール5の開口部を囲むように矩形状の半導体層3が設けられている。コンタクトホール5の壁面に沿って形成される第2導電層4は、コンタクトホール5の底部に位置する半導体層3もしくは第1導電層2の少なくとも一部を覆うことで、第1導電層2と第2導電層4とを電気的に接続している。一方、TFT部10については、基板上に形成された第1導電層2aおよび第1導電層2bが、TFTを構成するソース電極およびドレイン電極にそれぞれ相当し、これらの電極間を跨ぐように半導体層3aが形成されている。さらにTFTのチャネル部11を覆うように、第2導電層4の一部である第2導電層4aが、TFTを構成するゲート電極として形成されている。
このように、本実施形態の接続部1は、図3(a)に示すように、図示縦方向に略平行に延びる第1導電層2a,2b,2cを跨ぐようにして形成された第2導電層4aを一部に有する第2導電層4を、図面左側に示した第1導電層2に接続した構成を有している。
断面構造を見ると、図3(b)に示すように、接続部1においては、基板7上に第1導電層2、半導体層3が順次積層され、第1導電層2および半導体層3を覆うように基板7上に第1絶縁層8が形成されている。そして、第1絶縁層8を完全に貫通し、さらに半導体層3をほぼ貫通するようにコンタクトホール5が形成されている。つまり、コンタクトホール5の底部の面が第1導電層2のほぼ表面に位置しており、コンタクトホール5の底部おいて、第1導電層2の上面に形成された半導体層3は、概ね除去されている。また、コンタクトホール5の内壁面に沿って第2導電層4が形成され、第2導電層4と第1導電層2とが接触することにより、これら第1導電層2と第2導電層4とが電気的に接続されている。
一方、TFT部10においては、基板7上に第1導電層2a,2b,2c、半導体層3a、この第1導電層2a,2b,2c、および半導体層3aを覆うようにゲート絶縁層8aとしての第1絶縁層8が、それぞれ順次積層されて形成されている。またTFTのチャネル部11の直上を覆うようにゲート電極としての第2導電層4aが形成されている。なお、この第2導電層4aは上述するように接続部1における第2導電層4の一部である。
従って、本実施形態の構成において、上述の説明から解かるように、接続部1における第1導電層2とTFT部10における第1導電層2a,2b,2cとを、同時にパターニングして形成することができる。従って、これらに順次積層形成される接続部1における半導体層3とTFT部10における半導体層3aとについても、同時に形成することが可能である。
上記構成の接続部1における半導体層3、およびTFT部10における半導体層3aがともに有機半導体の場合は、その形成には、インクジェット法、スクリーン印刷法、フレキソ印刷法、蒸着法などを用いることが出来る。そして、半導体層3および半導体層3aが同一物質である場合は、同一プロセスにおいて、これらを同時に形成することが可能である。
同一基板上に絶縁層によって電気的に隔てられた配線間を接続する接続部1とTFT部10とを有する本実施形態の構成においては、このように半導体層3と半導体層3aの形成において同様もしくは同一のプロセス技術を用いることが出来るだけでなく、同時に形成することも可能である。これにより、高い信頼性を維持しつつ、プロセスコストを抑えた接続部の形成が実現可能となる。
[第4の実施形態]
本発明の第4の実施形態は、絶縁層によって電気的に隔てられた配線間を接続する接続部と、TFT部が同一基板上に隣接して形成されている構成において、本発明の少なくとも一部を適用した例である。具体的には上記第3の実施形態において、接続部1の半導体層3とTFT部10の半導体層3aとを連続した一領域として形成する場合を示すものである。以下、第4の実施形態を図4(a),(b)を参照して説明する。図4(a)は、本実施形態の電気泳動表示装置における画素トランジスターと、この画素トランジスターとコンタクトする電極のうちの画素側に位置する電極と画素電極との間の接続部を示す平面図、図4(b)は、図4(a)のF−F’線に沿う断面図である。
本発明の第4の実施形態は、絶縁層によって電気的に隔てられた配線間を接続する接続部と、TFT部が同一基板上に隣接して形成されている構成において、本発明の少なくとも一部を適用した例である。具体的には上記第3の実施形態において、接続部1の半導体層3とTFT部10の半導体層3aとを連続した一領域として形成する場合を示すものである。以下、第4の実施形態を図4(a),(b)を参照して説明する。図4(a)は、本実施形態の電気泳動表示装置における画素トランジスターと、この画素トランジスターとコンタクトする電極のうちの画素側に位置する電極と画素電極との間の接続部を示す平面図、図4(b)は、図4(a)のF−F’線に沿う断面図である。
本実施形態の電気泳動表示装置は周辺回路を内蔵したアクティブマトリックス方式のものであり、素子基板と対向基板との間に電気泳動層が挟持されている。そして、素子基板上に多数の画素電極にコンタクトホールを介して接続されたTFTを有しており、これらを構成する第1導電層、半導体層、第1絶縁層、第2導電層、第2絶縁層、第3導電層が、基板側からそれぞれ順に形成されている。
本実施形態における画素電極に接続部を介して接続されたTFT部12を以下に説明する。平面的には図4(a)に示すように、図示縦方向とその枝分かれ部からなるデータ配線に相当する第1導電層2c、およびその枝分かれ部において、TFTを構成するソース電極に相当する第1導電層2aと、TFTを構成するドレイン電極に相当する第1導電層2bとが形成されている。さらに、TFTを構成するゲート電極に相当する第2導電層4aが、チャネル部11を覆うように、かつ図示横方向に延びるように形成されている。そして、ドレイン電極に相当する第1導電層2bの領域のうち、平面視でゲート電極に相当する第2導電層4aに覆われていない領域に、画素コンタクトホール5cが形成されている。さらに、TFTのチャネル部11および画素コンタクトホール5cを覆うように半導体層3が形成され、これらを覆うように第3導電層である画素電極14aが形成されている。
断面構造を見ると、図4(b)に示すように、ソース電極およびドレイン電極に相当する第1導電層2aおよび第1導電層2b上には、画素コンタクトホール5cの部分において、TFTの部分における半導体層3aをその一部分に含む半導体層3が形成されている。また、第1導電層2および半導体層3を覆うように基板7上に形成されたゲート絶縁層8aを含む第1絶縁層8、TFTのチャネル部11を覆うように第1絶縁層8上に形成されたゲート電極に相当する第2導電層4a、この第2導電層4aと第1絶縁層8とを覆う様に形成された第2絶縁層13が、基板7側から順に形成されている。
そして、画素コンタクトホール5cは、第1絶縁層8および第2絶縁層13を完全に貫通し、さらに半導体層3をほぼ貫通するように形成されている。また、画素コンタクトホール5cの内壁面に沿って画素電極14aとして機能する第3導電層14が形成され、この第3導電層14によって、ドレイン電極に相当する第1導電層2bと第3導電層14つまり画素電極14aとが電気的に接続されている。そして、画素コンタクトホール5cの底部にあたる位置には、TFTの部分に形成された半導体層3aと連続した膜の領域を有する半導体層3が形成されている。
このように、本実施形態によれば、絶縁層によって電気的に隔てられた配線間を接続する接続部と、TFT部とが、同一基板上で隣接して形成されている場合に、接続部とTFT部との半導体層を、連続した一領域として形成するので、高い信頼性を維持しつつ、プロセスコストを抑えた接続部の形成が実現可能となる。
[半導体装置全体の構成]
次に、上記各実施形態に係わる半導体装置すなわち電気泳動表示装置について、その全体構成を図5を用いて説明する。なお図5(a)は、上記実施形態に係わる電気泳動表示装置50の概略構成を示す平面図であり、図5(b)は、電気泳動表示装置50の概略構成を示す断面図である。
次に、上記各実施形態に係わる半導体装置すなわち電気泳動表示装置について、その全体構成を図5を用いて説明する。なお図5(a)は、上記実施形態に係わる電気泳動表示装置50の概略構成を示す平面図であり、図5(b)は、電気泳動表示装置50の概略構成を示す断面図である。
図示するように、電気泳動表示装置50は、素子基板501、対向基板523および電気泳動層521を備えており、素子基板501と対向基板523とで電気泳動層521が挟持された構成になっている。この電気泳動表示装置50は表示領域53において静止画や動画等の画像が表示されるようになっている。表示領域53内には画素54が複数設けられており、これらの画素54はマトリックス状に配列されている。また、これらの画素を制御するためのゲートドライバー55およびデータドライバー56が備えられている。これにより、表示領域53においては画素54ごとに表示が行われるようになっている。
素子基板501は電気泳動表示装置50を駆動するための電極や半導体素子、配線等が設けられた基板である。従って、電気泳動表示装置50は、半導体装置として捉えることができる。言い換えれば、上記実施形態における半導体装置としては、電気泳動表示装置に限らず、例えば有機EL表示装置や液晶表示装置など、電極や半導体素子、配線等が、互いにコンタクトホールによって接続された接続部を有する基板を備えた装置であれば、上記実施形態における半導体装置として採用することができる。
対向基板523は素子基板501との間で電気泳動層521を保持するための基板であり、対向基板523の表面側が電気泳動表示装置50の表示面側になっている。電気泳動層521は平面視で対向基板523のほぼ全面に亘って設けられており、対向基板523の上方から当該対向基板523を介して視認可能になっている。
図5(b)は電気泳動表示装置50の構成を示す断面図であり、波線を境に、図面左側は図5(a)における横方向断面を、図面右側は図5(a)における縦方向断面を示している。同図に示すように、素子基板501は、ゲート配線502a、データ配線502d、およびドレイン電極502b、ソース電極502c、半導体層503、ゲート電極505、さらに画素電極508を備えている。画素電極508は、接続部506bによりドレイン電極502bに電気的に接続されており、ドレイン電極502b、ソース電極502c、半導体層503は、画素を制御するためのスイッチング素子としてのTFTの役割を担っている。ゲート電極505は、接続部506aを介してゲート配線502aに接続されている。ゲート配線502aは、ゲートドライバー55に接続されており、データ配線502dは、データドライバー56に接続されている。
このように、表示領域53の周辺に回路を内蔵したアクティブマトリックス方式の電気泳動表示装置は、その等価回路を図6のように表すことができる。従って、上述した各実施形態においては、図示するように、各画素のTFTを制御する入出力配線部において、第1導電層2cが画像信号を供給するデータドライバー56に接続されたデータ配線502dに対応し、第1導電層2がゲートドライバー55に接続されたゲート配線502aに対応する。各画素へ、データドライバー56およびゲートドライバー55からの信号を供給するゲート配線502aおよびデータ配線502dは、電気泳動表示装置の画素数の増加と共に増加する。上述した各実施形態は、例えば、ゲート電極505としての第2導電層4a、すなわち第2導電層4が、ゲート配線502aとしての第1導電層2と電気的に接続される接続部506aに適用される。なお図6では、ゲート配線502a(第1導電層2)を3本とし、ゲート配線502aのそれぞれにゲート電極505を接続する場合を例として説明しているが、上記の各実施形態においては、ゲート配線502a(第1導電層2)が3本の場合に限らず、上述のように画素数に応じてゲート配線502a(第1導電層2)が増加し、その全てのゲート配線502aのそれぞれをゲート電極505に接続する場合にも適用できるものである。
また、このような構成を有する半導体装置としての電気泳動表示装置50においては、例えばスイッチング素子としてのトランジスター(TFT)を構成する半導体層503を、接続部506aや接続部506bにおける接続部分にも同時に形成することができる。この結果、上記各実施形態で説明したように、接続部分に半導体層503を介在させることによって、接続部506aでは、ゲート電極505とゲート配線502aとの電気的接続を、また接続部506bでは、画素電極508とドレイン電極502bとの電気的接続を、それぞれ確実に行うことが可能となる。
なお、半導体装置が例えば有機EL表示装置である場合は、有機発光素子を構成する半導体を用いて、接続部分における半導体層を形成することとしても差し支えない。
1…接続部、2,2a,2b,2c…第1導電層、3…半導体層、3a…半導体層、4…第2導電層、4a…第2導電層、5…コンタクトホール、5c…画素コンタクトホール、6…配線、7…基板、8…第1絶縁層、8a…ゲート絶縁層、9…層間導電層、10…TFT部、11…チャネル部、12…TFT部、13…第2絶縁層、14…第3導電層、14a…画素電極、50…電気泳動表示装置、53…表示領域、54…画素、55…ゲートドライバー、56…データドライバー、501…素子基板、502a…ゲート配線、502b…ドレイン電極、502c…ソース電極、502d…データ配線、503…半導体層、505…ゲート電極、506a…接続部、506b…接続部、508…画素電極、521…電気泳動層、523…対向基板。
Claims (6)
- 基板上に形成された第1の導電層と、
前記第1の導電層上に形成され、前記第1の導電層と重なる位置にコンタクトホールを有する絶縁層と、
前記絶縁層上に形成された第2の導電層と、
前記コンタクトホールにおいて前記第1の導電層と前記第2の導電層とを電気的に接続する導電部材と、
前記コンタクトホールの底部の少なくとも一部に形成され、前記第1の導電層と前記導電部材とを電気的に接続する半導体層と、
を有することを特徴とする半導体装置。 - 前記半導体層と同一の物質層を含む半導体素子を前記基板上に含むことを特徴とする請求項1に記載の半導体装置。
- 前記半導体層は、前記半導体素子の前記同一の物質層と同時にパターニングされていることを特徴とする請求項2に記載の半導体装置。
- 前記半導体層と、前記半導体素子が含む前記同一の物質層とは、連続した領域としてパターニングされていることを特徴とする請求項3に記載の半導体装置。
- 前記半導体素子が有機トランジスターであることを特徴とする請求項2ないし4のいずれか一項に記載の半導体装置。
- 前記半導体素子が有機発光素子であることを特徴とする請求項2ないし4のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009054589A JP2010212326A (ja) | 2009-03-09 | 2009-03-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009054589A JP2010212326A (ja) | 2009-03-09 | 2009-03-09 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010212326A true JP2010212326A (ja) | 2010-09-24 |
Family
ID=42972225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009054589A Withdrawn JP2010212326A (ja) | 2009-03-09 | 2009-03-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010212326A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014049967A1 (ja) * | 2012-09-26 | 2014-04-03 | 凸版印刷株式会社 | 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法 |
US8759977B2 (en) | 2012-04-30 | 2014-06-24 | International Business Machines Corporation | Elongated via structures |
JP2015041636A (ja) * | 2013-08-20 | 2015-03-02 | 大日本印刷株式会社 | 有機半導体素子およびその製造方法 |
JP2019016803A (ja) * | 2011-09-23 | 2019-01-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US11959165B2 (en) | 2011-06-08 | 2024-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor film |
-
2009
- 2009-03-09 JP JP2009054589A patent/JP2010212326A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11959165B2 (en) | 2011-06-08 | 2024-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor film |
JP2019016803A (ja) * | 2011-09-23 | 2019-01-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2020129665A (ja) * | 2011-09-23 | 2020-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8759977B2 (en) | 2012-04-30 | 2014-06-24 | International Business Machines Corporation | Elongated via structures |
US8999846B2 (en) | 2012-04-30 | 2015-04-07 | International Business Machines Corporation | Elongated via structures |
WO2014049967A1 (ja) * | 2012-09-26 | 2014-04-03 | 凸版印刷株式会社 | 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法 |
JP2014067883A (ja) * | 2012-09-26 | 2014-04-17 | Toppan Printing Co Ltd | 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法 |
US9530809B2 (en) | 2012-09-26 | 2016-12-27 | Toppan Printing Co., Ltd. | Layered structure, thin film transistor array, and method of manufacturing the same |
JP2015041636A (ja) * | 2013-08-20 | 2015-03-02 | 大日本印刷株式会社 | 有機半導体素子およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10341475B2 (en) | Display unit, method of manufacturing the same, and electronic apparatus | |
KR100829743B1 (ko) | 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치 | |
JP4137915B2 (ja) | 有機薄膜トランジスタ及びその製造方法、並びにこの有機薄膜トランジスタを備える平板表示装置 | |
JP4181154B2 (ja) | 有機薄膜トランジスタを備える有機電界発光表示装置及びその製造方法 | |
US7915074B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
KR20070033144A (ko) | 표시장치와 표시장치의 제조방법 | |
US20090026445A1 (en) | Organic thin film transistor array panel and method for manufacturing the same | |
JP2008065225A (ja) | 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法 | |
JP2007140520A (ja) | 有機薄膜トランジスタ表示板及びその製造方法 | |
KR100626082B1 (ko) | 평판표시장치 | |
JP2007071928A (ja) | 液晶表示装置 | |
KR100695013B1 (ko) | 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법 | |
JP2009224542A (ja) | 半導体装置および表示装置 | |
JP2010212326A (ja) | 半導体装置 | |
JP2009069251A (ja) | 表示パネル及びその製造方法 | |
US8652875B2 (en) | Method of manufacturing a thin-film transistor | |
US20100051911A1 (en) | Organic Thin Film Transistor Array Panel and Method of Manufacturing the Same | |
JP4605319B2 (ja) | 薄膜トランジスタの製造方法、及び薄膜トランジスタ | |
KR101219048B1 (ko) | 평판표시장치와 평판표시장치의 제조방법 | |
KR101785916B1 (ko) | 유기 박막트랜지스터 및 그 제조방법 그리고 이를 구비하는 액정표시장치 | |
KR100637207B1 (ko) | 박막 트랜지스터의 제조 방법 및 평판 표시 소자의 제조방법 | |
JP2012059757A (ja) | 半導体装置の製造方法、半導体装置、表示装置、および電子機器 | |
KR20080034704A (ko) | 유기 박막 트랜지스터 표시 기판 및 그 제조 방법 | |
KR20070005398A (ko) | 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120605 |