KR20080034704A - 유기 박막 트랜지스터 표시 기판 및 그 제조 방법 - Google Patents

유기 박막 트랜지스터 표시 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20080034704A
KR20080034704A KR1020060100978A KR20060100978A KR20080034704A KR 20080034704 A KR20080034704 A KR 20080034704A KR 1020060100978 A KR1020060100978 A KR 1020060100978A KR 20060100978 A KR20060100978 A KR 20060100978A KR 20080034704 A KR20080034704 A KR 20080034704A
Authority
KR
South Korea
Prior art keywords
gate
pixel electrode
thin film
electrode
layer
Prior art date
Application number
KR1020060100978A
Other languages
English (en)
Inventor
정창용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060100978A priority Critical patent/KR20080034704A/ko
Publication of KR20080034704A publication Critical patent/KR20080034704A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 유기 박막 트랜지스터 표시 기판 및 그 제조 방법에 관한 것으로서, 본 발명에 따른 유기 박막 트랜지스터 표시 기판은 유기 박막 트랜지스터 표시 기판은 기판 부재, 상기 기판 부재 상에 형성되며 게이트 라인 및 게이트 전극을 포함하는 게이트 배선, 그리고 상기 기판 부재 상에 형성된 화소 전극을 포함하며, 상기 게이트 배선은 상기 기판 부재 상에 배치된 제1 도전막과 상기 제1 도전막 상에 배치된 제2 도전막을 포함하는 다중막으로 형성되고, 상기 화소 전극은 상기 게이트 배선의 제1 도전막과 동일한 층에 형성된다.
유기 박막 트랜지스터, 게이트 전극, 게이트 라인, 화소 전극

Description

유기 박막 트랜지스터 표시 기판 및 그 제조 방법 {ORGANIC THIN FILM TRANSISTOR DISPLAY SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명의 일 실시예에 따른 유기 박막 트랜지스터 표시 기판의 배치도이다.
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 도시한 단면도이다.
도 3 내지 도 12는 도 1의 유기 박막 트랜지스터 표시 기판의 제조 방법을 각 단계별로 순차적으로 도시한 배치도들 및 단면도들이다.
* 도면의 주요 부분에 대한 부호의 설명
10 : 제1 유기 박막 트랜지스터 20: 제2 유기 박막 트랜지스터
70 : 발광 소자 80 : 축전 소자
110 : 기판 부재 131 : 제1 유기 반도체층
132 : 제2 유기 반도체층 140 : 게이트 절연막
151 : 게이트 라인 152 : 제1 게이트 전극
155 : 제2 게이트 전극 158 : 제1 유지 전극
160 : 보호막 171 : 데이터 라인
172 : 공통 전원 라인 173 : 제1 소스 전극
174 : 제2 소스 전극 176 : 제2 소스 전극
177 : 제2 드레인 전극 181 : 제1 컨택홀
182 : 제2 컨택홀 185 : 개구부
710 : 제1 화소 전극 720 : 유기막
730 : 제2 화소 전극
본 발명은 유기 박막 트랜지스터 표시 기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 생산성을 향상시킨 유기 박막 트랜지스터 표시 기판 및 그 제조 방법에 관한 것이다.
일반적으로 박막 트랜지스터(thin film transistor, TFT) 표시 기판은 액정 표시 장치(liquid crystal display, LCD) 및 유기 발광 표시 장치(organic light emitting display, OLED) 등과 같은 표시 장치에서 각 화소를 독립적으로 구동하여 화상을 형성하기 위해 사용된다.
박막 트랜지스터는 일반적으로 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 구비하며, 반도체층은 다결정 실리콘(poly silicon)막 또는 비정질 실리콘(amorphous silicon)막으로 형성할 수 있다.
그러나 근래에 들어 공액성 유기 고분자인 폴리아세틸렌이 반도체 특성을 나타내고, 도핑할 경우 전도성을 가질 수 있다는 연구결과가 보고 되면서 유기 반도체(organic semiconductors, OSC) 물질로 만들어진 반도체층을 구비하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발하게 진행되고 있다.
이와 같이, 유기 반도체 물질을 반도체층으로 사용한 박막 트랜지스터 표시 기판을 유기 박막 트랜지스터 표시 기판이라고 한다. 유기 박막 트랜지스터를 표시 장치에 적용할 경우, 유기물의 특성인 유연성(flexibility)으로 인해 무기 박막 트랜지스터로는 구현할 수 없는 두루마리 표시장치, 전자책 등 새로운 응용분야를 창출할 수 있다.
특히, 유기 박막 트랜지스터를 자발광형인 유기 발광 표시 장치에 이용할 경우, 유연성이라는 이점을 더욱 극대화 시킬 수 있게 된다.
그러나 종래의 유기 박막 트랜지스터 표시 기판은 제조 공정에서 마스크를 이용한 사진 식각 공정이 여러 차례 진행되어 하므로, 생산성이 떨어지는 문제점이 있었다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 생산성을 향상시킨 유기 박막 트랜지스터 표시 기판을 제공하고자 한다.
또한, 상기한 유기 박막 트랜지스터 표기 기판의 제조 방법을 제공하고자 한다.
전술한 목적을 달성하기 위하여 본 발명에 따른 유기 박막 트랜지스터 표시 기판은 기판 부재, 상기 기판 부재 상에 형성되며 게이트 라인 및 게이트 전극을 포함하는 게이트 배선, 그리고 상기 기판 부재 상에 형성된 화소 전극을 포함하며, 상기 게이트 배선은 상기 기판 부재 상에 배치된 제1 도전막과 상기 제1 도전막 상에 배치된 제2 도전막을 포함하는 다중막으로 형성되고, 상기 화소 전극은 상기 게이트 배선의 제1 도전막과 동일한 층에 형성된다.
상기 화소 전극과 상기 게이트 배선의 제1 도전막은 동일한 소재로 형성될 수 있다.
상기 화소 전극 및 상기 제1 도전막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 및 In2O3(Indium Oxide) 중에서 하나 이상의 물질을 포함하여 형성될 수 있다.
상기 게이트 배선의 제2 도전막은 몰리브덴(Mo), 몰리브덴텅스텐(MoW), 알루미늄(Al), 크롬(Cr) 그리고 티타늄(Ti) 중에서 하나 이상의 금속을 포함하여 만들어질 수 있다.
상기 게이트 전극과 적어도 일부가 중첩되며 상호 이격 배치된 소스 전극 및 드레인 전극을 포함하는 데이터 배선과, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 상에 형성된 유기 반도체(organic semiconductors, OSC)층를 더 포함할 수 있다.
상기 화소 전극 상에 형성된 유기막과, 상기 유기막 상에 형성된 추가의 화소 전극을 더 포함할 수 있다.
상기 화소 전극, 유기막 및 추가의 화소 전극은 유기 전계 발광 소 자(organic light emitting diode, OLED)를 형성할 수 있다.
또한, 전술한 목적을 달성하기 위하여 본 발명에 따른 유기 박막 트랜지스터 표시 기판의 제조 방법은 기판 부재를 마련하는 단계, 상기 기판 부재 위에 투명성 도전막을 형성하는 단계, 상기 투명성 도전막 위에 게이트 금속막을 형성하는 단계, 상기 게이트 금속막 위에 감광막 패턴을 형성하는 단계, 그리고 상기 감광막 패턴을 이용한 식각 공정을 통해 상기 투명성 도전막 및 상기 게이트 금속막을 패터닝(patterning)하여 화소 전극 및 게이트 배선을 형성하는 단계를 포함한다.
상기 감광막 패턴은 상기 화소 전극에 대응하는 제1 부분과, 상기 게이트 배선에 대응하며 상기 제1 부분보다 두꺼운 두께를 갖는 제2 부분, 그리고 두께를 갖지 않는 제3 부분을 포함할 수 있다.
상기 감광막 패턴은 하프톤(halftone) 마스크를 사용하여 형성될 수 있다.
상기 감광막 패턴을 이용한 사진 식각 공정에는 육불화유황(SF6)을 포함한 식각 가스가 사용될 수 있다.
상기 투명성 도전막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 및 In2O3(Indium Oxide) 중에서 하나 이상의 물질을 포함하여 형성될 수 있다.
상기 게이트 금속막은 몰리브덴(Mo), 몰리브덴텅스텐(MoW), 알루미늄(Al), 크롬(Cr) 그리고 티타늄(Ti) 중에서 하나 이상의 금속을 포함하여 단일막으로 형성될 수 있다.
상기 게이트 배선은 상기 투명성 도전막으로 만들어진 제1 도전막과 상기 게이트 금속막으로 만들어진 제2 도전막을 포함하는 다중막으로 형성될 수 있다.
상기 화소 전극은 상기 투명성 도전막으로 만들어진 단일막으로 형성될 수 있다.
이에, 유기 박막 트랜지스터 표시 기판의 생산성을 향상시킬 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
첨부 도면에서는, 유기 발광 표시 장치(organic light emitting display, OLED)에 사용되는 유기 박막 트랜지스터 표시 기판을 도시하고 있다. 그러나 본 발명에 이에 한정되는 것은 아니며, 액정 표시 장치(liquid crystal display, LCD)에 사용되는 유기 박막 트랜지스터 표시 기판에도 적용될 수 있다.
또한, 첨부 도면에서는, 하나의 화소(화면을 표시하는 최소 단위를 말한다)에 두개의 박막 트랜지스터(thin film transistor, TFT)와 하나의 축전 소자(capacitor)를 구비하는 2Tr-1Cap 구조의 능동 구동(active matrix, AM)형 유기 발광 표시 장치를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 따라서 유기 발광 표시 장치는 하나의 화소에 셋 이상의 박막 트랜지스터와 둘 이상의 축전 소자를 구비할 수 있으며, 별도의 배선이 더 형성되어 다양한 구조를 갖도록 형성할 수도 있다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 '위에' 또는 '상에' 있다고 할 때, 이는 다른 부분 '바로 위에' 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 '바로 위에' 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 일 실시예에 따른 유기 박막 트랜지스터 표시 기판을 개략적으로 도시한 배치도이다. 도 2는 도 1의 Ⅱ-Ⅱ선 을 따라 도시한 단면도이다.
도 1에서 도시한 바와 같이, 유기 박막 트랜지스터 표시 기판(100)은 하나의 화소에 제1 박막 트랜지스터(10), 제2 박막 트랜지스터(20), 축전 소자(80), 그리고 유기 발광 소자(organic light emitting diode, OLED)(70)를 포함한다. 그리고 유기 박막 트랜지스터 표시 기판(100)은 일 방향을 따라 배치되는 게이트 라인(151)과, 게이트 라인(151)과 절연 교차되는 데이터 라인(171) 및 공통 전원 라인(172)을 더 포함한다.
유기 발광 소자(70)는 정공 주입 전극인 양(+)극, 전자 주입 전극인 음(-)극, 양(+)극과 음(-)극 사이에 배치된 유기막을 포함하는 구조를 가진다. 정공과 전자가 각각 양극 및 음극으로부터 유기막 내부로 주입된다. 주입된 정공과 전자 가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
축전 소자(80)는 절연막(140)(도 2에 도시)을 사이에 두고 배치된 제1 유지 전극(158)과 제2 유지 전극(178)을 포함한다.
제1 박막 트랜지스터(10) 및 제2 박막 트랜지스터(20)는 각각 게이트 전극(152, 155), 소스 전극(173, 176), 드레인 전극(174, 177) 및 유기 반도체(organic semiconductors, OSC)층(131, 132)을 갖는다.
제1 박막 트랜지스터(10)는 발광시키고자 하는 화소를 선택하는 스위칭 소자로 사용된다. 제1 박막 트랜지스터(10)의 제1 게이트 전극(152)은 게이트 라인(151)과 전기적으로 연결되고, 제1 소스 전극(173)은 데이터 라인(171)과 연결되며, 제1 드레인 전극(176)은 축전 소자(80)의 제1 유지 전극(158)과 연결된다. 여기서, 제1 드레인 전극(176)과 제1 유지 전극(158)은 제1 컨택홀(181)을 통해 상호 연결된다.
제2 박막 트랜지스터(20)는 선택된 발광 소자(70)의 유기막(720)(도 2에 도시)을 발광시키기 위한 구동 전원을 제1 화소 전극(710)에 인가한다. 여기서, 제1 화소 전극(710)은 유기 발광 소자(70)의 양극이 된다. 그러나 본 발명이 반드시 이에 한정되는 것은 아니며, 유기 발광 표시 장치(100)의 구동 방법에 따라 제1 화소 전극(179)이 발광 소자(70)의 음극이 될 수도 있다. 제2 박막 트랜지스터(20)의 제2 게이트 전극(155)은 축전 소자(80)의 제1 유지 전극(158)과 연결되고, 제2 소스 전극(176)은 공통 전원 라인(172)과 연결된다. 그리고 제2 박막 트랜지스 터(20)의 제2 드레인 전극(177)은 보호막(160)(도 2에 도시)을 사이에 두고 제2 컨택홀(182)을 통해 유기 발광 소자(70)의 제1 전극(710)과 연결된다.
이와 같은 구조에 의하여, 제1 박막 트랜지스터(10)는 게이트 라인(151)에 인가되는 게이트 전압에 의해 구동되어 데이터 라인(171)에 인가되는 데이터 전압을 제2 박막 트랜지스터(20)로 전달하는 역할을 한다. 공통 전원 라인(172)으로부터 제2 박막 트랜지스터(20)에 인가되는 공통 전압과 제1 박막 트랜지스터(10)로부터 전달된 데이터 전압의 차에 해당하는 전압이 축전 소자(80)에 저장되고, 축전 소자(80)에 저장된 전압에 대응하는 전류가 제2 박막 트랜지스터(20)를 통해 발광 소자(70)로 흘러 유기 발광 소자(70)가 발광하게 된다.
또한, 게이트 라인(151) 및 게이트 전극(152, 153)을 포함하는 게이트 배선은 차례로 적층된 다중막으로 형성된다. 그리고 화소 전극(710)은 게이트 배선(151, 152, 155, 158)을 형성하는 다중막 중에서 가장 하부막과 동일한 층에 동일한 소재로 형성된다.
도 2를 참조하여 본 발명의 일 실시예에 따른 유기 박막 트랜지스터 표시 기판(100)의 구조에 대해 구체적으로 설명한다. 도 2는 제2 박막 트랜지스터(20) 및 발광 소자(70)를 중심으로 도시하고 있다.
이하에서는 제2 박막 트랜지스터(20)를 중심으로 유기 박막 트랜지스터(organic thin film transistor, OTFT)의 구조에 대해 설명한다. 제1 박막 트랜지스터(10)는 그 구조가 제2 박막 트랜지스터(20)와 동일하므로 그 자세한 설명은 생략한다.
도 2에 도시한 바와 같이, 기판 부재(110)는 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판 또는 스테인리스 강 등으로 이루어진 금속성 기판으로 형성된다. 유기 박막 트랜지스터 표시 기판(100)의 이점을 최대한 활용하기 위해서는 기판 부재(110)가 유연성을 갖는 소재로 형성되는 것이 바람직하다.
기판 부재(110) 상에는 다수의 게이트 라인(151)(도 1에 도시)이 형성된다. 제1 게이트 전극(152)(도 1에 도시)은 게이트 라인(151)에서 분기되어 형성되거나, 게이트 라인(151)의 일부가 제1 게이트 전극(152)이 된다. 제2 게이트 전극(155) 및 제1 유지 전극(158)은 상호 연결되며, 게이트 라인(151) 및 제1 게이트 전극(152)과는 이격된다. 게이트 라인(151), 제1 게이트 전극(152), 제2 게이트 전극(155) 및 제1 유지 전극(158) 등을 모두 포함하여 게이트 배선이라 한다.
게이트 배선(151, 152, 155, 158)은 기판 부재(110) 상에 형성된 제1 도전막(155a, 158a)과, 제1 도전막(155a, 158a) 상에 형성된 제2 도전막(155b, 158b)을 포함하는 다중막으로 형성된다.
또한, 기판 부재(110) 상에는 게이트 배선의 제1 도전막(155a, 158a)과 동일한 층에 화소 전극(710)이 형성된다. 제1 도전막(155a, 158a)과 화소 전극(710)은 동일한 투명성 도전 물질로 형성된다. 즉, 제1 도전막(155a, 158a)과 화소 전극(710)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 및 In2O3(Indium Oxide) 중에서 하나 이상의 물질을 포함하여 형성된다.
그리고 게이트 배선의 제2 도전막(155b, 158b)은 몰리브덴(Mo), 몰리브덴텅 스텐(MoW), 알루미늄(Al), 크롬(Cr) 그리고 티타늄(Ti) 중에서 하나 이상의 금속을 포함하여 만들어진다.
이와 같은 구성에 의하여, 유기 박막 트랜지스터 표시 기판(100)은 게이트 배선(151, 152, 155, 158)과 화소 전극(710)을 동일한 공정에서 함께 생산할 수 있다. 또한, 게이트 배선(151, 152, 155, 158)은 다중막으로 형성되므로, 금속성 소재로 만들어진 제2 도전막(155b, 158b)이 끊어져도 제1 도전막(155a, 158a)에 의해 단선되는 것을 방지할 수 있다.
게이트 배선(151, 152, 155, 158) 위에는 규소 산화물 또는 규소 질화물로 형성된 게이트 절연막(140)이 형성된다. 게이트 절연막(140)은 제1 유지 전극(158)의 일부를 드러내는 제1 컨택홀(181)과, 화소 전극(710)의 일부를 드러내는 제2 컨택홀(182)을 포함한다.
게이트 절연막(140) 위에는 다수의 데이터 라인(171)(도 1에 도시) 및 다수의 공통 전원 라인(172)(도 1에 도시)이 형성된다. 데이터 라인(171) 및 공통 전원 라인(172)은 실질적으로 서로 평행하며 게이트 라인(151)(도 1에 도시)과는 서로 교차한다. 제1 소스 전극(173)(도 1에 도시)은 데이터 라인(171)에서 분기되어 형성되고, 제2 소스 전극(176)은 공통 전원 라인(172)에서 분기되어 형성된다. 또한, 제1 드레인 전극(174)은 제1 컨택홀(181)(도 1에 도시)을 통해 제1 유지 전극(158)과 연결되고, 제2 드레인 전극(177)은 제2 컨택홀(182)을 통해 화소 전극(710)과 연결된다. 그리고 제1 소스 전극(173) 및 제1 드레인 전극(174)의 일부와, 제2 소스 전극(176) 및 제2 드레인 전극(177)의 일부는 각각 제1 게이트 전 극(152)(도 1에 도시) 및 제2 게이트 전극(155)과 중첩된다. 또한, 제2 유지 전극(178)(도 1에 도시)은 공통 전원 라인(172)에서 분기되어 제1 유지 라인(158)과 중첩된다. 제1 소스 전극,(173) 제1 드레인 전극(174), 제2 소스 전극(176), 제2 드레인 전극(177) 및 제2 유지 전극(178) 등을 모두 포함하여 데이터 배선이라 한다.
유기 반도체(OSC)층(131)은 게이트 전극(152, 155) 상에서 소스 전극(173, 176) 및 드레인 전극(174, 177) 바로 위에 형성된다. 유기 반도체층은 폴리아세틸렌(polyacetylene), 펜타센(pentacene), 테트라센(tetracene), 루브렌(rubrene), 폴리씨오펜(polythiophene), F8T2(poly(9,9'-dioctylfluorene-co-bithiophene)), P3HT(poly(3-hexylthiophene-2,5-diyl)), PTV(poly(thienylene vinylene)) 및 α-6T(alpha-hexathienylene)으로 이루어진 군에서 선택되는 적어도 하나의 물질막일 수 있다.
보호막(160)은 유기 반도체층(131, 132) 및 데이터 배선(171, 172, 173, 174, 176, 177, 178)을 덮어 보호한다. 또한, 보호막(160)은 평탄화하는 기능을 가질 수도 있다. 보호막(160)은 PVA(polyvinyl acetate) 및 그 밖에 여러 다양한 소재로 형성될 수 있다. 그리고 보호막(160)은 게이트 절연막(140)과 함께 개구되어 화소 전극(710)의 대부분을 드러내는 개구부(185)를 포함한다.
개구부(185) 내의 화소 전극(710) 상에는 유기막(720)이 형성된다. 유기막(720)은 저분자 유기물 또는 고분자 유기물로 이루어진다. 이러한 유기막(720)은 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 발광층, 전자 수송층(electron-transportiong layer, ETL), 그리고 전자 주입층(electron-injection layer, EIL)을 포함하는 다중막으로 형성된다. 즉, 정공 주입층은 양극인 화소 전극(710) 상에 배치되고, 그 위로 정공 수송층, 유기 발광층, 전자 수송층, 전자 주입층이 차례로 적층된다.
그리고 전자 주입층 위에 음극인 추가의 화소 전극(730)이 배치된다. 이하에서는, 화소 전극(710)을 제1 화소 전극이라 하고, 추가의 화소 전극(730)을 제2 화소 전극이라 한다. 여기서, 제2 화소 전극(730)은 투명성 도전막으로 형성되거나, 도전성 반사막으로 형성될 수 있다. 또한, 투명성 도전막과 도전성 반사막의 이중막으로 형성될 수도 있다. 도전성 반사막은 알루미늄(Al) 혹은 알루미늄 합금(Al-alloy)와 은(Ag) 혹은 은 합금(Ag-alloy),금(Au) 혹은 금합금(Au-alloy)을 포함하여 만들어질 수 있다. 도전성 반사막은 유기 발광 소자에서 발생되는 빛을 반사시키는 기능을 할 수 있다. 또한, 투명성 도전막과 함께 사용된 경우에는 투명성 도전막의 일함수(Work function) 또는 전기 전도도(Electrical Conductivity)를 향상시키는 기능을 할 수 있다.
본 발명에 따른 일 실시예에서 제1 화소 전극(710)이 양극이고, 제2 화소 전극(730)이 음극이지만, 본 발명이 반드시 이에 한정되는 것은 아니다. 즉, 제1 화소 전극(710)이 전자 주입 전극은 음극이 되고, 제2 화소 전극(730)이 정공 주입 전극인 양극이 될 수도 있다. 이때에는, 제1 화소 전극(710) 위로 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 및 정공 주입층 순서로 유기막(720)이 형성된다.
이와 같은 구성에 의하여, 본 발명의 일 실시예에 따른 유기 박막 트랜지스터 표시 기판(100)은 제조 공정을 간소화할 수 있어 생산성이 향상된다. 또한, 게이트 배선(151, 152, 155, 158)이 단락되는 것을 방지할 수 있다.
본 발명의 일 실시예에 따른 유기 박막 트랜지스터 표시 기판(100)의 제조 방법을 도 3 내지 도 12를 참조하여 상세히 설명한다.
먼저, 도 3 및 도 4에 도시한 바와 같이, 기판 부재(110) 상에 게이트 배선(151, 152, 155, 158)과 제1 화소 전극(710)을 형성한다. 게이트 배선(151, 152, 155, 158)은 제1 도전막(155a, 158a)과 제2 도전막(155b, 158b)을 포함하는 이중막으로 형성된다. 제1 화소 전극(710)은 게이트 배선의 제1 도전막(155a, 158a)과 동일한 층에 동일한 소재로 형성된다.
제1 도전막(155a, 158a) 및 제1 화소 전극(710)은 ITO, IZO, ZnO 및 In2O3 중에서 하나 이상의 물질을 포함하여 형성된다. 제2 도전막(155b, 158b)은 몰리브덴(Mo), 몰리브덴텅스텐(MoW), 알루미늄(Al), 크롬(Cr) 그리고 티타늄(Ti) 중에서 하나 이상의 금속을 포함하여 만들어진다. 여기서, 제1 도전막(155a, 158a) 및 제1 화소 전극(710)의 두께는 200 이상이며, 제2 도전막(155b, 158b)의 두께는 500 이상이다.
도 5 및 도 8을 참조하여 게이트 배선(151, 152, 155, 158) 및 제1 화소 전극(710)의 형성 과정을 더욱 상세히 설명한다.
먼저, 도 5에 도시한 바와 같이, 기판 부재(110) 상에 투명성 도전 물 질(700)과 금속성 도전 물질(150)을 차례로 도포한다. 그리고 감광막을 도포한 후 패터닝하여 감광막 패턴(801, 802)을 형성한다. 본 발명의 일 실시예에 따른 제조 방법에서, 투명성 도전 물질(700)은 ITO가 사용되고, 금속성 도전 물질(150)은 몰리브덴텅스텐(MoW)이 사용된다.
감광막 패턴(801, 802)은 화소 전극(710)에 대응하는 제1 부분(H)과, 게이트 배선(151, 152, 155, 158)에 대응하며 제1 부분(H)보다 두꺼운 두께를 갖는 제2 부분(F)과, 실질적으로 두께를 갖지 않는 제3 부분(E)을 포함한다.
다음, 도 6에 도시한 바와 같이, 감광막 패턴(801, 802)을 이용한 식각 공정을 통해 감광막 패턴의 제3 부분(E)(도 5에 도시)에 해당하는 투명성 도전 물질(700) 및 금속성 도전 물질(150)을 제거한다.
다음, 도 7에 도시한 바와 같이, 제1 부분의 감광막 패턴(802)(도 6에 도시)을 제거한다. 즉, 제2 부분의 감광막 패턴(801)만 남게 된다. 이때, 제2 부분의 감광막 패턴(801)도 제1 부분의 감광막 패턴(802)이 제거되는 과정에서 일부가 함께 제거되어 두께가 얇아진다.
다음, 도 8에 도시한 바와 같이, 제2 부분만 남은 감광막 패턴(801)을 이용한 식각 공정을 통해 제1 화소 전극(710)에 대응하는 부분의 금속성 도전 물질(150)만을 제거한다. 이때, SF6/Cl2가 식각 가스로 사용된다. SF6/Cl2에 의해 제1 화소 전극(710)을 형성하는 투명성 도전 물질(700)은 전혀 식각되지 않으며, 제1 화소 전극(710)은 SF6에 의해서 표면 트리트먼트(treatment) 효과를 부수적으로 얻 게 된다.
마지막으로, 제2 부분의 감광석 패턴(801) 마저 제거하면, 앞서 도 4에 도시한 바와 같은 제1 도전막(155a, 158a) 및 제2 도전막(155b, 158b)을 포함하는 게이트 배선(151, 152, 155, 158) 및 제1 화소 전극(7100을 형성할 수 있게 된다.
다음, 도 9 및 도 10에 도시한 바와 같이, 게이트 배선(151, 152, 155, 158) 및 제1 화소 전극(710)을 덮는 게이트 절연막(140)을 형성한다. 이어서, 게이트 절연막(140)에 게이트 배선(151, 152, 155, 158)의 일부를 드러내는 제1 컨택홀(181), 제1 화소 전극(710)의 일부를 드러내는 제2 컨택홀(182), 및 제1 화소 전극(710)의 대부분을 드러내는 개구부(185)를 형성한다.
다음, 도 11 및 도 12에 도시한 바와 같이, 게이트 절연막(140) 상에 데이터 배선(171, 172, 173, 174, 176, 177, 178)을 형성한다. 제1 드레인 전극(174)은 제1 컨택홀(181)을 통해 제1 유지 전극(158)과 연결되고, 제2 드레인 전극(177)은 제2 컨택홀(182)을 통해 제1 화소 전극(710)과 연결된다.
다음, 데이터 배선(171, 172, 173, 174, 176, 177, 178)을 덮는 보호막(160)을 형성한다. 보호막(160)은 게이트 절연막(140)과 함께 제1 화소 전극(710)의 대부분을 드러내는 개구부(185)를 갖는다. 이어, 개구부(185) 내에서 제1 화소 전극 상(710)에 유기막(720)을 형성하고, 유기막(720) 위에 제2 화소 전극(730)을 형성하면, 앞서 도 2에 도시한 바와 같은 유기 박막 트랜지스터 표시 기판(100)이 형성된다.
이와 같은 제조 방법에 따라, 하나의 마스크를 이용한 사진 식각 공정으로 게이트 배선(151, 152, 155, 158)과 제1 화소 전극(710)을 동일한 공정에서 함께 형성하므로, 생산성을 크게 향상시킬 수 있다.
본 발명을 앞서 기재한 바에 따라 설명하였지만, 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
이상 설명한 바와 같이 본 발명에 따른 유기 박막 트랜지스터 기판은 생산성을 향상시킬 수 있다.
즉, 유기 박막 트랜지스터 표시 기판은 게이트 배선과 화소 전극을 동일한 공정에서 함께 생산할 수 있다. 따라서 전체적인 제조 과정에 사용되는 마스크를 이용한 사진 식각 공정의 수를 줄일 수 있다.
또한, 게이트 배선이 다중막으로 형성되므로, 금속성 소재로 만들어진 제2 도전막이 끊어져도 제1 도전막에 의해 단선되는 것을 방지할 수 있다.

Claims (15)

  1. 기판 부재,
    상기 기판 부재 상에 형성되며 게이트 라인 및 게이트 전극을 포함하는 게이트 배선, 그리고
    상기 기판 부재 상에 형성된 화소 전극
    을 포함하며,
    상기 게이트 배선은 상기 기판 부재 상에 배치된 제1 도전막과 상기 제1 도전막 상에 배치된 제2 도전막을 포함하는 다중막으로 형성되고,
    상기 화소 전극은 상기 게이트 배선의 제1 도전막과 동일한 층에 형성된 유기 박막 트랜지스터 표시 기판.
  2. 제1항에서,
    상기 화소 전극과 상기 게이트 배선의 제1 도전막은 동일한 소재로 형성된 유기 박막 트랜지스터 표시 기판.
  3. 제2항에서,
    상기 화소 전극 및 상기 제1 도전막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 및 In2O3(Indium Oxide) 중에서 하나 이상의 물질을 포함하여 형성된 유기 박막 트랜지스터 표시 기판.
  4. 제1항에서,
    상기 게이트 배선의 제2 도전막은 몰리브덴(Mo), 몰리브덴텅스텐(MoW), 알루미늄(Al), 크롬(Cr) 그리고 티타늄(Ti) 중에서 하나 이상의 금속을 포함하여 만들어진 유기 박막 트랜지스터 표시 기판.
  5. 제1항에서,
    상기 게이트 전극과 적어도 일부가 중첩되며 상호 이격 배치된 소스 전극 및 드레인 전극을 포함하는 데이터 배선과,
    상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 상에 형성된 유기 반도체(organic semiconductors, OSC)층
    를 더 포함하는 유기 박막 트랜지스터 표시 기판.
  6. 제1항에서,
    상기 화소 전극 상에 형성된 유기막과,
    상기 유기막 상에 형성된 추가의 화소 전극
    을 더 포함하는 유기 박막 트랜지스터 표시 기판.
  7. 제6항에서,
    상기 화소 전극, 유기막 및 추가의 화소 전극은 유기 전계 발광 소자(organic light emitting diode, OLED)를 형성하는 유기 박막 트랜지스터 표시 기판.
  8. 기판 부재를 마련하는 단계,
    상기 기판 부재 위에 투명성 도전막을 형성하는 단계,
    상기 투명성 도전막 위에 게이트 금속막을 형성하는 단계,
    상기 게이트 금속막 위에 감광막 패턴을 형성하는 단계, 그리고
    상기 감광막 패턴을 이용한 식각 공정을 통해 상기 투명성 도전막 및 상기 게이트 금속막을 패터닝(patterning)하여 화소 전극 및 게이트 배선을 형성하는 단계
    를 포함하는 유기 박막 트랜지스터 표시 기판의 제조 방법.
  9. 제8항에서,
    상기 감광막 패턴은,
    상기 화소 전극에 대응하는 제1 부분과,
    상기 게이트 배선에 대응하며 상기 제1 부분보다 두꺼운 두께를 갖는 제2 부분, 그리고
    두께를 갖지 않는 제3 부분
    을 포함하는 유기 박막 트랜지스터 표시 기판의 제조 방법.
  10. 제9항에서,
    상기 감광막 패턴은 하프톤(halftone) 마스크를 사용하여 형성된 유기 박막 트랜지스터 표시 기판의 제조 방법.
  11. 제8항에서,
    상기 감광막 패턴을 이용한 사진 식각 공정에는 육불화유황(SF6)을 포함한 식각 가스가 사용되는 유기 박막 트랜지스터 표시 기판의 제조 방법.
  12. 제11항에서,
    상기 투명성 도전막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 및 In2O3(Indium Oxide) 중에서 하나 이상의 물질을 포함하여 형성된 유기 박막 트랜지스터 표시 기판의 제조 방법.
  13. 제11항에서,
    상기 게이트 금속막은 몰리브덴(Mo), 몰리브덴텅스텐(MoW), 알루미늄(Al), 크롬(Cr) 그리고 티타늄(Ti) 중에서 하나 이상의 금속을 포함하여 단일막으로 형성된 유기 박막 트랜지스터 표시 기판의 제조 방법.
  14. 제8항에서,
    상기 게이트 배선은 상기 투명성 도전막으로 만들어진 제1 도전막과 상기 게이트 금속막으로 만들어진 제2 도전막을 포함하는 다중막으로 형성된 유기 박막 트랜지스터 표시 기판의 제조 방법.
  15. 제8항에서,
    상기 화소 전극은 상기 투명성 도전막으로 만들어진 단일막으로 형성된 유기 박막 트랜지스터 표시 기판의 제조 방법.
KR1020060100978A 2006-10-17 2006-10-17 유기 박막 트랜지스터 표시 기판 및 그 제조 방법 KR20080034704A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060100978A KR20080034704A (ko) 2006-10-17 2006-10-17 유기 박막 트랜지스터 표시 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060100978A KR20080034704A (ko) 2006-10-17 2006-10-17 유기 박막 트랜지스터 표시 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20080034704A true KR20080034704A (ko) 2008-04-22

Family

ID=39574020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060100978A KR20080034704A (ko) 2006-10-17 2006-10-17 유기 박막 트랜지스터 표시 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20080034704A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101273972B1 (ko) * 2008-10-03 2013-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101273972B1 (ko) * 2008-10-03 2013-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US8674371B2 (en) 2008-10-03 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
US7728510B2 (en) Organic light emitting display with auxiliary electrode line and method of fabricating the same
KR100875103B1 (ko) 유기 발광 디스플레이 장치
KR100685804B1 (ko) 유기전계발광소자 및 그의 제조방법
EP1796171B1 (en) Flat panel display and method of fabricating the same
JP4732140B2 (ja) 補助電極ラインを備えた有機電界発光素子及びその製造方法
JP4370283B2 (ja) 有機薄膜トランジスタを利用した有機電界発光表示装置
KR100573132B1 (ko) 유기 전계 발광 표시장치 및 그 제조 방법
KR100768191B1 (ko) 유기 발광 표시 장치의 제조방법 및 유기 발광 표시장치
JP5302033B2 (ja) 有機発光表示装置及びその製造方法
US7839085B2 (en) Organic electroluminescent display device and method of fabricating the same
KR100647599B1 (ko) 유기 전계 발광 표시장치 및 그 제조 방법
KR100700644B1 (ko) 제 2 전극 전원공급라인을 갖는 유기전계발광소자 및 그의 제조 방법
KR20110049578A (ko) 유기 전계 발광 표시장치
US7714324B2 (en) Organic thin film transistor and method of manufacturing the same
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
KR20080074565A (ko) 표시 장치 및 그 제조 방법
KR20050087283A (ko) 유기 전계 발광 표시장치 및 그 제조방법
KR20080014328A (ko) 유기 발광 표시 장치 및 그 제조 방법
US20230207570A1 (en) Display Apparatus
KR100603336B1 (ko) 전계 발광 디스플레이 장치 및 이의 제조 방법
US11616082B2 (en) Display apparatus
KR100626051B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 평판디스플레이 장치
KR20070063785A (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR20080034704A (ko) 유기 박막 트랜지스터 표시 기판 및 그 제조 방법
KR100709195B1 (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E601 Decision to refuse application