KR102611325B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102611325B1
KR102611325B1 KR1020177023711A KR20177023711A KR102611325B1 KR 102611325 B1 KR102611325 B1 KR 102611325B1 KR 1020177023711 A KR1020177023711 A KR 1020177023711A KR 20177023711 A KR20177023711 A KR 20177023711A KR 102611325 B1 KR102611325 B1 KR 102611325B1
Authority
KR
South Korea
Prior art keywords
hole
insulating layer
opening
wiring
semiconductor substrate
Prior art date
Application number
KR1020177023711A
Other languages
English (en)
Other versions
KR20170133324A (ko
Inventor
노부로 호소카와
나오 이노우에
가츠미 시바야마
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Priority to KR1020237041833A priority Critical patent/KR20230169471A/ko
Publication of KR20170133324A publication Critical patent/KR20170133324A/ko
Application granted granted Critical
Publication of KR102611325B1 publication Critical patent/KR102611325B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

반도체 장치(1)는, 관통공(7)이 형성된 반도체 기판(2)과, 제1 배선(3)과, 절연층(10)과, 절연층(10)의 개구(10a)에 있어서 제1 배선(3)에 전기적으로 접속된 제2 배선(8)을 구비한다. 절연층(10)은 제1 개구(7a)와 제2 개구(7b)의 사이에 있어서 관통공(7)의 내면(7c)을 덮는 제1 만곡부(101)와, 제2 개구(7b)의 가장자리를 덮는 제2 만곡부(102)를 가진다. 제1 만곡부(101)에 있어서의 표면(10b)은, 관통공(7)의 내면(7c)과는 반대측으로 볼록한 모양으로 만곡되어 있다. 제2 만곡부(102)에 있어서의 표면(10b)은, 관통공(7)의 내면(7c)과는 반대측으로 볼록한 모양으로 만곡되어 있다.

Description

반도체 장치
본 발명은 반도체 장치에 관한 것이다.
광 디바이스, 전자 디바이스 등의 반도체 장치에서는, 반도체 기판에 형성된 관통공을 통해서 반도체 기판의 표면측과 이면(裏面)측의 사이에서 전기적인 접속이 실시되는 경우가 있다(예를 들면, 특허 문헌 1 참조).
특허 문헌 1: 일본 특개 2004－57507호 공보
상술한 것 같은 반도체 장치에서는, 그 소형화, 고집적화 등에 따라서, 반도체 기판에 있어서의 관통공을 통한 전기적인 접속이 취약하게 될 우려가 있다.
이에, 본 발명은 반도체 기판에 있어서의 관통공을 통한 전기적인 접속을 확실히 할 수 있는 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 측면의 반도체 장치는, 서로 대향하는 제1 표면 및 제2 표면을 가지고, 제1 표면에서부터 제2 표면에 도달하는 관통공이 형성된 반도체 기판과, 제1 표면에 마련되고, 일부가 관통공의 제1 표면측의 제1 개구상에 위치하는 제1 배선과, 관통공의 내면 및 제2 표면에 마련되고, 관통공의 제2 표면측의 제2 개구를 통해서 연속하는 절연층과, 절연층의 표면에 마련되고, 절연층의 제1 표면측의 개구에 있어서 제1 배선에 전기적으로 접속된 제2 배선을 구비하고, 절연층은 제1 개구와 제2 개구의 사이에 있어서 관통공의 내면을 덮는 제1 만곡부(灣曲部)와, 제2 개구의 가장자리를 덮는 제2 만곡부를 가지고, 제1 만곡부에 있어서의 표면은, 관통공의 내면과는 반대측으로 볼록한 모양으로 만곡되어 있고, 제2 만곡부에 있어서의 표면은, 관통공의 내면과는 반대측으로 볼록한 모양으로 만곡되어 있다.
이 반도체 장치에서는, 절연층이 관통공의 제2 개구의 가장자리를 덮는 제2 만곡부를 가지고 있고, 제2 만곡부에 있어서의 표면이, 관통공의 내면과는 반대측으로 볼록한 모양으로 만곡되어 있다. 이것에 의해, 관통공의 내면에 마련된 절연층의 표면과 반도체 기판의 제2 표면에 마련된 절연층의 표면이 스무스하게 접속된다. 그 때문에, 제조시에 있어서도 제조 후에 있어서도, 관통공의 제2 개구 부분에서의 제2 배선의 단선이 방지된다. 또, 절연층이 제1 개구와 제2 개구의 사이에 있어서 관통공의 내면을 덮는 제1 만곡부를 가지고 있고, 제1 만곡부에 있어서의 표면이, 관통공의 내면과는 반대측으로 볼록한 모양으로 만곡되어 있다. 이것에 의해, 예를 들면 관통공이 소경화(小徑化)되었을 경우에도, 반도체 기판의 제1 표면측에 있어서의 절연층의 개구의 넓이가 충분히 확보된다. 그 때문에, 제조시에 있어서도 제조 후에 있어서도, 절연층의 개구 부분에서의 제1 배선과 제2 배선의 단선이 방지된다. 따라서, 이 반도체 장치에 의하면, 반도체 기판에 있어서의 관통공을 통한 전기적인 접속을 확실히 할 수 있다.
본 발명의 일 측면의 반도체 장치에서는, 절연층은 제1 만곡부와 제2 만곡부의 사이에 있어서 관통공의 내면을 덮는 제3 만곡부를 추가로 가지고, 제3 만곡부에 있어서의 표면은, 관통공의 내면측으로 볼록한 모양으로 만곡되어 있어도 된다. 이것에 의해, 예를 들면, 관통공의 제2 개구측에서부터 제1 개구측을 향해 어떠한 외력이 작용했다고 하더라도, 제3 만곡부가 완충 영역으로서 기능한다. 그 때문에, 제1 배선과 제2 배선과의 접속 부분에 생기는 응력을 저감시킬 수 있어, 제1 배선과 제2 배선의 단선을 보다 확실하게 방지할 수 있다.
본 발명의 일 측면의 반도체 장치에서는, 관통공의 내면에 마련된 절연층의 평균 두께는, 제2 표면에 마련된 절연층의 평균 두께보다도 커도 된다. 이것에 의해, 예를 들면 반도체 기판이 박형화(薄型化)되었을 경우에도, 관통공의 내면에 마련된 절연층이 보강층으로서 기능하기 때문에, 관통공 주변 부분의 강도를 충분히 확보할 수 있다.
본 발명의 일 측면의 반도체 장치에서는, 관통공의 내면은, 제1 표면에서부터 제2 표면을 향해 확장되는 테이퍼 모양의 면이어도 되고, 혹은, 관통공의 내면(관통공의 내면이 원주면(圓柱面) 등의 곡면인 경우에는, 그 곡면의 접평면(接平面))은, 제1 표면 및 제2 표면에 직교하는 면이어도 된다. 어느 경우에도, 반도체 기판에 있어서의 관통공을 통한 전기적인 접속을 확실히 할 수 있다.
본 발명의 일 측면의 반도체 장치에서는, 절연층은 수지로 이루어져도 된다. 이것에 의해, 상술한 것 같은 형상을 가지는 절연층을 용이하고 또한 확실하게 형성할 수 있다.
본 발명에 의하면, 반도체 기판에 있어서의 관통공을 통한 전기적인 접속을 확실히 할 수 있는 반도체 장치를 제공하는 것이 가능해진다.
도 1은 본 발명의 일 실시 형태의 반도체 장치의 단면도이다.
도 2는 도 1의 반도체 장치의 관통공 및 그 주변 부분의 단면도이다.
도 3은 도 1의 반도체 장치의 관통공 및 그 주변 부분의 평면도이다.
도 4의 (a) 및 (b)는 도 1의 반도체 장치의 제조 방법에 있어서의 일 공정을 설명하기 위한 단면도이다.
도 5의 (a) 및 (b)는 도 1의 반도체 장치의 제조 방법에 있어서의 일 공정을 설명하기 위한 단면도이다.
도 6의 (a) 및 (b)는 도 1의 반도체 장치의 제조 방법에 있어서의 일 공정을 설명하기 위한 단면도이다.
도 7의 (a) 및 (b)는 도 1의 반도체 장치의 제조 방법에 있어서의 일 공정을 설명하기 위한 단면도이다.
도 8의 (a) 및 (b)는 도 1의 반도체 장치의 제조 방법에 있어서의 일 공정을 설명하기 위한 단면도이다.
도 9는 도 1의 반도체 장치의 제조 방법에 있어서의 일 공정을 설명하기 위한 단면도이다.
도 10은 도 1의 반도체 장치의 부분 단면도이다.
도 11은 도 1의 반도체 장치의 변형예의 부분 단면도이다.
도 12는 도 1의 반도체 장치의 변형예의 부분 단면도이다.
도 13은 도 12의 반도체 장치의 관통공 및 그 주변 부분의 평면도이다.
도 14는 도 1의 반도체 장치의 관통공 및 그 주변 부분의 변형예의 단면도이다.
이하, 본 발명의 실시 형태에 대해서, 도면을 참조하여 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당 부분에는 동일 부호를 부여하고, 중복하는 설명을 생략한다.
도 1에 나타내지는 것처럼, 반도체 장치(1)는 서로 대향하는 제1 표면(2a) 및 제2 표면(2b)을 가지는 반도체 기판(2)을 구비하고 있다. 반도체 장치(1)는, 예를 들면 실리콘 포토 다이오드 등의 광 디바이스이다. 반도체 장치(1)에서는, 예를 들면 n형의 실리콘으로 이루어지는 반도체 기판(2) 내에 있어서의 제1 표면(2a)측의 소정 영역에, p형의 불순물이 선택 확산된 p형 영역(2c)이 마련되어 있다. 반도체 기판(2)의 제1 표면(2a)에는, 예를 들면 알루미늄으로 이루어지는 제1 배선(3)이 산화막(4)을 개재하여 마련되어 있다. 산화막(4)에 있어서 제1 배선(3)의 패드부(3a)에 대응하는 부분에는, 개구(4a)가 형성되어 있다. 산화막(4)에 있어서 p형 영역(2c)의 단부(端部)에 대응하는 부분에는, 개구(4b)가 형성되어 있다. 제1 배선(3)은 개구(4b)를 통해서 p형 영역(2c)에 전기적으로 접속되어 있다. 또한, 산화막(4)을 대신하여, SiN 등 다른 절연 재료로 이루어지는 절연막이 마련되어 있어도 된다.
반도체 기판(2)의 제1 표면(2a)에는, 유리 등의 광 투과성 재료로 이루어지는 광 투과 기판(5)이 배치되어 있다. 반도체 기판(2)과 광 투과 기판(5)은, 광학 접착제로 이루어지는 접착층(6)에 의해서 광학적 또한 물리적으로 접속되어 있다. 반도체 장치(1)에서는, 광 투과 기판(5) 및 접착층(6)을 통해서 p형 영역(2c)에 광이 입사한다. 또한, 반도체 기판(2)의 두께는, 광 투과 기판(5)의 두께보다도 작다(얇다). 일례로서, 반도체 기판(2)의 두께는 수십 ㎛ 정도이고, 광 투과 기판(5)의 두께는 수백 ㎛ 정도이다.
반도체 기판(2)에는, 제1 표면(2a)에서부터 제2 표면(2b)에 도달하는 관통공(7)이 형성되어 있다. 관통공(7)의 제1 개구(7a)는 반도체 기판(2)의 제1 표면(2a)에 위치하고 있고, 관통공(7)의 제2 개구(7b)는 반도체 기판(2)의 제2 표면(2b)에 위치하고 있다. 제1 개구(7a)는 산화막(4)의 개구(4a)와 연속하고 있고, 제1 배선(3)의 패드부(3a)에 의해서 덮여 있다. 관통공(7)의 내면(7c)은, 제1 표면(2a)에서부터 제2 표면(2b)을 향해 확장되는 테이퍼 모양의 면이다. 예를 들면, 관통공(7)은 제1 표면(2a)에서부터 제2 표면(2b)을 향해 확장하는 사각 절두체(frustum) 모양으로 형성되어 있다. 또한, 관통공(7)의 중심선(CL)에 평행한 방향에서 보았을 경우에, 관통공(7)의 제1 개구(7a)의 가장자리와 산화막(4)의 개구(4a)의 가장자리는, 일치하고 있을 필요는 없고, 예를 들면, 산화막(4)의 개구(4a)의 가장자리가 관통공(7)의 제1 개구(7a)의 가장자리에 대해서 내측에 위치하고 있어도 된다.
관통공(7)의 애스펙트비(aspect ratio)는 0.2~10이다. 애스펙트비란 관통공(7)의 깊이(제1 개구(7a)와 제2 개구(7b)의 거리)를 제2 개구(7b)의 폭(제2 개구(7b)가 사각형인 경우에는 제2 개구(7b)의 대변(對邊) 사이의 거리, 제2 개구(7b)가 원형인 경우에는 제2 개구(7b)의 지름)으로 나눈 값이다. 일례로서, 관통공(7)의 깊이는 30㎛이고, 제2 개구(7b)의 폭은 130㎛이다. 이 경우, 애스펙트비는 0.23이 된다.
관통공(7)의 내면(7c) 및 반도체 기판(2)의 제2 표면(2b)에는, 절연층(10)이 마련되어 있다. 절연층(10)은 관통공(7)의 제2 개구(7b)를 통해서 연속하고 있다. 절연층(10)은 관통공(7)의 내측에 있어서, 산화막(4)의 개구(4a)를 통해서 제1 배선(3)의 패드부(3a)에 도달하고 있고, 반도체 기판(2)의 제1 표면(2a)측에 개구(10a)를 가지고 있다.
절연층(10)의 표면(10b)(관통공(7)의 내면(7c) 및 반도체 기판(2)의 제2 표면(2b)과는 반대측의 표면)에는, 예를 들면 알루미늄으로 이루어지는 제2 배선(8)이 마련되어 있다. 제2 배선(8)은 절연층(10)의 개구(10a)에 있어서 제1 배선(3)의 패드부(3a)에 전기적으로 접속되어 있다. 또한, 절연층(10)의 표면(10b)(반도체 기판(2)의 제2 표면(2b)과는 반대측의 표면)에는, 예를 들면 알루미늄으로 이루어지는 제3 배선(22)이 마련되어 있다. 제3 배선(22)은 절연층(10)에 형성된 개구(10c)에 있어서 반도체 기판(2)의 제2 표면(2b)에 전기적으로 접속되어 있다.
제2 배선(8) 및 제3 배선(22)은, 수지 보호층(21)에 의해서 덮여 있다. 수지 보호층(21)에 있어서 관통공(7)에 대응하는 부분에는, 스무스한 내면을 가지는 얕은 오목부(21a)가 형성되어 있다. 수지 보호층(21)에 있어서 제2 배선(8)의 패드부(8a)에 대응하는 부분에는, 패드부(8a)를 노출시키는 개구(21b)가 형성되어 있다. 수지 보호층(21)에 있어서 제3 배선(22)의 패드부(22a)에 대응하는 부분에는, 패드부(22a)를 노출시키는 개구(21c)가 형성되어 있다. 수지 보호층(21)의 개구(21b)에는, 범프 전극인 취출(取出) 전극(9)이 배치되어 있다. 취출 전극(9)은 제2 배선(8)의 패드부(8a)에 전기적으로 접속되어 있다. 수지 보호층(21)의 개구(21c)에는 범프 전극인 취출 전극(23)이 배치되어 있다. 취출 전극(23)은 제3 배선(22)의 패드부(22a)에 전기적으로 접속되어 있다. 반도체 장치(1)는 취출 전극(9) 및 취출 전극(23)을 통해서 회로 기판에 실장되고, 취출 전극(9) 및 취출 전극(23)은, 각각, 애노드 전극 및 캐소드 전극으로서 기능한다. 또한, 수지 보호층(21)을 대신하여, 다른 절연 재료로 이루어지는 보호층(예를 들면, 산화막, 질화막 등)이 마련되어 있어도 된다. 또, 수지 보호층(21)의 두께는, 절연층(10)의 두께와 동일한 정도여도 되고, 혹은, 절연층(10)의 두께보다도 작아도 된다. 특히, 수지 보호층(21)의 두께가 절연층(10)의 두께와 동일한 정도이면, 제2 배선(8) 및 제3 배선(22)에 작용하는 응력을 저감시킬 수 있다.
상술한 절연층(10)에 대해서, 도 2를 참조하면서, 보다 상세하게 설명한다. 또한, 도 2에 있어서는, 광 투과 기판(5), 접착층(6) 및 수지 보호층(21)이 생략되어 있다.
도 2에 나타내지는 것처럼, 절연층(10)의 표면(10b)은, 관통공(7)의 내측에 있어서 제1 개구(7a)에 도달하는 제1 영역(11)과, 관통공(7)의 내측에 있어서 제2 개구(7b)에 도달하는 제2 영역(12)과, 관통공(7)의 외측에 있어서 반도체 기판(2)의 제2 표면(2b)에 대향하는 제3 영역(13)을 포함하고 있다.
제1 영역(11)은 반도체 기판(2)의 제1 표면(2a)에서부터 제2 표면(2b)을 향해 확장되는 테이퍼 모양의 영역이다. 제1 영역(11)은 평균 경사 각도 α를 가지고 있다. 제1 영역(11)의 평균 경사 각도 α란, 관통공(7)의 중심선(CL)을 포함하는 평면에 대해서, 중심선(CL)의 일방의 측의 영역에 주목했을 경우에, 당해 평면과 제1 영역(11)의 교선이 제1 표면(2a)에 대해서 이루는 각도의 평균치이다. 당해 교선이 직선인 경우에는, 그 직선과 제1 표면(2a)이 이루는 각도가, 제1 영역(11)의 평균 경사 각도 α가 된다. 당해 교선이 곡선인 경우에는, 그 곡선의 접선과 제1 표면(2a)이 이루는 각도의 평균치가, 제1 영역(11)의 평균 경사 각도 α가 된다. 제1 영역(11)의 평균 경사 각도 α는, 0°보다도 크고 90°보다도 작다.
제2 영역(12)은 반도체 기판(2)의 제1 표면(2a)에서부터 제2 표면(2b)을 향해 확장되는 테이퍼 모양의 영역이다. 제2 영역(12)은 평균 경사 각도 β를 가지고 있다. 제2 영역(12)의 평균 경사 각도 β란, 관통공(7)의 중심선(CL)을 포함하는 평면에 대해서, 중심선(CL)의 일방의 측의 영역에 주목했을 경우에, 당해 평면과 제2 영역(12)의 교선이 제1 표면(2a)에 대해서 이루는 각도의 평균치이다. 당해 교선이 직선인 경우에는, 그 직선과 제1 표면(2a)이 이루는 각도가, 제2 영역(12)의 평균 경사 각도 β가 된다. 당해 교선이 곡선인 경우에는, 그 곡선의 접선과 제1 표면(2a)이 이루는 각도의 평균치가, 제2 영역(12)의 평균 경사 각도 β가 된다. 제2 영역(12)의 평균 경사 각도 β는 0°보다도 크고 90°보다도 작다.
제2 영역(12)의 평균 경사 각도 β는 제1 영역(11)의 평균 경사 각도 α보다도 작다. 즉, 제2 영역(12)은 제1 영역(11)보다도 완만한 경사를 가지는 영역이다. 또, 제2 영역(12)의 평균 경사 각도 β는 관통공(7)의 내면(7c)의 평균 경사 각도 γ보다도 작다. 즉, 제2 영역(12)은 관통공(7)의 내면(7c)보다도 완만한 경사를 가지는 영역이다. 본 실시 형태에서는, 제1 영역(11)의 평균 경사 각도 α는, 제2 영역(12)의 평균 경사 각도 β보다도 관통공(7)의 내면(7c)의 평균 경사 각도 γ에 가깝다. 여기에서는, 제1 영역(11)의 평균 경사 각도 α＞관통공(7)의 내면(7c)의 평균 경사 각도 γ＞제2 영역(12)의 평균 경사 각도 β로 되어 있다. 관통공(7)의 내면(7c)의 평균 경사 각도 γ란, 관통공(7)의 중심선(CL)을 포함하는 평면에 대해서, 중심선(CL)의 일방의 측의 영역에 주목했을 경우에, 당해 평면과 내면(7c)의 교선이 제1 표면(2a)에 대해서 이루는 각도의 평균치이다. 당해 교선이 직선인 경우에는, 그 직선과 제1 표면(2a)이 이루는 각도가, 관통공(7)의 내면(7c)의 평균 경사 각도 γ가 된다. 당해 교선이 곡선인 경우에는, 그 곡선의 접선과 제1 표면(2a)이 이루는 각도의 평균치가, 관통공(7)의 내면(7c)의 평균 경사 각도 γ가 된다.
절연층(10)의 표면(10b)은, 관통공(7)의 내면(7c)과는 반대측으로 볼록한 최대곡율을 가지는 제4 영역(14)과, 관통공(7)의 제2 개구(7b)의 가장자리를 따른 제5 영역(15)을 추가로 포함하고 있다. 관통공(7)의 내면(7c)과는 반대측으로 볼록한 최대곡율이란, 관통공(7)의 중심선(CL)을 포함하는 평면에 대해서, 중심선(CL)의 일방의 측의 영역에 주목했을 경우에, 당해 평면과 표면(10b)의 교선 중, 관통공(7)의 내면(7c)과는 반대측으로 볼록한 모양으로 만곡(灣曲)된 부분의 곡율의 최대치이다. 또한, 제1 영역(11)은 관통공(7)의 내면(7c)에 마련된 절연층(10)의 표면(10b) 중, 제4 영역(14)보다도 관통공(7)의 제1 개구(7a)측(관통공(7)의 중심선(CL)에 평행한 방향에 있어서의 제1 개구(7a)측)의 영역이다. 제2 영역(12)은 관통공(7)의 내면(7c)에 마련된 절연층(10)의 표면(10b) 중, 제4 영역(14)보다도 관통공(7)의 제2 개구(7b)측(관통공(7)의 중심선(CL)에 평행한 방향에 있어서의 제2 개구(7b)측)의 영역(즉, 제4 영역(14)과 제5 영역(15) 사이의 영역)이다.
제4 영역(14)은 제1 영역(11)과 제2 영역(12)을 연속적으로 접속하도록 만곡되어 있다. 즉, 제4 영역(14)은 둥그스름한 곡면으로, 제1 영역(11)과 제2 영역(12)을 스무스하게 접속시키고 있다. 여기서, 제4 영역(14)이 존재하지 않는다고 가정하고, 제1 영역(11)을 반도체 기판(2)의 제2 표면(2b)측으로 연장시키고, 제2 영역(12)을 반도체 기판(2)의 제1 표면(2a)측으로 연장시키면, 제1 영역(11)과 제2 영역(12)에 의해서 교선(모서리, 굴곡 지점)이 형성된다. 제4 영역(14)은 당해 교선(모서리, 굴곡 지점)을 R 모따기했을 때 형성되는 곡면에 상당한다. 제4 영역(14)은 관통공(7)의 중심선(CL)을 포함하는 평면에 대해서, 중심선(CL)의 일방의 측의 영역에 주목했을 경우에, 당해 평면과 표면(10b)의 교선 중, 제1 영역(11)에 대응하는 부분과 제2 영역(12)에 대응하는 부분의 사이에 있어서, 관통공(7)의 내면(7c)과는 반대측으로 볼록한 모양으로 만곡되는 부분이다.
제5 영역(15)은 제2 영역(12)과 제3 영역(13)을 연속적으로 접속하도록 만곡되어 있다. 즉, 제5 영역(15)은 둥그스름한 곡면으로, 제2 영역(12)과 제3 영역(13)을 스무스하게 접속하고 있다. 여기서, 제5 영역(15)이 존재하지 않는다고 가정하고, 제2 영역(12)을 반도체 기판(2)의 제2 표면(2b)측으로 연장시키고, 제 3 영역(13)을 관통공(7)의 중심선(CL)을 향해 연장시키면, 제2 영역(12)과 제3 영역(13)에 의해서 교선(모서리, 굴곡 지점 등)이 형성된다. 제5 영역(15)은 당해 교선(모서리, 굴곡 지점 등)을 R 모따기했을 때 형성되는 곡면에 상당한다. 제5 영역(15)은 관통공(7)의 중심선(CL)을 포함하는 평면에 대해서, 중심선(CL)의 일방의 측의 영역에 주목했을 경우에, 당해 평면과 표면(10b)의 교선 중, 제2 영역(12)에 대응하는 부분과 제3 영역(13)에 대응하는 부분의 사이에 있어서, 관통공(7)의 제2 개구(7b)의 가장자리와는 반대측으로 볼록한 모양으로 만곡되는 부분이다.
본 실시 형태에서는 제1 영역(11), 제4 영역(14) 및 제5 영역(15)은, 관통공(7)의 내면(7c)과는 반대측으로 볼록한 모양으로 만곡된 곡면이다. 제2 영역(12)은 관통공(7)의 내면(7c)측으로 볼록한 모양으로 만곡된 곡면(즉, 관통공(7)의 내면(7c)과는 반대측에서 보면, 오목한 모양으로 만곡한 곡면)이다. 제3 영역(13)은 반도체 기판(2)의 제2 표면(2b)에 대략 평행한 평면이다. 상술한 것처럼, 제4 영역(14)이 제1 영역(11)과 제2 영역(12)을 연속적으로 접속하도록 만곡되어 있고, 제5 영역(15)이 제2 영역(12)과 제3 영역(13)을 연속적으로 접속하도록 만곡되어 있으므로, 절연층(10)의 표면(10b)은, 연속한 면(면과 면의 교선(모서리, 굴곡 지점 등)과 같은 불연속 지점이 존재하지 않고, 각 영역(11, 12, 13, 14, 15)이 스무스하게 접속된 면)으로 되어 있다.
관통공(7)의 내면(7c)에 마련된 절연층(10)의 평균 두께는, 반도체 기판(2)의 제2 표면(2b)에 마련된 절연층(10)의 평균 두께보다도 크다. 관통공(7)의 내면(7c)에 마련된 절연층(10)의 평균 두께란, 내면(7c)에 수직인 방향에 있어서의 절연층(10)의 두께의 평균치이다. 반도체 기판(2)의 제2 표면(2b)에 마련된 절연층(10)의 평균 두께란, 제2 표면(2b)에 수직인 방향에 있어서의 절연층(10)의 두께의 평균치이다.
반도체 기판(2)의 제1 표면(2a) 및 제2 표면(2b)에 평행한 방향에 있어서, 절연층(10) 중 제1 영역(11)에 대응하는 부분의 평균 두께는, 절연층(10) 중 제2 영역(12)에 대응하는 부분의 평균 두께보다도 크다. 반도체 기판(2)의 제1 표면(2a) 및 제2 표면(2b)에 평행한 방향에 있어서, 절연층(10) 중 제1 영역(11)에 대응하는 부분의 평균 두께란, 당해 방향에 있어서의 제1 영역(11)과 관통공(7)의 내면(7c)의 거리의 평균치이다. 반도체 기판(2)의 제1 표면(2a) 및 제2 표면(2b)에 평행한 방향에 있어서, 절연층(10) 중 제2 영역(12)에 대응하는 부분의 평균 두께란, 당해 방향에 있어서의 제2 영역(12)과 관통공(7)의 내면(7c)의 거리의 평균치이다.
절연층(10)에서는, 제1 영역(11)은 관통공(7)의 내면(7c)에 마련된 절연층(10) 중, 반도체 기판(2)의 제1 표면(2a)에서부터 높이 H를 가지는 부분의 표면이다. 높이 H는 반도체 기판(2)의 두께(즉, 제1 표면(2a)과 제2 표면(2b)의 거리)와 반도체 기판(2)의 제2 표면(2b)에 마련된 절연층(10)의 평균 두께의 합 D의 1/2 이하이다.
절연층(10)에서는, 절연층(10)의 개구(10a)의 가장자리 및 관통공(7)의 제2 개구(7b)의 가장자리를 통과하는 면 S를 경계면으로 하고, 면 S에 대해서 관통공(7)의 내면(7c)측의 부분 P1, 및 면 S에 대해서 관통공(7)의 내면(7c)과는 반대측의 부분 P2에 주목하면, 부분 P1의 체적은, 부분 P2의 체적보다도 크다. 또, 절연층(10)에서는, 관통공(7)의 중심선(CL)을 포함하는 평면에 대해서, 중심선(CL)의 일방의 측의 영역에 주목하면, 삼각형 T1의 면적은, 삼각형 T2의 면적보다도 크다. 삼각형 T1은 관통공(7)의 중심선(CL)을 포함하는 평면에 있어서(즉, 도 2의 단면에 있어서), 관통공(7)의 제1 개구(7a)의 가장자리, 관통공(7)의 제2 개구(7b)의 가장자리, 및 절연층(10)의 개구(10a)의 가장자리를 정점(頂点)으로 하는 삼각형이다. 삼각형 T2는 관통공(7)의 중심선(CL)을 포함하는 평면에 있어서(즉, 도 2의 단면에 있어서), 절연층(10)의 개구(10a)의 가장자리, 관통공(7)의 제2 개구(7b)의 가장자리, 및 제4 영역(14)의 정부(頂部)를 정점으로 하는 삼각형이다.
절연층(10)은 제1 만곡부(101)와, 제2 만곡부(102)와, 제3 만곡부(103)를 가지고 있다. 제1 만곡부(101)는 제1 개구(7a)와 제2 개구(7b)의 사이에 있어서 관통공(7)의 내면(7c)을 덮고 있다. 제2 만곡부(102)는 관통공(7)의 제2 개구(7b)의 가장자리(즉, 반도체 기판(2)의 제2 표면(2b)과 관통공의 내면(7c)의 교선)을 덮고 있다. 제2 만곡부(102)는 반도체 기판(2)의 제2 표면(2b)과 관통공의 내면(7c)을 걸치도록 형성되어 있다. 본 실시 형태에서는, 제2 개구(7b)의 가장자리의 형상이 사각형이어도 원형이어도, 제2 개구(7b)의 가장자리는 모따기된 상태가 되지 않고, 모서리(엣지)로 되어 있다. 제2 만곡부(102)는 당해 모서리를 덮고 있다. 제3 만곡부(103)는 제1 만곡부(101)와 제2 만곡부(102)의 사이에 있어서 관통공(7)의 내면(7c)을 덮고 있다. 제1 만곡부(101)와 제3 만곡부(103)는, 서로 떨어져 있고, 제2 만곡부(102)와 제3 만곡부(103)는, 서로 떨어져 있다. 제1 만곡부(101)에 있어서의 절연층(10)의 표면(10b)(본 실시 형태에서는, 제4 영역(14)에 상당함)은, 관통공(7)의 내면(7c)과는 반대측으로 볼록한 모양으로 만곡되어 있다. 제2 만곡부(102)에 있어서의 절연층(10)의 표면(10b)(본 실시 형태에서는, 제5 영역(15)에 상당함)은, 관통공(7)의 내면(7c)과는 반대측으로 볼록한 모양으로 만곡되어 있다. 제3 만곡부(103)에 있어서의 절연층(10)의 표면(10b)(본 실시 형태에서는, 제2 영역(12)에 상당함)은, 관통공(7)의 내면(7c)측으로 볼록한 모양으로 만곡되어 있다(즉, 관통공(7)의 내면(7c)과는 반대측에서 보면, 오목한 모양으로 만곡되어 있다). 제1 만곡부(101)에 있어서의 절연층(10)의 표면(10b)의 곡율과, 제2 만곡부(102)에 있어서의 절연층(10)의 표면(10b)의 곡율은, 서로 다르다.
관통공(7)의 내면(7c)과는 반대측으로의 볼록한 모양의 만곡이란, 관통공(7)의 중심선(CL)을 포함하는 평면에 대해서, 중심선(CL)의 일방의 측의 영역에 주목했을 경우에, 당해 평면과 표면(10b)의 교선이 관통공(7)의 내면(7c)과는 반대측으로 볼록한 모양으로 만곡되어 있는 것을 의미한다. 관통공(7)의 내면(7c)측으로의 볼록한 모양의 만곡이란, 관통공(7)의 중심선(CL)을 포함하는 평면에 대해서, 중심선(CL)의 일방의 측의 영역에 주목했을 경우에, 당해 평면과 표면(10b)의 교선이 관통공(7)의 내면(7c)측으로 볼록한 모양으로 만곡되어 있는 것을 의미한다.
도 3에 나타내지는 것처럼, 관통공(7)의 중심선(CL)에 평행한 방향에서 보았을 경우에, 제2 배선(8)의 바깥 가장자리는, 관통공(7)의 제2 개구(7b)의 외측에 위치하고 있다. 즉, 제2 배선(8)의 바깥 가장자리는, 절연층(10)의 표면(10b) 중 반도체 기판(2)의 제2 표면(2b)과는 반대측의 표면에 위치하고 있다. 또한, 도 3에 있어서는, 절연층(10)이 파선으로 나타내지고, 제2 배선(8)이 2점 쇄선으로 나타내져 있다.
관통공(7)이 제1 표면(2a)에서부터 제2 표면(2b)을 향해 확장하는 사각 절두체 모양으로 형성되어 있은 경우, 제2 만곡부(102)에 있어서의 절연층(10)의 표면(10b)(본 실시 형태에서는, 제5 영역(15)에 상당함)에서는, 관통공(7)의 중심선(CL)에 평행한 방향에서 보았을 경우에, 관통공(7)의 제2 개구(7b)의 각 변으로부터 당해 표면(10b)까지의 거리보다도, 관통공(7)의 제2 개구(7b)의 각 모서리로부터 당해 표면(10b)까지의 거리 쪽이 크다. 이것에 의해, 관통공(7)의 제2 개구(7b)의 각 모서리에서는, 제2 만곡부(102)가 보다 완만한 곡면이 되기 때문에, 관통공(7)의 제2 개구(7b)의 가장자리가 노출하는 것을 확실하게 억제하여, 제2 배선(8)과 반도체 기판(2)의 사이에서의 전류의 리크가 발생하는 것을 보다 확실하게 억제할 수 있다.
또, 제1 만곡부(101)에 있어서의 절연층(10)의 표면(10b)(본 실시 형태에서는, 제4 영역(14)에 상당함)에서는, 관통공(7)의 중심선(CL)에 평행한 방향에서 보았을 경우에, 관통공(7)의 제1 개구(7a)의 각 변으로부터 당해 표면(10b)까지의 거리보다도, 관통공(7)의 제1 개구(7a)의 각 모서리로부터 당해 표면(10b)까지의 거리 쪽이 크다. 또한, 관통공(7)의 중심선(CL)에 평행한 방향에서 보았을 경우에, 제2 만곡부(102)에 있어서의 절연층(10)의 표면(10b)(본 실시 형태에서는, 제5 영역(15)에 상당함)과, 제2 만곡부(102)에 있어서의 절연층(10)의 표면(10b)(본 실시 형태에서는, 제5 영역(15)에 상당함)의 거리는, 관통공(7)의 제1 개구(7a)의 각 변에서의 당해 거리보다도, 관통공(7)의 제1 개구(7a)의 각 모서리에서의 당해 거리 쪽이 크다. 이것에 의해, 사각 절두체 모양의 관통공(7)의 우부(隅部)(골부)는, 보다 절연막이 얇아지기 쉬운 부분이지만, 당해 우부(골부)에 있어서 절연층(10)의 두께를 충분히 확보할 수 있다.
이상, 설명한 것처럼, 반도체 장치(1)에서는, 절연층(10)이 관통공(7)의 제2 개구(7b)의 가장자리를 덮는 제2 만곡부(102)를 가지고 있고, 제2 만곡부(102)에 있어서의 표면(10b)이, 관통공(7)의 내면(7c)과는 반대측으로 볼록한 모양으로 만곡되어 있다. 이것에 의해, 관통공(7)의 내면(7c)에 마련된 절연층(10)의 표면(10b)과 반도체 기판(2)의 제2 표면(2b)에 마련된 절연층(10)의 표면(10b)이 스무스하게 접속된다. 그 때문에, 제조시에 있어서도 제조 후에 있어서도, 관통공(7)의 제2 개구(7b) 부분에서의 제2 배선(8)의 단선이 방지된다. 또, 절연층(10)이 제1 개구(7a)와 제2 개구(7b)의 사이에 있어서 관통공(7)의 내면(7c)을 덮는 제1 만곡부(101)를 가지고 있고, 제1 만곡부(101)에 있어서의 표면(10b)이, 관통공(7)의 내면(7c)과는 반대측으로 볼록한 모양으로 만곡되어 있다. 이것에 의해, 예를 들면 관통공(7)이 소경화되었을 경우에도, 반도체 기판(2)의 제1 표면(2a)측에 있어서의 절연층(10)의 개구(10a)의 넓이가 충분히 확보된다. 그 때문에, 제조시에 있어서도 제조 후에 있어서도, 절연층(10)의 개구(10a) 부분에서의 제1 배선(3)과 제2 배선(8)의 단선이 방지된다. 따라서, 반도체 장치(1)에 의하면, 반도체 기판(2)에 있어서의 관통공(7)을 통한 전기적인 접속을 확실히 할 수 있다.
반도체 장치(1)에서는, 절연층(10)이 제1 만곡부(101)와 제2 만곡부(102)의 사이에 있어서 관통공(7)의 내면(7c)을 덮는 제3 만곡부(103)를 추가로 가지고, 제3 만곡부(103)에 있어서의 표면(10b)이, 관통공(7)의 내면(7c)측으로 볼록한 모양으로 만곡되어 있다. 이것에 의해, 예를 들면, 관통공(7)의 제2 개구(7b)측으로부터 제1 개구(7a)측을 향해 어떠한 외력이 작용했다고 하더라도, 제3 만곡부(103)가 완충 영역으로서 기능한다. 그 때문에, 제1 배선(3)과 제2 배선(8)의 접속 부분에 생기는 응력을 저감시킬 수 있어, 제1 배선(3)과 제2 배선(8)의 단선을 보다 확실하게 방지할 수 있다.
반도체 장치(1)에서는, 관통공(7)의 내면(7c)에 마련된 절연층(10)의 평균 두께가, 제2 표면(2b)에 마련된 절연층(10)의 평균 두께보다도 크다. 이것에 의해, 예를 들면 반도체 기판(2)이 박형화되었을 경우에도, 관통공(7)의 내면(7c)에 마련된 절연층(10)이 보강층으로서 기능하기 때문에, 관통공(7) 주변 부분의 강도를 충분히 확보할 수 있다. 또, 제1 영역(11)의 평균 경사 각도 및 제2 영역(12)의 평균 경사 각도를 원하는 각도로 할 수 있어, 표면(10b)이 연속한 면(면과 면의 교선(모서리, 굴곡 지점 등)과 같은 불연속 지점이 존재하지 않고, 각 영역(11, 12, 13, 14, 15)이 스무스하게 접속된 면)으로 되어 있는 절연층(10)을 얻는 것이 가능해진다. 예를 들면 절연층(10)이 관통공(7)의 내면(7c)을 따라서 균일한 두께로 형성되었을 경우에는, 표면(10b)이 연속한 면으로 되어 있는 절연층(10)을 얻는 것은 불가능하다.
반도체 장치(1)에서는, 관통공(7)의 내면(7c)이 제1 표면(2a)에서부터 제2 표면(2b)을 향해 확장되는 테이퍼 모양의 면이다. 이 경우에도, 반도체 기판(2)에 있어서의 관통공(7)을 통한 전기적인 접속을 확실히 할 수 있다.
반도체 장치(1)에서는, 절연층(10)이 수지로 이루어진다. 이것에 의해, 상술한 것 같은 형상을 가지는 절연층(10)을 용이하고 또한 확실하게 형성할 수 있다.
반도체 장치(1)에서는, 절연층(10)의 표면(10b) 중, 관통공(7)의 제1 개구(7a)에 도달하는 제1 영역(11), 및 관통공(7)의 제2 개구(7b)에 도달하는 제2 영역(12)이, 반도체 기판(2)의 제1 표면(2a)에서부터 제2 표면(2b)을 향해 확장되는 테이퍼 모양의 영역이다. 그리고 제2 영역(12)의 평균 경사 각도가, 관통공(7)의 내면(7c)의 평균 경사 각도보다도 작게 되어 있다. 이것에 의해, 절연층(10)의 표면(10b) 중, 반도체 기판(2)의 제2 표면(2b)에 대향하는 제3 영역(13)과 관통공(7)의 제2 개구(7b)에 도달하는 제2 영역(12)이 이루는 각도가, 반도체 기판(2)의 제2 표면(2b)과 관통공(7)의 내면(7c)이 이루는 각도보다도 커(즉, 완만해)진다. 그 때문에, 제조시에 있어서도 제조 후에 있어서도, 관통공(7)의 제2 개구(7b) 부분에서의 제2 배선(8)의 단선이 방지된다. 또, 예를 들면 절연층(10)이 관통공(7)의 내면(7c)을 따라서 균일한 두께로 형성되었을 경우와 비교하여 제2 영역(12)의 경사가 완만해지기 때문에, 제2 배선(8)을 용이하고 또한 확실하게 형성할 수 있다. 또한, 관통공(7)의 내면(7c)의 형상에 의존하는 일 없이 제2 배선(8)을 형성할 수 있으므로, 예를 들면 관통공(7)의 내면(7c)에 뾰족한 부분이 남아 버렸을 경우에도, 그러한 부분에 기인하는 제2 배선(8)의 단선을 방지할 수 있다. 또, 제2 영역(12)의 평균 경사 각도가, 제1 영역(11)의 평균 경사 각도보다도 작게 되어 있다. 환언하면, 관통공(7)의 제1 개구(7a)에 도달하는 제1 영역(11)의 평균 경사 각도가, 제2 영역(12)의 평균 경사 각도보다도 크게 되어 있다. 이것에 의해, 예를 들면 관통공(7)이 소경화되었을 경우에도, 반도체 기판(2)의 제1 표면(2a)측에 있어서의 절연층(10)의 개구(10a)의 넓이가 충분히 확보된다. 그 때문에, 제조시에 있어서도 제조 후에 있어서도, 절연층(10)의 개구(10a) 부분에서의 제1 배선(3)과 제2 배선(8)의 단선이 방지된다. 또한, 절연층(10)의 표면(10b)에 있어서, 제4 영역(14)이 제1 영역(11)과 제2 영역(12)을 연속적으로 접속하도록 만곡되어 있고, 제5 영역(15)이 제2 영역(12)과 제3 영역(13)을 연속적으로 접속하도록 만곡되어 있다. 그 때문에, 제조시에 있어서도 제조 후에 있어서도, 절연층(10)의 표면(10b)의 전 영역에서의 제2 배선(8)의 단선이 방지된다. 특히 제조 후에 있어서는, 절연층(10)의 표면(10b)의 전(全) 영역에서 응력 집중이 완화되기 때문에, 제2 배선(8)의 단선의 방지에 유효하다. 이상에 의해, 반도체 장치(1)에 의하면, 반도체 기판(2)에 있어서의 관통공(7)을 통한 전기적인 접속을 확실히 할 수 있다.
반도체 장치(1)에서는, 절연층(10)의 표면(10b)이 연속한 면(면과 면의 교선(모서리, 굴곡 지점 등)과 같은 불연속 지점이 존재하지 않고, 각 영역(11, 12, 13, 14, 15)이 스무스하게 접속된 면)으로 되어 있다. 이것에 의해, 응력 집중을 완화하여 제2 배선(8)의 단선을 방지할 수 있다.
반도체 장치(1)에서는, 제1 영역(11)의 평균 경사 각도가, 제2 영역(12)의 평균 경사 각도보다도 관통공(7)의 내면(7c)의 평균 경사 각도에 가깝다. 이것에 의해, 제1 배선(3)의 패드부(3a)를 노출시키기 위해 충분한 넓이를 가지는 개구(10a)를 얻을 수 있고, 그 결과, 제조시에 있어서도 제조 후에 있어서도, 절연층(10)의 개구(10a) 부분에서의 제1 배선(3)과 제2 배선(8)의 단선을 보다 확실하게 방지할 수 있다.
반도체 장치(1)에서는, 제1 영역(11)의 평균 경사 각도 α＞관통공(7)의 내면(7c)의 평균 경사 각도 γ＞제2 영역(12)의 평균 경사 각도 β로 되어 있다. 이것에 의해, 제2 배선(8)의 단선을 방지할 수 있음과 아울러, 제1 배선(3)의 패드부(3a)를 노출시키기 위해 충분한 넓이를 가지는 개구(10a)를 얻을 수 있다.
반도체 장치(1)에서는, 반도체 기판(2)의 제1 표면(2a) 및 제2 표면(2b)에 평행한 방향에 있어서, 절연층(10) 중 제1 영역(11)에 대응하는 부분의 평균 두께가, 절연층(10) 중 제2 영역(12)에 대응하는 부분의 평균 두께보다도 크다. 이것에 의해, 제2 배선(8)의 단선이 발생하기 어렵고 또한 제1 배선(3)과 제2 배선(8)의 단선이 발생하기 어려운 형상을 가지는 절연층(10)을 얻는 것이 가능해진다.
반도체 장치(1)에서는, 예를 들면 관통공(7)의 제2 개구(7b)의 가장자리에 오버행(overhang) 등이 잔존하고 있었다고 해도, 당해 오버행 등이 절연층(10)에 덮여, 볼록한 모양으로 만곡된 곡면인 제5 영역(15)에 제2 배선(8)이 마련되는 것으로 된다. 이것에 의해, 관통공(7)의 제2 개구(7b) 부분에서의 제2 배선(8)의 단선을 확실하게 방지할 수 있다.
반도체 장치(1)에서는, 관통공(7)의 내면(7c)에 마련된 절연층(10) 중, 반도체 기판(2)의 두께와 제2 표면(2b)에 마련된 절연층(10)의 평균 두께의 합 D의 1/2 이하의 높이 H를 가지는 부분의 표면이, 제1 영역(11)이 되어 있다. 이것에 의해, 절연층(10)의 표면(10b)에 있어서, 제1 영역(11)과 제2 영역(12)을 완만하게 접속시켜, 제1 영역(11)과 제2 영역(12)의 경계에서의 제2 배선(8)의 단선을 확실하게 방지할 수 있다.
반도체 장치(1)의 절연층(10)에서는, 절연층(10)의 개구(10a)의 가장자리 및 관통공(7)의 제2 개구(7b)의 가장자리를 통과하는 면 S를 경계면으로 하고, 면 S에 대해서 관통공(7)의 내면(7c)측의 부분 P1, 및 면 S에 대해서 관통공(7)의 내면(7c)과는 반대측의 부분 P2에 주목하면, 부분 P1의 체적이 부분 P2의 체적보다도 크게 되어 있다. 또, 관통공(7)의 중심선(CL)을 포함하는 평면에 대해서, 중심선(CL)의 일방의 측의 영역에 주목하면, 삼각형 T1의 면적이 삼각형 T2의 면적보다도 크게 되어 있다. 이것에 의해서도, 절연층(10)의 표면(10b)에 있어서, 제1 영역(11)과 제2 영역(12)을 완만하게 접속시켜, 제1 영역(11)과 제2 영역(12)의 경계에서의 제2 배선(8)의 단선을 확실하게 방지할 수 있다.
반도체 장치(1)에서는, 관통공(7)의 내면(7c)에 마련된 절연층(10)의 표면(10b) 중, 관통공(7)의 내면(7c)과는 반대측으로 볼록한 최대곡율을 가지는 제4 영역(14)보다도 제1 개구(7a)측의 영역이 제1 영역(11)이 되어 있고, 제4 영역(14)보다도 제2 개구(7b)측의 영역이 제2 영역(12)이 되어 있다. 이러한 절연층(10)의 형상은, 반도체 기판(2)에 있어서의 관통공(7)을 통한 전기적인 접속을 확실화하는데 있어서 특히 유효하다.
다음에, 상술한 반도체 장치(1)의 제조 방법으로 대해서, 도 4~도 9를 참조하면서, 설명한다. 우선, 도 4의 (a)에 나타내지는 것처럼, 반도체 기판(2)에 p형 영역(2c)을 형성하고, 반도체 기판(2)의 제1 표면(2a)에, 산화막(4) 및 제1 배선(3)을 마련한다(제1 공정). 이어서, 도 4의 (b)에 나타내지는 것처럼, 반도체 기판(2)의 제1 표면(2a)에 접착층(6)을 매개로 하여 광 투과 기판(지지 기판)(5)을 장착한다(제2 공정).
이어서, 도 5의 (a)에 나타내지는 것처럼, 광 투과 기판(5)이 장착된 반도체 기판(2)의 제2 표면(2b)을 연마함으로써(즉, 반도체 기판(2)의 제2 표면(2b)측의 부분을 제거함으로써), 반도체 기판(2)의 두께가 광 투과 기판(5)의 두께보다도 작아지도록 반도체 기판(2)을 박형화한다(제3 공정). 이와 같이 반도체 기판(2)을 박형화함으로써, 후속 공정에 있어서 관통공(7)을 용이하게 형성할 수 있다. 또, 완성한 반도체 장치(1)에 있어서도 응답 속도의 향상을 도모할 수 있다. 이어서, 도 5의 (b)에 나타내지는 것처럼, 이방성(異方性)의 웨트 에칭(wet etching)에 의해서 반도체 기판(2)에 관통공(7)을 형성하고, 추가로, 도 6의 (a)에 나타내지는 것처럼, 산화막(4)에 있어서 제1 배선(3)의 패드부(3a)에 대응하는 부분을 제거하여, 산화막(4)에 개구(4a)를 형성한다. 이것에 의해, 관통공(7)의 제1 개구(7a)에 제1 배선(3)의 패드부(3a)를 노출시킨다(제4 공정). 이에 더하여, 관통공(7)의 중심선(CL)에 평행한 방향에서 보았을 경우에, 관통공(7)의 제1 개구(7a)의 가장자리와 산화막(4)의 개구(4a)의 가장자리가 일치하도록 산화막(4)에 개구(4a)를 형성할 필요는 없고, 예를 들면, 산화막(4)의 개구(4a)의 가장자리가 관통공(7)의 제1 개구(7a)의 가장자리에 대해서 내측에 위치하도록 산화막(4)에 개구(4a)를 형성해도 된다.
이어서, 10cp 이상의 점도를 가지는 포지티브형의 제1 수지 재료를 준비하고, 당해 제1 수지 재료를 이용하여 딥 코트법(대상물을 수지 도료에 침지시키고, 대상물을 수지 도료로부터 건져 올림으로써, 대상물에 수지층을 형성하는 방법)을 실시함으로써, 도 6의 (b)에 나타내지는 것처럼, 관통공(7)의 내면(7c) 및 반도체 기판(2)의 제2 표면(2b)에 절연층(10)을 마련한다(제5 공정). 이것에 의해, 절연층(10)에는, 제2 영역(12), 제3 영역(13) 및 제5 영역(15)에 추종한 내면을 가지는 오목부(17)가 형성된다. 또, 광 투과 기판(5)의 반도체 기판(2)과는 반대측의 표면에도 제1 수지 재료가 부착되어, 수지층(100)이 형성된다. 또한, 제1 수지 재료로서는, 예를 들면, 페놀 수지, 폴리이미드 수지, 에폭시 수지 등을 이용할 수 있다.
이어서, 도 7의 (a)에 나타내지는 것처럼, 마스크(도시 생략)를 이용하여, 절연층(10)에 있어서 컨택트홀(16)에 대응하는 부분 및 개구(10c)에 대응하는 부분에만 광을 조사하여, 그 부분만을 노광한다. 또한, 수지층(100)(도 6의 (b) 참조)에도 광을 조사하고, 수지층(100)도 노광한다. 그리고 절연층(10)에 있어서 컨택트홀(16)에 대응하는 부분 및 개구(10c)에 대응하는 부분, 및 수지층(100)을 현상함으로써, 절연층(10)에 컨택트홀(16) 및 개구(10c)를 형성함과 아울러, 수지층(100)(즉, 광 투과 기판(5)의 반도체 기판(2)과는 반대측의 표면에 부착한 제1 수지 재료)을 제거한다. 이것에 의해, 절연층(10)의 개구(10a)에 제1 배선(3)의 패드부(3a)를 노출시킴과 아울러, 절연층(10)의 개구(10c)에 반도체 기판(2)의 제2 표면(2b)의 일부를 노출시킨다(제6 공정). 이에 더하여, 컨택트홀(16)을 형성할 때, 애싱(ashing) 처리 등을 병용해도 된다.
노광시에는, 마스크(도시 생략)의 광 투과부와 절연층(10)에 있어서 컨택트홀(16)에 대응하는 부분의 사이에, 절연층(10)에 형성된 오목부(17)에 의해서 간극이 형성된다. 이것에 의해, 광이 회절하여 절연층(10)에 조사되게 된다. 그 때문에, 현상시에는, 반도체 기판(2)의 제1 표면(2a)에서부터 제2 표면(2b)을 향해 확장되는 테이퍼 모양의 제1 영역(11), 및 제2 영역(12)에 추종한 내면을 가지는 컨택트홀(16)이 형성된다.
이어서, 도 7의 (b)에 나타내지는 것처럼, 예를 들면 알루미늄을 이용하여 스패터법을 실시함으로써, 절연층(10)의 표면(10b)에 제2 배선(8) 및 제3 배선(22)을 마련하고, 절연층(10)의 개구(10a)에 있어서 제1 배선(3)과 제2 배선(8)을 전기적으로 접속함과 아울러, 절연층(10)의 개구(10c)에 있어서 제3 배선(22)과 반도체 기판(2)의 제2 표면(2b)을 전기적으로 접속한다(제7 공정). 이 때, 컨택트홀(16)이 반도체 기판(2)의 제1 표면(2a)에서부터 제2 표면(2b)을 향해 확장되는 테이퍼 모양의 제1 영역(11)에 추종한 내면을 가지고 있기 때문에, 당해 내면에도 금속막이 확실하게 형성되고, 나아가서는 절연층(10)의 개구(10a)에 있어서 제1 배선(3)과 제2 배선(8)이 확실히 접속된다.
이어서, 10cp 이상의 점도를 가지는 포지티브형의 제2 수지 재료를 준비하고, 당해 제2 수지 재료를 이용하여 딥 코트법을 실시함으로써, 도 8의 (a)에 나타내지는 것처럼, 제2 배선(8) 및 제3 배선(22)을 덮도록, 절연층(10)의 표면(10b)에 수지 보호층(21)을 마련한다(제8 공정). 이것에 의해, 수지 보호층(21)에는, 오목부(21a)가 형성된다. 또, 광 투과 기판(5)의 반도체 기판(2)과는 반대측의 표면에도 제2 수지 재료가 부착되어, 수지층(210)이 형성된다. 또한, 제2 수지 재료로서는, 예를 들면, 페놀 수지, 폴리이미드 수지, 에폭시 수지 등을 이용할 수 있다.
이어서, 도 8의 (b)에 나타내지는 것처럼, 마스크(도시 생략)를 이용하여, 수지 보호층(21)에 있어서 제2 배선(8)의 패드부(8a)에 대응하는 부분 및 제3 배선(22)의 패드부(22a)에 대응하는 부분에만 광을 조사하여, 그 부분만을 노광한다. 또한, 수지층(210)(도 8의 (a) 참조)에도 광을 조사하고, 수지층(210)도 노광한다. 그리고 수지 보호층(21)에 있어서 제2 배선(8)의 패드부(8a)에 대응하는 부분 및 제3 배선(22)의 패드부(22a)에 대응하는 부분, 및 수지층(210)을 현상함으로써, 수지 보호층(21)에 개구(21b) 및 개구(21c)를 형성함과 아울러, 수지층(210)(즉, 광 투과 기판(5)의 반도체 기판(2)과는 반대측의 표면에 부착한 제2 수지 재료)을 제거한다. 이것에 의해, 수지 보호층(21)의 개구(21b)에 제2 배선(8)의 패드부(8a)를 노출시킴과 아울러, 수지 보호층(21)의 개구(21c)에 제3 배선(22)의 패드부(22a)를 노출시킨다(제9 공정). 마지막으로, 수지 보호층(21)으로 덮여 있지 않은 제2 배선(8)의 패드부(8a)에 취출 전극(9)을 배치함과 아울러, 수지 보호층(21)으로 덮여 있지 않은 제3 배선(22)의 패드부(22a)에 취출 전극(23)을 배치하여, 상술한 반도체 장치(1)를 얻는다.
상술한 딥 코트법을 실시하는 공정에 대해서, 보다 상세하게 설명한다. 본 실시 형태에서는, 절연층(10)을 형성하기 위한 제1 수지 재료와, 수지 보호층(21)을 형성하기 위한 제 2 수지 재료는, 동일하다. 따라서, 절연층(10)을 형성하기 위한 딥 코트법도, 수지 보호층(21)을 형성하기 위한 딥 코트법도, 다음과 같이 실시된다. 또한, 상술한 반도체 장치(1)의 제조 방법의 각 공정은 웨이퍼 레벨에서 실시되고, 마지막으로, 복수의 반도체 장치(1)를 포함하는 웨이퍼가 다이싱되어 개개의 반도체 장치(1)가 얻어진다.
도 9에 나타내지는 것처럼, 용기(C)에 저장된 수지 재료(F)에, 복수의 반도체 장치(1)에 상당하는 부분을 포함하는 웨이퍼 W를 침지시킨다. 수지 재료(F)에 웨이퍼 W를 침지시킬 때에는, 용기(C)에 저장된 수지 재료(F)의 액면(FL)과 반도체 기판(2)의 제1 표면(2a)이 교차한 상태(본 실시 형태에서는, 직교한 상태, 즉, 반도체 기판(2)의 제1 표면(2a)이 연직 방향에 평행한 상태)를 유지한다.
이어서, 용기(C)에 저장된 수지 재료(F)로부터, 복수의 반도체 장치(1)에 상당하는 부분을 포함하는 웨이퍼 W를 건져 올린다. 수지 재료(F)로부터 웨이퍼 W를 건져 올릴 때에는, 용기(C)에 저장된 수지 재료(F)의 액면(FL)과 반도체 기판(2)의 제1 표면(2a)이 교차한 상태(본 실시 형태에서는, 직교한 상태, 즉, 반도체 기판(2)의 제1 표면(2a)이 연직 방향에 평행한 상태)를 유지한다.
이 후에, 웨이퍼 W에 도포된 수지 재료(F)의 프리베이크(pre-bake)를 행한다. 이 프리베이크시에도, 수지 재료(F)에 대한 반도체 기판(2)의 침지 및 건져 올림을 행했을 때와 같은 방향으로 웨이퍼 W의 방향을 유지하는 것이 바람직하다. 그 이유는, 다음과 같다. 즉, 프리베이크시에, 수지 재료(F)에 대한 반도체 기판(2)의 침지 및 건져 올림을 행했을 때와는 상이한 방향으로 웨이퍼의 방향을 변화시키면, 수지 재료(F)의 부착 상태가 변화해 버려, 관통공(7)마다 절연층(10) 및 수지 보호층(21)의 형성 상태가 불균일해질 우려가 있기 때문이다.
이에 더하여, 절연층(10) 및 수지 보호층(21)의 각각을 패터닝하는 공정의 상세한 일례는, 다음과 같다. 즉, 딥 코트법에 따라 수지 재료를 도포하고, 상술한 수지 재료의 프리베이크를 행하고, 상술한 수지 재료의 노광을 행하고, 수지 재료의 베이크를 행하고, 상술한 수지 재료의 현상을 행하고, 수지 재료의 베이크를 행한다. 또한, 상술한 수지 재료의 노광 후 이면서 수지 재료의 현상 전의 수지 재료의 베이크는 행하지 않아도 된다.
이상, 설명한 것처럼, 반도체 장치(1)의 제조 방법에서는, 반도체 기판(2)을 박형화하는 공정 이후의 각 공정이, 반도체 기판(2)에 광 투과 기판(5)이 장착된 상태로 실시된다. 이것에 의해, 관통공(7)의 주변 부분에 손상이 생기는 것을 방지할 수 있다. 또, 딥 코트법의 실시에 의해서 절연층(10)을 형성한다. 이것에 의해, 전기적인 절연을 확보할 수 있는 충분한 두께를 가지는 절연층(10)을 확실하게 형성할 수 있다. 따라서, 반도체 장치(1)의 제조 방법에 의하면, 반도체 기판(2)을 박형화하면서, 관통공(7)의 주변 부분에 손상이 생기는 것을 방지할 수 있음과 아울러, 관통공(7) 내의 배선과 반도체 기판(2)의 사이에서의 전기적인 절연을 확보할 수 있다.
반도체 장치(1)의 제조 방법에서는, 절연층(10)을 형성하기 위한 딥 코트법, 및 수지 보호층(21)을 형성하기 위한 딥 코트법의 각각에 있어서, 다음과 같이, 수지 재료(F)에 대한 침지 및 건져 올림을 실시한다. 즉, 저장된 수지 재료(F)의 액면(FL)과 반도체 기판(2)의 제1 표면(2a)이 교차하도록, 저장된 수지 재료(F)에, 광 투과 기판(5)이 장착된 반도체 기판(2)을 침지시키고, 저장된 수지 재료(F)의 액면(FL)과 반도체 기판(2)의 제1 표면(2a)이 교차하도록, 저장된 수지 재료(F)로부터, 광 투과 기판(5)이 장착된 반도체 기판(2)을 건져 올린다. 이것에 의해, 예를 들면, 저장된 수지 재료(F)의 액면(FL)과 반도체 기판(2)의 제1 표면(2a)이 평행한 상태로, 수지 재료(F)에 대한 침지 및 건져 올림을 실시하는 경우에 비해, 관통공(7)의 주변 부분에 생기는 응력을 저감시킬 수 있다. 또, 예를 들면, 저장된 수지 재료(F)의 액면(FL)과 반도체 기판(2)의 제1 표면(2a)이 평행한 상태로, 수지 재료(F)에 대한 침지 및 건져 올림을 실시하는 경우에 비해, 관통공(7)의 내면(7c)에 형성된 절연층(10)에 기포가 잔존하는 것을 억제할 수 있다.
반도체 장치(1)의 제조 방법에서는, 절연층(10)을 형성하기 위한 딥 코트법, 및 수지 보호층(21)을 형성하기 위한 딥 코트법의 각각에 있어서, 10cp 이상의 점도를 가지는 동일한 수지 재료를 이용한다. 10cp 이상의 점도를 가지는 수지 재료를 이용함으로써, 전기적인 절연을 확보할 수 있는 충분한 두께를 가지는 절연층(10)을 확실하게 형성할 수 있음과 아울러, 제2 배선(8) 및 제3 배선(22)을 보호할 수 있는 충분한 두께를 가지는 수지 보호층(21)을 확실하게 형성할 수 있다. 또, 동일한 수지 재료를 이용함으로써, 온도 변화에 기인하여 절연층(10) 및 수지 보호층(21)이 변형하더라도, 그러한 변형의 정도가 동등하게 되기 때문에, 그러한 변형의 정도가 크게 상이한 것에 기인하여 제2 배선(8) 및 제3 배선(22)에 손상이 생기는 것을 방지할 수 있다.
이에 더하여, 딥 코트법에는, 점성이 낮은 수지 재료(예를 들면 발수 코팅에 이용되는 수지 재료 등 , 예를 들면 1cp 이하의 점도를 가지는 수지 재료)가 이용되는 것이 일반적이다. 그러나 그러한 수지 재료를 이용하여 딥 코트법을 실시하더라도, 절연층(10)이 관통공(7)의 내면(7c)을 따라서 대략 균일한 두께로 형성되어 버린다. 이에, 상기 반도체 장치(1)의 제조 방법에서는, 10cp 이상의 점도를 가지는 수지 재료를 이용하여 딥 코트법을 실시함으로써, 상술한 것 같은 형상을 가지는 절연층(10)을 용이하게 또한 확실하게 얻을 수 있다.
반도체 장치(1)의 제조 방법에서는, 절연층(10)에 컨택트홀(16) 및 개구(10c)를 형성할 때, 수지층(100)(즉, 광 투과 기판(5)의 반도체 기판(2)과는 반대측의 표면에 부착한 제1 수지 재료)을 제거한다. 또, 수지 보호층(21)에 개구(21b) 및 개구(21c)를 형성할 때, 수지층(210)(즉, 광 투과 기판(5)의 반도체 기판(2)과는 반대측의 표면에 부착한 제2 수지 재료)을 제거한다. 이것에 의해, 광 투과 기판(5)을 지지 기판으로서 사용하더라도, 지지 기판으로부터 수지층(100) 및 수지층(210)이 제거되기 때문에, 지지 기판을 광 투과 기판(5)으로서 유효하게 기능시킬 수 있다.
이에 더하여, 수지층(100) 및 수지층(210)을 함께 제거하는 것이 아니라, 각각의 현상시에 수지층(100) 및 수지층(210)의 각각을 제거하는 것이 바람직하다. 현상 후에 추가로 수지 재료의 베이크를 행하지만, 이 베이크 후에서는 수지 재료를 제거할 수 없기 때문에, 예를 들면 수지층(100)을 잔존시킨 채로 마지막 공정에서 수지층(210)과 함께 수지층(100)을 제거하려고 해도, 수지층(100)을 완전히 제거할 수 없다. 이에, 각각의 현상시에 수지층(100) 및 수지층(210)의 각각을 제거한다. 수지층(100) 및 수지층(210)을 확실히 제거하는 것은, 지지 기판을 광 투과 기판(5)으로서 이용하는 경우에는 물론 유효하다. 또, 지지 기판을 광 투과 기판(5)으로서 이용하지 않는 경우(최종적으로 제거하는 경우)에도, 수지층(100) 및 수지층(210)을 확실히 제거하지 않으면, 웨이퍼 프로세스에 있어서 고정면에 요철이 존재하게 되어, 처리가 불안정하게 되고, 또한 반도체 기판(2)에 대해서 응력이 작용하게 된다. 따라서, 수지층(100) 및 수지층(210)을 확실히 제거하는 것은, 지지 기판을 광 투과 기판(5)으로서 이용하지 않는 경우(최종적으로 제거하는 경우)에도 유효하다.
반도체 장치(1)의 제조 방법에서는, 딥 코트법을 실시함으로써, 제2 배선(8) 및 제3 배선(22)을 덮도록, 절연층(10)의 표면(10b)에 수지 보호층(21)을 형성한다. 이것에 의해, 수지 보호층(21)에 있어서 관통공(7)에 대응하는 부분에, 스무스한 내면을 가지는 얕은 오목부(21a)가 형성된다. 그 때문에, 취출 전극(9) 및 취출 전극(23)을 통해서 반도체 장치(1)를 회로 기판에 실장하고, 반도체 장치(1)와 회로 기판의 사이에 언더필(underfill) 수지를 충전하는 경우에, 언더필 수지가 오목부(21a)의 내측으로 유입되기 쉬워, 오목부(21a)의 내측에 기포 등이 잔존하기 어렵다.
상기 반도체 장치(1)의 제조 방법에서는, 포지티브형의 수지 재료를 이용하여, 관통공(7)의 내면(7c) 및 반도체 기판(2)의 제2 표면(2b)에 절연층(10)을 마련하다. 그리고 절연층(10)에 있어서 컨택트홀(16)에 대응하는 부분을 노광 및 현상함으로써, 절연층(10)에 컨택트홀(16)을 형성한다. 이것에 의해, 상술한 것 같은 형상을 가지는 절연층(10)을 용이하게 또한 확실하게 얻을 수 있다. 또한, 노광 및 현상시에는, 절연층(10)에 형성된 오목부(17)에 의해서, 절연층(10)에 있어서 컨택트홀(16)에 대응하는 부분의 두께가 얇게 되어 있기 때문에(즉, 컨택트홀(16)에 대응하는 부분이, 절연층(10) 중, 반도체 기판(2)의 두께와 제2 표면(2b)에 마련된 절연층(10)의 평균 두께의 합 D의 1/2 이하의 높이 H를 가지는 부분이기 때문에), 원하는 형상을 가지는 컨택트홀(16)을 용이하게 또한 확실하게 얻을 수 있다.
이상, 본 발명의 일 실시 형태에 대해 설명했지만, 본 발명은 상기 실시 형태로 한정되는 것은 아니다. 예를 들면, 상기 실시 형태에서는, 관통공(7)의 제1 개구(7a)가 제1 배선(3)의 패드부(3a)에 의해서 덮여 있었지만, 제1 배선(3)의 일부가 제1 개구(7a)상에 위치하고 있으면 되고, 제1 배선(3)이 제1 개구(7a)의 전 영역을 덮고 있지 않아도 된다.
또, 상기 실시 형태에서는, 제1 영역(11)의 평균 경사 각도가, 제2 영역(12)의 평균 경사 각도보다도 관통공(7)의 내면(7c)의 평균 경사 각도에 가까웠지만, 제2 영역(12)의 평균 경사 각도가, 제1 영역(11)의 평균 경사 각도보다도 관통공(7)의 내면(7c)의 평균 경사 각도에 가까워도 된다.
또, 상기 실시 형태에서는, 지지 기판으로서 광 투과 기판(5)을 이용했지만, 반도체 장치(1)가 광 투과 기판(5)을 구비하지 않은 경우에는, 다른 기판을 지지 기판으로서 이용할 수 있다. 다른 기판을 지지 기판으로서 이용하는 경우에는, 반도체 장치(1)의 제조 공정에 있어서 취출 전극(9) 및 취출 전극(23)을 마련한 후, 반도체 기판(2)으로부터 지지 기판을 제거해도 된다. 또, 다른 기판을 지지 기판으로서 이용하는 경우에는, 딥 코트법을 실시함으로써 지지 기판에 부착한 수지층(100) 및 수지층(210)을 제거해도 되고 잔존시켜도 된다. 또한, 다른 기판을 지지 기판으로서 이용하는 경우에는, 접착층(6)으로서 광학 접착제를 이용할 필요는 없다.
또, 상기 실시 형태에서는, 관통공(7)의 중심선(CL)에 평행한 방향에서 보았을 경우에, 제2 배선(8)의 패드부(8a) 및 취출 전극(9)이, 관통공(7)의 제2 개구(7b)의 외측 근방에 위치하고 있었지만, 제2 배선(8)의 패드부(8a) 및 취출 전극(9)은, 관통공(7)의 제2 개구(7b)로부터 충분히 떨어진 상태로, 절연층(10)의 표면(10b) 중 반도체 기판(2)의 제2 표면(2b)과는 반대측의 표면에 위치하고 있어도 된다. 다만, 관통공(7)의 중심선(CL)에 평행한 방향에서 보았을 경우에, 제2 배선(8)의 패드부(8a) 및 취출 전극(9)이, 관통공(7)의 제2 개구(7b)의 외측 근방에 위치하고 있더라도, 도 10에 나타내지는 것처럼, 취출 전극(9)이 열 등으로 팽창했을 때 생기는 응력이, 각 화살표 A1, A2, A3의 방향으로 분산된다. 이것은, 취출 전극(9)이 마련되는 수지 보호층(21)의 개구(21b)의 측벽(내면)이 만곡되어 있기 때문이다. 또, 관통공(7)의 내면(7c)에 마련된 절연층(10)의 표면(10b)과 반도체 기판(2)의 제2 표면(2b)에 마련된 절연층(10)의 표면(10b)이 스무스하게 접속되어 있기 때문이다. 또한, 화살표 A3의 방향으로 작용한 응력이 제2 배선(8)을 따라서 화살표 A4의 방향으로 작용한다. 따라서, 제2 배선(8)의 패드부(8a) 및 취출 전극(9)이, 관통공(7)의 제2 개구(7b)의 외측 근방에 위치하고 있더라도, 관통공(7)의 제2 개구(7b) 부분 근방에 있어서 제2 배선(8)이 단선되는 것이 방지된다. 만일 화살표 A3의 방향만으로 응력이 작용하면, 수지 보호층(21)의 개구(21b)가 벌려져서, 제2 배선(8)이 단선될 우려가 있다.
또, 도 11에 나타내지는 것처럼, 취출 전극(9)은 반도체 기판(2)의 제2 표면(2b)으로부터 돌출되도록, 관통공(7)의 내측에 배치되어 있어도 된다. 취출 전극(9)을 관통공(7)의 내측에 배치하는 경우에도, 관통공(7)의 내면(7c)이, 제1 표면(2a)에서부터 제2 표면(2b)을 향해 확장되는 테이퍼 모양의 면이기 때문에, 용융(溶融)한 땜납 등의 금속재료(취출 전극(9)을 형성하기 위한 재료)가 관통공(7)의 내측으로 유입되기 쉽고, 관통공(7)의 내측에 기포 등이 잔존하기 어렵다. 또, 예를 들면, 관통공(7)의 제2 개구(7b)측으로부터 제1 개구(7a)측을 향해 취출 전극(9)에 어떠한 외력이 작용했다고 하더라도, 절연층(10)(특히, 상술한 제3 만곡부(103))이 완충 영역으로서 기능한다. 그 때문에, 취출 전극(9)에 생기는 응력을 저감시킬 수 있어, 제1 배선(3), 제2 배선(8) 및 취출 전극(9)의 상호간의 전기적인 접속을 확실하게 유지시킬 수 있다. 또한, 취출 전극(9)을 관통공(7)의 내측에 배치하는 경우에는, 제2 배선(8)을 관통공(7)의 제2 개구(7b)의 외측으로 인출할 필요가 없기 때문에, 관통공(7)의 중심선(CL)에 평행한 방향에서 보았을 경우에, 제2 배선(8)의 바깥 가장자리는, 관통공(7)의 제2 개구(7b)의 내측에 위치하고 있어도 된다. 즉, 제2 배선(8)의 바깥 가장자리는, 절연층(10)의 표면(10b) 중 관통공(7)의 내면(7c)과는 반대측의 표면에 위치하고 있어도 된다.
또, 도 12 및 도 13에 나타내지는 것처럼, 관통공(7)의 중심선(CL)에 평행한 방향에서 보았을 경우에, 제2 배선(8)의 바깥 가장자리는, 패드부(8a)에 연장되어 있는 부분을 제외하고, 관통공(7)의 제2 개구(7b)의 내측에 위치하고 있어도 된다. 즉, 제2 배선(8)의 바깥 가장자리는, 패드부(8a)에 연장되어 있는 부분을 제외하고, 절연층(10)의 표면(10b) 중 관통공(7)의 내면(7c)과는 반대측의 표면에 위치하고 있어도 된다. 이 경우, 제2 배선(8) 중 패드부(8a)에 연장되어 있는 부분만이 관통공(7)의 제2 개구(7b)를 횡단하게 되기 때문에, 관통공(7)의 제2 개구(7b) 부분에 있어서, 제2 배선(8)과 반도체 기판(2)의 사이에서의 전류의 리크가 발생하는 것을 보다 확실하게 억제할 수 있다. 특히, 관통공(7)의 제2 개구(7b)의 형상이 사각형인 경우에는, 제2 배선(8) 중 패드부(8a)에 연장되어 있는 부분이, 사각형의 모서리부를 제외한 변의 부분을 횡단하도록 구성함으로써, 관통공(7)의 제2 개구(7b) 부분에 있어서, 제2 배선(8)과 반도체 기판(2)의 사이에서의 전류의 리크가 발생하는 것을 보다 확실하게 억제할 수 있다. 또한, 도 13에 있어서는, 절연층(10)이 파선으로 나타내지고, 제2 배선(8)이 2점 쇄선으로 나타내져 있다.
또, 도 14에 나타내지는 것처럼, 관통공(7)의 내면(7c)(관통공(7)의 내면(7c)이 원주면(圓柱面) 등의 곡면인 경우에는, 그 곡면의 접평면(接平面))은, 제1 표면(2a) 및 제2 표면(2b)에 직교하는 면이어도 된다. 이 경우에도, 반도체 기판(2)에 있어서의 관통공(7)을 통한 전기적인 접속을 확실히 할 수 있다. 여기서, 관통공(7)의 애스펙트비는 0.2~10이다. 일례로서, 관통공(7)의 깊이는 40㎛이고, 제2 개구(7b)의 폭은 30㎛이다. 이 경우, 애스펙트비는 1.3이 된다. 또한, 원주 모양, 사각기둥 모양 등의 형상을 가지는 관통공(7)은, 예를 들면 드라이 에칭에 의해서 형성된다.
도 14에 나타내지는 관통공(7)에 대해서도, 제2 영역(12)의 평균 경사 각도 β는 제1 영역(11)의 평균 경사 각도 α보다도 작고, 또한 관통공(7)의 내면(7c)의 평균 경사 각도 γ(이 경우에는, 90°)보다도 작다. 즉, 제2 영역(12)은 제1 영역(11)보다도 완만한 경사를 가지고, 또한 관통공(7)의 내면(7c) 보다도 완만한 경사를 가지는 영역이다. 또, 제1 영역(11)의 평균 경사 각도 α는, 제2 영역(12)의 평균 경사 각도 β보다도 관통공(7)의 내면(7c)의 평균 경사 각도 γ에 가깝다. 여기에서는, 관통공(7)의 내면(7c)의 평균 경사 각도 γ＞제1 영역(11)의 평균 경사 각도 α＞제2 영역(12)의 평균 경사 각도 β로 되어 있다. 이것에 의해, 제2 배선(8)의 단선을 방지할 수 있음과 아울러, 제1 배선(3)의 패드부(3a)를 노출시키기 위해 충분한 넓이를 가지는 개구(10a)를 얻을 수 있다. 또, 절연층(10)의 표면(10b)은, 연속한 면(면과 면의 교선(모서리, 굴곡 지점 등)과 같은 불연속 지점이 존재하지 않고, 각 영역(11, 12, 13, 14, 15)이 스무스하게 접속된 면)으로 되어 있다. 또, 절연층(10)에서는, 절연층(10)의 개구(10a)의 가장자리 및 관통공(7)의 제2 개구(7b)의 가장자리를 통과하는 면 S를 경계면으로 하고, 면 S에 대해서 관통공(7)의 내면(7c)측의 부분 P1, 및 면 S에 대해서 관통공(7)의 내면(7c)과는 반대측의 부분 P2에 주목하면, 부분 P1의 체적은, 부분 P2의 체적보다도 크다. 또, 절연층(10)에서는, 관통공(7)의 중심선(CL)을 포함하는 평면에 대해서, 중심선(CL)의 일방의 측의 영역에 주목하면, 삼각형 T1의 면적은, 삼각형 T2의 면적보다도 크다. 또, 반도체 기판(2)의 제1 표면(2a) 및 제2 표면(2b)에 평행한 방향에 있어서, 절연층(10) 중 제1 영역(11)에 대응하는 부분의 평균 두께는, 절연층(10) 중 제2 영역(12)에 대응하는 부분의 평균 두께보다도 크다.
또, 제1 영역(11)은 관통공(7)의 내면(7c)에 마련된 절연층(10) 중, 반도체 기판(2)의 두께와 반도체 기판(2)의 제2 표면(2b)에 마련된 절연층(10)의 평균 두께의 합 D의 2/3 이하의 높이 H를 가지는 부분의 표면(10b)이어도 된다(도 14 참조). 이 경우에도, 절연층(10)의 표면(10b)에 있어서, 제1 영역(11)과 제2 영역(12)을 완만하게 접속시키고, 제1 영역(11)과 제2 영역(12)의 경계에서의 제2 배선(8)의 단선을 확실하게 방지할 수 있다. 또한, 노광 및 현상시에는, 절연층(10)에 형성된 오목부(17)에 의해서, 절연층(10)에 있어서 컨택트홀(16)에 대응하는 부분의 두께가 얇게 되어 있기 때문에(즉, 컨택트홀(16)에 대응하는 부분이, 절연층(10) 중, 반도체 기판(2)의 두께와 제2 표면(2b)에 마련된 절연층(10)의 평균 두께의 합 D의 2/3 이하의 높이 H를 가지는 부분이기 때문에), 원하는 형상을 가지는 컨택트홀(16)을 용이하게 또한 확실하게 얻을 수 있다.
또, 상기 반도체 장치(1)의 제조 방법에서는, 포지티브형의 수지 재료를 이용하여, 관통공(7)의 내면(7c) 및 반도체 기판(2)의 제2 표면(2b)에 절연층(10)을 마련하고, 절연층(10)에 있어서 컨택트홀(16)에 대응하는 부분 및 개구(10c)에 대응하는 부분을 노광 및 현상함으로써, 절연층(10)에 컨택트홀(16) 및 개구(10c)를 형성했지만, 본 발명은 이것으로 한정되지 않는다. 예를 들면, 네가티브형의 수지 재료를 이용하여, 관통공(7)의 내면(7c) 및 반도체 기판(2)의 제2 표면(2b)에 절연층(10)을 마련해도 된다. 이 경우, 절연층(10)에 있어서 컨택트홀(16)에 대응하는 부분 및 개구(10c)에 대응하는 부분 이외의 부분을 노광하고, 절연층(10)에 있어서 컨택트홀(16)에 대응하는 부분 및 개구(10c)에 대응하는 부분을 현상함으로써, 절연층(10)에 컨택트홀(16) 및 개구(10c)를 형성해도 된다. 광의 감쇠, 광의 회절 등에 기인하여, 현상만으로는, 반도체 기판(2)의 제2 표면(2b)으로부터 제1 표면(2a)을 향해 확장되는 테이퍼 모양의 컨택트홀(16)이 형성될 수 있지만, 추가로 열처리 등을 실시함으로써, 반도체 기판(2)의 제1 표면(2a)에서부터 제2 표면(2b)을 향해 확장되는 테이퍼 모양의 컨택트홀(16)을 얻을 수 있다.
또, 상기 실시 형태에서는, 예를 들면 n형의 실리콘으로 이루어지는 반도체 기판(2) 내에 있어서의 제1 표면(2a)측의 소정 영역에, p형의 불순물이 선택 확산된 p형 영역(2c)이 마련되어 있었지만, 각 도전형은, 역이어도 된다. 그 경우, 취출 전극(9) 및 취출 전극(23)은, 각각, 캐소드 전극 및 애노드 전극으로서 기능한다. 또한, 제1 도전형(p형 및 n형의 일방)의 반도체 기판(2) 내에 제2 도전형(p형 및 n형의 타방)의 영역이 형성된 것으로 한정되지 않고, 제1 도전형(p형 및 n형의 일방)의 반도체 기판(2)상에 제2 도전형(p형 및 n형의 타방)의 반도체층이 형성된 것이어도 되고, 기판상에 제1 도전형(p형 및 n형의 일방)의 반도체층이 형성되고, 당해 제1 도전형의 반도체층상에 제2 도전형(p형 및 n형의 타방)의 반도체층이 형성된 것이어도 된다. 즉, 반도체 기판(2)의 제1 도전형의 영역에 제2 도전형의 영역이 형성된 것이면 된다. 또, 상기 실시 형태에서는, 반도체 장치(1)가, 예를 들면 실리콘 포토 다이오드 등의 광 디바이스였지만, 반도체 장치(1)는 그 외의 광 디바이스여도 되고, 전자 디바이스 등이어도 된다.
또, 상기 반도체 장치(1)의 제조 방법에서는, 딥 코트법을 실시함으로써, 절연층(10) 및 수지 보호층(21)을 마련했지만, 본 발명은 이것으로 한정되지 않는다. 예를 들면, 수지 시트를 이용한 라미네이트법, 수지 도료를 이용한 스핀 코트법 등 다른 방법을 실시함으로써, 절연층(10) 및/또는 수지 보호층(21)을 마련해도 된다.
본 발명에 의하면, 반도체 기판에 있어서의 관통공을 통한 전기적인 접속을 확실히 할 수 있는 반도체 장치를 제공하는 것이 가능해진다.
1 … 반도체 장치 2 … 반도체 기판
2a … 제1 표면 2b … 제2 표면
3 … 제1 배선 7 … 관통공
7a … 제1 개구 7b … 제2 개구
7c … 내면 8 … 제2 배선
10 … 절연층 10a … 개구
10b … 표면 101 … 제1 만곡부
102 … 제2 만곡부 103 … 제3 만곡부

Claims (9)

  1. 서로 대향하는 제1 표면 및 제2 표면을 가지고, 상기 제1 표면에서부터 상기 제2 표면에 도달하는 관통공이 형성된 반도체 기판과,
    상기 제1 표면에 마련되고, 일부가 상기 관통공의 상기 제1 표면측의 제1 개구상에 위치하는 제1 배선과,
    상기 관통공의 내면 및 상기 제2 표면에 마련되고, 상기 관통공의 상기 제2 표면측의 제2 개구를 통해서 연속하는 절연층과,
    상기 절연층의 표면에 마련되고, 상기 절연층의 상기 제1 표면측의 개구에 있어서 상기 제1 배선에 전기적으로 접속된 제2 배선을 구비하고,
    상기 절연층은,
    상기 제1 개구와 상기 제2 개구의 사이에 있어서 상기 관통공의 상기 내면을 덮는 제1 만곡부(灣曲部)와,
    상기 제2 개구의 가장자리를 덮는 제2 만곡부를 가지고,
    상기 제1 만곡부에 있어서의 상기 표면은, 상기 관통공의 상기 내면과는 반대측으로 볼록한 모양으로 만곡되어 있고,
    상기 제2 만곡부에 있어서의 상기 표면은, 상기 관통공의 상기 내면과는 반대측으로 볼록한 모양으로 만곡되어 있고,
    상기 절연층의 상기 표면은, 상기 제1 개구와 상기 제2 개구 사이에 있어서 상기 절연층의 상기 개구의 가장자리 및 상기 관통공의 상기 제2 개구의 가장자리를 통과하는 면과 교차하지 않는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 절연층은 상기 제1 만곡부와 상기 제2 만곡부의 사이에 있어서 상기 관통공의 상기 내면을 덮는 제3 만곡부를 추가로 가지고,
    상기 제3 만곡부에 있어서의 상기 표면은, 상기 관통공의 상기 내면측으로 볼록한 모양으로 만곡되어 있는 반도체 장치.
  3. 청구항 1에 있어서,
    상기 관통공의 상기 내면에 마련된 상기 절연층의 평균 두께는, 상기 제2 표면에 마련된 상기 절연층의 평균 두께보다도 큰 반도체 장치.
  4. 청구항 2에 있어서,
    상기 관통공의 상기 내면에 마련된 상기 절연층의 평균 두께는, 상기 제2 표면에 마련된 상기 절연층의 평균 두께보다도 큰 반도체 장치.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 관통공의 상기 내면은, 상기 제1 표면에서부터 상기 제2 표면을 향해 확장되는 테이퍼 모양의 면인 반도체 장치.
  6. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 관통공의 상기 내면은, 상기 제1 표면 및 상기 제2 표면에 직교하는 면인 반도체 장치.
  7. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 절연층은 수지로 이루어지는 반도체 장치.
  8. 청구항 5에 있어서,
    상기 절연층은 수지로 이루어지는 반도체 장치.
  9. 청구항 6에 있어서,
    상기 절연층은 수지로 이루어지는 반도체 장치.
KR1020177023711A 2015-03-31 2016-03-31 반도체 장치 KR102611325B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237041833A KR20230169471A (ko) 2015-03-31 2016-03-31 반도체 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-070697 2015-03-31
JP2015070697 2015-03-31
PCT/JP2016/060837 WO2016159321A1 (ja) 2015-03-31 2016-03-31 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237041833A Division KR20230169471A (ko) 2015-03-31 2016-03-31 반도체 장치

Publications (2)

Publication Number Publication Date
KR20170133324A KR20170133324A (ko) 2017-12-05
KR102611325B1 true KR102611325B1 (ko) 2023-12-08

Family

ID=57004358

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020177018693A KR102649896B1 (ko) 2015-03-31 2016-03-31 반도체 장치
KR1020177023711A KR102611325B1 (ko) 2015-03-31 2016-03-31 반도체 장치
KR1020237041833A KR20230169471A (ko) 2015-03-31 2016-03-31 반도체 장치
KR1020177024220A KR102605400B1 (ko) 2015-03-31 2016-03-31 반도체 장치 및 그 제조 방법
KR1020177023209A KR20170133322A (ko) 2015-03-31 2016-03-31 반도체 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020177018693A KR102649896B1 (ko) 2015-03-31 2016-03-31 반도체 장치

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020237041833A KR20230169471A (ko) 2015-03-31 2016-03-31 반도체 장치
KR1020177024220A KR102605400B1 (ko) 2015-03-31 2016-03-31 반도체 장치 및 그 제조 방법
KR1020177023209A KR20170133322A (ko) 2015-03-31 2016-03-31 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (5) US10141368B2 (ko)
EP (5) EP3961687A1 (ko)
JP (7) JP6469213B2 (ko)
KR (5) KR102649896B1 (ko)
CN (5) CN107408507B (ko)
WO (4) WO2016159322A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6469213B2 (ja) * 2015-03-31 2019-02-13 浜松ホトニクス株式会社 半導体装置
JP6725231B2 (ja) * 2015-10-06 2020-07-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
JP6552547B2 (ja) * 2017-05-24 2019-07-31 三菱電機株式会社 赤外線センサおよび赤外線固体撮像装置
US11659746B2 (en) * 2018-03-09 2023-05-23 Sharp Kabushiki Kaisha Display device
US11635186B2 (en) * 2018-03-13 2023-04-25 Motherson Innovations Company Limited Polymeric substrate and a method of providing same
JP6878338B2 (ja) * 2018-03-14 2021-05-26 株式会社東芝 受光装置および受光装置の製造方法
CN112368602B (zh) * 2018-07-12 2023-03-14 深圳帧观德芯科技有限公司 具有高时间分辨率的光学雷达
JP7251946B2 (ja) * 2018-10-31 2023-04-04 浜松ホトニクス株式会社 固体撮像装置
JP7067448B2 (ja) * 2018-12-10 2022-05-16 三菱電機株式会社 半導体装置の製造方法、半導体装置
WO2020161937A1 (ja) 2019-02-05 2020-08-13 パナソニックＩｐマネジメント株式会社 センサ装置
JP7340965B2 (ja) 2019-06-13 2023-09-08 キヤノン株式会社 半導体装置およびその製造方法
JP7248803B2 (ja) * 2019-08-28 2023-03-29 京セラ株式会社 発光素子搭載用パッケージおよび発光装置
JP7257978B2 (ja) * 2020-01-20 2023-04-14 三菱電機株式会社 半導体装置
US11322639B2 (en) * 2020-04-09 2022-05-03 Globalfoundries U.S. Inc. Avalanche photodiode

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305955A (ja) 2006-04-10 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
JP2008277371A (ja) * 2007-04-26 2008-11-13 Sony Corp 半導体装置、電子機器、および半導体装置の製造方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59126643A (ja) 1983-01-07 1984-07-21 Matsushita Electric Ind Co Ltd 電子回路の被覆方法
US4830706A (en) * 1986-10-06 1989-05-16 International Business Machines Corporation Method of making sloped vias
JPH02268416A (ja) 1989-04-11 1990-11-02 Matsushita Electron Corp 半導体装置の製造方法及びそれに使用するフオトマスク
JPH0414830A (ja) 1990-05-08 1992-01-20 Fujitsu Ltd 半導体装置の製造方法
KR0127271B1 (ko) 1993-11-23 1998-04-02 김주용 반도체 소자의 금속배선 형성방법
JPH08330295A (ja) 1995-03-24 1996-12-13 Fuji Electric Co Ltd 半導体装置の製造方法
JP3577913B2 (ja) * 1997-02-27 2004-10-20 セイコーエプソン株式会社 半導体装置、およびこれを具備する電子機器
JPH10307305A (ja) * 1997-03-07 1998-11-17 Toshiba Corp アレイ基板、液晶表示装置及びそれらの製造方法
JP2003007921A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003101222A (ja) 2001-09-21 2003-04-04 Sony Corp 薄膜回路基板装置及びその製造方法
JP2004057507A (ja) 2002-07-29 2004-02-26 Toshiba Corp Ｘ線検出装置、貫通電極の製造方法及びｘ線断層撮影装置
JP2004273561A (ja) * 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 半導体装置及びその製造方法
EP1519410A1 (en) * 2003-09-25 2005-03-30 Interuniversitair Microelektronica Centrum vzw ( IMEC) Method for producing electrical through hole interconnects and devices made thereof
JP3970210B2 (ja) * 2003-06-24 2007-09-05 三洋電機株式会社 半導体装置の製造方法
JP4250038B2 (ja) 2003-08-20 2009-04-08 シャープ株式会社 半導体集積回路
JP2005101268A (ja) * 2003-09-25 2005-04-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005158907A (ja) * 2003-11-25 2005-06-16 Mitsui Chemicals Inc 配線板の製造方法
JP2006215062A (ja) 2005-02-01 2006-08-17 Sharp Corp 液晶表示パネル、液晶表示装置、および液晶表示パネルの製造方法
JP2007105859A (ja) 2005-10-17 2007-04-26 Canon Inc 配向性メソ構造体膜、配向性メソポーラス物質膜、及びその製造方法、及びそれを用いた半導体素子
RU2416840C2 (ru) 2006-02-01 2011-04-20 Конинклейке Филипс Электроникс, Н.В. Лавинный фотодиод в режиме счетчика гейгера
CN100563000C (zh) 2006-04-10 2009-11-25 株式会社东芝 半导体器件及其制造方法
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
CN101449377B (zh) 2006-05-19 2011-04-20 住友电木株式会社 半导体器件
JP5155536B2 (ja) * 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
US20080036097A1 (en) 2006-08-10 2008-02-14 Teppei Ito Semiconductor package, method of production thereof and encapsulation resin
TW200915970A (en) 2007-09-27 2009-04-01 Sanyo Electric Co Circuit device, circuit module and outdoor equipment
JP5693961B2 (ja) 2008-09-18 2015-04-01 国立大学法人 東京大学 半導体装置の製造方法
JP5369608B2 (ja) * 2008-10-23 2013-12-18 富士電機株式会社 無停電電源装置および無停電電源装置の選択遮断方法
JPWO2010147187A1 (ja) 2009-06-18 2012-12-06 ローム株式会社 半導体装置
JP5423572B2 (ja) 2010-05-07 2014-02-19 セイコーエプソン株式会社 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) * 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
JP5447316B2 (ja) * 2010-09-21 2014-03-19 株式会社大真空 電子部品パッケージ用封止部材、及び電子部品パッケージ
KR101215648B1 (ko) * 2011-02-11 2012-12-26 에스케이하이닉스 주식회사 반도체 칩 및 그 제조방법
WO2012120653A1 (ja) 2011-03-08 2012-09-13 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
JP5791461B2 (ja) 2011-10-21 2015-10-07 浜松ホトニクス株式会社 光検出装置
JP5832852B2 (ja) * 2011-10-21 2015-12-16 浜松ホトニクス株式会社 光検出装置
JP5926921B2 (ja) 2011-10-21 2016-05-25 浜松ホトニクス株式会社 光検出装置
JP5810921B2 (ja) * 2012-01-06 2015-11-11 凸版印刷株式会社 半導体装置の製造方法
US9006896B2 (en) 2012-05-07 2015-04-14 Xintec Inc. Chip package and method for forming the same
US8791578B2 (en) * 2012-11-12 2014-07-29 Hong Kong Applied Science and Technology Research Institute Company Limited Through-silicon via structure with patterned surface, patterned sidewall and local isolation
JP2014110284A (ja) * 2012-11-30 2014-06-12 Ps4 Luxco S A R L 半導体装置の製造方法
KR102066087B1 (ko) * 2013-05-28 2020-01-15 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
US9484325B2 (en) 2013-10-09 2016-11-01 Invensas Corporation Interconnections for a substrate associated with a backside reveal
CN103762198B (zh) * 2013-12-31 2016-07-06 中国科学院微电子研究所 一种tsv填孔方法
JP2016058655A (ja) 2014-09-11 2016-04-21 株式会社ジェイデバイス 半導体装置の製造方法
JP2016062996A (ja) 2014-09-16 2016-04-25 株式会社東芝 光検出器
US9659980B2 (en) 2014-12-19 2017-05-23 Sensl Technologies Ltd Semiconductor photomultiplier
JP6469213B2 (ja) 2015-03-31 2019-02-13 浜松ホトニクス株式会社 半導体装置
US9502350B1 (en) 2016-01-28 2016-11-22 International Business Machines Corporation Interconnect scaling method including forming dielectric layer over subtractively etched first conductive layer and forming second conductive material on dielectric layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305955A (ja) 2006-04-10 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
JP2008277371A (ja) * 2007-04-26 2008-11-13 Sony Corp 半導体装置、電子機器、および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2020191478A (ja) 2020-11-26
EP3279924A4 (en) 2018-11-07
JPWO2016159320A1 (ja) 2018-02-01
CN107408507B (zh) 2021-09-14
CN107360729A (zh) 2017-11-17
EP3279927A4 (en) 2018-11-14
US20180069145A1 (en) 2018-03-08
JP6469213B2 (ja) 2019-02-13
WO2016159318A1 (ja) 2016-10-06
JPWO2016159318A1 (ja) 2018-02-01
US10615220B2 (en) 2020-04-07
EP3279926A4 (en) 2018-11-07
KR20170133324A (ko) 2017-12-05
EP3279925A4 (en) 2018-12-05
KR102649896B1 (ko) 2024-03-22
EP3279925B1 (en) 2019-12-04
EP3279925A1 (en) 2018-02-07
KR20170133322A (ko) 2017-12-05
CN107408508A (zh) 2017-11-28
JP6755855B2 (ja) 2020-09-16
WO2016159321A1 (ja) 2016-10-06
KR20170133328A (ko) 2017-12-05
KR102605400B1 (ko) 2023-11-24
JPWO2016159321A1 (ja) 2018-02-01
US20180175100A1 (en) 2018-06-21
WO2016159322A1 (ja) 2016-10-06
EP3279926A1 (en) 2018-02-07
JP6950059B2 (ja) 2021-10-13
JP2022027973A (ja) 2022-02-14
JP2020202400A (ja) 2020-12-17
JPWO2016159322A1 (ja) 2017-08-03
KR20230169471A (ko) 2023-12-15
CN107408508B (zh) 2022-01-25
US20190341420A1 (en) 2019-11-07
CN107408507A (zh) 2017-11-28
US10622403B2 (en) 2020-04-14
CN107360729B (zh) 2020-08-14
JP6742988B2 (ja) 2020-08-19
CN107431017B (zh) 2020-12-04
WO2016159320A1 (ja) 2016-10-06
CN114050124A (zh) 2022-02-15
US10141368B2 (en) 2018-11-27
US20180108625A1 (en) 2018-04-19
EP3279924B1 (en) 2021-11-17
US10622402B2 (en) 2020-04-14
US10403676B2 (en) 2019-09-03
EP3279924A1 (en) 2018-02-07
JP6763851B2 (ja) 2020-09-30
EP3279926B1 (en) 2021-11-03
US20180083143A1 (en) 2018-03-22
CN107431017A (zh) 2017-12-01
EP3279927A1 (en) 2018-02-07
EP3961687A1 (en) 2022-03-02
JP7387700B2 (ja) 2023-11-28
KR20170134968A (ko) 2017-12-07
JP7003196B2 (ja) 2022-02-04

Similar Documents

Publication Publication Date Title
KR102611325B1 (ko) 반도체 장치
TWI773136B (zh) 半導體裝置之製造方法
TWI694569B (zh) 半導體裝置
TWI716397B (zh) 半導體裝置之製造方法
TWI702655B (zh) 半導體裝置及其製造方法
US20150364514A1 (en) Method of manufacturing semiconductor device and structure

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant