TWI694569B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI694569B
TWI694569B TW105111548A TW105111548A TWI694569B TW I694569 B TWI694569 B TW I694569B TW 105111548 A TW105111548 A TW 105111548A TW 105111548 A TW105111548 A TW 105111548A TW I694569 B TWI694569 B TW I694569B
Authority
TW
Taiwan
Prior art keywords
hole
insulating layer
region
opening
semiconductor device
Prior art date
Application number
TW105111548A
Other languages
English (en)
Other versions
TW201737451A (zh
Inventor
細川暢郎
井上直
柴山勝己
Original Assignee
日商濱松赫德尼古斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商濱松赫德尼古斯股份有限公司 filed Critical 日商濱松赫德尼古斯股份有限公司
Priority to TW105111548A priority Critical patent/TWI694569B/zh
Publication of TW201737451A publication Critical patent/TW201737451A/zh
Application granted granted Critical
Publication of TWI694569B publication Critical patent/TWI694569B/zh

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明之半導體裝置1包含:半導體基板2,其形成有貫通孔7;第1配線3;絕緣層10;及第2配線8,其於絕緣層10之開口10a中電性連接於第1配線3。絕緣層10具有:第1彎曲部101,其於第1開口7a與第2開口7b之間覆蓋貫通孔7之內表面7c;與第2彎曲部102,其覆蓋第2開口7b之緣。第1彎曲部101之表面10b朝與貫通孔7之內表面7c相反之側凸狀地彎曲。第2彎曲部102之表面10b朝與貫通孔7之內表面7c相反之側凸狀地彎曲。

Description

半導體裝置
本發明係關於一種半導體裝置。
於光裝置、電子裝置等半導體裝置中,有經由形成於半導體基板之貫通孔而於半導體基板之表面側與內表面側之間實施電性連接之情形(例如,參照專利文獻1)。
[先前技術文獻] [專利文獻]
專利文獻1:日本專利特開2004-57507號公報
於上述般之半導體裝置中,伴隨著其小型化、高集成化等,半導體基板之經由貫通孔之電性連接有變得脆弱之虞。
因此,本發明之目的在於提供一種可將半導體基板之經由貫通孔之電性連接確實化之半導體裝置。
本發明之一態樣之半導體裝置包含:半導體基板,其具有彼此對向之第1表面及第2表面,且形成有自第1表面到達至第2表面之貫通孔;第1配線,其設置於第1表面,且一部分位於貫通孔之第1表面側之第1開口上;絕緣層,其係設置於貫通孔之內表面及第2表面,且經由貫通孔之第2表面側之第2開口而連續;及第2配線,其係設置於絕 緣層之表面,且於絕緣層之第1表面側之開口中電性連接於第1配線;且絕緣層具有:第1彎曲部,其於第1開口與第2開口之間覆蓋貫通孔之內表面;與第2彎曲部,其覆蓋第2開口之緣;且第1彎曲部之表面朝與貫通孔內表面相反之側凸狀地彎曲;且第2彎曲部之表面朝與貫通孔之內表面相反之側凸狀地彎曲。
於該半導體裝置中,絕緣層具有覆蓋貫通孔之第2開口之緣之第2彎曲部,且第2彎曲部之表面朝與貫通孔之內表面相反之側凸狀地彎曲。藉此,將設置於貫通孔之內表面之絕緣層之表面與設置於半導體基板之第2表面之絕緣層之表面平滑地連接。因此,無論於製造時或製造後,均可防止於貫通孔之第2開口部分之第2配線之斷線。又,絕緣層於第1開口與第2開口之間具有覆蓋貫通孔之內表面之第1彎曲部,且第1彎曲部之表面朝與貫通孔之內表面相反之側凸狀地彎曲。藉此,於例如將貫通孔小徑化之情形時,亦充分確保半導體基板之第1表面側之絕緣層之開口之寬度。因此,無論於製造時或製造後,均可防止於絕緣層之開口部分之第1配線與第2配線之斷線。因此,根據該半導體裝置,可將半導體基板之經由貫通孔之電性連接確實化。
於本發明之一態樣之半導體裝置中,亦可為絕緣層係於第1彎曲部與第2彎曲部之間進而具有覆蓋貫通孔之內表面之第3彎曲部,且第3彎曲部之表面朝貫通孔之內表面側凸狀地彎曲。藉此,例如,即使自貫通孔之第2開口側向第1開口側作用一些外力,第3彎曲部亦作為緩衝區域發揮功能。因此,可降低於第1配線與第2配線之連接部分產生之應力,且可進一步確實地防止第1配線與第2配線之斷線。
於本發明之一態樣之半導體裝置中,亦可為設置於貫通孔之內表面之絕緣層之平均厚度較設置於第2表面之絕緣層之平均厚度大。藉此,於例如將半導體基板薄型化之情形時,設置於貫通孔之內表面之絕緣層亦可作為增強層發揮功能,故可充分確保貫通孔周邊部分之 強度。
於本發明之一態樣之半導體裝置中,亦可為貫通孔之內表面係自第1表面向第2表面擴大之錐狀之面,或,亦可為貫通孔之內表面(於貫通孔之內表面為圓柱面等之曲面之情形時,為其曲面之切平面)係與第1表面及第2表面正交之面。於任一者之情形時,均可將半導體基板之經由貫通孔之電性連接確實化。
於本發明之一態樣之半導體裝置中,亦可為絕緣層包含樹脂。藉此,可容易且確實地形成具有上述之形狀之絕緣層。
根據本發明,可提供一種可將半導體基板之經由貫通孔之電性連接確實化之半導體裝置。
1‧‧‧半導體裝置
2‧‧‧半導體基板
2a‧‧‧第1表面
2b‧‧‧第2表面
2c‧‧‧p型區域
3‧‧‧第1配線
3a‧‧‧焊墊部
4‧‧‧氧化膜
4a‧‧‧開口
4b‧‧‧開口
5‧‧‧光透過基板(支持基板)
6‧‧‧接著層
7‧‧‧貫通孔
7a‧‧‧第1開口
7b‧‧‧第2開口
7c‧‧‧內表面
8‧‧‧第2配線
8a‧‧‧焊墊部
9‧‧‧取出電極
10‧‧‧絕緣層
10a‧‧‧開口
10b‧‧‧表面
10c‧‧‧開口
11‧‧‧第1區域
12‧‧‧第2區域
13‧‧‧第3區域
14‧‧‧第4區域
15‧‧‧第5區域
16‧‧‧接觸孔
17‧‧‧凹部
21‧‧‧樹脂保護層
21a‧‧‧凹部
21b‧‧‧開口
21c‧‧‧開口
22‧‧‧第3配線
22a‧‧‧焊墊部
23‧‧‧取出電極
100‧‧‧樹脂層
101‧‧‧第1彎曲部
102‧‧‧第2彎曲部
103‧‧‧第3彎曲部
210‧‧‧樹脂層
A1~A4‧‧‧箭頭
C‧‧‧容器
CL‧‧‧中心線
D‧‧‧平均厚度之和
F‧‧‧樹脂材料
FL‧‧‧液面
H‧‧‧高度
P1‧‧‧部分
P2‧‧‧部分
S‧‧‧面
T1‧‧‧三角形
T2‧‧‧三角形
W‧‧‧晶圓
α‧‧‧平均傾斜角度
β‧‧‧平均傾斜角度
γ‧‧‧平均傾斜角度
圖1係本發明之一實施形態之半導體裝置之剖視圖。
圖2係圖1之半導體裝置之貫通孔及其周邊部分之剖視圖。
圖3係圖1之半導體裝置之貫通孔及其周邊部分之俯視圖。
圖4之(a)及(b)係用以說明圖1之半導體裝置之製造方法之一步驟之剖視圖。
圖5之(a)及(b)係用以說明圖1之半導體裝置之製造方法之一步驟之剖視圖。
圖6之(a)及(b)係用以說明圖1之半導體裝置之製造方法之一步驟之剖視圖。
圖7之(a)及(b)係用以說明圖1之半導體裝置之製造方法之一步驟之剖視圖。
圖8之(a)及(b)係用以說明圖1之半導體裝置之製造方法之一步驟之剖視圖。
圖9係用以說明圖1之半導體裝置之製造方法之一步驟之剖視 圖。
圖10係圖1之半導體裝置之部分剖視圖。
圖11係圖1之半導體裝置之變化例之部分剖視圖。
圖12係圖1之半導體裝置之變化例之部分剖視圖。
圖13係圖12之半導體裝置之貫通孔及其周邊部分之俯視圖。
圖14係圖1之半導體裝置之貫通孔及其周邊部分之變化例之剖視圖。
以下,對本發明之實施形態,參照圖式詳細地進行說明。另,於各圖中對相同或相當部分標註相同符號,且省略重複之說明。
如圖1所示般,半導體裝置1具備具有彼此對向之第1表面2a及第2表面2b之半導體基板2。半導體裝置1係例如矽光電二極體等之光裝置。於半導體裝置1中,例如於包含n型之矽之半導體基板2內之第1表面2a側之特定區域,設置有選擇性擴散有p型之雜質之p型區域2c。於半導體基板2之第1表面2a,例如包含鋁之第1配線3係介隔氧化膜4而設置。於氧化膜4中與第1配線3之焊墊部3a對應之部分,形成有開口4a。於氧化膜4中與p型區域2c之端部對應之部分,形成有開口4b。第1配線3係經由開口4b而電性連接於p型區域2c。另,亦可取代氧化膜4,而設置SiN等、包含其他之絕緣材料之絕緣膜。
於半導體基板2之第1表面2a,配置有包含玻璃等之光透過型材料之光透過基板5。半導體基板2與光透過基板5係藉由包含光學接著劑之接著層6光學性且物理性連接。於半導體裝置1中,經由光透過基板5及接著層6而於p型區域2c入射光。另,半導體基板2之厚度較光透過基板5之厚度小(薄)。作為一例,半導體基板2之厚度係數十μm左右,光透過基板5之厚度係數百μm左右。
於半導體基板2,形成自第1表面2a到達至第2表面2b之貫通孔7。 貫通孔7之第1開口7a係位於半導體基板2之第1表面2a,貫通孔7之第2開口7b係位於半導體基板2之第2表面2b。第1開口7a與氧化膜4之開口4a連續,且係由第1配線3之焊墊部3a覆蓋。貫通孔7之內表面7c係自第1表面2a朝第2表面2b擴大之錐狀之面。例如,貫通孔7係形成為自第1表面2a朝第2表面2b擴大之四角形錐台狀。另,於自與貫通線7之中心線CL平行之方向觀察之情形時,貫通孔7之第1開口7a之緣與氧化膜4之開口4a之緣不必一致,例如氧化膜4之開口4a之緣亦可相對於貫通孔7之第1開口7a之緣而位於內側。
貫通孔7之縱橫比係0.2~10。所謂縱橫比,係以貫通孔7之深度(第1開口7a與第2開口7b之距離)除以第2開口7b之寬度(於第2開口7b為矩形之情形時為第2開口7b之對邊間之距離,於第2開口7b為圓形之情形時為第2開口7b之直徑)之值。作為一例,係貫通孔7之深度為30μm,且第2開口7b之寬度為130μm。該情形時,縱橫比成為0.23。
於貫通孔7之內表面7c及半導體基板2之第2表面2b,設置有絕緣層10。絕緣層10係經由貫通孔7之第2開口7b而連續。絕緣層10係於貫通孔7之內側,經由氧化膜4之開口4a而到達至第1配線3之焊墊部3a,且於半導體基板2之第1表面2a側具有開口10a。
於絕緣層10之表面10b(與貫通孔7之內表面7c及半導體基板2之第2表面2b相反之側之表面),設置有例如包含鋁之第2配線8。第2配線8係於絕緣層10之開口10a中電性連接於第1配線3之焊墊部3a。進而,於絕緣層10之表面10b(與半導體基板2之第2表面2b相反之側之表面),設置有例如包含鋁之第3配線22。第3配線22係於形成於絕緣層10之開口10c中電性連接於半導體基板2之第2表面2b。
第2配線8及第3配線22係由樹脂保護層21覆蓋。於樹脂保護層21中與貫通孔7對應之部分,形成有具有平滑之內表面之較淺之凹部21a。於樹脂保護層21中與第2配線8之焊墊部8a對應之部分,形成有 使焊墊部8a露出之開口21b。於樹脂保護層21中與第3配線22之焊墊部22a對應之部分,形成有使焊墊部22a露出之開口21c。於樹脂保護層21之開口21b,配置有凸塊電極即取出電極9。取出電極9係電性連接於第2配線8之焊墊部8a。於樹脂保護層21之開口21c,配置有凸塊電極即取出電極23。取出電極23係電性連接於第3配線22之焊墊部22a。半導體裝置1係經由取出電極9及取出電極23而安裝於電路基板,且取出電極9及取出電極23係分別作為陽極電極及陰極電極而發揮功能。另,亦可代替樹脂保護層21,設置包含其他之絕緣材料之保護層(例如,氧化膜、氮化膜等)。又,樹脂保護層21之厚度可為與絕緣層10之厚度相同程度,或,亦可設為較絕緣層10之厚度小。尤其,若樹脂保護層21之厚度為與絕緣層10之厚度相同程度,則可降低作用於第2配線8及第3配線22之應力。
對上述之絕緣層10,一邊參照圖2,一邊更詳細地進行說明。另,於圖2中,省略光透過基板5、接著層6及樹脂保護層21。
如圖2所示般,絕緣層10之表面10b包含:第1區域11,其於貫通孔7之內側到達至第1開口7a;第2區域12,其於貫通孔7之內側到達至第2開口7b;及第3區域13,其於貫通孔7之外側而與半導體基板2之第2表面2b對向。
第1區域11係自半導體基板2之第1表面2a向第2表面2b擴大之錐狀之區域。第1區域11具有平均傾斜角度α。所謂第1區域11之平均傾斜角度α,係對包含貫通孔7之中心線CL之平面,著眼於中心線CL之一側之區域之情形時,該平面與第1區域11之交線相對於第1表面2a所成之角度之平均值。於該交線為直線之情形時,該直線與第1表面2a所成之角度成為第1區域11之平均傾斜角度α。於該交線為曲線之情形時,該曲線之接線與第1表面2a所成角度之平均值,成為第1區域11之平均傾斜角度α。第1區域11之平均傾斜角度α係大於0°且小於90°。
第2區域12係自半導體基板2之第1表面2a向第2表面2b擴大之錐狀之區域。第2區域12具有平均傾斜角度β。所謂第2區域12之平均傾斜角度β,係對包含貫通孔7之中心線CL之平面,著眼於中心線CL之一側之區域之情形時,該平面與第2區域12之交線相對於第1表面2a所成之角度之平均值。於該交線為直線之情形時,該直線與第1表面2a所成之角度成為第2區域12之平均傾斜角度β。於該交線為曲線之情形時,該曲線之接線與第1表面2a所成角度之平均值,成為第2區域12之平均傾斜角度β。第2區域12之平均傾斜角度β係大於0°且小於90°。
第2區域12之平均傾斜角度β小於第1區域11之平均傾斜角度α。即,第2區域12係具有較第1區域11平緩之傾斜之區域。又,第2區域12之平均傾斜角度β小於貫通孔7之內表面7c之平均傾斜角度γ。即,第2區域12係具有較貫通孔7之內表面7c平緩之傾斜之區域。於本實施形態中,第1區域11之平均傾斜角度α較第2區域12之平均傾斜角度β更接近貫通孔7之內表面7c之平均傾斜角度γ。此處,第1區域11之平均傾斜角度α>貫通孔7之內表面7c之平均傾斜角度γ>第2區域12之平均傾斜角度β。所謂貫通孔7之內表面7c之平均傾斜角度γ,係對包含貫通孔7之中心線CL之平面,著眼於中心線CL之一側之區域之情形時,該平面與內表面7c之交線相對於第1表面2a所成之角度之平均值。於該交線為直線之情形時,該直線與第1表面2a所成之角度成為貫通孔7之內表面7c之平均傾斜角度γ。於該交線為曲線之情形時,該曲線之接線與第1表面2a所成角度之平均值成為貫通孔7之內表面7c之平均傾斜角度γ。
絕緣層10之表面10b進而包含:第4區域14,其於與貫通孔7之內表面7c相反之側具有凸之最大曲率;及第5區域15,其沿著貫通孔7之第2開口7b之緣。所謂於與貫通孔7之內表面7c相反之側凸之最大曲率,係於對包含貫通線7之中心線CL之平面,著眼於中心線CL之一側 之區域之情形時,於該平面與表面10b之交線中之朝與貫通孔7之內表面7c相反之側凸狀地彎曲之部分之曲率之最大值。另,第1區域11係於設置於貫通孔7之內表面7c之絕緣層10之表面10b中之較第4區域14更接近貫通孔7之第1開口7a側(與貫通孔7之中心線CL平行之方向之第1開口7a側)之區域。第2區域12係設置於貫通孔7之內表面7c之絕緣層10之表面10b中之較第4區域14更接近貫通孔7之第2開口7b側(與貫通孔7之中心線CL平行之方向之第2開口7b側)之區域(即,第4區域14與第5區域15之間之區域)。
第4區域14係以與第1區域11與第2區域12連續地連接之方式彎曲。即,第4區域14係帶有圓角之曲面,且將第1區域11與第2區域12平滑地連接。此處,若假定第4區域14不存在,且使第1區域11朝半導體基板2之第2表面2b側延伸,使第2區域12朝半導體基板2之第1表面2a側延伸,則藉由第1區域11與第2區域12形成交線(角、彎曲部位)。第4區域14係相當於將該交線(角、彎曲部位)進行R倒角時形成之曲面。第4區域14係於對包含貫通孔7之中心線CL之平面,著眼於中心線CL之一側之區域之情形時,該平面與表面10b之交線中之於與第1區域11對應之部分及與第2區域12對應之部分之間、朝與貫通孔7之內表面7c相反之側凸狀地彎曲之部分。
第5區域15係以將第2區域12與第3區域13連續地連接之方式彎曲。即,第5區域15係帶有圓角之曲面,且將第2區域12與第3區域13平滑地連接。此處,若假定第5區域15不存在,且使第2區域12朝半導體基板2之第2表面2b側延伸,使第3區域13朝貫通孔7之中心線CL延伸,則藉由第2區域12與第3區域13形成交線(角、彎曲部位等)。第5區域15相當於將該交線(角、彎曲部位等)進行R倒角時形成之曲面。第5區域15係於對包含貫通孔7之中心線CL之平面,著眼於中心線CL之一側之區域之情形時,該平面與表面10b之交線中之與第2區域12對 應之部分及與第3區域13對應之部分之間,朝與貫通孔7之第2開口7b之緣相反之側凸狀地彎曲之部分。
於本實施形態中,第1區域11、第4區域14及第5區域15係朝與貫通孔7之內表面7c相反之側凸狀地彎曲之曲面。第2區域12係於貫通孔7之內表面7c側凸狀地彎曲之曲面(即,若自與貫通孔7之內表面7c相反之側觀察,則凹狀地彎曲之曲面)。第3區域13係與半導體基板2之第2表面2b大致平行之平面。如上述般,第4區域14係以將第1區域11與第2區域12連續地連接之方式彎曲,且第5區域15係以將第2區域12與第3區域13連續地連接之方式彎曲,故絕緣層10之表面10b成為連續之面(不存在面與面之交線(角、彎曲部位等)等不連續部位,各區域11、12、13、14、15為平滑地連接之面)。
設置於貫通孔7之內表面7c之絕緣層10之平均厚度大於設置於半導體基板2之第2表面2b之絕緣層10之平均厚度。設置於貫通孔7之內表面7c之絕緣層10之平均厚度,係於與內表面7c垂直之方向之絕緣層10之厚度之平均值。所謂設置於半導體基板2之第2表面2b之絕緣層10之平均厚度,係於與第2表面2b垂直之方向之絕緣層10之厚度之平均值。
於半導體基板2之與第1表面2a及第2表面2b平行之方向上,絕緣層10中之與第1區域11對應之部分之平均厚度較樹脂絕緣層10中之與第2區域12對應之部分之平均厚度大。於半導體基板2之與第1表面2a及第2表面2b平行之方向上,所謂與絕緣層10中之與第1區域11對應之部分之平均厚度,係於該方向之第1區域11與貫通孔7之內表面7c之距離之平均值。於半導體基板2之與第1表面2a及第2表面2b平行之方向上,所謂絕緣層10中之與第2區域12對應之部分之平均厚度,係該方向之第2區域12與貫通孔7之內表面7c之距離之平均值。
於絕緣層10中,第1區域11係設置於貫通孔7之內表面7c之絕緣層 10中之自半導體基板2之第1表面2a具有高度H之部分之表面。高度H係半導體基板2之厚度(即,第1表面2a與第2表面2b之距離)與設置於半導體基板2之第2表面2b之絕緣層10之平均厚度之和D之1/2以下。
於絕緣層10中,將通過絕緣層10之開口10a之緣及貫通孔7之第2開口7b之緣之面S設為邊界面,若著眼於相對於面S而貫通孔7之內表面7c側之部分P1、及相對於面S而與貫通孔7之內表面7c相反之側之部分P2,則部分P1之體積大於部分P2之體積。又,於絕緣層10中,若對包含貫通孔7之中心線CL之平面,著眼於中心線CL之一側之區域,則三角形T1之面積較三角形T2之面積大。三角形T1係於包含貫通孔7之中心線CL之平面中(即,於圖2之剖面中),將貫通孔7之第1開口7a之緣、貫通孔7之第2開口7b之緣、及絕緣層10之開口10a之緣設為頂點之三角形。三角形T2係於包含貫通孔7之中心線CL之平面中(即,圖2之剖面中),將絕緣層10之開口10a之緣、貫通孔7之第2開口7b之緣、及第4區域14之頂部設為頂點之三角形。
絕緣層10具有第1彎曲部101、第2彎曲部102、及第3彎曲部103。第1彎曲部101係於第1開口部7a與第2開口部7b之間覆蓋貫通孔7之內表面7c。第2彎曲部102覆蓋貫通孔7之第2開口7b之緣(即,半導體基板2之第2表面2b與貫通孔之內表面7c之交線)。第2彎曲部102係以跨及半導體基板2之第2表面2b與貫通孔之內表面7c之方式形成。於本實施形態中,無論第2開口7b之緣之形狀為矩形或為圓形,第2開口7b之緣均不會成為倒角後之狀態,而成為角(邊緣)。第2彎曲部102將該角覆蓋。第3彎曲部103係於第1彎曲部101與第2彎曲部102之間覆蓋貫通孔7之內表面7c。第1彎曲部101與第3彎曲部103彼此分離,且第2彎曲部102與第3彎曲部103彼此分離。第1彎曲部101之絕緣層10之表面10b(於本實施形態中,相當於第4區域14)係朝與貫通孔7之內表面7c相反之側凸狀地彎曲。第2彎曲部102之絕緣層10之表面10b(於本實 施形態與第5區域15相當)朝與貫通孔7之內表面7c相反之側凸狀地彎曲。第3彎曲部103之絕緣層10之表面10b(於本實施形態中,相當於第2區域12)朝貫通孔7之內表面7c側凸狀地彎曲(即,若自與貫通孔7之內表面7c相反之側觀察,則凹狀地彎曲)。第1彎曲部101之絕緣層10之表面10b之曲率、與第2彎曲部102之絕緣層10之表面10b之曲率彼此不同。
所謂向與貫通孔7之內表面7c相反之側凸狀之彎曲,係指於對包含貫通孔7之中心線CL之平面,著眼於中心線CL之一側之區域之情形時,該平面與表面10b之交線朝與貫通孔7之內表面7c相反之側凸狀地彎曲。所謂向貫通孔7之內表面7c側凸狀之彎曲,係指於對包含貫通孔7之中心線CL之平面,著眼於中心線CL之一側之區域之情形時,該平面與表面10b之交線朝貫通孔7之內表面7c側凸狀地彎曲。
如圖3所示般,自與貫通孔7之中心線CL平行之方向觀察之情形時,第2配線8之外緣係位於貫通孔7之第2開口7b之外側。即,第2配線8之外緣係位於與絕緣層10之表面10b中之與半導體基板2之第2表面2b相反之側之表面。另,於圖3中,絕緣層10係以虛線顯示,第2配線8係以二點鏈線顯示。
於貫通孔7形成為自第1表面2a朝第2表面2b擴大之四角錐台狀之情形時,於第2彎曲部102之絕緣層10之表面10b(於本實施形態中,相當於第5區域15)中,於與貫通孔7之中心線CL平行之方向觀察之情形時,較之自貫通孔7之第2開口7b之各邊至該表面10b之距離,自貫通孔7之第2開口7b之各角至該表面10b之距離較大。藉此,於貫通孔7之第2開口7b之各角中,第2彎曲部102成為更平緩之曲面,故可確實地抑制貫通孔7之第2開口7b之緣露出,且可進一步確實地抑制第2配線8與半導體基板2之間之電流之洩漏產生。
又,於第1彎曲部101之絕緣層10之表面10b(於本實施形態中,相 當於第4區域14)中,於自與貫通孔7之中心線CL平行之方向觀察之情形時,較之自貫通孔7之第1開口7a之各邊至該表面10b之距離,自貫通孔7之第1開口7a之各角至該表面10b之距離較大。進而,於自與貫通孔7之中心線CL平行之方向觀察之情形時,第2彎曲部102之絕緣層10之表面10b(於本實施形態中,相當於第5區域15)、與第2彎曲部102之絕緣層10之表面10b(於本實施形態中,相當於第5區域15)之距離係較之於貫通孔7之第1開口7a之各邊之該距離,於貫通孔7之第1開口7a之各角之該距離較大。藉此,雖然四角錐台狀之貫通孔7之角部(谷部)係絕緣膜進一步容易變薄之部分,但可於該角部(谷部)中充分地確保絕緣層10之厚度。
如以上說明般,於半導體裝置1中,絕緣層10具有覆蓋貫通孔7之第2開口7b之緣之第2彎曲部102,且第2彎曲部102之表面10b朝與貫通孔7之內表面7c相反之側凸狀地彎曲。藉此,設置於貫通孔7之內表面7c之絕緣層10之表面10b與設置於半導體基板2之第2表面2b之絕緣層10之表面10b係平滑地連接。因此,無論於製造時或製造後,均可防止於貫通孔7之第2開口7b部分之第2配線8之斷線。又,絕緣層10於第1開口7a與第2開口7b之間具有覆蓋貫通孔7之內表面7c之第1彎曲部101,第1彎曲部101之表面10b朝與貫通孔7之內表面7c相反之側凸狀地彎曲。藉此,即使於例如將貫通孔7小徑化之情形時,亦可充分確保半導體基板2之第1表面2a側之絕緣層10之開口10a之寬度。因此,無論於製造時或製造後,均可防止於絕緣層10之開口10a部分之第1配線3與第2配線8之斷線。因此,根據半導體裝置1,可將半導體基板2之經由貫通孔7之電性連接確實化。
於半導體裝置1中,絕緣層10於第1彎曲部101與第2彎曲部102之間進而具有覆蓋貫通孔7之內表面7c之第3彎曲部103,第3彎曲部103之表面10b朝貫通孔7之內表面7c側凸狀地彎曲。藉此,例如,即使自 貫通孔7之第2開口7b側向第1開口7a側作用一些外力,第3彎曲部103亦可作為緩衝區域發揮功能。因此,可降低產生於第1配線3與第2配線8之連接部分之應力,可進一步確實地防止第1配線3與第2配線8之斷線。
於半導體裝置1中,設置於貫通孔7之內表面7c之絕緣層10之平均厚度較設置於第2表面2b之絕緣層10之平均厚度大。藉此,即使於例如將半導體基板2薄型化之情形時,設置於貫通孔7之內表面7c之絕緣層10亦可作為增強層發揮功能,故可充分地確保貫通孔7周邊部分之強度。又,可將第1區域11之平均傾斜角度及第2區域12之平均傾斜角度設為期望之角度,可獲得表面10b成為連續之面(不存在面與面之交線(角、彎曲部位等)等不連續部位,各區域11、12、13、14、15為平滑地連接之面)之絕緣層10。於例如絕緣層10係沿著貫通孔7之內表面7c以均勻之厚度形成之情形時,不可能獲得表面10b成為連續之面之絕緣層10。
於半導體裝置1中,貫通孔7之內表面7c係自第1表面2a朝第2表面2b擴大之錐狀之面。於該情形時,亦可將半導體基板2之經由貫通孔7之電性連接確實化。
於半導體裝置1中,絕緣層10包含樹脂。藉此,可容易且確實地形成具有上述之形狀之絕緣層10。
於半導體裝置1中,絕緣層10之表面10b中之到達至貫通孔7之第1開口7a之第1區域11、及到達至貫通孔7之第2開口7b之第2區域12,係自半導體基板2之第1表面2a朝第2表面2b擴大之錐狀之區域。然後,第2區域12之平均傾斜角度較貫通孔7之內表面7c之平均傾斜角度小。藉此,絕緣層10之表面10b中之與半導體基板2之第2表面2b對向之第3區域13與到達至貫通孔7之第2開口7b之第2區域12所成之角度,較半導體基板2之第2表面2b與貫通孔7之內表面7c所成之角度大(即、 平緩)。因此,無論於製造時或製造後,均防止於貫通孔7之第2開口7b部分之第2配線8之斷線。又,與例如絕緣層10係沿著貫通孔7之內表面7c以均勻之厚度形成之情形相比,第2區域12之傾斜成為平緩,故可容易且確實地形成第2配線8。進而,由於可不依存於貫通孔7之內表面7c之形狀而形成第2配線8,故於例如於貫通孔7之內表面7c殘留有尖銳之部分之情形時,亦可防止起因於此種部分之第2配線8之斷線。又,第2區域12之平均傾斜角度成為較第1區域11之平均傾斜角度小。換言之,到達至貫通孔7之第1開口7a之第1區域11之平均傾斜角度大於第2區域12之平均傾斜角度。藉此,於例如將貫通孔7小徑化之情形時,亦可充分地確保半導體基板2之第1表面2a側之絕緣層10之開口10a之寬度。因此,無論於製造時或製造後,均可防止於絕緣層10之開口10a部分之第1配線3與第2配線8之斷線。進而,於絕緣層10之表面10b中,第4區域14係以將第1區域11與第2區域12連續地連接之方式彎曲,第5區域15係以將第2區域12與第3區域13連續地連接之方式彎曲。因此,無論於製造時或製造後,均防止於絕緣層10之表面10b之整個區域之第2配線8之斷線。尤其於製造後,可於絕緣層10之表面10b之整個區域緩和應力集中,故對於第2配線8之斷線之防止較有效。藉由以上,根據半導體裝置1,可將半導體基板2之經由貫通孔7之電性連接確實化。
於半導體裝置1中,絕緣層10之表面10b成為連續之面(不存在面與面之交線(角、彎曲部位等)等不連續部位,各區域11、12、13、14、15為平滑地連接之面)。藉此,可緩和應力集中而防止第2配線8之斷線。
於半導體裝置1中,第1區域11之平均傾斜角度較第2區域12之平均傾斜角度更接近貫通孔7之內表面7c之平均傾斜角度。藉此,可獲得為了使第1配線3之焊墊部3a露出而具有充足之寬度之開口10a,其 結果,無論於製造時或製造後,均可確實地防止於絕緣層10之開口10a部分之第1配線3與第2配線8之斷線。
於半導體裝置1中,成為第1區域11之平均傾斜角度α>貫通孔7之內表面7c之平均傾斜角度γ>第2區域12之平均傾斜角度β。藉此,可防止第2配線8之斷線,且可獲得為了使第1配線3之焊墊部3a露出而具有充足之寬度之開口10a。
於半導體裝置1中,於與半導體基板2之第1表面2a及第2表面2b平行之方向上,絕緣層10中之與第1區域11對應之部分之平均厚度較絕緣層10中之與第2區域12對應之部分之平均厚度大。藉此,可獲得具有難以產生第2配線8之斷線且難以產生第1配線3與第2配線8之斷線之形狀之絕緣層10。
於半導體裝置1中,即使例如於貫通孔7之第2開口7b之緣殘存有突懸等,該突懸等亦被絕緣層10覆蓋,且於凸狀地彎曲之曲面即第5區域15設置有第2配線8。藉此,可確實地防止於貫通孔7之第2開口7b部分之第2配線8之斷線。
於半導體裝置1中,設置於貫通孔7之內表面7c之絕緣層10中之具有設置於半導體基板2之厚度與第2表面2b之絕緣層10之平均厚度之和D之1/2以下之高度H之部分之表面成為第1區域11。藉此,於絕緣層10之表面10b中,可將第1區域11與第2區域12平緩地連接,而確實地防止於第1區域11與第2區域12之邊界之第2配線8之斷線。
於半導體裝置1之絕緣層10中,將通過絕緣層10之開口10a之緣及貫通孔7之第2開口7b之緣之面S設為邊界面,若著眼於相對於面S而貫通孔7之內表面7c側之部分P1、及相對於面S而與貫通孔7之內表面7c相反之側之部分P2,則部分P1之體積大於部分P2之體積。又,若對包含貫通孔7之中心線CL之平面,著眼於中心線CL之一側之區域,則三角形T1之面積大於三角形T2之面積。藉由該等,於絕緣層10之表 面10b中,亦可將第1區域11與第2區域12平緩地連接,可確實地防止於第1區域11與第2區域12之邊界之第2配線8之斷線。
於半導體裝置1中,設置於貫通孔7之內表面7c之絕緣層10之表面10b中之於與貫通孔7之內表面7c相反之側具有凸之最大曲率之較第4區域14更接近第1開口7a側之區域成為第1區域11,較第4區域14更接近第2開口7b側之區域成為第2區域12。此種絕緣層10之形狀於將半導體基板2之經由貫通孔7之電性連接確實化方面尤其有效。
接著,對上述之半導體裝置1之製造方法,一般參照圖4~圖9,一邊進行說明。首先,如圖4之(a)所示般,於半導體基板2形成p型區域2c,且於半導體基板2之第1表面2a,設置氧化膜4及第1配線3(第1步驟)。接著,如圖4之(b)所示般,於半導體基板2之第1表面2a經由接著層6而安裝光透過基板(支持基板)5(第2步驟)。
接著,如圖5之(a)所示般,藉由研磨安裝有光透過基板5之半導體基板2之第2表面2b(即、藉由去除半導體基板2之第2表面2b側之部分),可以半導體基板2之厚度小於光透過基板5之厚度之方式將半導體基板2薄型化(第3步驟)。如此,藉由將半導體基板2薄型化,可於其後之步驟中容易地形成貫通孔7。又,即使於完成之半導體裝置1中亦可謀求應答速度之提高。接著,如圖5之(b)所示般,藉由各向異性之濕式蝕刻而於半導體基板2形成貫通孔7,且進而,如圖6之(a)所示般,於氧化膜4中去除與第1配線3之焊墊部3a對應之部分,於氧化膜4形成開口4a。藉此,於貫通孔7之第1開口7a使第1配線3之焊墊部3a露出(第4步驟)。另,於自與貫通孔7之中心線CL平行之方向觀察之情形時,不必以使貫通孔7之第1開口7a之緣與氧化膜4之開口4a之緣一致之方式於氧化膜4形成開口4a,亦可以例如氧化膜4之開口4a之緣相對於貫通孔7之第1開口7a之緣而位於內側之位置之方式於氧化膜4形成開口4a。
接著,準備具有10cp以上黏度之正型之第1樹脂材料,使用該第1樹脂材料而實施浸漬塗佈法(將對象物浸漬於樹脂塗料,將對象物自樹脂塗料吸起,藉此於對象物形成樹脂層之方法),藉此如圖6之(b)所示般,於貫通孔7之內表面7c及半導體基板2之第2表面2b設置絕緣層10(第5步驟)。藉此,於絕緣層10,形成具有追隨於第2區域12、第3區域13及第5區域15之內表面之凹部17。又,於與光透過基板5之半導體基板2相反之側之表面亦附著有第1樹脂材料,且形成有樹脂層100。另,作為第1樹脂材料,可使用例如酚醛樹脂、聚醯亞胺樹脂、及環氧樹脂等。
接著,如圖7之(a)所示般,使用遮罩(省略圖示),於絕緣層10中僅於與接觸孔16對應之部分及與開口10c對應之部分照射光,且僅將其等之部分進行曝光。進而,於樹脂層100(參照圖6之(b))亦照射光,且亦將樹脂層100進行曝光。然後,於絕緣層10中將與接觸孔16對應之部分及與開口10c對應之部分、以及樹脂層100進行顯影,藉此於絕緣層10形成接觸孔16及開口10c,且去除樹脂層100(即、附著於光透過基板5之與半導體基板2相反之側之表面之第1樹脂材料)。藉此,於絕緣層10之開口10a使第1配線3之焊墊部3a露出,且於絕緣層10之開口10c使半導體基板2之第2表面2b之一部分露出(第6步驟)。另,於形成接觸孔16時,亦可併用灰化處理等。
於曝光之時,於遮罩(省略圖示)之光透過部與絕緣層10中與接觸孔16對應之部分之間,藉由形成於樹脂絕緣層10之凹部17而形成間隙。藉此,光繞射而照射於絕緣層10。因此,於顯影之時,形成具有追隨於自半導體基板2之第1表面2a向第2表面2b擴大之錐狀之第1區域11、及第2區域12之內表面之接觸孔16。
接著,如圖7之(b)所示般,例如使用鋁而實施濺鍍法,藉此於絕緣層10之表面10b設置第2配線8及第3配線22,於絕緣層10之開口10a 中將第1配線3與第2配線8電性連接,且於絕緣層10之開口10c中將第3配線22與半導體基板2之第2表面2b電性連接(第7步驟)。此時,接觸孔16具有追隨於自半導體基板2之第1表面2a向第2表面2b擴大之錐狀之第1區域11之內表面,故於該內表面亦確實地形成金屬膜,進而,於絕緣層10之開口10a中將第1配線3與第2配線8確實地連接。
接著,準備具有10cp以上之黏度之正型之第2樹脂材料,藉由使用該第2樹脂材料而實施浸漬塗佈法,如圖8之(a)所示般,以覆蓋第2配線8及第3配線22之方式,於絕緣層10之表面10b設置樹脂保護層21(第8步驟)。藉此,於樹脂保護層21形成凹部21a。又,於光透過基板5之與半導體基板2相反之側之表面亦附著第2樹脂材料,形成樹脂層210。另,作為第2樹脂材料,可使用例如酚醛樹脂、聚醯亞胺樹脂、及環氧樹脂等。
接著,如圖8之(b)所示般,使用遮罩(省略圖示),而於樹脂保護層21中僅於與第2配線8之焊墊部8a對應之部分及與第3配線22之焊墊部22a對應之部分照射光,且僅將其等之部分曝光。進而,於樹脂層210(參照圖8之(a))亦照射光,將樹脂層210進行曝光。然後,於樹脂保護層21中與第2配線8之焊墊部8a對應之部分及與第3配線22之焊墊部22a對應之部分、以及樹脂層210進行顯影,藉此於樹脂保護層21形成開口21b及開口21c,且去除樹脂層210(即,附著於光透過基板5之與半導體基板2相反之側之表面之第2樹脂材料)。藉此,於樹脂保護層21之開口21b使第2配線8之焊墊部8a露出,且於樹脂保護層21之開口21c使第3配線22之焊墊部22a露出(第9步驟)。最後,於未由樹脂保護層21覆蓋之第2配線8之焊墊部8a配置取出電極9,且於未由樹脂保護層21覆蓋之第3配線22之焊墊部22a配置取出電極23,獲得上述之半導體裝置1。
對實施上述之浸漬塗佈法之步驟,進一步詳細地進行說明。於 本實施形態中,用以形成絕緣層10之第1樹脂材料、與用以形成樹脂保護層21之第1樹脂材料係相同。因此,用以形成絕緣層10之浸漬塗佈法、及用以形成樹脂保護層21之浸漬塗佈法均如下述般實施。另,上述之半導體裝置1之製造方法之各步驟係以晶圓級實施,最後,將包含複數個半導體裝置1之晶圓進行切割而獲得各個半導體裝置1。
如圖9所示般,於存積於容器C之樹脂材料F,浸漬含有相當於複數個半導體裝置1之部分之晶圓W。於樹脂材料F浸漬晶圓W時,維持使存積於容器C之樹脂材料F之液面FL與半導體基板2之第1表面2a交叉之狀態(於本實施形態中為正交之狀態、即半導體基板2之第1表面2a為與垂直方向平行之狀態)。
接著,自存積於容器C之樹脂材料F,將包含相當於複數個半導體裝置1之部分之晶圓W上拉。於將樹脂材料F自晶圓W上拉時,維持使存積於容器C之樹脂材料F之液面FL與半導體基板2之第1表面2a交叉之狀態(於本實施形態中,為正交之狀態,即半導體基板2之第1表面2a為與垂直方向平行之狀態)。
其後,進行塗佈於晶圓W之樹脂材料F之預烘乾。較佳為於該預烘乾時,將晶圓W之朝向維持為與進行相對於樹脂材料F之半導體基板2之浸漬及上拉時相同之朝向。其理由係如下述。即,其原因為於預烘乾之時,若與進行相對於樹脂材料F之半導體基板2之浸漬及上拉時於不同之朝向使晶圓之朝向變化,則樹脂材料F之附著狀態變化,有於每個貫通孔7中絕緣層10及樹脂保護層21之形成狀態偏差之虞。
另,將絕緣層10及樹脂保護層21之各者圖案化之步驟之詳細之一例係如下述。即,藉由浸漬塗佈法塗佈樹脂材料,進行上述之樹脂材料之預烘乾、進行上述之樹脂材料之曝光、進行樹脂材料之烘乾、進行上述之樹脂材料之顯影、進行樹脂材料之烘乾。另,亦可不進行於上述之樹脂材料之曝光後且樹脂材料之顯影前之樹脂材料之烘乾。 以上,如說明般,於半導體裝置1之製造方法中,於將半導體基板2薄型化之步驟以後之各步驟,可以於半導體基板2安裝有光透過基板5之狀態實施。藉此,可防止於貫通孔7之周邊部分產生損傷。又,藉由浸漬塗佈法之實施,形成絕緣層10。藉此,可確實地形成可確保電性絕緣之具有充足之厚度之絕緣層10。因此,根據半導體裝置1之製造方法,可一邊將半導體基板2薄型化,一邊防止於貫通孔7之周邊部分產生損傷,且可確保於貫通孔7內之配線與半導體基板2之間之電性絕緣。
於半導體裝置1之製造方法中,於用以形成絕緣層10之浸漬塗佈法、及用以形成樹脂保護層21之浸漬塗佈法之各者中,如下述般,實施相對於樹脂材料F之浸漬及上拉。即,以使存積之樹脂材料F之液面FL與半導體基板2之第1表面2a交叉之方式,於存積之樹脂材料F,浸漬安裝有光透過基板5之半導體基板2,且以使存積之樹脂材料F之液面FL與半導體基板2之第1表面2a交叉之方式,自存積之樹脂材料F將安裝有光透過基板5之半導體基板2上拉。藉此,與以例如存積之樹脂材料F之液面FL與半導體基板2之第1表面2a平行之狀態,實施相對於樹脂材料F之浸漬及上拉之情形相比,可降低於貫通孔7之周邊部分產生之應力。又,例如,與以存積之樹脂材料F之液面FL與半導體基板2之第1表面2a平行之狀態,實施相對於樹脂材料F之浸漬及上拉之情形相比,可抑制於形成於貫通孔7之內表面7c之絕緣層10殘存氣泡。
於半導體裝置1之製造方法中,於用以形成絕緣層10之浸漬塗佈法、及用以形成樹脂保護層21之浸漬塗佈法之各者中,使用具有10cp以上之黏度之相同之樹脂材料。藉由使用具有10cp以上之黏度之樹脂材料,可確實地形成可確保電性絕緣之具有充足之厚度之絕緣層10,且可確實地形成可保護第2配線8及第3配線22之具有充足之厚度之樹脂保護層21。又,藉由使用相同之樹脂材料,即使起因於溫度變 化而絕緣層10及樹脂保護層21變形,由於其等之變形之程度成為同等,故亦可防止起因於其等變形之程度大為不同而於第2配線8及第3配線222產生損傷。
另,於浸漬塗佈法,一般而言,使用黏性較低之樹脂材料(例如使用於斥水被覆之樹脂材料等,例如具有1cp以下之黏度之樹脂材料)。然而,即使使用此種樹脂材料而實施浸漬塗佈法,絕緣層10亦沿著貫通孔7之內表面7c以大致均勻之厚度形成。因此,於上述半導體裝置1之製造方法中,藉由使用具有10cp以上之黏度之樹脂材料而實施浸漬塗佈法,可容易且確實地獲得具有上述之形狀之絕緣層10。
於半導體裝置1之製造方法中,於在絕緣層10形成接觸孔16及開口10c時,去除樹脂層100(即,附著於光透過基板5之與半導體基板2相反之側之表面之第1樹脂材料)。又,於在樹脂保護層21形成開口21b及開口21c時,去除樹脂層210(即,附著於光透過基板5之與半導體基板2相反之側之表面之第2樹脂材料)。藉此,即使將光透過基板5作為支持基板使用,亦可自支持基板去除樹脂層100及樹脂層210,故可使支持基板作為光透過基板5而有效地發揮功能。
另,較佳為不集中去除樹脂層100及樹脂層210,而於各者之顯影時去除樹脂層100及樹脂層210之各者。於顯影後進而進行樹脂材料之烘乾,於該烘乾後無法將樹脂材料去除完,故例如使樹脂層100保持殘存之狀態,於最後之步驟即使欲與樹脂層210一起將樹脂層100去除,亦無法將樹脂層100去除完。因此,於各者之顯影時將樹脂層100及樹脂層210之各者去除。將樹脂層100及樹脂層210確實地去除係於將支持基板作為光透過基板5利用之情形時當為有效。又,於不將支持基板作為光透過基板5利用之情形(最終除去之情形)時,若不將樹脂層100及樹脂層210確實地去除,則於晶圓製程中於固定面存在凹凸,處理亦成為不穩定,且,成為相對於半導體基板2而作用應力。 因此,確實地去除樹脂層100及樹脂層210,係對於不將支持基板作為光透過基板5利用之情形(最終除去之情形)亦有效。
於半導體裝置1之製造方法中,藉由實施浸漬塗佈法,以覆蓋第2配線8及第3配線22之方式,於絕緣層10之表面10b形成樹脂保護層21。藉此,於樹脂保護層21中與貫通孔7對應之部分,形成具有平滑之內表面之較淺之凹部21a。因此,於經由取出電極9及取出電極23而將半導體裝置1安裝於電路基板,且於半導體裝置1與電路基板之間填充底層填料樹脂之情形時,底層填料樹脂容易流入至凹部21a之內側,且難以於凹部21a之內側殘存氣泡等。
於上述半導體裝置1之製造方法中,使用正型之樹脂材料,於貫通孔7之內表面7c及半導體基板2之第2表面2b設置絕緣層10。然後,於絕緣層10中將與接觸孔16對應之部分曝光及顯影,藉此於絕緣層10形成接觸孔16。藉此,可容易且確實地獲得具有上述之形狀之絕緣層10。另,於曝光及顯影之時,藉由形成於絕緣層10之凹部17,於絕緣層10中與接觸孔16對應之部分之厚度變薄(即,由於與接觸孔16對應之部分為絕緣層10中之具有半導體基板2之厚度與設置於第2表面2b之絕緣層10之平均厚度之和D之1/2以下之高度H之部分),故可容易且確實地獲得具有期望之形狀之接觸孔16。
以上,對本發明之一實施形態進行說明,但本發明並非限定於上述實施形態者。例如,於上述實施形態中,貫通孔7之第1開口7a係由第1配線3之焊墊部3a覆蓋,但只要第1配線3之一部分位於第1開口7a上即可,第1配線3亦可覆蓋第1開口7a之整個區域。
又,於上述實施形態中,第1區域11之平均傾斜角度較第2區域12之平均傾斜角度更接近貫通孔7之內表面7c之平均傾斜角度,但亦可為第2區域12之平均傾斜角度較第1區域11之平均傾斜角度更接近貫通孔7之內表面7c之平均傾斜角度。
又,於上述實施形態中,作為支持基板而使用光透過基板5,但於半導體裝置1不具備光透過基板5之情形時,亦可將其他之基板作為支持基板而使用。於將其他之基板作為支持基板使用之情形時,亦可於在半導體裝置1之製造步驟中設置取出電極9及取出電極23後,自半導體基板2去除支持基板。又,於將其他之基板作為支持基板使用之情形時,藉由實施浸漬塗佈法可去除附著於支持基板之樹脂層100及樹脂層210,且亦可使其殘存。進而,於將其他之基板作為支持基板使用之情形時,作為接著層6不必使用光學接著劑。
又,於上述實施形態中,於自與貫通孔7之中心線CL平行之方向觀察之情形時,第2配線8之焊墊部8a及取出電極9位於貫通孔7之第2開口7b之外側附近,但第2配線8之焊墊部8a及取出電極9亦可以自貫通孔7之第2開口7b充分地分離之狀態,位於絕緣層10之表面10b中之與半導體基板2之第2表面2b相反之側之表面。但,於自與貫通孔7之中心線CL平行之方向觀察之情形時,即使第2電極8之焊墊部8a及取出電極9位於貫通孔7之第2開口7b之外側附近,亦如圖10所示般,於取出電極9因熱等膨脹時產生之應力朝各箭頭A1、A2、A3之方向分散。此係由於設置有取出電極9之樹脂保護層21之開口21b之側壁(內表面)彎曲所致。又,由於設置於貫通孔7之內表面7c之絕緣層10之表面10b與設置於半導體基板2之第2表面2b之絕緣層10之表面10b平滑地連接所致。進而,作用於箭頭A3方向之應力沿著第2配線8朝箭頭A4之方向作用。因此,即使第2配線8之焊墊部8a及取出電極9位於貫通孔7之第2開口7b之外側附近,亦防止於貫通孔7之第2開口7b部分附近第2配線8斷線。假如僅對箭頭A3之方向作用應力,則樹脂保護層21之開口21b被推開,有第2配線8斷線之虞。
又,如圖11所示般,取出電極9亦可以自半導體基板2之第2表面2b突出之方式,配置於貫通孔7之內側。於將取出電極9配置於貫通孔 7之內側之情形時,貫通孔7之內表面7c為自第1表面2a朝第2表面2b擴大之錐狀之面,故熔融之焊錫等之金屬材料(用以形成取出電極9之材料)容易流入至貫通孔7之內側,且於貫通孔7之內側難以殘存氣泡等。又,即使例如自貫通孔7之第2開口7b側向第1開口7a側對取出電極9作用一些外力,絕緣層10(尤其為上述之第3彎曲部103)亦作為緩衝區域而發揮功能。因此,可降低於取出電極9產生之應力,且可確實地維持第1配線3、第2配線8及取出電極9之彼此間之電性連接。另,於將取出電極9配置於貫通孔7之內側之情形時,不必將第2配線8引出至第2開口7b之外側,故於自與貫通孔7之中心線CL平行之方向觀察之情形時,第2配線8之外緣亦可位於貫通孔7之第2開口7b之內側。即,第2配線8之外緣亦可位於絕緣層10之表面10b中之與貫通孔7之內表面7c相反之側之表面。
又,如圖12及圖13所示般,於自與貫通孔7之中心線CL平行之方向觀察之情形時,第2配線8之外緣係除了於焊墊部8a延伸之部分以外,亦可位於貫通孔7之第2開口7b之內側。即,第2配線8之外緣係除了於焊墊部8a延伸之部分以外,亦可位於絕緣層10之表面10b中之與貫通孔7之內表面7c相反之側之表面。於該情形時,第2配線8中之僅延伸於焊墊部8a之部分橫切貫通孔7之第2開口7b,故於貫通孔7之第2開口7b部分中,可進一步確實地抑制於第2配線8與半導體基板2之間之電流之洩漏產生。尤其,於貫通孔7之第2開口7b之形狀為矩形之情形時,第2配線8中之於焊墊部8a延伸之部分係以橫切除了矩形之角部以外之邊之部分之方式構成,藉此於貫通孔7之第2開口7b部分中,可進一步確實地抑制於第2配線8與半導體基板2之間之電流之洩漏產生。另,於圖13中,絕緣層10係以虛線顯示,第2配線8係以二點鏈線顯示。
又,如圖14所示般,貫通孔7之內表面7c(於貫通孔7之內表面7c 為圓柱面等之曲面之情形時,為該曲面之切平面)亦可為與第1表面2a及第2表面2b正交之面。於該情形時,亦可將半導體基板2之經由貫通孔7之電性連接確實化。此處,貫通孔7之縱橫比為0.2~10。作為一例,貫通孔7之深度為40μm,第2開口7b之寬度為30μm。於該情形時,縱橫比成為1.3。另,具有圓柱狀、四角柱狀等之形狀之貫通孔7係例如藉由乾式蝕刻形成。
關於圖14所示之貫通孔7,第2區域12之平均傾斜角度β亦小於第1區域11之平均傾斜角度α,且小於貫通孔7之內表面7c之平均傾斜角度γ(於該情形時為90°)。即,第2區域12係較第1區域11具有更平緩之傾斜,且較貫通孔7之內表面7c具有更平緩之傾斜之區域。又,第1區域11之平均傾斜角度α較第2區域12之平均傾斜角度β更接近貫通孔7之內表面7c之平均傾斜角度γ。此處,成為貫通孔7之內表面7c之平均傾斜角度γ>第1區域11之平均傾斜角度α>第2區域12之平均傾斜角度β。藉此,可防止第2配線8之斷線,且可獲得為了使第1配線3之焊墊部3a露出而具有充足之寬度之開口10a。又,絕緣層10之表面10b成為連續之面(不存在面與面之交線(角、彎曲部位等)等不連續部位,各區域11、12、13、14、15為平滑地連接之面)。又,於絕緣層10中,將通過絕緣層10之開口10a之緣及貫通孔7之第2開口7b之緣之面S設為邊界面,若著眼於相對於面S而貫通孔7之內表面7c側之部分P1、及相對於面S而與貫通孔7之內表面7c相反之側之部分P2,則部分P1之體積大於部分P2之體積。又,於絕緣層10中,對包含貫通孔7之中心線CL之平面,若著眼於中心線CL之一側之區域,則三角形T1之面積大於三角形T2之面積。又,於半導體基板2之與第1表面2a及第2表面2b平行之方向上,絕緣層10中之與第1區域11對應之部分之平均厚度較絕緣層10中之與第2區域12對應之部分之平均厚度大。
又,第1區域11亦可為設置於貫通孔7之內表面7c之絕緣層10中之 具有半導體基板2之厚度與設置於半導體基板2之第2表面2b的絕緣層10之平均厚度之和D之2/3以下之高度H之部分之表面10b(參照圖14)。於該情形時,於絕緣層10之表面10b中,將第1區域11與第2區域12平緩地連接,而可確實地防止於第1區域11與第2區域12之邊界之第2配線8之斷線。另,於曝光及顯影之時,藉由形成於絕緣層10之凹部17,於絕緣層10中與接觸孔16對應之部分之厚度變薄(即,與接觸孔16對應之部分為絕緣層10中之具有半導體基板2之厚度與設置於第2表面2b之絕緣層10之平均厚度之和D之2/3以下之高度H之部分),故可容易且確實地獲得具有期望之形狀之接觸孔16。
又,於上述半導體裝置1之製造方法中,使用正型之樹脂材料,於貫通孔7之內表面7c及半導體基板2之第2表面2b設置絕緣層10,且將於絕緣層10中與接觸孔16對應之部分及與開口10c對應之部分曝光及顯影,藉此於絕緣層10形成接觸孔16及開口10c,但本發明並非限定於此。例如,亦可使用負型之樹脂材料,而於貫通孔7之內表面7c及半導體基板2之第2表面2b設置絕緣層10。於該情形時,亦可將於絕緣層10中與接觸孔16對應之部分及與開口10c對應之部分以外之部分進行曝光,且將於絕緣層10中與接觸孔16對應之部分及與開口10c對應之部分進行顯影,藉此於絕緣層10形成接觸孔16及開口10c。起因於光之衰減、光之繞射等,雖僅藉由顯影,可形成自半導體基板2之第2表面2b向第1表面2a擴大之錐狀之接觸孔16,但藉由進而實施熱處理等,可獲得自半導體基板2之第1表面2a向第2表面2b擴大之錐狀之接觸孔16。
又,於上述實施形態中,於例如包含n型之矽之半導體基板2內之第1表面2a側之特定區域,設置有選擇性擴散有p型之雜質之p型區域2c,但各導電型亦可為相反。該情形時,取出電極9及取出電極23分別作為陰極電極及陽極電極發揮功能。進而,並非限定於在第1導 電型(p型及n型之一者)之半導體基板2內形成第2導電型(p型及n型之另一者)之區域者,亦可為於第1導電型(p型及n型之一者)之半導體基板2上形成第2導電型(p型及n型之另一者)之半導體層者,且亦可為於基板上形成第1導電型(p型及n型之一者)之半導體層,且於該第1導電型之半導體層上形成第2導電層(p型及n型之另一者)之半導體層者。即,只要為於半導體基板2之第1導電型區域形成第2導電型之區域者即可,又,於上述實施形態中,半導體裝置1為例如矽光電二極體等之光裝置,但半導體裝置1亦可為其他之光裝置,且亦可為電子裝置等。
又,於上述半導體裝置1之製造方法中,藉由實施浸漬塗佈法,設置絕緣層10及樹脂保護層21,但本發明並非限定於此。例如,亦可實施使用樹脂片之層壓法、使用樹脂塗料之旋轉塗佈法等其他之方法,藉此設置絕緣層10及/或樹脂保護層21。
[產業上之可利用性]
根據本發明,可提供一種可將半導體基板之經由貫通孔之電性連接確實化之半導體裝置。
2‧‧‧半導體基板
2a‧‧‧第1表面
2b‧‧‧第2表面
3‧‧‧第1配線
3a‧‧‧焊墊部
4‧‧‧氧化膜
4a‧‧‧開口
7‧‧‧貫通孔
7a‧‧‧第1開口
7b‧‧‧第2開口
7c‧‧‧內表面
8‧‧‧第2配線
10‧‧‧絕緣層
10a‧‧‧開口
10b‧‧‧表面
11‧‧‧第1區域
12‧‧‧第2區域
13‧‧‧第3區域
14‧‧‧第4區域
15‧‧‧第5區域
101‧‧‧第1彎曲部
102‧‧‧第2彎曲部
103‧‧‧第3彎曲部
CL‧‧‧中心線
D‧‧‧平均厚度之和
H‧‧‧高度
P1‧‧‧部分
P2‧‧‧部分
S‧‧‧面
T1‧‧‧三角形
T2‧‧‧三角形
α‧‧‧平均傾斜角度
β‧‧‧平均傾斜角度
γ‧‧‧平均傾斜角度

Claims (20)

  1. 一種半導體裝置,其包含:半導體基板,其具有彼此對向之第1表面及第2表面,且形成有自上述第1表面到達至上述第2表面之貫通孔;第1配線,其設置於上述第1表面,且一部分位於上述貫通孔之上述第1表面側之第1開口上;絕緣層,其係設置於上述貫通孔之內表面及上述第2表面,且經由上述貫通孔之上述第2表面側之第2開口而連續;及第2配線,其係設置於上述絕緣層之表面,且於上述絕緣層之上述第1表面側之開口中電性連接於上述第1配線;且上述絕緣層具有:第1彎曲部,其於上述第1開口與上述第2開口之間覆蓋上述貫通孔之上述內表面;與第2彎曲部,其覆蓋上述第2開口之緣;且上述第1彎曲部之上述表面朝與上述貫通孔之上述內表面相反之側凸狀地彎曲;且上述第2彎曲部之上述表面朝與上述貫通孔之上述內表面相反之側凸狀地彎曲。
  2. 如請求項1之半導體裝置,其中上述絕緣層係於上述第1彎曲部與上述第2彎曲部之間進而具有覆蓋上述貫通孔之上述內表面之第3彎曲部,且上述第3彎曲部之上述表面朝上述貫通孔之上述內表面側凸狀地彎曲。
  3. 如請求項1之半導體裝置,其中設置於上述貫通孔之上述內表面之上述絕緣層之平均厚度較 設置於上述第2表面之上述絕緣層之平均厚度大。
  4. 如請求項2之半導體裝置,其中設置於上述貫通孔之上述內表面之上述絕緣層之平均厚度較設置於上述第2表面之上述絕緣層之平均厚度大。
  5. 如請求項1至4中任一項之半導體裝置,其中上述貫通孔之上述內表面係自上述第1表面向上述第2表面擴大之錐狀之面。
  6. 如請求項1至4中任一項之半導體裝置,其中上述貫通孔之上述內表面係與上述第1表面及上述第2表面正交之面。
  7. 如請求項1至4中任一項之半導體裝置,其中上述絕緣層包含樹脂。
  8. 如請求項5之半導體裝置,其中上述絕緣層包含樹脂。
  9. 如請求項6之半導體裝置,其中上述絕緣層包含樹脂。
  10. 如請求項1至4中任一項之半導體裝置,其中對包含上述貫通孔之中心線的平面,著眼於上述貫通孔之上述中心線之一側之區域之情形時,上述平面與上述貫通孔之上述內表面間之交線為直線。
  11. 如請求項1之半導體裝置,其中與上述第1表面及上述第2表面平行之方向上的上述絕緣層之厚度並非一定。
  12. 如請求項11之半導體裝置,其中與上述第1表面及上述第2表面平行之上述方向上的上述絕緣層之厚度係:越接近上述第1開口而越增加。
  13. 如請求項1至4中任一項之半導體裝置,其中上述貫通孔內之上述絕緣層之至少一部分係:呈不沿著上述貫通孔之上述內面的形狀。
  14. 如請求項1之半導體裝置,其中上述絕緣層之上述表面具有:第1區域,其配置於上述第1開口與上述第1彎曲部之間;及第2區域,其配置於上述第1彎曲部與上述第2彎曲部之間。
  15. 如請求項14之半導體裝置,其中上述第1區域係:自上述半導體基板之上述第1表面向上述第2表面擴展之錐狀(taper)區域。
  16. 如請求項14之半導體裝置,其中上述第2區域係:自上述半導體基板之上述第1表面向上述第2表面擴展之錐狀區域。
  17. 如請求項14之半導體裝置,其中上述第1區域係:自上述半導體基板之上述第1表面向上述第2表面擴展之錐狀區域;上述第2區域係:自上述半導體基板之上述第1表面向上述第2表面擴展之錐狀區域。
  18. 如請求項17之半導體裝置,其中上述第2區域之平均傾斜角度小於上述第1區域之平均傾斜角度。
  19. 如請求項17之半導體裝置,其中上述第2區域之平均傾斜角度小於上述貫通孔之上述內表面之平均傾斜角度。
  20. 如請求項17之半導體裝置,其中上述第2區域之平均傾斜角度小於上述第1區域之平均傾斜角度,且小於上述貫通孔之上述內表面之平均傾斜角度。
TW105111548A 2016-04-13 2016-04-13 半導體裝置 TWI694569B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105111548A TWI694569B (zh) 2016-04-13 2016-04-13 半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105111548A TWI694569B (zh) 2016-04-13 2016-04-13 半導體裝置

Publications (2)

Publication Number Publication Date
TW201737451A TW201737451A (zh) 2017-10-16
TWI694569B true TWI694569B (zh) 2020-05-21

Family

ID=61021837

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105111548A TWI694569B (zh) 2016-04-13 2016-04-13 半導體裝置

Country Status (1)

Country Link
TW (1) TWI694569B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200509260A (en) * 2003-08-20 2005-03-01 Sharp Kk Semiconductor integrated circuit
TW200814256A (en) * 2006-08-10 2008-03-16 Sumitomo Bakelite Co Semiconductor package and method for manufacturing the same, sealing resin and semiconductor device
TW200915970A (en) * 2007-09-27 2009-04-01 Sanyo Electric Co Circuit device, circuit module and outdoor equipment
TW201117337A (en) * 2009-06-18 2011-05-16 Rohm Co Ltd Semiconductor device
US20120068327A1 (en) * 2010-09-17 2012-03-22 Tessera Research Llc Multi-function and shielded 3d interconnects
US20120205816A1 (en) * 2011-02-11 2012-08-16 Hynix Semiconductor Inc. Semiconductor chip and fabricating method thereof
TW201242003A (en) * 2011-03-08 2012-10-16 Unisantis Elect Singapore Pte Method for producing semiconductor device and semiconductor device
US20140131882A1 (en) * 2012-11-12 2014-05-15 Hong Kong Applied Science and Technology Research Institute Company Limited Through-silicon via structure with patterned surface, patterned sidewall and local isolation
TW201611186A (zh) * 2014-09-11 2016-03-16 吉帝偉士股份有限公司 半導體裝置之製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200509260A (en) * 2003-08-20 2005-03-01 Sharp Kk Semiconductor integrated circuit
TW200814256A (en) * 2006-08-10 2008-03-16 Sumitomo Bakelite Co Semiconductor package and method for manufacturing the same, sealing resin and semiconductor device
TW200915970A (en) * 2007-09-27 2009-04-01 Sanyo Electric Co Circuit device, circuit module and outdoor equipment
TW201117337A (en) * 2009-06-18 2011-05-16 Rohm Co Ltd Semiconductor device
US20120068327A1 (en) * 2010-09-17 2012-03-22 Tessera Research Llc Multi-function and shielded 3d interconnects
US20120205816A1 (en) * 2011-02-11 2012-08-16 Hynix Semiconductor Inc. Semiconductor chip and fabricating method thereof
TW201242003A (en) * 2011-03-08 2012-10-16 Unisantis Elect Singapore Pte Method for producing semiconductor device and semiconductor device
US20140131882A1 (en) * 2012-11-12 2014-05-15 Hong Kong Applied Science and Technology Research Institute Company Limited Through-silicon via structure with patterned surface, patterned sidewall and local isolation
TW201611186A (zh) * 2014-09-11 2016-03-16 吉帝偉士股份有限公司 半導體裝置之製造方法

Also Published As

Publication number Publication date
TW201737451A (zh) 2017-10-16

Similar Documents

Publication Publication Date Title
JP7387700B2 (ja) 半導体装置、及び半導体装置の製造方法
US11916035B2 (en) Package structure and manufacturing method thereof
TWI694569B (zh) 半導體裝置
TWI716397B (zh) 半導體裝置之製造方法
TWI773136B (zh) 半導體裝置之製造方法
TWI702655B (zh) 半導體裝置及其製造方法