CN107408507A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107408507A
CN107408507A CN201680018576.8A CN201680018576A CN107408507A CN 107408507 A CN107408507 A CN 107408507A CN 201680018576 A CN201680018576 A CN 201680018576A CN 107408507 A CN107408507 A CN 107408507A
Authority
CN
China
Prior art keywords
hole
insulating barrier
opening
region
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680018576.8A
Other languages
English (en)
Other versions
CN107408507B (zh
Inventor
石田笃司
细川畅郎
永野辉昌
马场隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of CN107408507A publication Critical patent/CN107408507A/zh
Application granted granted Critical
Publication of CN107408507B publication Critical patent/CN107408507B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明所涉及的半导体装置(1)中的贯通孔(7)为垂直孔。对于包含贯通孔(7)的中心线(CL)的平面来说在分别着眼于中心线(CL)的两侧区域的情况下，将连结对应于绝缘层(10)的开口(10a)的边缘的第1点(X1)和对应于第2开口(7b)的边缘的第2点(X2)的线段设定为第1线段(S1)，将连结第2点(X2)和对应于第2开口(7b)与绝缘层(10)的表面(10b)交叉的点的第3点(X3)的线段设定为第2线段(S2)，将连结第3点(X3)和第1点(X1)的线段设定为第3线段(S3)。此时，相对于第1线段(S1)位于一方侧的绝缘层(10)的第1面积(A1)大于由第1线段(S1)和第2线段(S2)以及第3线段(S3)围起来的绝缘层(10)的第2面积(A2)与相对于第3线段(S3)位于另一方侧的绝缘层(10)的第3面积(A3)之和。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
例如，在专利文献1中记载有具备以盖革模式(Geiger mode)进行工作的多个雪崩光电二极管被设置的半导体基板、处理来自各个雪崩光电二极管的输出信号的多个信号处理部被设置的搭载基板的半导体装置。在专利文献1记载的半导体装置中是通过被形成于半导体基板的贯通孔在半导体基板的表面侧与背面侧之间实施电连接。
现有技术文献
专利文献
专利文献1：日本特开2013-89919号公报
发明内容
发明所要解决的技术问题
就如以上所述的半导体装置而言，虽然希望提高多个像素(相当于雪崩光电二极管)在受光面上所占的面积的比率，但是在将贯通孔设置于每个雪崩光电二极管的情况下想要抑制贯通孔在半导体基板上所占的体积的比率。在另一方面，想要防止贯通孔内的配线发生断线等并确实做到半导体基板上的通过贯通孔的电连接。特别是就如以上所述的半导体装置而言，因为施加于雪崩光电二极管的工作电压变高所以想要在贯通孔内的配线与半导体基板之间谋求绝缘的确实化。
因此，本发明的目的在于提供一种既能够抑制贯通孔在半导体基板上所占的体积的比率又能够确实做到半导体基板上的通过贯通孔的电连接的半导体装置。
解决技术问题的手段
本发明的一个侧面的半导体装置具备：半导体基板，具有互相相对的第1表面以及第2表面并形成有从第1表面到第2表面的贯通孔；第1配线，被设置于第1表面并且一部分位于贯通孔的第1表面侧的第1开口上；绝缘层，在贯通孔的内面以及第2表面上被设置并且通过贯通孔的第2表面侧的第2开口连续；第2配线，被设置于绝缘层的表面并且在绝缘层的第1表面侧的开口被电连接于第1配线；贯通孔为垂直孔，对于包含贯通孔的中心线的平面来说在分别着眼于中心线的两侧区域的情况下，将连结对应于绝缘层的开口边缘的第1点和对应于第2开口边缘的第2点的线段设定为第1线段，将连结第2点和对应于第2开口与绝缘层的表面交叉的点的第3点的线段设定为第2线段，将连结第3和第1点的线段设定为第3线段，此时，相对于第1线段位于贯通孔的内面侧的绝缘层的第1面积大于由第1线段和第2线段以及第3线段围起来的绝缘层的第2面积与相对于第3线段位于与贯通孔的内面相反侧的绝缘层的第3面积之和。
就该半导体装置而言，对于包含贯通孔的中心线的平面来说在分别着眼于中心线两侧区域的情况下，以上所述的第1面积大于以上所述的第2面积与第3面积之和，并且以以上所述的第3面积存在的形式设置绝缘层。因此，绝缘层当中覆盖第2开口的部分的表面的平均倾斜角度变小(即平缓地)并且该部分的厚度被确保。由此，在贯通孔为垂直孔的情况下，能够防止在第2配线的断线和在第2配线与半导体基板之间的漏电等变得容易发生的第2开口的近旁防止那些事态的发生。另外，因为贯通孔为垂直孔，所以与贯通孔为从半导体基板的第1表面朝向第2表面扩大的锥形孔的情况相比，相对来说贯通孔在半导体基板上所占的体积的比率被抑制。这个原因就在于在将为了连接第1配线和第2配线而有必要确保最低限面积的贯通孔的第1开口面积做到相等的情况下，相对锥形孔从半导体基板的第1表面朝向第2表面扩大的情况，而垂直孔从半导体基板的第1表面朝向第2表面基本上没有扩大。由以上所述，根据该半导体装置，既能够抑制贯通孔在半导体基板上所占的体积的比率又能够确实做到半导体基板上的通过贯通孔的电连接。还有，所谓垂直孔是指贯通孔的内面(在贯通孔的内面为圆柱面等曲面的情况下是其曲面的切面)相对于第1表面所成的角度(即，对于包含贯通孔的中心线的平面来说在分别着眼于中心线的两侧的区域的情况下，该平面与贯通孔内面的相交线相对于第1表面所成的角度的平均值)为80°～100°(更加优选85°～95°)的贯通孔。
就本发明的一个侧面的半导体装置而言，在第1点上的绝缘层的表面的倾斜角度也可以大于在第3点上的绝缘层的表面的倾斜角度。由此，例如即使是在贯通孔被小直径化的情况下也既能够将绝缘层当中覆盖第2开口边缘的部分的表面的平均倾斜角度维持在小角度(即平缓的角度)又能够充分保持在半导体基板的第1表面侧的绝缘层的开口宽广度。因此，能够防止绝缘层当中覆盖第2开口边缘的部分上的第2配线的断线并且能够防止在绝缘层开口部分上的第1配线和第2配线的断线。
就本发明的一个侧面的半导体装置而言，在贯通孔的内面上被设置的绝缘层的表面的平均倾斜角度也可以小于贯通孔的内面的平均倾斜角度。由此，例如与绝缘层沿着贯通孔内面以均匀厚度被形成的情况相比相对能够容易而且切实地从半导体基板的第2开口侧实施第2配线的形成。还有，对于贯通孔内面的平均倾斜角度来说还包括贯通孔内面(贯通孔的内面为圆柱面等曲面的情况下是其曲面的切面)垂直于半导体基板的第1表面并且贯通孔的内面相对于第1表面而成90°角度的情况。
就本发明的一个侧面的半导体装置而言，对于包含贯通孔的中心线的平面来说在分别着眼于中心线两侧的区域的情况下，第1点与对应于第1开口边缘的第4点的距离也可以大于绝缘层的开口的宽度。例如，在从半导体基板的第2开口侧将开口形成于绝缘层的情况下因为绝缘层的第1表面侧的开口从半导体基板的第2表面分开，所以该开口的尺寸以及位置等容易有偏差。通过将以上所述的第1点与第4点的距离做到大于绝缘层的第1表面侧的开口的宽度，从而就能够增大相对于该开口尺寸以及位置等的偏差的盈余(margin)。另外，通过增大第1点与第4点的距离，从而加厚绝缘层当中覆盖贯通孔的第2开口边缘的部分并且减小绝缘层当中覆盖贯通孔的第2开口边缘的部分的表面的平均倾斜角度的设计变得容易。还有，所谓绝缘层的第1表面侧的开口的宽度是指在开口为矩形的情况下开口的对边之间的距离、在开口为圆形的情况下开口的直径。
就本发明所涉及的半导体装置而言，第1配线的一部分为覆盖第1开口的焊垫(pad)部，第1开口边缘与绝缘层的开口边缘的距离也可以大于第1开口边缘与焊垫部边缘的距离。如以上所述在从半导体基板的第2开口侧将开口形成于绝缘层的情况下，虽然该开口的尺寸以及位置等容易出现偏差，但是通过将第1开口边缘与绝缘层的开口边缘的距离做到大于第1开口边缘与焊垫部边缘的距离，从而就能够增大相对于该开口尺寸以及位置等的偏差的盈余(margin)。另外，因为变得较大地取得第1点与第4的距离，所以增厚绝缘层当中覆盖贯通孔的第2开口边缘的部分并且减小绝缘层当中覆盖贯通孔的第2开口边缘的部分的表面的平均倾斜角度的设计变得容易。
就本发明的一个侧面的半导体装置而言，贯通孔深度的值除以第2开口宽度即纵横比也可以是1以下。由此，就能够容易而且切实地将第2配线形成于绝缘层表面。另外，减小绝缘层当中覆盖第2开口边缘的部分的表面的平均倾斜角度(即更加平缓地)，并且能够更加切实地防止在该部分上的第2配线的断线。再有，能够容易而且切实地将开口形成于绝缘层。还有，所谓贯通孔的深度是指第1开口与第2开口的距离，所谓第2开口宽度在第2开口为矩形的情况下是指第2开口的对边之间的距离，在第2开口为圆形的情况下是指第2开口的直径。
就本发明的一个侧面的半导体装置而言，绝缘层也可以由树脂构成。由此，就能够容易而且切实地形成具有如以上所述形状的绝缘层。
就本发明所涉及的半导体装置而言，在贯通孔的内面上被设置的绝缘层的表面也可以作为连续的面来构成。由此，因为在绝缘层表面的全区域应力集中被缓和，所以能够进一步切实防止第2配线的断线。
就本发明的一个侧面的半导体装置而言，在贯通孔的内面上被设置的绝缘层的表面和被设置于第2表面的绝缘层的表面也可以作为连续的面来构成。由此，因为绝缘层当中覆盖第2开口边缘的部分的厚度被确保，所以能够防止在第2开口的近旁在第2配线与半导体基板之间发生电流泄漏。另外，因为绝缘层当中覆盖第2开口边缘的部分的表面变得光滑，所以能够防止在第2开口的近旁发生第2配线断线。
就本发明的一个侧面的半导体装置而言，进一步具备具有多个第3配线被设置的第3表面并且以第3表面与第2表面相对的形式被配置的搭载基板，在半导体基板上设置以盖革模式(Geiger mode)进行工作的多个雪崩光电二极管，贯通孔和第1配线以及第2配线以分别对应于多个雪崩光电二极管的形式被设置，多个雪崩光电二极管各自通过所对应的第1配线被电连接于所对应的第2配线，多个第3配线各自也可以通过凸点电极(bumpelectrode)被电连接于所对应的第2配线。就如此半导体装置而言，虽然希望提高在受光面上多个像素(相当于雪崩光电二极管)所占的面积的比率，但是在将贯通孔设置于每个雪崩光电二极管的情况下要抑制贯通孔在半导体基板上所占的体积的比率。在另一方面，要防止在贯通孔内发生配线断线等并切实做到半导体基板上的通过贯通孔的电连接。特别是就如此半导体装置而言，因为施加于雪崩光电二极管的工作电压变高，所以要在贯通孔内的配线与半导体基板之间谋求绝缘的确实化。根据该半导体装置，因为如以上所述既能够抑制贯通孔在半导体基板上所占的体积的比率又能够切实做到半导体基板上的通过贯通孔的电连接，所以能够实现抑制贯通孔在半导体基板上所占的体积的比率的目的、切实做到半导体基板上的通过贯通孔的电连接的目的、在贯通孔内的配线与半导体基板之间谋求绝缘的确实化的目的。
发明效果
根据本发明就能够提供一种既能够抑制贯通孔在半导体基板上所占的体积的比率又能够切实做到半导体基板上的通过贯通孔的电连接的半导体装置。
附图说明
图1是表示本发明的一个实施方式的半导体装置的立体图。
图2是图1的半导体装置的截面图。
图3是图1的半导体装置的半导体检测元件的俯视图。
图4是图1的半导体装置的半导体检测元件的底面图。
图5是图1的半导体装置的搭载基板的俯视图。
图6是图1的半导体装置的电路图。
图7是图1的半导体装置的部分截面图。
图8是图1的半导体装置的贯通孔以及其周边部分的截面图。
图9是图1的半导体装置的贯通孔以及其周边部分的截面图。
图10是参考方式的半导体装置的部分截面图。
图11是图10的半导体装置的贯通孔以及其周边部分的截面图。
图12(a)以及图12(b)是用于说明图10的半导体装置制造方法中的多个工序的截面图。
图13(a)以及图13(b)是用于说明图10的半导体装置制造方法中的多个工序的截面图。
图14(a)以及图14(b)是用于说明图10的半导体装置制造方法中的多个工序的截面图。
图15是图10的半导体装置的变形例的部分截面图。
图16是图10的半导体装置的变形例的部分截面图。
图17是图10的半导体装置的变形例的部分截面图。
具体实施方式
以下是参照附图并就本发明的实施方式进行详细说明。还有，在各个附图中将相同符号标注于相同或者相当部分，并省略重复的说明。
[半导体装置的结构]
如图1所示半导体装置1具备半导体光检测元件110、搭载基板120、光透过基板130。搭载基板120是以与半导体光检测元件110相对的形式被配置。光透过基板130是以与半导体光检测元件110相对的形式被配置。半导体光检测元件110被配置于搭载基板120与光透过基板130之间。
半导体光检测元110是由表面入射型光电二极管阵列PDA1构成。光电二极管阵列PDA1在俯视图中具有呈矩形状(在从光透过基板130和半导体光检测元件110互相相对的方向来看的情况下)的半导体基板2。如图2所示半导体基板2具有互相相对的主面(第1表面)2a以及主面(第2表面)2b。半导体基板2为由Si构成的N型(第1导电型)半导体基板。
光电二极管阵列PDA1包含被形成于半导体基板2的多个雪崩光电二极管APD。1个雪崩光电二极管APD构成了光电二极管阵列PDA1中的1个像素。各个雪崩光电二极管APD与各个猝灭电阻(quenching resistance)R1相串联连接并且彼此作并联连接。从电源将反向偏置电压施加于各个雪崩光电二极管APD。来自雪崩光电二极管APD的输出电流被后面所述的信号处理部SP检测出。
各个雪崩光电二极管APD具有P型(第2导电型)的第1半导体区域1PA、P型(第2导电型)的第2半导体区域1PB。第1半导体区域1PA被形成于半导体基板2上的主面2a侧的区域。第2半导体区域1PB被形成于第1半导体区域1PA内，并且具有高于第1半导体区域1PA的杂质浓度。第2半导体区域1PB在俯视图中呈多边形状(在本实施方式中是八边形)。第1半导体区域1PA的深度深于第2半导体区域1PB。
半导体基板2具有N型(第1导电型)的半导体区域1PC。半导体区域1PC被形成于半导体基板2上的主面2a侧的区域当中对应于后面所述的贯通孔7的位置。半导体区域1PC防止被形成于N型半导体基板2与P型的第1半导体区域1PA之间的PN结(PN junction)露出于贯通孔7。
如图2和图3以及图7所示各个雪崩光电二极管APD具有第1配线3。第1配线3通过氧化膜4被形成于半导体基板2的主面2a上。第1配线3通过被形成于氧化膜4的开口被连接于第2半导体区域1PB。第1配线3在俯视图中具有被配置于贯通孔7上的焊垫部3a。第1半导体区域1PA通过第2半导体区域1PB被电连接于第1配线3。还有，在图3中省略了图2所表示的氧化膜4。
如图2和图4以及图7所示各个雪崩光电二极管APD具有第2配线8。第2配线8通过绝缘层10被形成于贯通孔7的内面以及半导体基板2的主面2b。第2配线8具有在俯视图中与第2半导体区域1PB重复的形式被配置于半导体基板2的主面2b上的焊垫部8a。在半导体基板2的主面2b上形成被电连接于半导体基板2的电极(省略图示)。还有，在图4中省略了图2所表示的树脂保护层21。
如图2以及图7所示贯通孔7被设置于每个雪崩光电二极管APD。在各个雪崩光电二极管APD上第1配线3和第2配线8通过贯通孔7互相作电连接。
如图3所示贯通孔7在俯视图中是被配置于雪崩光电二极管APD之间的区域。在本实施方式中，雪崩光电二极管APD在第1方向上以M行(M为自然数)并且在垂直于第1方向的第2方向上以N列(N为自然数)被排列成二维状。贯通孔7被配置于由4个第1半导体区域1PA围起来的区域。贯通孔7因为被设置于每个雪崩光电二极管APD，所以在第1方向上以M行并且在第2方向上以N列被排列成二维状。
第1配线3以及第2配线8是由Al等金属构成。在半导体基板2是由Si构成的情况下，作为电极材料除了Al之外还可以使用Au、Cu、Ti、Ni、Pt、或者这些金属的层叠物等。作为第1配线3以及第2配线8的形成方法能够使用溅射法。
在半导体基板2是由Si构成的情况下，作为P型杂质是使用B等第3族元素，作为N型杂质是使用N、P、As等第5族元素。即使半导体的导电型即N型和P型被互相置换而构成元件也能够使该元件发挥同等功能。作为这些杂质的添加方法能够使用扩散法以及离子注入法等。
作为氧化膜4的材料能够使用SiO2等。作为由SiO2构成的氧化膜4的形成方法能够使用CVD(Chenical Vapor Deposition)、热氧化法以及溅射法等。还有，替代氧化膜4而也可以设置由SiN等以及其他绝缘材料构成的绝缘膜。
如图2所示搭载基板120具有互相相对的主面(第3表面)120a以及主面120b。搭载基板120在俯视图中呈矩形状。主面120a与半导体基板2的主面2b相对。搭载基板120具有被形成于主面120a上的多根第3配线121。第3配线121以与第2配线8的焊垫部8a相对的形式被配置于主面120a上。
半导体基板2的侧面2c和搭载基板120的侧面120c被做成同一平面。即，在俯视图中半导体基板2的外缘和搭载基板120的外缘成一致。
第2配线8和第3配线121通过凸块电极即取出电极9作互相电连接。由此，第2半导体区域1PB通过第1配线3和第2配线8以及取出电极9被电连接于第3配线121。
第3配线121与第1配线3以及第2配线8相同是由Al等金属构成。作为电极材料除了Al之外还可以使用Au、Cu、Ti、Ni、Pt、或者这些金属的层叠物等。取出电极9是由焊料等构成。
取出电极9通过UBM(Under Bump Metal)被形成于第2配线8的焊垫部8a上。UBM是由在与取出电极9相电连接以及相物理连接的方面表现优异的材料构成。作为UBM的形成方法能够使用无电解电镀法等。作为取出电极9的形成方法能够使用搭载焊料球的方法和印刷法等。
如图5所示搭载基板120具有多个猝灭电阻(quenching resistance)R1和多个信号处理部SP。搭载基板120构成ASIC(Application Specific Integrated Circuit)。还有，在图5中省略了图2所表示的钝化膜122。
各个猝灭电阻R1被配置于主面120a上。各个猝灭电阻R1的一端被连接于所对应的第3配线121，各个猝灭电阻R1的另一端被连接于公共电极CE。各个猝灭电阻R1构成了被动(无源)猝灭电路(passive quenching circuit)。在公共电极CE上并联连接多个猝灭电阻R1。
各个信号处理部SP被配置于主面120a上。各个信号处理部SP的输入端被连接于所对应的第3配线121，各个信号处理部SP的输出端被连接于所对应的信号线TL。通过第1配线3、第2配线8、取出电极9以及第3配线121将来自各个雪崩光电二极管APD的输出信号输入到各个信号处理部SP。各个信号处理部SP处理来自各个雪崩光电二极管APD的输出信号。信号处理部SP包含将来自各个雪崩光电二极管APD的输出信号转换成数字脉冲的CMOS电路。
在搭载基板120的主面120a上配置开口被形成于对应于取出电极9的位置的钝化膜122。钝化膜122由SiN等构成。作为钝化膜122的形成方法能够使用CVD(Chenical VaporDeposition)法等。
如图2所示光透过基板130具有互相相对的主面130a以及主面130b。光透过基板130在俯视图中呈矩形状。光透过基板130是由玻璃等光透过材料构成。主面130b与半导体基板2的主面2a相对。光透过基板130和半导体光检测元件110通过由光学粘结剂构成的粘结层6被光学而且物理性地连接。还有，会有闪烁器由光学粘结剂而被光学而且物理性地连接于光透过基板130的主面130a的情况。在此情况下，来自闪烁器的闪烁光透过光透过基板130并入射到半导体光检测元件110。
半导体基板2的侧面2c和光透过基板130的侧面130c被做成同一平面。即，在俯视图中半导体基板2的外缘和光透过基板130的外缘成一致。
就如以上所述被构成的半导体装置1(半导体光检测元件110)而言，通过将PN结构成于N型的半导体基板2与P型的第1半导体区域1PA之间，从而形成了雪崩光电二极管APD。半导体基板2被电连接于在主面2b上被形成的电极(省略图示)，第1半导体区域1PA通过第2半导体区域1PB被电连接于第1配线3。如图6所示猝灭电阻R1相对于雪崩光电二极管APD被串联连接。
在光电二极管PDA1中，以盖革模式(Geiger mode)使各个雪崩光电二极管APD工作。就盖革模式而言，将大于雪崩光电二极管APD击穿电压的反向电压(反向偏置电压)施加于雪崩光电二极管APD的正极/负极之间。即，将(-)电位V1施加于正极，将(+)电位V2施加于负极。这两个电位的极性是相对的，将一方的电位设定为接地电位也是可能的。
正极为P型的第1半导体区域1PA，负极为N型的半导体基板2.如果光(光子photon)入射到雪崩光电二极管APD的话则在基板内部实行光电转换并发生光电子。在第1半导体区域1PA的PN结界面的近旁区域实行雪崩倍增，被倍增的电子群朝向被形成于半导体基板2背面的电极流动。即，光(光子)如果入射到半导体光检测元件110(光电二极管阵列PDA1)的任意一个像素(雪崩光电二极管APD)的话则被倍增，并作为信号从第3配线121取出从而被输入到所对应的信号处理部SP。
[贯通孔以及其周边部分的结构]
如图7所示在半导体基板2上形成从主面2a到主面2b的贯通孔7。贯通孔7的第1开口7a位于半导体基板2的主面2a，贯通孔7的第2开口7b位于半导体基板2的主面2b。第1开口7a与被形成于氧化膜4的开口4a相连续，并被第1配线3的焊垫部3a覆盖。总之，第1配线3的一部分即焊垫部3a位于贯通孔7的第1开口7a上。
贯通孔7为垂直孔。即，贯通孔7的内面7c(在贯通孔7的内面7c为圆柱面等曲面的情况下是其曲面的切面)相对于主面2a所成的角度(即，对于包含贯通孔7的中心线CL的平面来说在分别着眼于中心线CL的两侧的区域的情况下，该平面与贯通孔7的内面7c的相交线相对于主面2a所成的角度的平均值)成为80°～100°(更加优选85°～95°)。在本实施方式中，贯通孔7被形成为具有垂直于主面2a,2b的中心线CL的圆柱状。在此情况下，贯通孔7的内面7c为垂直于主面2a,2b的面，贯通孔7的内面7c相对于主面2a所成的角度成为90°。
贯通孔7的纵横比为1以下。所谓纵横比是指贯通孔7的深度(第1开口7a与第2开口7b的距离)除以第2开口7b的宽度(在第2开口7b为矩形的情况下是第2开口7b的对边之间的距离，在第2开口7b为圆形的情况下是第2开口7b的直径)的值。作为一个例子，贯通孔7的深度为20μm，第2开口7b的宽度为30μm。在此情况下，纵横比成为0.667。还有，具有圆柱状和四棱柱状等形状的贯通孔7例如是由干式蚀刻来形成。
在贯通孔7的内面7c以及半导体基板2的主面2b上设置由树脂构成的绝缘层10。绝缘层10通过贯通孔7的第2开口7b连续。绝缘层10在贯通孔7的内侧通过氧化膜4的开口4a到达第1配线3的焊垫部3a，并在半导体基板2的主面2a侧具有开口10a。在绝缘层10的表面10b(与贯通孔7的内面7c以及半导体基板2的主面2b相反侧的表面)上设置第2配线8。第2配线8在绝缘层10的开口10a被电连接于第1配线3的焊垫部3a。第2配线8除了凸点电极即取出电极9被配置的焊垫部8a之外被树脂保护层21覆盖。
参照图8以及图9并就以上所述的绝缘层10作如下详细说明。还有，在图8以及图9中省略了光透过基板5、粘结层6、取出电极9以及树脂保护层21等。另外，在图8以及图9中各个结构的上下被表示成与图7的情况相反的朝向。
如图8所示绝缘层10的表面10b包含在贯通孔7的内侧到达第1开口7a的第1区域11、在贯通孔7的内侧到达第2开口7b的第2区域12、在贯通孔7的外侧与半导体基板2的主面2b相对的第3区域13。
第1区域11为从半导体基板2的主面2a朝向主面2b进行扩展的锥形状区域。第1区域11具有平均倾斜角度α。所谓第1区域11的平均倾斜角度α是指对于包含贯通孔7的中心线CL的平面来说在着眼于中心线CL的一方侧的区域的情况下为该平面与第1区域11的相交线相对于主面2a所成的角度的平均值。在该相交线为直线的情况下，该直线与主面2a的所成的角度成为第1区域11的平均倾斜角度α。在该相交线为曲线的情况下，该曲线的切线与主面2a的所成的角度的平均值成为第1区域11的平均倾斜角度α。第1区域11的平均倾斜角度α为大于0°小于90°。
第2区域12为从半导体基板2的主面2a朝向主面2b进行扩展的锥形状区域。第2区域12具有平均倾斜角度β。所谓第2区域12的平均倾斜角度β是指对于包含贯通孔7的中心线CL的平面来说在着眼于中心线CL的一方侧的区域的情况下为该平面与第2区域12的相交线相对于主面2a所成的角度的平均值。在该相交线为直线的情况下，该直线与主面2a的所成的角度成为第2区域12的平均倾斜角度β。在该相交线为曲线的情况下，该曲线的切线与主面2a的所成的角度的平均值成为第2区域12的平均倾斜角度β。第2区域12的平均倾斜角度β为大于0°小于90°。
第2区域12的平均倾斜角度β小于第1区域11的平均倾斜角度α。总之，第2区域12为具有比第1区域11来得平缓的倾斜的区域。另外，第2区域12的平均倾斜角度β小于贯通孔7的内面7c的平均倾斜角度γ(在此情况下为90°)。总之，第2区域12为具有比贯通孔7的内面7c来得平缓的倾斜的区域。在本实施方式中，第1区域11的平均倾斜角度α比第2区域12的平均倾斜角度β更接近于贯通孔7的内面7c的平均倾斜角度γ。在此，成为贯通孔7的内面7c的平均倾斜角度γ＞第1区域11的平均倾斜角度α＞第2区域12的平均倾斜角度β。所谓贯通孔7的内面7c的平均倾斜角度γ是指对于包含贯通孔7的中心线CL的平面来说在着眼于中心线CL的一方侧的区域的情况下为该平面与内面7c的相交线相对于主面2a所成的角度的平均值。在该相交线为直线的情况下，该直线与主面2a的所成的角度成为贯通孔7的内面7c的平均倾斜角度γ。在该相交线为曲线的情况下，该曲线的切线与主面2a的所成的角度的平均值成为贯通孔7的内面7c的平均倾斜角度γ。
绝缘层10的表面10b进一步包含第4区域14和第5区域15。第1区域11为在贯通孔7的内面7c上被设置的绝缘层10的表面10b当中比第4区域14更靠近贯通孔7的第1开口7a侧(贯通孔7的平行于中心线CL的方向上的第1开口7a侧)的区域。第2区域12为在贯通孔7的内面7c上被设置的绝缘层10的表面10b当中比第4区域14更是贯通孔7的第2开口7b侧(贯通孔7的平行于中心线CL的方向上的第2开口7b侧)的区域，并且是第4区域14与第5区域15之间的区域。
第4区域14以连续性地连接第1区域11和第2区域12的形式进行弯曲。总之，第4区域14为带有圆形的曲面，并且光滑地连接第1区域11和第2区域12。在此，如果假定第4区域14不存在且使第1区域11延伸至半导体基板2的主面2b侧并且使第2区域12延伸至半导体基板2的主面2a侧的话则由第1区域11和第2区域12形成相交线(角、弯曲的地方)。第4区域14相当于在对该相交线(角、弯曲的地方)实行R倒角的时候被形成的曲面。第4区域14对于包含贯通孔7的中心线CL的平面来说在着眼于中心线CL的一方侧的区域的情况下是该平面与表面10b的相交线当中在对应于第1区域11的部分与对应于第2区域12的部分之间在与贯通孔7的内面7相反侧弯曲成凸状的部分。
第5区域15以沿着贯通孔7的第2开口7b边缘并连续性地连接第2区域12和第3区域13的形式进行弯曲。总之，第5区域15为带有圆形的曲面，并光滑地连接第2区域12和第3区域13。在此，如果假定第5区域15不存在且使第2区域12延伸至半导体基板2的主面2b侧并且使第3区域13朝向贯通孔7的中心线CL进行延伸的话则由第2区域12和第3区域13形成相交线(角、弯曲的地方等)。第5区域15相当于在对该相交线(角、弯曲的地方等)实行R倒角的时候被形成的曲面。第5区域15对于包含贯通孔7的中心线CL的平面来说在着眼于中心线CL的一方侧的区域的情况下是该平面与表面10b的相交线当中在对应于第2区域12的部分与对应于第3区域13的部分之间在与贯通孔7的第2开口7b边缘相反侧弯曲成凸状的部分。
在本实施方式中，至少第4区域14和第2区域12以及第5区域15为在与贯通孔7的内面7c相反侧弯曲成凸状的曲面。第3区域13为大致平行于半导体基板2的主面2b的平面。因为如以上所述第4区域14以连续性地连接第1区域11和第2区域12的形式进行弯曲并且第5区域15连续性地连接第2区域12和第3区域13的形式进行弯曲，所以绝缘层10的表面10b成为连续的面[不存在被称作为面与面的相交线(角、弯曲的地方等)的不连续的地方并且各个区域11,12,13,14,15被光滑连接的面]。
在贯通孔7的内面7c上被设置的绝缘层10的平均厚度大于在半导体基板2的主面2b上被设置的绝缘层10的平均厚度。所谓在贯通孔7的内面7c上被设置的绝缘层10的平均厚度是指垂直于内面7c的方向上的绝缘层10的厚度的平均值。所谓在半导体基板2的主面2b上被设置的绝缘层10的平均厚度是指垂直于主面2b的方向上的绝缘层10的厚度的平均值。
在平行于半导体基板2的主面2a,2b的方向上，绝缘层10当中对应于第1区域11的部分的平均厚度大于绝缘层10当中对应于第2区域12的部分的平均厚度。在平行于半导体基板2的主面2a,2b的方向上所谓绝缘层10当中对应于第1区域11的部分的平均厚度是指该方向上的第1区域11与贯通孔7的内面7c的距离的平均值。在平行于半导体基板2的主面2a,2b的方向上，所谓绝缘层10当中对应于第2区域12的部分的平均厚度是指该方向上的第2区域12与贯通孔7的内面7c的距离的平均值。
就绝缘层10而言，第1区域11为在贯通孔7的内面7c上被配置的绝缘层10当中从半导体基板2的主面2a具有高度H的部分的表面。高度H为半导体基板2的厚度(即主面2a与主面2b的距离)与在半导体基板2的主面2b上被设置的绝缘层10的平均厚度之和D的2/3以下。
就绝缘层10而言，将通过绝缘层10的开口10a边缘以及贯通孔7的第2开口7b边缘的面S设定为边界面，如果相对于面S着眼于贯通孔7的内面7c侧的部分P1并且相对于面S着眼于与贯通孔7的内面7c相反侧的部分P2的话则部分P1的体积大于部分P2的体积。另外，就绝缘层10而言，对于包含贯通孔7的中心线CL的平面来说如果着眼于中心线CL的一方侧的区域的话则三角形T1的面积大于三角形T2的面积。三角形T1是在包含贯通孔7的中心线CL的平面中(总之在图8的截面中)将贯通孔7的第1开口7a边缘、贯通孔7的第2开口7b边缘、绝缘层10的开口10a边缘作为顶点的三角形。三角形T2是在包含贯通孔7的中心线CL的平面中(总之在图8的截面中)将绝缘层10的开口10a边缘、贯通孔7的第2开口7b边缘、第4区域14的顶部作为顶点的三角形。
在此，关于包含贯通孔7的中心线CL的平面并且关于分别着眼于中心线CL的两侧区域的情况作如下说明。如图9所示将对应于绝缘层10开口10a边缘的点设定为第1点X1，将对应于贯通孔7第2开口7b边缘的点设定为第2点X2，将贯通孔7的第2开口7b(即主面2b的延长线)与绝缘层10的表面10b交叉的点设定为第3点X3，将对应于贯通孔7第1开口7a边缘的点设定为第4点X4。然后，将连结第1点X1和第2点X2的线段设定为第1线段S1，将连结第2点X2和第3点X3的线段设定为第2线段S2，将连结第3点X3和第1点X1的线段设定为第3线段S3。
此时，相对于第1线段S1位于贯通孔7的内面7c侧的绝缘层10的第1面积A1大于由第1线段S1、第2线段S2以及第3线段S3围起来的绝缘层10的第2面积A2与相对于第3线段S3位于与贯通孔7的内面7c相反侧的绝缘层10的第3面积A3之和。
另外，在第1点X1上的绝缘层10的表面10b的倾斜角度θ1大于在第3点X3上的绝缘层10的表面10b的倾斜角度θ2。所谓在第1点X1上的绝缘层10的表面10b的倾斜角度θ1是指对于包含贯通孔7的中心线CL的平面来说在着眼于中心线CL的一方侧的区域的情况下以第1点X1接触于该平面与绝缘层10的表面10b的相交线的直线(切线)与主面2a所成的角度。该倾斜角度θ1大于0°小于90°。所谓在第3点X3上的绝缘层10的表面10b的倾斜角度θ2是指对于包含贯通孔7的中心线CL的平面来说在着眼于中心线CL的一方侧的区域的情况下以第3点X3接触于该平面与绝缘层10的表面10b的相交线的直线(切线)与主面2a所成的角度。该倾斜角度θ2大于0°小于90°。
另外，在贯通孔7的内面7c上被设置的绝缘层10的表面10b的平均倾斜角度θ小于贯通孔7的内面7c的平均倾斜角度γ。所谓贯通孔7的内面7c上被设置的绝缘层10的表面10b的平均倾斜角度θ是指对于包含贯通孔7的中心线CL的平面来说在着眼于中心线CL的一方侧的区域的情况下该平面与在贯通孔7的内面7c上被设置的绝缘层10的表面10b(即位于第1开口7a与第2开口7b之间的绝缘层10的表面10b)的相交线相对于主面2a所成的角度的平均值。该平均倾斜角度θ大于0°小于90°。贯通孔7的内面7c的平均倾斜角度γ如同以上所述。
另外，第1点X1与第4点X4的距离D1大于绝缘层10的开口10a的宽度W。还有，所谓绝缘层10的开口10a的宽度在开口10a为矩形的情况下是指开口10a的对边之间的距离，且在开口10a为圆形的情况下是指开口10a的直径。另外，贯通孔7的第1开口7a边缘与绝缘层10的开口10a边缘的距离D2大于贯通孔7的第1开口7a边缘与第1配线3的焊垫部3a边缘的距离D3。
[作用以及效果]
就半导体装置1而言，如图9所示对于包含贯通孔7的中心线CL的平面来说在分别着眼于中心线CL两侧的区域的情况下以上所述的第1面积A1大于以上所述的第2面积A2与第3面积A3之和，并且以以上所述的第3面积A3存在的形式设置绝缘层10。因此，随着绝缘层10当中覆盖贯通孔7的第2开口7b的部分的表面的平均倾斜角度变小(即平缓地)而确保了该部分的厚度。由此，在贯通孔7为垂直孔的情况下，在第2配线8的断线和在第2配线8与半导体基板2之间的电流的泄漏等变得容易发生的贯通孔7的第2开口7b近旁能够防止这些不良事态的发生。另外，因为贯通孔7为垂直孔，所以与贯通孔7为从半导体基板2的主面2a朝向主面2b进行扩展的锥形孔的情况相比相对抑制了贯通孔7在半导体基板2所占的体积的比率。这是因为在将为了连接第1配线3和第2配线8而有必要确保最低限面积的贯通孔7的第1开口7a的面积做到相等的情况下，相对于锥形孔从半导体基板2的主面2a朝向主面2b进行扩展的结果而垂直孔从半导体基板2的主面2a朝向主面2b基本上不扩展。如以上所述，根据半导体装置1，既抑制了贯通孔7在半导体基板2所占的体积的比率又能够切实地做到半导体基板2上的通过贯通孔7的电连接。
就半导体装置1而言，在第1点X1上的绝缘层10的表面10b的倾斜角度θ1大于在第3点X3上的绝缘层10的表面10b的倾斜角度θ2。由此，即使是在例如贯通孔7被小径化的情况下也既能够将绝缘层10当中覆盖贯通孔7的第2开口7b边缘的部分的表面10b的平均倾斜角度维持在小角度(即平缓的角度)又能够充分确保在半导体基板2的主面2a侧的绝缘层10的开口10a的宽广度。因此，能够防止绝缘层10当中覆盖贯通孔7的第2开口7b边缘的部分上的第2配线8的断线，并且能够防止绝缘层10的开口10a部分上的第1配线3和第2配线8的断线。
就半导体装置1而言，在贯通孔7的内面7c上被设置的绝缘层10的表面10b的平均倾斜角度θ小于贯通孔7的内面7c的平均倾斜角度γ。由此，例如与绝缘层10沿着贯通孔7的内面7c以均匀的厚度被形成的情况相比，相对能够容易而且切实地实施从半导体基板2的第2开口7b侧对第2配线8的形成。
就半导体装置1而言，第1点X1与第4点X4的距离D1大于绝缘层10的开口10a的宽度W。例如在从半导体基板2的第2开口7b侧将开口10a形成于绝缘层10的情况下，因为绝缘层10的主面2a侧的开口10a从半导体基板2的主面2b分开，所以该开口10a的尺寸和位置等容易有偏差。通过将以上所述的第1点X1与第4点X4的距离D1做到大于绝缘层10的主面2a侧的开口10a的宽度W，从而就能够增大相对于该开口10a的尺寸和位置等的偏差的盈余(margin)。另外，通过增大第1点X1与第4点X4的距离D1，从而加厚绝缘层10当中覆盖贯通孔7的第2开口7b边缘的部分并且减小绝缘层10当中覆盖贯通孔7的第2开口7b边缘的部分的表面10b的平均倾斜角度的设计变得容易。
就半导体装置1而言，贯通孔7的第1开口7a边缘与绝缘层10的开口10a边缘的距离D2大于贯通孔7的第1开口7a边缘与第1配线3的焊垫部3a边缘的距离D3。如以上所述在从半导体基板2的第2开口7b侧将开口10a形成于绝缘层10的情况下，虽然该开口10a的尺寸和位置等容易有偏差但是通过将第1开口7a边缘与绝缘层10的开口10a边缘的距离D1做到大于第1开口7a边缘与焊垫部3a边缘的距离D3，从而就能够增大相对于该开口10a的尺寸和位置等的偏差的盈余(margin)。另外，通过增大第1点X1与第4点X4的距离D1，从而加厚绝缘层10当中覆盖贯通孔7的第2开口7b边缘的部分并且减小绝缘层10当中覆盖贯通孔7的第2开口7b边缘的部分的表面10b的平均倾斜角度的设计变得容易。
还有，如果满足第1点X1与第4点X4的距离D1大于绝缘层10的开口10a的宽度W这一点、以及贯通孔7的第1开口7a边缘与绝缘层10的开口10a边缘的距离D2大于贯通孔7的第1开口7a边缘与第1配线3的焊垫部3a边缘的距离D3这一点当中至少1个的话则在所满足的部分上取得以上所述的效果。
就半导体装置1而言，以第2开口7b的宽度除贯通孔7的深度的值即纵横比为1以下。由此，就能够容易而且切实地将第2配线8形成于绝缘层10的表面10b。另外，将绝缘层10当中覆盖第2开口7b边缘的部分的表面10b的平均倾斜角度做得更小(即更加平缓地)，从而就能够进一步切实地防止在该部分上的第2配线8的断线。再有，能够容易而且切实地将开口10a形成于绝缘层10。
就半导体装置1而言，绝缘层10是由树脂构成。由此，就能够容易而且切实地形成具有如以上所述的形状的绝缘层10。
就半导体装置1而言，在贯通孔7的内面7c上被设置的绝缘层10的表面10b是作为连续的面来进行构成的。由此，因为在绝缘层10的表面10b的全区域应力集中被缓和，所以能够进一步切实地防止第2配线8的断线。
就半导体装置1而言，在贯通孔7的内面7c上被设置的绝缘层10的表面10b和被设置于主面2b的绝缘层10的表面10b是作为连续的面来进行构成的。由此，因为确保了绝缘层10当中覆盖贯通孔7的第2开口7b边缘的部分的厚度，所以在第2开口7b的近旁能够防止在第2配线8与半导体基板2之间发生电流泄漏。另外，因为绝缘层10当中覆盖贯通孔7的第2开口7b边缘的部分的表面10b变得光滑，所以在第2开口7b的近旁能够防止第2配线8发生断线。
就半导体装置1而言，以盖革模式(Geiger mode)进行工作的多个雪崩光电二极管APD被设置于半导体基板2。就如此半导体装置1而言，虽然希望能够提高多个像素(相当于雪崩光电二极管APD)在受光面上所占的面积的比率，但还是想要在将贯通孔7设置于每个雪崩光电二极管APD的情况下抑制贯通孔7在半导体基板2上所占的体积的比率。在另一方面，防止贯通孔7内的配线的断线等并想要切实做到半导体基板2上的通过贯通孔7的电连接。特别是就如此半导体装置1而言，因为施加于雪崩光电二极管APD的工作电压变高，所以在贯通孔7内的配线与半导体基板2之间要谋求绝缘的确实化。根据半导体装置1，如以上所述因为既能够抑制贯通孔7在半导体基板2上所占的体积的比率又能够确实做到半导体基板2上的通过贯通孔7的电连接，所以能够实现抑制贯通孔7在半导体基板2上所占的体积的比率的目的、切实做到半导体基板2上的通过贯通孔的电连接的目的、在贯通孔7内的配线与半导体基板2之间谋求绝缘的确实化的目的。
[变形例]
以上已就本发明的一个实施方式作了说明，但是本发明并不限定于上述实施方式。例如绝缘层10也可以由树脂以外的绝缘材料来形成。另外，在上述实施方式中贯通孔7的第1开口7a是被第1配线3的焊垫部3a覆盖，但是也可第1配线3的一部分位于第1开口7a上，也可以第1配线3不覆盖第1开口7a的全区域。另外，取出电极9也可以以从半导体基板2的主面2b突出的形式被配置于贯通孔7的内侧。在此情况下，取出电极9被电连接于被形成于在贯通孔7的内面7c上被设置的绝缘层10的表面10b的第2配线8。因此，在此情况下，第2配线8也可以不被形成于在半导体基板2的主面2b上被设置的绝缘层10的表面10b。
另外，搭载基板120也可以替代被动(无源)猝灭电路(passive quenchingcircuit)(猝灭电阻)而具有主动(有源)猝灭电路(active quenching circuit)。在此情况下，在各个主动(有源)猝灭电路上连接公共电极CE和信号线TL。各个主动(有源)猝灭电路包含CMOS电路并作为信号处理部SP行使其功能。
主动(有源)猝灭电路将来自各个雪崩光电二极管APD的输出信号转换成数字脉冲并使用转换了的数字脉冲来实行MOS的ON/OFF动作，并且实行电压的强制压降和复位操作。通过搭载基板120包含主动(有源)猝灭电路，从而就能够减少半导体光检测元件110以盖革模式(Geiger mode)进行工作的时候的电压恢复时间。
第1半导体区域1PA以及第2半导体区域1PB的各个形状并不限定于以上所述的形状，也可以是其他形状(例如圆形状)。另外，被形成于半导体基板2的雪崩光电二极管APD的数量(行数以及列数)和排列等并不限定于以上所述内容。
在以上所述实施方式中半导体基板2的侧面2c和搭载基板120的侧面120c被做成同一平面，但是并不限定于此，例如也可以在俯视图中搭载基板120的外缘相对于半导体基板2的外缘位于外侧。在此情况下，从在搭载基板120的主面120a的周缘部上被形成的导线焊垫(wire pad)由引线键合(wire bonding)而被电连接于外部，被信号处理了的信息被输出至外部。
[参考方式的半导体装置]
参照图10～图17并就参考方式的半导体装置1作如下说明。还有，以上所述的实施方式的半导体装置1中贯通孔7以及其周边部分能够以与后面所述的参考方式的半导体装置1中贯通孔7以及其周边部分相同的方法进行制造。
如图10所示半导体装置1具备具有互相相对的主面2a以及主面2b的半导体基板2。半导体装置1例如是颜色传感器等光学装置，例如装置被构成于由硅构成的半导体基板2的主面2a。例如由铝构成的第1配线3通过氧化膜4被设置于半导体基板2的主面2a。开口4a被形成于在氧化膜4上第1配线3的对应于焊垫部3a的部分。例如由玻璃构成的光透过基板5通过粘结层6被安装于半导体基板2的主面2a。
在半导体基板2上形成从主面2a到主面2b的贯通孔7。贯通孔7的第1开口7a位于半导体基板2的主面2a，贯通孔7的第2开口7b位于半导体基板2的主面2b。第1开口7a与氧化膜4的开口4a相连续，并被第1配线3的焊垫部3a覆盖。贯通孔7的内面7c为从主面2a朝向主面2b进行扩展的锥形状的面。例如，贯通孔7被形成为从主面2a朝向主面2b进行扩展的四棱锥台状。还有，在从平行于贯通孔7的中心线CL的方向来看的情况下，没有必要贯通孔7的第1开口7a边缘与氧化膜4的开口4a边缘相一致，例如也可以氧化膜4的开口4a边缘相对于贯通孔7的第1开口7a边缘位于内侧。
贯通孔7的纵横比为0.2～10。所谓纵横比是指贯通孔7的深度(第1开口7a与第2开口7b的距离)除以第2开口7b的宽度(在第2开口7b为矩形的情况下是第2开口7b的对边之间的距离，在第2开口7b为圆形的情况下是第2开口7b的直径)的值。作为一个例子，贯通孔7的深度为30μm，第2开口7b的宽度为130μm。在此情况下，纵横比成为0.23。
在贯通孔7的内面7c以及半导体基板2的主面2b上设置绝缘层10。绝缘层10通过贯通孔7的第2开口7b连续。绝缘层10在贯通孔7的内侧通过氧化膜4的开口4a到达第1配线3的焊垫部3a，并在半导体基板2的主面2a侧具有开口10a。在绝缘层10的表面10b(与贯通孔7的内面7c以及半导体基板2的主面2b相反侧的表面)上设置例如由铝构成的第2配线8。第2配线8在绝缘层10的开口10a被电连接于第1配线3的焊垫部3a。第2配线8除了凸点电极即取出电极9被配置的焊垫部8a之外被树脂保护层21覆盖。还有，也可以替换树脂保护保护层21而设置由其他绝缘材料构成的保护层(例如氧化膜和氮化膜等)。另外，树脂保护层21的厚度既可以是与绝缘层10的厚度相同的程度，或者也可以小于绝缘层10的厚度。特别是如果树脂保护层21的厚度是与绝缘层10的厚度相同的程度的话则能够减少作用于第2配线8以及第3配线22的应力。
参照图11并就以上所述的绝缘层10作如下更为详细的说明。还有，在图11中省略了光透过基板5、粘结层6、取出电极9以及树脂保护层21。
如图11所示绝缘层10的表面10b包含在贯通孔7的内侧到达第1开口7a的第1区域11、在贯通孔7的内侧到达第2开口7b的第2区域12、在贯通孔7的外侧与半导体基板2的主面2b相对的第3区域13。
第1区域11为从半导体基板2的主面2a朝向主面2b进行扩展的锥形状区域。第1区域11具有平均倾斜角度α。所谓第1区域11的平均倾斜角度α是指对于包含贯通孔7的中心线CL的平面来说在着眼于中心线CL的一方侧的区域的情况下为该平面与第1区域11的相交线相对于主面2a所成的角度的平均值。在该相交线为直线的情况下，该直线与主面2a的所成的角度成为第1区域11的平均倾斜角度α。在该相交线为曲线的情况下，该曲线的切线与主面2a的所成的角度的平均值成为第1区域11的平均倾斜角度α。第1区域11的平均倾斜角度α为大于0°小于90°。
第2区域12为从半导体基板2的主面2a朝向主面2b进行扩展的锥形状区域。第2区域12具有平均倾斜角度β。所谓第2区域12的平均倾斜角度β是指对于包含贯通孔7的中心线CL的平面来说在着眼于中心线CL的一方侧的区域的情况下为该平面与第2区域12的相交线相对于主面2a所成的角度的平均值。在该相交线为直线的情况下，该直线与主面2a的所成的角度成为第2区域12的平均倾斜角度β。在该相交线为曲线的情况下，该曲线的切线与主面2a的所成的角度的平均值成为第2区域12的平均倾斜角度β。第2区域12的平均倾斜角度β为大于0°小于90°。
第2区域12的平均倾斜角度β小于第1区域11的平均倾斜角度α。总之，第2区域12为具有比第1区域11来得平缓的倾斜的区域。另外，第2区域12的平均倾斜角度β小于贯通孔7的内面7c的平均倾斜角度γ。总之，第2区域12为具有比贯通孔7的内面7c来得平缓的倾斜的区域。在本实施方式中，第1区域11的平均倾斜角度α比第2区域12的平均倾斜角度β更接近于贯通孔7的内面7c的平均倾斜角度γ。在此，成为第1区域11的平均倾斜角度α＞贯通孔7的内面7c的平均倾斜角度γ＞第2区域12的平均倾斜角度β。所谓贯通孔7的内面7c的平均倾斜角度γ是指对于包含贯通孔7的中心线CL的平面来说在着眼于中心线CL的一方侧的区域的情况下为该平面与内面7c的相交线相对于主面2a所成的角度的平均值。在该相交线为直线的情况下，该直线与主面2a的所成的角度成为贯通孔7的内面7c的平均倾斜角度γ。在该相交线为曲线的情况下，该曲线的切线与主面2a的所成的角度的平均值成为贯通孔7的内面7c的平均倾斜角度γ。
绝缘层10的表面10b进一步包含在与贯通孔7的内面7c相反侧具有凸起的最大曲率的第4区域14、沿着贯通孔7的第2开口7b边缘的第5区域15。所谓在与贯通孔7的内面7c相反侧凸起的最大曲率是指对于包含贯通孔7的中心线CL的平面来说在着眼于中心线CL的一方侧的区域的情况下为该平面与表面10b的相交线当中在与贯通孔7的内面7c相反侧弯曲成凸状的部分的曲率最大值。还有，第1区域11为在贯通孔7的内面7c上被设置的绝缘层10的表面10b当中比第4区域14更靠近贯通孔7的第1开口7a侧的区域。第2区域12为在贯通孔7的内面7c上被设置的绝缘层10的表面10b当中比第4区域14更靠近贯通孔7的第2开口7b侧的区域(即第4区域14与第5区域15之间的区域)。
第4区域14以连续性地连接第1区域11和第2区域12的形式进行弯曲。总之，第4区域14为带有圆形的曲面，并且光滑地连接第1区域11和第2区域12。在此，如果假定第4区域14不存在且使第1区域11延伸至半导体基板2的主面2b侧并且使第2区域12延伸至半导体基板2的主面2a侧的话则由第1区域11和第2区域12形成相交线(角、弯曲的地方)。第4区域14相当于在对该相交线(角、弯曲的地方)实行R倒角的时候被形成的曲面。第4区域14对于包含贯通孔7的中心线CL的平面来说在着眼于中心线CL的一方侧的区域的情况下是该平面与表面10b的相交线当中在对应于第1区域11的部分与对应于第2区域12的部分之间在与贯通孔7的内面7c相反侧弯曲成凸状的部分。
第5区域15以连续性地连接第2区域12和第3区域13的形式进行弯曲。总之，第5区域15为带有圆形的曲面，并光滑地连接第2区域12和第3区域13。在此，如果假定第5区域15不存在且使第2区域12延伸至半导体基板2的主面2b侧并且使第3区域13朝向贯通孔7的中心线CL进行延伸的话则由第2区域12和第3区域13形成相交线(角、弯曲的地方等)。第5区域15相当于在对该相交线(角、弯曲的地方等)实行R倒角的时候被形成的曲面。第5区域15对于包含贯通孔7的中心线CL的平面来说在着眼于中心线CL的一方侧的区域的情况下是该平面与表面10b的相交线当中在对应于第2区域12的部分与对应于第3区域13的部分之间在与贯通孔7的第2开口7b边缘相反侧弯曲成凸状的部分。
在本实施方式中，第1区域11、第4区域14以及第5区域15为在与贯通孔7的内面7c相反侧弯曲成凸状的曲面。第2区域12为在贯通孔7的内面7c侧弯曲成凸状的曲面(即如果从与贯通孔7的内面7c相反侧来看的话则弯曲成凹状的曲面)。第3区域13为大致平行于半导体基板2的主面2b的平面。因为如以上所述第4区域14以连续性地连接第1区域11和第2区域12的形式进行弯曲并且第5区域15连续性地连接第2区域12和第3区域13的形式进行弯曲，所以绝缘层10的表面10b成为连续的面[不存在被称作为面与面的相交线(角、弯曲的地方等)的不连续的地方并且各个区域11,12,13,14,15被光滑连接的面]。
在贯通孔7的内面7c上被设置的绝缘层10的平均厚度大于在半导体基板2的主面2b不上被设置的绝缘层10的平均厚度。所谓在贯通孔7的内面7c上被设置的绝缘层10的平均厚度是指垂直于内面7c的方向上的绝缘层10的厚度的平均值。所谓在半导体基板2的主面2b上被设置的绝缘层10的平均厚度是指垂直于主面2b的方向上的绝缘层10的厚度的平均值。
在平行于半导体基板2的主面2a以及主面2b的方向上，绝缘层10当中对应于第1区域11的部分的平均厚度大于绝缘层10当中对应于第2区域12的部分的平均厚度。在平行于半导体基板2的主面2a以及主面2b的方向上所谓绝缘层10当中对应于第1区域11的部分的平均厚度是指该方向上的第1区域11与贯通孔7的内面7c的距离的平均值。在平行于半导体基板2的主面2a以及主面2b的方向上，所谓绝缘层10当中对应于第2区域12的部分的平均厚度是指该方向上的第2区域12与贯通孔7的内面7c的距离的平均值。
就绝缘层10而言，第1区域11为在贯通孔7的内面7c上被配置的绝缘层10当中从半导体基板2的主面2a具有高度H的部分的表面。高度H为半导体基板2的厚度(即主面2a与主面2b的距离)与在半导体基板2的主面2b上被设置的绝缘层10的平均厚度之和D的1/2以下。
就绝缘层10而言，将通过绝缘层10的开口10a边缘以及贯通孔7的第2开口7b边缘的面S设定为边界面，如果相对于面S着眼于贯通孔7的内面7c侧的部分P1并且相对于面S着眼于与贯通孔7的内面7c相反侧的部分P2的话则部分P1的体积大于部分P2的体积。另外，就绝缘层10而言，对于包含贯通孔7的中心线CL的平面来说如果着眼于中心线CL的一方侧的区域的话则三角形T1的面积大于三角形T2的面积。三角形T1是在包含贯通孔7的中心线CL的平面中(总之在图11的截面中)将贯通孔7的第1开口7a边缘、贯通孔7的第2开口7b边缘、绝缘层10的开口10a边缘作为顶点的三角形。三角形T2是在包含贯通孔7的中心线CL的平面中(总之在图11的截面中)将绝缘层10的开口10a边缘、贯通孔7的第2开口7b边缘、第4区域14的顶部作为顶点的三角形。
如以上所说明的那样就半导体装置1而言，绝缘层10的表面10b当中到达贯通孔7的第1开口7a的第1区域11以及到达贯通孔7的第2开口7b的第2区域12为从半导体基板2的主面2a朝向主面2b进行扩展的锥形状区域。于是，第2区域12的平均倾斜角度成为小于贯通孔7的内面7c的平均倾斜角度。由此，绝缘层10的表面10b当中相对于半导体基板2的主面2b的第3区域13与到达贯通孔7的第2开口7b的第2区域12的所成的角度成为大于半导体基板2的主面2b与贯通孔7的内面7c的所成的角度(即平缓地)。因此，即使是在制造时或在制造后都能够防止在贯通孔7的第2开口7b部分上发生第2配线8断线。另外，例如因为第2区域12的倾斜与绝缘层10沿着贯通孔7的内面7c以均匀的厚度被形成的情况相比较相对变得平缓，所以能够容易而且切实地形成第2配线8。再有，因为不依存于贯通孔7的内面7c的形状就能够形成第2配线8，所以例如在尖的部分留在了贯通孔7的内面7c上的情况下也能够防止起因于这些部分的第2配线8的断线。另外，第2区域12的平均倾斜角度成为小于第1区域11的平均倾斜角度。换言之，到达贯通孔7的第1开口7a的第1区域11的平均倾斜角度成为大于第2区域12的平均倾斜角度。由此，例如即使是在贯通孔7被小径化的情况下也能够充分确保在半导体基板2的主面2a侧的绝缘层10的开口10a的宽阔度。因此，即使是在制造时或在制造后都能够防止在绝缘层10的开口10a部分上的第1配线3和第2配线8的断线。再有，在绝缘层10的表面10b上第4区域14以连续性地连接第1区域11和第2区域12的形式进行弯曲，第5区域15以连续性地连接第2区域12和第3区域13的形式进行弯曲。因此，即使是在制造时或在制造后都能够防止在绝缘层10的表面10b全区域中发生第2配线8断线。特别是在制造后因为应力集中在绝缘层10的表面10b全区域中被缓和，所以对于防止第2配线8发生断线来说是有效的。根据以上所述如果由半导体装置1的话则能够切实做到半导体基板2上的通过贯通孔7的电连接。
就半导体装置1而言，绝缘层10的表面10b成为连续的面[不存在被称作为面与面的相交线(角、弯曲的地方等)的不连续的地方并且各个区域11,12,13,14,15被光滑连接的面]。由此，就能够缓和应力集中并防止第2配线8的断线。
就半导体装置1而言，第1区域11的平均倾斜角度比第2区域12的平均倾斜角度更接近于贯通孔7的内面7c的平均倾斜角度。由此，就能够为了使第1配线3的焊垫部3a露出而获得具有充分宽广度的开口10a，其结果即使是在制造时或在制造后都能够进一步切实地防止在绝缘层10的开口10a部分上的第1配线3和第2配线8的断线。
就半导体装置1而言，成为第1区域11的平均倾斜角度α＞贯通孔7的内面7c的平均倾斜角度γ＞第2区域12的平均倾斜角度β。由此，就能够防止第2配线8的断线并且能够为了使第1配线3的焊垫部3a露出而获得具有充分宽广度的开口10a。
就半导体装置1而言，在贯通孔7的内面7c上被设置的绝缘层10的平均厚度成为大于被设置于主面2b的绝缘层10的平均厚度。由此，例如即使是在半导体基板2被薄型化的情况下也因为在贯通孔7的内面7c上被设置的绝缘层10作为补强层来行使其功能，所以能够充分确保贯通孔7周边部分的强度。另外，能够将第1区域11的平均倾斜角度以及第2区域12的平均倾斜角度做到所希望的角度，并且获得表面10b成为连续的面[不存在被称作为面与面的相交线(角、弯曲的地方等)的不连续的地方并且各个区域11,12,13,14,15被光滑连接的面]的绝缘层成为可能。例如在绝缘层10沿着贯通孔7的内面7c以均匀的厚度被形成的情况下，获得表面10b成为连续的面的绝缘层10是不可能的。
就半导体装置1而言，在平行于半导体基板2的主面2a以及主面2b的方向上，绝缘层10当中对应于第1区域11的部分的平均厚度大于绝缘层10当中对应于第2区域12的部分的平均厚度。由此，第2配线8的断线难以发生并且获得具有第1配线3和第2配线8的断线难以发生的形状的绝缘层10成为可能。
就半导体装置1而言，例如即使突出物(overhang)等残留于贯通孔7的第2开口7b边缘，也成为该突出物等被绝缘层10覆盖并且第2配线8被设置于弯曲成凸状的曲面即第5区域15。由此，就能够切实防止在贯通孔7的第2开口7b部分上的第2配线8的断线。
就半导体装置1而言，在贯通孔7的内面7c上被设置的绝缘层10当中具有半导体基板2的厚度与被设置于主面2b的绝缘层10的平均厚度之和D的1/2以下的高度H的部分的表面成为第1区域11。由此，在绝缘层10的表面10b上平缓地连接第1区域11和第2区域12，从而就能够切实防止第1区域11与第2区域12的边界上的第2配线8的断线。
就半导体装置1的绝缘层10而言，将通过绝缘层10的开口10a边缘以及贯通孔7的第2开口7b边缘的面S设定为边界面，如果相对于面S着眼于贯通孔7的内面7c侧的部分P1并且相对于面S着眼于与贯通孔7的内面7c相反侧的部分P2的话则部分P1的体积成为大于部分P2的体积。另外，对于包含贯通孔7的中心线CL的平面来说如果着眼于中心线CL的一方侧的区域的话则三角形T1的面积成为大于三角形T2的面积。即使由以上所述这些手法也是在绝缘层10的表面10b上平缓地连接第1区域11和第2区域12，从而就能够切实防止第1区域11与第2区域12的边界上的第2配线8的断线。
就半导体装置1而言，在贯通孔7的内面7c上被设置的绝缘层10的表面10b当中第1开口7a侧的区域比在与贯通孔7的内面7c相反侧具有凸起最大曲率的第4区域14更是成为第1区域11，并且第2开口7b侧的区域比第4区域14更是成为第2区域12。如此绝缘层10的形状在切实做到半导体基板2上的通过贯通孔7的电连接方面特别有效。
就半导体装置1而言，贯通孔7的内面7c为从主面2a朝向主面2b进行扩展的锥形状的面。在此情况下也能够切实做到半导体基板2上的通过贯通孔7的电连接。
接着，参照图12～图14并就以上所述的半导体装置1的制造方法作如下说明。首先，准备半导体基板2，将装置(电路组合元件)构成于半导体基板2的主面2a(即将氧化膜4和第1配线3等设置于主面2a)(第1工序)。然后，通过粘结层6将光透过基板5安装于半导体基板2的主面2a。
接着，如图12(a)所示由各向异性的湿式蚀刻将贯通孔7形成于半导体基板2，进一步如图12(b)在氧化膜4上除去对应于第1配线3的焊垫部3a的部分从而将开口4a形成于氧化膜4。由此，使第1配线3的焊垫部3a露出于贯通孔7的第1开口7a(第2工序)。
接着，准备具有10cp以上的粘度并且是正型的树脂材料，通过使用该树脂材料来实施浸渍涂布法(通过使对象物浸渍于树脂涂料并从树脂涂料中提拉起对象物从而将树脂层形成于对象物的方法)，从而如图13(a)所示将绝缘层10设置于贯通孔7的内面7c以及半导体基板2的主面2b(第3工序)。由此，在绝缘层10上形成具有追随于第2区域12和第3区域13以及第5区域15的内面的凹部17。还有，作为树脂材料例如能够使用酚醛树脂、聚酰亚胺树脂、环氧树脂等。
接着，如图13(b)所示将掩膜30配置于在半导体基板2的主面2b上被设置的绝缘层10上。掩膜30在与第1配线3的焊垫部3a相对的位置上具有光透过部31，并在光透过部31的周围具有遮光部32。接着，通过掩膜30的光透过部31将光照射于在绝缘层10上对应于接触(联系)孔(contact hole)16的部分并对该部分实行曝光。再有，通过对在绝缘层10上对应于接触孔16的部分实行显影从而在绝缘层10上形成了接触孔16。由此，使第1配线3的焊垫部3a露出于绝缘层10的开口10a(第4工序)。还有，在形成接触孔16的时候也可以合并使用灰化处理(ashing treatment)。
在曝光的时候由被形成于绝缘层10的凹部17将间隙形成于掩膜30的光透过部31与在绝缘层10上对应于接触孔16的部分之间。由此，变成光进行衍射而被照射到绝缘层10。因此，在显影的时后形成具有追随于从半导体基板2的主面2a朝向主面2b进行扩展的锥形状的第1区域11以及第2区域12的内面的接触孔16。
接着，如图14(a)所示例如通过使用铝来实施溅射法从而将第2配线8设置于绝缘层10的表面10b并在绝缘层10的开口10a电连接第1配线3和第2配线8(第5工序)。此时，接触孔16因为具有追随于从半导体基板2的主面2a朝向主面2b进行扩展的锥形状的第1区域11的内面，所以在该内面上也切实形成了金属膜，进而第1配线3和第2配线8在绝缘层10的开口10a被切实连接。
接着，例如通过使用与绝缘层10相同的树脂材料来实施浸渍涂布法从而如图14(b)所示以树脂保护层21覆盖第2配线8。最后，将取出电极9配置于没有被树脂保护层21覆盖的第2配线8的焊垫部8a，并获得以上所述的半导体装置1。
根据以上所述的半导体装置1的制造方法，能够高效率地制造出半导体基板2上的通过贯通孔7的电连接被确实化的半导体装置1。
就以上所述的半导体装置1的制造方法而言，通过使用具有10cp以上的粘度的树脂材料来实施浸渍涂布法从而将绝缘层10设置于贯通孔7的内面7c以及半导体基板2的主面2b。由此，就能够容易而且切实地获得具有如以上所述那样形状的绝缘层10。
还有，在浸渍涂布法中一般是使用粘性低的树脂材料(例如被用于防水涂层的树脂材料等，例如具有1cp以下的粘度的树脂材料)。但是，即使使用如此树脂材料来实施浸渍涂布法，绝缘层10也会沿着贯通孔7的内面7c以大致均匀的厚度被形成。因此，就以上所述的半导体装置1的制造方法而言，通过使用具有10cp以上的粘度的树脂材料来实施浸渍涂布法从而就能够容易而且切实地获得具有如以上所述那样形状的绝缘层10。
就以上所述的半导体装置1的制造方法而言，使用正型的树脂材料来将绝缘层10设置于贯通孔7的内面7c以及半导体基板2的主面2b。然后，通过对在绝缘层10上对应于接触孔16的部分实行曝光以及显影，从而将接触孔16形成于绝缘层10。由此，就能够容易而且切实地获得具有如以上所述那样形状的绝缘层10。还有，在曝光以及显影的时候因为在绝缘层10上对应于接触孔16的部分的厚度由于被形成于绝缘层10的凹部17而变薄(即对应于接触孔16的部分因为是具有绝缘层10当中半导体基板2的厚度与被设置于主面2b的绝缘层10的平均厚度之和D的1/2以下的高度H的部分)，所以能够容易而且切实地获得具有所希望形状的接触孔16。
就以上所述的半导体装置1的制造方法而言，在光透过基板5被安装于半导体基板2的状态下实施浸渍涂布法。因此，能够使用被薄型化了的半导体基板2。就被薄型化了的半导体基板2而言，因为贯通孔7的深度变小所以即使绝缘层10由使用了具有被称作为10cp以上的高粘度的树脂材料的浸渍涂布法而变厚，也能够容易而且切实地将接触孔16形成于绝缘层10。
还有，如图5所示也可以光透过基板5不通过粘结层6被安装于半导体基板2的主面2a。在此情况下，以覆盖第1配线3的形式将氧化膜18设置于主面2a。就这样在光透过基板5不被安装于半导体基板2的情况下，在绝缘层10上从主面2a具有高度H的部分因为作为补强层来行使其功能，所以从充分确保贯通孔7周边部分的强度的观点出发是特别有效的。
另外，如图16以及图17所示取出电极9也可以以从半导体基板2的主面进行突出的形式被配置于贯通孔7的内侧。在该情况下也既可以如图16所示光透过基板5通过粘结层6被安装于半导体基板2的主面2a，或者也可以如图17所示光透过基板5不通过粘结层6被安装于半导体基板2的主面2a。
产业上的利用可能性
根据本发明提供一种既能够抑制贯通孔在半导体基板上所占的体积的比率又能够切实地做到半导体基板上的通过贯通孔的电连接的半导体装置成为可能。
符号说明
1.半导体装置
2.半导体基板
2a.主面(第1表面)
2b.主面(第2表面)
3.第1配线
3a.焊垫部
7.贯通孔
7a.第1开口
7b.第2开口
7c.内面
8.第2配线
9.取出电极(凸点电极bump electrode)
10.绝缘层
10a.开口
10b.表面
120.搭载基板
120a.主面(第3主面)
121.第3配线
APD.雪崩光电二极管

Claims (10)

1.一种半导体装置，其特征在于：
具备：
半导体基板，具有互相相对的第1表面以及第2表面并形成有从所述第1表面到所述第2表面的贯通孔；
第1配线，设置于所述第1表面并且一部分位于所述贯通孔的所述第1表面侧的第1开口上；
绝缘层，设置于所述贯通孔的内面以及所述第2表面并且经由所述贯通孔的所述第2表面侧的第2开口而连续；以及
第2配线，设置于所述绝缘层的表面并且在所述绝缘层的所述第1表面侧的开口电连接于所述第1配线，
所述贯通孔为垂直孔，
关于包含所述贯通孔的中心线的平面，在分别着眼于所述中心线的两侧区域的情况下，将连结对应于所述绝缘层的所述开口的边缘的第1点和对应于所述第2开口的边缘的第2点的线段设定为第1线段，将连结所述第2点和对应于所述第2开口与所述绝缘层的所述表面交叉的点的第3点的线段设定为第2线段，将连结所述第3点和所述第1点的线段设定为第3线段，此时，相对于所述第1线段位于所述贯通孔的所述内面侧的所述绝缘层的第1面积大于由所述第1线段、所述第2线段以及所述第3线段围起来的所述绝缘层的第2面积与相对于所述第3线段位于与所述贯通孔的所述内面相反侧的所述绝缘层的第3面积之和。
2.如权利要求1所述的半导体装置，其特征在于：
在所述第1点上的所述绝缘层的所述表面的倾斜角度大于在所述第3点上的所述绝缘层的所述表面的倾斜角度。
3.如权利要求1或者2所述的半导体装置，其特征在于：
设置于所述贯通孔的所述内面上的所述绝缘层的所述表面的平均倾斜角度小于所述贯通孔的所述内面的平均倾斜角度。
4.如权利要求1～3中任意一项所述的半导体装置，其特征在于：
关于包含所述贯通孔的所述中心线的所述平面，在分别着眼于所述中心线的两侧的所述区域的情况下，所述第1点与对应于所述第1开口的边缘的第4点的距离大于所述绝缘层的所述开口的宽度。
5.如权利要求1～4中任意一项所述的半导体装置，其特征在于：
所述第1配线的所述一部分为覆盖所述第1开口的焊垫部，
所述第1开口的边缘与所述绝缘层的所述开口的边缘的距离大于所述第1开口的边缘与所述焊垫部的边缘的距离。
6.如权利要求1～5中任意一项所述的半导体装置，其特征在于：
作为所述贯通孔的深度除以所述第2开口的宽度的值的纵横比是1以下。
7.如权利要求1～6中任意一项所述的半导体装置，其特征在于：
所述绝缘层由树脂构成。
8.如权利要求1～7中任意一项所述的半导体装置，其特征在于：
设置于所述贯通孔的所述内面的所述绝缘层的所述表面作为连续的面来构成。
9.如权利要求1～8中任意一项所述的半导体装置，其特征在于：
设置于所述贯通孔的所述内面的所述绝缘层的所述表面和设置于所述第2表面的所述绝缘层的所述表面作为连续的面来构成。
10.如权利要求1～9中任意一项所述的半导体装置，其特征在于：
进一步具备具有设置有多个第3配线的第3表面并且以所述第3表面与所述第2表面相对的形式配置的搭载基板，
在所述半导体基板上设置有以盖革模式进行工作的多个雪崩光电二极管，
所述贯通孔、所述第1配线以及所述第2配线以分别对应于多个所述雪崩光电二极管的形式设置，
多个所述雪崩光电二极管分别通过所对应的所述第1配线而被电连接于所对应的所述第2配线，
多个所述第3配线分别通过凸点电极而被电连接于所对应的所述第2配线。
CN201680018576.8A 2015-03-31 2016-03-31 半导体装置 Active CN107408507B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015070697 2015-03-31
JP2015-070697 2015-03-31
PCT/JP2016/060838 WO2016159322A1 (ja) 2015-03-31 2016-03-31 半導体装置

Publications (2)

Publication Number Publication Date
CN107408507A true CN107408507A (zh) 2017-11-28
CN107408507B CN107408507B (zh) 2021-09-14

Family

ID=57004358

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201680019440.9A Active CN107408508B (zh) 2015-03-31 2016-03-31 半导体装置的制造方法
CN202111368079.XA Pending CN114050124A (zh) 2015-03-31 2016-03-31 半导体装置的制造方法
CN201680018576.8A Active CN107408507B (zh) 2015-03-31 2016-03-31 半导体装置
CN201680019442.8A Active CN107431017B (zh) 2015-03-31 2016-03-31 半导体装置
CN201680018889.3A Active CN107360729B (zh) 2015-03-31 2016-03-31 半导体装置及其制造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201680019440.9A Active CN107408508B (zh) 2015-03-31 2016-03-31 半导体装置的制造方法
CN202111368079.XA Pending CN114050124A (zh) 2015-03-31 2016-03-31 半导体装置的制造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201680019442.8A Active CN107431017B (zh) 2015-03-31 2016-03-31 半导体装置
CN201680018889.3A Active CN107360729B (zh) 2015-03-31 2016-03-31 半导体装置及其制造方法

Country Status (6)

Country Link
US (5) US10622402B2 (zh)
EP (5) EP3961687A1 (zh)
JP (7) JP6755855B2 (zh)
KR (4) KR20230169471A (zh)
CN (5) CN107408508B (zh)
WO (4) WO2016159320A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6755855B2 (ja) * 2015-03-31 2020-09-16 浜松ホトニクス株式会社 半導体装置
JP6725231B2 (ja) * 2015-10-06 2020-07-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
JP6552547B2 (ja) 2017-05-24 2019-07-31 三菱電機株式会社 赤外線センサおよび赤外線固体撮像装置
CN111819614B (zh) * 2018-03-09 2022-03-04 夏普株式会社 显示装置
US11635186B2 (en) * 2018-03-13 2023-04-25 Motherson Innovations Company Limited Polymeric substrate and a method of providing same
JP6878338B2 (ja) * 2018-03-14 2021-05-26 株式会社東芝 受光装置および受光装置の製造方法
CN112368602B (zh) * 2018-07-12 2023-03-14 深圳帧观德芯科技有限公司 具有高时间分辨率的光学雷达
JP7251946B2 (ja) * 2018-10-31 2023-04-04 浜松ホトニクス株式会社 固体撮像装置
JP7067448B2 (ja) 2018-12-10 2022-05-16 三菱電機株式会社 半導体装置の製造方法、半導体装置
WO2020161937A1 (ja) * 2019-02-05 2020-08-13 パナソニックＩｐマネジメント株式会社 センサ装置
JP7340965B2 (ja) * 2019-06-13 2023-09-08 キヤノン株式会社 半導体装置およびその製造方法
US20220328718A1 (en) * 2019-08-28 2022-10-13 Kyocera Corporation Light emitting element mounting package and light emitting device
JP7257978B2 (ja) * 2020-01-20 2023-04-14 三菱電機株式会社 半導体装置
US11322639B2 (en) * 2020-04-09 2022-05-03 Globalfoundries U.S. Inc. Avalanche photodiode

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080265442A1 (en) * 2007-04-26 2008-10-30 Sony Corporation Semiconductor device, electronic device, and method of producing semiconductor device
CN103890971A (zh) * 2011-10-21 2014-06-25 浜松光子学株式会社 光检测装置
CN103907206A (zh) * 2011-10-21 2014-07-02 浜松光子学株式会社 光检测装置

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59126643A (ja) * 1983-01-07 1984-07-21 Matsushita Electric Ind Co Ltd 電子回路の被覆方法
US4830706A (en) * 1986-10-06 1989-05-16 International Business Machines Corporation Method of making sloped vias
JPH02268416A (ja) 1989-04-11 1990-11-02 Matsushita Electron Corp 半導体装置の製造方法及びそれに使用するフオトマスク
JPH0414830A (ja) 1990-05-08 1992-01-20 Fujitsu Ltd 半導体装置の製造方法
KR0127271B1 (ko) 1993-11-23 1998-04-02 김주용 반도체 소자의 금속배선 형성방법
JPH08330295A (ja) * 1995-03-24 1996-12-13 Fuji Electric Co Ltd 半導体装置の製造方法
JP3577913B2 (ja) * 1997-02-27 2004-10-20 セイコーエプソン株式会社 半導体装置、およびこれを具備する電子機器
JPH10307305A (ja) * 1997-03-07 1998-11-17 Toshiba Corp アレイ基板、液晶表示装置及びそれらの製造方法
JP2003007921A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003101222A (ja) * 2001-09-21 2003-04-04 Sony Corp 薄膜回路基板装置及びその製造方法
JP2004057507A (ja) 2002-07-29 2004-02-26 Toshiba Corp Ｘ線検出装置、貫通電極の製造方法及びｘ線断層撮影装置
JP2004273561A (ja) * 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 半導体装置及びその製造方法
EP1519410A1 (en) * 2003-09-25 2005-03-30 Interuniversitair Microelektronica Centrum vzw ( IMEC) Method for producing electrical through hole interconnects and devices made thereof
JP3970210B2 (ja) * 2003-06-24 2007-09-05 三洋電機株式会社 半導体装置の製造方法
JP4250038B2 (ja) 2003-08-20 2009-04-08 シャープ株式会社 半導体集積回路
JP2005101268A (ja) 2003-09-25 2005-04-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005158907A (ja) * 2003-11-25 2005-06-16 Mitsui Chemicals Inc 配線板の製造方法
JP2006215062A (ja) * 2005-02-01 2006-08-17 Sharp Corp 液晶表示パネル、液晶表示装置、および液晶表示パネルの製造方法
JP2007105859A (ja) 2005-10-17 2007-04-26 Canon Inc 配向性メソ構造体膜、配向性メソポーラス物質膜、及びその製造方法、及びそれを用いた半導体素子
RU2416840C2 (ru) 2006-02-01 2011-04-20 Конинклейке Филипс Электроникс, Н.В. Лавинный фотодиод в режиме счетчика гейгера
CN100563000C (zh) * 2006-04-10 2009-11-25 株式会社东芝 半导体器件及其制造方法
JP2007305955A (ja) * 2006-04-10 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
EP2019428A1 (en) 2006-05-19 2009-01-28 Sumitomo Bakelite Company, Ltd. Semiconductor device
JP5155536B2 (ja) * 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
US20080036097A1 (en) 2006-08-10 2008-02-14 Teppei Ito Semiconductor package, method of production thereof and encapsulation resin
TW200915970A (en) 2007-09-27 2009-04-01 Sanyo Electric Co Circuit device, circuit module and outdoor equipment
KR101615990B1 (ko) 2008-09-18 2016-04-28 고쿠리츠다이가쿠호우진 도쿄다이가쿠 반도체장치의 제조방법
JP5369608B2 (ja) * 2008-10-23 2013-12-18 富士電機株式会社 無停電電源装置および無停電電源装置の選択遮断方法
CN102484080B (zh) 2009-06-18 2015-07-22 罗姆股份有限公司 半导体装置
JP5423572B2 (ja) * 2010-05-07 2014-02-19 セイコーエプソン株式会社 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) * 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
JP5447316B2 (ja) * 2010-09-21 2014-03-19 株式会社大真空 電子部品パッケージ用封止部材、及び電子部品パッケージ
KR101215648B1 (ko) * 2011-02-11 2012-12-26 에스케이하이닉스 주식회사 반도체 칩 및 그 제조방법
WO2012120653A1 (ja) 2011-03-08 2012-09-13 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
JP5926921B2 (ja) 2011-10-21 2016-05-25 浜松ホトニクス株式会社 光検出装置
JP5810921B2 (ja) 2012-01-06 2015-11-11 凸版印刷株式会社 半導体装置の製造方法
US9006896B2 (en) 2012-05-07 2015-04-14 Xintec Inc. Chip package and method for forming the same
US8791578B2 (en) * 2012-11-12 2014-07-29 Hong Kong Applied Science and Technology Research Institute Company Limited Through-silicon via structure with patterned surface, patterned sidewall and local isolation
JP2014110284A (ja) * 2012-11-30 2014-06-12 Ps4 Luxco S A R L 半導体装置の製造方法
KR102066087B1 (ko) * 2013-05-28 2020-01-15 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
US9484325B2 (en) 2013-10-09 2016-11-01 Invensas Corporation Interconnections for a substrate associated with a backside reveal
CN103762198B (zh) * 2013-12-31 2016-07-06 中国科学院微电子研究所 一种tsv填孔方法
JP2016058655A (ja) 2014-09-11 2016-04-21 株式会社ジェイデバイス 半導体装置の製造方法
JP2016062996A (ja) 2014-09-16 2016-04-25 株式会社東芝 光検出器
US9659980B2 (en) * 2014-12-19 2017-05-23 Sensl Technologies Ltd Semiconductor photomultiplier
JP6755855B2 (ja) * 2015-03-31 2020-09-16 浜松ホトニクス株式会社 半導体装置
US9502350B1 (en) 2016-01-28 2016-11-22 International Business Machines Corporation Interconnect scaling method including forming dielectric layer over subtractively etched first conductive layer and forming second conductive material on dielectric layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080265442A1 (en) * 2007-04-26 2008-10-30 Sony Corporation Semiconductor device, electronic device, and method of producing semiconductor device
CN103890971A (zh) * 2011-10-21 2014-06-25 浜松光子学株式会社 光检测装置
CN103907206A (zh) * 2011-10-21 2014-07-02 浜松光子学株式会社 光检测装置

Also Published As

Publication number Publication date
JPWO2016159321A1 (ja) 2018-02-01
EP3279927A4 (en) 2018-11-14
KR102649896B1 (ko) 2024-03-22
KR20170134968A (ko) 2017-12-07
US10615220B2 (en) 2020-04-07
CN114050124A (zh) 2022-02-15
KR20170133328A (ko) 2017-12-05
EP3279924A4 (en) 2018-11-07
US10403676B2 (en) 2019-09-03
US20180069145A1 (en) 2018-03-08
JP6469213B2 (ja) 2019-02-13
EP3279927A1 (en) 2018-02-07
EP3961687A1 (en) 2022-03-02
US20180175100A1 (en) 2018-06-21
WO2016159322A1 (ja) 2016-10-06
JP2022027973A (ja) 2022-02-14
EP3279926A1 (en) 2018-02-07
CN107431017B (zh) 2020-12-04
JP2020202400A (ja) 2020-12-17
CN107408508B (zh) 2022-01-25
KR20230169471A (ko) 2023-12-15
EP3279924B1 (en) 2021-11-17
WO2016159321A1 (ja) 2016-10-06
EP3279925A1 (en) 2018-02-07
CN107360729A (zh) 2017-11-17
JPWO2016159322A1 (ja) 2017-08-03
WO2016159318A1 (ja) 2016-10-06
JP6950059B2 (ja) 2021-10-13
CN107408507B (zh) 2021-09-14
JPWO2016159320A1 (ja) 2018-02-01
US20190341420A1 (en) 2019-11-07
EP3279926A4 (en) 2018-11-07
US20180108625A1 (en) 2018-04-19
JP6763851B2 (ja) 2020-09-30
CN107431017A (zh) 2017-12-01
US10622403B2 (en) 2020-04-14
JP6742988B2 (ja) 2020-08-19
CN107408508A (zh) 2017-11-28
CN107360729B (zh) 2020-08-14
JP7003196B2 (ja) 2022-02-04
KR102611325B1 (ko) 2023-12-08
JPWO2016159318A1 (ja) 2018-02-01
KR20170133322A (ko) 2017-12-05
EP3279925B1 (en) 2019-12-04
KR102605400B1 (ko) 2023-11-24
US20180083143A1 (en) 2018-03-22
JP2020191478A (ja) 2020-11-26
EP3279924A1 (en) 2018-02-07
US10141368B2 (en) 2018-11-27
US10622402B2 (en) 2020-04-14
JP7387700B2 (ja) 2023-11-28
JP6755855B2 (ja) 2020-09-16
KR20170133324A (ko) 2017-12-05
EP3279925A4 (en) 2018-12-05
WO2016159320A1 (ja) 2016-10-06
EP3279926B1 (en) 2021-11-03

Similar Documents

Publication Publication Date Title
CN107408507A (zh) 半导体装置
US8217516B2 (en) Semiconductor device and method of manufacturing the same
KR101087866B1 (ko) 포토 다이오드 어레이 및 그 제조 방법
US10319595B2 (en) Reverse conducting IGBT device and manufacturing method therefor
JP2003504856A (ja) 半導体装置に対する間接的裏面コンタクト
JP2017135384A (ja) 金属ブロックと接合パッド構造
US7355227B2 (en) Detecting pixel matrix integrated into a charge reader circuit
JP2008021725A (ja) アバランシェホトダイオード
US20080284009A1 (en) Dimple free gold bump for drive IC
US10090350B2 (en) Light receiving device
US20080149943A1 (en) Semiconductor photodetector and radiation detecting apparatus
JP2011100753A (ja) 撮像装置、エックス線撮像装置および撮像装置の製造方法
CN108140654A (zh) 摄像元件及摄像装置
TWI559477B (zh) 縮短支撐柱之金屬柱銲接晶片連接結構
CN110085608A (zh) 一种高性能cmos成像传感器结构及其制作方法
CN105914216A (zh) 一种图像传感器结构及其制作方法
EP4254516A2 (en) Back surface incident type semiconductor photo detection element
JPH0494131A (ja) 半導体装置のバンプ構造体の形成方法
US20230008594A1 (en) Radiation Hardened Infrared Focal Plane Array
CN105789066A (zh) 一种半导体封装结构的制造方法
JP2011129663A (ja) 半導体装置およびインターポーザ
TWI668876B (zh) 太陽能電池及其製造方法
WO2019203119A1 (ja) 裏面入射型半導体光検出素子
JP2754969B2 (ja) バンプ形成領域を有する半導体装置
CN102270635B (zh) 化合物半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant