CN105914216A - 一种图像传感器结构及其制作方法 - Google Patents

Abstract

本发明公开了一种图像传感器结构及其制作方法，通过在CMOS图像传感器结构中环绕接触下电极设置导电屏蔽环，形成电场隔离，可利用施加在其上的电压限制光敏量子点薄膜中光生载流子的流动方向，将连续的薄膜分成不同的区域，从而降低了像素间串扰；同时，通过施加不同的屏蔽电压还可以改变分隔所成区域的大小，适应不同的应用场景，从而取得分辨率和灵敏度的平衡；本发明结构简单，制作时可不增加额外工艺步骤与成本，且抗串扰效果显著。

Description

一种图像传感器结构及其制作方法

技术领域

本发明涉及半导体集成电路制造技术领域，更具体地，涉及一种低串扰的图像传感器结构及其制作方法。

背景技术

图像传感器是把光学图像信息转化成电信号的器件。传统的固态图像传感器可包括CCD(电荷耦合装置)图像传感器和CMOS(互补金属氧化物半导体)图像传感器两大类。

CMOS图像传感器由于在像素阵列中采用了有源像素传感器，且采用CMOS集成电路工艺制程，可将像素阵列光敏结构和其他CMOS模拟、数字电路集成到同一块芯片上。高度集成不但可减少整机芯片数量，降低整机功耗和封装成本，而且芯片内部直接信号连接还有利于信号传输的质量和速度，从而提高图像转换的质量。因此，CMOS图像传感器已成为目前市场上的主流技术。

然而，传统的CMOS图像技术仍具有一定的局限性。在CMOS图像传感器结构中，紧邻于电路的光敏元件通常是注入硅衬底的pn结。由于堆叠于衬底表面上的CMOS电路所需要的金属层数量增加，pn结被放置在深阱的底部，为避免光串扰，必须使用昂贵又复杂的光学部件。另一方面，相邻像素pn结之间缺乏很好的电隔离措施，光生载流子可能会穿过衬底到达邻近像素，造成像素间的串扰。

为克服上述问题，现有技术中提出了一种在衬底读出电路之上制作光敏层的像素结构。请参阅图1，图1是现有的一种光敏层制作在衬底读出电路之上的图像传感器结构示意图。如图1所示，该图像传感器自下而上包括制作有晶体管和电容201的硅基衬底101，制作有通孔202、金属互连线203和接触下电极204的金属间介质层205，位于金属间介质层205上、作为光敏层的光敏量子点薄膜301以及透明导电上电极401。

在图1的图像传感器结构中，晶体管和电容201采用标准CMOS工艺制作在硅基衬底101上，完成像素电路重置、曝光、读取等操作并存储采集到的光生电荷；通过通孔202和金属互连线203完成像素阵列间及与外围控制电路的连接，同时将接触下电极204与重置管和(或)存储电容相连，便于光生电荷的采集与存储，接触下电极204要选择具有合适功函数的金属(例如TiN)，使之与其接触的量子点薄膜301具有良好的欧姆接触；量子点薄膜301由彼此独立的量子点密集堆积而成，彼此间距一般小于0.5nm，以保证电子能在薄膜中有效地传导；量子点薄膜可采用旋涂(spin coating)或喷涂(spray coating)量子点溶液的方式成膜，量子点溶液可通过化学合成的方法制成胶体溶液，量子点成分包括但不限于CdS、CdSe、PdS、CuInS、InP及其壳层(core-shell)结构；透明导电上电极401位于量子点薄膜之上，其材料包括但不限于氧化铟锡(ITO)、氟化氧化锡(FTO)。在透明导电上电极401上通常还可进一步制作钝化层、滤镜、微透镜等结构。

上述图像传感器工作时，首先由硅基电路进行重置操作，此时接触下电极将被重置为高电位，同时与之连接的晶体管和电容将被充电；之后是曝光操作，如图3所示，由于上电极401接地，量子点薄膜301受到光照激发出电子空穴对，受到电场作用，空穴将向透明导电上电极401运动，电子汇聚于下电极204，从而改变与之相连的晶体管与电容电荷量；之后的读出操作将电荷量转化为电压值传输到外围电路。

在上述的图像传感器结构中，量子点薄膜光敏层位于读出电路的最上方，不会受互连导线的影响，可具有100％的填充系数；同时，光敏层很薄，可以抑制部分光生载流子的横向扩散。但是，在此结构中，光敏层往往是一层连续的薄膜，像素之间没有明显界限，因而像素间串扰也不可能降到很低的水平。如图2所示，各个接触下电极204之间形成具有一定间距的阵列式布局，并在垂直方向上与一个个像素相对应。可以看出，由于相邻像素之间(即图示的接触下电极之间)没有电隔离结构，使得其上呈连续状态的量子点薄膜也缺少明确的物理边界。从而如图3所示，介于两像素之间的光生电子将可能流向任意一边电极(如图示两侧的斜向箭头所指)，而远离下电极的光生载流子还可能会流向相邻像素的电极，从而不能明确像素的边界，造成像素之间的串扰。

现有技术中采用的量子点薄膜虽然很薄，可以在一定程度上抑制像素间串扰效应，但要想进一步优化传感器的性能，仍需要考虑在形成像素间有效电隔离方面引入新的改进设计。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种图像传感器结构及其制作方法，以解决现有CMOS图像传感器填充系数低、串扰大的问题。

为实现上述目的，本发明的技术方案如下：

一种图像传感器结构，自下而上包括：

半导体衬底，其采用标准CMOS工艺制作有晶体管、悬浮电容及其之间的通孔和金属互连线；

接触下电极，其按间隔的水平阵列式分布，并与像素对应；

导电屏蔽环，与接触下电极同层设置，并环绕每个接触下电极间隔分布，所述导电屏蔽环通过金属互连线引出；

光敏量子点薄膜，覆盖在接触下电极和导电屏蔽环上；以及

透明导电上电极薄膜，覆盖在光敏量子点薄膜上。

优选地，所述接触下电极或导电屏蔽环制作材料包括：高功函数的金、钨、铜、氧化铟锡、氟化氧化锡或氮化钛，或者低功函数的铝、镁或氮化钽，或者为了调节特定功函数而包含全部或部分上述元素的化合物。

优选地，所述接触下电极和导电屏蔽环制作材料相同。

优选地，在工作状态下，所述导电屏蔽环具有不同于接触下电极的可调节电位，以调节其产生屏蔽作用的范围和强度。

优选地，在所述透明导电上电极薄膜上还设有钝化层、滤光片以及微透镜。

一种上述的图像传感器结构的制作方法，包括以下步骤：

步骤S01：提供一半导体衬底，在其上采用标准CMOS工艺形成晶体管、悬浮电容及其之间的通孔和金属互连线；

步骤S02：沉积一导电薄膜并图形化，形成接触下电极阵列和环绕每个接触下电极的导电屏蔽环结构；

步骤S03：在接触下电极阵列上形成光敏量子点薄膜；

步骤S04：在光敏量子点薄膜上形成透明导电上电极薄膜。

优选地，所述接触下电极和导电屏蔽环采用相同材料制作，包括：高功函数的金、钨、铜、氧化铟锡、氟化氧化锡、氮化钛，或低功函数的铝、镁、氮化钽以及为了调节特定功函数而包含全部或部分上述元素的化合物。

优选地，所述光敏量子点薄膜采用CdS、CdSe、PdS、CuInS或InP材料制作。

优选地，所述透明导电上电极薄膜材料包括氧化铟锡、氟化氧化锡或掺铝氧化锌。

优选地，还包括步骤S05：在透明导电上电极薄膜上形成钝化层、滤光片以及微透镜。

从上述技术方案可以看出，本发明通过在CMOS图像传感器结构中环绕接触下电极设置导电屏蔽环，形成电场隔离，可利用施加在其上的电压限制光敏量子点薄膜中光生载流子的流动方向，将连续的薄膜分成不同的区域，从而降低了像素间串扰；同时，通过施加不同的屏蔽电压还可以改变分隔所成区域的大小，适应不同的应用场景，从而取得分辨率和灵敏度的平衡；本发明结构简单，制作时可不增加额外工艺步骤与成本，且抗串扰效果显著。

附图说明

图1是现有的一种光敏层制作在衬底读出电路之上的图像传感器结构示意图；

图2是图1中接触下电极的平面布局示意图；

图3是图1中现有图像传感器结构中串扰形成示意图；

图4是本发明一较佳实施例的一种图像传感器结构示意图；

图5是图4中接触下电极和导电屏蔽环的平面布局示意图；

图6是图4中导电屏蔽环电压比复位电压高时降低串扰作用示意图；

图7是图4中导电屏蔽环电压比复位电压低时降低串扰作用示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步的详细说明。

需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

在以下本发明的具体实施方式中，请参阅图4，图4是本发明一较佳实施例的一种图像传感器结构示意图。如图4所示，本发明的一种图像传感器结构，自下而上可包括：半导体衬底101、接触下电极204和导电屏蔽环206、光敏量子点薄膜301以及透明导电上电极401。

请参阅图4。在硅基半导体衬底101上设置有采用标准CMOS工艺制作的晶体管和悬浮电容201，及其之间的多层通孔202和金属互连线203，并通过金属间介质层205进行金属之间的隔离。

接触下电极204位于金属间介质层205上方。如图5所示，各个接触下电极204在水平方向上呈阵列式分布，且相邻接触下电极之间具有一定的间隔，与CMOS图像传感器的像素对应。

其中，图像传感器的读出电路单元、模拟信号放大单元、模数转换单元、数字处理单元和控制单元都集成在同一块硅衬底上。晶体管和悬浮电容用于完成像素电路重置、曝光、读取等操作，并存储采集到的光生电荷；通过通孔和金属互连线完成像素阵列间及与外围控制电路的连接，同时将接触下电极与重置管和(或)存储电容相连，便于光生电荷的采集与存储。

请参阅图4和图5。导电屏蔽环206与接触下电极204同层设置，并且，每个导电屏蔽环206环绕一个接触下电极204布置；导电屏蔽环与接触下电极之间具有间隔；较佳地，每个导电屏蔽环与其两侧的接触下电极之间可具有相等的间隔。导电屏蔽环将全部的接触下电极进行分隔，其自身可连成网络状。所述导电屏蔽环通过金属互连线引出。

作为可选的实施方式，接触下电极和导电屏蔽环可采用相同的材料，以方便制作。接触下电极应选择具有合适功函数的金属材料制备，使之与其接触的光敏量子点薄膜具有良好的欧姆接触。这些适用接触下电极和/或导电屏蔽环制作的材料可包括但不限于：高功函数的金(Au)、钨(W)、铜(Cu)、氧化铟锡(ITO)、氟化氧化锡(FTO)或氮化钛(TiN)，或者低功函数的铝(Al)、镁(Mg)或氮化钽(TaN)，或者为了调节特定功函数而形成的包含全部或部分上述元素的化合物。例如，可采用氮化钛材料制备接触下电极和导电屏蔽环。接触下电极和导电屏蔽环周围的空隙可采用金属间介质层进行填平。

请继续参阅图4。光敏量子点薄膜301覆盖在接触下电极204和导电屏蔽环206上。光敏量子点薄膜301由彼此独立的量子点密集堆积而成，量子点彼此间距通常小于0.5nm，以保证电子能在薄膜中有效地传导。量子点成分(材料)包括但不限于CdS、CdSe、PdS、CuInS或InP及其壳层(core-shell)结构。

请继续参阅图4。透明导电上电极薄膜401覆盖在光敏量子点薄膜301上。制备透明导电上电极的材料可包括但不限于氧化铟锡(ITO)、氟化氧化锡(FTO)或掺铝氧化锌(AZO)。

在透明导电上电极薄膜上还可以依次设置钝化层、滤光片以及微透镜等图像传感器其他附属结构(图略)。

本发明的图像传感器工作时，首先由衬底上的硅基电路进行重置操作，此时接触下电极将被重置为高电位，同时与之连接的晶体管和电容将被充电；之后是曝光操作，由于上电极401接地，量子点薄膜301受到光照激发出电子空穴对，受到电场作用，空穴将向透明导电上电极401运动，电子汇聚于下电极204，从而改变与之相连的晶体管与电容201的电荷量；之后的读出操作将电荷量转化为电压值传输到外围电路。

与此同时，可通过设置的导电屏蔽环206，采用电场隔离的办法，控制光生载流子的流动方向，从而将连续的光敏量子点薄膜分成不同的区域。并且，只需在导电屏蔽环上施加不同的电位，就可以改变其分隔所成区域的大小，从而适应不同的应用场景。这样，在工作状态下，通过使导电屏蔽环具有不同于接触下电极的可调节电位，就可以调节屏蔽环产生屏蔽作用的范围和强度。

如图6所示，当导电屏蔽环206电压比接触下电极204的重置电压高时，量子点薄膜301分成不同的区域。相邻像素的接触下电极之间的量子点薄膜部分区域303的光生载流子将被吸引到屏蔽环上导走，而像素下电极采集的电荷则全是由量子点薄膜像素内区域302中量子点产生的(如图示虚线框范围所指)，从而可提高分辨率，降低串扰；但此时损失了很大一部分光生载流子，因此适合光照条件良好、光生载流子充足的模式下使用。

如图7所示，当导电屏蔽环电压比重置电压低时，量子点薄膜也可以分成不同的区域。由于下电极的电压更高，所以接触下电极之间的量子点薄膜部分区域303产生的电荷也被吸引到了下电极上，相当于增加了感光面积(如图示变大了的虚线框范围所指的像素内区域302)，提高了灵敏度；同时，相邻像素的电荷要想进入下电极，需要克服屏蔽环上的势垒，这样就减小了像素间的串扰，此时适用于低光照模式下。

也可根据光照条件施加合适的屏蔽电压，完成量子点薄膜不同区域大小的划分，从而实现灵敏度和分辨率的平衡。

下面通过具体实施方式，对本发明的一种针对上述图像传感器结构的制作方法进行详细说明。

请参阅图4和图5。本发明的一种上述的图像传感器结构的制作方法，可包括以下步骤：

步骤S01：提供一半导体衬底，在其上采用标准CMOS工艺形成晶体管、悬浮电容及其之间的通孔和金属互连线。

所述半导体衬底可采用标准CMOS工艺制作，并具有该技术节点CMOS工艺的所有特征。

首先，可使用常规的CMOS前道制造工艺，在硅衬底101上形成晶体管和悬浮电容201。

接着，进行CMOS后道金属互连工艺，可通过光刻、刻蚀、淀积和化学机械抛光等工艺，形成通孔202和多层金属互连线203，并通过金属层间介质层205进行金属之间的隔离。

上述步骤中将图像传感器的读出电路单元、模拟信号放大单元、模数转换单元、数字处理单元和控制单元都集成在同一块硅衬底上。

步骤S02：沉积一导电薄膜并图形化，形成接触下电极阵列和环绕每个接触下电极的导电屏蔽环结构。

随后，可采用相同材料制作接触下电极204和导电屏蔽环206。可通过溅射工艺，在衬底上沉积一层导电薄膜，该导电薄膜材料可包括高功函数的金(Au)、钨(W)、铜(Cu)、氧化铟锡(ITO)、氟化氧化锡(FTO)或氮化钛(TiN)，或者低功函数的铝(Al)、镁(Mg)或氮化钽(TaN)，或者是为了调节特定功函数而形成的包含全部或部分上述元素的化合物。例如，可在衬底上溅射沉积一层TiN薄膜，并通过光刻、刻蚀以图形化该薄膜，形成接触下电极204和屏蔽环206，以形成像素阵列。

步骤S03：在接触下电极阵列上形成光敏量子点薄膜。

接着，可采用旋涂(spin coating)或喷涂(spray coating)量子点溶液的方式使光敏量子点薄膜成膜。量子点溶液可通过化学合成的方法制成胶体溶液，量子点成分(即光敏量子点薄膜材料)包括但不限于CdS、CdSe，PdS、CuInS或InP，及其壳层(core-shell)结构。例如，可通过在接触下电极上滴入PbS量子点胶体溶液，并进行旋涂，来形成量子点薄膜301。较佳地，所述量子点薄膜中，由彼此独立的量子点密集堆积而成，量子点间距小于0.5纳米，以保证电子能在薄膜中有效地传导。

步骤S04：在光敏量子点薄膜上形成透明导电上电极薄膜。

透明导电上电极薄膜材料可包括但不限于氧化铟锡(ITO)、氟化氧化锡(FTO)或掺铝氧化锌(AZO)。例如，可通过在光敏量子点薄膜上以溅射方式沉积ITO薄膜，以形成透明导电上电极401。

最后，还可继续实施步骤S05：在透明导电上电极薄膜上形成钝化层、滤光片以及微透镜，以完成CMOS图像传感器的其他辅助结构。

综上所述，本发明通过在CMOS图像传感器结构中环绕接触下电极设置导电屏蔽环，形成电场隔离，可利用施加在其上的电压限制光敏量子点薄膜中光生载流子的流动方向，将连续的薄膜分成不同的区域，从而降低了像素间串扰；同时，通过施加不同的屏蔽电压还可以改变分隔所成区域的大小，适应不同的应用场景，从而取得分辨率和灵敏度的平衡；本发明结构简单，制作时可不增加额外工艺步骤与成本，且抗串扰效果显著。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种图像传感器结构，其特征在于，自下而上包括：

半导体衬底，其采用标准CMOS工艺制作有晶体管、悬浮电容及其之间的通孔和金属互连线；

接触下电极，其按间隔的水平阵列式分布，并与像素对应；

导电屏蔽环，与接触下电极同层设置，并环绕每个接触下电极间隔分布，所述导电屏蔽环通过金属互连线引出；

光敏量子点薄膜，覆盖在接触下电极和导电屏蔽环上；以及

透明导电上电极薄膜，覆盖在光敏量子点薄膜上。

2.根据权利要求1所述的图像传感器结构，其特征在于，所述接触下电极或导电屏蔽环制作材料包括：高功函数的金、钨、铜、氧化铟锡、氟化氧化锡或氮化钛，或者低功函数的铝、镁或氮化钽，或者为了调节特定功函数而包含全部或部分上述元素的化合物。

3.根据权利要求1或2所述的图像传感器结构，其特征在于，所述接触下电极和导电屏蔽环制作材料相同。

4.根据权利要求1所述的图像传感器结构，其特征在于，在工作状态下，所述导电屏蔽环具有不同于接触下电极的可调节电位，以调节其产生屏蔽作用的范围和强度。

5.根据权利要求1所述的图像传感器结构，其特征在于，在所述透明导电上电极薄膜上还设有钝化层、滤光片以及微透镜。

6.一种如权利要求1所述的图像传感器结构的制作方法，其特征在于，包括以下步骤：

步骤S01：提供一半导体衬底，在其上采用标准CMOS工艺形成晶体管、悬浮电容及其之间的通孔和金属互连线；

步骤S02：沉积一导电薄膜并图形化，形成接触下电极阵列和环绕每个接触下电极的导电屏蔽环结构；

步骤S03：在接触下电极阵列上形成光敏量子点薄膜；

步骤S04：在光敏量子点薄膜上形成透明导电上电极薄膜。

7.根据权利要求6所述的图像传感器结构的制作方法，其特征在于，所述接触下电极和导电屏蔽环采用相同材料制作，包括：高功函数的金、钨、铜、氧化铟锡、氟化氧化锡、氮化钛，或低功函数的铝、镁、氮化钽以及为了调节特定功函数而包含全部或部分上述元素的化合物。

8.根据权利要求6所述的图像传感器结构的制作方法，其特征在于，所述光敏量子点薄膜采用CdS、CdSe、PdS、CuInS或InP材料制作。

9.根据权利要求6所述的图像传感器结构的制作方法，其特征在于，所述透明导电上电极薄膜材料包括氧化铟锡、氟化氧化锡或掺铝氧化锌。

10.根据权利要求6所述的图像传感器结构的制作方法，其特征在于，还包括步骤S05：在透明导电上电极薄膜上形成钝化层、滤光片以及微透镜。