CN114050124A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN114050124A
CN114050124A CN202111368079.XA CN202111368079A CN114050124A CN 114050124 A CN114050124 A CN 114050124A CN 202111368079 A CN202111368079 A CN 202111368079A CN 114050124 A CN114050124 A CN 114050124A
Authority
CN
China
Prior art keywords
hole
resin
region
semiconductor substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111368079.XA
Other languages
English (en)
Inventor
细川畅郎
井上直
柴山胜己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of CN114050124A publication Critical patent/CN114050124A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

半导体装置的制造方法包含：第1工序，其在半导体基板(2)的第1表面(2a)设置第1配线(3)；第2工序，其在第1表面(2a)安装光透过基板(5)；第3工序，其以半导体基板(2)的厚度小于光透过基板(5)的厚度的方式将半导体基板(2)薄型化；第4工序，其在半导体基板(2)形成贯通孔(7)；第5工序，其通过使用第1树脂材料来实施浸渍涂布法而设置树脂绝缘层(10)；第6工序，其在树脂绝缘层(10)形成接触孔(16)；及第7工序，其在树脂绝缘层(10)的表面(10b)设置第2配线(8)，且在接触孔(16)中将第1配线(3)与第2配线(8)电连接。

Description

半导体装置的制造方法
(本申请是申请日为2016年3月31日、申请号为201680019440.9、发明名称为“半导体装置的制造方法”的专利申请的分案申请。)
技术领域
本发明涉及一种半导体装置的制造方法。
背景技术
在光装置、电子装置等半导体装置中，有经由形成于半导体基板的贯通孔而在半导体基板的表面侧与背面侧之间实施电连接的情况(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2004-57507号公报
发明内容
发明所要解决的问题
在上述那样的半导体装置中，伴随着其小型化、高集成化等，半导体有薄型化的倾向。其结果，在半导体装置的制造时，在贯通孔的周边部分容易产生损伤，另外，难以确保在贯通孔内的配线与半导体基板之间的电性绝缘。
因此，本发明的目的在于提供一种可一边将半导体基板薄型化，一边防止在贯通孔的周边部分产生损伤，且可确保贯通孔内的配线与半导体基板之间的电性绝缘的半导体装置的制造方法。
解决问题的技术手段
本发明的一个方式的半导体装置的制造方法包含：第1工序，其在具有彼此相对的第1表面及第2表面的半导体基板的第1表面设置第1配线；第2工序，其在第1工序之后，在第1表面安装支撑基板；第3工序，其在第2工序之后，以去除半导体基板的第2表面侧的部分，由此使半导体基板的厚度小于支撑基板的厚度的方式将半导体基板薄型化；第4工序，其在第3工序之后，在半导体基板，形成自第1表面到达至第2表面的贯通孔，且在贯通孔的第1表面侧的第1开口使第1配线的一部分露出；第5工序，其在第4工序之后，通过使用第1树脂材料而实施浸渍涂布法，在贯通孔的内表面及第2表面，设置经由贯通孔的第2表面侧的第2开口而连续的树脂绝缘层；第6工序，其在第5工序之后，在树脂绝缘层形成接触孔，且在接触孔的第1表面侧的开口使第1配线的一部分露出；及第7工序，其在第6工序之后，在树脂绝缘层的表面设置第2配线，且在接触孔的第1表面侧的开口中将第1配线及第2配线电连接。
在该半导体装置的制造方法中，将半导体基板薄型化的工序以后的各工序以在半导体基板安装有支撑基板的状态实施。由此，可防止在贯通孔的周边部分产生损伤。另外，通过浸渍涂布法的实施而形成树脂绝缘层。由此，可可靠地形成可确保电性绝缘的具有充足厚度的树脂绝缘层。因此，根据该半导体装置的制造方法，可一边将半导体基板薄型化，一边防止在贯通孔的周边部分产生损伤，且可确保在贯通孔内的配线与半导体基板之间的电性绝缘。
在本发明的一个方式的半导体装置的制造方法中，也可在第5工序中，以贮存的第1树脂材料的液面与第1表面交叉的方式，在贮存的第1树脂材料浸渍安装有支撑基板的半导体基板，且以贮存的第1树脂材料的液面与第1表面交叉的方式，自贮存的第1树脂材料将安装有支撑基板的半导体基板上拉。由此，与例如以贮存的第1树脂材料的液面与半导体基板的第1表面平行的状态，实施相对于第1树脂材料的浸渍及上拉的情况相比，可降低在贯通孔的周边部分产生的应力。另外，与例如以贮存的第1树脂材料的液面与半导体基板的第1表面平行的状态，实施相对于第1树脂材料的浸渍及上拉的情况相比，可抑制在形成于贯通孔的内表面的树脂绝缘层残存气泡。
在本发明的一个方式的半导体装置的制造方法中，也可在第5工序中，使用具有10cp以上的粘度的第1树脂材料而实施浸渍涂布法。由此，可进一步可靠地形成可确保电性绝缘的具有充足的厚度的树脂绝缘层。
在本发明的一个方式的半导体装置的制造方法中，也可在第6工序中，去除在第5工序中附着于支撑基板的与半导体基板相反侧的表面的第1树脂材料。由此，例如，在半导体装置为光装置的情况下，即使将光透过基板作为支撑基板使用，也可自支撑基板去除第1树脂材料，因而可使支撑基板作为光透过基板有效地发挥功能。
本发明的一个方式的半导体装置的制造方法也可还具备：第8工序，其在第7工序之后，使用第2树脂材料而实施浸渍涂布法，由此以覆盖第2配线的方式，在树脂绝缘层的表面设置树脂保护层；及第9工序，其在第8工序之后，在树脂保护层形成开口，且在该开口使第2配线的一部分露出。由此，可可靠地形成可保护第2配线的具有充足的厚度的树脂保护层。另外，可将第2配线的一部分作为焊垫而使用于与外部的电连接。
在本发明的一个方式的半导体装置的制造方法中，也可在第8工序中，以贮存的第2树脂材料的液面与第1表面交叉的方式，在贮存第2树脂材料浸渍安装有支撑基板的半导体基板，且以贮存的第2树脂材料的液面与第1表面交叉的方式，自贮存的第2树脂材料将安装有支撑基板的半导体基板上拉。由此，与例如以贮存的第2树脂材料的液面与半导体基板的第1表面平行的状态，实施相对于第2树脂材料的浸渍及上拉的情况相比，可降低在贯通孔的周边部分产生的应力。另外，例如，以贮存的第2树脂材料的液面与半导体基板的第1表面平行的状态，实施相对于第2树脂材料的浸渍及上拉的情况相比，可抑制在形成于与贯通孔对应的区域的树脂保护层残存气泡。
在本发明的一个方式的半导体装置的制造方法中，也可在第8工序中，使用具有10cp以上的粘度的第2树脂材料而实施浸渍涂布法。由此，可进一步可靠地形成可保护第2配线的具有充足厚度的树脂保护层。
在本发明的一个方式的半导体装置的制造方法中，也可在第9工序中，去除在第8工序中附着于支撑基板的与半导体基板相反侧的表面的第2树脂材料。由此，例如，在半导体装置为光装置的情况下，即使将光透过基板作为支撑基板使用，也可自支撑基板去除第2树脂材料，因而可使支撑基板作为光透过基板有效地发挥功能。
在本发明的一个方式的半导体装置的制造方法中，第1树脂材料与第2树脂材料也可相同。由此，即使起因于温度变化而树脂绝缘层及树脂保护层变形，由于它们的变形的程度成为同等，因而也可防止起因于它们的变形的程度大幅不同而在第2配线产生损伤。
发明的效果
根据本发明，可提供一种可一边将半导体基板薄型化，一边防止在贯通孔的周边部分产生损伤，且可确保在贯通孔内的配线与半导体基板之间的电性绝缘的半导体装置的制造方法。
附图说明
图1是本发明的一个实施方式的半导体装置的截面图。
图2是图1的半导体装置的贯通孔及其周边部分的截面图。
图3是图1的半导体装置的贯通孔及其周边部分的俯视图。
图4(a)及(b)是用于说明图1的半导体装置的制造方法的一个工序的截面图。
图5(a)及(b)是用于说明图1的半导体装置的制造方法的一个工序的截面图。
图6(a)及(b)是用于说明图1的半导体装置的制造方法的一个工序的截面图。
图7(a)及(b)是用于说明图1的半导体装置的制造方法的一个工序的截面图。
图8(a)及(b)是用于说明图1的半导体装置的制造方法的一个工序的截面图。
图9是用于说明图1的半导体装置的制造方法的一个工序的截面图。
图10是图1的半导体装置的部分截面图。
图11是图1的半导体装置的变形例的部分截面图。
图12是图1的半导体装置的变形例的部分截面图。
图13是图12的半导体装置的贯通孔及其周边部分的俯视图。
图14是图1的半导体装置的贯通孔及其周边部分的变形例的截面图。
具体实施方式
以下，对本发明的实施方式，参照附图详细地进行说明。另外，在各图中对相同或相当部分标注相同符号，省略重复的说明。
如图1所示，半导体装置1具备具有彼此相对的第1表面2a及第2表面2b的半导体基板2。半导体装置1是例如硅光电二极管等的光装置。半导体装置1中，例如在由n型的硅构成的半导体基板2内的第1表面2a侧的规定区域，设置有选择性扩散有p型的杂质的p型区域2c。在半导体基板2的第1表面2a，例如由铝构成的第1配线3经由氧化膜4而设置。在氧化膜4中与第1配线3的焊垫部3a对应的部分，形成有开口4a。在氧化膜4中与p型区域2c的端部对应的部分，形成有开口4b。第1配线3经由开口4b而电连接于p型区域2c。另外，也可取代氧化膜4而设置由SiN等、其他的绝缘材料构成的绝缘膜。
在半导体基板2的第1表面2a，配置有由玻璃等的光透过型材料构成的光透过基板5。半导体基板2与光透过基板5通过由光学粘结剂构成的粘结层6而光学性且物理性连接。半导体装置1中，经由光透过基板5及粘结层6而在p型区域2c入射光。另外，半导体基板2的厚度较光透过基板5的厚度小(薄)。作为一个例子，半导体基板2的厚度是数十μm左右，光透过基板5的厚度是数百μm左右。
在半导体基板2，形成自第1表面2a到达至第2表面2b的贯通孔7。贯通孔7的第1开口7a位于半导体基板2的第1表面2a，贯通孔7的第2开口7b位于半导体基板2的第2表面2b。第1开口7a与氧化膜4的开口4a连续，且由第1配线3的焊垫部3a覆盖。贯通孔7的内表面7c是自第1表面2a朝第2表面2b扩大的锥状的面。例如，贯通孔7形成为自第1表面2a朝第2表面2b扩大的四角锥台状。另外，在自与贯通线7的中心线CL平行的方向观察的情况下，贯通孔7的第1开口7a的边缘与氧化膜4的开口4a的边缘不需要一致，例如氧化膜4的开口4a的边缘也可相对于贯通孔7的第1开口7a的边缘而位于内侧。
贯通孔7的纵横比是0.2～10。所谓纵横比，是贯通孔7的深度(第1开口7a与第2开口7b的距离)除以第2开口7b的宽度(在第2开口7b为矩形的情况下为第2开口7b的对边间的距离，在第2开口7b为圆形的情况下为第2开口7b的直径)的值。作为一个例子，贯通孔7的深度为30μm，且第2开口7b的宽度为130μm。该情况下，纵横比成为0.23。
在贯通孔7的内表面7c及半导体基板2的第2表面2b，设置有树脂绝缘层10。树脂绝缘层10经由贯通孔7的第2开口7b而连续。树脂绝缘层10在贯通孔7的内侧，经由氧化膜4的开口4a而到达至第1配线3的焊垫部3a，且在半导体基板2的第1表面2a侧具有开口10a。
在树脂绝缘层10的表面10b(与贯通孔7的内表面7c及半导体基板2的第2表面2b相反侧的表面)，设置有例如由铝构成的第2配线8。第2配线8在树脂绝缘层10的开口10a中电连接于第1配线3的焊垫部3a。再有，在树脂绝缘层10的表面10b(与半导体基板2的第2表面2b相反侧的表面)，设置有例如由铝构成的第3配线22。第3配线22在形成于树脂绝缘层10的开口10c中电连接于半导体基板2的第2表面2b。
第2配线8及第3配线22由树脂保护层21覆盖。在树脂保护层21中与贯通孔7对应的部分，形成有具有平滑的内表面的较浅的凹部21a。在树脂保护层21中与第2配线8的焊垫部8a对应的部分，形成有使焊垫部8a露出的开口21b。在树脂保护层21中与第3配线22的焊垫部22a对应的部分，形成有使焊垫部22a露出的开口21c。在树脂保护层21的开口21b，配置有凸块电极即取出电极9。取出电极9电连接于第2配线8的焊垫部8a。在树脂保护层21的开口21c，配置有凸块电极即取出电极23。取出电极23电连接于第3配线22的焊垫部22a。半导体装置1经由取出电极9及取出电极23而安装于电路基板，且取出电极9及取出电极23分别作为阳极电极及阴极电极而发挥功能。另外，也可代替树脂保护层21，设置由其他的绝缘材料构成的保护层(例如，氧化膜、氮化膜等)。另外，树脂保护层21的厚度也可为与树脂绝缘层10的厚度相同程度，或者，也可较树脂绝缘层10的厚度小。特别是若树脂保护层21的厚度为与树脂绝缘层10的厚度相同程度，则可降低作用于第2配线8及第3配线22的应力。
对上述的树脂绝缘层10，一边参照图2，一边更详细地进行说明。另外，图2中，省略光透过基板5、粘结层6及树脂保护层21。
如图2所示，树脂绝缘层10的表面10b包含：第1区域11，其在贯通孔7的内侧到达至第1开口7a；第2区域12，其在贯通孔7的内侧到达至第2开口7b；及第3区域13，其在贯通孔7的外侧与半导体基板2的第2表面2b相对。
第1区域11是自半导体基板2的第1表面2a向第2表面2b扩大的锥状的区域。第1区域11具有平均倾斜角度α。所谓第1区域11的平均倾斜角度α，是对包含贯通孔7的中心线CL的平面，着眼于中心线CL的一侧的区域的情况下，该平面与第1区域11的交线相对于第1表面2a所成的角度的平均值。在该交线为直线的情况下，该直线与第1表面2a所成的角度成为第1区域11的平均倾斜角度α。在该交线为曲线的情况下，该曲线的接线与第1表面2a所成角度的平均值，成为第1区域11的平均倾斜角度α。第1区域11的平均倾斜角度α大于0°且小于90°。
第2区域12是自半导体基板2的第1表面2a向第2表面2b扩大的锥状的区域。第2区域12具有平均倾斜角度β。所谓第2区域12的平均倾斜角度β，是对包含贯通孔7的中心线CL的平面，着眼于中心线CL的一侧的区域的情况下，该平面与第2区域12的交线相对于第1表面2a所成的角度的平均值。在该交线为直线的情况下，该直线与第1表面2a所成的角度成为第2区域12的平均倾斜角度β。在该交线为曲线的情况下，该曲线的接线与第1表面2a所成角度的平均值，成为第2区域12的平均倾斜角度β。第2区域12的平均倾斜角度β大于0°且小于90°。
第2区域12的平均倾斜角度β小于第1区域11的平均倾斜角度α。即，第2区域12是具有较第1区域11平缓的倾斜的区域。另外，第2区域12的平均倾斜角度β小于贯通孔7的内表面7c的平均倾斜角度γ。即，第2区域12是具有较贯通孔7的内表面7c平缓的倾斜的区域。本实施方式中，第1区域11的平均倾斜角度α较第2区域12的平均倾斜角度β更接近贯通孔7的内表面7c的平均倾斜角度γ。此处，第1区域11的平均倾斜角度α＞贯通孔7的内表面7c的平均倾斜角度γ＞第2区域12的平均倾斜角度β。所谓贯通孔7的内表面7c的平均倾斜角度γ，是对包含贯通孔7的中心线CL的平面，着眼于中心线CL的一侧的区域的情况下，该平面与内表面7c的交线相对于第1表面2a所成的角度的平均值。在该交线为直线的情况下，该直线与第1表面2a所成的角度成为贯通孔7的内表面7c的平均倾斜角度γ。在该交线为曲线的情况下，该曲线的接线与第1表面2a所成角度的平均值成为贯通孔7的内表面7c的平均倾斜角度γ。
树脂绝缘层10的表面10b还包含：第4区域14，其具有朝与贯通孔7的内表面7c相反侧凸的最大曲率；及第5区域15，其沿着贯通孔7的第2开口7b的边缘。所谓朝与贯通孔的内表面7c相反侧凸的最大曲率，是在对包含贯通线7的中心线CL的平面，着眼于中心线CL的一侧的区域的情况下，在该平面与表面10b的交线中的朝与贯通孔7的内表面7c相反侧凸状地弯曲的部分的曲率的最大值。另外，第1区域11是在设置于贯通孔7的内表面7c的树脂绝缘层10的表面10b中的较第4区域14更接近贯通孔7的第1开口7a侧(与贯通孔7的中心线CL平行的方向上的第1开口7a侧)的区域。第2区域12是设置于贯通孔7的内表面7c的树脂绝缘层10的表面10b中的较第4区域14更接近贯通孔7的第2开口7b侧(与贯通孔7的中心线CL平行的方向上的第2开口7b侧)的区域(即，第4区域14与第5区域15之间的区域)。
第4区域14以将第1区域11与第2区域12连续地连接的方式弯曲。即，第4区域14是带有圆角的曲面，且将第1区域11与第2区域12平滑地连接。此处，若假定第4区域14不存在，且使第1区域11朝半导体基板2的第2表面2b侧延伸，使第2区域12朝半导体基板2的第1表面2a侧延伸，则通过第1区域11与第2区域12形成交线(角、弯曲部位)。第4区域14相当于将该交线(角、弯曲部位)进行R倒角时形成的曲面。第4区域14是在对包含贯通孔7的中心线CL的平面，着眼于中心线CL的一侧的区域的情况下，在该平面与表面10b的交线中与第1区域11对应的部分及与第2区域12对应的部分之间，朝与贯通孔7的内表面7c相反侧凸状地弯曲的部分。
第5区域15以将第2区域12与第3区域13连续地连接的方式弯曲。即，第5区域15是带有圆角的曲面，且将第2区域12与第3区域13平滑地连接。此处，若假定第5区域15不存在，且使第2区域12朝半导体基板2的第2表面2b侧延伸，使第3区域13朝贯通孔7的中心线CL延伸，则通过第2区域12与第3区域13形成交线(角、弯曲部位等)。第5区域15相当于将该交线(角、弯曲部位等)进行R倒角时形成的曲面。第5区域15是在对包含贯通孔7的中心线CL的平面，着眼于中心线CL的一侧的区域的情况下，在该平面与表面10b的交线中与第2区域12对应的部分及与第3区域13对应的部分之间，朝与贯通孔7的第2开口7b的边缘相反侧凸状地弯曲的部分。
在本实施方式中，第1区域11、第4区域14及第5区域15是朝与贯通孔7的内表面7c相反侧凸状地弯曲的曲面。第2区域12是朝贯通孔7的内表面7c侧凸状地弯曲的曲面(即，若自与贯通孔7的内表面7c相反侧观察，则凹状地弯曲的曲面)。第3区域13是与半导体基板2的第2表面2b大致平行的平面。如上所述，第4区域14以将第1区域11与第2区域12连续地连接的方式弯曲，且第5区域15以将第2区域12与第3区域13连续地连接的方式弯曲，因而树脂绝缘层10的表面10b成为连续的面(不存在面与面的交线(角、弯曲部位等)等不连续部位，各区域11、12、13、14、15平滑地连接的面)。
设置于贯通孔7的内表面7c的树脂绝缘层10的平均厚度大于设置于半导体基板2的第2表面2b的树脂绝缘层10的平均厚度。设置于贯通孔7的内表面7c的树脂绝缘层10的平均厚度，是在与内表面7c垂直的方向上的树脂绝缘层10的厚度的平均值。所谓设置于半导体基板2的第2表面2b的树脂绝缘层10的平均厚度，是在与第2表面2b垂直的方向上的树脂绝缘层10的厚度的平均值。
在与半导体基板2的第1表面2a及第2表面2b平行的方向上，树脂绝缘层10中的与第1区域11对应的部分的平均厚度较树脂绝缘层10中的与第2区域12对应的部分的平均厚度大。在与半导体基板2的第1表面2a及第2表面2b平行的方向上，所谓树脂绝缘层10中的与第1区域11对应的部分的平均厚度，是该方向上的第1区域11与贯通孔7的内表面7c的距离的平均值。在与半导体基板2的第1表面2a及第2表面2b平行的方向上，所谓树脂绝缘层10中的与第2区域12对应的部分的平均厚度，是该方向上的第2区域12与贯通孔7的内表面7c的距离的平均值。
在树脂绝缘层10中，第1区域11是设置于贯通孔7的内表面7c的树脂绝缘层10中的自半导体基板2的第1表面2a具有高度H的部分的表面。高度H是半导体基板2的厚度(即，第1表面2a与第2表面2b的距离)与设置于半导体基板2的第2表面2b的树脂绝缘层10的平均厚度的和D的1/2以下。
在树脂绝缘层10中，将通过树脂绝缘层10的开口10a的边缘及贯通孔7的第2开口7b的边缘的面S设为边界面，若着眼于相对于面S而言贯通孔7的内表面7c侧的部分P1、及相对于面S而言与贯通孔7的内表面7c相反侧的部分P2，则部分P1的体积大于部分P2的体积。另外，在树脂绝缘层10中，若对包含贯通孔7的中心线CL的平面，着眼于中心线CL的一侧的区域，则三角形T1的面积较三角形T2的面积大。三角形T1是在包含贯通孔7的中心线CL的平面中(即，在图2的截面中)，将贯通孔7的第1开口7a的边缘、贯通孔7的第2开口7b的边缘、及树脂绝缘层10的开口10a的边缘设为顶点的三角形。三角形T2是在包含贯通孔7的中心线CL的平面中(即，图2的截面中)，将树脂绝缘层10的开口10a的边缘、贯通孔7的第2开口7b的边缘、及第4区域14的顶部设为顶点的三角形。
树脂绝缘层10具有第1弯曲部101、第2弯曲部102、及第3弯曲部103。第1弯曲部101在第1开口部7a与第2开口部7b之间覆盖贯通孔7的内表面7c。第2弯曲部102覆盖贯通孔7的第2开口7b的边缘(即，半导体基板2的第2表面2b与贯通孔的内表面7c的交线)。第2弯曲部102以横跨半导体基板2的第2表面2b与贯通孔的内表面7c的方式形成。本实施方式中，无论第2开口7b的边缘的形状为矩形或为圆形，第2开口7b的边缘均不会成为倒角后的状态，而成为角(边缘)。第2弯曲部102将该角覆盖。第3弯曲部103在第1弯曲部101与第2弯曲部102之间覆盖贯通孔7的内表面7c。第1弯曲部101与第3弯曲部103彼此分离，且第2弯曲部102与第3弯曲部103彼此分离。第1弯曲部101的树脂绝缘层10的表面10b(本实施方式中，相当于第4区域14)朝与贯通孔7的内表面7c相反侧凸状地弯曲。第2弯曲部102的树脂绝缘层10的表面10b(在本实施方式中，与第5区域15相当)朝与贯通孔7的内表面7c相反侧凸状地弯曲。第3弯曲部103的树脂绝缘层10的表面10b(本实施方式中，相当于第2区域12)朝贯通孔7的内表面7c侧凸状地弯曲(即，若自与贯通孔7的内表面7c相反侧观察，则凹状地弯曲)。第1弯曲部101的树脂绝缘层10的表面10b的曲率、与第2弯曲部102的树脂绝缘层10的表面10b的曲率彼此不同。
所谓向与贯通孔7的内表面7c相反侧凸状的弯曲，是指在对包含贯通孔7的中心线CL的平面，着眼于中心线CL的一侧的区域的情况下，该平面与表面10b的交线朝与贯通孔7的内表面7c相反侧凸状地弯曲。所谓向贯通孔7的内表面7c侧凸状的弯曲，是指在对包含贯通孔7的中心线CL的平面，着眼于中心线CL的一侧的区域的情况下，该平面与表面10b的交线朝贯通孔7的内表面7c侧凸状地弯曲。
如图3所示，自与贯通孔7的中心线CL平行的方向观察的情况下，第2配线8的外边缘位于贯通孔7的第2开口7b的外侧。即，第2配线8的外边缘位于树脂绝缘层10的表面10b中的与半导体基板2的第2表面2b相反侧的表面。另外，在图3中，树脂绝缘层10以虚线显示，第2配线8以二点划线显示。
在贯通孔7形成为自第1表面2a朝第2表面2b扩大的四角锥台状的情况下，在第2弯曲部102的树脂绝缘层10的表面10b(在本实施方式中，相当于第5区域15)中，在自与贯通孔7的中心线CL平行的方向观察的情况下，相较于自贯通孔7的第2开口7b的各边至该表面10b的距离，自贯通孔7的第2开口7b的各角至该表面10b的距离较大。由此，在贯通孔7的第2开口7b的各角中，第2弯曲部102成为更平缓的曲面，因而可可靠地抑制贯通孔7的第2开口7b的边缘露出，且可进一步可靠地抑制第2配线8与半导体基板2之间的电流的泄漏产生。
另外，在第1弯曲部101的树脂绝缘层10的表面10b(在本实施方式中，相当于第4区域14)中，在自与贯通孔7的中心线CL平行的方向观察的情况下，相较于自贯通孔7的第1开口7a的各边至该表面10b的距离，自贯通孔7的第1开口7a的各角至该表面10b的距离较大。再有，在自与贯通孔7的中心线CL平行的方向观察的情况下，第2弯曲部102的树脂绝缘层10的表面10b(本实施方式中，相当于第5区域15)、与第2弯曲部102的树脂绝缘层10的表面10b(本实施方式中，相当于第5区域15)的距离，相较于贯通孔7的第1开口7a的各边上的该距离，贯通孔7的第1开口7a的各角上的该距离较大。由此，虽然四角锥台状的贯通孔7的角部(谷部)是绝缘膜进一步容易变薄的部分，但可在该角部(谷部)中充分地确保树脂绝缘层10的厚度。
如以上说明的那样，在半导体装置1中，树脂绝缘层10具有覆盖贯通孔7的第2开口7b的边缘的第2弯曲部102，且第2弯曲部102的表面10b朝与贯通孔7的内表面7c相反侧凸状地弯曲。由此，设置于贯通孔7的内表面7c的树脂绝缘层10的表面10b与设置于半导体基板2的第2表面2b的树脂绝缘层10的表面10b平滑地连接。因此，无论在制造时或制造后，均可防止在贯通孔7的第2开口7b部分的第2配线8的断线。另外，树脂绝缘层10在第1开口7a与第2开口7b之间具有覆盖贯通孔7的内表面7c的第1弯曲部101，第1弯曲部101的表面10b朝与贯通孔7的内表面7c相反侧凸状地弯曲。由此，即使在例如将贯通孔7小径化的情况下，也可充分确保半导体基板2的第1表面2a侧的树脂绝缘层10的开口10a的宽度。因此，无论在制造时或制造后，均可防止在树脂绝缘层10的开口10a部分的第1配线3与第2配线8的断线。因此，根据半导体装置1，可将半导体基板2的经由贯通孔7的电连接可靠化。
半导体装置1中，树脂绝缘层10还具有在第1弯曲部101与第2弯曲部102之间覆盖贯通孔7的内表面7c的第3弯曲部103，第3弯曲部103的表面10b朝贯通孔7的内表面7c侧凸状地弯曲。由此，例如，即使自贯通孔7的第2开口7b侧向第1开口7a侧作用一些外力，第3弯曲部103也可作为缓冲区域发挥功能。因此，可降低产生于第1配线3与第2配线8的连接部分的应力，可进一步可靠地防止第1配线3与第2配线8的断线。
半导体装置1中，设置于贯通孔7的内表面7c的树脂绝缘层10的平均厚度较设置于第2表面2b的树脂绝缘层10的平均厚度大。由此，即使在例如将半导体基板2薄型化的情况下，设置于贯通孔7的内表面7c的树脂绝缘层10也可作为增强层发挥功能，因而可充分地确保贯通孔7周边部分的强度。另外，可将第1区域11的平均倾斜角度及第2区域12的平均倾斜角度设为期望的角度，可获得表面10b成为连续的面(不存在面与面的交线(角、弯曲部位等)等不连续部位，各区域11、12、13、14、15平滑地连接的面)的树脂绝缘层10。在例如树脂绝缘层10沿着贯通孔7的内表面7c以均匀的厚度形成的情况下，不可能获得表面10b成为连续的面的树脂绝缘层10。
半导体装置1中，贯通孔7的内表面7c是自第1表面2a朝第2表面2b扩大的锥状的面。该情况下，也可将半导体基板2的经由贯通孔7的电连接可靠化。
半导体装置1中，树脂绝缘层10的表面10b中的到达至贯通孔7的第1开口7a的第1区域11、及到达至贯通孔7的第2开口7b的第2区域12，是自半导体基板2的第1表面2a朝第2表面2b扩大的锥状的区域。然后，第2区域12的平均倾斜角度较贯通孔7的内表面7c的平均倾斜角度小。由此，树脂绝缘层10的表面10b中的与半导体基板2的第2表面2b相对的第3区域13与到达至贯通孔7的第2开口7b的第2区域12所成的角度，较半导体基板2的第2表面2b与贯通孔7的内表面7c所成的角度大(即、平缓)。因此，无论在制造时或制造后，均防止在贯通孔7的第2开口7b部分的第2配线8的断线。另外，与例如树脂绝缘层10沿着贯通孔7的内表面7c以均匀的厚度形成的情况相比，第2区域12的倾斜成为平缓，因而可容易且可靠地形成第2配线8。再有，由于可不依赖于贯通孔7的内表面7c的形状而形成第2配线8，因而在例如在贯通孔7的内表面7c残留有尖锐的部分的情况下，也可防止起因于这样的部分的第2配线8的断线。另外，第2区域12的平均倾斜角度较第1区域11的平均倾斜角度小。换言之，到达至贯通孔7的第1开口7a的第1区域11的平均倾斜角度大于第2区域12的平均倾斜角度。由此，在例如将贯通孔7小径化的情况下，也可充分地确保半导体基板2的第1表面2a侧的树脂绝缘层10的开口10a的宽度。因此，无论在制造时或制造后，均可防止在树脂绝缘层10的开口10a部分的第1配线3与第2配线8的断线。再有，在树脂绝缘层10的表面10b中，第4区域14以将第1区域11与第2区域12连续地连接的方式弯曲，第5区域15以将第2区域12与第3区域13连续地连接的方式弯曲。因此，无论在制造时或制造后，均防止在树脂绝缘层10的表面10b的整个区域的第2配线8的断线。特别是在制造后，可在树脂绝缘层10的表面10b的整个区域缓和应力集中，因而对于第2配线8的断线的防止较有效。通过以上所述，根据半导体装置1，可将半导体基板2的经由贯通孔7的电连接可靠化。
半导体装置1中，树脂绝缘层10的表面10b成为连续的面(不存在面与面的交线(角、弯曲部位等)等不连续部位，各区域11、12、13、14、15平滑地连接的面)。由此，可缓和应力集中而防止第2配线8的断线。
半导体装置1中，第1区域11的平均倾斜角度较第2区域12的平均倾斜角度更接近贯通孔7的内表面7c的平均倾斜角度。由此，可获得为了使第1配线3的焊垫部3a露出而具有充足的宽度的开口10a，其结果，无论在制造时或制造后，均可可靠地防止在树脂绝缘层10的开口10a部分的第1配线3与第2配线8的断线。
半导体装置1中，成为第1区域11的平均倾斜角度α＞贯通孔7的内表面7c的平均倾斜角度γ＞第2区域12的平均倾斜角度β。由此，可防止第2配线8的断线，且可获得为了使第1配线3的焊垫部3a露出而具有充足的宽度的开口10a。
半导体装置1中，在与半导体基板2的第1表面2a及第表面2b平行的方向上，树脂绝缘层10中的与第1区域11对应的部分的平均厚度较树脂绝缘层10中的与第2区域12对应的部分的平均厚度大。由此，可获得具有难以产生第2配线8的断线且难以产生第1配线3与第2配线8的断线的形状的树脂绝缘层10。
半导体装置1中，即使例如在贯通孔7的第2开口7b的边缘残存有突悬等，该突悬等也被树脂绝缘层10覆盖，且在凸状地弯曲的曲面即第5区域15设置有第2配线8。由此，可可靠地防止在贯通孔7的第2开口7b部分的第2配线8的断线。
半导体装置1中，设置于贯通孔7的内表面7c的树脂绝缘层10中的具有半导体基板2的厚度与设置于第2表面2b的树脂绝缘层10的平均厚度的和D的1/2以下的高度H的部分的表面成为第1区域11。由此，在树脂绝缘层10的表面10b中，可将第1区域11与第2区域12平缓地连接，而可靠地防止在第1区域11与第2区域12的边界的第2配线8的断线。
在半导体装置1的树脂绝缘层10中，将通过树脂绝缘层10的开口10a的边缘及贯通孔7的第2开口7b的边缘的面S设为边界面，若着眼于相对于面S而言贯通孔7的内表面7c侧的部分P1、及相对于面S而言与贯通孔7的内表面7c相反侧的部分P2，则部分P1的体积大于部分P2的体积。另外，若对包含贯通孔7的中心线CL的平面，着眼于中心线CL的一侧的区域，则三角形T1的面积大于三角形T2的面积。通过这些，在树脂绝缘层10的表面10b中，也可将第1区域11与第2区域12平缓地连接，可可靠地防止在第1区域11与第2区域12的边界的第2配线8的断线。
半导体装置1中，设置于贯通孔7的内表面7c的树脂绝缘层10的表面10b中，相较于具有朝与贯通孔7的内表面7c相反侧凸的最大曲率的第4区域14更接近第1开口7a侧的区域成为第1区域11，较第4区域14更接近第2开口7b侧的区域成为第2区域12。这样的树脂绝缘层10的形状在将半导体基板2的经由贯通孔7的电连接可靠化方面特别有效。
接着，对上述的半导体装置1的制造方法，一边参照图4～图9，一边进行说明。首先，如图4(a)所示，在半导体基板2形成p型区域2c，且在半导体基板2的第1表面2a，设置氧化膜4及第1配线3(第1工序)。接着，如图4(b)所示，在半导体基板2的第1表面2a经由粘结层6而安装光透过基板(支撑基板)5(第2工序)。
接着，如图5(a)所示，通过研磨安装有光透过基板5的半导体基板2的第2表面2b(即、通过去除半导体基板2的第2表面2b侧的部分)，可以半导体基板2的厚度小于光透过基板5的厚度的方式将半导体基板2薄型化(第3工序)。这样，通过将半导体基板2薄型化，可在其后的工序中容易地形成贯通孔7。另外，即使在完成的半导体装置1中也可谋求响应速度的提高。接着，如图5(b)所示，通过各向异性的湿式蚀刻而在半导体基板2形成贯通孔7，再有，如图6(a)所示，去除在氧化膜4中与第1配线3的焊垫部3a对应的部分，在氧化膜4形成开口4a。由此，在贯通孔7的第1开口7a使第1配线3的焊垫部3a露出(第4工序)。另外，在自与贯通孔7的中心线CL平行的方向观察的情况下，不需要以使贯通孔7的第1开口7a的边缘与氧化膜4的开口4a的边缘一致的方式在氧化膜4形成开口4a，也可以例如氧化膜4的开口4a的边缘相对于贯通孔7的第1开口7a的边缘而位于内侧的位置的方式在氧化膜4形成开口4a。
接着，准备具有10cp以上粘度的正型的第1树脂材料，使用该第1树脂材料而实施浸渍涂布法(将对象物浸渍于树脂涂料，将对象物自树脂涂料上拉，由此在对象物形成树脂层的方法)，由此如图6(b)所示，在贯通孔7的内表面7c及半导体基板2的第2表面2b设置树脂绝缘层10(第5工序)。由此，在树脂绝缘层10，形成具有追随于第2区域12、第3区域13及第5区域15的内表面的凹部17。另外，在光透过基板5的与半导体基板2相反侧的表面也附着有第1树脂材料，且形成有树脂层100。另外，作为第1树脂材料，可使用例如酚醛树脂、聚酰亚胺树脂、及环氧树脂等。
接着，如图7(a)所示，使用掩膜(省略图示)，在树脂绝缘层10中仅在与接触孔16对应的部分及与开口10c对应的部分照射光，且仅将这些部分进行曝光。再有，在树脂层100(参照图6(b))也照射光，且也将树脂层100进行曝光。然后，在树脂绝缘层10中将与接触孔16对应的部分及与开口10c对应的部分、以及树脂层100进行显影，由此在树脂绝缘层10形成接触孔16及开口10c，且去除树脂层100(即、附着于光透过基板5的与半导体基板2相反侧的表面的第1树脂材料)。由此，在树脂绝缘层10的开口10a使第1配线3的焊垫部3a露出，且在树脂绝缘层10的开口10c使半导体基板2的第2表面2b的一部分露出(第6工序)。另外，在形成接触孔16时，也可并用灰化处理等。
在曝光之时，在掩膜(省略图示)的光透过部与树脂绝缘层10中与对应于接触孔16的部分之间，通过形成于树脂绝缘层10的凹部17而形成间隙。由此，光衍射而照射于树脂绝缘层10。因此，在显影之时，形成具有追随于自半导体基板2的第1表面2a向第2表面2b扩大的锥状的第1区域11、及第2区域12的内表面的接触孔16。
接着，如图7(b)所示，例如使用铝而实施溅镀法，由此在树脂绝缘层10的表面10b设置第2配线8及第3配线22，在树脂绝缘层10的开口10a中将第1配线3与第2配线8电连接，且在树脂绝缘层10的开口10c中将第3配线22与半导体基板2的第2表面2b电连接(第7工序)。此时，接触孔16具有追随于自半导体基板2的第1表面2a向第2表面2b扩大的锥状的第1区域11的内表面，因而在该内表面也可靠地形成金属膜，再有，在树脂绝缘层10的开口10a中将第1配线3与第2配线8可靠地连接。
接着，准备具有10cp以上的粘度的正型的第2树脂材料，通过使用该第2树脂材料而实施浸渍涂布法，如图8(a)所示，以覆盖第2配线8及第3配线22的方式，在树脂绝缘层10的表面10b设置树脂保护层21(第8工序)。由此，在树脂保护层21形成凹部21a。另外，在光透过基板5的与半导体基板2相反侧的表面也附着第2树脂材料，形成树脂层210。另外，作为第2树脂材料，可使用例如酚醛树脂、聚酰亚胺树脂、及环氧树脂等。
接着，如图8(b)所示，使用掩膜(省略图示)，而在树脂保护层21中仅在与第2配线8的焊垫部8a对应的部分及与第3配线22的焊垫部22a对应的部分照射光，且仅将这些部分曝光。再有，在树脂层210(参照图8(a))也照射光，将树脂层210进行曝光。然后，在树脂保护层21中与第2配线8的焊垫部8a对应的部分及与第3配线22的焊垫部22a对应的部分、以及树脂层210进行显影，由此在树脂保护层21形成开口21b及开口21c，且去除树脂层210(即，附着于光透过基板5的与半导体基板2相反侧的表面的第2树脂材料)。由此，在树脂保护层21的开口21b使第2配线8的焊垫部8a露出，且在树脂保护层21的开口21c使第3配线22的焊垫部22a露出(第9工序)。最后，在未由树脂保护层21覆盖的第2配线8的焊垫部8a配置取出电极9，且在未由树脂保护层21覆盖的第3配线22的焊垫部22a配置取出电极23，获得上述的半导体装置1。
对实施上述的浸渍涂布法的工序，进一步详细地进行说明。本实施方式中，用于形成树脂绝缘层10的第1树脂材料、与用于形成树脂保护层21的第1树脂材料相同。因此，用于形成树脂绝缘层10的浸渍涂布法、及用于形成树脂保护层21的浸渍涂布法均如下述那样实施。另外，上述的半导体装置1的制造方法的各工序以晶圆级实施，最后，将包含多个半导体装置1的晶圆进行切割而获得各个半导体装置1。
如图9所示，在贮存于容器C的树脂材料F，浸渍含有相当于多个半导体装置1的部分的晶圆W。在树脂材料F浸渍晶圆W时，维持使贮存于容器C的树脂材料F的液面FL与半导体基板2的第1表面2a交叉的状态(本实施方式中为正交的状态、即半导体基板2的第1表面2a与垂直方向平行的状态)。
接着，自贮存于容器C的树脂材料F，将包含相当于多个半导体装置1的部分的晶圆W上拉。在将晶圆W自树脂材料F上拉时，维持使贮存于容器C的树脂材料F的液面FL与半导体基板2的第1表面2a交叉的状态(本实施方式中，为正交的状态，即半导体基板2的第1表面2a与垂直方向平行的状态)。
其后，进行涂布于晶圆W的树脂材料F的预烘干。优选为在该预烘干时，将晶圆W的朝向维持为与进行相对于树脂材料F的半导体基板2的浸渍及上拉时相同的朝向。其理由如下所述。即，其原因在于，在预烘干之时，若向与进行相对于树脂材料F的半导体基板2的浸渍及上拉时不同的朝向使晶圆的朝向变化，则树脂材料F的附着状态变化，有在每个贯通孔7中树脂绝缘层10及树脂保护层21的形成状态偏差的担忧。
另外，将树脂绝缘层10及树脂保护层21的各个图案化的工序的详细的一个例子如下所述。即，通过浸渍涂布法涂布树脂材料，进行上述的树脂材料的预烘干、进行上述的树脂材料的曝光、进行树脂材料的烘干、进行上述的树脂材料的显影、进行树脂材料的烘干。另外，也可不进行在上述的树脂材料的曝光后且树脂材料的显影前的树脂材料的烘干。
如以上说明的那样，在半导体装置1的制造方法中，在将半导体基板2薄型化的工序以后的各工序，可以在半导体基板2安装有光透过基板5的状态实施。由此，可防止在贯通孔7的周边部分产生损伤。另外，通过浸渍涂布法的实施，形成树脂绝缘层10。由此，可可靠地形成可确保电性绝缘的具有充足的厚度的树脂绝缘层10。因此，根据半导体装置1的制造方法，可一边将半导体基板2薄型化，一边防止在贯通孔7的周边部分产生损伤，且可确保在贯通孔7内的配线与半导体基板2之间的电性绝缘。
在半导体装置1的制造方法中，在用于形成树脂绝缘层10的浸渍涂布法、及用于形成树脂保护层21的浸渍涂布法的各个中，如下述那样，实施相对于树脂材料F的浸渍及上拉。即，以贮存的树脂材料F的液面FL与半导体基板2的第1表面2a交叉的方式，在贮存的树脂材料F，浸渍安装有光透过基板5的半导体基板2，且以贮存的树脂材料F的液面FL与半导体基板2的第1表面2a交叉的方式，自贮存的树脂材料F将安装有光透过基板5的半导体基板2上拉。由此，与以例如贮存的树脂材料F的液面FL与半导体基板2的第1表面2a平行的状态，实施相对于树脂材料F的浸渍及上拉的情况相比，可降低在贯通孔7的周边部分产生的应力。另外，例如，与以贮存的树脂材料F的液面FL与半导体基板2的第1表面2a平行的状态，实施相对于树脂材料F的浸渍及上拉的情况相比，可抑制在形成于贯通孔7的内表面7c的树脂绝缘层10残存气泡。
在半导体装置1的制造方法中，在用于形成树脂绝缘层10的浸渍涂布法、及用于形成树脂保护层21的浸渍涂布法的各个中，使用具有10cp以上的粘度的相同的树脂材料。通过使用具有10cp以上的粘度的树脂材料，可可靠地形成可确保电性绝缘的具有充足的厚度的树脂绝缘层10，且可可靠地形成可保护第2配线8及第3配线22的具有充足的厚度的树脂保护层21。另外，通过使用相同的树脂材料，即使起因于温度变化而树脂绝缘层10及树脂保护层21变形，由于它们的变形的程度成为同等，因而也可防止起因于这些变形的程度大幅不同而在第2配线8及第3配线222产生损伤。
另外，在浸渍涂布法中，一般而言，使用粘性较低的树脂材料(例如使用于防水涂覆的树脂材料等，例如具有1cp以下的粘度的树脂材料)。然而，即使使用这样的树脂材料而实施浸渍涂布法，树脂绝缘层10也沿着贯通孔7的内表面7c以大致均匀的厚度形成。因此，在上述半导体装置1的制造方法中，通过使用具有10cp以上的粘度的树脂材料而实施浸渍涂布法，可容易且可靠地获得具有上述的形状的树脂绝缘层10。
在半导体装置1的制造方法中，在树脂绝缘层10形成接触孔16及开口10c时，去除树脂层100(即，附着于光透过基板5的与半导体基板2相反侧的表面的第1树脂材料)。另外，在树脂保护层21形成开口21b及开口21c时，去除树脂层210(即，附着于光透过基板5的与半导体基板2相反侧的表面的第2树脂材料)。由此，即使将光透过基板5作为支撑基板使用，也可自支撑基板去除树脂层100及树脂层210，因而可使支撑基板作为光透过基板5而有效地发挥功能。
另外，优选为不集中去除树脂层100及树脂层210，而在各自的显影时去除树脂层100及树脂层210的各个。在显影后还进行树脂材料的烘干，在该烘干后无法将树脂材料去除完，因而例如使树脂层100保持残存的状态，在最后的工序即使欲与树脂层210一起将树脂层100去除，也无法将树脂层100去除完。因此，在各自的显影时将树脂层100及树脂层210的各个去除。将树脂层100及树脂层210可靠地去除在将支撑基板作为光透过基板5利用的情况下当然是有效的。另外，在不将支撑基板作为光透过基板5利用的情况(最终除去的情况)下，若不将树脂层100及树脂层210可靠地去除，则在晶圆工艺中在固定面存在凹凸，处理也成为不稳定，而且，相对于半导体基板2作用应力。因此，可靠地去除树脂层100及树脂层210，对于不将支撑基板作为光透过基板5利用的情况(最终除去的情况)也有效。
在半导体装置1的制造方法中，通过实施浸渍涂布法，以覆盖第2配线8及第3配线22的方式，在树脂绝缘层10的表面10b形成树脂保护层21。由此，在树脂保护层21中与贯通孔7对应的部分，形成具有平滑的内表面的较浅的凹部21a。因此，在经由取出电极9及取出电极23而将半导体装置1安装于电路基板，且在半导体装置1与电路基板之间填充底填充树脂的情况下，底填充树脂容易流入至凹部21a的内侧，且难以在凹部21a的内侧残存气泡等。
在上述半导体装置1的制造方法中，使用正型的树脂材料，在贯通孔7的内表面7c及半导体基板2的第2表面2b设置树脂绝缘层10。然后，在树脂绝缘层10中将与接触孔16对应的部分曝光及显影，由此在树脂绝缘层10形成接触孔16。由此，可容易且可靠地获得具有上述的形状的树脂绝缘层10。另外，在曝光及显影之时，通过形成于树脂绝缘层10的凹部17，在树脂绝缘层10中与接触孔16对应的部分的厚度变薄(即，由于与接触孔16对应的部分为树脂绝缘层10中的具有半导体基板2的厚度与设置于第2表面2b的树脂绝缘层10的平均厚度的和D的1/2以下的高度H的部分)，因而可容易且可靠地获得具有期望的形状的接触孔16。
以上，对本发明的一个实施方式进行了说明，但本发明并非限定于上述实施方式。例如，在上述实施方式中，贯通孔7的第1开口7a由第1配线3的焊垫部3a覆盖，但只要第1配线3的一部分位于第1开口7a上即可，第1配线3也可不覆盖第1开口7a的整个区域。
另外，在上述实施方式中，第1区域11的平均倾斜角度较第2区域12的平均倾斜角度更接近贯通孔7的内表面7c的平均倾斜角度，但也可为第2区域12的平均倾斜角度较第1区域11的平均倾斜角度更接近贯通孔7的内表面7c的平均倾斜角度。
另外，在上述实施方式中，作为支撑基板而使用光透过基板5，但在半导体装置1不具备光透过基板5的情况下，也可将其他的基板作为支撑基板而使用。在将其他的基板作为支撑基板使用的情况下，也可在半导体装置1的制造工序中设置取出电极9及取出电极23后，自半导体基板2去除支撑基板。另外，在将其他的基板作为支撑基板使用的情况下，通过实施浸渍涂布法而可去除附着于支撑基板的树脂层100及树脂层210，也可使其残存。再有，在将其他的基板作为支撑基板使用的情况下，作为粘结层6不需要使用光学粘结剂。
另外，在上述实施方式中，在自与贯通孔7的中心线CL平行的方向观察的情况下，第2配线8的焊垫部8a及取出电极9位于贯通孔7的第2开口7b的外侧附近，但第2配线8的焊垫部8a及取出电极9也可以自贯通孔7的第2开口7b充分地分离的状态，位于树脂绝缘层10的表面10b中的与半导体基板2的第2表面2b相反侧的表面。但是，在自与贯通孔7的中心线CL平行的方向观察的情况下，即使第2配线8的焊垫部8a及取出电极9位于贯通孔7的第2开口7b的外侧附近，也如图10所示，在取出电极9因热等膨胀时产生的应力朝各箭头A1、A2、A3的方向分散。这是由于设置有取出电极9的树脂保护层21的开口21b的侧壁(内表面)弯曲。另外，这是由于设置于贯通孔7的内表面7c的树脂绝缘层10的表面10b与设置于半导体基板2的第2表面2b的树脂绝缘层10的表面10b平滑地连接。再有，作用于箭头A3的方向的应力沿着第2配线8朝箭头A4的方向作用。因此，即使第2配线8的焊垫部8a及取出电极9位于贯通孔7的第2开口7b的外侧附近，也防止在贯通孔7的第2开口7b部分附近第2配线8断线。假如仅对箭头A3的方向作用应力，则树脂保护层21的开口21b被推开，有第2配线8断线的担忧。
另外，如图11所示，取出电极9也可以自半导体基板2的第2表面2b突出的方式，配置于贯通孔7的内侧。在将取出电极9配置于贯通孔7的内侧的情况下，贯通孔7的内表面7c为自第1表面2a朝第2表面2b扩大的锥状的面，因而熔融的焊料等的金属材料(用于形成取出电极9的材料)容易流入至贯通孔7的内侧，且在贯通孔7的内侧难以残存气泡等。另外，即使例如自贯通孔7的第2开口7b侧向第1开口7a侧对取出电极9作用一些外力，树脂绝缘层10(特别是上述的第3弯曲部103)也作为缓冲区域而发挥功能。因此，可降低在取出电极9产生的应力，且可可靠地维持第1配线3、第2配线8及取出电极9的彼此间的电连接。另外，在将取出电极9配置于贯通孔7的内侧的情况下，不需要将第2配线8引出至贯通孔7的第2开口7b的外侧，因而在自与贯通孔7的中心线CL平行的方向观察的情况下，第2配线8的外边缘也可位于贯通孔7的第2开口7b的内侧。即，第2配线8的外边缘也可位于树脂绝缘层10的表面10b中的与贯通孔7的内表面7c相反侧的表面。
另外，如图12及图13所示，在自与贯通孔7的中心线CL平行的方向观察的情况下，第2配线8的外边缘除了在焊垫部8a延伸的部分，也可位于贯通孔7的第2开口7b的内侧。即，第2配线8的外边缘除了在焊垫部8a延伸的部分，也可位于树脂绝缘层10的表面10b中的与贯通孔7的内表面7c相反侧的表面。在该情况下，第2配线8中的仅延伸于焊垫部8a的部分横切贯通孔7的第2开口7b，因而在贯通孔7的第2开口7b部分中，可进一步可靠地抑制在第2配线8与半导体基板2之间的电流的泄漏产生。特别是在贯通孔7的第2开口7b的形状为矩形的情况下，第2配线8中的在焊垫部8a延伸的部分以横切除了矩形的角部的边的部分的方式构成，由此在贯通孔7的第2开口7b部分中，可进一步可靠地抑制在第2配线8与半导体基板2之间的电流的泄漏产生。另外，在图13中，树脂绝缘层10以虚线显示，第2配线8以二点划线显示。
另外，如图14所示，贯通孔7的内表面7c(在贯通孔7的内表面7c为圆柱面等的曲面的情况下，为该曲面的切平面)也可为与第1表面2a及第2表面2b正交的面。该情况下，也可将半导体基板2的经由贯通孔7的电连接可靠化。此处，贯通孔7的纵横比为0.2～10。作为一个例子，贯通孔7的深度为40μm，第2开口7b的宽度为30μm。该情况下，纵横比成为1.3。另外，具有圆柱状、四角柱状等的形状的贯通孔7例如通过干式蚀刻形成。
关于图14所示的贯通孔7，第2区域12的平均倾斜角度β也小于第1区域11的平均倾斜角度α，且小于贯通孔7的内表面7c的平均倾斜角度γ(该情况下为90°)。即，第2区域12是较第1区域11具有更平缓的倾斜，且较贯通孔7的内表面7c具有更平缓的倾斜的区域。另外，第1区域11的平均倾斜角度α较第2区域12的平均倾斜角度β更接近贯通孔7的内表面7c的平均倾斜角度γ。此处，成为贯通孔7的内表面7c的平均倾斜角度γ＞第1区域11的平均倾斜角度α＞第2区域12的平均倾斜角度β。由此，可防止第2配线8的断线，且可获得为了使第1配线3的焊垫部3a露出而具有充足的宽度的开口10a。另外，树脂绝缘层10的表面10b成为连续的面(不存在面与面的交线(角、弯曲部位等)等不连续部位，各区域11、12、13、14、15平滑地连接的面)。另外，树脂绝缘层10中，将通过树脂绝缘层10的开口10a的边缘及贯通孔7的第2开口7b的边缘的面S设为边界面，若着眼于相对于面S而言贯通孔7的内表面7c侧的部分P1、及相对于面S而言与贯通孔7的内表面7c相反侧的部分P2，则部分P1的体积大于部分P2的体积。另外，树脂绝缘层10中，对包含贯通孔7的中心线CL的平面，若着眼于中心线CL的一侧的区域，则三角形T1的面积大于三角形T2的面积。另外，在与半导体基板2的第1表面2a及第2表面2b平行的方向上，树脂绝缘层10中的与第1区域11对应的部分的平均厚度较树脂绝缘层10中的与第2区域12对应的部分的平均厚度大。
另外，第1区域11也可为设置于贯通孔7的内表面7c的树脂绝缘层10中的具有半导体基板2的厚度与设置于半导体基板2的第2表面2b的树脂绝缘层10的平均厚度的和D的2/3以下的高度H的部分的表面10b(参照图14)。该情况下，在树脂绝缘层10的表面10b中，将第1区域11与第2区域12平缓地连接，而可可靠地防止在第1区域11与第2区域12的边界的第2配线8的断线。另外，在曝光及显影之时，通过形成于树脂绝缘层10的凹部17，在树脂绝缘层10中与接触孔16对应的部分的厚度变薄(即，与接触孔16对应的部分为树脂绝缘层10中的具有半导体基板2的厚度与设置于第2表面2b的树脂绝缘层10的平均厚度的和D的2/3以下的高度H的部分)，因而可容易且可靠地获得具有期望的形状的接触孔16。
另外，在上述半导体装置1的制造方法中，使用正型的树脂材料，在贯通孔7的内表面7c及半导体基板2的第2表面2b设置树脂绝缘层10，且将在树脂绝缘层10中与接触孔16对应的部分及与开口10c对应的部分曝光及显影，由此在树脂绝缘层10形成接触孔16及开口10c，但本发明并非限定于此。例如，也可使用负型的树脂材料，而在贯通孔7的内表面7c及半导体基板2的第2表面2b设置树脂绝缘层10。该情况下，也可将在树脂绝缘层10中与接触孔16对应的部分及与开口10c对应的部分以外的部分进行曝光，且将在树脂绝缘层10中与接触孔16对应的部分及与开口10c对应的部分进行显影，由此在树脂绝缘层10形成接触孔16及开口10c。起因于光的衰减、光的衍射等，仅通过显影，可形成自半导体基板2的第2表面2b向第1表面2a扩大的锥状的接触孔16，但通过进一步实施热处理等，可获得自半导体基板2的第1表面2a向第2表面2b扩大的锥状的接触孔16。
另外，上述实施方式中，在例如由n型的硅构成的半导体基板2内的第1表面2a侧的规定区域，设置有选择性扩散有p型的杂质的p型区域2c，但各导电型也可相反。该情况下，取出电极9及取出电极23分别作为阴极电极及阳极电极发挥功能。再有，并非限定于在第1导电型(p型及n型的一者)的半导体基板2内形成第2导电型(p型及n型的另一者)的区域，也可在第1导电型(p型及n型的一者)的半导体基板2上形成第2导电型(p型及n型的另一者)的半导体层，也可在基板上形成第1导电型(p型及n型的一者)的半导体层，且在该第1导电型的半导体层上形成第2导电层(p型及n型的另一者)的半导体层。即，只要是在半导体基板2的第1导电型的区域形成第2导电型的区域即可，另外，上述实施方式中，半导体装置1为例如硅光电二极管等的光装置，但半导体装置1也可为其他的光装置，也可为电子装置等。
另外，上述半导体装置1的制造方法中，通过实施浸渍涂布法，设置树脂绝缘层10及树脂保护层21，但本发明并非限定于此。例如，也可实施使用树脂薄片的层压法、使用树脂涂料的旋转涂布法等其他的方法，由此设置树脂绝缘层10及/或树脂保护层21。
产业上的可利用性
根据本发明，可提供一种可一边将半导体基板薄型化，一边防止在贯通孔的周边部分产生损伤，且可确保贯通孔内的配线与半导体基板之间的电性绝缘的半导体装置的制造方法。
符号的说明
1…半导体装置、2…半导体基板、2a…第1表面、2b…第2表面、3…第1配线、5…光透过基板(支撑基板)、7…贯通孔、7a…第1开口、7b…第2开口、7c…内表面、8…第2配线、10…树脂绝缘层、10a…开口、10b…表面、16…接触孔、21…树脂保护层。

Claims (12)

1.一种半导体装置的制造方法，其中，
包含：
准备工序，其准备具有彼此相对的第1表面及第2表面的半导体基板、安装在所述第1表面的支撑基板、和设置在所述第1表面和所述支撑基板之间的第1配线；
第1形成工序，其在所述准备工序之后，在所述半导体基板，形成自所述第1表面到达至所述第2表面的贯通孔，且在所述贯通孔的所述第1表面侧的第1开口使所述第1配线的一部分露出；
第1浸渍涂布工序，其在所述第1形成工序之后，通过使用第1树脂材料来实施浸渍涂布法，从而在所述贯通孔的内表面及所述第2表面，设置经由所述贯通孔的所述第2表面侧的第2开口而连续的树脂绝缘层；
第2形成工序，其在所述第1浸渍涂布工序之后，在所述树脂绝缘层形成接触孔，且在所述接触孔的所述第1表面侧的开口使所述第1配线的一部分露出；及
连接工序，其在所述第2形成工序之后，在所述树脂绝缘层的表面设置第2配线，且在所述接触孔的所述第1表面侧的所述开口中将所述第1配线和所述第2配线电连接。
2.如权利要求1所述的半导体装置的制造方法，其中，
在所述第1浸渍涂布工序中，以贮存的所述第1树脂材料的液面与所述第1表面交叉的方式，在贮存的所述第1树脂材料浸渍安装有所述支撑基板的所述半导体基板，且以贮存的所述第1树脂材料的所述液面与所述第1表面交叉的方式，自贮存的所述第1树脂材料将安装有所述支撑基板的所述半导体基板上拉。
3.如权利要求1或2所述的半导体装置的制造方法，其中，
在所述第1浸渍涂布工序中，使用具有10cp以上的粘度的所述第1树脂材料而实施所述浸渍涂布法。
4.如权利要求1～3中任一项所述的半导体装置的制造方法，其中，
在所述第2形成工序中，去除在所述第1浸渍涂布工序中附着于所述支撑基板的与所述半导体基板相反侧的表面的所述第1树脂材料。
5.如权利要求1～4中任一项所述的半导体装置的制造方法，其中，
还包含：
第2浸渍涂布工序，其在所述连接工序之后，使用第2树脂材料而实施浸渍涂布法，由此以覆盖所述第2配线的方式，在所述树脂绝缘层的表面设置树脂保护层；及
第3形成工序，其在所述第2浸渍涂布工序之后，在所述树脂保护层形成开口，且在该开口使所述第2配线的一部分露出。
6.如权利要求5所述的半导体装置的制造方法，其中，
在所述第2浸渍涂布工序中，以贮存的所述第2树脂材料的液面与所述第1表面交叉的方式，在贮存的所述第2树脂材料浸渍安装有所述支撑基板的所述半导体基板，且以贮存的所述第2树脂材料的所述液面与所述第1表面交叉的方式，自贮存的所述第2树脂材料将安装有所述支撑基板的所述半导体基板上拉。
7.如权利要求5或6所述的半导体装置的制造方法，其中，
在所述第2浸渍涂布工序中，使用具有10cp以上的粘度的所述第2树脂材料而实施所述浸渍涂布法。
8.如权利要求5～7中任一项所述的半导体装置的制造方法，其中，
在所述第3形成工序中，去除在所述第2浸渍涂布工序中附着于所述支撑基板的与所述半导体基板相反侧的表面的所述第2树脂材料。
9.如权利要求5～8中任一项所述的半导体装置的制造方法，其中，所述第1树脂材料与所述第2树脂材料相同。
10.如权利要求1～9中任一项所述的半导体装置的制造方法，其中，
在所述第1浸渍涂布工序中，以贮存的所述第1树脂材料的液面与所述第1表面交叉的方式，在贮存的所述第1树脂材料浸渍安装有所述支撑基板的所述半导体基板。
11.如权利要求1～10中任一项所述的半导体装置的制造方法，其中，
在所述第1浸渍涂布工序中，以贮存的所述第1树脂材料的液面与所述第1表面交叉的方式，自贮存的所述第1树脂材料将安装有所述支撑基板的所述半导体基板上拉。
12.如权利要求1～11中任一项所述的半导体装置的制造方法，其中，
还包含去除工序，其在所述连接工序之后，自所述半导体基板去除所述支撑基板。
CN202111368079.XA 2015-03-31 2016-03-31 半导体装置的制造方法 Pending CN114050124A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015070697 2015-03-31
JP2015-070697 2015-03-31
CN201680019440.9A CN107408508B (zh) 2015-03-31 2016-03-31 半导体装置的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201680019440.9A Division CN107408508B (zh) 2015-03-31 2016-03-31 半导体装置的制造方法

Publications (1)

Publication Number Publication Date
CN114050124A true CN114050124A (zh) 2022-02-15

Family

ID=57004358

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201680019440.9A Active CN107408508B (zh) 2015-03-31 2016-03-31 半导体装置的制造方法
CN202111368079.XA Pending CN114050124A (zh) 2015-03-31 2016-03-31 半导体装置的制造方法
CN201680018576.8A Active CN107408507B (zh) 2015-03-31 2016-03-31 半导体装置
CN201680019442.8A Active CN107431017B (zh) 2015-03-31 2016-03-31 半导体装置
CN201680018889.3A Active CN107360729B (zh) 2015-03-31 2016-03-31 半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201680019440.9A Active CN107408508B (zh) 2015-03-31 2016-03-31 半导体装置的制造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN201680018576.8A Active CN107408507B (zh) 2015-03-31 2016-03-31 半导体装置
CN201680019442.8A Active CN107431017B (zh) 2015-03-31 2016-03-31 半导体装置
CN201680018889.3A Active CN107360729B (zh) 2015-03-31 2016-03-31 半导体装置及其制造方法

Country Status (6)

Country Link
US (5) US10622402B2 (zh)
EP (5) EP3961687A1 (zh)
JP (7) JP6755855B2 (zh)
KR (4) KR20230169471A (zh)
CN (5) CN107408508B (zh)
WO (4) WO2016159320A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6755855B2 (ja) * 2015-03-31 2020-09-16 浜松ホトニクス株式会社 半導体装置
JP6725231B2 (ja) * 2015-10-06 2020-07-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
JP6552547B2 (ja) 2017-05-24 2019-07-31 三菱電機株式会社 赤外線センサおよび赤外線固体撮像装置
CN111819614B (zh) * 2018-03-09 2022-03-04 夏普株式会社 显示装置
US11635186B2 (en) * 2018-03-13 2023-04-25 Motherson Innovations Company Limited Polymeric substrate and a method of providing same
JP6878338B2 (ja) * 2018-03-14 2021-05-26 株式会社東芝 受光装置および受光装置の製造方法
CN112368602B (zh) * 2018-07-12 2023-03-14 深圳帧观德芯科技有限公司 具有高时间分辨率的光学雷达
JP7251946B2 (ja) * 2018-10-31 2023-04-04 浜松ホトニクス株式会社 固体撮像装置
JP7067448B2 (ja) 2018-12-10 2022-05-16 三菱電機株式会社 半導体装置の製造方法、半導体装置
WO2020161937A1 (ja) * 2019-02-05 2020-08-13 パナソニックＩｐマネジメント株式会社 センサ装置
JP7340965B2 (ja) * 2019-06-13 2023-09-08 キヤノン株式会社 半導体装置およびその製造方法
US20220328718A1 (en) * 2019-08-28 2022-10-13 Kyocera Corporation Light emitting element mounting package and light emitting device
JP7257978B2 (ja) * 2020-01-20 2023-04-14 三菱電機株式会社 半導体装置
US11322639B2 (en) * 2020-04-09 2022-05-03 Globalfoundries U.S. Inc. Avalanche photodiode

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59126643A (ja) * 1983-01-07 1984-07-21 Matsushita Electric Ind Co Ltd 電子回路の被覆方法
US4830706A (en) * 1986-10-06 1989-05-16 International Business Machines Corporation Method of making sloped vias
JPH02268416A (ja) 1989-04-11 1990-11-02 Matsushita Electron Corp 半導体装置の製造方法及びそれに使用するフオトマスク
JPH0414830A (ja) 1990-05-08 1992-01-20 Fujitsu Ltd 半導体装置の製造方法
KR0127271B1 (ko) 1993-11-23 1998-04-02 김주용 반도체 소자의 금속배선 형성방법
JPH08330295A (ja) * 1995-03-24 1996-12-13 Fuji Electric Co Ltd 半導体装置の製造方法
JP3577913B2 (ja) * 1997-02-27 2004-10-20 セイコーエプソン株式会社 半導体装置、およびこれを具備する電子機器
JPH10307305A (ja) * 1997-03-07 1998-11-17 Toshiba Corp アレイ基板、液晶表示装置及びそれらの製造方法
JP2003007921A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003101222A (ja) * 2001-09-21 2003-04-04 Sony Corp 薄膜回路基板装置及びその製造方法
JP2004057507A (ja) 2002-07-29 2004-02-26 Toshiba Corp Ｘ線検出装置、貫通電極の製造方法及びｘ線断層撮影装置
JP2004273561A (ja) * 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 半導体装置及びその製造方法
EP1519410A1 (en) * 2003-09-25 2005-03-30 Interuniversitair Microelektronica Centrum vzw ( IMEC) Method for producing electrical through hole interconnects and devices made thereof
JP3970210B2 (ja) * 2003-06-24 2007-09-05 三洋電機株式会社 半導体装置の製造方法
JP4250038B2 (ja) 2003-08-20 2009-04-08 シャープ株式会社 半導体集積回路
JP2005101268A (ja) 2003-09-25 2005-04-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005158907A (ja) * 2003-11-25 2005-06-16 Mitsui Chemicals Inc 配線板の製造方法
JP2006215062A (ja) * 2005-02-01 2006-08-17 Sharp Corp 液晶表示パネル、液晶表示装置、および液晶表示パネルの製造方法
JP2007105859A (ja) 2005-10-17 2007-04-26 Canon Inc 配向性メソ構造体膜、配向性メソポーラス物質膜、及びその製造方法、及びそれを用いた半導体素子
RU2416840C2 (ru) 2006-02-01 2011-04-20 Конинклейке Филипс Электроникс, Н.В. Лавинный фотодиод в режиме счетчика гейгера
CN100563000C (zh) * 2006-04-10 2009-11-25 株式会社东芝 半导体器件及其制造方法
JP2007305955A (ja) * 2006-04-10 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
EP2019428A1 (en) 2006-05-19 2009-01-28 Sumitomo Bakelite Company, Ltd. Semiconductor device
JP5155536B2 (ja) * 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
US20080036097A1 (en) 2006-08-10 2008-02-14 Teppei Ito Semiconductor package, method of production thereof and encapsulation resin
JP4389962B2 (ja) * 2007-04-26 2009-12-24 ソニー株式会社 半導体装置、電子機器、および半導体装置の製造方法
TW200915970A (en) 2007-09-27 2009-04-01 Sanyo Electric Co Circuit device, circuit module and outdoor equipment
KR101615990B1 (ko) 2008-09-18 2016-04-28 고쿠리츠다이가쿠호우진 도쿄다이가쿠 반도체장치의 제조방법
JP5369608B2 (ja) * 2008-10-23 2013-12-18 富士電機株式会社 無停電電源装置および無停電電源装置の選択遮断方法
CN102484080B (zh) 2009-06-18 2015-07-22 罗姆股份有限公司 半导体装置
JP5423572B2 (ja) * 2010-05-07 2014-02-19 セイコーエプソン株式会社 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) * 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
JP5447316B2 (ja) * 2010-09-21 2014-03-19 株式会社大真空 電子部品パッケージ用封止部材、及び電子部品パッケージ
KR101215648B1 (ko) * 2011-02-11 2012-12-26 에스케이하이닉스 주식회사 반도체 칩 및 그 제조방법
WO2012120653A1 (ja) 2011-03-08 2012-09-13 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
JP5832852B2 (ja) * 2011-10-21 2015-12-16 浜松ホトニクス株式会社 光検出装置
JP5791461B2 (ja) 2011-10-21 2015-10-07 浜松ホトニクス株式会社 光検出装置
JP5926921B2 (ja) 2011-10-21 2016-05-25 浜松ホトニクス株式会社 光検出装置
JP5810921B2 (ja) 2012-01-06 2015-11-11 凸版印刷株式会社 半導体装置の製造方法
US9006896B2 (en) 2012-05-07 2015-04-14 Xintec Inc. Chip package and method for forming the same
US8791578B2 (en) * 2012-11-12 2014-07-29 Hong Kong Applied Science and Technology Research Institute Company Limited Through-silicon via structure with patterned surface, patterned sidewall and local isolation
JP2014110284A (ja) * 2012-11-30 2014-06-12 Ps4 Luxco S A R L 半導体装置の製造方法
KR102066087B1 (ko) * 2013-05-28 2020-01-15 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
US9484325B2 (en) 2013-10-09 2016-11-01 Invensas Corporation Interconnections for a substrate associated with a backside reveal
CN103762198B (zh) * 2013-12-31 2016-07-06 中国科学院微电子研究所 一种tsv填孔方法
JP2016058655A (ja) 2014-09-11 2016-04-21 株式会社ジェイデバイス 半導体装置の製造方法
JP2016062996A (ja) 2014-09-16 2016-04-25 株式会社東芝 光検出器
US9659980B2 (en) * 2014-12-19 2017-05-23 Sensl Technologies Ltd Semiconductor photomultiplier
JP6755855B2 (ja) * 2015-03-31 2020-09-16 浜松ホトニクス株式会社 半導体装置
US9502350B1 (en) 2016-01-28 2016-11-22 International Business Machines Corporation Interconnect scaling method including forming dielectric layer over subtractively etched first conductive layer and forming second conductive material on dielectric layer

Also Published As

Publication number Publication date
JPWO2016159321A1 (ja) 2018-02-01
EP3279927A4 (en) 2018-11-14
KR102649896B1 (ko) 2024-03-22
KR20170134968A (ko) 2017-12-07
US10615220B2 (en) 2020-04-07
KR20170133328A (ko) 2017-12-05
EP3279924A4 (en) 2018-11-07
US10403676B2 (en) 2019-09-03
US20180069145A1 (en) 2018-03-08
JP6469213B2 (ja) 2019-02-13
EP3279927A1 (en) 2018-02-07
EP3961687A1 (en) 2022-03-02
US20180175100A1 (en) 2018-06-21
WO2016159322A1 (ja) 2016-10-06
JP2022027973A (ja) 2022-02-14
EP3279926A1 (en) 2018-02-07
CN107431017B (zh) 2020-12-04
JP2020202400A (ja) 2020-12-17
CN107408508B (zh) 2022-01-25
KR20230169471A (ko) 2023-12-15
EP3279924B1 (en) 2021-11-17
WO2016159321A1 (ja) 2016-10-06
EP3279925A1 (en) 2018-02-07
CN107360729A (zh) 2017-11-17
JPWO2016159322A1 (ja) 2017-08-03
WO2016159318A1 (ja) 2016-10-06
JP6950059B2 (ja) 2021-10-13
CN107408507B (zh) 2021-09-14
JPWO2016159320A1 (ja) 2018-02-01
US20190341420A1 (en) 2019-11-07
EP3279926A4 (en) 2018-11-07
US20180108625A1 (en) 2018-04-19
JP6763851B2 (ja) 2020-09-30
CN107431017A (zh) 2017-12-01
US10622403B2 (en) 2020-04-14
JP6742988B2 (ja) 2020-08-19
CN107408508A (zh) 2017-11-28
CN107360729B (zh) 2020-08-14
JP7003196B2 (ja) 2022-02-04
KR102611325B1 (ko) 2023-12-08
JPWO2016159318A1 (ja) 2018-02-01
KR20170133322A (ko) 2017-12-05
EP3279925B1 (en) 2019-12-04
KR102605400B1 (ko) 2023-11-24
CN107408507A (zh) 2017-11-28
US20180083143A1 (en) 2018-03-22
JP2020191478A (ja) 2020-11-26
EP3279924A1 (en) 2018-02-07
US10141368B2 (en) 2018-11-27
US10622402B2 (en) 2020-04-14
JP7387700B2 (ja) 2023-11-28
JP6755855B2 (ja) 2020-09-16
KR20170133324A (ko) 2017-12-05
EP3279925A4 (en) 2018-12-05
WO2016159320A1 (ja) 2016-10-06
EP3279926B1 (en) 2021-11-03

Similar Documents

Publication Publication Date Title
CN107408508B (zh) 半导体装置的制造方法
TWI773136B (zh) 半導體裝置之製造方法
KR102667788B1 (ko) 반도체 장치의 제조 방법
TWI716397B (zh) 半導體裝置之製造方法
TWI694569B (zh) 半導體裝置
TWI702655B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination