JPWO2010147187A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2010147187A1
JPWO2010147187A1 JP2011519837A JP2011519837A JPWO2010147187A1 JP WO2010147187 A1 JPWO2010147187 A1 JP WO2010147187A1 JP 2011519837 A JP2011519837 A JP 2011519837A JP 2011519837 A JP2011519837 A JP 2011519837A JP WO2010147187 A1 JPWO2010147187 A1 JP WO2010147187A1
Authority
JP
Japan
Prior art keywords
pad
semiconductor device
bonding
wire
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011519837A
Other languages
English (en)
Inventor
基治 ▲芳▼我
基治 ▲芳▼我
真悟 ▲吉▼田
真悟 ▲吉▼田
泰正 糟谷
泰正 糟谷
斗一 永原
斗一 永原
明寛 木村
明寛 木村
賢治 藤井
賢治 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2010147187A1 publication Critical patent/JPWO2010147187A1/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004Wire welding
    • B23K20/005Capillary welding
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/10Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating making use of vibrations, e.g. ultrasonic welding
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/24Preliminary treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/4952Additional leads the additional leads being a bump or a wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125Reinforcing structures
    • H01L2224/02126Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118Zinc [Zn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4845Details of ball bonds
    • H01L2224/48451Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4845Details of ball bonds
    • H01L2224/48451Shape
    • H01L2224/48453Shape of the interface with the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48507Material at the bonding interface comprising an intermetallic compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48739Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48839Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • H01L2224/78302Shape
    • H01L2224/78303Shape of the pressing surface, e.g. tip or head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • H01L2224/78302Shape
    • H01L2224/78305Shape of other portions
    • H01L2224/78307Shape of other portions outside the capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • H01L2224/78309Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314Guiding structures outside the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area
    • H01L2224/8503Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area
    • H01L2224/85051Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85181Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85186Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00012Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01007Nitrogen [N]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01016Sulfur [S]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0104Zirconium [Zr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01045Rhodium [Rh]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01066Dysprosium [Dy]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01073Tantalum [Ta]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01083Bismuth [Bi]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/012Semiconductor purity grades
    • H01L2924/012044N purity grades, i.e. 99.99%
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/012Semiconductor purity grades
    • H01L2924/012055N purity grades, i.e. 99.999%
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/012Semiconductor purity grades
    • H01L2924/012066N purity grades, i.e. 99.9999%
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0133Ternary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04944th Group
    • H01L2924/04941TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04955th Group
    • H01L2924/04953TaN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/050414th Group
    • H01L2924/05042Si3N4
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053Oxides composed of metals from groups of the periodic table
    • H01L2924/054414th Group
    • H01L2924/05442SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10162Shape being a cuboid with a square active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/183Connection portion, e.g. seal
    • H01L2924/18301Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20752Diameter ranges larger or equal to 20 microns less than 30 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20757Diameter ranges larger or equal to 70 microns less than 80 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本発明の半導体装置は、半導体チップと、アルミニウムを含む金属材料からなり、前記半導体チップの表面に形成された電極パッドと、前記半導体チップの周囲に配置された電極リードと、線状に延びる本体部と、前記本体部の両端に形成され、前記電極パッドおよび前記電極リードにそれぞれ接合されたパッド接合部およびリード接合部とを有するボンディングワイヤと、前記半導体チップ、前記電極リードおよび前記ボンディングワイヤを封止する樹脂パッケージとを含み、前記ボンディングワイヤは、銅からなり、前記電極パッド全体および前記パッド接合部全体が、水分不透過膜で一体的に被覆されている。

Description

本発明は、半導体装置に関する。
半導体装置は、通常、半導体チップがボンディングワイヤとともに樹脂で封止(パッケージング)された状態で流通している。パッケージ内において、半導体チップの電極パッドと、樹脂パッケージから一部が露出する電極リードとが、ボンディングワイヤにより電気的に接続されている。したがって、実装基板の配線に対して電極リードを外部端子として接続することにより、半導体チップと実装基板との電気的な接続が達成される。
電極パッドと電極リードとを結ぶボンディングワイヤとして、従来は主に金ワイヤが用いられているが、高価な金の使用を減らすべく、近年では、金ワイヤよりも安価な銅ワイヤの使用が検討されている。
特開平10−261664号公報
ところが、半導体装置が高湿環境下に置かれると、水分がパッケージ内部に浸入する場合がある。たとえば、PCT(Pressure Cooker Test)やHAST(Highly Accelerated temperature and humidity Stress Test)などの耐湿評価試験の実施中に、試験槽内の水蒸気がパッケージ内部に浸入しやすい。
そして、近年主流のアルミニウム製の電極パッドに接続するワイヤとして銅ワイヤを用いた場合には、その浸入水分が電極パッドとボンディングワイヤとの接合界面に入り込むと、当該接合界面付近においてアルミニウムの腐食が進行しやすくなる。そのため、パッド−ワイヤ間において、電気的オープンが生じるおそれがある。
本発明の目的は、アルミニウムを含む金属材料からなる電極パッドと、銅からなるボンディングワイヤとの接続信頼性を向上させることができる半導体装置を提供することにある。
前記の目的を達成するための本発明の半導体装置は、半導体チップと、アルミニウムを含む金属材料からなり、前記半導体チップの表面に形成された電極パッドと、前記半導体チップの周囲に配置された電極リードと、線状に延びる本体部と、前記本体部の両端に形成され、前記電極パッドおよび前記電極リードにそれぞれ接合されたパッド接合部およびリード接合部とを有するボンディングワイヤと、前記半導体チップ、前記電極リードおよび前記ボンディングワイヤを封止する樹脂パッケージとを含み、前記ボンディングワイヤは、銅からなり、前記電極パッド全体および前記パッド接合部全体が、水分不透過膜で一体的に被覆されている。
この構成によれば、電極パッド全体およびパッド接合部全体が水分不透過膜で一体的に被覆されている。これにより、電極パッドとパッド接合部との接合界面(パッド接合界面)の周縁は、露出することなく、水分不透過膜で被覆されている。
そのため、樹脂パッケージ内部に水分が浸入しても、その水分を水分不透過膜により塞き止めることができるので、パッド接合界面と水分との接触を抑制することができる。その結果、電極パッドの腐食の進行を抑制することができるので、パッド−ワイヤ間での電気的オープンを抑制することができる。よって、半導体装置の接続信頼性を向上させることができる。
図1は、本発明の第1実施形態に係る半導体装置の模式底面図である。 図2は、本発明の第1実施形態に係る半導体装置の模式断面図である。 図3Aは、図2の破線円Aで囲まれる部分の要部拡大図である。 図3Bは、図2の破線円Bで囲まれる部分の要部拡大図である。 図4Aは、図2の半導体装置の製法を説明するための模式断面図である。 図4Bは、図4Aの次の工程を示す図である。 図4Cは、図4Bの次の工程を示す図である。 図4Dは、図4Cの次の工程を示す図である。 図4Eは、図4Dの次の工程を示す図である。 図5は、図2の半導体装置の変形例に係る半導体装置の模式断面図である。 図6Aは、図5の破線円Aで囲まれる部分の要部拡大図である。 図6Bは、図5の破線円Bで囲まれる部分の要部拡大図である。 図7Aは、図5の半導体装置の製法を説明するための模式断面図である。 図7Bは、図7Aの次の工程を示す図である。 図7Cは、図7Bの次の工程を示す図である。 図7Dは、図7Cの次の工程を示す図である。 図7Eは、図7Dの次の工程を示す図である。 図8は、図2の半導体装置の変形例に係る半導体装置の模式断面図である。 図9は、図2の半導体装置の変形例に係る半導体装置の模式断面図である。 図10は、本発明の第2実施形態に係る半導体装置の模式断面図である。 図11は、樹脂パッケージを取り除いた図10の半導体装置の平面分解図である。 図12Aは、図11の電極パッド付近の拡大図である。 図12Bは、図12Aの切断線B−Bで切断したときの断面図である。 図12Cは、図12Aの切断線C−Cで切断したときの断面図である。 図13Aは、図10の半導体装置の第1の変形例を示す図であって、図12Aに対応する図である。 図13Bは、図10の半導体装置の第1の変形例を示す図であって、図12Bに対応する図である。 図13Cは、図10の半導体装置の第1の変形例を示す図であって、図12Cに対応する図である。 図14は、図10の半導体装置の第2の変形例を示す図である。 図15は、図10の半導体装置の第3の変形例を示す図である。 図16は、従来の半導体装置における1st接合部の要部拡大図である。 図17は、図10の半導体装置の第4の変形例を示す図である。 図18は、本発明の第3実施形態に係る半導体装置の模式底面図である。 図19は、本発明の第3実施形態に係る半導体装置の模式断面図である。 図20は、図19の破線円で囲まれる部分の拡大図である。 図21は、パッド接合部の体積を求めるための概念図である。 図22Aは、図2の半導体装置の製法を説明するための模式断面図である。 図22Bは、図22Aの次の工程を示す図である。 図22Cは、図22Bの次の工程を示す図である。 図22Dは、図22Cの次の工程を示す図である。 図22Eは、図22Dの次の工程を示す図である。 図23は、図19の半導体装置の変形例を示す図である。 図24は、第3実施形態の実施例1〜3および比較例1〜3のSEM画像およびFAB形成条件を示す図である。 図25は、第3実施形態の実施例4〜7および比較例4〜7のSEM画像およびFAB形成条件を示す図である。 図26は、第3実施形態の実施例8〜9および比較例8〜9のSEM画像およびFAB形成条件を示す図である。 図27は、本発明の第4実施形態に係る半導体装置の模式底面図である。 図28は、本発明の第4実施形態に係る半導体装置の模式断面図である。 図29は、図28の破線円で囲まれる部分の拡大図である。 図30Aは、図27の半導体装置の製法を説明するための模式断面図である。 図30Bは、図30Aの次の工程を示す図である。 図30Cは、図30Bの次の工程を示す図である。 図30Dは、図30Cの次の工程を示す図である。 図30Eは、図30Dの次の工程を示す図である。 図31は、電極パッドにおける過度のスプラッシュの発生状態を示す図である。 図32は、図28の半導体装置の変形例を示す図である。 図33は、第4実施形態の実施例1における荷重および超音波のタイミングチャートである。 図34は、第4実施形態の比較例1における荷重および超音波のタイミングチャートである。 図35は、第4実施形態の実施例1のパッド接合部のSEM画像である。 図36は、第4実施形態の比較例1のパッド接合部のSEM画像である。 図37は、本発明の第5実施形態に係る半導体装置の模式断面図である。 図38は、半導体チップの要部断面図であって、図38の破線円で囲まれる部分の拡大図である。 図39は、図38に示す電極パッドの平面図である。 図40は、図37の半導体装置の第1変形例を示す図であって、図38に対応する図である。 図41は、図37の半導体装置の第2変形例を示す図であって、図38に対応する図である。 図42は、図37の半導体装置の第3変形例を示す図である。 図43は、第5実施形態の実施例および比較例の半導体装置の模式断面図であって、それぞれ電極パッド付近を拡大して示す。 図44は、本発明の第6実施形態に係る半導体装置の模式断面図である。 図45は、樹脂パッケージを取り除いた図44の半導体装置の平面分解図である。 図46は、半導体チップの要部断面図であって、図44の破線円で囲まれる部分の拡大図である。 図47は、図46に示す電極パッドの拡大平面図である。 図48Aは、図44に示す半導体装置の製造工程を示す模式断面図である。 図48Bは、図48Aの次の工程を示す図である。 図48Cは、図48Bの次の工程を示す図である。 図48Dは、図48Cの次の工程を示す図である。 図48Eは、図48Dの次の工程を示す図である。 図49は、図44の半導体装置の変形例を示す図である。 図50Aは、第6実施形態の実施例1および比較例1のベース部の大きさの分布図であって、X方向およびY方向におけるベース径の分布図を示す。 図50Bは、第6実施形態の実施例1および比較例1のベース部の大きさの分布図であって、Z方向における厚さの分布図を示す。 図51Aは、第6実施形態の実施例2および比較例2のベース部の大きさの分布図であって、X方向およびY方向におけるベース径の分布図を示す。 図51Bは、第6実施形態の実施例2および比較例2のベース部の大きさの分布図であって、Z方向における厚さの分布図を示す。 図52Aは、第6実施形態の実施例3および比較例3のベース部の大きさの分布図であって、X方向およびY方向におけるベース径の分布図を示す。 図52Bは、第6実施形態の実施例3および比較例3のベース部の大きさの分布図であって、Z方向における厚さの分布図を示す。 図53Aは、第6実施形態の実施例4および比較例4のベース部の大きさの分布図であって、X方向およびY方向におけるベース径の分布図を示す。 図53Bは、第6実施形態の実施例4および比較例4のベース部の大きさの分布図であって、Z方向における厚さの分布図を示す。 図54Aは、第6実施形態の実施例5および比較例5のベース部の大きさの分布図であって、X方向およびY方向におけるベース径の分布図を示す。 図54Bは、第6実施形態の実施例5および比較例5のベース部の大きさの分布図であって、Z方向における厚さの分布図を示す。 図55は、1サイクル目の印加エネルギEとパッド接合部のボール径との関係を示す相関図である。 図56は、本発明の第7実施形態に係る半導体装置の模式的な断面図である。 図57は、図56に示す半導体装置の模式的な底面図である。 図58は、図56に示す破線で囲まれる部分の拡大図である。 図59Aは、図56に示す半導体装置の製造途中(ワイヤボンディングの途中)の状態を示す模式的な断面図である。 図59Bは、図59Aの次の工程を示す模式的な断面図である。 図59Cは、図59Bの次の工程を示す模式的な断面図である。 図59Dは、図59Cの次の工程を示す模式的な断面図である。 図60は、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図61は、スタンダードタイプキャピラリの模式的な断面図である。 図62は、ボトルネックタイプキャピラリの模式的な断面図である。 図63は、第7実施形態の試験1で得られたファーストボール部の近傍のSEM画像である。 図64は、第7実施形態の試験2で得られたファーストボール部の近傍のSEM画像である。 図65は、第7実施形態の試験3で得られたファーストボール部の近傍のSEM画像である。 図66は、第7実施形態の試験4で得られたファーストボール部の近傍のSEM画像である。 図67は、第7実施形態の試験5で得られたファーストボール部の近傍のSEM画像である。 図68は、図56の半導体装置の変形例を示す図である。 図69は、本発明の第8実施形態に係る半導体装置の模式的な断面図である。 図70は、パッドおよび銅ワイヤにおけるパッドとの接合部の模式的な断面図である。 図71は、他の構造に係るパッドおよび銅ワイヤにおけるパッドとの接合部の模式的な断面図である。 図72は、さらに他の構造に係るパッドおよび銅ワイヤにおけるパッドとの接合部の模式的な断面図である。 図73は、図69の半導体装置の変形例を示す図である。 図74は、本発明の第9実施形態に係る半導体装置の模式的な断面図である。 図75は、図74に示す半導体装置の模式的な平面図であり、樹脂パッケージの図示を省略した状態を示す。 図76は、図74に示す半導体装置の第1変形例の模式的な断面図である。 図77は、図74に示す半導体装置の第2変形例の模式的な断面図である。 図78は、図74に示す半導体装置の第3変形例の模式的な断面図である。 図79は、図74に示す半導体装置の第4変形例の模式的な断面図である。 図80は、第1変形例の他の形態に係る半導体装置の模式的な断面図である。 図81は、第2変形例の他の形態に係る半導体装置の模式的な断面図である。 図82は、第3変形例の他の形態に係る半導体装置の模式的な断面図である。 図83は、本発明の第10実施形態に係る半導体装置の模式的な断面図である。 図84は、図83に示す半導体装置を裏面側から見たときの模式的な平面図であり、樹脂パッケージの図示を省略した状態を示す。 図85は、図83に示す半導体装置の第1変形例の模式的な断面図である。 図86は、図85に示す半導体装置を裏面側から見たときの模式的な平面図であり、樹脂パッケージの図示を省略した状態を示す。 図87は、図83に示す半導体装置の第2変形例の模式的な断面図である。 図88は、図87に示す半導体装置を裏面側から見たときの模式的な平面図であり、樹脂パッケージの図示を省略した状態を示す。 図89は、図83に示す半導体装置の第3変形例の模式的な断面図である。 図90は、図89に示す半導体装置を裏面側から見たときの模式的な平面図であり、樹脂パッケージの図示を省略した状態を示す。 図91は、図83に示す半導体装置の第4変形例の模式的な断面図である。 図92は、第1変形例の他の形態に係る半導体装置の模式的な断面図である。 図93は、第2変形例の他の形態に係る半導体装置の模式的な断面図である。 図94は、第3変形例の他の形態に係る半導体装置の模式的な断面図である。 図95は、本発明の第11実施形態に係る半導体装置の模式底面図である。 図96は、本発明の第11実施形態に係る半導体装置の模式断面図である。 図97は、図96の破線円で囲まれる部分の要部拡大図である。 図98Aは、図2に示す半導体装置の製造工程を示す模式的な断面図である。 図98Bは、図98Aの次の工程を示す模式的な断面図である。 図98Cは、図98Bの次の工程を示す模式的な断面図である。 図98Dは、図98Cの次の工程を示す模式的な断面図である。 図99は、図96の半導体装置の第1変形例を示す図である。 図100は、図96の半導体装置の第2変形例を示す図である。 図101Aは、図100の破線円Aで囲まれる部分の要部拡大図である。 図101Bは、図100の破線円Bで囲まれる部分の要部拡大図である。 図102は、図96の半導体装置の第2変形例を示す図である。 図103は、図96の半導体装置の第3変形例を示す図である。 図104は、第1変形例の他の形態に係る半導体装置の模式的な断面図である。 図105は、第2変形例の他の形態に係る半導体装置の模式的な断面図である。 図106は、本発明の第12実施形態に係る半導体装置の模式的な断面図である。 図107は、図106に示す半導体装置の模式的な底面図である。 図108は、図106に示す破線で囲まれる部分の拡大図である。 図109Aは、図106に示す半導体装置の製造途中(ワイヤボンディングの途中)の状態を示す模式的な断面図である。 図109Bは、図109Aの次の工程を示す模式的な断面図である。 図109Cは、図109Bの次の工程を示す模式的な断面図である。 図109Dは、図109Cの次の工程を示す模式的な断面図である。 図110は、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図111は、パッドに対するファーストボール部の接合面積と初期荷重との関係を示すグラフである。 図112は、試験1で測定された直径(ボール径)の時間変化を示すグラフである。 図113は、試験1で測定された厚さ(ボール厚)の時間変化を示すグラフである。 図114は、試験2で測定された直径(ボール径)の時間変化を示すグラフである。 図115は、試験2で測定された厚さ(ボール厚)の時間変化を示すグラフである。 図116は、試験3で測定された直径(ボール径)の時間変化を示すグラフである。 図117は、試験3で測定された厚さ(ボール厚)の時間変化を示すグラフである。 図118は、FABに初期荷重を加えた場合に形成されるファーストボール部の近傍のSEM画像である。 図119は、FABのパッドへの移動速度を大きくした場合に形成されるファーストボール部の近傍のSEM画像である。 図120は、図106の半導体装置の変形例を示す図である。 図121は、第12実施形態の実施例1において、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図122は、第12実施形態の比較例1において、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図123は、第12実施形態の比較例2において、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図124は、第12実施形態の比較例3において、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図125は、第12実施形態の実施例1のファーストボール部の近傍のSEM画像である。 図126は、第12実施形態の比較例1のファーストボール部の近傍のSEM画像である。 図127は、第12実施形態の比較例2のファーストボール部の近傍のSEM画像である。 図128は、第12実施形態の比較例3のファーストボール部の近傍のSEM画像である。 図129は、第12実施形態の実施例1のファーストボール部の接合面のSEM画像である。 図130は、第12実施形態の比較例1のファーストボール部の接合面のSEM画像である。 図131は、第12実施形態の比較例2のファーストボール部の接合面のSEM画像である。 図132は、第12実施形態の比較例3のファーストボール部の接合面のSEM画像である。 図133は、第12実施形態の実施例1のパッドの画像である。 図134は、第12実施形態の比較例1のパッドの画像である。 図135は、第12実施形態の比較例2のパッドの画像である。 図136は、第12実施形態の比較例3のパッドの画像である。 図137は、第12実施形態の実施例1の層間絶縁膜の表面の画像である。 図138は、第12実施形態の比較例1の層間絶縁膜の表面の画像である。 図139は、第12実施形態の比較例2の層間絶縁膜の表面の画像である。 図140は、第12実施形態の比較例3の層間絶縁膜の表面の画像である。 図141は、第12実施形態の実施例2および比較例4〜8において、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図142は、第12実施形態の実施例2および比較例4〜8でのクラック発生率を示すグラフである。 図143は、第12実施形態の実施例3〜7および比較例9〜11において、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図144は、第12実施形態の実施例3〜7および比較例9〜11でのクラック発生率を示すグラフである。 図145は、第12実施形態の実施例8のファーストボール部の近傍のSEM画像である。 図146は、第12実施形態の比較例12のファーストボール部の近傍のSEM画像である。 図147は、第12実施形態の比較例13のファーストボール部の近傍のSEM画像である。 図148は、第12実施形態の比較例14のファーストボール部の近傍のSEM画像である。 図149は、第12実施形態の実施例8の破壊後のパッドの画像である。 図150は、第12実施形態の比較例12の破壊後のパッドの画像である。 図151は、第12実施形態の比較例13の破壊後のパッドの画像である。 図152は、第12実施形態の比較例13の破壊後のファーストボール部の底面(パッドと接合していた面)の画像である。 図153は、第12実施形態の比較例13の破壊後のパッドの画像である。 図154は、第12実施形態の実施例8および比較例12〜14のファーストボール部の直径の測定結果を示すグラフである。 図15は、第12実施形態の実施例8および比較例12〜14のファーストボール部の厚さの測定結果を示すグラフである。 図156は、第12実施形態の実施例8および比較例12〜14のファーストボール部とパッドとの接合部分の破壊に要した力(シェア強度)の測定結果を示すグラフである。 図157は、本発明の第13実施形態に係る半導体装置の模式的な断面図である。 図158は、図157に示す半導体装置の模式的な底面図である。 図159は、図157に示す破線で囲まれる部分の拡大図である。 図160Aは、図157に示す半導体装置の製造途中(ワイヤボンディングの途中)の状態を示す模式的な断面図である。 図160Bは、図160Aの次の工程を示す模式的な断面図である。 図160Cは、図160Bの次の工程を示す模式的な断面図である。 図160Dは、図160Cの次の工程を示す模式的な断面図である。 図161は、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図162は、図157の半導体装置の変形例を示す図である。 図163は、第13実施形態の実施例1および比較例1〜5において、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図164は、第13実施形態の実施例1および比較例1〜5でのクラック発生率を示すグラフである。 図165は、第13実施形態の実施例2〜6および比較例6〜8において、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図166は、第13実施形態の実施例2〜6および比較例6〜8でのクラック発生率を示すグラフである。 図167は、第13実施形態の実施例7,8および比較例9〜12において、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図168は、第13実施形態の実施例7,8および比較例9〜12でのクラック発生率を示すグラフである。 図169は、本発明の第14実施形態に係る半導体装置の模式的な断面図である。 図170は、図169に示す半導体装置の模式的な底面図である。 図171は、図169に示す破線で囲まれる部分の拡大図である。 図172Aは、図169に示す半導体装置の製造途中(ワイヤボンディングの途中)の状態を示す模式的な断面図である。 図172Bは、図172Aの次の工程を示す模式的な断面図である。 図172Cは、図172Bの次の工程を示す模式的な断面図である。 図172Dは、図172Cの次の工程を示す模式的な断面図である。 図173は、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図174は、試験1で測定された直径(ボール径)の時間変化を示すグラフである。 図175は、試験1で測定された厚さ(ボール厚)の時間変化を示すグラフである。 図176は、試験2で測定された直径(ボール径)の時間変化を示すグラフである。 図177は、試験2で測定された厚さ(ボール厚)の時間変化を示すグラフである。 図178は、試験3で測定された直径(ボール径)の時間変化を示すグラフである。 図179は、試験3で測定された厚さ(ボール厚)の時間変化を示すグラフである。 図180は、図169の半導体装置の変形例を示す図である。 図181は、第14実施形態の実施例1〜3および比較例1〜4において、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図182は、第14実施形態の実施例1〜3および比較例1〜4でのクラック発生率を示すグラフである。 図183は、第14実施形態の実施例4,5および比較例5〜9において、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図184は、第14実施形態の実施例4,5および比較例5〜9でのクラック発生率を示すグラフである。 図185は、第14実施形態の実施例6〜8および比較例10〜13において、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図186は、第14実施形態の実施例6〜8および比較例10〜13でのクラック発生率を示すグラフである。 図187は、パッドに対するファーストボール部の接合面積と超音波振動子の駆動電流との関係を示すグラフである。 図188は、本発明の第15実施形態に係る半導体装置の模式的な断面図である。 図189は、図188に示す半導体装置の模式的な底面図である。 図190は、図188に示す破線で囲まれる部分の拡大図である。 図191Aは、図188に示す半導体装置の製造途中(ワイヤボンディングの途中)の状態を示す模式的な断面図である。 図191Bは、図191Aの次の工程を示す模式的な断面図である。 図191Cは、図191Bの次の工程を示す模式的な断面図である。 図191Dは、図191Cの次の工程を示す模式的な断面図である。 図192は、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図193は、試験1で測定された直径(ボール径)の時間変化を示すグラフである。 図194は、試験1で測定された厚さ(ボール厚)の時間変化を示すグラフである。 図195は、試験2で測定された直径(ボール径)の時間変化を示すグラフである。 図196は、試験2で測定された厚さ(ボール厚)の時間変化を示すグラフである。 図197は、試験3で測定された直径(ボール径)の時間変化を示すグラフである。 図198は、試験3で測定された厚さ(ボール厚)の時間変化を示すグラフである。 図199は、図188の半導体装置の変形例を示す図である。 図200は、第15実施形態の実施例1,2および比較例1〜3において、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図201は、第15実施形態の実施例1,2および比較例1〜3でのクラック発生率を示すグラフである。 図202は、第15実施形態の実施例3において、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図203は、第15実施形態の実施例4において、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図204は、半導体装置の図解的な平面図である。 図205は、図204に示す半導体装置のA−A線断面図である。 図206は、図205の破線円で囲まれる部分の要部拡大図である。 図207Aは、図205に示す半導体装置の製造途中の状態を示す模式的な断面図である。 図207Bは、図207Aの次の工程を示す模式的な断面図である。 図207Cは、図207Bの次の工程を示す模式的な断面図である。 図207Dは、図207Cの次の工程を示す模式的な断面図である。 図207Eは、図207Dの次の工程を示す模式的な断面図である。 図207Fは、図207Eの次の工程を示す模式的な断面図である。 図208は、図205の半導体装置の変形例を示す図である。 図209は、本発明の第17実施形態に係る半導体装置の模式断面図である。 図210Aは、図209の破線円Aで囲まれる部分の要部拡大図である。 図210Bは、図209の破線円Bで囲まれる部分の要部拡大図である。 図211は、図209の半導体装置の変形例を示す図である。 図212は、第17実施形態の実施例および比較例の半導体装置のHAST試験時間と不良率との関係を示すグラフである。 図213は、第17実施形態の実施例および比較例の半導体装置のPCT試験時間と不良率との関係を示すグラフである。 図214は、本発明の第18実施形態に係る半導体装置の模式的な断面図である。 図215は、パッドと銅ワイヤとの接合部分(図214に示す破線で囲まれる部分)の模式的な断面図である。 図216は、樹脂パッケージがイオン捕獲成分が添加されていない材料からなる試料におけるファーストボール部の周縁部とアルミパッドとの接合部分(接合界面付近)のTEM画像である。 図217は、図216のTEM画像中に示す箇所D0における構成元素の分析結果を示す図である。 図218は、図216のTEM画像中に示す箇所D1における構成元素の分析結果を示す図である。 図219は、図216のTEM画像中に示す箇所D2における構成元素の分析結果を示す図である。 図220は、図216のTEM画像中に示す箇所D3における構成元素の分析結果を示す図である。 図221は、樹脂パッケージがイオン捕獲成分の添加されていない材料からなる試料におけるファーストボール部の中央部とアルミパッドとの接合部分(接合界面付近)のTEM画像である。 図222は、図221のTEM画像中に示す箇所C0における構成元素の分析結果を示す図である。 図223は、図221のTEM画像中に示す箇所C1における構成元素の分析結果を示す図である。 図224は、図221のTEM画像中に示す箇所C2における構成元素の分析結果を示す図である。 図225は、図221のTEM画像中に示す箇所C3における構成元素の分析結果を示す図である。 図226は、図221のTEM画像中に示す箇所C4における構成元素の分析結果を示す図である。 図227Aは、樹脂パッケージがイオン捕獲成分が添加されていない材料からなる試料における銅ワイヤとアルミパッドとの接合部分を図解的に示す断面図(その1)である。 図227Bは、樹脂パッケージがイオン捕獲成分が添加されていない材料からなる試料における銅ワイヤとアルミパッドとの接合部分を図解的に示す断面図(その2)である。 図227Cは、樹脂パッケージがイオン捕獲成分が添加されていない材料からなる試料における銅ワイヤとアルミパッドとの接合部分を図解的に示す断面図(その3)である。 図228は、図214の半導体装置の変形例を示す図である。 図229は、第18実施形態の実施例に係る半導体装置および比較例に係る半導体装置の超加速寿命試験の結果を示す表である。 図230は、第18実施形態の実施例に係る半導体装置および比較例に係る半導体装置の飽和蒸気加圧試験の結果を示す表である。 図231は、第19実施形態に係る半導体装置の模式底面図である。 図232は、第19実施形態に係る半導体装置の模式断面図である。 図233は、図232の破線円で囲まれる部分の拡大図である。 図234は、パッド接合部の体積を求めるための概念図である。 図235は、図233に示す電極パッドの平面図である。 図236Aは、図232の半導体装置の製造方法を説明するための模式的な断面図である。 図236Bは、図236Aの次の工程を示す模式的な断面図である。 図236Cは、図236Bの次の工程を示す模式的な断面図である。 図236Dは、図236Cの次の工程を示す模式的な断面図である。 図237は、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図238は、スタンダードタイプキャピラリの模式的な断面図である。 図239は、ボトルネックタイプキャピラリの模式的な断面図である。 図240は、第20実施形態に係る半導体装置の模式底面図である。 図241は、第20実施形態に係る半導体装置の模式断面図である。 図242は、図241の破線円Aで囲まれる部分の要部拡大図である。 図243は、図241の破線円Bで囲まれる部分の要部拡大図である。 図244は、パッド接合部の体積を求めるための概念図である。 図245は、図244に示す電極パッドの平面図である。 図246Aは、図241の半導体装置の製造方法を説明するための模式的な断面図である。 図246Bは、図246Aの次の工程を示す模式的な断面図である。 図246Cは、図246Bの次の工程を示す模式的な断面図である。 図246Dは、図246Cの次の工程を示す模式的な断面図である。 図246Eは、図246Dの次の工程を示す模式的な断面図である。 図246Fは、図246Eの次の工程を示す模式的な断面図である。 図246Gは、図246Fの次の工程を示す模式的な断面図である。 図246Hは、図246Gの次の工程を示す模式的な断面図である。 図247は、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。 図248は、スタンダードタイプキャピラリの模式的な断面図である。 図249は、ボトルネックタイプキャピラリの模式的な断面図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
<第1実施形態 図1〜図9>
図1は、本発明の第1実施形態に係る半導体装置の模式底面図である。図2は、本発明の第1実施形態に係る半導体装置の模式断面図である。図3Aは、図2の破線円Aで囲まれる部分の要部拡大図である。図3Bは、図2の破線円Bで囲まれる部分の要部拡大図である。
半導体装置1Aは、QFN(Quad Flat Non-leaded)が適用された半導体装置である。半導体装置1Aは、半導体チップ2Aと、半導体チップ2Aを支持するダイパッド3Aと、半導体チップ2Aの周囲に配置された複数の電極リード4Aと、半導体チップ2Aと電極リード4Aとを電気的に接続するボンディングワイヤ5Aと、これらを封止する樹脂パッケージ6Aとを備えている。
半導体チップ2Aは、平面視四角状であり、たとえば、複数の配線層が層間絶縁膜を介して積層されてなる多層配線構造を有している。また、半導体チップ2Aの厚さは、たとえば、220〜240μm(好ましくは、230μm程度)である。半導体チップ2Aの表面21A(厚さ方向一方面)は、図3Aに示すように、表面保護膜7Aで覆われている。
表面保護膜7Aには、多層配線構造における最上の配線層を露出させるためのパッド開口8Aが複数形成されている。
パッド開口8Aは、平面視四角状であり、半導体チップ2Aの各縁に同数ずつ設けられている。各パッド開口8Aは、半導体チップ2Aの各辺に沿って等間隔に配置されている。そして、配線層の一部が、半導体チップ2Aの電極パッド9Aとして、各パッド開口8Aから露出されている。
電極パッド9Aとして露出する最上の配線層は、Al(アルミニウム)を含む金属材料からなり、具体的には、Alを主成分とする金属材料(たとえば、Al−Cu合金など)からなる。
一方、半導体チップ2Aの裏面22A(厚さ方向他方面)には、たとえば、Au、Ni、Agなどを含む裏面メタル10Aが形成されている。
ダイパッド3Aは、たとえば、金属薄板(たとえば、Cu、42アロイ(Fe−42%Niを含む合金)からなり、平面視で半導体チップ2Aよりも大きい四角状(たとえば、平面視で2.7mm角程度)である。また、ダイパッド3Aの厚さは、たとえば、190〜210μm(好ましくは、200μm程度)である。ダイパッド3Aの表面31A(厚さ方向一方面)には、Agなどを含むパッドめっき層11Aが形成されている。
そして、半導体チップ2Aおよびダイパッド3Aは、半導体チップ2Aの裏面22Aおよびダイパッド3Aの表面31Aが接合面として互いに対向した状態で、裏面22Aと表面31Aとの間に接合材12Aを介在させることによって、互いに接合されている。これにより、半導体チップ2Aは、表面21Aを上方に向けた姿勢でダイパッド3Aに支持されている。
接合材12Aは、たとえば、半田ペーストなどの導電性ペーストからなる。なお、接合材12Aとして、たとえば、銀ペースト、アルミナペーストなどの絶縁性ペーストを適用でき、その場合には、裏面メタル10Aおよび/またはパッドめっき層11Aは省略されてもよい。また、半導体チップ2Aとダイパッド3Aとが接合された状態において、接合材12Aの厚さは、たとえば、10〜20μmである。
ダイパッド3Aの裏面32A(厚さ方向他方面)は、樹脂パッケージ6Aから露出されている。露出した他方面には、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる半田めっき層13Aが形成されている。
電極リード4Aは、たとえば、ダイパッド3Aと同じ金属薄板(たとえば、Cu、42アロイ(Fe−42%Niなどを含む)からなる。電極リード4Aは、ダイパッド3Aの各側面と直交する各方向における両側に、それぞれ同数ずつ設けられることにより、半導体チップ2Aの周囲に配置されている。ダイパッド3Aの各側面に対向する電極リード4Aは、その対向する側面と平行な方向に等間隔に配置されている。各電極リード4Aのダイパッド3Aとの対向方向における長さは、たとえば、450〜500μm(好ましくは、500μm程度)である。電極リード4Aの表面41A(厚さ方向一方面)には、Agなどを含むリードめっき層14Aが形成されている。
一方、電極リード4Aの裏面42A(厚さ方向他方面)は、樹脂パッケージ6Aから露出されている。露出した裏面42Aには、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる半田めっき層15Aが形成されている。
ボンディングワイヤ5Aは、銅(たとえば、純度99.9999%(6N)以上、純度99.99%(4N)以上といった高純度銅などであり、微量の不純物を含む場合はある。)からなる。ボンディングワイヤ5Aは、線状に延びる円柱状の本体部51Aと、本体部51Aの両端に形成され、電極パッド9Aおよび電極リード4Aにそれぞれ接合されたパッド接合部52Aおよびリード接合部53Aとを有している。
本体部51Aは、電極パッド9A側の一端から半導体チップ2Aの外側に上方へ膨らむ放物線状に湾曲し、他端において電極リード4Aの表面41Aへ向かって鋭角に入射している。本体部51Aの最頂部における下端と半導体チップ2Aの表面21Aとの間隔lは、たとえば、150〜170μm(好ましくは、160μm程度)である。
パッド接合部52Aは、平面視で電極パッド9Aよりも小さい。パッド接合部52Aは、厚さ方向他方側が電極パッド9Aの表層部に均等に入り込む円板状のベース部54Aと、ベース部54Aの一方側から突出し、その先端が本体部51Aの一端に繋がる釣鐘状の突出部55Aとを一体的に有する断面視凸状である。
リード接合部53Aは、本体部51Aに近い一端側が相対的に厚く、本体部51Aに遠い他端側に至るに従って相対的に薄くなる断面視くさび状である。
そして、この半導体装置1Aでは、半導体チップ2Aの表面21Aおよび側面28A全体、ダイパッド3Aの表面31Aおよび側面全体、電極リード4Aの表面41Aおよび樹脂パッケージ6A内の側面全体、ならびにボンディングワイヤ5A全体が一体的な水分不透過絶縁膜16Aで被覆されている。
水分不透過絶縁膜16Aは、水分の透過を防止可能な絶縁材料からなり、たとえば、層間絶縁膜材料として用いられる酸化シリコン、表面保護膜7Aの材料として用いられる窒化シリコンなどからなる。また、水分不透過絶縁膜16Aは、表面保護膜7Aよりも薄く、たとえば、0.5〜3μm厚である。
そして、図3Aに示すように、ボンディングワイヤ5Aのパッド接合部52A付近では、水分不透過絶縁膜16Aは、平面視でパッド接合部52Aの外側にはみ出る電極パッド9A全域およびパッド接合部52Aの表面全域を、表面保護膜7Aの表面とともに一体的に被覆している。これにより、電極パッド9Aとパッド接合部52Aとの接合界面(パッド接合界面17A)の周縁および電極パッド9Aと表面保護膜7Aとの接合界面(保護膜積層界面18A)の周縁が、全く露出することなく水分不透過絶縁膜16Aで被覆されることとなる。
一方、図3Bに示すように、ボンディングワイヤ5Aのリード接合部53A付近では、水分不透過絶縁膜16Aは、電極リード4Aの表面41A(リードめっき層14A)全域およびリード接合部53Aの表面全域を一体的に被覆している。これにより、電極リード4Aとリード接合部53Aとの接合界面(リード接合界面19A)の周縁が、全く露出することなく水分不透過絶縁膜16Aで被覆されることとなる。
樹脂パッケージ6Aとしては、エポキシ樹脂など公知の材料を適用することができる。樹脂パッケージ6Aは、半導体装置1Aの外形をなし、略直方体状に形成されている。樹脂パッケージ6Aの大きさは、その平面サイズが、たとえば、4mm角程度であり、その厚さが、たとえば、0.85mm程度である。
そして、半導体装置1Aでは、半導体チップ2Aの表面21Aと樹脂パッケージ6Aの表面(上面)61Aとの間隔L1が、半導体チップ2Aの側面28Aと樹脂パッケージ6Aの側面63Aとの最短距離Wよりも小さい。具体的には、間隔L1が、たとえば、375〜425μm、好ましくは、400μm程度であり、最短距離Wが、たとえば、800〜1000μm、好ましくは、900μm程度である。
また、間隔L1は、半導体チップ2Aの表面21Aと樹脂パッケージ6Aの裏面62A(ダイパッド3Aの裏面32A)との距離L2(たとえば、425〜475μm、好ましくは、450μm程度)以下である。
半導体装置1Aは、上記のように、間隔L1が比較的小さくなるような大きさに設計されることにより、薄型のQFNパッケージとして形成されている。
図4A〜図4Eは、図2の半導体装置の製造方法を工程順に説明するための模式断面図である。
上記した半導体装置1Aを製造するには、たとえば、まず、ダイパッド3Aおよび電極リード4Aとを一体的に有するユニットを複数備えるリードフレーム20Aが用意される。なお、図4A〜図4Eでは、リードフレーム20Aの全体図は省略し、半導体チップ2Aを1つ搭載するのに必要な1ユニット分のダイパッド3Aおよび電極リード4Aのみを示す。
次いで、めっき法により、リードフレーム20Aの表面にAgなどの金属めっきが施される。これにより、パッドめっき層11Aおよびリードめっき層14Aが同時に形成される。
次いで、図4Aに示すように、接合材12Aを介して、リードフレーム20A上の全てのダイパッド3Aに、半導体チップ2Aがダイボンディングされる。続いて、ワイヤボンダ(図示せず)のキャピラリ23Aで保持されたボンディングワイヤ5Aの先端部(一端部)に電流が印加されることにより、先端部にFAB(Free Air Ball)が形成される。そして、キャピラリ23Aが電極パッド9Aの直上に移動した後、降下し、FABが電極パッド9Aに接触する。その際、キャピラリ23AからFABに荷重(図4Aの白抜き矢印)および超音波(図4Aのジグザグ線)が印加されることにより、キャピラリ23Aのチャンファ24Aの形状に応じてFABが変形する。こうして、ボンディングワイヤ5Aの一端部がパッド接合部52Aとして電極パッド9Aに接合されて、1st接合が形成される。
1st接合後、キャピラリ23Aが一定の高さまで上昇し、電極リード4Aの直上に移動する。そして、図4Bに示すように、キャピラリ23Aが再び降下して、ボンディングワイヤ5Aが電極リード4Aに接触する。その際、キャピラリ23Aからボンディングワイヤ5Aに荷重(図4Bの白抜き矢印)および超音波(図4Bのジグザグ線)が印加されることにより、キャピラリ23Aのフェイス25Aの形状に応じてボンディングワイヤ5Aが変形し、電極リード4Aに接合される(ステッチボンド26Aおよびテイルボンド27Aの形成)。
続いて、キャピラリ23Aが上昇し、キャピラリ23Aの先端から一定長のテイルが確保された状態で、ボンディングワイヤ5Aがテイルボンド27Aの位置から引きちぎられる。これにより、ステッチボンド26Aされていたボンディングワイヤ5Aの他端が、電極リード4A上にリード接合部53Aとして残存して、2nd接合が形成される。
その後は、図4Cに示すように、図4Bと同様の工程が行なわれて、全ての半導体チップ2Aの各電極パッド9Aと、各電極パッド9Aに対応する電極リード4Aとが、ボンディングワイヤ5Aによって接続される。
全てのワイヤボンディング終了後、図4Dに示すように、CVD法により、たとえば、350〜450℃の温度条件下、半導体チップ2A、ボンディングワイヤ5Aおよび電極リード4Aを含む、半導体装置1Aの半製品に対して絶縁材料(酸化シリコン、窒化シリコンなど)が堆積される。これにより、半導体チップ2Aの表面21Aおよび側面28A全体、ダイパッド3Aの表面31Aおよび側面全体、電極リード4Aの表面41Aおよび側面全体、ならびにボンディングワイヤ5A全体を一体的に被覆する水分不透過絶縁膜16Aが形成される。
なお、CVD法としては、特に制限されず、たとえば、熱CVD法、プラズマCVD法など、公知のCVD法を適用することができる。
次いで、図4Eに示すように、リードフレーム20Aが成形金型にセットされ、全ての半導体チップ2Aがリードフレーム20Aとともに、樹脂パッケージ6Aにより一括して封止される。そして、樹脂パッケージ6Aから露出するダイパッド3Aの裏面32Aおよび電極リード4Aの裏面42Aに半田めっき層13A,15Aが形成される。最後に、ダイシングソーを用いて、リードフレーム20Aが樹脂パッケージ6Aとともに各半導体装置1Aのサイズに切断されることにより、図1および図2に示す半導体装置1Aの個片が得られる。
以上のように、この半導体装置1Aによれば、半導体チップ2Aの表面21A全体、ダイパッド3Aの表面31A全体、電極リード4Aの表面41A全体およびボンディングワイヤ5A全体が一体的な水分不透過絶縁膜16Aで被覆されている。
これにより、電極パッド9Aとパッド接合部52Aとの接合界面(パッド接合界面17A)の周縁および電極パッド9Aと表面保護膜7Aとの接合界面(保護膜積層界面18A)の周縁が、全く露出することなく水分不透過絶縁膜16Aで被覆されることとなる。
そのため、樹脂パッケージ6A内部に水分が浸入しても、その水分を水分不透過絶縁膜16Aにより塞き止めることができるので、パッド接合界面17Aと水分との接触を抑制することができる。その結果、電極パッド9Aの腐食の進行を抑制することができるので、パッド−ワイヤ間での電気的オープン(1st接合での電気的オープン)を抑制することができる。よって、半導体装置1Aの接続信頼性を向上させることができる。
とくに、半導体装置1Aのような薄型パッケージでは、半導体チップ2A上のパッド接合部52Aが、樹脂パッケージ6Aの表面61Aからパッケージ内部に浸入する水分に晒されやすい。しかし、そのような薄型パッケージの半導体装置1Aにおいても、水分不透過絶縁膜16Aにより、半導体装置1Aの接続信頼性を効果的に向上させることができる。
具体的には、1st接合での電気的オープンは、以下のプロセスで発生すると考えられる。
たとえば、PCTやHASTなどの耐湿評価試験の実施中に、樹脂パッケージ6Aと、ダイパッド3Aおよび電極リード4Aとの隙間などから、水分(水蒸気)が樹脂パッケージ6A内部へ浸入する場合がある。
一方、パッド接合界面17Aにおいては、電極パッド9Aの材料に含まれるAlのイオン化傾向と、ボンディングワイヤ5AのCuのイオン化傾向との差に起因して、イオン化傾向の大きいAlを含む電極パッド9Aが陽極(アノード)、イオン化傾向の小さいCuを含むボンディングワイヤ5Aが陰極(カソード)とされるボルタ電池が形成される。
そして、パッド接合界面17Aに水分が接触すると、電極パッド9Aとボンディングワイヤ5Aとの間に微弱な電流が流れ、電極パッド9AのAlがイオン化し、ボンディングワイヤ5AのCuに電子を供給する反応が促進されるため、電極パッド9Aの腐食が促進される。
これに対し、この半導体装置1Aでは、上記したように、樹脂パッケージ6A内部に水分が浸入しても、その浸入水分とパッド接合界面17Aと接触を確実に抑制することができるので、電極パッド9Aの腐食の進行を抑制することができる。
また、この半導体装置1Aでは、電極リード4Aとリード接合部53Aとの接合界面(リード接合界面19A)の周縁が、全く露出することなく水分不透過絶縁膜16Aで被覆されることとなる。そのため、樹脂パッケージ6A内部に水分が浸入しても、その水分を水分不透過絶縁膜16Aにより塞き止めることができるので、リード接合界面19Aと水分との接触を抑制することができる。その結果、リード−ワイヤ間における接続信頼性を保持することができる。
また、水分の透過を防止する膜が絶縁膜であるため、半導体チップ2Aの表面21Aに電極パッド9Aを除く金属部分が露出していても、当該金属部分がチップ表面21A全体を覆う水分不透過絶縁膜16Aによって被覆される。そのため、当該金属部分と樹脂パッケージ6A内部の浸入水分との接触を抑制することができる。その結果、当該金属部分の腐食を抑制することができる。また、当該金属部分、電極パッド9Aおよびボンディングワイヤ5Aなどの金属部材相互の電気的絶縁性を確保することができる。
さらに、水分不透過絶縁膜16Aの形成に際して、従来から実績のある薄膜形成技術の一つであるCVD法が利用される。そのため、水分不透過絶縁膜16Aを簡単に形成することができる。
また、CVD法は段差被覆性に優れるため、電極パッド9Aとパッド接合部52Aとの接合形態が複雑であっても、製膜条件を適当に制御することによって、水分不透過絶縁膜16Aを均一に形成することができる。
また、水分不透過絶縁膜16Aが熱CVD法で形成される場合には、熱CVD法の低指向性により、図3Bに示すような、平面視ではボンディングワイヤ5Aと電極リード4Aとが重なって隠れるボンディングワイヤ5Aの裏面側にも、水分不透過絶縁膜16Aを周り込ませることができる。その結果、ボンディングワイヤ5A全体をより簡単に被覆することができる。
また、製膜条件を制御して、水分不透過絶縁膜16Aの厚さを簡単に大きくすることができる。水分不透過絶縁膜16Aの厚さを大きくすることによって、電極パッド9Aおよびパッド接合部52Aに伝わる衝撃を緩和することができる。その結果、電極パッド9Aおよびパッド接合部52Aにおけるクラックの発生を抑制することができる。
図5は、図2に示す半導体装置の変形例に係る半導体装置の模式断面図である。図6Aは、図5の破線円Aで囲まれる部分の要部拡大図である。図6Bは、図5の破線円Bで囲まれる部分の要部拡大図である。図5および図6A,Bにおいて、図1〜図3A,Bに示す各部に対応する部分には、それらの各部と同一の参照符号を付している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。
この半導体装置50Aでは、電極パッド9A全体、ダイパッド3Aの側面全体、電極リード4Aの樹脂パッケージ6A内の側面全体およびボンディングワイヤ5A全体が一体的な水分不透過金属膜43Aで被覆されている。
水分不透過金属膜43Aは、水分の透過を防止可能な金属材料からなり、たとえば、ニッケル、パラジウムなどからなり、好ましくは、ニッケルからなる。また、水分不透過金属膜43Aは、表面保護膜7Aよりも薄く、たとえば、0.5〜3μm厚である。
そして、図6Aに示すように、ボンディングワイヤ5Aのパッド接合部52A付近では、水分不透過金属膜43Aは、表面保護膜7Aの表面を覆っておらず、平面視でパッド接合部52Aの外側にはみ出る電極パッド9A全域およびパッド接合部52Aの表面全域を一体的に被覆している。これにより、電極パッド9Aとパッド接合部52Aとの接合界面(パッド接合界面17A)の周縁が、全く露出することなく水分不透過金属膜43Aで被覆されることとなる。
一方、図6Bに示すように、ボンディングワイヤ5Aのリード接合部53A付近では、水分不透過金属膜43Aは、電極リード4Aの表面41A(リードめっき層)全域およびリード接合部53Aの表面全域を一体的に被覆している。これにより、電極リード4Aとリード接合部53Aとの接合界面(リード接合界面19A)の周縁が、全く露出することなく水分不透過金属膜43Aで被覆されることとなる。
その他の構成は、前述の第1の実施形態の場合と同様である。
図7A〜図7Eは、図5の半導体装置の製造方法を工程順に説明するための模式断面図である。
まず、図7A〜図7Cに示すように、図4A〜図4Cと同様の工程が行なわれて、リードフレーム20A上の全てのダイパッド3A上に半導体チップ2Aがダイボンディングされ、それら全ての半導体チップ2Aの各電極パッド9Aと、各電極パッド9Aに対応する電極リード4Aとが、ボンディングワイヤ5Aによって接続される。
全てのワイヤボンディング終了後、図7Dに示すように、無電解めっき法により、電極パッド9A、ボンディングワイヤ5Aおよび電極リード4Aを含む、半導体装置50Aの半製品において露出する金属部分に対して、金属材料(ニッケル、パラジウムなど)のめっきが施される。これにより、少なくとも電極パッド9A全体、ダイパッド3Aの側面全体、電極リード4Aの樹脂パッケージ6A内の側面全体およびボンディングワイヤ5A全体といった、CuやAlからなる部分を一体的に被覆する水分不透過金属膜43Aが形成される。
その後は、図7Eに示すように、図4Eと同様の工程が行われる。すなわち、リードフレーム20A上の全ての半導体チップ2Aが、樹脂パッケージ6Aにより一括して封止され、リードフレーム20Aが樹脂パッケージ6Aとともに切断される。これにより、図5に示す半導体装置50Aの個片が得られる。
以上のように、この半導体装置50Aによれば、電極パッド9A全体、ダイパッド3Aの側面全体、電極リード4Aの樹脂パッケージ6A内の側面全体およびボンディングワイヤ5A全体が一体的な水分不透過金属膜43Aで被覆されている。
これにより、電極パッド9Aとパッド接合部52Aとの接合界面(パッド接合界面17A)の周縁が、全く露出することなく水分不透過金属膜43Aで被覆されることとなる。
そのため、樹脂パッケージ6A内部に水分が浸入しても、その水分を水分不透過金属膜43Aにより塞き止めることができるので、パッド接合界面17Aと水分との接触を抑制することができる。その結果、電極パッド9Aの腐食の進行を抑制することができるので、パッド−ワイヤ間での電気的オープン(1st接合での電気的オープン)を抑制することができる。よって、半導体装置50Aの接続信頼性を向上させることができる。
また、この半導体装置50Aでは、電極リード4Aとリード接合部53Aとの接合界面(リード接合界面19A)の周縁が、全く露出することなく水分不透過金属膜43Aで被覆されることとなる。そのため、樹脂パッケージ6A内部に水分が浸入しても、その水分を水分不透過金属膜43Aにより塞き止めることができるので、リード接合界面19Aと水分との接触を抑制することができる。その結果、リード−ワイヤ間における接続信頼性を保持することができる。
また、水分の透過を防止する膜が金属膜であるため、使用される材料の種類にもよるが、電極パッド9Aおよび/またはボンディングワイヤ5Aと、水分不透過金属膜43Aとの界面に合金を形成することができる。合金の形成により、水分不透過金属膜43Aの被膜性を高めることができる。とくに、ニッケル膜は化学的腐食に対する有効的な保護材料であり、また、低コストである。さらに、アルミニウムや銅と合金を作りやすい。したがって、ニッケル膜を用いれば、低コストで、被膜性に優れる水分不透過金属膜43Aを形成することができる。
以上、本発明の第1実施形態について説明したが、この第1実施形態は、以下のように変更されていてもよい。
たとえば、前述の実施形態では、QFNタイプの半導体装置を取り上げたが、本発明は、たとえば、図8に示すようなQFP(Quad Flat Package)タイプの半導体装置80A(図8において、71は、樹脂パッケージ6Aによって封止されたインナーリード72Aと、樹脂パッケージ6Aから露出したアウターリード73Aとを一体的に備える電極リード71Aである。)にも適用することができる。この場合、CVD法の実行に際して、アウターリード73Aの裏面74Aに絶縁材料が堆積するのを防止すべく、アウターリード73Aの裏面74Aにマスクを施すことが好ましい。その他、本発明は、SOP(Small Outline Package)などといった他の種類のパッケージタイプの半導体装置に適用することもできる。
また、水分不透過絶縁膜16Aは、上記したCVD法の他、たとえば、スピン塗布法などといった他の薄膜形成技術を利用して形成することもできる。
また、水分不透過絶縁膜16Aは、電極パッド9Aの表面全域およびパッド接合部52Aの表面全域のみを一体的に被覆していてもよい。そのような水分不透過絶縁膜16Aを形成するには、たとえば、全てのワイヤボンディング終了後、公知のポッティング技術などの方法により、パッド接合部52Aに絶縁材料を滴下すればよい。
また、前述の実施形態では、水分不透過金属膜43Aが無電解めっき法により形成される場合を取り上げたが、水分不透過金属膜43Aは、電解めっき法により形成することもできる。たとえば、接合材12Aが導電性ペーストからなる場合において、水分不透過金属膜43Aを電解めっき法により形成すれば、図9に示す半導体装置90Aのように、接合材12Aの側面および電極リード4Aの表面41Aも水分不透過金属膜43Aで被覆されることとなる。
これに対し、接合材12Aが絶縁性ペーストからなる場合では、水分不透過金属膜43Aは、電極リード4Aの表面41Aには形成されるものの、接合材12Aの側面には形成されない。
<第2実施形態 図10〜図17>
この第2実施形態による開示により、前述の「発明が解決しようとする課題」に記載した課題のほか、下記に示す第2の背景技術に対する第2の課題を解決することもできる。

(1)第2の背景技術
半導体装置は、通常、半導体チップがボンディングワイヤとともに樹脂で封止(パッケージング)された状態で流通している。パッケージ内において、半導体チップの電極パッドと、樹脂パッケージから一部が露出する電極リードとが、ボンディングワイヤにより電気的に接続されている。したがって、実装基板の配線に対して電極リードを外部端子として接続することにより、半導体チップと実装基板との電気的な接続が達成される。
ボンディングワイヤは、たとえば、図16に示すキャピラリ91Bを備えるワイヤボンダ(図示せず)を用いて、電極パッドおよび電極リードのそれぞれに接続される。 キャピラリ91Bは、ボンディングワイヤ90Bが挿通されるストレート孔94Bが中心に形成された略円筒状であり、ワイヤボンディング時には、ストレート孔94Bの先端からボンディングワイヤ90Bが送り出される。
キャピラリ91Bの先端部には、ストレート孔94Bの長手方向に対して略垂直な平面視円環状のフェイス部93Bと、フェイス部93Bからストレート孔94Bの長手方向に窪むチャンファ部95Bとが形成されている。チャンファ部95Bの側面97Bは、円錐面状に形成され、その断面形状がフェイス部93Bの内周円からストレート孔94Bの周面に至る直線状に延びている。
そして、ボンディングワイヤと電極パッドとの接合である1st接合を形成するには、たとえば、まず、キャピラリ91Bで保持されたボンディングワイヤ90Bの先端部に電流が印加され、それにより生じた火花の熱でワイヤ材料が溶かされる。溶けたワイヤ材料は、表面張力によりFAB(Free Air Ball)となる。
次いで、キャピラリ91Bが電極パッド92Bの直上に移動した後、降下し、FABが電極パッド92Bに接触する。その際、キャピラリ91BによりFABに荷重が印加されつつ、Y7方向(以下、超音波印加方向Y7)に沿ってFABに超音波が印加される。
これにより、FABの一部がフェイス部93Bの下に広がり、他の一部がストレート孔94B内に押し込まれるとともに、残りの部分がチャンファ部95B内に残存する。こうして、キャピラリ91Bの先端形状に応じて断面視凸状の1st接合部96Bが成形される。
(2)第2の課題
ところが、図16に示すキャピラリ91Bのように、チャンファ部95Bの側面97Bの断面形状が直線状に延びている場合、チャンファ部95Bの側面97Bと、ストレート孔94Bの周面およびフェイス部93Bの端面との間に角が形成される。そのため、ボンディングワイヤ90Bの接合時、超音波印加方向Y7に沿う方向の応力が、1st接合部96Bにおけるチャンファ部95B内の部分(具体的には、キャピラリ91Bのホール径Hおよびチャンファ径CDの平面投影線間の部分)の特定箇所に集中する場合がある。
そのため、電極パッド92Bおよびその下方の層間絶縁膜98Bにおける、1st接合部96Bの応力集中箇所の直下の部分に応力が集中し、層間絶縁膜98Bがひび割れて損傷するおそれがある。具体的には、ボンディングワイヤ90Bが取り外された状態の層間絶縁膜98Bにおける、キャピラリ91Bのホール径Hおよびチャンファ径CDの平面投影線間の部分において、超音波印加方向Y7に沿って対向する損傷が発生する(図16の下側の図を参照)。
すなわち、この第2実施形態に係る発明は、電極パッドとボンディングワイヤとの接続に際して、電極パッドにかかる応力を緩和することにより、電極パッド下方での損傷の発生を抑制することができる半導体装置およびその製造方法を提供することを、第2の目的としている。
(3)具体的な実施形態の開示
図10は、本発明の第2実施形態に係る半導体装置の模式断面図である。図11は、樹脂パッケージを取り除いた図10の半導体装置の平面分解図である。図12Aは、図11の電極パッド付近の拡大図である。図12Bは、図12Aの切断線B−Bで切断したときの断面図である。図12Cは、図12Aの切断線C−Cで切断したときの断面図である。なお、図12Bおよび図12Cでは、ボンディングワイヤが外された状態の電極パッドの平面図を補足として示している。
半導体装置1Bは、SON(Small Outline Non-leaded)が適用された半導体装置である。半導体装置1Bは、半導体チップ2Bと、半導体チップ2Bを支持するダイパッド3Bと、半導体チップ2Bの周囲に配置された複数の電極リード4Bと、半導体チップ2Bと電極リード4Bとを電気的に接続するボンディングワイヤ5Bと、これらを封止する樹脂パッケージ6Bとを備えている。
半導体チップ2Bは、平面視四角状であり、たとえば、複数の配線層が層間絶縁膜を介して積層されてなる多層配線構造を有している。また、半導体チップ2Bの厚さは、たとえば、220〜240μm(好ましくは、230μm程度)である。半導体チップ2Bの表面21B(厚さ方向一方面)は、図12に示すように、表面保護膜7Bで覆われている。
表面保護膜7Bには、多層配線構造における最上の配線層を露出させるためのパッド開口8Bが複数形成されている。
パッド開口8Bは、平面視四角状であり、半導体チップ2Bにおいて互いに対向する1対の縁部に同数ずつ設けられている。各パッド開口8Bは、当該縁部に沿って等間隔に配置されている。そして、配線層の一部が、半導体チップ2Bの電極パッド9Bとして、各パッド開口8Bから露出されている。
電極パッド9Bとして露出する最上の配線層は、たとえば、Al(アルミニウム)を含む金属材料からなり、具体的には、Alを主成分とする金属材料(たとえば、Al−Cu合金など)からなる。
電極パッド9Bの下方には、最上の配線層と、最上の配線層よりも下方の配線層(下層配線層)とを絶縁するための層間絶縁膜23Bが形成されている。
一方、半導体チップ2Bの裏面22B(厚さ方向他方面)には、たとえば、Au、Ni、Agなどを含む裏面メタル10Bが形成されている。
ダイパッド3Bは、たとえば、金属薄板(たとえば、Cu、42アロイ(Fe−42%Niを含む合金)からなり、平面視で半導体チップ2Bよりも大きい四角状(たとえば、平面視で2.7mm角程度)である。また、ダイパッド3Bの厚さは、たとえば、190〜210μm(好ましくは、200μm程度)である。ダイパッド3Bの表面31B(厚さ方向一方面)には、Agなどを含むパッドめっき層11Bが形成されている。
そして、半導体チップ2Bおよびダイパッド3Bは、半導体チップ2Bの裏面22Bおよびダイパッド3Bの表面31Bが接合面として互いに対向した状態で、裏面22Bと表面31Bとの間に接合材12Bを介在させることによって、互いに接合されている。これにより、半導体チップ2Bは、表面21Bを上方に向けた姿勢でダイパッド3Bに支持されている。
接合材12Bは、たとえば、半田ペーストなどの導電性ペーストからなる。なお、接合材12Bとして、たとえば、銀ペースト、アルミナペーストなどの絶縁性ペーストを適用でき、その場合には、裏面メタル10Bおよび/またはパッドめっき層11Bは省略されてもよい。また、半導体チップ2Bとダイパッド3Bとが接合された状態において、接合材12Bの厚さは、たとえば、10〜20μmである。
ダイパッド3Bの裏面32B(厚さ方向他方面)は、樹脂パッケージ6Bから露出されている。露出した他方面には、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる半田めっき層13Bが形成されている。
電極リード4Bは、たとえば、ダイパッド3Bと同じ金属薄板(たとえば、Cu、42アロイ(Fe−42%Niなどを含む)からなる。電極リード4Bは、ダイパッド3Bの4つの側面のうち、電極パッド9Bが配置される側の2つの側面と直交する方向における両側に、それぞれ同数ずつ設けられることにより、半導体チップ2Bの周囲に配置されている。ダイパッド3Bの各側面に対向する電極リード4Bは、その対向する側面と平行な方向に等間隔に配置されている。各電極リード4Bのダイパッド3Bとの対向方向における長さは、たとえば、240〜260μm(好ましくは、250μm程度)である。電極リード4Bの表面41B(厚さ方向一方面)には、Agなどを含むリードめっき層14Bが形成されている。
一方、電極リード4Bの裏面42B(厚さ方向他方面)は、樹脂パッケージ6Bから露出されている。露出した裏面42Bには、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる半田めっき層15Bが形成されている。
ボンディングワイヤ5Bは、たとえば、銅(たとえば、純度99.9999%(6N)以上、純度99.99%(4N)以上といった高純度銅などであり、微量の不純物を含む場合はある。)、金などからなる。ボンディングワイヤ5Bは、線状に延びる円柱状の本体部51Bと、本体部51Bの両端に形成され、電極パッド9Bおよび電極リード4Bにそれぞれ接合されたパッド接合部52Bおよびリード接合部53Bとを有している。
本体部51Bは、電極パッド9B側の一端から半導体チップ2Bの外側に上方へ膨らむ放物線状に湾曲し、他端において電極リード4Bの表面41Bへ向かって鋭角に入射している。
パッド接合部52Bは、平面視で電極パッド9Bよりも小さい。パッド接合部52Bは、厚さ方向他方側が電極パッド9Bの表面に接触する略円板状のベース部54Bと、ベース部の54の一方側に形成された中間部としてのメサ部55Bと、メサ部55Bの一方側から突出し、その先端が本体部51Bの一端に繋がる釣鐘状の突出部56Bとを一体的に有する凸状である。
凸状のパッド接合部52Bの表面(ベース部54Bの上面57B、メサ部55Bの側面58Bおよび突出部56Bの側面59Bにより形成される面)は、角のない滑らかな形状に形成されている。
具体的には、パッド接合部52Bの中間に配置されるメサ部55Bは、その一方側へ至るに従って小径となるように、全周にわたって均一な曲率でパッド接合部52Bの内方へ膨らむように湾曲する、電極パッド9Bに対して垂直に切断したときの断面形状が非直線状の側面58Bを有している。
メサ部55Bの上側の突出部56Bは、メサ部55Bの円形な上端をメサ部55Bの側面58Bに対する変曲線として、その一方側へ至るに従って小径となるように、全周にわたって均一な曲率でパッド接合部52Bの外方へ膨らむように湾曲する側面59Bを有している。
そして、メサ部55Bの下側のベース部54Bは、メサ部55Bの円形な下端に接する接線が全周にわたって集合した平面状の上面57Bを有している。
したがって、これらの面57B〜59Bが連続してなるパッド接合部52Bの表面は、角のない滑らかな形状に形成される。
このような形状のパッド接合部52Bは、半導体装置1Bの製造過程において、たとえば、図12に破線で示すキャピラリ16Bを用いたワイヤボンディング法により形成することができる。
半導体装置1Bの製造過程では、ダイパッド3Bおよび電極リード4Bとを一体的に有するユニットを複数備えるリードフレームが図11のX2方向(以下、フレーム搬送方向X2(図12において同じ))に搬送され、搬送されるリードフレームに対して、半導体チップ2Bの搭載、電極パッド9B−電極リード4B間のワイヤボンディングなどの処理が施されることによって、半導体装置1Bが製造される。
そして、ワイヤボンディング工程では、キャピラリ16Bを備えるワイヤボンダ(図示せず)が使用される。
キャピラリ16Bは、ボンディングワイヤ5Bが挿通されるストレート孔17Bが中心に形成された略円筒状であり、ワイヤボンディング時には、ストレート孔17Bの先端からボンディングワイヤ5Bが送り出される。
キャピラリ16Bの先端部には、ストレート孔17Bの長手方向に対して略垂直であり、平面視でストレート孔17Bに同心な円環状のフェイス部18Bと、フェイス部18Bからストレート孔17Bの長手方向に窪むチャンファ部19Bとが形成されている。
チャンファ部19Bの側面20Bは、フェイス部18Bの内周円からストレート孔17Bの周面に至るまで、全周にわたって均一な曲率でストレート孔17Bの内方へ膨らむ、断面視非直線状の湾曲線に形成されている。
そして、このキャピラリ16Bを用いてパッド接合部52Bを形成するには、たとえば、まず、キャピラリ16Bで保持されたボンディングワイヤ5Bの先端部(一端部)に電流が印加されることにより、先端部にFAB(Free Air Ball)が形成される。
次いで、キャピラリ16Bが電極パッド9Bの直上に移動した後、電極パッド9Bとフェイス部18Bとの平行を維持しながら降下し、FABが電極パッド9Bに接触する。その際、キャピラリ16BからFABに荷重が印加されつつ、フレーム搬送方向X2に直交するY2方向(以下、超音波印加方向Y2(図12において同じ))に沿って超音波が印加されることにより、FABの一部がフェイス部18Bの下方に広がってベース部54Bが形成されるとともに、他の一部がストレート孔17B内に押し込まれて突出部56Bが形成される。そして、チャンファ部19B内に残存した残りの部分によりメサ部55Bが形成される。こうして、ボンディングワイヤ5Bの一端部がパッド接合部52Bとして電極パッド9Bに接合されて、1st接合が形成される。
そして、キャピラリ16Bを用いて形成されるパッド接合部52Bでは、メサ部55Bがチャンファ部19Bの側面20Bの形状に応じて成形されるため、メサ部55Bの側面58Bは、超音波印加方向Y2に沿って切断したときの断面形状が、電極パッド9Bの垂線を対称軸とする線対称な双曲線(湾曲線)となるように形成される。
リード接合部53Bは、本体部51Bに近い一端側が相対的に厚く、本体部51Bに遠い他端側に至るに従って相対的に薄くなる断面視くさび状である。
そして、この半導体装置1Bでは、前述の第1実施形態と同様に、半導体チップ2Bの表面21Bおよび側面28B全体、ダイパッド3Bの表面31Bおよび側面全体、電極リード4Bの表面41Bおよび樹脂パッケージ6B内の側面全体、ならびにボンディングワイヤ5B全体が一体的な水分不透過絶縁膜24Bで被覆されている。
樹脂パッケージ6Bとしては、エポキシ樹脂など公知の材料を適用することができる。樹脂パッケージ6Bは、半導体装置1Bの外形をなし、略直方体状に形成されている。樹脂パッケージ6Bの大きさは、その平面サイズが、たとえば、4mm角程度であり、その厚さが、たとえば、0.60〜0.70mm、好ましくは、0.65mm程度である。
以上のように、この半導体装置1Bによれば、ボンディングワイヤ5Bのパッド接合部52Bは、ストレート孔17Bの内方へ膨らむ側面20B(湾曲面)を有するチャンファ部19Bを有するキャピラリ16Bを用いて形成される。これにより、パッド接合部52Bのメサ部55Bの側面58Bは、超音波印加方向Y2に沿って切断したときの断面形状が、電極パッド9Bの垂線を対称軸とする線対称な双曲線(湾曲線)となるように形成される。
たとえば、パッド接合部52Bにおける、キャピラリ16Bのチャンファ部19Bの形状に応じて成形される部分の側面が、図12に破線aで示される平面や破線bで示されるパッド接合部52Bの外方へ膨らむ湾曲面であると、メサ部55Bの特定箇所に応力が集中する場合がある。
これに対し、上記したような、パッド接合部52Bの内方へ膨らむ側面58Bのような湾曲面であれば、パッド接合部52Bの形成時、パッド接合部52Bのメサ部55Bにかかる応力を、メサ部55Bの特定箇所に集中させることなく、メサ部55Bの側面58B全体に分散させることができる。その結果、電極パッド9Bにかかる応力を緩和することができるので、電極パッド9B下方の層間絶縁膜23Bにおける損傷の発生を抑制することができる。すなわち、図12Bおよび図12Cに示すように、半導体装置1Bでは、ボンディングワイヤ5Bが外された状態の層間絶縁膜23Bにおいて、目立った損傷が生じていない。
また、メサ部55Bの側面58Bが、その全周にわたって均一な曲率で湾曲する湾曲面として形成されているので、メサ部55Bにかかる応力を、メサ部55Bの側面58B全体に効率よく分散させることができる。そのため、電極パッド9Bにかかる応力を一層緩和することができる。
そして、ボンディングワイヤ5Bが銅からなる場合について考えると、銅は金よりも硬くて変形し難いので、パッド接合部52Bの形成にあたっては、荷重および超音波を、金ワイヤの場合よりも大きくする必要がある。
そのため、パッド接合部52Bのメサ部55Bにかかる応力が、金ワイヤを用いた場合よりも大きくなり、その大きな応力が電極パッド9Bにかかると、層間絶縁膜23Bが損傷するだけでなく、半導体チップ2Bにクラックが入るなど、大きな損傷が発生するおそれがある。
しかし、上記のようなメサ部55Bの側面58Bの形状であれば、大きな応力がかかっても、その応力を効果的に緩和することができる。そのため、層間絶縁膜23Bの損傷および半導体チップ2Bでのクラックの発生を抑制することができる。
以上、本発明の第2実施形態について説明したが、この第2実施形態は、以下のように変更されていてもよい。
たとえば、前述の実施形態では、チャンファ部19Bの側面20Bは、その断面形状が、全周にわたって非直線状の湾曲線であったが、図13A〜図13Cに示すように、一部が湾曲線状であり、残りが直線状であってもよい。その場合、1st接合における超音波は、側面20Bにおける湾曲線状の部分に交差するY4方向(以下、超音波印加方向Y4)に沿って印加すればよい。これにより、超音波印加方向Y4に沿って切断したときの断面形状が湾曲線状の側面(湾曲面)43と、超音波印加方向Y4に交差する方向(たとえば、フレーム搬送方向X4)で切断したときの断面形状が直線状の側面(平面)44とが、メサ部55Bに形成されることとなる。
また、メサ部55Bにおける断面視非直線状の側面は、湾曲線状である必要はなく、たとえば、図14に示すように、断面形状が曲線波形(たとえば、円弧波形、正弦波形など)での側面45Bであってもよいし、図15に示すように、断面形状が直線波形(たとえば、三角波形など)の側面46Bであってもよい。これら側面45Bおよび側面46Bは、これらの形状に応じた側面20Bが形成されたチャンファ部19Bを備えるキャピラリ16Bにより形成することができる。なお、図14および図15において、Y5およびY6は、超音波印加方向Y5およびY6をそれぞれ示し、X5およびX6は、フレーム搬送方向X5およびX6をそれぞれ示している。
また、前述の実施形態では、ボンディングワイヤ5Bが水分不透過絶縁膜24Bで被覆されている態様を例示したが、前述の第2の課題を解決するための第2の目的を少なくとも達成するのであれば、図17に示すように、水分不透過絶縁膜24Bが設けられていなくてもよい。
また、前述の実施形態では、SONタイプの半導体装置を取り上げたが、本発明は、QFN(Quad Flat Non-leaded)、QFP(Quad Flat Package)、SOP(Small Outline Package)などといった他の種類のパッケージタイプの半導体装置に適用することもでき
る。
<第3実施形態 図18〜図26>
この第3実施形態による開示により、前述の「発明が解決しようとする課題」に記載した課題のほか、下記に示す第3の背景技術に対する第3の課題を解決することもできる。

(1)第3の背景技術 半導体装置は、通常、半導体チップがボンディングワイヤとともに樹脂で封止(パッケージング)された状態で流通している。パッケージ内において、半導体チップの電極パッドと、樹脂パッケージから一部が露出する電極リードとが、ボンディングワイヤにより電気的に接続されている。したがって、実装基板の配線に対して電極リードを外部端子として接続することにより、半導体チップと実装基板との電気的な接続が達成される。
電極パッドと電極リードとを結ぶボンディングワイヤとして、従来は主に金ワイヤが用いられているが、高価な金の使用を減らすべく、近年では、金ワイヤよりも安価な銅ワイヤの使用が検討されている。
そして、ボンディングワイヤと電極パッドとの接合である1st接合を形成するには、たとえば、まず、ワイヤボンダのキャピラリで保持されたワイヤの先端部に電流が印加され、それにより生じた火花の熱でワイヤ材料が溶かされる。溶けたワイヤ材料は、表面張力によりFAB(Free Air Ball)となる。
次いで、キャピラリが電極パッドの直上に移動した後、降下し、FABが電極パッドに接触する。その際、キャピラリにより、FABに荷重および超音波が印加される。これにより、FABがキャピラリの先端形状に応じて変形して、1st接合部が形成される。
(2)第3の課題
銅は金よりも熱伝導率および電気伝導率に優れるため、銅ワイヤの採用により、コストの低減とともに、ボンディングワイヤの熱伝導率および電気伝導率の向上が期待される。
しかし、1st接合の形成に際しては、一般的には熱伝導率が3〜5W/m・Kのセラミックスベースの材料からなるキャピラリが用いられる。そのため、ワイヤの未溶融を防止してFABを安定して形成するには、ワイヤ線径に対して2.5倍程度の径を有するFABを狙って形成する必要がある。
そのため、狭ピッチの電極パッドに対して太い銅ワイヤを使用すると、接合時に、FABが電極パッドからはみ出るなどの不具合を生じる。したがって、使用する銅ワイヤの線径は、電極パッドのピッチおよびそのピッチに適切なFAB径から逆算して求められ、狭ピッチの電極パッドに接合する場合には、比較的細くする必要がある。その結果、銅ワイヤの優れた熱伝導率および電気伝導率を有効活用できないといった不具合がある。
すなわち、この第3実施形態に係る発明は、銅からなるボンディングワイヤを用いることにより低コストで、しかも、ボンディングワイヤの熱伝導率および電気伝導率の向上を図ることができる半導体装置を提供することを第3の目的としている。
また、銅からなるボンディングワイヤと、電極パッドとの接合にあたって、比較的小径の金属ボールを、ボンディングワイヤの先端部に安定して形成することができる半導体装置の製造方法を提供することをさらに別の目的としている。
(3)具体的な実施形態の開示
図18は、本発明の第3実施形態に係る半導体装置の模式底面図である。図19は、本発明の第3実施形態に係る半導体装置の模式断面図である。図20は、図19の破線円で囲まれる部分の拡大図である。図21は、パッド接合部の体積を求めるための概念図である。
半導体装置1Cは、QFN(Quad Flat Non-leaded)が適用された半導体装置である。半導体装置1Cは、半導体チップ2Cと、半導体チップ2Cを支持するダイパッド3Cと、半導体チップ2Cの周囲に配置された複数の電極リード4Cと、半導体チップ2Cと電極リード4Cとを電気的に接続するボンディングワイヤ5Cと、これらを封止する樹脂パッケージ6Cとを備えている。
半導体チップ2Cは、平面視四角状であり、たとえば、複数の配線層が層間絶縁膜を介して積層されてなる多層配線構造を有している。また、半導体チップ2Cの厚さは、たとえば、220〜240μm(好ましくは、230μm程度)である。半導体チップ2Cの表面21C(厚さ方向一方面)は、図20に示すように、表面保護膜7Cで覆われている。
表面保護膜7Cには、多層配線構造における最上の配線層を露出させるためのパッド開口8Cが複数形成されている。
パッド開口8Cは、平面視四角状であり、半導体チップ2Cの各縁に同数ずつ設けられている。各パッド開口8Cは、半導体チップ2Cの各辺に沿って等間隔に配置されている。そして、配線層の一部が、半導体チップ2Cの電極パッド9Cとして、各パッド開口8Cから露出されている。
電極パッド9Cとして露出する最上の配線層は、たとえば、Al(アルミニウム)を含む金属材料からなり、具体的には、Alを主成分とする金属材料(たとえば、Al−Cu合金など)からなる。
一方、半導体チップ2Cの裏面22C(厚さ方向他方面)には、たとえば、Au、Ni、Agなどを含む裏面メタル10Cが形成されている。
ダイパッド3Cは、たとえば、金属薄板(たとえば、Cu、42アロイ(Fe−42%Niを含む合金)からなり、平面視で半導体チップ2Cよりも大きい四角状(たとえば、平面視で2.7mm角程度)である。また、ダイパッド3Cの厚さは、たとえば、190〜210μm(好ましくは、200μm程度)である。ダイパッド3Cの表面31C(厚さ方向一方面)には、Agなどを含むパッドめっき層11Cが形成されている。
そして、半導体チップ2Cおよびダイパッド3Cは、半導体チップ2Cの裏面22Cおよびダイパッド3Cの表面31Cが接合面として互いに対向した状態で、裏面22Cと表面31Cとの間に接合材12Cを介在させることによって、互いに接合されている。これにより、半導体チップ2Cは、表面21Cを上方に向けた姿勢でダイパッド3Cに支持されている。
接合材12Cは、たとえば、半田ペーストなどの導電性ペーストからなる。なお、接合材12Cとして、たとえば、銀ペースト、アルミナペーストなどの絶縁性ペーストを適用でき、その場合には、裏面メタル10Cおよび/またはパッドめっき層11Cは省略されてもよい。また、半導体チップ2Cとダイパッド3Cとが接合された状態において、接合材12Cの厚さは、たとえば、10〜20μmである。
ダイパッド3Cの裏面32C(厚さ方向他方面)は、樹脂パッケージ6Cから露出されている。露出した他方面には、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる半田めっき層13Cが形成されている。
電極リード4Cは、たとえば、ダイパッド3Cと同じ金属薄板(たとえば、Cu、42アロイ(Fe−42%Niなどを含む)からなる。電極リード4Cは、ダイパッド3Cの各側面と直交する各方向における両側に、それぞれ同数ずつ設けられることにより、半導体チップ2Cの周囲に配置されている。ダイパッド3Cの各側面に対向する電極リード4Cは、その対向する側面と平行な方向に等間隔に配置されている。各電極リード4Cのダイパッド3Cとの対向方向における長さは、たとえば、240〜260μm(好ましくは、250μm程度)である。電極リード4Cの表面41C(厚さ方向一方面)には、Agなどを含むリードめっき層14Cが形成されている。
一方、電極リード4Cの裏面42C(厚さ方向他方面)は、樹脂パッケージ6Cから露出されている。露出した裏面42Cには、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる半田めっき層15Cが形成されている。
ボンディングワイヤ5Cは、銅(たとえば、純度99.9999%(6N)以上、純度99.99%(4N)以上といった高純度銅などであり、微量の不純物を含む場合はある。)からなる。ボンディングワイヤ5Cは、線状に延びる円柱状の本体部51Cと、本体部51Cの両端に形成され、電極パッド9Cおよび電極リード4Cにそれぞれ接合されたパッド接合部52Cおよびリード接合部53Cとを有している。
本体部51Cは、電極パッド9C側の一端から半導体チップ2Cの外側に上方へ膨らむ放物線状に湾曲し、他端において電極リード4Cの表面41Cへ向かって鋭角に入射している。
パッド接合部52Cは、平面視で電極パッド9Cよりも小さい。パッド接合部52Cは、厚さ方向他方側が電極パッド9Cの表面に接触する略円柱状のベース部54Cと、ベース部54Cの一方側から突出し、先端が本体部51Cの一端に繋がる略傘状の突出部55Cとを一体的に有する断面視凸状である。
また、ボンディングワイヤ5Cにおいて、本体部51Cの線径D(本体部51Cの直径)の3乗に対するパッド接合部52Cの体積Vの比(V/(D)は、1.8〜5.6である。
このパッド接合部52Cの体積Vは、たとえば、略円柱状のベース部54Cの体積Vおよび略傘状の突出部55Cの体積Vを近似値として求め、それら近似値を足すことにより求めることができる。
ベース部54Cの体積Vは、図21に示すように、ベース部54Cを概念的に直径D、高さHの円柱とし、その円柱の体積に基づいて近似値として求めることができる。したがって、V≒π(D/2)・Hと表わすことができる。
一方、突出部55Cの体積Vは、突出部55Cが円錐をベースとして、円錐の頂部を高さ方向が軸となる円柱状に形成してなる略傘状であることから、図21に示すように、突出部55Cを概念的に直径D、高さHの円錐とし、その円錐の体積に基づいて近似値として求めることができる。したがって、V≒π・(D/2)・H/3と表わすことができる。
リード接合部53Cは、本体部51Cに近い一端側が相対的に厚く、本体部51Cに遠い他端側に至るに従って相対的に薄くなる断面視くさび状である。
そして、この半導体装置1Cでは、前述の第1実施形態と同様に、半導体チップ2Cの表面21Cおよび側面28C全体、ダイパッド3Cの表面31Cおよび側面全体、電極リード4Cの表面41Cおよび樹脂パッケージ6C内の側面全体、ならびにボンディングワイヤ5C全体が一体的な水分不透過絶縁膜25Cで被覆されている。
樹脂パッケージ6Cとしては、エポキシ樹脂など公知の材料を適用することができる。樹脂パッケージ6Cは、半導体装置1Cの外形をなし、略直方体状に形成されている。樹脂パッケージ6Cの大きさは、その平面サイズが、たとえば、4mm角程度であり、その厚さが、たとえば、0.60〜0.70mm、好ましくは、0.65mm程度である。
図22A〜図22Eは、図19に示す半導体装置の製造方法を工程順に説明するための模式断面図である。
上記した半導体装置1Cを製造するには、たとえば、まず、ダイパッド3Cおよび電極リード4Cとを一体的に有するユニットを複数備えるリードフレーム20Cが用意される。なお、図22A〜図22Eでは、リードフレーム20Cの全体図は省略し、半導体チップ2Cを1つ搭載するのに必要な1ユニット分のダイパッド3Cおよび電極リード4Cのみを示す。
次いで、めっき法により、リードフレーム20Cの表面にAgなどの金属めっきが施される。これにより、パッドめっき層11Cおよびリードめっき層14Cが同時に形成される。
次いで、図22Aに示すように、接合材12Cを介して、リードフレーム20C上の全てのダイパッド3Cに、半導体チップ2Cがダイボンディングされる。
続いて、キャピラリ23Cを備えるワイヤボンダ(図示せず)により、ボンディングワイヤ5Cのボンディングが行なわれる。
ワイヤボンダに備えられるキャピラリ23Cは、熱伝導率が、15〜45W/m・K、好ましくは、17〜43W/m・Kの材料からなる。具体的には、多結晶ルビー(熱伝導率が、たとえば、17〜19W/m・K程度)や、単結晶ルビー(熱伝導率が、たとえば、41〜43W/m・K程度)からなる。
キャピラリ23Cは、ボンディングワイヤ5Cが挿通されるストレート孔17Cが中心に形成された略円筒状であり、ワイヤボンディング時には、ストレート孔17Cの先端からボンディングワイヤ5Cが送り出される。
キャピラリ23Cの先端部には、ストレート孔17Cの長手方向に対して略垂直であり、平面視でストレート孔17Cに同心な円環状のフェイス部18Cと、フェイス部18Cからストレート孔17Cの長手方向に窪むチャンファ部19Cとが形成されている。
チャンファ部19Cの側面16Cは、フェイス部18Cの内周円とストレート孔17Cの周面とを連接する円錐面状に形成されている。したがって、側面16Cは断面視直線状であり、この実施形態では、その頂角(チャンファ角)が、たとえば、90°とされている。
そして、ワイヤボンディングに際しては、まず、キャピラリ23Cで保持されたボンディングワイヤ5Cの先端部(一端部)に電流が印加されることにより、先端部に球状のFAB24C(Free Air Ball)が形成される。印加電流Iは、本体部51Cの線径Dが大きいほど、大きな値に設定され、たとえば、D=25μmのときがI=40mAであり、D=30μmのときがI=60mAであり、D=38μmのときがI=120mAである。なお、電流の印加時間は、FAB24Cの直径Dに応じて、適切な長さに設定される。
このようにして形成されるFAB24Cの体積Vは、FAB24Cの直径Dを用いて、V=4/3・π・(D/2)と表わすことができる。
次いで、図22Bに示すように、キャピラリ23Cが電極パッド9Cの直上に移動した後、降下し、FAB24Cが電極パッド9Cに接触する。その際、キャピラリ23CからFAB24Cに荷重(図22Bの白抜き矢印)および超音波(図22Bのジグザグ線)が印加される。印加荷重Wは、本体部51Cの線径Dおよび目標とされるベース部54Cの直径Dに応じて設定され、たとえば、D=25μm、D=46μmのときがW=80gであり、D=30μm、D=60μmのときがW=130gであり、D=38μm、D=85μmのときがW=240gである。また、印加超音波は、装置の出力値で、たとえば、120kHz、50〜120mAである。
これにより、FAB24Cの一部がフェイス部18Cの下方に広がってベース部54Cが形成されるとともに、FAB24Cの残りの部分がストレート孔17C内に押し込まれつつ、チャンファ部19C内に残存して突出部55Cが形成される。こうして、ボンディングワイヤ5Cの一端部がパッド接合部52Cとして電極パッド9Cに接合されて、1st接合が形成される。
突出部55Cには、チャンファ部19Cの側面16Cに沿った断面視平面状の円錐面が形成されることとなる。そのため、上記した突出部55Cの体積Vの算出にあたっては、円錐の直径Dに代えてチャンファ部19Cの径(チャンファ径)CDを用いることができ、また、チャンファ角が90°の場合には、高さHに代えてCD/2を用いることができる。
1st接合後、キャピラリ23Cが一定の高さまで上昇し、電極リード4Cの直上に移動する。そして、図22Cに示すように、キャピラリ23Cが再び降下して、ボンディングワイヤ5Cが電極リード4Cに接触する。その際、キャピラリ23Cからボンディングワイヤ5Cに荷重(図22Cの白抜き矢印)および超音波(図22Cのジグザグ線)が印加されることにより、キャピラリ23Cのフェイス部18Cの形状に応じてボンディングワイヤ5Cが変形し、電極リード4Cに接合される(ステッチボンド26Cおよびテイルボンド27Cの形成)。
続いて、キャピラリ23Cが上昇し、キャピラリ23Cの先端から一定長のテイルが確保された状態で、ボンディングワイヤ5Cがテイルボンド27Cの位置から引きちぎられる。これにより、ステッチボンドされていたボンディングワイヤ5Cの他端が、電極リード4C上にリード接合部53Cとして残存して、2nd接合が形成される。
その後は、図22Dに示すように、図22A〜図22Cと同様の工程が行なわれて、全ての半導体チップ2Cの各電極パッド9Cと、各電極パッド9Cに対応する電極リード4Cとが、ボンディングワイヤ5Cによって接続される。
全てのワイヤボンディング終了後、図4Dと同様の方法により、水分不透過絶縁膜25Cが形成される。水分不透過絶縁膜25Cの形成後、図22Eに示すように、リードフレーム20Cが成形金型にセットされ、全ての半導体チップ2Cがリードフレーム20Cとともに、樹脂パッケージ6Cにより一括して封止される。そして、樹脂パッケージ6Cから露出するダイパッド3Cの裏面32Cおよび電極リード4Cの裏面42Cに半田めっき層13C,15Cが形成される。最後に、ダイシングソーを用いて、リードフレーム20Cが樹脂パッケージ6Cとともに各半導体装置1Cのサイズに切断されることにより、図19に示す半導体装置1Cの個片が得られる。
以上のように、上記した製造方法によれば、銅からなるボンディングワイヤ5CのFAB24Cの形成に際して、熱伝導率が15〜45W/m・Kの材料からなるキャピラリ23Cが用いられる。これにより、ボンディングワイヤ5Cの本体部51Cの線径Dに対する直径Dの大きさ(D/D)が1.5〜2.2倍といった、比較的小さな径のFAB24Cを安定して形成することができる。例えば、線径D=25μmの場合には、D/Dが1.5以上のFAB24Cをより安定して形成することができ、線径D=30μmの場合には、D/Dが1.8以上のFAB24Cをより安定して形成することができ、線径D=38μmの場合には、D/Dが1.9以上のFAB24Cをより安定して形成することができる。
そして、このような直径DのFAB24Cの体積Vは、本体部51Cの線径Dの3乗に対して1.8〜5.6倍(つまり、V/(D=1.8〜5.6)である。
そのため、上記した径のFAB24Cがキャピラリ23Cにより押し付けつつ超音波振動されることにより形成されるパッド接合部52Cは、本体部51Cの線径Dの3乗に対して1.8〜5.6倍の体積Vを有する。すなわち、本体部51Cの線径Dの3乗に対するパッド接合部52Cの体積Vの比(V/(D)が、1.8〜5.6となる。
たとえば、以下の算出条件において、FAB24Cの体積Vおよびパッド接合部52Cの体積Vをそれぞれ算出することにより、V≒Vであることが確認される。
(算出条件)FAB24Cの直径D=60μm、キャピラリ23Cのチャンファ径CD=66μm、チャンファ角=90°、パッド接合部52Cのベース部54Cの直径D=76μm、パッド接合部52Cのベース部54Cの高さH=18μm
この場合、FAB24Cの体積Vは、V=4/3・π・(D/2)=4/3・π・(30)≒113,040μmとなる。
一方、パッド接合部52Cの体積Vは、(ベース部54Cの体積V)+(突出部55Cの体積V)であることから、V={π(D/2)・H}+{π(D/2)・H/3}となる。上記したように、D=CD、H=CD/2であることから、V={π(76/2)・18}+{π(66/2)・(66/2)/3}≒81,615+37614=119,229μmとなる。
(パッド接合部52Cの体積V)−(FAB24Cの体積V)より、これらの体積の誤差は、6189μmであり、これらの体積の5%程度である。そして、パッド接合部52Cの体積Vが近似値である。したがって、パッド接合部52Cの体積Vを算出することにより、パッド接合部52Cの形成に用いられたFAB24Cの体積Vを求めることができる。
したがって、電極パッド9Cのピッチの大きさによらず、比較的太いボンディングワイヤを用いることができるため、ボンディングワイヤ5Cの熱伝導率および電気伝導率を向上させることができる。また、銅ワイヤが用いられているので、金ワイヤを用いる場合よりも、コストを低減することができる。
また、FAB24C形成時の印加電流Iが、本体部51Cの線径Dが大きいほど、大きな値に設定されるため、より真球に近いFAB24Cを効率よく形成することができる。
以上、本発明の第3実施形態について説明したが、この第3実施形態は、以下のように変更されていてもよい。
たとえば、前述の実施形態では、QFNタイプの半導体装置を取り上げたが、本発明は、QFP(Quad Flat Package)、SOP(Small Outline Package)などといった他の種類のパッケージタイプの半導体装置に適用することもできる。
また、前述の実施形態では、ボンディングワイヤ5Cが水分不透過絶縁膜25Cで被覆されている態様を例示したが、前述の第3の課題を解決するための第3の目的を少なくとも達成するのであれば、図23に示すように、水分不透過絶縁膜25Cが設けられていなくてもよい。
次に、この第3実施形態に関して実験を行なった。なお、本発明は下記の実施例によって限定されるものではない。
<実施例1>
線径38μmの銅ボンディングワイヤをキャピラリ(多結晶ルビー製 熱伝導率:17.7W/m・K)で保持し、その先端部に120mAの電流を650μsec印加することにより、70μm径のFAB(FAB径/線径=1.84 FAB体積/(線径)=3.27)を作製した。以上の操作を200本の銅ボンディングワイヤのそれぞれに行なった。
次いで、各ボンディングワイヤのFABを、走査型電子顕微鏡(SEM)を用いて電子線走査し、それによって検出された情報を画像処理してSEM画像を得た。得られたSEM画像を観察することにより、各FABの形状が下記のいずれのモードであるかを判別した。各形状モードのSEM画像を図24に示す。図24において、各SEM画像の左上に示す数字は、当該モードのボンディングワイヤの本数を示している。たとえば、真球モードの「168/200」は、ボンディングワイヤ200本中、FABの形状が真球モードであったボンディングワイヤが168本あったことを示している。
(形状モードの種類)
真球:FABが真球状であり、その中心がボンディングワイヤの軸上に位置している。
オフセンター:FABが真球状であるが、その中心がボンディングワイヤの軸上に対してややずれて位置している。
クラブ:FABがゴルフクラブのヘッドに類似した形状である。
未溶融:ボンディングワイヤが十分に溶融せず、FABを形成できなかった。
<実施例2〜9>
線径の異なる3種類の銅ボンディングワイヤ(線径=38μm、30μmおよび25μm)のそれぞれに、実施例5を除いて、実施例1と同じキャピラリを用いてFABを作製した。なお、実施例5では、単結晶ルビー製 熱伝導率43.0W/m・Kのキャピラリを用いた。
その後は、実施例1と同様の方法により、各ボンディングワイヤのFABのSEM画像を観察することにより、各FABの形状が下記のいずれのモードであるかを判別した。得られたSEM画像を図24〜図26に示す。なお、ワイヤの線径、FAB径および電流印加条件は、各図に示した通りである。
<比較例1>
線径38μmの銅ボンディングワイヤをキャピラリ(セラミックス製 熱伝導率:4.2W/m・K)で保持し、その先端部に120mAの電流を650μsec印加することにより、70μm径のFAB(FAB径/線径=1.84 FAB体積/(線径)=3.27)を作製した。以上の操作を200本の銅ボンディングワイヤのそれぞれに行なった。
その後は、実施例1と同様の方法により、各ボンディングワイヤのFABのSEM画像を観察することにより、各FABの形状が下記のいずれのモードであるかを判別した。各形状モードのSEM画像を図24に示す。
<比較例2〜8>
線径の異なる3種類の銅ボンディングワイヤ(線径=38μm、30μmおよび25μm)のそれぞれに、比較例1と同じキャピラリを用いてFABを作製した。
その後は、実施例1と同様の方法により、各ボンディングワイヤのFABのSEM画像を観察することにより、各FABの形状が下記のいずれのモードであるかを判別した。得られたSEM画像を図24〜図26に示す。なお、ワイヤの線径、FAB径および電流印加条件は、各図に示した通りである。
<評価>
実施例1〜9に示すように、熱伝導率が17.7W/m・Kおよび43.0W/m・Kのキャピラリを用いて、ワイヤの線径に対する径の大きさ(FAB径/線径)が1.5〜2.2倍のFABを狙って形成した場合、銅ボンディングワイヤの未溶融といった不良モードを生じることなく、真球モード、オフセンターモードおよびクラブモードのいずれかのモードのFABを確実に形成できることが確認できた。これにより、ボンディングワイヤの線径の3乗に対して1.8〜5.6倍の体積(FAB体積/(線径)=1.8〜5.6)を有する、比較的小さな径のFABを安定して形成することが確認できた。
<第4実施形態 図27〜図36>
この第4実施形態による開示により、前述の「発明が解決しようとする課題」に記載した課題のほか、下記に示す第4の背景技術に対する第4の課題を解決することもできる。

(1)第4の背景技術 半導体装置は、通常、半導体チップがボンディングワイヤとともに樹脂で封止(パッケージング)された状態で流通している。パッケージ内において、半導体チップの電極パッドと、樹脂パッケージから一部が露出する電極リードとが、ボンディングワイヤにより電気的に接続されている。したがって、実装基板の配線に対して電極リードを外部端子として接続することにより、半導体チップと実装基板との電気的な接続が達成される。
電極パッドと電極リードとを結ぶボンディングワイヤとして、従来は主に金ワイヤが用いられているが、高価な金の使用を減らすべく、近年では、金ワイヤよりも安価な銅ワイヤの使用が検討されている。
そして、ボンディングワイヤと電極パッドとの接合である1st接合を形成するには、たとえば、まず、ワイヤボンダのキャピラリで保持されたワイヤの先端部に電流が印加され、それにより生じた火花の熱でワイヤ材料が溶かされる。溶けたワイヤ材料は、表面張力によりFAB(Free Air Ball)となる。
次いで、キャピラリが電極パッドの直上に移動した後、降下し、FABが電極パッドに接触する。その際、キャピラリにより、一定の荷重および超音波がFABに印加される。これにより、FABがキャピラリの先端形状に応じて変形して、1st接合部が形成される。
(2)第4の課題
ところが、銅は金よりも硬くて変形し難いので、銅ワイヤを、金ワイヤと同じ接合条件(荷重および超音波の大きさなど)で1st接合すると、銅ワイヤと電極パッドとが良好に接合できず、接合不良を生じるおそれがある。
すなわち、この第4実施形態に係る発明は、電極パッドに対する銅ボンディングワイヤの接合不良を抑制することができるワイヤボンディング方法およびその方法を利用して作製された半導体装置を提供することを第4の目的としている。
(3)具体的な実施形態の開示
図287は、本発明の第4実施形態に係る半導体装置の模式底面図である。図288は、本発明の第4実施形態に係る半導体装置の模式断面図である。図289は、図288の破線円で囲まれる部分の拡大図である。
半導体装置1Dは、QFN(Quad Flat Non-leaded)が適用された半導体装置である。半導体装置1Dは、半導体チップ2Dと、半導体チップ2Dを支持するダイパッド3Dと、半導体チップ2Dの周囲に配置された複数の電極リード4Dと、半導体チップ2Dと電極リード4Dとを電気的に接続するボンディングワイヤ5Dと、これらを封止する樹脂パッケージ6Dとを備えている。
半導体チップ2Dは、平面視四角状であり、たとえば、複数の配線層が層間絶縁膜を介して積層されてなる多層配線構造を有している。また、半導体チップ2Dの厚さは、たとえば、220〜240μm(好ましくは、230μm程度)である。半導体チップ2Dの表面21D(厚さ方向一方面)は、図29に示すように、表面保護膜7Dで覆われている。
表面保護膜7Dには、多層配線構造における最上の配線層を露出させるためのパッド開口8Dが複数形成されている。
パッド開口8Dは、平面視四角状であり、半導体チップ2Dの各縁に同数ずつ設けられている。各パッド開口8Dは、半導体チップ2Dの各辺に沿って等間隔に配置されている。そして、配線層の一部が、半導体チップ2Dの電極パッド9Dとして、各パッド開口8Dから露出されている。
電極パッド9Dとして露出する最上の配線層は、たとえば、Al(アルミニウム)を含む金属材料からなり、具体的には、Alを主成分とする金属材料(たとえば、Al−Cu合金など)からなる。
一方、半導体チップ2Dの裏面22D(厚さ方向他方面)には、たとえば、Au、Ni、Agなどを含む裏面メタル10Dが形成されている。
ダイパッド3Dは、たとえば、金属薄板(たとえば、Cu、42アロイ(Fe−42%Niを含む合金)からなり、平面視で半導体チップ2Dよりも大きい四角状(たとえば、平面視で2.7mm角程度)である。また、ダイパッド3Dの厚さは、たとえば、190〜210μm(好ましくは、200μm程度)である。ダイパッド3Dの表面31D(厚さ方向一方面)には、Agなどを含むパッドめっき層11Dが形成されている。
そして、半導体チップ2Dおよびダイパッド3Dは、半導体チップ2Dの裏面22Dおよびダイパッド3Dの表面31Dが接合面として互いに対向した状態で、裏面22Dと表面31Dとの間に接合材12Dを介在させることによって、互いに接合されている。これにより、半導体チップ2Dは、表面21Dを上方に向けた姿勢でダイパッド3Dに支持されている。
接合材12Dは、たとえば、半田ペーストなどの導電性ペーストからなる。なお、接合材12Dとして、たとえば、銀ペースト、アルミナペーストなどの絶縁性ペーストを適用でき、その場合には、裏面メタル10Dおよび/またはパッドめっき層11Dは省略されてもよい。また、半導体チップ2Dとダイパッド3Dとが接合された状態において、接合材12Dの厚さは、たとえば、10〜20μmである。
ダイパッド3Dの裏面32D(厚さ方向他方面)は、樹脂パッケージ6Dから露出されている。露出した他方面には、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる半田めっき層13Dが形成されている。
電極リード4Dは、たとえば、ダイパッド3Dと同じ金属薄板(たとえば、Cu、42アロイ(Fe−42%Niなどを含む)からなる。電極リード4Dは、ダイパッド3Dの各側面と直交する各方向における両側に、それぞれ同数ずつ設けられることにより、半導体チップ2Dの周囲に配置されている。ダイパッド3Dの各側面に対向する電極リード4Dは、その対向する側面と平行な方向に等間隔に配置されている。各電極リード4Dのダイパッド3Dとの対向方向における長さは、たとえば、390〜410μm(好ましくは、400μm程度)である。電極リード4Dの表面41D(厚さ方向一方面)には、Agなどを含むリードめっき層14Dが形成されている。
一方、電極リード4Dの裏面42D(厚さ方向他方面)は、樹脂パッケージ6Dから露出されている。露出した裏面42Dには、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる半田めっき層15Dが形成されている。
ボンディングワイヤ5Dは、銅(たとえば、純度99.9999%(6N)以上、純度99.99%(4N)以上といった高純度銅などであり、微量の不純物を含む場合はある。)からなる。ボンディングワイヤ5Dは、線状に延びる円柱状の本体部51Dと、本体部51Dの両端に形成され、電極パッド9Dおよび電極リード4Dにそれぞれ接合されたパッド接合部52Dおよびリード接合部53Dとを有している。
本体部51Dは、電極パッド9D側の一端から半導体チップ2Dの外側に上方へ膨らむ放物線状に湾曲し、他端において電極リード4Dの表面41Dへ向かって鋭角に入射している。
パッド接合部52Dは、平面視で電極パッド9Dよりも小さい。パッド接合部52Dは、厚さ方向他方側が電極パッド9Dの表面に接触する略円板状のベース部54Dと、ベース部54Dの一方側から突出し、先端が本体部51Dの一端に繋がる略傘状の突出部55Dとを一体的に有する断面視凸状である。
ベース部54Dは、その側面56Dが、電極パッド9Dに接触する平面視略円形の他方面(ベース部54Dの裏面57D)の外周よりも径方向外側へ膨らむように湾曲している。したがって、ベース部54Dは、平面視において、その裏面57Dに接触してベース部54Dに接合された略円形の電極パッド9Dの接合領域91Dと、接合領域91Dを取り囲み、ベース部54Dに非接触の略円環状の周辺領域92Dとに重なっている。
電極パッド9Dの周辺領域92Dには、ボンディングワイヤ5Dの接合時に、電極パッド9Dの材料がFAB24D(後述)により押し広げられて隆起した、はみ出し部分93Dが形成されている。このはみ出し部分93Dは、電極パッド9Dの表面94Dから浮き上がらず、表面94Dに接している。
リード接合部53Dは、本体部51Dに近い一端側が相対的に厚く、本体部51Dに遠い他端側に至るに従って相対的に薄くなる断面視くさび状である。
そして、この半導体装置1Dでは、前述の第1実施形態と同様に、半導体チップ2Dの表面21Dおよび側面28D全体、ダイパッド3Dの表面31Dおよび側面全体、電極リード4Dの表面41Dおよび樹脂パッケージ6D内の側面全体、ならびにボンディングワイヤ5D全体が一体的な水分不透過絶縁膜25Dで被覆されている。
樹脂パッケージ6Dとしては、エポキシ樹脂など公知の材料を適用することができる。樹脂パッケージ6Dは、半導体装置1Dの外形をなし、略直方体状に形成されている。樹脂パッケージ6Dの大きさは、その平面サイズが、たとえば、4mm角程度であり、その厚さが、たとえば、0.80〜0.90mm、好ましくは、0.85mm程度である。
図30A〜図30Eは、図27および図28に示す半導体装置の製造方法を工程順に説明するための模式断面図である。
上記した半導体装置1Dを製造するには、たとえば、まず、ダイパッド3Dおよび電極リード4Dとを一体的に有するユニットを複数備えるリードフレーム20Dが用意される。なお、図30A〜図30Eでは、リードフレーム20Dの全体図は省略し、半導体チップ2Dを1つ搭載するのに必要な1ユニット分のダイパッド3Dおよび電極リード4Dのみを示す。
次いで、めっき法により、リードフレーム20Dの表面にAgなどの金属めっきが施される。これにより、パッドめっき層11Dおよびリードめっき層14Dが同時に形成される。
次いで、図30Aに示すように、接合材12Dを介して、リードフレーム20D上の全てのダイパッド3Dに、半導体チップ2Dがダイボンディングされる。
続いて、キャピラリ23Dを備えるワイヤボンダ(図示せず)により、ボンディングワイヤ5Dのボンディングが行なわれる。
ワイヤボンダに備えられるキャピラリ23Dは、ボンディングワイヤ5Dが挿通されるストレート孔17Dが中心に形成された略円筒状であり、ワイヤボンディング時には、ストレート孔17Dの先端からボンディングワイヤ5Dが送り出される。
キャピラリ23Dの先端部には、ストレート孔17Dの長手方向に対して略垂直であり、平面視でストレート孔17Dに同心な円環状のフェイス部18Dと、フェイス部18Dからストレート孔17Dの長手方向に窪むチャンファ部19Dとが形成されている。
チャンファ部19Dの側面16Dは、フェイス部18Dの内周円とストレート孔17Dの周面とを連接する円錐面状に形成されている。したがって、側面16Dは断面視直線状であり、この実施形態では、その頂角(チャンファ角)が、たとえば、90°とされている。
そして、ワイヤボンディングに際しては、まず、キャピラリ23Dで保持されたボンディングワイヤ5Dの先端部(一端部)に電流が印加されることにより、先端部に球状のFAB24D(Free Air Ball)が形成される。印加電流Iは、本体部51Dの線径(直径)Dが大きいほど大きな値に設定され、たとえば、D=25μmのときがI=40mAであり、D=30μmのときがI=60mAであり、D=38μmのときがI=120mAである。なお、電流の印加時間は、目標とするFAB24Dの直径Dに応じて、適切な長さに設定される。
次いで、図30B(i)に示すように、キャピラリ23Dが電極パッド9Dの直上に移動した後、降下し、FAB24Dが電極パッド9Dに接触する。その際、キャピラリ23DからFAB24Dに荷重(図30B(i)の白抜き矢印)および超音波(図30B(i)のジグザグ線)が印加される。
荷重および超音波の印加にあたっては、図30B(ii)に示すように、FAB24Dが降下して電極パッド9Dに接触してからの押し付け初期の第1時間(たとえば、1〜5msec、好ましくは、3msec程度)、相対的に大きな荷重が印加され、その後、第1時間よりも長い第2時間(たとえば、2〜20msec)、相対的に小さな荷重が印加される。
相対的に大きな荷重Wは、本体部51Dの線径Dおよび目標とされるベース部54Dの直径Dに応じて設定され、たとえば、D=25μm、D=58μmのときがW=80gであり、D=30μm、D=74μmのときがW=130gであり、D=38μm、D=104μmのときがW=240gである。
また、超音波は、FAB24Dの押し付け初期において、たとえば、相対的に大きな荷重と同時に印加するのではなく、相対的に大きな荷重の印加直後(たとえば、1msec後)に印加され、その後、荷重の印加終了時までの間(たとえば、2〜20msec)、一定の大きさで印加され続ける。印加される超音波は、装置の出力値で、たとえば、120kHz、50〜120mAである。なお、超音波は、FAB24Dの押し付け初期に至るまでの間(たとえば、FAB24Dの降下中)に印加されてもよい。
そして、荷重および超音波の印加が、同時に終了する。または、超音波の印加が先に終了し、その後、荷重の印加が終了する。
こうして、FAB24Dの一部がフェイス部18Dの下方に広がってベース部54Dが形成されるとともに、残りの部分がストレート孔17D内に押し込まれつつ、チャンファ部19D内に残存して突出部55Dが形成される。その結果、ボンディングワイヤ5Dの一端部がパッド接合部52Dとして電極パッド9Dに接合されて、1st接合が形成される。
1st接合後、キャピラリ23Dが一定の高さまで上昇し、電極リード4Dの直上に移動する。そして、図30Cに示すように、キャピラリ23Dが再び降下して、ボンディングワイヤ5Dが電極リード4Dに接触する。その際、キャピラリ23Dからボンディングワイヤ5Dに荷重(図30Cの白抜き矢印)および超音波(図30Cのジグザグ線)が印加されることにより、キャピラリ23Dのフェイス部18Dの形状に応じてボンディングワイヤ5Dが変形し、電極リード4Dに接合される(ステッチボンド26Dおよびテイルボンド27Dの形成)。
続いて、キャピラリ23Dが上昇し、キャピラリ23Dの先端から一定長のテイルが確保された状態で、ボンディングワイヤ5Dがテイルボンド27Dの位置から引きちぎられる。これにより、ステッチボンドされていたボンディングワイヤ5Dの他端が、電極リード4D上にリード接合部53Dとして残存して、2nd接合が形成される。
その後は、図30Dに示すように、図30A〜図30Cと同様の工程が行なわれて、全ての半導体チップ2Dの各電極パッド9Dと、各電極パッド9Dに対応する電極リード4Dとが、ボンディングワイヤ5Dによって接続される。
全てのワイヤボンディング終了後、図4Dと同様の方法により、水分不透過絶縁膜25Dが形成される。水分不透過絶縁膜25Dの形成後、図30Eに示すように、リードフレーム20Dが成形金型にセットされ、全ての半導体チップ2Dがリードフレーム20Dとともに、樹脂パッケージ6Dにより一括して封止される。そして、樹脂パッケージ6Dから露出するダイパッド3Dの裏面32Dおよび電極リード4Dの裏面42Dに半田めっき層13D,15Dが形成される。最後に、ダイシングソーを用いて、リードフレーム20Dが樹脂パッケージ6Dとともに各半導体装置1Dのサイズに切断されることにより、図28に示す半導体装置1Dの個片が得られる。
以上のように、上記の方法によれば、銅からなるボンディングワイヤ5Dの先端部にFAB24Dが形成された後、電極パッド9DにFAB24Dを押し付けつつ超音波振動させることにより、FAB24Dがパッド接合部52Dとして電極パッド9Dに接合される。
そして、FAB24Dの接合時、FAB24Dには、一定の荷重および超音波が同時間印加されるのではなく、図30B(ii)に示すように、FAB24Dが降下して電極パッド9Dに接触してから第1時間(押し付け初期)、相対的に大きな荷重が印加され、その第1時間中、相対的に大きな荷重が印加されつつ超音波が印加される。そのため、この第1時間中、FAB24Dを効果的にパッド接合部52Dの形状に変形させることができる。
そして、第1時間後の押し付け後期においては、第1時間よりも長い第2時間、相対的に小さな荷重が印加される。そのため、この第2時間中、相対的に小さい荷重と共に印加される超音波により、電極パッド9Dに対してボンディングワイヤ5Dを優れた強度で接合することができる。
ところで、電極パッドに対する銅ワイヤの接合にあたって、荷重および超音波を金ワイヤの条件よりも大きくし、その大きな荷重および超音波を一定の大きさで同時間印加すると、金属ボールにより押し広げられたパッドの材料が、電極パッドの表面から浮き上がって外方へ大きくはみ出す、いわゆる過度のスプラッシュが生じる場合がある。たとえば、図27〜図29の参照符号を用いて説明すると、図31に示すように、電極パッド9Dの周辺領域92Dから外方へ浮き上がる過度のスプラッシュ95Dが生じる場合がある。
しかし、上記の方法では、押し付け初期後にFAB24Dにかかる荷重が相対的に小さくなるので、超音波が印加されたFAB24Dによる、電極パッド9Dの押し広げを抑制することができる。その結果、電極パッド9Dにおける過度のスプラッシュの発生を抑制することができる。
また、電極パッド9Dに対して相対的に大きな荷重がかかる期間が押し付け初期のみであるため、電極パッド9Dの直下に大きな負荷がかかることを抑制することができる。その結果、半導体チップ2Dにおけるクラックの発生を抑制することができる。
そのため、上記した方法により得られる半導体装置1Dでは、ボンディングワイヤ5Dの接合時に、電極パッド9Dの材料がFAB24Dにより押し広げられて上方にはみ出したはみ出し部分93Dを、電極パッド9Dの表面94Dから単に隆起するだけに留め、表面94Dからの浮き上がりを防止することができる。
とりわけ、半導体装置1Dのように、電極パッド9Dがアルミニウムを含む金属材料からなる半導体装置では、銅ワイヤを用いた場合に過度のスプラッシュが生じやすい。しかし、このような半導体装置1Dにおいても、この実施形態のワイヤボンディング方法を利用すれば、過度のスプラッシュを効果的に抑制することができる。
以上、本発明の第4実施形態について説明したが、この第4実施形態は、以下のように変更されていてもよい。
たとえば、前述の実施形態では、QFNタイプの半導体装置を取り上げたが、本発明は、QFP(Quad Flat Package)、SOP(Small Outline Package)などといった他の種類のパッケージタイプの半導体装置に適用することもできる。
また、前述の実施形態では、ボンディングワイヤ5Dが水分不透過絶縁膜25Dで被覆されている態様を例示したが、前述の第4の課題を解決するための第4の目的を少なくとも達成するのであれば、図32に示すように、水分不透過絶縁膜25Dが設けられていなくてもよい。
次に、この第4実施形態に関して実験を行なった。なお、本発明は下記の実施例によって限定されるものではない。
<実施例1>
線径25μmの銅ボンディングワイヤをキャピラリで保持し、その先端部に60μm径のFABを作製した。
次いで、FABを保持したキャピラリを、アルミニウム製の電極パッドの直上に移動させ、電極パッドに対して一気に降下させて、FABを電極パッドに衝突させた。この際、図33に示すように、FABに対して、130gの荷重を瞬時に印加し、その大きさを3msec、保持した。その後、FABに印加する荷重を30gにまで瞬時に下げ、その大きさを9msec保持した。一方、超音波は、FABが電極パッドに接触するまでは印加せず、130gの荷重の印加の1msec後に、90mAで瞬時に印加し、その後、その大きさを11msec、保持した。そして、荷重および超音波の印加を、同時に終了した。
以上の操作により、FABを、パッド接合部として電極パッドに接合した。
<比較例1>
線径25μmの銅ボンディングワイヤをキャピラリで保持し、その先端部に60μm径のFABを作製した。
次いで、FABを保持したキャピラリを、アルミニウム製の電極パッドの直上に移動させ、電極パッドに対して一気に降下させて、FABを電極パッドに衝突させた。この際、図34に示すように、FABに対して、60gの荷重を瞬時に印加し、その大きさを6msec、保持した。一方、超音波は、60gの荷重の印加と同時に、130mAで瞬時に印加し、その後、その大きさを6msec、保持した。そして、荷重および超音波の印加を、同時に終了した。
以上の操作により、FABを、パッド接合部として電極パッドに接合した。
<スプラッシュ評価>
実施例1および比較例1で形成されたパッド接合部を、走査型電子顕微鏡(SEM)を用いて電子線走査し、それによって検出された情報を画像処理してSEM画像を得た。得られたSEM画像を観察することにより、各パッド接合部の接合時に過度のスプラッシュが発生しているかを確認した。実施例1のSEM画像を図35に示し、比較例1のSEM画像を図36に示す。
図36に示すように、パッド接合部の接合に際して、一定の荷重および超音波を同じ時間印加した比較例1では、電極パッドがFABにより押し広げられてパッドの材料が電極パッドの表面から浮き上がって外方へ大きくはみ出す過度のスプラッシュが生じていることが確認された。
これに対し、図35に示すように、FABの押し付けの初期に相対的に大きな130gの荷重を瞬時に印加し、その後、相対的に小さな30gの荷重を瞬時に印加した実施例1では、パッドの材料がFABにより押し広げられて部分は、単に隆起しただけに留まり、電極パッドの表面から浮き上がっていないことが確認された。
<第5実施形態 図37〜図43>
この第5実施形態による開示により、前述の「発明が解決しようとする課題」に記載した課題のほか、下記に示す第5の背景技術に対する第5の課題を解決することもできる。

(1)第5の背景技術 半導体装置は、通常、半導体チップがボンディングワイヤとともに樹脂で封止(パッケージング)された状態で流通している。パッケージ内において、半導体チップの電極パッドと、樹脂パッケージから一部が露出する電極リードとが、ボンディングワイヤにより電気的に接続されている。実装基板の配線に対して電極リードを外部端子として接続することにより、半導体チップと実装基板との電気的な接続が達成される。
電極パッドと電極リードとを結ぶボンディングワイヤとして、従来は主に金ワイヤが用いられているが、高価な金の使用を減らすべく、近年では、金ワイヤよりも安価な銅ワイヤの使用が検討されている。
そして、ボンディングワイヤと電極パッドとの接合である1st接合を形成するには、たとえば、まず、ワイヤボンダのキャピラリで保持されたワイヤの先端部にエネルギが印加され、それにより生じた火花の熱でワイヤ材料が溶かされる。溶けたワイヤ材料は、表面張力によりFAB(Free Air Ball)となる。
次いで、キャピラリが電極パッドの直上に移動した後、降下し、FABが電極パッドに接触する。その際、キャピラリにより、FABに荷重および超音波が印加される。これにより、FABがキャピラリの先端形状に応じて変形して、1st接合部が形成される。
(2)第5の課題
しかるに、電極パッドの直下には、通常、層間絶縁膜で被覆されたAl配線が、電極パッドに対向するように配置されている。また、層間絶縁膜と電極パッドとの間には、Al配線よりも硬いTi/TiN層(バリア層)が介在されている。
このような構造では、電極パッドに接触したFABに荷重が印加されて、バリア層がAl配線側に押圧されたとき、バリア層−配線間の硬さの違いに起因して、相対的に硬いバリア層に応力が集中しやすい。そのため、バリア層に集中する応力の大きさによっては、バリア層にクラックが発生し、配線間の短絡などの不具合を生じるおそれがある。
すなわち、この第5実施形態に係る発明は、銅からなるボンディングワイヤと電極パッドとの接合時に、電極パッド直下のバリア層にクラックが生じることを防止することができる半導体装置を提供することを第5の目的としている。
(3)具体的な実施形態の開示
図37は、本発明の第5実施形態に係る半導体装置の模式断面図である。
半導体装置1Eは、QFN(Quad Flat Non-leaded)が適用された半導体装置である。半導体装置1Eは、半導体チップ2Eと、半導体チップ2Eを支持するダイパッド3Eと、半導体チップ2Eの周囲に配置された複数の電極リード4Eと、半導体チップ2Eと電極リード4Eとを電気的に接続するボンディングワイヤ5Eと、これらを封止する樹脂パッケージ6Eとを備えている。
半導体チップ2Eは、平面視四角状であり、複数の配線が層間絶縁膜を介して積層されてなる多層配線構造を有している。半導体チップ2Eの多層配線構造は、図38および図39を参照して、後に詳述する。半導体チップ2Eの厚さは、たとえば、220〜240μm(好ましくは、230μm程度)である。半導体チップ2Eの表面21E(厚さ方向一方面)は、後述する表面保護膜7E(図38参照)で覆われている。
半導体チップ2Eの表面21Eには、多層配線構造の配線の一部(後述する第3配線28E)が、後述するパッド開口8Eから電極パッド9Eとして露出している。
一方、半導体チップ2Eの裏面22E(厚さ方向他方面)には、たとえば、Au、Ni、Agなどを含む裏面メタル10Eが形成されている。
ダイパッド3Eは、たとえば、金属薄板(たとえば、Cu、42アロイ(Fe−42%Niを含む合金)からなり、平面視で半導体チップ2Eよりも大きい四角状(たとえば、平面視で2.7mm角程度)である。また、ダイパッド3Eの厚さは、たとえば、190〜210μm(好ましくは、200μm程度)である。ダイパッド3Eの表面31E(厚さ方向一方面)には、Agなどを含むパッドめっき層11Eが形成されている。
そして、半導体チップ2Eおよびダイパッド3Eは、半導体チップ2Eの裏面22Eおよびダイパッド3Eの表面31Eが接合面として互いに対向した状態で、裏面22Eと表面31Eとの間に接合材12Eを介在させることによって、互いに接合されている。これにより、半導体チップ2Eは、表面21Eを上方に向けた姿勢でダイパッド3Eに支持されている。
接合材12Eは、たとえば、半田ペーストなどの導電性ペーストからなる。なお、接合材12Eとして、たとえば、銀ペースト、アルミナペーストなどの絶縁性ペーストを適用でき、その場合には、裏面メタル10Eおよび/またはパッドめっき層11Eは省略されてもよい。また、半導体チップ2Eとダイパッド3Eとが接合された状態において、接合材12Eの厚さは、たとえば、10〜20μmである。
ダイパッド3Eの裏面32E(厚さ方向他方面)は、樹脂パッケージ6Eから露出されている。露出した他方面には、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる半田めっき層13Eが形成されている。
電極リード4Eは、たとえば、ダイパッド3Eと同じ金属薄板(たとえば、Cu、42アロイ(Fe−42%Niなどを含む)からなる。電極リード4Eは、ダイパッド3Eの各側面と直交する各方向における両側に、半導体チップ2Eの周囲に配置されている。ダイパッド3Eの各側面に対向する電極リード4Eは、その対向する側面と平行な方向に等間隔に配置されている。各電極リード4Eのダイパッド3Eとの対向方向における長さは、たとえば、240〜260μm(好ましくは、250μm程度)である。電極リード4Eの表面41E(厚さ方向一方面)には、Agなどを含むリードめっき層14Eが形成されている。
一方、電極リード4Eの裏面42E(厚さ方向他方面)は、樹脂パッケージ6Eから露出されている。露出した裏面42Eには、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる半田めっき層15Eが形成されている。
ボンディングワイヤ5Eは、銅(たとえば、純度99.9999%(6N)以上、純度99.99%(4N)以上といった高純度銅などであり、微量の不純物を含む場合はある。)からなる。ボンディングワイヤ5Eは、線状に延びる円柱状の本体部51Eと、本体部51Eの両端に形成され、電極パッド9Eおよび電極リード4Eにそれぞれ接合されたパッド接合部52Eおよびリード接合部53Eとを有している。
本体部51Eは、電極パッド9E側の一端から半導体チップ2Eの外側に上方へ膨らむ放物線状に湾曲し、他端において電極リード4Eの表面41Eへ向かって鋭角に入射している。
リード接合部53Eは、本体部51Eに近い一端側が相対的に厚く、本体部51Eに遠い他端側に至るに従って相対的に薄くなる断面視くさび状である。
そして、この半導体装置1Eでは、前述の第1実施形態と同様に、半導体チップ2Eの表面21Eおよび側面37E全体、ダイパッド3Eの表面31Eおよび側面全体、電極リード4Eの表面41Eおよび樹脂パッケージ6E内の側面全体、ならびにボンディングワイヤ5E全体が一体的な水分不透過絶縁膜36Eで被覆されている。
樹脂パッケージ6Eとしては、エポキシ樹脂など公知の材料を適用することができる。樹脂パッケージ6Eは、半導体装置1Eの外形をなし、略直方体状に形成されている。樹脂パッケージ6Eの大きさは、その平面サイズが、たとえば、4mm角程度であり、その厚さが、たとえば、0.60〜0.70mm、好ましくは、0.65mm程度である。
図38は、半導体チップの要部断面図であって、図37の破線円で囲まれる部分の拡大図である。図39は、図38に示す電極パッドの平面図である。
半導体チップ2Eは、半導体基板16Eと、半導体基板16E上に順に積層された第1〜第3層間絶縁膜17E〜19Eと、第1〜第3層間絶縁膜17E〜19Eのそれぞれの表面に形成された第1〜第3バリア層23E〜25Eと、半導体チップ2Eの表面21Eを被覆する表面保護膜7Eとを備えている。
半導体基板16Eは、たとえば、シリコンからなる。
第1〜第3層間絶縁膜17E〜19Eは、たとえば、酸化シリコンからなる。第1層間絶縁膜17E上には、第1バリア層23Eを介して、第1配線26Eが形成されている。また、第2層間絶縁膜18E上には、第2バリア層24Eを介して、第2配線27Eが形成されている。また、第3層間絶縁膜19E上には、第3バリア層25Eを介して、第3配線28Eが形成されている。
第1〜第3配線26E〜28Eは、第1〜第3バリア層23E〜25Eの材料よりも軟らかい金属材料、具体的には、Al(アルミニウム)を含む金属材料からなり、具体的には、Alを主成分とする金属材料(たとえば、Al−Cu合金など)からなる。
第3配線28Eは、表面保護膜7Eに被覆されることにより、最上層の層間絶縁膜(第3層間絶縁膜19E)と表面保護膜7Eとの間に形成されている。第3配線28Eは、平面視四角形状(たとえば、120μm×120μmの四角形状)である。また、第3配線28Eの厚さは、たとえば、5000Å以上、好ましくは、7000〜28000Åである。
第3配線28Eを被覆する表面保護膜7Eには、第3配線28Eを電極パッド9Eとして露出させるためのパッド開口8Eが形成されている。
第2配線27Eは、第3層間絶縁膜19Eに被覆されることにより、第2層間絶縁膜18Eと第3層間絶縁膜19Eとの間に形成されている。第2配線27Eは、所定パターンで形成されている。たとえば、平面視において、電極パッド9Eと重ならないようなパターンで形成されている。また、第2配線27Eの厚さは、たとえば、3000〜9000Åである。
第1配線26Eは、第2層間絶縁膜18Eに被覆されることにより、第1層間絶縁膜17Eと第2層間絶縁膜18Eとの間に形成されている。第1配線26Eは、所定パターンで形成されている。たとえば、電極パッド9Eの直下においては、第1配線26Eは、互いに平行に延びる複数の直線部29Eと、隣接する直線部29Eの一端部同士および他端部同士を交互に連絡する連絡部30Eとを備え、略S字状に折れ曲がる葛折パターンで形成されている。これにより、1つの電極パッド9E(第3配線28E)は、複数の直線部29Eと、第2層間絶縁膜18Eにおける直線部29E間に挟まれる挟部20Eとに対向している。
隣接する直線部29E同士の間隔(直線部29EのピッチW)は、たとえば、全て等しく、具体的には、2〜10μmである。また、第1配線26Eの厚さは、たとえば、3000〜9000Åである。
なお、第1〜第3配線26E〜28Eのパターンは、半導体チップ2Eのデザインルールなどに合わせて適宜変更することが可能であり、上記したパターンに限られない。
第1〜第3バリア層23E〜25Eは、たとえば、チタン(TiN)、窒化チタン(TiN)、窒化タングステン(TiW)およびこれらの積層構造などからなる。第1〜第3バリア層23E〜25Eの厚さは、第1〜第3配線26E〜28Eの厚さよりも小さく、たとえば、500〜2000Åである。
電極パッド9Eに接合されたボンディングワイヤ5Eのパッド接合部52Eは、平面視で電極パッド9Eよりも小さい。パッド接合部52Eは、厚さ方向一方側が電極パッド9Eの表面に接触する円板状のベース部54Eと、ベース部54Eの他方側から突出し、その先端が本体部51Eの一端に繋がる釣鐘状の突出部55Eとを一体的に有する断面視凸状である。
そして、この半導体装置1Eでは、平面視において、ボンディングワイヤ5Eと電極パッド9Eとの接合領域33Eに重なる第1配線26Eの面積(図39の斜線部分の面積)が、接合領域33Eの面積Sの26.8%以下であり、好ましくは、0〜25%である。
接合領域33Eは、電極パッド9Eの表面に対してパッド接合部52Eのベース部54Eが接触する平面視円形の領域であり、その面積Sは、ベース部54Eの直径Dを用いて、式:S=π(D/2)により求めることができる。
以上のように、この半導体装置1Eによれば、平面視において、接合領域33Eに重なる第1配線26Eの面積(第1配線26Eの重なり面積)が接合領域33Eの面積の26.8%以下であるため、電極パッド9E直下の第2および第3バリア層24E,25Eと第1配線26Eとの対向面積が比較的小さくなる。そのため、たとえば、ボンディングワイヤ5Eと電極パッド9Eとの接合時に、第2および第3バリア層24E,25Eが第1配線26E側に押圧されても、その押圧による第1配線26Eおよび第2および第3層間絶縁膜18E,19Eの変形が生じにくく、そのような変形による第2および第3バリア層24E,25Eへの応力の集中を防止することができる。その結果、第2および第3バリア層24E,25Eにおけるクラックの発生を防止することができるので、半導体装置1Eの信頼性を向上させることができる。
たとえば、第1配線26Eの重なり面積が接合領域33Eの面積の0%である場合、電極パッド9Eの厚さ(第3配線28Eの厚さ)に関わらず、半導体装置1Eの不良率を0%(クラックが全く発生しない)にすることができる。
また、第1配線26Eは、互いに平行に延びる複数の直線部29Eを備えており、これらが等間隔に配置されている。このような構成では、複数の直線部29E(第1配線26E)の重なり面積は、各直線部29Eの重なり面積の合計であり、その合計が、接合領域33Eの面積の26.8%以下である。したがって、各直線部29Eの重なり面積は全て、接合領域33Eの面積の26.8%未満である。
そして、1つの電極パッド9E(第3配線28E)は、複数の直線部29Eと、第2層間絶縁膜18Eにおける直線部29E間に挟まれる挟部20Eとに対向している。これにより、それぞれの重なり面積が接合領域33Eの面積の26.8%に満たない複数の直線部29Eは、電極パッド9Eにおける接合領域33Eに対して、ストライプ状に分散して対向することとなる。そのため、第2および第3バリア層24E,25Eが第1配線26E側に押圧されたときに、その押圧による第1配線26Eおよび第2および第3層間絶縁膜18E,19Eの変形量を小さく抑えることができる。その結果、第2および第3バリア層24E,25Eにおける特定箇所への応力集中を抑制することができる。よって、第2および第3バリア層24E,25Eにおけるクラックの発生を一層防止することができる。
以上、本発明の第5実施形態について説明したが、この第5実施形態は、以下のように変更されていてもよい。
たとえば、電極パッド9Eよりも下層の第1および第2配線26E,27Eのパターンは、接合領域33Eに重なる配線の面積が、接合領域33Eの面積Sの26.8%以下である限り、適宜変更することができる。
たとえば、図40の第1変形例に示すように、第1配線26Eが、平面視において、電極パッド9Eと重ならないようなパターンで形成され、第2配線27Eが、互いに平行に延びる複数の直線部34Eと、隣接する直線部34Eの一端部同士および他端部同士を交互に連絡する連絡部35Eとを備え、略S字状に折れ曲がる葛折パターンで形成されていてもよい。
また、たとえば、図41の第2変形例に示すように、第1および第2配線26E,27Eの両方が葛折パターンで形成されていてもよい。
また、第1〜第3層間絶縁膜17E〜19Eには、第1〜第3配線26E〜28Eのそれぞれに電気的に接続されるビアが形成されていてもよい。
また、前述の実施形態では、3層配線構造の半導体装置1Eを一例として取り上げたが、半導体装置の配線構造は、2層構造、4層構造、5層構造および5層以上の構造であってもよい。
また、たとえば、前述の実施形態では、QFNタイプの半導体装置を取り上げたが、本発明は、SON(Small Outline Non-leaded)、QFP(Quad Flat Package)、SOP(Small Outline Package)などといった他の種類のパッケージタイプの半導体装置に適用することもできる。
また、前述の実施形態では、ボンディングワイヤ5Eが水分不透過絶縁膜36Eで被覆されている態様を例示したが、前述の第5の課題を解決するための第5の目的を少なくとも達成するのであれば、図42に示すように、水分不透過絶縁膜36Eが設けられていなくてもよい。
次に、この第5実施形態に関して実験を行なった。なお、本発明は下記の実施例によって限定されるものではない。
<実施例1〜3および比較例1〜6>
各実施例および各比較例について、半導体基板上に、図43に示す多層配線構造を形成した。図43において、1st、2ndおよび3rdで示される部分は、半導体基板上に順に積層された、酸化シリコンからなる層間絶縁膜である。また、上下に隣接する層間絶縁膜同士の間のそれぞれには、Ti/TiNバリア層を介在させた。また、電極パッドおよび配線は、アルミニウムを用いて形成した。また、各実施例および各比較例の全てにおいて、電極パッドが28000Å、15000Åおよび5000Åである3種類を作製した。
そして、上記のように作製した多層配線構造のそれぞれに対して、以下の試験を行なった。
まず、線径25μmの銅ボンディングワイヤをキャピラリで保持し、その先端部に60μm径のFABを作製した。
次いで、FABを保持したキャピラリを、電極パッドの直上に移動させ、電極パッドに対して一気に降下させて、FABを電極パッドに衝突させた。この際、FABに対して、130gの荷重および210mAの超音波(120kHz)を印加した。これにより、ボンディングワイヤを電極パッドに接合させた。
各実施例および各比較例について、120個の電極パッドに対して試験を実施し、接合時にバリア層にクラックが発生した数(不良品数)を数えた。結果を表1に示す。表1において、「配線/接合領域(%)」とは、平面視において、ボンディングワイヤと電極パッドとの接合領域の面積に対する、接合領域に重なる配線の面積の割合である。
<第6実施形態 図44〜図55>
この第6実施形態による開示により、前述の「発明が解決しようとする課題」に記載した課題のほか、下記に示す第6の背景技術に対する第6の課題を解決することもできる。

(1)第6の背景技術 半導体装置は、複数の電極パッドが形成された半導体チップと、半導体チップを取り囲むように配置された複数の電極リードとを備えている。各電極パッドと各電極リードとは、1本のボンディングワイヤにより1対1で電気的に接続されている。そして、半導体チップ、電極リードおよびボンディングワイヤは、電極リードの一部が露出するように、樹脂で封止(パッケージング)されている。
ボンディングワイヤとして、従来は主に金ワイヤが用いられているが、高価な金の使用を減らすべく、近年では、金ワイヤよりも安価な銅ワイヤの使用が検討されている。
電極パッドと電極リードとを、ボンディングワイヤにより接続するには、たとえば、まず、ワイヤボンダにより、半導体チップ上の電極パッドの数や配置パターンが認識される。
次いで、キャピラリで保持されたワイヤの先端部にエネルギを印加することにより、火花の熱でワイヤの先端部が溶融してFAB(Free Air Ball)が形成される。
次いで、FABを電極パッドに接触させ、キャピラリによりFABに荷重および超音波を印加することにより、FABがキャピラリの先端形状に応じて変形して、1st接合部が形成される。
1st接合後、キャピラリが電極パッドから電極リードへ移動することにより、パッド−リード間に跨るワイヤループが形成される。
そして、ボンディングワイヤを電極リードに接触させ、キャピラリによりボンディングワイヤに荷重および超音波を印加することにより、キャピラリのフェイス形状に応じてボンディングワイヤが変形して、電極リードに接合される(ステッチボンドおよびテイルボンドの形成)。
その後、キャピラリが電極リードから上昇し、キャピラリの先端から一定長のテイルが確保された状態で、ボンディングワイヤがテイルボンドの位置から切断される。これにより、ステッチボンドされていたボンディングワイヤの他端が、電極リード上に残存して、2nd接合部が形成される。以上の工程を経て、1つの電極パッドと1つの電極リードとの接続が達成される。
そして、上記したFABを形成する工程、1st接合部を形成する工程および2nd接合部を形成する工程(ワイヤを切断する工程)からなるサイクルがこの順に連続して繰り返されることにより、全てのパッド−リード間が接続される。
(2)第6の課題
銅ワイヤのFABの大きさ(FAB径)は、上記サイクルが連続して実行されている間(2サイクル目以降)は、火花やヒータから受ける熱が毎サイクルで安定するため、全てにおいてほぼ一定な大きさとなる。
一方、電極パッドの認識直後の1サイクル目では、電極パッドの認識時に、銅ワイヤがフォーミングガス(銅の酸化を抑制するためのガス)などの影響により冷えており、また、ヒータから遠ざかっているため、周囲の温度環境が安定せず、2サイクル目以降のFABよりも小さな径のFABが形成される。
そのため、1サイクル目に接合されたボンディングワイヤの1st接合部の径や厚さのみが、他のボンディングワイヤの1st接合部の径や厚さよりも小さくなるという不具合を生じる。
これに対し、1サイクル目のFABを、電極パッドの認識直後ではなく、電極パッドの認識に先立って、銅ワイヤの周囲の温度環境が安定している間に予め作製することが考えられる。たとえば、複数の半導体チップに対するワイヤボンディングが連続して実施される場合、直前のワイヤボンディングの最終サイクル終了直後であれば、銅ワイヤの周囲の温度環境は比較的安定している。
しかし、FABを予め作製する方法では、FABの形成からFABの接合までが一連の工程で実行されず、FABの接合までに時間が空く。そのため、予め作製されたFABが酸化し、電極パッドとボンディングワイヤと間に接続不良が発生するおそれがある。
すなわち、この第6実施形態に係る発明は、銅からなるボンディングワイヤを用いることにより低コストで、さらに、金属ボールの大きさのばらつきを抑制しつつ、複数の接合対象物に対するボンディングワイヤの接続不良を抑制することができる半導体装置およびその製造方法を提供することを第6の目的としている。
(3)具体的な実施形態の開示
図44は、本発明の第6実施形態に係る半導体装置の模式断面図である。図45は、樹脂パッケージを取り除いた図44の半導体装置の平面分解図である。
半導体装置1Fは、SON(Small Outline Non-leaded)が適用された半導体装置である。半導体装置1Fは、半導体チップ2Fと、半導体チップ2Fを支持するダイパッド3Fと、半導体チップ2Fの周囲に配置された複数の電極リード4Fと、半導体チップ2Fと電極リード4Fとを電気的に接続するボンディングワイヤ5Fと、これらを封止する樹脂パッケージ6Fとを備えている。
半導体チップ2Fは、平面視四角状であり、たとえば、複数の配線層が層間絶縁膜を介して積層されてなる多層配線構造を有している。また、半導体チップ2Fの厚さは、たとえば、220〜240μm(好ましくは、230μm程度)である。半導体チップ2Fの表面21F(厚さ方向一方面)は、表面保護膜7Fで覆われている。以下では、便宜的に、半導体チップ2Fの表面21Fに沿う複数の方向のうち、互いに直交する任意の2方向をX方向およびY方向とし、さらにこれらの方向の両方に直交する方向(つまり、表面21Fに垂直な方向)をZ方向として本実施形態を説明する。
表面保護膜7Fには、多層配線構造における最上の配線層を露出させるためのパッド開口8Fが複数形成されている。
パッド開口8Fは、平面視四角状であり、半導体チップ2Fにおいて互いに対向する1対の縁部に同数ずつ設けられている。各パッド開口8Fは、当該縁部に沿って等間隔に配置されている。そして、配線層の一部が、半導体チップ2Fの電極パッド9F(接合対象物)として、各パッド開口8Fから露出されている。
電極パッド9Fとして露出する最上の配線層は、たとえば、Al(アルミニウム)を含む金属材料からなり、具体的には、Alを主成分とする金属材料(たとえば、Al−Cu合金など)からなる。
一方、半導体チップ2Fの裏面22F(厚さ方向他方面)には、たとえば、Au、Ni、Agなどを含む裏面メタル10Fが形成されている。
ダイパッド3Fは、たとえば、金属薄板(たとえば、Cu、42アロイ(Fe−42%Niを含む合金)からなり、平面視で半導体チップ2Fよりも大きい四角状(たとえば、平面視で2.7mm角程度)である。また、ダイパッド3Fの厚さは、たとえば、190〜210μm(好ましくは、200μm程度)である。ダイパッド3Fの表面31F(厚さ方向一方面)には、Agなどを含むパッドめっき層11Fが形成されている。
そして、半導体チップ2Fおよびダイパッド3Fは、半導体チップ2Fの裏面22Fおよびダイパッド3Fの表面31Fが接合面として互いに対向した状態で、裏面22Fと表面31Fとの間に接合材12Fを介在させることによって、互いに接合されている。これにより、半導体チップ2Fは、表面21Fを上方に向けた姿勢でダイパッド3Fに支持されている。
接合材12Fは、たとえば、半田ペーストなどの導電性ペーストからなる。なお、接合材12Fとして、たとえば、銀ペースト、アルミナペーストなどの絶縁性ペーストを適用でき、その場合には、裏面メタル10Fおよび/またはパッドめっき層11Fは省略されてもよい。また、半導体チップ2Fとダイパッド3Fとが接合された状態において、接合材12Fの厚さは、たとえば、10〜20μmである。
ダイパッド3Fの裏面32F(厚さ方向他方面)は、樹脂パッケージ6Fから露出されている。露出した他方面には、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる半田めっき層13Fが形成されている。
電極リード4Fは、たとえば、ダイパッド3Fと同じ金属薄板(たとえば、Cu、42アロイ(Fe−42%Niなどを含む)からなる。電極リード4Fは、ダイパッド3Fの4つの側面のうち、電極パッド9Fが配置される側の2つの側面と直交する方向における両側に、それぞれ同数ずつ設けられることにより、半導体チップ2Fの周囲に配置されている。ダイパッド3Fの各側面に対向する電極リード4Fは、その対向する側面と平行な方向に等間隔に配置されている。各電極リード4Fのダイパッド3Fとの対向方向における長さは、たとえば、450〜550μm(好ましくは、500μm程度)である。電極リード4Fの表面41F(厚さ方向一方面)には、Agなどを含むリードめっき層14Fが形成されている。
一方、電極リード4Fの裏面42F(厚さ方向他方面)は、樹脂パッケージ6Fから露出されている。露出した裏面42Fには、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる半田めっき層15Fが形成されている。
ボンディングワイヤ5Fは、銅(たとえば、純度99.9999%(6N)以上、純度99.99%(4N)以上といった高純度銅などであり、微量の不純物を含む場合はある。)からなる。ボンディングワイヤ5Fは、電極パッド9Fおよび電極リード4Fと同数設けられ、各電極パッド9Fと各電極リード4Fとを1対1で電気的に接続している。
各ボンディングワイヤ5Fは、線状に延びる円柱状の本体部51Fと、本体部51Fの両端に形成され、電極パッド9Fおよび電極リード4Fにそれぞれ接合されたパッド接合部52Fおよびリード接合部53Fとを有している。
本体部51Fは、電極パッド9F側の一端から半導体チップ2Fの外側に上方へ膨らむ放物線状に湾曲し、他端において電極リード4Fの表面41Fへ向かって鋭角に入射している。
リード接合部53Fは、本体部51Fに近い一端側が相対的に厚く、本体部51Fに遠い他端側に至るに従って相対的に薄くなる断面視くさび状である。
そして、この半導体装置1Fでは、前述の第1実施形態と同様に、半導体チップ2Fの表面21Fおよび側面28F全体、ダイパッド3Fの表面31Fおよび側面全体、電極リード4Fの表面41Fおよび樹脂パッケージ6F内の側面全体、ならびにボンディングワイヤ5F全体が一体的な水分不透過絶縁膜25Fで被覆されている。
樹脂パッケージ6Fとしては、エポキシ樹脂など公知の材料を適用することができる。樹脂パッケージ6Fは、半導体装置1Fの外形をなし、略直方体状に形成されている。樹脂パッケージ6Fの大きさは、その平面サイズが、たとえば、4mm角程度であり、その厚さが、たとえば、0.80〜0.90mm、好ましくは、0.85mm程度である。
図46は、半導体チップの要部断面図であって、図44の破線円で囲まれる部分の拡大図である。図47は、図46に示す電極パッドの拡大平面図である。
パッド接合部52Fは、平面視で電極パッド9Fよりも小さい。パッド接合部52Fは、厚さ方向一方側が電極パッド9Fの表面に接触する略円板状のベース部54Fと、ベース部54Fの他方側から突出し、先端が本体部51Fの一端に繋がる釣鐘状の突出部55Fとを一体的に有する断面視凸状である。
ベース部54Fは、その側面56Fが、電極パッド9Fに接触する平面視略円形の他方面(ベース部54Fの裏面57F)の外周よりも径方向外側へ膨らむように湾曲している。電極パッド9Fに対するボンディングワイヤ5Fの接合部分としてのベース部54Fにおける最も膨出した部分の径(ベース部54Fの径)は、X方向およびY方向のそれぞれにおいてほぼ同じであり、たとえば、X方向の径DxおよびY方向の径Dyが70〜80μmである。また、ベース部54Fの厚さTz(Z方向における高さ)は、たとえば、15〜20μmである。
そして、この半導体装置1Fでは、各ベース部54Fの体積をVとしたとき、全てのベース部54Fの体積Vの平均AVEに対する、各ベース部54Fの体積Vのばらつきが、±15%以内、好ましくは、±10%以内である。具体的には、平均AVEと体積Vとの差の絶対値の平均AVEに対する比率(すなわち、(平均AVE−体積V)/平均AVE×100(%))が、15(%)以下である。
ベース部54Fの体積Vは、たとえば、ベース部54Fの径Dx、Dyおよびベース部54Fの厚さTzの積(すなわち、V=Dx×Dy×Tz)で表される。なお、ベース部54Fの体積Vは、ベース部54Fを概念的に直径DxもしくはDy、高さTzの円柱とし、その円柱の体積に基づいて近似値として求めることができる。したがって、V=π(Dx/2)・Tzと表わすこともできる。
また、本体部51Fの径Dw(ボンディングワイヤ5Fの径)は、たとえば、28〜38μmである。
図48A〜図48Eは、図44に示す半導体装置の製造工程を示す模式断面図である。
上記した半導体装置1Fを製造するには、たとえば、まず、ダイパッド3Fおよび電極リード4Fとを一体的に有するユニットを複数備えるリードフレーム20Fが用意される。なお、図48A〜図48Eでは、リードフレーム20Fの全体図は省略し、半導体チップ2Fを1つ搭載するのに必要な1ユニット分のダイパッド3Fおよび電極リード4Fのみを示す。
次いで、めっき法により、リードフレーム20Fの表面にAgなどの金属めっきが施される。これにより、パッドめっき層11Fおよびリードめっき層14Fが同時に形成される。
次いで、図48Aに示すように、接合材12Fを介して、リードフレーム20F上の全てのダイパッド3Fに、半導体チップ2Fがダイボンディングされる。
続いて、キャピラリ23Fを備えるワイヤボンダ(図示せず)により、複数の半導体チップ2Fに対して、1つずつ順にワイヤボンディングが行なわれる。
ワイヤボンダに備えられるキャピラリ23Fは、ボンディングワイヤ5Fが挿通されるストレート孔17Fが中心に形成された略円筒状であり、ワイヤボンディング時には、ストレート孔17Fの先端からボンディングワイヤ5Fが送り出される。
キャピラリ23Fの先端部には、ストレート孔17Fの長手方向に対して略垂直であり、平面視でストレート孔17Fに同心な円環状のフェイス部18Fと、フェイス部18Fからストレート孔17Fの長手方向に窪むチャンファ部19Fとが形成されている。
チャンファ部19Fの側面16Fは、フェイス部18Fの内周円とストレート孔17Fの周面とを連接する円錐面状に形成されている。したがって、側面16Fは断面視直線状であり、この実施形態では、その頂角(チャンファ角)が、たとえば、90°とされている。
そして、各半導体チップ2Fのワイヤボンディングでは、ボンディングワイヤ5Fの先端部(一端部)にFAB(Free Air Ball)を形成する工程(FAB形成工程)、FABを電極パッド9Fに接合する工程(1st接合工程)、FABから延びるボンディングワイヤ5Fを電極リード4Fに接合する工程(2nd接合工程)およびボンディングワイヤ5Fをキャピラリ23Fから切り離す工程(切断工程)がこの順に繰り返される。
まず、1番目にワイヤボンディングが行なわれる半導体チップ2Fの電極パッド9Fの数や配置パターンが、ワイヤボンダにより認識される(認識工程)。
次いで、1サイクル目のFAB工程が開始される。具体的には、キャピラリ23Fで保持されたボンディングワイヤ5Fの先端部(一端部)に電流が印加されることにより、先端部に球状のFAB24Fが形成される。印加電流Iは、目標とするFAB24Fの直径Dfに応じて設定される。たとえば、Dw=25μmのときがI=40mAであり、Dw=30μmのときがI=60mAであり、Dw=38μmのときがI=120mAである。電流Iの印加時間tは、目標とするFAB24Fの直径Dfに応じて設定される。たとえば、Dw=25μmのときがt=720μsecであり、Dw=30μmのときがt=830μsecであり、Dw=38μmのときがt=960μsecである。
1サイクル目のFAB工程では、印加電流Iに印加時間tを乗じた値(I×t)により表されるエネルギが、FAB24Fを形成するための第1エネルギEとして、ボンディングワイヤ5Fに与えられる。
なお、ワイヤボンダ(図示せず)に供給されるフォーミングガスの流量は、目標とするFAB24Fの直径Dfに応じて、適切な大きさに設定される。フォーミングガスとは、ボンディングワイヤ5Fの酸化を抑制するためのガスであって、たとえば、N、Hを含む。
次いで、図48Bに示すように、キャピラリ23Fが電極パッド9Fの直上に移動した後、降下し、FAB24Fが電極パッド9Fに接触する。その際、キャピラリ23FからFAB24Fに荷重(図48Bの白抜き矢印)および超音波(図48Bのジグザグ線)が印加される。印加荷重および印加超音波は、本体部51Fの線径Dw、目標とされるベース部54Fの径(DxおよびDy)および厚さ(Tz)に応じて、適切な大きさに設定される。
これにより、FAB24Fの一部がフェイス部18Fの下方に広がってベース部54Fが形成されるとともに、FAB24Fの残りの部分がストレート孔17F内に押し込まれつつ、チャンファ部19F内に残存して突出部55Fが形成される。こうして、ボンディングワイヤ5Fの一端部がパッド接合部52Fとして電極パッド9Fに接合されて、1st接合が形成される。
1st接合後、キャピラリ23Fが一定の高さまで上昇し、電極リード4Fの直上に移動する。そして、図48Cに示すように、キャピラリ23Fが再び降下して、ボンディングワイヤ5Fが電極リード4Fに接触する。その際、キャピラリ23Fからボンディングワイヤ5Fに荷重(図48Cの白抜き矢印)および超音波(図48Cのジグザグ線)が印加されることにより、キャピラリ23Fのフェイス部18Fの形状に応じてボンディングワイヤ5Fが変形し、電極リード4Fに接合される(ステッチボンド26Fおよびテイルボンド27Fの形成)ことにより、2nd接合としてのリード接合部53Fが形成される。
続いて、図48Dに示すように、キャピラリ23Fが上昇し、キャピラリ23Fの先端から一定長のテイルが確保された状態で、ボンディングワイヤ5Fがテイルボンド27Fの位置から引きちぎられる。
その後は、図48Eに示すように、2サイクル目以降のFAB形成工程(図48A)、1st接合工程(図48B)、2nd接合工程(図48C)および切断工程(図48D)がこの順に繰り返されて、1番目の半導体チップ2Fの全ての電極パッド9Fと電極リード4Fとが、ボンディングワイヤ5Fによって接続される。
2サイクル目以降のFAB形成工程において、FAB24Fを形成するための第2エネルギEは、たとえば、1サイクル目の第1エネルギEが第2エネルギEの105〜115%、好ましくは、108〜112%となるように設定される。たとえば、Dw=25μmのとき、ボンディングワイヤ5Fの先端部(一端部)に印加される印加電流I=40mA、印加時間t=792μsecであり、Dw=30μmのときがI=60mA、印加時間t=913μsecであり、Dw=38μmのときがI=120mA、印加時間t=1056μsecである。
また、ワイヤボンダ(図示せず)に供給されるフォーミングガスの流量は、たとえば、1サイクル目におけるフォーミングガスの流量と同じ大きさに設定される。
そして、1番目の半導体チップ2Fに対するワイヤボンディング終了後、2番目の半導体チップ2Fの電極パッド9Fの数や配置パターンが、ワイヤボンダにより認識される(認識工程)。次いで、1番目の半導体チップ2Fの場合と同様に、FAB形成工程(図48A)、1st接合工程(図48B)、2nd接合工程(図48C)および切断工程(図48D)がこの順に複数回(複数サイクル)繰り返されることにより、2番目の半導体チップ2Fの全ての電極パッド9Fと電極リード4Fとが、ボンディングワイヤ5Fによって接続される。
その後は、残りの複数の半導体チップ2F(3番目以降の半導体チップ2F)のそれぞれに対して、認識工程と、FAB形成工程、1st接合工程、2nd接合工程および切断工程が複数回繰り返されるワイヤボンディングとが行なわれる。
リードフレーム20F上の全ての半導体チップ2Fのワイヤボンディング終了後、図4Dと同様の方法により、水分不透過絶縁膜25Fが形成される。水分不透過絶縁膜25Fの形成後、リードフレーム20Fが成形金型にセットされ、全ての半導体チップ2Fがリードフレーム20Fとともに、樹脂パッケージ6Fにより一括して封止される。そして、樹脂パッケージ6Fから露出するダイパッド3Fの裏面32Fおよび電極リード4Fの裏面42Fに半田めっき層13F,15Fが形成される。最後に、ダイシングソーを用いて、リードフレーム20Fが樹脂パッケージ6Fとともに各半導体装置1Fのサイズに切断されることにより、図44に示す半導体装置1Fの個片が得られる。
以上のように、上記の方法によれば、各半導体チップ2Fのワイヤボンディングにおいて、1サイクル目のFAB形成工程時にボンディングワイヤ5Fに印加される第1エネルギE(印加電流I×印加時間t)が、2サイクル目以降のFAB形成工程時にボンディングワイヤ5Fに印加される第2エネルギE(印加電流I×印加時間t)よりも高くされる。たとえば、IがIと同じ値に設定され、tがtよりも長くされる。そのため、1サイクル目において、ボンディングワイヤ5Fの周囲の温度環境を安定化させることができる。その結果、1サイクル目において比較的大きなFAB24Fを形成することができる。
したがって、たとえば、印加時間tが印加時間tの105〜115%となるようにワイヤボンダの出力を調整することにより、1サイクル目のFAB24Fの直径Dfと、2サイクル目以降のFAB24Fの直径Dfとをほぼ同じにすることができる。その結果、全サイクルを通してFAB24Fの直径Dfのばらつきを抑制することができる。
また、各半導体チップ2Fについて、認識工程が終了した後に、FAB形成工程、1st接合工程、2nd接合工程および切断工程が一連の工程で複数回実行されることにより、ワイヤボンディングが行なわれる。そのため、各サイクルで作製されたFAB24Fは、しばらく放置されることなく、速やかに電極パッド9Fに接合される。そのため、FAB24Fの酸化を抑制することができるので、電極パッド9Fに対するボンディングワイヤの接続不良を抑制することができる。
以上、本発明の第6実施形態について説明したが、この第6実施形態は、以下のように変更されていてもよい。
たとえば、前述の実施形態では、FAB24Fの接合対象物が電極パッド9Fである場合のみを取り上げたが、FAB24Fの接合対象物は、たとえば、電極リード4Fであってもよいし、また、電極パッド9Fや電極リード4Fなどの上に形成されたスタッドバンプであってもよい。
また、たとえば、前述の実施形態では、SONタイプの半導体装置を取り上げたが、本発明は、QFN(Quad Flat Non-leaded)、QFP(Quad Flat Package)、SOP(Small Outline Package)などといった他の種類のパッケージタイプの半導体装置に適用することもできる。
また、前述の実施形態では、ボンディングワイヤ5Fが水分不透過絶縁膜25Fで被覆されている態様を例示したが、前述の第6の課題を解決するための第6の目的を少なくとも達成するのであれば、図49に示すように、水分不透過絶縁膜25Fが設けられていなくてもよい。
次に、この第6実施形態に関して実験を行なった。なお、本発明は下記の実施例によって限定されるものではない。
<実施例1>
144本の電極リードを有するリードフレームのダイパッド上に、144個の電極パッドを有する半導体チップをダイボンディングした。
次いで、線径30μmの銅ボンディングワイヤをキャピラリで保持し、フォーミングガスを0.3L/minで供給しながら、ワイヤの先端部に60mAの電流Iを913μsec(t)印加することにより、FABを作製した(FAB形成工程)。
次いで、FABを保持したキャピラリを、電極パッドの直上に移動させ、電極パッドに対して一気に降下させて、FABを電極パッドに衝突させた。この際、FABに対して、荷重および超音波を印加した。これにより、ボンディングワイヤをパッド接合部として電極パッドに接合させた(1st接合工程)。
次いで、キャピラリを上昇させ、電極リードの直上に移動させた後、キャピラリを電極リードに対して一気に降下させることにより、ボンディングワイヤを電極パッドに衝突させた。この際、ボンディングワイヤに対して、荷重および超音波を印加した。これにより、ボンディングワイヤにステッチボンドおよびテイルボンドを形成して、電極リードに接合させた(2nd接合工程)。
次いで、キャピラリを上昇させ、キャピラリの先端から一定長のテイルを確保した状態で、ボンディングワイヤをテイルボンドの位置から切断した(切断工程)。
この後、上記したFAB形成工程、1st接合工程、2nd接合工程および切断工程からなるサイクルを14回連続して繰り返すことにより、15個の電極パッドと、15個電極リードとを、ボンディングワイヤにより1対1で接続した。
なお、2〜15サイクル目のFAB形成工程では、ボンディングワイヤの先端部に60mAの電流Iを830μsec(t)印加することにより、FABを作製した。すなわち、1サイクル目では、その印加時間tを2サイクル目の印加時間tの110%とすることにより(913(t)=830(t)×1.1)、2サイクル目の第2エネルギEの1.1倍の第1エネルギEをボンディングワイヤに与えてFABを形成した。
以上のように形成された各パッド接合部のベース部の径Dx、Dy(XおよびY方向の径)およびベース部の厚さTz(Z方向の高さ)を測定した。測定したDx、DyおよびTzの値を下記表2に示す。また、Dx、DyおよびTzに基づいて、全てのベース部の体積Vの平均に対する、各ベース部の体積Vのばらつきを算出した。結果を表2に示す。
また、ベース部の径DxおよびDyの分布を、図50(a)に示す。また、ベース部の厚さTzの分布を、図50(b)に示す。なお、XおよびY方向は、半導体チップの表面に沿う複数の方向のうち、互いに直交する任意の2方向であり、Z方向は、XおよびY方向の両方に直交する方向(つまり、半導体チップの表面に垂直な方向)である。また、図50(a)および図50(b)において、◆で示されるプロットが、1サイクル目に形成されたベース部の径または厚さであり、◇で示されるプロットが、2サイクル目以降に形成されたベース部の径または厚さである。
そして、2サイクル目以降のベース部のDx、DyおよびTzの平均値を算出したところ、径Dx:73.9μm、径Dy:75.2μm、厚さTz:14.9μmであった。これに対し、1サイクル目のベース部のDx、DyおよびTzは、径Dx:74.1μm、径Dy:75.1μm、厚さTz:15.0μmであった。
<比較例1>
1サイクル目のFAB形成工程での印加電流Iと、2サイクル目以降のFAB形成工程での印加電流Iとを同じにしたことを除いて、実施例1と同様の半導体チップおよびリードフレームを用いて、実施例1と同じ手順および同じ条件によりワイヤボンディングを行なった。
以上のように形成された各パッド接合部のベース部の径Dx、Dy(XおよびY方向の径)およびベース部の厚さTz(Z方向の高さ)を測定した。測定したDx、DyおよびTzの値を下記表5に示す。また、Dx、DyおよびTzに基づいて、全てのベース部の体積Vの平均に対する、各ベース部の体積Vのばらつきを算出した。結果を表5に示す。
また、ベース部の径DxおよびDyの分布を、図50(a)に示す。また、ベース部の厚さTzの分布を、図50(b)に示す。図50(a)および図50(b)において、■で示されるプロットが、1サイクル目に形成されたベース部の径または厚さであり、2サイクル目に形成されたベース部の径および厚さは、実施例1と同じである。
そして、1サイクル目のベース部のDx、DyおよびTzは、径Dx:71.0μm、径Dy:71.5μm、厚さTz:13.5μmであり、実施例1における1サイクル目のベース部の径および厚さよりも小さいことが確認された。
<実施例2>
48本の電極リードを有するリードフレームおよび48個の電極パッドを有する半導体チップを用いたことを除いて、実施例1と同じ手順および同じ条件によりワイヤボンディングを行なった。
以上のように形成された各パッド接合部のベース部の径Dx、Dy(XおよびY方向の径)およびベース部の厚さTz(Z方向の高さ)を測定した。測定したDx、DyおよびTzの値を下記表2に示す。また、Dx、DyおよびTzに基づいて、全てのベース部の体積Vの平均に対する、各ベース部の体積Vのばらつきを算出した。結果を表2に示す。
また、ベース部の径DxおよびDyの分布を、図51(a)に示す。また、ベース部の厚さTzの分布を、図51(b)に示す。図51(a)および図51(b)において、◆で示されるプロットが、1サイクル目に形成されたベース部の径または厚さであり、◇で示されるプロットが、2サイクル目以降に形成されたベース部の径または厚さである。
そして、2サイクル目以降のベース部のDx、DyおよびTzの平均値を算出したところ、径Dx:75.0μm、径Dy:76.8μm、厚さTz:16.7μmであった。これに対し、1サイクル目のベース部のDx、DyおよびTzは、径Dx:75.2μm、径Dy:77.1μm、厚さTz:16.9μmであった。
<比較例2>
1サイクル目のFAB形成工程での印加時間tと、2サイクル目以降のFAB形成工程での印加時間tとを同じにしたことを除いて、実施例2と同様の半導体チップおよびリードフレームを用いて、実施例2と同じ手順および同じ条件によりワイヤボンディングを行なった。
以上のように形成された各パッド接合部のベース部の径Dx、Dy(XおよびY方向の径)およびベース部の厚さTz(Z方向の高さ)を測定した。測定したDx、DyおよびTzの値を下記表5に示す。また、Dx、DyおよびTzに基づいて、全てのベース部の体積Vの平均に対する、各ベース部の体積Vのばらつきを算出した。結果を表5に示す。
また、ベース部の径DxおよびDyの分布を、図51(a)に示す。また、ベース部の厚さTzの分布を、図51(b)に示す。図51(a)および図51(b)において、■で示されるプロットが、1サイクル目に形成されたベース部の径または厚さであり、2サイクル目に形成されたベース部の径および厚さは、実施例2と同じである。
そして、1サイクル目のベース部のDx、DyおよびTzは、径Dx:72.0μm、径Dy:72.5μm、厚さTz:14.0μmであり、実施例2における1サイクル目のベース部の径および厚さよりも小さいことが確認された。
<実施例3>
44本の電極リードを有するリードフレームおよび44個の電極パッドを有する半導体チップを用いたことを除いて、実施例1と同じ手順および同じ条件によりワイヤボンディングを行なった。
以上のように形成された各パッド接合部のベース部の径Dx、Dy(XおよびY方向の径)およびベース部の厚さTz(Z方向の高さ)を測定した。測定したDx、DyおよびTzの値を下記表3に示す。また、Dx、DyおよびTzに基づいて、全てのベース部の体積Vの平均に対する、各ベース部の体積Vのばらつきを算出した。結果を表3に示す。
また、ベース部の径DxおよびDyの分布を、図52(a)に示す。また、ベース部の厚さTzの分布を、図52(b)に示す。図52(a)および図52(b)において、◆で示されるプロットが、1サイクル目に形成されたベース部の径または厚さであり、◇で示されるプロットが、2サイクル目以降に形成されたベース部の径または厚さである。
そして、2サイクル目以降のベース部のDx、DyおよびTzの平均値を算出したところ、径Dx:74.7μm、径Dy:77.3μm、厚さTz:16.5μmであった。これに対し、1サイクル目のベース部のDx、DyおよびTzは、径Dx:74.9μm、径Dy:77.6μm、厚さTz:16.7μmであった。
<比較例3>
1サイクル目のFAB形成工程での印加時間tと、2サイクル目以降のFAB形成工程での印加時間tとを同じにしたことを除いて、実施例3と同様の半導体チップおよびリードフレームを用いて、実施例3と同じ手順および同じ条件によりワイヤボンディングを行なった。
以上のように形成された各パッド接合部のベース部の径Dx、Dy(XおよびY方向の径)およびベース部の厚さTz(Z方向の高さ)を測定した。測定したDx、DyおよびTzの値を下記表6に示す。また、Dx、DyおよびTzに基づいて、全てのベース部の体積Vの平均に対する、各ベース部の体積Vのばらつきを算出した。結果を表6に示す。
また、ベース部の径DxおよびDyの分布を、図52(a)に示す。また、ベース部の厚さTzの分布を、図52(b)に示す。図52(a)および図52(b)において、■で示されるプロットが、1サイクル目に形成されたベース部の径または厚さであり、2サイクル目に形成されたベース部の径および厚さは、実施例3と同じである。
そして、1サイクル目のベース部のDx、DyおよびTzは、径Dx:71.0μm、径Dy:73.0μm、厚さTz:13.5μmであり、実施例3における1サイクル目のベース部の径および厚さよりも小さいことが確認された。
<実施例4>
20本の電極リードを有するリードフレームおよび20個の電極パッドを有する半導体チップを用いたことを除いて、実施例1と同じ手順および同じ条件によりワイヤボンディングを行なった。
以上のように形成された各パッド接合部のベース部の径Dx、Dy(XおよびY方向の径)およびベース部の厚さTz(Z方向の高さ)を測定した。測定したDx、DyおよびTzの値を下記表3に示す。また、Dx、DyおよびTzに基づいて、全てのベース部の体積Vの平均に対する、各ベース部の体積Vのばらつきを算出した。結果を表3に示す。
また、ベース部の径DxおよびDyの分布を、図53(a)に示す。また、ベース部の厚さTzの分布を、図53(b)に示す。図53(a)および図53(b)において、◆で示されるプロットが、1サイクル目に形成されたベース部の径または厚さであり、◇で示されるプロットが、2サイクル目以降に形成されたベース部の径または厚さである。
そして、2サイクル目以降のベース部のDx、DyおよびTzの平均値を算出したところ、径Dx:75.2μm、径Dy:77.7μm、厚さTz:17.6μmであった。これに対し、1サイクル目のベース部のDx、DyおよびTzは、径Dx:75.3μm、径Dy:77.9μm、厚さTz:17.8μmであった。
<比較例4>
1サイクル目のFAB形成工程での印加時間tと、2サイクル目以降のFAB形成工程での印加時間tとを同じにしたことを除いて、実施例4と同様の半導体チップおよびリードフレームを用いて、実施例4と同じ手順および同じ条件によりワイヤボンディングを行なった。
以上のように形成された各パッド接合部のベース部の径Dx、Dy(XおよびY方向の径)およびベース部の厚さTz(Z方向の高さ)を測定した。測定したDx、DyおよびTzの値を下記表6に示す。また、Dx、DyおよびTzに基づいて、全てのベース部の体積Vの平均に対する、各ベース部の体積Vのばらつきを算出した。結果を表6に示す。
また、ベース部の径DxおよびDyの分布を、図53(a)に示す。また、ベース部の厚さTzの分布を、図53(b)に示す。図53(a)および図53(b)において、■で示されるプロットが、1サイクル目に形成されたベース部の径または厚さであり、2サイクル目に形成されたベース部の径および厚さは、実施例4と同じである。
そして、1サイクル目のベース部のDx、DyおよびTzは、径Dx:73.5μm、径Dy:75.0μm、厚さTz:14.5μmであり、実施例4における1サイクル目のベース部の径および厚さよりも小さいことが確認された。
<実施例5>
20本の電極リードを有するリードフレームおよび20個の電極パッドを有する半導体チップ(実施例4とは異なるチップ)を用いたことを除いて、実施例1と同じ手順および同じ条件によりワイヤボンディングを行なった。
以上のように形成された各パッド接合部のベース部の径Dx、Dy(XおよびY方向の径)およびベース部の厚さTz(Z方向の高さ)を測定した。測定したDx、DyおよびTzの値を下記表4に示す。また、Dx、DyおよびTzに基づいて、全てのベース部の体積Vの平均に対する、各ベース部の体積Vのばらつきを算出した。結果を表4に示す。
また、ベース部の径DxおよびDyの分布を、図54(a)に示す。また、ベース部の厚さTzの分布を、図54(b)に示す。図54(a)および図54(b)において、◆で示されるプロットが、1サイクル目に形成されたベース部の径または厚さであり、◇で示されるプロットが、2サイクル目以降に形成されたベース部の径または厚さである。
そして、2サイクル目以降のベース部のDx、DyおよびTzの平均値を算出したところ径Dx:76.1μm、径Dy:77.8μm、厚さTz:17.7μmであった。これに対し、1サイクル目のベース部のDx、DyおよびTは、径Dx:76.4μm、径Dy:78.0μm、厚さTz:17.9μmであった。
<比較例5>
1サイクル目のFAB形成工程での印加時間tと、2サイクル目以降のFAB形成工程での印加時間tとを同じにしたことを除いて、実施例5と同様の半導体チップおよびリードフレームを用いて、実施例5と同じ手順および同じ条件によりワイヤボンディングを行なった。
以上のように形成された各パッド接合部のベース部の径Dx、Dy(XおよびY方向の径)およびベース部の厚さTz(Z方向の高さ)を測定した。測定したDx、DyおよびTzの値を下記表7に示す。また、Dx、DyおよびTzに基づいて、全てのベース部の体積の平均に対する、各ベース部の体積のばらつきを算出した。結果を表7に示す。
また、ベース部の径DxおよびDyの分布を、図54(a)に示す。また、ベース部の厚さTzの分布を、図54(b)に示す。図54(a)および図54(b)において、■で示されるプロットが、1サイクル目に形成されたベース部の径または厚さであり、2サイクル目に形成されたベース部の径および厚さは、実施例5と同じである。
そして、1サイクル目のベース部のDx、DyおよびTzは、径Dx:72.0μm、径Dy:74.5μm、厚さTz:15.5μmであり、実施例5における1サイクル目のベース部の径および厚さよりも小さいことが確認された。
<実施例6〜9および比較例6>
44本の電極リードを有するリードフレームおよび44個の電極パッドを有する半導体チップを用いたことを除いて、実施例1と同じ手順および同じ条件によりワイヤボンディングを行なった。なお、実施例6〜9および比較例6における、1サイクル目のFAB形成工程での印加エネルギEと、2サイクル目以降のFAB形成工程での印加エネルギEとの関係は、以下のとおりである。
実施例6:E=E×104(%)/100
実施例7:E=E×108(%)/100
実施例8:E=E×112(%)/100
実施例9:E=E×116(%)/100
比較例6:E=E×100(%)/100
実施例6〜9および比較例6における1サイクル目に形成されたベース部のXおよびY方向の径、および2サイクル目以降に形成されたベース部のXおよびY方向の径を、図55に示す。なお、2サイクル目以降のベース部の径については、平均値を示している。
実施例6〜9および比較例6における、ベース部の径は以下のとおりである。
実施例6 X方向Dx:73.0μm Y方向Dy:75.0μm
実施例7 X方向Dx:75.8μm Y方向Dy:76.8μm
実施例8 X方向Dx:75.4μm Y方向Dy:78.0μm
実施例9 X方向Dx:76.5μm Y方向Dy:79.1μm
比較例6 X方向Dx:72.2μm Y方向Dy:73.4μm
2サイクル目以降(実施例6〜9および比較例6共通)
X方向Dx:75.2μm Y方向Dy:77.1μm
以上より、実施例6〜9では、1サイクル目のベース部の径が、XおよびY方向のいずれにおいても、2サイクル目以降のベース部の径の±1μm以内の範囲内にあった。一方、比較例6では、1サイクル目のベース部の径が、XおよびY方向のいずれにおいても、2サイクル目以降のベース部の径の±1.5μm以上であった。
<第7実施形態 図56〜図68>
この第7実施形態による開示により、前述の「発明が解決しようとする課題」に記載した課題のほか、下記に示す第7の背景技術に対する第7の課題を解決することもできる。

(1)第7の背景技術 典型的な半導体装置では、半導体チップがダイパッド上に配置され、半導体チップとダイパッドの周囲に配置されたリードとがAu(金)からなるワイヤにより接続されている。具体的には、半導体チップの表面に、Al(アルミニウム)からなるパッドが配置されている。そして、そのパッドの表面とリードの表面との間に、Auからなるワイヤがアーチ状のループを描いて架設されている。
ワイヤの架設時(ワイヤボンディング時)には、ワイヤボンダのキャピラリに保持されたワイヤの先端にFAB(Free Air Ball)が形成され、そのFABがパッドの表面に当接される。このとき、キャピラリによりFABがパッドに向けて所定の荷重で押圧されるとともに、キャピラリに設けられた超音波振動子に所定の駆動電流が供給され、FABに超音波振動が付与される。その結果、FABがパッドの表面に擦られながら押しつけられ、パッドの表面に対するワイヤの接合が達成される。その後、キャピラリがリードに向けて移動される。そして、ワイヤがリードの表面に押し付けられて、ワイヤに超音波振動が付与されつつ、ワイヤが引きちぎられる。これにより、パッドの表面とリードの表面との間に、ワイヤが架設される。
キャピラリには、FABとパッドとの接合時にパッドと対向する面であるフェイスの外径(T寸法)が相対的に大きく、キャピラリの中心軸線に対してフェイスに接続される側面のなす角度が相対的に大きいスタンダードタイプキャピラリと、フェイスの外形が相対的に小さく、キャピラリの中心軸線に対してフェイスに接続される側面のなす角度が相対的に小さいボトルネックタイプキャピラリとがある。
(2)第7の課題
最近、市場で半導体装置の価格競争が激化しており、半導体装置のコストのさらなる低減が要求されている。コスト低減策の1つとして、高価なAuからなるワイヤ(金ワイヤ)から安価なCu(銅)からなるワイヤ(銅ワイヤ)への代替が検討されている。
しかしながら、銅ワイヤの先端に形成されるFABは、金ワイヤの先端に形成されるFABよりも硬く、変形しにくいため、金ワイヤの先端に形成されるFABと比較して、パッドへの良好な接合を達成可能な条件の設定が困難である。
金ワイヤの先端に形成されるFABでは、そのサイズが同じであれば、ワイヤボンディングに用いられるキャピラリがスタンダードタイプキャピラリであるかボトルネックタイプキャピラリであるかにかかわらず、同じ大きさの荷重および超音波振動子の駆動電流でパッドに良好に接合する。ところが、銅ワイヤの先端に形成されるFABでは、ワイヤボンディングに用いられるキャピラリがスタンダードタイプキャピラリである場合に、パッドへの良好な接合を達成することができる荷重および超音波振動子の駆動電流が既知であっても、キャピラリがボトルネックタイプに変更されると、その大きさの荷重および超音波振動子の駆動電流では、パッドへの良好な接合を達成することができない。
すなわち、この第7実施形態に係る発明は、ワイヤボンディングに用いられるキャピラリがスタンダードタイプキャピラリからボトルネックタイプキャピラリに変更されても、FABに加えられる荷重およびキャピラリに設けられた超音波振動子の駆動電流の大きさを簡単に設定することができ、パッドに対する銅ワイヤの良好な接合を達成することができる、ワイヤボンディング方法を提供することを第7の目的としている。
(3)具体的な実施形態の開示
図56は、本発明の第7実施形態に係る半導体装置の模式的な断面図である。図57は、図56に示す半導体装置の模式的な底面図である。
半導体装置1Gは、QFN(Quad Flat Non-leaded Package)が適用された半導体装置であり、半導体チップ2Gをダイパッド3G、リード4Gおよび銅ワイヤ5Gとともに樹脂パッケージ6Gで封止した構造を有している。半導体装置1G(樹脂パッケージ6G)の外形は、扁平な直方体形状である。
本実施形態では、半導体装置1Gの外形は、平面形状が4mm角の正方形状で厚さが0.85mmの6面体であり、以下で挙げる半導体装置1Gの各部の寸法は、半導体装置1Gがその外形寸法を有する場合の一例である。
半導体チップ2Gは、平面視で2.3mmの正方形状をなしている。半導体チップ2Gの厚さは、0.23mmである。半導体チップ2Gの表面の周縁部には、複数のパッド7Gが配置されている。各パッド7Gは、半導体チップ2Gに作り込まれた回路と電気的に接続されている。半導体チップ2Gの裏面には、Au、Ni(ニッケル)、Ag(銀)などの金属層からなる裏メタル8Gが形成されている。
ダイパッド3Gおよびリード4Gは、金属薄板(たとえば、銅薄板)を打ち抜くことにより形成される。その金属薄板(ダイパッド3Gおよびリード4G)の厚さは、0.2mmである。ダイパッド3Gおよびリード4Gの表面には、Agからなるめっき層9Gが形成されている。
ダイパッド3Gは、平面視で2.7mmの正方形状をなし、各側面が半導体装置1Gの側面
と平行をなすように半導体装置1Gの中央部に配置されている。
ダイパッド3Gの裏面の周縁部には、裏面側からの潰し加工により、その全周にわたって、断面略1/4楕円形状の窪みが形成されている。そして、その窪みには、樹脂パッケージ6Gが入り込んでいる。これにより、ダイパッド3Gの周縁部がその上下から樹脂パッケージ6Gで挟まれ、ダイパッド3Gの樹脂パッケージ6Gからの脱落が防止(抜け止め)されている。
また、ダイパッド3Gの裏面は、その周縁部(断面略1/4楕円形状に窪んだ部分)を除いて、樹脂パッケージ6Gの裏面から露出している。
リード4Gは、ダイパッド3Gの各側面と対向する位置に、同数(たとえば、9本)ずつ設けられている。ダイパッド3Gの側面に対向する各位置において、リード4Gは、その対向する側面と直交する方向に延び、当該側面と平行な方向に等間隔を空けて配置されている。リード4Gの長手方向の長さは、0.45mmである。また、ダイパッド3Gとリード4Gとの間の間隔は、0.2mmである。
リード4Gの裏面のダイパッド3G側の端部には、裏面側からの潰し加工により、断面略1/4楕円形状の窪みが形成されている。そして、その窪みには、樹脂パッケージ6Gが入り込んでいる。これにより、リード4Gのダイパッド3G側の端部がその上下から樹脂パッケージ6Gで挟まれ、リード4Gの樹脂パッケージ6Gからの脱落が防止(抜け止め)されている。
リード4Gの裏面は、ダイパッド3G側の端部(断面略1/4楕円形状に窪んだ部分)を除いて、樹脂パッケージ6Gの裏面から露出している。また、リード4Gのダイパッド3G側と反対側の側面は、樹脂パッケージ6Gの側面から露出している。
ダイパッド3Gおよびリード4Gの裏面における樹脂パッケージ6Gから露出する部分には、半田からなるめっき層10Gが形成されている。
そして、半導体チップ2Gは、パッド7Gが配置されている表面を上方に向けた状態で、その裏面が接合材11Gを介して、ダイパッド3Gの表面(めっき層10G)に接合されている。接合材11Gには、たとえば、半田ペーストが用いられる。接合材11Gの厚さは、0.02mmである。
なお、半導体チップ2Gとダイパッド3Gとの電気的な接続が不要な場合には、裏メタル8Gが省略されて、半導体チップ2Gの裏面がダイパッド3Gの表面に銀ペーストなどの絶縁性ペーストからなる接合材を介して接合されてもよい。この場合、半導体チップ2Gの平面サイズは、2.3mm角となる。また、ダイパッド3Gの表面上のめっき層9Gが省略されてもよい。
銅ワイヤ5Gは、たとえば、純度が99.99%以上の銅からなる。銅ワイヤ5Gの一端は、半導体チップ2Gのパッド7Gに接合されている。銅ワイヤ5Gの他端は、リード4Gの表面に接合されている。そして、銅ワイヤ5Gは、半導体チップ2Gとリード4Gとの間に、アーチ状のループを描いて架設されている。この銅ワイヤ5Gのループの頂部と半導体チップ2Gの表面との高低差は、0.16mmである。
そして、この半導体装置1Gでは、前述の第1実施形態と同様に、半導体チップ2Gの表面全体、ダイパッド3Gの表面および側面全体、リード4Gの表面全体、ならびに銅ワイヤ5G全体が一体的な水分不透過絶縁膜18Gで被覆されている。
図58は、図56に示す破線で囲まれる部分の拡大図である。
パッド7Gは、Alを含む金属からなり、半導体チップ2Gの最上層の層間絶縁膜12G上に形成されている。層間絶縁膜12G上には、表面保護膜13Gが形成されている。パッド7Gは、その周縁部が表面保護膜13Gに覆われ、中央部が表面保護膜13Gに形成されたパッド開口14Gを介して露出している。
銅ワイヤ5Gは、表面保護膜13Gから露出するパッド7Gの中央部に接合されている。銅ワイヤ5Gは、後述するように、その先端にFABが形成され、FABがパッド7Gに押し付けられることにより接合される。このとき、FABが変形することにより、銅ワイヤ5Gにおけるパッド7Gとの接合部分には、鏡餅形状のファーストボール部15Gが形成される。また、ファーストボール部15Gの周囲に、ファーストボール部15Gの下方からパッド7Gの材料が徐々に迫り出すことにより、迫り出し部16Gがパッド7Gの表面から大きく浮き上がらずに形成される。
たとえば、銅ワイヤ5Gの線径が25μmである場合、ファーストボール部15Gの狙い直径(ファーストボール部15Gの設計上の直径)は、74〜76μmであり、ファーストボール部15Gの狙い厚さ(ファーストボール部15Gの設計上の厚さ)は、17〜18μmである。
図59A〜図59Dは、本発明の一実施形態に係るワイヤボンディング方法を説明するための模式的な断面図である。
銅ワイヤ5Gは、ダイパッド3Gおよびリード4Gがそれらを取り囲むフレーム(図示せず)に接続された状態、つまりダイパッド3Gおよびリード4Gがリードフレームをなす状態で、ワイヤボンダにより、半導体チップ2Gとリード4Gとの間に架設される。
ワイヤボンダには、キャピラリCが備えられている。キャピラリCは、図59Aに示すように、ワイヤ挿通孔41Gが中心軸線上に形成された略円筒形状をなしている。銅ワイヤ5Gは、ワイヤ挿通孔41Gに挿通されて、ワイヤ挿通孔41Gの先端(下端)から送り出される。
キャピラリCの先端部には、ワイヤ挿通孔41Gの下方に、ワイヤ挿通孔41Gと連通する円錐台形状のチャンファ42Gが形成されている。また、キャピラリCの先端部は、チャンファ42Gの下端縁に連続し、銅ワイヤ5Gとパッド7Gおよびリード4Gとの接合時(ワイヤボンディング時)にパッド7Gおよびリード4Gと対向する面であるフェイス43Gを有している。フェイス43Gは、キャピラリCの中心軸線と直交する平面に対して外側が上がるように緩やかに傾斜している。
まず、図59Aに示すように、キャピラリCがパッド7Gの直上に移動される。次に、チャンファ42Gに銅ワイヤ5Gの先端が位置する状態で、銅ワイヤ5Gの先端部に電流が印加されることにより、その先端部にFAB44が形成される。電流の値および印加時間は、銅ワイヤ5Gの線径およびFAB44の狙い直径(FAB44の設計上の直径)に応じて適宜設定される。FAB44の一部は、チャンファ42Gからその下方にはみ出ている。
その後、図59Bに示すように、キャピラリCがパッド7Gに向かって下降され、キャピラリCにより、FAB44がパッド7Gに押し付けられる。このとき、キャピラリCによりFAB44に荷重が加えられるとともに、キャピラリCに設けられた超音波振動子(図示せず)から発振された超音波振動がFAB44に付与される。
図60は、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。
たとえば、図60に示すように、FAB44がパッド7Gに当接した時刻T1から所定時間(たとえば、3msec)が経過する時刻T2までの間は、キャピラリCからFAB44に相対的に大きい初期荷重P1が加えられる。時刻T2以後は、キャピラリCからFAB44に加えられる荷重が下げられ、FAB44に相対的に小さい荷重P2(たとえば、30g)が加えられる。この荷重P2は、キャピラリCが上昇される時刻T4になるまで加え続けられる。
なお、初期荷重P1は、パッド7Gに対するファーストボール部15Gの狙い接合面積(パッド7Gに対するファーストボール部15Gの設計上の接合面積)に一定の係数(初期荷重P1の単位がgであり、接合面積の単位がmmである場合、たとえば、28786)を乗じた値に基づいて設定される。本実施形態では、パッド7Gに対するファーストボール部15Gの狙い接合面積を0.00430mmとして、初期荷重P1が130gに設定される。
キャピラリCとして、スタンダードタイプキャピラリが用いられる場合、超音波振動子には、FAB44がパッド7Gに当接する時刻T1より前から値U1の駆動電流が印加される。駆動電流値U1は、たとえば、15mAである。そして、FAB44がパッド7Gに当接すると、そのときの時刻T1から時刻T3までの間に、超音波振動子に印加される駆動電流の値が値U1から値U2まで一定の変化率で(単調に)上げられる。駆動電流値U2は、たとえば、90mAである。時刻T3以後は、時刻T4になるまで、値U2の駆動電流が超音波振動子に印加し続けられる。
スタンダードタイプキャピラリは、図61に示すような形状をなし、次のような寸法を有している。チャンファ42Gの下端縁の直径であるCD寸法は、66μm(0.066mm)である。フェイス43Gの外径であるT寸法は、178μm(0.178mm)である。キャピラリCを中心軸線を含む平面で切断した断面(図61に示す断面)において、チャンファ42Gの側面に沿って延びる2本の直線がなす角度であるチャンファ角は、90°である。フェイス43GがキャピラリCの中心軸線と直交する平面に対してなす角度であるフェイス角FAは、8°である。キャピラリCを中心軸線を含む平面で切断した断面において、キャピラリCの側面のフェイス43Gの上端からさらに上方に延びる部分と中心軸線とがなす角度CAは、20°である。
一方、キャピラリCとして、ボトルネックタイプキャピラリが用いられる場合、図60に示すように、超音波振動子には、FAB44がパッド7Gに当接する時刻T1より前から値U1の1.4倍の値の駆動電流が印加される。そして、FAB44がパッド7Gに当接すると、そのときの時刻T1から時刻T3までの間に、超音波振動子に印加される駆動電流の値が値U1から値U2の1.4倍の値まで一定の変化率で(単調に)上げられる。時刻T3以後は、時刻T4になるまで、値U2の1.4倍の値の駆動電流が超音波振動子に印加し続けられる。
ボトルネックタイプキャピラリは、図62に示すような形状をなし、次のような寸法を有している。チャンファ42Gの下端縁の直径であるCD寸法は、66μm(0.066mm)である。フェイス43Gの外径であるT寸法は、178μm(0.178mm)である。キャピラリCを中心軸線を含む平面で切断した断面(図62に示す断面)において、チャンファ42Gの側面に沿って延びる2本の直線がなす角度であるチャンファ角は、90°である。フェイス43GがキャピラリCの中心軸線と直交する平面に対してなす角度であるフェイス角FAは、8°である。キャピラリCを中心軸線を含む平面で切断した断面において、キャピラリCの側面のフェイス43Gの上端からさらに上方に延びる部分と中心軸線とがなす角度CAは、10°である。
その結果、FAB44がキャピラリCのチャンファ42Gおよびフェイス43Gの形状に沿って変形し、図58に示すように、パッド7G上に、鏡餅形状のファーストボール部15Gが形成されるとともに、その周囲に迫り出し部16Gが形成される。これにより、パッド7Gに対する銅ワイヤ5Gの接合(ファーストボンディング)が達成される。
時刻T1から予め定める接合時間が経過し、時刻T4になると、キャピラリCがパッド7Gの上方に離間される。その後、キャピラリCは、リード4Gの表面に向けて斜め下方に移動される。そして、図59Cに示すように、超音波振動子に駆動電流が印加され、キャピラリCに超音波振動が付与されつつ、キャピラリCにより、銅ワイヤ5Gがリード4Gの表面に押し付けられ、さらに引きちぎられる。これにより、リード4Gの表面上に、銅ワイヤ5Gの他端部からなる側面視楔状のステッチ部が形成され、銅ワイヤのリード4Gに対する接合(セカンドボンディング)が達成される。
その後は、他のパッド7Gおよびこれに対応するリード4Gを対象として、図59A〜図59Cに示す工程が行われる。そして、図59A〜図59Cに示す工程が繰り返されることにより、図59Dに示すように、半導体チップ2Gのすべてのパッド7Gとリード4Gとの間に銅ワイヤ5Gが架設される。全てのワイヤボンディング終了後、図4Dと同様の方法により、水分不透過絶縁膜18Gが形成される。
以上のように、銅ワイヤ5Gの先端に形成されたFAB44がパッド7Gに当接した後、キャピラリCによりFAB44に荷重が加えられる。また、キャピラリCに設けられた超音波振動子に駆動電流が印加される。そのため、荷重によりFAB44が変形しつつ、超音波振動子から伝搬する超音波振動によりFAB44がパッド7Gに擦りつけられる。その結果、FAB44とパッド7Gとの接合が達成される。
そして、キャピラリCとしてボトルネックタイプキャピラリが用いられる場合には、超音波振動子に印加される駆動電流の値が、キャピラリCとしてスタンダードタイプキャピラリが用いられる場合における駆動電流の値U1,U2の1.4倍の値に設定される。これにより、キャピラリCがスタンダードタイプキャピラリからボトルネックタイプキャピラリに変更されても、荷重および超音波振動子の駆動電流の大きさが簡単かつ適切に設定され、パッド7Gに対する銅ワイヤ5Gの良好な接合を達成することができる。
FAB44のパッド7Gへの当接後は、超音波振動子に印加される駆動電流の値が一定の変化率で漸増される。その一方で、FAB44に荷重が加えられることにより、FAB44が押し潰されるように変形し、FAB44とパッド7Gとの当接部分の面積が漸増する。これにより、超音波振動子からFAB44に伝搬する超音波振動のエネルギーが漸増し、また、パッド7Gに擦りつけられるFAB44の面積が漸増する。その結果、ファーストボール部15Gの中央部の下方において、FAB44に伝搬する超音波振動のエネルギーの急増によるダメージがパッド7Gおよびパッド7Gの下層に生じることを抑制しつつ、ファーストボール部15Gのパッド7Gとの接合面の周縁部までパッド7Gに良好に接合された状態を得ることができる。
また、FAB44のパッド7Gへの当接前から超音波振動子に駆動電流が印加されている。そのため、FAB44がパッド7Gに当接した瞬間から、FAB44とパッド7Gとの当接部分に超音波振動が伝搬し、その当接部分がパッド7Gに擦りつけられる。その結果、ファーストボール部15Gのパッド7Gとの接合面の中央部(FAB44とパッド7Gとが初めて当接する部分)がパッド7Gに良好に接合された状態を得ることができる。
<接合状態確認試験>
1.試験1
キャピラリCとして、図61に示すスタンダードタイプキャピラリを用いた。キャピラリCをパッド7Gの上方に配置し、線径30μmの銅ワイヤ5Gの先端に62μmのFAB44を形成した。そして、キャピラリCをパッド7Gに向けて下降させて、FAB44をパッド7Gに押し付け、パッド7G上にファーストボール部15Gを形成した。ファーストボール部15Gの狙い直径は、76μmであり、ファーストボール部15Gの狙い厚さは、18μmである。
このとき、FAB44のパッド7Gへの当接後の3msecの間、キャピラリCによりFAB44に130gの初期荷重を加え、その3msecが経過した時点で、FAB44に加わる荷重を30gに下げて、FAB44に30gの荷重が加えられた状態を9msecにわたって保持した。その後、キャピラリCを上昇させた。
また、FAB44のパッド7Gへの当接前から、キャピラリCに設けられた超音波振動子に15mAの駆動電流を印加し、FAB44がパッド7Gに当接した後、超音波振動子に印加される駆動電流の値を3.6msecの間に15mAから90mAまで一定の変化率で上昇させて、超音波振動子に90mAの駆動電流が印加されている状態をキャピラリが上昇されるまでの8.4msecにわたって保持した。
ファーストボール部15Gの近傍をSEM(Scanning Electron Microscope:走査型電子顕微鏡)により撮像して得られたSEM画像を図63に示す。
2.試験2
キャピラリCとして、図62に示すボトルネックタイプキャピラリを用いた。キャピラリCをパッド7Gの上方に配置し、線径30μmの銅ワイヤ5Gの先端に59μmのFAB44を形成した。そして、キャピラリCをパッド7Gに向けて下降させて、FAB44をパッド7Gに押し付け、パッド7G上にファーストボール部15Gを形成した。ファーストボール部15Gの狙い直径は、74μmであり、ファーストボール部15Gの狙い厚さは、17μmである。
このとき、FAB44のパッド7Gへの当接後の3msecの間、キャピラリCによりFAB44に130gの初期荷重を加え、その3msecが経過した時点で、FAB44に加わる荷重を30gに下げて、FAB44に30gの荷重が加えられた状態を9msecにわたって保持した。その後、キャピラリCを上昇させた。
また、FAB44のパッド7Gへの当接前から、キャピラリCに設けられた超音波振動子に18mA(15mA×1.2)の駆動電流を印加し、FAB44がパッド7Gに当接した後、超音波振動子に印加される駆動電流の値を3.6msecの間に18mAから108mA(90mA×1.2)まで一定の変化率で上昇させて、超音波振動子に108mAの駆動電流が印加されている状態をキャピラリが上昇されるまでの8.4msecにわたって保持した。
ファーストボール部15Gの近傍のSEM画像を図64に示す。
3.試験3
キャピラリCとして、図62に示すボトルネックタイプキャピラリを用いた。キャピラリCをパッド7Gの上方に配置し、線径30μmの銅ワイヤ5Gの先端に59μmのFAB44を形成した。そして、キャピラリCをパッド7Gに向けて下降させて、FAB44をパッド7Gに押し付け、パッド7G上にファーストボール部15Gを形成した。ファーストボール部15Gの狙い直径は、74μmであり、ファーストボール部15Gの狙い厚さは、17μmである。
このとき、FAB44のパッド7Gへの当接後の3msecの間、キャピラリCによりFAB44に130gの初期荷重を加え、その3msecが経過した時点で、FAB44に加わる荷重を30gに下げて、FAB44に30gの荷重が加えられた状態を9msecにわたって保持した。その後、キャピラリCを上昇させた。
また、FAB44のパッド7Gへの当接前から、キャピラリCに設けられた超音波振動子に19.5mA(15mA×1.3)の駆動電流を印加し、FAB44がパッド7Gに当接した後、超音波振動子に印加される駆動電流の値を3.6msecの間に19.5mAから117mA(90mA×1.3)まで一定の変化率で上昇させて、超音波振動子に117mAの駆動電流が印加されている状態をキャピラリが上昇されるまでの8.4msecにわたって保持した。
ファーストボール部15Gの近傍のSEM画像を図65に示す。
4.試験4
キャピラリCとして、図62に示すボトルネックタイプキャピラリを用いた。キャピラリCをパッド7Gの上方に配置し、線径30μmの銅ワイヤ5Gの先端に59μmのFAB44を形成した。そして、キャピラリCをパッド7Gに向けて下降させて、FAB44をパッド7Gに押し付け、パッド7G上にファーストボール部15Gを形成した。ファーストボール部15Gの狙い直径は、74μmであり、ファーストボール部15Gの狙い厚さは、17μmである。
このとき、FAB44のパッド7Gへの当接後の3msecの間、キャピラリCによりFAB44に130gの初期荷重を加え、その3msecが経過した時点で、FAB44に加わる荷重を30gに下げて、FAB44に30gの荷重が加えられた状態を9msecにわたって保持した。その後、キャピラリCを上昇させた。
また、FAB44のパッド7Gへの当接前から、キャピラリCに設けられた超音波振動子に21mA(15mA×1.4)の駆動電流を印加し、FAB44がパッド7Gに当接した後、超音波振動子に印加される駆動電流の値を3.6msecの間に21mAから126mA(90mA×1.4)まで一定の変化率で上昇させて、超音波振動子に126mAの駆動電流が印加されている状態をキャピラリが上昇されるまでの8.4msecにわたって保持した。
ファーストボール部15Gの近傍のSEM画像を図66に示す。
5.試験5
キャピラリCとして、図62に示すボトルネックタイプキャピラリを用いた。キャピラリCをパッド7Gの上方に配置し、線径30μmの銅ワイヤ5Gの先端に59μmのFAB44を形成した。そして、キャピラリCをパッド7Gに向けて下降させて、FAB44をパッド7Gに押し付け、パッド7G上にファーストボール部15Gを形成した。ファーストボール部15Gの狙い直径は、74μmであり、ファーストボール部15Gの狙い厚さは、17μmである。
このとき、FAB44のパッド7Gへの当接後の3msecの間、キャピラリCによりFAB44に130gの初期荷重を加え、その3msecが経過した時点で、FAB44に加わる荷重を30gに下げて、FAB44に30gの荷重が加えられた状態を9msecにわたって保持した。その後、キャピラリCを上昇させた。
また、FAB44のパッド7Gへの当接前から、キャピラリCに設けられた超音波振動子に22.5mA(15mA×1.5)の駆動電流を印加し、FAB44がパッド7Gに当接した後、超音波振動子に印加される駆動電流の値を3.6msecの間に22.5mAから135mA(90mA×1.5)まで一定の変化率で上昇させて、超音波振動子に135mAの駆動電流が印加されている状態をキャピラリが上昇されるまでの8.4msecにわたって保持した。
ファーストボール部15Gの近傍のSEM画像を図67に示す。
6.試験1〜5の比較
試験1〜5のいずれの場合も、ほぼ狙い通りの直径および厚さを有するファーストボール部15Gが形成された。
試験1のSEM画像を見ると、ファーストボール部15Gの周囲に、迫り出し部16Gがパッド7Gの表面から浮き上がらない状態である程度の大きさで迫り出していることが判る。
試験1のSEM画像と試験2のSEM画像とを見比べると、試験2の迫り出し部16Gの大きさが試験1の迫り出し部16Gの大きさよりも小さいことが判る。
試験1のSEM画像と試験3〜5のSEM画像とを見比べると、試験1の迫り出し部16Gの大きさと試験3〜5の迫り出し部16Gの大きさとほぼ同じであり、試験1の迫り出し部16Gの形状と試験4の迫り出し部16Gの形状とがとくに近いことが判る。
よって、試験1〜5の結果から、キャピラリCとしてボトルネックタイプキャピラリを用いる場合には、超音波振動子に印加される駆動電流の値を、キャピラリCとしてスタンダードタイプキャピラリを用いる場合における駆動電流の値の1.3〜1.5倍の値に設定すれば、キャピラリCとしてスタンダードタイプキャピラリを用いる場合と近いFAB44とパッド7Gとの接合状態を得ることができることが確認された。また、キャピラリCとしてボトルネックタイプキャピラリを用いる場合には、超音波振動子に印加される駆動電流の値を、キャピラリCとしてスタンダードタイプキャピラリを用いる場合における駆動電流の値の1.4倍の値に設定すれば、キャピラリCとしてスタンダードタイプキャピラリを用いる場合とほぼ同様なFAB44とパッド7Gとの接合状態を得ることができることが確認された。
以上、本発明の第7実施形態について説明したが、この第7実施形態は、以下のように変更されていてもよい。
たとえば、半導体装置1Gでは、QFNが適用されているが、本発明は、SON(Small Outlined Non-leaded Package)など、他の種類のノンリードパッケージが適用された半導体装置の製造に適用することもできる。
また、リードの端面と樹脂パッケージの側面とが面一に形成された、いわゆるシンギュレーションタイプに限らず、リードが樹脂パッケージの側面から突出するリードカットタイプのノンリードパッケージが適用された半導体装置の製造に本発明を適用することもできる。
さらに、ノンリードパッケージに限らず、QFP(Quad Flat Package)など、樹脂パッケージからリードが突出することによるアウターリードを有するパッケージが適用された半導体装置の製造に本発明を適用することもできる。
また、前述の実施形態では、銅ワイヤ5Gが水分不透過絶縁膜18Gで被覆されている態様を例示したが、前述の第7の課題を解決するための第7の目的を少なくとも達成するのであれば、図68に示すように、水分不透過絶縁膜18Gが設けられていなくてもよい。
<第8実施形態 図69〜図73>
この第8実施形態による開示により、前述の「発明が解決しようとする課題」に記載した課題のほか、下記に示す第8の背景技術に対する第8の課題を解決することもできる。

(1)第8の背景技術 典型的な半導体装置では、半導体チップがダイパッド上に配置され、半導体チップとダイパッドの周囲に配置されたリードとがAu(金)からなるワイヤ(金ワイヤ)により接続されている。具体的には、半導体チップの表面に、Al(アルミニウム)からなるパッドが配置されている。そして、そのパッドの表面とリードの表面との間に、金ワイヤがアーチ状のループを描いて架設されている。
最近、市場で半導体装置の価格競争が激化しており、半導体装置のコストのさらなる低減が要求されている。コスト低減策の1つとして、高価な金ワイヤから安価なCu(銅)からなるワイヤ(銅ワイヤ)への代替が検討されている。
(2)第8の課題
しかしながら、現在のところ、金ワイヤから銅ワイヤへの積極的な代替には至っていない。なぜなら、銅ワイヤ自体も酸化しやすいが、とくに銅ワイヤにおけるパッドとの接合部(ファーストボール部)が酸化しやすいため、半導体チップや銅ワイヤを樹脂パッケージで封止した後の耐湿性試験(たとえば、超加速寿命試験(HAST:Highly Accelerated Stress Test)や飽和蒸気加圧試験(PCT:Pressure Cooker Test)など)において、接合部が酸化し、接合部のパッドからの剥がれ(ファーストオープン)を生じる場合があるからである。
すなわち、この第8実施形態に係る発明は、銅ワイヤにおけるパッドとの接合部が酸化しにくく、その酸化に起因する接合部のパッドからの剥がれの発生を防止することができる、半導体装置を提供することを第8の目的としている。
(3)具体的な実施形態の開示
図69は、本発明の第8実施形態に係る半導体装置の模式的な断面図である。
半導体装置1Hは、QFN(Quad Flat Non-leaded Package)が適用された半導体装置であり、半導体チップ2Hをダイパッド3H、リード4Hおよび銅ワイヤ5Hとともに樹脂パッケージ6Hで封止した構造を有している。半導体装置1H(樹脂パッケージ6H)の外形は、扁平な直方体形状である。
本実施形態では、半導体装置1Hの外形は、平面形状が4mm角の正方形状で厚さが0.85mmの6面体であり、以下で挙げる半導体装置1Hの各部の寸法は、半導体装置1Hがその外形寸法を有する場合の一例である。
半導体チップ2Hは、平面視で2.3mmの正方形状をなしている。半導体チップ2Hの厚さは、0.23mmである。半導体チップ2Hの裏面には、Au、Ni(ニッケル)、Ag(銀)などの金属層からなる裏メタル7Hが形成されている。
ダイパッド3Hおよびリード4Hは、金属薄板(たとえば、銅薄板)を打ち抜くことにより形成される。その金属薄板(ダイパッド3Hおよびリード4H)の厚さは、0.2mmである。ダイパッド3Hおよびリード4Hの表面には、Agからなるめっき層8Hが形成されている。
ダイパッド3Hは、平面視で2.7mmの正方形状をなし、各側面が半導体装置1Hの側面と平行をなすように半導体装置1Hの中央部に配置されている。
ダイパッド3Hの裏面の周縁部には、裏面側からの潰し加工により、その全周にわたって、断面略1/4楕円形状の窪みが形成されている。そして、その窪みには、樹脂パッケージ6Hが入り込んでいる。これにより、ダイパッド3Hの周縁部がその上下から樹脂パッケージ6Hで挟まれ、ダイパッド3Hの樹脂パッケージ6Hからの脱落が防止(抜け止め)されている。
また、ダイパッド3Hの裏面は、その周縁部(断面略1/4楕円形状に窪んだ部分)を除いて、樹脂パッケージ6Hの裏面から露出している。
リード4Hは、ダイパッド3Hの各側面と対向する位置に、同数(たとえば、9本)ずつ設けられている。ダイパッド3Hの側面に対向する各位置において、リード4Hは、その対向する側面と直交する方向に延び、当該側面と平行な方向に等間隔を空けて配置されている。リード4Hの長手方向の長さは、0.45mmである。また、ダイパッド3Hとリード4Hとの間の間隔は、0.2mmである。
リード4Hの裏面のダイパッド3H側の端部には、裏面側からの潰し加工により、断面略1/4楕円形状の窪みが形成されている。そして、その窪みには、樹脂パッケージ6Hが入り込んでいる。これにより、リード4Hのダイパッド3H側の端部がその上下から樹脂パッケージ6Hで挟まれ、リード4Hの樹脂パッケージ6Hからの脱落が防止(抜け止め)されている。
リード4Hの裏面は、ダイパッド3H側の端部(断面略1/4楕円形状に窪んだ部分)を除いて、樹脂パッケージ6Hの裏面から露出している。また、リード4Hのダイパッド3H側と反対側の側面は、樹脂パッケージ6Hの側面から露出している。
ダイパッド3Hおよびリード4Hの裏面における樹脂パッケージ6Hから露出する部分には、半田からなるめっき層9Hが形成されている。
そして、半導体チップ2Hは、表面を上方に向けた状態で、その裏面が接合材10Hを介して、ダイパッド3Hの表面(めっき層9H)に接合されている。接合材10Hには、たとえば、半田ペーストが用いられる。接合材10Hの厚さは、0.02mmである。
なお、半導体チップ2Hとダイパッド3Hとの電気的な接続が不要な場合には、裏メタル7Hが省略されて、半導体チップ2Hの裏面がダイパッド3Hの表面に銀ペーストなどの絶縁性ペーストからなる接合材を介して接合されてもよい。この場合、半導体チップ2Hの平面サイズは、2.3mm角となる。また、ダイパッド3Hの表面上のめっき層8Hが省略されてもよい。
銅ワイヤ5Hの一端は、半導体チップ2Hの表面に接合されている。銅ワイヤ5Hの他端は、リード4Hの表面に接合されている。そして、銅ワイヤ5Hは、半導体チップ2Hとリード4Hとの間に、アーチ状のループを描いて架設されている。この銅ワイヤ5Hのループの頂部と半導体チップ2Hの表面との高低差は、0.16mmである。
そして、この半導体装置1Hでは、前述の第1実施形態と同様に、半導体チップ2Hの表面全体、ダイパッド3Hの表面および側面全体、リード4Hの表面全体、ならびに銅ワイヤ5H全体が一体的な水分不透過絶縁膜18Hで被覆されている。
図70は、パッドおよび銅ワイヤにおけるパッドとの接合部の模式的な断面図である。
半導体チップ2Hは、シリコン基板などの半導体基板(図示せず)を備えている。半導体基板上には、複数の層間絶縁膜21H,22Hが積層されている。最上層の層間絶縁膜21Hとその下層の層間絶縁膜22Hとの間には、複数の配線23Hが形成されている。配線23Hは、Alを含む金属からなる。
層間絶縁膜21Hには、半導体チップ2Hの表面の周縁部において、各配線23Hの一部を露出させる開口24Hが形成されている。そして、配線23Hの開口24Hを介して露出する部分上に、パッド25Hが形成されている。パッド25Hは、Znからなり、スパッタにより形成される。パッド25Hは、開口24H内を埋め尽くし、その周縁部が層間絶縁膜21H上に乗り上げている。パッド25Hの厚さは、層間絶縁膜21H上で7000〜28000Å(0.7〜2.8μm)である。
配線23Hとパッド25Hとの間には、バリア膜26Hが形成されている。バリア膜26Hは、TiからなるTi層およびTiNからなるTiN層を配線23H側からこの順に積層した構造を有している。
なお、図70では、1つの配線23H、開口24Hおよびパッド25Hのみが示されている。
半導体チップ2Hの最表面には、表面保護膜27Hが形成されている。表面保護膜27Hは、たとえば、窒化シリコン(SiN)からなる。表面保護膜27Hには、パッド25Hと対向する位置に、パッド25Hの表面の中央部を露出させるためのパッド開口28Hが形成されている。
銅ワイヤ5Hは、たとえば、純度が99.99%以上のCuからなる。銅ワイヤ5Hは、表面保護膜27Hから露出するパッド25Hの中央部に接合されている。銅ワイヤ5Hは、その先端にFABが形成され、FABがパッド25Hに押し付けられることにより接合される。このとき、FABが変形することにより、銅ワイヤ5Hにおけるパッド25Hとの接合部(ファーストボール部)29が鏡餅形状となる。そして、樹脂パッケージ6Hの形成後の熱エージング時に、少なくとも接合部29Hの下部およびパッド25Hにおける接合部29Hと対向する部分(図70に破線で囲まれる部分)において、銅ワイヤ5Hに含まれるCuとパッド25Hに含まれるZnとが共晶結合し、CuとZnとの合金(黄銅)が形成される。熱エージングは、樹脂パッケージ6Hを安定化させるための処理であり、半導体装置1Hを一定温度下に一定時間にわたって放置する処理である。
なお、パッド25Hおよび接合部29Hの全体がZn−Cu合金化する場合がある。たとえば、熱エージングが175℃の温度下で6時間にわたって行われると、パッド25Hの最大厚さ(配線23H上での厚さ)が10μmであっても、パッド25Hおよび接合部29Hの全体がZn−Cu合金化する。
以上のように、銅ワイヤ5Hの接合部29HがZn−Cu合金からなる。そのため、接合部29Hが酸化しにくい。よって、酸化に起因する接合部29Hのパッド25Hからの剥がれの発生を防止することができる。
また、配線23Hとパッド25Hとの間には、TiからなるTi層およびTiNからなるTiN層を配線23H側からこの順に積層した構造を有するバリア膜26Hが介在されている。このバリア膜26Hが介在されていることにより、配線23Hに含まれるAlとパッド25Hに含まれるZnとの共晶結合を防止することができる。
図71は、他の構造に係るパッドおよび銅ワイヤにおけるパッドとの接合部の模式的な断面図である。図71において、図70に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。そして、以下では、図71に示す構造について、図70に示す構造との相違点を中心に説明し、図70に示す各部と同一の参照符号を付した部分についての説明を省略する。
配線23Hの開口24Hを介して露出する部分上に、パッド31Hが形成されている。パッド31Hは、パッド本体部32Hと、パッド本体部32Hの表面に形成されたZn層33Hとを備えている。
パッド本体部32Hは、Alからなり、電解めっきにより形成される。パッド本体部32Hは、開口24H内を埋め尽くし、その周縁部が層間絶縁膜21H上に乗り上げている。パッド本体部32Hの厚さは、層間絶縁膜21H上で7000〜28000Å(0.7〜2.8μm)である。また、パッド本体部32Hは、配線23Hに直に接触している。
Zn層33Hは、Znからなり、無電解めっきにより形成される。Zn層33Hは、表面保護膜27Hに形成されたパッド開口28H内に、パッド本体部32Hのパッド開口28Hから露出する部分を被覆するように形成されている。
パッド本体部32HとZn層33Hとの間には、バリア膜34Hが形成されている。バリア膜34Hは、TiからなるTi層およびTiNからなるTiN層をパッド本体部32H側からこの順に積層した構造を有している。
銅ワイヤ5Hは、たとえば、純度が99.99%以上のCuからなる。銅ワイヤ5Hは、表面保護膜27Hから露出するパッド31H(Zn層33H)の中央部に接合されている。銅ワイヤ5Hは、その先端にFABが形成され、FABがパッド31Hに押し付けられることにより接合される。このとき、FABが変形することにより、銅ワイヤ5Hにおけるパッド31Hとの接合部(ファーストボール部)29が鏡餅形状となる。そして、樹脂パッケージ6Hの形成後の熱エージング時に、少なくとも接合部29Hの下部およびパッド31HのZn層33Hにおける接合部29Hと対向する部分(図71に破線で囲まれる部分)において、銅ワイヤ5Hに含まれるCuとZn層33Hに含まれるZnとが共晶結合し、CuとZnとの合金(黄銅)が形成される。
なお、Zn層33Hおよび接合部29Hの全体がZn−Cu合金化する場合がある。
この構造においても、銅ワイヤ5Hの接合部29HがZn−Cu合金からなる。そのため、接合部29Hが酸化しにくい。よって、酸化に起因する接合部29Hのパッド31Hからの剥がれの発生を防止することができる。
また、パッド31Hのパッド本体部32HとZn層33Hとの間には、TiからなるTi層およびTiNからなるTiN層をパッド本体部32H側からこの順に積層した構造を有するバリア膜34Hが介在されている。このバリア膜34Hが介在されていることにより、パッド本体部32Hに含まれるAlとZn層33Hに含まれるZnとの共晶結合を防止することができる。
図72は、さらに他の構造に係るパッドおよび銅ワイヤにおけるパッドとの接合部の模式的な断面図である。図72において、図70に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。そして、以下では、図72に示す構造について、図70に示す構造との相違点を中心に説明し、図70に示す各部と同一の参照符号を付した部分についての説明を省略する。
配線23Hの開口24Hを介して露出する部分上に、パッド41Hが形成されている。パッド41Hは、Alからなり、電解めっきにより形成される。パッド41Hは、開口24H内を埋め尽くし、その周縁部が層間絶縁膜21H上に乗り上げている。パッド41Hの厚さは、層間絶縁膜21H上で7000〜28000Å(0.7〜2.8μm)である。また、パッド41Hは、配線23Hに直に接触している。
銅ワイヤ5Hは、たとえば、その全体がCuとZnとの合金(黄銅)からなる。銅ワイヤ5Hは、表面保護膜27Hから露出するパッド41Hの中央部に接合されている。銅ワイヤ5Hは、その先端にFABが形成され、FABがパッド41Hに押し付けられることにより接合される。このとき、FABが変形することにより、銅ワイヤ5Hにおけるパッド41Hとの接合部(ファーストボール部)29が鏡餅形状となる。
この構造においても、銅ワイヤ5Hの接合部29HがZn−Cu合金からなる。そのため、接合部29Hが酸化しにくい。よって、酸化に起因する接合部29Hのパッド31Hからの剥がれの発生を防止することができる。
以上、本発明の第8実施形態について説明したが、この第8実施形態は、以下のように変更されていてもよい。
たとえば、図70,71に示す構造において、銅ワイヤ5Hの一例として、純度が99.99%以上のCuからなるものを挙げたが、銅ワイヤ5Hとして、それよりも低い純度のものが用いられてもよい。また、銅ワイヤ5Hとして、その全体がCuとZnとの合金からなるものが用いられてもよい。
また、前述の実施形態では、銅ワイヤ5Hが水分不透過絶縁膜18Hで被覆されている態様を例示したが、前述の第8の課題を解決するための第8の目的を少なくとも達成するのであれば、図73に示すように、水分不透過絶縁膜18Hが設けられていなくてもよい。
<第9実施形態 図74〜図82>
この第9実施形態による開示により、前述の「発明が解決しようとする課題」に記載した課題のほか、下記に示す第9の背景技術に対する第9の課題を解決することもできる。

(1)第9の背景技術 樹脂封止型の半導体装置は、半導体チップをリードフレームとともに樹脂パッケージで封止した構造を有している。リードフレームは、金属薄板を打ち抜くことにより形成され、ダイパッドと、このダイパッドの周囲に配置される複数のリードとを備えている。半導体チップは、ダイパッドの上面にダイボンディングされており、その表面と各リードとの間に架設されるボンディングワイヤにより、各リードと電気的に接続されている。
半導体装置の動作時には、半導体チップが発熱する。そして、半導体チップからの発熱は、半導体チップと樹脂パッケージとの接触部分から樹脂パッケージに伝達されるとともに、ダイパッドおよびリードに伝達され、ダイパッドおよびリードと樹脂パッケージとの接触部分から樹脂パッケージへと伝達される。このようにして樹脂パッケージに伝達された半導体チップからの発熱は、樹脂パッケージの表面から放熱される。
半導体チップの発熱量が樹脂パッケージからの放熱量を上回ると、半導体装置が過熱状態となるおそれがある。そのため、従来から、放熱性の向上を図るべく、樹脂パッケージの材料の改良がなされている。
(2)第9の課題
しかしながら、樹脂パッケージの材料の改良による放熱性の向上には限界がある。とくに、パワー系デバイスが作り込まれた半導体チップでは、半導体チップからの発熱量が大きく、放熱性のさらなる向上が求められている。
すなわち、この第9実施形態に係る発明は、放熱性のさらなる向上を図ることができる、半導体装置を提供することを第9の目的としている。
(3)具体的な実施形態の開示
図74は、本発明の第9実施形態に係る半導体装置の模式的な断面図である。図75は、図74に示す半導体装置の模式的な平面図であり、樹脂パッケージの図示を省略した状態を示す。
半導体装置1Iは、半導体チップ2Iをリードフレーム3Iとともに樹脂パッケージ4Iで封止した構造を有している。樹脂パッケージ4Iは、平面視四角形状に形成されている。
リードフレーム3Iは、半導体装置1Iの中央部に配置されるダイパッド5Iと、ダイパッド5Iの周囲に配置される複数(この実施形態では、10本)のリード6Iとを備えている。リードフレーム3Iは、たとえば、銅(Cu)薄板を打ち抜き加工およびプレス加工することにより形成される。
ダイパッド5Iは、平面視でその中心が樹脂パッケージ4Iの中心と重なり、樹脂パッケージ4Iの各辺に対して平行に延びる4辺を有する平面視四角形状の中央部7Iと、中央部7Iの4辺のうちの互いに対向する2辺から樹脂パッケージ4Iの側面に向けて延びる平面視四角形状の吊り部8Iとを一体的に備えている。
リード6Iは、ダイパッド5Iの中央部7Iに対して、吊り部8Iが延びる方向(以下、「延出方向」という。)と直交する方向の両側に、5つずつ等間隔で配置されている。
各リード6Iは、樹脂パッケージ4Iの側面を貫通しており、その樹脂パッケージ4Iに封止された部分が、後述するボンディングワイヤ13Iが接続されるインナーリード部をなし、樹脂パッケージ4Iから露出した部分が、半導体装置1Iが実装される基板との接続のためのアウターリード部をなしている。
ダイパッド5Iの上面および各リード6Iにおけるインナーリード部の上面には、銀(Ag)めっき処理が施されることにより、銀薄膜9I,47Iが被着されている。
半導体チップ2Iは、素子形成面である表面を上方に向けた状態で、その裏面がペースト状の半田接合剤10Iを介してダイパッド5Iに接合(ダイボンディング)されている。半導体チップ2Iの表面は、表面保護膜11Iで覆われている。また、半導体チップ2Iの表面には、表面保護膜11Iが選択的に除去されることにより、10個のパッド12Iが形成されている。
各パッド12Iは、平面視四角形状に形成され、半導体チップ2Iにおいて、ダイパッド5Iにおけるリード6Iと対向する辺と平行に延びる2辺の縁部に沿って5つずつ設けられている。
各パッド12Iには、ボンディングワイヤ13Iの一端が接合されている。各ボンディングワイヤ13Iの他端は、パッド12Iに対応するリード6Iの上面にそれぞれ接合されている。これにより、半導体チップ2Iは、ボンディングワイヤ13Iを介して、リード6Iと電気的に接続されている。
そして、この半導体装置1Iでは、前述の第1実施形態と同様に、半導体チップ2Iの表面全体、ダイパッド5Iの表面および側面全体、リード6Iの表面全体、ならびにボンディングワイヤ13I全体が一体的な水分不透過絶縁膜19Iで被覆されている。
平面視において、半導体チップ2Iは、ダイパッド5Iよりも小さく、半導体チップ2Iの周囲に、ダイパッド5Iの表面が露出している。この半導体チップ2Iの周囲で露出するダイパッド5Iの表面(銀薄膜9I,47I)には、銅からなる複数のダミーワイヤ15I,16I,17Iが接合されている。
具体的には、図75に示すように、半導体チップ2Iと各吊り部8Iとの間には、延出方向に沿って延び、延出方向と直交する方向に互いに間隔を空けて配置される複数のダミーワイヤ15Iと、このダミーワイヤ15Iと直交し、延出方向に互いに間隔を空けて配置される複数のダミーワイヤ16Iとが設けられている。各ダミーワイヤ15I,16Iは、その両端部がダイパッド5Iの表面に接合され、中央部分が盛り上がるアーチ状に形成されている。ダミーワイヤ15Iの中央部分とダミーワイヤ16Iの中央部分とは、互いに接触していてもよい。このようなダミーワイヤ15I,16Iは、たとえば、ワイヤボンダを用いて、ダミーワイヤ15Iを形成した後、各ダミーワイヤ15Iを跨ぐようにダミーワイヤ16Iを形成することにより得られる。
また、半導体チップ2Iとリード6Iとの間には、延出方向に沿って延びる複数のダミーワイヤ17Iが形成されている。ダミーワイヤ17Iは、その両端部がダイパッド5Iの表面に接合され、中央部分が盛り上がるアーチ状に形成されている。また、ダミーワイヤ17Iの中央部分は、各ボンディングワイヤ13Iに干渉しないような高さに形成されている。
また、ダイパッド5Iにおける半導体チップ2Iとの接合面とは反対側の下面には、図74に示すように、複数のダミーワイヤ18Iが形成されている。ダミーワイヤ18Iは、ダミーワイヤ15Iおよびダミーワイヤ16Iと同様に、延出方向およびそれに直交する方向に延びる格子状に形成されている。
すなわち、各ダミーワイヤ15I,16I,17I,18Iは、半導体チップ2Iおよびリード6Iのいずれにも接触しておらず、半導体チップ2Iとダイパッド5Iおよびリード6Iとの電気的な接続に寄与していない。
以上のように、ダイパッド5Iに接合された半導体チップ2Iとダイパッド5Iの周囲に配置されたリード6Iとの間には、銅からなるボンディングワイヤ13Iが架設されている。このボンディングワイヤ13Iにより、半導体チップ2Iとリード6Iとが電気的に接続されている。また、半導体装置1Iには、半導体チップ2Iとダイパッド5Iおよびリード6Iとの電気的な接続に寄与しないダミーワイヤ15I,16I,17I,18Iが設けられている。ダミーワイヤ15I,16I,17I,18Iは、銅からなる。
半導体装置1Iの動作時において、半導体チップ2Iからの発熱は、ダイパッド5I、リード6Iおよびダミーワイヤ15I,16I,17I,18Iに伝達される。そして、伝達された熱は、それらを一括して封止する樹脂パッケージ4I中を伝播し、その樹脂パッケージ4Iの表面から放出(放熱)される。そのため、ダミーワイヤ15I,16I,17I,18Iが設けられていることにより、ダミーワイヤ15I,16I,17I,18Iが設けられていない構成と比較して、樹脂パッケージ4Iへの熱伝達効率を向上させることができ、半導体装置1Iの放熱性の向上を図ることができる。
また、ダミーワイヤ15I,16I,17I,18Iは、半導体チップ2Iとダイパッド5Iおよびリード6Iとの電気的な接続に寄与しない。そのため、ダミーワイヤ15I,16I,17I,18I同士の接触を考慮する必要がなく、その配置に制約を受けないので、ダミーワイヤ15I,16I,17I,18Iを物理的に可能な限り密に配置することができる。その結果、半導体装置1Iの放熱性のさらなる向上を図ることができる。
また、ダミーワイヤ15I,16I,17I,18Iは、ダイパッド5I(銀薄膜9I,47I)にその両端部が接合されたループ状の金属ワイヤである。これにより、ワイヤボンダを用いて、ダミーワイヤ15I,16I,17I,18Iを形成することができる。そのため、ダミーワイヤ15I,16I,17I,18Iを形成するための装置の追加を回避することができる。
また、ダミーワイヤ15I,16I,17I,18Iは、銅からなる。銅は、安価であるため、ダミーワイヤ15I,16I,17I,18Iの材料コストを低減することができる。また、銅は、熱伝導率が高いので、半導体装置1Iの放熱量を向上させることができる。
また、ボンディングワイヤ13Iは、銅からなる。銅は、安価であるため、ボンディングワイヤ13Iの材料コストを低減することができる。また、銅は、電気伝導率が高いので、半導体チップ2Iとリード6Iとの間での電気抵抗を低減することができる。
図76は、図74に示す半導体装置の第1変形例の模式的な断面図である。図76において、図74に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。そして、以下では、図76に示す構造について、図74に示す構造との相違点を中心に説明し、図74に示す各部と同一の参照符号を付した部分についての説明を省略する。
図76に示す半導体装置21Iでは、図74に示すダミーワイヤ15I,16I,17I,18Iに代えて、複数のスタッドバンプ22Iが配置されている。
ダイパッド5Iの上面に形成された各スタッドバンプ22Iは、上方に凸となるような鏡餅形状に形成され、ボンディングワイヤ13Iと接触しないような高さに複数段重ねて配置されている。一方、ダイパッド5Iの下面に形成された各スタッドバンプ22Iは、下方に凸となるような鏡餅形状に形成され、半導体装置21Iの下面において樹脂パッケージ4Iから露出しないような高さに複数段重ねて配置されている。
このようなスタッドバンプ22Iを備える半導体装置21Iは、たとえば、まず、ダイパッド5Iの上面が上方に向けられた状態で、上側のスタッドバンプ22Iが形成された後、半導体装置21Iを裏返してダイパッド5Iの下面が上方に向けられた状態で、下側のスタッドバンプ22Iを形成することにより得られる。
この半導体装置21Iの構成においても、図74に示す半導体装置1Iと同様の効果を奏することができる。
また、スタッドバンプ22Iは、ワイヤボンダを用いて形成することができる。したがって、スタッドバンプ22Iを形成するための装置の追加を回避することができる。また、スタッドバンプ22I同士の接触を考慮することなく、スタッドバンプ22Iを配置することができるので、ワイヤボンダを用いて形成可能な限りの小さな間隔でスタッドバンプ22Iを形成することができる。
また、スタッドバンプ22Iは、複数積み重ねて設けられている。これにより、スタッドバンプ22Iの高さを半導体装置21I内のデッドスペースに合わせて変更することができるので、スタッドバンプ22Iの表面積をさらに大きくすることができる。その結果、半導体装置の放熱性のさらなる向上を図ることができる。
図77は、図74に示す半導体装置の第2変形例の模式的な断面図である。図77において、図74に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。そして、以下では、図77に示す構造について、図74に示す構造との相違点を中心に説明し、図74に示す各部と同一の参照符号を付した部分についての説明を省略する。
図77に示す半導体装置31Iでは、図74に示すダミーワイヤ15I,16I,17I,18Iと、図76に示すスタッドバンプ22Iとが組み合わされた状態で配置されている。
具体的には、ダイパッド5Iの上面および下面には、鏡餅形状のスタッドバンプ33Iが複数段重ねて配置されている。そして、これらのスタッドバンプ33Iを跨ぐように、その両端部が銀薄膜9I,47Iに接続されたダミーワイヤ32Iが配置されている。各ダミーワイヤ32Iは、その両端部がダイパッド5Iの表面に接合され、中央部分が盛り上がったアーチ状に形成されている。言い換えれば、複数のスタッドバンプ33Iは、ダミーワイヤ32Iのループ状の内側部分(ダミーワイヤ32Iの中央部とダイパッド5Iとの間の部分)に、ダミーワイヤ32Iの中央部の高さに合わせて複数段重ねて配置されている。
この半導体装置31Iの構成によっても、図74に示す半導体装置1Iと同様の効果を奏することができる。
また、ダミーワイヤ32Iのループ部分の隙間にスタッドバンプ33Iが配置されるので、ダミーワイヤ32Iおよびスタッドバンプ33Iの配置密度をさらに高くすることができ、半導体装置31Iの放熱性のさらなる向上を図ることができる。
図78は、図74に示す半導体装置の第3変形例の模式的な断面図である。
半導体装置41Iは、樹脂パッケージの裏面からダイパッドおよびリードの裏面が露出する、いわゆる表面実装型の半導体装置である。そして、半導体装置41Iは、半導体チップ42Iをリードフレーム43Iとともに樹脂パッケージ44Iで封止した構造を有している。半導体装置41Iの外形は、扁平な直方体形状(この実施形態では、平面視正方形状の6面体)をなしている。
リードフレーム43Iは、半導体装置1Iの中央部に配置されるダイパッド45Iと、ダイパッド45Iの周囲に配置される複数のリード46Iとを備えている。リードフレーム43Iは、たとえば、銅薄板を打ち抜き加工およびプレス加工することにより形成される。
ダイパッド45Iは、平面視四角形状をなしている。ダイパッド45Iの下面は、樹脂パッケージ44Iの裏面で露出している。
リード46Iは、平面視で、ダイパッド45Iの側方に配置されている。各リード46Iの下面は、樹脂パッケージ44Iの裏面で露出し、配線基板(図示せず)との接続のための外部端子として機能する。
ダイパッド45Iの上面および各リード46Iの上面には、銀めっき処理が施されることにより、銀薄膜47Iが被着されている。
半導体チップ42Iは、機能素子が形成されている側の表面(デバイス形成面)を上方に向けた状態で、その裏面が導電性の半田接合剤48Iを介してダイパッド45Iに接合(ダイボンディング)されている。
半導体チップ42Iの表面には、各リード46Iと対応して、パッド49Iが配線層の一部を表面保護膜から露出させることにより形成されている。各パッド49Iには、銅からなるボンディングワイヤ50Iの一端が接合されている。ボンディングワイヤ50Iの他端は、各リード46Iの上面に接合されている。これにより、半導体チップ42Iは、ボンディングワイヤ50Iを介して、リード46Iと電気的に接続されている。
平面視において、半導体チップ42Iは、ダイパッド45Iよりも小さく、半導体チップ42Iの周囲に、ダイパッド45Iの表面が露出している。この半導体チップ42Iの周囲で露出するダイパッド45Iの表面(銀薄膜47I)には、銅からなる複数のダミーワイヤ51Iが接合されている。各ダミーワイヤ51Iは、その両端部がダイパッド45Iの表面に接合され、その中央部分がダイパッド45Iから間隔を空けて盛り上がったアーチ状に形成されている。また、各ダミーワイヤ51Iは、半導体チップ42Iおよびリード46Iのいずれにも接触しておらず、半導体チップ42Iとダイパッド45Iおよびリード46Iとの電気的な接続に寄与していない。
この半導体装置41Iの構成によっても、図74に示す半導体装置1Iと同様の効果を奏することができる。
なお、半導体装置41Iにおいて、図76に示す半導体装置21Iと同様に、ダミーワイヤ51Iに代えてスタッドバンプが設けられていてもよいし、図77に示す半導体装置31Iと同様に、ダミーワイヤ51Iとスタッドバンプとの組合せが採用されてもよい。
以上、本発明の第9実施形態について説明したが、この第9実施形態は、以下のように変更されていてもよい。
たとえば、図74〜図78に示す各半導体装置1I,21I,31I,41Iでは、ダイパッド5I上にダミーワイヤ15I,16I,17I,18I,51Iおよび/またはスタッドバンプ22I,33Iが形成されているとした。しかしながら、ダミーワイヤ15I,16I,17I,18I,51Iおよび/またはスタッドバンプ22I,33Iは、リード6I,46I上に形成されていてもよい。
半導体装置1I,21I,31Iにおいて、ダイパッド5Iの上面およびリード6Iのインナーリード部の上面に銀薄膜9I,47Iが形成されていることにより、ボンディングワイヤ13Iのリード6Iへの良好な接合、およびダミーワイヤ15I,16I,17Iのダイパッド5Iへの良好な接合を達成することができる。
また、半導体装置41Iにおいて、ダイパッド45Iの上面およびリード46Iの上面に銀薄膜47Iが形成されていることにより、ボンディングワイヤ50Iのリード46Iへの良好な接合、およびダミーワイヤ51Iのダイパッド45Iへの良好な接合を達成することができる。
しかしながら、銀薄膜9I,47Iは、必ずしも必要ではなく、銀薄膜9I,47Iが省略されても、ボンディングワイヤ13I,50Iのリード6I,46Iへの接合、およびダミーワイヤ15I,16I,17I,51Iのダイパッド5I,45Iへの接合を達成することができる。
銀薄膜9I,47Iが省略されることにより、材料コストを低減することができる。また、銀薄膜9I,47Iを形成するための銀めっき処理が省略されるので、半導体装置1I,21I,31I,41Iの製造工程数を削減することができる。
また、図74の実施形態において、ダミーワイヤ15Iおよびダミーワイヤ16Iは、平面視で互いに直交する格子状をなすように設けられているとしたが、各ダミーワイヤ15I,16I,17I,18Iは、平面視で格子状をなしている必要はなく、その長さおよび方向を自由に変更することができる。
また、前述の実施形態では、ボンディングワイヤ13Iが水分不透過絶縁膜19Iで被覆されている態様を例示したが、前述の第9の課題を解決するための第9の目的を少なくとも達成するのであれば、図79〜図82にそれぞれ示すように、水分不透過絶縁膜19Iが設けられていなくてもよい。
<第10実施形態 図83〜図94>
この第10実施形態による開示により、前述の「発明が解決しようとする課題」に記載した課題のほか、下記に示す第10の背景技術に対する第10の課題を解決することもできる。

(1)第10の背景技術 樹脂封止型の半導体装置は、半導体チップをリードフレームとともに樹脂パッケージで封止した構造を有している。リードフレームは、金属薄板を打ち抜くことにより形成され、アイランドと、このアイランドの周囲に配置される複数のリードとを備えている。半導体チップは、アイランド上にダイボンディングされている。半導体チップの表面には、複数のパッドが配置されており、各パッドと各リードとの間には、それらの電気接続のためのワイヤが架設されている。
半導体チップの裏面とアイランドとを電気的に接続する必要がある場合、半導体チップとアイランドとの間に、導電性接合材が介在される。この導電性接合材としては、はんだペーストが最も広く用いられている。
(2)第10の課題
近年、環境保護に対する取り組みの一環として、半導体装置におけるPb(鉛)フリー化が検討されている。半導体装置の外装部は、Pbフリー化が完了しているが、半導体チップとアイランドとの間に介在される接合材として、高密着型のAg(銀)ペーストや、Bi(ビスマス)またはZn(亜鉛)を主成分とするはんだを採用すれば、半導体装置の内部におけるPbフリー化が実現可能となる。
接合材として一般的な鉛はんだは、たとえば、オーミック接合による電気伝導性を確保する目的で用いられる。また、オーミック接合は必要でないが、高放熱性を確保する目的で、鉛はんだが用いられることもある。
半導体チップとアイランドとのオーミック接合を達成するためには、金属(はんだ)接合が不可欠である。一方、2つ目の目的を達成するためには、高放熱性を有する接合材(ペースト)を採用しなければならない。高放熱性を発揮するためには、接合材中に含有される金属粒子(たとえば、Ag)の量を増やせばよい。しかしながら、金属粒子の量を増やすと、エポキシ樹脂などの有機成分の量が減るため、接合材の密着性が低下する。
また、BiやZnを主成分とするはんだが接合材として用いられる場合、はんだと半導体チップおよびアイランドとの間に異種金属膜を形成し、それらの接着性を高める必要があり、半導体装置の製造工程数の増加や製造コストの増加を招く。そのため、BiやZnを主成分とするはんだについては、まだ世界的に評価中である。
すなわち、この第10実施形態に係る発明は、はんだ以外の接合材を用いても、半導体チップの裏面とアイランドとの電気的な接続(オーミック接続)を達成することができる、半導体装置を提供することを第10の目的としている。
(3)具体的な実施形態の開示
図83は、本発明の第10実施形態に係る半導体装置の模式的な断面図である。図84は、図83に示す半導体装置を裏面側から見たときの模式的な平面図であり、樹脂パッケージの図示を省略した状態を示す。
半導体装置1Jは、半導体チップ2Jをリードフレーム3Jとともに樹脂パッケージ4Jで封止した構造を有している。樹脂パッケージ4Jは、平面視四角形状に形成されている。
リードフレーム3Jは、半導体装置1Jの中央部に配置されるアイランド5Jと、アイランド5Jの周囲に配置される複数(この実施形態では、10本)のリード6Jとを備えている。リードフレーム3Jは、たとえば、銅(Cu)薄板を打ち抜き加工およびプレス加工することにより形成される。
アイランド5Jは、平面視でその中心が樹脂パッケージ4Jの中心と重なり、樹脂パッケージ4Jの各辺に対して平行に延びる4辺を有する平面視四角形状の本体部7Jと、本体部7Jの4辺のうちの互いに対向する2辺から樹脂パッケージ4Jの側面に向けて延びる平面視四角形状の吊り部8Jとを一体的に備えている。図84に示すように、本体部7Jには、貫通孔9Jがその厚さ方向に貫通して形成されている。貫通孔9Jは、平面視で半導体チップ2Jよりも小さい四角形状に形成されている。
リード6Jは、アイランド5Jの本体部7Jに対して、吊り部8Jが延びる方向と直交する方向の両側に、同数ずつ等間隔で配置されている。
各リード6Jは、樹脂パッケージ4Jの側面を貫通しており、その樹脂パッケージ4Jに封止された部分が、後述する表面ワイヤ12Jが接続されるインナーリード部をなし、樹脂パッケージ4Jから露出した部分が、半導体装置1Jが実装される基板との接続のためのアウターリード部をなしている。
半導体チップ2Jは、平面視四角形状に形成されている。半導体チップ2Jの裏面の全域には、合金膜11Jが被着されている。合金膜11Jは、たとえば、Au(金)およびNi(ニッケル)を半導体チップ2J側からこの順に積層した構造を有している。
半導体チップ2Jは、その裏面(合金膜11J)をアイランド5Jに向けた状態で、アイランド5Jに対向配置されている。その状態で、アイランド5Jにおける貫通孔9Jの周囲の部分は、半導体チップ2Jの裏面の周縁部と対向している。この貫通孔9Jの周囲の部分と半導体チップ2Jの周縁部との間には、絶縁性の銀ペースト10Jが介在されている。これにより、半導体チップ2Jの裏面は、銀ペースト10Jを介してアイランド5Jに接合(ダイボンディング)されている。
半導体チップ2Jの表面には、各リード6Jに対応して、リード6Jと同数のパッド(図示せず)が形成されている。各パッドには、表面ワイヤ12Jの一端が接合されている。各表面ワイヤ12Jの他端は、パッドに対応するリード6Jの上面にそれぞれ接合されている。これにより、各パッドは、表面ワイヤ12Jを介して、リード6Jと電気的に接続されている。
そして、この半導体装置1Jでは、前述の第1実施形態と同様に、半導体チップ2Jの表面全体、アイランド5Jの表面および側面全体、リード6Jの表面全体、ならびに表面ワイヤ12J全体が一体的な水分不透過絶縁膜18Jで被覆されている。
半導体チップ2Jの裏面(合金膜11J)とアイランド5Jとの間には、複数の裏面ワイヤ14Jが架設されている。具体的には、半導体チップ2Jの裏面における貫通孔9Jに臨む部分には、各裏面ワイヤ14Jの一端部が接合されている。各裏面ワイヤ14Jは、貫通孔9Jに挿通され、その他端部は、アイランド5Jの裏面に接合されている。裏面ワイヤ14Jは、たとえば、図84に示すように、四角形状の貫通孔9Jの各辺に沿って等間隔を空けて設けられている。これにより、半導体チップ2Jの裏面とアイランド5Jとは、複数の裏面ワイヤ14Jを介して、電気的に接続されている。
以上のように、半導体チップ2Jは、その裏面が絶縁性の銀ペースト10Jによりアイランド5Jに接合されている。アイランド5Jの側方には、リード6Jがアイランド5Jと離間して配置されている。半導体チップ2Jの表面に形成されたパッドとリード6Jとの間には、表面ワイヤ12Jが架設されている。これにより、パッドとリード6Jとが電気的に接続されている。
また、半導体チップ2Jの裏面とアイランド5Jとの間には、半導体チップ2Jとアイランド5Jとを電気的に接続する裏面ワイヤ14Jが架設されている。これにより、接合材として絶縁性の銀ペースト10Jが用いられていても、裏面ワイヤ14Jを介して、半導体チップ2Jの裏面とアイランド5Jとを電気的に接続することができる。すなわち、Pbが含まれるはんだ以外の接合材を用いても、その接合材の電気的な特性にかかわらず、半導体チップ2Jの裏面とアイランド5Jとの電気的な接続を達成することができる。
裏面ワイヤ14Jは、銅からなる。銅は、ワイヤの材料として広く用いられる金と比較して安価であるため、裏面ワイヤ14Jの材料コストを低減することができる。また、銅は、電気伝導率が高いので、半導体チップ2Jとアイランド5Jとの間での電気抵抗を低減することができる。
また、表面ワイヤ12Jおよび裏面ワイヤ14Jは、ともに銅からなる。そのため、ワイヤボンダにセットされる材料を変更することなく、そのワイヤボンダにより、表面ワイヤ12Jおよび裏面ワイヤ14Jを形成することができる。そのため、半導体装置1Jの製造工程を簡素化することができる。
また、アイランド5Jには、貫通孔9Jがその厚さ方向に貫通して形成されており、裏面ワイヤ14Jは、貫通孔9Jを通して、半導体チップ2Jの裏面とアイランド5Jとの間に架設されている。これにより、半導体チップ2Jの裏面(合金膜11J)が貫通孔9Jから露出し、その露出した部分に裏面ワイヤ14Jが接続されることによって、半導体チップ2Jの裏面とアイランド5Jとの電気的な接続を達成することができる。この場合、アイランド5Jにおける半導体チップ2Jの裏面と対向する部分の面積は、必然的に半導体チップ2Jの裏面の面積よりも小さくなり、半導体チップ2Jとアイランド5Jとの対向部分にのみ絶縁性の銀ペースト10Jが介在される。よって、半導体チップ2Jと貫通孔9Jとの対向部分に銀ペースト10Jが用いられないので、銀ペースト10Jの使用量を低減することができる。その結果、半導体装置1Jの材料コストを低減することができる。
また、裏面ワイヤ14Jは、複数設けられている。これにより、半導体チップ2Jとアイランド5Jとの電気的な接続の確実性を向上させることができる。
図85は、図83に示す半導体装置の第1変形例の模式的な断面図である。図86は、図85に示す半導体装置を裏面側から見たときの模式的な平面図であり、樹脂パッケージの図示を省略した状態を示す。図85,86において、図83,84に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。そして、以下では、図85,86に示す構造について、図83,84に示す構造との相違点を中心に説明し、図83,84に示す各部と同一の参照符号を付した部分についての説明を省略する。
図85に示す半導体装置21Jは、図83に示すアイランド5Jと構造が異なるアイランド22Jを備えている。
アイランド22Jは、樹脂パッケージ4Jの各辺に対して平行に延びる4辺を有する平面視四角形状の本体部23Jと、本体部23Jの4辺のうちの互いに対向する2辺から樹脂パッケージ4Jの側面に向けて延びる平面視四角形状の吊り部24Jとを一体的に備えている。
図86に示すように、本体部23Jには、本体部23Jをその厚さ方向に貫通する4つの貫通孔25Jが形成されている。4つの貫通孔25Jは、アイランド22Jの中心の周りに等角度間隔で配置されている。
半導体チップ2Jは、その裏面(合金膜11J)をアイランド22Jに向けた状態で、アイランド22Jに対向配置されている。その状態で、アイランド22Jにおける各貫通孔25Jの周囲の部分は、半導体チップ2Jの裏面の周縁部と対向している。この貫通孔25Jの周囲の部分と半導体チップ2Jの周縁部との間には、絶縁性の銀ペースト10Jが介在されている。これにより、半導体チップ2Jの裏面は、銀ペースト10Jを介してアイランド22Jに接合(ダイボンディング)されている。
半導体チップ2Jの裏面(合金膜11J)とアイランド22Jとの間には、複数の裏面ワイヤ14Jが架設されている。具体的には、半導体チップ2Jの裏面における貫通孔25Jに臨む部分には、各裏面ワイヤ14Jの一端部が接合されている。各裏面ワイヤ14Jは、貫通孔25Jに挿通され、その他端部は、アイランド22Jの裏面に接合されている。裏面ワイヤ14Jは、各貫通孔25Jの各辺に沿って等間隔を空けて設けられている。これにより、半導体チップ2Jの裏面とアイランド22Jとは、複数の裏面ワイヤ14Jを介して、電気的に接続されている。
この半導体装置21Jの構成においても、図83に示す半導体装置1Jと同様の効果を奏することができる。
図87は、図83に示す半導体装置の第2変形例の模式的な断面図である。図88は、図87に示す半導体装置を裏面側から見たときの模式的な平面図であり、樹脂パッケージの図示を省略した状態を示す。図87,88において、図83,84に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。そして、以下では、図87,88に示す構造について、図83,84に示す構造との相違点を中心に説明し、図83,84に示す各部と同一の参照符号を付した部分についての説明を省略する。
図87に示す半導体装置31Jは、図83に示すアイランド5Jと構造が異なるアイランド32Jを備えている。また、半導体装置31Jと半導体装置1Jとでは、半導体チップ2Jの裏面とアイランド5J,32Jとの電気的な接続のための構造が異なっている。
アイランド32Jは、樹脂パッケージ4Jの各辺に対して平行に延びる4辺を有し、平面視で半導体チップ2Jよりも小さいサイズに形成された四角形状の本体部33Jと、本体部33Jの4辺のうちの互いに対向する2辺から樹脂パッケージ4Jの側面に向けて延びる平面視四角形状の吊り部34Jとを一体的に備えている。
半導体チップ2Jは、その裏面(合金膜11J)をアイランド32Jに向けた状態で、アイランド32Jに対向配置されている。平面視において、アイランド32Jは、半導体チップ2Jよりも小さく、アイランド32Jの周囲に、半導体チップ2Jの裏面36Jが露出している。すなわち、アイランド32Jにおける半導体チップ2Jと対向する上面35Jの面積は、半導体チップ2Jの裏面36Jの面積よりも小さい。
この状態で、アイランドの上面35Jと半導体チップ2Jの裏面36Jとの間には、絶縁性の銀ペースト10Jが介在されている。これにより、半導体チップ2Jの裏面36Jは、銀ペースト10Jを介してアイランド32Jの上面35Jに接合(ダイボンディング)されている。
半導体チップ2Jの裏面36Jとアイランド32Jとの間には、複数の裏面ワイヤ14Jが架設されている。具体的には、アイランド32Jの周囲で露出する半導体チップ2Jの裏面36J(合金膜11J)に、各裏面ワイヤ14Jの一端部が接合されている。各裏面ワイヤ14Jは、アイランド32Jの側方を回り込んでアイランド32Jの裏面側に延び、その他端部は、アイランド32Jの裏面に接合されている。裏面ワイヤ14Jは、アイランド32Jの各辺に沿って等間隔を空けて設けられている。これにより、半導体チップ2Jの裏面36Jとアイランド32Jとは、複数の裏面ワイヤ14Jを介して、電気的に接続されている。
この半導体装置31Jの構成においても、図83に示す半導体装置1Jと同様の効果を奏することができる。
図89は、図83に示す半導体装置の第3変形例の模式的な断面図である。図90は、図89に示す半導体装置を裏面側から見たときの模式的な平面図であり、樹脂パッケージの図示を省略した状態を示す。
半導体装置41Jは、樹脂パッケージの裏面からアイランドおよびリードの裏面が露出する、いわゆる表面実装型の半導体装置である。そして、半導体装置41Jは、半導体チップ42Jをリードフレーム43Jとともに樹脂パッケージ44Jで封止した構造を有している。半導体装置41Jの外形は、扁平な直方体形状(この実施形態では、平面視正方形状の6面体)をなしている。
リードフレーム43Jは、半導体装置1Jの中央部に配置されるアイランド45Jと、アイランド45Jの周囲に配置される複数のリード46Jとを備えている。リードフレーム43Jは、たとえば、銅薄板を打ち抜き加工およびプレス加工することにより形成される。
アイランド45Jは、平面視でその中心が樹脂パッケージ44Jの中心と重なり、樹脂パッケージ44Jの各辺に対して平行に延びる4辺を有する平面視四角形状の本体部47Jと、本体部47Jの4辺のうちの互いに対向する2辺から樹脂パッケージ44Jの側面に向けて延びる平面視四角形状の吊り部48Jとを一体的に備えている。本体部47Jは、平面視で半導体チップ42Jよりも小さいサイズに形成されている。また、各吊り部48Jの端面は、樹脂パッケージ44Jの側面において、その側面と面一をなして露出している。
アイランド45Jの裏面の周縁部には、裏面側からの潰し加工により、その全周にわたって、アイランド45Jがその裏面側から掘り下がった形状の凹部49Jが形成されている。このような形状の凹部49Jは、潰し加工以外にも、たとえば、アイランド45Jの周縁部を裏面側から選択的にエッチングすることにより形成することもできる。
また、アイランド45Jの裏面は、その周縁部(凹部49J)を除いて、樹脂パッケージ44Jの裏面において裏面接続端子として露出している。たとえば、アイランド45Jの中央部分(樹脂パッケージ44Jから露出する部分)の厚さが200μmである場合、アイランド45Jの周縁部の厚さは、100μmである。
リード46Jは、アイランド45Jの各側面と対向する位置に、同数ずつ設けられている。アイランド45Jの側面に対向する各位置において、リード46Jは、その対向する側面と直交する方向に延び、当該側面と平行な方向に等間隔を空けて配置されている。
リード46Jの裏面のアイランド45J側の端部には、裏面側からの潰し加工により、リード46Jがその裏面側から掘り下がった形状の凹部50Jが形成されている。
リード46Jの裏面は、アイランド45J側の端部(凹部50J)を除いて、樹脂パッケージ44Jの裏面から露出している。また、リード46Jのアイランド45J側と反対側の側面は、樹脂パッケージ44Jの側面から露出している。たとえば、リード46Jにおける樹脂パッケージ44Jの裏面から露出する部分の厚さが200μmである場合、リード46Jのアイランド45J側の端部(凹部50Jが形成された部分)の厚さは、100μmである。
半導体チップ42Jは、平面視四角形状に形成されている。半導体チップ42Jの裏面の全域には、合金膜52Jが被着されている。合金膜52Jは、たとえば、図83に示す合金膜11Jと同様の積層構造を有している。
半導体チップ42Jは、その裏面(合金膜52J)をアイランド45Jに向けた状態で、アイランド45Jに対向配置されている。平面視において、アイランド45Jは、半導体チップ42Jよりも小さく、アイランド45Jの周囲に、半導体チップ2Jの裏面(合金膜52J)が露出している。
この状態で、アイランド45Jの上面の全域と半導体チップ42Jの裏面との間には、絶縁性の銀ペースト51Jが介在されている。これにより、半導体チップ42Jの裏面は、銀ペースト51Jを介してアイランド45Jの上面に接合(ダイボンディング)されている。
半導体チップ42Jの表面には、各リード46Jと対応して、リード46Jと同数のパッド(図示せず)が形成されている。各パッドには、銅からなる表面ワイヤ54Jの一端が接合されている。各表面ワイヤ54Jの他端は、各リード46Jの上面に接合されている。これにより、各パッドは、表面ワイヤ54Jを介して、リード46Jと電気的に接続されている。
半導体チップ42Jとアイランド45Jとの間には、銅からなる複数の裏面ワイヤ55Jが架設されている。具体的には、アイランド45Jの周囲で露出する半導体チップ42Jの裏面(合金膜52J)には、各裏面ワイヤ55Jの一端部が接合されている。各裏面ワイヤ55Jは、アイランド45Jの側方を回り込んでアイランド45Jの裏面側に延び、その他端部は、弧を描くように上方に向けられた後、凹部49J内において、アイランド45Jの本体部47Jの下面に接合されている。これにより、半導体チップ42Jの裏面とアイランド45Jとは、裏面ワイヤ55Jを介して電気的に接続されている。また、裏面ワイヤ55Jの他端部は、凹部49J内におけるアイランド45Jの本体部47Jの下面に対して、その頂部の高さ(アイランド45Jの厚さ方向の幅)が、たとえば、70μmとなるように形成されている。これにより、樹脂パッケージ44Jから半導体装置41Jの裏面側に裏面ワイヤ55Jが露出するのを防止することができる。
この半導体装置41Jの構成によっても、図83に示す半導体装置1Jと同様の効果を奏することができる。
以上、本発明の第10実施形態について説明したが、この第10実施形態は、以下のように変更されていてもよい。
たとえば、合金膜11J,52Jは、AuおよびNiを半導体チップ2J,42J側からこの順に積層した構造を有しているとしたが、合金膜11J,52Jとしては、Au、Ti(チタン)およびNiを半導体チップ2J,42J側からこの順に積層した構造を有する積層膜が採用されてもよいし、Au、Ti、Ni、Auを半導体チップ2J,42J側からこの順に積層した構造を有する積層膜が採用されてもよい。
また、前述の実施形態では、表面ワイヤ12Jが水分不透過絶縁膜18Jで被覆されている態様を例示したが、前述の第10の課題を解決するための第10の目的を少なくとも達成するのであれば、図91〜図94にそれぞれ示すように、水分不透過絶縁膜18Jが設けられていなくてもよい。
<第11実施形態 図95〜図105>
この第11実施形態による開示により、前述の「発明が解決しようとする課題」に記載した課題のほか、下記に示す第11の背景技術に対する第11の課題を解決することもできる。

(1)第11の背景技術 従来、環境負荷の観点から、半導体装置における鉛の使用量の低減が要求されている。
半導体装置では、たとえば、SOP(Small Outline Package)、QFP(Quad Flat Package)におけるアウターリードの外装めっき、BGA(Ball Grid Array)における半田ボールなど、装置外部で使用される外部構成材、およびパッケージ内部における半導体チップとリードフレームとの間の接合材など、装置内部で使用される内部構成材に鉛が使用されている。
外部構成材については、鉛の含有量を一定比率以下とする鉛フリー化が、代替材料の研究によってほぼ達成されている。これに対し、内部構成材については、代替に適した材料がない。そのため、たとえば、Pb−xSn−yAg(xおよびyは正数)など、鉛を含有する金属が使用されている。
(2)第11の課題
様々な組成の金属材料を、内部構成材の代替材料として評価する過程において、環境負荷の小さいBiが、代替材料の選択肢として着目される。Biは、たとえば、装置内部で使用される接合材に要求される融点や接合性、さらには環境負荷の諸特性を満たす。
しかし、Biの熱膨張係数(約13.4×10−6/℃)は、一般的に使用されるPb−xSn−yAgの熱膨張係数(たとえば、約28.5×10−6/℃程度)に比べて低い。そのため、半導体装置を実装するときのリフロー時などにおいて、リードフレームが熱膨張して反ったとき、リードフレームの反りに起因して接合材に発生する応力を、接合材により緩和し切れない場合がある。その場合、緩和し切れなかった応力が半導体チップに加わって半導体チップが反り、反り量が大きい場合には、半導体チップにクラック(たとえば、水平クラック、縦割れなど)が発生するおそれがある。
半導体チップの反り量は、半導体チップまたはリードフレームの厚さを大きくすることによって緩和できるかもしれない。しかし、半導体チップおよびリードフレームの厚さを大きくすると、パッケージ本体が大型化するといった不具合を生じる。
また、半導体チップの反り量は、接合材の厚さを大きくすることによっても緩和できるかもしれない。しかし、接合材の厚さは、接合材の使用量を多くしても、半導体チップの自重により接合材が押圧されて小さくなる。したがって、接合材の厚さを所望の大きさに制御することは困難である。
さらに、Biの熱伝導率(約9W/m・K)は、Pb−xSn−yAgの熱伝導率(たとえば、約35W/m・K程度)に比べて低い。そのため、Biを使用した接合材では、半導体チップで生じる熱が放散されにくいといった不具合を生じる。
すなわち、この第11実施形態に係る発明は、半導体チップとリードフレームとの間の接合材にBi系材料を用いることによって鉛フリー化を達成することができ、さらに、リードフレームの熱膨張に起因する半導体チップの反り量を低減しつつ、半導体チップの放熱性を十分に確保することができる半導体装置を提供することを第11の目的としている。
(3)具体的な実施形態の開示
図95は、本発明の第11実施形態に係る半導体装置の模式底面図である。図96は、本発明の第11実施形態に係る半導体装置の模式断面図である。図97は、図96の破線円で囲まれる部分の要部拡大図である。
半導体装置1Kは、QFN(Quad Flat Non-leaded)が適用された半導体装置である。半導体装置1Kは、半導体チップ2Kと、半導体チップ2Kが搭載されるダイパッド3Kと、ダイパッド3Kの周囲に配置された複数の電極リード4Kと、半導体チップ2Kと電極リード4Kとを電気的に接続するボンディングワイヤ5Kと、これらを封止する樹脂パッケージ6Kとを備えている。
以下では、便宜的に、半導体チップ2Kとダイパッド3Kとの対向方向をZ方向とし、Z方向に直交する方向をX方向として本実施形態を説明する。
半導体チップ2Kは、平面視四角状のSi基板7Kを備えている。
Si基板7Kの厚さは、たとえば、220〜240μm(好ましくは、230μm程度)である。Si基板7Kの表面71Kには、複数の配線層が層間絶縁膜を介して積層されてなる多層配線構造(図示せず)が形成されており、その多層配線構造の最表面は、表面保護膜(図示せず)で覆われている。そして、表面保護膜には、多層配線構造における最上の配線層を露出させるためのパッド開口が複数形成されている。これにより、配線層の一部が、半導体チップ2Kの電極パッド8Kとして、各パッド開口から露出されている。
電極パッド8Kとして露出する最上の配線層は、たとえば、Al(アルミニウム)を含む金属材料からなり、具体的には、Alを主成分とする金属材料(たとえば、Al−Cu合金など)からなる。
一方、Si基板7Kの裏面72K(ダイパッド3Kとの対向面)には、裏メタル9Kが形成されている。
裏メタル9Kは、図97に示すように、Si基板7Kの側から順に、Au層91K、Ni層92KおよびCu層93Kが積層された3層構造を有している。Au層91Kは、Si半導体に対して通電可能なオーミック接触であり、Si基板7Kの裏面72Kに接触している。Ni層92Kは、裏メタル9Kの最表面をなすCu層93KよりもSi基板7K側に形成されており、Si基板7K中のSiが裏メタル9Kの最表面に析出するSiノジュールを防止するための層である。
ダイパッド3Kおよび複数の電極リード4Kは、同一の金属薄板からなるリードフレーム10Kとして形成されている。リードフレーム10Kを構成する金属薄板は、Cuを主として含有するCu系素材からなり、具体的には、たとえば、純度99.9999%(6N)以上、純度99.99%(4N)以上といった高純度銅、Cuと異種金属との合金(たとえば、Cu−Fe−P合金など)からなる。なお、金属薄板は、たとえば、42アロイ(Fe−42%Ni)などのFe系素材などであってもよい。また、リードフレーム10K(金属薄板)の厚さは、たとえば、190〜210μm(好ましくは、200μm程度)である。
ダイパッド3Kは、平面視で半導体チップ2Kよりも大きい四角状(たとえば、平面視で2.7mm角程度)である。ダイパッド3Kの表面31K(半導体チップ2Kとの対向面)は、めっきやスパッタなどの処理による金属薄膜により被覆されていない非被覆面であり、リードフレーム10Kを構成するCu系素材が表面31K全体に露出している。
ダイパッド3Kの表面31K上には、複数のCuスタッドバンプ18Kが設けられている。Cuスタッドバンプ18Kは、平面視において、ダイパッド3Kの各角に一つずつ配置され、合計4つ設けられている。各Cuスタッドバンプ18Kは、公知のワイヤボンディング法により形成されており、表面31Kに接触する相対的に大径のベース部181Kと、ベース部181Kから半導体チップ2K側へ突出する相対的に小径の先端部182Kとを一体的に有する断面視凸状である。
そして、半導体チップ2Kは、裏メタル9KがCuスタッドバンプ18Kの先端部182Kに接触するように、Cuスタッドバンプ18Kに支持された状態で、Si基板7Kの裏面72Kとダイパッド3Kの表面31Kとの間に接合層11Kを介在させることによって、ダイパッド3Kに接合されている。
接合層11Kは、相対的に厚い主層としてのBi系材料層111Kと、相対的に薄い副層としてのCu−Sn合金層112K,113K,114Kとを備えている。
Bi系材料層111Kは、主成分としてBiを含有しており、副成分として、Biの物性に影響を与えることのない程度の量のSn、Znなどが含有されていてもよい。
Cu−Sn合金層112K,113K,114Kは、Cuと、Cuとは異なる異種金属であるSnとの合金からなり、Cuが主成分として含有されている。
半導体チップ2K側のCu−Sn合金層112Kは、接合層11Kにおける裏メタル9KのCu層93Kとの界面近傍において、その全域にわたって形成されている。これにより、Cu−Sn合金層112Kは、裏メタル9KのCu層93Kに接触している。Cu−Sn合金層112Kは、たとえば、Z方向において、Bi系材料層111Kの側から半導体チップ2K側へ向かって、Cu6Sn5/Cu3Snで表される積層構造を有している。
一方、ダイパッド3K側のCu−Sn合金層113Kは、接合層11Kにおけるダイパッド3Kの表面31Kとの界面近傍において、その全域にわたって形成されている。これにより、Cu−Sn合金層113Kは、ダイパッド3Kの表面31Kに接触している。Cu−Sn合金層113Kは、たとえば、Z方向において、Bi系材料層111Kの側からダイパッド3K側へ向かって、Cu6Sn5/Cu3Snで表される積層構造を有している。
なお、Cu−Sn合金層112K,113Kは、接合層11Kにおけるダイパッド3Kの表面31Kとの界面近傍および接合層11Kにおける裏メタル9KのCu層93Kとの界面近傍のそれぞれにおいて、それら部分的に形成されていてもよい。
Cu−Sn合金層114Kは、Cuスタッドバンプ18Kを被覆するように形成されている。
そして、Bi系材料層111KおよびCu−Sn合金層112K,113Kは、ダイパッド3Kの表面31Kと裏メタル9KのCu層93Kとの間において、Bi系材料層111KをZ方向の両側から、Cu−Sn合金層112K,113Kで挟み込んだ3層構造(Cu−Sn合金層112K/Bi系材料層111K/Cu−Sn合金層113K)をなしている。
上記のような接合層11Kの融点は、たとえば、260〜280℃、好ましくは、265〜275℃である。また、半導体チップ2Kとダイパッド3Kとが接合された状態において、接合層11Kの総厚さ(Bi系材料層111Kの厚さとCu−Sn合金層112K,113Kの厚さとの合計)Tは、たとえば、30.5〜53μmである。各層の厚さは、たとえば、Bi系材料層111Kの厚さが30〜50μmであり、Cu−Sn合金層112K,113Kの厚さが0.5〜3μmである。
ダイパッド3Kの裏面32K(配線基板への実装面)は、樹脂パッケージ6Kから露出されている。露出した裏面32Kには、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる裏面めっき層12Kが形成されている。
電極リード4Kは、ダイパッド3Kの各側面と直交する各方向における両側に、それぞれ同数ずつ設けられることにより、ダイパッド3Kの周囲に配置されている。ダイパッド3Kの各側面に対向する電極リード4Kは、その対向する側面と平行な方向に等間隔に配置されている。各電極リード4Kのダイパッド3Kとの対向方向における長さは、たとえば、440〜460μm(好ましくは、450μm程度)である。電極リード4Kの表面41K(ボンディングワイヤ5Kの接続面)は、めっきやスパッタなどの処理による金属薄膜により被覆されていない非被覆面であり、リードフレーム10Kを構成するCu系素材が表面41K全体に露出している。
一方、電極リード4Kの裏面42K(配線基板への実装面)は、樹脂パッケージ6Kから露出されている。露出した裏面42Kには、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる裏面めっき層13Kが形成されている。
ボンディングワイヤ5Kは、銅(たとえば、純度99.9999%(6N)以上、純度99.99%(4N)以上といった高純度銅などであり、微量の不純物を含む場合はある。
)からなる。ボンディングワイヤ5Kは、一つの電極パッド8Kと一つの電極リード4Kとを1対1で接続している。
そして、この半導体装置1Kでは、前述の第1実施形態と同様に、半導体チップ2Kの表面および側面全体、ダイパッド3Kの表面31Kおよび側面全体、電極リード4Kの表面41Kおよび樹脂パッケージ6K内の側面全体、ならびにボンディングワイヤ5K全体が一体的な水分不透過絶縁膜25Kで被覆されている。
樹脂パッケージ6Kとしては、エポキシ樹脂など公知の材料を適用することができる。樹脂パッケージ6Kは、半導体装置1Kの外形をなし、略直方体状に形成されている。樹脂パッケージ6Kの大きさは、その平面サイズが、たとえば、4mm角程度であり、その厚さが、たとえば、0.80〜0.90mm、好ましくは、0.85mm程度である。
図98A〜図98Dは、図2に示す半導体装置の製造工程を工程順に示す模式的な断面図である。
上記した半導体装置1Kを製造するには、たとえば、図98Aに示すように、めっき法、スパッタ法などにより、半導体チップ2KのSi基板7Kの裏面72KにAu層91K、Ni層92KおよびCu層93Kが順に積層されることにより、裏メタル9Kが形成される。
一方、図98Aに示すように、ダイパッド3Kおよび電極リード4Kとを一体的に有するユニットを複数備えるリードフレーム10Kが用意される。なお、図98A〜図98Dでは、リードフレーム10Kの全体図は省略し、半導体チップ2Kを1つ搭載するのに必要な1ユニット分のダイパッド3Kおよび電極リード4Kのみを示す。
次いで、図98Bに示すように、公知のワイヤボンディング法により、ダイパッド3Kの表面31Kに複数のCuスタッドバンプ18Kが形成される。続いて、Snを含有するBi系材料からなる接合ペースト14Kが、ダイパッド3Kの表面31Kに塗布される。
接合ペースト14KにおけるSnの含有量は、たとえば、裏メタル9KのCu層93Kおよびダイパッド3Kの表面31KのCuに対して全量が拡散できる量であることが好ましく、たとえば、4wt%以下、好ましくは、1〜3wt%、さらに好ましくは、1.5〜2.5wt%である。
接合ペースト14Kの塗布後、図98Cに示すように、裏メタル9KのCu層93KがCuスタッドバンプ18Kの先端部182Kおよび接合ペースト14Kに接触するにように、半導体チップ2Kおよびダイパッド3Kによって接合ペースト14Kを挟み込む。続いて、たとえば、250〜260℃でリフロー(熱処理)が実行される。
これにより、図98Dに示すように、裏メタル9KのCu層93K、ダイパッド3Kの表面31KのCuおよびCuスタッドバンプ18KのCuのそれぞれと、接合ペースト14K中のSnとが反応して、Cu層93Kおよび表面31K近傍にCu−Sn合金層112K,113Kが形成される。また、Cuスタッドバンプ18KがCu−Sn合金層114Kに被覆される。一方、接合ペースト14K中のBiは、Cuとほとんど反応しないので、Cu−Sn合金層112K,113Kの間に、これらに挟まれたBi系材料層111Kとして残存することとなる。
その後、全ての半導体チップ2Kの各電極パッド8Kと、各電極パッド8Kに対応する電極リード4Kとが、ボンディングワイヤ5Kによって接続される。
全てのワイヤボンディング終了後、図4Dと同様の方法により、水分不透過絶縁膜25Kが形成される。水分不透過絶縁膜25Kの形成後、リードフレーム10Kが成形金型にセットされ、全ての半導体チップ2Kがリードフレーム10Kとともに、樹脂パッケージ6Kにより一括して封止される。そして、樹脂パッケージ6Kから露出するダイパッド3Kの裏面32Kおよび電極リード4Kの裏面42Kに裏面めっき層12K,13Kが形成される。最後に、ダイシングソーを用いて、リードフレーム10Kが樹脂パッケージ6Kとともに各半導体装置1Kのサイズに切断されることにより、図96に示す半導体装置1Kの個片が得られる。
以上のように、この半導体装置1Kによれば、Si基板7KがCuスタッドバンプ18Kにより支持されているため、ダイパッド3Kと半導体チップ2Kとの距離を、少なくともCuスタッドバンプ18Kの高さに維持することができる。したがって、Cuスタッドバンプ18Kの高さを適当に調節することにより、ダイパッド3Kと半導体チップ2Kとの間に、総厚さTを有する接合層11Kを介在させることができる。その結果、Si基板7K、接合層11Kおよびリードフレーム10Kの線膨張係数の差による応力を十分緩和することができる。そのため、Si基板7K(半導体チップ2K)の反り量を低減することができる。よって、Si基板7Kにおけるクラックの発生を防止することができる。また、Si基板7Kおよびリードフレーム10Kの厚さを大きくする必要がないので、半導体装置1Kのパッケージ本体が大型化することもない。
さらに、Si基板7Kを支持するスペーサがCuスタッドバンプ18Kであり、Cuの熱伝導率(約398W/m・K)はBiの熱伝導率(約9W/m・K)比べて非常に大きいので、リードフレーム10KとSi基板7Kとの間の熱伝導性を向上させることができる。そのため、半導体チップ2Kで発生する熱を、Cuスタッドバンプ18Kを介してリードフレーム10Kに逃がすことができる。したがって、半導体チップ2Kの放熱性を十分に確保することができる。
また、Cuスタッドバンプ18Kが4つ設けられているので、Si基板7Kを4点で支持することができる。これにより、ダイパッド3Kの表面31Kに対して傾かないように、半導体チップ2KをCuスタッドバンプ18K上で安定させることができる。そのため、リードフレーム10Kと半導体チップ2Kとの距離をほぼ均等な大きさにすることができる。その結果、Z方向における接合層11Kの線膨張係数が均一になるため、接合層11Kにおける応力の偏りを抑制することができ、応力を全体的に緩和することができる。また、半導体チップ2Kで発生する熱を、4つのCuスタッドバンプ18Kを利用して放散できるので、半導体チップ2Kの放熱性を一層向上させることができる。
また、リードフレーム10Kが熱膨張するとき、リードフレーム10Kの熱が、Cuスタッドバンプ18Kを介してSi基板7Kへ伝達される。そのため、半導体装置1Kを実装するときのリフロー時において、リードフレーム10Kから伝達される熱により、Si基板7Kを熱膨張させることができる。その結果、リードフレーム10Kの熱膨張量とSi基板7Kの熱膨張量との差を小さくすることができるので、Si基板7Kの反り量を低減することができる。
また、リードフレームの材料としては、リードフレーム10KのCu以外に、たとえば、42アロイ(Fe−42%Ni)などのFe系素材が知られている。42アロイの熱膨張係数は、約4.4〜7.0×10−6/℃である。42アロイからなるリードフレームでは、Cu(熱膨張係数が約16.7×10−6/℃)からなるリードフレーム10Kよりも、熱膨張量が小さくなって、それによりリードフレームの反り量を小さくできるかもしれない。しかし、42アロイを使用する場合、Cuを使用する場合よりもコストがかかり、また、放熱性が低下する。
これに対し、この半導体装置1Kでは、Cuからなるリードフレーム10Kの場合でも、リードフレーム10Kの反りに起因する応力を、接合層11Kで十分緩和することができる。そのため、リードフレーム10Kの材料としてCuを問題なく使用でき、コストや放熱性を維持することができる。
また、上記の製造工程において、ダイパッド3Kの表面31Kに塗布された接合ペースト14Kは、裏メタル9KのCu層93Kに接触するにように、半導体チップ2Kおよびダイパッド3Kによって挟み込まれる。その後、リフロー(熱処理)が実行されることによって、Bi系材料層111KおよびCu−Sn合金層112K,113K,114Kを有する接合層11Kが形成される。
接合層11Kの形成にあたって、接合ペースト14K中の成分(Bi系材料およびSn)がCu以外の金属元素と接触することがなく、さらに、半導体チップ2Kとダイパッド3Kとの対向方向において、Bi系材料層111Kの両側にCu−Sn合金層112K,113Kが形成される。
そのため、裏メタル9KのAu層91K中のAuやNi層92K中のNiなど、Bi系材料層111Kの特性を低下させるおそれのある阻害金属元素がBi系材料層111Kへ拡散することを防止することができる。その結果、Biと上記阻害金属元素との金属間化合物の形成およびBiと上記阻害金属元素との共晶組成物の形成を防止することができる。よって、接合層11Kの耐温度サイクル性を向上できるとともに、接合層11Kの融点を高く維持することができる。
一方、Bi系材料層111KがCu−Sn合金層112K,113K,114Kに接触しているが、CuはBiとほとんど反応しないので、これらの層同士の接触による、接合層11Kの融点低下や耐温度サイクル性の低下のおそれはほとんどない。また、Si基板7KとCuスタッドバンプ18Kとの接触が、Cu層93KとCuスタッドバンプ18Kとの同種金属同士の接触となるので、Si基板7KとCuスタッドバンプ18Kとの接触による影響(たとえば、Cuスタッドバンプ18Kの高抵抗化、Cuスタッドバンプ18Kの侵食など)を低減することができる。
また、接合層11Kが、Bi系材料層111KおよびCu−Sn合金層112K,113K,114Kからなるので、接合層11Kの鉛フリー化を達成することができる。
また、Cu−Sn合金は、Bi−Au合金、Bi−Ag合金などのように硬くて脆い金属ではなく、高強度な金属である。そのため、Cu−Sn合金層112K,113Kによって、半導体チップ2Kおよびリードフレーム10Kと、接合層11Kとの接合強度を向上させることができる。
また、Snの熱伝導率は約73W/m・Kであり、Biの熱伝導率(約9W/m・K)に比べて高い。そのため、接合層11KがBiのみからなる場合に比べて、接合層11Kの熱伝導率を向上させることができる。その結果、半導体チップ2Kの放熱性を一層向上させることができる。
また、Si基板7Kの裏面72KにAu層91Kが接触しているので、このAu層91Kを介してCu層93KとSi基板7Kとを導通させることができる。これにより、Si基板7Kとダイパッド3Kとを電気的に接続することができる。
また、ダイパッド3Kの表面31Kおよび電極リード4Kの表面41Kのいずれもが、めっきやスパッタなどの処理による金属薄膜により被覆されていない非被覆面であるため、半導体装置1Kの製造にあたって、リードフレーム10Kにめっきやスパッタなどの処理をする必要がないので、コストを低減することができる。
以上、本発明の第11実施形態について説明したが、この第11実施形態は、以下のように変更されていてもよい。
たとえば、前述の実施形態では、QFNタイプの半導体装置を取り上げたが、本発明は、QFP(Quad Flat Package)、SOP(Small Outline Package)などといった他の種類のパッケージタイプの半導体装置に適用することもできる。
また、たとえば、Cuスタッドバンプ18Kの数は、1〜3つであってもよいし、5つ以上であってもよい。数が多いほど、接合ペースト14Kの使用量を低減することができるので、コストを低減することができ、放熱性を一層向上させることができる。
また、たとえば、Si基板7Kを支持するCuスペーサは、図99に示すように、ワイヤボンディング法により、ダイパッド3Kの表面31KにCuワイヤのボールボンド(1st接合)を形成し、次いで、Cuワイヤをリング状に引き回し、ボールボンドの反対側を表面31Kに接合(2nd接合)した後、Cuワイヤを2nd接合の位置から引きちぎることによって形成されるCuワイヤリング19Kであってもよい。
また、たとえば、接合層11Kの副層は、Cu−Sn合金層112K,113K,114Kである必要はなく、たとえば、Cuと、Cuとは異なる異種金属であるZn(熱伝導率は約120W/m・K)との合金からなり、Cuが主成分として含有されたCu−Zn合金層であってもよい。
また、たとえば、リードフレーム10Kの表面(ダイパッド3Kの表面31Kおよび電極リード4Kの表面41K)は、非被覆面である必要はなく、図100に示すように、めっきやスパッタ処理が施されることにより被覆層15Kが形成されていてもよい。
その場合、Si基板7Kの裏面72Kと同様に、リードフレーム10Kの最表面にはCuが露出している必要がある。
たとえば、被覆層15Kは、ダイパッド3Kの表面31K上においては、図101Aに示すように、ダイパッド3K側から順にAg層16KおよびCu層17Kが積層された2層構造をなしている。Ag層16Kの上にCu層17Kを積層することにより、リードフレーム10Kにおける半導体チップ2Kとの対向面(表面31K)全体にCuを露出させることができる。
一方、電極リード4Kの表面41K上においては、被覆層15Kは、図101Bに示すように、Ag層16Kのみが形成された単層構造をなしている。これにより、ボンディングワイヤ5Kの接続面全体にAgを露出させることができる。そのため、電極リード4Kに接続するボンディングワイヤ5Kとして、Cuワイヤだけではなく、Auワイヤなどさまざまなワイヤを利用することができる。
また、裏メタル9Kは、Au層91K、Ni層92KおよびCu層93Kのそれぞれが1層ずつ積層された3層構造を有しているとしたが、これに限られず、たとえば、これらの層の少なくとも1種が複数積層されていてもよい。その場合、複数の層が連続して積層されていてもよいし、複数の層の間に別の種類の層が介在されていてもよい。
また、裏メタル9Kは、Au層、Ni層およびCu層とは異なる層を備えていてもよい。たとえば、Ag層、Ti層などを備えていてもよい。Ti層は、Si半導体に対してオーミック接触可能なので、Au層91Kに代えて適用することができる。
また、たとえば、裏メタル9KとCuスタッドバンプ18Kの先端部182Kとは、図102に示すように、離間されていてもよい。この場合、半導体チップ2Kとダイパッド3Kとが接合された状態において、接合層11Kの総厚さTがCuスタッドバンプ18Kの高さよりも大きくなる。そのため、Z方向における接合層11Kの線膨張を増加させ、X方向における接合層11Kの線膨張を抑制することができる。その結果、半導体チップ2Kにかかる応力を効果的に緩和することができる。
また、前述の実施形態では、ボンディングワイヤ5Kが水分不透過絶縁膜25Kで被覆されている態様を例示したが、前述の第11の課題を解決するための第11の目的を少なくとも達成するのであれば、図103〜図105にそれぞれ示すように、水分不透過絶縁膜25Kが設けられていなくてもよい。
<第12実施形態 図106〜図156>
この第12実施形態による開示により、前述の「発明が解決しようとする課題」に記載した課題のほか、下記に示す第12の背景技術に対する第12の課題を解決することもできる。

(1)第12の背景技術 典型的な半導体装置では、半導体チップがダイパッド上に配置され、半導体チップとダイパッドの周囲に配置されたリードとがAu(金)からなるワイヤにより接続されている。具体的には、半導体チップの表面に、Al(アルミニウム)からなるパッドが配置されている。そして、そのパッドの表面とリードの表面との間に、Auからなるワイヤがアーチ状のループを描いて架設されている。
ワイヤの架設時(ワイヤボンディング時)には、ワイヤボンダのキャピラリに保持されたワイヤの先端にFAB(Free Air Ball)が形成され、そのFABがパッドの表面に当接される。このとき、キャピラリによりFABがパッドに向けて所定の荷重で押圧されるとともに、キャピラリに設けられた超音波振動子に所定の駆動電流が供給され、FABに超音波振動が付与される。その結果、FABがパッドの表面に擦られながら押しつけられ、パッドの表面に対するワイヤの接合が達成される。その後、キャピラリがリードに向けて移動される。そして、ワイヤがリードの表面に押し付けられて、ワイヤに超音波振動が付与されつつ、ワイヤが引きちぎられる。これにより、パッドの表面とリードの表面との間に、ワイヤが架設される。
(2)第12の課題
最近、市場で半導体装置の価格競争が激化しており、半導体装置のコストのさらなる低減が要求されている。コスト低減策の1つとして、高価なAuからなるワイヤ(金ワイヤ)から安価なCu(銅)からなるワイヤ(銅ワイヤ)への代替が検討されている。
しかしながら、銅ワイヤの先端に形成されるFABは、金ワイヤの先端に形成されるFABよりも硬いので、銅ワイヤを金ワイヤの場合と同じ条件(荷重および超音波振動子の駆動電流の大きさなど)でパッドに接合したのでは、銅ワイヤとパッドとの良好な接合を得ることができない。現在のところ、パッドに対する銅ワイヤの良好な接合を達成可能な条件は明らかではなく、金ワイヤから銅ワイヤへの積極的な代替には至っていない。
すなわち、この第12実施形態に係る発明は、パッドに対する銅ワイヤの良好な接合を達成することができる、ワイヤボンディング方法を提供することを第12の目的としている。
(3)具体的な実施形態の開示
図106は、本発明の第12実施形態に係る半導体装置の模式的な断面図である。図107は、図106に示す半導体装置の模式的な底面図である。
半導体装置1Lは、QFN(Quad Flat Non-leaded Package)が適用された半導体装置であり、半導体チップ2Lをダイパッド3L、リード4Lおよび銅ワイヤ5Lとともに樹脂パッケージ6Lで封止した構造を有している。半導体装置1L(樹脂パッケージ6L)の外形は、扁平な直方体形状である。
本実施形態では、半導体装置1Lの外形は、平面形状が4mm角の正方形状で厚さが0.85mmの6面体であり、以下で挙げる半導体装置1Lの各部の寸法は、半導体装置1Lがその外形寸法を有する場合の一例である。
半導体チップ2Lは、平面視で2.3mmの正方形状をなしている。半導体チップ2Lの厚さは、0.23mmである。半導体チップ2Lの表面の周縁部には、複数のパッド7Lが配置されている。各パッド7Lは、半導体チップ2Lに作り込まれた回路と電気的に接続されている。半導体チップ2Lの裏面には、Au、Ni(ニッケル)、Ag(銀)などの金属層からなる裏メタル8Lが形成されている。
ダイパッド3Lおよびリード4Lは、金属薄板(たとえば、銅薄板)を打ち抜くことにより形成される。その金属薄板(ダイパッド3Lおよびリード4L)の厚さは、0.2mmである。ダイパッド3Lおよびリード4Lの表面には、Agからなるめっき層9Lが形成されている。
ダイパッド3Lは、平面視で2.7mmの正方形状をなし、各側面が半導体装置1Lの側面と平行をなすように半導体装置1Lの中央部に配置されている。
ダイパッド3Lの裏面の周縁部には、裏面側からの潰し加工により、その全周にわたって、断面略1/4楕円形状の窪みが形成されている。そして、その窪みには、樹脂パッケージ6Lが入り込んでいる。これにより、ダイパッド3Lの周縁部がその上下から樹脂パッケージ6Lで挟まれ、ダイパッド3Lの樹脂パッケージ6Lからの脱落が防止(抜け止め)されている。
また、ダイパッド3Lの裏面は、その周縁部(断面略1/4楕円形状に窪んだ部分)を除いて、樹脂パッケージ6Lの裏面から露出している。
リード4Lは、ダイパッド3Lの各側面と対向する位置に、同数(たとえば、9本)ずつ設けられている。ダイパッド3Lの側面に対向する各位置において、リード4Lは、その対向する側面と直交する方向に延び、当該側面と平行な方向に等間隔を空けて配置されている。リード4Lの長手方向の長さは、0.45mmである。また、ダイパッド3Lとリード4Lとの間の間隔は、0.2mmである。
リード4Lの裏面のダイパッド3L側の端部には、裏面側からの潰し加工により、断面略1/4楕円形状の窪みが形成されている。そして、その窪みには、樹脂パッケージ6Lが入り込んでいる。これにより、リード4Lのダイパッド3L側の端部がその上下から樹脂パッケージ6Lで挟まれ、リード4Lの樹脂パッケージ6Lからの脱落が防止(抜け止め)されている。
リード4Lの裏面は、ダイパッド3L側の端部(断面略1/4楕円形状に窪んだ部分)を除いて、樹脂パッケージ6Lの裏面から露出している。また、リード4Lのダイパッド3L側と反対側の側面は、樹脂パッケージ6Lの側面から露出している。
ダイパッド3Lおよびリード4Lの裏面における樹脂パッケージ6Lから露出する部分には、半田からなるめっき層10Lが形成されている。
そして、半導体チップ2Lは、パッド7Lが配置されている表面を上方に向けた状態で、その裏面が接合材11Lを介して、ダイパッド3Lの表面(めっき層10L)に接合されている。接合材11Lには、たとえば、半田ペーストが用いられる。接合材11Lの厚さは、0.02mmである。
なお、半導体チップ2Lとダイパッド3Lとの電気的な接続が不要な場合には、裏メタル8Lが省略されて、半導体チップ2Lの裏面がダイパッド3Lの表面に銀ペーストなどの絶縁性ペーストからなる接合材を介して接合されてもよい。この場合、半導体チップ2Lの平面サイズは、2.3mm角となる。また、ダイパッド3Lの表面上のめっき層9Lが省略されてもよい。
銅ワイヤ5Lは、たとえば、純度が99.99%以上の銅からなる。銅ワイヤ5Lの一端は、半導体チップ2Lのパッド7Lに接合されている。銅ワイヤ5Lの他端は、リード4Lの表面に接合されている。そして、銅ワイヤ5Lは、半導体チップ2Lとリード4Lとの間に、アーチ状のループを描いて架設されている。この銅ワイヤ5Lのループの頂部と半導体チップ2Lの表面との高低差は、0.16mmである。
そして、この半導体装置1Lでは、前述の第1実施形態と同様に、半導体チップ2Lの表面および側面全体、ダイパッド3Lの表面および側面全体、リード4Lの表面全体、ならびに銅ワイヤ5L全体が一体的な水分不透過絶縁膜25Lで被覆されている。
図108は、図106に示す破線で囲まれる部分の拡大図である。
パッド7Lは、Alを含む金属からなり、半導体チップ2Lの最上層の層間絶縁膜12L上に形成されている。層間絶縁膜12L上には、表面保護膜13Lが形成されている。パッド7Lは、その周縁部が表面保護膜13Lに覆われ、中央部が表面保護膜13Lに形成されたパッド開口14Lを介して露出している。
銅ワイヤ5Lは、表面保護膜13Lから露出するパッド7Lの中央部に接合されている。銅ワイヤ5Lは、後述するように、その先端にFABが形成され、FABがパッド7Lに押し付けられることにより接合される。このとき、FABが変形することにより、銅ワイヤ5Lにおけるパッド7Lとの接合部分には、鏡餅形状のファーストボール部15Lが形成される。また、ファーストボール部15Lの周囲に、ファーストボール部15Lの下方からパッド7Lの材料が徐々に迫り出すことにより、迫り出し部16Lがパッド7Lの表面から大きく浮き上がらずに形成される。
たとえば、銅ワイヤ5Lの線径が25μmである場合、ファーストボール部15Lの狙い直径(ファーストボール部15Lの設計上の直径)は、74〜76μmであり、ファーストボール部15Lの狙い厚さ(ファーストボール部15Lの設計上の厚さ)は、17〜18μmである。
図109A〜図109Dは、図106に示す半導体装置の製造途中(ワイヤボンディングの途中)の状態を示す模式的な断面図である。
銅ワイヤ5Lは、ダイパッド3Lおよびリード4Lがそれらを取り囲むフレーム(図示せず)に接続された状態、つまりダイパッド3Lおよびリード4Lがリードフレームをなす状態で、ワイヤボンダにより、半導体チップ2Lとリード4Lとの間に架設される。
ワイヤボンダには、キャピラリCが備えられている。キャピラリCは、図109Aに示すように、ワイヤ挿通孔41Lが中心軸線上に形成された略円筒形状をなしている。銅ワイヤ5Lは、ワイヤ挿通孔41Lに挿通されて、ワイヤ挿通孔41Lの先端(下端)から送り出される。
キャピラリCの先端部には、ワイヤ挿通孔41Lの下方に、ワイヤ挿通孔41Lと連通する円錐台形状のチャンファ42Lが形成されている。また、キャピラリCの先端部は、チャンファ42Lの下端縁に連続し、銅ワイヤ5Lとパッド7Lおよびリード4Lとの接合時(ワイヤボンディング時)にそれらと対向する面であるフェイス43Lを有している。フェイス43Lは、キャピラリCの中心軸線と直交する平面に対して外側が上がるように緩やかに傾斜している。
まず、図109Aに示すように、キャピラリCがパッド7Lの直上に移動される。次に、チャンファ42Lに銅ワイヤ5Lの先端が位置する状態で、銅ワイヤ5Lの先端部に電流が印加されることにより、その先端部にFAB44が形成される。電流の値および印加時間は、銅ワイヤ5Lの線径およびFAB44の狙い直径(FAB44の設計上の直径)に応じて適宜設定される。FAB44の一部は、チャンファ42Lからその下方にはみ出ている。
その後、図109Bに示すように、キャピラリCがパッド7Lに向かって下降され、キャピラリCにより、FAB44がパッド7Lに押し付けられる。このとき、キャピラリCによりFAB44に荷重が加えられるとともに、キャピラリCに設けられた超音波振動子(図示せず)から発振された超音波振動がFAB44に付与される。
図110は、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。
具体的には、図110に示すように、FAB44がパッド7Lに当接した時刻T1から所定時間が経過する時刻T2までの間は、キャピラリCからFAB44に相対的に大きい初期荷重P1が加えられる。所定時間は、3msecに設定される。また、初期荷重P1は、パッド7Lに対するファーストボール部15Lの狙い接合面積(パッド7Lに対するファーストボール部15Lの設計上の接合面積)に一定の係数(初期荷重P1の単位がgであり、接合面積の単位がmmである場合、たとえば、28786)を乗じた値に基づいて設定される。時刻T2以後は、キャピラリCからFAB44に加えられる荷重が下げられ、FAB44に相対的に小さい荷重P2が加えられる。この荷重P2は、キャピラリCが上昇される時刻T4になるまで加え続けられる。
一方、超音波振動子には、FAB44がパッド7Lに当接する時刻T1より前から相対的に小さい値U1の駆動電流が印加されている。駆動電流値U1は、30mA未満に設定される。
FAB44がパッド7Lに当接すると、そのときの時刻T1から時刻T3までの間に、超音波振動子に印加される駆動電流の値が値U1から相対的に大きい値U2まで一定の変化率で(単調に)上げられる。この変化率は、21mA/msec以下に設定される。また、超音波振動子に最終的に印加される駆動電流の値U2は、その値U2をファーストボール部15Lの狙い接合面積で除した値が0.0197mA/μm以下となるように設定される。さらに、FAB44に初期荷重が加えられる所定時間に超音波振動子に印加される駆動電流の積分値が146mA・msec以下となるように、駆動電流値U1,U2が設定される。時刻T3以後は、時刻T4になるまで、値U2の駆動電流が超音波振動子に印加し続けられる。
その結果、FAB44がキャピラリCのチャンファ42Lおよびフェイス43Lの形状に沿って変形し、図108に示すように、パッド7L上に、鏡餅形状のファーストボール部15Lが形成されるとともに、その周囲に迫り出し部16Lが形成される。これにより、パッド7Lに対する銅ワイヤ5Lの接合(ファーストボンディング)が達成される。
時刻T1から予め定める接合時間が経過し、時刻T4になると、キャピラリCがパッド7Lの上方に離間される。その後、キャピラリCは、リード4Lの表面に向けて斜め下方に移動される。そして、図109Cに示すように、超音波振動子に駆動電流が印加され、キャピラリCに超音波振動が付与されつつ、キャピラリCにより、銅ワイヤ5Lがリード4Lの表面に押し付けられ、さらに引きちぎられる。これにより、リード4Lの表面上に、銅ワイヤ5Lの他端部からなる側面視楔状のステッチ部が形成され、銅ワイヤのリード4Lに対する接合(セカンドボンディング)が達成される。
その後は、他のパッド7Lおよびこれに対応するリード4Lを対象として、図109A〜図109Cに示す工程が行われる。そして、図109A〜図109Cに示す工程が繰り返されることにより、図109Dに示すように、半導体チップ2Lのすべてのパッド7Lとリード4Lとの間に銅ワイヤ5Lが架設される。全てのワイヤボンディング終了後、図4Dと同様の方法により、水分不透過絶縁膜25Lが形成される。
<接合面積−初期荷重の関係>
図111は、パッドに対するファーストボール部の接合面積と初期荷重との関係を示すグラフである。
パッド7Lに対するファーストボール部15Lの接合面積と初期荷重との関係を調べるため、次の試験1〜4を行った。
(1)試験1
線径25μmの銅ワイヤ5Lの先端に45μmのFAB44を形成し、キャピラリCをパッド7Lに向けて下降させて、FAB44をパッド7Lに押し付け、パッド7L上にFAB44の変形によるファーストボール部15Lを形成した。そして、FAB44のパッド7Lへの当接後にFAB44に加えられる荷重の大きさを種々変化させた。ファーストボール部15Lの狙い直径は、58μmであり、パッドに対するファーストボール部の狙い接合面積は、0.00264mmである。
狙い直径および狙い接合面積に近いファーストボール部15Lが得られる荷重は、80gであった。また、その荷重を実際に得られた接合面積で除して、狙いに近い形状のファーストボール部15Lを形成するために必要な単位面積あたりの荷重(単位面積荷重)を求めると、その単位面積荷重は、30295g/mmであった。
(2)試験2
線径25μmの銅ワイヤ5Lの先端に59μmのFAB44を形成し、キャピラリCをパッド7Lに向けて下降させて、FAB44をパッド7Lに押し付け、パッド7L上にFAB44の変形によるファーストボール部15Lを形成した。そして、FAB44のパッド7Lへの当接後にFAB44に加えられる荷重の大きさを種々変化させた。ファーストボール部15Lの狙い直径は、74μmであり、パッドに対するファーストボール部の狙い接合面積は、0.0043mmである。
狙い直径および狙い接合面積に近いファーストボール部15Lが得られる荷重は、130gであった。また、その荷重を実際に得られた接合面積で除して、狙いに近い形状のファーストボール部15Lを形成するために必要な単位面積あたりの荷重(単位面積荷重)を求めると、その単位面積荷重は、30242g/mmであった。
(3)試験3
線径30μmの銅ワイヤ5Lの先端に59μmのFAB44を形成し、キャピラリCをパッド7Lに向けて下降させて、FAB44をパッド7Lに押し付け、パッド7L上にFAB44の変形によるファーストボール部15Lを形成した。そして、FAB44のパッド7Lへの当接後にFAB44に加えられる荷重の大きさを種々変化させた。ファーストボール部15Lの狙い直径は、74μmであり、パッドに対するファーストボール部の狙い接合面積は、0.0043mmである。
狙い直径および狙い接合面積に近いファーストボール部15Lが得られる荷重は、130gであった。また、その荷重を実際に得られた接合面積で除して、狙いに近い形状のファーストボール部15Lを形成するために必要な単位面積あたりの荷重(単位面積荷重)を求めると、その単位面積荷重は、30242g/mmであった。
(4)試験4
線径38μmの銅ワイヤ5Lの先端に84μmのFAB44を形成し、キャピラリCをパッド7Lに向けて下降させて、FAB44をパッド7Lに押し付け、パッド7L上にFAB44の変形によるファーストボール部15Lを形成した。そして、FAB44のパッド7Lへの当接後にFAB44に加えられる荷重の大きさを種々変化させた。ファーストボール部15Lの狙い直径は、104μmであり、パッドに対するファーストボール部の狙い接合面積は、0.00849mmである。
狙い直径および狙い接合面積に近いファーストボール部15Lが得られる荷重は、240gであった。また、その荷重を実際に得られた接合面積で除して、狙いに近い形状のファーストボール部15Lを形成するために必要な単位面積あたりの荷重(単位面積荷重)を求めると、その単位面積荷重は、28267g/mmであった。
以上の試験1〜4の結果から、銅ワイヤ5Lの線径、ファーストボール部15Lの狙い直径および狙い接合面積にかかわらず、狙いに近い形状のファーストボール部15Lを形成するために必要な単位面積あたりの荷重(単位面積荷重)は、ほぼ同じであることが確認された。
また、各試験1〜4で狙い直径および狙い接合面積に近いファーストボール部15Lが得られる荷重として求められた値を、初期荷重P1として、X軸を狙い接合面積とし、Y軸を初期荷重とするグラフエリアにプロットすると、図111に示すようになり、初期荷重P1とパッド7Lに対するファーストボール部15Lの接合面積との間にはほぼ比例関係があることが確認された。
<所定時間の設定>
初期荷重P1がFABに加えられる所定時間を適切に設定するために、次の試験1〜3を行った。
(1)試験1
線径25μmの銅ワイヤ5Lの先端にFAB44を形成し、キャピラリCをパッド7Lに向けて下降させて、FAB44をパッド7Lに押し付け、FAB44に一定の荷重を加え、パッド7L上にFAB44の変形によるファーストボール部15Lを形成した。ファーストボール部15Lの狙い直径は、58μmであり、その狙い厚さは、10μmである。そして、FAB44に加えられる荷重の大きさが50g、80gおよび110gの各場合について、FAB44がパッド7Lに当接してからの経過時間に伴う、ファーストボール部15Lの直径および厚さの変化を調べた。直径(ボール径)の時間変化を図112に示し、厚さ(ボール厚)の時間変化を図113に示す。
(2)試験2
線径25μmの銅ワイヤ5Lの先端にFAB44を形成し、キャピラリCをパッド7Lに向けて下降させて、FAB44をパッド7Lに押し付け、FAB44に一定の荷重を加え、パッド7L上にFAB44の変形によるファーストボール部15Lを形成した。ファーストボール部15Lの狙い直径は、76μmであり、その狙い厚さは、18μmである。そして、FAB44に加えられる荷重の大きさが70g、90g、110g、130g、150gおよび200gの各場合について、FAB44がパッド7Lに当接してからの経過時間に伴う、ファーストボール部15Lの直径および厚さの変化を調べた。直径(ボール径)の時間変化を図114に示し、厚さ(ボール厚)の時間変化を図115に示す。
(3)試験3
線径38μmの銅ワイヤ5Lの先端にFAB44を形成し、キャピラリCをパッド7Lに向けて下降させて、FAB44をパッド7Lに押し付け、FAB44に一定の荷重を加え、パッド7L上にFAB44の変形によるファーストボール部15Lを形成した。ファーストボール部15Lの狙い直径は、104μmであり、その狙い厚さは、25μmである。そして、FAB44に加えられる荷重の大きさが200g、230g、250g、300g、400gおよび500gの各場合について、FAB44がパッド7Lに当接してからの経過時間に伴う、ファーストボール部15Lの直径および厚さの変化を調べた。直径(ボール径)の時間変化を図116に示し、厚さ(ボール厚)の時間変化を図117に示す。
図112〜図117を参照して理解されるように、銅ワイヤ5Lの線径、荷重の大きさならびにファーストボール部15Lの狙い直径および狙い厚さにかかわらず、FAB44がパッド7Lに当接してから2msec未満では完了しない。一方、FAB44がパッド7Lに当接してから4msecを超えると、FAB44の直径および厚さがほぼ変化せず、FAB44の変形が確実に完了していると考えられる。より詳細には、銅ワイヤ5Lの線径、荷重の大きさならびにファーストボール部15Lの狙い直径および狙い厚さにかかわらず、FAB44がパッド7Lに当接してからほぼ3msecが経過した時点で、FAB44の直径および厚さの変化が終了し、FAB44の変形が完了していると考えられる。
よって、初期荷重P1がFABに加えられる所定時間は、2〜4msecの範囲内が適切であると考えられ、3msecがより適切であると考えられる。
以上のように、銅ワイヤ5Lの先端に形成されたFAB44がパッドに当接された後、キャピラリCによりFAB44に相対的に大きい初期荷重P1が加えられる。これにより、Auよりも硬い金属であるCuからなるFAB44が良好に変形するので、FAB44に加えられる初期荷重P1をFAB44の変形により適度に減衰しつつFAB44とパッド7Lとの接合に寄与させることができる。
また、FAB44がパッド7Lに当接される前から超音波振動子が発振しているので、FAB44がパッド7Lに当接した瞬間から、FAB44とパッド7Lとの当接部分に超音波振動が伝搬し、その当接部分がパッド7Lに擦りつけられる。その結果、接合完了後のFAB44(ファーストボール部15L)のパッド7Lとの接合面の中央部(FAB44とパッド7Lとが初めて当接する部分)がパッド7Lに良好に接合された状態を得ることができる。
FAB44がパッド7Lに当接された後は、超音波振動子に印加される駆動電流の値が値U1から値U2まで漸増される。その一方で、FAB44が押し潰されるように変形し、FAB44とパッド7Lとの当接部分の面積が漸増する。これにより、超音波振動子からFAB44に伝搬する超音波振動のエネルギーが漸増し、また、パッド7Lに擦りつけられるFAB44の面積が漸増する。その結果、ファーストボール部15Lの中央部の下方において、FAB44に伝搬する超音波振動のエネルギーの急増によるクラックなどのダメージがパッド7Lおよびパッド7Lの下層の層間絶縁膜12Lに生じることを抑制しつつ、ファーストボール部15Lのパッド7Lとの接合面の周縁部までパッド7Lに良好に接合された状態を得ることができる。
CuからなるFAB44がパッド7Lに当接されてから所定時間が経過すると、FAB44がパッド7Lに押しつけられることによるFAB44の変形が終了する。すなわち、CuからなるFAB44がパッド7Lに当接してから所定時間が経過すると、ファーストボール部15Lの形状が完成する。そのため、それ以後にFAB44に大きい初期荷重P1が加えられ続けると、FAB44とパッド7Lとの当接部分に超音波振動が良好に伝搬しない。そこで、FAB44がパッド7Lに当接されてから所定時間の経過後は、FAB44に加えられる荷重が荷重P2に下げられる。これにより、超音波振動をFAB44とパッド7Lとの当接部分に良好に伝搬させることができる。
よって、本実施形態に係るワイヤボンディング方法によれば、パッド7Lおよびパッド7Lの下層の層間絶縁膜12Lにダメージが生じるのを防止することができながら、パッド7Lに対する銅ワイヤ5Lの良好な接合、つまりファーストボール部15Lのパッド7Lとの接合面の全域がパッド7Lと良好に接合された状態を得ることができる。
超音波振動子に印加される駆動電流の値は、FAB44がパッド7Lに当接された後、値U1から一定の変化率で値U2まで増加される。そして、その変化率は、21mA/msec以下に設定されている。これにより、FAB44に伝搬する超音波振動のエネルギーの急増によるパッド7Lおよび層間絶縁膜12Lのダメージの発生を効果的に防止することができる。
なお、パッド7Lに対するFAB44の接合の手法として、FAB44がパッド7Lに当接されてから、FAB44に一定の荷重を加え続けるとともに、超音波振動子に一定の駆動電流を印加し続けることが考えられる。しかし、この手法では、FAB44に加えられる荷重の大きさおよび超音波振動子に印加される駆動電流の値をどのように設定しても、FAB44がパッド7Lに十分に接合されないか、または、パッド7Lの材料がFAB44(ファーストボール部15L)の側方に薄い鍔状に大きくはみ出す、いわゆるスプラッシュを生じる。
本実施形態に係るワイヤボンディング方法では、FAB44がパッド7Lに当接される前から超音波振動子に印加される駆動電流の値、および初期荷重の大きさが適切に設定されることにより、そのスプラッシュの発生が防止されている。
すなわち、FAB44がパッド7Lに当接される前から超音波振動子に印加される駆動電流の値U1が30mA未満に設定されている。これにより、FAB44のパッド7Lへの当接直後にFAB44に伝搬する超音波振動のエネルギーが過大となることを防止できる。その結果、スプラッシュの発生、ならびにファーストボール部15Lの中央部の下方でのパッド7Lおよび層間絶縁膜12Lのダメージの発生を良好に防止することができる。
また、銅ワイヤ5Lの線径にかかわらず、初期荷重P1とパッド7Lに対するファーストボール部15Lの接合面積との間にはほぼ比例関係があることから、初期荷重P1の大きさは、パッド7Lに対するファーストボール部15Lの狙い接合面積に一定の係数を乗じた値に基づいて設定されている。これにより、銅ワイヤ5Lの線径にかかわらず、初期荷重P1の大きさを適切に設定することができる。その結果、スプラッシュの発生、ならびにファーストボール部15Lの中央部の下方でのパッド7Lおよびパッド7Lの下層のダメージの発生を良好に防止しつつ、FAB44の良好な変形を達成することができ、ファーストボール部15Lのパッド7Lとの接合面の中央部がパッド7Lに良好に接合された状態を得ることができる。
FAB44の変形は、初期荷重P1の大きさならびにファーストボール部15Lの狙い直径および厚さにかかわらず、FAB44がパッド7Lに当接されてからほぼ3msecで完了するので、FAB44がパッド7Lに当接されてから3msecが経過した後は、FAB44に加えられる荷重が初期荷重P1から荷重P2に下げられる。
また、所定時間に超音波振動子に印加される駆動電流の積分値が146mA・msec以下となるように、所定時間、駆動電流値U1,U2が設定されている。これにより、FAB44がパッド7Lに当接されてからの所定時間内にFAB44に適切なエネルギー量の超音波振動が伝搬されるので、ファーストボール部15Lの中央部の下方において、パッド7Lおよび層間絶縁膜12Lにダメージ生じることを防止しつつ、ファーストボール部15Lのパッド7Lとの接合面の周縁部までパッド7Lに良好に接合された状態を得ることができる。
超音波振動子に最終的に印加される駆動電流の値U2は、その値U2をファーストボール部15Lの狙い接合面積で除した値が0.0197mA/μm以下となるように設定されている。これにより、FAB44の変形終了後にFAB44に伝搬する超音波振動のエネルギーが過大となることを防止でき、ファーストボール部15Lの周縁部の下方において、パッド7Lおよび層間絶縁膜12Lにダメージが生じるのを良好に防止することができる。
なお、本実施形態では、FAB44がパッド7Lに当接されてからの所定時間に、荷重P2よりも大きい初期荷重P1が加えられる。しかし、FAB44をパッド7Lに近づけるときのキャピラリCの移動速度を大きくし、接合時間の全体にわたって一定の荷重がFABに加えられる場合にも、見かけ上、FAB44がパッド7Lに当接される瞬間および直後にFAB44に加わる荷重が大きくなり、FAB44に初期荷重P1が加えられる場合と同様な作用効果が得られる。
銅ワイヤ5Lの先端にFAB44を形成し、キャピラリCをパッド7Lに向けて一定の速度0.4mil/msec(約10.2μm/msec)で下降させて、FAB44をパッド7Lに押し付け、FAB44に初期荷重P1として130gの荷重を3msecにわたって加え、その後の9msecにわたって、荷重P2をFAB44に加えることにより、パッド7L上にFAB44の変形によるファーストボール部15Lを形成した。このときのファーストボール部の近傍をSEM(Scanning Electron Microscope:走査型電子顕微鏡)により撮像して得られたSEM画像を図118に示す。
また、銅ワイヤ5Lの先端にFAB44を形成し、キャピラリCをパッド7Lに向けて一定の速度1.00mil/msec(約2.45m/msec)で下降させて、FAB44をパッド7Lに押し付け、FAB44のパッド7Lへの当接から12msecにわたって、FAB44に45gの荷重を加え、パッド7L上にFAB44の変形によるファーストボール部15Lを形成した。このときのファーストボール部の近傍のSEM画像を図119に示す。
図118と図119とを見比べて、ファーストボール部15Lの形状および迫り出し部16Lの形状がほぼ同じであることが判る。
以上、本発明の第12実施形態について説明したが、この第12実施形態は、以下のように変更されていてもよい。
たとえば、半導体装置1Lでは、QFNが適用されているが、本発明は、SON(Small Outlined Non-leaded Package)など、他の種類のノンリードパッケージが適用された半導体装置の製造に適用することもできる。
また、リードの端面と樹脂パッケージの側面とが面一に形成された、いわゆるシンギュレーションタイプに限らず、リードが樹脂パッケージの側面から突出するリードカットタイプのノンリードパッケージが適用された半導体装置の製造に本発明を適用することもできる。
さらに、ノンリードパッケージに限らず、QFP(Quad Flat Package)など、樹脂パッケージからリードが突出することによるアウターリードを有するパッケージが適用された半導体装置の製造に本発明を適用することもできる。
また、前述の実施形態では、銅ワイヤ5Lが水分不透過絶縁膜25Lで被覆されている態様を例示したが、前述の第12の課題を解決するための第12の目的を少なくとも達成するのであれば、図120に示すように、水分不透過絶縁膜25Lが設けられていなくてもよい。
次に、この第12実施形態に関して実験を行なった。なお、本発明は下記の実施例によって限定されるものではない。
1.評価試験1
マイクロスイス社製のキャピラリを用いた。このキャピラリは、次のような寸法を有している。チャンファの下端縁の直径であるCD寸法は、66μm(0.066mm)である。フェイスの外径であるT寸法は、178μm(0.178mm)である。キャピラリを中心軸線を含む平面で切断した断面(図109Aに示す断面を参照。)において、チャンファの側面に沿って延びる2本の直線がなす角度であるチャンファ角は、90°である。フェイスがキャピラリの中心軸線と直交する平面に対してなす角度であるフェイス角は、8°である。キャピラリを中心軸線を含む平面で切断した断面において、キャピラリの側面のフェイスの上端からさらに上方に延びる部分と中心軸線とがなす角度は、20°である。フェイスの上端部分は、円弧状をなし、その曲率半径であるOR寸法は、20μm(0.020mm)である。
キャピラリをAl−Cu系合金からなるパッドの表面から高さ7mil(約178μm)の位置に配置し、線径25μmの銅ワイヤの先端に直径2.33mil(約60μm)のFABを形成した。そして、キャピラリを速度0.4mil/msec(約10.2μm/msec)でパッドに向けて下降させて、FABをパッドに押し付け、パッド上にFABの変形によるファーストボール部を形成した。ファーストボール部の狙い直径は、74μmであり、パッドに対するファーストボール部の狙い接合面積は、0.0043mmである。
<実施例1>
図121に示すように、FABのパッドへの当接後の3msecの間、キャピラリによりFABに130gの初期荷重を加え、その3msecが経過した時点で、FABに加わる荷重を30gに下げて、FABに30gの荷重が加えられた状態を9msecにわたって保持した。その後、キャピラリを上昇させた。
また、FABのパッドへの当接前から、キャピラリに設けられた超音波振動子に15mAの駆動電流を印加し、FABがパッドに当接された後、超音波振動子に印加される駆動電流の値を3.6msecの間に15mAから90mAまで一定の変化率(約20.83mA/msec)で上昇させて、超音波振動子に90mAの駆動電流が印加されている状態をキャピラリが上昇されるまで(キャピラリの下降開始から29.5msecが経過するまで)の8.4msecにわたって保持した。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、138.75mA・msecである。また、超音波振動子に最終的に印加される駆動電流の値をファーストボール部の狙い直径の2乗値で除した値は、約0.0164mA/μmであり、0.0197mA/μmよりも小さい。
<比較例1>
図122に示すように、FABのパッドへの当接後の3msecの間、キャピラリによりFABに130gの初期荷重を加え、その3msecが経過した時点で、FABに加わる荷重を30gに下げて、FABに30gの荷重が加えられた状態を9msecにわたって保持した。その後、キャピラリを上昇させた。
また、FABのパッドへの当接前には、キャピラリに設けられた超音波振動子に駆動電流を印加せず、FABがパッドに当接された後、超音波振動子に印加される駆動電流の値を3.6msecの間に0mAから90mAまで一定の変化率(25mA/msec)で上昇させて、超音波振動子に90mAの駆動電流が印加されている状態をキャピラリが上昇されるまで(キャピラリの下降開始から29.5msecが経過するまで)の8.4msecにわたって保持した。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、112.5mA・msecである。
<比較例2>
図123に示すように、FABのパッドへの当接後の3msecの間、キャピラリによりFABに130gの初期荷重を加え、その3msecが経過した時点で、FABに加わる荷重を30gに下げて、FABに30gの荷重が加えられた状態を9msecにわたって保持した。その後、キャピラリを上昇させた。
また、FABのパッドへの当接前から、キャピラリに設けられた超音波振動子に15mAの駆動電流を印加し、FABがパッドに当接されてから3.6msecが経過した時点で、超音波振動子に印加される駆動電流の値を15mAから90mAまで瞬時に上昇させて、超音波振動子に90mAの駆動電流が印加されている状態をキャピラリが上昇されるまで(キャピラリの下降開始から29.5msecが経過するまで)の8.4msecにわたって保持した。この場合、FABに130gの初期荷重が加えられている3msecの間に、超音波振動子に駆動電流は印加されていない。
<比較例3>
図124に示すように、FABのパッドへの当接後の3msecの間、キャピラリによりFABに130gの初期荷重を加え、その3msecが経過した時点で、FABに加わる荷重を30gに下げて、FABに30gの荷重が加えられた状態を9msecにわたって保持した。その後、キャピラリを上昇させた。
また、FABのパッドへの当接前には、キャピラリに設けられた超音波振動子に駆動電流を印加せず、FABがパッドに当接されてから3.6msecが経過した時点で、超音波振動子に印加される駆動電流の値を0mAから90mAまで瞬時に上昇させて、超音波振動子に90mAの駆動電流が印加されている状態をキャピラリが上昇されるまで(キャピラリの下降開始から29.5msecが経過するまで)の8.4msecにわたって保持した。この場合、FABに130gの初期荷重が加えられている3msecの間に、超音波振動子に駆動電流は印加されていない。
(1)スプラッシュ評価(外観評価)
実施例1および比較例1〜3のファーストボール部の近傍をSEMを用いて観察した。実施例1のファーストボール部の近傍のSEM画像を図125に示す。比較例1〜3のファーストボール部の近傍のSEM画像をそれぞれ図126〜図128に示す。
図126〜図128に示すように、実施例1および比較例1〜3のいずれも、パッドの材料がファーストボール部の側方にわずかに迫り出し、スプラッシュは生じていないことが確認された。
(2)ボール裏評価
実施例1および比較例1〜3のファーストボール部をパッドから引き剥がし、ファーストボール部のパッドとの接合面をSEMを用いて観察した。実施例1のファーストボール部の接合面のSEM画像を図129に示す。比較例1〜3のファーストボール部の接合面のSEM画像を図130〜図132に示す。
図129に示すように、実施例1のファーストボール部には、その接合面のほぼ全域に超音波振動による細かい傷がついていることが確認された。このことは、FABがパッドに当接した瞬間からファーストボール部の形状が完成するまでの全期間にわたって、超音波振動がFABに良好に伝搬し、その超音波振動により、パッドに対するFABの当接部分の全域がパッドに擦りつけられたことを裏付けている。
図130に示すように、比較例1のファーストボール部には、その接合面の中央部の一部に、超音波振動による傷がついていない部分Po1が存在することが確認された。このような部分Po1が存在するのは、FABがパッドに当接した直後は、超音波振動がFABに伝搬せず、パッドに対するFABの当接部分が擦りつけられていないためであると考えられる。
図131に示すように、比較例2のファーストボール部には、その接合面の中央部と周縁部との間に、超音波振動による傷がついていない部分Po2が存在することが確認された。このような部分Po2が存在するのは、FABがパッドに当接した瞬間から、超音波振動がFABに伝搬するが、FABがファーストボール部に変形する過程で超音波振動が不足しているためであると考えられる。
図132に示すように、比較例3のファーストボール部には、その接合部の周縁部のみに超音波振動による細かい傷がつき、中央部に傷がついていない部分Po3が存在することが確認された。このような部分Po3が存在するのは、FABがファーストボール部に変形した後のみに超音波振動がFABに伝搬したためであると考えられる。
(3)パッド上評価
実施例1および比較例1〜3のファーストボール部を含む銅ワイヤを発煙硝酸で溶かし、パッドのファーストボール部との接合面を光学顕微鏡を用いて観察した。実施例1のパッドの画像を図133に示す。比較例1〜3のパッドの画像を図134〜図136に示す。
なお、この評価試験前に、半導体チップが良品か否かを検査するためのEDS(Electric Die Sort)が行われ、FABの接合前は、各パッドの表面にEDS用の検査プローブが押し当てられたことによる針跡がついている。
図133に示すように、実施例1のパッドから針跡が消えていることが確認された。このことは、パッドから針跡が消える程度にFABがパッドに押し付けられ、FAB(ファーストボール部)がパッドに強固に接合されていることを裏付けている。
これに対し、図134〜図136に示すように、比較例1〜3のパッドには、針跡が残っていることが確認された。
(4)パッド下評価
実施例1および比較例1〜3のファーストボール部を含む銅ワイヤを発煙硝酸で溶かし、さらにパッドを除去して、これにより露出する層間絶縁膜の表面を光学顕微鏡を用いて観察した。実施例1の層間絶縁膜の表面の画像を図137に示す。比較例1〜3の層間絶縁膜の表面の画像を図138〜図140に示す。
図137〜図140に示すように、実施例1および比較例1〜3のいずれも、層間絶縁膜にクラックなどのダメージが発生していないことが確認された。
2.評価試験2
マイクロスイス社製のキャピラリを用いた。このキャピラリは、次のような寸法を有している。チャンファの下端縁の直径であるCD寸法は、66μm(0.066mm)である。フェイスの外径であるT寸法は、178μm(0.178mm)である。キャピラリを中心軸線を含む平面で切断した断面(図109Aに示す断面を参照。)において、チャンファの側面に沿って延びる2本の直線がなす角度であるチャンファ角は、90°である。フェイスがキャピラリの中心軸線と直交する平面に対してなす角度であるフェイス角は、8°である。キャピラリを中心軸線を含む平面で切断した断面において、キャピラリの側面のフェイスの上端からさらに上方に延びる部分と中心軸線とがなす角度は、20°である。フェイスの上端部分は、円弧状をなし、その曲率半径であるOR寸法は、20μm(0.020mm)である。
キャピラリをAl−Cu系合金からなるパッドの表面から高さ7mil(約178μm)の位置に配置し、線径25μmの銅ワイヤの先端に直径2.33mil(約60μm)のFABを形成した。そして、キャピラリを速度0.4mil/msec(約10.2μm/msec)でパッドに向けて下降させて、FABをパッドに押し付け、パッド上にFABの変形によるファーストボール部を形成した。ファーストボール部の狙い直径は、74μmであり、パッドに対するファーストボール部の狙い接合面積は、0.00430mmである。
図141に示すように、FABのパッドへの当接後の3msecの間、キャピラリによりFABに130gの初期荷重を加え、その3msecが経過した時点で、FABに加わる荷重を30gに下げて、FABに30gの荷重が加えられた状態を9msecにわたって保持した。その後、キャピラリを上昇させた。
また、FABのパッドへの当接前から、キャピラリに設けられた超音波振動子に20mAの駆動電流を印加し、FABがパッドに当接された後、超音波振動子に印加される駆動電流の値を20mAから90mAまで一定の変化率で上昇させて、超音波振動子に90mAの駆動電流が印加されている状態をキャピラリが上昇されるまで(キャピラリの下降開始から29.5msecが経過するまで)保持した。実施例2および比較例4〜8は、超音波振動子に印加される駆動電流の値が20mAから90mAに達するまでにかかる時間(RampUpTime:ランプアップタイム)が異なる。実施例2および比較例4〜8のいずれにおいても、超音波振動子に最終的に印加される駆動電流の値をファーストボール部の狙い接合面積で除した値は、約0.0164mA/μmであり、0.0197mA/μmよりも小さい。
<実施例2>
実施例2では、ランプアップタイムが3.6msecに設定されている。言い換えれば、FABがパッドに当接してからキャピラリが上昇されるまでの時間(12msec。以下「接合時間」という。)の30%がランプアップタイムに設定されている。これにより、FABのパッドへの当接後、超音波振動子に印加される駆動電流は、約19.44mA/msecの変化率で20mAから90mAまで上げられる。したがって、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、147.5mA・msecである。
<比較例4>
比較例4では、ランプアップタイムが3.0msecに設定されている。言い換えれば、接合時間の25%がランプアップタイムに設定されている。これにより、FABのパッドへの当接後、超音波振動子に印加される駆動電流は、約23.33mA/msecの変化率で20mAから90mAまで上げられる。したがって、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、165mA・msecである。
<比較例5>
比較例5では、ランプアップタイムが2.4msecに設定されている。言い換えれば、接合時間の20%がランプアップタイムに設定されている。これにより、FABのパッドへの当接後、超音波振動子に印加される駆動電流は、約29.17mA/msecの変化率で20mAから90mAまで上げられる。したがって、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、207mA・msecである。
<比較例6>
比較例6では、ランプアップタイムが1.8msecに設定されている。言い換えれば、接合時間の15%がランプアップタイムに設定されている。これにより、FABのパッドへの当接後、超音波振動子に印加される駆動電流は、約38.89mA/msecの変化率で20mAから90mAまで上げられる。したがって、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、228mA・msecである。
<比較例7>
比較例7では、ランプアップタイムが1.2msecに設定されている。言い換えれば、接合時間の10%がランプアップタイムに設定されている。これにより、FABのパッドへの当接後、超音波振動子に印加される駆動電流は、約58.33mA/msecの変化率で20mAから90mAまで上げられる。したがって、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、249mA・msecである。
<比較例8>
比較例8では、ランプアップタイムが0msecに設定されている。言い換えれば、接合時間の0%がランプアップタイムに設定されている。
(1)クラック評価
実施例2および比較例4〜8のそれぞれについて、48個のパッドにFABを接合させ、各パッドの下層の層間絶縁膜にクラックが生じているかを調べ、クラックの発生率(下層の層間絶縁膜にクラックを生じているパッドの数/48×100)を算出した。この算出結果を図142に示す。
図142に示すように、ランプアップタイムが接合時間の30%であり、駆動電流の変化率が約19.44mA/msecである実施例1では、層間絶縁膜のクラックが発生しないことが確認された。
これに対し、ランプアップタイムが接合時間の25%以下であり、駆動電流の変化率が約23.33mA/msec以上である比較例4〜8では、層間絶縁膜のクラックが発生することが確認された。
3.評価試験3
マイクロスイス社製のキャピラリを用いた。このキャピラリは、次のような寸法を有している。チャンファの下端縁の直径であるCD寸法は、66μm(0.066mm)である。フェイスの外径であるT寸法は、178μm(0.178mm)である。キャピラリを中心軸線を含む平面で切断した断面(図109Aに示す断面を参照。)において、チャンファの側面に沿って延びる2本の直線がなす角度であるチャンファ角は、90°である。フェイスがキャピラリの中心軸線と直交する平面に対してなす角度であるフェイス角は、8°である。キャピラリを中心軸線を含む平面で切断した断面において、キャピラリの側面のフェイスの上端からさらに上方に延びる部分と中心軸線とがなす角度は、20°である。フェイスの上端部分は、円弧状をなし、その曲率半径であるOR寸法は、20μm(0.020mm)である。
キャピラリをAl−Cu系合金からなるパッドの表面から高さ7mil(約178μm)の位置に配置し、線径25μmの銅ワイヤの先端に直径2.33mil(約60μm)のFABを形成した。そして、キャピラリを速度0.4mil/msec(約10.2μm/msec)でパッドに向けて下降させて、FABをパッドに押し付け、パッド上にFABの変形によるファーストボール部を形成した。ファーストボール部の狙い直径は、74μmであり、パッドに対するファーストボール部の狙い接合面積は、0.00430mmである。
図143に示すように、FABのパッドへの当接後の3msecの間、キャピラリによりFABに130gの初期荷重を加え、その3msecが経過した時点で、FABに加わる荷重を30gに下げて、FABに30gの荷重が加えられた状態を9msecにわたって保持した。その後、キャピラリを上昇させた。
また、FABのパッドへの当接前から、キャピラリに設けられた超音波振動子に駆動電流を印加し、FABがパッドに当接された後、超音波振動子に印加される駆動電流の値を3.6msecの間に90mAまで一定の変化率で上昇させて、超音波振動子に90mAの駆動電流が印加されている状態をキャピラリが上昇されるまで(キャピラリの下降開始から29.5msecが経過するまで)保持した。実施例3〜7および比較例9〜11は、FABがパッドに当接される前から超音波振動子に印加される駆動電流の値が異なる。実施例3〜7および比較例9〜11のいずれにおいても、超音波振動子に最終的に印加される駆動電流の値をファーストボール部の狙い接合面積で除した値は、約0.0164mA/μmであり、0.0197mA/μmよりも小さい。
<実施例3>
実施例3では、FABがパッドに当接される前から超音波振動子に印加される駆動電流の値が0mAに設定されている。これにより、FABのパッドへの当接後、超音波振動子に印加される駆動電流は、25mA/msecの変化率で0mAから90mAまで上げられる。したがって、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、112.5mA・msecである。
<実施例4>
実施例4では、FABがパッドに当接される前から超音波振動子に印加される駆動電流の値が10mAに設定されている。これにより、FABのパッドへの当接後、超音波振動子に印加される駆動電流は、約22.22mA/msecの変化率で10mAから90mAまで上げられる。したがって、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、130mA・msecである。
<実施例5>
実施例5では、FABがパッドに当接される前から超音波振動子に印加される駆動電流の値が15mAに設定されている。これにより、FABのパッドへの当接後、超音波振動子に印加される駆動電流は、約20.83mA/msecの変化率で15mAから90mAまで上げられる。したがって、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、138.75mA・msecである。
<実施例6>
実施例6では、FABがパッドに当接される前から超音波振動子に印加される駆動電流の値が20mAに設定されている。これにより、FABのパッドへの当接後、超音波振動子に印加される駆動電流は、約19.44mA/msecの変化率で20mAから90mAまで上げられる。したがって、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、147.5mA・msecである。
<実施例7>
実施例7では、FABがパッドに当接される前から超音波振動子に印加される駆動電流の値が25mAに設定されている。これにより、FABのパッドへの当接後、超音波振動子に印加される駆動電流は、約18.06mA/msecの変化率で25mAから90mAまで上げられる。したがって、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、156.25mA・msecである。
<比較例9>
比較例9では、FABがパッドに当接される前から超音波振動子に印加される駆動電流の値が30mAに設定されている。これにより、FABのパッドへの当接後、超音波振動子に印加される駆動電流は、約16.67mA/msecの変化率で30mAから90mAまで上げられる。したがって、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、165mA・msecである。
<比較例10>
比較例10では、FABがパッドに当接される前から超音波振動子に印加される駆動電流の値が60mAに設定されている。これにより、FABのパッドへの当接後、超音波振動子に印加される駆動電流は、約8.34mA/msecの変化率で60mAから90mAまで上げられる。したがって、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、255mA・msecである。
<比較例11>
比較例11では、FABがパッドに当接される前から超音波振動子に印加される駆動電流の値が90mAに設定されている。すなわち、FABのパッドへの当接前後で、超音波振動子に印加される駆動電流の値は変動しない。したがって、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、270mA・msecである。
(1)クラック評価
実施例3〜7および比較例9〜11のそれぞれについて、48個のパッドにFABを接合させ、各パッドの下層の層間絶縁膜にクラックが生じているかを調べ、クラックの発生率(下層の層間絶縁膜にクラックを生じているパッドの数/48×100)を算出した。
この算出結果を図144に示す。
図144に示すように、FABがパッドに当接される前から超音波振動子に印加される駆動電流の値が25mA以下である実施例3〜7では、層間絶縁膜のクラックが発生しないことが確認された。
これに対し、FABがパッドに当接される前から超音波振動子に印加される駆動電流の値が30mA以上である比較例9〜11では、層間絶縁膜のクラックが発生することが確認された。
4.評価試験4
マイクロスイス社製のキャピラリを用いた。このキャピラリは、次のような寸法を有している。チャンファの下端縁の直径であるCD寸法は、66μm(0.066mm)である。フェイスの外径であるT寸法は、178μm(0.178mm)である。キャピラリを中心軸線を含む平面で切断した断面(図109Aに示す断面を参照。)において、チャンファの側面に沿って延びる2本の直線がなす角度であるチャンファ角は、90°である。フェイスがキャピラリの中心軸線と直交する平面に対してなす角度であるフェイス角は、8°である。キャピラリを中心軸線を含む平面で切断した断面において、キャピラリの側面のフェイスの上端からさらに上方に延びる部分と中心軸線とがなす角度は、20°である。フェイスの上端部分は、円弧状をなし、その曲率半径であるOR寸法は、20μm(0.020mm)である。
キャピラリをAl−Cu系合金からなるパッドの表面から高さ7mil(約178μm)の位置に配置し、線径25μmの銅ワイヤの先端に直径2.33mil(約60μm)のFABを形成した。そして、キャピラリを速度0.4mil/msec(約10.2μm/msec)でパッドに向けて下降させて、FABをパッドに押し付け、パッド上にFABの変形によるファーストボール部を形成した。ファーストボール部の狙い直径は、76μmであり、ファーストボール部の狙い厚さは、18μmである。
<実施例8>
FABのパッドへの当接後の3msecの間、キャピラリによりFABに130gの初期荷重を加え、その3msecが経過した時点で、FABに加わる荷重を30gに下げて、FABに30gの荷重が加えられた状態を9msecにわたって保持した。その後、キャピラリを上昇させた。
また、FABがパッドに当接された時点からキャピラリが上昇されるまで(キャピラリの下降開始から29.5msecが経過するまで)、超音波振動子に90mAの駆動電流が印加されている状態を保持した。超音波振動子に印加される駆動電流の値をファーストボール部の狙い接合面積で除した値は、約0.0164mA/μmであり、0.0197mA/μmよりも小さい。
<比較例12>
FABのパッドへの当接からキャピラリの上昇まで間、FABに30gの荷重が加えられた状態を保持した。
また、FABがパッドに当接された時点からキャピラリが上昇されるまで(キャピラリの下降開始から29.5msecが経過するまで)、超音波振動子に130mAの駆動電流が印加されている状態を保持した。
<比較例13>
FABのパッドへの当接からキャピラリの上昇まで間、FABに90gの荷重が加えられた状態を保持した。
また、FABがパッドに当接された時点からキャピラリが上昇されるまで(キャピラリの下降開始から29.5msecが経過するまで)、超音波振動子に130mAの駆動電流が印加されている状態を保持した。
<比較例14>
FABのパッドへの当接後の3msecの間、キャピラリによりFABに130gの初期荷重を加え、その3msecが経過した時点で、FABに加わる荷重を30gに下げて、FABに30gの荷重が加えられた状態を9msecにわたって保持した。その後、キャピラリを上昇させた。
また、FABがパッドに当接された時点からキャピラリが上昇されるまで(キャピラリの下降開始から29.5msecが経過するまで)、超音波振動子に70mAの駆動電流が印加されている状態を保持した。
(1)スプラッシュ評価(外観評価1)
実施例8および比較例12〜14のファーストボール部の近傍をSEMを用いて観察した。実施例8のファーストボール部の近傍のSEM画像を図145に示す。比較例12〜14のファーストボール部の近傍のSEM画像をそれぞれ図146〜図148に示す。
図145,148に示すように、FABのパッドへの当接後にFABに初期荷重が加えられる実施例8および比較例14は、パッドの材料がファーストボール部の側方にわずかに迫り出し、スプラッシュは生じていないことが確認された。
これに対し、図146,147に示すように、FABに初期荷重が加えられない比較例12,13は、パッドの材料がファーストボール部の側方に薄い鍔状に大きくはみ出し、スプラッシュを生じていることが確認された。
(2)シェアテスト評価1
実施例8および比較例12〜14のそれぞれについて、シェアテスト機(接合強度試験機)にかけ、シェアテスト機のツールでファーストボール部とパッドとの接合部分を剪断するようにその側方からパッドの表面と平行な方向に押して破壊した。実施例8の破壊後のパッドを光学顕微鏡で観察した画像を図149に示す。比較例12の破壊後のパッドを光学顕微鏡で観察した画像を図150に示す。比較例13の破壊後のパッドを光学顕微鏡で観察した画像を図151に示し、その破壊後のファーストボール部の底面(パッドと接合していた面)を光学顕微鏡で観察した画像を図152に示す。比較例14の破壊後のパッドを光学顕微鏡で観察した画像を図153に示す。
図149,153と図150,151とを見比べて理解されるように、接合時間の全時間にわたってFABに大きな荷重が加えられる比較例12および超音波振動子に大きな値の駆動電流が印加される比較例13のファーストボール部は、実施例8および比較例14のファーストボール部と比較して、パッドに強くめり込んでいる。したがって、比較例12,13では、実施例8および比較例14と比較して、ファーストボール部とパッドとの接合強度が大きいことが視覚的に確認された。
しかし、図152を参照して理解されるように、比較例13では、ファーストボール部に伝搬する超音波振動のエネルギーが大きすぎるために、ファーストボール部がパッドにめり込みすぎ、ファーストボール部の銅ワイヤに近い部分が切断されている。このことから、その接合強度は見かけ上のものであり、実質的な強度は大きくないと考えられる。
(3)外観評価2
実施例8および比較例12〜14のそれぞれについて、80個のパッドにFABを接合し、これにより形成された各ファーストボール部の直径および厚さを測定した。ファーストボール部が平面視で完全な円形ではないため、その直径は、パッドの表面に平行なX方向およびY方向の2方向について測定した。直径の測定結果を図154に示す。厚さの測定結果を図155に示す。
図154,155に示すように、実施例8および比較例12〜14のいずれでも、狙い直径および狙い厚さのファーストボール部を形成することができるが、比較例12,13のファーストボール部は、実施例8および比較例14のファーストボール部と比較して、その直径および厚さともにばらつきが大きいことが確認された。
(4)シェアテスト評価2
シェアテスト評価1において、ファーストボール部とパッドとの接合部分を側方から押して破壊したときに、その破壊に要した力(シェア強度)を測定した。その測定結果を図156に示す。
図156に示すように、比較例12,13では、実施例8および比較例14と比較して、シェア強度が大きいが、そのばらつきも大きいことが確認された。
また、実施例8では、比較例14と比較して、シェア強度が大きいことが確認された。
<第13実施形態 図157〜図168>
この第13実施形態による開示により、前述の「発明が解決しようとする課題」に記載した課題のほか、下記に示す第13の背景技術に対する第13の課題を解決することもできる。

(1)第13の背景技術 典型的な半導体装置では、半導体チップがダイパッド上に配置され、半導体チップとダイパッドの周囲に配置されたリードとがAu(金)からなるワイヤにより接続されている。具体的には、半導体チップの表面に、Al(アルミニウム)からなるパッドが配置されている。そして、そのパッドの表面とリードの表面との間に、Auからなるワイヤがアーチ状のループを描いて架設されている。
ワイヤの架設時(ワイヤボンディング時)には、ワイヤボンダのキャピラリに保持されたワイヤの先端にFAB(Free Air Ball)が形成され、そのFABがパッドの表面に当接される。このとき、キャピラリによりFABがパッドに向けて所定の荷重で押圧されるとともに、キャピラリに設けられた超音波振動子に所定の駆動電流が供給され、FABに超音波振動が付与される。その結果、FABがパッドの表面に擦られながら押しつけられ、パッドの表面に対するワイヤの接合が達成される。その後、キャピラリがリードに向けて移動される。そして、ワイヤがリードの表面に押し付けられて、ワイヤに超音波振動が付与されつつ、ワイヤが引きちぎられる。これにより、パッドの表面とリードの表面との間に、ワイヤが架設される。
(2)第13の課題
最近、市場で半導体装置の価格競争が激化しており、半導体装置のコストのさらなる低減が要求されている。コスト低減策の1つとして、高価なAuからなるワイヤ(金ワイヤ)から安価なCu(銅)からなるワイヤ(銅ワイヤ)への代替が検討されている。
しかしながら、銅ワイヤの先端に形成されるFABは、金ワイヤの先端に形成されるFABよりも硬いので、銅ワイヤを金ワイヤの場合と同じ条件(荷重および超音波振動子の駆動電流の大きさなど)でパッドに接合したのでは、銅ワイヤとパッドとの良好な接合を得ることができない。現在のところ、パッドに対する銅ワイヤの良好な接合を達成可能な条件は明らかではなく、金ワイヤから銅ワイヤへの積極的な代替には至っていない。
すなわち、この第13実施形態に係る発明は、パッドに対する銅ワイヤの良好な接合を達成することができる、ワイヤボンディング方法を提供することを第13の目的としている。
(3)具体的な実施形態の開示
図157は、本発明の第13実施形態に係る半導体装置の模式的な断面図である。図158は、図157に示す半導体装置の模式的な底面図である。
半導体装置1Mは、QFN(Quad Flat Non-leaded Package)が適用された半導体装置であり、半導体チップ2Mをダイパッド3M、リード4Mおよび銅ワイヤ5Mとともに樹脂パッケージ6Mで封止した構造を有している。半導体装置1M(樹脂パッケージ6M)の外形は、扁平な直方体形状である。
本実施形態では、半導体装置1Mの外形は、平面形状が4mm角の正方形状で厚さが0.85mmの6面体であり、以下で挙げる半導体装置1Mの各部の寸法は、半導体装置1Mがその外形寸法を有する場合の一例である。
半導体チップ2Mは、平面視で2.3mmの正方形状をなしている。半導体チップ2Mの厚さは、0.23mmである。半導体チップ2Mの表面の周縁部には、複数のパッド7Mが配置されている。各パッド7Mは、半導体チップ2Mに作り込まれた回路と電気的に接続されている。半導体チップ2Mの裏面には、Au、Ni(ニッケル)、Ag(銀)などの金属層からなる裏メタル8Mが形成されている。
ダイパッド3Mおよびリード4Mは、金属薄板(たとえば、銅薄板)を打ち抜くことにより形成される。その金属薄板(ダイパッド3Mおよびリード4M)の厚さは、0.2mmである。ダイパッド3Mおよびリード4Mの表面には、Agからなるめっき層9Mが形成されている。
ダイパッド3Mは、平面視で2.7mmの正方形状をなし、各側面が半導体装置1Mの側面と平行をなすように半導体装置1Mの中央部に配置されている。
ダイパッド3Mの裏面の周縁部には、裏面側からの潰し加工により、その全周にわたって、断面略1/4楕円形状の窪みが形成されている。そして、その窪みには、樹脂パッケージ6Mが入り込んでいる。これにより、ダイパッド3Mの周縁部がその上下から樹脂パッケージ6Mで挟まれ、ダイパッド3Mの樹脂パッケージ6Mからの脱落が防止(抜け止め)されている。
また、ダイパッド3Mの裏面は、その周縁部(断面略1/4楕円形状に窪んだ部分)を除いて、樹脂パッケージ6Mの裏面から露出している。
リード4Mは、ダイパッド3Mの各側面と対向する位置に、同数(たとえば、9本)ずつ設けられている。ダイパッド3Mの側面に対向する各位置において、リード4Mは、その対向する側面と直交する方向に延び、当該側面と平行な方向に等間隔を空けて配置されている。リード4Mの長手方向の長さは、0.45mmである。また、ダイパッド3Mとリード4Mとの間の間隔は、0.2mmである。
リード4Mの裏面のダイパッド3M側の端部には、裏面側からの潰し加工により、断面略1/4楕円形状の窪みが形成されている。そして、その窪みには、樹脂パッケージ6Mが入り込んでいる。これにより、リード4Mのダイパッド3M側の端部がその上下から樹脂パッケージ6Mで挟まれ、リード4Mの樹脂パッケージ6Mからの脱落が防止(抜け止め)されている。
リード4Mの裏面は、ダイパッド3M側の端部(断面略1/4楕円形状に窪んだ部分)を除いて、樹脂パッケージ6Mの裏面から露出している。また、リード4Mのダイパッド3M側と反対側の側面は、樹脂パッケージ6Mの側面から露出している。
ダイパッド3Mおよびリード4Mの裏面における樹脂パッケージ6Mから露出する部分には、半田からなるめっき層10Mが形成されている。
そして、半導体チップ2Mは、パッド7Mが配置されている表面を上方に向けた状態で、その裏面が接合材11Mを介して、ダイパッド3Mの表面(めっき層10M)に接合されている。接合材11Mには、たとえば、半田ペーストが用いられる。接合材11Mの厚さは、0.02mmである。
なお、半導体チップ2Mとダイパッド3Mとの電気的な接続が不要な場合には、裏メタル8Mが省略されて、半導体チップ2Mの裏面がダイパッド3Mの表面に銀ペーストなどの絶縁性ペーストからなる接合材を介して接合されてもよい。この場合、半導体チップ2Mの平面サイズは、2.3mm角となる。また、ダイパッド3Mの表面上のめっき層9Mが省略されてもよい。
銅ワイヤ5Mは、たとえば、純度が99.99%以上の銅からなる。銅ワイヤ5Mの一端は、半導体チップ2Mのパッド7Mに接合されている。銅ワイヤ5Mの他端は、リード4Mの表面に接合されている。そして、銅ワイヤ5Mは、半導体チップ2Mとリード4Mとの間に、アーチ状のループを描いて架設されている。この銅ワイヤ5Mのループの頂部と半導体チップ2Mの表面との高低差は、0.16mmである。
そして、この半導体装置1Mでは、前述の第1実施形態と同様に、半導体チップ2Mの表面および側面全体、ダイパッド3Mの表面および側面全体、リード4Mの表面全体、ならびに銅ワイヤ5M全体が一体的な水分不透過絶縁膜25Mで被覆されている。
図159は、図157に示す破線で囲まれる部分の拡大図である。
パッド7Mは、Alを含む金属からなり、半導体チップ2Mの最上層の層間絶縁膜12M上に形成されている。層間絶縁膜12M上には、表面保護膜13Mが形成されている。パッド7Mは、その周縁部が表面保護膜13Mに覆われ、中央部が表面保護膜13Mに形成されたパッド開口14Mを介して露出している。
銅ワイヤ5Mは、表面保護膜13Mから露出するパッド7Mの中央部に接合されている。銅ワイヤ5Mは、後述するように、その先端にFABが形成され、FABがパッド7Mに押し付けられることにより接合される。このとき、FABが変形することにより、銅ワイヤ5Mにおけるパッド7Mとの接合部分には、鏡餅形状のファーストボール部15Mが形成される。また、ファーストボール部15Mの周囲に、ファーストボール部15Mの下方からパッド7Mの材料が徐々に迫り出すことにより、迫り出し部16Mがパッド7Mの表面から大きく浮き上がらずに形成される。
たとえば、銅ワイヤ5Mの線径が25μmである場合、ファーストボール部15Mの狙い直径(ファーストボール部15Mの設計上の直径)は、74〜76μmであり、ファーストボール部15Mの狙い厚さ(ファーストボール部15Mの設計上の厚さ)は、17〜18μmである。
図160A〜160Dは、第13実施形態に係る半導体装置の製造方法を工程順に説明するための模式的な断面図である。
銅ワイヤ5Mは、ダイパッド3Mおよびリード4Mがそれらを取り囲むフレーム(図示せず)に接続された状態、つまりダイパッド3Mおよびリード4Mがリードフレームをなす状態で、ワイヤボンダにより、半導体チップ2Mとリード4Mとの間に架設される。
ワイヤボンダには、キャピラリCが備えられている。キャピラリCは、図160Aに示すように、ワイヤ挿通孔41Mが中心軸線上に形成された略円筒形状をなしている。銅ワイヤ5Mは、ワイヤ挿通孔41Mに挿通されて、ワイヤ挿通孔41Mの先端(下端)から送り出される。
キャピラリCの先端部には、ワイヤ挿通孔41Mの下方に、ワイヤ挿通孔41Mと連通する円錐台形状のチャンファ42Mが形成されている。また、キャピラリCの先端部は、チャンファ42Mの下端縁に連続し、銅ワイヤ5Mとパッド7Mおよびリード4Mとの接合時(ワイヤボンディング時)にそれらと対向する面であるフェイス43Mを有している。フェイス43Mは、キャピラリCの中心軸線と直交する平面に対して外側が上がるように緩やかに傾斜している。
まず、図160Aに示すように、キャピラリCがパッド7Mの直上に移動される。次に、チャンファ42Mに銅ワイヤ5Mの先端が位置する状態で、銅ワイヤ5Mの先端部に電流が印加されることにより、その先端部にFAB44が形成される。電流の値および印加時間は、銅ワイヤ5Mの線径およびFAB44の狙い直径(FAB44の設計上の直径)に応じて適宜設定される。FAB44の一部は、チャンファ42Mからその下方にはみ出ている。
その後、図160Bに示すように、キャピラリCがパッド7Mに向かって下降され、キャピラリCにより、FAB44がパッド7Mに押し付けられる。このとき、キャピラリCによりFAB44に荷重が加えられるとともに、キャピラリCに設けられた超音波振動子(図示せず)から発振された超音波振動がFAB44に付与される。
図161は、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。
たとえば、図161に示すように、FAB44がパッド7Mに当接した時刻T1から所定時間が経過する時刻T2までの間は、キャピラリCからFAB44に相対的に大きい初期荷重P1が加えられる。所定時間は、3msec以下に設定される。また、初期荷重P1は、パッド7Mに対するファーストボール部15Mの狙い接合面積(パッド7Mに対するファーストボール部15Mの設計上の接合面積)に一定の係数(初期荷重P1の単位がgであり、接合面積の単位がmmである場合、たとえば、28786)を乗じた値に基づいて設定される。時刻T2以後は、キャピラリCからFAB44に加えられる荷重が下げられ、FAB44に相対的に小さい荷重P2が加えられる。この荷重P2は、キャピラリCが上昇される時刻T4になるまで加え続けられる。
一方、超音波振動子には、FAB44がパッド7Mに当接する時刻T1より前から相対的に小さい値U1の駆動電流が印加されている。駆動電流値U1は、30mA未満に設定される。
FAB44がパッド7Mに当接すると、そのときの時刻T1から時刻T3までの間に、超音波振動子に印加される駆動電流の値が値U1から相対的に大きい値U2まで一定の変化率で(単調に)上げられる。また、FAB44に初期荷重が加えられる所定時間に超音波振動子に印加される駆動電流の積分値が146mA・msec以下となるように、駆動電流値U1,U2が設定される。時刻T3以後は、時刻T4になるまで、値U2の駆動電流が超音波振動子に印加し続けられる。
その結果、FAB44がキャピラリCのチャンファ42Mおよびフェイス43Mの形状に沿って変形し、図159に示すように、パッド7M上に、鏡餅形状のファーストボール部15Mが形成されるとともに、その周囲に迫り出し部16Mが形成される。これにより、パッド7Mに対する銅ワイヤ5Mの接合(ファーストボンディング)が達成される。
なお、駆動電流値U1が零に設定されてもよく、その場合、時刻T1よりも前には、超音波振動子に駆動電流が印加されない。
時刻T1から予め定める接合時間が経過し、時刻T4になると、キャピラリCがパッド7Mの上方に離間される。その後、キャピラリCは、リード4Mの表面に向けて斜め下方に移動される。そして、図160Cに示すように、超音波振動子に駆動電流が印加され、キャピラリCに超音波振動が付与されつつ、キャピラリCにより、銅ワイヤ5Mがリード4Mの表面に押し付けられ、さらに引きちぎられる。これにより、リード4Mの表面上に、銅ワイヤ5Mの他端部からなる側面視楔状のステッチ部が形成され、銅ワイヤのリード4Mに対する接合(セカンドボンディング)が達成される。
その後は、他のパッド7Mおよびこれに対応するリード4Mを対象として、図160A〜図160Cに示す工程が行われる。そして、図160A〜図160Cに示す工程が繰り返されることにより、図160Dに示すように、半導体チップ2Mのすべてのパッド7Mとリード4Mとの間に銅ワイヤ5Mが架設される。全てのワイヤボンディング終了後、図4Dと同様の方法により、水分不透過絶縁膜25Mが形成される。
以上のように、銅ワイヤ5Mの先端に形成されたFAB44がパッド7Mに当接された後、キャピラリによりFAB44に相対的に大きい初期荷重P1が加えられる。これにより、Auよりも硬い金属であるCuからなるFAB44が良好に変形するので、FAB44に加えられる初期荷重P1をFAB44の変形により適度に減衰しつつFAB44とパッド7Mとの接合に寄与させることができる。
また、超音波振動子に駆動電流が印加されるので、超音波振動子からFAB44に超音波振動が伝搬し、その超音波振動によりFAB44がパッド7Mに擦りつけられる。超音波振動子に印加される駆動電流は、FAB44のパッド7Mへの当接からの所定時間における駆動電流の積分値が162mA・msec未満となるように制御される。これにより、FAB44がパッド7Mに当接してからの所定時間内にFAB44に適切なエネルギー量の超音波振動が伝搬される。その結果、超音波振動の過剰なエネルギーによるパッド7Mおよびパッド7Mの下層の層間絶縁膜12Mのダメージの発生を防止することができながら、超音波振動によりFAB44とパッド7Mとの良好に接合することができる。
CuからなるFAB44がパッド7Mに当接してから所定時間が経過すると、FAB44がパッド7Mに押しつけられることによるFAB44の変形が終了する。すなわち、CuからなるFAB44がパッド7Mに当接されてから所定時間が経過すると、ファーストボール部15Mの形状が完成する。そのため、それ以後にFAB44に大きい荷重が加えられ続けると、そのFAB44とパッド7Mとの当接部分に超音波振動が良好に伝搬しない。そこで、FAB44がパッド7Mに当接されてから所定時間の経過後は、FAB44に加えられる荷重が下げられる。これにより、超音波振動をFAB44とパッド7Mとの当接部分に良好に伝搬させることができる。
よって、本実施形態に係るワイヤボンディング方法によれば、パッド7Mおよび層間絶縁膜12Mにダメージが生じるのを防止することができながら、パッド7Mに対する銅ワイヤ5Mの良好な接合を得ることができる。
FAB44のパッド7Mへの当接後は、超音波振動子に印加される駆動電流の値が漸増される。その一方で、FAB44に初期荷重P1が加えられることにより、FAB44が押し潰されるように変形し、FAB44とパッド7Mとの当接部分の面積が漸増する。これにより、超音波振動子からFAB44に伝搬する超音波振動のエネルギーが漸増し、また、パッド7Mに擦りつけられるFAB44の面積が漸増する。その結果、ファーストボール部15Mの中央部の下方において、FAB44に伝搬する超音波振動のエネルギーの急増によるダメージがパッド7Mおよび層間絶縁膜12Mに生じることを抑制しつつ、ファーストボール部15Mのパッド7Mとの接合面の周縁部までパッド7Mに良好に接合された状態を得ることができる。
また、FAB44のパッド7Mへの当接前から超音波振動子に駆動電流が印加されている場合には、FAB44がパッド7Mに当接した瞬間から、FAB44とパッド7Mとの当接部分に超音波振動が伝搬し、その当接部分がパッド7Mに擦りつけられる。その結果、ファーストボール部15Mのパッド7Mとの接合面の中央部(FAB44とパッド7Mとが初めて当接する部分)がパッド7Mに良好に接合された状態を得ることができる。
なお、パッド7Mに対するFAB44の接合の手法として、FAB44がパッド7Mに当接されてから、FAB44に一定の荷重を加え続けるとともに、超音波振動子に一定の駆動電流を印加し続けることが考えられる。しかし、この手法では、FAB44に加えられる荷重の大きさおよび超音波振動子に印加される駆動電流の値をどのように設定しても、FAB44がパッド7Mに十分に接合されないか、または、パッド7Mの材料がファーストボール部15Mの側方に薄い鍔状に大きくはみ出す、いわゆるスプラッシュを生じる。
本実施形態に係るワイヤボンディング方法では、FAB44のパッド7Mへの当接前から超音波振動子に印加される駆動電流の値、および初期荷重の大きさが適切に設定されることにより、そのスプラッシュの発生が防止されている。
すなわち、FAB44のパッド7Mへの当接前から超音波振動子に印加される駆動電流の値U1が30mA未満に設定されている。これにより、FAB44のパッド7Mへの当接直後にFAB44に伝搬する超音波振動のエネルギーが過大となることを防止できる。その結果、スプラッシュの発生、ならびにファーストボール部15Mの中央部の下方でのパッド7Mおよび層間絶縁膜12Mのダメージの発生を良好に防止することができる。
また、初期荷重P1の大きさは、パッド7Mに対するファーストボール部15Mの狙い接合面積に一定の係数を乗じた値に基づいて設定される。これにより、ファーストボール部15Mの狙い接合面積に応じて、初期荷重P1の大きさを適切に設定することができる。その結果、スプラッシュの発生、ならびにファーストボール部15Mの中央部の下方でのパッド7Mおよび層間絶縁膜12Mのダメージの発生を良好に防止しつつ、FAB44の良好な変形を達成することができる。
以上、本発明の第13実施形態について説明したが、この第13実施形態は、以下のように変更されていてもよい。
たとえば、半導体装置1Mでは、QFNが適用されているが、本発明は、SON(Small Outlined Non-leaded Package)など、他の種類のノンリードパッケージが適用された半導体装置の製造に適用することもできる。
また、リードの端面と樹脂パッケージの側面とが面一に形成された、いわゆるシンギュレーションタイプに限らず、リードが樹脂パッケージの側面から突出するリードカットタイプのノンリードパッケージが適用された半導体装置の製造に本発明を適用することもできる。
さらに、ノンリードパッケージに限らず、QFP(Quad Flat Package)など、樹脂パッケージからリードが突出することによるアウターリードを有するパッケージが適用された半導体装置の製造に本発明を適用することもできる。
また、前述の実施形態では、銅ワイヤ5Mが水分不透過絶縁膜25Mで被覆されている態様を例示したが、前述の第13の課題を解決するための第13の目的を少なくとも達成するのであれば、図162に示すように、水分不透過絶縁膜25Mが設けられていなくてもよい。
次に、この第13実施形態に関して実験を行なった。なお、本発明は下記の実施例によって限定されるものではない。
1.評価試験1
マイクロスイス社製のキャピラリを用いた。このキャピラリは、次のような寸法を有している。チャンファの下端縁の直径であるCD寸法は、66μm(0.066mm)である。フェイスの外径であるT寸法は、178μm(0.178mm)である。キャピラリを中心軸線を含む平面で切断した断面(図160Aに示す断面を参照。)において、チャンファの側面に沿って延びる2本の直線がなす角度であるチャンファ角は、90°である。フェイスがキャピラリの中心軸線と直交する平面に対してなす角度であるフェイス角は、8°である。キャピラリを中心軸線を含む平面で切断した断面において、キャピラリの側面のフェイスの上端からさらに上方に延びる部分と中心軸線とがなす角度は、20°である。フェイスの上端部分は、円弧状をなし、その曲率半径であるOR寸法は、20μm(0.020mm)である。
キャピラリをAl−Cu系合金からなるパッドの表面から高さ7mil(約178μm)の位置に配置し、線径25μmの銅ワイヤの先端に直径2.33mil(約60μm)のFABを形成した。そして、キャピラリを速度0.4mil/msec(約10.2μm/msec)でパッドに向けて下降させて、FABをパッドに押し付け、パッド上にFABの変形によるファーストボール部を形成した。ファーストボール部の狙い直径は、74μmであり、パッドに対するファーストボール部の狙い接合面積は、0.00430mmである。
図163に示すように、FABのパッドへの当接後の3msecの間、キャピラリによりFABに130gの初期荷重を加え、その3msecが経過した時点で、FABに加わる荷重を30gに下げて、FABに30gの荷重が加えられた状態を9msecにわたって保持した。その後、キャピラリを上昇させた。
また、FABのパッドへの当接前から、キャピラリに設けられた超音波振動子に20mAの駆動電流を印加し、FABがパッドに当接された後、超音波振動子に印加される駆動電流の値を20mAから90mAまで一定の変化率で上昇させて、超音波振動子に90mAの駆動電流が印加されている状態をキャピラリが上昇されるまで(キャピラリの下降開始から29.5msecが経過するまで)保持した。実施例1および比較例1〜5は、超音波振動子に印加される駆動電流の値が20mAから90mAに達するまでにかかる時間(RampUpTime:ランプアップタイム)が異なる。
<実施例1>
実施例1では、ランプアップタイムが3.6msecに設定されている。言い換えれば、FABがパッドに当接してからキャピラリが上昇されるまでの時間(12msec。以下「接合時間」という。)の30%がランプアップタイムに設定されている。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、147.5mA・msecである。
<比較例1>
比較例1では、ランプアップタイムが3.0msecに設定されている。言い換えれば、接合時間の25%がランプアップタイムに設定されている。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、165mA・msecである。
<比較例2>
比較例2では、ランプアップタイムが2.4msecに設定されている。言い換えれば、接合時間の20%がランプアップタイムに設定されている。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、207mA・msecである。
<比較例3>
比較例3では、ランプアップタイムが1.8msecに設定されている。言い換えれば、接合時間の15%がランプアップタイムに設定されている。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、228mA・msecである。
<比較例4>
比較例4では、ランプアップタイムが1.2msecに設定されている。言い換えれば、接合時間の10%がランプアップタイムに設定されている。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、249mA・msecである。
<比較例5>
比較例5では、ランプアップタイムが0msecに設定されている。言い換えれば、接合時間の0%がランプアップタイムに設定されている。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、270mA・msecである。
<クラック評価>
実施例1および比較例1〜5のそれぞれについて、48個のパッドにFABを接合させ、各パッドの下層の層間絶縁膜にクラックが生じているかを調べ、クラックの発生率(下層の層間絶縁膜にクラックを生じているパッドの数/48×100)を算出した。この算出結果を図164に示す。
図164に示すように、ランプアップタイムが接合時間の30%であり、駆動電流の積分値が147.5mA・msecである実施例1では、層間絶縁膜のクラックが発生しないことが確認された。
これに対し、ランプアップタイムが接合時間の25%以下であり、駆動電流の積分値がる165mA・msecである比較例1〜5では、層間絶縁膜のクラックが発生することが確認された。
2.評価試験2
マイクロスイス社製のキャピラリを用いた。このキャピラリは、次のような寸法を有している。チャンファの下端縁の直径であるCD寸法は、66μm(0.066mm)である。フェイスの外径であるT寸法は、178μm(0.178mm)である。キャピラリを中心軸線を含む平面で切断した断面(図160Aに示す断面を参照。)において、チャンファの側面に沿って延びる2本の直線がなす角度であるチャンファ角は、90°である。フェイスがキャピラリの中心軸線と直交する平面に対してなす角度であるフェイス角は、8°である。キャピラリを中心軸線を含む平面で切断した断面において、キャピラリの側面のフェイスの上端からさらに上方に延びる部分と中心軸線とがなす角度は、20°である。フェイスの上端部分は、円弧状をなし、その曲率半径であるOR寸法は、20μm(0.020mm)である。
キャピラリをAl−Cu系合金からなるパッドの表面から高さ7mil(約178μm)の位置に配置し、線径25μmの銅ワイヤの先端に直径2.33mil(約60μm)のFABを形成した。そして、キャピラリを速度0.4mil/msec(約10.2μm/msec)でパッドに向けて下降させて、FABをパッドに押し付け、パッド上にFABの変形によるファーストボール部を形成した。ファーストボール部の狙い直径は、74μmであり、パッドに対するファーストボール部の狙い接合面積は、0.00430mmである。
図165に示すように、FABのパッドへの当接後の3msecの間、キャピラリによりFABに130gの初期荷重を加え、その3msecが経過した時点で、FABに加わる荷重を30gに下げて、FABに30gの荷重が加えられた状態を9msecにわたって保持した。その後、キャピラリを上昇させた。
また、FABのパッドへの当接前から、キャピラリに設けられた超音波振動子に駆動電流を印加し、FABがパッドに当接された後、超音波振動子に印加される駆動電流の値を3.6msecの間に90mAまで一定の変化率で上昇させて、超音波振動子に90mAの駆動電流が印加されている状態をキャピラリが上昇されるまで(キャピラリの下降開始から29.5msecが経過するまで)保持した。実施例2〜6および比較例6〜8は、FABのパッドへの当接前から超音波振動子に印加される駆動電流の値が異なる。
<実施例2>
実施例2では、FABのパッドへの当接前から超音波振動子に印加される駆動電流の値が0mAに設定されている。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、112.5mA・msecである。
<実施例3>
実施例3では、FABのパッドへの当接前から超音波振動子に印加される駆動電流の値が10mAに設定されている。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、130mA・msecである。
<実施例4>
実施例4では、FABのパッドへの当接前から超音波振動子に印加される駆動電流の値が15mAに設定されている。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、138.75mA・msecである。
<実施例5>
実施例5では、FABのパッドへの当接前から超音波振動子に印加される駆動電流の値が20mAに設定されている。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、147.5mA・msecである。
<実施例6>
実施例6では、FABのパッドへの当接前から超音波振動子に印加される駆動電流の値が25mAに設定されている。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、156.25mA・msecである。
<比較例6>
比較例6では、FABのパッドへの当接前から超音波振動子に印加される駆動電流の値が30mAに設定されている。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、165mA・msecである。
<比較例7>
比較例7では、FABのパッドへの当接前から超音波振動子に印加される駆動電流の値が60mAに設定されている。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、255mA・msecである。
<比較例8>
比較例8では、FABのパッドへの当接前から超音波振動子に印加される駆動電流の値が90mAに設定されている。すなわち、FABのパッドへの当接前後で、超音波振動子に印加される駆動電流の値は変動しない。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、270mA・msecである。
<クラック評価>
実施例2〜6および比較例6〜8のそれぞれについて、48個のパッドにFABを接合させ、各パッドの下層の層間絶縁膜にクラックが生じているかを調べ、クラックの発生率(下層の層間絶縁膜にクラックを生じているパッドの数/48×100)を算出した。この算出結果を図166に示す。
図166に示すように、FABがパッドに当接される前から超音波振動子に印加される駆動電流の値が25mA以下であり、駆動電流の積分値が156.25mA・msec以下である実施例2〜6では、層間絶縁膜のクラックが発生しないことが確認された。
これに対し、FABがパッドに当接される前から超音波振動子に印加される駆動電流の値が30mA以上であり、駆動電流の積分値が255mA・msec以上である比較例6〜8では、層間絶縁膜のクラックが発生することが確認された。
3.評価試験3
マイクロスイス社製のキャピラリを用いた。このキャピラリは、次のような寸法を有している。チャンファの下端縁の直径であるCD寸法は、66μm(0.066mm)である。フェイスの外径であるT寸法は、178μm(0.178mm)である。キャピラリを中心軸線を含む平面で切断した断面(図160Aに示す断面を参照。)において、チャンファの側面に沿って延びる2本の直線がなす角度であるチャンファ角は、90°である。フェイスがキャピラリの中心軸線と直交する平面に対してなす角度であるフェイス角は、8°である。キャピラリを中心軸線を含む平面で切断した断面において、キャピラリの側面のフェイスの上端からさらに上方に延びる部分と中心軸線とがなす角度は、20°である。フェイスの上端部分は、円弧状をなし、その曲率半径であるOR寸法は、20μm(0.020mm)である。
キャピラリをAl−Cu系合金からなるパッドの表面から高さ7mil(約178μm)の位置に配置し、線径25μmの銅ワイヤの先端に直径2.33mil(約60μm)のFABを形成した。そして、キャピラリを速度0.4mil/msec(約10.2μm/msec)でパッドに向けて下降させて、FABをパッドに押し付け、パッド上にFABの変形によるファーストボール部を形成した。ファーストボール部の狙い直径は、74μmであり、パッドに対するファーストボール部の狙い接合面積は、0.00430mmである。
図167に示すように、FABのパッドへの当接後の3msecの間、キャピラリによりFABに130gの初期荷重を加え、その3msecが経過した時点で、FABに加わる荷重を30gに下げて、FABに30gの荷重が加えられた状態を9msecにわたって保持した。その後、キャピラリを上昇させた。
また、FABのパッドへの当接前には、キャピラリに設けられた超音波振動子に駆動電流を印加せず、FABがパッドに当接された後、超音波振動子に印加される駆動電流の値を0mAから90mAまで一定の変化率で上昇させて、超音波振動子に90mAの駆動電流が印加されている状態をキャピラリが上昇されるまで(キャピラリの下降開始から29.5msecが経過するまで)保持した。実施例7,8および比較例9〜12は、超音波振動子に印加される駆動電流の値が0mAから90mAに達するまでにかかる時間(RampUpTime:ランプアップタイム)が異なる。
<実施例7>
実施例7では、ランプアップタイムが3.6msecに設定されている。言い換えれば、接合時間の30%がランプアップタイムに設定されている。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、112.5mA・msecである。
<実施例8>
比較例1では、ランプアップタイムが3.0msecに設定されている。言い換えれば、接合時間の25%がランプアップタイムに設定されている。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、135mA・msecである。
<比較例9>
比較例9では、ランプアップタイムが2.4msecに設定されている。言い換えれば、接合時間の20%がランプアップタイムに設定されている。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、162mA・msecである。
<比較例10>
比較例10では、ランプアップタイムが1.8msecに設定されている。言い換えれば、接合時間の15%がランプアップタイムに設定されている。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、189mA・msecである。
<比較例11>
比較例11では、ランプアップタイムが1.2msecに設定されている。言い換えれば、接合時間の10%がランプアップタイムに設定されている。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、216mA・msecである。
<比較例12>
比較例6では、ランプアップタイムが0msecに設定されている。言い換えれば、接合時間の0%がランプアップタイムに設定されている。この場合に、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値は、270mA・msecである。
<クラック評価>
実施例7,8および比較例9〜12のそれぞれについて、48個のパッドにFABを接合させ、各パッドの下層の層間絶縁膜にクラックが生じているかを調べ、クラックの発生率(下層の層間絶縁膜にクラックを生じているパッドの数/48×100)を算出した。
この算出結果を図168に示す。
図168に示すように、ランプアップタイムが接合時間の25%以上であり、駆動電流の積分値が135mA・msecである実施例7,8では、層間絶縁膜のクラックが発生しないことが確認された。
これに対し、ランプアップタイムが接合時間の20%以下であり、駆動電流の積分値がる162mA・msecである比較例9〜12では、層間絶縁膜のクラックが発生することが確認された。
以上の評価試験1〜3の結果、FABに130gの初期荷重が加えられている3msecの間に超音波振動子に印加される駆動電流の積分値が162mA・msec未満であれば、層間絶縁膜のクラックが発生しないことが確認された。
<第14実施形態 図169〜図187>
この第14実施形態による開示により、前述の「発明が解決しようとする課題」に記載した課題のほか、下記に示す第14の背景技術に対する第14の課題を解決することもできる。

(1)第14の背景技術 典型的な半導体装置では、半導体チップがダイパッド上に配置され、半導体チップとダイパッドの周囲に配置されたリードとがAu(金)からなるワイヤにより接続されている。具体的には、半導体チップの表面に、Al(アルミニウム)からなるパッドが配置されている。そして、そのパッドの表面とリードの表面との間に、Auからなるワイヤがアーチ状のループを描いて架設されている。
ワイヤの架設時(ワイヤボンディング時)には、ワイヤボンダのキャピラリに保持されたワイヤの先端にFAB(Free Air Ball)が形成され、そのFABがパッドの表面に当接される。このとき、キャピラリによりFABがパッドに向けて所定の荷重で押圧されるとともに、キャピラリに設けられた超音波振動子に所定の駆動電流が供給され、FABに超音波振動が付与される。その結果、FABがパッドの表面に擦られながら押しつけられ、パッドの表面に対するワイヤの接合が達成される。その後、キャピラリがリードに向けて移動される。そして、ワイヤがリードの表面に押し付けられて、ワイヤに超音波振動が付与されつつ、ワイヤが引きちぎられる。これにより、パッドの表面とリードの表面との間に、ワイヤが架設される。
(2)第14の課題
最近、市場で半導体装置の価格競争が激化しており、半導体装置のコストのさらなる低減が要求されている。コスト低減策の1つとして、高価なAuからなるワイヤ(金ワイヤ)から安価なCu(銅)からなるワイヤ(銅ワイヤ)への代替が検討されている。
しかしながら、銅ワイヤの先端に形成されるFABは、金ワイヤの先端に形成されるFABよりも硬いので、銅ワイヤを金ワイヤの場合と同じ条件(荷重および超音波振動子の駆動電流の大きさなど)でパッドに接合したのでは、銅ワイヤとパッドとの良好な接合を得ることができない。現在のところ、パッドに対する銅ワイヤの良好な接合を達成可能な条件は明らかではなく、金ワイヤから銅ワイヤへの積極的な代替には至っていない。
すなわち、この第14実施形態に係る発明は、パッドに対する銅ワイヤの良好な接合を達成することができる、ワイヤボンディング方法を提供することを第14の目的としている。
(3)具体的な実施形態の開示
図169は、本発明の第14実施形態に係る半導体装置の模式的な断面図である。図170は、図169に示す半導体装置の模式的な底面図である。
半導体装置1Nは、QFN(Quad Flat Non-leaded Package)が適用された半導体装置であり、半導体チップ2Nをダイパッド3N、リード4Nおよび銅ワイヤ5Nとともに樹脂パッケージ6Nで封止した構造を有している。半導体装置1N(樹脂パッケージ6N)の外形は、扁平な直方体形状である。
本実施形態では、半導体装置1Nの外形は、平面形状が4mm角の正方形状で厚さが0.85mmの6面体であり、以下で挙げる半導体装置1Nの各部の寸法は、半導体装置1Nがその外形寸法を有する場合の一例である。
半導体チップ2Nは、平面視で2.3mmの正方形状をなしている。半導体チップ2Nの厚さは、0.23mmである。半導体チップ2Nの表面の周縁部には、複数のパッド7Nが配置されている。各パッド7Nは、半導体チップ2Nに作り込まれた回路と電気的に接続されている。半導体チップ2Nの裏面には、Au、Ni(ニッケル)、Ag(銀)などの金属層からなる裏メタル8Nが形成されている。
ダイパッド3Nおよびリード4Nは、金属薄板(たとえば、銅薄板)を打ち抜くことにより形成される。その金属薄板(ダイパッド3Nおよびリード4N)の厚さは、0.2mmである。ダイパッド3Nおよびリード4Nの表面には、Agからなるめっき層9Nが形成されている。
ダイパッド3Nは、平面視で2.7mmの正方形状をなし、各側面が半導体装置1Nの側面と平行をなすように半導体装置1Nの中央部に配置されている。
ダイパッド3Nの裏面の周縁部には、裏面側からの潰し加工により、その全周にわたって、断面略1/4楕円形状の窪みが形成されている。そして、その窪みには、樹脂パッケージ6Nが入り込んでいる。これにより、ダイパッド3Nの周縁部がその上下から樹脂パッケージ6Nで挟まれ、ダイパッド3Nの樹脂パッケージ6Nからの脱落が防止(抜け止め)されている。
また、ダイパッド3Nの裏面は、その周縁部(断面略1/4楕円形状に窪んだ部分)を除いて、樹脂パッケージ6Nの裏面から露出している。
リード4Nは、ダイパッド3Nの各側面と対向する位置に、同数(たとえば、9本)ずつ設けられている。ダイパッド3Nの側面に対向する各位置において、リード4Nは、その対向する側面と直交する方向に延び、当該側面と平行な方向に等間隔を空けて配置されている。リード4Nの長手方向の長さは、0.45mmである。また、ダイパッド3Nとリード4Nとの間の間隔は、0.2mmである。
リード4Nの裏面のダイパッド3N側の端部には、裏面側からの潰し加工により、断面略1/4楕円形状の窪みが形成されている。そして、その窪みには、樹脂パッケージ6Nが入り込んでいる。これにより、リード4Nのダイパッド3N側の端部がその上下から樹脂パッケージ6Nで挟まれ、リード4Nの樹脂パッケージ6Nからの脱落が防止(抜け止め)されている。
リード4Nの裏面は、ダイパッド3N側の端部(断面略1/4楕円形状に窪んだ部分)を除いて、樹脂パッケージ6Nの裏面から露出している。また、リード4Nのダイパッド3N側と反対側の側面は、樹脂パッケージ6Nの側面から露出している。
ダイパッド3Nおよびリード4Nの裏面における樹脂パッケージ6Nから露出する部分には、半田からなるめっき層10Nが形成されている。
そして、半導体チップ2Nは、パッド7Nが配置されている表面を上方に向けた状態で、その裏面が接合材11Nを介して、ダイパッド3Nの表面(めっき層10N)に接合されている。接合材11Nには、たとえば、半田ペーストが用いられる。接合材11Nの厚さは、0.02mmである。
なお、半導体チップ2Nとダイパッド3Nとの電気的な接続が不要な場合には、裏メタル8Nが省略されて、半導体チップ2Nの裏面がダイパッド3Nの表面に銀ペーストなどの絶縁性ペーストからなる接合材を介して接合されてもよい。この場合、半導体チップ2Nの平面サイズは、2.3mm角となる。また、ダイパッド3Nの表面上のめっき層9Nが省略されてもよい。
銅ワイヤ5Nは、たとえば、純度が99.99%以上の銅からなる。銅ワイヤ5Nの一端は、半導体チップ2Nのパッド7Nに接合されている。銅ワイヤ5Nの他端は、リード4Nの表面に接合されている。そして、銅ワイヤ5Nは、半導体チップ2Nとリード4Nとの間に、アーチ状のループを描いて架設されている。この銅ワイヤ5Nのループの頂部と半導体チップ2Nの表面との高低差は、0.16mmである。
そして、この半導体装置1Nでは、前述の第1実施形態と同様に、半導体チップ2Nの表面および側面全体、ダイパッド3Nの表面および側面全体、リード4Nの表面全体、ならびに銅ワイヤ5N全体が一体的な水分不透過絶縁膜25Nで被覆されている。
図171は、図169に示す破線で囲まれる部分の拡大図である。
パッド7Nは、Alを含む金属からなり、半導体チップ2Nの最上層の層間絶縁膜12N上に形成されている。層間絶縁膜12N上には、表面保護膜13Nが形成されている。パッド7Nは、その周縁部が表面保護膜13Nに覆われ、中央部が表面保護膜13Nに形成されたパッド開口14Nを介して露出している。
銅ワイヤ5Nは、表面保護膜13Nから露出するパッド7Nの中央部に接合されている。銅ワイヤ5Nは、後述するように、その先端にFABが形成され、FABがパッド7Nに押し付けられることにより接合される。このとき、FABが変形することにより、銅ワイヤ5Nにおけるパッド7Nとの接合部分には、鏡餅形状のファーストボール部15Nが形成される。また、ファーストボール部15Nの周囲に、ファーストボール部15Nの下方からパッド7Nの材料が徐々に迫り出すことにより、迫り出し部16Nがパッド7Nの表面から大きく浮き上がらずに形成される。
たとえば、銅ワイヤ5Nの線径が25μmである場合、ファーストボール部15Nの狙い直径(ファーストボール部15Nの設計上の直径)は、76μmであり、ファーストボール部15Nの狙い厚さ(ファーストボール部15Nの設計上の厚さ)は、17μmである。
図172A〜図172Dは、本発明の第14実施形態に係る半導体装置の製造方法を工程順に説明するための模式的な断面図である。
銅ワイヤ5Nは、ダイパッド3Nおよびリード4Nがそれらを取り囲むフレーム(図示せず)に接続された状態、つまりダイパッド3Nおよびリード4Nがリードフレームをなす状態で、ワイヤボンダにより、半導体チップ2Nとリード4Nとの間に架設される。
ワイヤボンダには、キャピラリCが備えられている。キャピラリCは、図172Aに示すように、ワイヤ挿通孔41Nが中心軸線上に形成された略円筒形状をなしている。銅ワイヤ5Nは、ワイヤ挿通孔41Nに挿通されて、ワイヤ挿通孔41Nの先端(下端)から送り出される。
キャピラリCの先端部には、ワイヤ挿通孔41Nの下方に、ワイヤ挿通孔41Nと連通する円錐台形状のチャンファ42Nが形成されている。また、キャピラリCの先端部は、チャンファ42Nの下端縁に連続し、銅ワイヤ5Nとパッド7Nおよびリード4Nとの接合時(ワイヤボンディング時)にそれらと対向する面であるフェイス43Nを有している。フェイス43Nは、キャピラリCの中心軸線と直交する平面に対して外側が上がるように緩やかに傾斜している。
まず、図172Aに示すように、キャピラリCがパッド7Nの直上に移動される。次に、チャンファ42Nに銅ワイヤ5Nの先端が位置する状態で、銅ワイヤ5Nの先端部に電流が印加されることにより、その先端部にFAB44が形成される。電流の値および印加時間は、銅ワイヤ5Nの線径およびFAB44の狙い直径(FAB44の設計上の直径)に応じて適宜設定される。FAB44の一部は、チャンファ42Nからその下方にはみ出ている。
その後、図172Bに示すように、キャピラリCがパッド7Nに向かって下降され、キャピラリCにより、FAB44がパッド7Nに押し付けられる。このとき、キャピラリCによりFAB44に荷重が加えられるとともに、キャピラリCに設けられた超音波振動子(図示せず)から発振された超音波振動がFAB44に付与される。
図173は、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。
たとえば、図173に示すように、FAB44がパッド7Nに当接した時刻T1から所定時間が経過する時刻T2までの間は、キャピラリCからFAB44に相対的に大きい初期荷重P1が加えられる。所定時間は、たとえば、3msecに設定される。また、初期荷重P1は、パッド7Nに対するファーストボール部15Nの狙い接合面積(パッド7Nに対するファーストボール部15Nの設計上の接合面積)に一定の係数(初期荷重P1の単位がgであり、接合面積の単位がmmである場合、たとえば、28786)を乗じた値に基づいて設定される。時刻T2以後は、キャピラリCからFAB44に加えられる荷重が下げられ、FAB44に相対的に小さい荷重P2が加えられる。この荷重P2は、キャピラリCが上昇される時刻T4になるまで加え続けられる。
一方、FAB44がパッド7Nに当接すると、超音波振動子への駆動電流の供給が開始され、そのときの時刻T1から時刻T3までの間に、その駆動電流の値が値Uまで一定の変化率で(単調に)上げられる。時刻T3以降に超音波振動子に印加される駆動電流の値Uは、その値Uをファーストボール部15Nの狙い接合面積で除した値が0.0197mA/μm以下となるように設定される。その後は、時刻T4になるまで、値Uの駆動電流が超音波振動子に印加し続けられる。
その結果、FAB44がキャピラリCのチャンファ42Nおよびフェイス43Nの形状に沿って変形し、図171に示すように、パッド7N上に、鏡餅形状のファーストボール部15Nが形成されるとともに、その周囲に迫り出し部16Nが形成される。これにより、パッド7Nに対する銅ワイヤ5Nの接合(ファーストボンディング)が達成される。
時刻T1から予め定める接合時間が経過し、時刻T4になると、キャピラリCがパッド7Nの上方に離間される。その後、キャピラリCは、リード4Nの表面に向けて斜め下方に移動される。そして、図172Cに示すように、超音波振動子に駆動電流が印加され、キャピラリCに超音波振動が付与されつつ、キャピラリCにより、銅ワイヤ5Nがリード4Nの表面に押し付けられ、さらに引きちぎられる。これにより、リード4Nの表面上に、銅ワイヤ5Nの他端部からなる側面視楔状のステッチ部が形成され、銅ワイヤのリード4Nに対する接合(セカンドボンディング)が達成される。
その後は、他のパッド7Nおよびこれに対応するリード4Nを対象として、図172A〜図172Cに示す工程が行われる。そして、図172A〜図172Cに示す工程が繰り返されることにより、図172Dに示すように、半導体チップ2Nのすべてのパッド7Nとリード4Nとの間に銅ワイヤ5Nが架設される。全てのワイヤボンディング終了後、図4Dと同様の方法により、水分不透過絶縁膜25Nが形成される。
<所定時間の設定>
初期荷重P1がFABに加えられる所定時間を適切に設定するために、次の試験1〜3を行った。
(1)試験1
線径25μmの銅ワイヤ5Nの先端にFAB44を形成し、キャピラリCをパッド7Nに向けて下降させて、FAB44をパッド7Nに押し付け、FAB44に一定の荷重を加え、パッド7N上にFAB44の変形によるファーストボール部15Nを形成した。ファーストボール部15Nの狙い直径は、58μmであり、その狙い厚さは、10μmである。そして、FAB44に加えられる荷重の大きさが50g、80gおよび110gの各場合について、FAB44がパッド7Nに当接してからの経過時間に伴う、ファーストボール部15Nの直径および厚さの変化を調べた。直径(ボール径)の時間変化を図174に示し、厚さ(ボール厚)の時間変化を図175に示す。
(2)試験2
線径25μmの銅ワイヤ5Nの先端にFAB44を形成し、キャピラリCをパッド7Nに向けて下降させて、FAB44をパッド7Nに押し付け、FAB44に一定の荷重を加え、パッド7N上にFAB44の変形によるファーストボール部15Nを形成した。ファーストボール部15Nの狙い直径は、76μmであり、その狙い厚さは、18μmである。そして、FAB44に加えられる荷重の大きさが70g、90g、110g、130g、150gおよび200gの各場合について、FAB44がパッド7Nに当接してからの経過時間に伴う、ファーストボール部15Nの直径および厚さの変化を調べた。直径(ボール径)の時間変化を図176に示し、厚さ(ボール厚)の時間変化を図177に示す。
(3)試験3
線径38μmの銅ワイヤ5Nの先端にFAB44を形成し、キャピラリCをパッド7Nに向けて下降させて、FAB44をパッド7Nに押し付け、FAB44に一定の荷重を加え、パッド7N上にFAB44の変形によるファーストボール部15Nを形成した。ファーストボール部15Nの狙い直径は、104μmであり、その狙い厚さは、25μmである。そして、FAB44に加えられる荷重の大きさが200g、230g、250g、300g、400gおよび500gの各場合について、FAB44がパッド7Nに当接してからの経過時間に伴う、ファーストボール部15Nの直径および厚さの変化を調べた。直径(ボール径)の時間変化を図178に示し、厚さ(ボール厚)の時間変化を図179に示す。
図174〜図179を参照して理解されるように、銅ワイヤ5Nの線径、荷重の大きさならびにファーストボール部15Nの狙い直径および狙い厚さにかかわらず、FAB44がパッド7Nに当接してから2msec未満では完了しない。一方、FAB44がパッド7Nに当接してから4msecを超えると、FAB44の直径および厚さがほぼ変化せず、FAB44の変形が確実に完了していると考えられる。より詳細には、銅ワイヤ5Nの線径、荷重の大きさならびにファーストボール部15Nの狙い直径および狙い厚さにかかわらず、FAB44がパッド7Nに当接してからほぼ3msecが経過した時点で、FAB44の直径および厚さの変化が終了し、FAB44の変形が完了していると考えられる。
よって、初期荷重P1がFABに加えられる所定時間は、2〜4msecの範囲内が適切であると考えられ、3msecがより適切であると考えられる。
以上のように、銅ワイヤ5Nの先端に形成されたFAB44がパッドに当接した後、キャピラリCによりFAB44に荷重が加えられる。また、それと並行して、キャピラリCに設けられた超音波振動子に駆動電流が印加される。そのため、荷重によりFAB44が変形しつつ、超音波振動子から伝搬する超音波振動によりFAB44がパッド7Nに擦りつけられる。
そして、FAB44のパッド7Nへの当接から所定時間が経過した後に超音波振動子に印加される駆動電流の値は、その値をファーストボール部15Nの狙い接合面積で除した値が0.0197mA/μm以下となるように設定されている。これにより、FAB44がパッド7Nに当接してからの所定時間後に過剰なエネルギー量の超音波振動がFAB44に付与されることを防止できる。
よって、パッド7Nおよびパッド7Nの下層の層間絶縁膜12Nに超音波振動の過剰なエネルギーによるクラックなどのダメージが発生することを防止できながら、パッド7Nに対する銅ワイヤ5N(FAB44)の良好な接合を得ることができる。
荷重によるFAB44の変形は、FAB44がパッド7Nに当接してから3msec以内に終了する。すなわち、FAB44がパッド7Nに当接してから3msec以内に、接合完了後のFAB44(ファーストボール部)の形状が完成する。FAB44の変形が終了すると、FAB44に付与される超音波振動がほぼ減衰せずにFAB44とパッド7Nとの接合部分に伝搬される。そのため、FAB44の変形の終了後に過剰なエネルギー量の超音波振動がFAB44に付与されると、ファーストボール部15Nの周縁部の下方において、パッド7Nまたは層間絶縁膜12Nにクラックなどのダメージを生じるおそれがある。
そこで、所定時間は、FAB44のパッド7Nへの当接からFAB44の変形がほぼ終了するまでの時間、つまり3msecに設定されている。これにより、ファーストボール部15Nの周縁部の下方におけるパッド7Nおよび層間絶縁膜12Nのダメージの発生を防止することができる。
また、ファーストボール部15Nの形状が完成した後に、ファーストボール部15Nに大きい初期荷重P1が加えられ続けると、そのファーストボール部15Nとパッド7Nとの当接部分に超音波振動が良好に伝搬しない。
そこで、FAB44のパッド7Nへの当接から所定時間が経過すると、キャピラリCによりFAB44に加えられる荷重が初期荷重P1からそれよりも小さい荷重P2に下げられる。FAB44のパッド7Nへの当接後、FAB44に相対的に大きい初期荷重P1が加えられることにより、Auよりも硬い金属であるCuからなるFAB44を良好に変形させることができる。そして、FAB44のパッド7Nへの当接から所定時間が経過すると、FAB44に加えられる荷重が荷重P2に下げられるので、超音波振動をFAB44(ファーストボール部15N)とパッド7Nとの当接部分に良好に伝搬させることができる。
初期荷重P1の大きさは、パッド7Nに対するファーストボール部15Nの狙い接合面積に一定の係数を乗じた値に基づいて設定されることが好ましい。これにより、ファーストボール部15Nの狙い接合面積に応じて、初期荷重P1の大きさを適切に設定することができる。その結果、ファーストボール部15Nの中央部の下方でのパッド7Nおよび層間絶縁膜12Nのダメージの発生を良好に防止しつつ、FAB44の良好な変形を達成することができる。
FAB44のパッド7Nへの当接後は、超音波振動子に印加される駆動電流の値が一定の変化率で漸増される。その一方で、FAB44に荷重が加えられることにより、FAB44が押し潰されるように変形し、FAB44とパッド7Nとの当接部分の面積が漸増する。これにより、超音波振動子からFAB44に伝搬する超音波振動のエネルギーが漸増し、また、パッド7Nに擦りつけられるFAB44の面積が漸増する。その結果、ファーストボール部15Nの中央部の下方において、FAB44に伝搬する超音波振動のエネルギーの急増によるダメージがパッド7Nおよび層間絶縁膜12Nに生じることを抑制しつつ、ファーストボール部15Nのパッド7Nとの接合面の周縁部までパッド7Nに良好に接合された状態を得ることができる。
以上、本発明の第14実施形態について説明したが、この第14実施形態は、以下のように変更されていてもよい。
たとえば、半導体装置1Nでは、QFNが適用されているが、本発明は、SON(Small Outlined Non-leaded Package)など、他の種類のノンリードパッケージが適用された半導体装置の製造に適用することもできる。
また、リードの端面と樹脂パッケージの側面とが面一に形成された、いわゆるシンギュレーションタイプに限らず、リードが樹脂パッケージの側面から突出するリードカットタイプのノンリードパッケージが適用された半導体装置の製造に本発明を適用することもできる。
さらに、ノンリードパッケージに限らず、QFP(Quad Flat Package)など、樹脂パッケージからリードが突出することによるアウターリードを有するパッケージが適用された半導体装置の製造に本発明を適用することもできる。
また、前述の実施形態では、銅ワイヤ5Nが水分不透過絶縁膜25Nで被覆されている態様を例示したが、前述の第14の課題を解決するための第14の目的を少なくとも達成するのであれば、図180に示すように、水分不透過絶縁膜25Nが設けられていなくてもよい。
次に、この第14実施形態に関して実験を行なった。なお、本発明は下記の実施例によって限定されるものではない。
1.評価試験1
マイクロスイス社製のキャピラリを用いた。このキャピラリは、次のような寸法を有している。チャンファの下端縁の直径であるCD寸法は、66μm(0.066mm)である。フェイスの外径であるT寸法は、178μm(0.178mm)である。キャピラリを中心軸線を含む平面で切断した断面(図172Aに示す断面を参照。)において、チャンファの側面に沿って延びる2本の直線がなす角度であるチャンファ角は、90°である。フェイスがキャピラリの中心軸線と直交する平面に対してなす角度であるフェイス角は、8°である。キャピラリを中心軸線を含む平面で切断した断面において、キャピラリの側面のフェイスの上端からさらに上方に延びる部分と中心軸線とがなす角度は、20°である。フェイスの上端部分は、円弧状をなし、その曲率半径であるOR寸法は、20μm(0.020mm)である。
キャピラリをAl−Cu系合金からなるパッドの表面から高さ7mil(約178μm)の位置に配置し、線径25μmの銅ワイヤの先端に直径45μmのFABを形成した。そして、キャピラリを速度0.4mil/msec(約10.2μm/msec)でパッドに向けて下降させて、FABをパッドに押し付け、パッド上にFABの変形によるファーストボール部を形成した。ファーストボール部の狙い直径は、60μmであり、ファーストボール部の狙い厚さは、13μmであり、パッドに対するファーストボール部の狙い接合面積は、2826μmである。
図181に示すように、FABのパッドへの当接後の3msecの間、キャピラリによりFABに80gの初期荷重を加え、その3msecが経過した時点で、FABに加わる荷重を30gに下げて、FABに30gの荷重が加えられた状態を9msecにわたって保持した。その後、キャピラリを上昇させた。
また、FABがパッドに当接すると、キャピラリに設けられた超音波振動子への駆動電流の供給を開始し、その後、駆動電流の値を3.6msecの間に所定値まで一定の変化率で上昇させて、超音波振動子に所定値の駆動電流が印加されている状態をキャピラリが上昇されるまで(8.4msecにわたって)保持した。実施例1〜3および比較例1〜4は、超音波振動子に最終的に印加される駆動電流の値である所定値が異なる。
<実施例1>
実施例1では、所定値が40mAに設定されている。
<実施例2>
実施例2では、所定値が50mAに設定されている。
<実施例3>
実施例3では、所定値が60mAに設定されている。
<比較例1>
比較例1では、所定値が70mAに設定されている。
<比較例2>
比較例2では、所定値が80mAに設定されている。
<比較例3>
比較例3では、所定値が90mAに設定されている。
<比較例4>
比較例4では、所定値が100mAに設定されている。
<クラック評価>
実施例1〜3および比較例1〜4のそれぞれについて、84個のパッドにFABを接合させ、各パッドの下層の層間絶縁膜にクラックが生じているかを調べ、クラックの発生率(下層の層間絶縁膜にクラックを生じているパッドの数/84×100)を算出した。この算出結果を図182に示す。
図182に示すように、所定値が60mA以下であり、その所定値をファーストボール部の狙い接合面積で除した値が0.0212mA/μm以下である実施例1〜3では、層間絶縁膜のクラックが発生しないことが確認された。
これに対し、所定値が70mA以上であり、その所定値をファーストボール部の狙い接合面積で除した値が0.0248mA/μm以上である比較例1〜4では、層間絶縁膜のクラックが発生することが確認された。
2.評価試験2
マイクロスイス社製のキャピラリを用いた。このキャピラリは、次のような寸法を有している。チャンファの下端縁の直径であるCD寸法は、66μm(0.066mm)である。フェイスの外径であるT寸法は、178μm(0.178mm)である。キャピラリを中心軸線を含む平面で切断した断面(図172Aに示す断面を参照。)において、チャンファの側面に沿って延びる2本の直線がなす角度であるチャンファ角は、90°である。フェイスがキャピラリの中心軸線と直交する平面に対してなす角度であるフェイス角は、8°である。キャピラリを中心軸線を含む平面で切断した断面において、キャピラリの側面のフェイスの上端からさらに上方に延びる部分と中心軸線とがなす角度は、20°である。フェイスの上端部分は、円弧状をなし、その曲率半径であるOR寸法は、20μm(0.020mm)である。
キャピラリをAl−Cu系合金からなるパッドの表面から高さ7mil(約178μm)の位置に配置し、線径30μm(または線径25μm)の銅ワイヤの先端に直径59μmのFABを形成した。そして、キャピラリを速度0.4mil/msec(約10.2μm/msec)でパッドに向けて下降させて、FABをパッドに押し付け、パッド上にFABの変形によるファーストボール部を形成した。ファーストボール部の狙い直径は、76μmであり、ファーストボール部の狙い厚さは、17μmであり、パッドに対するファーストボール部の狙い接合面積は、4534.16μmである。
図183に示すように、FABのパッドへの当接後の3msecの間、キャピラリによりFABに130gの初期荷重を加え、その3msecが経過した時点で、FABに加わる荷重を30gに下げて、FABに30gの荷重が加えられた状態を9msecにわたって保持した。その後、キャピラリを上昇させた。
また、FABがパッドに当接すると、キャピラリに設けられた超音波振動子への駆動電流の供給を開始し、その後、駆動電流の値を3.6msecの間に所定値まで一定の変化率で上昇させて、超音波振動子に所定値の駆動電流が印加されている状態をキャピラリが上昇されるまで(8.4msecにわたって)保持した。実施例4,5および比較例5〜9は、超音波振動子に最終的に印加される駆動電流の値である所定値が異なる。
<実施例4>
実施例4では、所定値が90mAに設定されている。
<実施例5>
実施例5では、所定値が100mAに設定されている。
<比較例5>
比較例5では、所定値が110mAに設定されている。
<比較例6>
比較例6では、所定値が120mAに設定されている。
<比較例7>
比較例7では、所定値が130mAに設定されている。
<比較例8>
比較例8では、所定値が140mAに設定されている。
<比較例9>
比較例9では、所定値が150mAに設定されている。
<クラック評価>
実施例4,5および比較例5〜9のそれぞれについて、84個のパッドにFABを接合させ、各パッドの下層の層間絶縁膜にクラックが生じているかを調べ、クラックの発生率(下層の層間絶縁膜にクラックを生じているパッドの数/84×100)を算出した。この算出結果を図184に示す。
図184に示すように、所定値が100mA以下であり、その所定値をファーストボール部の狙い接合面積で除した値が0.0221mA/μm以下である実施例4,5では、層間絶縁膜のクラックが発生しないことが確認された。
これに対し、所定値が110mA以上であり、その所定値をファーストボール部の狙い接合面積で除した値が0.0243mA/μm以上である比較例5〜9では、層間絶縁膜のクラックが発生することが確認された。
3.評価試験3
マイクロスイス社製のキャピラリを用いた。このキャピラリは、次のような寸法を有している。チャンファの下端縁の直径であるCD寸法は、66μm(0.066mm)である。フェイスの外径であるT寸法は、178μm(0.178mm)である。キャピラリを中心軸線を含む平面で切断した断面(図172Aに示す断面を参照。)において、チャンファの側面に沿って延びる2本の直線がなす角度であるチャンファ角は、90°である。フェイスがキャピラリの中心軸線と直交する平面に対してなす角度であるフェイス角は、8°である。キャピラリを中心軸線を含む平面で切断した断面において、キャピラリの側面のフェイスの上端からさらに上方に延びる部分と中心軸線とがなす角度は、20°である。フェイスの上端部分は、円弧状をなし、その曲率半径であるOR寸法は、20μm(0.020mm)である。
キャピラリをAl−Cu系合金からなるパッドの表面から高さ7mil(約178μm)の位置に配置し、線径38μmの銅ワイヤの先端に直径45μmのFABを形成した。そして、キャピラリを速度0.4mil/msec(約10.2μm/msec)でパッドに向けて下降させて、FABをパッドに押し付け、パッド上にFABの変形によるファーストボール部を形成した。ファーストボール部の狙い直径は、104μmであり、ファーストボール部の狙い厚さは、24μmであり、パッドに対するファーストボール部の狙い接合面積は、8490.56μmである。
図185に示すように、FABのパッドへの当接後の3msecの間、キャピラリによりFABに240gの初期荷重を加え、その3msecが経過した時点で、FABに加わる荷重を30gに下げて、FABに30gの荷重が加えられた状態を9msecにわたって保持した。その後、キャピラリを上昇させた。
また、FABがパッドに当接すると、キャピラリに設けられた超音波振動子への駆動電流の供給を開始し、その後、駆動電流の値を3.6msecの間に所定値まで一定の変化率で上昇させて、超音波振動子に所定値の駆動電流が印加されている状態をキャピラリが上昇されるまで(8.4msecにわたって)保持した。実施例6〜8および比較例10〜13は、超音波振動子に最終的に印加される駆動電流の値である所定値が異なる。
<実施例6>
実施例6では、所定値が90mAに設定されている。
<実施例7>
実施例7では、所定値が150mAに設定されている。
<実施例8>
実施例8では、所定値が160mAに設定されている。
<比較例10>
比較例10では、所定値が170mAに設定されている。
<比較例11>
比較例11では、所定値が180mAに設定されている。
<比較例12>
比較例12では、所定値が190mAに設定されている。
<比較例13>
比較例13では、所定値が200mAに設定されている。
<クラック評価>
実施例6〜8および比較例10〜13のそれぞれについて、84個のパッドにFABを接合させ、各パッドの下層の層間絶縁膜にクラックが生じているかを調べ、クラックの発生率(下層の層間絶縁膜にクラックを生じているパッドの数/84×100)を算出した。この算出結果を図186に示す。
図186に示すように、所定値が160mA以下であり、その所定値をファーストボール部の狙い接合面積で除した値が0.0188mA/μm以下である実施例1〜3では、層間絶縁膜のクラックが発生しないことが確認された。
これに対し、所定値が170mA以上であり、その所定値をファーストボール部の狙い接合面積で除した値が0.0200mA/μm以上である比較例1〜4では、層間絶縁膜のクラックが発生することが確認された。
<接合面積−超音波振動子の駆動電流>
実施例3,5,8で超音波振動子に印加される駆動電流の値を、X軸をファーストボール部の狙い接合面積とし、Y軸を超音波振動子の駆動電流とするグラフエリアにプロットすると、図187に示すようになり、狙い接合面積と超音波振動子の駆動電流の値との間には、y=0.0197xで表される比例関係があることが確認された。
<第15実施形態 図188〜図203>
この第15実施形態による開示により、前述の「発明が解決しようとする課題」に記載した課題のほか、下記に示す第15の背景技術に対する第15の課題を解決することもできる。

(1)第15の背景技術 典型的な半導体装置では、半導体チップがダイパッド上に配置され、半導体チップとダイパッドの周囲に配置されたリードとがAu(金)からなるワイヤにより接続されている。具体的には、半導体チップの表面に、Al(アルミニウム)からなるパッドが配置されている。そして、そのパッドの表面とリードの表面との間に、Auからなるワイヤがアーチ状のループを描いて架設されている。
ワイヤの架設時(ワイヤボンディング時)には、ワイヤボンダのキャピラリに保持されたワイヤの先端にFAB(Free Air Ball)が形成され、そのFABがパッドの表面に当接される。このとき、キャピラリによりFABがパッドに向けて所定の荷重で押圧されるとともに、キャピラリに設けられた超音波振動子に所定の駆動電流が供給され、FABに超音波振動が付与される。その結果、FABがパッドの表面に擦られながら押しつけられ、パッドの表面に対するワイヤの接合が達成される。その後、キャピラリがリードに向けて移動される。そして、ワイヤがリードの表面に押し付けられて、ワイヤに超音波振動が付与されつつ、ワイヤが引きちぎられる。これにより、パッドの表面とリードの表面との間に、ワイヤが架設される。
(2)第15の課題
最近、市場で半導体装置の価格競争が激化しており、半導体装置のコストのさらなる低減が要求されている。コスト低減策の1つとして、高価なAuからなるワイヤ(金ワイヤ)から安価なCu(銅)からなるワイヤ(銅ワイヤ)への代替が検討されている。
しかしながら、銅ワイヤの先端に形成されるFABは、金ワイヤの先端に形成されるFABよりも硬いので、銅ワイヤを金ワイヤの場合と同じ条件(荷重および超音波振動子の駆動電流の大きさなど)でパッドに接合したのでは、銅ワイヤとパッドとの良好な接合を得ることができない。現在のところ、パッドに対する銅ワイヤの良好な接合を達成可能な条件は明らかではなく、金ワイヤから銅ワイヤへの積極的な代替には至っていない。
すなわち、この第15実施形態に係る発明は、パッドに対する銅ワイヤの良好な接合を達成することができる、ワイヤボンディング方法を提供することを第15の目的としている。
(3)具体的な実施形態の開示
図188は、本発明の第15実施形態に係る半導体装置の模式的な断面図である。図189は、図188に示す半導体装置の模式的な底面図である。
半導体装置1Pは、QFN(Quad Flat Non-leaded Package)が適用された半導体装置であり、半導体チップ2Pをダイパッド3P、リード4Pおよび銅ワイヤ5Pとともに樹脂パッケージ6Pで封止した構造を有している。半導体装置1P(樹脂パッケージ6P)の外形は、扁平な直方体形状である。
本実施形態では、半導体装置1Pの外形は、平面形状が4mm角の正方形状で厚さが0.85mmの6面体であり、以下で挙げる半導体装置1Pの各部の寸法は、半導体装置1Pがその外形寸法を有する場合の一例である。
半導体チップ2Pは、平面視で2.3mmの正方形状をなしている。半導体チップ2Pの厚さは、0.23mmである。半導体チップ2Pの表面の周縁部には、複数のパッド7Pが配置されている。各パッド7Pは、半導体チップ2Pに作り込まれた回路と電気的に接続されている。半導体チップ2Pの裏面には、Au、Ni(ニッケル)、Ag(銀)などの金属層からなる裏メタル8Pが形成されている。
ダイパッド3Pおよびリード4Pは、金属薄板(たとえば、銅薄板)を打ち抜くことにより形成される。その金属薄板(ダイパッド3Pおよびリード4P)の厚さは、0.2mmである。ダイパッド3Pおよびリード4Pの表面には、Agからなるめっき層9Pが形成されている。
ダイパッド3Pは、平面視で2.7mmの正方形状をなし、各側面が半導体装置1Pの側面と平行をなすように半導体装置1Pの中央部に配置されている。
ダイパッド3Pの裏面の周縁部には、裏面側からの潰し加工により、その全周にわたって、断面略1/4楕円形状の窪みが形成されている。そして、その窪みには、樹脂パッケージ6Pが入り込んでいる。これにより、ダイパッド3Pの周縁部がその上下から樹脂パッケージ6Pで挟まれ、ダイパッド3Pの樹脂パッケージ6Pからの脱落が防止(抜け止め)されている。
また、ダイパッド3Pの裏面は、その周縁部(断面略1/4楕円形状に窪んだ部分)を除いて、樹脂パッケージ6Pの裏面から露出している。
リード4Pは、ダイパッド3Pの各側面と対向する位置に、同数(たとえば、9本)ずつ設けられている。ダイパッド3Pの側面に対向する各位置において、リード4Pは、その対向する側面と直交する方向に延び、当該側面と平行な方向に等間隔を空けて配置されている。リード4Pの長手方向の長さは、0.45mmである。また、ダイパッド3Pとリード4Pとの間の間隔は、0.2mmである。
リード4Pの裏面のダイパッド3P側の端部には、裏面側からの潰し加工により、断面略1/4楕円形状の窪みが形成されている。そして、その窪みには、樹脂パッケージ6Pが入り込んでいる。これにより、リード4Pのダイパッド3P側の端部がその上下から樹脂パッケージ6Pで挟まれ、リード4Pの樹脂パッケージ6Pからの脱落が防止(抜け止め)されている。
リード4Pの裏面は、ダイパッド3P側の端部(断面略1/4楕円形状に窪んだ部分)を除いて、樹脂パッケージ6Pの裏面から露出している。また、リード4Pのダイパッド3P側と反対側の側面は、樹脂パッケージ6Pの側面から露出している。
ダイパッド3Pおよびリード4Pの裏面における樹脂パッケージ6Pから露出する部分には、半田からなるめっき層10Pが形成されている。
そして、半導体チップ2Pは、パッド7Pが配置されている表面を上方に向けた状態で、その裏面が接合材11Pを介して、ダイパッド3Pの表面(めっき層10P)に接合されている。接合材11Pには、たとえば、半田ペーストが用いられる。接合材11Pの厚さは、0.02mmである。
なお、半導体チップ2Pとダイパッド3Pとの電気的な接続が不要な場合には、裏メタル8Pが省略されて、半導体チップ2Pの裏面がダイパッド3Pの表面に銀ペーストなどの絶縁性ペーストからなる接合材を介して接合されてもよい。この場合、半導体チップ2Pの平面サイズは、2.3mm角となる。また、ダイパッド3Pの表面上のめっき層9Pが省略されてもよい。
銅ワイヤ5Pは、たとえば、純度が99.99%以上の銅からなる。銅ワイヤ5Pの一端は、半導体チップ2Pのパッド7Pに接合されている。銅ワイヤ5Pの他端は、リード4Pの表面に接合されている。そして、銅ワイヤ5Pは、半導体チップ2Pとリード4Pとの間に、アーチ状のループを描いて架設されている。この銅ワイヤ5Pのループの頂部と半導体チップ2Pの表面との高低差は、0.16mmである。
そして、この半導体装置1Pでは、前述の第1実施形態と同様に、半導体チップ2Pの表面および側面全体、ダイパッド3Pの表面および側面全体、リード4Pの表面全体、ならびに銅ワイヤ5P全体が一体的な水分不透過絶縁膜25Pで被覆されている。
図190は、図188に示す破線で囲まれる部分の拡大図である。
パッド7Pは、Alを含む金属からなり、半導体チップ2Pの最上層の層間絶縁膜12P上に形成されている。層間絶縁膜12P上には、表面保護膜13Pが形成されている。パッド7Pは、その周縁部が表面保護膜13Pに覆われ、中央部が表面保護膜13Pに形成されたパッド開口14Pを介して露出している。
銅ワイヤ5Pは、表面保護膜13Pから露出するパッド7Pの中央部に接合されている。銅ワイヤ5Pは、後述するように、その先端にFABが形成され、FABがパッド7Pに押し付けられることにより接合される。このとき、FABが変形することにより、銅ワイヤ5Pにおけるパッド7Pとの接合部分には、鏡餅形状のファーストボール部15Pが形成される。また、ファーストボール部15Pの周囲に、ファーストボール部15Pの下方からパッド7Pの材料が徐々に迫り出すことにより、迫り出し部16Pがパッド7Pの表面から大きく浮き上がらずに形成される。
たとえば、銅ワイヤ5Pの線径が25μmである場合、ファーストボール部15Pの狙い直径(ファーストボール部15Pの設計上の直径)は、76μmであり、ファーストボール部15Pの狙い厚さ(ファーストボール部15Pの設計上の厚さ)は、17μmである。
図191A〜図191Dは、本発明の第15実施形態に係る半導体装置の製造方法を工程順に説明するための模式的な断面図である。
銅ワイヤ5Pは、ダイパッド3Pおよびリード4Pがそれらを取り囲むフレーム(図示せず)に接続された状態、つまりダイパッド3Pおよびリード4Pがリードフレームをなす状態で、ワイヤボンダにより、半導体チップ2Pとリード4Pとの間に架設される。
ワイヤボンダには、キャピラリCが備えられている。キャピラリCは、図191Aに示すように、ワイヤ挿通孔41Pが中心軸線上に形成された略円筒形状をなしている。銅ワイヤ5Pは、ワイヤ挿通孔41Pに挿通されて、ワイヤ挿通孔41Pの先端(下端)から送り出される。
キャピラリCの先端部には、ワイヤ挿通孔41Pの下方に、ワイヤ挿通孔41Pと連通する円錐台形状のチャンファ42Pが形成されている。また、キャピラリCの先端部は、チャンファ42Pの下端縁に連続し、銅ワイヤ5Pとパッド7Pおよびリード4Pとの接合時(ワイヤボンディング時)にそれらと対向する面であるフェイス43Pを有している。フェイス43Pは、キャピラリCの中心軸線と直交する平面に対して外側が上がるように緩やかに傾斜している。
まず、図191Aに示すように、キャピラリCがパッド7Pの直上に移動される。次に、チャンファ42Pに銅ワイヤ5Pの先端が位置する状態で、銅ワイヤ5Pの先端部に電流が印加されることにより、その先端部にFAB44が形成される。電流の値および印加時間は、銅ワイヤ5Pの線径およびFAB44の狙い直径(FAB44の設計上の直径)に応じて適宜設定される。FAB44の一部は、チャンファ42Pからその下方にはみ出ている。
その後、図191Bに示すように、キャピラリCがパッド7Pに向かって下降され、キャピラリCにより、FAB44がパッド7Pに押し付けられる。このとき、キャピラリCによりFAB44に荷重が加えられるとともに、キャピラリCに設けられた超音波振動子(図示せず)から発振された超音波振動がFAB44に付与される。
図192は、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。
たとえば、図192に示すように、FAB44がパッド7Pに当接した時刻T1から所定時間が経過する時刻T2までの間は、キャピラリCからFAB44に相対的に大きい初期荷重P1が加えられる。所定時間は、たとえば、3msecに設定される。また、初期荷重P1は、パッド7Pに対するファーストボール部15Pの狙い接合面積(パッド7Pに対するファーストボール部15Pの設計上の接合面積)に一定の係数(初期荷重P1の単位がgであり、接合面積の単位がmmである場合、たとえば、28786)を乗じた値に基づいて設定される。FAB44に初期荷重が加えられることにより、FAB44がキャピラリCのチャンファ42Pおよびフェイス43Pの形状に沿って変形し、図190に示すように、パッド7P上に、鏡餅形状のファーストボール部15Pが形成される。
時刻T2以後は、キャピラリCからFAB44に加えられる荷重が下げられ、FAB44に相対的に小さい荷重P2が加えられる。この荷重P2は、キャピラリCが上昇される時刻T4になるまで加え続けられる。
また、時刻T2以降の時刻T3になると、超音波振動子への駆動電流の供給が開始される。超音波振動子に供給される駆動電流の値は、零から値Uまで瞬時に上げられる。その後は、時刻T4になるまで、値Uの駆動電流が超音波振動子に印加し続けられる。超音波振動子に駆動電流が供給されることにより、超音波振動子から超音波振動が発振し、その超音波振動がFAB44に伝搬することにより、FAB44がパッド7Pに擦りつけられる。その結果、図190に示すように、その周囲に迫り出し部16Pが形成される。これにより、パッド7Pに対する銅ワイヤ5Pの接合(ファーストボンディング)が達成される。
時刻T1から予め定める接合時間が経過し、時刻T4になると、キャピラリCがパッド7Pの上方に離間される。その後、キャピラリCは、リード4Pの表面に向けて斜め下方に移動される。そして、図191Cに示すように、超音波振動子に駆動電流が印加され、キャピラリCに超音波振動が付与されつつ、キャピラリCにより、銅ワイヤ5Pがリード4Pの表面に押し付けられ、さらに引きちぎられる。これにより、リード4Pの表面上に、銅ワイヤ5Pの他端部からなる側面視楔状のステッチ部が形成され、銅ワイヤのリード4Pに対する接合(セカンドボンディング)が達成される。
その後は、他のパッド7Pおよびこれに対応するリード4Pを対象として、図191A〜図191Cに示す工程が行われる。そして、図191A〜図191Cに示す工程が繰り返されることにより、図191Dに示すように、半導体チップ2Pのすべてのパッド7Pとリード4Pとの間に銅ワイヤ5Pが架設される。全てのワイヤボンディング終了後、図4Dと同様の方法により、水分不透過絶縁膜25Pが形成される。
<所定時間の設定>
初期荷重P1がFABに加えられる所定時間を適切に設定するために、次の試験1〜3を行った。
(1)試験1
線径25μmの銅ワイヤ5Pの先端にFAB44を形成し、キャピラリCをパッド7Pに向けて下降させて、FAB44をパッド7Pに押し付け、FAB44に一定の荷重を加え、パッド7P上にFAB44の変形によるファーストボール部15Pを形成した。ファーストボール部15Pの狙い直径は、58μmであり、その狙い厚さは、10μmである。そして、FAB44に加えられる荷重の大きさが50g、80gおよび110gの各場合について、FAB44がパッド7Pに当接してからの経過時間に伴う、ファーストボール部15Pの直径および厚さの変化を調べた。直径(ボール径)の時間変化を図193に示し、厚さ(ボール厚)の時間変化を図194に示す。
(2)試験2
線径25μmの銅ワイヤ5Pの先端にFAB44を形成し、キャピラリCをパッド7Pに向けて下降させて、FAB44をパッド7Pに押し付け、FAB44に一定の荷重を加え、パッド7P上にFAB44の変形によるファーストボール部15Pを形成した。ファーストボール部15Pの狙い直径は、76μmであり、その狙い厚さは、18μmである。そして、FAB44に加えられる荷重の大きさが70g、90g、110g、130g、150gおよび200gの各場合について、FAB44がパッド7Pに当接してからの経過時間に伴う、ファーストボール部15Pの直径および厚さの変化を調べた。直径(ボール径)の時間変化を図195に示し、厚さ(ボール厚)の時間変化を図196に示す。
(3)試験3
線径38μmの銅ワイヤ5Pの先端にFAB44を形成し、キャピラリCをパッド7Pに向けて下降させて、FAB44をパッド7Pに押し付け、FAB44に一定の荷重を加え、パッド7P上にFAB44の変形によるファーストボール部15Pを形成した。ファーストボール部15Pの狙い直径は、104μmであり、その狙い厚さは、25μmである。そして、FAB44に加えられる荷重の大きさが200g、230g、250g、300g、400gおよび500gの各場合について、FAB44がパッド7Pに当接してからの経過時間に伴う、ファーストボール部15Pの直径および厚さの変化を調べた。直径(ボール径)の時間変化を図197に示し、厚さ(ボール厚)の時間変化を図198に示す。
図193〜図198を参照して理解されるように、銅ワイヤ5Pの線径、荷重の大きさならびにファーストボール部15Pの狙い直径および狙い厚さにかかわらず、FAB44がパッド7Pに当接してから2msec未満では完了しない。一方、FAB44がパッド7Pに当接してから4msecを超えると、FAB44の直径および厚さがほぼ変化せず、FAB44の変形が確実に完了していると考えられる。より詳細には、銅ワイヤ5Pの線径、荷重の大きさならびにファーストボール部15Pの狙い直径および狙い厚さにかかわらず、FAB44がパッド7Pに当接してからほぼ3msecが経過した時点で、FAB44の直径および厚さの変化が終了し、FAB44の変形が完了していると考えられる。
よって、初期荷重P1がFABに加えられる所定時間は、2〜4msecの範囲内が適切であると考えられ、3msecがより適切であると考えられる。
以上のように、銅ワイヤ5Pの先端に形成されたFAB44がパッド7Pに当接した後、キャピラリCによりFAB44に荷重が加えられる。これにより、パッド7Pに当接したFAB44が変形する。
このFAB44の変形中に過剰な超音波振動がFAB44に付与されると、FAB44とパッド7Pとの当接部分(ファーストボール部15Pの中央部)の下方において、FAB44に付与される超音波振動のエネルギーによるクラックなどのダメージがパッド7Pおよび/またはパッド7Pの下層の層間絶縁膜12Pに生じるおそれがある。
そこで、FAB44の変形の終了後に、キャピラリCに設けられた超音波振動子に駆動電流が印加される。これにより、変形中のFAB44に超音波振動が付与されないので、ファーストボール部15Pの中央部の下方でのパッド7Pおよび層間絶縁膜12Pのダメージの発生を防止することができる。そして、変形終了後のFAB44に超音波振動が付与されることにより、FAB44をパッド7Pに擦りつけることができるので、FAB44とパッド7Pとの良好な接合を達成することができる。
よって、ファーストボール部15Pの中央部の下方でのパッド7Pおよび層間絶縁膜12Pのクラックなどのダメージの発生を防止することができながら、パッド7Pに対する銅ワイヤ5P(FAB44)の良好な接合を得ることができる。
Auよりも硬い金属であるCuからなるFAB44を良好に変形させるためには、FAB44にある程度の大きさの荷重が加えられなければならない。しかし、FAB44の変形が終了した後に、ファーストボール部15Pに大きい荷重が加えられ続けると、そのファーストボール部15Pとパッド7Pとの当接部分に超音波振動が良好に伝搬しない。
そこで、FAB44のパッド7Pへの当接後、キャピラリCによりFAB44に相対的に大きい初期荷重P1が加えられ、FAB44のパッド7Pへの当接から所定時間の経過後、キャピラリCによりFAB44に相対的に小さい荷重P2が加えられる。FAB44のパッド7Pへの当接後、FAB44に相対的に大きい初期荷重P1が加えられることにより、Auよりも硬い金属であるCuからなるFAB44を良好に変形させることができる。そして、FAB44のパッド7Pへの当接から所定時間が経過すると、FAB44に加えられる荷重が加重P1に下げられるので、超音波振動をFAB44(ファーストボール部15P)とパッド7Pとの当接部分に良好に伝搬させることができる。
初期荷重P1の大きさは、パッド7Pに対するファーストボール部15Pの狙い接合面積に一定の係数を乗じた値に基づいて設定されることが好ましい。これにより、ファーストボール部15Pの狙い接合面積に応じて、初期荷重P1の大きさを適切に設定することができる。その結果、ファーストボール部15Pの中央部の下方でのパッド7Pおよび層間絶縁膜12Pのダメージの発生を良好に防止しつつ、FAB44の良好な変形を達成することができる。
以上、本発明の第15実施形態について説明したが、この第15実施形態は、以下のように変更されていてもよい。
たとえば、半導体装置1Pでは、QFNが適用されているが、本発明は、SON(Small Outlined Non-leaded Package)など、他の種類のノンリードパッケージが適用された半導体装置の製造に適用することもできる。
また、リードの端面と樹脂パッケージの側面とが面一に形成された、いわゆるシンギュレーションタイプに限らず、リードが樹脂パッケージの側面から突出するリードカットタイプのノンリードパッケージが適用された半導体装置の製造に本発明を適用することもできる。
さらに、ノンリードパッケージに限らず、QFP(Quad Flat Package)など、樹脂パッケージからリードが突出することによるアウターリードを有するパッケージが適用された半導体装置の製造に本発明を適用することもできる。
また、前述の実施形態では、銅ワイヤ5Pが水分不透過絶縁膜25Pで被覆されている態様を例示したが、前述の第15の課題を解決するための第14の目的を少なくとも達成するのであれば、図199に示すように、水分不透過絶縁膜25Pが設けられていなくてもよい。
次に、この第15実施形態に関して実験を行なった。なお、本発明は下記の実施例によって限定されるものではない。
1.評価試験1
マイクロスイス社製のキャピラリを用いた。このキャピラリは、次のような寸法を有している。チャンファの下端縁の直径であるCD寸法は、66μm(0.066mm)である。フェイスの外径であるT寸法は、178μm(0.178mm)である。キャピラリを中心軸線を含む平面で切断した断面(図191Aに示す断面を参照。)において、チャンファの側面に沿って延びる2本の直線がなす角度であるチャンファ角は、90°である。フェイスがキャピラリの中心軸線と直交する平面に対してなす角度であるフェイス角は、8°である。キャピラリを中心軸線を含む平面で切断した断面において、キャピラリの側面のフェイスの上端からさらに上方に延びる部分と中心軸線とがなす角度は、20°である。フェイスの上端部分は、円弧状をなし、その曲率半径であるOR寸法は、20μm(0.020mm)である。
キャピラリをAl−Cu系合金からなるパッドの表面から高さ7mil(約178μm)の位置に配置し、線径25μmの銅ワイヤの先端に直径59μmのFABを形成した。そして、キャピラリを速度0.4mil/msec(約10.2μm/msec)でパッドに向けて下降させて、FABをパッドに押し付け、パッド上にFABの変形によるファーストボール部を形成した。ファーストボール部の狙い直径は、76μmであり、ファーストボール部の狙い厚さは、17μmであり、パッドに対するファーストボール部の狙い接合面積は、4534.16μmである。
図200に示すように、FABのパッドへの当接後の3msecの間、キャピラリによりFABに130gの初期荷重を加え、その3msecが経過した時点で、FABに加わる荷重を30gに下げて、FABに30gの荷重が加えられた状態を13msecにわたって保持した。その後、キャピラリを上昇させた。
また、FABがパッドに当接した後、キャピラリに設けられた超音波振動子への駆動電流の供給を開始し、駆動電流の値を零から90mAまで瞬時に上昇させて、超音波振動子に90mAの駆動電流が印加されている状態をキャピラリが上昇されるまで(キャピラリの下降開始から33.5msecが経過するまで)保持した。実施例1,2および比較例1〜3は、超音波振動子への駆動電流の供給の開始のタイミングが異なる。
<実施例1>
実施例1では、FABがパッドに当接してから3msec後に、超音波振動子への駆動電流を開始した。
<実施例2>
実施例2では、FABがパッドに当接してから4msec後に、超音波振動子への駆動電流を開始した。
<比較例1>
比較例1では、FABがパッドに当接してから0msec後、つまりFABのパッドへの当接と同時に、超音波振動子への駆動電流を開始した。
<比較例2>
比較例2では、FABがパッドに当接してから1msec後に、超音波振動子への駆動電流を開始した。
<比較例3>
比較例3では、FABがパッドに当接してから2msec後に、超音波振動子への駆動電流を開始した。
<クラック評価>
実施例1,2および比較例1〜3のそれぞれについて、48個のパッドにFABを接合させ、各パッドの下層の層間絶縁膜にクラックが生じているかを調べ、クラックの発生率(下層の層間絶縁膜にクラックを生じているパッドの数/48×100)を算出した。この算出結果を図201に示す。
図201に示すように、FABがパッドに当接してから超音波振動子への駆動電流の供給が開始されるまでの時間(遅延時間)が3msec以上である実施例1,2では、層間絶縁膜のクラックが発生しないことが確認された。
これに対し、遅延時間が2msec以下である比較例1〜3では、層間絶縁膜のクラックが発生することが確認された。
2.評価試験2
マイクロスイス社製のキャピラリを用いた。このキャピラリは、次のような寸法を有している。チャンファの下端縁の直径であるCD寸法は、66μm(0.066mm)である。フェイスの外径であるT寸法は、178μm(0.178mm)である。キャピラリを中心軸線を含む平面で切断した断面(図191Aに示す断面を参照。)において、チャンファの側面に沿って延びる2本の直線がなす角度であるチャンファ角は、90°である。フェイスがキャピラリの中心軸線と直交する平面に対してなす角度であるフェイス角は、8°である。キャピラリを中心軸線を含む平面で切断した断面において、キャピラリの側面のフェイスの上端からさらに上方に延びる部分と中心軸線とがなす角度は、20°である。フェイスの上端部分は、円弧状をなし、その曲率半径であるOR寸法は、20μm(0.020mm)である。
キャピラリをAl−Cu系合金からなるパッドの表面から高さ7mil(約178μm)の位置に配置し、線径25μmの銅ワイヤの先端に直径59μmのFABを形成した。そして、キャピラリを速度0.4mil/msec(約10.2μm/msec)でパッドに向けて下降させて、FABをパッドに押し付け、パッド上にFABの変形によるファーストボール部を形成した。ファーストボール部の狙い直径は、76μmであり、ファーストボール部の狙い厚さは、17μmであり、パッドに対するファーストボール部の狙い接合面積は、4534.16μmである。
<実施例3>
図202に示すように、FABのパッドへの当接後の6msecの間、キャピラリによりFABに130gの初期荷重を加え、その6msecが経過した時点で、FABに加わる荷重を30gに下げて、FABに30gの荷重が加えられた状態を10msecにわたって保持した。すなわち、実施例2と比較して、超音波振動子への駆動電流の供給開始のタイミングを2msecだけ遅らせた。その後、キャピラリを上昇させた。
また、FABがパッドに当接してから4msec後、キャピラリに設けられた超音波振動子への駆動電流の供給を開始し、駆動電流の値を零から90mAまで瞬時に上昇させて、超音波振動子に90mAの駆動電流が印加されている状態をキャピラリが上昇されるまで(キャピラリの下降開始から33.5msecが経過するまで)保持した。
<実施例4>
図203に示すように、FABのパッドへの当接後の3msecの間、キャピラリによりFABに130gの初期荷重を加え、その3msecが経過した時点で、FABに加わる荷重を30gに下げて、FABに30gの荷重が加えられた状態を31msecにわたって保持した。すなわち、実施例2と比較して、FABに30gの荷重が加えられる時間を28msecだけ延長した。その後、キャピラリを上昇させた。
また、FABがパッドに当接してから4msec後、キャピラリに設けられた超音波振動子への駆動電流の供給を開始し、駆動電流の値を零から90mAまで瞬時に上昇させて、超音波振動子に90mAの駆動電流が印加されている状態をキャピラリが上昇されるまで(キャピラリの下降開始から51.5msecが経過するまで)保持した。
<クラック評価>
実施例3,4のそれぞれについて、48個のパッドにFABを接合させ、各パッドの下層の層間絶縁膜にクラックが生じているかを調べたところ、層間絶縁膜のクラックが発生しないことが確認された。
<第16実施形態 図204〜図208>
この第16実施形態は、銅からなる電極パッドを有する半導体装置に係るものであり、本発明を説明するものではないが、第1実施形態に係る半導体装置と同様に、銅ボンディングワイヤを使用する実施形態である。この第16実施形態による開示により、下記に示す第16の背景技術に対する第16の課題を解決することができる。

(1)第16の背景技術 半導体装置の配線材料には、Al(アルミニウム)が広く用いられている。たとえば、配線材料としてAlを用いた多層配線構造では、平坦な表面を有する層間絶縁膜と、その層間絶縁膜の平坦な表面上に配設された配線とが交互に積層されている。最上層の層間絶縁膜上には、SiN(窒化シリコン)からなるパッシベーション膜が形成されている。当該層間絶縁膜上に配設された配線(最上層配線)は、パッシベーション膜により被覆されるとともに、その一部が電極パッド(Alパッド)として露出している。露出した電極パッドには、ボンディングワイヤが接続され、たとえば、その接続方法として、ワイヤボンダを用いた超音波接合が広く採用されている。
(2)第16の課題
近年、とくに大電力を消費するパワー半導体装置において、配線抵抗の低減が望まれている。そこで、本願発明者は、最上層配線の材料としてAlよりも導電性の高いCu(銅)の採用を検討している。
一方、従来からのAlパッドは、ボンディングワイヤとして広く採用されるAu(金)と相互に拡散しやすい。そのため、高温環境下では、AlとAuとが拡散し合い、ボンディングワイヤが電極パッドから取れるおそれがある。そのため、そのような相互拡散を防止するための対策を施す必要がある。
すなわち、この第16実施形態に係る発明は、配線抵抗を低減しつつ、高温放置性に優れ、電極パッドとボンディングワイヤとの接続信頼性を向上させることができる半導体装置を提供することを第16の目的としている。
(3)具体的な実施形態の開示
図204は、半導体装置の図解的な平面図である。図205は、図204に示す半導体装置のA−A線断面図である。
半導体装置Qは、半導体チップ2Qと、半導体チップ2Qをダイボンディングするダイパッド3Qと、半導体チップ2Qの周囲に配置された多数の電極リード4Qと、半導体チップ2Qと電極リード4Qとを電気的に接続するボンディングワイヤ5Qと、これらを封止する樹脂パッケージ6Qとを含んでいる。
半導体チップ2Qは、平面視略四角形(たとえば、2.3mm角程度)であり、その厚さは、たとえば、230μm程度である。また、半導体チップ2Qは、複数の配線層が層間絶縁膜を介して積層されてなる多層配線構造を有している。多層配線構造の具体的な構成は、図206を参照して後に詳述する。
半導体チップ2Qの表面21Qには、アナログ回路7Q、デジタル回路8Qおよび3つのパワートランジスタ回路9Qが形成されている。具体的には、図204で示す平面視において、上半分の領域には、アナログ回路7Qとデジタル回路8Qとが左右に並べて形成されており、下半分の領域には、3つのパワートランジスタ回路9Qが左右に並べて形成されている。
各回路7Q〜9Qが形成されている領域には、各回路7Q〜9Qと外部との電気接続のための複数の電極パッド10Qが適当な位置に配置されている。
また、図204における右側のパワートランジスタ回路9Qが形成されている領域には、平面視L字状のアライメントマーク11Qが配置されている。
たとえば、半導体装置Qの表面をレーザビームでスキャンし、アライメントマーク11Qを認識することにより、半導体装置Qの表面に直交する軸線まわりにおける半導体装置Qの位置(θ位置)を検出することができる。また、アライメントマーク11Qの位置に基づいて、半導体装置Qの各部の位置(X位置、Y位置、Z位置)を検出することができる。
一方、半導体チップ2Qの裏面22Q(ダイパッド3Qとの対向面)には、たとえば、Au、Ni、Agなどを含む裏メタル12Qが形成されている。
ダイパッド3Qおよび複数の電極リード4Qは、同一の金属薄板からなるリードフレーム13Qとして形成されている。リードフレーム13Qを構成する金属薄板は、Cu系素材からなり、具体的には、たとえば、純度99.9999%(6N)以上、純度99.99%(4N)以上といった高純度銅、Cuと異種金属との合金(たとえば、Cu−Fe−P合金など)からなる。なお、金属薄板は、たとえば、42アロイ(Fe−42%Ni)などのFe系素材などであってもよい。また、リードフレーム13Q(金属薄板)の厚さは、たとえば、200μm程度である。
ダイパッド3Qの表面31Q(半導体チップ2Qとの対向面)は、樹脂パッケージ6Qにより封止される面であり、Agなどを含む封止側めっき層14Qが形成されている。
そして、半導体チップ2Qおよびダイパッド3Qは、半導体チップ2Qの裏面22Qおよびダイパッド3Qの表面31Qが接合面として互いに対向した状態で、裏面22Qと表面31Qとの間に接合材15Qを介在させることによって、互いに接合されている。これにより、半導体チップ2Qは、表面21Qを上方に向けた姿勢でダイパッド3Qに支持されている。
接合材15Qは、たとえば、半田ペーストなどの導電性ペーストからなる。なお、接合材15Qとして、たとえば、銀ペースト、アルミナペーストなどの絶縁性ペーストを適用でき、その場合には、裏メタル12Qおよび/または封止側めっき層14Qは省略されてもよい。また、半導体チップ2Qとダイパッド3Qとが接合された状態において、接合材15Qの厚さは、たとえば、20μm程度である。
ダイパッド3Qの裏面32Q(配線基板への実装面)は、樹脂パッケージ6Qから露出されている。露出した裏面32Qには、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる実装側めっき層16Qが形成されている。
電極リード4Qは、ダイパッド3Qの各側面と直交する各方向における両側に、それぞれ同数ずつ設けられることにより、ダイパッド3Qの周囲に配置されている。ダイパッド3Qの各側面に対向する電極リード4Qは、その対向する側面と平行な方向に等間隔に配置されている。各電極リード4Qのダイパッド3Qとの対向方向における長さは(裏面42Q側の長さ)は、たとえば、450μm程度である。
電極リード4Qの表面41Q(ボンディングワイヤ5Qの接続面)は、樹脂パッケージ6Qにより封止される面であり、Agなどを含む封止側めっき層17Qが形成されている。
一方、電極リード4Qの裏面42Q(配線基板への実装面)は、樹脂パッケージ6Qから露出されている。露出した裏面42Qには、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる実装側めっき層18Qが形成されている。
ボンディングワイヤ5Qは、銅(たとえば、純度99.9999%(6N)以上、純度99.99%(4N)以上といった高純度銅などであり、微量の不純物を含む場合はある。)からなる。ボンディングワイヤ5Qは、線状に延びる円柱状のワイヤ本体51Qと、ワイヤ本体51Qの一端に形成され、スティッチボンディングにより電極パッド10Qに接合されたパッド側端部52Qと、ワイヤ本体51Qの他端に形成され、ボールボンディングにより電極リード4Qに接合されたリード側端部53Qとを一体的に有している。
ワイヤ本体51Qは、電極リード4Qの上方で屈曲し、その屈曲位置から半導体チップ2Q(後述する基板19Q)の上方を通過して、電極パッド10Qへ向かって略直線状となるように滑らかに傾斜して、その他端が扁平なパッド側端部52Qに一体的に繋がっている。このワイヤ本体51Qは、半導体チップ2Q(基板19Q)の周縁(エッジ)に対する高さHが、たとえば、50〜100μmである。
樹脂パッケージ6Qは、半導体装置Qの外形をなし、略直方体状に形成されている。樹脂パッケージ6Qの大きさは、その平面サイズが、たとえば、4mm角程度であり、その厚さが、たとえば、0.85mm程度である。このような樹脂パッケージ6Qは、たとえば、エポキシ樹脂など公知のモールド樹脂からなる。
図206は、図205の破線円で囲まれる部分の要部拡大図である。
この図206を参照して、半導体チップ2Qの多層配線構造を説明する。
半導体チップ2Qは、半導体基板としてのシリコン(Si)からなる基板19Qを含んでいる。基板19Q上には、第1層間絶縁膜20Qおよび第に層間絶縁膜23Qが、基板19Qの表面24Q側から順に積層されている。第1層間絶縁膜20Qおよび第に層間絶縁膜23Qは、SiO(酸化シリコン)からなる。なお、図2では表れていないが、第1層間絶縁膜20Qと第に層間絶縁膜23Qとの間には、複数の層間絶縁膜が介在されている。
第に層間絶縁膜23Q上には、下配線25Qおよびヒューズ26Qが互いに間隔を空けて形成されている。下配線25Qおよびヒューズ26Qは、アルミニウム(Al)からなる。ヒューズ26Qを断線するか否かにより、パワートランジスタ回路9Q(図204参照)の特性(たとえば、抵抗値など)を変更することができる。
第に層間絶縁膜23Q、下配線25Qおよびヒューズ26Q上には、第3層間絶縁膜27Qが積層されている。第3層間絶縁膜27Qは、SiOからなる。第3層間絶縁膜27Qの表面には、第に層間絶縁膜23Q上に形成された部分と、下配線25Qおよびヒューズ26Q上に形成された部分との間に、下配線25Qおよびヒューズ26Qの高さとほぼ同じ段差が生じている。
第3層間絶縁膜27Q上には、第3層間絶縁膜27Qの表面に生じている段差をなくすように、TEOS(テトラエトキシシラン)膜28Qが形成されている。TEOS膜28Qの表面は、第3層間絶縁膜27Qにおける下配線25Qおよびヒューズ26Q上に形成された部分の表面とほぼ面一をなしている。
第3層間絶縁膜27QおよびTEOS膜28Q上には、第4層間絶縁膜29Qが積層されている。第4層間絶縁膜29Qは、SiN(窒化シリコン)からなる。
また、第3層間絶縁膜27Qおよび第4層間絶縁膜29Qには、下配線25Qと厚さ方向に対向する部分に、それらを厚さ方向に貫通するビアホール30Qが形成されている。ビアホール30Qは、上側ほど開口面積が大きくなるようなテーパ形状に形成されている。
第4層間絶縁膜29Q上には、最上層配線としての上配線33Qおよびアライメントマーク11Qが互いに間隔を空けた位置に形成されている。
上配線33Qは、平面視でビアホール30Qを含む領域上に形成され、第4層間絶縁膜29Qから上方に突出して形成されている。上配線33Qは、たとえば、第4層間絶縁膜29Qの表面からの突出量が10μm以上、好ましくは、10μm〜15μmとなるような厚さTを有している。上配線33Qの下端部は、ビアホール30Q内に入り込み、下配線25Qに接続されている。上配線33Qは、銅(Cu)(たとえば、純度99.9999%(6N)以上、純度99.99%(4N)以上といった高純度銅などであり、微量の不純物を含む場合はある。)からなる。
上配線33Qと下配線25Q、第3層間絶縁膜27Qおよび第4層間絶縁膜29Qとの間には、Cuイオンの拡散に対するバリア性を有するバリア膜34Qが介在されている。バリア膜34Qは、Ti(チタン)からなる。
第4層間絶縁膜29Qおよび上配線33Q上には、パッシベーション膜35Qが形成されている。パッシベーション膜35Qは、SiNからなる。パッシベーション膜35Qには、上配線33Qの上面を電極パッド10Q(図204参照)として部分的に露出させるためのパッド開口36Qが厚さ方向に貫通して形成されている。また、パッシベーション膜35Qは、アライメントマーク11Q上およびその周囲の部分から除去されている。また、アライメントマーク11Qは、Al(アルミニウム)からなる。
電極パッド10Q(上配線33Qにおけるパッド開口36Qから露出した部分)は、銅酸化膜37Qで被覆されている。銅酸化膜37Qは、電極パッド10Qが自然酸化されてCuO(酸化銅(I))やCuO(酸化銅(II))に化学変化することにより形成された薄膜であり、その厚さは、パッシベーション膜35Qよりも薄く、たとえば、10nm〜50nmである。
そして、ボンディングワイヤ5Qは、その電極パッド10Q側の端部(パッド側端部52Q)が、薄膜状の銅酸化膜37Qを貫通して電極パッド10Qに直接接合されている。
具体的には、電極パッド10Q側では、スティッチボンディングにより扁平に変形したパッド側端部52Qの形状に合わせて銅酸化膜37Qが破れていて、破れて空いた部分に露出する電極パッド10Qにパッド側端部52Qが直接接合されている。この扁平なパッド側端部52Qの端部に、ボンディングワイヤ5Qの本体(ワイヤ本体51Q)の一端が一体的に繋がっている。
図207A〜図207Fは、図205に示す半導体装置の製造途中の状態を示す模式的な断面図である。
半導体装置Qの製造工程では、まず、基板19Q上に多層配線構造が作製される。たとえば、まず、CVD(Chemical Vapor Deposition:化学的気相成長)法により、基板19Q上に、第1層間絶縁膜20Qおよび第に層間絶縁膜23Qが積層される。その後、スパッタ法により、第に層間絶縁膜23Q上に、下配線25Qおよびヒューズ26Qの材料となるアルミニウム膜が形成される。そして、フォトリソグラフィおよびエッチングにより、アルミニウム膜がパターニングされることにより、下配線25Qおよびヒューズ26Qが形成される。
次いで、HDP(High Density Plasma:高密度プラズマ)−CVD法により、第に層間絶縁膜23Q、下配線25Qおよびヒューズ26Q上に、第3層間絶縁膜27Qが形成される。その後、CVD法により、第3層間絶縁膜27Q上に、TEOS膜28Qが形成される。そして、CMP(Chemical Mechanical Polishing:化学的機械的研磨)法により、TEOS膜28Qがその表面から研削される。このTEOS膜28Qの研削は、TEOS膜28Qの表面と第3層間絶縁膜27Qにおける下配線25Qおよびヒューズ26Q上に形成された部分の表面とが面一になるまで続けられる。
そして、プラズマCVD法により、第3層間絶縁膜27QおよびTEOS膜28Q上に、第4層間絶縁膜29Qが形成される。その後、フォトリソグラフィおよびエッチングにより、図207Aに示すように、第3層間絶縁膜27Qおよび第4層間絶縁膜29Qが選択的に除去され、それらを厚さ方向に貫通するビアホール30Qが形成される。
次に、図207Bに示すように、スパッタ法により、ビアホール30Qの内面を含む第4層間絶縁膜29Q上に、バリア膜34Qが形成される。続いて、スパッタ法により、バリア膜34Q上に、Cuからなるシード膜38Qが形成される。その後、バリア膜34Qおよびシード膜38Q上に、平面視でビアホール30Qを含む領域に対向する部分に開口を有するレジストパターン39Qが形成される。
次いで、レジストパターン39Qの開口内に、Cuがめっき成長される。これにより、図207Cに示すように、レジストパターン39Qの開口内がCuに埋め尽くされ、Cuからなる上配線33Qが形成される。上配線33Qの形成後、レジストパターン39Qは除去される。
その後、図207Dに示すように、エッチングにより、バリア膜34Qおよびシード膜38Qにおけるレジストパターン39Qの下方に形成されていた部分が除去される。
次に、スパッタ法により、第4層間絶縁膜29Q上に、アルミニウム膜が形成される。そして、フォトリソグラフィおよびドライエッチング(たとえば、RIE)により、アルミニウム膜が選択的に除去され、図207Eに示すように、アライメントマーク11Qが形成される。その後、CVD法により、第4層間絶縁膜29Qおよびアライメントマーク11Q上に、パッシベーション膜35Qが形成される。
そして、フォトリソグラフィおよびエッチングにより、パッシベーション膜35Qにパッド開口36Qが形成されるとともに、アライメントマーク11Q上およびその周囲の部分からパッシベーション膜35Qが除去される。これにより、半導体チップ2Qが得られる。
半導体チップ2Qの作製後、半導体チップ2Qが、ダイパッド3Qおよび電極リード4Qを一体的に備えるリードフレーム13Q(図205参照)にダイボンディングされる。一方、半導体チップ2Qにおいて、パッド開口36Qから露出した上配線33Qの上面(電極パッド10Q)が自然酸化されて、電極パッド10Qが銅酸化膜37Qで被覆される。次いで、ワイヤボンダ(図示せず)のキャピラリ40Qで保持されたボンディングワイヤ5Qの先端部に電流が印加されることにより、先端部にFAB(Free Air Ball)が形成される。
次いで、キャピラリ40Qが電極リード4Qの直上に移動した後、降下し、FABが電極リード4Qに接触する。その際、キャピラリ40QからFABに荷重および超音波が、たとえば、10msec〜20msec印加される。これにより、キャピラリ40Qの形状に応じてFABが変形する。こうして、ボンディングワイヤ5Qの先端部がリード側端部53Qとして電極リード4Qにボールボンディングされる。
その後、キャピラリ40Qが一定の高さまで上昇し、電極パッド10Qの直上に移動する。そして、図207Fに示すように、キャピラリ40Qが再び降下して、ボンディングワイヤ5Qがその形状を維持したまま(ワイヤ線径のまま)電極パッド10Qに接触する。その際、キャピラリ40Qからボンディングワイヤ5Qに荷重(図207Fの白抜き矢印)および超音波(図207Fのジグザグ線)が、たとえば、10msec〜20msec印加される。これにより、キャピラリ40Qの形状に応じてボンディングワイヤ5Qが扁平に変形するとともに、荷重および超音波の作用により銅酸化膜37Qが破れ、ボンディングワイヤ5Qがパッド側端部52Qとして電極パッド10Qにスティッチボンディングされる。
続いて、キャピラリ40Qが上昇し、キャピラリ40Qの先端から一定長のテイルが確保された状態で、ボンディングワイヤ5Qがパッド側端部52Qの位置から引きちぎられる。
その後は、図207F〜図207Fと同様の工程が行なわれて、半導体チップ2Qの各電極パッド10Qと、各電極パッド10Qに対応する電極リード4Qとが、ボンディングワイヤ5Qによって接続される。以上の工程を経て、図205に示す半導体装置Qが得られる。
この半導体装置Qによれば、多層配線構造の最上層配線(上配線33Q)がCuからなるので、最上層配線としてAl配線が採用される場合よりも、配線抵抗を低減することができる。
また、その上配線33Qが電極パッド10Qとして露出しており、電極パッド10QにCuからなるボンディングワイヤ5Q(Cuワイヤ)が接合されるため、電極パッド10Qとボンディングワイヤ5Qとの接続を同種金属同士の接合(Cu−Cu接合)とすることができる。そのため、半導体装置Qが高温環境下に放置されても、電極パッド10Qとボンディングワイヤ5Qとの間でこれらの成分(すなわち、Cu)が相互に拡散することがなく、電極パッド10Qとボンディングワイヤ5Qとの接合を維持することができる。よって、高温放置性および接続信頼性に優れる半導体装置を提供することができる。
また、この半導体装置Qでは、ボンディングワイヤ5Qの荷重・超音波印加(図207F参照)に起因して電極パッド10Qに大きな応力がかかっても、その応力をCuからなる電極パッド10Qで緩和することができる。
具体的には、上配線33QとしてAlが採用された場合には、その上配線33Q(Al配線)の厚さは、めっき法により、せいぜい3μm程度にしかできない。これに対し、この半導体装置Qでは、Alよりもめっき厚を大きくしやすいCuの特性を利用して、上配線33Qの厚さTが10μm以上とされている。そのため、第に層間絶縁膜23Qにかかる応力を、比較的厚い上配線33Qで確実に緩和することができる。その結果、第に層間絶縁膜23Qなどでのクラックの発生を抑制することができる。
さらに、上配線33Qの厚さTが10μm以上であるため、電極パッド10Qに対するボンディングワイヤ5Qの接合位置(スティッチボンディング位置)を、基板19Qの表面24Qに対して十分嵩上げすることができる。これにより、あたかもスタッドバンプがあるように基板19Qの表面24Qに対するボンディングワイヤ5Qの高さHを十分に高くすることができる。そのため、ボンディングワイヤ5Qを電極パッド10Qに直接スティッチボンディングしても、ワイヤ本体51Qの垂れた部分が基板19Qのエッジに達することがほとんどない。よって、ワイヤ本体51Qと基板19Qとの接触によるエッジショートを抑制することができる。
図208は、図205の半導体装置の変形例を示す図である。図208において、図206に示す各部に対応する部分には、それらの各部と同一の参照符号を付している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。
半導体装置50Qにおいても、ボンディングワイヤ54Qの電極パッド10Q側の端部(パッド側端部55Q)は、薄膜状の銅酸化膜37Qを貫通して電極パッド10Qに直接接合されている。ただし、前述の半導体装置Qでは、パッド側端部52Qがスティッチボンディングとして直接電極パッド10Qに接合されているのに対して(図206参照)、この変形例では、パッド側端部55Qがスタッドバンプとして電極パッド10Qとの接合を担っている。
より具体的には、略釣鐘状(略傘状)のスタッドバンプ(パッド側端部55Q)の形状に合わせて銅酸化膜37Qが破れていて、破れて空いた部分に露出する電極パッド10Qにパッド側端部55Qが直接接合されている。
そして、このパッド側端部55Qの上端部に、ボンディングワイヤ54Qの本体(ワイヤ本体56Q)の一端がスティッチボンディングされている。
この変形例では特に、電極パッド10Qにスタッドバンプ(パッド側端部55Q)を形成するにあたって、スタッドバンプを形成するためのFABに強い超音波を印加しても、Alパッドが採用される場合とは異なり、電極パッド10Qがめくれ上がるスプラッシュがほとんど生じない。また、ボンディングワイヤ54Qと電極パッド10Qとの接合に際して、スタッドバンプおよびスティッチボンディングの2回分の超音波(応力)が電極パッド10Qに作用するが、電極パッド10Qが銅からなるため、その応力に耐えることができる。
以上、本発明の第16実施形態について説明したが、この第16実施形態は、以下のように変更されていてもよい。
前述の実施形態では、電極パッド10Qに対するボンディングワイヤの接合形態の一例として、スティッチボンディング(第1の例)およびスタッドバンプ上にスティッチボンディング(第2の例)の態様を挙げたが、たとえば、電極リード4Qにスティッチボンディングすることにより、電極パッド10Q側の銅酸化膜37Qを破るように直接ボールボンディングしてもよい。
また、バリア膜34Qの材料として、Tiを例示したが、バリア膜34Qは、導電性を有し、銅イオンの拡散に対するバリア性を有する材料であればよく、Tiの他に、たとえば、TiN(窒化チタン)、WN(窒化タングステン)、TaN(窒化タンタル)、Ta(タンタル)、W(タングステン)またはTiW(チタン‐タングステン合金)などを例示することができる。
<第17実施形態 図209〜図213>
この第17実施形態による開示により、前述の「発明が解決しようとする課題」に記載した課題のほか、下記に示す第17の背景技術に対する第17の課題を解決することもできる。

(1)第17の背景技術 半導体装置は、通常、半導体チップがボンディングワイヤとともに樹脂で封止(パッケージング)された状態で流通している。パッケージ内において、半導体チップのアルミニウム製の電極パッドに、ボンディングワイヤが電気的に接続されている。
電極パッドに接続されるボンディングワイヤとして、従来は主に金ワイヤが用いられているが、高価な金の使用を減らすべく、近年では、金ワイヤよりも安価な銅ワイヤの使用が検討されている。
(2)第17の課題
しかし、銅ワイヤは、金ワイヤに比べて酸化しやすい。そのため、たとえば、HAST(Highly Accelerated temperature and humidity Stress Test)試験中など、パッケージ内部に水分が浸入しやすい状況では、当該接合界面に入り込んだ水分によりアルミニウムパッド(電極パッド)の腐食が進行しやすくなる。その結果、パッド−ワイヤ間において、電気的オープンが生じるおそれがある。
すなわち、この第17実施形態に係る発明は、アルミニウムを含む金属材料からなる電極パッドと、銅からなるボンディングワイヤとの接続信頼性を向上させることができる半導体装置を提供することを第17の目的としている。
(3)具体的な実施形態の開示
図209は、本発明の第17実施形態に係る半導体装置の模式断面図である。図210Aは、図209の破線円Aで囲まれる部分の要部拡大図である。図210Bは、図209の破線円Bで囲まれる部分の要部拡大図である。
半導体装置1Rは、QFN(Quad Flat Non-leaded)が適用された半導体装置である。半導体装置1Rは、半導体チップ2Rと、半導体チップ2Rが搭載されるダイパッド3Rと、ダイパッド3Rの周囲に配置された複数の電極リード4Rと、半導体チップ2Rと電極リード4Rとを電気的に接続するボンディングワイヤ5Rと、これらを封止する樹脂パッケージ6Rとを備えている。
半導体チップ2Rは、平面視四角状(たとえば、2.3mm角程度)であり、たとえば、複数の配線層が層間絶縁膜を介して積層されてなる多層配線構造を有している。また、半導体チップ2Rの厚さは、たとえば、230μm程度である。半導体チップ2Rの表面21Rは、図210Aに示すように、表面保護膜7Rで覆われている。
表面保護膜7Rには、多層配線構造における最上の配線層を露出させるためのパッド開口8Rが複数形成されている。
パッド開口8Rは、平面視四角状であり、半導体チップ2Rの各縁に同数ずつ設けられている。各パッド開口8Rは、半導体チップ2Rの各辺に沿って等間隔に配置されている。そして、配線層の一部が、半導体チップ2Rの電極パッド9Rとして、各パッド開口8Rから露出されている。
電極パッド9Rとして露出する最上の配線層は、Al(アルミニウム)を含む金属材料からなり、具体的には、Alを主成分とする金属材料(たとえば、Al−Cu合金など)からなる。
一方、半導体チップ2Rの裏面22R(ダイパッド3Rとの対向面)には、たとえば、Au、Ni、Agなどを含む裏メタル10Rが形成されている。
ダイパッド3Rおよび複数の電極リード4Rは、同一の金属薄板からなるリードフレーム11Rとして形成されている。リードフレーム11Rを構成する金属薄板は、Cuを主として含有するCu系素材からなり、具体的には、たとえば、純度99.9999%(6N)以上、純度99.99%(4N)以上といった高純度銅、Cuと異種金属との合金(たとえば、Cu−Fe−P合金など)からなる。なお、金属薄板は、たとえば、42アロイ(Fe−42%Ni)などのFe系素材などであってもよい。また、リードフレーム11R(金属薄板)の厚さは、たとえば、200μm程度である。
ダイパッド3Rの表面31R(半導体チップ2Rとの対向面)は、樹脂パッケージ6Rにより封止される面であり、Agなどを含む封止側めっき層12Rが形成されている。
そして、半導体チップ2Rおよびダイパッド3Rは、半導体チップ2Rの裏面22Rおよびダイパッド3Rの表面31Rが接合面として互いに対向した状態で、裏面22Rと表面31Rとの間に接合材13Rを介在させることによって、互いに接合されている。これにより、半導体チップ2Rは、表面21Rを上方に向けた姿勢でダイパッド3Rに支持されている。
接合材13Rは、たとえば、半田ペーストなどの導電性ペーストからなる。なお、接合材13Rとして、たとえば、銀ペースト、アルミナペーストなどの絶縁性ペーストを適用でき、その場合には、裏メタル10Rおよび/または封止側めっき層12Rは省略されてもよく、また、半導体チップ2Rの平面サイズは、2.4mm角であってもよい。また、半導体チップ2Rとダイパッド3Rとが接合された状態において、接合材13Rの厚さは、たとえば、20μm程度である。
ダイパッド3Rの裏面32R(配線基板への実装面)は、樹脂パッケージ6Rから露出されている。露出した裏面32Rには、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる実装側めっき層14Rが形成されている。
電極リード4Rは、ダイパッド3Rの各側面と直交する各方向における両側に、それぞれ同数ずつ設けられることにより、ダイパッド3Rの周囲に配置されている。ダイパッド3Rの各側面に対向する電極リード4Rは、その対向する側面と平行な方向に等間隔に配置されている。各電極リード4Rのダイパッド3Rとの対向方向における長さは(裏面42R側の長さ)は、たとえば、450μm程度である。
電極リード4Rの表面41R(ボンディングワイヤ5Rの接続面)は、樹脂パッケージ6Rにより封止される面であり、Agなどを含む封止側めっき層15Rが形成されている。
一方、電極リード4Rの裏面42R(配線基板への実装面)は、樹脂パッケージ6Rから露出されている。露出した裏面42Rには、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる実装側めっき層16Rが形成されている。
ボンディングワイヤ5Rは、銅(たとえば、純度99.9999%(6N)以上、純度99.99%(4N)以上といった高純度銅などであり、微量の不純物を含む場合はある。)からなる。ボンディングワイヤ5Rは、線状に延びる円柱状の本体部51Rと、本体部51Rの両端に形成され、電極パッド9Rおよび電極リード4Rにそれぞれ接合されたパッド接合部52Rおよびリード接合部53Rとを有している。
本体部51Rは、電極パッド9R側の一端から半導体チップ2Rの外側に上方へ膨らむ放物線状に湾曲し、他端において電極リード4Rの表面41Rへ向かって鋭角に入射している。本体部51Rの最頂部における下端と半導体チップ2Rの表面21Rとの間隔lは、たとえば、160μm程度である。
パッド接合部52Rは、電極パッド9Rとの接合側が電極パッド9Rの表層部に均等に入り込む円板状のベース部と、ベース部の上側から突出し、その先端が本体部51Rの一端に繋がる釣鐘状の突出部とを一体的に有する断面視凸状である。
リード接合部53Rは、本体部51Rに近い一端側が相対的に厚く、本体部51Rに遠い他端側に至るに従って相対的に薄くなる断面視くさび状である。
そして、この半導体装置1Rでは、前述の第1実施形態と同様に、半導体チップ2Rの表面21Rおよび側面23R全体、ダイパッド3Rの表面31Rおよび側面全体、電極リード4Rの表面41Rおよび樹脂パッケージ6R内の側面全体、ならびにボンディングワイヤ5R全体が一体的な水分不透過絶縁膜25Rで被覆されている。
樹脂パッケージ6Rは、たとえば、エポキシ樹脂、硬化剤、硬化促進剤、カップリング剤、離型剤、pH調整剤などを含有する材料からなる。
含有されるエポキシ樹脂としては、樹脂パッケージ用エポキシ樹脂として使用されるものであれば特に制限されず、たとえば、フェノールノボラック型エポキシ樹脂、オルソクレゾールノボラック型エポキシ樹脂、トリフェニルメタン骨格を有するエポキシ樹脂(トリフェニルメタン型エポキシ樹脂)、スチルベン型エポキシ樹脂、ハイドロキノン型エポキシ樹脂、グリシジルエステル型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アラルキル型フェノール樹脂のエポキシ化物、ビフェニレン型エポキシ樹脂、トリメチロールプロパン型エポキシ樹脂、テルペン変性エポキシ樹脂、線状脂肪族エポキシ樹脂、脂環族エポキシ樹脂、硫黄原子含有エポキシ樹脂などが挙げられる。これらは単独使用または2種以上併用することができる。
含有される硬化剤としては、樹脂パッケージ用硬化剤として使用されるものであれば特に制限されず、たとえば、ノボラック型フェノール樹脂、たとえば、フェノール・アラルキル樹脂、ナフトール・アラルキル樹脂、ビフェニル・アラルキル樹脂などのアラルキル型フェノール樹脂、ジシクロペンタジエン型フェノール樹脂、テルペン変性フェノール樹脂、トリフェニルメタン型フェノール樹脂などが挙げられる。これらは単独使用または2種以上併用することができる。
含有される硬化促進剤としては、樹脂パッケージ用硬化促進剤と使用されるものであれば特に制限されず、たとえば、1,8−ジアザ−ビシクロ(5,4,0)ウンデセン−7、1,5−ジアザ−ビシクロ(4,3,0)ノネン、5、6−ジブチルアミノ−1,8−ジアザ−ビシクロ(5,4,0)ウンデセン−7などのシクロアミジン化合物およびこれらの化合物に無水マレイン酸、1,4−ベンゾキノン、2,5−トルキノン、1,4−ナフトキノン、2,3−ジメチルベンゾキノン、2,6−ジメチルベンゾキノン、2,3−ジメトキシ−5−メチル−1,4−ベンゾキノン、2,3−ジメトキシ−1,4−ベンゾキノン、フェニル−1,4−ベンゾキノンなどのキノン化合物、ジアゾフェニルメタン、フェノール樹脂などのπ結合をもつ化合物を付加してなる分子内分極を有する化合物、ベンジルジメチルアミン、トリエタノールアミン、ジメチルアミノエタノール、トリス(ジメチルアミノメチル)フェノールなどの3級アミン類およびこれらの誘導体、2−メチルイミダゾール、2−フェニルイミダゾール、2−フェニル−4−メチルイミダゾールなどのイミダゾール類およびこれらの誘導体、トリブチルホスフィン、メチルジフェニルホスフィン、トリフェニルホスフィン、トリス(4−メチルフェニル)ホスフィン、ジフェニルホスフィン、フェニルホスフィンなどのホスフィン化合物およびこれらのホスフィン化合物に無水マレイン酸、上記キノン化合物、ジアゾフェニルメタン、フェノール樹脂などのπ結合をもつ化合物を付加してなる分子内分極を有するリン化合物、テトラフェニルホスホニウムテトラフェニルボレート、トリフェニルホスフィンテトラフェニルボレート、2−エチル−4−メチルイミダゾールテトラフェニルボレート、N−メチルモルホリンテトラフェニルボレートなどのテトラフェニルボロン塩およびこれらの誘導体などが挙げられる。これらは単独使用または2種以上併用することができる。
含有されるカップリング剤としては、樹脂パッケージ用カップリング剤として使用されるものであれば特に制限されず、たとえば、1級、2級および3級アミノ基の少なくとも1つを有するシラン化合物、エポキシシラン、メルカプトシラン、アルキルシラン、ウレイドシラン、ビニルシランなどの各種シラン系化合物、チタン系化合物、アルミニウムキレート類、アルミニウム/ジルコニウム系化合物などが挙げられる。これらは単独使用または2種以上併用することができる。
含有される離型剤としては、樹脂パッケージ用離型剤として使用されるものであれば特に制限されず、たとえば、カルナバワックス、モンタン酸、ステアリン酸などの高級脂肪酸、高級脂肪酸金属塩、モンタン酸エステルなどのエステル系ワックス、酸化ポリエチレン、非酸化ポリエチレンなどのポリオレフィン系ワックスなどが挙げられる。これらは単独使用または2種以上併用することができる。
含有されるpH調整剤としては、たとえば、ワラストナイト(ケイ酸カルシウム)、タルク(ケイ酸マグネシウム)、水酸化アルミニウム、炭酸マグネシウム、炭酸カルシウムなどの無機充填材が挙げられる。これらは単独使用または2種以上併用することができる。
なお、樹脂パッケージ6Rは、必要に応じて、希釈剤、着色剤、難燃剤、レベリング剤、消泡剤などの添加物を含有していてもよい。
上記組成の樹脂パッケージ6RのpHは、4.5を超えており、好ましくは、樹脂パッケージ6RのpHを酸性に保持する必要から、4.5を超えて7.0未満であり、さらに好ましくは、6.0以上7.0未満である。また、樹脂パッケージ6Rは、半導体装置1Rの外形をなし、略直方体状に形成されている。樹脂パッケージ6Rの大きさは、その平面サイズが、たとえば、4mm角程度であり、その厚さが、たとえば、0.85mm程度である。
そして、半導体装置1Rでは、半導体チップ2Rの表面21Rと樹脂パッケージ6Rの表面(上面)61との間隔L1が、半導体チップ2Rの側面23Rと樹脂パッケージ6Rの側面63Rとの最短距離Wよりも小さい。具体的には、間隔L1が、たとえば、375〜425μm、好ましくは、400μm程度であり、最短距離Wが、たとえば、800〜1000μm、好ましくは、900μm程度である。
また、間隔L1は、半導体チップ2Rの表面21Rと樹脂パッケージ6Rの裏面62R(ダイパッド3Rの裏面32R)との距離L2(たとえば、425〜475μm、好ましくは、450μm程度)以下である。
半導体装置1Rは、上記のように、間隔L1が比較的小さくなるような大きさに設計されることにより、薄型のQFNパッケージとして形成されている。
以上のように、この半導体装置1Rによれば、樹脂パッケージ6RのpHが4.5を超えているため、ボンディングワイヤ5Rが低pH環境(たとえば、pHが4.5以下の環境)よりも高いpH環境下に置かれる。
そのため、酸化第二銅(CuO)の形成を抑制することができるので、酸化第二銅の体積増加を抑制することができる。その結果、ボンディングワイヤ5Rと樹脂パッケージ6Rとの接合界面(ワイヤ接合界面17R)における剥離の発生を抑制することができる。
したがって、PCT(Pressure Cooker Test)やHAST(Highly Accelerated temperature and humidity Stress Test)試験など、パッケージ内部に水分が浸入しやすい状況に半導体装置1Rが置かれても、ワイヤ接合界面17Rに水分の移動経路がないため、電極パッド9Rとボンディングワイヤ5R(パッド接合部52R)との接合界面(パッド接合界面18R)への水分の浸入を抑制することができる。そのため、パッド接合界面18Rと水分との接触を抑制することができる。その結果、電極パッド9R(アルミニウムパッド)の腐食の進行を抑制することができるので、パッド−ワイヤ間での電気的オープンを抑制することができる。よって、半導体装置1Rの接続信頼性を向上させることができる。
とりわけ、ボンディングワイヤ5Rに電流が加えられ、内部抵抗の大きい酸化第二銅(CuO)のジュール熱によってボンディングワイヤ5Rの酸化が促進されやすいHAST試験中において、パッド−ワイヤ間での電気的オープンを効果的に抑制することができる。
また、半導体装置1Rのような薄型パッケージでは、半導体チップ2R上のパッド接合部52Rが、樹脂パッケージ6Rの表面61Rからパッケージ内部に浸入する水分に晒されやすいが、そのような薄型パッケージの半導体装置1Rにおいても、半導体装置1Rの接続信頼性を効果的に向上させることができる。
以上、本発明の第17実施形態について説明したが、この第17実施形態は、以下のように変更されていてもよい。
たとえば、前述の実施形態では、QFNタイプの半導体装置を取り上げたが、本発明は、QFP(Quad Flat Package)、SOP(Small Outline Package)などといった他の種類のパッケージタイプの半導体装置に適用することもできる。
また、前述の実施形態では、ボンディングワイヤ5Rが水分不透過絶縁膜25Rで被覆されている態様を例示したが、前述の第17の課題を解決するための第17の目的を少なくとも達成するのであれば、図211に示すように、水分不透過絶縁膜25Rが設けられていなくてもよい。
次に、この第17実施形態に関して実験を行なった。なお、本発明は下記の実施例によって限定されるものではない。
<実施例1〜3および比較例1>
図209に示した構造の半導体装置を作製した。ただし、Cu合金製、SOP8ピンのリードフレームを用いた。また、樹脂パッケージの組成については、先に例示したエポキシ樹脂、硬化剤、硬化促進剤、カップリング剤、離型剤、pH調整剤および難燃剤から一つを選択し、pH調整剤の添加量が異なる以外は、実施例1〜3および比較例1において全く同一とした。
<評価試験>
(1)HAST試験
実施例1〜3および比較例1で得られた半導体装置をそれぞれ10個ずつ試験サンプルとした。そして、10個の試験サンプルに対して、HAST試験を行なった。なお、HAST試験の条件は、全ての半導体装置について同じ(130℃/85%RH(相対湿度)5Vバイアス(Bias))とした。
HSAT試験では、試験開始後100時間、200時間、300時間、500時間、700時間および1000時間のそれぞれ経過時に、HAST試験に付されている半導体装置を解析し、パッド−ワイヤ間で電気的オープンが発生している半導体装置については試験を継続せずに、不良品と判断した。HAST試験の経過に伴うパッド−ワイヤ間での電気的オープンの発生個数(不良個数)および累積発生率(不良率)を、下記表8および図212に示す。
(2)PCT試験
実施例1〜3および比較例1で得られた半導体装置をそれぞれ30個ずつ試験サンプルとした。そして、30個の試験サンプルに対して、PCT試験を行なった。なお、PCT試験の条件は、全ての半導体装置について同じ(121℃/100%RH(相対湿度))とした。
PCT試験では、試験開始後100時間、300時間、500時間、700時間および1000時間のそれぞれ経過時に、PCT試験に付されている半導体装置を解析し、パッド−ワイヤ間で電気的オープンが発生している半導体装置については試験を継続せずに、不良品と判断した。PCT試験の経過に伴うパッド−ワイヤ間での電気的オープンの発生個数(不良個数)および累積発生率(不良率)を、下記表9および図213に示す。
表8および表9の評価欄の分数は、(分子/分母)=(各試験時間経過時の解析により不良品と判断された個数/各試験時間経過時に試験に付されている半導体装置の個数)であることを表している。たとえば、表8の実施例2の500時間経過時の2/9という分数は、500時間経過時に9個の半導体装置がHAST試験に付されていて、それら9個中2個が、500時間経過時の解析により不良品であると判断されたことを表している。
また、各試験経過時の解析により良品であると判断された半導体装置が継続して試験に付されるので、表8および表9の評価欄の分数の分母は、原則として左隣の列の分数の分母と分子との差(分母−分子)に一致する。しかし、たとえば、表8の実施例2の500時間経過時の2/9という分数の分母9は、左隣の列(300時間経過時)の0/10という分数の分母10と分子0との差(10−0=10)に一致せず、1個の差がある。この差は、300時間経過時に半導体装置を1個抜き取って良品解析をしたために生じたものであり、その他の評価欄の分数の分母が左隣の列の(分母−分子)に一致しない場合についても同様である。
表8〜2および図212〜図213によると、樹脂パッケージのpHが4.5以下の半導体装置(比較例1)では、HAST試験において、遅くとも100時間経過したときからパッド−ワイヤ接合の電気的オープンが発生し始め、500時間経過時には、全ての半導体装置において電気的オープンが発生していることが確認された。また、PCT試験では、遅くとも500時間経過したときから電気的オープンが発生し始め、1000時間経過時には、ほぼ全ての半導体装置において電気的オープンが発生していることが確認された。
これに対し、樹脂パッケージのpHが4.5を超える半導体装置(実施例1〜3)では、HAST試験において、実用上必要とされる300時間経過時に、いずれの半導体装置にも電気的オープンが発生しなかった。また、PCT試験では、1000時間経過時においても、電気的オープンが全く発生しなかった。
<第18実施形態 図214〜図230>
この第18実施形態による開示により、前述の「発明が解決しようとする課題」に記載した課題のほか、下記に示す第18の背景技術に対する第18の課題を解決することもできる。

(1)第18の背景技術 典型的な半導体装置では、半導体チップがダイパッド上に配置され、半導体チップとダイパッドの周囲に配置されたリードとがAu(金)からなるワイヤ(金ワイヤ)により接続されている。具体的には、半導体チップの表面に、Al(アルミニウム)からなるアルミパッドが配置されている。そして、そのパッドの表面とリードの表面との間に、金ワイヤがアーチ状のループを描いて架設されている。
最近、市場で半導体装置の価格競争が激化しており、半導体装置のコストのさらなる低減が要求されている。コスト低減策の1つとして、高価な金ワイヤから安価なCu(銅)からなるワイヤ(銅ワイヤ)への代替が検討されている。
(2)第18の課題
しかしながら、現在のところ、金ワイヤから銅ワイヤへの積極的な代替には至っていない。なぜなら、半導体チップおよび銅ワイヤを樹脂パッケージで封止した後の耐湿性試験(たとえば、超加速寿命試験(HAST:Highly Accelerated Stress Test)や飽和蒸気加圧試験(PCT:Pressure Cooker Test)など)において、銅ワイヤとアルミパッドとの間で導通不良を生じる場合があるからである。
すなわち、この第18実施形態に係る発明は、アルミニウムを含有する材料からなる第1部材と銅からなる第2部材との間での導通不良の発生を防止することができる、半導体装置を提供することを第18の目的としている。
(3)具体的な実施形態の開示
<半導体装置の構造>
図214は、本発明の第18実施形態に係る半導体装置の模式的な断面図である。
半導体装置1Sは、QFN(Quad Flat Non-leaded Package)が適用された半導体装置であり、半導体チップ2Sをダイパッド3S、リード4Sおよび銅ワイヤ5Sとともに樹脂パッケージ6Sで封止した構造を有している。半導体装置1S(樹脂パッケージ6S)の外形は、扁平な直方体形状である。
半導体チップ2Sは、たとえば、平面視で正方形状をなしている。半導体チップ2Sの表面の周縁部には、複数のアルミパッド7Sが配置されている。各アルミパッド7Sは、半導体チップ2Sに作り込まれた回路と電気的に接続されている。半導体チップ2Sの裏面には、Au、Ni(ニッケル)、Ag(銀)などの金属層からなる裏メタル8Sが形成されている。
ダイパッド3Sおよびリード4Sは、金属薄板(たとえば、銅薄板)を打ち抜くことにより形成される。ダイパッド3Sおよびリード4Sの表面には、Agからなるめっき層9Sが形成されている。
ダイパッド3Sは、各側面が半導体装置1Sの側面と平行をなすように半導体装置1Sの中央部に配置されている。
ダイパッド3Sの裏面の周縁部には、裏面側からの潰し加工により、その全周にわたって、断面略1/4楕円形状の窪みが形成されている。そして、その窪みには、樹脂パッケージ6Sが入り込んでいる。これにより、ダイパッド3Sの周縁部がその上下から樹脂パッケージ6Sで挟まれ、ダイパッド3Sの樹脂パッケージ6Sからの脱落が防止(抜け止め)されている。
また、ダイパッド3Sの裏面は、その周縁部(断面略1/4楕円形状に窪んだ部分)を除いて、樹脂パッケージ6Sの裏面から露出している。
リード4Sは、ダイパッド3Sの各側面と対向する位置に、同数(たとえば、9本)ずつ設けられている。ダイパッド3Sの側面に対向する各位置において、リード4Sは、その対向する側面と直交する方向に延び、当該側面と平行な方向に等間隔を空けて配置されている。
リード4Sの裏面のダイパッド3S側の端部には、裏面側からの潰し加工により、断面略1/4楕円形状の窪みが形成されている。そして、その窪みには、樹脂パッケージ6Sが入り込んでいる。これにより、リード4Sのダイパッド3S側の端部がその上下から樹脂パッケージ6Sで挟まれ、リード4Sの樹脂パッケージ6Sからの脱落が防止(抜け止め)されている。
リード4Sの裏面は、ダイパッド3S側の端部(断面略1/4楕円形状に窪んだ部分)を除いて、樹脂パッケージ6Sの裏面から露出している。また、リード4Sのダイパッド3S側と反対側の側面は、樹脂パッケージ6Sの側面から露出している。
ダイパッド3Sおよびリード4Sの裏面における樹脂パッケージ6Sから露出する部分には、半田からなるめっき層10Sが形成されている。
そして、半導体チップ2Sは、アルミパッド7Sが配置されている表面を上方に向けた状態で、その裏面が接合材11Sを介して、ダイパッド3Sの表面(めっき層9S)に接合されている。接合材11Sには、たとえば、半田ペーストが用いられる。
なお、半導体チップ2Sとダイパッド3Sとの電気的な接続が不要な場合には、裏メタル8Sが省略されて、半導体チップ2Sの裏面がダイパッド3Sの表面に銀ペーストなどの絶縁性ペーストからなる接合材を介して接合されてもよい。また、ダイパッド3Sの表面上のめっき層9Sが省略されてもよい。
銅ワイヤ5Sは、たとえば、純度が99.99%以上の銅からなる。銅ワイヤ5Sの一端は、半導体チップ2Sのアルミパッド7Sに接合されている。銅ワイヤ5Sの他端は、リード4Sの表面に接合されている。そして、銅ワイヤ5Sは、半導体チップ2Sとリード4Sとの間に、アーチ状のループを描いて架設されている。
そして、この半導体装置1Sでは、前述の第1実施形態と同様に、半導体チップ2Sの表面および側面全体、ダイパッド3Sの表面および側面全体、リード4Sの表面全体、ならびに銅ワイヤ5S全体が一体的な水分不透過絶縁膜25Sで被覆されている。
樹脂パッケージ6Sは、エポキシ樹脂を主成分とし、そのエポキシ樹脂中のClを捕獲する性質を有するイオン捕獲成分が添加された材料からなる。イオン捕獲成分としては、たとえば、水酸基を有する物質、具体的には、ハイドロタルサイト、アンチモン−ビスマス系含水酸化物を例示することができる。
図215は、パッドと銅ワイヤとの接合部分(図214に示す破線で囲まれる部分)の模式的な断面図である。
アルミパッド7Sは、Alを含有する金属からなり、半導体チップ2Sの最上層の層間絶縁膜12S上に形成されている。層間絶縁膜12Sは、たとえば、SiO(酸化シリコン)からなる。
層間絶縁膜12S上には、表面保護膜13Sが形成されている。表面保護膜13Sは、たとえば、SiN(窒化シリコン)からなる。アルミパッド7Sは、その周縁部が表面保護膜13Sに覆われ、中央部が表面保護膜13Sに形成されたパッド開口14Sを介して露出している。
銅ワイヤ5Sは、表面保護膜13Sから露出するアルミパッド7Sの中央部に接合されている。銅ワイヤ5Sは、その先端にFABが形成され、FABがアルミパッド7Sに押し付けられることにより接合される。このとき、FABが変形することにより、銅ワイヤ5Sの先端には、鏡餅形状のファーストボール部15Sが形成される。
<銅ワイヤとアルミパッドとの間での導通不良の発生のメカニズムの解明>
1.構成元素の分析
本願発明者らは、銅ワイヤとアルミパッドとの間での導通不良が発生するメカニズムを解明すべく、図214に示す半導体装置1Sと樹脂パッケージ6Sの材料が異なる点以外で同じ構造を有する半導体装置を試料として作製した。この試料の樹脂パッケージの材料には、エポキシ樹脂を主成分とし、イオン捕獲成分が添加されていない材料を用いた。
そして、試料におけるファーストボール部の周縁部とアルミパッドとの接合部分(接合界面付近)を、TEM(Transmission Electron Microscope:透過型電子顕微鏡)により観察した。図216は、そのときのTEM画像である。
また、図216のTEM画像中に示す4箇所D0,D1,D2,D3を対象とし、エネルギー分散型X線マイクロアナライザを用いて、各箇所D0,D1,D2,D3における構成元素を分析した。各箇所D0,D1,D2,D3の分析結果を、それぞれ図217,218,219,220に示す。
図217〜図220に示す分析結果から、ファーストボール部の周縁部とアルミパッドとの接合部分の構成元素には、Cl(塩素)が含まれていないことが判明した。
次に、試料におけるファーストボール部の中央部とアルミパッドとの接合部分(接合界面付近)を、TEMにより観察した。図221は、そのときのTEM画像である。
また、図221のTEM画像中に示す5箇所C0,C1,C2,C3,C4を対象とし、エネルギー分散型X線マイクロアナライザを用いて、各箇所C0,C1,C2,C3,C4に含まれる元素を分析した。各箇所C0,C1,C2,C3,C4の分析結果を、それぞれ図222,223,224,225,226に示す。
図222〜図226に示す分析結果から、箇所C0,C1,C2における構成元素には、Clが含まれていることが判明した。
2.時間経過に伴う状態の遷移
図227A,227B,227Cは、銅ワイヤとアルミパッドとの接合部分を図解的に示す断面図である。図227A〜227Cの各図では、各部へのハッチングの付与を省略している。
さらに、本願発明者らは、いくつかの試料について、時間をずらして、ファーストボール部とアルミパッドとの接合部分を調べた。
図227Aに示すように、銅ワイヤとアルミパッドとの接合の直後は、ファーストボール部とアルミパッドとの接合部分に、AlCu合金が生じていた。このAlCu合金は、銅ワイヤ寄りの部分でCuAlの組成をなし、アルミパッド寄りの部分でCuAlの組成をなしている。また、アルミパッドの周縁部(ファーストボール部が接合されていない部分)の表面には、自然酸化膜(Al)が生じていた。
銅ワイヤおよびアルミパッドが樹脂パッケージに封止されてから適当な第1時間が経過した後、樹脂パッケージを除去して、ファーストボール部とアルミパッドとの接合部分を調べると、図227Bに示すように、アルミパッドの周縁部の表面の一部に比較的小さい孔食(腐食による凹部)が生じていた。
銅ワイヤおよびアルミパッドが樹脂パッケージに封止されてから第1時間よりも長い第2時間が経過した後、樹脂パッケージを除去して、ファーストボール部とアルミパッドとの接合部分を調べると、図227Cに示すように、孔食がファーストボール部とアルミパッドとの接合部分にまで進行していた。また、CuAlの組成をなすAlCu合金の周縁部がAlに変質していた。
3.導通不良の発生のメカニズム
Clは、接合前の銅ワイヤおよびアルミパッドの各構成元素には含まれず、樹脂パッケージの材料中に存在している。したがって、ファーストボール部の中央部とアルミパッドとの接合部分に存在するClは、銅ワイヤとアルミパッドとの接合後に、ファーストボール部の周縁部と中央部との接合部分から次第にファーストボール部の中央部とアルミパッドとの接合部分へと拡散したと考えられる。
その一方、ファーストボール部の周縁部とアルミパッドとの接合部分には、Clが存在せず、時間の経過に伴って、CuAlの組成をなすAlCu合金の周縁部がAlに変質する。
以上の考察から、本願発明者らは、銅ワイヤとアルミパッドとの間で導通不良が発生するメカニズムは、次のとおりではないかと考えた。
アルミパッドの表面の孔食がファーストボール部の周縁部とアルミパッドとの接合部分にまで進行すると、その接合部分に樹脂パッケージ中にイオンの状態で存在するCl(Cl)が達し、次の式(1),(2)の反応が生じる。
CuAl+12Cl→4AlCl+9Cu ・・・(1)
2AlCl+3O→Al+6Cl ・・・(2)
この反応の結果、ファーストボール部の周縁部とアルミパッドとの接合部分に、Alが生成される。式(2)の反応では、AlとともにClが生成される。そのため、式(1),(2)の反応が一度生じた後は、式(2)の反応で生成されるClが、ファーストボール部の中央部とアルミパッドとの接合部分に向けて進行し、式(1)の反応に使用される。すなわち、式(1),(2)の反応は、一度生じた後は、連鎖的に生じる。その結果、Alがファーストボール部の中央部とアルミパッドとの接合部分に向けて急速に広がる。
そして、ファーストボール部とアルミパッドとの接合部分の全域にAlが生成されると、ファーストボール部とアルミパッドとがAlにより絶縁分離され、銅ワイヤ(ファーストボール部)とアルミパッドとの間で導通不良が発生する。
図216に示すファーストボール部の周縁部とアルミパッドとの接合部分にClが存在しなかったのは、その部分では、すでに式(1),(2)の反応が終了していたためであり、図221に示すファーストボール部の中央部とアルミパッドとの接合部分にClが存在したのは、その部分では、式(1),(2)の反応が生じている途中であったためであると考えられる。
<作用効果>
以上のように、本願発明者らは、銅ワイヤとアルミパッドとの間での導通不良の発生のメカニズムを解明したうえで、樹脂パッケージの材料に、Clを捕獲する性質を有するイオン捕獲成分を添加することを考えた。これにより、銅ワイヤ5Sとアルミパッド7Sとの接合部分において、AlCu合金(CuAl)とClとの反応を抑制することができ、その反応生成物であるAlの生成を防止することができる。その結果、銅ワイヤ5Sとアルミパッド7SとがAlにより絶縁分離されることを防止できる。すなわち、銅ワイヤ5Sとアルミパッド7Sとの間での導通不良の発生を防止することができる。
<変形例>
以上、本発明の第18実施形態について説明したが、この第18実施形態は、以下のように変更されていてもよい。
たとえば、本発明は、アルミニウムを含有する金属からなるワイヤと銅からなるパッドとが接合された構造を有するものや、銅からなるダイパッドまたはリードとアルミニウムを含有する金属からなるワイヤとが接合された構造を有するものに適用することができる。
また、半導体装置1Sでは、QFNが適用されているが、本発明は、SON(Small Outlined Non-leaded Package)など、他の種類のノンリードパッケージが適用された半導体装置の製造に適用することもできる。
さらにまた、ノンリードパッケージに限らず、QFP(Quad Flat Package)など、樹脂パッケージからリードが突出することによるアウターリードを有するパッケージが適用された半導体装置の製造に本発明を適用することもできる。
また、前述の実施形態では、銅ワイヤ5Sが水分不透過絶縁膜25Sで被覆されている態様を例示したが、前述の第18の課題を解決するための第18の目的を少なくとも達成するのであれば、図228に示すように、水分不透過絶縁膜25Sが設けられていなくてもよい。
次に、この第18実施形態に関して実験を行なった。なお、本発明は下記の実施例によって限定されるものではない。
実施例に係る半導体装置として、図214に示す半導体装置1Sと同じ構造(本発明の実施形態に係る構造)を有する半導体装置を40個作製した。
比較例に係る半導体装置として、図214に示す半導体装置1Sと樹脂パッケージ6Sの材料が異なる点以外で同じ構造を有する半導体装置を40個作製した。比較例に係る半導体装置の樹脂パッケージの材料には、エポキシ樹脂を主成分とし、イオン捕獲成分が添加されていない材料を用いた。
そして、実施例に係る半導体装置および比較例に係る各10個の半導体装置について、温度条件130℃および湿度条件85%での超加速寿命試験(HAST)を行い、試験開始から100時間(100h)、200時間(200h)、300時間(300h)、500時間(500h)、700時間(700h)および1000時間(1000h)の経過後に、銅ワイヤとアルミパッドとの導通状態を調べた。その結果を、図229に示す。
また、実施例に係る半導体装置および比較例に係る各30個の半導体装置について、温度条件121℃および湿度条件100%での飽和蒸気加圧試験(PCT)を行い、試験開始から100時間(100h)、300時間(300h)、500時間(500h)、700時間(700h)および1000時間(1000h)の経過後に、銅ワイヤとアルミパッドとの導通状態を調べた。その結果を、図230に示す。
図229に示すように、超加速寿命試験では、試験開始から100時間が経過した時点で、比較例に係る半導体装置の10個中の5個に不良が生じ、500時間が経過した時点で、比較例に係る半導体装置のすべてに不良が生じた。これに対し、実施例に係る半導体装置には、試験開始から300時間が経過した時点で不良が生じず、500時間が経過した時点においても、その9個中の2個に不良が生じただけであった。
なお、超加速寿命試験の開始から300時間が経過した時点で、実施例に係る半導体装置および比較例に係る半導体装置をそれぞれ1個ずつ超加速寿命試験の試験対象から外したので、それ以降は、超加速寿命試験の対象となる実施例に係る半導体装置および比較例に係る半導体装置の個数が1個ずつ減少している。
図230に示すように、飽和蒸気加圧試験では、試験開始から300時間が経過した時点で、比較例に係る半導体装置の30個中の6個に不良が生じたのに対し、試験開始から500時間が経過しても、実施例に係る半導体装置には不良が発生しなかった。
超加速寿命試験および飽和蒸気加圧試験の結果から、実施例に係る半導体装置、つまりエポキシ樹脂にイオン捕獲成分が添加された材料からなる樹脂パッケージを有する半導体装置では、銅ワイヤとアルミパッドとの間での導通不良が生じにくいことが確認され、本発明の効果が確認されるとともに、その導通不良の発生のメカニズムが正しいことが確認された。
<第19実施形態 図231〜図239>
この第19実施形態は、前述の第3〜第5、第7、第12、第17および第18の課題を解決するための実施形態である。
図231は、第19実施形態に係る半導体装置の模式底面図である。図232は、第19実施形態に係る半導体装置の模式断面図である。
半導体装置1Tは、QFN(Quad Flat Non-leaded)が適用された半導体装置である。半導体装置1Tは、半導体チップ2Tと、半導体チップ2Tを支持するダイパッド3Tと、半導体チップ2Tの周囲に配置された複数の電極リード4Tと、半導体チップ2Tと電極リード4Tとを電気的に接続するボンディングワイヤ5Tと、これらを封止する樹脂パッケージ6Tとを備えている。
半導体チップ2Tは、平面視四角状であり、複数の配線が層間絶縁膜を介して積層されてなる多層配線構造を有している。半導体チップ2Tの多層配線構造は、図233および図235を参照して、後に詳述する。半導体チップ2Tの厚さは、たとえば、220〜240μm(好ましくは、230μm程度)である。半導体チップ2Tの表面21T(厚さ方向一方面)は、後述する表面保護膜7T(図233参照)で覆われている。
半導体チップ2Tの表面21Tには、多層配線構造の配線の一部(後述する第3配線28T)が、後述するパッド開口8Tから電極パッド9Tとして露出している。
一方、半導体チップ2Tの裏面22T(厚さ方向他方面)には、たとえば、Au、Ni、Agなどを含む裏面メタル10Tが形成されている。
ダイパッド3Tは、たとえば、金属薄板(たとえば、Cu、42アロイ(Fe−42%Niを含む合金)からなり、平面視で半導体チップ2Tよりも大きい四角状(たとえば、平面視で2.7mm角程度)である。また、ダイパッド3Tの厚さは、たとえば、190〜210μm(好ましくは、200μm程度)である。ダイパッド3Tの表面31T(厚さ方向一方面)には、Agなどを含むパッドめっき層11Tが形成されている。
そして、半導体チップ2Tおよびダイパッド3Tは、半導体チップ2Tの裏面22Tおよびダイパッド3Tの表面31Tが接合面として互いに対向した状態で、裏面22Tと表面31Tとの間に接合材12Tを介在させることによって、互いに接合されている。これにより、半導体チップ2Tは、表面21Tを上方に向けた姿勢でダイパッド3Tに支持されている。
接合材12Tは、たとえば、半田ペーストなどの導電性ペーストからなる。なお、接合材12Tとして、たとえば、銀ペースト、アルミナペーストなどの絶縁性ペーストを適用でき、その場合には、裏面メタル10Tおよび/またはパッドめっき層11Tは省略されてもよい。また、半導体チップ2Tとダイパッド3Tとが接合された状態において、接合材12Tの厚さは、たとえば、10〜20μmである。
ダイパッド3Tの裏面32T(厚さ方向他方面)は、樹脂パッケージ6Tから露出されている。露出した他方面には、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる半田めっき層13Tが形成されている。
電極リード4Tは、たとえば、ダイパッド3Tと同じ金属薄板(たとえば、Cu、42アロイ(Fe−42%Niなどを含む)からなる。電極リード4Tは、ダイパッド3Tの各側面と直交する各方向における両側に、半導体チップ2Tの周囲に配置されている。ダイパッド3Tの各側面に対向する電極リード4Tは、その対向する側面と平行な方向に等間隔に配置されている。各電極リード4Tのダイパッド3Tとの対向方向における長さは、たとえば、240〜260μm(好ましくは、250μm程度)である。電極リード4Tの表面41T(厚さ方向一方面)には、Agなどを含むリードめっき層14Tが形成されている。
一方、電極リード4Tの裏面42T(厚さ方向他方面)は、樹脂パッケージ6Tから露出されている。露出した裏面42Tには、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる半田めっき層15Tが形成されている。
ボンディングワイヤ5Tは、銅(たとえば、純度99.9999%(6N)以上、純度99.99%(4N)以上といった高純度銅などであり、微量の不純物を含む場合はある。)からなる。ボンディングワイヤ5Tは、線状に延びる円柱状の本体部51Tと、本体部51Tの両端に形成され、電極パッド9Tおよび電極リード4Tにそれぞれ接合されたパッド接合部52Tおよびリード接合部53Tとを有している。
本体部51Tは、電極パッド9T側の一端から半導体チップ2Tの外側に上方へ膨らむ放物線状に湾曲し、他端において電極リード4Tの表面41Tへ向かって鋭角に入射している。
リード接合部53Tは、本体部51Tに近い一端側が相対的に厚く、本体部51Tに遠い他端側に至るに従って相対的に薄くなる断面視くさび状である。
樹脂パッケージ6Tは、エポキシ樹脂を主成分とし、硬化剤、硬化促進剤、カップリング剤、離型剤、pH調整剤などを含有し、さらに、当該エポキシ樹脂中のClを捕獲する性質を有するイオン捕獲成分が添加された材料からなる。イオン捕獲成分としては、たとえば、水酸基を有する物質、具体的には、ハイドロタルサイト、アンチモン−ビスマス系含水酸化物を例示することができる。
含有されるエポキシ樹脂としては、樹脂パッケージ用エポキシ樹脂として使用されるものであれば特に制限されず、たとえば、フェノールノボラック型エポキシ樹脂、オルソクレゾールノボラック型エポキシ樹脂、トリフェニルメタン骨格を有するエポキシ樹脂(トリフェニルメタン型エポキシ樹脂)、スチルベン型エポキシ樹脂、ハイドロキノン型エポキシ樹脂、グリシジルエステル型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アラルキル型フェノール樹脂のエポキシ化物、ビフェニレン型エポキシ樹脂、トリメチロールプロパン型エポキシ樹脂、テルペン変性エポキシ樹脂、線状脂肪族エポキシ樹脂、脂環族エポキシ樹脂、硫黄原子含有エポキシ樹脂などが挙げられる。これらは単独使用または2種以上併用することができる。
含有される硬化剤としては、樹脂パッケージ用硬化剤として使用されるものであれば特に制限されず、たとえば、ノボラック型フェノール樹脂、たとえば、フェノール・アラルキル樹脂、ナフトール・アラルキル樹脂、ビフェニル・アラルキル樹脂などのアラルキル型フェノール樹脂、ジシクロペンタジエン型フェノール樹脂、テルペン変性フェノール樹脂、トリフェニルメタン型フェノール樹脂などが挙げられる。これらは単独使用または2種以上併用することができる。
含有される硬化促進剤としては、樹脂パッケージ用硬化促進剤と使用されるものであれば特に制限されず、たとえば、1,8−ジアザ−ビシクロ(5,4,0)ウンデセン−7、1,5−ジアザ−ビシクロ(4,3,0)ノネン、5、6−ジブチルアミノ−1,8−ジアザ−ビシクロ(5,4,0)ウンデセン−7などのシクロアミジン化合物およびこれらの化合物に無水マレイン酸、1,4−ベンゾキノン、2,5−トルキノン、1,4−ナフトキノン、2,3−ジメチルベンゾキノン、2,6−ジメチルベンゾキノン、2,3−ジメトキシ−5−メチル−1,4−ベンゾキノン、2,3−ジメトキシ−1,4−ベンゾキノン、フェニル−1,4−ベンゾキノンなどのキノン化合物、ジアゾフェニルメタン、フェノール樹脂などのπ結合をもつ化合物を付加してなる分子内分極を有する化合物、ベンジルジメチルアミン、トリエタノールアミン、ジメチルアミノエタノール、トリス(ジメチルアミノメチル)フェノールなどの3級アミン類およびこれらの誘導体、2−メチルイミダゾール、2−フェニルイミダゾール、2−フェニル−4−メチルイミダゾールなどのイミダゾール類およびこれらの誘導体、トリブチルホスフィン、メチルジフェニルホスフィン、トリフェニルホスフィン、トリス(4−メチルフェニル)ホスフィン、ジフェニルホスフィン、フェニルホスフィンなどのホスフィン化合物およびこれらのホスフィン化合物に無水マレイン酸、上記キノン化合物、ジアゾフェニルメタン、フェノール樹脂などのπ結合をもつ化合物を付加してなる分子内分極を有するリン化合物、テトラフェニルホスホニウムテトラフェニルボレート、トリフェニルホスフィンテトラフェニルボレート、2−エチル−4−メチルイミダゾールテトラフェニルボレート、N−メチルモルホリンテトラフェニルボレートなどのテトラフェニルボロン塩およびこれらの誘導体などが挙げられる。これらは単独使用または2種以上併用することができる。
含有されるカップリング剤としては、樹脂パッケージ用カップリング剤として使用されるものであれば特に制限されず、たとえば、1級、2級および3級アミノ基の少なくとも1つを有するシラン化合物、エポキシシラン、メルカプトシラン、アルキルシラン、ウレイドシラン、ビニルシランなどの各種シラン系化合物、チタン系化合物、アルミニウムキレート類、アルミニウム/ジルコニウム系化合物などが挙げられる。これらは単独使用または2種以上併用することができる。
含有される離型剤としては、樹脂パッケージ用離型剤として使用されるものであれば特に制限されず、たとえば、カルナバワックス、モンタン酸、ステアリン酸などの高級脂肪酸、高級脂肪酸金属塩、モンタン酸エステルなどのエステル系ワックス、酸化ポリエチレン、非酸化ポリエチレンなどのポリオレフィン系ワックスなどが挙げられる。これらは単独使用または2種以上併用することができる。
含有されるpH調整剤としては、たとえば、ワラストナイト(ケイ酸カルシウム)、タルク(ケイ酸マグネシウム)、水酸化アルミニウム、炭酸マグネシウム、炭酸カルシウムなどの無機充填材が挙げられる。これらは単独使用または2種以上併用することができる。
なお、樹脂パッケージ6Tは、必要に応じて、希釈剤、着色剤、難燃剤、レベリング剤、消泡剤などの添加物を含有していてもよい。
上記組成の樹脂パッケージ6TのpHは、4.5を超えており、好ましくは、樹脂パッケージ6TのpHを酸性に保持する必要から、4.5を超えて7.0未満であり、さらに好ましくは、6.0以上7.0未満である。また、樹脂パッケージ6Tは、半導体装置1Tの外形をなし、略直方体状に形成されている。樹脂パッケージ6Tの大きさは、その平面サイズが、たとえば、4mm角程度であり、その厚さが、たとえば、0.85mm程度である。
そして、半導体装置1Tでは、半導体チップ2Tの表面21Tと樹脂パッケージ6Tの表面(上面)との間隔L1が、半導体チップ2Tの側面と樹脂パッケージ6Tの側面との最短距離Wよりも小さい。具体的には、間隔L1が、たとえば、375〜425μm、好ましくは、400μm程度であり、最短距離Wが、たとえば、800〜1000μm、好ましくは、900μm程度である。
また、間隔L1は、半導体チップ2Tの表面21Tと樹脂パッケージ6Tの裏面(ダイパッド3Tの裏面32T)との距離L2(たとえば、425〜475μm、好ましくは、450μm程度)以下である。
図233は、図232の破線円で囲まれる部分の拡大図である。図234は、パッド接合部の体積を求めるための概念図である。図235は、図233に示す電極パッドの平面図である。
半導体チップ2Tは、半導体基板16Tと、半導体基板16T上に順に積層された第1〜第3層間絶縁膜17T〜19Tと、第1〜第3層間絶縁膜17T〜19Tのそれぞれの表面に形成された第1〜第3バリア層23T〜25Tと、半導体チップ2Tの表面21Tを被覆する表面保護膜7Tとを備えている。
半導体基板16Tは、たとえば、シリコンからなる。
第1〜第3層間絶縁膜17T〜19Tは、たとえば、酸化シリコンからなる。第1層間絶縁膜17T上には、第1バリア層23Tを介して、第1配線26Tが形成されている。また、第2層間絶縁膜18T上には、第2バリア層24Tを介して、第2配線27Tが形成されている。また、第3層間絶縁膜19T上には、第3バリア層25Tを介して、第3配線28Tが形成されている。
第1〜第3配線26T〜28Tは、第1〜第3バリア層23T〜25Tの材料よりも軟らかい金属材料、具体的には、Al(アルミニウム)を含む金属材料からなり、具体的には、Alを主成分とする金属材料(たとえば、Al−Cu合金など)からなる。
第3配線28Tは、表面保護膜7Tに被覆されることにより、最上層の層間絶縁膜(第3層間絶縁膜19T)と表面保護膜7Tとの間に形成されている。第3配線28Tは、平面視四角形状(たとえば、120μm×120μmの四角形状)である。また、第3配線28Tの厚さは、たとえば、5000Å以上、好ましくは、7000〜28000Åである。
第3配線28Tを被覆する表面保護膜7Tには、第3配線28Tを電極パッド9Tとして露出させるためのパッド開口8Tが形成されている。
第2配線27Tは、第3層間絶縁膜19Tに被覆されることにより、第2層間絶縁膜18Tと第3層間絶縁膜19Tとの間に形成されている。第2配線27Tは、所定パターンで形成されている。たとえば、平面視において、電極パッド9Tと重ならないようなパターンで形成されている。また、第2配線27Tの厚さは、たとえば、3000〜9000Åである。
第1配線26Tは、第2層間絶縁膜18Tに被覆されることにより、第1層間絶縁膜17Tと第2層間絶縁膜18Tとの間に形成されている。第1配線26Tは、所定パターンで形成されている。たとえば、電極パッド9Tの直下においては、第1配線26Tは、互いに平行に延びる複数の直線部29Tと、隣接する直線部29Tの一端部同士および他端部同士を交互に連絡する連絡部30Tとを備え、略S字状に折れ曲がる葛折パターンで形成されている。これにより、1つの電極パッド9T(第3配線28T)は、複数の直線部29Tと、第2層間絶縁膜18Tにおける直線部29T間に挟まれる挟部20Tとに対向している。
隣接する直線部29T同士の間隔(直線部29TのピッチW)は、たとえば、全て等しく、具体的には、2〜10μmである。また、第1配線26Tの厚さは、たとえば、3000〜9000Åである。
なお、第1〜第3配線26T〜28Tのパターンは、半導体チップ2Tのデザインルールなどに合わせて適宜変更することが可能であり、上記したパターンに限られない。
第1〜第3バリア層23T〜25Tは、たとえば、チタン(TiN)、窒化チタン(TiN)、窒化タングステン(TiW)およびこれらの積層構造などからなる。第1〜第3バリア層23T〜25Tの厚さは、第1〜第3配線26T〜28Tの厚さよりも小さく、たとえば、500〜2000Åである。
電極パッド9Tに接合されたボンディングワイヤ5Tのパッド接合部52Tは、平面視で電極パッド9Tよりも小さい。パッド接合部52Tは、厚さ方向他方側が電極パッド9Tの表面に接触する略円柱状のベース部54Tと、ベース部54Tの一方側から突出し、先端が本体部51Tの一端に繋がる略傘状の突出部55Tとを一体的に有する断面視凸状である。
ボンディングワイヤ5Tは、後述するように、その先端にFABが形成され、FABが電極パッド9Tに押し付けられることにより接合される。このとき、FABが変形することにより、ボンディングワイヤ5Tにおける電極パッド9Tとの接合部分には、断面視凸状のパッド接合部52Tが形成される。また、パッド接合部52Tの周囲に、パッド接合部52Tの下方から電極パッド9Tの材料が徐々に迫り出すことにより、迫り出し部34Tが電極パッド9Tの表面から大きく浮き上がらずに形成される。
また、ボンディングワイヤ5Tにおいて、本体部51Tの線径D(本体部51Tの直径)の3乗に対するパッド接合部52Tの体積Vの比(V/(D)は、1.8〜5.6である。
このパッド接合部52Tの体積Vは、たとえば、略円柱状のベース部54Tの体積Vおよび略傘状の突出部55Tの体積Vを近似値として求め、それら近似値を足すことにより求めることができる。
ベース部54Tの体積Vは、図234に示すように、ベース部54Tを概念的に直径D、高さHの円柱とし、その円柱の体積に基づいて近似値として求めることができる。したがって、V≒π(D/2)・Hと表わすことができる。
一方、突出部55Tの体積Vは、突出部55Tが円錐をベースとして、円錐の頂部を高さ方向が軸となる円柱状に形成してなる略傘状であることから、図234に示すように、突出部55Tを概念的に直径D、高さHの円錐とし、その円錐の体積に基づいて近似値として求めることができる。したがって、V≒π・(D/2)・H/3と表わすことができる。
また、この半導体装置1Tでは、平面視において、ボンディングワイヤ5Tと電極パッド9Tとの接合領域33Tに重なる第1配線26Tの面積(図235の斜線部分の面積)が、接合領域33Tの面積Sの26.8%以下であり、好ましくは、0〜25%である。
接合領域33Tは、電極パッド9Tの表面に対してパッド接合部52Tのベース部54Tが接触する平面視円形の領域であり、その面積Sは、ベース部54Tの直径Dを用いて、式:S=π(D/2)により求めることができる。
図236A〜図236Dは、図232の半導体装置の製造方法を工程順に説明するための模式的な断面図である。
上記した半導体装置1Tを製造するには、たとえば、まず、ダイパッド3Tおよび電極リード4Tとを一体的に有するユニットを複数備えるリードフレーム70Tが用意される。なお、図236A〜図236Dでは、リードフレーム70Tの全体図は省略し、半導体チップ2Tを1つ搭載するのに必要な1ユニット分のダイパッド3Tおよび電極リード4Tのみを示す。
次いで、めっき法により、リードフレーム70Tの表面にAgなどの金属めっきが施される。これにより、パッドめっき層11Tおよびリードめっき層14Tが同時に形成される。
次いで、図236Aに示すように、接合材12Tを介して、リードフレーム70T上の全てのダイパッド3Tに、半導体チップ2Tがダイボンディングされる。
続いて、キャピラリCを備えるワイヤボンダ(図示せず)により、ボンディングワイヤ5Tのボンディングが行なわれる。
キャピラリCは、図236Aに示すように、ワイヤ挿通孔61Tが中心軸線上に形成された略円筒形状をなしている。ボンディングワイヤ5Tは、ワイヤ挿通孔61Tに挿通されて、ワイヤ挿通孔61Tの先端(下端)から送り出される。また、キャピラリCは、熱伝導率が、15〜45W/m・K、好ましくは、17〜43W/m・Kの材料からなる。具体的には、多結晶ルビー(熱伝導率が、たとえば、17〜19W/m・K程度)や、単結晶ルビー(熱伝導率が、たとえば、41〜43W/m・K程度)からなる。
キャピラリCの先端部には、ワイヤ挿通孔61Tの下方に、ワイヤ挿通孔61Tと連通する円錐台形状のチャンファ62Tが形成されている。また、キャピラリCの先端部は、チャンファ62Tの下端縁に連続し、ボンディングワイヤ5Tと電極パッド9Tおよび電極リード4Tとの接合時(ワイヤボンディング時)に電極パッド9Tおよび電極リード4Tと対向する面であるフェイス63Tを有している。フェイス63Tは、キャピラリCの中心軸線と直交する平面に対して外側が上がるように緩やかに傾斜している。
まず、図236Aに示すように、キャピラリCが電極パッド9Tの直上に移動される。次に、チャンファ62Tにボンディングワイヤ5Tの先端が位置する状態で、ボンディングワイヤ5Tの先端部に電流が印加されることにより、その先端部にFAB64が形成される。電流の値および印加時間は、ボンディングワイヤ5Tの線径およびFAB64の狙い直径(FAB64の設計上の直径)に応じて適宜設定される。
たとえば、電流の値Iは、ボンディングワイヤ5Tの本体部51Tの線径Dが大きいほど、大きな値に設定され、たとえば、D=25μmのときがI=40mAであり、D=30μmのときがI=60mAであり、D=38μmのときがI=120mAである。なお、電流の印加時間は、FAB64の直径Dに応じて、適切な長さに設定される。
このようにして形成されるFAB64の体積Vは、FAB64の直径Dを用いて、V=4/3・π・(D/2)と表わすことができる。また、FAB64の一部は、チャンファ62Tからその下方にはみ出ている。
その後、図236Bに示すように、キャピラリCが電極パッド9Tに向かって下降され、キャピラリCにより、FAB64が電極パッド9Tに押し付けられる。このとき、キャピラリCによりFAB64に荷重が加えられるとともに、キャピラリCに設けられた超音波振動子(図示せず)から発振された超音波振動がFAB64に付与される。
図237は、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。
たとえば、図237に示すように、FAB64が電極パッド9Tに当接した時刻T1から所定時間(たとえば、3msec)が経過する時刻T2までの間は、キャピラリCからFAB64に相対的に大きい初期荷重P1が加えられる。時刻T2以後は、キャピラリCからFAB64に加えられる荷重が下げられ、FAB64に相対的に小さい荷重P2(たとえば、30g)が加えられる。この荷重P2は、キャピラリCが上昇される時刻T4になるまで加え続けられる。
なお、初期荷重P1は、電極パッド9Tに対するパッド接合部52Tの狙い接合面積(電極パッド9Tに対するパッド接合部52Tの設計上の接合面積S=π(D/2))に一定の係数(初期荷重P1の単位がgであり、接合面積の単位がmmである場合、たとえば、28786)を乗じた値に基づいて設定される。本実施形態では、電極パッド9Tに対するパッド接合部52Tの狙い接合面積Sを0.00430mmとして、初期荷重P1が130gに設定される。
キャピラリCとして、スタンダードタイプキャピラリが用いられる場合、超音波振動子には、FAB64が電極パッド9Tに当接する時刻T1より前から相対的に小さい値U1の駆動電流が印加される。駆動電流値U1は、たとえば、15mAである。そして、FAB64が電極パッド9Tに当接すると、そのときの時刻T1から時刻T3までの間に、超音波振動子に印加される駆動電流の値が値U1から値U2まで一定の変化率で(単調に)上げられる。この変化率は、21mA/msec以下に設定される。また、超音波振動子に最終的に印加される駆動電流の値U2は、その値U2をパッド接合部52Tの狙い接合面積で除した値が0.0197mA/μm以下となるように設定される。この実施形態では、駆動電流値U2は、たとえば、90mAである。さらに、FAB44に初期荷重が加えられる所定時間に超音波振動子に印加される駆動電流の積分値が146mA・msec以下となるように、駆動電流値U1,U2が設定される。時刻T3以後は、時刻T4になるまで、値U2の駆動電流が超音波振動子に印加し続けられる。
スタンダードタイプキャピラリは、図238に示すような形状をなし、次のような寸法を有している。チャンファ62Tの下端縁の直径であるCD寸法は、66μm(0.066mm)である。フェイス63Tの外径であるT寸法は、178μm(0.178mm)である。キャピラリCを中心軸線を含む平面で切断した断面(図238に示す断面)において、チャンファ62Tの側面に沿って延びる2本の直線がなす角度であるチャンファ角は、90°である。フェイス63TがキャピラリCの中心軸線と直交する平面に対してなす角度であるフェイス角FAは、8°である。キャピラリCを中心軸線を含む平面で切断した断面において、キャピラリCの側面のフェイス63Tの上端からさらに上方に延びる部分と中心軸線とがなす角度CAは、20°である。
一方、キャピラリCとして、ボトルネックタイプキャピラリが用いられる場合、図237に示すように、超音波振動子には、FAB64が電極パッド9Tに当接する時刻T1より前から値U1の1.4倍の値の駆動電流が印加される。そして、FAB64が電極パッド9Tに当接すると、そのときの時刻T1から時刻T3までの間に、超音波振動子に印加される駆動電流の値が値U1から値U2の1.4倍の値まで一定の変化率で(単調に)上げられる。時刻T3以後は、時刻T4になるまで、値U2の1.4倍の値の駆動電流が超音波振動子に印加し続けられる。
ボトルネックタイプキャピラリは、図239に示すような形状をなし、次のような寸法を有している。チャンファ62Tの下端縁の直径であるCD寸法は、66μm(0.066mm)である。フェイス63Tの外径であるT寸法は、178μm(0.178mm)である。キャピラリCを中心軸線を含む平面で切断した断面(図239に示す断面)において、チャンファ62Tの側面に沿って延びる2本の直線がなす角度であるチャンファ角は、90°である。フェイス63TがキャピラリCの中心軸線と直交する平面に対してなす角度であるフェイス角FAは、8°である。キャピラリCを中心軸線を含む平面で切断した断面において、キャピラリCの側面のフェイス63Tの上端からさらに上方に延びる部分と中心軸線とがなす角度CAは、10°である。
その結果、FAB64がキャピラリCのチャンファ62Tおよびフェイス63Tの形状に沿って変形し、図236Bに示すように、電極パッド9T上に、鏡餅形状のパッド接合部52Tが形成されるとともに、その周囲に迫り出し部34Tが形成される。これにより、電極パッド9Tに対するボンディングワイヤ5Tの接合(ファーストボンディング)が達成される。
時刻T1から予め定める接合時間が経過し、時刻T4になると、キャピラリCが電極パッド9Tの上方に離間される。その後、キャピラリCは、電極リード4Tの表面に向けて斜め下方に移動される。そして、図236Cに示すように、超音波振動子に駆動電流が印加され、キャピラリCに超音波振動が付与されつつ、キャピラリCにより、ボンディングワイヤ5Tが電極リード4Tの表面に押し付けられ、さらに引きちぎられる。これにより、電極リード4Tの表面上に、ボンディングワイヤ5Tの他端部からなる側面視楔状のステッチ部(リード接合部53T)が形成され、銅ワイヤの電極リード4Tに対する接合(セカンドボンディング)が達成される。
その後は、他の電極パッド9Tおよびこれに対応する電極リード4Tを対象として、図236A〜図236Cに示す工程が行われる。そして、図236A〜図236Cに示す工程が繰り返されることにより、図236Dに示すように、半導体チップ2Tのすべての電極パッド9Tと電極リード4Tとの間にボンディングワイヤ5Tが架設される。
全てのワイヤボンディング終了後、リードフレーム70Tが成形金型にセットされ、全ての半導体チップ2Tがリードフレーム70Tとともに、樹脂パッケージ6Tにより一括して封止される。そして、樹脂パッケージ6Tから露出するダイパッド3Tの裏面32Tおよび電極リード4Tの裏面42Tに半田めっき層13T,15Tが形成される。最後に、ダイシングソーを用いて、リードフレーム70Tが樹脂パッケージ6Tとともに各半導体装置1Tのサイズに切断されることにより、図232に示す半導体装置1Tの個片が得られる。
なお、この第19実施形態は、前述第3、第5、第7、第12、第17および第18実施形態に対応しており、これらの実施形態の全開示はここに引用により組み込まれるものとする。すなわち、この第19実施形態によれば、前述した第3〜第5、第7、第12、第17および第18実施形態と同様の作用・効果を達成することができる。
<第20実施形態 図240〜図249>
この第20実施形態は、前述の第3〜第5、第7、第11、第12、第17および第18の課題を解決するための実施形態である。
図240は、第20実施形態に係る半導体装置の模式底面図である。図241は、第20実施形態に係る半導体装置の模式断面図である。図242は、図241の破線円Aで囲まれる部分の要部拡大図である。図243は、図241の破線円Bで囲まれる部分の要部拡大図である。図244は、パッド接合部の体積を求めるための概念図である。図245は、図244に示す電極パッドの平面図である。
半導体装置1Uは、QFN(Quad Flat Non-leaded)が適用された半導体装置である。半導体装置1Uは、半導体チップ2Uと、半導体チップ2Uが搭載されるダイパッド3Uと、ダイパッド3Uの周囲に配置された複数の電極リード4Uと、半導体チップ2Uと電極リード4Uとを電気的に接続するボンディングワイヤ5Uと、これらを封止する樹脂パッケージ6Uとを備えている。
以下では、便宜的に、半導体チップ2Uとダイパッド3Uとの対向方向をZ方向とし、Z方向に直交する方向をX方向として本実施形態を説明する。
半導体チップ2Uは、平面視四角状のSi基板7Uを備えている。
Si基板7Uの厚さは、たとえば、220〜240μm(好ましくは、230μm程度)である。Si基板7Uの表面71Uには、複数の配線層が層間絶縁膜を介して積層されてなる多層配線構造(図243参照)が形成されており、その多層配線構造の最表面は、表面保護膜16U(後述)で覆われている。
電極パッド8Uとして露出する最上の配線層は、たとえば、Al(アルミニウム)を含む金属材料からなり、具体的には、Alを主成分とする金属材料(たとえば、Al−Cu合金など)からなる。
一方、Si基板7Uの裏面72U(ダイパッド3Uとの対向面)には、裏メタル9Uが形成されている。
裏メタル9Uは、図242に示すように、Si基板7Uの側から順に、Au層91U、Ni層92UおよびCu層93Uが積層された3層構造を有している。Au層91Uは、Si半導体に対して通電可能なオーミック接触であり、Si基板7Uの裏面72Uに接触している。Ni層92Uは、裏メタル9Uの最表面をなすCu層93UよりもSi基板7U側に形成されており、Si基板7U中のSiが裏メタル9Uの最表面に析出するSiノジュールを防止するための層である。
ダイパッド3Uおよび複数の電極リード4Uは、同一の金属薄板からなるリードフレーム10Uとして形成されている。リードフレーム10Uを構成する金属薄板は、Cuを主として含有するCu系素材からなり、具体的には、たとえば、純度99.9999%(6N)以上、純度99.99%(4N)以上といった高純度銅、Cuと異種金属との合金(たとえば、Cu−Fe−P合金など)からなる。なお、金属薄板は、たとえば、42アロイ(Fe−42%Ni)などのFe系素材などであってもよい。また、リードフレーム10U(金属薄板)の厚さは、たとえば、190〜210μm(好ましくは、200μm程度)である。
ダイパッド3Uは、平面視で半導体チップ2Uよりも大きい四角状(たとえば、平面視で2.7mm角程度)である。ダイパッド3Uの表面31U(半導体チップ2Uとの対向面)は、めっきやスパッタなどの処理による金属薄膜により被覆されていない非被覆面であり、リードフレーム10Uを構成するCu系素材が表面31U全体に露出している。
ダイパッド3Uの表面31U上には、複数のCuスタッドバンプ18Uが設けられている。Cuスタッドバンプ18Uは、平面視において、ダイパッド3Uの各角に一つずつ配置され、合計4つ設けられている。各Cuスタッドバンプ18Uは、公知のワイヤボンディング法により形成されており、表面31Uに接触する相対的に大径のベース部181Uと、ベース部181Uから半導体チップ2U側へ突出する相対的に小径の先端部182Uとを一体的に有する断面視凸状である。
そして、半導体チップ2Uは、裏メタル9UがCuスタッドバンプ18Uの先端部182Uに接触するように、Cuスタッドバンプ18Uに支持された状態で、Si基板7Uの裏面72Uとダイパッド3Uの表面31Uとの間に接合層11Uを介在させることによって、ダイパッド3Uに接合されている。
接合層11Uは、相対的に厚い主層としてのBi系材料層111Uと、相対的に薄い副層としてのCu−Sn合金層112U,113U,114Uとを備えている。
Bi系材料層111Uは、主成分としてBiを含有しており、副成分として、Biの物性に影響を与えることのない程度の量のSn、Znなどが含有されていてもよい。
Cu−Sn合金層112U,113U,114Uは、Cuと、Cuとは異なる異種金属であるSnとの合金からなり、Cuが主成分として含有されている。
半導体チップ2U側のCu−Sn合金層112Uは、接合層11Uにおける裏メタル9UのCu層93Uとの界面近傍において、その全域にわたって形成されている。これにより、Cu−Sn合金層112Uは、裏メタル9UのCu層93Uに接触している。Cu−Sn合金層112Uは、たとえば、Z方向において、Bi系材料層111Uの側から半導体チップ2U側へ向かって、Cu6Sn5/Cu3Snで表される積層構造を有している。
一方、ダイパッド3U側のCu−Sn合金層113Uは、接合層11Uにおけるダイパッド3Uの表面31Uとの界面近傍において、その全域にわたって形成されている。これにより、Cu−Sn合金層113Uは、ダイパッド3Uの表面31Uに接触している。Cu−Sn合金層113Uは、たとえば、Z方向において、Bi系材料層111Uの側からダイパッド3U側へ向かって、Cu6Sn5/Cu3Snで表される積層構造を有している。
なお、Cu−Sn合金層112U,113Uは、接合層11Uにおけるダイパッド3Uの表面31Uとの界面近傍および接合層11Uにおける裏メタル9UのCu層93Uとの界面近傍のそれぞれにおいて、それら部分的に形成されていてもよい。
Cu−Sn合金層114Uは、Cuスタッドバンプ18Uを被覆するように形成されている。
そして、Bi系材料層111UおよびCu−Sn合金層112U,113Uは、ダイパッド3Uの表面31Uと裏メタル9UのCu層93Uとの間において、Bi系材料層111UをZ方向の両側から、Cu−Sn合金層112U,113Uで挟み込んだ3層構造(Cu−Sn合金層112U/Bi系材料層111U/Cu−Sn合金層113U)をなしている。
上記のような接合層11Uの融点は、たとえば、260〜280℃、好ましくは、265〜275℃である。また、半導体チップ2Uとダイパッド3Uとが接合された状態において、接合層11Uの総厚さ(Bi系材料層111Uの厚さとCu−Sn合金層112U,113Uの厚さとの合計)Tは、たとえば、30.5〜53μmである。各層の厚さは、たとえば、Bi系材料層111Uの厚さが30〜50μmであり、Cu−Sn合金層112U,113Uの厚さが0.5〜3μmである。
ダイパッド3Uの裏面32U(配線基板への実装面)は、樹脂パッケージ6Uから露出されている。露出した裏面32Uには、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる裏面めっき層12Uが形成されている。
電極リード4Uは、ダイパッド3Uの各側面と直交する各方向における両側に、それぞれ同数ずつ設けられることにより、ダイパッド3Uの周囲に配置されている。ダイパッド3Uの各側面に対向する電極リード4Uは、その対向する側面と平行な方向に等間隔に配置されている。各電極リード4Uのダイパッド3Uとの対向方向における長さは、たとえば、440〜460μm(好ましくは、450μm程度)である。電極リード4Uの表面41U(ボンディングワイヤ5Uの接続面)は、めっきやスパッタなどの処理による金属薄膜により被覆されていない非被覆面であり、リードフレーム10Uを構成するCu系素材が表面41U全体に露出している。
一方、電極リード4Uの裏面42U(配線基板への実装面)は、樹脂パッケージ6Uから露出されている。露出した裏面42Uには、たとえば、錫(Sn)、錫−銀合金(Sn−Ag)などの金属材料からなる裏面めっき層13Uが形成されている。
ボンディングワイヤ5Uは、銅(たとえば、純度99.9999%(6N)以上、純度99.99%(4N)以上といった高純度銅などであり、微量の不純物を含む場合はある。)からなる。ボンディングワイヤ5Uは、線状に延びる円柱状の本体部51Uと、本体部51Uの両端に形成され、電極パッド8Uおよび電極リード4Uにそれぞれ接合されたパッド接合部52Uおよびリード接合部53Uとを有している。
本体部51Uは、電極パッド8U側の一端から半導体チップ2Uの外側に上方へ膨らむ放物線状に湾曲し、他端において電極リード4Uの表面41Uへ向かって鋭角に入射している。
リード接合部53Uは、本体部51Uに近い一端側が相対的に厚く、本体部51Uに遠い他端側に至るに従って相対的に薄くなる断面視くさび状である。
樹脂パッケージ6Uは、エポキシ樹脂を主成分とし、硬化剤、硬化促進剤、カップリング剤、離型剤、pH調整剤などを含有し、さらに、当該エポキシ樹脂中のClを捕獲する性質を有するイオン捕獲成分が添加された材料からなる。イオン捕獲成分としては、たとえば、水酸基を有する物質、具体的には、ハイドロタルサイト、アンチモン−ビスマス系含水酸化物を例示することができる。
含有されるエポキシ樹脂としては、樹脂パッケージ用エポキシ樹脂として使用されるものであれば特に制限されず、たとえば、フェノールノボラック型エポキシ樹脂、オルソクレゾールノボラック型エポキシ樹脂、トリフェニルメタン骨格を有するエポキシ樹脂(トリフェニルメタン型エポキシ樹脂)、スチルベン型エポキシ樹脂、ハイドロキノン型エポキシ樹脂、グリシジルエステル型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アラルキル型フェノール樹脂のエポキシ化物、ビフェニレン型エポキシ樹脂、トリメチロールプロパン型エポキシ樹脂、テルペン変性エポキシ樹脂、線状脂肪族エポキシ樹脂、脂環族エポキシ樹脂、硫黄原子含有エポキシ樹脂などが挙げられる。これらは単独使用または2種以上併用することができる。
含有される硬化剤としては、樹脂パッケージ用硬化剤として使用されるものであれば特に制限されず、たとえば、ノボラック型フェノール樹脂、たとえば、フェノール・アラルキル樹脂、ナフトール・アラルキル樹脂、ビフェニル・アラルキル樹脂などのアラルキル型フェノール樹脂、ジシクロペンタジエン型フェノール樹脂、テルペン変性フェノール樹脂、トリフェニルメタン型フェノール樹脂などが挙げられる。これらは単独使用または2種以上併用することができる。
含有される硬化促進剤としては、樹脂パッケージ用硬化促進剤と使用されるものであれば特に制限されず、たとえば、1,8−ジアザ−ビシクロ(5,4,0)ウンデセン−7、1,5−ジアザ−ビシクロ(4,3,0)ノネン、5、6−ジブチルアミノ−1,8−ジアザ−ビシクロ(5,4,0)ウンデセン−7などのシクロアミジン化合物およびこれらの化合物に無水マレイン酸、1,4−ベンゾキノン、2,5−トルキノン、1,4−ナフトキノン、2,3−ジメチルベンゾキノン、2,6−ジメチルベンゾキノン、2,3−ジメトキシ−5−メチル−1,4−ベンゾキノン、2,3−ジメトキシ−1,4−ベンゾキノン、フェニル−1,4−ベンゾキノンなどのキノン化合物、ジアゾフェニルメタン、フェノール樹脂などのπ結合をもつ化合物を付加してなる分子内分極を有する化合物、ベンジルジメチルアミン、トリエタノールアミン、ジメチルアミノエタノール、トリス(ジメチルアミノメチル)フェノールなどの3級アミン類およびこれらの誘導体、2−メチルイミダゾール、2−フェニルイミダゾール、2−フェニル−4−メチルイミダゾールなどのイミダゾール類およびこれらの誘導体、トリブチルホスフィン、メチルジフェニルホスフィン、トリフェニルホスフィン、トリス(4−メチルフェニル)ホスフィン、ジフェニルホスフィン、フェニルホスフィンなどのホスフィン化合物およびこれらのホスフィン化合物に無水マレイン酸、上記キノン化合物、ジアゾフェニルメタン、フェノール樹脂などのπ結合をもつ化合物を付加してなる分子内分極を有するリン化合物、テトラフェニルホスホニウムテトラフェニルボレート、トリフェニルホスフィンテトラフェニルボレート、2−エチル−4−メチルイミダゾールテトラフェニルボレート、N−メチルモルホリンテトラフェニルボレートなどのテトラフェニルボロン塩およびこれらの誘導体などが挙げられる。これらは単独使用または2種以上併用することができる。
含有されるカップリング剤としては、樹脂パッケージ用カップリング剤として使用されるものであれば特に制限されず、たとえば、1級、2級および3級アミノ基の少なくとも1つを有するシラン化合物、エポキシシラン、メルカプトシラン、アルキルシラン、ウレイドシラン、ビニルシランなどの各種シラン系化合物、チタン系化合物、アルミニウムキレート類、アルミニウム/ジルコニウム系化合物などが挙げられる。これらは単独使用または2種以上併用することができる。
含有される離型剤としては、樹脂パッケージ用離型剤として使用されるものであれば特に制限されず、たとえば、カルナバワックス、モンタン酸、ステアリン酸などの高級脂肪酸、高級脂肪酸金属塩、モンタン酸エステルなどのエステル系ワックス、酸化ポリエチレン、非酸化ポリエチレンなどのポリオレフィン系ワックスなどが挙げられる。これらは単独使用または2種以上併用することができる。
含有されるpH調整剤としては、たとえば、ワラストナイト(ケイ酸カルシウム)、タルク(ケイ酸マグネシウム)、水酸化アルミニウム、炭酸マグネシウム、炭酸カルシウムなどの無機充填材が挙げられる。これらは単独使用または2種以上併用することができる。
なお、樹脂パッケージ6Uは、必要に応じて、希釈剤、着色剤、難燃剤、レベリング剤、消泡剤などの添加物を含有していてもよい。
上記組成の樹脂パッケージ6UのpHは、4.5を超えており、好ましくは、樹脂パッケージ6UのpHを酸性に保持する必要から、4.5を超えて7.0未満であり、さらに好ましくは、6.0以上7.0未満である。また、樹脂パッケージ6Uは、半導体装置1Uの外形をなし、略直方体状に形成されている。樹脂パッケージ6Uの大きさは、その平面サイズが、たとえば、4mm角程度であり、その厚さが、たとえば、0.85mm程度である。
そして、半導体装置1Uでは、半導体チップ2Uの表面と樹脂パッケージ6Uの表面(上面)との間隔L1が、半導体チップ2Uの側面と樹脂パッケージ6Uの側面との最短距離Wよりも小さい。具体的には、間隔L1が、たとえば、375〜425μm、好ましくは、400μm程度であり、最短距離Wが、たとえば、800〜1000μm、好ましくは、900μm程度である。
また、間隔L1は、半導体チップ2Uの表面と樹脂パッケージ6Uの裏面(ダイパッド3Uの裏面32U)との距離L2(たとえば、425〜475μm、好ましくは、450μm程度)以下である。
Si基板7U上には第1〜第3層間絶縁膜37U〜39Uが順に積層されている。第1〜第3層間絶縁膜37U〜39Uのそれぞれの表面には、第1〜第3バリア層23U〜25Uと、半導体チップ2Uの表面を被覆する表面保護膜16Uとが形成されている。
第1〜第3層間絶縁膜37U〜39Uは、たとえば、酸化シリコンからなる。第1層間絶縁膜37U上には、第1バリア層23Uを介して、第1配線26Uが形成されている。また、第2層間絶縁膜38U上には、第2バリア層24Uを介して、第2配線27Uが形成されている。また、第3層間絶縁膜39U上には、第3バリア層25Uを介して、第3配線28Uが形成されている。
第1〜第3配線26U〜28Uは、第1〜第3バリア層23U〜25Uの材料よりも軟らかい金属材料、具体的には、Al(アルミニウム)を含む金属材料からなり、具体的には、Alを主成分とする金属材料(たとえば、Al−Cu合金など)からなる。
第3配線28Uは、表面保護膜16Uに被覆されることにより、最上層の層間絶縁膜(第3層間絶縁膜39U)と表面保護膜16Uとの間に形成されている。第3配線28Uは、平面視四角形状(たとえば、120μm×120μmの四角形状)である。また、第3配線28Uの厚さは、たとえば、5000Å以上、好ましくは、7000〜28000Åである。
第3配線28Uを被覆する表面保護膜16Uには、第3配線28Uを電極パッド8Uとして露出させるためのパッド開口21Uが形成されている。
第2配線27Uは、第3層間絶縁膜39Uに被覆されることにより、第2層間絶縁膜38Uと第3層間絶縁膜39Uとの間に形成されている。第2配線27Uは、所定パターンで形成されている。たとえば、平面視において、電極パッド8Uと重ならないようなパターンで形成されている。また、第2配線27Uの厚さは、たとえば、3000〜9000Åである。
第1配線26Uは、第2層間絶縁膜38Uに被覆されることにより、第1層間絶縁膜37Uと第2層間絶縁膜38Uとの間に形成されている。第1配線26Uは、所定パターンで形成されている。たとえば、電極パッド8Uの直下においては、第1配線26Uは、互いに平行に延びる複数の直線部29Uと、隣接する直線部29Uの一端部同士および他端部同士を交互に連絡する連絡部30Uとを備え、略S字状に折れ曲がる葛折パターンで形成されている。これにより、1つの電極パッド8U(第3配線28U)は、複数の直線部29Uと、第2層間絶縁膜38Uにおける直線部29U間に挟まれる挟部20Uとに対向している。
隣接する直線部29U同士の間隔(直線部29UのピッチW)は、たとえば、全て等しく、具体的には、2〜10μmである。また、第1配線26Uの厚さは、たとえば、3000〜9000Åである。
なお、第1〜第3配線26U〜28Uのパターンは、半導体チップ2Uのデザインルールなどに合わせて適宜変更することが可能であり、上記したパターンに限られない。
第1〜第3バリア層23U〜25Uは、たとえば、チタン(TiN)、窒化チタン(TiN)、窒化タングステン(TiW)およびこれらの積層構造などからなる。第1〜第3バリア層23U〜25Uの厚さは、第1〜第3配線26U〜28Uの厚さよりも小さく、たとえば、500〜2000Åである。
電極パッド8Uに接合されたボンディングワイヤ5Uのパッド接合部52Uは、平面視で電極パッド8Uよりも小さい。パッド接合部52Uは、厚さ方向他方側が電極パッド8Uの表面に接触する略円柱状のベース部54Uと、ベース部54Uの一方側から突出し、先端が本体部51Uの一端に繋がる略傘状の突出部55Uとを一体的に有する断面視凸状である。
ボンディングワイヤ5Uは、後述するように、その先端にFABが形成され、FABが電極パッド8Uに押し付けられることにより接合される。このとき、FABが変形することにより、ボンディングワイヤ5Uにおける電極パッド8Uとの接合部分には、断面視凸状のパッド接合部52Uが形成される。また、パッド接合部52Uの周囲に、パッド接合部52Uの下方から電極パッド8Uの材料が徐々に迫り出すことにより、迫り出し部34Uが電極パッド8Uの表面から大きく浮き上がらずに形成される。
また、ボンディングワイヤ5Uにおいて、本体部51Uの線径D(本体部51Uの直径)の3乗に対するパッド接合部52Uの体積Vの比(V/(D)は、1.8〜5.6である。
このパッド接合部52Uの体積Vは、たとえば、略円柱状のベース部54Uの体積Vおよび略傘状の突出部55Uの体積Vを近似値として求め、それら近似値を足すことにより求めることができる。
ベース部54Uの体積Vは、図234に示すように、ベース部54Uを概念的に直径D、高さHの円柱とし、その円柱の体積に基づいて近似値として求めることができる。したがって、V≒π(D/2)・Hと表わすことができる。
一方、突出部55Uの体積Vは、突出部55Uが円錐をベースとして、円錐の頂部を高さ方向が軸となる円柱状に形成してなる略傘状であることから、図244に示すように、突出部55Uを概念的に直径D、高さHの円錐とし、その円錐の体積に基づいて近似値として求めることができる。したがって、V≒π・(D/2)・H/3と表わすことができる。
また、この半導体装置1Uでは、平面視において、ボンディングワイヤ5Uと電極パッド8Uとの接合領域33Uに重なる第1配線26Uの面積(図245の斜線部分の面積)が、接合領域33Uの面積Sの26.8%以下であり、好ましくは、0〜25%である。
接合領域33Uは、電極パッド8Uの表面に対してパッド接合部52Uのベース部54Uが接触する平面視円形の領域であり、その面積Sは、ベース部54Uの直径Dを用いて、式:S=π(D/2)により求めることができる。
図246A〜図246Hは、図241に示す半導体装置の製造工程を工程順に示す模式的な断面図である。
上記した半導体装置1Uを製造するには、たとえば、図246Aに示すように、めっき法、スパッタ法などにより、半導体チップ2UのSi基板7Uの裏面72UにAu層91U、Ni層92UおよびCu層93Uが順に積層されることにより、裏メタル9Uが形成される。
一方、図246Aに示すように、ダイパッド3Uおよび電極リード4Uとを一体的に有するユニットを複数備えるリードフレーム10Uが用意される。なお、図246A〜図246Hでは、リードフレーム10Uの全体図は省略し、半導体チップ2Uを1つ搭載するのに必要な1ユニット分のダイパッド3Uおよび電極リード4Uのみを示す。
次いで、図246Bに示すように、公知のワイヤボンディング法により、ダイパッド3Uの表面31Uに複数のCuスタッドバンプ18Uが形成される。続いて、Snを含有するBi系材料からなる接合ペースト14Uが、ダイパッド3Uの表面31Uに塗布される。
接合ペースト14UにおけるSnの含有量は、たとえば、裏メタル9UのCu層93Uおよびダイパッド3Uの表面31UのCuに対して全量が拡散できる量であることが好ましく、たとえば、4wt%以下、好ましくは、1〜3wt%、さらに好ましくは、1.5〜2.5wt%である。
接合ペースト14Uの塗布後、図246Cに示すように、裏メタル9UのCu層93UがCuスタッドバンプ18Uの先端部182Uおよび接合ペースト14Uに接触するにように、半導体チップ2Uおよびダイパッド3Uによって接合ペースト14Uを挟み込む。続いて、たとえば、250〜260℃でリフロー(熱処理)が実行される。
これにより、図246Dに示すように、裏メタル9UのCu層93U、ダイパッド3Uの表面31UのCuおよびCuスタッドバンプ18UのCuのそれぞれと、接合ペースト14U中のSnとが反応して、Cu層93Uおよび表面31U近傍にCu−Sn合金層112U,113Uが形成される。また、Cuスタッドバンプ18UがCu−Sn合金層114Uに被覆される。一方、接合ペースト14U中のBiは、Cuとほとんど反応しないので、Cu−Sn合金層112U,113Uの間に、これらに挟まれたBi系材料層111Uとして残存することとなる。
続いて、図246Eに示すように、キャピラリCを備えるワイヤボンダ(図示せず)により、ボンディングワイヤ5Uのボンディングが行なわれる。
キャピラリCは、図246Eに示すように、ワイヤ挿通孔61Uが中心軸線上に形成された略円筒形状をなしている。ボンディングワイヤ5Uは、ワイヤ挿通孔61Uに挿通されて、ワイヤ挿通孔61Uの先端(下端)から送り出される。また、キャピラリCは、熱伝導率が、15〜45W/m・K、好ましくは、17〜43W/m・Kの材料からなる。具体的には、多結晶ルビー(熱伝導率が、たとえば、17〜19W/m・K程度)や、単結晶ルビー(熱伝導率が、たとえば、41〜43W/m・K程度)からなる。
キャピラリCの先端部には、ワイヤ挿通孔61Uの下方に、ワイヤ挿通孔61Uと連通する円錐台形状のチャンファ62Uが形成されている。また、キャピラリCの先端部は、チャンファ62Uの下端縁に連続し、ボンディングワイヤ5Uと電極パッド8Uおよび電極リード4Uとの接合時(ワイヤボンディング時)に電極パッド8Uおよび電極リード4Uと対向する面であるフェイス63Uを有している。フェイス63Uは、キャピラリCの中心軸線と直交する平面に対して外側が上がるように緩やかに傾斜している。
まず、図246Eに示すように、キャピラリCが電極パッド8Uの直上に移動される。次に、チャンファ62Uにボンディングワイヤ5Uの先端が位置する状態で、ボンディングワイヤ5Uの先端部に電流が印加されることにより、その先端部にFAB64が形成される。電流の値および印加時間は、ボンディングワイヤ5Uの線径およびFAB64の狙い直径(FAB64の設計上の直径)に応じて適宜設定される。
たとえば、電流の値Iは、ボンディングワイヤ5Uの本体部51Uの線径Dが大きいほど、大きな値に設定され、たとえば、D=25μmのときがI=40mAであり、D=30μmのときがI=60mAであり、D=38μmのときがI=120mAである。なお、電流の印加時間は、FAB64の直径Dに応じて、適切な長さに設定される。
このようにして形成されるFAB64の体積Vは、FAB64の直径Dを用いて、V=4/3・π・(D/2)と表わすことができる。また、FAB64の一部は、チャンファ62Uからその下方にはみ出ている。
その後、図246Fに示すように、キャピラリCが電極パッド8Uに向かって下降され、キャピラリCにより、FAB64が電極パッド8Uに押し付けられる。このとき、キャピラリCによりFAB64に荷重が加えられるとともに、キャピラリCに設けられた超音波振動子(図示せず)から発振された超音波振動がFAB64に付与される。
図247は、パッドに対するFABの接合時にFABに加えられる荷重および超音波振動子に印加される駆動電流の時間変化を示すグラフである。
たとえば、図247に示すように、FAB64が電極パッド8Uに当接した時刻T1から所定時間(たとえば、3msec)が経過する時刻T2までの間は、キャピラリCからFAB64に相対的に大きい初期荷重P1が加えられる。時刻T2以後は、キャピラリCからFAB64に加えられる荷重が下げられ、FAB64に相対的に小さい荷重P2(たとえば、30g)が加えられる。この荷重P2は、キャピラリCが上昇される時刻T4になるまで加え続けられる。
なお、初期荷重P1は、電極パッド8Uに対するパッド接合部52Uの狙い接合面積(電極パッド8Uに対するパッド接合部52Uの設計上の接合面積S=π(D/2))に一定の係数(初期荷重P1の単位がgであり、接合面積の単位がmmである場合、たとえば、28786)を乗じた値に基づいて設定される。本実施形態では、電極パッド8Uに対するパッド接合部52Uの狙い接合面積Sを0.00430mmとして、初期荷重P1が130gに設定される。
キャピラリCとして、スタンダードタイプキャピラリが用いられる場合、超音波振動子には、FAB64が電極パッド8Uに当接する時刻T1より前から相対的に小さい値U1の駆動電流が印加される。駆動電流値U1は、たとえば、15mAである。そして、FAB64が電極パッド8Uに当接すると、そのときの時刻T1から時刻T3までの間に、超音波振動子に印加される駆動電流の値が値U1から値U2まで一定の変化率で(単調に)上げられる。この変化率は、21mA/msec以下に設定される。また、超音波振動子に最終的に印加される駆動電流の値U2は、その値U2をパッド接合部52Uの狙い接合面積で除した値が0.0197mA/μm以下となるように設定される。この実施形態では、駆動電流値U2は、たとえば、90mAである。さらに、FAB44に初期荷重が加えられる所定時間に超音波振動子に印加される駆動電流の積分値が146mA・msec以下となるように、駆動電流値U1,U2が設定される。時刻T3以後は、時刻T4になるまで、値U2の駆動電流が超音波振動子に印加し続けられる。
スタンダードタイプキャピラリは、図248に示すような形状をなし、次のような寸法を有している。チャンファ62Uの下端縁の直径であるCD寸法は、66μm(0.066mm)である。フェイス63Uの外径であるT寸法は、178μm(0.178mm)である。キャピラリCを中心軸線を含む平面で切断した断面(図248に示す断面)において、チャンファ62Uの側面に沿って延びる2本の直線がなす角度であるチャンファ角は、90°である。フェイス63UがキャピラリCの中心軸線と直交する平面に対してなす角度であるフェイス角FAは、8°である。キャピラリCを中心軸線を含む平面で切断した断面において、キャピラリCの側面のフェイス63Uの上端からさらに上方に延びる部分と中心軸線とがなす角度CAは、20°である。
一方、キャピラリCとして、ボトルネックタイプキャピラリが用いられる場合、図247に示すように、超音波振動子には、FAB64が電極パッド8Uに当接する時刻T1より前から値U1の1.4倍の値の駆動電流が印加される。そして、FAB64が電極パッド8Uに当接すると、そのときの時刻T1から時刻T3までの間に、超音波振動子に印加される駆動電流の値が値U1から値U2の1.4倍の値まで一定の変化率で(単調に)上げられる。時刻T3以後は、時刻T4になるまで、値U2の1.4倍の値の駆動電流が超音波振動子に印加し続けられる。
ボトルネックタイプキャピラリは、図249に示すような形状をなし、次のような寸法を有している。チャンファ62Uの下端縁の直径であるCD寸法は、66μm(0.066mm)である。フェイス63Uの外径であるT寸法は、178μm(0.178mm)である。キャピラリCを中心軸線を含む平面で切断した断面(図249に示す断面)において、チャンファ62Uの側面に沿って延びる2本の直線がなす角度であるチャンファ角は、90°である。フェイス63UがキャピラリCの中心軸線と直交する平面に対してなす角度であるフェイス角FAは、8°である。キャピラリCを中心軸線を含む平面で切断した断面において、キャピラリCの側面のフェイス63Uの上端からさらに上方に延びる部分と中心軸線とがなす角度CAは、10°である。
その結果、FAB64がキャピラリCのチャンファ62Uおよびフェイス63Uの形状に沿って変形し、図246Fに示すように、電極パッド8U上に、鏡餅形状のパッド接合部52Uが形成されるとともに、その周囲に迫り出し部34Uが形成される。これにより、電極パッド8Uに対するボンディングワイヤ5Uの接合(ファーストボンディング)が達成される。
時刻T1から予め定める接合時間が経過し、時刻T4になると、キャピラリCが電極パッド8Uの上方に離間される。その後、キャピラリCは、電極リード4Uの表面に向けて斜め下方に移動される。そして、図246Gに示すように、超音波振動子に駆動電流が印加され、キャピラリCに超音波振動が付与されつつ、キャピラリCにより、ボンディングワイヤ5Uが電極リード4Uの表面に押し付けられ、さらに引きちぎられる。これにより、電極リード4Uの表面上に、ボンディングワイヤ5Uの他端部からなる側面視楔状のステッチ部(リード接合部53U)が形成され、銅ワイヤの電極リード4Uに対する接合(セカンドボンディング)が達成される。
その後は、他の電極パッド8Uおよびこれに対応する電極リード4Uを対象として、図246E〜図246Gに示す工程が行われる。そして、図246E〜図246Gに示す工程が繰り返されることにより、図246Hに示すように、半導体チップ2Uのすべての電極パッド8Uと電極リード4Uとの間にボンディングワイヤ5Uが架設される。
全てのワイヤボンディング終了後、リードフレーム10Uが成形金型にセットされ、全ての半導体チップ2Uがリードフレーム10Uとともに、樹脂パッケージ6Uにより一括して封止される。そして、樹脂パッケージ6Uから露出するダイパッド3Uの裏面32Uおよび電極リード4Uの裏面42Uに裏面めっき層12U,13Uが形成される。最後に、ダイシングソーを用いて、リードフレーム10Uが樹脂パッケージ6Uとともに各半導体装置1Uのサイズに切断されることにより、図241に示す半導体装置1Uの個片が得られる。
なお、この第20実施形態は、前述第3、第5、第7、第11、第12、第17および第18実施形態に対応しており、これらの実施形態の全開示はここに引用により組み込まれるものとする。すなわち、この第20実施形態によれば、前述した第3〜第5、第7、第11、第12、第17および第18実施形態と同様の作用・効果を達成することができる。また、前述した第3〜第5、第7、第11、第12、第17および第18実施形態の変形例も、本実施形態に適用することができる。
以上、本発明の実施形態について詳細に説明してきたが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の精神および範囲は添付の請求の範囲によってのみ限定される。
また、本発明の半導体装置では、前記電極リードの表面および前記リード接合部全体が、前記水分不透過膜で一体的に被覆されていることが好ましい。
この構成では、電極リードの表面およびリード接合部全体が水分不透過膜で一体的に被覆されている。これにより、電極リードとリード接合部との接合界面(リード接合界面)の周縁は、露出することなく、水分不透過膜で被覆されている。
そのため、樹脂パッケージ内部に水分が浸入しても、その水分を水分不透過膜により塞き止めることができるので、リード接合界面と水分との接触を抑制することができる。その結果、リード−ワイヤ間における接続信頼性を保持することができる。
また、前記半導体装置では、前記水分不透過膜が絶縁膜であり、前記半導体チップの表面全体および前記ボンディングワイヤ全体が、前記絶縁膜で被覆されていてもよい。
この構成では、水分不透過膜が絶縁膜であり、その絶縁膜が半導体チップの表面全体およびボンディングワイヤ全体を一体的に被覆している。これにより、半導体チップの表面に電極パッドを除く金属部分が露出していても、当該金属部分がチップ表面全体を覆う絶縁膜によって被覆される。そのため、当該金属部分と樹脂パッケージ内部の浸入水分との接触を抑制することができる。その結果、当該金属部分の腐食を抑制することができる。また、当該金属部分、電極パッドおよびボンディングワイヤなどの金属部材相互の電気的絶縁性を確保することができる。
なお、絶縁膜としては、たとえば、シリコン酸化膜、シリコン窒化膜などを適用することができる。
また、前記半導体装置では、前記水分不透過膜が金属膜であり、前記電極パッド全体および前記ボンディングワイヤ全体が、前記金属膜で被覆されていてもよい。
この構成では、水分不透過膜が金属膜であり、その金属膜が電極パッド全体およびボンディングワイヤ全体を一体的に被覆している。これにより、電極パッドおよび/またはボンディングワイヤと金属膜との界面に合金が形成され得るので、金属膜の被膜性を高めることができる。
なお、金属膜としては、たとえば、ニッケル膜、パラジウム膜などを適用することができる。
また、前記半導体装置では、前記半導体チップの表面と前記樹脂パッケージの表面との間隔が、前記半導体チップの側面と前記樹脂パッケージの側面との最短距離よりも小さくてもよい。また、前記半導体チップの表面と前記樹脂パッケージの表面との間隔が、前記半導体チップの表面と前記樹脂パッケージの裏面との距離よりも小さくてもよい。
この構成のように、半導体チップの表面と樹脂パッケージの表面との間隔が比較的小さい薄型パッケージの半導体装置では、パッド接合部が、樹脂パッケージの表面からパッケージ内部に浸入する水分に晒されるおそれがある。しかし、パッド接合部の全体が水分不透過膜で被覆されているため、そのような薄型パッケージの半導体装置においても、半導体装置の接続信頼性を効果的に向上させることができる。
また、前記半導体装置では、前記水分不透過膜が、0.5μm〜3μm厚であってもよい。
また、前記半導体装置では、前記パッド接合部は、前記電極パッドに接触するベース部と、前記ベース部上に形成された中間部と、前記中間部から突出し、前記中間部を介して前記ベース部に連続する突出部とを有し、前記本体部よりも大径な断面視凸状であり、前記中間部は、前記電極パッドに対して垂直に切断したときの断面形状が非直線状である側面を有することが好ましい。
この構成では、ボンディングワイヤの接合時、超音波の印加方向に沿って中間部にかかる応力を、中間部の特定箇所に集中させることなく、非直線状の側面に分散させることができる。これにより、電極パッドにかかる応力を緩和することができる。その結果、電極パッド下方での損傷の発生を抑制することができる。
また、前記半導体装置では、非直線状の前記側面が、前記パッド接合部の内方へ湾曲する湾曲面であってもよい。非直線状の前記側面の断面形状が、曲線波形であってもよい。また、非直線状の前記側面の断面形状が、直線波形であってもよい。
また、前記半導体装置では、非直線状の前記側面が、前記パッド接合部の全周にわたって形成されていることが好ましい。
この構成では、非直線状の側面が全周にわたって形成されているので、中間部にかかる応力を、中間部の側面全体に効率よく分散させることができる。そのため、電極パッドにかかる応力を一層緩和することができる。
また、前記半導体装置では、前記本体部の線径の3乗に対する前記パッド接合部の体積の比が、1.8〜5.6であることが好ましい。

この構成によれば、パッド接合部は、ボンディングワイヤの本体部の線径の3乗に対して1.8〜5.6倍の体積を有する。すなわち、ボンディングワイヤの本体部の線径の3乗に対する接合部の体積の比(体積/(線径))が、1.8〜5.6となる。 したがって、電極パッドのピッチの大きさによらず、比較的太いボンディングワイヤを用いることができるため、ボンディングワイヤの熱伝導率および電気伝導率を向上させることができる。また、銅ワイヤが用いられているので、金ワイヤを用いる場合よりも、コストを低減することができる。
また、前記半導体装置では、前記半導体チップは、半導体基板と、前記半導体基板上に形成された配線と、前記配線を被覆する絶縁層と、前記絶縁層上に形成されたバリア層とを含んでいてもよい。その場合、前記電極パッドは、前記バリア層上において、前記配線の一部と対向する位置に形成されており、平面視において、前記ボンディングワイヤと前記電極パッドとの接合領域に重なる前記配線の面積が、前記接合領域の面積の26.8%以下であることが好ましい。
平面視において接合領域に重なる配線の面積(配線の重なり面積)が接合領域の面積の26.8%以下であるため、電極パッド直下のバリア層と配線との対向面積が比較的小さくなる。そのため、たとえば、ボンディングワイヤと電極パッドとの接合時に、バリア層が配線側に押圧されても、その押圧による配線および絶縁層の変形が生じにくく、そのような変形によるバリア層への応力の集中を防止することができる。その結果、バリア層におけるクラックの発生を防止することができるので、半導体装置の信頼性を向上させることができる。
前記絶縁層は、第1の層間絶縁膜と、第1の層間絶縁膜上に積層された第2の層間絶縁膜とを含んでいてもよく、その場合、配線は、第1の層間絶縁膜に被覆され、第1の層間絶縁膜と第2の層間絶縁膜との間に別の配線が存在していなくてもよい。
また、前記半導体装置は、半導体基板上に積層された下側層間絶縁膜と、下側層間絶縁膜上に積層された上側層間絶縁膜とをさらに含んでいてもよく、その場合、配線は、上側層間絶縁膜と絶縁層との間に形成され、上側層間絶縁膜と下側層間絶縁膜との間に別の配線が存在していなくてもよい。
また、前記配線は、互いに間隔を空けて複数設けられていてもよく、その場合、電極パッドは、少なくとも1つの配線と、絶縁層における配線間に挟まれる部分とに対向していることが好ましい。
配線が互いに間隔を空けて複数設けられている構成では、複数の配線の重なり面積は、各配線の重なり面積の合計であり、その合計が、接合領域の面積の26.8%以下である。したがって、各配線の重なり面積は全て、接合領域の面積の26.8%未満である。
そして、電極パッドが、少なくとも1つの配線と、絶縁層における配線間に挟まれる部分とに対向している。これにより、それぞれの重なり面積が接合領域の面積の26.8%に満たない複数の配線は、電極パッドにおける接合領域に対して、分散して対向することとなる。そのため、バリア層が配線側に押圧されたときに、その押圧による配線および絶縁層の変形量を小さく抑えることができる。その結果、バリア層における特定箇所への応力集中を抑制することができる。よって、バリア層におけるクラックの発生を一層防止することができる。
また、前記半導体装置では、前記ボンディングワイヤの前記パッド接合部に、Znが含まれていることが好ましい。

この構成によれば、パッド接合部にZnが含まれている。言い換えれば、銅ワイヤのパッド接合部がCuとZnとの合金(黄銅)からなる。そのため、パッド接合部が酸化しにくい。よって、酸化に起因するパッド接合部のパッドからの剥がれの発生を防止することができる。 前記電極パッドは、少なくとも表層部にZnからなるZn層を有していれば、たとえば、AlからなるAl層とZn層との積層体であってもよい。
ただし、電極パッドがAl層およびZn層からなる場合、それらが直に接触すると、AlとZnとが共晶結合する。Alの融点が660℃であり、Znの融点が419℃であるのに対し、AlとZnとが共晶結合したZn−Al合金の融点は低く、たとえば、78Zn−22Al合金の融点は275℃である。そのため、電極パッドがZn−Al合金を有していると、熱処理時にパッドが溶融するおそれがある。
そこで、Al層とZn層との間には、TiからなるTi層およびTiNからなるTiN
層をAl層側からこの順に積層した構造を有するバリア膜が介在されることが好ましい。
このバリア膜が介在されることにより、Al層に含まれるAlとZn層に含まれるZnとの共晶結合を防止することができる。
また、前記半導体装置では、銅ワイヤの全体にZnが含まれていてもよい。すなわち、銅ワイヤは、純銅からなるワイヤであってもよいし、黄銅からなるワイヤであってもよい。銅ワイヤが黄銅からなるワイヤであれば、電極パッドがZn層を有していなくても、パッド接合部が黄銅からなり、パッド接続部の酸化によるパッドからの剥がれの発生を防止することができる。
また、前記半導体装置では、前記半導体チップが接合されるダイパッドと、前記ダイパッドの周囲に配置されたリードとをさらに含み、前記ボンディングワイヤは、前記半導体チップと前記リードとに跨って設けられており、金属材料からなり、前記半導体チップと前記ダイパッドおよび前記リードとの電気的な接続に寄与しない非電気接続部材をさらに含むことが好ましい。

この構成によれば、ダイパッドに接合された半導体チップとダイパッドの周囲に配置されたリードとの間に、ボンディングワイヤが架設されている。このボンディングワイヤにより、半導体チップとリードとが電気的に接続されている。また、半導体装置には、半導体チップとダイパッドおよびリードとの電気的な接続に寄与しない非電気接続部材が設けられている。非電気接続部材は、金属材料からなる。 半導体装置の動作時において、半導体チップからの発熱は、ダイパッド、リードおよび非電気接続部材に伝達される。そして、伝達された熱は、樹脂パッケージ中を伝播し、その樹脂パッケージの表面から放出(放熱)される。そのため、非電気接続部材が設けられていることにより、非電気接続部材が設けられていない構成と比較して、樹脂パッケージへの熱伝達効率を向上させることができ、半導体装置の放熱性の向上を図ることができる。
また、非電気接続部材は、半導体チップとダイパッドおよびリードとの電気的な接続に寄与しない。そのため、非電気接続部材同士の接触を考慮する必要がなく、その配置に制約を受けないので、非電気接続部材を物理的に可能な限り密に配置することができる。その結果、半導体装置の放熱性のさらなる向上を図ることができる。
また、前記非電気接続部材は、前記ダイパッドまたは前記リードのいずれか一方にその両端部が接合されたループ状の金属ワイヤであってもよい。
非電気接続部材がループ状の金属ワイヤである場合、ワイヤボンダを用いて、非電気接続部材を形成することができる。そのため、非電気接続部材を形成するための装置の追加を回避することができる。また、金属ワイヤ同士の接触を考慮することなく、非電気接続部材を配置することができるので、ワイヤボンダを用いて形成可能な限りの小さな間隔で非電気接続部材を形成することができる。
また、前記非電気接続部材は、前記ダイパッドまたは前記リードのいずれか一方上に配置されたスタッドバンプであってもよい。

非電気接続部材がスタッドバンプである場合、ワイヤボンダを用いて、非電気接続部材を形成することができる。そのため、非電気接続部材を形成するための装置の追加を回避することができる。また、スタッドバンプ同士の接触を考慮することなく、非電気接続部材を配置することができるので、ワイヤボンダを用いて形成可能な限りの小さな間隔で非電気接続部材を形成することができる。 さらに、非電気接続部材は、ループ状の金属ワイヤとスタッドバンプとを組み合わせたものであってもよい。この場合、金属ワイヤのループ部分の隙間にスタッドバンプを配置することができるので、非電気接続部材の配置密度をさらに高くすることができ、半導体装置の放熱性のさらなる向上を図ることができる。
また、前記スタッドバンプは、複数積み重ねて設けられていてもよい。
これにより、スタッドバンプの高さを半導体装置内のデッドスペースに合わせて変更することができるので、非電気接続部材の表面積をさらに大きくすることができる。その結果、半導体装置の放熱性のさらなる向上を図ることができる。
また、前記非電気接続部材は、銅からなることが好ましい。銅は、安価であるため、非電気接続部材の材料コストを低減することができる。また、銅は、熱伝導率が高いので、半導体装置の放熱量を向上させることができる。
また、非電気接続部材が銅からなる場合、ダイパッドおよび/またはリードにおける非電気接続部材の接合部分には、銀めっきが施されていてもよい。
また、前記半導体装置は、前記半導体チップの裏面に対向して配置されるアイランドと、前記アイランドと前記半導体チップの裏面との間に介在される絶縁性の接合材と、前記アイランドの側方に、前記アイランドと離間して配置されるリードとをさらに含み、前記電極パッドと前記リードとの間に架設され、前記電極パッドと前記リードとを電気的に接続する前記ボンディングワイヤとしての表面ワイヤと、前記半導体チップの裏面と前記アイランドとの間に架設され、前記半導体チップの裏面と前記アイランドとを電気的に接続する裏面ワイヤとを備えることが好ましい。
この構成によれば、半導体チップは、その裏面が絶縁性の接合材によりアイランドに接合されている。アイランドの側方には、リードがアイランドと離間して配置される。半導体チップの表面に形成されたパッドとリードとの間には、表面ワイヤが架設されている。これにより、パッドとリードとが電気的に接続されている。
また、半導体チップの裏面とアイランドとの間には、半導体チップとアイランドとを電気的に接続する裏面ワイヤが架設されている。これにより、接合材が絶縁性であっても、裏面ワイヤを介して、半導体チップの裏面とアイランドとを電気的に接続することができる。すなわち、はんだ以外の接合材を用いても、その接合材の電気的な特性にかかわらず、半導体チップの裏面とアイランドとの電気的な接続を達成することができる。

また、前記裏面ワイヤは、銅からなることが好ましい。銅は、ワイヤの材料として広く用いられる金と比較して安価であるため、裏面ワイヤの材料コストを低減することができる。また、銅は、電気伝導率が高いので、半導体チップとアイランドとの間での電気抵抗を低減することができる。また、銅からなる裏面ワイヤは、放熱性が良好であるため、放熱性の観点からは、銅からなる裏面ワイヤを多数設けることは有効である。この場合、表面ワイヤ(ボンディングワイヤ)および裏面ワイヤが同一材料であるため、ワイヤボンダにセットされる材料を変更することなく、そのワイヤボンダにより、表面ワイヤおよび裏面ワイヤを形成することができる。そのため、半導体装置の製造工程を簡素化することができる。
また、前記アイランドには、貫通孔がその厚さ方向に貫通して形成されており、前記裏面ワイヤは、前記貫通孔を通して、前記半導体チップの裏面と前記アイランドとの間に架設されていてもよい。 これにより、半導体チップの裏面が貫通孔から露出し、その露出した部分に裏面ワイヤが接続されることによって、半導体チップの裏面とアイランドとの電気的な接続を達成することができる。この場合、アイランドにおける半導体チップの裏面と対向する部分の面積は、必然的に、半導体チップの裏面の面積よりも小さくなり、半導体チップとアイランドとの対向部分にのみ絶縁性の接合材が介在されていればよいので、接合材の使用量を低減することができる。その結果、半導体装置の材料コストを低減することができる。

また、前記裏面ワイヤは、複数設けられているのが好ましい。これにより、半導体チップとアイランドとの電気的な接続の確実性を向上させることができる。 また、前記アイランドにおける前記半導体チップの裏面と対向する部分の面積は、前記半導体チップの裏面の面積よりも小さくてもよい。
また、前記半導体装置は、前記半導体チップが接合されるリードフレームと、前記リードフレームと前記半導体チップとの間に介在され、Bi系材料からなる接合材と、Cuからなり、前記リードフレームにおける前記半導体チップと対向する面上に設けられたスペーサとをさらに含んでいてもよい。
この構成によれば、リードフレームと半導体チップとを接合する接合材が、Bi系材料からなるので、接合材の鉛フリー化を達成することができる。
また、リードフレームと半導体チップとの間にスペーサが設けられているため、リードフレームと半導体チップとの距離を、少なくともスペーサの高さに維持することができる。したがって、スペーサの高さを適当に調節することにより、リードフレームと半導体チップとの間に、十分な厚さを有する接合材を介在させることができる。その結果、リードフレームの反りに起因する応力が接合材に発生しても、その応力を十分緩和することができる。そのため、半導体チップの反り量を低減することができる。よって、半導体チップにおけるクラックの発生を防止することができる。また、半導体チップおよびリードフレームの厚さを大きくする必要がないので、半導体装置のパッケージ本体が大型化することもない。
さらに、スペーサがCuからなり、Cuの熱伝導率(約398W/m・K)はBiの熱伝導率(約9W/m・K)比べて非常に大きいので、リードフレームと半導体チップとの間の熱伝導性を向上させることができる。そのため、半導体チップで発生する熱を、Cuスペーサを介してリードフレームに逃がすことができる。したがって、半導体チップの放熱性を十分に確保することができる。
また、スペーサがAu、Ag、Niなどの金属元素などからなる場合、接合材中のBiがスペーサと反応し、上記金属元素と化合物を形成したり、共晶組成を形成したりするかもしれない。そして、Biと上記金属元素との金属間化合物は、硬くて脆いため、半導体装置の温度サイクル試験(TCY試験)時に、破壊の起点になるおそれがある。また、Biと上記金属元素との共晶組成物の融点は、Bi単体の融点よりも低い。たとえば、Bi単体の融点が約271℃であるのに対し、BiとAuとの共晶組成物の融点は約241℃であり、BiとAgとの共晶組成物の融点は約262℃である。そのため、半導体装置を実装するときのリフロー(ピーク温度が約260℃)時に、接合材が再溶融するおそれがある。
これに対し、CuはBiとほとんど反応しないので、スペーサがCuからなるこの半導体装置では、接合材の融点低下や耐温度サイクル性の低下を抑制することができる。
また、前記リードフレームは、Cuからなっていてもよい。
リードフレームの材料としては、Cu以外に、たとえば、42アロイ(Fe−42%Ni)などのFe系素材が知られている。42アロイの熱膨張係数は、約4.4〜7.0×10−6/℃である。42アロイからなるリードフレームでは、Cu(熱膨張係数が約16.7×10−6/℃)からなるリードフレームよりも、熱膨張量が小さくなって、それによりリードフレームの反り量を小さくできるかもしれない。しかし、42アロイを使用する場合、Cuを使用する場合よりもコストがかかり、また、放熱性が低下する。
これに対し、上記の半導体装置では、リードフレームがCuからなる場合でも、リードフレームの反りに起因する応力を、接合材で十分緩和することができる。そのため、リードフレームの材料としてCuを問題なく使用でき、コストや放熱性を維持することができる。
なお、リードフレームの材料として使用されるCuは、Cuを主として含有するCu系素材であり、たとえば、純度99.9999%(6N)以上、純度99.99%(4N)以上といった高純度銅、Cuと異種金属との合金(たとえば、Cu−Fe−P合金など)などを包含している。
また、前記半導体装置では、前記半導体チップが、Si基板からなっていてもよい。その場合、前記Si基板が、前記スペーサに支持されることとなる。
この構成では、Si基板がスペーサに支持されているので、Si基板とリードフレームとがスペーサを介して熱交換可能に接続される。したがって、リードフレームが熱膨張するとき、リードフレームの熱がSi基板へ伝達される。そのため、半導体装置を実装するときのリフロー時において、リードフレームから伝達される熱により、Si基板を熱膨張させることができる。その結果、リードフレームの熱膨張量とSi基板の熱膨張量との差を小さくすることができるので、Si基板の反り量を低減することができる。
また、前記半導体装置では、前記半導体チップにおける前記リードフレームとの対向面に、Cu層が形成されていることが好ましい。
この構成では、半導体装置において、接合材はCu層に接合されることとなる。上記したように、CuはBiとほとんど反応しないので、接合材の融点低下や耐温度サイクル性の低下を抑制することができる。また、半導体チップとスペーサとが接触する場合、その接触が、Cu層とCuスペーサとの同種金属同士の接触となるので、半導体チップとスペーサとの接触による影響(たとえば、Cuスペーサの高抵抗化、Cuスペーサの侵食など)を低減することができる。
また、前記接合材が、SnまたはZnを含有していることが好ましい。
この構成では、接合材が、SnまたはZnを含有しているので、リードフレームおよび半導体チップに対する接合材の濡れ性を向上させることができる。
たとえば、上記のように、半導体チップにおけるリードフレームとの対向面にCu層が形成されている場合、接合材におけるCu層との界面付近に、Cu−Sn合金やCu−Zn合金からなる部分を形成することができる。そのため、当該合金部分によって、半導体チップと接合材との接合強度を向上させることができる。
また、Snの熱伝導率は約73W/m・Kであり、Znの熱伝導率は約120W/m・Kであり、Biの熱伝導率(約9W/m・K)に比べて高い。そのため、接合材がBiのみからなる場合に比べて、接合材の熱伝導率を向上させることができる。その結果、半導体チップの放熱性を一層向上させることができる。
また、前記スペーサは、ワイヤボンディング法により形成されていてもよい。
この構成では、リードフレーム上へのスペーサの形成に際して、従来から実績のあるワイヤボンディング法が利用される。そのため、スペーサを簡単に形成することができる。ワイヤボンディング方により形成されるスペーサは、たとえば、スタッドバンプ、ワイヤリングなどである。
また、前記スペーサは、3つ以上設けられていることが好ましい。

この構成では、スペーサが3つ以上設けられているので、半導体チップを少なくとも3点で支持することができる。これにより、リードフレームの表面に対して傾かないように、半導体チップをスペーサ上で安定させることができる。そのため、リードフレームと半導体チップとの距離をほぼ均等な大きさにすることができる。その結果、リードフレームと半導体チップとの対向方向(縦方向)における接合材の線膨張係数が均一になるため、接合材における応力の偏りを抑制することができ、応力を全体的に緩和することができる。また、半導体チップで発生する熱を、3つ以上のCuスペーサを利用して放散できるので、半導体チップの放熱性を一層向上させることができる。 また、前記半導体装置では、前記樹脂パッケージのpHが4.5を超えていることが好ましい。

本発明者らは、パッド−ワイヤ間における電気的オープンの要因について、鋭意検討したところ、要因は樹脂パッケージのpHであることを見出した。 具体的には、パッケージ内部に水分が浸入すると、その水分により銅が酸化し、ワイヤ表面が酸化第一銅(CuO)および酸化第二銅(CuO)からなる皮膜で被覆される。このような表面皮膜は、樹脂パッケージのpHが比較的低い(たとえば、pH=4.2〜4.5)低pH環境下では、銅の酸化が促進され、酸化第二銅の体積割合が増加する。酸化第二銅の体積割合が増加すると、銅ワイヤと樹脂パッケージとが剥離する場合がある。そして、銅ワイヤと樹脂パッケージとの剥離により生じる隙間が水分の移動経路となるため、電極パッドと銅ワイヤとの接合界面に水分が入り込みやすくなる。そのため、HAST試験中などにおいて、当該接合界面に入り込んだ水分によりアルミニウムパッド(電極パッド)の腐食が進行し、電気的オープンが生じる。
これに対し、この構成によれば、樹脂パッケージのpHが4.5を超えているため、ボンディングワイヤが低pH環境(たとえば、pHが4.5以下の環境)よりも高いpH環境下に置かれる。
そのため、酸化第二銅の形成を抑制することができるので、酸化第二銅の体積増加を抑制することができる。その結果、銅ワイヤと樹脂パッケージとの間における剥離の発生を抑制することができる。
したがって、PCT(Pressure Cooker Test)やHAST(Highly Accelerated temperature and humidity Stress Test)など試験など、パッケージ内部に水分が浸入しやすい状況に半導体装置が置かれても、銅ワイヤと樹脂パッケージとの間に水分の移動経路がないため、電極パッドと銅ワイヤとの接合界面への水分の浸入を抑制することができる。そのため、当該接合界面と水分との接触を抑制することができる。その結果、電極パッド(アルミニウムパッド)の腐食の進行を抑制することができるので、パッド−ワイヤ間での電気的オープンを抑制することができる。よって、半導体装置の接続信頼性を向上させることができる。
また、前記樹脂パッケージのpHは、4.5を超えて7.0未満であることが好ましく、6.0以上7.0未満であることがさらに好ましい。樹脂パッケージのpHが上記このような範囲であれば、銅ワイヤと樹脂パッケージとの間における剥離の発生を一層抑制することができる。
また、前記半導体装置は、前記半導体チップが搭載されるダイパッドと、前記ダイパッドの周囲に配置された複数の電極リードとを有するリードフレームを含んでいてもよい。その場合、前記リードフレームが、Cuを主として含有するCu系素材からなることが好ましい。
この構成では、電極リードとボンディングワイヤとの接合が同種金属同士の接合(Cu−Cu接合)となるため、電極リードとボンディングワイヤとの界面において酸化第二銅(CuO)の形成を抑制することができる。そのため、酸化第二銅の体積増加を抑制することができる。その結果、ボンディングワイヤと樹脂パッケージとの接合界面における剥離の発生を抑制することができる。
また、前記半導体装置では、前記樹脂パッケージの材料に、塩素イオンを捕獲する性質を有するイオン捕獲成分が含有されていることが好ましい。
この構成によれば、電極パッドとボンディングワイヤとの接合部分において、AlCu合金(CuAl)とClとの反応を抑制することができ、その反応生成物であるAl(アルミナ)の生成を防止することができる。その結果、電極パッドとボンディングワイヤとがAlにより絶縁分離されることを防止できる。すなわち、電極パッドとボンディングワイヤとの間での導通不良の発生を防止することができる。
イオン捕獲成分は、水酸基を有していることが好ましい。この場合、水酸基とClとの陰イオン交換反応により、イオン捕獲成分がClを良好に捕獲することができる。
また、請求の範囲に記載した特徴のほか、本願による開示から把握されるべき他の特徴を例示すれば次のとおりである。
<第2実施形態の開示から把握されるべき特徴>
たとえば、第2実施形態の開示からは、下記(1)〜(7)の発明を把握することができる。
(1)の発明は、半導体チップと、前記半導体チップ上に形成された電極パッドと、線状に延びる本体部と、前記本体部の一端に形成され、前記電極パッドに接合された、前記本体部よりも大径の接合部とを有するボンディングワイヤとを含み、前記接合部は、前記電極パッドに接触するベース部と、前記ベース部上に形成された中間部と、前記中間部から突出し、前記中間部を介して前記ベース部に連続する突出部とを有する断面視凸状であり、前記中間部は、前記電極パッドに対して垂直に切断したときの断面形状が非直線状である側面を有する、半導体装置である。
(1)の半導体装置は、たとえば、(7)の発明、すなわち、(7)ボンディングワイヤが挿通されるストレート孔が形成されたキャピラリで保持されたボンディングワイヤの先端部に、金属ボールを形成するボール形成工程と、半導体チップ上に形成された電極パッドに、前記キャピラリにより、前記金属ボールを押し付けつつ超音波振動させることにより、前記金属ボールを前記電極パッドに接合する接合工程とを含み、前記キャピラリは、前記ストレート孔の軸方向に沿って切断したときの断面形状が非直線状である側面を有するチャンファ部を備え、前記接合工程では、非直線状の前記側面に対して交差する方向に沿って、前記金属ボールを超音波振動させる、半導体装置の製造方法により製造することができる。
この方法によれば、ボンディングワイヤは、金属ボールが、電極パッドに押し付けられつつ、チャンファ部の非直線状の側面に対して交差する方向に沿って超音波振動されることにより、電極パッドに接合される。
そして、超音波の印加により、金属ボールの一部がキャピラリの下方に広がってベース部が形成されるとともに、他の一部がストレート孔内に押し込まれて突出部が形成される。そして、チャンファ部内に残存した残りの部分により中間部が形成される。
上記のようなキャピラリを用いて形成される接合部では、中間部がチャンファ部の側面の形状に応じて形成される。そのため、中間部は、超音波が印加された方向に沿って、電極パッドに対して垂直に切断したときの断面形状が非直線状である側面を有することとなる。
そのため、ボンディングワイヤの接合時、超音波の印加方向に沿って中間部にかかる応力を、中間部の特定箇所に集中させることなく、非直線状の側面に分散させることができる。これにより、電極パッドにかかる応力を緩和することができる。その結果、電極パッド下方での損傷の発生を抑制することができる。
非直線状の側面は、たとえば、下記(2)〜(4)の発明の態様であってもよい。(2)の発明は、非直線状の前記側面が、前記接合部の内方へ湾曲する湾曲面である、(1)の半導体装置である。(3)の発明は、非直線状の前記側面の断面形状が、曲線波形である、(1)の半導体装置である。(4)の発明は、非直線状の前記側面の断面形状が、直線波形である、(1)の半導体装置である。
また、(5)の発明は、非直線状の前記側面が、前記接合部の全周にわたって形成されている、(1)〜(4)のいずれか一つの半導体装置である。
この構成では、非直線状の側面が全周にわたって形成されているので、中間部にかかる応力を、中間部の側面全体に効率よく分散させることができる。そのため、電極パッドにかかる応力を一層緩和することができる。
また、(6)の発明は、前記ボンディングワイヤが、銅からなる、(1)〜(5)のいずれか一つの半導体装置である。
銅は金よりも硬くて変形し難いので、1st接合の形成にあたっては、荷重および超音波を、金ワイヤの場合よりも大きくする必要がある。そのため、接合部の中間部にかかる応力が、金ワイヤを用いた場合よりも大きくなり、その大きな応力が電極パッドにかかると、電極パッド下方において、半導体チップにクラックが入るなど、大きな損傷が発生するおそれがある。
しかし、上記のような中間部の形状であれば、大きな応力がかかっても、その応力を効果的に緩和することができる。そのため、電極パッド下方における損傷を効果的に抑制することができる。
<第3実施形態の開示から把握されるべき特徴>
たとえば、第3実施形態の開示からは、下記(1)〜(5)の発明を把握することができる。
(1)の発明は、半導体チップと、前記半導体チップ上に形成された電極パッドと、線状に延びる本体部と、前記本体部の一端に形成され、前記電極パッドに接合された接合部とを有するボンディングワイヤとを含み、前記ボンディングワイヤは、銅からなり、前記本体部の線径の3乗に対する前記接合部の体積の比が、1.8〜5.6である、半導体装置である。
また、(2)の発明は、熱伝導率が15〜45W/m・Kの材料からなるキャピラリで保持された、銅からなるボンディングワイヤの先端部を熱溶融させることにより、前記ボンディングワイヤの先端部に金属ボールを形成するボール形成工程と、半導体チップ上に形成された電極パッドに、前記キャピラリにより、前記金属ボールを押し付けつつ超音波振動させることにより、前記金属ボールを前記電極パッドに接合する接合工程とを含む、半導体装置の製造方法である。
この方法によれば、銅からなるボンディングワイヤにおける金属ボールの形成に際して、熱伝導率が15〜45W/m・Kの材料からなるキャピラリが用いられる。これにより、ボンディングワイヤの本体部の線径に対する径の大きさが1.5〜2.2倍といった、比較的小さな径の金属ボールを安定して形成することができる。
このような径のFABの体積は、ボンディングワイヤの本体部の線径の3乗に対して、1.8〜5.6倍である。
そのため、上記した径の金属ボールがキャピラリにより押し付けつつ超音波振動されることにより形成されるボンディングワイヤの接合部は、(1)の半導体装置のように、ボンディングワイヤの本体部の線径の3乗に対して1.8〜5.6倍の体積を有する。すなわち、ボンディングワイヤの本体部の線径の3乗に対する接合部の体積の比(体積/(線径))が、1.8〜5.6となる。
したがって、電極パッドのピッチの大きさによらず、比較的太いボンディングワイヤを用いることができるため、ボンディングワイヤの熱伝導率および電気伝導率を向上させることができる。また、銅ワイヤが用いられているので、金ワイヤを用いる場合よりも、コストを低減することができる。
また、(3)の発明は、前記キャピラリが、多結晶ルビーからなる、(2)の半導体装置の製造方法である。(4)の発明は、前記キャピラリが、単結晶ルビーからなる、(2)の半導体装置の製造方法である。
すなわち、キャピラリの材料としては、たとえば、(3)の多結晶ルビー(熱伝導率が、たとえば、17〜19W/m・K程度)や、(4)の単結晶ルビー(熱伝導率が、たとえば、41〜43W/m・K程度)を用いることができる。
また、(5)の発明は、前記ボール形成工程では、前記ボンディングワイヤの線径が大きいほど、前記ボンディングワイヤに印加する電流を大きくする、(2)〜(4)のいずれか一つの半導体装置の製造方法である。
この方法では、ワイヤ線径が大きいほど、金属ボール形成時にワイヤに印加される電流が大きくなるので、より真球に近い金属ボールを効率よく形成することができる。
<第4実施形態の開示から把握されるべき特徴>
たとえば、第4実施形態の開示からは、下記(1)〜(4)の発明を把握することができる。
(1)の発明は、キャピラリで保持された銅からなるボンディングワイヤの先端部を熱溶融させることにより、前記ボンディングワイヤの先端部に金属ボールを形成するボール形成工程と、半導体チップ上に形成された金属製の電極パッドに、前記キャピラリにより、前記金属ボールを押し付けつつ超音波振動させることにより、前記金属ボールを前記電極パッドに接合する接合工程とを含み、前記接合工程では、前記キャピラリにより前記金属ボールに対して、押し付け初期に相対的に大きな荷重を瞬時にかけ、その後、相対的に小さな荷重をかける、ワイヤボンディング方法である。
また、(3)の発明は、半導体チップと、前記半導体チップ上に形成された金属製の電極パッドと、線状に延びる本体部と、前記本体部の一端に形成され、前記電極パッドに接合された接合部とを有するボンディングワイヤとを含み、前記ボンディングワイヤは、銅からなり、前記電極パッドにおける前記接合部との接合領域からその接合時にはみ出した前記電極パッドの材料のはみ出し部分が、前記電極パッドの表面に接している、半導体装置である。
(1)のワイヤボンディング方法によれば、銅からなるボンディングワイヤの先端部に金属ボールが形成された後、電極パッドに金属ボールを押し付けつつ超音波振動させることにより、金属ボールが電極パッドに接合される。
金属ボールの接合時、金属ボールには、一定の荷重および超音波が同時間印加されるのではなく、超音波が印加されつつ、押し付け初期に相対的に大きな荷重がかけられ、その後、相対的に小さな荷重がかけられる。
このようなワイヤボンディング方法によれば、金属ボールの押し付け初期には、瞬時にかけられる相対的に大きな荷重によって、金属ボールを効果的に変形させることができる。
一方、押し付け初期後は、金属ボールにかけられる荷重が相対的に小さくされるため、相対的に小さい荷重と共に印加される超音波により、電極パッドに対してボンディングワイヤを優れた強度で接合することができる。
ところで、金よりも硬くて変形し難い銅ワイヤの1st接合の形成にあたって、荷重および超音波を金ワイヤの条件よりも大きくすると、金属ボールにより押し広げられたパッドの材料が、電極パッドの表面から浮き上がって外方へ大きくはみ出す、いわゆる過度のスプラッシュが生じる場合がある。また、電極パッドの直下に大きな負荷がかかり、その結果、半導体チップ本体にクラックが発生するおそれがある。
しかし、(1)の方法では、押し付け初期後に荷重が小さくされるため、超音波が印加された金属ボールによる、電極パッドの押し広げを抑制することができる。そのため、電極パッドにおける過度のスプラッシュの発生を抑制することができる。また、電極パッドに対して相対的に大きな荷重がかかる期間が押し付け初期のみであるため、電極パッドの直下に大きな負荷がかかることを抑制することができる。その結果、半導体チップにおけるクラックの発生を抑制することができる。
そして、この方法を利用して作製された半導体装置では、たとえば、(3)の半導体装置のように、ボンディングワイヤの接合時に電極パッドの接合領域からはみ出すパッド材料のはみ出し部分を、電極パッドの表面から浮き上がらせることなく、電極パッドの表面に接触させることができる。

また、(4)の発明は、前記電極パッドが、アルミニウムを含む金属材料からなる、(3)の半導体装置である。(4)の半導体装置のように、電極パッドがアルミニウムを含む金属材料からなる半導体装置では、銅ワイヤを用いた場合に過度のスプラッシュが生じやすい。しかし、このような半導体装置においても、上記のワイヤボンディング方法を利用すれば、過度のスプラッシュを効果的に抑制することができる。 また、(2)の発明は、前記接合工程では、前記金属ボールが前記電極パッドに接触してからの第1時間、相対的に大きな荷重をかけ、その後、前記第1時間よりも長い第2時間、相対的に小さな荷重をかける、(1)のワイヤボンディング方法である。
この方法では、金属ボールに相対的に大きな荷重をかける第1時間よりも、相対的に小さな荷重をかける第2時間を長くすることにより、電極パッドに対するボンディングワイヤの接合強度を向上させることができる。
<第5実施形態の開示から把握されるべき特徴>
たとえば、第5実施形態の開示からは、下記(1)〜(4)の発明を把握することができる。
(1)の発明は、半導体基板と、前記半導体基板上に形成された配線と、前記配線を被覆する絶縁層と、前記絶縁層上に形成されたバリア層と、前記バリア層上において、前記配線の一部と対向する位置に形成された電極パッドと、銅からなり、前記電極パッドに接合されたボンディングワイヤとを含み、平面視において、前記ボンディングワイヤと前記電極パッドとの接合領域に重なる前記配線の面積が、前記接合領域の面積の26.8%以下である半導体装置である。
平面視において接合領域に重なる配線の面積(配線の重なり面積)が接合領域の面積の26.8%以下であるため、電極パッド直下のバリア層と配線との対向面積が比較的小さくなる。そのため、たとえば、ボンディングワイヤと電極パッドとの接合時に、バリア層が配線側に押圧されても、その押圧による配線および絶縁層の変形が生じにくく、そのような変形によるバリア層への応力の集中を防止することができる。その結果、バリア層におけるクラックの発生を防止することができるので、半導体装置の信頼性を向上させることができる。
また、(2)の発明は、前記絶縁層は、第1の層間絶縁膜と、前記第1の層間絶縁膜上に積層された第2の層間絶縁膜とを含み、前記配線は、前記第1の層間絶縁膜に被覆されている、(1)の半導体装置である。
すなわち、絶縁層は、第1の層間絶縁膜と、第1の層間絶縁膜上に積層された第2の層間絶縁膜とを含んでいてもよく、その場合、配線は、第1の層間絶縁膜に被覆され、第1の層間絶縁膜と第2の層間絶縁膜との間に別の配線が存在していなくてもよい。
また、(3)の発明は、前記半導体基板上に積層された下側層間絶縁膜と、前記下側層間絶縁膜上に積層された上側層間絶縁膜とをさらに含み、前記配線は、前記上側層間絶縁膜と前記絶縁層との間に形成されている、(1)の半導体装置である。
すなわち、半導体装置は、半導体基板上に積層された下側層間絶縁膜と、下側層間絶縁膜上に積層された上側層間絶縁膜とをさらに含んでいてもよく、その場合、配線は、上側層間絶縁膜と絶縁層との間に形成され、上側層間絶縁膜と下側層間絶縁膜との間に別の配線が存在していなくてもよい。
また、(4)の発明は、前記配線は、互いに間隔を空けて複数設けられており、前記電極パッドは、少なくとも1つの前記配線と、前記絶縁層における前記配線間に挟まれる部分とに対向している、(1)〜(3)のいずれか一つの半導体装置である。
すなわち、配線は、互いに間隔を空けて複数設けられていてもよく、その場合、電極パッドは、少なくとも1つの配線と、絶縁層における配線間に挟まれる部分とに対向していることが好ましい。
配線が互いに間隔を空けて複数設けられている構成では、複数の配線の重なり面積は、各配線の重なり面積の合計であり、その合計が、接合領域の面積の26.8%以下である。したがって、各配線の重なり面積は全て、接合領域の面積の26.8%未満である。
そして、電極パッドが、少なくとも1つの配線と、絶縁層における配線間に挟まれる部分とに対向している。これにより、それぞれの重なり面積が接合領域の面積の26.8%に満たない複数の配線は、電極パッドにおける接合領域に対して、分散して対向することとなる。そのため、バリア層が配線側に押圧されたときに、その押圧による配線および絶縁層の変形量を小さく抑えることができる。その結果、バリア層における特定箇所への応力集中を抑制することができる。よって、バリア層におけるクラックの発生を一層防止することができる。
<第6実施形態の開示から把握されるべき特徴>
たとえば、第6実施形態の開示からは、下記(1)〜(4)の発明を把握することができる。
(1)の発明は、複数の接合対象物にボンディングワイヤを接続して、半導体装置を製造する方法であって、キャピラリで保持された銅からなるボンディングワイヤの先端部に放電エネルギを与えることにより、前記先端部を溶融させて金属ボールを形成するボール形成工程と、前記金属ボールを、金属材料からなる前記接合対象物に接合する接合工程と、前記金属ボールから延びる前記ボンディングワイヤを、前記キャピラリから切り離す切断工程とを含み、前記ボール形成工程、前記接合工程および前記切断工程をこの順に複数回繰り返して、各前記接合対象物に前記ボンディングワイヤを順次接続する場合に、1サイクル目における前記ボール形成工程時の第1放電エネルギを、2サイクル目以降における前記ボール形成工程時の第2放電エネルギよりも高くする、半導体装置の製造方法である。
1サイクル目のボール形成工程時にボンディングワイヤに与えられる第1放電エネルギが、2サイクル目以降のボール形成工程時にボンディングワイヤに与えられる第2放電エネルギよりも高くされる。そのため、1サイクル目において、ボンディングワイヤの周囲の温度環境を安定化させることができる。その結果、1サイクル目において比較的大きな金属ボールを形成することができる。
したがって、第1放電エネルギを適宜調整することにより、1サイクル目の金属ボールの大きさと、2サイクル目以降の金属ボールの大きさとをほぼ同じにすることができる。その結果、全サイクルを通して金属ボールの大きさのばらつきを抑制することができる。
また、ボール形成工程、接合工程および切断工程が一連の工程で実行されるので、作製された金属ボールは、しばらく放置されることなく、速やかに接合対象物に接合される。そのため、金属ボールの酸化を抑制することができるので、接合対象物に対するボンディングワイヤの接続不良を抑制することができる。

また、(2)の発明は、前記第1放電エネルギを、前記第2放電エネルギの105〜115%にする、(1)の半導体装置の製造方法である。すなわち、前記半導体装置の製造方法では、前記第1放電エネルギを、前記第2放電エネルギの105〜115%にすることが好ましい。第1放電エネルギが上記した範囲であれば、金属ボールの大きさのばらつきを一層抑制することができる。 そして、前記半導体装置の製造方法により、例えば、(3)の半導体装置を製造することができる。すなわち、(3)の発明は、半導体チップと、前記半導体チップ上に形成された複数の電極パッドと、銅からなり、複数の前記電極パッドのそれぞれに1本ずつ接続され、前記電極パッドに接合されたパッド接合部を有する複数のボンディングワイヤとを含み、全ての前記ボンディングワイヤの前記接合部分の体積の平均に対する、各前記接合部分の体積のばらつきが、±15%以内である、半導体装置である。

また、(4)の発明は、全ての前記ボンディングワイヤの前記接合部分の体積の平均に対する、各前記接合部分の体積のばらつきが、±10%以内である、(3)の半導体装置である。すなわち、この半導体装置では、全てのボンディングワイヤの接合部分の体積の平均に対する、各接合部分の体積のばらつきが、±10%以内であることが好ましい。<第7実施形態の開示から把握されるべき特徴>
たとえば、第7実施形態の開示からは、下記(1)〜(5)の発明を把握することができる。
(1)の発明は、キャピラリに保持された銅ワイヤの先端にFABを形成する工程と、前記キャピラリを半導体チップの表面に形成されたパッドに接近させて、前記FABを前記パッドに当接させる工程と、前記FABの前記パッドへの当接後、前記キャピラリにより前記FABに荷重を加える工程と、前記キャピラリに設けられた超音波振動子に駆動電流を印加する工程とを含む、ワイヤボンディング方法である。
このワイヤボンディング方法では、銅ワイヤの先端に形成されたFABがパッドに当接した後、キャピラリによりFABに荷重が加えられる。また、FABに荷重が加えられている期間と一部重複して、キャピラリに設けられた超音波振動子に駆動電流が印加される。そのため、荷重によりFABが変形しつつ、超音波振動子から伝搬する超音波振動によりFABがパッドに擦りつけられる。その結果、FABとパッドとの接合が達成される。
そして、キャピラリとしてボトルネックタイプキャピラリを用いる場合には、超音波振動子に印加される駆動電流の値を、キャピラリとしてスタンダードタイプキャピラリが用いられる場合における駆動電流の値の1.3倍以上1.5倍以下の範囲内に設定する。具体的には、下記(2)の発明のように駆動電流の値の1.4倍に設定してもよい。
すなわち、(2)の発明は、前記キャピラリとしてボトルネックタイプキャピラリが用いられる場合における前記駆動電流の値が、前記キャピラリとしてスタンダードタイプキャピラリが用いられる場合における前記駆動電流の値の1.4倍に設定される、(1)のワイヤボンディング方法である。
これにより、ワイヤボンディングに用いられるキャピラリがスタンダードタイプキャピラリからボトルネックタイプキャピラリに変更されても、FABに加えられる荷重およびキャピラリに設けられた超音波振動子の駆動電流の大きさを簡単に設定することができ、パッドに対する銅ワイヤの良好な接合を達成することができる。
また、(3)の発明は、前記超音波振動子に印加される駆動電流の値は、前記FABの前記パッドへの当接後、所定値まで漸増される、(1)または(2)のワイヤボンディング方法である。
(3)のワイヤボンディング方法のように、FABのパッドへの当接後は、超音波振動子に印加される駆動電流の値が漸増される一方で、FABに荷重が加えられることにより、FABが押し潰されるように変形し、FABとパッドとの当接部分の面積が漸増する。これにより、超音波振動子からFABに伝搬する超音波振動のエネルギが漸増し、また、パッドに擦りつけられるFABの面積が漸増する。その結果、接合完了後のFAB(ファーストボール部)の中央部の下方において、FABに伝搬する超音波振動のエネルギの急増によるダメージがパッドおよびパッドの下層に生じることを抑制しつつ、ファーストボール部のパッドとの接合面の周縁部までパッドに良好に接合された状態を得ることができる。
また、(4)の発明は、前記超音波振動子に印加される駆動電流の値は、前記FABの前記パッドへの当接後、一定の変化率で前記所定値まで増加される、(3)のワイヤボンディング方法である。
また、(5)の発明は、前記FABの前記パッドへの当接前から、前記超音波振動子に駆動電流が印加されている、(1)〜(4)のいずれか一つのワイヤボンディング方法でる。
この場合、FABがパッドに当接した瞬間から、FABとパッドとの当接部分に超音波振動が伝搬し、その当接部分がパッドに擦りつけられる。その結果、ファーストボール部のパッドとの接合面の中央部(FABとパッドとが初めて当接する部分)がパッドに良好に接合された状態を得ることができる。
<第8実施形態の開示から把握されるべき特徴>
たとえば、第8実施形態の開示からは、下記(1)〜(6)の発明を把握することができる。
(1)の発明は、表面にパッドが設けられた半導体チップと、一端が前記パッドに接続され、少なくとも当該パッドとの接合部にZn(亜鉛)が含まれる銅ワイヤとを備えている、半導体装置である。
銅ワイヤには、少なくとも半導体チップのパッドとの接合部(以下、この項において「パッド接合部」という。)にZnが含まれている。言い換えれば、銅ワイヤのパッド接合部がCuとZnとの合金(黄銅)からなる。そのため、パッド接合部が酸化しにくい。よって、酸化に起因するパッド接合部のパッドからの剥がれの発生を防止することができる。
また、(2)の発明は、前記パッドは、少なくとも表層部にZnからなるZn層を有している、(1)の半導体装置である。また、(3)の発明は、前記パッドは、前記Zn層の単一層からなる、(2)の半導体装置である。また、(4)の発明は、前記パッドは、AlからなるAl層をさらに有し、前記Zn層は、前記Al層上に形成されている、(2)の半導体装置である。
すなわち、パッドは、少なくとも表層部にZnからなるZn層を有していれば、そのZn層の単一層で構成されてもよく、AlからなるAl層とZn層との積層体であってもよい。
ただし、パッドがAl層およびZn層からなる場合、それらが直に接触すると、AlとZnとが共晶結合する。Alの融点が660℃であり、Znの融点が419℃であるのに対し、AlとZnとが共晶結合したZn−Al合金の融点は低く、たとえば、78Zn−22Al合金の融点は275℃である。そのため、パッドがZn−Al合金を有していると、熱処理時にパッドが溶融するおそれがある。
そこで、(5)の発明は、前記Al層と前記Zn層との間に介在され、TiからなるTi層およびTiNからなるTiN層を前記Al層側からこの順に積層した構造を有するバリア膜をさらに含む、(4)の半導体装置である。
バリア膜が介在されることにより、Al層に含まれるAlとZn層に含まれるZnとの共晶結合を防止することができる。
また、(6)の発明は、前記銅ワイヤの全体にZnが含まれる、(1)〜(5)のいずれか一つの半導体装置である。
すなわち、銅ワイヤは、純銅からなるワイヤであってもよいし、黄銅からなるワイヤであってもよい。銅ワイヤが黄銅からなるワイヤであれば、パッドがZn層を有していなくても、パッド接合部が黄銅からなり、パッド接続部の酸化によるパッドからの剥がれの発生を防止することができる。
<第9実施形態の開示から把握されるべき特徴>
たとえば、第9実施形態の開示からは、下記(1)〜(7)の発明を把握することができる。
(1)の発明は、半導体チップと、前記半導体チップが接合されるダイパッドと、前記ダイパッドの周囲に配置されたリードと、金属材料からなり、前記半導体チップと前記リードとに跨って設けられ、前記半導体チップと前記リードとを電気的に接続するボンディングワイヤと、金属材料からなり、前記半導体チップと前記ダイパッドおよび前記リードとの電気的な接続に寄与しない非電気接続部材とを含む、半導体装置である。
この半導体装置では、ダイパッドに接合された半導体チップとダイパッドの周囲に配置されたリードとの間に、金属材料からなるボンディングワイヤが架設されている。このボンディングワイヤにより、半導体チップとリードとが電気的に接続されている。また、半導体装置には、半導体チップとダイパッドおよびリードとの電気的な接続に寄与しない非電気接続部材が設けられている。非電気接続部材は、金属材料からなる。
半導体装置の動作時において、半導体チップからの発熱は、ダイパッド、リードおよび非電気接続部材に伝達される。そして、伝達された熱は、それらを一括して封止する封止樹脂中を伝播し、その封止樹脂の表面から放出(放熱)される。そのため、非電気接続部材が設けられていることにより、非電気接続部材が設けられていない構成と比較して、封止樹脂への熱伝達効率を向上させることができ、半導体装置の放熱性の向上を図ることができる。
また、非電気接続部材は、半導体チップとダイパッドおよびリードとの電気的な接続に寄与しない。そのため、非電気接続部材同士の接触を考慮する必要がなく、その配置に制約を受けないので、非電気接続部材を物理的に可能な限り密に配置することができる。その結果、半導体装置の放熱性のさらなる向上を図ることができる。

また、(2)の発明は、前記非電気接続部材は、前記ダイパッドまたは前記リードのいずれか一方にその両端部が接合されたループ状の金属ワイヤを含む、(1)の半導体装置である。 非電気接続部材がループ状の金属ワイヤである場合、ワイヤボンダを用いて、非電気接続部材を形成することができる。そのため、非電気接続部材を形成するための装置の追加を回避することができる。また、金属ワイヤ同士の接触を考慮することなく、非電気接続部材を配置することができるので、ワイヤボンダを用いて形成可能な限りの小さな間隔で非電気接続部材を形成することができる。
また、(3)の発明は、前記非電気接続部材は、前記ダイパッドまたは前記リードのいずれか一方上に配置されたスタッドバンプを含む、(1)または(2)の半導体装置である。
非電気接続部材がスタッドバンプである場合、ワイヤボンダを用いて、非電気接続部材を形成することができる。そのため、非電気接続部材を形成するための装置の追加を回避することができる。また、スタッドバンプ同士の接触を考慮することなく、非電気接続部材を配置することができるので、ワイヤボンダを用いて形成可能な限りの小さな間隔で非電気接続部材を形成することができる。
さらに、非電気接続部材は、ループ状の金属ワイヤとスタッドバンプとを組み合わせたものであってもよい。この場合、金属ワイヤのループ部分の隙間にスタッドバンプを配置することができるので、非電気接続部材の配置密度をさらに高くすることができ、半導体装置の放熱性のさらなる向上を図ることができる。

また、(4)の発明は、前記スタッドバンプが、複数積み重ねて設けられている、(3)の半導体装置である。 これにより、スタッドバンプの高さを半導体装置内のデッドスペースに合わせて変更することができるので、非電気接続部材の表面積をさらに大きくすることができる。その結果、半導体装置の放熱性のさらなる向上を図ることができる。
また、(5)の発明は、前記非電気接続部材は、銅からなる、(1)〜(4)のいずれか一つの半導体装置である。銅は、安価であるため、非電気接続部材の材料コストを低減することができる。また、銅は、熱伝導率が高いので、半導体装置の放熱量を向上させることができる。

また、(6)の発明は、前記ダイパッドおよび/または前記リードにおける前記非電気接続部材の接合部分には、銀めっきが施されている、(5)の半導体装置である。
また、(7)の発明は、前記ボンディングワイヤは、銅からなる、(1)〜(6)のいずれか一つの半導体装置である。すなわち、ボンディングワイヤは、銅からなることが好ましい。銅は、安価であるため、ボンディングワイヤの材料コストを低減することができる。また、銅は、電気伝導率が高いので、半導体チップとリードとの間での電気抵抗を低減することができる。<第10実施形態の開示から把握されるべき特徴>
たとえば、第10実施形態の開示からは、下記(1)〜(6)の発明を把握することができる。

(1)の発明は、半導体チップと、前記半導体チップの裏面に対向して配置されるアイランドと、前記アイランドと前記半導体チップの裏面との間に介在される絶縁性の接合材と、前記アイランドの側方に、前記アイランドと離間して配置されるリードと、前記半導体チップの表面に形成されたパッドと前記リードとの間に架設され、前記パッドと前記リードとを電気的に接続する表面ワイヤと、前記半導体チップの裏面と前記アイランドとの間に架設され、前記半導体チップの裏面と前記アイランドとを電気的に接続する裏面ワイヤとを備えている、半導体装置である。 この半導体装置では、半導体チップは、その裏面が絶縁性の接合材によりアイランドに接合されている。アイランドの側方には、リードがアイランドと離間して配置される。半導体チップの表面に形成されたパッドとリードとの間には、表面ワイヤが架設されている。これにより、パッドとリードとが電気的に接続されている。
また、半導体チップの裏面とアイランドとの間には、半導体チップとアイランドとを電気的に接続する裏面ワイヤが架設されている。これにより、接合材が絶縁性であっても、裏面ワイヤを介して、半導体チップの裏面とアイランドとを電気的に接続することができる。すなわち、はんだ以外の接合材を用いても、その接合材の電気的な特性にかかわらず、半導体チップの裏面とアイランドとの電気的な接続を達成することができる。

また、(2)の発明は、前記裏面ワイヤは、銅からなる、(1)の半導体装置である。つまり、裏面ワイヤは、銅からなることが好ましい。銅は、ワイヤの材料として広く用いられる金と比較して安価であるため、裏面ワイヤの材料コストを低減することができる。また、銅は、電気伝導率が高いので、半導体チップとアイランドとの間での電気抵抗を低減することができる。また、銅からなる裏面ワイヤは、放熱性が良好であるため、放熱性の観点からは、銅からなる裏面ワイヤを多数設けることは有効である。
また、(3)の発明は、前記表面ワイヤおよび前記裏面ワイヤは、同一材料からなる、(1)または(2)の半導体装置である。つまり、表面ワイヤおよび裏面ワイヤは、同一材料からなることが好ましい。表面ワイヤおよび裏面ワイヤが同一材料であれば、ワイヤボンダにセットされる材料を変更することなく、そのワイヤボンダにより、表面ワイヤおよび裏面ワイヤを形成することができる。そのため、半導体装置の製造工程を簡素化することができる。
また、(4)の発明は、前記アイランドには、貫通孔がその厚さ方向に貫通して形成されており、前記裏面ワイヤは、前記貫通孔を通して、前記半導体チップの裏面と前記アイランドとの間に架設されている、(1)〜(3)のいずれか一つの半導体装置である。 これにより、半導体チップの裏面が貫通孔から露出し、その露出した部分に裏面ワイヤが接続されることによって、半導体チップの裏面とアイランドとの電気的な接続を達成することができる。この場合、アイランドにおける半導体チップの裏面と対向する部分の面積は、必然的に、半導体チップの裏面の面積よりも小さくなり、半導体チップとアイランドとの対向部分にのみ絶縁性の接合材が介在されていればよいので、接合材の使用量を低減することができる。その結果、半導体装置の材料コストを低減することができる。
また、(5)の発明は、前記裏面ワイヤは、複数設けられている、(1)〜(4)のいずれか一つの半導体装置である。これにより、半導体チップとアイランドとの電気的な接続の確実性を向上させることができる。
また、(6)の発明は、前記アイランドにおける前記半導体チップの裏面と対向する部分の面積は、前記半導体チップの裏面の面積よりも小さい、(1)〜(5)のいずれか一つの半導体装置である。
<第11実施形態の開示から把握されるべき特徴>
たとえば、第11実施形態の開示からは、下記(1)〜(7)の発明を把握することができる。
(1)の発明は、リードフレームと、前記リードフレームに接合された半導体チップと、前記リードフレームと前記半導体チップとの間に介在され、Bi系材料からなる接合材と、Cuからなり、前記リードフレームにおける前記半導体チップと対向する面上に設けられたスペーサとを含む、半導体装置である。
この構成によれば、リードフレームと半導体チップとを接合する接合材が、Bi系材料からなるので、接合材の鉛フリー化を達成することができる。
また、リードフレームと半導体チップとの間にスペーサが設けられているため、リードフレームと半導体チップとの距離を、少なくともスペーサの高さに維持することができる。したがって、スペーサの高さを適当に調節することにより、リードフレームと半導体チップとの間に、十分な厚さを有する接合材を介在させることができる。その結果、リードフレームの反りに起因する応力が接合材に発生しても、その応力を十分緩和することができる。そのため、半導体チップの反り量を低減することができる。よって、半導体チップにおけるクラックの発生を防止することができる。また、半導体チップおよびリードフレームの厚さを大きくする必要がないので、半導体装置のパッケージ本体が大型化することもない。
さらに、スペーサがCuからなり、Cuの熱伝導率(約398W/m・K)はBiの熱伝導率(約9W/m・K)比べて非常に大きいので、リードフレームと半導体チップとの間の熱伝導性を向上させることができる。そのため、半導体チップで発生する熱を、Cuスペーサを介してリードフレームに逃がすことができる。したがって、半導体チップの放熱性を十分に確保することができる。
また、スペーサがAu、Ag、Niなどの金属元素などからなる場合、接合材中のBiがスペーサと反応し、上記金属元素と化合物を形成したり、共晶組成を形成したりするかもしれない。そして、Biと上記金属元素との金属間化合物は、硬くて脆いため、半導体装置の温度サイクル試験(TCY試験)時に、破壊の起点になるおそれがある。また、Biと上記金属元素との共晶組成物の融点は、Bi単体の融点よりも低い。たとえば、Bi単体の融点が約271℃であるのに対し、BiとAuとの共晶組成物の融点は約241℃であり、BiとAgとの共晶組成物の融点は約262℃である。そのため、半導体装置を実装するときのリフロー(ピーク温度が約260℃)時に、接合材が再溶融するおそれがある。
これに対し、CuはBiとほとんど反応しないので、スペーサがCuからなるこの半導体装置では、接合材の融点低下や耐温度サイクル性の低下を抑制することができる。
また、(2)の発明は、前記リードフレームが、Cuからなる、(1)の半導体装置である。
リードフレームの材料としては、(2)のCu以外に、たとえば、42アロイ(Fe−42%Ni)などのFe系素材が知られている。42アロイの熱膨張係数は、約4.4〜7.0×10−6/℃である。42アロイからなるリードフレームでは、Cu(熱膨張係数が約16.7×10−6/℃)からなるリードフレームよりも、熱膨張量が小さくなって、それによりリードフレームの反り量を小さくできるかもしれない。しかし、42アロイを使用する場合、Cuを使用する場合よりもコストがかかり、また、放熱性が低下する。
これに対し、上記の半導体装置では、リードフレームがCuからなる場合でも、リードフレームの反りに起因する応力を、接合材で十分緩和することができる。そのため、リードフレームの材料としてCuを問題なく使用でき、コストや放熱性を維持することができる。
なお、リードフレームの材料として使用されるCuは、Cuを主として含有するCu系素材であり、たとえば、純度99.9999%(6N)以上、純度99.99%(4N)以上といった高純度銅、Cuと異種金属との合金(たとえば、Cu−Fe−P合金など)などを包含している。
また、(3)の発明は、前記半導体チップが、Si基板を備え、前記Si基板が、前記スペーサに支持されている、(1)または(2)の半導体装置である。
この構成では、Si基板がスペーサに支持されているので、Si基板とリードフレームとがスペーサを介して熱交換可能に接続される。したがって、リードフレームが熱膨張するとき、リードフレームの熱がSi基板へ伝達される。そのため、半導体装置を実装するときのリフロー時において、リードフレームから伝達される熱により、Si基板を熱膨張させることができる。その結果、リードフレームの熱膨張量とSi基板の熱膨張量との差を小さくすることができるので、Si基板の反り量を低減することができる。
また、(4)の発明は、前記半導体チップにおける前記リードフレームとの対向面には、Cu層が形成されている、(1)〜(3)のいずれか一つの半導体装置である。
この構成では、半導体装置において、接合材はCu層に接合されることとなる。上記したように、CuはBiとほとんど反応しないので、接合材の融点低下や耐温度サイクル性の低下を抑制することができる。また、半導体チップとスペーサとが接触する場合、その接触が、Cu層とCuスペーサとの同種金属同士の接触となるので、半導体チップとスペーサとの接触による影響(たとえば、Cuスペーサの高抵抗化、Cuスペーサの侵食など)を低減することができる。
また、(5)の発明は、前記接合材が、SnまたはZnを含有している、(1)〜(4)のいずれか一つの半導体装置である。
この構成では、接合材が、SnまたはZnを含有しているので、リードフレームおよび半導体チップに対する接合材の濡れ性を向上させることができる。
たとえば、上記のように、半導体チップにおけるリードフレームとの対向面にCu層が形成されている場合、接合材におけるCu層との界面付近に、Cu−Sn合金やCu−Zn合金からなる部分を形成することができる。そのため、当該合金部分によって、半導体チップと接合材との接合強度を向上させることができる。
また、Snの熱伝導率は約73W/m・Kであり、Znの熱伝導率は約120W/m・Kであり、Biの熱伝導率(約9W/m・K)に比べて高い。そのため、接合材がBiのみからなる場合に比べて、接合材の熱伝導率を向上させることができる。その結果、半導体チップの放熱性を一層向上させることができる。
また、(6)の発明は、前記スペーサが、ワイヤボンディング法により形成されている、(1)〜(5)のいずれか一つの半導体装置である。
この構成では、リードフレーム上へのスペーサの形成に際して、従来から実績のあるワイヤボンディング法が利用される。そのため、スペーサを簡単に形成することができる。ワイヤボンディング方により形成されるスペーサは、たとえば、スタッドバンプ、ワイヤリングなどである。
また、(7)の発明は、前記スペーサが、3つ以上設けられている、(1)〜(6)のいずれか一つの半導体装置である。
この構成では、スペーサが3つ以上設けられているので、半導体チップを少なくとも3点で支持することができる。これにより、リードフレームの表面に対して傾かないように、半導体チップをスペーサ上で安定させることができる。そのため、リードフレームと半導体チップとの距離をほぼ均等な大きさにすることができる。その結果、リードフレームと半導体チップとの対向方向(縦方向)における接合材の線膨張係数が均一になるため、接合材における応力の偏りを抑制することができ、応力を全体的に緩和することができる。また、半導体チップで発生する熱を、3つ以上のCuスペーサを利用して放散できるので、半導体チップの放熱性を一層向上させることができる。
<第12実施形態の開示から把握されるべき特徴>
たとえば、第12実施形態の開示からは、下記(1)〜(7)の発明を把握することができる。
(1)の発明は、キャピラリに保持された銅ワイヤの先端にFABを形成する工程と、前記キャピラリを半導体チップの表面に形成されたパッドに接近させて、前記FABを前記パッドに当接させる工程と、前記FABの前記パッドへの当接後、前記キャピラリにより前記FABに相対的に大きい初期荷重を加え、前記FABの前記パッドへの当接から所定時間の経過後、前記キャピラリにより前記FABに相対的に小さな荷重を加える工程と、前記FABの前記パッドへの当接前から、前記キャピラリに設けられた超音波振動子に駆動電流を印加し、前記FABの前記パッドへの当接後、前記超音波振動子に印加される駆動電流の値を所定値まで漸増させる工程とを含む、ワイヤボンディング方法である。
このワイヤボンディング方法では、銅ワイヤの先端に形成されたFABがパッドに当接した後、キャピラリによりFABに相対的に大きい初期荷重が加えられる。これにより、Auよりも硬い金属であるCuからなるFABが良好に変形するので、FABに加えられる初期荷重をFABの変形により適度に減衰しつつFABとパッドとの接合に寄与させることができる。
また、FABのパッドへの当接前からキャピラリに設けられた超音波振動子が発振しているので、FABがパッドに当接した瞬間から、FABとパッドとの当接部分に超音波振動が伝搬し、その当接部分がパッドに擦りつけられる。その結果、接合完了後のFAB(ファーストボール部)のパッドとの接合面の中央部(FABとパッドとが初めて当接する部分)がパッドに良好に接合された状態を得ることができる。
FABのパッドへの当接後は、超音波振動子に印加される駆動電流の値が漸増される。その一方で、FABが押し潰されるように変形し、FABとパッドとの当接部分の面積が漸増する。これにより、超音波振動子からFABに伝搬する超音波振動のエネルギが漸増し、また、パッドに擦りつけられるFABの面積が漸増する。その結果、ファーストボール部の中央部の下方において、FABに伝搬する超音波振動のエネルギの急増によるクラックなどのダメージがパッドおよびパッドの下層に生じることを抑制しつつ、ファーストボール部のパッドとの接合面の周縁部までパッドに良好に接合された状態を得ることができる。
CuからなるFABがパッドに当接してから所定時間が経過すると、FABがパッドに押しつけられることによるFABの変形が終了する。すなわち、CuからなるFABがパッドに当接されてから所定時間が経過すると、ファーストボール部の形状が完成する。そのため、それ以後にFABに大きい荷重が加えられ続けると、FABとパッドとの当接部分に超音波振動が良好に伝搬しないので、FABがパッドに当接されてから所定時間の経過後は、FABに加えられる荷重が下げられる。これにより、超音波振動をFAB(ファーストボール部)とパッドとの当接部分に良好に伝搬させることができる。
よって、(1)の発明に係るワイヤボンディング方法によれば、パッドおよびパッドの下層にダメージが生じるのを防止しながら、超音波振動により、パッドに対する銅ワイヤの良好な接合、つまりファーストボール部のパッドとの接合面の全域がパッドと良好に接合された状態を得ることができる。

また、(2)の発明は、前記超音波振動子に印加される駆動電流の値は、前記FABの前記パッドへの当接後、一定の変化率で前記所定値まで増加される、(1)のワイヤボンディング方法である。また、(3)の発明は、前記変化率は、21mA/msec以下である、(2)のワイヤボンディング方法である。 すなわち、超音波振動子に印加される駆動電流の値は、FABのパッドへの当接後、一定の変化率で所定値まで増加されてもよい。この場合、変化率は、21mA/msec以下であることが好ましい。変化率が21mA/msec以下であれば、FABに伝搬する超音波振動のエネルギの急増によるパッドおよびパッドの下層におけるダメージの発生を効果的に防止することができる。
なお、パッドに対するFABの接合の手法として、FABがパッドに当接してから、FABに一定の荷重を加え続けるとともに、超音波振動子に一定の駆動電流を印加し続けることが考えられる。しかし、この手法では、FABに加えられる荷重の大きさおよび超音波振動子に印加される駆動電流の値をどのように設定しても、FABがパッドに十分に接合されないか、または、パッドの材料がFAB(ファーストボール部)の側方に薄い鍔状に大きくはみ出す、いわゆるスプラッシュを生じる。
(1)の発明に係るワイヤボンディング方法では、FABのパッドへの当接前から超音波振動子に印加される駆動電流の値、および初期荷重の大きさを適切に設定することにより、そのスプラッシュの発生を防止することができる。

また、(4)の発明は、前記FABの前記パッドへの当接前から前記超音波振動子に印加される前記駆動電流の値は、30mA未満である、(1)〜(3)のいずれか一つのワイヤボンディング方法である。 すなわち、FABのパッドへの当接前から超音波振動子に印加される駆動電流の値は、30mA未満であることが好ましい。これにより、FABのパッドへの当接直後にFABに伝搬する超音波振動のエネルギが過大となることを防止できる。その結果、スプラッシュの発生、ならびにファーストボール部の中央部の下方でのパッドおよびパッドの下層のダメージの発生を良好に防止することができる。

また、(5)の発明は、前記初期荷重の大きさは、前記パッドに対する接合完了後の前記FABの狙い接合面積に一定の係数を乗じた値に基づいて設定される、(1)〜(4)のいずれか一つのワイヤボンディング方法である。 銅ワイヤの線径にかかわらず、初期荷重とパッドに対するファーストボール部の接合面積(ファーストボール部とパッドとの接合面積)との間にはほぼ比例関係があるので、初期荷重の大きさは、パッドに対するファーストボール部の狙い接合面積に一定の係数を乗じた値に基づいて設定されることが好ましい。これにより、銅ワイヤの線径にかかわらず、初期荷重の大きさを適切に設定することができる。その結果、スプラッシュの発生、ならびにファーストボール部の中央部の下方でのパッドおよびパッドの下層のダメージの発生を良好に防止しつつ、FABの良好な変形を達成することができ、ファーストボール部のパッドとの接合面の中央部がパッドに良好に接合された状態を得ることができる。
FABの変形は、初期荷重の大きさならびにファーストボール部の狙い直径および厚さにかかわらず、FABがパッドに当接してから2msec未満では完了しない。一方、FABがパッドに当接してから4msecを超えると、FABの変形が確実に完了しており、それ以後に相対的に大きい荷重をFABに加え続けても無意味である。そのため、FABに初期荷重が加えられる期間は、FABがパッドに当接してから2msec以上4sec以下の範囲内で設定されることが好ましい。初期荷重として通常使用される荷重の大きさでは、3msecでFABの変形が完了するので、FABがパッドに当接されてから3msecが経過した時点で、FABに加えられる荷重が下げられることがさらに好ましい。
また、(6)の発明は、前記所定時間に前記超音波振動子に印加される駆動電流の積分値は、165mA・msec未満である、(1)〜(5)のいずれか一つのワイヤボンディング方法である。これにより、FABがパッドに当接してからの所定時間内にFABに適切なエネルギ量の超音波振動が伝搬されるので、ファーストボール部の中央部の下方において、パッドおよびパッドの下層にダメージ生じることを防止しつつ、ファーストボール部のパッドとの接合面の周縁部までパッドに良好に接合された状態を得ることができる。
また、(7)の発明は、前記所定値を接合完了後の前記FABの狙い接合面積で除した値が0.0197mA/μm以下である、(1)〜(6)のいずれか一つのワイヤボンディング方法である。そのように設定されていれば、FABの変形終了後にFABに伝搬する超音波振動のエネルギが過大となることを防止でき、ファーストボール部の周縁部の下方において、パッドおよびパッドの下層にダメージが生じるのを良好に防止することができる。
<第13実施形態の開示から把握されるべき特徴>
たとえば、第13実施形態の開示からは、下記(1)〜(6)の発明を把握することができる。
(1)の発明は、キャピラリに保持された銅ワイヤの先端にFABを形成する工程と、前記キャピラリを半導体チップの表面に形成されたパッドに接近させて、前記FABを前記パッドに当接させる工程と、前記FABの前記パッドへの当接後、前記キャピラリにより前記FABに相対的に大きい初期荷重を加え、前記FABの前記パッドへの当接から所定時間の経過後、前記キャピラリにより前記FABに相対的に小さな荷重を加える工程と、前記キャピラリに設けられた超音波振動子に駆動電流を印加する工程とを含む、ワイヤボンディング方法である。
このワイヤボンディング方法では、銅ワイヤの先端に形成されたFABがパッドに当接した後、キャピラリによりFABに相対的に大きい初期荷重が加えられる。これにより、Auよりも硬い金属であるCuからなるFABが良好に変形するので、FABに加えられる初期荷重をFABの変形により適度に減衰しつつFABとパッドとの接合に寄与させることができる。
また、キャピラリに設けられた超音波振動子に駆動電流が印加されるので、超音波振動子からFABに超音波振動が伝搬し、その超音波振動によりFABがパッドに擦りつけられる。超音波振動子に印加される駆動電流は、FABのパッドへの当接からの所定時間における駆動電流の積分値が162mA・msec未満となるように制御される。これにより、FABがパッドに当接してからの所定時間内にFABに適切なエネルギ量の超音波振動が伝搬される。その結果、超音波振動の過剰なエネルギによるパッドおよびパッドの下層のクラックなどのダメージの発生を防止することができながら、超音波振動によりFABとパッドとの良好に接合することができる。
CuからなるFABがパッドに当接されてから所定時間が経過すると、FABがパッドに押しつけられることによるFABの変形が終了する。すなわち、CuからなるFABがパッドに当接されてから所定時間が経過すると、接合完了後のFAB(ファーストボール部)の形状が完成する。そのため、それ以後にFABに大きい荷重が加えられ続けると、FABとパッドとの当接部分に超音波振動が良好に伝搬しないので、FABがパッドに当接されてから所定時間の経過後は、FABに加えられる荷重が下げられる。これにより、超音波振動をFAB(ファーストボール部)とパッドとの当接部分に良好に伝搬させることができる。
よって、(1)のワイヤボンディング方法によれば、パッドおよびパッドの下層にダメージが生じるのを防止しながら、超音波振動により、パッドに対する銅ワイヤの良好な接合を得ることができる。
また、(2)の発明は、前記超音波振動子に印加される駆動電流の値は、前記FABの前記パッドへの当接後、所定値まで漸増される、(1)のワイヤボンディング方法である。すなわち、FABのパッドへの当接後は、超音波振動子に印加される駆動電流の値が漸増されることが好ましい。その一方で、FABに初期荷重が加えられることにより、FABが押し潰されるように変形し、FABとパッドとの当接部分の面積が漸増する。これにより、超音波振動子からFABに伝搬する超音波振動のエネルギが漸増し、また、パッドに擦りつけられるFABの面積が漸増する。その結果、ファーストボール部の中央部の下方において、FABに伝搬する超音波振動のエネルギの急増によるダメージがパッドおよびパッドの下層に生じることを抑制しつつ、ファーストボール部のパッドとの接合面の周縁部までパッドに良好に接合された状態を得ることができる。
また、(3)の発明は、前記超音波振動子に印加される駆動電流の値は、前記FABの前記パッドへの当接後、一定の変化率で前記所定値まで増加される、(2)のワイヤボンディング方法である。すなわち、超音波振動子に印加される駆動電流の値は、FABのパッドへの当接後、一定の変化率で所定値まで増加されてもよい。
また、(4)の発明は、前記FABの前記パッドへの当接前から、前記超音波振動子に駆動電流が印加されている、(1)〜(3)のいずれか一つのワイヤボンディング方法である。この場合、FABがパッドに当接した瞬間から、FABとパッドとの当接部分に超音波振動が伝搬し、その当接部分がパッドに擦りつけられる。その結果、ファーストボール部のパッドとの接合面の中央部(FABとパッドとが初めて当接する部分)がパッドに良好に接合された状態を得ることができる。
なお、パッドに対するFABの接合の手法として、FABがパッドに当接されてから、FABに一定の荷重を加え続けるとともに、超音波振動子に一定の駆動電流を印加し続けることが考えられる。しかし、この手法では、FABに加えられる荷重の大きさおよび超音波振動子に印加される駆動電流の値をどのように設定しても、FABがパッドに十分に接合されないか、または、パッドの材料がFAB(ファーストボール部)の側方に薄い鍔状に大きくはみ出す、いわゆるスプラッシュを生じる。
(1)のワイヤボンディング方法では、FABのパッドへの当接前から超音波振動子に印加される駆動電流の値、および初期荷重の大きさを適切に設定することにより、そのスプラッシュの発生を防止することができる。
また、(5)の発明は、前記FABの前記パッドへの当接前から前記超音波振動子に印加される前記駆動電流の値は、30mA未満である、(4)のワイヤボンディング方法である。これにより、FABのパッドへの当接直後にFABに伝搬する超音波振動のエネルギが過大となることを防止できる。その結果、スプラッシュの発生、ならびにファーストボール部の中央部の下方でのパッドおよびパッドの下層のダメージの発生を良好に防止することができる。
また、(6)の発明は、前記初期荷重の大きさは、前記パッドに対する接合完了後の前記FABの狙い接合面積に一定の係数を乗じた値に基づいて設定される、(1)〜(5)のいずれか一つのワイヤボンディング方法である。これにより、ファーストボール部の狙い接合面積に応じて、初期荷重の大きさを適切に設定することができる。その結果、スプラッシュの発生、ならびにファーストボール部の中央部の下方でのパッドおよびパッドの下層のダメージの発生を良好に防止しつつ、FABの良好な変形を達成することができる。
<第14実施形態の開示から把握されるべき特徴>
たとえば、第14実施形態の開示からは、下記(1)〜(6)の発明を把握することができる。
(1)の発明は、キャピラリに保持された銅ワイヤの先端にFAB(Free Air Ball)を形成する工程と、前記キャピラリを半導体チップの表面に形成されたパッドに接近させて、前記FABを前記パッドに当接させる工程と、前記FABの前記パッドへの当接後、前記キャピラリにより前記FABに荷重を加える工程と、前記FABに荷重を加える工程と少なくとも一部が重複して、前記キャピラリに設けられた超音波振動子に駆動電流を印加する工程とを含む、ワイヤボンディング方法である。
このワイヤボンディング方法では、銅ワイヤの先端に形成されたFABがパッドに当接した後、キャピラリによりFABに荷重が加えられる。また、FABに荷重が加えられている期間と一部重複して、キャピラリに設けられた超音波振動子に駆動電流が印加される。そのため、荷重によりFABが変形しつつ、超音波振動子から伝搬する超音波振動によりFABがパッドに擦りつけられる。
そして、FABのパッドへの当接から所定時間が経過した後に超音波振動子に印加される駆動電流の値は、その値をパッドへの接合完了後のFAB(ファーストボール部)の狙い接合面積で除した値が0.0197mA/μm以下となるように設定されている。これにより、FABがパッドに当接してからの所定時間後に過剰なエネルギ量の超音波振動がFABに付与されることを防止できる。
よって、超音波振動の過剰なエネルギによるパッドおよびパッドの下層のクラックなどのダメージの発生を防止することができながら、パッドに対する銅ワイヤ(FAB)の良好な接合を得ることができる。
荷重によるFABの変形は、FABがパッドに当接してからしばらくすると終了する。すなわち、FABがパッドに当接してからしばらくすると、ファーストボール部の形状が完成する。FABの変形が終了すると、FABに付与される超音波振動がほぼ減衰せずにFABとパッドとの接合部分に伝搬される。そのため、FABの変形の終了後に過剰なエネルギ量の超音波振動がFABに付与されると、ファーストボール部の周縁部の下方において、パッドまたはパッドの下層にクラックなどのダメージを生じるおそれがある。
そこで、(2)の発明は、前記所定時間は、前記FABの前記パッドへの当接から前記FABの変形がほぼ終了するまでの時間である、(1)のワイヤボンディング方法である。これにより、ファーストボール部の周縁部の下方におけるパッドおよびパッドの下層のダメージの発生を防止することができる。
また、ファーストボール部の形状が完成した後に、ファーストボール部に大きい荷重が加えられ続けると、FABとパッドとの当接部分に超音波振動が良好に伝搬しない。

そこで、(3)の発明は、前記FABに荷重を加える工程では、前記FABの前記パッドへの当接後、前記キャピラリにより前記FABに相対的に大きい初期荷重が加えられ、前記FABの前記パッドへの当接から前記所定時間の経過後、前記キャピラリにより前記FABに相対的に小さい荷重が加えられる、(2)のワイヤボンディング方法である。 FABのパッドへの当接後、FABに相対的に大きい初期荷重が加えられることにより、Auよりも硬い金属であるCuからなるFABを良好に変形させることができる。そして、FABのパッドへの当接から所定時間が経過すると、FABに加えられる荷重が下げられるので、超音波振動をFAB(ファーストボール部)とパッドとの当接部分に良好に伝搬させることができる。
また、(4)の発明は、前記初期荷重の大きさは、前記パッドに対する接合完了後の前記FABの狙い接合面積に一定の係数を乗じた値に基づいて設定される、(3)のワイヤボンディング方法である。これにより、ファーストボール部の狙い接合面積に応じて、初期荷重の大きさを適切に設定することができる。その結果、ファーストボール部の中央部の下方でのパッドおよびパッドの下層のダメージの発生を良好に防止しつつ、FABの良好な変形を達成することができる。
また、(5)の発明は、前記超音波振動子に印加される駆動電流の値は、前記FABの前記パッドへの当接後、所定値まで漸増される、(1)〜(4)のいずれか一つのワイヤボンディング方法である。その一方で、FABに荷重が加えられることにより、FABが押し潰されるように変形し、FABとパッドとの当接部分の面積が漸増する。これにより、超音波振動子からFABに伝搬する超音波振動のエネルギが漸増し、また、パッドに擦りつけられるFABの面積が漸増する。その結果、ファーストボール部の中央部の下方において、FABに伝搬する超音波振動のエネルギの急増によるダメージがパッドおよびパッドの下層に生じることを抑制しつつ、ファーストボール部のパッドとの接合面の周縁部までパッドに良好に接合された状態を得ることができる。
また、(6)の発明は、前記超音波振動子に印加される駆動電流の値は、前記FABの前記パッドへの当接後、一定の変化率で前記所定値まで増加される、(5)のワイヤボンディング方法である。
<第15実施形態の開示から把握されるべき特徴>
たとえば、第15実施形態の開示からは、下記(1)〜(3)の発明を把握することができる。
(1)の発明は、キャピラリに保持された銅ワイヤの先端にFAB(Free Air Ball)を形成する工程と、前記キャピラリを半導体チップの表面に形成されたパッドに接近させて、前記FABを前記パッドに当接させる工程と、前記FABの前記パッドへの当接後、前記キャピラリにより前記FABに荷重を加える工程と、前記FABに荷重が加えられることによる前記FABの変形の終了後に、前記キャピラリに設けられた超音波振動子に駆動電流を印加する工程とを含む、ワイヤボンディング方法である。
このワイヤボンディング方法では、銅ワイヤの先端に形成されたFABがパッドに当接した後、キャピラリによりFABに荷重が加えられる。これにより、パッドに当接したFABが変形する。
このFABの変形中に過剰な超音波振動がFABに付与されると、FABとパッドとの当接部分(接合完了後のFAB(ファーストボール部)の中央部)の下方において、FABに付与される超音波振動のエネルギによるクラックなどのダメージがパッドおよび/またはパッドの下層に生じるおそれがある。
そこで、FABの変形の終了後に、キャピラリに設けられた超音波振動子に駆動電流が印加される。これにより、変形中のFABに超音波振動が付与されないので、ファーストボール部の中央部の下方でのパッドおよびパッドの下層のダメージの発生を防止することができる。そして、変形終了後のFABに超音波振動が付与されることにより、FABをパッドに擦りつけることができるので、FABとパッドとの良好な接合を達成することができる。
よって、ファーストボール部の中央部の下方でのパッドおよびパッドの下層のクラックなどのダメージの発生を防止することができながら、パッドに対する銅ワイヤ(FAB)の良好な接合を得ることができる。
Auよりも硬い金属であるCuからなるFABを良好に変形させるためには、FABにある程度の大きさの荷重が加えられなければならない。しかし、FABの変形が終了した後に、ファーストボール部に大きい荷重が加えられ続けると、FABとパッドとの当接部分に超音波振動が良好に伝搬しない。

そこで、(2)の発明は、前記FABに荷重を加える工程では、前記FABの前記パッドへの当接後、前記キャピラリにより前記FABに相対的に大きい初期荷重が加えられ、前記FABの前記パッドへの当接から前記所定時間の経過後、前記キャピラリにより前記FABに相対的に小さい荷重が加えられる、(1)のワイヤボンディング方法である。 FABのパッドへの当接後、FABに相対的に大きい初期荷重が加えられることにより、Auよりも硬い金属であるCuからなるFABを良好に変形させることができる。そして、FABのパッドへの当接から所定時間が経過すると、FABに加えられる荷重が下げられるので、超音波振動をFAB(ファーストボール部)とパッドとの当接部分に良好に伝搬させることができる。

また、(3)の発明は、前記初期荷重の大きさは、前記パッドに対する接合完了後の前記FABの狙い接合面積に一定の係数を乗じた値に基づいて設定される、(2)のワイヤボンディング方法である。 これにより、ファーストボール部の狙い接合面積に応じて、初期荷重の大きさを適切に設定することができる。その結果、ファーストボール部の中央部の下方でのパッドおよびパッドの下層のダメージの発生を良好に防止しつつ、FABの良好な変形を達成することができる。
<第16実施形態の開示から把握されるべき特徴>
たとえば、第16実施形態の開示からは、下記(1)〜(5)の発明を把握することができる。
(1)の発明は、半導体基板上に形成された層間絶縁膜と、銅からなり、前記層間絶縁膜上に形成された最上層配線と、前記最上層配線上に形成され、前記最上層配線の表面を電極パッドとして選択的に露出させるパッド開口を有するパッシベーション膜と、銅からなり、前記電極パッドに直接接合されるボンディングワイヤとを含む、半導体装置である。
この構成によれば、最上層配線がCu(銅)からなるので、最上層配線としてAl(アルミニウム)配線が採用される場合よりも、配線抵抗を低減することができる。
また、電極パッドとして露出する最上層配線(Cu配線)にCuからなるボンディングワイヤ(Cuワイヤ)が接合されるため、電極パッドとボンディングワイヤとの接続を同種金属同士の接合(Cu−Cu接合)とすることができる。そのため、この半導体装置が高温環境下に放置されても、電極パッドとボンディングワイヤとの間でこれらの成分(すなわち、Cu)が相互に拡散することがなく、電極パッドとボンディングワイヤとの接合を維持することができる。よって、高温放置性および接続信頼性に優れる半導体装置を提供することができる。
また、この発明では、Cuワイヤの超音波接合に起因して電極パッドやその直下にある層間絶縁膜に応力がかかっても、その応力をCuパッドで緩和することができる。たとえば、配線がめっき法により形成される場合には、Alよりもめっき厚を大きくしやすいCuの特性を考慮して、Cu配線(Cuパッド)のめっき厚を大きくすることにより、Cuパッドの直下にある層間絶縁膜にかかる応力を一層低減することができる。これにより、Cuパッドの直下にある層間絶縁膜でのクラックの発生を抑制することができる。

また、(2)の発明は、前記ボンディングワイヤが、前記電極パッドに対して直接スティッチボンディングされている、(1)の半導体装置である。 すなわち、(1)の半導体装置では、前記電極パッドに対して、ボンディングワイヤが直接スティッチボンディングされていてもよい。ボンディングワイヤが電極パッドにスティッチボンディングされるいわゆる逆打ちボンディングの態様では、通常、ボンディングワイヤが電極パッドにボールボンディングされる態様とは異なり、ボンディングワイヤ(ワイヤ本体)は、スタッドバンプを介して電極パッドに接合される。そのため、半導体基板の表面に対するワイヤの高さが、ボールボンディングと同じになる。その結果、ボンディングワイヤが垂れても、その垂れた部分が半導体基板のエッジに接触してエッジショートが発生するおそれがない。
しかし、Alよりもめっき厚を大きくしやすいCuの特性を考慮して、Cuパッドをめっき法により厚くすれば、Cuパッドに対するボンディングワイヤの接合位置(スティッチボンディング位置)を、半導体基板の表面に対して十分嵩上げすることができる。これにより、あたかもスタッドバンプがあるように半導体基板の表面に対するCuワイヤの高さを十分に高くすることができるので、ワイヤ本体を電極パッドに直接スティッチボンディングしても、ワイヤの垂れた部分が半導体基板のエッジに達することがない。すなわち、ボンディングワイヤと半導体基板との接触を防止できるので、エッジショートを防止することができる。
すなわち、電極パッドにスティッチボンディングする場合、キャピラリ荷重および超音波の強さを、通常、ボールボンディング(1stボンディング)の2〜3倍で印加する必要があるが、電極パッドがCuパッドであれば、電極パッドの印加部にかかるダメージに耐えることができる。また、構造上のメリットとして、エッジショートを避けつつ、ボンディングワイヤの低ループが可能となるので、装置の小型化を図ることができる。さらに、Cuパッドに対してボールボンディングするよりも、接合に要する時間を大幅に短縮することができる。

また、(3)の発明は、前記ボンディングワイヤが、スタッドバンプにより前記電極パッドに接合されている、(1)の半導体装置である。 すなわち、(1)の半導体装置では、前記ボンディングワイヤが、スタッドバンプにより電極パッドに接合されていてもよい。この態様では、Cuパッドにスタッドバンプを形成するにあたって、スタッドバンプを形成するためのボールに強い超音波を印加しても、Alパッドが採用される場合とは異なり、電極パッドがめくれ上がるスプラッシュがほとんど生じない。
また、(4)の発明は、前記電極パッドの厚さが、10μm以上である、(1)〜(3)のいずれか一つの半導体装置であり、(5)の発明は、前記電極パッドの厚さが、10μm〜15μmである、(1)〜(4)のいずれか一つの半導体装置である。
<第17実施形態の開示から把握されるべき特徴>
たとえば、第17実施形態の開示からは、下記(1)〜(4)の発明を把握することができる。
(1)の発明は、半導体チップと、アルミニウムを含む金属材料からなり、前記半導体チップの表面に形成された電極パッドと、銅からなり、前記電極パッドに接続されたボンディングワイヤと、前記半導体チップおよび前記ボンディングワイヤを封止する樹脂パッケージとを含み、前記樹脂パッケージのpHが4.5を超えている、半導体装置である。
本発明者らは、上記第17の目的を達するために、パッド−ワイヤ間における電気的オープンの要因について、鋭意検討したところ、要因は樹脂パッケージのpHであることを見出した。
具体的には、パッケージ内部に水分が浸入すると、その水分により銅が酸化し、ワイヤ表面が酸化第一銅(CuO)および酸化第二銅(CuO)からなる皮膜で被覆される。このような表面皮膜は、樹脂パッケージのpHが比較的低い(たとえば、pH=4.2〜4.5)低pH環境下では、銅の酸化が促進され、酸化第二銅の体積割合が増加する。酸化第二銅の体積割合が増加すると、銅ワイヤと樹脂パッケージとが剥離する場合がある。そして、銅ワイヤと樹脂パッケージとの剥離により生じる隙間が水分の移動経路となるため、電極パッドと銅ワイヤとの接合界面に水分が入り込みやすくなる。そのため、HAST試験中などにおいて、当該接合界面に入り込んだ水分によりアルミニウムパッド(電極パッド)の腐食が進行し、電気的オープンが生じる。
これに対し、(1)の半導体装置によれば、樹脂パッケージのpHが4.5を超えているため、ボンディングワイヤが低pH環境(たとえば、pHが4.5以下の環境)よりも高いpH環境下に置かれる。
そのため、酸化第二銅の形成を抑制することができるので、酸化第二銅の体積増加を抑制することができる。その結果、銅ワイヤと樹脂パッケージとの間における剥離の発生を抑制することができる。
したがって、PCT(Pressure Cooker Test)やHAST(Highly Accelerated temperature and humidity Stress Test)など試験など、パッケージ内部に水分が浸入しやすい状況に半導体装置が置かれても、銅ワイヤと樹脂パッケージとの間に水分の移動経路がないため、電極パッドと銅ワイヤとの接合界面への水分の浸入を抑制することができる。そのため、当該接合界面と水分との接触を抑制することができる。その結果、電極パッド(アルミニウムパッド)の腐食の進行を抑制することができるので、パッド−ワイヤ間での電気的オープンを抑制することができる。よって、半導体装置の接続信頼性を向上させることができる。

また、(2)の発明は、前記樹脂パッケージのpHが、4.5を超えて7.0未満である、(1)の半導体装置である。また、(3)の発明は、前記樹脂パッケージのpHが、6.0以上7.0未満である、(1)または(2)の半導体装置である。
つまり、前記樹脂パッケージのpHは、(2)の半導体装置のように4.5を超えて7.0未満であることが好ましく、(3)の半導体装置のように6.0以上7.0未満であることがさらに好ましい。樹脂パッケージのpHが上記このような範囲であれば、銅ワイヤと樹脂パッケージとの間における剥離の発生を一層抑制することができる。 また、(4)の発明は、前記半導体チップが搭載されるダイパッドと、前記ダイパッドの周囲に配置された複数の電極リードとを有するリードフレームを含み、前記リードフレームが、Cuを主として含有するCu系素材からなる、(1)〜(3)のいずれか一つの半導体装置である。
この構成では、電極リードとボンディングワイヤとの接合が同種金属同士の接合(Cu−Cu接合)となるため、電極リードとボンディングワイヤとの界面において酸化第二銅(CuO)の形成を抑制することができる。そのため、酸化第二銅の体積増加を抑制することができる。その結果、ボンディングワイヤと樹脂パッケージとの接合界面における剥離の発生を抑制することができる。
<第18実施形態の開示から把握されるべき特徴>
たとえば、第18実施形態の開示からは、下記(1)〜(5)の発明を把握することができる。
(1)の発明は、Alを含有する材料からなる第1部材と、Cuからなり、前記第1部材と接合された第2部材と、前記第1部材および前記第2部材を封止する樹脂パッケージとを備えている、半導体装置であって、樹脂パッケージの材料に、Cl(塩素イオン)を捕獲する性質を有するイオン捕獲成分が含有されている。
そのため、第1部材と第2部材との接合部分において、AlCu合金(CuAl)とClとの反応を抑制することができ、その反応生成物であるAl(アルミナ)の生成を防止することができる。その結果、第1部分と第2部分とがAlにより絶縁分離されることを防止できる。すなわち、第1部材と第2部材との間での導通不良の発生を防止することができる。
また、(2)の発明は、半導体チップをさらに含み、前記第1部材は、前記半導体チップの表面に設けられたパッドであり、前記第2部材は、前記パッドに一端部が接合されるワイヤである、(1)の半導体装置である。また、(3)の発明は、半導体チップをさらに含み、前記第2部材は、前記半導体チップの表面に設けられたパッドであり、前記第1部材は、前記パッドに一端部が接合されるワイヤである、(1)の半導体装置である。さらに、(4)の発明は、半導体チップをさらに含み、前記第2部材は、前記半導体チップの周囲に設けられるフレームであり、前記第1部材は、前記フレームに一端部が接合されるワイヤである、(1)の半導体装置である。
すなわち、第1部材は、半導体チップの表面に設けられたパッドであり、第2部材は、パッドに一端部が接合されるワイヤであってもよい。
また、第1部材は、ワイヤであり、第2部材は、半導体チップの表面に設けられ、ワイヤの一端部が接合されるパッドであってもよい。
さらにまた、第1部材は、ワイヤであり、第2部材は、半導体チップの周囲に設けられ、ワイヤの一端部が接合されるフレームであってもよい。フレームは、半導体チップの裏面が接合されるダイパッドであってもよいし、半導体チップの周囲に配置されるリードであってもよい。
また、(5)の発明は、前記イオン捕獲成分は、水酸基を有している、(1)〜(4)のいずれか一つの半導体装置である。
すなわち、イオン捕獲成分は、水酸基を有していることが好ましい。この場合、水酸基とClとの陰イオン交換反応により、イオン捕獲成分がClを良好に捕獲することができる。
<第19および第20実施形態の開示から把握されるべき特徴>
たとえば、第19および第20実施形態の開示からは、下記(1)〜(10)の発明を把握することができる。
(1)の発明は、アルミニウムを含有する材料からなる第1部材と、銅からなり、前記第1部材と接合された第2部材と、前記第1部材および前記第2部材を封止する樹脂パッケージとを含み、前記樹脂パッケージの材料に、塩素イオンを捕獲する性質を有するイオン捕獲成分が含有されており、前記樹脂パッケージのpHが4.5を超えている、半導体装置である。
また、(2)の発明は、半導体チップをさらに含み、前記第1部材は、前記半導体チップの表面に設けられたパッドであり、前記第2部材は、前記パッドに一端部が接合されるワイヤである、(1)の半導体装置である。
また、(3)の発明は、半導体チップをさらに含み、前記第2部材は、前記半導体チップの表面に設けられたパッドであり、前記第1部材は、前記パッドに一端部が接合されるワイヤである、(1)の半導体装置である。
また、(4)の発明は、半導体チップをさらに含み、前記第2部材は、前記半導体チップの周囲に設けられるフレームであり、前記第1部材は、前記フレームに一端部が接合されるワイヤである、(1)の半導体装置である。
また、(5)の発明は、前記半導体チップは、その上に形成された電極パッドを含み、前記ワイヤは、線状に延びる本体部と、前記本体部の一端に形成され、前記電極パッドに接合された接合部とを有しており、前記ワイヤの前記本体部の線径の3乗に対する前記接合部の体積の比が、1.8〜5.6である、(4)の半導体装置である。
また、(6)の発明は、前記半導体チップは、半導体基板と、前記半導体基板上に形成された配線と、前記配線を被覆する絶縁層と、前記絶縁層上に形成されたバリア層と、前記バリア層上において、前記配線の一部と対向する位置に形成され、前記ワイヤが接合された電極パッドとを含み、平面視において、前記ワイヤと前記電極パッドとの接合領域に重なる前記配線の面積が、前記接合領域の面積の26.8%以下である、(4)の半導体装置である。
また、(7)の発明は、前記フレームは、前記半導体チップを支持するダイパッドを含み、前記ダイパッドと前記半導体チップとの間には、Bi系材料からなる接合材が介在されており、前記ダイパッドにおける前記半導体チップと対向する面上には、Cuからなるスペーサが設けられている、(4)の半導体装置である。
また、(8)の発明は、半導体チップと、前記半導体チップ上に形成された電極パッドと、銅からなり、線状に延びる本体部と、前記本体部の一端に形成され、前記電極パッドに接合された接合部とを有するボンディングワイヤと、前記半導体チップおよび前記ボンディングワイヤを封止する樹脂パッケージとを含み、前記樹脂パッケージの材料に、塩素イオンを捕獲する性質を有するイオン捕獲成分が含有されており、前記ボンディングワイヤの前記本体部の線径の3乗に対する前記接合部の体積の比が、1.8〜5.6である、半導体装置である。

また、(9)の発明は、半導体基板と、前記半導体基板上に形成された配線と、前記配線を被覆する絶縁層と、前記絶縁層上に形成されたバリア層と、前記バリア層上において、前記配線の一部と対向する位置に形成された電極パッドと、銅からなり、前記電極パッドに接合されたボンディングワイヤと、前記半導体基板および前記ボンディングワイヤを封止する樹脂パッケージとを含み、前記樹脂パッケージの材料に、塩素イオンを捕獲する性質を有するイオン捕獲成分が含有されており、平面視において、前記ボンディングワイヤと前記電極パッドとの接合領域に重なる前記配線の面積が、前記接合領域の面積の26.8%以下である、半導体装置である。 また、(10)の発明は、半導体チップと、前記半導体チップを支持するダイパッドおよび当該ダイパッドを取り囲むリードとを含むリードフレームと、前記半導体チップの電極パッドと前記リードとを接続するボンディングワイヤと、前記ダイパッドと前記半導体チップとの間に介在され、Bi系材料からなる接合材と、Cuからなり、前記ダイパッドにおける前記半導体チップと対向する面上に設けられたスペーサと、前記半導体チップおよび前記ボンディングワイヤを封止する樹脂パッケージとを含み、前記樹脂パッケージの材料に、塩素イオンを捕獲する性質を有するイオン捕獲成分が含有されている、半導体装置である。
なお、前述の第1〜第20実施形態の開示から把握される上記特徴は、異なる実施形態間でも互いに組み合わせることができる。また、各実施形態において表した構成要素は、本発明の範囲で組み合わせることができる。
本出願は、
2009年6月18日に日本国特許庁に提出された特願2009−145637号
2009年6月24日に日本国特許庁に提出された特願2009−149856号
2009年6月29日に日本国特許庁に提出された特願2009−153919号
2009年11月10日に日本国特許庁に提出された特願2009−256873号
2009年9月7日に日本国特許庁に提出された特願2009−206139号
2009年10月20日に日本国特許庁に提出された特願2009−241547号
2009年11月10日に日本国特許庁に提出された特願2009−256874号
2009年10月20日に日本国特許庁に提出された特願2009−241548号
2009年11月10日に日本国特許庁に提出された特願2009−256875号
2009年10月20日に日本国特許庁に提出された特願2009−241549号
2009年10月20日に日本国特許庁に提出された特願2009−241591号
2009年11月10日に日本国特許庁に提出された特願2009−256877号
2009年11月10日に日本国特許庁に提出された特願2009−256878号
2009年11月10日に日本国特許庁に提出された特願2009−256879号
2009年11月10日に日本国特許庁に提出された特願2009−256880号
2010年2月25日に日本国特許庁に提出された特願2010−040398号
2009年11月24日に日本国特許庁に提出された特願2009−266678号
2010年1月5日に日本国特許庁に提出された特願2010−000556号
に対応しており、これらの出願の全開示はここに引用により組み込まれるものとする。
1A・・・半導体装置、2A・・・半導体チップ、4A・・・電極リード、5A・・・ボンディングワイヤ、6A・・・樹脂パッケージ、9A・・・電極パッド、16A・・・水分不透過絶縁膜、21A・・・(半導体チップの)表面、28A・・・(半導体チップ)の側面、41A・・・(電極リードの)表面、43A・・・水分不透過金属膜、50A・・・半導体装置、51A・・・本体部、52A・・・パッド接合部、53A・・・リード接合部、61・・・(樹脂パッケージの)表面、62A・・・(樹脂パッケージの)裏面、63A・・・(樹脂パッケージの)側面、71A・・・電極リード、80A・・・半導体装置、90A・・・半導体装置、1B・・・半導体装置、2B・・・半導体チップ、5B・・・ボンディングワイヤ、9B・・・電極パッド、43B・・・(メサ部の)側面、45B・・・(メサ部の)側面、46B・・・(メサ部の)側面、51B・・・本体部、52B・・・パッド接合部、54B・・・ベース部、55B・・・メサ部、56B・・・突出部、58・・・(メサ部の)側面、1C・・・半導体装置、2C・・・半導体チップ、5C・・・ボンディングワイヤ、9C・・・電極パッド、23C・・・キャピラリ、24C・・・FAB、51C・・・本体部、52C・・・パッド接合部、1E・・・半導体装置、9E・・・電極パッド、16E・・・半導体基板、17E・・・第1層間絶縁膜、18E・・・第2層間絶縁膜、19E・・・第3層間絶縁膜、20E・・・挟部、24E・・・第2バリア層、25E・・・第3バリア層、26E・・・第1配線、27E・・・第2配線、28E・・・第3配線、29E・・・直線部、33E・・・接合領域、34E・・・直線部、1H・・・半導体装置、2H・・・半導体チップ、5H・・・銅ワイヤ、25H・・・パッド、29H・・・接合部、31H・・・パッド、32H・・・パッド本体部(Al層)、33H・・・Zn層、34H・・・バリア膜、41H・・・パッド、1I・・・半導体装置、2I・・・半導体チップ、5I・・・ダイパッド、6I・・・リード、9I・・・銀薄膜(銀めっき)、13I・・・ボンディングワイヤ、15I・・・ダミーワイヤ(非電気接続部材)、16I・・・ダミーワイヤ(非電気接続部材)、17I・・・ダミーワイヤ(非電気接続部材)、18I・・・ダミーワイヤ(非電気接続部材)21I・・・半導体装置、22I・・・スタッドバンプ(非電気接続部材)、31I・・・半導体装置、32I・・・ダミーワイヤ(非電気接続部材)、33I・・・スタッドバンプ(非電気接続部材)、41I・・・半導体装置、42I・・・半導体チップ、45I・・・ダイパッド、46I・・・リード、47I・・・銀薄膜(銀めっき)、50I・・・ボンディングワイヤ、51I・・・ダミーワイヤ(非電気接続部材)、1J・・・半導体装置、2J・・・半導体チップ、5J・・・アイランド、9J・・・貫通孔、10J・・・銀ペースト(接合材)、14J・・・裏面ワイヤ、22J・・・アイランド、32J・・・アイランド、35J・・・上面、36J・・・裏面、41J・・・半導体装置、42J・・・半導体チップ、45J・・・アイランド、51J・・・銀ペースト(接合材)、55J・・・裏面ワイヤ、1K・・・半導体装置、2K・・・半導体チップ、3K・・・ダイパッド、4K・・・電極リード、7K・・・Si基板、10K・・・リードフレーム、11K・・・接合層、18K・・・Cuスタッドバンプ(スペーサ)、19K・・・Cuワイヤリング、31K・・・(ダイパッドの)表面、72K・・・(Si基板の)裏面、93K・・・Cu層、111K・・・Bi系材料層、112K・・・Cu−Sn合金層、113K・・・Cu−Sn合金層、1R・・・半導体装置、2R・・・半導体チップ、5R・・・ボンディングワイヤ、6R・・・樹脂パッケージ、9R・・・電極パッド、1S・・・半導体装置、2S・・・半導体チップ、3S・・・ダイパッド(フレーム)、4S・・・リード(フレーム)、5S・・・銅ワイヤ(第2部材)、6S・・・樹脂パッケージ、7S・・・アルミパッド(第1部材)

Claims (47)

  1. 半導体チップと、
    アルミニウムを含む金属材料からなり、前記半導体チップの表面に形成された電極パッドと、
    前記半導体チップの周囲に配置された電極リードと、
    線状に延びる本体部と、前記本体部の両端に形成され、前記電極パッドおよび前記電極リードにそれぞれ接合されたパッド接合部およびリード接合部とを有するボンディングワイヤと、
    前記半導体チップ、前記電極リードおよび前記ボンディングワイヤを封止する樹脂パッケージとを含み、
    前記ボンディングワイヤは、銅からなり、
    前記電極パッド全体および前記パッド接合部全体が、水分不透過膜で一体的に被覆されている、半導体装置。
  2. 前記電極リードの表面および前記リード接合部全体が、前記水分不透過膜で一体的に被覆されている、請求項1に記載の半導体装置。
  3. 前記水分不透過膜が絶縁膜であり、
    前記半導体チップの表面全体および前記ボンディングワイヤ全体が、前記絶縁膜で被覆されている、請求項1または2に記載の半導体装置。
  4. 前記水分不透過膜が金属膜であり、
    前記電極パッド全体および前記ボンディングワイヤ全体が、前記金属膜で被覆されている、請求項1または2に記載の半導体装置。
  5. 前記金属膜が、ニッケルまたはパラジウムからなる、請求項4に記載の半導体装置。
  6. 前記半導体チップの表面と前記樹脂パッケージの表面との間隔が、前記半導体チップの側面と前記樹脂パッケージの側面との最短距離よりも小さい、請求項1〜5のいずれか一項に記載の半導体装置。
  7. 前記半導体チップの表面と前記樹脂パッケージの表面との間隔が、前記半導体チップの表面と前記樹脂パッケージの裏面との距離よりも小さい、請求項1〜6のいずれか一項に記載の半導体装置。
  8. 前記水分不透過膜が、0.5μm〜3μm厚である、請求項1〜7のいずれか一項に記載の半導体装置。
  9. 前記パッド接合部は、前記電極パッドに接触するベース部と、前記ベース部上に形成された中間部と、前記中間部から突出し、前記中間部を介して前記ベース部に連続する突出部とを有し、前記本体部よりも大径な断面視凸状であり、
    前記中間部は、前記電極パッドに対して垂直に切断したときの断面形状が非直線状である側面を有する、請求項1〜8のいずれか一項に記載の半導体装置。
  10. 非直線状の前記側面が、前記パッド接合部の内方へ湾曲する湾曲面である、請求項9に記載の半導体装置。
  11. 非直線状の前記側面の断面形状が、曲線波形である、請求項9に記載の半導体装置。
  12. 非直線状の前記側面の断面形状が、直線波形である、請求項9に記載の半導体装置。
  13. 非直線状の前記側面が、前記パッド接合部の全周にわたって形成されている、請求項9〜12のいずれか一項に記載の半導体装置。
  14. 前記本体部の線径の3乗に対する前記パッド接合部の体積の比が、1.8〜5.6である、請求項1〜13のいずれか一項に記載の半導体装置。
  15. 前記半導体チップは、
    半導体基板と、
    前記半導体基板上に形成された配線と、
    前記配線を被覆する絶縁層と、
    前記絶縁層上に形成されたバリア層とを含み、
    前記電極パッドは、前記バリア層上において、前記配線の一部と対向する位置に形成されており、
    平面視において、前記ボンディングワイヤと前記電極パッドとの接合領域に重なる前記配線の面積が、前記接合領域の面積の26.8%以下である、請求項1〜14のいずれか一項に記載の半導体装置。
  16. 前記絶縁層は、第1の層間絶縁膜と、前記第1の層間絶縁膜上に積層された第2の層間絶縁膜とを含み、
    前記配線は、前記第1の層間絶縁膜に被覆されている、請求項15に記載の半導体装置。
  17. 前記半導体基板上に積層された下側層間絶縁膜と、前記下側層間絶縁膜上に積層された上側層間絶縁膜とをさらに含み、
    前記配線は、前記上側層間絶縁膜と前記絶縁層との間に形成されている、請求項15に記載の半導体装置。
  18. 前記配線は、互いに間隔を空けて複数設けられており、
    前記電極パッドは、少なくとも1つの前記配線と、前記絶縁層における前記配線間に挟
    まれる部分とに対向している、請求項15〜17のいずれか一項に記載の半導体装置。
  19. 前記ボンディングワイヤの前記パッド接合部に、Znが含まれている、請求項1〜18のいずれか一項に記載の半導体装置。
  20. 前記電極パッドは、少なくとも表層部にZnからなるZn層を有している、請求項19に記載の半導体装置。
  21. 前記電極パッドは、AlからなるAl層をさらに有し、
    前記Zn層は、前記Al層上に形成されている、請求項20に記載の半導体装置。
  22. 前記Al層と前記Zn層との間に介在され、TiからなるTi層およびTiNからなるTiN層を前記Al層側からこの順に積層した構造を有するバリア膜をさらに含む、請求項21に記載の半導体装置。
  23. 前記ボンディングワイヤの全体にZnが含まれる、請求項19〜22のいずれか一項に記載の半導体装置。
  24. 前記半導体チップが接合されるダイパッドと、
    前記ダイパッドの周囲に配置されたリードとをさらに含み、
    前記ボンディングワイヤは、前記半導体チップと前記リードとに跨って設けられており、
    金属材料からなり、前記半導体チップと前記ダイパッドおよび前記リードとの電気的な接続に寄与しない非電気接続部材をさらに含む、請求項1〜23のいずれか一項に記載の半導体装置。
  25. 前記非電気接続部材は、前記ダイパッドまたは前記リードのいずれか一方にその両端部が接合されたループ状の金属ワイヤを含む、請求項24に記載の半導体装置。
  26. 前記非電気接続部材は、前記ダイパッドまたは前記リードのいずれか一方上に配置されたスタッドバンプを含む、請求項24または25に記載の半導体装置。
  27. 前記スタッドバンプが、複数積み重ねて設けられている、請求項26に記載の半導体装置。
  28. 前記非電気接続部材は、銅からなる、請求項24〜27のいずれか一項に記載の半導体装置。
  29. 前記ダイパッドおよび/または前記リードにおける前記非電気接続部材の接合部分には、銀めっきが施されている、請求項28に記載の半導体装置。
  30. 前記半導体チップの裏面に対向して配置されるアイランドと、
    前記アイランドと前記半導体チップの裏面との間に介在される絶縁性の接合材と、
    前記アイランドの側方に、前記アイランドと離間して配置されるリードとをさらに含み、
    前記電極パッドと前記リードとの間に架設され、前記電極パッドと前記リードとを電気的に接続する前記ボンディングワイヤとしての表面ワイヤと、
    前記半導体チップの裏面と前記アイランドとの間に架設され、前記半導体チップの裏面と前記アイランドとを電気的に接続する裏面ワイヤとを備える、請求項1〜23のいずれか一項に記載の半導体装置。
  31. 前記裏面ワイヤは、銅からなる、請求項30に記載の半導体装置。
  32. 前記アイランドには、貫通孔がその厚さ方向に貫通して形成されており、
    前記裏面ワイヤは、前記貫通孔を通して、前記半導体チップの裏面と前記アイランドとの間に架設されている、請求項30または31に記載の半導体装置。
  33. 前記裏面ワイヤは、複数設けられている、請求項30〜32のいずれか一項に記載の半導体装置。
  34. 前記アイランドにおける前記半導体チップの裏面と対向する部分の面積は、前記半導体チップの裏面の面積よりも小さい、請求項30〜33のいずれか一項に記載の半導体装置。
  35. 前記半導体チップが接合されるリードフレームと、
    前記リードフレームと前記半導体チップとの間に介在され、Bi系材料からなる接合材と、
    Cuからなり、前記リードフレームにおける前記半導体チップと対向する面上に設けられたスペーサとをさらに含む、請求項1〜23のいずれか一項に記載の半導体装置。
  36. 前記リードフレームが、Cuからなる、請求項35に記載の半導体装置。
  37. 前記半導体チップが、Si基板からなり、
    前記Si基板が、前記スペーサに支持されている、請求項35または36に記載の半導体装置。
  38. 前記半導体チップにおける前記リードフレームとの対向面には、Cu層が形成されている、請求項35〜37のいずれか一項に記載の半導体装置。
  39. 前記接合材が、SnまたはZnを含有している、請求項35〜38のいずれか一項に記載の
    半導体装置。
  40. 前記スペーサが、ワイヤボンディング法により形成されている、請求項35〜39のいずれか一項に記載の半導体装置。
  41. 前記スペーサが、3つ以上設けられている、請求項35〜40のいずれか一項に記載の半導体装置。
  42. 前記樹脂パッケージのpHが4.5を超えている、請求項1〜41のいずれか一項に記載の半導体装置。
  43. 前記樹脂パッケージのpHが、4.5を超えて7.0未満である、請求項42に記載の半導体装置。
  44. 前記樹脂パッケージのpHが、6.0以上7.0未満である、請求項42または43に記載の半導体装置。
  45. 前記半導体チップが搭載されるダイパッドと、前記ダイパッドの周囲に配置された複数の電極リードとを有するリードフレームを含み、
    前記リードフレームが、Cuを主として含有するCu系素材からなる、請求項42〜44のいずれか一項に記載の半導体装置。
  46. 前記樹脂パッケージの材料に、塩素イオンを捕獲する性質を有するイオン捕獲成分が含有されている、請求項1〜45のいずれか一項に記載の半導体装置。
  47. 前記イオン捕獲成分は、水酸基を有している、請求項46に記載の半導体装置。
JP2011519837A 2009-06-18 2010-06-17 半導体装置 Pending JPWO2010147187A1 (ja)

Applications Claiming Priority (37)

Application Number Priority Date Filing Date Title
JP2009145637 2009-06-18
JP2009145637 2009-06-18
JP2009149856 2009-06-24
JP2009149856 2009-06-24
JP2009153919 2009-06-29
JP2009153919 2009-06-29
JP2009206139 2009-09-07
JP2009206139 2009-09-07
JP2009241549 2009-10-20
JP2009241547 2009-10-20
JP2009241547 2009-10-20
JP2009241549 2009-10-20
JP2009241591 2009-10-20
JP2009241548 2009-10-20
JP2009241548 2009-10-20
JP2009241591 2009-10-20
JP2009256877 2009-11-10
JP2009256879 2009-11-10
JP2009256875 2009-11-10
JP2009256875 2009-11-10
JP2009256873 2009-11-10
JP2009256874 2009-11-10
JP2009256880 2009-11-10
JP2009256878 2009-11-10
JP2009256878 2009-11-10
JP2009256879 2009-11-10
JP2009256877 2009-11-10
JP2009256873 2009-11-10
JP2009256880 2009-11-10
JP2009256874 2009-11-10
JP2009266678 2009-11-24
JP2009266678 2009-11-24
JP2010000556 2010-01-05
JP2010000556 2010-01-05
JP2010040398 2010-02-25
JP2010040398 2010-02-25
PCT/JP2010/060308 WO2010147187A1 (ja) 2009-06-18 2010-06-17 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015132899A Division JP6101747B2 (ja) 2009-06-18 2015-07-01 半導体装置

Publications (1)

Publication Number Publication Date
JPWO2010147187A1 true JPWO2010147187A1 (ja) 2012-12-06

Family

ID=43356504

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2011519837A Pending JPWO2010147187A1 (ja) 2009-06-18 2010-06-17 半導体装置
JP2015132899A Active JP6101747B2 (ja) 2009-06-18 2015-07-01 半導体装置
JP2017035343A Pending JP2017135392A (ja) 2009-06-18 2017-02-27 半導体装置
JP2018164721A Pending JP2018186312A (ja) 2009-06-18 2018-09-03 半導体装置
JP2019075094A Active JP6800266B2 (ja) 2009-06-18 2019-04-10 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2015132899A Active JP6101747B2 (ja) 2009-06-18 2015-07-01 半導体装置
JP2017035343A Pending JP2017135392A (ja) 2009-06-18 2017-02-27 半導体装置
JP2018164721A Pending JP2018186312A (ja) 2009-06-18 2018-09-03 半導体装置
JP2019075094A Active JP6800266B2 (ja) 2009-06-18 2019-04-10 半導体装置

Country Status (6)

Country Link
US (2) US9780069B2 (ja)
EP (1) EP2444999A4 (ja)
JP (5) JPWO2010147187A1 (ja)
CN (2) CN102484080B (ja)
TW (3) TWI757463B (ja)
WO (1) WO2010147187A1 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2444999A4 (en) * 2009-06-18 2012-11-14 Rohm Co Ltd SEMICONDUCTOR DEVICE
KR101897015B1 (ko) * 2012-04-16 2018-09-12 엘지이노텍 주식회사 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
JP5255106B2 (ja) * 2011-10-24 2013-08-07 住友電気工業株式会社 窒化物半導体発光素子
KR101943050B1 (ko) * 2012-01-13 2019-01-28 주식회사 포벨 파장 측정 기능을 가지는 파장 가변형 레이저 장치
JP2013197531A (ja) * 2012-03-22 2013-09-30 Sharp Corp 半導体装置およびその製造方法
JP5905085B2 (ja) * 2012-04-23 2016-04-20 株式会社日立製作所 ひずみセンサチップ実装構造体、ひずみセンサチップおよびひずみセンサチップ実装構造体の製造方法
US9607940B2 (en) 2013-07-05 2017-03-28 Renesas Electronics Corporation Semiconductor device
US9165904B1 (en) * 2014-06-17 2015-10-20 Freescale Semiconductor, Inc. Insulated wire bonding with EFO before second bond
JP6483498B2 (ja) * 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
JP6810222B2 (ja) * 2014-07-11 2021-01-06 ローム株式会社 電子装置
JP2016139711A (ja) 2015-01-28 2016-08-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107078067A (zh) 2015-03-30 2017-08-18 瑞萨电子株式会社 半导体装置及其制造方法
WO2016159318A1 (ja) 2015-03-31 2016-10-06 浜松ホトニクス株式会社 半導体装置の製造方法
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9490195B1 (en) * 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
JP6322345B2 (ja) * 2015-08-20 2018-05-09 ルネサスエレクトロニクス株式会社 半導体装置
US9508664B1 (en) 2015-12-16 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US9627299B1 (en) * 2016-02-11 2017-04-18 Texas Instruments Incorporated Structure and method for diminishing delamination of packaged semiconductor devices
JP6700087B2 (ja) * 2016-03-31 2020-05-27 ローム株式会社 半導体装置および半導体装置の製造方法
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
TWI694569B (zh) * 2016-04-13 2020-05-21 日商濱松赫德尼古斯股份有限公司 半導體裝置
TWI637470B (zh) * 2016-04-19 2018-10-01 東芝股份有限公司 半導體封裝及其之製造方法
JP6716158B2 (ja) * 2016-05-10 2020-07-01 株式会社ディスコ チップの選別方法
US10672678B2 (en) * 2016-05-20 2020-06-02 Infineon Technologies Ag Method for forming a chip package with compounds to improve the durability and performance of metal contact structures in the chip package
DE102016109352B4 (de) 2016-05-20 2022-03-24 Infineon Technologies Ag Chipgehäuse und verfahren zum bilden eines chipgehäuses
CN115274465A (zh) * 2016-06-14 2022-11-01 三菱电机株式会社 电力用半导体装置
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
JP6931869B2 (ja) * 2016-10-21 2021-09-08 国立研究開発法人産業技術総合研究所 半導体装置
US10600756B1 (en) * 2017-02-15 2020-03-24 United States Of America, As Represented By The Secretary Of The Navy Wire bonding technique for integrated circuit board connections
JP6680239B2 (ja) * 2017-02-20 2020-04-15 日亜化学工業株式会社 発光装置の製造方法
JP7096649B2 (ja) * 2017-06-21 2022-07-06 スタンレー電気株式会社 半導体装置
US10388594B2 (en) * 2017-06-28 2019-08-20 Stmicroelectronics, Inc. Protection from ESD during the manufacturing process of semiconductor chips
JP2019012755A (ja) * 2017-06-29 2019-01-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR102440119B1 (ko) 2017-08-10 2022-09-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN111417735B (zh) * 2017-12-18 2022-10-04 Dic株式会社 铜微粒子烧结体
JP7100980B2 (ja) 2018-01-22 2022-07-14 ローム株式会社 Ledパッケージ
JP7051508B2 (ja) * 2018-03-16 2022-04-11 ローム株式会社 半導体装置および半導体装置の製造方法
US10593612B2 (en) 2018-03-19 2020-03-17 Stmicroelectronics S.R.L. SMDs integration on QFN by 3D stacked solution
US20190287881A1 (en) 2018-03-19 2019-09-19 Stmicroelectronics S.R.L. Semiconductor package with die stacked on surface mounted devices
JP6888742B2 (ja) * 2018-06-06 2021-06-16 富士電機株式会社 半導体装置
CN112913339A (zh) * 2018-09-05 2021-06-04 千住金属工业株式会社 焊膏的涂布方法和掩模
KR102621753B1 (ko) * 2018-09-28 2024-01-05 삼성전자주식회사 본딩 와이어, 이를 포함하는 반도체 패키지, 및 와이어 본딩 방법
JP2020072169A (ja) * 2018-10-31 2020-05-07 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR102332716B1 (ko) * 2019-07-15 2021-11-30 제엠제코(주) 반도체 패키지
US11211320B2 (en) 2019-12-31 2021-12-28 Texas Instruments Incorporated Package with shifted lead neck
WO2021205532A1 (ja) * 2020-04-07 2021-10-14 日本電信電話株式会社 ボンディングワイヤとその製造方法
FR3109466B1 (fr) 2020-04-16 2024-05-17 St Microelectronics Grenoble 2 Dispositif de support d’une puce électronique et procédé de fabrication correspondant
US20220320040A1 (en) * 2020-08-04 2022-10-06 Yamaha Robotics Holdings Co., Ltd. Wire bonding state determination method and wire bonding state determination device
US11756882B2 (en) * 2020-12-31 2023-09-12 Texas Instruments Incorporated Semiconductor die with blast shielding
US11729951B2 (en) 2022-01-13 2023-08-15 Toyota Motor Engineering & Manufacturing North America, Inc. Heat flux micro coolers having multi-stepped features and fluid wicking

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5226189A (en) * 1975-08-25 1977-02-26 Hitachi Ltd Semi-conductor unit of multilayer wiring structure
JPS61285743A (ja) * 1985-06-12 1986-12-16 Hitachi Ltd 電気的装置
JPS6351649A (ja) * 1986-08-21 1988-03-04 Furukawa Electric Co Ltd:The 半導体装置
JPS63151054A (ja) * 1986-12-16 1988-06-23 Matsushita Electronics Corp 半導体装置
JPS63283137A (ja) * 1987-05-15 1988-11-21 Mitsubishi Electric Corp 半導体装置の組立方法
JPH01286345A (ja) * 1988-05-12 1989-11-17 Mitsubishi Electric Corp 樹脂封止半導体装置
JPH0461249A (ja) * 1990-06-28 1992-02-27 Mitsubishi Electric Corp ワイヤボンド装置
JPH0645392A (ja) * 1992-07-22 1994-02-18 Rohm Co Ltd ワイヤーボンディング装置におけるボンディング位置の検出方法
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
JPH08250628A (ja) * 1995-03-07 1996-09-27 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001053207A (ja) * 1999-08-16 2001-02-23 Mitsubishi Electric Corp モジュール用冷却装置
JP2002016069A (ja) * 2000-06-29 2002-01-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002158255A (ja) * 2000-09-06 2002-05-31 Texas Instruments Inc ワイヤボンドの特徴を測定してボンディング・プロセスの品質を管理する方法
JP2008181908A (ja) * 2007-01-23 2008-08-07 Rohm Co Ltd 半導体装置及び半導体装置用リードフレーム
JP2009029919A (ja) * 2007-07-26 2009-02-12 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物および半導体装置
JP2009071151A (ja) * 2007-09-14 2009-04-02 Yamaha Corp 半導体装置

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4705204A (en) 1985-03-01 1987-11-10 Mitsubishi Denki Kabushiki Kaisha Method of ball forming for wire bonding
JPS61287155A (ja) * 1985-06-14 1986-12-17 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JPS62219628A (ja) * 1986-03-20 1987-09-26 Hitachi Ltd 電子装置およびその製造装置
JPS63128634A (ja) * 1986-11-18 1988-06-01 Nec Corp 半導体装置の製造方法
JPS6428634A (en) * 1987-07-23 1989-01-31 Konishiroku Photo Ind Silver halide photographic sensitive material prevented from electrification
JPS6490540A (en) * 1987-09-30 1989-04-07 Mitsubishi Electric Corp Wire bonding of semiconductor device
JPH0734449B2 (ja) * 1987-11-30 1995-04-12 三菱電機株式会社 半導体装置の電極接合部構造
JPH01201934A (ja) * 1988-02-08 1989-08-14 Mitsubishi Electric Corp ワイヤボンディング方法及びキャピラリチップ
JPH0243747A (ja) * 1988-08-04 1990-02-14 Mitsubishi Electric Corp 半導体装置
JPH02163951A (ja) 1988-12-16 1990-06-25 Sanyo Electric Co Ltd キャピラリチップと半導体装置のワイヤボンド方法
JP2756701B2 (ja) 1989-06-02 1998-05-25 蛇の目ミシン工業株式会社 コンピュータ刺繍機
EP0423433A1 (en) * 1989-09-28 1991-04-24 International Business Machines Corporation Method and apparatus for bonding component leads to pads located on a non-rigid substrate
JPH03157448A (ja) * 1989-11-15 1991-07-05 Mitsubishi Electric Corp 半導体封止用エポキシ樹脂組成物
JPH03208355A (ja) * 1990-01-10 1991-09-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH0438859A (ja) * 1990-06-04 1992-02-10 Hitachi Ltd 電子部品組立構造及びその組立方法
JPH0469942A (ja) * 1990-07-11 1992-03-05 Hitachi Ltd キャピラリー及び半導体装置及びワイヤーボンディング方法
JPH04258145A (ja) * 1991-02-13 1992-09-14 Toshiba Corp 半導体装置
JPH0529495A (ja) 1991-07-18 1993-02-05 Toshiba Corp 樹脂封止型半導体装置
JPH05226189A (ja) 1992-02-18 1993-09-03 Matsushita Electric Ind Co Ltd 電解コンデンサ駆動用電解液
JP3122523B2 (ja) 1992-05-19 2001-01-09 三菱電機株式会社 半導体装置の製造方法
JPH0680696A (ja) 1992-09-01 1994-03-22 Mitsubishi Kasei Corp 新規ペプチド
US5567981A (en) * 1993-03-31 1996-10-22 Intel Corporation Bonding pad structure having an interposed rigid layer
JPH07122562A (ja) 1993-10-20 1995-05-12 Tanaka Denshi Kogyo Kk バンプ形成方法及びワイヤボンディング方法並びにバンプ構造及びワイヤボンディング構造
JPH0934600A (ja) 1995-07-20 1997-02-07 Nippon Motorola Ltd モニタパワーセーブ回路及びモニタ装置
US5938105A (en) * 1997-01-15 1999-08-17 National Semiconductor Corporation Encapsulated ball bonding apparatus and method
JPH10261664A (ja) 1997-01-17 1998-09-29 Furukawa Electric Co Ltd:The 半導体素子、突起電極の形成方法およびワイヤボンディング方法
JPH10233408A (ja) * 1997-02-21 1998-09-02 Nec Corp 金属接合構造及び半導体装置
US6180891B1 (en) * 1997-02-26 2001-01-30 International Business Machines Corporation Control of size and heat affected zone for fine pitch wire bonding
JPH11135542A (ja) 1997-10-31 1999-05-21 Shinkawa Ltd ワイヤボンディング装置用キャピラリ
US6033937A (en) * 1997-12-23 2000-03-07 Vlsi Technology, Inc. Si O2 wire bond insulation in semiconductor assemblies
JP3877409B2 (ja) 1997-12-26 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP4038859B2 (ja) * 1998-01-30 2008-01-30 ソニー株式会社 地図情報表示装置及び地図情報表示方法
DE69934971D1 (de) * 1998-02-25 2007-03-15 Citizen Watch Co Ltd Halbleiteranordnung mit kontakthöckern und verfahren zu ihrer herstellung
JP2000195892A (ja) 1998-12-25 2000-07-14 Sumitomo Electric Ind Ltd ボンディングワイヤ―
US6110816A (en) * 1999-03-05 2000-08-29 Taiwan Semiconductor Manufacturing Company Method for improving bondability for deep-submicron integrated circuit package
JP2001185552A (ja) 1999-12-27 2001-07-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、cmp装置、及びcmp方法
JP2003045910A (ja) * 2001-08-01 2003-02-14 Matsushita Electric Ind Co Ltd 半導体装置製造用のキャピラリーツール
JP4801296B2 (ja) * 2001-09-07 2011-10-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP3865055B2 (ja) * 2001-12-28 2007-01-10 セイコーエプソン株式会社 半導体装置の製造方法
TW200414453A (en) 2002-03-26 2004-08-01 Sumitomo Electric Wintec Inc Bonding wire and IC device using the bonding wire
JP4204359B2 (ja) 2002-03-26 2009-01-07 株式会社野毛電気工業 ボンディングワイヤーおよびそれを使用した集積回路デバイス
JP3724464B2 (ja) 2002-08-19 2005-12-07 株式会社デンソー 半導体圧力センサ
JP3851607B2 (ja) * 2002-11-21 2006-11-29 ローム株式会社 半導体装置の製造方法
JP4093165B2 (ja) 2003-09-29 2008-06-04 松下電器産業株式会社 半導体集積回路装置
JP2005347622A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置、回路基板及び電子機器
US7427009B2 (en) 2004-06-24 2008-09-23 Asm Technology Singapore Pte Ltd. Capillary for wire bonding
US7262123B2 (en) * 2004-07-29 2007-08-28 Micron Technology, Inc. Methods of forming wire bonds for semiconductor constructions
JP4674522B2 (ja) * 2004-11-11 2011-04-20 株式会社デンソー 半導体装置
US7868468B2 (en) 2004-11-12 2011-01-11 Stats Chippac Ltd. Wire bonding structure and method that eliminates special wire bondable finish and reduces bonding pitch on substrates
JP4569423B2 (ja) 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法
JP4645398B2 (ja) * 2005-10-04 2011-03-09 株式会社デンソー 半導体装置およびその製造方法
JP4663510B2 (ja) * 2005-12-21 2011-04-06 パナソニック株式会社 半導体装置
JP5226189B2 (ja) 2006-03-30 2013-07-03 富士通株式会社 伝票処理プログラムおよび伝票処理装置
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
US7521287B2 (en) * 2006-11-20 2009-04-21 International Business Machines Corporation Wire and solder bond forming methods
TWI427719B (zh) 2007-01-15 2014-02-21 Nippon Steel & Sumikin Mat Co The joint structure of the joining wire and its forming method
JP4531084B2 (ja) * 2007-08-31 2010-08-25 株式会社新川 ボンディング装置及びボンディング方法
JP2009059962A (ja) 2007-08-31 2009-03-19 Sumitomo Metal Mining Co Ltd 半導体パッケージ
JP4150752B1 (ja) 2007-11-06 2008-09-17 田中電子工業株式会社 ボンディングワイヤ
DE102008016427B4 (de) * 2008-03-31 2018-01-25 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Drahtbonden auf reaktiven Metalloberflächen einer Metallisierung eines Halbleiterbauelements durch Vorsehen einer Schutzschicht
US7646083B2 (en) 2008-03-31 2010-01-12 Broadcom Corporation I/O connection scheme for QFN leadframe and package structures
US8076786B2 (en) * 2008-07-11 2011-12-13 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for packaging a semiconductor package
JP5135164B2 (ja) * 2008-10-22 2013-01-30 株式会社東芝 ボンディング方法
JP5326650B2 (ja) 2009-02-25 2013-10-30 株式会社ノーリツ 加熱制御装置
EP2444999A4 (en) * 2009-06-18 2012-11-14 Rohm Co Ltd SEMICONDUCTOR DEVICE

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5226189A (en) * 1975-08-25 1977-02-26 Hitachi Ltd Semi-conductor unit of multilayer wiring structure
JPS61285743A (ja) * 1985-06-12 1986-12-16 Hitachi Ltd 電気的装置
JPS6351649A (ja) * 1986-08-21 1988-03-04 Furukawa Electric Co Ltd:The 半導体装置
JPS63151054A (ja) * 1986-12-16 1988-06-23 Matsushita Electronics Corp 半導体装置
JPS63283137A (ja) * 1987-05-15 1988-11-21 Mitsubishi Electric Corp 半導体装置の組立方法
JPH01286345A (ja) * 1988-05-12 1989-11-17 Mitsubishi Electric Corp 樹脂封止半導体装置
JPH0461249A (ja) * 1990-06-28 1992-02-27 Mitsubishi Electric Corp ワイヤボンド装置
JPH0645392A (ja) * 1992-07-22 1994-02-18 Rohm Co Ltd ワイヤーボンディング装置におけるボンディング位置の検出方法
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
JPH08250628A (ja) * 1995-03-07 1996-09-27 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001053207A (ja) * 1999-08-16 2001-02-23 Mitsubishi Electric Corp モジュール用冷却装置
JP2002016069A (ja) * 2000-06-29 2002-01-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002158255A (ja) * 2000-09-06 2002-05-31 Texas Instruments Inc ワイヤボンドの特徴を測定してボンディング・プロセスの品質を管理する方法
JP2008181908A (ja) * 2007-01-23 2008-08-07 Rohm Co Ltd 半導体装置及び半導体装置用リードフレーム
JP2009029919A (ja) * 2007-07-26 2009-02-12 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物および半導体装置
JP2009071151A (ja) * 2007-09-14 2009-04-02 Yamaha Corp 半導体装置

Also Published As

Publication number Publication date
TW201117337A (en) 2011-05-16
JP2019134181A (ja) 2019-08-08
EP2444999A1 (en) 2012-04-25
JP6800266B2 (ja) 2020-12-16
CN105006462A (zh) 2015-10-28
US10163850B2 (en) 2018-12-25
JP2018186312A (ja) 2018-11-22
TW201828434A (zh) 2018-08-01
US20180005981A1 (en) 2018-01-04
CN102484080B (zh) 2015-07-22
TWI757463B (zh) 2022-03-11
WO2010147187A1 (ja) 2010-12-23
CN105006462B (zh) 2019-03-01
TWI624920B (zh) 2018-05-21
JP2017135392A (ja) 2017-08-03
JP6101747B2 (ja) 2017-03-22
TW201719839A (zh) 2017-06-01
CN102484080A (zh) 2012-05-30
US9780069B2 (en) 2017-10-03
TWI556392B (zh) 2016-11-01
EP2444999A4 (en) 2012-11-14
JP2015222819A (ja) 2015-12-10
US20150200181A1 (en) 2015-07-16

Similar Documents

Publication Publication Date Title
JP6101747B2 (ja) 半導体装置
US20120153444A1 (en) Semiconductor device
US9847280B2 (en) Method for manufacturing semiconductor device
US8058104B2 (en) Reversible leadless package and methods of making and using same
US8154110B2 (en) Double-faced electrode package and its manufacturing method
US20070161157A1 (en) Semiconductor device package and method for manufacturing same
US20040212088A1 (en) Multi-chip package substrate for flip-chip and wire bonding
TW200402860A (en) Semiconductor device and its manufacturing method, electronic device and its manufacturing method
JP5671512B2 (ja) ボンディング用ワイヤ
US20060097408A1 (en) Semiconductor package device and method for fabricating the same
WO2010098500A1 (ja) 半導体装置及びその製造方法
Manoharan et al. Advancements in silver wire bonding
US20100244249A1 (en) Semiconductor package
JP2005259915A (ja) 半導体装置およびその製造方法
JP2007096042A (ja) 半導体装置
KR100608331B1 (ko) 멀티 칩 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150402