JP6810222B2 - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP6810222B2 JP6810222B2 JP2019164166A JP2019164166A JP6810222B2 JP 6810222 B2 JP6810222 B2 JP 6810222B2 JP 2019164166 A JP2019164166 A JP 2019164166A JP 2019164166 A JP2019164166 A JP 2019164166A JP 6810222 B2 JP6810222 B2 JP 6810222B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- wire
- layer
- bonding pad
- thickness direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010410 layer Substances 0.000 claims description 259
- 239000010408 film Substances 0.000 claims description 60
- 239000004065 semiconductor Substances 0.000 claims description 54
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 46
- 238000007789 sealing Methods 0.000 claims description 45
- 230000002093 peripheral effect Effects 0.000 claims description 44
- 229920005989 resin Polymers 0.000 claims description 36
- 239000011347 resin Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 35
- 239000011241 protective layer Substances 0.000 claims description 34
- 238000002161 passivation Methods 0.000 claims description 25
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 19
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 239000010409 thin film Substances 0.000 claims description 13
- 239000004642 Polyimide Substances 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 229910018565 CuAl Inorganic materials 0.000 claims description 3
- 239000000872 buffer Substances 0.000 description 45
- 238000003825 pressing Methods 0.000 description 28
- 239000004020 conductor Substances 0.000 description 12
- 238000000926 separation method Methods 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 150000003568 thioethers Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
- H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
- H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
を有する。
を有する。
を有する。
を有する。
を有する。
図1〜図20を用いて、本発明の第1実施形態について説明する。
本実施形態では、パッシベーション膜191は、互いに積層されたSiN層191AおよびSiO2層191Bを有する。ポリイミド層193は、パッシベーション膜191を覆っている。ポリイミド層193および第1導電層13の間にパッシベーション膜191が介在している。
図22を用いて、本発明の第2実施形態について説明する。
図23、図24を用いて、本発明の第3実施形態について説明する。
ている。金属薄膜層131Mの厚さは、たとえば、5〜20nmである。
図25、図26を用いて、本発明の第4実施形態について説明する。
11 半導体基板
13 第1導電層
131 ボンディングパッド
131A パッド表面
131B パッド裏面
131E 延出部
131M 金属薄膜層
131R 接合領域
131α 第1ボンディングパッド
131β 第2ボンディングパッド
133 配線メタル
139 クラック
14 第2導電層
141 緩衝部
141A 緩衝部表面
141B 緩衝部裏面
141C 周縁
143 配線部分
15 第3導電層
151 第1配線部位
153 第2配線部位
16 第4導電層
161 第1配線膜
163 第2配線膜
165 第3配線膜
170 支持ビア
171 第1ビア
172 第2ビア
173 第3ビア
174 第4ビア
177 連絡部
18 絶縁層
19 保護層
191 パッシベーション膜
191A SiN層
191B SiO2層
193 ポリイミド層
19A 開口
19Aa 内縁
21 Pd層
211 表面
22 Ni層
221 表面
23 Cu層
231 表面
29 Al層
3 ワイヤ
31 ボンディング部分
311 底面
312 側面
312A 第1曲面部
312B 第2曲面部
313A 境界
313B 境界
314 被押し付け面
314A 第1部分
314B 第2部分
314C 屈曲部
316 周面
319 ボール
33 ボンディング部位
35 橋絡部
39 混入金属
5 リードフレーム
51 主電極
52 副電極
521 Cu部
521A Cu部
522 Ag層
522A Ag層
7 封止樹脂
8 キャピラリ
81 ホール内面
82 押し付け部
821 第1押し付け領域
822 第2押し付け領域
A10,A11,A12,A13 電子装置
L1 ボール径
L2,L3,L4 直径
L5,L6,L7 最大高低差
Z 厚さ方向
Claims (30)
- 電子素子と、
前記電子素子にボンディングされたワイヤと、を備え、
前記電子素子は、前記ワイヤがボンディングされたボンディングパッドおよび当該ボンディングパッドに繋がる配線メタルを含み、
前記ボンディングパッドの主成分は、Alであり、
前記ワイヤには、混入金属が混入されており、
前記混入金属は、Pt、Pd、あるいはAuのいずれかであり、
前記ワイヤは、前記電子素子にボンディングされたボンディング部分を含み、
前記ボンディング部分の外面は、底面と、側面と、被押し付け面と、を有し、
前記底面は、前記ボンディングパッドに接しており、
前記側面は、前記被押し付け面および前記底面をつないでおり、
前記被押し付け面は、輪状の屈曲部を有しており、且つ、前記ボンディングパッドの厚さ方向視において、前記側面よりも内側に位置しており、
前記側面は、第1曲面部を有し、前記第1曲面部は、前記底面と前記側面との境界を起点として、前記厚さ方向視において外側に向かうほど、前記被押し付け面側に向かう曲面状であり、
前記ボンディングパッドは、互いに反対側を向くパッド表面およびパッド裏面を有し、
前記パッド表面には、前記ワイヤがボンディングされており、
前記ボンディングパッドは、前記ワイヤが前記ボンディングパッドにボンディングされる際に前記ボンディングパッドの一部が前記ワイヤに押し上げられることにより前記パッド表面から延び出た延出部を含み、
前記延出部は、前記ボンディング部分に沿って前記厚さ方向視において外側に向かうほど前記厚さ方向において前記パッド表面から離れる方向に前記パッド表面から押し上げられて延び出ており、
前記電子素子は、絶縁性の保護層を含み、
前記保護層には、開口が形成されており、
前記開口からは、前記ボンディングパッドと前記配線メタルの一部とが露出しており、
前記電子素子および前記ワイヤを封止する封止樹脂を更に備えており、
前記封止樹脂は、前記側面の一部を覆っており、且つ前記封止樹脂の一部が、前記開口の内端縁と前記ボンディングパッドの前記延出部における前記側面とは反対側の面であって前記配線メタルに繋がる面との間において前記配線メタルに到達するように介在している、電子装置。 - 前記ワイヤの主成分は、Cu、あるいはAgである、請求項1に記載の電子装置。
- 前記ワイヤの主成分は、Cuである、請求項1に記載の電子装置。
- 前記ワイヤにおける前記混入金属の濃度は、0.5〜5wt%である、請求項1ないし請求項3のいずれかに記載の電子装置。
- 前記ボンディングパッドは、金属薄膜層を含み、
前記金属薄膜層は、CuAl2よりなる、請求項3に記載の電子装置。 - 前記金属薄膜層は、前記ワイヤに接している、請求項5に記載の電子装置。
- 前記金属薄膜層の厚さは、5〜20nmである、請求項6に記載の電子装置。
- 前記底面は、円形状であり、前記厚さ方向のうち前記ボンディング部分から前記ボンディングパッドに向かう方向を向いている、請求項1に記載の電子装置。
- 前記側面は、環状である、請求項1ないし8のいずれかに記載の電子装置。
- 前記第1曲面部の少なくとも一部は、前記ボンディングパッドに接している、請求項1に記載の電子装置。
- 前記側面は、第2曲面部を有し、前記第2曲面部は、前記被押し付け面と前記側面との境界を起点として、前記厚さ方向視において外側に向かうほど、前記底面側に向かう曲面状である、請求項1ないし請求項10のいずれかに記載の電子装置。
- 前記被押し付け面は、各々が環状である第1部分および第2部分を有し、
前記第1部分は、前記側面につながっており、
前記第2部分は、前記屈曲部を介して前記第1部分につながっている、請求項10に記載の電子装置。 - 前記第1部分および前記第2部分はいずれも平坦である、請求項12に記載の電子装置。
- 前記第2部分は、前記第1部分に対し傾斜しており、且つ、前記第1部分に対し180度以下の角度をなす、請求項13に記載の電子装置。
- 前記第1部分は、前記厚さ方向視において、前記側面および前記屈曲部の間に位置しており、
前記第2部分は、前記厚さ方向視において、前記屈曲部よりも内側に位置している、請求項12ないし請求項14のいずれかに記載の電子装置。 - 前記第2部分は、全体にわたって、前記厚さ方向視において、前記底面に重なっている、請求項12に記載の電子装置。
- 前記第2部分は、前記厚さ方向において前記底面から離れるほど、前記厚さ方向視において内側に向かうように、前記厚さ方向に対し傾斜している、請求項12に記載の電子装置。
- 前記ボンディング部分の外面は、周面を有し、
前記周面は、前記被押し付け面につながっており、且つ、前記被押し付け面から起立している、請求項1に記載の電子装置。 - 前記周面は、断面形状が円形状である、請求項18に記載の電子装置。
- 前記周面は、前記厚さ方向に沿って延びている、請求項19に記載の電子装置。
- 前記周面は、前記厚さ方向視において、前記被押し付け面よりも内側に位置している、請求項19または請求項20に記載の電子装置。
- 前記電子素子は、半導体素子を有する半導体基板を含み、
前記ボンディングパッドは、前記ボンディングパッドの厚さ方向視において、前記半導体基板に重なっている、請求項1に記載の電子装置。 - 前記半導体基板は、Siよりなる、請求項22に記載の電子装置。
- 前記延出部は、前記側面に接している、請求項1に記載の電子装置。
- 前記保護層は、パッシベーション膜を有し、
前記パッシベーション膜は、SiNおよびSiO2の少なくともいずれかよりなる、請
求項1に記載の電子装置。 - 前記パッシベーション膜は、互いに積層されたSiN層およびSiO2層を有する、請
求項25に記載の電子装置。 - 前記保護層は、前記パッシベーション膜を覆うポリイミド層を有する、請求項26に記載の電子装置。
- 前記ワイヤがボンディングされた副電極を更に備える、請求項1に記載の電子装置。
- 前記ワイヤは、前記副電極にボンディングされたボンディング部位と、前記ボンディング部分および前記ボンディング部位につながる橋絡部と、を含む、請求項28に記載の電子装置。
- 前記ボンディング部位は、前記ボンディング部分よりも後にボンディングされたものである、請求項29に記載の電子装置。
Applications Claiming Priority (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014143159 | 2014-07-11 | ||
JP2014143162 | 2014-07-11 | ||
JP2014143163 | 2014-07-11 | ||
JP2014143160 | 2014-07-11 | ||
JP2014143161 | 2014-07-11 | ||
JP2014143160 | 2014-07-11 | ||
JP2014143162 | 2014-07-11 | ||
JP2014143163 | 2014-07-11 | ||
JP2014143159 | 2014-07-11 | ||
JP2014143161 | 2014-07-11 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015133507A Division JP2016028417A (ja) | 2014-07-11 | 2015-07-02 | 電子装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020204992A Division JP2021040168A (ja) | 2014-07-11 | 2020-12-10 | 電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019204982A JP2019204982A (ja) | 2019-11-28 |
JP6810222B2 true JP6810222B2 (ja) | 2021-01-06 |
Family
ID=68727358
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019164166A Active JP6810222B2 (ja) | 2014-07-11 | 2019-09-10 | 電子装置 |
JP2020204992A Pending JP2021040168A (ja) | 2014-07-11 | 2020-12-10 | 電子装置 |
JP2022143069A Active JP7498750B2 (ja) | 2014-07-11 | 2022-09-08 | 電子装置 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020204992A Pending JP2021040168A (ja) | 2014-07-11 | 2020-12-10 | 電子装置 |
JP2022143069A Active JP7498750B2 (ja) | 2014-07-11 | 2022-09-08 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP6810222B2 (ja) |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6197937A (ja) * | 1984-10-19 | 1986-05-16 | Toshiba Corp | 半導体素子の組立方法及びその装置 |
JPH0243747A (ja) * | 1988-08-04 | 1990-02-14 | Mitsubishi Electric Corp | 半導体装置 |
JPH0817189B2 (ja) * | 1989-01-13 | 1996-02-21 | 三菱電機株式会社 | 半導体装置の製造方法 |
JPH06177200A (ja) * | 1992-12-09 | 1994-06-24 | Hitachi Ltd | 半導体集積回路装置の形成方法 |
JPH10247661A (ja) * | 1997-03-04 | 1998-09-14 | Nkk Corp | ボンディング用構造の形成方法 |
JP2002016065A (ja) * | 2000-06-29 | 2002-01-18 | Toshiba Corp | 半導体装置 |
US7521287B2 (en) * | 2006-11-20 | 2009-04-21 | International Business Machines Corporation | Wire and solder bond forming methods |
US7791198B2 (en) * | 2007-02-20 | 2010-09-07 | Nec Electronics Corporation | Semiconductor device including a coupling region which includes layers of aluminum and copper alloys |
US7652379B2 (en) * | 2007-07-23 | 2010-01-26 | National Semiconductor Corporation | Bond pad stacks for ESD under pad and active under pad bonding |
JP5135164B2 (ja) * | 2008-10-22 | 2013-01-30 | 株式会社東芝 | ボンディング方法 |
WO2010147187A1 (ja) * | 2009-06-18 | 2010-12-23 | ローム株式会社 | 半導体装置 |
JP5270467B2 (ja) * | 2009-06-18 | 2013-08-21 | タツタ電線株式会社 | Cuボンディングワイヤ |
CN106119595A (zh) * | 2009-06-24 | 2016-11-16 | 新日铁住金高新材料株式会社 | 半导体用铜合金接合线 |
JP5580230B2 (ja) * | 2011-02-28 | 2014-08-27 | パナソニック株式会社 | 半導体装置 |
JP2012227379A (ja) * | 2011-04-20 | 2012-11-15 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
JP2014022502A (ja) * | 2012-07-17 | 2014-02-03 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
US8907485B2 (en) * | 2012-08-24 | 2014-12-09 | Freescale Semiconductor, Inc. | Copper ball bond features and structure |
US8916463B2 (en) * | 2012-09-06 | 2014-12-23 | International Business Machines Corporation | Wire bond splash containment |
JP5507730B1 (ja) * | 2013-04-02 | 2014-05-28 | 田中電子工業株式会社 | ボールボンディング用貴金属希薄銀合金ワイヤ |
-
2019
- 2019-09-10 JP JP2019164166A patent/JP6810222B2/ja active Active
-
2020
- 2020-12-10 JP JP2020204992A patent/JP2021040168A/ja active Pending
-
2022
- 2022-09-08 JP JP2022143069A patent/JP7498750B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019204982A (ja) | 2019-11-28 |
JP2021040168A (ja) | 2021-03-11 |
JP2022172343A (ja) | 2022-11-15 |
JP7498750B2 (ja) | 2024-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10903129B2 (en) | Electronic device | |
TWI379367B (en) | Chip packaging method and structure thereof | |
US20130285238A1 (en) | Stud bump structure for semiconductor package assemblies | |
JP6377981B2 (ja) | 電子装置 | |
JP6923614B2 (ja) | 半導体装置 | |
JP6810222B2 (ja) | 電子装置 | |
US10153241B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2024029106A (ja) | SiC半導体装置 | |
JP2012109419A (ja) | 半導体装置 | |
JP2007214238A (ja) | 半導体装置およびその製造方法 | |
JP2008227079A (ja) | 半導体装置およびその製造方法 | |
JP2007059867A (ja) | 半導体装置 | |
JP2009105528A (ja) | フリップチップ型電子部品、弾性表面波素子及びその製造方法 | |
JP6842274B2 (ja) | ワイヤボンディング構造および電子装置 | |
TWI427717B (zh) | 一種倒裝晶片的封裝方法 | |
JP4646789B2 (ja) | 半導体装置 | |
JP2007073763A (ja) | 半導体装置およびその製造方法 | |
WO2012124539A1 (ja) | 電子部品およびその製造方法 | |
TWI529871B (zh) | 半導體裝置及其製法 | |
JP2013080809A (ja) | 半導体装置 | |
JP2006196657A (ja) | 半導体装置の製造方法 | |
JP2014011396A (ja) | 半導体装置の実装構造および半導体装置の実装方法 | |
US8969135B2 (en) | Semiconductor device and method of assembling same | |
JP2002164362A (ja) | チップサイズ半導体装置及びその製造方法 | |
TW200834837A (en) | Semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6810222 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |