JP2014022502A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2014022502A JP2014022502A JP2012158640A JP2012158640A JP2014022502A JP 2014022502 A JP2014022502 A JP 2014022502A JP 2012158640 A JP2012158640 A JP 2012158640A JP 2012158640 A JP2012158640 A JP 2012158640A JP 2014022502 A JP2014022502 A JP 2014022502A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- wiring layer
- bonding
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】ボンディング部としての2層の最上層金属配線部を容易に形成することができ、さらに形成される集積回路の集積度を向上することが可能な半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板SUB上の配線部と、配線部と電気的に接続するためのボンディング部とを有している。配線部のうち最上層である最上層金属配線部は、第1の金属配線層AL1と、第1の金属配線層AL1の上面に接する第2の金属配線層AL2とを含んでいる。ボンディング部PAは、第2の金属配線層AL2が形成された第1のボンディング部PA1と、第1の金属配線層AL1と第2の金属配線層AL2とを有し、第1のボンディング部PA1を平面的に取り囲むように配置される第2のボンディング部PA2とを含んでいる。第2のボンディング部PA2の外枠は、第1および第2の金属配線層AL1、AL2が同一の外周端面EGを構成するように形成される。
【選択図】図4
【解決手段】半導体装置は、半導体基板SUB上の配線部と、配線部と電気的に接続するためのボンディング部とを有している。配線部のうち最上層である最上層金属配線部は、第1の金属配線層AL1と、第1の金属配線層AL1の上面に接する第2の金属配線層AL2とを含んでいる。ボンディング部PAは、第2の金属配線層AL2が形成された第1のボンディング部PA1と、第1の金属配線層AL1と第2の金属配線層AL2とを有し、第1のボンディング部PA1を平面的に取り囲むように配置される第2のボンディング部PA2とを含んでいる。第2のボンディング部PA2の外枠は、第1および第2の金属配線層AL1、AL2が同一の外周端面EGを構成するように形成される。
【選択図】図4
Description
本発明は、半導体装置およびその製造方法に関し、特に、ボンディング部を有する半導体装置およびその製造方法に関するものである。
半導体集積回路装置においては、大電流に耐えうる配線を形成する観点から、最上層の金属配線(たとえばアルミニウムの配線)を厚く(3μm以上と)することが好ましい。ところが最上層のワイヤボンディングを行なう部分(ボンディング部)を構成する金属薄膜のパターンを同様に厚くすれば以下の問題が生じうる。
ボンディング部にボンディングするワイヤは、その製造コストを低減するために、従来の金製のものから銅製のものに変更する動きがなされている。ところがボンディング部を構成するアルミニウムのパターンが厚ければ、ボンディング時に銅製のワイヤと反応するアルミニウムの量が多くなる。このことはボンディングの性能を低下させることがある。
たとえば特開平6−216190号公報(特許文献1)、特開平2−154437号公報(特許文献2)および特開平2−177451号公報(特許文献3)においては、ボンディング部のアルミニウムのパターンの厚みが最上層金属配線部のアルミニウム配線の厚みより薄くされている。
たとえば特許文献1,2のように1層のアルミニウム層を形成し、ボンディング部における当該アルミニウム層を最上層金属配線部の当該アルミニウム層よりも薄くなる加工を施すよりも、特許文献3のように最上層金属配線部には2層の、ボンディング部には1層のアルミニウム層を形成する方が、より高効率に形状崩れの少ないアルミニウム層を形成することができる。
ところが特許文献3においては、2層のアルミニウム層からなる最上層金属配線部を形成する際に、1度目のパターニングを行なった後に2度目のパターニングを行なっている。この場合、形成される集積回路の集積度が低下するなどの問題が生じる可能性もある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、半導体基板と、最上層金属配線部と、ボンディング部とを備えている。最上層金属配線部は半導体基板の主表面の上の表面に形成された第1の金属配線層と、第1の金属配線層の上面に接する第2の金属配線層とを含む。ボンディング部は、第2の金属配線層からなる第1のボンディング部と、第1および第2の金属配線層からなり、第1のボンディング部を平面的に取り囲む第2のボンディング部とを含んでいる。第2のボンディング部の外枠は、第1および第2の金属配線層が同一の外周端面を構成するように形成される。
他の実施の形態によれば、半導体基板の主表面の上の表面に最上層金属配線層としての第1の金属配線層と、第1の金属配線層の上面に接する第2の金属配線層が形成される。第1および第2の金属配線層の積層構造は、ボンディング部を形成するようにパターニングされ、その際、ボンディング部の外枠は、第1および第2の金属配線層が同一の外周端面を構成するように形成される。ボンディング部は第2の金属配線層からなる第1のボンディング部と、第1および第2の金属配線層を有し、第1のボンディング部を平面的に取り囲む第2のボンディング部とを含んでいる。
一実施の形態および他の実施の形態によれば、ボンディング部としての2層の最上層金属配線部を容易に形成することができ、さらに形成される集積回路の集積度を向上することができる。
以下、一実施の形態について図に基づいて説明する。
(実施の形態1)
まず、一実施の形態の半導体装置の構成について説明する。
(実施の形態1)
まず、一実施の形態の半導体装置の構成について説明する。
図1を参照して、一実施の形態の半導体装置は、たとえばシリコン単結晶からなる半導体ウェハSWに形成された複数の半導体チップCHPに形成されている。半導体ウェハSWは、ダイシングライン領域DLRでダイシングされることにより、複数個の矩形状の半導体チップCHPに分割される。
図2を参照して、半導体チップCHPは、基本的に素子領域と、その周辺の周辺領域とを有している。素子領域にはたとえばいわゆるCMOS(Complementary Metal Oxide Semiconductor)トランジスタなどの、半導体集積回路を構成する主要な半導体素子が多数形成されている。
周辺領域には、複数個のボンディング部PAが形成されている。ボンディング部PAは接続部CNTを介在して素子領域中の半導体素子と電気的に接続されている。ボンディング部PAは素子領域中の半導体素子の電位取り出し部に比べて十分大きい平面積を有するため、半導体素子の電位を取り出すいわゆるパッド領域として用いられる。
ボンディング部PAにはたとえば銅製のワイヤがボンディングされる。このワイヤがたとえば外部回路と電気的に接続されれば、半導体チップCHPの半導体素子と当該外部回路とが電気的に接続される。このようないわゆるワイヤボンディングにより、半導体チップCHPと外部回路とが電気的に接続される。
図2および図3を参照して、周辺領域には、ボンディング部PAと、接続部CNTの一部とが一体となったパターンが配置されており、接続部CNTは周辺領域から素子領域へと延在している。ボンディング部PAはたとえば矩形の平面形状を有しており、第1のボンディング部PA1と第2のボンディング部PA2とを有している。第1のボンディング部PA1は平面視においてボンディング部PAの中央部に形成されており、第2のボンディング部PA2は第1のボンディング部PA1を平面的に取り囲むように形成されている。
図4および図5を参照して、周辺領域は引出し配線部とボンディング部と他の配線部とに大別される。引出し配線部は接続部CNTに相当し、ボンディング部はボンディング部PA(パッド領域)に相当する。他の配線部は接続部CNT、ボンディング部PA以外の領域であり、図3に示す接続部CNTとボンディング部PAとのなすパターン以外の領域に相当する。他の配線部には金属配線層AL1、AL2、および他の任意の配線層が形成されている。なおここでは上記の引出し配線部と他の配線部とをまとめて、半導体基板SUBの主表面の上に形成された「配線部」(ボンディング部を除く領域)と考えることにする。
引き続き図4および図5を参照して、一実施の形態の半導体装置は、半導体ウェハSWが分割された半導体基板SUBの主表面に形成されている。半導体基板SUBの主表面の上には、特に素子領域において半導体素子が形成されるが、その半導体素子を構成する積層構造は、たとえば図示が省略された1層以上の配線層(たとえば金属配線層)と図中の層間絶縁層IIとが積層された構成を有している。1層以上の配線層のうち最上層のものである最上層金属配線部は、たとえば図4の最上層の層間絶縁層IIの表面SFに形成されている。
最上層金属配線部は、素子領域における積層された配線構造のうち最上層の金属配線層と、周辺領域における上記のボンディング部PA、配線部における最上層の金属配線層との双方を構成している。最上層金属配線部は、第1の金属配線層AL1と、第2の金属配線層AL2とを有している。これらの最上層金属配線層AL1、AL2はたとえばアルミニウムなどの金属材料により形成され、層間絶縁層IIはたとえばシリコン酸化膜により形成される。
第1の金属配線層AL1は、層間絶縁層IIの表面SFのうち、第1のボンディング部PA1に形成されている。第2の金属配線層AL2は、第1のボンディング部PA1における層間絶縁層IIの表面SF、および第1の金属配線層AL1の上面に接するように形成されている。
また図示されないが、第1の金属配線層AL1、第2の金属配線層AL2ともに、これらと同一の層が、素子領域の半導体素子の最上層金属配線部をも構成する。第2の金属配線層AL2は接続部CNTと第2のボンディング部PA2との間で連続しており、さらに接続部CNTは素子領域の配線部(最上層金属配線部)とも電気的に接続している。このため、ボンディング部PA(第2のボンディング部PA2)は配線部(配線部の最上層金属配線部および素子領域の最上層金属配線部を含む)と電気的に接続されている。
言い換えれば、最上層金属配線部は半導体基板SUBの主表面の上(特に層間絶縁層IIの表面SFの上)に形成された第1の金属配線層AL1と、第1の金属配線層AL1の上面に接する第2の金属配線層AL2とを有している。第1の金属配線層AL1は、層間絶縁層IIの表面SFのうち、接続部CNTと、第2のボンディング部PA2とに形成されている。第2の金属配線層AL2は、層間絶縁層IIの表面SFのうち第1のボンディング部PA1と、接続部CNTと第2のボンディング部PA2との第1の金属配線層AL1の上面に形成されている。
さらに言い換えれば、第1のボンディング部PA1は、第2の金属配線層AL2の1層のみからなり、第2のボンディング部PA2および接続部CNTは、第1の金属配線層AL1とその上面に接する第2の金属配線層AL2との2層から構成される。このため第1のボンディング部PA1は第2のボンディング部PA2に比べて、最上層のアルミニウムの配線層が薄くなっている。
接続部CNTとボンディング部PAとのなすパターンは、上記のように第1のボンディング部PA1を除く領域においては、第1の金属配線層AL1と第2の金属配線層AL2との2層の積層構造を有している。この積層構造は、たとえば第2のボンディング部PA2など平面視における外周部においても2層構造を有しているが、その外周端面は、第1の金属配線層AL1と第2の金属配線層AL2の端面とが揃っていわゆるツライチとなるように形成されている。言い換えれば、第1および第2の金属配線層AL1、AL2が同一の外周端面EGを構成するように形成されており、第1の金属配線層AL1と第2の金属配線層AL2との端面同士の間には段差が形成されない。
なおここでは上記のパターンが第1の金属配線層AL1と第2の金属配線層AL2との2層により形成された構成を有しているが、金属配線層の積層数はこれに限らず、たとえば第2のボンディング部PA2がn層であり第1のボンディング部PA1がそれより1層少ない(n−1)層であってもよい。
第1のボンディング部PA1には第1の金属配線層AL1が形成されていないため金属配線層AL1の開口部CV1(第1の開口部)が形成されている。すなわち開口部CV1の外周部(境界部)が第1のボンディング部PA1と第2のボンディング部PA2との境界部になっている。また特に接続部CNTと、配線部(他の配線部と、第2のボンディング部PA2の一部となど)と、最上層金属配線部の少なくとも一部を覆うように保護膜PVが形成されている。この保護膜PVは、第2の金属配線層AL2などの上面に接するように形成されている。
保護膜PVは第1のボンディング部PA1には形成されないため、第1のボンディング部PA1の真上において開口部CV2(第2の開口部)が形成されている。ここで開口部CV1、CV2はともにたとえば矩形の平面形状を有しているが、開口部CV2は開口部CV1よりも平面積が大きくなっている。
開口部CV2は開口部CV1の真上の領域を完全に含むように形成されている。このため開口部CV2の外周は開口部CV1の外周の外側に形成されている。すなわち保護膜PVは第1のボンディング部PA1を全く覆わないように形成されている。
図6を参照して、保護膜PVは、たとえばシリコン酸化膜OXとシリコン窒化膜NIとポリイミド膜PIとがこの順に積層された構成を有してもよい。図7を参照して、保護膜PVは、たとえばシリコン酸化膜OXとシリコン窒化膜NIとがこの順に積層された構成を有してもよい。図8を参照して、保護膜PVは、たとえばシリコン窒化膜NIとポリイミド膜PIとがこの順に積層された構成を有してもよい。
次に、図9〜図15を参照しながら、一実施の形態の半導体装置の製造方法について説明する。なお図9〜図15の各図の(A)は図5の断面形状の製造過程を示しており、各図の(B)は図4の断面形状の製造過程を示している。また各図中の「引出し配線部」「ボンディング部」「他の配線部」とはそれぞれ各工程の完了後における図5の各領域を示している。
図9(A)、(B)を参照して、まず主表面を有し、たとえばシリコン単結晶からなる半導体基板SUBが準備される。なお以下の各工程は実際には半導体ウェハSW(ダイシングライン領域DLRにて半導体チップCHPに分割する前)に対して行なうので、以下の半導体基板SUBとはシリコン単結晶からなる半導体ウェハSWを含むものとする。
半導体基板SUBの主表面の上には、図示されないが素子領域の半導体素子が形成され、金属配線層や層間絶縁層の積層構造が形成される。最上層の層間絶縁層IIの表面SFに、たとえば通常のスパッタ法により、アルミニウムからなる最上層金属配線部としての第1の金属配線層AL1が形成される。
図10(A)、(B)を参照して、第1の金属配線層AL1上に通常の写真製版技術(露光および現像)により、第1の金属配線層AL1の開口部を形成しようとする領域に開口部を有するフォトレジストPHRのパターンが形成される。
図11(A)、(B)を参照して、フォトレジストPHRのパターンをマスクとして通常のエッチングを行なうことにより、開口部CV1を有し、開口部CV1内において層間絶縁層IIの表面SFが露出するように第1の金属配線層AL1が形成される。
図12(A)、(B)を参照して、第1の金属配線層AL1の上面に接するように、かつ開口部CV1内における層間絶縁層IIの表面SFを覆うように、たとえば通常のスパッタ法により、アルミニウムからなる最上層金属配線部としての第2の金属配線層AL2が形成される。
図13(A)、(B)を参照して、最上層金属配線層AL1、AL2が、配線部(最上層金属配線部を含む)と電気的に接続するためのボンディング部を形成するようにパターニングされるためのフォトレジストPHRのパターンが形成される。また図示されないが、第1の金属配線層AL1、第2の金属配線層AL2ともに、素子領域の半導体素子の最上層金属配線部をも構成するようにパターニングされるため、そのためのフォトレジストPHRのパターンが同時に形成される。
図14(A)、(B)を参照して、図13のフォトレジストPHRのパターンを用いた通常のエッチングにより、第1の金属配線層AL1および第2の金属配線層AL2が同時にパターニングされる。この結果、ボンディング部PAと接続部CNTとが一体となった第1の金属配線層AL1および第2の金属配線層AL2の積層パターン(図3参照)が形成される。ボンディング部PA、および接続部CNTの外枠は、第1の金属配線層AL1および第2の金属配線層AL2が同一の外周端面EGを構成するように形成される。
この工程により形成されるボンディング部PAは、図3〜図5に示すように、第2の金属配線層AL2の1層のみからなる第1のボンディング部PA1と、第1のボンディング部PA1を平面的に取り囲むように配置された、第1の金属配線層AL1とその上面に接する第2の金属配線層AL2との2層を有する第2のボンディング部PA2とを有している。
図15(A)、(B)を参照して、第1または第2の金属配線層AL1、AL2、または層間絶縁層IIの表面SFを覆うように、保護膜PVがたとえばCVD(Chemical Vapor Deposition)法により形成される。その後、保護膜PVを最上層金属配線層AL1、AL2の少なくとも一部を覆うパターンとするためのフォトレジストPHRのパターンが、通常の写真製版技術により形成される。
次に上記のフォトレジストPHRのパターンを用いた通常のエッチングにより、図4、図5に示す保護膜PVのパターンが形成される。なおここでの保護膜PVは、図6、7、8のいずれの形態であってもよい。また形成される保護膜PVの開口部CV2は、開口部CV1の真上を完全に含むように(つまり第1のボンディング部PA1を全く覆わないように)、開口部CV1よりも平面積が大きくなるように形成されることが好ましい。
まず一実施の形態においては、ボンディング部PAのうち、中央部の第1のボンディング部PA1におけるアルミニウムが、それを平面的に取り囲む(外周部の)第2のボンディング部PA2におけるアルミニウムよりも薄くなっている。
ボンディングによりワイヤが接合されるのは、通常は中央部の第1のボンディング部PA1である。したがってこの部分のアルミニウムを薄くすることにより、銅製のワイヤをボンディングする際に銅と反応するアルミニウムの体積が少なくなる。このため、アルミニウムの量が多い場合に起こり得る、ボンディングの性能の低下を抑制することができる。一方、素子領域などの最上層金属配線部は、第1および第2の金属配線層AL1、AL2の2層を有することにより、十分な厚みを確保することができるため、大電流を流すことが可能となる。
図16のグラフはアルミニウムのボンディング部に銅製のワイヤ(たとえばパラジウム膜を被覆するなどの加工がなされていないワイヤ)が接合されたものを200℃の雰囲気下に長時間載置したときのボンディング部の不良発生数の時間変化を示している。グラフの横軸は処理時間の相対値を、縦軸は不良発生数の相対値をそれぞれ文字X、nを用いて表している。
図16を参照して、ボンディングされるアルミニウムの厚みが800nmの場合には4Xの時間放置した後においても不良のボンディングは発生しなかったのに対し、アルミニウムの厚みが450nm、1200nm、1600nmの場合には不良のボンディングが発生している。また2Xの時間放置した場合、アルミニウムが1600nmの場合には不良のボンディングが発生してるが、アルミニウムが450nm、800nm、1200nmの場合には不良のボンディングが発生していない。
以上より、第1のボンディング部PA1に形成されるアルミニウム(第2の金属配線層AL2)の厚みは450nm以上1200nm以下が好ましいといえる。
一方、外周部の第2のボンディング部PA2については、最上層の金属配線部と同一の層AL1、AL2として2層が積層された構成を有している。外周部についてはボンディング部であっても2層のアルミニウムを有していても問題ない。むしろこのような構成にすることにより、最上層金属配線部とボンディング部PA2とを同時に形成することができ、工程をより高効率にすることができる。
次に、一実施の形態においてはボンディング部PA2の第1の金属配線層AL1と第2の金属配線層AL2との外枠を同時にパターニングして、両金属配線層AL1、Al2の外周端面EGが同一となるように(いわゆるツライチとなるように)形成される。つまり一実施の形態においては図17(A)のようなボンディング部(パッド領域)の積層構造を有している。ただし図17(A)においては開口部CV1は考慮していない。
たとえば図17(B)に示す比較例のようにボンディング部PA2が、パターニング済みの第1の金属配線層AL1と、これを覆うように形成してパターニングされた第2の金属配線層AL2とからなる場合には、第2の金属配線層AL2が第1の金属配線層AL1の外側にはみ出るように形成されるため、図中の「余分な部分」が形成されることを考慮して寸法設計する必要がある。これに対して図17(A)のように2層の金属配線層が同時にエッチングされれば、図17(B)の「余分な部分」は発生しない。したがって一実施の形態の端面EGが揃った構成は、図17(B)に比べて集積度を上げることができる。
逆に図17(B)の製造方法を用いて図中の「パッド幅」つまりボンディング部PA2の全体の幅が図17(A)と等しくなるように形成する場合、図17(C)の比較例のように、正味の2層の金属配線層AL1、AL2が積層された領域の幅が図17(A)に比べて狭くなる。このことからも図17(B)(C)の製造方法は図17(A)に比べて集積度が低下するといえる。
その他、一実施の形態においては、図17(B)のようにいったん第1の金属配線層AL1をパターニングした後に、そのパターンに対してアライメントしながら第2の金属配線層AL2を形成する必要がないため、図17(B)の製造方法において懸念される位置ずれの可能性を低減することができる。また一実施の形態においては、位置ずれの可能性が低減できるため、配線抵抗のばらつきの増加を抑制することもできる。
さらに、一実施の形態においては、第1のボンディング部AL1(開口部CV1)よりも平面積の大きい保護膜PVの開口部CV2を形成することにより、第1のボンディング部AL1の露出面積をより大きくすることができる。このため、ボンディング作業をより容易に行なうことができる。
保護膜PVは、下の金属配線層への水分の浸入を抑制する。図6、7、8のいずれの態様の保護膜PVを用いても同様に水分の浸入を抑制する(耐湿性の向上)効果を奏する。
(実施の形態2)
まず、本実施の形態の半導体装置の構成について説明する。
まず、本実施の形態の半導体装置の構成について説明する。
図18を参照して、本実施の形態の半導体装置は、実施の形態1と同様に、半導体ウェハSWが分割された半導体基板SUBの主表面に形成されており、基本的に素子領域と、その周辺の周辺領域とを有している。それらのうちの周辺領域においては引出し配線部とボンディング部と他の配線部とを有している。
半導体基板SUBの主表面の上には1層以上の配線層(金属配線層)が形成されるが、そのうち最上層のものである最上層金属配線部は、第4の金属配線層AL4として配置されており、これは引出し配線部の接続部CNTに相当するものとして形成されている。図示されないが、他の配線部においても第4の金属配線層AL4と同一の層が形成されてもよい。
ボンディング部においては第4の金属配線層AL4よりも下方(半導体基板SUBの主表面に交差する図の上下方向に関して、第4の金属配線層AL4よりも主表面に近い側)に第3の金属配線層AL3が配置されている。これが実施の形態1のボンディング部PAに相当し、ボンディング部の第3の金属配線層AL3に銅などのワイヤがボンディングされる。したがって第3の金属配線層AL3は第4の金属配線層AL4の下方に配置されてはいるが、ボンディング部においては最上層の金属配線層となっている。これらの金属配線層AL3、AL4はたとえばアルミニウムなどの金属材料により形成される。
このように接続部CNTとしての第4の金属配線層AL4とボンディング部PAとが同一の層となっておらず一体となっていないため、両者はコンタクトホールCTRを介在して電気的に接続されている。接続部CNTは素子領域の配線部(最上層金属配線部)とも電気的に接続しているため、ボンディング部PA(第3の金属配線層AL3)は配線部(たとえば素子領域の最上層金属配線部を含む)と電気的に接続されている。
なお図18においてはボンディング部の第3の金属配線層AL3は、第4の金属配線層AL4(当該半導体装置全体を通じて最上層の金属配線層)よりも1層下の金属配線層として形成されている。しかしボンディング部の第3の金属配線層AL3は、ボンディング部における最上層の金属配線層であればよい。したがってたとえばボンディング部の第3の金属配線層AL3は、第4の金属配線層AL4(当該半導体装置全体を通じて最上層の金属配線層)よりも2層以上、下方であってもよい。
またボンディング部の第3の金属配線層AL3と同一の層としての金属配線層が、引出し配線部および他の配線部に形成されている。ここでは一例として、ボンディング部の第3の金属配線層AL3が引出し配線部にまで延在している。このようにたとえば引出し配線部の第3の金属配線層AL3とボンディング部の第3の金属配線層AL3とが一体となったパターンを構成してもよい。あるいはたとえばボンディング部の第3の金属配線層AL3と同一の層として、たとえば他の配線部に別個の(ボンディング部の第3の金属配線層AL3から独立した)第3の金属配線層AL3が形成されてもよい。
さらに第3の金属配線層AL3は第4の金属配線層AL4よりも薄いことが好ましい。
次に、図19〜図22を参照しながら、本実施の形態の半導体装置の製造方法について説明する。
次に、図19〜図22を参照しながら、本実施の形態の半導体装置の製造方法について説明する。
図19を参照して、まず実施の形態1と同様に半導体基板SUBが準備され、その主表面の上に実施の形態1と同様に、図示されない積層構造などが形成される。そして最上層に次ぐ上層(最上層から数えて2番目の層)としての層間絶縁層II1の表面に、たとえば通常のスパッタ法により、アルミニウムからなる第3の金属配線層AL3が形成される。この第3の金属配線層AL3は、たとえば通常の写真製版技術およびエッチングにより、ボンディング部となる領域にボンディング部PAが形成されるようにパターニングされる。また第3の金属配線層AL3は、たとえば引出し配線部にまで延在するなど、ボンディング部となる領域以外の領域にも、ボンディング部となる領域における第3の金属配線層AL3と同一の層が形成される。
図20を参照して、層間絶縁層II1および第3の金属配線層AL3を覆うように層間絶縁層II2が形成される。層間絶縁層II2には、特に引出し配線部において後に形成する接続部CNTと第3の金属配線層AL3とを電気的に接続するためのコンタクトホールCTRが形成される。
層間絶縁層II2およびコンタクトホールCTRを覆うように、最上層金属配線部としての第4の金属配線層AL4が形成され、これが引出し配線部に接続部CNTを形成するようにパターニングされる。なお他の配線部にも第4の金属配線層AL4のパターンが形成されてもよい。また第4の金属配線層AL4は、第3の金属配線層AL3よりも厚く形成される。
図21を参照して、第4の金属配線層AL4および層間絶縁層II2を覆うように保護膜PVがたとえばCVD(Chemical Vapor Deposition)法により形成される。この保護膜PVは、実施の形態1の図6〜図8のいずれの態様であってもよい。
図22を参照して、保護膜PVがフォトレジストPHRによりパターニングされる。ここでは少なくともボンディング部の保護膜PVが除去されるようにパターニングされる。
さらに当該フォトレジストPHRを使ってパッシベーション膜PVの真下の層間絶縁層IIも、少なくともボンディング部において除去されるようにパターニングされる。以上の処理により、図18に示すように、少なくともボンディング部においては最上層金属配線部(第4の金属配線層AL4)よりも下の層に属する第3の金属配線層AL3が最上層として露出する態様が形成される。この露出した第3の金属配線層AL3がボンディング部PAとして機能する。
次に、一実施の形態の作用効果について説明する。
本実施の形態によれば、第4の金属配線層AL4は、第3の金属配線層AL3よりも厚く形成される。このように厚く形成された最上層金属配線部としての第4の金属配線層AL4は、特に素子領域において大電流を流すことを可能とする。また第3の金属配線層AL3は第4の金属配線層AL4よりも薄く形成されるため、実施の形態1と同様に、ボンディングの際に不良を発生させる可能性を低減することができる。
本実施の形態によれば、第4の金属配線層AL4は、第3の金属配線層AL3よりも厚く形成される。このように厚く形成された最上層金属配線部としての第4の金属配線層AL4は、特に素子領域において大電流を流すことを可能とする。また第3の金属配線層AL3は第4の金属配線層AL4よりも薄く形成されるため、実施の形態1と同様に、ボンディングの際に不良を発生させる可能性を低減することができる。
第3の金属配線層AL3はボンディング部PAとしても用いられ、かつボンディング部以外の領域の配線層としても用いられるため、単一の成膜工程(図20参照)においてこれら双方を形成することができる。したがって製造工程の効率を高めることができる。
最後に、一実施の形態の要点について説明する。
図23を参照して、一実施の形態の半導体装置は、主表面を有する半導体基板SUBと、半導体基板SUBの主表面の上に形成された配線部と、配線部と電気的に接続するためのボンディング部とを有している。配線部のうち最上層である最上層金属配線部は、第1の金属配線層AL1と、第1の金属配線層AL1の上面に接する第2の金属配線層AL2とを含んでいる。ボンディング部PAは、第2の金属配線層AL2が形成された第1のボンディング部PA1と、第1の金属配線層AL1と第2の金属配線層AL2とを有する第2のボンディング部PA2とを含んでいる。第2のボンディング部PA2は第1のボンディング部PA1を平面的に取り囲むように配置される。第2のボンディング部PA2の外枠は、第1および第2の金属配線層AL1、AL2が同一の外周端面EGを構成するように形成される。
図23を参照して、一実施の形態の半導体装置は、主表面を有する半導体基板SUBと、半導体基板SUBの主表面の上に形成された配線部と、配線部と電気的に接続するためのボンディング部とを有している。配線部のうち最上層である最上層金属配線部は、第1の金属配線層AL1と、第1の金属配線層AL1の上面に接する第2の金属配線層AL2とを含んでいる。ボンディング部PAは、第2の金属配線層AL2が形成された第1のボンディング部PA1と、第1の金属配線層AL1と第2の金属配線層AL2とを有する第2のボンディング部PA2とを含んでいる。第2のボンディング部PA2は第1のボンディング部PA1を平面的に取り囲むように配置される。第2のボンディング部PA2の外枠は、第1および第2の金属配線層AL1、AL2が同一の外周端面EGを構成するように形成される。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
AL1 第1の金属配線層、AL2 第2の金属配線層、AL3 第3の金属配線層、AL4 第4の金属配線層、CHP 半導体チップ、CNT 接続部、CV1,CV2 開口部、NI シリコン窒化膜、OX シリコン酸化膜、PA ボンディング部、PA1 第1のボンディング部、PA2 第2のボンディング部、PHR フォトレジスト、PI ポリイミド膜、PV 保護膜、SF 表面、SUB 半導体基板、SW 半導体ウェハ。
Claims (8)
- 主表面を有する半導体基板と、
前記半導体基板の前記主表面の上に形成された配線部と、
前記配線部と電気的に接続するためのボンディング部とを備えており、
前記配線部のうち最上層である最上層金属配線部は、前記主表面の上の表面に形成された第1の金属配線層と、前記第1の金属配線層の上面に接する第2の金属配線層とを含み、
前記ボンディング部は、前記表面に前記第2の金属配線層が形成された第1のボンディング部と、前記第1のボンディング部を平面的に取り囲むように配置され、前記表面上に形成された前記第1の金属配線層と前記第1の金属配線層の上面に接する前記第2の金属配線層とを有する第2のボンディング部とを含み、
前記第2のボンディング部の外枠は、前記第1および第2の金属配線層が同一の外周端面を構成するように形成される、半導体装置。 - 前記最上層金属配線部の少なくとも一部を覆う保護膜をさらに備え、
前記保護膜は、前記第1のボンディング部の外周部による第1の開口部よりも平面積の大きい第2の開口部を有する、請求項1に記載の半導体装置。 - 前記保護膜は、シリコン酸化膜とシリコン窒化膜とポリイミド膜とがこの順に積層された構成を有する、請求項2に記載の半導体装置。
- 前記保護膜は、シリコン酸化膜とシリコン窒化膜とがこの順に積層された構成を有する、請求項2に記載の半導体装置。
- 前記保護膜は、シリコン窒化膜とポリイミド膜とがこの順に積層された構成を有する、請求項2に記載の半導体装置。
- 前記第2の金属配線層の厚みは450nm以上1200nm以下である、請求項1に記載の半導体装置。
- 主表面を有する半導体基板を準備する工程と、
前記半導体基板の前記主表面の上の表面に、第1の開口部を有するように最上層金属配線部としての第1の金属配線層を形成する工程と、
前記第1の金属配線層の上面に接するように、かつ前記第1の開口部における前記表面に前記最上層金属配線部としての第2の金属配線層を形成する工程と、
前記第1および第2の金属配線層を、前記半導体基板の前記主表面の上に形成された配線部と電気的に接続するためのボンディング部を形成するようにパターニングする工程とを備え、
前記パターニングする工程により形成される前記ボンディング部の外枠は、前記第1および第2の金属配線層が同一の外周端面を構成するように形成され、
前記ボンディング部は、前記第1の開口部における前記表面に前記第2の金属配線層が形成された第1のボンディング部と、前記第1のボンディング部を平面的に取り囲むように配置され、前記表面上に形成された前記第1の金属配線層と前記第1の金属配線層の上面に接する前記第2の金属配線層とを有する第2のボンディング部とを含む、半導体装置の製造方法。 - 前記最上層金属配線部の少なくとも一部を覆う保護膜を形成する工程をさらに備え、
前記保護膜は、前記第1のボンディング部の外周部による前記第1の開口部よりも平面積の大きい第2の開口部を有するように形成される、請求項7に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012158640A JP2014022502A (ja) | 2012-07-17 | 2012-07-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012158640A JP2014022502A (ja) | 2012-07-17 | 2012-07-17 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014022502A true JP2014022502A (ja) | 2014-02-03 |
Family
ID=50197072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012158640A Pending JP2014022502A (ja) | 2012-07-17 | 2012-07-17 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014022502A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016028417A (ja) * | 2014-07-11 | 2016-02-25 | ローム株式会社 | 電子装置 |
JP2018085413A (ja) * | 2016-11-22 | 2018-05-31 | 株式会社村田製作所 | 半導体装置 |
JP2019204982A (ja) * | 2014-07-11 | 2019-11-28 | ローム株式会社 | 電子装置 |
-
2012
- 2012-07-17 JP JP2012158640A patent/JP2014022502A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016028417A (ja) * | 2014-07-11 | 2016-02-25 | ローム株式会社 | 電子装置 |
JP2019204982A (ja) * | 2014-07-11 | 2019-11-28 | ローム株式会社 | 電子装置 |
JP2021040168A (ja) * | 2014-07-11 | 2021-03-11 | ローム株式会社 | 電子装置 |
JP7498750B2 (ja) | 2014-07-11 | 2024-06-12 | ローム株式会社 | 電子装置 |
JP2018085413A (ja) * | 2016-11-22 | 2018-05-31 | 株式会社村田製作所 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6355541B2 (ja) | 半導体装置およびその製造方法 | |
JP5101575B2 (ja) | 半導体装置およびその製造方法 | |
CN102593076B (zh) | 半导体装置 | |
JP6291822B2 (ja) | 基板および基板接合方法 | |
JP6301763B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
JP2016048742A (ja) | 半導体装置およびその製造方法 | |
KR20200047301A (ko) | 접합성 강화를 위한 패드 구조 | |
JP2008091454A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2015233132A (ja) | 半導体装置 | |
JP2014022502A (ja) | 半導体装置およびその製造方法 | |
US8173539B1 (en) | Method for fabricating metal redistribution layer | |
CN100431124C (zh) | 引线接合焊盘及其制造方法 | |
JP6378115B2 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
JP2008066545A (ja) | 半導体装置の製造方法 | |
JP2006229186A (ja) | 半導体集積回路およびその製造方法 | |
JP2008028400A (ja) | 半導体チップ | |
JP5326151B2 (ja) | パワーmosトランジスタ | |
JP6470320B2 (ja) | 半導体装置 | |
KR20100069935A (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
JP4310267B2 (ja) | 積層デバイスの製造方法 | |
TWI587418B (zh) | 半導體裝置及其製造方法 | |
JP6015379B2 (ja) | 半導体装置 | |
JP6159125B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009130312A (ja) | 半導体装置 | |
JP5582879B2 (ja) | 半導体装置及びその製造方法 |