JP2002016065A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002016065A
JP2002016065A JP2000195899A JP2000195899A JP2002016065A JP 2002016065 A JP2002016065 A JP 2002016065A JP 2000195899 A JP2000195899 A JP 2000195899A JP 2000195899 A JP2000195899 A JP 2000195899A JP 2002016065 A JP2002016065 A JP 2002016065A
Authority
JP
Japan
Prior art keywords
metal wiring
wiring layer
pad
pad opening
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000195899A
Other languages
English (en)
Inventor
Kazuhisa Sakihama
和久 崎濱
Akira Yamaguchi
明 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000195899A priority Critical patent/JP2002016065A/ja
Priority to US09/896,073 priority patent/US6522021B2/en
Publication of JP2002016065A publication Critical patent/JP2002016065A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】パッド引出し配線部におけるエレクトロマイグ
レーションによる断線を生じる恐れがない半導体装置の
ボンディングパッド構造を提供する。 【解決手段】ボンディングワイヤーを流れる半導体チッ
プ内部回路の入出力信号電流や電源電流を、パッドメタ
ルからビアを経由してパッドメタルより下層のメタル配
線層に分流させることにより、パッド開口部からの引出
し配線部における電流の集中を緩和させる。すなわち、
パッドメタルの下部周辺に下層のメタル配線層からなる
周辺部を形成し、ボンデインングワイヤーからパッドメ
タルに流れる電流を、パッドメタルの延在部から複数群
のビアを介して単数又は複数の下層メタル配線層からな
る前記周辺部に分流することにより、従来パッドメタル
からの引き出し配線部に生じる電流の集中を緩和し、エ
レクトロマイグレーションによる断線を回避することが
可能になる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置のボンデ
ィングパッド構造に係り、パッドメタルからビア（以
下、via holeをビアと呼ぶ）を経由して下層のメタル配
線層に電流が流れるとき、エレクトロマイグレーション
による断線を回避するため、特にメタル部分の電流密度
が小さくなるように構成された半導体装置のボンディン
グパッド構造に関するものである。
【０００２】
【従来の技術】従来の半導体装置のボンディングパッド
構造には、パッドメタルからビアを経由して下層のメタ
ル配線層へ電流が流れるものがある。図８を用いて半導
体装置のボンディングパッド構造の概要を説明する。
【０００３】図８に示す半導体装置７は、ボンディング
パッド１と、ボンディングワイヤー２と、リードフレー
ム３と、外部ピン４と、内部回路５と、半導体チップ６
から構成される。なお、図示されてはいないが、内部回
路５はメタル配線層によりボンディングパッド１に接続
される。
【０００４】このように、半導体チップ６の内部回路５
に対する入出力信号や電源は、通常半導体チップ６の外
周部に配置されたボンディングパッド１を介して外部ピ
ン４に接続される。
【０００５】次に、図９を用いて従来の半導体装置のボ
ンディングパッド構造の詳細について説明する。図９
（ａ）、図９（ｂ）は、ボンディングパッド構造の第１
従来例を示す平面図とＡ−Ａ断面図である。
【０００６】図９に示す第１従来例のボンディングパッ
ド構造は、半導体チップの表面を覆う保護絶縁膜５０
と、保護絶縁膜５０に形成されたパッド開口部１０と、
最上メタル配線層からなり、ボンディングワイヤー２と
の接続面をなすパッド開口部１０の底部２０ａと、パッ
ド開口部１０の周辺に延在する延在部２０ｂとを備え、
前記底部２０ａと延在部２０ｂとが一体になってパッド
メタルを構成する。ここで延在部２０ｂは、パッドメタ
ルに合わせてパッド開口部１０を開口する際、合わせマ
ージンを確保するために用いられる。
【０００７】また、前記パッドメタルには、ボンディン
グパッドからチップ内部に向かう最上メタル配線層から
なる配線幅ｗの引出し配線部２０ｃが一体となって接続
される。このように、ボンディングワイヤー２が接続さ
れるパッドメタルは、そのまま半導体チップの内部回路
につながる最上メタル配線層の一部となり、パッドメタ
ルもまた最上メタル配線層により形成される。
【０００８】しかし、図９に示すボンディングパッド構
造において、半導体チップ内部回路の入出力信号電流や
電源電流は全て配線幅ｗの引出し配線部２０ｃを流れる
ので、最上メタル配線層の厚さｔと配線幅ｗで定まる引
出し配線部２０ｃの電流密度が一定の限界値を超えれば
エレクトロマイグレーションによる断線を生じる。
【０００９】また、エレクトロマイグレーションによる
断線を回避するためには、配線幅ｗを大きくして引出し
配線部２０ｃの電流密度を下げなければならないが、一
方、配線幅ｗがパッドメタルの幅を超えれば、隣り合う
ボンディングパッド間のピッチが拡大し、半導体チップ
当たりのピン数が減少するという問題を生じる。
【００１０】次に、図１０を用いて、半導体装置のボン
ディングパッド構造の第２従来例について説明する。図
１０（ａ）、図１０（ｂ）は、第２従来例のボンディン
グパッド構造の平面図とＡ−Ａ断面図である。
【００１１】図１０において、図９と同一部分には同一
の参照番号を付して詳細な説明を省略する。図９を用い
て説明した第１従来例の場合には、最上メタル配線層か
らなるパッドメタルがそのまま半導体チップ内部への引
出し配線になっていた。
【００１２】しかし、図１０に示すように、パッドメタ
ルと同じ最上メタル配線層からなる他の配線２０ｄがパ
ッドメタルとチップ内部との間に存在する場合には、パ
ッドメタルの延在部２０ｂから一群のビア２５を介して
最上メタル配線層の下部に隣り合う引出し配線部３０ｃ
に接続され、内部回路との電流路が形成される。なお、
図１０（ｂ）において、層間絶縁膜７０は前記引出し配
線部３０ｃとその下部構造とを分離する役割を果たす。
【００１３】図１０に示すボンディングパッド構造の第
２従来例において、半導体チップの内部回路の入出力信
号電流や電源電流は、一群のビア２５と最上メタル配線
層の下部に隣り合う引出し配線部３０ｃを流れる。ビア
２５には電流の集中を生じ易く、また、一般に最上メタ
ル配線層に比べて下部の配線層は厚さｔが小さいので、
図１０に示す第２従来例の場合には、第１従来例に比べ
てエレクトロマイグレーションによる断線を生じ易い。
【００１４】次に図１１を用いて半導体装置のボンディ
ングパッド構造の第３従来例について説明する。図１１
に示す第３従来例では、図９を用いて説明した第１従来
例のボンディングパッド構造におけるエレクトロマイグ
レーションによる断線を回避するため、最上メタル配線
層からなる引出し配線部２０ｃの他に、パッドメタルの
延在部２０ｂから一群のビア２５を介して最上メタル配
線層の下部に隣り合う引出し配線部３０ｃに接続し、２
層の引出し配線部２０ｃ、３０ｃにより内部回路との電
流路が形成される。
【００１５】次に、図１２を用いて半導体装置のボンデ
ィングパッド構造の第４従来例について説明する。図１
２に示す第４従来例では、図１０を用いて説明した第２
従来例に係るボンディングパッド構造のエレクトロマイ
グレーションによる断線を回避するため、パッドメタル
の延在部２０ｂから上下一群のビア２５、３５を介して
最上メタル配線層の下部に順に隣り合う２層の引出し配
線部３０ｃ、４０ｃに接続され、内部回路との電流路が
形成される。
【００１６】前記第３、第４の従来例に示すように、引
出し配線部を２層にすれば電流密度が大幅に低下するの
で、引出し配線部におけるエレクトロマイグレーション
を回避することができるが、図１１、図１２に示すＢ−
Ｂ断面では、全電流が集中的に流れるので電流密度が高
くなりエレクトロマイグレーションによる断線を生じる
恐れがある。
【００１７】また図１２において、上部の一群のビア２
５には全電流が集中的に流れるので、同様にエレクトロ
マイグレーションによる断線を生じる恐れがある。な
お、図１２において、層間絶縁膜８０は前記引出し配線
部３０とその下部構造とを分離する役割を果たしてい
る。
【００１８】
【発明が解決しようとする課題】上記したように従来の
半導体装置のボンディングパッド構造は、パッドメタル
から内部回路への引出し配線部における電流密度が高く
なり、エレクトロマイグレーションによる断線を生じ易
いという問題があった。
【００１９】本発明は上記の問題点を解決すべくなされ
たもので、前記引出し配線部におけるエレクトロマイグ
レーションによる断線の恐れがない半導体装置のボンデ
ィングパッド構造を提供することを目的とする。
【００２０】
【課題を解決するための手段】本発明の半導体装置は、
最上のメタル配線層からなるパッドメタル下部周辺に下
層のメタル配線層からなる分流路を具備することを特徴
とする。すなわち、ボンディングワイヤーを流れる半導
体チップ内部回路の入出力信号電流や電源電流を、パッ
ドメタルの延在部から複数群のビアを介してパッドメタ
ルの下部周辺の下層のメタル配線層に分流することによ
り、従来パッドメタルからの引き出し配線部に生じてい
た電流の集中を緩和し、エレクトロマイグレーションに
よる断線を回避することが可能になる。
【００２１】具体的には、本発明の半導体装置は、半導
体チップ上に積層された複数のメタル配線層と、前記複
数のメタル配線層における最上のメタル配線層を覆う保
護絶縁膜と、前記複数のメタル配線層の間にそれぞれ配
置された層間絶縁膜とを備え、前記保護絶縁膜はパッド
開口部を有し、前記パッド開口部の底部に露出した前記
最上のメタル配線層の終端部はボンディングワイヤーに
接続されるボンディングパッドの接続面を成し、前記最
上のメタル配線層は少なくとも前記パッド開口部の底部
と、前記パッド開口部の周辺に延在する延在部とを備
え、前記最上のメタル配線層は前記層間絶縁膜を介して
下部に隣り合うメタル配線層を備え、前記下部に隣り合
うメタル配線層は前記パッド開口部の直下領域周辺を囲
む周辺部とこの周辺部から前記半導体チップの内部回路
に向かう引出し配線部とを備え、前記周辺部は前記層間
絶縁膜に形成された１群のビアを介して前記延在部に接
続されることを特徴とする。
【００２２】また、前記最上のメタル配線層は、前記延
在部から前記半導体チップの内部回路に向かう引出し配
線部を更に有し、前記下部に隣り合うメタル配線層は、
前記パッド開口部の直下領域覆う直下部と、この直下部
周辺を囲む周辺部と、この周辺部から前記半導体チップ
の内部回路に接続される引出し配線部とを備え、前記周
辺部は、前記層間絶縁膜に形成された１群のビアを介し
て前記延在部に接続されることを特徴とする。
【００２３】また、好ましくは前記最上のメタル配線層
は、前記パッド開口部の底部と、前記パッド開口部の周
辺に延在する延在部のみを有し、前記最上のメタル配線
層は、その下部に前記層間絶縁膜を介して順に隣り合う
複数のメタル配線層を備え、前記複数のメタル配線層
は、前記パッド開口部の直下領域周辺を囲む周辺部と、
この周辺部から前記半導体チップの内部回路に向かう引
出し配線部とをそれぞれ備え、前記周辺部は、前記層間
絶縁膜に形成された１群のビアを介して前記延在部に接
続されることを特徴とする。
【００２４】また、好ましくは前記複数のメタル配線層
は、前記パッド開口部の直下領域を覆う直下部と、この
直下領域周辺を囲む周辺部と、この周辺部から前記半導
体チップの内部回路に向かう引出し配線部とをそれぞれ
備え、前記周辺部は、前記層間絶縁膜に形成された１群
のビアを介して前記延在部に接続されることを特徴とす
る。
【００２５】また、好ましくは前記延在部と周辺部は、
前記パッド開口部に対して前記半導体チップの内部回路
に向かう前記引出し配線部の長手方向と反対方向の１辺
に位置する前記延在部と周辺部、又は前記半導体チップ
の内部回路に向かう前記引出し配線部の長手方向と直角
方向の２辺に位置する前記延在部と周辺部、又は前記反
対方向の１辺と直角方向の２辺に位置する前記延在部と
周辺部において、前記１群のビアを介して接続されるこ
とを特徴とする。
【００２６】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１（ａ）、図１（ｂ）
は、本発明の第１の実施の形態に係る半導体装置のボン
ディングパッド構造を示す平面図とＡ−Ａ断面図であ
る。
【００２７】第１の実施の形態に係るボンディングパッ
ド構造は、半導体チップの表面を覆う保護絶縁膜５０
と、保護絶縁膜５０に形成されたパッド開口部１０と、
ボンディングワイヤー２の接続面をなすパッド開口部１
０の底部２００ａと、パッド開口部１０の周辺に延在す
る延在部２００ｂを備え、最上メタル配線層からなる前
記底部２００ａと延在部２００ｂとが一体のパッドメタ
ルを構成する。
【００２８】また、延在部２００ｂにはチップ内部に向
かう最上メタル配線層からなる引出し配線部２００ｃが
前記パッドメタルと一体に接続され、ボンディングワイ
ヤー２に流れる電流が半導体チップの内部回路に導かれ
る。
【００２９】ここで延在部２００ｂは、図９を用いて説
明した第１従来例の場合と異なり、パッドメタルに合わ
せてパッド開口部１０を開口する際の合わせマージンを
確保する目的の他、延在部２００ｂに第１群のビア２５
０ａと第２群のビア２５０ｂを設けて、ボンディングワ
イヤ２に流れる電流を最上メタル配線層の下部に隣り合
うメタル配線層に分流する目的に用いられる。
【００３０】すなわち図１に示すように、パッドメタル
の延在部２００ｂは、第１群のビア２５０ａの他、第２
群のビア２５０ｂを介して、パッド開口部の直下領域周
辺を囲み最上メタル配線層の下部に隣り合うメタル配線
層からなる周辺部３００ｂに接続される。
【００３１】また、この周辺部３００ｂには、最上メタ
ル配線層の下部に隣り合うメタル配線層からなる引出し
配線部３００ｃが前記周辺部３００ｂと一体に接続さ
れ、最上メタル配線層からなる引出し配線部２００ｃと
共にボンディングワイヤー２に流れる電流を半導体チッ
プの内部回路に導く。
【００３２】なお、引出し配線部２００ｃとその下部の
引出し配線部３００ｃとは、パッド開口部１０の引出し
配線側の延在部２００ｂと周辺部３００ｂとを接続する
第１群のビア２５０ａを介して互いに接続されるが、第
１の実施の形態の主な特徴は、延在部２００ｂと周辺部
３００ｂとが第２群のビア２５０ｂを介して互いに接続
されることにある。
【００３３】例えば引出し配線部２００ｃと下部の引き
出し配線部３００ｃとが第１群のビア２５０ａのみで接
続されれば、先に第３従来例で説明したように、ボンデ
ィングワイヤ２に流れる電流は全て引き出し配線側の延
在部２００ｂの断面（図１１のＢ−Ｂ断面参照）に集中
する。
【００３４】しかし、パッド開口部１０の引出し配線と
反対側に形成された第２群のビア２５０ｂを介して延在
部２００ｂと周辺部３００ｂとを互いに接続すれば、ボ
ンディングワイヤ２に流れる電流が第２群のビア２５０
ｂと周辺部３００ｂとを介して下部の引き出し配線部３
００ｃに分流するので電流の集中が緩和され、エレクト
ロマイグレーションによる断線を回避することができ
る。
【００３５】なお、第１の実施の形態のボンディングパ
ッド構造は、パッド開口部１０の直下領域にはパッド開
口部の底部２００ａ以外のメタルが存在しない構造にさ
れている。その理由は、パッド開口部の底部２００ａの
下部に他のメタルが存在すれば、何等かの原因でボンデ
ィングワイヤーが引っ張られた際に、ボンディングワイ
ヤーと最上配線層との接続面をなすパッド開口部の底部
２００ａも同時に引っ張られて剥がれやすくなるためで
ある。
【００３６】次に、本発明の第２の実施の形態について
説明する。図２（ａ）、図２（ｂ）は第２の実施の形態
に係るボンディングパッド構造を示す平面図とＡ−Ａ断
面図である。第１の実施の形態と同一部分には同一の参
照番号を付して詳細な説明を省略する。
【００３７】第２の実施の形態では、第２、第４従来例
と同様に最上メタル配線層からなる他の配線２００ｄが
パッドメタルとチップ内部との間に存在する場合には、
パッドメタルの延在部２００ｂから上下の第１群のビア
２５０ａ、３５０ａを介して最上メタル配線層の下部に
順に隣り合う周辺部３００ｂ、４００ｂに接続され、引
出し配線部３００ｃ、４００ｃを介して内部回路との電
流路が形成される。
【００３８】また、パッドメタルの延在部２００ｂは、
パッド開口部１０の引き出し配線と反対側に形成された
上下の第２群のビア２５０ｂ、３５０ｂを介して最上メ
タル配線層からなる延在部２００ｂと下部に順に隣り合
う周辺部３００ｂ、４００ｂが接続されるので、引出し
配線側の延在部２００ｂの断面（図１２のＢ−Ｂ断面参
照）と第１群のビア２５０ａにおける電流の集中が緩和
され、エレクトロマイグレーションによる断線を回避す
ることができる。
【００３９】なお、図２（ａ）の平面図において、第１
群のビア２５０ａ、３５０ａ、第２群のビア２５０ｂ、
３５０ｂ、下部の隣り合う周辺部３００ｂ、４００ｂ、
下部の隣り合う引き出し配線部３００ｃ、４００ｃは、
互いに上下に重なり区別できないので参照番号を並べて
付している。また、第２の実施の形態において、パッド
開口部１０の直下領域にはパッド開口部１０の底部２０
０ａ以外のメタルが存在しないように構成する理由は、
第１の実施の形態と同様である。
【００４０】次に、図３を用いて第３の実施の形態に係
るボンディングパッド構造について説明する。第３の実
施の形態は第１の実施の形態の変形例である。第３の実
施の形態において、最上メタル配線層を用いて一体に形
成されたパッド開口部１０の底部２００ａ、延在部２０
０ｂ及び引出し配線部２００ｃと、最上メタル配線層の
下部に隣り合うメタル配線層からなりパッド開口部の直
下領域周辺を囲む周辺部３００ｂ及びこれと一体に形成
された引出し配線部３００ｃとは第１群乃至第４群のビ
ア２５０ａ、２５０ｂ、２５０ｃ、２５０ｄを用いて図
３に示すように接続される。
【００４１】すなわち、パッド開口部１０に対して引出
し配線側に位置する第１群のビア２５０ａ、及び引出し
配線と反対側に位置する第２群のビア２５０ｂの他に、
パッド開口部１０に対して引出し配線の長手方向と直角
側に位置する第３群、第４群のビア２５０ｃ、２５０ｄ
が延在部２００ｂと下部の周辺部３００ｂとの接続に用
いられる。
【００４２】一般に微細なビアは寄生抵抗を生じやすい
ので、並列に接続されるビアメタルの数を増加させるこ
とにより、ボンディングワイヤーの電流を下部配線層に
分流する効果を高めることができる。なお、図３におい
て、下部のメタル配線層が１層の場合について説明した
が、下部のメタル配線層が順に隣り合う多層メタル配線
層からなる場合にも同様な効果が得られる。このとき各
ビアは、順に隣り合う下部の多層メタル配線層を貫通す
るようにして最上メタル配線層からなる延在部２００ｂ
に接続される。
【００４３】第３の実施の形態では、第１群乃至第４群
のビアを用いて下部配線層を接続する場合を説明した
が、引出し方向に対して直角位置にある第３群及び第４
群のビアのみで下部配線層を接続することができる。ま
た、引出し方向に対して反対位置にある第２群のビアと
直角位置にある第３、第４群のビアとを用いて下部配線
層を接続することも可能である。
【００４４】次に、図４を用いて第４の実施の形態につ
いて説明する。第４の実施の形態は図２に示す第２の実
施の形態の変形例である。第４の実施の形態では、パッ
ド開口部１０の底部２００ａ及び延在部２００ｂのみか
らなるパッドメタルと、パッド開口部１０の直下領域周
辺を囲む周辺部３００ｂ、４００ｂ及びこれと一体に形
成された引出し配線部３００ｃ、４００ｃとが、図４に
示すように、第１群乃至第４群のビア２５０ａ、３５０
ａ、及び２５０ｂ、３５０ｂ、及び２５０ｃ、３５０
ｃ、及び２５０ｄ、３５０ｄを用いて接続される。
【００４５】第４の実施の形態において、下部のメタル
配線層は２以上の多層であっても良いし、また前記第３
群及び第４群のビアのみ、又は前記第２群、第３群、第
４群のビアを用いて前記延在部２００ｂと下部の多層メ
タル配線層からなる周辺部とを接続しても良い。
【００４６】第４の実施の形態のボンディングパッド構
造を用いることにより、パッド開口部の引き出し配線側
に、最上メタル配線層からなる他の配線（図２の２００
ｄ参照）がある場合でも、下部の多層メタル配線層を用
いて内部回路に向かう引出し配線を形成することができ
る。また第３の実施の形態で説明したように、並列に接
続されるビア数を増加させることにより微細なビアの寄
生抵抗を削減し、ボンディングワイヤーの電流を下部配
線層に分流する効果を高めることができる。
【００４７】次に、図５を用いて第５の実施の形態のボ
ンディングパッド構造について説明する。第５の実施の
形態は、第１の実施の形態の変形例である。図１に示す
第１の実施の形態では、パッドメタルの延在部２００ｂ
は、第１群のビア２５０ａの他、第２群のビア２５０ｂ
を介して、パッド開口部の直下領域周辺を囲み最上メタ
ル配線層の下部に隣り合うメタル配線層からなる周辺部
３００ｂに接続されていた。すなわち、パッド開口部１
０の直下領域には最上メタル配線層からなるパッド開口
部の底部２００ａ以外のメタルが存在しない構造にされ
ていた。
【００４８】図５に示す第５の実施の形態では、前記周
辺部３００ｂと一体に形成されたパッド開口部の直下領
域を覆う下部のメタル配線層３００ａが存在することが
第１の実施の形態と異なる。
【００４９】第１の実施の形態で説明したように、パッ
ド開口部の直下領域を覆う下部のメタル配線層３００ａ
が存在すれば、ボンディングワイヤーが引っ張られたと
き、パッド開口部の底部２００ａが同時に剥がれ易くな
る問題がある。しかし、この剥がれ現象に対しては、下
部のメタル配線層３００ａの材料の選択や、層間絶縁膜
との密着性の改善により回避する対策を講じることがで
きる。
【００５０】一方、パッド開口部の直下領域を覆う下部
のメタル配線層３００ａが存在すれば、これが除去され
た周辺部３００ｂのみの下部メタル配線層に比べて低抵
抗となるので、ボンディングワイヤーの電流をより効果
的に下部のメタル配線層からなる引き出し配線部３００
ｃに分流することができる。
【００５１】このため、第５の実施の形態では、図１
（ａ）に示すように周辺部３００ｂの外縁を引き出し配
線部３００ｃの幅以上に拡大する必要がなく、図５
（ａ）に示すように３００ａ、３００ｂを一体として、
単に下部のメタル配線層からなる引き出し配線部３００
ｃを延長した構造に単純化することで、チップ当たりの
ピン数を増加することが可能になる。
【００５２】次に、図６を用いて第６の実施の形態に係
るボンディングパッド構造について説明する。図６
（ｂ）に示すように、最上メタル配線層からなるパッド
開口部１０の底部２００ａ及び延在部２００ｂが一体に
形成されたパッドメタルの下部には、一体化されたパッ
ド開口部の直下領域を覆う３００ａと周辺部３００ｂと
が下部引出し配線３００ｃの延長上に形成される。また
前記延在部２００ｂと周辺部３００ｂとは、第１群のビ
ア２５０ａと第２群のビア２５０ｂとを用いて互いに接
続される。
【００５３】パッド開口部の直下領域を覆う下部のメタ
ル配線層からなる３００ａが存在すれば、これが除去さ
れた周辺部３００ｂのみの場合に比べて、より低い電流
密度で第２群のビア２５０ｂに分流されたボンディング
ワイヤーの電流を下部の引き出し配線部３００ｃに流す
ことができる。
【００５４】すなわち、第６の実施の形態において、も
し下部のメタル配線層３００ａが存在しなければ、第２
群のビア２５０ｂに分流されたボンディングワイヤーの
電流は、パッド開口部１０に対して引出し配線３００ｃ
の長手方向に沿った周辺部３００ｂの幅の狭い部分を高
い電流密度で流れることになり、この部分でエレクトロ
マイグレーションによる断線を生じる恐れがある。
【００５５】図６に示すように、下部メタル層３００ａ
が下部引出し配線３００ｃの延長上に前記周辺部３００
ｂと一体に形成されれば、前記周辺部３００ｂの幅の狭
い部分での電流の集中が緩和され、エレクトロマイグレ
ーションによる断線を回避することができる。
【００５６】このため第６の実施の形態では、例えば図
１（ａ）に示す周辺部３００ｂのように、その外縁を引
出し配線部３００ｃの幅以上に拡大する必要がなく、図
６（ａ）に示すように下部メタル層３００ａと周辺部３
００ｂを一体化して、単に下部メタル配線層からなる引
き出し配線部３００ｃを延長した構造に単純化すること
でチップ当たりのピン数を増加することが可能になる。
【００５７】次に、図７を用いて第７の実施の形態につ
いて説明する。第７の実施の形態は図２に示す第２の実
施の形態の変形例である。図７（ｂ）に示すように、最
上メタル配線層からなるパッド開口部１０の底部２００
ａ及び延在部２００ｂが一体に形成されたパッドメタル
の下部には、周辺部３００ｂ、４００ｂと一体化された
２層の下部メタル層３００ａ、４００ａが下部引出し配
線３００ｃ、４００ｃの延長上に形成される。また前記
延在部２００ｂと周辺部３００ｂ、４００ｂとは、上下
第１群のビア２５０ａ、３５０ａと上下第２群のビア２
５０ｂ、３５０ｂとを用いて互いに接続される。
【００５８】パッド開口部の直下領域を覆う下部のメタ
ル層３００ａ、４００ａが存在すれば、これが除去され
た周辺部３００ｂ、４００ｂのみの場合に比べてより低
い電流密度で第２群のビア２５０ｂ、３５０ｂに分流さ
れたボンディングワイヤーの電流を下部の引き出し配線
部３００ｃ、４００ｃに流すことができ、エレクトロマ
イグレーションによる断線を回避することができる。
【００５９】このため第７の実施の形態では、図２
（ａ）に示すように周辺部３００ｂ、４００ｂの外縁を
引き出し配線部３００ｃ、４００ｃの幅以上に拡大する
必要がなく、図７（ａ）に示すように３００ａ、３００
ｂ及び４００ａ、４００ｂを一体化して、単に下部メタ
ル配線層からなる引き出し配線部３００ｃ、４００ｃを
延長した構造に単純化することで、チップ当たりのピン
数を増加することが可能になる。
【００６０】なお本発明は上記の実施の形態に限定され
ることはない。例えば第５乃至第７の実施の形態におい
て、最上メタル配線層と下部のメタル配線層とが第１群
及び第２群のビアで接続される場合について説明した
が、第３、第４の実施の形態のように第３群及び第４群
のビアを用いて接続すれば、さらに良好な結果がえられ
る。
【００６１】以上説明した第１乃至第７の実施の形態の
ボンディングパッド構造は、互いに組み合わせることに
より、その他多くの変形例を構成することが可能であ
り、これらの変形例は全て本発明の範囲に属する。その
他本発明の要旨を逸脱しない範囲で、種々変形して実施
することができる。
【００６２】
【発明の効果】上述したように本発明の半導体装置のボ
ンディングパッド構造によれば、パッド開口部周辺の引
出し配線部、及びビアにおける電流の集中が緩和され、
エレクトロマイグレーションによる断線を回避すること
が可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るボンディング
パッド構造を示す図であって、（ａ）はその平面図。
（ｂ）はその断面図。
【図２】本発明の第２の実施の形態に係るボンディング
パッド構造を示す図であって、（ａ）はその平面図。
（ｂ）はその断面図。
【図３】本発明の第３の実施の形態に係るボンディング
パッド構造を示す平面図。
【図４】本発明の第４の実施の形態に係るボンディング
パッド構造を示す平面図。
【図５】本発明の第５の実施の形態に係るボンディング
パッド構造を示す図であって、（ａ）はその平面図。
（ｂ）はその断面図。
【図６】本発明の第６の実施の形態に係るボンディング
パッド構造を示す図であって、（ａ）はその平面図。
（ｂ）はその断面図。
【図７】本発明の第７の実施の形態に係るボンディング
パッド構造を示す図であって、（ａ）はその平面図。
（ｂ）はその断面図。
【図８】半導体装置のボンデイングパッド構造の概要を
示す図。
【図９】第１従来例のボンディングパッド構造を示す図
であって、（ａ）はその平面図。（ｂ）はその断面図。
【図１０】第２従来例のボンディングパッド構造を示す
図であって、（ａ）はその平面図。（ｂ）はその断面
図。
【図１１】第３従来例のボンディングパッド構造を示す
図。
【図１２】第４従来例のボンディングパッド構造を示す
図。
【符号の説明】
１…ボンディングパッド ２…ボンディングワイヤー ３…リードフレーム ４…外部ピン ５…内部回路 ６…半導体チップ ７…半導体装置 １０…パッド開口部 ２０ａ…パッド開口部の底部 ２０ｂ…延在部 ２０ｃ…引出し配線部 ２０ｄ…他の配線 ２５、３５…一群のビア ３０ｃ、４０ｃ…下部引出し配線部 ５０…保護絶縁膜 ６０、７０、８０…層間絶縁膜 ２００ａ…パッド開口部の底部 ２００ｂ…延在部 ２００ｃ…最上引出し配線部 ２００ｄ…他の配線 ２５０ａ、３５０ａ…第１群のビア ２５０ｂ、３５０ｂ…第２群のビア ２５０ｃ、３５０ｃ…第３群のビア ２５０ｄ、３５０ｄ…第４群のビア ３００ａ、４００ａ…パッド開口部直下のメタル配線層 ３００ｂ、４００ｂ…周辺部 ３００ｃ、４００ｃ…下部引出し配線部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH07 JJ07 KK07 NN34 VV07 XX05

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ上に積層された複数のメタ
    ル配線層と、 前記複数のメタル配線層における最上のメタル配線層を
    覆う保護絶縁膜と、 前記複数のメタル配線層の間にそれぞれ配置された層間
    絶縁膜と、を備え、 前記保護絶縁膜はパッド開口部を有し、 前記パッド開口部の底部に露出した前記最上のメタル配
    線層の終端部はボンディングワイヤーに接続されるボン
    ディングパッドの接続面を成し、 前記最上のメタル配線層は少なくとも前記パッド開口部
    の底部と、前記パッド開口部の周辺に延在する延在部と
    を備え、 前記最上のメタル配線層は前記層間絶縁膜を介して下部
    に隣り合うメタル配線層を備え、 前記下部に隣り合うメタル配線層は前記パッド開口部の
    直下領域周辺を囲む周辺部とこの周辺部から前記半導体
    チップの内部回路に向かう引出し配線部とを備え、 前記周辺部は前記層間絶縁膜に形成された１群のビアを
    介して前記延在部に接続されることを特徴とする半導体
    装置。
  2. 【請求項２】 前記最上のメタル配線層は、前記延在部
    から前記半導体チップの内部回路に向かう引出し配線部
    を更に有し、 前記下部に隣り合うメタル配線層は、前記パッド開口部
    の直下領域覆う直下部と、この直下部周辺を囲む周辺部
    と、この周辺部から前記半導体チップの内部回路に接続
    される引出し配線部とを備え、 前記周辺部は、前記層間絶縁膜に形成された１群のビア
    を介して前記延在部に接続されることを特徴とする請求
    項１記載の半導体装置。
  3. 【請求項３】 前記最上のメタル配線層は、前記パッド
    開口部の底部と、前記パッド開口部の周辺に延在する延
    在部のみを有し、 前記最上のメタル配線層は、その下部に前記層間絶縁膜
    を介して順に隣り合う複数のメタル配線層を備え、 前記複数のメタル配線層は、前記パッド開口部の直下領
    域周辺を囲む周辺部と、この周辺部から前記半導体チッ
    プの内部回路に向かう引出し配線部とをそれぞれ備え、 前記周辺部は、前記層間絶縁膜に形成された１群のビア
    を介して前記延在部に接続されることを特徴とする請求
    項１記載の半導体装置。
  4. 【請求項４】 前記複数のメタル配線層は、前記パッド
    開口部の直下領域を覆う直下部と、この直下領域周辺を
    囲む周辺部と、この周辺部から前記半導体チップの内部
    回路に向かう引出し配線部とをそれぞれ備え、 前記周辺部は、前記層間絶縁膜に形成された１群のビア
    を介して前記延在部に接続されることを特徴とする請求
    項３記載の半導体装置。
  5. 【請求項５】 前記延在部と周辺部は、前記パッド開口
    部に対して前記半導体チップの内部回路に向かう前記引
    出し配線部の長手方向と反対方向の１辺に位置する前記
    延在部と周辺部において、前記１群のビアを介して接続
    されることを特徴とする請求項１乃至４のいずれか１つ
    に記載の半導体装置。
  6. 【請求項６】 前記延在部と周辺部は、前記パッド開口
    部に対して前記半導体チップの内部回路に向かう前記引
    出し配線部の長手方向と直角方向の２辺に位置する前記
    延在部と周辺部において、前記１群のビアを介して接続
    されることを特徴とする請求項１乃至５のいずれか１つ
    に記載の半導体装置。
JP2000195899A 2000-06-29 2000-06-29 半導体装置 Pending JP2002016065A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000195899A JP2002016065A (ja) 2000-06-29 2000-06-29 半導体装置
US09/896,073 US6522021B2 (en) 2000-06-29 2001-06-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000195899A JP2002016065A (ja) 2000-06-29 2000-06-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2002016065A true JP2002016065A (ja) 2002-01-18

Family

ID=18694486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000195899A Pending JP2002016065A (ja) 2000-06-29 2000-06-29 半導体装置

Country Status (2)

Country Link
US (1) US6522021B2 (ja)
JP (1) JP2002016065A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7019398B2 (en) 2002-06-18 2006-03-28 Kabushiki Kaisha Toshiba Semiconductor device
US7268433B2 (en) 2005-07-04 2007-09-11 Fujitsu Limited Semiconductor device
US8446006B2 (en) 2009-12-17 2013-05-21 International Business Machines Corporation Structures and methods to reduce maximum current density in a solder ball
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
JP2014072519A (ja) * 2012-09-28 2014-04-21 Taiwan Semiconductor Manufactuaring Co Ltd パッド構造
JP2015122219A (ja) * 2013-12-24 2015-07-02 セイコーエプソン株式会社 発熱体、振動デバイス、電子機器及び移動体
US9214385B2 (en) 2009-12-17 2015-12-15 Globalfoundries Inc. Semiconductor device including passivation layer encapsulant
JP2022172343A (ja) * 2014-07-11 2022-11-15 ローム株式会社 電子装置
US11594502B2 (en) 2017-07-13 2023-02-28 Fuji Electric Co., Ltd. Semiconductor device having conductive film

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW378345B (en) * 1997-01-22 2000-01-01 Hitachi Ltd Resin package type semiconductor device and manufacturing method thereof
US6362531B1 (en) * 2000-05-04 2002-03-26 International Business Machines Corporation Recessed bond pad
KR100437460B1 (ko) * 2001-12-03 2004-06-23 삼성전자주식회사 본딩패드들을 갖는 반도체소자 및 그 제조방법
TW511246B (en) * 2001-12-28 2002-11-21 Nanya Technology Corp Fuse structure
US6909196B2 (en) * 2002-06-21 2005-06-21 Micron Technology, Inc. Method and structures for reduced parasitic capacitance in integrated circuit metallizations
US6940108B2 (en) * 2002-12-05 2005-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Slot design for metal interconnects
US6818996B2 (en) * 2002-12-20 2004-11-16 Lsi Logic Corporation Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps
US7919864B2 (en) * 2003-10-13 2011-04-05 Stmicroelectronics S.A. Forming of the last metallization level of an integrated circuit
US20050082677A1 (en) * 2003-10-15 2005-04-21 Su-Chen Fan Interconnect structure for integrated circuits
US7388279B2 (en) * 2003-11-12 2008-06-17 Interconnect Portfolio, Llc Tapered dielectric and conductor structures and applications thereof
US7466021B2 (en) * 2003-11-17 2008-12-16 Interconnect Portfolio, Llp Memory packages having stair step interconnection layers
EP1557744B1 (en) * 2004-01-20 2008-04-16 Sony Deutschland GmbH Haptic key controlled data input
JP4242336B2 (ja) * 2004-02-05 2009-03-25 パナソニック株式会社 半導体装置
US6900541B1 (en) * 2004-02-10 2005-05-31 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US7208837B2 (en) * 2004-02-10 2007-04-24 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US9318378B2 (en) * 2004-08-21 2016-04-19 Globalfoundries Singapore Pte. Ltd. Slot designs in wide metal lines
US7518192B2 (en) * 2004-11-10 2009-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetrical layout structure for ESD protection
US7071575B2 (en) * 2004-11-10 2006-07-04 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US7274108B2 (en) * 2004-11-15 2007-09-25 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
JP4517843B2 (ja) * 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
US20070097584A1 (en) * 2005-03-03 2007-05-03 David Ducharme High current surge panel with diagnostics
US20060244156A1 (en) * 2005-04-18 2006-11-02 Tao Cheng Bond pad structures and semiconductor devices using the same
US7414275B2 (en) * 2005-06-24 2008-08-19 International Business Machines Corporation Multi-level interconnections for an integrated circuit chip
JP2007059867A (ja) * 2005-07-26 2007-03-08 Matsushita Electric Ind Co Ltd 半導体装置
US7741716B1 (en) * 2005-11-08 2010-06-22 Altera Corporation Integrated circuit bond pad structures
US7573115B2 (en) * 2006-11-13 2009-08-11 International Business Machines Corporation Structure and method for enhancing resistance to fracture of bonding pads
US7701070B1 (en) * 2006-12-04 2010-04-20 Xilinx, Inc. Integrated circuit and method of implementing a contact pad in an integrated circuit
JP2008153484A (ja) * 2006-12-19 2008-07-03 Elpida Memory Inc 半導体集積回路
KR101003118B1 (ko) * 2008-10-10 2010-12-21 주식회사 하이닉스반도체 반도체 집적 회로 장치의 패드 구조체
CN101996993A (zh) * 2009-08-13 2011-03-30 中芯国际集成电路制造(上海)有限公司 利用单一金属化的焊盘下的器件
US9202713B2 (en) * 2010-07-26 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming RDL over contact pad with high alignment tolerance or reduced interconnect pitch
US8501618B2 (en) 2010-07-26 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of forming RDL wider than contact pad along first axis and narrower than contact pad along second axis
TW201310596A (zh) * 2011-08-25 2013-03-01 Novatek Microelectronics Corp 堆疊式晶片封裝及其製造方法
US9064707B2 (en) * 2011-09-14 2015-06-23 Micronas Gmbh Bonding contact area on a semiconductor substrate
TWI462249B (zh) * 2012-05-09 2014-11-21 A semiconductor device having a pad
CN104576582B (zh) * 2013-10-15 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种接合焊盘结构
US10910330B2 (en) * 2017-03-13 2021-02-02 Mediatek Inc. Pad structure and integrated circuit die using the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3432284B2 (ja) * 1994-07-04 2003-08-04 三菱電機株式会社 半導体装置
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
JP3305211B2 (ja) * 1996-09-10 2002-07-22 松下電器産業株式会社 半導体装置及びその製造方法
JP3354424B2 (ja) * 1997-02-27 2002-12-09 三洋電機株式会社 半導体装置および半導体装置の製造方法
JPH11261010A (ja) * 1998-03-13 1999-09-24 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3121311B2 (ja) * 1998-05-26 2000-12-25 日本電気株式会社 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法
JP2974022B1 (ja) * 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
US6358831B1 (en) * 1999-03-03 2002-03-19 Taiwan Semiconductor Manufacturing Company Method for forming a top interconnection level and bonding pads on an integrated circuit chip
JP2001127243A (ja) * 1999-10-26 2001-05-11 Sharp Corp 積層半導体装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7019398B2 (en) 2002-06-18 2006-03-28 Kabushiki Kaisha Toshiba Semiconductor device
US7268433B2 (en) 2005-07-04 2007-09-11 Fujitsu Limited Semiconductor device
US8446006B2 (en) 2009-12-17 2013-05-21 International Business Machines Corporation Structures and methods to reduce maximum current density in a solder ball
US9214385B2 (en) 2009-12-17 2015-12-15 Globalfoundries Inc. Semiconductor device including passivation layer encapsulant
US8674506B2 (en) 2009-12-17 2014-03-18 International Business Machines Corporation Structures and methods to reduce maximum current density in a solder ball
US8778792B2 (en) 2010-12-08 2014-07-15 International Business Machines Corporation Solder bump connections
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
JP2014072519A (ja) * 2012-09-28 2014-04-21 Taiwan Semiconductor Manufactuaring Co Ltd パッド構造
US9699897B2 (en) 2012-09-28 2017-07-04 Taiwan Semiconductor Manufacturing Company Limited Pad structure
JP2015122219A (ja) * 2013-12-24 2015-07-02 セイコーエプソン株式会社 発熱体、振動デバイス、電子機器及び移動体
US10084429B2 (en) 2013-12-24 2018-09-25 Seiko Epson Corporation Heating body, resonation device, electronic apparatus, and moving object
JP2022172343A (ja) * 2014-07-11 2022-11-15 ローム株式会社 電子装置
JP7498750B2 (ja) 2014-07-11 2024-06-12 ローム株式会社 電子装置
US11594502B2 (en) 2017-07-13 2023-02-28 Fuji Electric Co., Ltd. Semiconductor device having conductive film
US12068268B2 (en) 2017-07-13 2024-08-20 Fuji Electric Co., Ltd. Semiconductor device having a wire bonding pad structure connected through vias to lower wiring

Also Published As

Publication number Publication date
US6522021B2 (en) 2003-02-18
US20020000668A1 (en) 2002-01-03

Similar Documents

Publication Publication Date Title
JP2002016065A (ja) 半導体装置
JP4308671B2 (ja) ワイヤボンドパッドを有する半導体装置とその製作方法
US5032895A (en) Semiconductor device and method of producing the same
US7728421B2 (en) Semiconductor device
JPH06283567A (ja) リードフレームをリードオンチップ式内部リードボンディングする方法及び装置
US20110215481A1 (en) Semiconductor device
JPH09283632A (ja) 半導体集積回路装置
US5016082A (en) Integrated circuit interconnect design
JP3898350B2 (ja) 半導体装置
USRE47171E1 (en) Integrated circuit device having pads structure formed thereon and method for forming the same
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
TW200409173A (en) Semiconductor device
US7030492B2 (en) Under bump metallurgic layer
US6225690B1 (en) Plastic ball grid array package with strip line configuration
US6743979B1 (en) Bonding pad isolation
JPH04368154A (ja) 半導体装置
US7265443B2 (en) Wire bonded semiconductor device having low inductance and noise
JP2004134459A (ja) 半導体装置
JP2017183672A (ja) 半導体装置の製造方法
JP2002270643A (ja) 半導体チップ及び半導体装置
JPS5929441A (ja) 半導体装置の多層配線構造
JPH10163247A (ja) 集積回路用改良ボンド・パッドおよび方法
JPH10173087A (ja) 半導体集積回路装置
JPH07221101A (ja) 半導体ウエハ上への突起電極形成方法
JPH01211953A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050809