JP2008153484A - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP2008153484A
JP2008153484A JP2006340791A JP2006340791A JP2008153484A JP 2008153484 A JP2008153484 A JP 2008153484A JP 2006340791 A JP2006340791 A JP 2006340791A JP 2006340791 A JP2006340791 A JP 2006340791A JP 2008153484 A JP2008153484 A JP 2008153484A
Authority
JP
Japan
Prior art keywords
wiring
pad
bonding pad
conductive pattern
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006340791A
Other languages
English (en)
Inventor
Koji Yasumori
浩司 安森
Hisashi Nagamine
久之 長峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006340791A priority Critical patent/JP2008153484A/ja
Priority to US12/000,611 priority patent/US20080142986A1/en
Publication of JP2008153484A publication Critical patent/JP2008153484A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 ボンディングパッド周辺においては、ワイヤボンディング時の衝撃によりボンディングパッドのずれ、周辺配線とのショートが発生する。このためパッド周辺のパターン設計基準の縮小化ができず、チップサイズが大きくなるという問題がある。
【解決手段】 ボンディングパッドからの柱形状引き出し配線により、パッドと同電位の導電性パターンを設ける。導電性パターンとパッド間に柱形状引き出し配線と絶縁膜を設けることでボンディング時の衝撃を弱め、導電性パターンのずれを抑制する。本発明のパッド構造によれば、パッド周辺のパターン設計基準の縮小が可能となり、小さなチップサイズの半導体集積回路が得られる。
【選択図】 図２０

Description

本発明は半導体集積回路に係り、特にボンディングパッド及びその周辺配線のレイアウト、構造に関するものである。
半導体集積回路は、外部システムとのデータ転送のために複数の接続端子（リード）を備えている。これらの接続端子と半導体基盤上に設けられたボンディングパッドとをワイヤボンディングにより接続することで、外部と半導体集積回路の内部回路とを接続する。このワイヤボンディングはボンディングパッドにワイヤを機械的に圧着させることから、ボンディングパッドは大きなサイズが必要となる。さらにパッド周辺においても近傍の内部パターンが損傷されないように、通常のプロセス最小基準よりもかなり緩やかなパッド周辺基準が用いられている。このようにパッド周辺のレイアウト設計基準は、ボンディング時の内部パターンの損傷を防止し、信頼性を確保するために緩やかなパッド周辺基準が用いられる。
現状のボンディングパッドの構成を説明する。図１には、ボンディングパッド部の平面図を示す。図２は単層アルミ構造のボンディングパッド部の平面図であり、図３、４は図２におけるＡ−Ａ’断面図、Ｂ−Ｂ’断面図である。図５は２層アルミ構造のボンディングパッド部の平面図であり、図６，７は図５におけるＡ−Ａ’断面図、Ｂ−Ｂ’断面図である。以下の説明においては下層のアルミ配線を１層アルミ、上層のアルミ配線を２層アルミとして説明する。しかし特にこれらに限定されるものではなく、任意のアルミ配線を下層、その上層アルミを上層とすることができる。断面図においては、例えばラインＡ−Ａ’の場合には図の左側にＡ、右側にＡ’の断面を示している。
図１のボンディングパッド１は、カバー開口部２においてその表面の絶縁膜が除去され、露出した２層アルミ４から構成される。２層アルミ４は、ボンディングパッド１を含むパッド領域１０と、内部回路接続配線７を取り出すための引き出し領域１１とに配線される。２層アルミ４は、引き出し領域１１においてコンタクト５により下層である１層アルミ３に接続され、さらに内部回路接続配線７により内部回路に接続される。パッドの周辺には２層アルミからなるパッド周辺配線９が、間隔Ｄで配線されている。本願の説明においてはパッド領域１０と引き出し領域１１と含む領域を、ボンディングパッド（単にパッド）またはボンディングパッド（単にパッド）部と総称することがある。
図２、３、４に示す単層アルミ構造のボンディングパッド１は単層のアルミ（図では２層アルミ４）のみから構成される。そのアルミ表面の絶縁膜６はカバー開口部２として除去され、アルミ表面が露出している。引き出し領域１１においてコンタクト５により２層アルミ４は、１層アルミ３に接続され、内部回路接続配線７により内部回路に接続される。
図５、６、７に示す２層アルミ構造のボンディングパッド１は１層、２層アルミの２つの層のアルミがコンタクト５により接続されている。その表面の絶縁膜６はカバー開口部２として除去され、アルミ表面が露出している。引き出し領域１１においてコンタクト５により２層アルミ４は、１層アルミ３に接続され、内部回路接続配線７により内部回路に接続される。ボンディングパッド１の直下には１層アルミ３が配置されている。しかしボンディングパッド１の直下の１層アルミ３とは別に、引き出し領域１１にてコンタクト５を用いて、内部回路接続配線７を形成する。
図示するように、パッド領域１０では１層アルミと２層アルミとを多数のコンタクト５で接続している。多数のコンタクト５で接続する事で密着性を向上させ、ボンディング条件を均一にしている。さらに引き出し領域１１に内部回路接続配線７を設けている。このようにボンディングパッドを２層アルミとする理由は、２層アルミ４と１層アルミ３が多数のコンタクト５で接続されている為、密着性が高くボンディング衝撃を食い止められることにある。その為図２、３、４の単層アルミ構造よりも、図５、６、７で示す多層アルミ構造のボンディングパッドは、ワイヤボンディング時のアルミのずれを抑制し、アルミ剥がれに対しても優れている。
この引き出し領域１１は、ウェハー製造時のチャージアップ破壊防止の為のアンテナ基準と、静電破壊防止の為のＥＳＤ耐圧基準といった信頼性の品質を考慮して設計されるものである。アンテナ基準とは、ウェハー製造時のプラズマによる電荷蓄積によるトランジスタのゲートが破壊されるのを防止するための基準である。ウェハー製造においては、配線やコンタクト等のパターニング工程においてプラズマ装置が使用される。これらのプラズマ装置では、プラズマを発生させる為、加工している配線やコンタクト等に多量の電荷が蓄積される。この電荷の放出により、その配線と接続しているトランジスタのゲート絶縁膜が破壊されることがある。
そのため下層アルミ３をパッド領域１０と、引き出し領域１１とに分離する。引き出し領域１１を設け、内部素子への接続する為の内部回路接続配線７を設けている。この内部回路接続配線７に切り替える事で電荷を逃がす経路を作りアンテナ基準を満足させている。また、ＥＳＤ耐圧基準については静電破壊防止が目的である。そのため引き出し領域１１において、ボンディングパッドから大量に電流が流れる経路を作る為に内部回路接続配線７へ接続するコンタクト５を多数配置している。
このようにパッド部は信頼性の品質を考慮して引き出し領域を設け、周りのアルミ配線も内部パターンの破壊を防止する事が可能な広い間隔でボンディングパッド周りを設計している。このように近年のプロセス微細化の進展にもかかわらず、ボンディングパッド周りだけは縮小化されていない状況にある。半導体集積回路が多ピン化されることでパッド数が増加し、パッド面積がチップに占める割合が増加してきている。そのためボンディングパッド周りを縮小する事がチップサイズ縮小への大きな課題となっている。
ボンディングパッド周りに関する先行特許文献として下記特許文献がある。特許文献１（特公平６−９１１２７）では、パッドからの引き出し配線とパッド周辺配線間の絶縁膜に開口し、貫通孔を設け、ボンディング時の応力を緩和させている。特許文献２（特開２００２−１３４５０９）、特許文献３（特開２００１−１５６０７０）では、パッドを構成する下層アルミと上層アルミとを多数のコンタクトで導通させることでボンディング時の応力を緩和させている。特許文献４（特開２００４−２４７６５９）では、パッド周辺に独立して調整できる入力端子容量と入力抵抗が示されている。
これらの先行特許文献に記載された技術は、現状のパッド構造と同等である。チップサイズ縮小のためには、さらなるボンディングパッド周りを縮小することが課題となっており、その開発が望まれている。
特公平６−９１１２７号公報 特開２００２−１３４５０９号公報 特開２００１−１５６０７０号公報 特開２００４−２４７６５９号公報
上記したようにボンディングパッド周りを縮小することが大きな課題となっている。ボンディングパッド周りを縮小するには、パッドとパッド周辺アルミ配線との間隔を縮める事で可能である。現在、ボンダー装置がワイヤボンディングする時の方向は、まちまちである。図８（Ａ）に示すようにボンディングパッド１にボンディングする場合を考える。ボンディング時の衝撃により、ボンディングパッド１には矢印の向きに応力が加わる。そのためボンディングパッド１へ衝撃が伝わりパッド領域が動いてしまう。
そのボンディング時の衝撃が直接引き出し領域１１に伝わる。そのため図８（Ｂ）に示すようにアルミパターンがずれてパッド周辺アルミ配線９とショートを引き起こしてしまうという問題も発生する。この問題が原因で組立歩留の悪化や市場クレームの発生といった不具合を引き起こしてしまう。この問題を回避する為には、ボンディングパッドと周りのアルミパターンとの間隔を十分大きくする事が必要となる。そのためボンディングパッド周りの領域はサイズ縮小が図れないことになる。
一方、最近の製品カタログには端子容量の最大，最小値を定めているものがある。そのため端子容量値を規格値内に調整する必要がある。しかし同じ端子容量値であっても、端子容量を付加する位置により、パッド部に入力された信号の立ち上がり波形が異なる。ボンディングパッド部により近い箇所に容量を付加する方が入力された信号の立ち上がり波形が良い。高速品のカタログには、このような信号波形の傾きが記載されているものもある。
次にボンディングパッド部により近い箇所に容量を付加する方が良い理由を図９及び図１０を参照して説明する。図９は、ボンディングパッド１から入力初段回路１６までの等価回路である。ボンディングパッド１から、アルミ配線抵抗Ｒ１、保護回路１５、アルミ配線抵抗Ｒ２、ポリ抵抗Ｒｐ、アルミ配線抵抗Ｒ３を介して入力初段回路１６に接続されている。ボンディングパッド部に入力された信号の立ち上がり波形が良い設計とは、入力初段回路１６までの抵抗と容量の配置方法に関係する。
信号波形は、伝送路の抵抗と容量の積である時定数によって決定される。図９における抵抗成分はアルミ配線抵抗Ｒ１、保護回路１５、アルミ配線抵抗 Ｒ２、ポリ抵抗Ｒｐ、アルミ配線抵抗Ｒ３である。これらの抵抗の先に容量を付加させると時定数が大きくなる。これらの抵抗の手前であるアルミ配線抵抗Ｒ１とボンディングパッド間であるボンディングパッド部に容量を付加した方が、時定数が小さくなる。ボンディングパッド部に容量を付加した方が、時間による信号の遅れが無く信号の立ち上がりが良い。
図１０においては、内部素子領域１２に容量素子領域１３が配置され、さらにパッド領域１０にも端子容量領域１４を設け、端子容量を形成する。パッド領域１０の引き出し領域１１以外の辺に、端子容量を構成している。このようにパッド領域１０の端子容量領域１４に容量を更に付加する事が可能となれば、内部素子領域１２の容量素子領域１３を削減できることになる。そのため内部素子領域１２を有効活用できることから、チップサイズ縮小が図れる。
尚、図９の保護回路１５、アルミ配線抵抗Ｒ２、ポリ抵抗Ｒ１、アルミ配線抵抗Ｒ３は、容量素子領域１３に配置されるものである。アルミ配線抵抗Ｒ１は、引き出し領域１１及び内部回路接続配線７におけるアルミ配線抵抗である。上述した２点の事から、端子容量は、パッド領域１０の端子容量領域１４に設ける事が良いと考えられる。また、パッド端子容量値の作成方法としてはトランジスタのゲート容量，拡散層容量，アルミ配線等の低抵抗配線で作成する手法が考えられる。しかし、どの手法も面積が大きくなる欠点がある。
その中でもアルミ配線で容量を作成するのが、良いと考えられている。アルミ配線を使用した容量の場合には、チャージアップ破壊防止の為のアンテナ基準や、静電破壊防止の為のＥＳＤ耐圧基準を満足させやすく、その信頼性が高い。さらに電圧による容量値依存、プロセスのばらつきが少ないことがあげられる。しかしパッド領域１０の端子容量領域１４にアルミ配線で容量を設けるのは、前に述べたアルミパターンのショートを回避する為にアルミ配線間隔を十分空けて設計をする必要がある。その為、アルミ配線自身がもつ容量及び対極アルミパターンとの側壁容量値が小さいという欠点もある。
次に、特許文献４（特開２００４−２４７６５９）に示されたパッド領域に端子容量を設ける技術を、図１１を参照して説明する。アルミ配線容量としては、ボンディングパッド１自身の容量と、容量パッド配線１８と容量対極配線１９との間の側壁容量とから構成される。容量パッド配線１８は、ボンディングパッド１からパッド周辺配線に向かって櫛の歯状に設けられた配線（以下櫛形状配線と記す）である。その対極となる容量対極配線１９は、パッド周辺配線９からパッドに向かって配線された櫛形状配線である。容量パッド配線１８と容量対極配線１９の櫛の歯は交互に入れ違い状に配置されている。また、容量パッド配線１８と容量対極配線１９は同層のアルミ配線であり、櫛形状配線間の対向する櫛間隔はＤ３、櫛形状配線の櫛の先端と対向配線との間隔はＤ２である。容量パッド配線１８と容量対極配線１９間の容量は、間隔Ｄ２及びＤ３により決定される。
現状、これらの間隔Ｄ２及びＤ３はパッド周辺であることからその間隔を広くしている。この間隔を小さくする事で、より容量値の増大が見込まれる。パッド部に形成する端子容量を大きくすることで、図１０で述べた内部素子領域１２の容量素子領域１３を削減することが可能になる。容量素子領域１３を削減し、チップサイズ縮小が図れる。ボンディングパッドとパッド周辺配線との間隔の縮小、さらにパッド領域に端子容量を形成することが可能となる。
本発明の目的は、ボンディングパッドとパッド周辺配線との配線間隔を小さくし、チップサイズの縮小可能なボンディングパッド及び半導体集積回路を提供することにある。また、本発明の他の目的は、ボンディングパッド周りの領域について配線間隔を小さくし、端子容量を形成し、チップサイズの縮小可能なボンディングパッド及び半導体集積回路を提供することにある。
本願は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。
本発明の半導体集積回路は、ボンディングパッドと、その周辺にボンディングパッドと同電位の導電性パターンとを備え、前記導電性パターンは引き出し配線により前記ボンディングパッドに接続されたことを特徴とする。
本発明の集積回路においては、前記導電性パターンと前記ボンディングパッドの辺の間には、前記引き出し配線と絶縁膜とが設けられ、前記導電性パターンのずれを抑制することを特徴とする。
本発明の集積回路の前記導電性パターンは、前記ボンディングパッドの１辺の長さとほぼ等しく、かつ前記ボンディングパッドの辺に平行に配置されていることを特徴とする。
本発明の集積回路の前記導電性パターンは、さらに内部回路への内部回路接続配線に接続され、前記引き出し配線の配線幅は、前記内部回路接続配線の配線幅と同等以上であることを特徴とする。
本発明の集積回路においては、前記導電性パターンと、さらに前記導電性パターンに隣接した異電位の導電性パターンを有し、前記導電性パターンと異電位の導電性パターンとの間に、端子容量を形成することを特徴とする
本発明の集積回路においては、前記導電性パターンと異電位の導電性パターンは櫛形状に配置され、お互いの櫛の歯が入れ違い状に配置されていることを特徴とする。
本発明の半導体集積回路は、ボンディングパッドと同電位の導電性パターンをボンディングパッドの辺に平行に配置する。その同電位の導電性パターンとボンディングパッドとを引き出し配線により接続する。引き出し配線をボンディングパッドの１辺の長さより短くし、ボンディングパッドと同電位の導電性パターンとの間には引き出し配線と絶縁膜を配置する。ボンディングパッドと同電位の導電性パターンとの間に絶縁膜を配置することでボンディング時の衝撃を吸収し、導電性パターンへの衝撃を弱めることができる。このことでボンディングパッド周りのアルミパターンとの間隔をプロセスの最小基準による設計が可能となり、ボンディングパッド周りのレイアウトパターンの縮小が図れる効果が得られる。また、レイアウトパターンを拡大する事なくボンディングパッドに容量を付加させることが可能となり、レイアウトパターンの縮小が図れる効果が得られる。
本発明の実施の形態について、図面を参照して詳細に説明する。
本発明の実施例１について、図１２〜図１９を参照して詳細に説明する。本実施例は、導電性パターンをボンディングパッドと内部回路接続配線間に配置し、導電性パターンとボンディングパッドとを引き出し配線にて接続した実施例である。図１２には、ボンディングパッドと導電性パターン間に引き出し配線を２箇所設けたボンディングパッド部の平面図を示す。図１３には、従来例のボンディングパッド部におけるボンディング時の衝撃を説明するための平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）を示す。図１４には、本発明のボンディングパッド部におけるボンディング時の衝撃を説明するための平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）、Ｂ−Ｂ’断面図（Ｃ）を示す。図１５〜１９には、ボンディングパッドと導電性パターン間にそれぞれ引き出し配線を設けた各種のボンディングパッド部の平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）、Ｂ−Ｂ’断面図（Ｃ）、Ｃ−Ｃ’断面図（Ｄ）を示す。
図１２に示すように引き出し領域１１には、ボンディングパッド１からそれぞれの引き出し配線８に接続された導電性パターン１７が２個配置されている。それぞれの導電性パターン１７は、ボンディングパッド１の１辺に平行に配置され、２個の導電性パターン１７の合計長さはほぼボンディングパッド１の１辺の長さに等しい。導電性パターン１７の合計長さは特に限定されるものではなく、ボンディングパッド１の１辺の長さより短くしてもよい。しかしボンディングパッド１の１辺の長さに等しい場合が最も面積の有効活用することができることから好ましい。それぞれの導電性パターン１７はコンタクト５を介して共通の１層アルミ配線に接続され、さらに内部回路接続配線７により内部回路に接続される。
ボンディングパッド１からの引き出し配線８の引き出し幅は、ボンディングパッド１の辺の長さや、導電性パターン１７の長さよりも短い。そのため、引き出し配線８を柱形状引き出し配線８とも呼称する。柱形状引き出し配線８の引き出し幅が小さいことから、平行に配置されたボンディングパッド１と導電性パターン１７との間の大部分には絶縁膜が形成されることになる。このボンディングパッド１と導電性パターン１７との間に形成された絶縁膜により、ボンディング時の衝撃が吸収され、導電性パターン１７に伝わる衝撃は小さくなる。
この引き出し配線８と絶縁膜の配置によりボンディング時の衝撃が引き出し領域に弱い力で伝わる理由を、図１３，１４を参照して説明する。まず、図１３に示す従来例においては、ボンディングパッド１にはボンディング時の衝撃がボンディング方向へ加わる（図１３Ａ）。その衝撃は直接かつ均等に、引き出し領域１１に伝わっていた（図１３Ｂ）。その為、引き出し領域１１に伝わる力は大きく、引き出し領域の配線ずれが起き易い形状となっていた。
しかし、図１４に示す本発明の構成においては、ボンディングパッド１にはボンディング時の衝撃がボンディング方向へ加わる（図１４Ａ）。その衝撃は直接かつ均等に、柱形状引き出し配線８と絶縁膜６に伝わる（図１４Ｂ）。柱形状引き出し配線８間に絶縁膜６存在することで、衝撃力は絶縁膜６に吸収される。そのため、その先の導電性パターン１７には絶縁膜６で吸収された後の衝撃の弱くなった力が伝わる事となる。
柱形状引き出し配線８を設ける事でボンディングパッド１と導電性パターン１７の間には段差（穴）が生じる。この段差部の絶縁膜６がボンディング時のボンディング向きによる衝撃力を吸収する。衝撃力が弱まることで導電性パターン１７のアルミパターンを動かさない、またアルミパターンのずれを抑制することができる。尚、ここではアルミパターンのずれを抑制する絶縁膜の材質としては、酸化膜や窒化膜等の層間絶縁膜を使用することができる。
このようにボンディングパッド１と導電性パターン１７との間に柱形状引き出し配線８を設けることで、ワイヤボンディングする時に加わるパッ ドへの衝撃が導電性パターン１７に伝わらない。そのためボンディングパッド周りのパッド周辺アルミ配線との距離を小さくすることが可能となる。よって図１３で示すように引き出し領域１１の配線とパッド周辺アルミ配線９との間隔を、広くとる必要がなくなり、プロセス最小基準の間隔として設計が可能となる。
従ってボンディングパッド周りのレイアウトパターンサイズが縮小され、チップサイズの縮小が図れる。尚、柱形状引き出し配線８は、図１２では２箇所、図１４では３箇所で構成している。導電性パターン１７や柱形状引き出し配線８の数は特に限定されるものではない。柱形状引き出し配線８の合計配線幅は内部回路接続配線７の配線幅と同等とし、ボンディングパッドへの印加時のチャージによる影響を受けないように決定することができるものである。
本発明は、ボンディングパッド１に平行の導電パターン１７を配置し、柱形状引き出し配線８で接続することを特徴とする。柱形状引き出し配線８を設けることで、ワイヤボンディング時の衝撃を吸収し、ボンディングパッドのアルミパターンを動かさない、またアルミパターンのずれを抑制する。このことからボンディングパッド周りのレイアウトパターンサイズが縮小可能となり、チップサイズの縮小が図れる。
以下、本発明のボンディングパッド１に平行の導電パターン１７を配置し、柱形状引き出し配線８で接続した実施例を図１５〜１９に示す。ここでの実施例においては、ボンディングパッドの１辺に柱形状引き出し配線８を２箇所以上の複数設けている。すなわちパッド領域のパッドアルミ配線と、引き出し領域の導電性パターン間を複数の柱形状引き出し配線８で接続した実施例である。それぞれの図には、ボンディングパッド部の平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）、Ｂ−Ｂ’断面図（Ｃ）、Ｃ−Ｃ’断面図（Ｄ）を示す。
図１５は、ボンディングパッド１と導電パターン１７との間に柱形状引き出し配線８を両端に２箇所設けた例である。図１６は、柱形状引き出し配線８を５箇所設けた例である。図１７は柱形状引き出し配線８を３箇所設け、１箇所につき柱形状引き出し配線８を２個合計６個設けた例である。図１８は、導電パターン１７を２列（１７と１７−１）設け、ボンディングパッド１と導電パターン１７、導電パターン１７と導電パターン１７−１との間をそれぞれ柱形状引き出し配線８により接続した例である。図１９は、導電パターン１７を３列（１７、１７−１、１７−２）設けた例である。ボンディングパッド１から導電パターン１７、導電パターン１７−１、導電パターン１７−２とのそれぞれの間をそれぞれ柱形状引き出し配線８により接続している。
図１８と図１９は、引き出し領域の導電性パターンを分離し、その間に柱形状引き出し配線８と絶縁膜を配置させている。絶縁膜を穴形状に２列、３列設けた実施例である。柱形状引き出し配線８と絶縁膜からなる列を複数列設けることで、ボンディング時の衝撃を更に分割し衝撃を緩和する。この構成とすることで衝撃経路が分かれて、最遠端の引き出し配線に到達する衝撃力はさらに緩和される。尚、アンテナ基準及びＥＳＤ耐圧基準で設計される引き出し領域は、図１９のようにコンタクト５を複数の導電パターンに分割して配置することもできる。このように導電性パターンを複数列配置し、穴形状の絶縁膜部を増加させても、設計基準を小さくできることから面積の大きな増加とはならない。
本実施例は引き出し配線領域のアルミパターンを分離し、導電性パターンをボンディングパッドとほぼ並行に配置する。導電性パターンとボンディングパッドとを柱形状引き出し配線により接続する。パッド領域と引き出し配線領域との間を柱形状引き出し配線と絶縁膜から構成する。ボンディング時の衝撃力は絶縁膜に吸収され、その先の導電性パターンには絶縁膜で吸収された後の衝撃の弱くなった力が伝わることになる。そのため引き出し用配線となる導電性パターンとパッド周辺アルミ配線間隔を縮小することが可能となり、チップサイズの縮小が図れる。
本発明の実施例２について、図２０〜図２８を参照して詳細に説明する。本実施例は、ボンディングパッド領域に設けた端子容量の容量パッド配線に導電性パターンを適用した実施例である。図２０には、ボンディングパッドと導電性パターン間に引き出し配線を２箇所設けたボンディングパッド部の平面図を示す。図２１には、各辺に柱形状引き出し配線を３箇所設けたボンディングパッド部の平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）、Ｂ−Ｂ’断面図（Ｃ）を示す。図２２〜２８には、各辺にそれぞれ柱形状引き出し配線を設けた各種のボンディングパッド部の平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）、Ｂ−Ｂ’断面図（Ｃ）、Ｃ−Ｃ’断面図（Ｄ）を示す。
図２０には、パッド領域に端子容量を形成したレイアウトパターンを示す。ボンディングパッド１の内部回路接続配線に接続される辺を除いた３辺に端子容量が形成されている。ボンディングパッド１から容量柱形状引き出し配線２０を介して導電性パターン１８が配置される。ここでの導電性パターン１８は端子容量を形成する電極であり、以下容量パッド配線１８とも呼称する。端子容量はボンディングパッド１とパッド周辺アルミ配線９とを対極として構成される。パッド周辺アルミ配線９としては、分割され複数の配線（電位）を用いることができる。
ボンディングパッド１に容量柱形状引き出し配線２０を設け、パッドに平行な配線と、さらに櫛状の配線を有する容量パッド配線１８を配線する。容量パッド配線１８の櫛状の配線は、ボンディングパッド１からパッド周辺配線に向かって櫛形状に配置される。その対極となる容量対極配線１９は、パッド周辺配線９からパッドに向かって配置された櫛形状配線である。容量パッド配線１８と容量対極配線１９との櫛の歯は交互に入れ込まれている。これらの容量パッド配線１８と容量対極配線１９は同層のアルミ配線である。図示するようにそれぞれの櫛形状配線間の対向する櫛の歯の間隔はＤ３、櫛形状配線の櫛の先端と対向配線との間隔はＤ２である。容量パッド配線１８と容量対極配線１９間の容量は、間隔Ｄ２及びＤ３により決定される。
ボンディングパッド１と容量パッド配線１８との間には、容量柱形状引き出し配線２０と絶縁膜６とが配置される。この構成とすることで、実施例１と同様にボンディング時の衝撃力を吸収することができる。このことから、間隔Ｄ２及びＤ３を小さくすることが可能となる。間隔Ｄ２及びＤ３を小さくすることで、容量パッド配線１８と容量対極配線１９を多数配置できる。間隔の小さい、多数の側壁容量を形成することで、大きな容量値を有する端子容量が得られる。
図２０においては、パッド周辺アルミ配線９は３つに分割され、それぞれに対してほぼ等しい容量値となるように配置されている。これらのパッド周辺アルミ配線９の分割数は特に限定されるものではなく、任意に設定できる。図２１には、他の端子容量の平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）、Ｂ−Ｂ’断面図（Ｃ）を示す。図２１（Ａ）のパッド周辺アルミ配線９は６分割され、それぞれに対してほぼ等しい容量値となるように配置されている。
図２１（Ｂ）のＡ−Ａ’断面図においては、ボンディングパッド１は２層アルミから形成されている。１層アルミ３とコンタクト５で接続され、さらに容量柱形状引き出し配線２０と容量パッド配線１８とに接続されている。図２１（Ｃ）のＢ−Ｂ’断面図においては、ボンディングパッド１は２層アルミから形成され、１層アルミ３とコンタクト５で接続されている。その端部には容量柱形状引き出し配線２０の代わりに絶縁膜６が配置され、容量パッド配線１８が配置されている。この絶縁膜６によりボンディング時の衝撃力を弱め、容量パッド配線１８には弱い衝撃力が伝わることになる。
本発明の他の実施例を図２２〜２８に示す。それぞれ図（Ａ）には平面図、（Ｂ）にはＡ−Ａ’断面図、（Ｃ）にはＢ−Ｂ’断面図、（Ｄ）にはＣ−Ｃ’断面図を示す。ボンディングパッドの３辺にそれぞれ容量柱形状引き出し配線２０と容量パッド配線１８とを備えている。
図２２では、パッドの辺にそれぞれ容量柱形状引き出し配線２０と容量パッド配線１８とが２箇所に配置されている。パッド周辺アルミ配線９は３分割され、それぞれに対してほぼ等しい容量値となるように配置されている。図２３は、パッドの辺にそれぞれ容量柱形状引き出し配線２０と容量パッド配線１８とが３箇所に配置されている。パッド周辺アルミ配線９は６分割され、それぞれに対してほぼ等しい容量値となるように配置された例である。図２４は、パッドの辺にそれぞれ容量柱形状引き出し配線２０と容量パッド配線１８とが５箇所に配置されている。パッド周辺アルミ配線９は１２分割され、それぞれに対してほぼ等しい容量値となるように配置された例である。
図２５、２６は、容量パッド配線１８の容量柱形状引き出し配線２０の１箇所にそれぞれ柱形状を２個設けた例である。図２５は、パッドの辺にそれぞれ容量柱形状引き出し配線２０と容量パッド配線１８とが２箇所に配置されている。容量柱形状引き出し配線２０は、それぞれ１箇所に柱形状を２個設けている。パッド周辺アルミ配線９は３分割され、それぞれに対してほぼ等しい容量値となるように配置された例である。図２６は、パッドの辺にそれぞれ容量柱形状引き出し配線２０と容量パッド配線１８とが３箇所に配置されている。容量柱形状引き出し配線２０は、それぞれ１箇所に柱形状を２個設けている。パッド周辺アルミ配線９は６分割され、それぞれに対してほぼ等しい容量値となるように配置された例である。
図２７、２８は、容量パッド配線１８の両端に容量柱形状引き出し配線２０を配置した例である。図２７は、パッドの辺にそれぞれ容量柱形状引き出し配線２０と容量パッド配線１８とが２箇所に配置されている。容量柱形状引き出し配線２０は、それぞれ容量パッド配線１８の両端に設けている。パッド周辺アルミ配線９は３分割され、それぞれに対してほぼ等しい容量値となるように配置された例である。図２８は、パッドの辺にそれぞれ容量柱形状引き出し配線２０と容量パッド配線１８とが３箇所に配置されている。容量柱形状引き出し配線２０は、それぞれ容量パッド配線１８の両端に設けている。
本実施例においては、ボンディングパッドに平行に櫛形状の容量パッド配線１８を配置し、容量柱形状引き出し配線によりパッドに接続する。対極となる櫛形状の容量対極配線はパッド周辺アルミ配線に配置される。ボンディングパッドと容量パッド配線との間に柱形状引き出し配線と絶縁膜を配置する。容量柱形状引き出し配線と絶縁膜を配置することで、ボンディング時の衝撃力は絶縁膜に吸収される。その先の櫛形状の容量パッド配線には絶縁膜で吸収された後の衝撃の弱くなった力が伝わることになる。そのため容量パッド配線と容量対極配線間隔を縮小することが可能となり、チップサイズの縮小が図れる
本発明の実施例３について、図２９を参照して詳細に説明する。本実施例は、実施例１、２において用いられる柱形状引き出し配線、容量柱形状引き出し配線としてのアルミパターンの実施例である。図２９に柱形状引き出し配線、容量柱形状引き出し配線としてのアルミパターンを示す。
図２９に柱形状のアルミパターンについての各種の実施パターン例（１）〜（２９）を示す。このように、柱形状のアルミパターンを変更する事でボンディング時のさまざまな力の向きに対応可能な柱形状アルミパターンが得られる。実施例１における柱形状引き出し配線及び実施例２における容量柱形状引き出し配線としてこれらの柱形状アルミパターンを用いることで、確実にボンディング時の衝撃力を弱めることが可能となる。ボンディング時の衝撃力を弱めることで、引き出し配線とパッド周辺アルミ配線との間隔、端子容量を形成する容量パッド配線間隔を縮小できる。パッド周りの設計基準を縮小することで、小さなサイズのパッド構造が得られ、さらにちいさなパッドを備えたチップサイズの小さな半導体集積回路が得られる。
以上、実施形態に基づき本発明を具体的に説明したが、本発明は上述の実施形態に制限されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができ、これらの変更例も本願に含まれることはいうまでもない。
ボンディングパッド部の平面図である。 単層アルミ構造のボンディングパッド部の平面図である。 図２における単層アルミ構造のボンディングパッド部のＡ−Ａ’断面図である。 図２における単層アルミ構造のボンディングパッド部のＢ−Ｂ’断面図である。 ２層アルミ構造のボンディングパッド部の平面図である。 図５における２層アルミ構造のボンディングパッド部のＡ−Ａ’断面図である。 図５における２層アルミ構造のボンディングパッド部のＢ−Ｂ’断面図である。 ボンディングパッド部におけるボンディングの衝撃を説明するためのボンディング時（Ａ）、ボンディング後（Ｂ）の説明図である。 ボンディングパッドから入力初段回路までの等価回路である。 ボンディングパッド領域に端子容量を設けたボンディングパッド部の平面図である。 ボンディングパッド領域に設けた端子容量の平面図である。 パッドと導電性パターン間に柱形状引き出し配線を２箇所設けたボンディングパッド部の平面図である。 従来例のボンディングパッド部におけるボンディングの衝撃を説明するための平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）である。 本発明のボンディングパッド部におけるボンディングの衝撃を説明するための平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）、Ｂ−Ｂ’断面図（Ｃ）である。 柱形状引き出し配線を両端に２箇所設けたボンディングパッド部の平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）、Ｂ−Ｂ’断面図（Ｃ）、Ｃ−Ｃ’断面図（Ｄ）である。 柱形状引き出し配線を５箇所設けたボンディングパッド部の平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）、Ｂ−Ｂ’断面図（Ｃ）、Ｃ−Ｃ’断面図（Ｄ）である。 柱形状引き出し配線を３箇所、１箇所につき２個設けたボンディングパッド部の平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）、Ｂ−Ｂ’断面図（Ｃ）、Ｃ−Ｃ’断面図（Ｄ）である。 導電性パターンと柱形状引き出し配線とを２列設けたボンディングパッド部の平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）、Ｂ−Ｂ’断面図（Ｃ）、Ｃ−Ｃ’断面図（Ｄ）である。 導電性パターンと柱形状引き出し配線とを３列設けたボンディングパッド部の平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）、Ｂ−Ｂ’断面図（Ｃ）、Ｃ−Ｃ’断面図（Ｄ）である。 容量柱形状引き出し配線を辺に２箇所設けたボンディングパッド部の平面図である。 容量柱形状引き出し配線を辺に３箇所設けたボンディングパッド部の平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）、Ｂ−Ｂ’断面図（Ｃ）である。 容量柱形状引き出し配線を辺に２箇所設けたボンディングパッド部の平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）、Ｂ−Ｂ’断面図（Ｃ）、Ｃ−Ｃ’断面図（Ｄ）である。 容量柱形状引き出し配線を辺に３箇所設けたボンディングパッド部の平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）、Ｂ−Ｂ’断面図（Ｃ）、Ｃ−Ｃ’断面図（Ｄ）である。 容量柱形状引き出し配線を辺に５箇所設けたボンディングパッド部の平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）、Ｂ−Ｂ’断面図（Ｃ）、Ｃ−Ｃ’断面図（Ｄ）である。 容量柱形状引き出し配線を辺に２箇所、１箇所につき２個設けたボンディングパッド部の平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）、Ｂ−Ｂ’断面図（Ｃ）、Ｃ−Ｃ’断面図（Ｄ）である。 容量柱形状引き出し配線を辺に３箇所、１箇所につき２個設けたボンディングパッド部の平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）、Ｂ−Ｂ’断面図（Ｃ）、Ｃ−Ｃ’断面図（Ｄ）である。 導電性パターンと容量柱形状引き出し配線とを辺に２箇所、導電性パターンの両端に容量柱形状引き出し配線を設けたボンディングパッド部の平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）、Ｂ−Ｂ’断面図（Ｃ）、Ｃ−Ｃ’断面図（Ｄ）である。 導電性パターンと容量柱形状引き出し配線とを辺に３箇所、導電性パターンの両端に容量柱形状引き出し配線を設けたボンディングパッド部の平面図（Ａ）、Ａ−Ａ’断面図（Ｂ）、Ｂ−Ｂ’断面図（Ｃ）、Ｃ−Ｃ’断面図（Ｄ）である。 柱形状引き出し配線の各種のアルミパターン平面図である。
符号の説明
１ ボンディングパッド
２ カバー開口部
３ １層アルミ（下層アルミ）
４ ２層アルミ（上層アルミ）
５ コンタクト
６ 絶縁膜
７ 内部回路接続配線
８ 柱形状引き出し配線
９ パッド周辺アルミ配線
１０ パッド領域
１１ 引き出し領域
１３ 内部素子領域
１４ 容量素子領域
１５ 端子容量領域
１６ 入力初段回路
１７ 導電性パターン（引き出し配線）
１８ 導電性パターン（容量パッド配線）
１９ 容量対極配線
２０ 容量柱形状引き出し配線

Claims (8)

  1. 半導体集積回路において、ボンディングパッドと、その周辺にボンディングパッドと同電位の導電性パターンとを備え、前記導電性パターンは引き出し配線により前記ボンディングパッドに接続されたことを特徴とする半導体集積回路。
  2. 前記導電性パターンと前記ボンディングパッドの辺の間には、前記引き出し配線と絶縁膜とが設けられ、前記導電性パターンのずれを抑制することを特徴とする請求項１に記載の半導体集積回路。
  3. 前記導電性パターンは、前記ボンディングパッドの１辺の長さとほぼ等しく、かつ前記ボンディングパッドの辺に平行に配置されていることを特徴とする請求項２に記載の半導体集積回路。
  4. 前記引き出し配線は、前記導電性パターンと前記ボンディングパッドの辺との間に、１箇所以上の複数個所設けられていることを特徴とする請求項３に記載の半導体集積回路。
  5. 前記導電性パターンはさらに第２の引き出し配線により同電位の第２の導電性パターンに接続されたことを特徴とする請求項３に記載の半導体集積回路。
  6. 前記導電性パターンはさらに内部回路への内部回路接続配線に接続され、前記引き出し配線の配線幅は、前記内部回路接続配線の配線幅と同等以上であることを特徴とする請求項３に記載の半導体集積回路。
  7. さらに前記導電性パターンに隣接した異電位の導電性パターンを有し、前記導電性パターンと異電位の導電性パターンとの間に、端子容量を形成することを特徴とする請求項３に記載の半導体集積回路。
  8. 前記導電性パターンと異電位の導電性パターンは櫛形状に配置され、お互いの櫛の歯が入れ違い状に配置されていることを特徴とする請求項７に記載の半導体集積回路。
JP2006340791A 2006-12-19 2006-12-19 半導体集積回路 Pending JP2008153484A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006340791A JP2008153484A (ja) 2006-12-19 2006-12-19 半導体集積回路
US12/000,611 US20080142986A1 (en) 2006-12-19 2007-12-14 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006340791A JP2008153484A (ja) 2006-12-19 2006-12-19 半導体集積回路

Publications (1)

Publication Number Publication Date
JP2008153484A true JP2008153484A (ja) 2008-07-03

Family

ID=39526153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006340791A Pending JP2008153484A (ja) 2006-12-19 2006-12-19 半導体集積回路

Country Status (2)

Country Link
US (1) US20080142986A1 (ja)
JP (1) JP2008153484A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015270A (ja) * 2010-06-30 2012-01-19 Fujitsu Semiconductor Ltd 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101933015B1 (ko) * 2012-04-19 2018-12-27 삼성전자주식회사 반도체 장치의 패드 구조물, 그의 제조 방법 및 패드 구조물을 포함하는 반도체 패키지
JP6195528B2 (ja) * 2014-02-19 2017-09-13 東京エレクトロン株式会社 プラズマ処理装置及びその運転方法
JP6514949B2 (ja) * 2015-04-23 2019-05-15 日立オートモティブシステムズ株式会社 オンチップノイズ保護回路を有する半導体チップ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3292175B2 (ja) * 1999-05-13 2002-06-17 日本電気株式会社 半導体装置
US6465811B1 (en) * 1999-07-12 2002-10-15 Gore Enterprise Holdings, Inc. Low-capacitance bond pads for high speed devices
JP2002016065A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体装置
US6713860B2 (en) * 2002-02-01 2004-03-30 Intel Corporation Electronic assembly and system with vertically connected capacitors
JP4322516B2 (ja) * 2003-02-17 2009-09-02 エルピーダメモリ株式会社 半導体装置
US7037820B2 (en) * 2004-01-30 2006-05-02 Agere Systems Inc. Cross-fill pattern for metal fill levels, power supply filtering, and analog circuit shielding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015270A (ja) * 2010-06-30 2012-01-19 Fujitsu Semiconductor Ltd 半導体装置

Also Published As

Publication number Publication date
US20080142986A1 (en) 2008-06-19

Similar Documents

Publication Publication Date Title
JP4805600B2 (ja) 半導体装置
US8558350B2 (en) Metal-oxide-metal capacitor structure
US20070181973A1 (en) Capacitor structure
TWI507940B (zh) 觸控面板及觸控顯示面板
JP2009177139A (ja) 半導体集積回路
US20140211357A1 (en) Semiconductor integrated circuit device
CN104332454B (zh) 半导体装置
JP2006019692A (ja) 半導体装置
JP2007081044A (ja) 半導体装置
US8253235B2 (en) Semiconductor packaging substrate improving capability of electrostatic dissipation
JP2008153484A (ja) 半導体集積回路
JP5598253B2 (ja) 半導体装置用基板及び半導体装置
JP2006202866A (ja) 半導体装置
JP2011014719A (ja) 半導体装置
JP2010278104A (ja) 半導体装置
US10892316B2 (en) High density ball grid array (BGA) package capacitor design
JP5726609B2 (ja) 容量素子および半導体装置
JP2009218264A (ja) 半導体装置
JP2006196803A (ja) 半導体装置
JP5522039B2 (ja) 半導体装置
JP5657264B2 (ja) 半導体集積回路装置
TWI580057B (zh) 半導體電容
JP5741416B2 (ja) 電子部品の実装構造
US20050071798A1 (en) Power supply layout for an integrated circuit
JP2007335842A (ja) チップ型電子部品

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090805