JP5522039B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5522039B2 JP5522039B2 JP2010512020A JP2010512020A JP5522039B2 JP 5522039 B2 JP5522039 B2 JP 5522039B2 JP 2010512020 A JP2010512020 A JP 2010512020A JP 2010512020 A JP2010512020 A JP 2010512020A JP 5522039 B2 JP5522039 B2 JP 5522039B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- source
- drain
- lead
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Description
本願は、2008年5月16日に、日本に出願された特願2008−129210号に基づき優先権を主張し、その内容をここに援用する。
図8では、この単体トランジスタを、ゲート長方向D1に複数配置している。そして、各ゲート電極102と、ゲート長方向D1に下層メタルとして設けられたゲート接続配線106とを接続している。これにより、マルチフィンガー構造を構成している。
11・・・拡散層、
12・・・ゲート電極、
13・・・ソース電極、
14・・・ドレイン電極、
15・・・コンタクト、
16・・・ゲート接続配線、
17・・・ソース引出し配線、
18・・・ドレイン引出し配線、
21・・・上層メタル、
22・・・連絡配線、
23・・・上層メタル、
24・・・連絡配線
図1は、本発明の第1の実施形態によるトランジスタ群10(半導体装置とも称する)の構成を示す平面図である。
ソース引出し配線17とドレイン引出し配線18は、複数層のメタルで構成される。
隣り合う上層メタル23は、2つの連絡配線24によって拡散層11上で接続される。連絡配線24により、隣り合うドレイン電極14は互いに電気的に接続される。拡散層11上で接続されたドレイン電極14は、トランジスタ群において、それぞれ共有するドレイン引出し配線18で引き出される。ドレイン引出し配線18は、ゲート長方向D1と垂直な方向D2へ延び、トランジスタ群10の外部へ引き出される。
図2は、本発明における第2の実施形態のトランジスタ群10A(半導体装置とも称する)の構成を示す平面図である。第2の実施形態(図2)において、第1の実施形態(図1)と同様の構成をとる部分については、同一の符号を付して、それらの説明を省略する。
トランジスタ群10Aでは、拡散層11と、2つのゲート接続配線16との間隔が、第1の実施形態と比べて広げられている。トランジスタ群10Aのソース電極同13同士は、2つの上層メタル21を経由して、2本の連絡配線22によって接続されている。ドレイン電極14同士は、2つの上層メタル23を経由して、2本の連絡配線24によって接続されている。連絡配線22、24は、それぞれ拡散層11より外側の領域であって、かつ、ゲート接続配線16より内側の領域に配置されている。
図3は、本発明における第3の実施形態のトランジスタ群10B(半導体装置とも称する)の構成を示す平面図である。第3の実施形態(図3)において、第1の実施形態(図1)と同様の構成をとる部分については、同一の符号を付して、それらの説明を省略する。
トランジスタ群10Bを構成するトランジスタの個数は2個より多くても良い。図3では、3個のトランジスタを1組とした配線構造を示している。3つのソース電極13は、3つの上層メタル21を経由して2組の連絡配線22によって接続される。ソース引出し配線17は、1つのソース電極13から引き出される。3つのドレイン電極14は、3つの上層メタル23を経由して、2組の連絡配線24によって接続される。ドレイン引出し配線18は、1つのドレイン電極14から引き出される。
図4は、本発明における第4の実施形態のトランジスタ群10C(半導体装置とも称する)の構成を示す平面図である。第4の実施形態(図4)において、第1の実施形態(図1)と同様の構成をとる部分については、同一の符号を付して、それらの説明を省略する。
第4の実施形態では、共有するソース引出し配線17と、ドレイン引出し配線18を、それぞれ2本以上にしている。そして、連絡配線22によって接続されるソース引出し配線17の本数と、連絡配線24によって接続されるドレイン引出し配線18の本数とを変えている。つまり、図4に示すトランジスタ群10Cは、3本のソース引出し配線17が連絡配線22によって接続され、2本のドレイン引出し配線18が連絡配線24によって接続されている。
図5は、本発明における第5の実施形態のトランジスタ群10D(半導体装置とも称する)の構成を示す平面図である。第5の実施形態(図5)において、第1の実施形態(図1)と同様の構成をとる部分については、同一の符号を付して、それらの説明を省略する。
第5の実施形態では、ソース引出し配線17や、ドレイン引出し配線18の配置位置を、トランジスタのソース、ドレイン拡散層の位置に関わらず、決定する。このトランジスタ群10Dでは、ソース引出し配線17は、連絡配線22を長さ方向に二等分する位置から引き出されている。
また、トランジスタ群10Dでは、ドレイン引出し配線18は、連絡配線24を長さ方向に二等分する位置から引き出されている。
図6は、本発明における第6の実施形態のトランジスタ群10E(半導体装置とも称する)の構成を示す平面図である。第6の実施形態(図6)において、第1の実施形態(図1)と同様の構成をとる部分については、同一の符号を付して、それらの説明を省略する。
第6の実施形態では、ソース電極13に接続する上層メタル21の長さと、ドレイン電極14に接続する上層メタル23の長さとが、異なるようにしている。すなわち、図6に示すトランジスタ群10Eでは、ソース電極13の上層メタル21の長さ(3つ分のコンタクト15の長さ)を、ドレイン電極14の上層メタル23の長さ(1つ分のコンタクト15の長さ)よりも長くしている。さらに、隣り合うソース電極13同士を接続する連絡配線22を3本に増やしている。
上述した第6の実施形態によれば、ソース抵抗を低減することができる。
図7は、本発明における第7の実施形態のトランジスタ群10F(半導体装置とも称する)の構成を示す平面図である。第7の実施形態(図7)において、第1の実施形態(図1)と同様の構成をとる部分については、同一の符号を付して、それらの説明を省略する。
第7の実施形態では、ソース電極13同士、ドレイン電極14同士をゲート長方向D1に接続する連絡配線22、24の幅を、上述した各実施形態に比べて、広くしている。図7に示すトランジスタ群10Fでは、上層メタルとしての幅の広い(2つ分のコンタクト15の幅)1本の連絡配線22でソース電極13同士を接続している。また、上層メタルとしての幅の広い(2つ分のコンタクト15の幅)1本の連絡配線24でドレイン電極14同士を接続している。
Claims (6)
- ゲート長方向に並列に配置された複数のトランジスタを有し、
隣り合うソース電極同士を接続すると共に隣り合うドレイン電極同士を接続したトランジスタ群を構成し、
前記ソース電極同士及び前記ドレイン電極同士は拡散層上で接続され、
前記トランジスタ群は1本以上のソース引出し配線及び1本以上のドレイン引出し配線を有し、
前記ソース引出し配線及びドレイン引出し配線は、それぞれゲート長方向と垂直な方向へ且つ前記トランジスタ群の外部へ引き出されている半導体装置。 - 前記ソース電極同士及びドレイン電極同士がそれぞれ2個ずつ接続される請求項1に記載の半導体装置。
- 前記ソース引出し配線及びドレイン引出し配線は、それぞれ1本である請求項1に記載の半導体装置。
- 前記ソース引出し配線及びドレイン引出し配線は、それぞれ複数本である請求項1に記載の半導体装置。
- 前記ソース引出し配線及びドレイン引出し配線は、互いに異なる本数である請求項1に記載の半導体装置。
- 前記トンジスタ群はゲート電極と接続したゲート接続配線を有し、
前記ゲート接続配線は引出し配線と接続し、
この引出し配線は複数層のメタルで構成される請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010512020A JP5522039B2 (ja) | 2008-05-16 | 2009-05-15 | 半導体装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008129210 | 2008-05-16 | ||
JP2008129210 | 2008-05-16 | ||
PCT/JP2009/059043 WO2009139457A1 (ja) | 2008-05-16 | 2009-05-15 | 半導体装置 |
JP2010512020A JP5522039B2 (ja) | 2008-05-16 | 2009-05-15 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009139457A1 JPWO2009139457A1 (ja) | 2011-09-22 |
JP5522039B2 true JP5522039B2 (ja) | 2014-06-18 |
Family
ID=41318816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010512020A Expired - Fee Related JP5522039B2 (ja) | 2008-05-16 | 2009-05-15 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5522039B2 (ja) |
WO (1) | WO2009139457A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014073295A1 (ja) * | 2012-11-09 | 2014-05-15 | シャープ株式会社 | 電界効果トランジスタ |
US9972624B2 (en) | 2013-08-23 | 2018-05-15 | Qualcomm Incorporated | Layout construction for addressing electromigration |
US9786663B2 (en) | 2013-08-23 | 2017-10-10 | Qualcomm Incorporated | Layout construction for addressing electromigration |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62150779A (ja) * | 1985-12-25 | 1987-07-04 | Hitachi Ltd | 半導体装置 |
JPH0870046A (ja) * | 1994-08-31 | 1996-03-12 | Kawasaki Steel Corp | 出力バッファ回路 |
JPH0878486A (ja) * | 1994-09-01 | 1996-03-22 | Mitsubishi Electric Corp | 電界効果トランジスタ、半導体スイッチ及び半導体移相器 |
JP2000223663A (ja) * | 1999-02-02 | 2000-08-11 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
JP2004221559A (ja) * | 2002-12-25 | 2004-08-05 | Semiconductor Energy Lab Co Ltd | 半導体装置及び表示装置 |
JP2006269835A (ja) * | 2005-03-24 | 2006-10-05 | Nec Electronics Corp | 半導体装置 |
-
2009
- 2009-05-15 WO PCT/JP2009/059043 patent/WO2009139457A1/ja active Application Filing
- 2009-05-15 JP JP2010512020A patent/JP5522039B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62150779A (ja) * | 1985-12-25 | 1987-07-04 | Hitachi Ltd | 半導体装置 |
JPH0870046A (ja) * | 1994-08-31 | 1996-03-12 | Kawasaki Steel Corp | 出力バッファ回路 |
JPH0878486A (ja) * | 1994-09-01 | 1996-03-22 | Mitsubishi Electric Corp | 電界効果トランジスタ、半導体スイッチ及び半導体移相器 |
JP2000223663A (ja) * | 1999-02-02 | 2000-08-11 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
JP2004221559A (ja) * | 2002-12-25 | 2004-08-05 | Semiconductor Energy Lab Co Ltd | 半導体装置及び表示装置 |
JP2006269835A (ja) * | 2005-03-24 | 2006-10-05 | Nec Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2009139457A1 (ja) | 2011-09-22 |
WO2009139457A1 (ja) | 2009-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6348703B2 (ja) | 半導体装置及びその製造方法 | |
JP5097096B2 (ja) | 半導体集積回路 | |
US11817494B2 (en) | Semiconductor device having reduced capacitance between source and drain pads | |
JP2011100932A (ja) | 半導体パッケージ及びdc−dcコンバータ | |
JP2012039073A (ja) | 半導体装置 | |
JP5522039B2 (ja) | 半導体装置 | |
US8669614B2 (en) | Monolithic metal oxide semiconductor field effect transistor-Schottky diode device | |
JP5586546B2 (ja) | 半導体装置 | |
JP2006269835A (ja) | 半導体装置 | |
JP5407390B2 (ja) | 半導体装置 | |
KR101159456B1 (ko) | 신호 효율이 최대화된 전송선 변압기 | |
JP5168872B2 (ja) | 半導体集積回路 | |
JP2014060336A (ja) | 半導体装置 | |
JP5552261B2 (ja) | 半導体装置 | |
JP5655086B2 (ja) | 半導体装置 | |
JP2008251565A (ja) | 半導体装置 | |
CN104934467A (zh) | 半导体装置 | |
JP6494855B2 (ja) | 電子モジュール | |
US8878203B2 (en) | Switching circuit | |
US9190368B2 (en) | Semiconductor device that attenuates high-frequency oscillation | |
JPWO2019012677A1 (ja) | 電子モジュール | |
JP2009016725A (ja) | 半導体装置 | |
JP2022135584A (ja) | 半導体装置 | |
JP2009071096A (ja) | 半導体装置 | |
KR20110002183A (ko) | 반도체 장치에서 메탈 라인 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5522039 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |