JP6494855B2 - 電子モジュール - Google Patents

電子モジュール Download PDF

Info

Publication number
JP6494855B2
JP6494855B2 JP2018500751A JP2018500751A JP6494855B2 JP 6494855 B2 JP6494855 B2 JP 6494855B2 JP 2018500751 A JP2018500751 A JP 2018500751A JP 2018500751 A JP2018500751 A JP 2018500751A JP 6494855 B2 JP6494855 B2 JP 6494855B2
Authority
JP
Japan
Prior art keywords
electronic element
heat dissipation
insulating substrate
electronic
dissipation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018500751A
Other languages
English (en)
Other versions
JPWO2018146815A1 (ja
Inventor
純弥 湧口
純弥 湧口
康亮 池田
康亮 池田
鈴木　健一
健一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of JPWO2018146815A1 publication Critical patent/JPWO2018146815A1/ja
Application granted granted Critical
Publication of JP6494855B2 publication Critical patent/JP6494855B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/205—Heat-dissipating body thermally connected to heat generating element via thermal paths through printed circuit board [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H05K7/209—Heat transfer by conduction from internal heat source to heat radiating structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Description

本発明は、電子モジュールに関する。
従来から、トランスファーパワーモジュールといった電子モジュールは内蔵された電子素子等を冷却するために、電子モジュールの裏面に銅等からなる放熱板（放熱層）が設けられている（例えば特開２０１５−２１１５２４号参照）。このように放熱層が設けられると、導体層、絶縁性基板及び放熱層によってコンデンサとしての役割を果たすことがある（コンデンサ機能が形成されることがある）。このようにコンデンサ機能が形成されると、電子モジュール内の電子素子によるノイズが放熱層を介して電子モジュールの外部に放出されることがある。
このような点に鑑み、本発明は、ノイズを低減できる電子モジュールを提供する。
本発明の一態様による電子モジュールは、
絶縁性基板と、
前記絶縁性基板に設けられた導体層と、
前記導体層に設けられた電子素子と、
前記絶縁性基板の前記電子素子と反対側に設けられた放熱層と、
を備え、
前記放熱層が面方向で区分された複数の放熱層パターンを有してもよい。
本発明の一態様による電子モジュールにおいて、
前記電子素子はスイッチング素子を含んでもよい。
本発明の一態様による電子モジュールにおいて、
前記放熱層パターンは、前記放熱層パターン側から見たときに、前記電子素子が配置されている箇所の全体を含むようにして設けられてもよい。
本発明の一態様による電子モジュールにおいて、
前記放熱層パターンのうちの少なくとも一部は、前記放熱層パターン側から見たときに複数の電子素子の全体を覆ってもよい。
本発明の一態様による電子モジュールにおいて、
前記絶縁性基板は第一絶縁性基板及び第二絶縁性基板を有し、
前記電子素子は第一電子素子及び第二電子素子を有し、
前記放熱層は第一放熱層及び第二放熱層を有し、
前記第一絶縁性基板の一方側に第一電子素子が設けられ、
前記第一絶縁性基板の他方側に設けられた第一放熱層が設けられ、
前記第一電子素子の一方側に第二電子素子が設けられ、
前記第二電子素子の一方側に第二絶縁性基板が設けられ、
前記第二絶縁性基板の一方側に第二放熱層が設けられ、
前記第一電子素子及び前記第二電子素子のうちの少なくともいずれか一方はスイッチング素子を有し、前記第一電子素子がスイッチング素子を有する場合には、前記第一放熱層は面方向で区分された複数の第一放熱層パターンを有し、前記第二電子素子がスイッチング素子を有する場合には、前記第二放熱層は面方向で区分された複数の第二放熱層パターンを有してもよい。
本発明の一態様による電子モジュールにおいて、
前記導体層は、前記絶縁性基板から離隔した離隔部を有してもよい。
本発明の一態様による電子モジュールにおいて、
前記離隔部には前記電子素子が設けられていなくてもよい。
本発明の一態様による電子モジュールにおいて、
前記離隔部はグランド端子又は電源端子に接続されてもよい。
本発明の一態様による電子モジュールにおいて、
前記離隔部には前記電子素子が設けられてもよい。
本発明の一態様による電子モジュールにおいて、
前記絶縁性基板は第一絶縁性基板及び第二絶縁性基板を有し、
前記電子素子は第一電子素子及び第二電子素子を有し、
前記第一絶縁性基板の一方側に第一電子素子が設けられ、
前記第一電子素子の一方側に第二電子素子が設けられ、
前記第二電子素子の一方側に第二絶縁性基板が設けられ、
前記第一電子素子及び前記第二電子素子のうちの少なくともいずれか一方はスイッチング素子を有し、前記第一電子素子がスイッチング素子を有する場合には、前記離隔部は前記第一絶縁性基板から離隔した第一離隔部を有し、前記第二電子素子がスイッチング素子を有する場合には、前記離隔部は前記第二絶縁性基板から離隔した第二離隔部を有してもよい。
本発明では、放熱層が面方向で区分された複数の放熱層パターンを有している。このため、放熱層の面内方向の面積を小さくすることで、例えば放熱層、導体層及び絶縁性基板によって形成されるコンデンサ機能における容量（コンデンサの容量）を小さくできる。この結果、放出されるノイズを抑制できる。
図１は、本発明の第１の実施の形態による電子モジュールの縦断面図である。 図２は、本発明の第１の実施の形態による電子モジュールの底面側から見た図であり、本来は見えない部材が破線で示されている図である。 図３（ａ）は、本発明の第１の実施の形態の変形例１による電子モジュールの底面側から見た図であり、本来は見えない部材が破線で示されている図である。図３（ｂ）は、本発明の第１の実施の形態の変形例２による電子モジュールの底面側から見た図であり、本来は見えない部材が破線で示されている図である。 図４は、本発明の第２の実施の形態による電子モジュールの縦断面図である。 図５は、本発明の第２の実施の形態の変形例１による電子モジュールの縦断面図である。 図６は、本発明の第２の実施の形態の変形例２による電子モジュールの縦断面図である。 図７（ａ）は、図７（ｃ）の直線Ａ−Ａで切断した、本発明の第３の実施の形態による電子モジュールの縦断面図である。図７（ｂ）は、図７（ｃ）の直線Ｂ−Ｂで切断した、本発明の第３の実施の形態による電子モジュールの縦断面図である。図７（ｃ）は、本発明の第３の実施の形態による電子モジュールの封止部内の構成を示した平面図である。 図８は、本発明の第３の実施の形態の変形例１による電子モジュール縦断面図であって、図７（ａ）に対応する縦断面図である。 図９は、本発明の第３の実施の形態の変形例２による電子モジュール縦断面図であって、図７（ｂ）に対応する縦断面図である。 図１０（ａ）は、本発明の第４の実施の形態による電子モジュールの縦断面図であって、図７（ａ）に対応する縦断面図である。図１０（ｂ）は、本発明の第４の実施の形態による電子モジュールの縦断面図であって、図７（ｂ）に対応する縦断面図である。 図１１（ａ）は、本発明の第４の実施の形態の変形例１による電子モジュールの縦断面図であって、図１０（ａ）に対応する縦断面図である。図１１（ｂ）は、本発明の第４の実施の形態の変形例１による電子モジュールの縦断面図であって、図１０（ｂ）に対応する縦断面図である。 図１２（ａ）は、本発明の第４の実施の形態の変形例２による電子モジュールの縦断面図であって、図１０（ａ）に対応する縦断面図である。図１２（ｂ）は、本発明の第４の実施の形態の変形例２による電子モジュールの縦断面図であって、図１０（ｂ）に対応する縦断面図である。 図１３は、本発明の第４の実施の形態の変形例３による電子モジュールの縦断面図であって、図１０（ｂ）に対応する縦断面図である。 図１４は、本発明の第４の実施の形態の変形例４による電子モジュールの縦断面図であって、図１０（ｂ）に対応する縦断面図である。 図１５は、本発明の第４の実施の形態の変形例５による電子モジュールの縦断面図であって、図１０（ｂ）に対応する縦断面図である。 図１６は、本発明の第４の実施の形態の変形例６による電子モジュールの縦断面図であって、図１０（ｂ）に対応する縦断面図である。 図１７は、本発明の第４の実施の形態の変形例７による電子モジュールの縦断面図であって、図１０（ｂ）に対応する縦断面図である。
第１の実施の形態
《構成》
図１に示すように、本実施の形態の電子モジュールは、絶縁性基板６０と、絶縁性基板６０のおもて面側に設けられた導体層２０と、導体層２０に設けられた電子素子４０と、絶縁性基板６０の裏面側（電子素子４０と反対側）に設けられた放熱層１０と、を有してもよい。放熱層１０は面方向で区分された複数の放熱層パターン１５を有してもよい。
本実施の形態では、電子モジュールの一例としては半導体モジュールを挙げることができ、電子素子４０の一例として半導体素子を挙げることができる。しかしながら、これに限られるものではなく、必ずしも「半導体」を用いる必要はない。
また、絶縁性基板６０、導体層２０及び電子素子４０は封止樹脂等からなる封止部９０で覆われてもよい。図１に示すように、封止部９０の裏面は絶縁性基板６０の裏面と同じ高さ位置となっていてもよい。図１では、放熱層１０が絶縁性基板６０の裏面に設けられ、放熱層１０が封止部９０の裏面から突出している態様となっているが、これに限られることはなく、絶縁性基板６０が封止部９０内に埋設され、放熱層１０の裏面が封止部９０の裏面と同じ高さ位置となっていてもよい。
電子素子４０はスイッチング素子を含んでもよい。スイッチング素子としては、例えば、ＭＯＳＦＥＴ等のＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ等を挙げることができ、典型例を挙げるとするとＭＯＳＦＥＴを挙げることができる。
導体層２０は絶縁性基板６０上でパターニングされることで回路が形成されてもよい。放熱層１０は金属板であってもよい。導体層２０及び放熱層１０は例えば銅からなっていてもよい。
放熱層パターン１５のうちの少なくとも一部は、放熱層パターン１５側から見たとき（図１の下側から見たとき）に一つ又は複数の電子素子４０の全体を覆うようになっていてもよい。一例としては、図２の左上、左下及び右上の放熱層パターン１５は、放熱層パターン１５側から見たときに複数の電子素子４０の全体を覆うようになっている。
放熱層パターン１５のうちの少なくとも一部は、放熱層パターン１５側から見たときに、導体層２０が配置されている箇所の全体を含むようにして設けられてもよい。一例としては、図２の左上及び左下の放熱層パターン１５は、放熱層パターン１５側から見たときに、導体層２０が配置されている箇所の全体を覆うようになっている。
図３（ａ）に示すように、放熱層パターン１５は格子状に設けられてもよい。また、図３（ａ）に示すように、放熱層パターン１５は電子素子４０及び導体層２０の位置とは全く無関係に設けられてもよい。つまり、予め定まったパターンで放熱層パターン１５が設けられ、放熱層パターン１５が電子素子４０又は導体層２０を覆うような位置に位置づけられているか関係なく配置されてもよい。このような態様を採用する場合には、放熱層パターン１５を簡易に設けることができる点で有益である。なお、図３（ａ）では導体層２０は示されていない。
また、放熱層パターン１５の形状は各々異なっていてもよいし、同じ形状となっていてもよい。図２及び図３（ａ）に示すように、放熱層パターン１５は矩形状であってもよいし、図３（ｂ）に示すように、複数の放熱層パターン１５のうちの少なくとも一つはＬ字形状となっていてもよい。
《作用・効果》
次に、上述した構成からなる本実施の形態による作用・効果であって、未だ説明していないものについて説明する。「作用・効果」で記載するあらゆる構成も採用することができる。
放熱層１０が面方向で区分された複数の放熱層パターン１５を有している態様を採用した場合には、放熱層１０の面内方向の面積を小さくすることで、放熱層１０、導体層２０及び絶縁性基板６０によって形成されるコンデンサ機能における容量（コンデンサの容量）を小さくできる。この結果、放出されるノイズを抑制できる。なお、平行板コンデンサにおける容量Ｃは、Ｃ＝εＳ／ｄ（ここで、「Ｓ」は平行板の面積、「ｄ」は平行板の距離、「ε」は平行板の間に存在する絶縁体の誘電率）として示されるところ、複数の放熱層パターン１５を採用することで「Ｓ」を小さくすることができる。
特に電子素子４０がスイッチング素子を有する場合には、スイッチング素子から発生したノイズが、放熱層１０、導体層２０及び絶縁性基板６０によって疑似的に形成されるコンデンサを介して、電子モジュールの外部に放出されることになる。本実施の形態では、このように疑似的に形成されるコンデンサの容量を小さくすることで、ノイズの発生を抑えることができる。なお、本明細書において、「電子素子４０」（後述する「第一電子素子４１」及び「第二電子素子４２」を含む。）という文言は、一つ又は複数の電子素子を総称したものである。このため、「電子素子４０がスイッチング素子を有する」というのは、電子素子４０のうちの少なくとも一つがスイッチング素子であることを意味している。
放熱層パターン１５側から見たときに、放熱層パターン１５が電子素子４０の配置されている箇所の全体を含むようにして設ける態様を採用した場合には、電子素子４０による発熱を放熱層パターン１５によって逃がしやすくすることができる点で有益である。
放熱層パターン１５のうちの少なくとも一部が、放熱層パターン１５側から見たときに複数の電子素子４０の全体を覆うようになっている態様を採用した場合には（一例として、図２の左上、左下及び右上の放熱層パターン１５では）、当該放熱層パターン１５によって、複数の電子素子４０からの発熱を逃がしやすくすることができる点で有益である。
放熱層パターン１５は導体層２０と同じ形状となり、放熱層パターン１５の各々が対応する導体層２０と対向するようにして設けられてもよい。このような態様を採用した場合には、導体層２０を介して伝達された熱を効率よく放熱層パターン１５に逃がすことができる点で有益である。
放熱層パターン１５のうちの少なくとも一部が、放熱層パターン１５側から見たときに、導体層２０が配置されている箇所の全体を覆うようになっている態様を採用した場合には（一例として、図２の左上及び左下の放熱層パターン１５では）、導体層２０を介して伝達された電子素子４０で発生した熱を効率よく放熱層パターン１５に逃がすことができる点で有益である。
第２の実施の形態
次に、本発明の第２の実施の形態について説明する。第２の実施の形態において、第１の実施の形態と同じ又は同様の部材等については同じ符号を付し、その説明を省略する。
第２の実施の形態では、電子素子４０が積層されて配置されており、スタック構造となっている。より具体的には、図４に示すように、絶縁性基板６０は第一絶縁性基板６１及び第二絶縁性基板６２を有し、電子素子４０は第一電子素子４１及び第二電子素子４２を有し、放熱層１０は第一放熱層１１及び第二放熱層１２を有してもよい。第一絶縁性基板６１の一方側（図４の上側）に第一電子素子４１が設けられ、第一絶縁性基板６１の他方側（図４の下側）に第一放熱層１１が設けられてもよい。第一電子素子４１の一方側に第二電子素子４２が設けられ、第二電子素子４２の一方側に第二絶縁性基板６２が設けられ、第二絶縁性基板６２の一方側に第二放熱層１２が設けられてもよい。また、導体層２０は、第一導体層２１及び第二導体層２２を有し、第一導体層２１の一方側に第一電子素子４１が設けられ、第二導体層２２の一方側に第二電子素子４２が設けられてもよい。
第一電子素子４１及び第二電子素子４２のうちの少なくともいずれか一方はスイッチング素子を有してもよい。そして、第一電子素子４１がスイッチング素子を有する場合には、第一放熱層１１は面方向で区分された複数の第一放熱層パターン１６を有してもよい（図４参照）。また、第二電子素子４２がスイッチング素子を有する場合には、第二放熱層１２は面方向で区分された複数の第二放熱層パターン１７を有してもよい（図５参照）。
図４及び図５に示す態様では、第一電子素子４１の一方側（図４及び図５の上側）に導体柱２９が設けられ、導体柱２９の一方側（図４及び図５の上側）に第二導体層２２が設けられている。
前述したように、電子素子４０がスイッチング素子を有する場合には、ノイズが大きくなる傾向にある。このため、少なくともスイッチング素子が設けられている側において放熱層１０が面方向で区分されて複数の放熱層パターン１５となっている態様を採用することで、スイッチング素子に由来するノイズの発生を抑制できる。
また、第一電子素子４１及び第二電子素子４２がスイッチング素子を有するかどうかに関係なく、放熱層１０が面方向で区分されて複数の放熱層パターン１５となっている態様となっていてもよい。つまり、第一電子素子４１がスイッチング素子を有するかどうかに関係なく、また、第二電子素子４２がスイッチング素子を有するかどうかに関係なく、第一放熱層１１だけが面方向で区分された複数の第一放熱層パターン１６を有してもよいし（図４参照）、第二放熱層１２だけが面方向で区分された複数の第二放熱層パターン１７を有してもよいし（図５参照）、第一放熱層１１が面方向で区分された複数の第一放熱層パターン１６を有し、かつ、第二放熱層１２が面方向で区分された複数の第二放熱層パターン１７を有してもよい（図６参照）。
また、スイッチング素子を一方側又は他方側に集め、スイッチング素子が集められた側で複数の放熱層パターン１５が設けられるようにしてもよい。より具体的には、第一電子素子４１がスイッチング素子を有し第二電子素子４２がスイッチング素子を有さない場合には、図４に示すように、複数の第一放熱層パターン１６が設けられ、かつ、一つの第二放熱層１２が設けられるようになってもよい。第二電子素子４２がスイッチング素子を有し第一電子素子４１がスイッチング素子を有さない場合には、図５に示すように、複数の第二放熱層パターン１７が設けられ、かつ、一つの第一放熱層１１が設けられるようになってもよい。
本実施の形態では、第１の実施の形態で説明したあらゆる構成（変形例を含む。）を採用することができる。
第３の実施の形態
次に、本発明の第３の実施の形態について説明する。第３の実施の形態において、第１の実施の形態又は第２の実施の形態と同じ又は同様の部材等については同じ符号を付し、その説明を省略する。
図７（ｂ）（ｃ）に示すように、第３の実施の形態では、導体層２０が、絶縁性基板６０から離隔した離隔部２５を有してもよい。このような離隔部２５を設けることで、放熱層１０と離隔部２５との間の距離を大きくすることができ、放熱層１０、導体層２０、絶縁性基板６０及び封止部９０によって形成されるコンデンサ機能における容量（コンデンサの容量）を小さくできる。前述したように、平行板コンデンサにおける容量Ｃは、Ｃ＝εＳ／ｄ（ここで、「Ｓ」は平行板の面積、「ｄ」は平行板の距離、「ε」は平行板の間に存在する絶縁体の誘電率）として示されるところ、離隔部２５を採用することで「ｄ」を大きくすることができる。この結果、放出されるノイズを抑制できる。
離隔部２５には、電子素子４０が設けられていなくてもよい。このような態様を採用することで、電子素子４０からの発熱は絶縁性基板６０に設けられた（離隔部２５ではない）導体層２０によって効率よく逃がすことができ（図７（ａ）参照）、他方、電子素子４０が設けられていない離隔部２５によってコンデンサ機能における容量を小さくすることができる（図７（ｂ）参照）。
また、電子素子４０が設けられていない導体層２０の全てが離隔部２５になっていてもよい。このような態様を採用した場合には、電子素子４０からの発熱を逃がすことにはあまり機能しない導体層２０の全てを離隔部２５とし、コンデンサ機能における容量を小さくするために利用できる。
図７（ｃ）に示すように、離隔部２５に電子素子４０が設けられていない場合には、離隔部２５はグランド端子又は電源端子に接続されていてもよい。なお、図７（ｃ）に示されている符号７０は、グランド端子又は電源端子である。また、離隔部２５が２つ以上設けられている場合には、１つの離隔部２５にグランド端子が接続され、別の１つの離隔部２５に電源端子が接続されてもよい。また、離隔部２５と電子素子４０とは、接続子又はワイヤ等の接続部７１によって、接続されてもよい。この際、電子素子４０と離隔部２５とが接続部７１によって直接接続されてもよいし（図７（ｃ）の左側に示された接続部７１参照）、電子素子４０と離隔部２５とが、電子素子４０の設けられた導体層２０を介して接続されてもよい（図７（ｃ）の右側に示された接続部７１参照）。
また、図８に示すように、離隔部２５に電子素子４０が設けられる態様を採用してもよい。この場合には、電子素子４０からの発熱を逃がす機能は下がってしまうが、他方で、コンデンサ機能における容量を小さくすることはできる点で有益である。
また、図９に示すように、放熱層１０は、第１の実施の形態や第２の実施の形態で示したように、面方向で区分されて複数の放熱層パターン１５を有してもよい。この場合には、放熱層１０の面内方向の面積「Ｓ」を小さくし、かつ、放熱層１０と離隔部２５との間の距離「ｄ」を大きくすることで、放熱層１０、導体層２０、絶縁性基板６０及び封止部９０によって形成されるコンデンサ機能における容量（コンデンサの容量）を小さくできる。このため、より確実に、放出されるノイズを抑制できる。
本実施の形態では、第１の実施の形態及び第２の実施の形態で説明したあらゆる構成（変形例を含む。）を採用することができる。
第４の実施の形態
次に、本発明の第４の実施の形態について説明する。第４の実施の形態において、第１の実施の形態、第２の実施の形態又は第３の実施の形態と同じ又は同様の部材等については同じ符号を付し、その説明を省略する。
図１０に示すように、第４の実施の形態では、第２の実施の形態と同様、電子素子４０が積層されて配置されており、スタック構造となっている。より具体的には、絶縁性基板６０は第一絶縁性基板６１及び第二絶縁性基板６２を有し、電子素子４０は第一電子素子４１及び第二電子素子４２を有し、放熱層１０は第一放熱層１１及び第二放熱層１２を有してもよい。第一絶縁性基板６１の一方側（図１０の上側）に第一電子素子４１が設けられ、第一絶縁性基板６１の他方側（図１０の下側）に第一放熱層１１が設けられてもよい。第一電子素子４１の一方側に第二電子素子４２が設けられ、第二電子素子４２の一方側に第二絶縁性基板６２が設けられ、第二絶縁性基板６２の一方側に第二放熱層１２が設けられてもよい。
第一電子素子４１及び第二電子素子４２のうちの少なくともいずれか一方はスイッチング素子を有してもよい。そして、第一電子素子４１がスイッチング素子を有する場合には、離隔部２５は第一絶縁性基板６１から離隔した第一離隔部２６を有してもよい（図１０（ｂ）参照）。また、第二電子素子４２がスイッチング素子を有する場合には、離隔部２５は第二絶縁性基板６２から離隔した第二離隔部２７を有してもよい（図１１（ｂ）参照）。
前述したように、電子素子４０がスイッチング素子を有する場合には、ノイズが大きくなる傾向にある。このため、少なくともスイッチング素子が設けられている側に離隔部２５が設けられている態様を採用することで、スイッチング素子に由来するノイズの発生を抑制できる。
また、第一電子素子４１及び第二電子素子４２がスイッチング素子を有するかどうかに関係なく、離隔部２５が設けられていてもよい。つまり、第一電子素子４１がスイッチング素子を有するかどうかに関係なく、また、第二電子素子４２がスイッチング素子を有するかどうかに関係なく、第二離隔部２７は設けられずに第一離隔部２６だけが設けられてもよいし（図１０参照）、第一離隔部２６は設けられずに第二離隔部２７だけが設けられてもよいし（図１１参照）、第一離隔部２６及び第二離隔部２７が設けられてもよい（図１２参照）。
また、第一離隔部２６及び第二離隔部２７のいずれか一方だけではなく、第一離隔部２６及び第二離隔部２７の両方が設けられてもよい（図１２参照）。このように第一離隔部２６及び第二離隔部２７の両方が設けられている場合には、コンデンサ機能における容量（コンデンサの容量）をより小さくでき、より確実に、放出されるノイズを抑制できる。
なお、図１０（ａ）、図１１（ａ）及び図１２（ａ）に示す態様では、第一導体層２１の一方側（図１０（ａ）、図１１（ａ）及び図１２（ａ）の上側）に第一電子素子４１が設けられ、第一電子素子４１の一方側に導体柱２９が設けられ、導体柱２９の一方側に第二電子素子４２が設けられ、第二電子素子４２の一方側に第二導体層２２が設けられている。このような態様に限られることはなく、第２の実施の形態における図４乃至図６に示すような態様で、導体柱２９、第二導体層２２及び第二電子素子４２が設けられてもよい。つまり、第一導体層２１の一方側に第一電子素子４１が設けられ、第一電子素子４１の一方側に導体柱２９が設けられ、導体柱２９の一方側に第二導体層２２が設けられ、第二導体層２２の一方側に第二電子素子４２が設けられてもよい。また逆に、第２の実施の形態でも、図１０（ａ）、図１１（ａ）及び図１２（ａ）に示すような態様で、導体柱２９、第二導体層２２及び第二電子素子４２が設けられてもよい。
また、スイッチング素子を一方側又は他方側に集め、スイッチング素子が集められた側で離隔部２５が設けられるようにしてもよい。より具体的には、第一電子素子４１がスイッチング素子を有し第二電子素子４２がスイッチング素子を有さない場合には、図１０（ｂ）に示すように第一離隔部２６が設けられ、第二離隔部２７が設けられなくてもよい。第二電子素子４２がスイッチング素子を有し第一電子素子４１がスイッチング素子を有さない場合には、図１１（ｂ）に示すように第二離隔部２７が設けられ、第一離隔部２６が設けられなくてもよい。
離隔部２５が設けられている態様と放熱層１０が複数の放熱層パターン１５を有する態様とは、適宜組み合わされてもよい。例えば、スイッチング素子を有する側において、離隔部２５及び複数の放熱層パターン１５が設けられてもよい。この場合には、Ｃ＝εＳ／ｄにおける「Ｓ」を小さくし、かつ、「ｄ」を大きくすることができるので、スイッチング素子によるノイズの発生を、より確実に抑制できる点で有益である。より具体的には、（例えば第一電子素子４１がスイッチング素子を有する場合には）図１３に示すように第一離隔部２６及び複数の第一放熱層パターン１６が設けられてもよい。また、（例えば第二電子素子４２がスイッチング素子を有する場合には）図１４に示すように第二離隔部２７及び複数の第二放熱層パターン１７が設けられてもよい。また、（例えば第一電子素子４１及び第二電子素子４２がスイッチング素子を有する場合には）図１５に示すように第一離隔部２６及び複数の第一放熱層パターン１６並びに第二離隔部２７及び複数の第二放熱層パターン１７が設けられてもよい。
また、スイッチング素子を一方側又は他方側に集め、スイッチング素子が集められた側で離隔部２５及び複数の放熱層パターン１５が設けられるようにしてもよい。より具体的には、第一電子素子４１がスイッチング素子を有し第二電子素子４２がスイッチング素子を有さない場合には、図１３に示すように、第一離隔部２６が設けられて第二離隔部２７が設けられず、かつ、複数の第一放熱層パターン１６及び一つの第二放熱層１２が設けられてもよい。第二電子素子４２がスイッチング素子を有し第一電子素子４１がスイッチング素子を有さない場合には、図１４に示すように、第二離隔部２７が設けられて第一離隔部２６が設けられず、かつ、複数の第二放熱層パターン１７及び一つの第一放熱層１１が設けられてもよい。
また、離隔部２５と複数の放熱層パターン１５が別々の側に設けられてもよい。例えばノイズの大きさ等によって、一方側には複数の放熱層パターン１５を設けてノイズを抑制し、他方側には離隔部２５を設けてノイズを抑制するようにしてもよい。より具体的には、図１６に示すように、第一離隔部２６及び複数の第二放熱層パターン１７が設けられる態様を採用してもよい。また、図１７に示すように、第二離隔部２７及び複数の第一放熱層パターン１６が設けられてもよい。
本実施の形態では、第１の実施の形態、第２の実施の形態又は第３の実施の形態と同様であり、第１の実施の形態、第２の実施の形態及び第３の実施の形態で説明したあらゆる構成（変形例を含む。）を採用することができる。
上述した実施の形態の記載、変形例の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載、変形例の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。また、出願当初の請求項の記載はあくまでも一例であり、明細書、図面等の記載に基づき、請求項の記載を適宜変更することもできる。
１０ 放熱層
１１ 第一放熱層
１２ 第二放熱層
１５ 放熱層パターン
１６ 第一放熱層パターン
２０ 導体層
２５ 離隔部
２６ 第一離隔部
２７ 第二離隔部
４０ 電子素子
４１ 第一電子素子
４２ 第二電子素子
６０ 絶縁性基板
６１ 第一絶縁性基板
６２ 第二絶縁性基板
７０ グランド端子又は電源端子

Claims (7)

  1. 絶縁性基板と、
    前記絶縁性基板に設けられた導体層と、
    前記導体層に設けられた電子素子と、
    前記絶縁性基板の前記電子素子と反対側に設けられた放熱層と、
    少なくとも前記電子素子を封入する封止部と、
    を備え、
    前記導体層は、前記絶縁性基板から離隔した離隔部を有し、
    前記離隔部には前記電子素子が設けられ、
    前記離隔部の他方側であって、前記離隔部と前記絶縁性基板との間に前記封止部が設けられる電子モジュール。
  2. 前記絶縁性基板は第一絶縁性基板及び第二絶縁性基板を有し、
    前記電子素子は第一電子素子及び第二電子素子を有し、
    前記第一絶縁性基板の一方側に第一電子素子が設けられ、
    前記第一電子素子の一方側に第二電子素子が設けられ、
    前記第二電子素子の一方側に第二絶縁性基板が設けられ、
    前記第一電子素子及び前記第二電子素子のうちの少なくともいずれか一方はスイッチング素子を有し、前記第一電子素子がスイッチング素子を有する場合には、前記離隔部は前記第一絶縁性基板から離隔した第一離隔部を有し、前記第二電子素子がスイッチング素子を有する場合には、前記離隔部は前記第二絶縁性基板から離隔した第二離隔部を有する請求項１に記載の電子モジュール。
  3. 前記電子素子はスイッチング素子を含むことを特徴とする請求項１又は２のいずれかに記載の電子モジュール。
  4. 前記放熱層は面方向で区分された複数の放熱層パターンを有し、
    前記放熱層パターンは、前記放熱層パターン側から見たときに、前記電子素子が配置されている箇所の全体を含むようにして設けられていることを特徴とする請求項１乃至３のいずれか１項に記載の電子モジュール。
  5. 前記放熱層パターンのうちの少なくとも一部は、前記放熱層パターン側から見たときに複数の電子素子の全体を覆うことを特徴とする請求項４に記載の電子モジュール。
  6. 前記絶縁性基板は第一絶縁性基板及び第二絶縁性基板を有し、
    前記電子素子は第一電子素子及び第二電子素子を有し、
    前記放熱層は第一放熱層及び第二放熱層を有し、
    前記第一絶縁性基板の一方側に第一電子素子が設けられ、
    前記第一絶縁性基板の他方側に設けられた第一放熱層が設けられ、
    前記第一電子素子の一方側に第二電子素子が設けられ、
    前記第二電子素子の一方側に第二絶縁性基板が設けられ、
    前記第二絶縁性基板の一方側に第二放熱層が設けられ、
    前記第一電子素子及び前記第二電子素子のうちの少なくともいずれか一方はスイッチング素子を有し、前記第一電子素子がスイッチング素子を有する場合には、前記第一放熱層は面方向で区分された複数の第一放熱層パターンを有し、前記第二電子素子がスイッチング素子を有する場合には、前記第二放熱層は面方向で区分された複数の第二放熱層パターンを有することを特徴とする請求項１乃至５のいずれか１項に記載の電子モジュール。
  7. 前記離隔部はグランド端子又は電源端子に接続されることを特徴とする請求項１乃６のいずれか１項に記載の電子モジュール。
JP2018500751A 2017-02-13 2017-02-13 電子モジュール Active JP6494855B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/005155 WO2018146815A1 (ja) 2017-02-13 2017-02-13 電子モジュール

Publications (2)

Publication Number Publication Date
JPWO2018146815A1 JPWO2018146815A1 (ja) 2019-02-14
JP6494855B2 true JP6494855B2 (ja) 2019-04-03

Family

ID=63107406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018500751A Active JP6494855B2 (ja) 2017-02-13 2017-02-13 電子モジュール

Country Status (5)

Country Link
US (1) US20200258851A1 (ja)
JP (1) JP6494855B2 (ja)
CN (1) CN108738367B (ja)
NL (1) NL2020395B1 (ja)
WO (1) WO2018146815A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7403220B2 (ja) * 2018-12-05 2023-12-22 日立Astemo株式会社 電力変換装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294826A (en) * 1993-04-16 1994-03-15 Northern Telecom Limited Integrated circuit package and assembly thereof for thermal and EMI management
JP4086963B2 (ja) * 1997-06-25 2008-05-14 三菱電機株式会社 パワーモジュール
JP3575478B2 (ja) * 2002-07-03 2004-10-13 ソニー株式会社 モジュール基板装置の製造方法、高周波モジュール及びその製造方法
JP2006211548A (ja) * 2005-01-31 2006-08-10 Alps Electric Co Ltd 非可逆回路素子、及びこの非可逆回路素子を使用した送受信モジュール
JP2008042124A (ja) * 2006-08-10 2008-02-21 Fuji Electric Holdings Co Ltd 半導体パワーモジュール
KR20140116911A (ko) * 2012-01-13 2014-10-06 스미또모 베이크라이트 가부시키가이샤 회로 기판 및 전자 디바이스
JP2013157550A (ja) * 2012-01-31 2013-08-15 Rohm Co Ltd パワーモジュール半導体装置およびその製造方法
JPWO2015005181A1 (ja) * 2013-07-08 2017-03-02 株式会社村田製作所 電力変換部品
JPWO2015107871A1 (ja) * 2014-01-15 2017-03-23 パナソニックＩｐマネジメント株式会社 半導体装置
WO2016067383A1 (ja) * 2014-10-29 2016-05-06 新電元工業株式会社 放熱構造
JP6435794B2 (ja) * 2014-11-12 2018-12-12 富士電機株式会社 半導体装置
EP3104411A4 (en) * 2015-04-28 2017-12-06 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module

Also Published As

Publication number Publication date
JPWO2018146815A1 (ja) 2019-02-14
US20200258851A1 (en) 2020-08-13
NL2020395A (en) 2018-08-22
CN108738367B (zh) 2022-03-15
NL2020395B1 (en) 2018-10-29
WO2018146815A1 (ja) 2018-08-16
CN108738367A (zh) 2018-11-02

Similar Documents

Publication Publication Date Title
EP3104412B1 (en) Power semiconductor module
WO2016027557A1 (ja) 電力変換装置
US8619428B2 (en) Electronic package structure
CN105448864B (zh) 电子组件
US9076749B2 (en) Electronic system comprising stacked electronic devices comprising integrated-circuit chips
KR101823805B1 (ko) 전력 반도체 장치
JP6711098B2 (ja) 半導体装置の放熱構造
JP6494855B2 (ja) 電子モジュール
KR102543495B1 (ko) 다면 방열구조를 갖는 pcb 모듈, 및 이 모듈에 사용되는 방열 플레이트, 다층 pcb 어셈블리, 및 모듈 케이스
KR101626534B1 (ko) 반도체 패키지 및 그 제조 방법
JP6496845B2 (ja) 電子機器
KR102016019B1 (ko) 고열전도성 반도체 패키지
CN106449607B (zh) 一种mim电容器结构
US20150179540A1 (en) Semiconductor device
KR102592659B1 (ko) 다면 방열구조를 갖는 pcb 모듈 및 이 모듈에 사용되는 다층 pcb 어셈블리
JP5851666B1 (ja) 電力変換装置
CN106449372A (zh) 一种mim电容器结构的制造方法
JP5776588B2 (ja) 半導体装置
JP2004327813A (ja) 半導体装置
JP2012256935A (ja) 樹脂封止型半導体装置
JP2011192689A (ja) パワーモジュール
US20150091146A1 (en) Power semiconductor package
JP2005072548A (ja) 電子回路装置及びこれを用いた電子機器
JP2009049294A (ja) 半導体装置
JP2015090924A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190305

R150 Certificate of patent or registration of utility model

Ref document number: 6494855

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150