JP2006269835A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006269835A
JP2006269835A JP2005087252A JP2005087252A JP2006269835A JP 2006269835 A JP2006269835 A JP 2006269835A JP 2005087252 A JP2005087252 A JP 2005087252A JP 2005087252 A JP2005087252 A JP 2005087252A JP 2006269835 A JP2006269835 A JP 2006269835A
Authority
JP
Japan
Prior art keywords
source
transistor
region
drain
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005087252A
Other languages
English (en)
Inventor
Masashi Nakano
雅司 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005087252A priority Critical patent/JP2006269835A/ja
Priority to US11/377,732 priority patent/US7547946B2/en
Publication of JP2006269835A publication Critical patent/JP2006269835A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 従来の半導体装置には、各パワートランジスタのソース電極またはドレイン電極を流れる電流密度の低減、および各パワートランジスタのピーク温度の低減という面で改善の余地がある。
【解決手段】 半導体装置１は、トランジスタ１０，２０を備えている。トランジスタ１０（第１のトランジスタ）は、ＭＯＳＦＥＴであり、ソース領域１０２，１０６、ドレイン領域１０４、およびゲート電極１１０を有している。トランジスタ２０（第２のトランジスタ）も、ＭＯＳＦＥＴであり、ソース領域２０２，２０６、ドレイン領域２０４、およびゲート電極２１０を有している。トランジスタ１０のソース領域１０６とトランジスタ２０のソース領域２０２とは、半導体基板９０における同一の領域である。すなわち、これらのソース領域１０６とソース領域２０２とは、互いに共有されている。
【選択図】 図１

Description

本発明は、半導体装置に関する。
従来の半導体装置としては、例えば特許文献１に記載されたものがある。同文献に記載の半導体装置においては、１つのチップ上において互いに分割された複数の領域にそれぞれ、パワートランジスタが形成されている。
実開昭６１−５１７５４号公報
しかしながら、上記文献に記載の半導体装置には、各パワートランジスタのソース電極またはドレイン電極を流れる電流密度の低減、および各パワートランジスタのピーク温度の低減という面で改善の余地がある。
本発明による半導体装置は、（ａ）第１のソース・ドレイン領域と、第１のゲート領域を挟んで上記第１のソース・ドレイン領域の反対側に位置する第２のソース・ドレイン領域と、第２のゲート領域を挟んで上記第２のソース・ドレイン領域の反対側に位置し、上記第１のソース・ドレイン領域と電気的に接続された第３のソース・ドレイン領域と、上記第１および第２のゲート領域にそれぞれ設けられた第１のゲート電極と、を有して構成される第１のトランジスタと、（ｂ）上記第３のソース・ドレイン領域と、第３のゲート領域を挟んで上記第３のソース・ドレイン領域の反対側に位置する第４のソース・ドレイン領域と、第４のゲート領域を挟んで上記第４のソース・ドレイン領域の反対側に位置し、上記第１および第３のソース・ドレイン領域と電気的に接続された第５のソース・ドレイン領域と、上記第３および第４のゲート領域にそれぞれ設けられ、上記第１のゲート電極とは独立に制御される第２のゲート電極と、を有して構成される第２のトランジスタと、を備えることを特徴とする。
この半導体装置においては、第１、第３および第５のソース・ドレイン領域がソースとして機能するとき、第２および第４のソース・ドレイン領域はドレインとして機能する。一方で、前者がドレインとして機能するとき、後者はソースとして機能する。ここで、第３のソース・ドレイン領域は、第１および第２のトランジスタによって共有されている。これにより、第１および第２のトランジスタはソースまたはドレインのうち一方を共有することになるため、各トランジスタのソース電極またはドレイン電極を流れる電流密度を低減させることができる。さらに、ソースおよびドレインの何れも共有しない場合に比して、動作時に発熱が起こる面積が広くなるため、各トランジスタのピーク温度を低減することができる。
本発明によれば、各トランジスタのソース電極またはドレイン電極を流れる電流密度が低減されるとともに、各トランジスタのピーク温度が低減された半導体装置が実現される。
以下、図面を参照しつつ、本発明による半導体装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、本発明による半導体装置の第１実施形態を示す平面図である。また、図２は、図１の半導体装置のII−II線に沿った断面を示す断面図である。半導体装置１は、トランジスタ１０，２０を備えている。
本実施形態においてトランジスタ１０，２０は、それぞれ複数（具体的には４つ）ずつ設けられている。また、これらのトランジスタ１０，２０は、図中左右方向に沿って交互に配置されている。また、図１からわかるように、これらのトランジスタ１０，２０は、半導体基板９０に形成された素子分離領域３０によって囲まれた１つの素子形成領域内に設けられている。すなわち、半導体装置１においてトランジスタ１０とトランジスタ２０とは、素子分離領域３０によって隔てられることなく、連設されている。半導体基板９０は、例えばシリコン基板である。また、素子分離領域３０は、例えばＬＯＣＯＳである。
トランジスタ１０（第１のトランジスタ）は、ＭＯＳＦＥＴであり、ソース領域１０２，１０６、ドレイン領域１０４、およびゲート電極１１０を有している。ソース領域１０２（第１のソース・ドレイン領域）、ドレイン領域１０４（第２のソース・ドレイン領域）およびソース領域１０６（第３のソース・ドレイン領域）は、所定の間隔を置いてこの順に配置されている。これらのソース領域１０２、ドレイン領域１０４およびソース領域１０６の配列方向も図中左右方向である。すなわち、これらの配列方向と上述したトランジスタ１０，２０の配列方向とは互いに等しい。
図２に示すように、ソース領域１０２とドレイン領域１０４とで挟まれる領域がゲート領域１１２（第１のゲート領域）であり、ドレイン領域１０４とソース領域１０６とで挟まれる領域がゲート領域１１４（第２のゲート領域）である。換言すれば、ゲート領域１１２を挟んでソース領域１０２の反対側にはドレイン領域１０４が位置し、ゲート領域１１４を挟んでドレイン領域１０４の反対側にはソース領域１０６が位置している。ソース領域１０２とソース領域１０６とは、互いに電気的に接続されている。また、各ゲート領域１１２，１１４上には、ゲート酸化膜（図示せず）を挟んでゲート電極１１０（第１のゲート電極）が形成されている。
トランジスタ２０（第２のトランジスタ）も、ＭＯＳＦＥＴであり、ソース領域２０２，２０６、ドレイン領域２０４、およびゲート電極２１０を有している。ソース領域２０２（第３のソース・ドレイン領域）、ドレイン領域２０４（第４のソース・ドレイン領域）およびソース領域２０６（第５のソース・ドレイン領域）は、所定の間隔を置いてこの順に配置されている。これらのソース領域２０２、ドレイン領域２０４およびソース領域２０６の配列方向も、トランジスタ１０，２０の配列方向に等しい。上記ソース領域１０２，１０６（２０２），２０６は、第１のソース・ドレイン領域群を構成している。また、上記ドレイン領域１０４，２０４は、第２のソース・ドレイン領域群を構成している。第１および第２のソース・ドレイン領域群は、何れか一方がソース領域として機能し、他方がドレイン領域として機能する。
図２に示すように、ソース領域２０２とドレイン領域２０４とで挟まれる領域がゲート領域２１２（第３のゲート領域）であり、ドレイン領域２０４とソース領域２０６とで挟まれる領域がゲート領域２１４（第４のゲート領域）である。換言すれば、ゲート領域２１２を挟んでソース領域２０２の反対側にはドレイン領域２０４が位置し、ゲート領域２１４を挟んでドレイン領域２０４の反対側にはソース領域２０６が位置している。また、ソース領域２０２とソース領域２０６とは、互いに電気的に接続されている。また、各ゲート領域２１２，２１４上には、ゲート酸化膜（図示せず）を挟んでゲート電極２１０（第２のゲート電極）が形成されている。ゲート電極１１０，２１０は、互いに独立に制御される。
図１および図２からわかるように、トランジスタ１０のソース領域１０６とトランジスタ２０のソース領域２０２とは、半導体基板９０における同一の領域である。すなわち、これらのソース領域１０６とソース領域２０２とは、互いに共有されている。これにより、上述のソース領域１０２、ソース領域１０６（２０２）およびソース領域２０６が互いに電気的に接続された構成となっている。
また、トランジスタ１０のソース領域１０２と、当該トランジスタ１０のソース領域１０２側（図中左側）に隣接するトランジスタ２０のソース領域２０６とも、互いに共有されている。このように、トランジスタ１０は、そのソース領域１０２側に隣接するトランジスタ２０との間でソース領域１０２（２０６）を共有するとともに、そのソース領域１０６側に隣接するトランジスタ２０との間でソース領域１０６（２０２）を共有している。トランジスタ２０に着目しても同様に、トランジスタ２０は、そのソース領域２０２側に隣接するトランジスタ１０との間でソース領域２０２（１０６）を共有するとともに、そのソース領域２０６側に隣接するトランジスタ１０との間でソース領域２０６（１０２）を共有している。
図３は、半導体装置１と等価な回路を示す回路構成図である。同図の回路においては、トランジスタ１０とトランジスタ２０との間でソースが共有されている。トランジスタ１０，２０のドレインは、それぞれ出力端子４０ａ，４０ｂに接続されている。また、トランジスタ１０，２０のゲートは、プリドライバ（図示せず）に接続され、そのプリドライバによって互いに独立に制御される。
かかる構成の半導体装置１は、例えば、図４に示すように、Ｈブリッジ回路において好適に用いることができる。同図においては、ローサイド側の２つのトランジスタとして、それぞれトランジスタ１０，２０が用いられている。本例においては、言うまでもなく、トランジスタ１０，２０のうち何れか一方のゲートがオンのとき、他方のゲートはオフとなるように制御される。
続いて、半導体装置１の効果を説明する。半導体装置１において、トランジスタ１０のソース領域１０６とトランジスタ２０のソース領域２０２とは、互いに共有されている。これにより、トランジスタ１０とトランジスタ２０とがソースを共有する構成となるため、ソース電極の抵抗成分によるソース電位上昇を低減させることができる。このため、オン抵抗が低減された半導体装置１が実現されている。
図１１は、半導体装置１の比較例に係る半導体装置を示す平面図である。同図においては、２つのトランジスタ９２，９４がそれぞれ相異なる素子形成領域に形成されており、これらのトランジスタ９２，９４間ではソースおよびドレインの何れも共有されていない。かかる構成の半導体装置において、例えばトランジスタ９２がオン状態にあり、トランジスタ９４がオフ状態にあるとすると、当然のことながら、トランジスタ９４のソースおよびドレインの何れも電流を流す働きをしない。それゆえ、トランジスタ９２のソースおよびドレインのみに電流が流れることになる。この点は、特許文献１に記載の半導体装置においても同様である。
これに対して、半導体装置１においては、トランジスタ１０，２０のうち何れか一方のみがオン状態にある場合であっても、ソースが共有化されているため、トランジスタ１０，２０の両方のソースが電流を流す働きをすることとなる。したがって、比較例の半導体装置に比べて、ソースの電位上昇が低減し、それによりオン抵抗も低減する。
さらに、半導体装置１においては、ソース電極を流れる電流密度が低減するため、ソース電極の幅を狭く設計することが可能となる。ソース電極を流れる電流密度が低減することは、トランジスタ１０，２０をパワートランジスタとして用いる場合に、特に効果的である。
また、比較例の半導体装置に比べて、動作時に発熱が起こる面積が広いため、トランジスタ１０，２０のピーク温度を低減させることができる。例えば、図１１の半導体装置において、トランジスタ９２，９４を交互にオン・オフさせた場合を考える。すなわち、一方がオン状態のとき他方がオフ状態であるとする。この場合、トランジスタ９２のペレット温度は、概ね図５（ａ）に示すように、トランジスタ９２がオン状態のときに上昇し、トランジスタ９２がオフ状態のときに下降する。トランジスタ９４のペレット温度についても同様である。図中の最大の温度がピーク温度である。
これに対して、半導体装置１において、トランジスタ１０，２０を交互にオン・オフさせた場合を考える。この場合、トランジスタ１０のペレット温度は、トランジスタ２０との間で平均化されるため、図５（ｂ）に示すように、図５（ａ）の場合に比べて変動が小さくなる。トランジスタ２０のペレット温度についても同様である。このように、半導体装置１によれば、トランジスタ１０，２０のピーク温度を低減させることができる。
トランジスタ１０，２０は、それぞれ複数ずつ設けられており、トランジスタ１０のソース領域１０２と当該トランジスタ１０のソース領域１０２側に隣接するトランジスタ２０のソース領域２０６とが互いに共有されている。これにより、オン抵抗が低減するという効果、およびピーク温度が低減するという効果が共に顕著となる。ただし、トランジスタ１０，２０を複数ずつ設けることは必須ではない。例えば、トランジスタ１０，２０を１つずつ設けてもよい。或いは、一方を１つだけ設けて、その両側に他方を１つずつ設けてもよい。
トランジスタ１０，２０は、素子分離領域３０によって囲まれた１つの素子形成領域内に設けられている。これにより、トランジスタ１０とトランジスタ２０との間でソース領域が共有された構造を用意に実現することができる。
ゲート電極１１０，２１０のうち一方がオンのとき他方がオフとなるように制御される場合、上述の効果を奏する半導体装置１が特に有用となる。このように制御される場合、図１１の半導体装置においては、常に、トランジスタ９２，９４のうち高々一方のソース・ドレイン領域のみが電流を流す働きをすることになる。これに対して、半導体装置１においては、上述のとおり、オフ状態のトランジスタも電流を流す働きをする。したがって、図１１の半導体装置に比較した半導体装置１のオン抵抗低減効果やピーク温度低減効果が特に顕著となる。
（第２実施形態）
図６は、本発明による半導体装置の第２実施形態を示す平面図である。また、図７は、図６の半導体装置のVII−VII線に沿った断面を示す断面図である。半導体装置２は、トランジスタ１０，２０、ドレイン配線５２，５４、およびソース配線５６，５８を備えている。各トランジスタ１０，２０の構成は、半導体装置１におけるものと同様である。また、半導体装置２においても、半導体装置１と同様に、複数ずつのトランジスタ１０，２０が交互に配置されている。
ドレイン配線５２，５４およびソース配線５６，５８は、それぞれトランジスタ１０，２０の配列方向に沿って延在している。また、これらの配線は、上記配列方向と略垂直な方向に沿って、ソース配線５６、ドレイン配線５２、ドレイン配線５４およびソース配線５８の順に配列されている。すなわち、ドレイン配線５２に隣り合ってドレイン配線５４が設けられている。また、ドレイン配線５２におけるドレイン配線５４とは反対側において当該ドレイン配線５２に隣り合ってソース配線５６が設けられている。さらに、ドレイン配線５４におけるドレイン配線５２とは反対側において当該ドレイン配線５４に隣り合ってソース配線５８が設けられている。
ドレイン配線５２（第１のソース・ドレイン配線）は、導電プラグ６２によってドレイン領域１０４と電気的に接続されている。本実施形態においては、多層配線構造となっており、ドレイン配線５２とドレイン領域１０４とは、図７に示すように、下層の配線５３を介して互いに接続されている。ドレイン配線５２と配線５３とはビアプラグ６２ａによって接続され、配線５３とドレイン領域１０４とはコンタクトプラグ６２ｂによって接続されている。上述の導電プラグ６２は、これらのビアプラグ６２ａおよびコンタクトプラグ６２ｂを総称した概念である。
ドレイン配線５４（第２のソース・ドレイン配線）は、導電プラグ６４によってドレイン領域２０４と電気的に接続されている。ドレイン配線５４とドレイン領域２０４とは、下層の配線５５を介して互いに接続されている。ドレイン配線５４と配線５５とはビアプラグ（図示せず）によって接続され、配線５５とドレイン領域２０４とはコンタクトプラグ６４ｂによって接続されている。
ソース配線５６（第３のソース・ドレイン配線）は、導電プラグ６６によって、ソース領域１０２，１０６，２０２，２０６と電気的に接続されている。ソース配線５６と各ソース領域とは、下層の配線５７を介して互いに接続されている。ソース配線５６と配線５７とはビアプラグ（図示せず）によって接続され、配線５７と各ソース領域とはコンタクトプラグ６６ｂによって接続されている。
ソース配線５８（第４のソース・ドレイン配線）は、導電プラグ６８によって、ソース領域１０２，１０６，２０２，２０６と電気的に接続されている。ソース配線５８と各ソース領域とは、下層の配線５９を介して互いに接続されている。ソース配線５８と配線５９とはビアプラグ（図示せず）によって接続され、配線５９と各ソース領域とはコンタクトプラグ６８ｂによって接続されている。
かかる構成の半導体装置２は、半導体装置１が奏する上述の効果に加えて、さらに以下の効果を奏する。ドレイン配線５２とソース配線５６とが隣り合って配置されているため、これらの間の抵抗を小さく抑えることができる。同様に、ドレイン配線５４とソース配線５８とが隣り合って配置されているため、これらの間の抵抗も小さく抑えることができる。さらに、ドレイン配線５２，５４の外側にソース配線５６，５８が配置されている。これにより、トランジスタ１０，２０の上記配列方向に垂直な方向に沿って、図６に示すトランジスタ群を複数配列した場合に、これら複数のトランジスタ群の間でソース配線５６，５８を共有することができる。ここで、トランジスタ群とは、上記配列方向に沿って配列されたトランジスタ１０，２０からなる集合体のことである。
（第３実施形態）
図８は、本発明による半導体装置の第３実施形態を示す平面図である。半導体装置３は、複数（具体的には２つ）のトランジスタ群７０ａ，７０ｂを備えている。各トランジスタ群７０ａ，７０ｂの構成は、図１で説明したものと同様である。これらのトランジスタ群７０ａ，７０ｂは、図中の上下方向に沿って配列されている。すなわち、トランジスタ群７０ａ，７０ｂの配列方向は、各トランジスタ群７０ａ，７０ｂにおけるトランジスタ１０，２０の配列方向に略垂直な方向である。また、トランジスタ群７０ａとトランジスタ群７０ｂとは、相異なる素子形成領域内に設けられている。したがって、両トランジスタ群７０ａ，７０ｂの間は、素子分離領域３０によって隔てられている。
これらトランジスタ群７０ａ，７０ｂの各ゲート電極は、互いに独立に制御されるように構成されている。すなわち、トランジスタ群７０ａ（第１のトランジスタ群）のゲート電極１１０とトランジスタ群７０ｂ（第２のトランジスタ群）のゲート電極１１０とは互いに独立に制御され、トランジスタ群７０ａのゲート電極２１０とトランジスタ群７０ｂのゲート電極２１０とも互いに独立に制御される。したがって、半導体装置３においては、これら４つのゲート電極が互いに独立に制御される。
トランジスタ群７０ａは、ドレイン配線７２ａ，７４ａおよびソース配線７６ａ，７８ａを有している。各配線７２ａ，７４ａ，７６ａ，７８ａの構成はそれぞれ、半導体装置２における配線５２，５４，５６，５８と同様である。同様に、トランジスタ群７０ｂは、ドレイン配線７２ｂ，７４ｂおよびソース配線７６ｂ，７８ｂを有している。各配線７２ｂ，７４ｂ，７６ｂ，７８ｂの構成もそれぞれ、半導体装置２における配線５２，５４，５６，５８と同様である。
ここで、ソース配線７８ａとソース配線７６ｂとは、互いに共有されている。ソース配線７８ａ（７６ｂ）は、トランジスタ群７０ａ，７０ｂを跨ぐように形成されており、各トランジスタ群７０ａ，７０ｂのソース領域１０２，１０６，２０２，２０６と電気的に接続されている。
図９は、半導体装置３と等価な回路を示す回路構成図である。同図の回路においては、トランジスタ群７０ａを構成するトランジスタ１０，２０、ならびにトランジスタ群７０ｂを構成するトランジスタ１０，２０との間でソースが共有されている。これらの各トランジスタのドレインは、それぞれ出力端子８０ａ，８０ｂ，８０ｃ，８０ｄに接続されている。また、各トランジスタのゲートは、プリドライバ（図示せず）に接続され、そのプリドライバによって互いに独立に制御される。
図１０は、半導体装置３における各ゲート電極の制御の一例を説明するためのタイミングチャートである。図中のＴ１〜Ｔ４は、それぞれ出力端子８０ａ，８０ｃ，８０ｂ，８０ｄでの電流の大きさを示している。本例では、図９に示す複数のトランジスタのうち何れか１つがオンのとき、他の全てのトランジスタがオフとなるように制御される。換言すれば、半導体装置３の動作時においてオン状態にあるトランジスタは、高々１つである。具体的には、まず、トランジスタ群７０ａのトランジスタ１０がオン状態を経てオフされた後、トランジスタ群７０ｂのトランジスタ１０がオンされる。次に、トランジスタ群７０ｂのトランジスタ１０がオフされた後、トランジスタ群７０ａのトランジスタ２０がオンされる。続いて、トランジスタ群７０ａのトランジスタ２０がオフされた後、トランジスタ群７０ｂのトランジスタ２０がオンされる。その後、トランジスタ群７０ｂのトランジスタ２０がオフされると１サイクルが終了する。１サイクルの終了後は、トランジスタ群７０ａのトランジスタ１０が再びオンされ、上記サイクルが繰り返される。
かかる構成の半導体装置３は、半導体装置１，２が奏する上述の効果に加えて、さらに以下の効果を奏する。半導体装置３においては、トランジスタ群が複数設けられており、当該複数のトランジスタ群の各ゲート電極が互いに独立に制御される。これにより、多チャンネルの半導体装置を実現することができる。実際、本実施形態においては、図９に示すように、４チャンネルの半導体装置３が実現されている。言うまでもなく、トランジスタ群は、２つに限らず、３つ以上設けてもよい。
また、複数のトランジスタ群は、各トランジスタ群におけるトランジスタ１０，２０の配列方向に略垂直な方向に沿って配列されている。これにより、隣り合うトランジスタ群の間で配線を共有し易い構造が実現されている。実際、半導体装置３においてトランジスタ群７０ａ，７０ｂは、ソース配線７８ａ（７６ｂ）を共有している。
本発明による半導体装置は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては第１、第３および第５のソース・ドレイン領域をソース領域として用いる例を説明したが、第１、第３および第５のソース・ドレイン領域をドレイン領域として用いてもよい。このとき、第２および第４のソース・ドレイン領域がソース領域となる。その場合、トランジスタ１０とトランジスタ２０とがドレインを共有する構成となるため、ドレイン電極の抵抗成分によるドレイン電位降下を低減させることができ、それによりオン抵抗を低減させることができる。
本発明による半導体装置の第１実施形態を示す平面図である。 図１の半導体装置のII−II線に沿った断面を示す断面図である。 図１の半導体装置と等価な回路を示す回路構成図である。 図１の半導体装置の応用例を説明するための図である。 （ａ）および（ｂ）は、図１の半導体装置の効果を説明するためのグラフである。 本発明による半導体装置の第２実施形態を示す平面図である。 図６の半導体装置のVII−VII線に沿った断面を示す断面図である。 本発明による半導体装置の第３実施形態を示す平面図である。 図８の半導体装置と等価な回路を示す回路構成図である。 図８の半導体装置における各ゲート電極の制御の一例を説明するためのタイミングチャートである。 実施形態の比較例に係る半導体装置を示す平面図である。
符号の説明
１ 半導体装置
２ 半導体装置
３ 半導体装置
１０，２０ トランジスタ
３０ 素子分離領域
４０ａ，４０ｂ 出力端子
５２，５４ ドレイン配線
５６，５８ ソース配線
６２ 導電プラグ
６４ 導電プラグ
６６ 導電プラグ
６８ 導電プラグ
７０ａ，７０ｂ トランジスタ群
７２ａ，７４ａ ドレイン配線
７２ｂ，７４ｂ ドレイン配線
７６ａ，７８ａ ソース配線
７６ｂ，７８ｂ ソース配線
８０ａ，８０ｂ，８０ｃ，８０ｄ 出力端子
９０ 半導体基板
１０２，１０６ ソース領域
１０４ ドレイン領域
１１０ ゲート電極
１１２，１１４ ゲート領域
２０２，２０６ ソース領域
２０４ ドレイン領域
２１０ ゲート電極
２１２，２１４ ゲート領域

Claims (7)

  1. 第１のソース・ドレイン領域と、第１のゲート領域を挟んで前記第１のソース・ドレイン領域の反対側に位置する第２のソース・ドレイン領域と、第２のゲート領域を挟んで前記第２のソース・ドレイン領域の反対側に位置し、前記第１のソース・ドレイン領域と電気的に接続された第３のソース・ドレイン領域と、前記第１および第２のゲート領域にそれぞれ設けられた第１のゲート電極と、を有して構成される第１のトランジスタと、
    前記第３のソース・ドレイン領域と、第３のゲート領域を挟んで前記第３のソース・ドレイン領域の反対側に位置する第４のソース・ドレイン領域と、第４のゲート領域を挟んで前記第４のソース・ドレイン領域の反対側に位置し、前記第１および第３のソース・ドレイン領域と電気的に接続された第５のソース・ドレイン領域と、前記第３および第４のゲート領域にそれぞれ設けられ、前記第１のゲート電極とは独立に制御される第２のゲート電極と、を有して構成される第２のトランジスタと、
    を備えることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１および第２のトランジスタは、それぞれ複数ずつ設けられるとともに、交互に配置されており、
    前記第１のトランジスタの前記第１のソース・ドレイン領域と、当該第１のトランジスタの前記第１のソース・ドレイン領域側に隣接する前記第２のトランジスタの前記第５のソース・ドレイン領域とは、互いに共有されている半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記第１および第２のトランジスタの配列方向に沿って延在し、前記第２のソース・ドレイン領域と電気的に接続された第１のソース・ドレイン配線と、
    前記第１のソース・ドレイン配線と隣り合うとともに前記配列方向に沿って延在し、前記第４のソース・ドレイン領域と電気的に接続された第２のソース・ドレイン配線と、
    前記第１のソース・ドレイン配線における前記第２のソース・ドレイン配線とは反対側において当該第１のソース・ドレイン配線と隣り合うとともに前記配列方向に沿って延在し、前記第１、第３および第５のソース・ドレイン領域と電気的に接続された第３のソース・ドレイン配線と、
    前記第２のソース・ドレイン配線における前記第１のソース・ドレイン配線とは反対側において当該第２のソース・ドレイン配線と隣り合うとともに前記配列方向に沿って延在し、前記第１、第３および第５のソース・ドレイン領域と電気的に接続された第４のソース・ドレイン配線と、
    を備える半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    前記第１および第２のゲート電極は、一方がオンのとき他方がオフとなるように制御される半導体装置。
  5. 請求項１乃至４いずれかに記載の半導体装置において、
    前記第１および第２のトランジスタは、素子分離領域によって囲まれた１つの素子形成領域内に設けられている半導体装置。
  6. 請求項１乃至５いずれかに記載の半導体装置において、
    前記第１および第２のトランジスタからなるトランジスタ群が複数設けられており、
    当該複数のトランジスタ群の前記各ゲート電極は、互いに独立に制御される半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記複数のトランジスタ群は、当該各トランジスタ群における前記第１および第２のトランジスタの配列方向に略垂直な方向に沿って配列されている半導体装置。
JP2005087252A 2005-03-24 2005-03-24 半導体装置 Pending JP2006269835A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005087252A JP2006269835A (ja) 2005-03-24 2005-03-24 半導体装置
US11/377,732 US7547946B2 (en) 2005-03-24 2006-03-17 MOS semiconductor device with low ON resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005087252A JP2006269835A (ja) 2005-03-24 2005-03-24 半導体装置

Publications (1)

Publication Number Publication Date
JP2006269835A true JP2006269835A (ja) 2006-10-05

Family

ID=37034584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005087252A Pending JP2006269835A (ja) 2005-03-24 2005-03-24 半導体装置

Country Status (2)

Country Link
US (1) US7547946B2 (ja)
JP (1) JP2006269835A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231780A (ja) * 2008-03-25 2009-10-08 Toshiba Corp 半導体装置
WO2009139457A1 (ja) * 2008-05-16 2009-11-19 日本電気株式会社 半導体装置
JP2011243698A (ja) * 2010-05-17 2011-12-01 Renesas Electronics Corp 半導体装置およびその製造方法
US8217425B2 (en) 2008-09-29 2012-07-10 Hitachi, Ltd. Semiconductor device
JP2012156516A (ja) * 2012-03-02 2012-08-16 Toshiba Corp 半導体装置
JP2013501354A (ja) * 2009-07-29 2013-01-10 エスティー‐エリクソン、（グルノーブル）、エスアエス 半導体技術を用いた熱電装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2160669B1 (de) * 2007-06-18 2019-12-04 AZUR SPACE Solar Power GmbH Stromspiegel mit selbstleitendem transistor
US8169045B2 (en) * 2009-04-28 2012-05-01 Infineon Technologies Ag System and method for constructing shielded seebeck temperature difference sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213409A (ja) * 1995-02-06 1996-08-20 Nec Corp 半導体装置
JPH10242169A (ja) * 1997-02-28 1998-09-11 Nec Corp 半導体装置
JPH11168178A (ja) * 1997-12-04 1999-06-22 Toshiba Corp 集積回路素子
JP2003510934A (ja) * 1999-09-28 2003-03-18 テレフォンアクチーボラゲット エル エム エリクソン（パブル） ２つのパワートランジスタの交互配置した構成による改良した増幅器回路の熱放散

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6348132Y2 (ja) 1985-08-30 1988-12-12
US5767546A (en) * 1994-12-30 1998-06-16 Siliconix Incorporated Laternal power mosfet having metal strap layer to reduce distributed resistance
US6405284B1 (en) * 1998-10-23 2002-06-11 Oracle Corporation Distributing data across multiple data storage devices in a data storage system
AU2001273458A1 (en) * 2000-07-13 2002-01-30 Isothermal Systems Research, Inc. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
US7158176B2 (en) * 2002-03-01 2007-01-02 Nokia Corporation Prioritization of files in a memory
US7015545B2 (en) * 2002-03-18 2006-03-21 Broadcom Corporation Split source RF MOSFET device
US6868478B2 (en) * 2002-06-20 2005-03-15 International Business Machines Corporation Method, system, and article of manufacture for optimizing storage utilization
US6954831B2 (en) * 2002-08-29 2005-10-11 International Business Machines Corporation Method, system, and article of manufacture for borrowing physical volumes
US6969909B2 (en) * 2002-12-20 2005-11-29 Vlt, Inc. Flip chip FET device
JP4190931B2 (ja) * 2003-03-28 2008-12-03 三菱電機株式会社 半導体装置
US6927458B2 (en) * 2003-08-08 2005-08-09 Conexant Systems, Inc. Ballasting MOSFETs using staggered and segmented diffusion regions
US7246209B2 (en) * 2004-11-30 2007-07-17 Kabushiki Kaisha Toshiba System for secure erasing of files

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213409A (ja) * 1995-02-06 1996-08-20 Nec Corp 半導体装置
JPH10242169A (ja) * 1997-02-28 1998-09-11 Nec Corp 半導体装置
JPH11168178A (ja) * 1997-12-04 1999-06-22 Toshiba Corp 集積回路素子
JP2003510934A (ja) * 1999-09-28 2003-03-18 テレフォンアクチーボラゲット エル エム エリクソン（パブル） ２つのパワートランジスタの交互配置した構成による改良した増幅器回路の熱放散

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231780A (ja) * 2008-03-25 2009-10-08 Toshiba Corp 半導体装置
WO2009139457A1 (ja) * 2008-05-16 2009-11-19 日本電気株式会社 半導体装置
JP5522039B2 (ja) * 2008-05-16 2014-06-18 日本電気株式会社 半導体装置
US8217425B2 (en) 2008-09-29 2012-07-10 Hitachi, Ltd. Semiconductor device
US8525291B2 (en) 2008-09-29 2013-09-03 Hitachi, Ltd. Semiconductor device
JP2013501354A (ja) * 2009-07-29 2013-01-10 エスティー‐エリクソン、（グルノーブル）、エスアエス 半導体技術を用いた熱電装置
US8829639B2 (en) 2009-07-29 2014-09-09 St-Ericsson (Grenoble) Sas Thermoelectric device using semiconductor technology
KR101742836B1 (ko) * 2009-07-29 2017-06-01 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 반도체 기술을 이용한 열전 디바이스
JP2011243698A (ja) * 2010-05-17 2011-12-01 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012156516A (ja) * 2012-03-02 2012-08-16 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US20060214693A1 (en) 2006-09-28
US7547946B2 (en) 2009-06-16

Similar Documents

Publication Publication Date Title
JP2006269835A (ja) 半導体装置
JP4807768B2 (ja) パワートランジスタ装置及びそれを用いたパワー制御システム
JP6065979B2 (ja) 半導体装置
TWI601269B (zh) 半導體裝置
JP2007116049A (ja) 半導体装置
JP6348703B2 (ja) 半導体装置及びその製造方法
JP6333672B2 (ja) 半導体装置
JP2010147282A (ja) 半導体集積回路装置
JP2011100932A (ja) 半導体パッケージ及びｄｃ−ｄｃコンバータ
JPWO2014155959A1 (ja) パワー半導体素子
JP2006049846A (ja) 半導体装置
JP2009111110A (ja) 半導体装置
JP4513770B2 (ja) 半導体装置
JP5519120B2 (ja) 半導体装置
JP2007242671A (ja) 半導体集積回路
JP2008305852A (ja) 半導体装置
JP6100026B2 (ja) 半導体装置
JP2007227665A (ja) 半導体集積回路装置
JP2008210995A (ja) 半導体装置
JP5522039B2 (ja) 半導体装置
JP2008098244A (ja) 半導体集積回路
JP6622352B2 (ja) 半導体装置
JP2009141083A (ja) 半導体装置
JP2008251565A (ja) 半導体装置
JP6099986B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110726