JP2009231780A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009231780A
JP2009231780A JP2008078733A JP2008078733A JP2009231780A JP 2009231780 A JP2009231780 A JP 2009231780A JP 2008078733 A JP2008078733 A JP 2008078733A JP 2008078733 A JP2008078733 A JP 2008078733A JP 2009231780 A JP2009231780 A JP 2009231780A
Authority
JP
Japan
Prior art keywords
gate electrode
semiconductor device
gate
electrically connected
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008078733A
Other languages
English (en)
Other versions
JP5283943B2 (ja
Inventor
Kazuhide Abe
和秀 阿部
Tadahiro Sasaki
忠寛 佐々木
Kazuhiko Itaya
和彦 板谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008078733A priority Critical patent/JP5283943B2/ja
Priority to US12/409,926 priority patent/US7851833B2/en
Publication of JP2009231780A publication Critical patent/JP2009231780A/ja
Application granted granted Critical
Publication of JP5283943B2 publication Critical patent/JP5283943B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

【課題】 優れた特性を実現するための構造を有する半導体装置を提供する。
【解決手段】 互いに電気的に接続された複数の第１のゲート電極３１と、互いに電気的に接続された複数の第１のソースと、互いに電気的に接続された複数の第１のドレインとを含んだ複数の第１の電界効果トランジスタと、互いに電気的に接続された複数の第２のゲート電極３２と、互いに電気的に接続された複数の第２のソースと、互いに電気的に接続された複数の第２のドレインとを含んだ複数の第２の電界効果トランジスタと、第１のゲート電極及び第２のゲート電極と電気的に分離された複数のダミーゲート電極３３とを備え、第１のゲート電極、第２のゲート電極及びダミーゲート電極は一方向に配列され且つ互いに平行に配置され、互いに隣接する第１のゲート電極と第２のゲート電極との間に少なくとも１つのダミーゲート電極が配置されている。
【選択図】 図１

Description

本発明は、半導体装置に関する。
近年、携帯型無線端末の送信部の高周波電力増幅器に、ＣＭＯＳ回路を用いることが提案されている（特許文献１参照）。ＣＭＯＳ回路に用いられるトランジスタは、微細プロセスで作製されるため、一般に耐圧が低い。したがって、大きな電力を出力するためには、大きな電流を出力する必要がある。大きな出力電流を得るため、同一の素子領域に複数のトランジスタを配置し、これらのトランジスタを並列接続した構造が提案されている。この場合、通常はマルチフィンガーと呼ばれるレイアウト構造が採用されている。このマルチフィンガー型のレイアウト構造では、互いに平行に配置され、且つ互いに電気的に接続された複数のゲート電極が同一の素子領域上に配置されている。
しかしながら、上述したマルチフィンガー型のレイアウト構造を有するＣＭＯＳトランジスタを用いた増幅回路では、入力信号と出力信号との間で線形性を示す領域が狭い。そのため、従来は線形性に優れた高性能の電力増幅器を得ることが困難であった。
特開２００７−６０６１６号公報
本発明は、優れた特性を実現するための構造を有する半導体装置を提供することを目的としている。
本発明の一視点に係る半導体装置は、互いに電気的に接続された複数の第１のゲート電極と、互いに電気的に接続された複数の第１のソースと、互いに電気的に接続された複数の第１のドレインとを含んだ複数の第１の電界効果トランジスタを有し、前記第１のゲート電極及び前記第１のドレインが互いに電気的に接続された第１のトランジスタユニットと、互いに電気的に接続された複数の第２のゲート電極と、互いに電気的に接続された複数の第２のソースと、互いに電気的に接続された複数の第２のドレインとを含んだ複数の第２の電界効果トランジスタを有し、前記第２のゲート電極が前記第１のゲート電極に電気的に接続された第２のトランジスタユニットと、前記第１のゲート電極及び前記第２のゲート電極と電気的に分離された複数のダミーゲート電極と、を備え、前記第１のゲート電極、前記第２のゲート電極及び前記ダミーゲート電極は一方向に配列され且つ互いに平行に配置され、互いに隣接する前記第１のゲート電極と前記第２のゲート電極との間に少なくとも１つの前記ダミーゲート電極が配置されている。
本発明によれば、優れた特性を実現するための構造を有する半導体装置を得ることが可能となる。
以下、本発明の実施形態について図面を参照して説明する。
（実施形態１）
図１は、本発明の第１の実施形態に係る半導体装置（高周波電力増幅器）の平面構成を模式的に示した図である。図２は、図１のＡ−Ａ線に沿った断面構成を模式的に示した図である。図１及び図２に示した半導体装置（高周波電力増幅器）は、マルチフィンガー型のレイアウト構造を有している。
図１に示すように、半導体基板（シリコン基板）１１には素子領域１２が設けられ、素子領域１２は絶縁膜で形成された素子分離領域１３で囲まれている。素子領域１２の平面形状は、複数の辺によって規定された多角形形状である。本実施形態では、素子領域１２の平面形状は、４つの辺（エッジ）２１〜２４で規定された四角形形状である。
素子領域１２及び素子分離領域１３を有する基板１０上には、ゲート絶縁膜（図示せず）を介して複数のゲート電極３１、３２及び３３が形成されている。ゲート電極３１は第１の電界効果トランジスタの第１のゲート電極、ゲート電極３２は第２の電界効果トランジスタの第２のゲート電極、ゲート電極３３はダミーゲート電極である。これらのゲート電極３１、３２及び３３は、一方向に配列され且つ互いに平行に配置されている。また、これらのゲート電極３１、３２及び３３は同一ピッチで配置されている。ゲート電極３１、３２及び３３の電極幅Ｗは互いに等しく、且つゲート電極３１、３２及び３３の電極長Ｌは互いに等しい。また、ゲート電極３１、３２及び３３は、いずれも素子領域１２を横切っている。ダミーゲート電極３３は、互いに隣接する第１のゲート電極３１と第２のゲート電極３２との間に配置されている。また、ダミーゲート電極３３は、互いに隣接する第２のゲート電極３２間にも配置されている。
素子領域１２の表面にはソース／ドレイン用の拡散領域４１が形成されている。これらの拡散領域４１は、ゲート電極３１、３２及び３３をマスクとして用いて、不純物元素をイオン注入することで形成される。
第１の電界効果トランジスタの第１のゲート電極３１どうしは互いに電気的に接続されている。また、第１の電界効果トランジスタのソースどうしも互いに電気的に接続されており、第１の電界効果トランジスタのドレインどうしも互いに電気的に接続されている。したがって、複数の第１の電界効果トランジスタが並列に接続されており、これらの第１の電界効果トランジスタによって第１のトランジスタユニットが構成されている。
第２の電界効果トランジスタの第２のゲート電極３２どうしは互いに電気的に接続されている。また、第２の電界効果トランジスタのソースどうしも互いに電気的に接続されており、第２の電界効果トランジスタのドレインどうしも互いに電気的に接続されている。したがって、複数の第２の電界効果トランジスタが並列に接続されており、これらの第２の電界効果トランジスタによって第２のトランジスタユニットが構成されている。
図１及び図２からわかるように、上述した第１のトランジスタユニット及び第２のトランジスタユニットは同一の素子領域１２に形成されている。
第１の電界効果トランジスタのゲート電極３１と、第２の電界効果トランジスタのゲート電極３２とは、素子領域１２の外側に設けられた共通電極３４を介して互いに電気的に接続されている。また、第１の電界効果トランジスタのドレインは、拡散領域上に設けられたドレインコンタクト並びに共通電極３４上に設けられたコンタクトを介して、第１及び第２の電界効果トランジスタのゲート電極３１及び３２に電気的に接続されている。そして、第１及び第２の電界効果トランジスタのゲート電極３１及び３２並びに第１の電界効果トランジスタのドレインには、入力信号（入力電流ＩIN）が入力している。第２の電界効果トランジスタのドレインからは、拡散領域上に設けられたドレインコンタクトを介して、出力信号（出力電流ＩOUT）が出力される。また、第１及び第２の電界効果トランジスタのソースは、拡散領域上に設けられたソースコンタクト並びに素子分離領域１３に設けられた基板コンタクト５１を介して接地電位に接続されている。ダミーゲート電極３３は、素子領域１２の外側に設けられた共通電極３５を介して互いに電気的に接続されている。ダミーゲート電極３３は、ゲート電極３１及び３２から電気的に分離されており、共通電極３５上に設けられたコンタクトを介して接地電位に接続されている。
図３は、図１及び図２に示した高周波電力増幅器の等価回路である。上述したように、複数の第１の電界効果トランジスタによって第１のトランジスタユニットＴ1が構成されており、複数の第２の電界効果トランジスタによって第２のトランジスタユニットＴ2が構成されている。第１のトランジスタユニットＴ1のゲート電極、第２のトランジスタユニットＴ1のゲート電極、及び第１のトランジスタユニットＴ1のドレインには、入力電流信号ＩINが入力している。また、第２のトランジスタユニットＴ2のドレインからは出力電流信号ＩOUTが出力される。図３に示した回路は、カレントミラー型回路として機能する。
一般に、電界効果トランジスタのドレイン及びソース間を流れる電流ＩDは次の式で与えられる。
ＩD＝（Ｗ／２Ｌ）μＣOX（ＶGS−ＶTH）2 （１）
ここで、Ｌは電界効果トランジスタのゲート長であり、Ｗは電界効果トランジスタのゲート幅である。μはキャリア移動度であり、ＣOXはゲート絶縁膜のキャパシタンスである。また、ＶGSはゲート電圧（ゲート及びソース間の電圧）であり、ＶTHは電界効果トランジスタの閾値電圧である。
図３に示したカレントミラー回路では、入力電流信号ＩINと出力電流信号ＩOUTの間に、次の関係が成立する。
ＩOUT＝｛（Ｍ2Ｗ2／Ｌ2）／（Ｍ1Ｗ1／Ｌ1）｝ＩIN （２）
ここで、Ｌ1及びＬ2はそれぞれ第１及び第２の電界効果トランジスタのゲート長であり、Ｗ1及びＷ2はそれぞれ第１及び第２の電界効果トランジスタのゲート幅（トランジスタ１個あたりのゲート幅）である。また、Ｍ1及びＭ2はそれぞれ、第１及び第２の電界効果トランジスタのゲート電極の本数である。本実施形態では、第１及び第２の電界効果トランジスタのゲート長は互いに等しく、ゲート幅も互いに等しい。したがって、式（２）は以下のように表される。
ＩOUT＝（Ｍ2／Ｍ1）ＩIN （３）
本実施形態では、第１の電界効果トランジスタのゲート電極３１の本数Ｍ1が２本、第２の電界効果トランジスタのゲート電極３２の本数Ｍ2が４本である。したがって、電流利得は２となる。このように、第２の電界効果トランジスタのゲート電極３２の本数を、第１の電界効果トランジスタのゲート電極３１の本数よりも多くすることで、第２のトランジスタユニットからは増幅信号を出力することができる。
上述したことからわかるように、式（１）に示したように個々のトランジスタではゲート−ソース間電圧ＶGSとドレイン電流ＩDとの関係が非線形であっても、図３に示したようなカレントミラー回路を構成することにより、入力電流信号ＩINと出力電流信号ＩOUTとの関係は線形となる。
ところで、式（２）或いは式（３）に示したような入力電流−出力電流間の線形関係が成立するためには、カレントミラー回路を構成する２つのトランジスタがいずれも式（１）に示す関係を満たしている必要がある。しかしながら、実際には、ゲート電極のサイズ（長さＬ及び幅Ｗ）が互いに等しいトランジスタを、同一プロセス及び同一条件で作製したとしても、必ずしもゲート−ソース間電圧ＶGSや閾値電圧ＶTHが等しくなるとは限らない（特開２００５−８６１２０号公報参照）。すなわち、例えばトランジスタの発熱による特性変動等により、２つのトランジスタ（第１及び第２のトランジスタユニット）の特性をそろえることは一般的には容易ではない。
本実施形態では、図１及び図２に示したような構成を採用することにより、２つのトランジスタ（第１及び第２のトランジスタユニット）の特性をそろえることが可能であり、線形性に優れた高性能の電力増幅器を得ることが可能である。以下、この点について説明を加える。
トランジスタが高密度で配置されていると、トランジスタで発生した熱を周囲に発散させ難くなる。すなわち、隣接するトランジスタ間の間隔が狭いと、トランジスタで発生した熱を周囲に発散させ難くなる。そのため、特に、同一の素子領域内に複数のゲート電極を配列させたマルチフィンガー型のレイアウト構造では、中央部のトランジスタと周辺部のトランジスタとで大きな温度差が生じてしまう。その結果、中央部のトランジスタと周辺部のトランジスタとでトランジスタ特性が大きく異なってしまい、トランジスタ特性を均一化することが困難になる。
上述したような問題を回避するためには、隣接するトランジスタ間の間隔を広くすればよい。しかしながら、マルチフィンガー型のレイアウト構造では、隣接するトランジスタ間にはソース／ドレイン用の拡散領域が存在するため、隣接するトランジスタ間の間隔を広くすると、拡散領域の面積が増大する。その結果、拡散領域に起因する寄生容量が増大し、トランジスタの高速化の大きな妨げとなる。
本実施形態では、隣接するトランジスタ間にダミーゲート電極を設けているため、隣接するトランジスタ間の間隔を広くしても、拡散領域の面積を減少させることができる。また、ダミーゲート電極に基づくダミートランジスタには電流を流さないようにできるため（例えば、ダミーゲート電極を接地電位にする）、ダミートランジスタによる発熱の問題はない。したがって、本実施形態によれば、発熱によるトランジスタ特性の不均一化を抑制できるとともに、寄生容量の増大を防止することができ、優れた特性を有する半導体装置を得ることが可能となる。すなわち、線形性に優れた高性能の電力増幅器を得ることが可能となる。
以下、トランジスタ特性の不均一化に関し、トランジスタの閾値電圧ＶTHの不均一化について説明する。
閾値電圧ＶTHは、トランジスタの基板電位の変動の影響を受ける。基板電位の変動は、以下のようにして生じる。チャネル内の電子が加速されて結晶格子と衝突すると、インパクトイオン化現象により、新たに電子とホールの対が発生する。このようにして発生した電子やホールの一部がチャネルから逸脱して基板側に移動することにより、基板電位が変動する。電子が結晶格子に衝突する要因としては、結晶の周期性の乱れがあげられる。具体的には、不純物、結晶欠陥、格子振動（フォノン）などがあげられる。チャネルの温度が上昇すると、格子振動が活発化する。したがって、チャネルの温度が上昇すると、電子の衝突頻度が高くなり、基板電位の変動によってトランジスタの閾値電圧が変動する。したがって、カレントミラー回路を構成する２つのトランジスタの温度が異なれば、２つのトランジスタの閾値電圧ＶTHも異なる。そのため、２つのトランジスタ間で式（１）中のＶTHが互いに異なることとなり、式（２）や式（３）が成立しなくなる。
本実施形態では、上述したような構成を有しているため、カレントミラー回路を構成する２つのトランジスタの温度上昇の不均一化を抑制することが可能である。そのため、カレントミラー回路を構成する２つのトランジスタの閾値電圧ＶTHの変動を均一化することが可能である。したがって、式（２）や式（３）が成立するための前提条件を満たすことが可能であり、線形性に優れた高性能の電力増幅器を得ることが可能となる。
また、本実施形態では、第１及び第２の電界効果トランジスタのゲート電極３１及び３２がいずれも、ゲート電極３１及び３２の近傍に設けられた共通電極３４に接続されている。そのため、寄生抵抗の影響をほとんど受けず、ゲート電極３１の電位とゲート電極３２の電位をほぼ同一にすることができる。また、第１及び第２の電界効果トランジスタのソースがいずれも、素子領域１２の近傍に設けられた基板コンタクト５１を介して接地電位に接続されている。そのため、寄生抵抗の影響をほとんど受けず、第１の電界効果トランジスタのソース電位と第２の電界効果トランジスタのソース電位をほぼ同一にすることができる。したがって、２つのトランジスタのゲート及びソース間の電圧ＶGSをほぼ同一にすることができる。その結果、２つのトランジスタの特性をそろえることができ、線形性に優れた高性能の電力増幅器を得ることが可能となる。
また、本実施形態では、第１のゲート電極３１の重心位置と第２のゲート電極３２の重心位置とが一致している。以下、説明を加える。ゲート電極３１、３２及び３３の配列方向に座標軸を規定する。そして、図１の位置Ｃを座標原点とする。この場合、第１のゲート電極３１では、“＋３”の座標位置及び“−３”の座標位置にゲート電極３１が存在する。したがって、第１のゲート電極３１では、座標原点Ｃが重心位置となる。第２のゲート電極３２では、“＋１”、“−１”、“＋５”及び“−５”の座標位置にゲート電極３２が存在する。したがって、第２のゲート電極３２でも、座標原点Ｃが重心位置となる。すなわち、第１のゲート電極３１の重心位置と第２のゲート電極３２の重心位置とは一致している。
なお、上述した例では、第１のゲート電極３１の重心位置と第２のゲート電極３２の重心位置とが一致しているが、第１のゲート電極３１、第２のゲート電極３２及びダミーゲート電極３３の配列方向に座標軸を設定し、例えば素子領域１２の中央部を座標原点としたときに、第１のゲート電極３１の座標の和の絶対値と第２のゲート電極３２の座標の和の絶対値とが等しくなるようにしてもよい。簡単に言えば、第１のゲート電極３１の重心位置座標の絶対値と第２のゲート電極３２の重心位置座標の絶対値とが一致するようにしてもよい。
素子領域１２上に第１のゲート電極３１、第２のゲート電極３２及びダミーゲート電極３３を配列した場合、トランジスタの発熱作用により、第１のゲート電極３１、第２のゲート電極３２及びダミーゲート電極３３の配列方向に温度分布が生じる。通常は、素子領域１２の中央部（座標原点）から周辺部に向かって温度が下降していく。したがって、第１のゲート電極３１の重心位置座標の絶対値と第２のゲート電極３２の重心位置座標の絶対値とが一致するように、第１のゲート電極３１及び第２のゲート電極３２を配置すれば、第１のゲート電極３１に対する温度分布の影響度と、第２のゲート電極３２に対する温度分布の影響度を、ほぼ同等にすることができる。すなわち、第１の電界効果トランジスタ全体に対する温度分布の影響度と、第２の電界効果トランジスタ全体に対する温度分布の影響度を、ほぼ同等にすることができる。したがって、２つのトランジスタユニットの特性をそろえることができ、線形性に優れた高性能の電力増幅器を得ることが可能となる。
なお、トランジスタ特性に影響を与える各種変動要因を考慮すると、第１のゲート電極３１の重心位置と第２のゲート電極３２の重心位置とが一致するように、第１のゲート電極３１及び第２のゲート電極３２を配置することがより望ましい。すなわち、第１のゲート電極３１の座標の和と第２のゲート電極３２の座標の和とが等しくなるように、第１のゲート電極３１及び第２のゲート電極３２を配置することがより望ましい。例えば、不純物濃度のばらつきに起因して閾値電圧ＶTHがばらつく場合がある。このような場合には、重心位置が一致するように第１のゲート電極３１及び第２のゲート電極３２を配置することで、第１の電界効果トランジスタ全体に対する閾値ばらつきの影響度と、第２の電界効果トランジスタ全体に対する閾値ばらつきの影響度を、ほぼ同等にすることができる。したがって、２つのトランジスタユニットの特性をそろえることができ、線形性に優れた高性能の電力増幅器を得ることが可能となる。
また、本実施形態では、図２に示すように、第１及び第２の電界効果トランジスタいずれも、ゲート電極の左側にソースが配置されており、ゲート電極の右側にドレインが配置されている。そのため、不純物のイオン注入角度に依存する閾値電圧ＶTHの変動の影響を抑制することができる。したがって、２つのトランジスタユニットの特性をそろえることができ、線形性に優れた高性能の電力増幅器を得ることが可能となる。
（実施形態２）
図４は、本発明の第２の実施形態に係る半導体装置（高周波電力増幅器）の平面構成を模式的に示した図である。図５は、図４のＡ−Ａ線に沿った断面構成を模式的に示した図である。図４及び図５に示した半導体装置（高周波電力増幅器）は、マルチフィンガー型のレイアウト構造を有している。
なお、本実施形態の基本的な構成は第１の実施形態の構成と同様であり、第１の実施形態で述べた効果と同様の効果を得ることができる。したがって、第１の実施形態で説明した事項については説明を省略する。また、等価回路についても、図３に示した第１の実施形態の等価回路と同じである。
本実施形態では、互いに隣接する第１のゲート電極３１と第２のゲート電極３２との間に、２本のダミーゲート電極３３が配置されている。また、互いに隣接する第２のゲート電極３２間にも、２本のダミーゲート電極３３が配置されている。このように、ダミーゲート電極３３の本数を増やすことにより、正規のゲート電極（第１のゲート電極３１、第２のゲート電極３２）間の間隔をより大きくすることができる。そのため、発熱によるトランジスタ特性の不均一化をより確実に抑制することができる。したがって、より線形性に優れた高性能の電力増幅器を得ることが可能となる。
ところで、素子領域に音響的な定在波（フォノン）が励起されると、フォノンによって結晶の周期性が乱され、チャネル中の電子が結晶格子に衝突する頻度が高くなる。その結果、第１の実施形態で述べた温度上昇と同様の理由により、閾値電圧ＶTHが変動する。したがって、素子領域に音響的な定在波が励起されることは、カレントミラー回路の特性劣化の要因となる。ゲート電極３１、３２及び３３が、ゲート電極３１、３２及び３３に平行な辺（素子領域のエッジ）で挟まれていると、音響波の反射によって定在波が励起されやすくなる。
本実施形態では、素子領域１２の平面形状は、６つの辺（エッジ）２１、２２、２３ａ、２３ｂ、２４ａ及び２４ｂで規定された多角形形状である。辺２１及び辺２２は互いに平行であり、かつゲート電極３１、３２及び３３に対して垂直である。一方、辺２３ａ、２３ｂ、２４ａ及び２４ｂは、ゲート電極３１、３２及び３３に対して非平行である。したがって、図４に示すような構成を採用することにより、素子領域に音響的な定在波が励起されることを効果的に防止することができる。その結果、カレントミラー回路の特性劣化を防止することが可能となり、線形性に優れた高性能の電力増幅器を得ることが可能となる。
なお、現実的な半導体製造プロセスでは、上述した辺２３ａ、２３ｂ、２４ａ及び２４ｂは、図４に示すように階段状に形成される。すなわち、斜辺２３ａ、２３ｂ、２４ａ及び２４ｂは、厳密に見れば（ミクロ的に見れば）、多数の微小な辺によって構成されることになる。しかしながら、このような微小な辺の長さは、斜辺２３ａ、２３ｂ、２４ａ及び２４ｂの長さに比べて十分に短い。したがって、マクロ的には、階段状の形状を無視することができる。すなわち、マスクパターンの製造技術に起因して生じる微細な階段状の形状は無視することができる。したがって、素子領域１２は６つの辺（エッジ）２１、２２、２３ａ、２３ｂ、２４ａ及び２４ｂで規定された６角形形状であると見なすことができる。
なお、一般的に言えば、本実施形態の素子領域は以下のように表される。すなわち、素子領域は複数の辺によって規定された多角形形状を有しており、辺の少なくとも１つは、第１のゲート電極、第２のゲート電極及びダミーゲート電極のいずれとも交差せず、且つ第１のゲート電極、第２のゲート電極及びダミーゲート電極のいずれに対しても非平行である。
また、本実施形態においても、図４に示すように、第１のゲート電極３１の重心位置と第２のゲート電極３２の重心位置とが一致している。一般的に言えば、第１のゲート電極３１の重心位置座標の絶対値と第２のゲート電極３２の重心位置座標の絶対値とが一致している。したがって、第１の実施形態と同様、２つのトランジスタユニットの特性をそろえることができ、線形性に優れた高性能の電力増幅器を得ることが可能となる。
（実施形態３）
図６は、本発明の第３の実施形態に係る半導体装置（高周波電力増幅器）の平面構成を模式的に示した図である。図７は、図６のＡ−Ａ線に沿った断面構成を模式的に示した図である。図６及び図７に示した半導体装置（高周波電力増幅器）は、マルチフィンガー型のレイアウト構造を有している。
なお、本実施形態の基本的な構成は第１の実施形態の構成と同様であり、第１の実施形態で述べた効果と同様の効果を得ることができる。したがって、第１の実施形態で説明した事項については説明を省略する。また、等価回路についても、図３に示した第１の実施形態の等価回路と同じである。
第１及び第２の実施形態では、正規のゲート電極（第１のゲート電極３１、第２のゲート電極３２）間に配置されるダミーゲート電極の数は同じであった。本実施形態では、正規のゲート電極間に配置されるダミーゲート電極の数が同じではない。
すでに述べたように、素子領域に音響的な定在波（フォノン）が励起されることは、カレントミラー回路の特性劣化の要因となる。トランジスタ動作に用いられる正規のゲート電極（第１のゲート電極３１、第２のゲート電極３２）が一定の周期（一定の間隔）で配置されていると、そのような一定の周期に基づく音響的な定在波（フォノン）が励起されやすくなる。本実施形態では、正規のゲート電極間に配置されるダミーゲート電極の数が同じではないため、音響的な定在波（フォノン）が励起されにくくなる。その結果、カレントミラー回路の特性劣化を防止することが可能となり、線形性に優れた高性能の電力増幅器を得ることが可能となる。
なお、一般的に言えば、本実施形態の構成は以下のように表される。すなわち、第１及び第２のゲート電極のうち連続して配置された３つを左ゲート電極、中央ゲート電極及び右ゲート電極としたとき、中央ゲート電極と左ゲート電極との間に配置されたダミーゲート電極の数は、中央ゲート電極と右ゲート電極との間に配置された前記ダミーゲート電極の数と異なる。
また、本実施形態においても、第２の実施形態と同様、素子領域１２の平面形状は、６つの辺（エッジ）２１、２２、２３ａ、２３ｂ、２４ａ及び２４ｂで規定された多角形形状である。したがって、このような観点からも、第２の実施形態と同様に、音響的な定在波（フォノン）が励起されにくくなる。
また、本実施形態においても、図６に示すように、第１のゲート電極３１の重心位置と第２のゲート電極３２の重心位置とが一致している。一般的に言えば、第１のゲート電極３１の重心位置座標の絶対値と第２のゲート電極３２の重心位置座標の絶対値とが一致している。したがって、第１の実施形態と同様、２つのトランジスタユニットの特性をそろえることができ、線形性に優れた高性能の電力増幅器を得ることが可能となる。
以上、本発明の各実施形態について説明したが、上述した各実施形態で述べた事項は適宜組み合わせることが可能である。
また、上述した各実施形態で述べた構造は、ｎ型ＭＯＳトランジスタ（ｎ型ＭＩＳトランジスタ）の他、ｐ型ＭＯＳトランジスタ（ｐ型ＭＩＳトランジスタ）にも適用可能である。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
本発明の第１の実施形態に係る半導体装置の平面構成を模式的に示した図である。 本発明の第１の実施形態に係る半導体装置の断面構成を模式的に示した図である。 本発明の第１、第２及び第３の実施形態に係り、高周波電力増幅器の等価回路を示した図である。 本発明の第２の実施形態に係る半導体装置の平面構成を模式的に示した図である。 本発明の第２の実施形態に係る半導体装置の断面構成を模式的に示した図である。 本発明の第３の実施形態に係る半導体装置の平面構成を模式的に示した図である。 本発明の第３の実施形態に係る半導体装置の断面構成を模式的に示した図である。
符号の説明
１０…基板 １１…半導体基板
１２…素子領域 １３…素子分離領域
２１、２２、２３、２３ａ、２３ｂ、２４、２４ａ、２４ｂ…辺（エッジ）
３１…第１のゲート電極 ３２…第２のゲート電極
３３…ダミーゲート電極 ３４、３５…共通電極
４１…拡散領域 ５１…基板コンタクト

Claims (13)

  1. 互いに電気的に接続された複数の第１のゲート電極と、互いに電気的に接続された複数の第１のソースと、互いに電気的に接続された複数の第１のドレインとを含んだ複数の第１の電界効果トランジスタを有し、前記第１のゲート電極及び前記第１のドレインが互いに電気的に接続された第１のトランジスタユニットと、
    互いに電気的に接続された複数の第２のゲート電極と、互いに電気的に接続された複数の第２のソースと、互いに電気的に接続された複数の第２のドレインとを含んだ複数の第２の電界効果トランジスタを有し、前記第２のゲート電極が前記第１のゲート電極に電気的に接続された第２のトランジスタユニットと、
    前記第１のゲート電極及び前記第２のゲート電極と電気的に分離された複数のダミーゲート電極と、
    を備え、
    前記第１のゲート電極、前記第２のゲート電極及び前記ダミーゲート電極は互いに平行に配列され、任意の前記第１のゲート電極と任意の前記第２のゲート電極との間に少なくとも１つの前記ダミーゲート電極が配置されている
    ことを特徴とする半導体装置。
  2. 前記第１のゲート電極、前記第２のゲート電極及び前記ダミーゲート電極は同じピッチで配列している
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記第１のゲート電極、前記第２のゲート電極及び前記ダミーゲート電極は、同一の電極幅を有し且つ同一の電極長を有する
    ことを特徴とする請求項１に記載の半導体装置。
  4. 前記第２のゲート電極の数は前記第１のゲート電極の数よりも多い
    ことを特徴とする請求項１に記載の半導体装置。
  5. 前記第１のトランジスタユニット及び前記第２のトランジスタユニットは同一の素子領域に設けられている
    ことを特徴とする請求項１に記載の半導体装置。
  6. 前記第１のゲート電極、前記第２のゲート電極及び前記ダミーゲート電極は前記素子領域を横切っている
    ことを特徴とする請求項５に記載の半導体装置。
  7. 前記素子領域は複数の辺によって規定された多角形形状を有し、
    前記辺の少なくとも１つは、前記第１のゲート電極、前記第２のゲート電極及び前記ダミーゲート電極のいずれとも交差せず、且つ前記第１のゲート電極、前記第２のゲート電極及び前記ダミーゲート電極のいずれに対しても非平行である
    ことを特徴とする請求項６に記載の半導体装置。
  8. 前記第１のトランジスタユニットには信号が入力し、前記第２のトランジスタユニットからは増幅信号が出力される
    ことを特徴とする請求項１に記載の半導体装置。
  9. 前記第１のトランジスタユニット及び前記第２のトランジスタユニットはカレントミラー回路を構成する
    ことを特徴とする請求項１に記載の半導体装置。
  10. 前記ダミーゲート電極は一定電位に接続されている
    ことを特徴とする請求項１に記載の半導体装置。
  11. 互いに隣接する前記第２のゲート電極間に少なくとも１つの前記ダミーゲート電極が配置されている
    ことを特徴とする請求項１に記載の半導体装置。
  12. 前記第１及び第２のゲート電極のうち連続して配置された３つを左ゲート電極、中央ゲート電極及び右ゲート電極としたとき、
    前記中央ゲート電極と前記左ゲート電極との間に配置された前記ダミーゲート電極の数は、前記中央ゲート電極と前記右ゲート電極との間に配置された前記ダミーゲート電極の数と異なる
    ことを特徴とする請求項１に記載の半導体装置。
  13. 前記第１のゲート電極、前記第２のゲート電極及び前記ダミーゲート電極の配列方向に座標軸を規定したときに、前記各第１のゲート電極の座標の和の絶対値と前記各第２のゲート電極の座標の和の絶対値とが等しい
    ことを特徴とする請求項１に記載の半導体装置。
JP2008078733A 2008-03-25 2008-03-25 半導体装置 Expired - Fee Related JP5283943B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008078733A JP5283943B2 (ja) 2008-03-25 2008-03-25 半導体装置
US12/409,926 US7851833B2 (en) 2008-03-25 2009-03-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008078733A JP5283943B2 (ja) 2008-03-25 2008-03-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2009231780A true JP2009231780A (ja) 2009-10-08
JP5283943B2 JP5283943B2 (ja) 2013-09-04

Family

ID=41116198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008078733A Expired - Fee Related JP5283943B2 (ja) 2008-03-25 2008-03-25 半導体装置

Country Status (2)

Country Link
US (1) US7851833B2 (ja)
JP (1) JP5283943B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086813A (ja) * 2009-10-16 2011-04-28 Renesas Electronics Corp バイアス回路
JP2011187766A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5438947B2 (ja) * 2007-11-27 2014-03-12 株式会社東芝 半導体装置
JP5398841B2 (ja) * 2009-09-29 2014-01-29 株式会社東芝 電力増幅器
CN102194794B (zh) * 2010-03-05 2013-09-11 中芯国际集成电路制造(上海)有限公司 等离子体损伤检测结构、其检测方法及其形成方法
JP2012054502A (ja) * 2010-09-03 2012-03-15 Elpida Memory Inc 半導体装置
JP5202674B2 (ja) 2011-03-23 2013-06-05 株式会社東芝 音響半導体装置
US10403621B2 (en) * 2014-10-29 2019-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit layout, layout method and system for implementing the method
TW201801247A (zh) * 2016-03-31 2018-01-01 天工方案公司 用於場效電晶體的基體接觸件
WO2018003001A1 (ja) * 2016-06-28 2018-01-04 株式会社ソシオネクスト 半導体装置及び半導体集積回路
US10374049B2 (en) * 2016-09-15 2019-08-06 Analog Devices, Inc. Heat management in a multi-finger FET
US10692808B2 (en) 2017-09-18 2020-06-23 Qualcomm Incorporated High performance cell design in a technology with high density metal routing
KR102410935B1 (ko) * 2017-12-18 2022-06-21 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
US11476279B2 (en) 2020-08-06 2022-10-18 Globalfoundries U.S. Inc. Devices with staggered body contacts

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02264465A (ja) * 1989-04-05 1990-10-29 Seiko Epson Corp 半導体装置
JPH0595233A (ja) * 1991-10-01 1993-04-16 Matsushita Electron Corp Ｍｏｓ集積回路のカレントミラー回路装置
JP2000223663A (ja) * 1999-02-02 2000-08-11 Nec Ic Microcomput Syst Ltd 半導体装置
JP2003510934A (ja) * 1999-09-28 2003-03-18 テレフォンアクチーボラゲット エル エム エリクソン（パブル） ２つのパワートランジスタの交互配置した構成による改良した増幅器回路の熱放散
JP2006269835A (ja) * 2005-03-24 2006-10-05 Nec Electronics Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086120A (ja) 2003-09-11 2005-03-31 Matsushita Electric Ind Co Ltd 半導体装置
US7423304B2 (en) * 2003-12-05 2008-09-09 Sandisck 3D Llc Optimization of critical dimensions and pitch of patterned features in and above a substrate
JP2007060616A (ja) 2005-07-29 2007-03-08 Mitsubishi Electric Corp 高周波電力増幅器
JP4257346B2 (ja) 2006-06-27 2009-04-22 株式会社東芝 電力増幅器
JP2008244595A (ja) 2007-03-26 2008-10-09 Toshiba Corp 電力増幅器および送受信システム
JP4482013B2 (ja) 2007-03-29 2010-06-16 株式会社東芝 高周波電力増幅器とそれを用いた無線携帯端末
JP5438947B2 (ja) 2007-11-27 2014-03-12 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02264465A (ja) * 1989-04-05 1990-10-29 Seiko Epson Corp 半導体装置
JPH0595233A (ja) * 1991-10-01 1993-04-16 Matsushita Electron Corp Ｍｏｓ集積回路のカレントミラー回路装置
JP2000223663A (ja) * 1999-02-02 2000-08-11 Nec Ic Microcomput Syst Ltd 半導体装置
JP2003510934A (ja) * 1999-09-28 2003-03-18 テレフォンアクチーボラゲット エル エム エリクソン（パブル） ２つのパワートランジスタの交互配置した構成による改良した増幅器回路の熱放散
JP2006269835A (ja) * 2005-03-24 2006-10-05 Nec Electronics Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086813A (ja) * 2009-10-16 2011-04-28 Renesas Electronics Corp バイアス回路
JP2011187766A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US7851833B2 (en) 2010-12-14
US20090243725A1 (en) 2009-10-01
JP5283943B2 (ja) 2013-09-04

Similar Documents

Publication Publication Date Title
JP5283943B2 (ja) 半導体装置
US8785972B2 (en) Semiconductor electrostatic protection circuit device
JP2009505391A (ja) Ｌｄｍｏｓトランジスタ
US10074723B1 (en) Field plate trench FET and a semiconductor component
US10236375B2 (en) High voltage metal oxide semiconductor device and manufacturing method thereof
JP5586546B2 (ja) 半導体装置
US20180122794A1 (en) Electrostatic protection device of ldmos silicon controlled structure
CN109427762B (zh) 静电放电晶体管阵列装置
TWI628779B (zh) 雙極性電晶體裝置
TWI312192B (en) Semiconductor device and manufacture method thereof
JPWO2011039792A1 (ja) 半導体装置
JP2020129595A (ja) 半導体装置
JP5465907B2 (ja) 半導体装置
US7655978B2 (en) Semiconductor structure
US6548356B2 (en) Thin film transistor
CN110690211B (zh) 静电放电防护结构及静电放电强健型半导体装置
JP5990986B2 (ja) 保護ダイオード
JP6678615B2 (ja) 半導体装置
JP2007027272A (ja) 半導体集積回路
JP2005109400A (ja) 半導体集積回路
JP2008244236A (ja) 半導体装置
JP2019029361A (ja) 静電保護素子および半導体装置
JP2012142449A (ja) 半導体装置
CN107980177B (zh) 薄膜晶体管及具有薄膜晶体管的设备
JP2011086813A (ja) バイアス回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130529

LAPS Cancellation because of no payment of annual fees