TWI628779B

TWI628779B - 雙極性電晶體裝置

Info

Publication number: TWI628779B
Application number: TW106104514A
Authority: TW
Inventors: 柯明道; 吳偉琳; 彭政傑; 姜信欽
Original assignee: 晶焱科技股份有限公司
Priority date: 2016-12-20
Filing date: 2017-02-10
Publication date: 2018-07-01
Also published as: CN107104100B; CN107104100A; US9728530B1; TW201824511A

Abstract

本發明係揭露一種雙極性電晶體裝置，包含一基板與至少一第一電晶體單元。第一電晶體單元包含一第一摻雜井區、至少一第一鰭式結構與至少一第二鰭式結構，且第一摻雜井區為第一導電型。第一鰭式結構包含一第一閘極帶與設於第一摻雜井區中之第一摻雜鰭，且第一閘極帶為浮接。第二鰭式結構包含一第二閘極帶與設於第一摻雜井區中之第二摻雜鰭，且第二閘極帶為浮接。第一摻雜鰭、第二摻雜鰭與第一摻雜井區形成第一雙載子接面電晶體，且第一摻雜鰭與第二摻雜鰭分別連接高電壓端與低電壓端。

Description

雙極性電晶體裝置

本發明係關於一種電晶體裝置，且特別關於一種雙極性電晶體裝置。

隨著各種電子元件(例如電晶體、二極體、電阻、電容等)積集度（integration density）的持續改善，半導體工業已經歷了快速成長。而積集度改善中之最大部份係來自於最小特徵尺寸（minimum feature size）的持續微縮，如此便可於一特定區域內整合更多的元件。然而，越小的特徵尺寸可能導致更多的漏電流情形。隨著更小之電子元件需求的逐漸增加，便需要降低半導體元件的漏電流情形。

而隨著半導體技術的演進，鰭型場效電晶體（FinFETs）已成為用於更為降低半導體元件內漏電流之一有效方案。於鰭型場效電晶體中，其主動區包括了突出於此鰭型場效電晶體所在處之半導體基板表面之一汲極、一通道區與一源極。鰭型場效電晶體的主動區為一鰭形型態（fin），其剖面可能為一長方形。此外，鰭型場效電晶體之閘結構如同一倒U狀（upside-down U），因而環繞了主動區的三個側面。如此，便可增強對於閘結構的通道控制。因此便可降低傳統平面型電晶體之短通道效應。因此，當鰭型場效電晶體於關閉時，其閘結構可較佳地控制通道，以降低漏電流。包括鰭型場效電晶體之半導體裝置對於如靜電放電暫態（ESD transient）之極高壓脈衝（high voltage spikes）極為敏感。靜電放電為沿著兩個物體之間由於靜電電荷的累積情形之所造成之一快速放電情形。由於快速放電將造成一相對大電流，故靜電放電可能會摧毀此半導體裝置。

因此，本發明係在針對上述的困擾，提出一種雙極性電晶體裝置，以解決習知所產生的問題。

本發明的主要目的，在於提供一種雙極性電晶體裝置，其係利用設於一摻雜井區中之二鰭式結構建立雙載子接面電晶體，以釋放均勻之靜電放電（ESD）電流，以降低起因於靜電放電之半導體裝置毀損情形。

為達上述目的，本發明提供一種雙極性電晶體裝置，其係包含一基板與至少一第一電晶體單元。舉例來說，基板為半導體基板，第一電晶體單元更包含一第一摻雜井區、至少一第一鰭式結構與至少一第二鰭式結構，其中第一摻雜井區為第一導電型，且設於基板中。

第一鰭式結構更包含複數第一摻雜鰭、一第一閘極帶與二第一接觸電極。第一閘極帶之材質為多晶矽。第一摻雜鰭係均勻設於第一摻雜井區中，並沿第一方向設置，每一第一摻雜鰭具有一第一摻雜區與二第一重摻雜區，第一摻雜區為第一導電型，第一重摻雜區為第二導電型。每一第一摻雜區設於其對應之二第一重摻雜區之間，第一摻雜區與第一重摻雜區設於第一摻雜井區中，並從基板之表面上凸出。第一閘極帶設於第一摻雜區之頂部與側壁及基板之表面上，並沿與第一方向相交之第二方向設置，且第一閘極帶為浮接。舉例來說，第一方向垂直第二方向。在第一導電型為P型時，第二導電型為N型，在第一導電型為N型時，第二導電型為P型。第一接觸電極分別設於位於第一摻雜區之相異二側之第一重摻雜區之頂部與側壁及基板之表面上，並沿第二方向設置，第一重摻雜區透過第一接觸電極連接高電壓端。

第二鰭式結構更包含複數第二摻雜鰭、一第二閘極帶與二第二接觸電極。第二閘極帶之材質為多晶矽。第二摻雜鰭係均勻設於第一摻雜井區中，並沿第一方向設置。每一第二摻雜鰭具有一第二摻雜區與二第二重摻雜區，第二摻雜區為第一導電型，第二重摻雜區為第二導電型，每一第二摻雜區設於其對應之二第二重摻雜區之間，第二摻雜區與第二重摻雜區設於第一摻雜井區中，並從基板之表面上凸出。第二閘極帶設於第二摻雜區之頂部與側壁及基板之表面上，並沿第二方向設置，且第二閘極帶為浮接。第二接觸電極分別設於位於第二摻雜區之相異二側之第二重摻雜區之頂部與側壁及基板之表面上，並沿第二方向設置，第二重摻雜區透過第二接觸電極連接低電壓端。

第一重摻雜區、第二重摻雜區與第一摻雜井區形成複數第一雙載子接面電晶體，第一重摻雜區連接高電壓端，第二重摻雜區連接低電壓端，高電壓端與低電壓端之電壓對第一雙載子接面電晶體進行偏壓，以產生複數第一靜電放電（ESD）電流來通過第一雙載子接面電晶體。

在第一實施例中，第一電晶體單元、第一鰭式結構與第二鰭式結構之數量皆分別為一。

在第二實施例中，第一鰭式結構之數量為複數個，第二鰭式結構之數量為複數個，第一鰭式結構與第二鰭式結構為交替式設置。

在第三實施例中，第一電晶體單元、第一鰭式結構與第二鰭式結構之數量分別為一、二、一。第一電晶體單元更包含一第一摻雜區域，例如為摻雜井區。第一摻雜區域為第二導電型，第一摻雜區域設於第一摻雜井區中，第二鰭式結構設於第一鰭式結構之間，第二重摻雜區與第二摻雜區設於第一摻雜區域中，第二閘極帶設於第一閘極帶之間，且第二閘極帶連接第一閘極帶。

在第四實施例中，第一電晶體單元、第一鰭式結構與第二鰭式結構之數量分別為二、二、一。第三實施例之第一電晶體單元之數量係與第四實施例之第一電晶體單元之數量相同。與第三實施例相比，第四實施例更包含至少一第二電晶體單元。第二電晶體單元更包含一第二摻雜井區、一第二摻雜區域、二第三鰭式結構與一第四鰭式結構，其中第二摻雜井區為第二導電型，第二摻雜區域為第一導電型，第二摻雜區域例如為摻雜井區。第二摻雜井區設於基板中，第二摻雜區域設於第二摻雜井區中。

每一第三鰭式結構更包含複數第三摻雜鰭、一第三閘極帶與二第三接觸電極，其中第三閘極帶之材質為多晶矽。第三摻雜鰭係均勻設於第二摻雜井區中，並沿第一方向設置。每一第三摻雜鰭具有一第三摻雜區與二第三重摻雜區，第三摻雜區第二導電型，第三重摻雜區為第一導電型。每一第三摻雜區設於其對應之二第三重摻雜區之間，第三摻雜區與第三重摻雜區設於第二摻雜井區中，並從基板之表面上凸出，第三重摻雜區連接低電壓端。第三閘極帶設於第三摻雜區之頂部與側壁及基板之表面上，並沿第二方向設置，且第三閘極帶為浮接。第三接觸電極係分別設於位於第三摻雜區之相異二側之第三重摻雜區之頂部與側壁及基板之表面上，並沿第二方向設置，第三重摻雜區透過第三接觸電極連接低電壓端。

第四鰭式結構更包含複數第四摻雜鰭、一第四閘極帶與二第四接觸電極，其中第四閘極帶之材質為多晶矽。第四摻雜鰭係均勻設於第二摻雜區域中，並沿第一方向設置，每一第四摻雜鰭具有一第四摻雜區與二第四重摻雜區，第四摻雜區為第一導電型，第四重摻雜區為第二導電型。每一第四摻雜區設於其對應之二第四重摻雜區之間，第四摻雜區與第四重摻雜區設於第二摻雜區域中，並從基板之表面上凸出，第四重摻雜區連接高電壓端。第四閘極帶設於第四摻雜區之頂部與側壁及基板之表面上，並沿第二方向設置，且第四閘極帶為浮接。第四接觸電極係分別設於位於第四摻雜區之相異二側之第四重摻雜區之頂部與側壁及基板之表面上，並沿第二方向設置，第四重摻雜區透過第四接觸電極連接高電壓端。

第四閘極帶設於第三閘極帶之間，且第四閘極帶連接第三閘極帶。第三重摻雜區、第四重摻雜區、第二摻雜區域與第二摻雜井區形成複數第二雙載子接面電晶體，高電壓端與低電壓端之電壓對第二雙載子接面電晶體進行偏壓，以產生複數第二靜電放電（ESD）電流來通過第二雙載子接面電晶體。第一摻雜井區與第二摻雜井區呈交替式鄰接，第一摻雜區域與第二摻雜區域呈交替式鄰接。

此外，在第四實施例中，第一電晶體單元之數量為複數個，第二電晶體單元之數量為複數個，且每一第二電晶體單元對應二第一電晶體單元。

茲為使　貴審查委員對本發明的結構特徵及所達成的功效更有進一步的瞭解與認識，謹佐以較佳的實施例圖及配合詳細的說明，說明如後：

本發明之實施例將藉由下文配合相關圖式進一步加以解說。盡可能的，於圖式與說明書中，相同標號係代表相同或相似構件。於圖式中，基於簡化與方便標示，形狀與厚度可能經過誇大表示。可以理解的是，未特別顯示於圖式中或描述於說明書中之元件，為所屬技術領域中具有通常技術者所知之形態。本領域之通常技術者可依據本發明之內容而進行多種之改變與修改。

本發明之雙極性電晶體裝置係作為積體電路中需要之靜電放電保護結構。於靜電放電保護過程中，係於接近積體電路端點處，例如為輸出端與輸入端點處，及電源供應端處形成一靜電放電保護電路。此靜電放電保護電路提供了一電流放電通道，以降低起因於靜電放電之半導體裝置毀損情形。

請參閱第1圖、第2圖、第3圖與第4圖。本發明之雙極性電晶體裝置之第一實施例介紹如下。本發明之第一實施例包含一基板10與至少一第一電晶體單元12。舉例來說，基板10為半導體基板，第一電晶體單元12更包含一第一摻雜井區14、至少一第一鰭式結構16與至少一第二鰭式結構18，其中第一摻雜井區14為第一導電型，且設於基板10中。第一鰭式結構16與第二鰭式結構18為獨立元件，沒有任何電極由第一鰭式結構16與第二鰭式結構18共同使用。

第一鰭式結構16更包含一第一閘極帶20、複數第一摻雜鰭22與二第一接觸電極24。第一閘極帶20之材質為多晶矽。第一摻雜鰭22係均勻設於第一摻雜井區14中，並沿第一方向設置，每一第一摻雜鰭22具有一第一摻雜區221與二第一重摻雜區222，第一摻雜區221為第一導電型，第一重摻雜區222為第二導電型。每一第一摻雜區221設於其對應之二第一重摻雜區222之間，第一摻雜區221與第一重摻雜區222設於第一摻雜井區14中，並從基板10之表面上凸出。第一閘極帶20設於第一摻雜區221之頂部與側壁及基板10之表面上，並沿與第一方向相交之第二方向設置，且第一閘極帶20為浮接。舉例來說，第一方向垂直第二方向。第一接觸電極24分別作為源極與汲極，並分別設於位於第一摻雜區221之相異二側之第一重摻雜區222之頂部與側壁及基板10之表面上，又沿第二方向設置，第一重摻雜區222透過第一接觸電極24連接一高電壓端VH。

第二鰭式結構18更包含一第二閘極帶26、複數第二摻雜鰭28與二第二接觸電極30。第二閘極帶26之材質為多晶矽。第二摻雜鰭28係均勻設於第一摻雜井區14中，並沿第一方向設置。每一第二摻雜鰭28具有一第二摻雜區281與二第二重摻雜區282，第二摻雜區281為第一導電型，第二重摻雜區282為第二導電型，每一第二摻雜區281設於其對應之二第二重摻雜區282之間，第二摻雜區281與第二重摻雜區282設於第一摻雜井區14中，並從基板10之表面上凸出。第二閘極帶26設於第二摻雜區281之頂部與側壁及基板10之表面上，並沿第二方向設置，且第二閘極帶26為浮接。第二接觸電極30分別作為源極與汲極，並分別設於位於第二摻雜區281之相異二側之第二重摻雜區282之頂部與側壁及基板10之表面上，又沿第二方向設置，第二重摻雜區282透過第二接觸電極30連接一低電壓端VL。

在第一實施例中，第一電晶體單元12、第一鰭式結構16與第二鰭式結構18之數量皆分別為一。

此外，在第一導電型為N型時，第二導電型為P型。在此例下，第一鰭式結構16與第一摻雜井區14形成一P通道金氧半場效電晶體32，且第二鰭式結構18與第一摻雜井區14形成一P通道金氧半場效電晶體34，如第5圖所示。或者在第一導電型為P型時，第二導電型為N型。在此例下，第一鰭式結構16與第一摻雜井區14形成一N通道金氧半場效電晶體36，且第二鰭式結構18與第一摻雜井區14形成一N通道金氧半場效電晶體38，如第6圖所示。第一重摻雜區222、第二重摻雜區282與第一摻雜井區14形成複數第一雙載子接面電晶體，第一重摻雜區222連接高電壓端VH，第二重摻雜區282連接低電壓端VL，高電壓端VH與低電壓端VL之電壓對第一雙載子接面電晶體進行偏壓，以產生複數第一靜電放電（ESD）電流來通過第一雙載子接面電晶體。在第一實施例，第一靜電放電電流係沿單一方向流動。

請參閱第1圖、第2圖、第3圖、第4圖與第7圖。本發明之雙極性電晶體裝置之第二實施例介紹如下。本發明之第二實施例與第一實施例差別在於第一鰭式結構16與第二鰭式結構18之數量。在第二實施例中，第一鰭式結構16之數量為複數個，第二鰭式結構18之數量為複數個，第一鰭式結構16與第二鰭式結構18為交替式設置。在第二實施例，第一靜電放電電流係沿上、下、左與右之方向流動。

請參閱第1圖、第8圖、第9圖、第10圖與第11圖。本發明之雙極性電晶體裝置之第三實施例介紹如下。本發明之第三實施例與第一實施例差別如下。在第三實施例中，第一電晶體單元12、第一鰭式結構16與第二鰭式結構18之數量分別為一、二、一。與第一實施例相比，第三實施例之第一電晶體單元12更包含一第一摻雜區域40，例如為重摻雜井區。第一摻雜區域40為第二導電型，第一摻雜區域40設於第一摻雜井區14中，第二鰭式結構18設於第一鰭式結構16之間，第二重摻雜區282與第二摻雜區281設於第一摻雜區域40中，第二閘極帶26設於第一閘極帶20之間，且第二閘極帶26連接第一閘極帶20。

此外，在第一導電型為N型時，第二導電型為P型。在此例下，第一鰭式結構16與第一摻雜井區14形成二P通道金氧半場效電晶體42，且第二鰭式結構18與第一摻雜區域40形成一P型重摻雜區44，如第12圖所示。或者在第一導電型為P型時，第二導電型為N型。在此例下，第一鰭式結構16與第一摻雜井區14形成二N通道金氧半場效電晶體46，且第二鰭式結構18與第一摻雜區域40形成一N型重摻雜區48，如第13圖所示。第一重摻雜區222、第二重摻雜區282、第一摻雜井區14與第一摻雜區域40形成複數第一雙載子接面電晶體，高電壓端VH與低電壓端VL之電壓對第一雙載子接面電晶體進行偏壓，以產生複數第一靜電放電電流來通過第一雙載子接面電晶體。在第三實施例，第一靜電放電電流係沿上、下之方向流動。

請參閱第8圖、第9圖、第10圖、第11圖、第14圖、第15圖與第16圖。本發明之雙極性電晶體裝置之第四實施例介紹如下。在第四實施例中，第一電晶體單元12、第一鰭式結構16與第二鰭式結構18之數量分別為二、二、一。第三實施例之第一電晶體單元12之數量係與第四實施例之第一電晶體單元12之數量相同。與第三實施例相比，第四實施例更包含至少一第二電晶體單元50，在此數量以一為例。第二電晶體單元50更包含一第二摻雜井區52、一第二摻雜區域54、二第三鰭式結構56與一第四鰭式結構58，其中第二摻雜井區52為第二導電型，第二摻雜區域54為第一導電型，第二摻雜區域54例如為重摻雜井區。第二摻雜井區52設於基板10中，第二摻雜區域54設於第二摻雜井區52中。

每一第三鰭式結構56更包含一第三閘極帶60、複數第三摻雜鰭62與二第三接觸電極64，其中第三閘極帶60之材質為多晶矽。第三摻雜鰭62係均勻設於第二摻雜井區52中，並沿第一方向設置。每一第三摻雜鰭62具有一第三摻雜區621與二第三重摻雜區622，第三摻雜區621第二導電型，第三重摻雜區622為第一導電型。每一第三摻雜區621設於其對應之二第三重摻雜區622之間，第三摻雜區621與第三重摻雜區622設於第二摻雜井區52中，並從基板10之表面上凸出，第三重摻雜區622連接低電壓端VL。第三閘極帶60設於第三摻雜區621之頂部與側壁及基板10之表面上，並沿第二方向設置，且第三閘極帶60為浮接。第三接觸電極64係分別作為源極與汲極，並分別設於位於第三摻雜區621之相異二側之第三重摻雜區622之頂部與側壁及基板10之表面上，又沿第二方向設置，第三重摻雜區622透過第三接觸電極64連接低電壓端VL。

第四鰭式結構58更包含一第四閘極帶66、複數第四摻雜鰭68與二第四接觸電極70，其中第四閘極帶66之材質為多晶矽。第四摻雜鰭68係均勻設於第二摻雜區域54中，並沿第一方向設置。每一第四摻雜鰭68具有一第四摻雜區681與二第四重摻雜區682，第四摻雜區681為第一導電型，第四重摻雜區682為第二導電型。每一第四摻雜區681設於其對應之二第四重摻雜區682之間，第四摻雜區681與第四重摻雜區682設於第二摻雜區域54中，並從基板10之表面上凸出，第四重摻雜區682連接高電壓端VH。第四閘極帶66設於第四摻雜區681之頂部與側壁及基板10之表面上，並沿第二方向設置，且第四閘極帶66為浮接。第四接觸電極70係分別作為源極與汲極，並分別設於位於第四摻雜區681之相異二側之第四重摻雜區682之頂部與側壁及基板10之表面上，又沿第二方向設置，第四重摻雜區682透過第四接觸電70極連接高電壓端VH。

第四閘極帶66設於第三閘極帶60之間，且第四閘極帶66連接第三閘極帶60。第三重摻雜區622、第四重摻雜區682、第二摻雜區域54與第二摻雜井區52形成複數第二雙載子接面電晶體，高電壓端VH與低電壓端VL之電壓對第二雙載子接面電晶體進行偏壓，以產生複數第二靜電放電（ESD）電流來通過第二雙載子接面電晶體。第一摻雜井區14與第二摻雜井區52呈交替式鄰接，第一摻雜區域40與第二摻雜區域54呈交替式鄰接。

此外，在第四實施例中，第一電晶體單元12之數量為複數個，第二電晶體單元50之數量為複數個，且每一第二電晶體單元50對應二第一電晶體單元12。

綜上所述，本發明利用鰭式結構建立雙載子接面電晶體，以釋放均勻之靜電放電電流，進而降低起因於靜電放電之半導體裝置毀損情形。

以上所述者，僅為本發明一較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。

10 基板 12 第一電晶體單元 14 第一摻雜井區 16 第一鰭式結構 18 第二鰭式結構 20 第一閘極帶 22 第一摻雜鰭 221 第一摻雜區 222 第一重摻雜區 24 第一接觸電極 26 第二閘極帶 28 第二摻雜鰭 281 第二摻雜區 282 第二重摻雜區 30 第二接觸電極 32 P通道金氧半場效電晶體 34 P通道金氧半場效電晶體 36 N通道金氧半場效電晶體 38 N通道金氧半場效電晶體 40 第一摻雜區域 42 P通道金氧半場效電晶體 44 P型重摻雜區 46 N通道金氧半場效電晶體 48 N型重摻雜區 50 第二電晶體單元 52 第二摻雜井區 54 第二摻雜區域 56 第三鰭式結構 58 第四鰭式結構 60 第三閘極帶 62 第三摻雜鰭 621 第三摻雜區 622 第三重摻雜區 64 第三接觸電極 66 第四閘極帶 68 第四摻雜鰭 70 第四接觸電極

第1圖為本發明之雙極性電晶體裝置之第一實施例的電路佈局示意圖。第2圖為本發明之雙極性電晶體裝置之沿第1圖之A-A’線的結構剖視圖。第3圖為本發明之雙極性電晶體裝置之沿第1圖之B-B’線的結構剖視圖。第4圖為本發明之雙極性電晶體裝置之沿第1圖之C-C’線的結構剖視圖。第5圖為本發明之雙極性電晶體裝置之第一實施例之一等效電路示意圖。第6圖為本發明之雙極性電晶體裝置之第一實施例之另一等效電路示意圖。第7圖為本發明之雙極性電晶體裝置之第二實施例的電路佈局示意圖。第8圖為本發明之雙極性電晶體裝置之第三實施例的電路佈局示意圖。第9圖為本發明之雙極性電晶體裝置之沿第8圖之D-D’線的結構剖視圖。第10圖為本發明之雙極性電晶體裝置之沿第8圖之E-E’線的結構剖視圖。第11圖為本發明之雙極性電晶體裝置之沿第8圖之F-F’線的結構剖視圖。第12圖為本發明之雙極性電晶體裝置之第三實施例之一等效電路示意圖。第13圖為本發明之雙極性電晶體裝置之第三實施例之另一等效電路示意圖。第14圖為本發明之雙極性電晶體裝置之第四實施例的電路佈局示意圖。第15圖為本發明之雙極性電晶體裝置之沿第14圖之G-G’線的結構剖視圖。第16圖為本發明之雙極性電晶體裝置之沿第14圖之H-H’線的結構剖視圖。

Claims

一種雙極性電晶體裝置，其係包含：一基板；至少一第一電晶體單元，包含：一第一摻雜井區，其為第一導電型，該第一摻雜井區設於該基板中；至少一第一鰭式結構，包含：複數第一摻雜鰭，其係均勻設於該第一摻雜井區中，並沿第一方向設置，每一該第一摻雜鰭具有一第一摻雜區與二第一重摻雜區，該第一摻雜區為該第一導電型，該些第一重摻雜區為第二導電型，每一該第一摻雜區設於其對應之該二第一重摻雜區之間，該些第一摻雜區與該些第一重摻雜區設於該第一摻雜井區中，並從該基板之表面上凸出；以及一第一閘極帶，設於該些第一摻雜區之頂部與側壁及該基板之該表面上，並沿與該第一方向相交之第二方向設置，且該第一閘極帶為浮接；以及至少一第二鰭式結構，包含：複數第二摻雜鰭，其係均勻設於該第一摻雜井區中，並沿該第一方向設置，每一該第二摻雜鰭具有一第二摻雜區與二第二重摻雜區，該第二摻雜區為該第一導電型，該些第二重摻雜區為該第二導電型，每一該第二摻雜區設於其對應之該二第二重摻雜區之間，該些第二摻雜區與該些第二重摻雜區設於該第一摻雜井區中，並從該基板之該表面上凸出；以及一第二閘極帶，設於該些第二摻雜區之頂部與側壁及該基板之該表面上，並沿該第二方向設置，且該第二閘極帶為浮接，該些第一重摻雜區、該些第二重摻雜區與該第一摻雜井區形成複數第一雙載子接面電晶體，該些第一重摻雜區連接一高電壓端，該些第二重摻雜區連接一低電壓端，該高電壓端與該低電壓端之電壓對該些第一雙載子接面電晶體進行偏壓，以產生複數第一靜電放電（ESD）電流來通過該些第一雙載子接面電晶體。
如請求項1所述之雙極性電晶體裝置，其中該第一導電型為P型時，該第二導電型為N型，該第一導電型為N型時，該第二導電型為P型。
如請求項1所述之雙極性電晶體裝置，其中該第二方向垂直該第一方向。
如請求項1所述之雙極性電晶體裝置，其中該第一鰭式結構更包含二第一接觸電極，其係分別設於位於該些第一摻雜區之相異二側之該些第一重摻雜區之頂部與側壁及該基板之該表面上，並沿該第二方向設置，該些第一重摻雜區透過該些第一接觸電極連接該高電壓端；以及該第二鰭式結構更包含二第二接觸電極，其係分別設於位於該些第二摻雜區之相異二側之該些第二重摻雜區之頂部與側壁及該基板之該表面上，並沿該第二方向設置，該些第二重摻雜區透過該些第二接觸電極連接該低電壓端。
如請求項1所述之雙極性電晶體裝置，其中該第一閘極帶與該第二閘極帶之材質為多晶矽。
如請求項1所述之雙極性電晶體裝置，其中該第一鰭式結構之數量為複數個，該第二鰭式結構之數量為複數個，該些第一鰭式結構與該些第二鰭式結構為交替式設置。
如請求項1所述之雙極性電晶體裝置，其中該第一鰭式結構之數量為二，該第一電晶體單元更包含一第一摻雜區域，該第一摻雜區域為第二導電型，該第一摻雜區域設於該第一摻雜井區中，該第二鰭式結構設於該些第一鰭式結構之間，該些第二重摻雜區與該些第二摻雜區設於該第一摻雜區域中，該第二閘極帶設於該些第一閘極帶之間，且該第二閘極帶連接該些第一閘極帶。
如請求項7所述之雙極性電晶體裝置，其中該第一摻雜區域為摻雜井區。
如請求項7所述之雙極性電晶體裝置，更包含至少一第二電晶體單元，該第一電晶體單元之數量為二，該第二電晶體單元更包含：一第二摻雜井區，其係為該第二導電型，該第二摻雜井區設於該基板中；一第二摻雜區域，其係為該第一導電型，該第二摻雜區域設於該第二摻雜井區中；二第三鰭式結構，每一該第三鰭式結構更包含：複數第三摻雜鰭，其係均勻設於該第二摻雜井區中，並沿該第一方向設置，每一該第三摻雜鰭具有一第三摻雜區與二第三重摻雜區，該第三摻雜區為該第二導電型，該些第三重摻雜區為該第一導電型，每一該第三摻雜區設於其對應之該二第三重摻雜區之間，該些第三摻雜區與該些第三重摻雜區設於該第二摻雜井區中，並從該基板之該表面上凸出，該些第三重摻雜區連接該低電壓端；以及一第三閘極帶，設於該些第三摻雜區之頂部與側壁及該基板之該表面上，並沿該第二方向設置，且該第三閘極帶為浮接；以及一第四鰭式結構，包含：複數第四摻雜鰭，其係均勻設於該第二摻雜區域中，並沿該第一方向設置，每一該第四摻雜鰭具有一第四摻雜區與二第四重摻雜區，該第四摻雜區為該第一導電型，該些第四重摻雜區為該第二導電型，每一該第四摻雜區設於其對應之該二第四重摻雜區之間，該些第四摻雜區與該些第四重摻雜區設於該第二摻雜區域中，並從該基板之該表面上凸出，該些第四重摻雜區連接該高電壓端；以及一第四閘極帶，設於該些第四摻雜區之頂部與側壁及該基板之該表面上，並沿該第二方向設置，且該第四閘極帶為浮接，該第四閘極帶設於該些第三閘極帶之間，該第四閘極帶連接該些第三閘極帶，該些第三重摻雜區、該些第四重摻雜區、該第二摻雜區域與該第二摻雜井區形成複數第二雙載子接面電晶體，該高電壓端與該低電壓端之該電壓對該些第二雙載子接面電晶體進行偏壓，以產生複數第二靜電放電（ESD）電流來通過該些第二雙載子接面電晶體，又該些第一摻雜井區與該第二摻雜井區呈交替式鄰接，該些第一摻雜區域與該第二摻雜區域呈交替式鄰接。
如請求項9所述之雙極性電晶體裝置，其中該第三鰭式結構更包含二第三接觸電極，其係分別設於位於該些第三摻雜區之相異二側之該些第三重摻雜區之頂部與側壁及該基板之該表面上，並沿該第二方向設置，該些第三重摻雜區透過該些第三接觸電極連接該低電壓端；以及該第四鰭式結構更包含二第四接觸電極，其係分別設於位於該些第四摻雜區之相異二側之該些第四重摻雜區之頂部與側壁及該基板之該表面上，並沿該第二方向設置，該些第四重摻雜區透過該些第四接觸電極連接該高電壓端。
如請求項9所述之雙極性電晶體裝置，其中該第三閘極帶與該第四閘極帶之材質為多晶矽。
如請求項9所述之雙極性電晶體裝置，其中該第二摻雜區域為摻雜井區。
如請求項9所述之雙極性電晶體裝置，其中該第一電晶體單元之數量為複數個，該第二電晶體單元之數量為複數個，且每一該第二電晶體單元對應二該第一電晶體單元。
如請求項1所述之雙極性電晶體裝置，其中該基板為半導體基板。