JP5990986B2 - 保護ダイオード - Google Patents
保護ダイオード Download PDFInfo
- Publication number
- JP5990986B2 JP5990986B2 JP2012089538A JP2012089538A JP5990986B2 JP 5990986 B2 JP5990986 B2 JP 5990986B2 JP 2012089538 A JP2012089538 A JP 2012089538A JP 2012089538 A JP2012089538 A JP 2012089538A JP 5990986 B2 JP5990986 B2 JP 5990986B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- diffusion layer
- type
- side diffusion
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009792 diffusion process Methods 0.000 claims description 85
- 239000000758 substrate Substances 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 17
- 230000015556 catabolic process Effects 0.000 description 26
- 230000005684 electric field Effects 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、ＭＯＳ電界効果トランジスタ（以下ＭＯＳＦＥＴと略す）のゲート酸化膜をサージ破壊から保護する保護ダイオードに関する。
一般にＭＯＳＦＥＴに用いるゲート酸化膜は数十ｎｍである。このため、ゲートにサージが入力されてゲート電圧が数ｋＶに達すると、ゲート酸化膜は絶縁破壊される。これを防ぐためにサージを放電する保護ダイオードがゲートに挿入される。保護ダイオードとして縦型ダイオードだけでなく、横型ダイオードも用いられている（例えば、特許文献１参照）。横型の保護ダイオードとして、半導体基板上にＰ型ゲート側拡散層、Ｎ型ウェル層、及びＰ型接地側拡散層が横に並んで設けられた横型双方向ダイオードがある。
従来の横型双方向ダイオードでは、ゲート側拡散層と接地側拡散層の不純物濃度が同じであるため、正負の降伏電圧が同等になる。ＭＯＳＦＥＴを高出力で動作させるには、正のゲート電圧振幅を広くする必要があるため、保護ダイオードの正の降伏電圧を高くする必要がある。しかし、サージ過渡電流は数十Ａに達するため、降伏電圧を高くすると降伏時の直列抵抗の増加により、サージ印加時の電圧がゲート酸化膜の耐量を超えてＭＯＳＦＥＴの特性劣化や破壊が生じる。また、所望のサージ耐量を確保するために複数のダイオードを並列に接続すると、チップサイズが拡大してしまう。
本発明は、上述のような課題を解決するためになされたもので、その目的は、高出力化を実現することができる保護ダイオードを得るものである。
本発明に係る保護ダイオードは、半導体基板と、前記半導体基板上に設けられた第１導電型のウェル層と、前記半導体基板上に設けられ、前記ウェル層に接合された第２導電型のゲート側拡散層と、前記半導体基板上に設けられ、前記ゲート側拡散層から離間し、前記ウェル層に接合された第２導電型の接地側拡散層と、トランジスタのゲートと前記ゲート側拡散層の間に接続されたゲート側電極と、前記接地側拡散層に接続された接地電極とを備え、前記接地側拡散層の不純物濃度は前記ゲート側拡散層よりも低いことを特徴とする。
本発明により、高出力化を実現することができる。
本発明の実施の形態に係る保護ダイオードについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態に係る半導体装置を示す回路図である。ＭＯＳＦＥＴ１（ＭＯＳ電界効果トランジスタ）のゲートと接地点の間に保護ダイオード２が接続されている。この保護ダイオード２は、ＭＯＳＦＥＴ１のゲート酸化膜をサージ破壊から保護する横型双方向ダイオードである。
図１は、本発明の実施の形態に係る半導体装置を示す回路図である。ＭＯＳＦＥＴ１（ＭＯＳ電界効果トランジスタ）のゲートと接地点の間に保護ダイオード２が接続されている。この保護ダイオード２は、ＭＯＳＦＥＴ１のゲート酸化膜をサージ破壊から保護する横型双方向ダイオードである。
図２は、本発明の実施の形態１に係る保護ダイオードを示す断面図である。Ｐ＋＋型シリコン基板３は、主原料がシリコンであり、接地されている。Ｐ＋＋型シリコン基板３上にＰ−型エピタキシャル層４が設けられている。
Ｐ＋＋型シリコン基板３及びＰ−型エピタキシャル層４上にＮ型ウェル層５、Ｐ＋型ゲート側拡散層６、Ｐ型接地側拡散層７、及びＰ＋＋型拡散層８が横に並んで設けられている。Ｐ＋型ゲート側拡散層６はＮ型ウェル層５に接合されている。Ｐ型接地側拡散層７は、Ｐ＋型ゲート側拡散層６から離間し、Ｎ型ウェル層５に接合されている。
ゲート側電極９がＭＯＳＦＥＴ１のゲートとＰ＋型ゲート側拡散層６の間に接続されている。接地電極１０がＰ＋＋型拡散層８を介してＰ型接地側拡散層７に接続されている。Ｐ型接地側拡散層７の不純物濃度はＰ＋型ゲート側拡散層６よりも低いＮ−型ウェル層５及びＰ型接地側拡散層７上にシリコン酸化膜１１が設けられている。
図３は、本発明の実施の形態１に係る保護ダイオードを示す平面図である。Ｐ＋型ゲート側拡散層６を囲うように、内側から外側に向かってＮ型ウェル層５、Ｐ型接地側拡散層７、及びＰ＋＋型拡散層８が設けられている。Ｐ＋型ゲート側拡散層６上にゲート側電極９が設けられ、Ｐ＋＋型拡散層８上に接地電極１０が設けられている。
続いて、上記の保護ダイオードの動作を説明する。ＭＯＳＦＥＴのゲートに正電圧のサージが印加された場合、保護ダイオードのゲート側電極９の電位が上昇する。順方向に接合されたＰ＋型ゲート側拡散層６とＮ型ウェル層５には電界がかからないが、逆方向に接合されたＮ型ウェル層５とＰ型接地側拡散層７にかかる電界が増加し、ある一定の電圧で降伏する。一方、ゲートに負電圧のサージが印加された場合、保護ダイオードのゲート側電極９の電位が低下し、逆方向に接合されたＰ＋型ゲート側拡散層６とＮ型ウェル層５にかかる電界が増加し、ある一定の電圧で降伏する。降伏後は降伏電流が流れる。
ここで、本実施の形態では、Ｐ型接地側拡散層７の不純物濃度がＰ＋型ゲート側拡散層６よりも低いため、ゲートに正電圧が印加された場合にＰ型接地側拡散層７が空乏化されやすい。このため、逆バイアスによる電界が緩和されて正電圧印加時の降伏電圧が高くなる。一方、負電圧印加時には、正電圧印加時の降伏電圧より低い電圧でダイオードが降伏する。
続いて、実施の形態１の効果を比較例と比較して説明する。比較例は、Ｐ型接地側拡散層７をＰ＋型ゲート側拡散層６と同じ不純物濃度を持つ拡散層に変更したものである。図４は、本発明の実施の形態１に係る保護ダイオードの電流−電圧特性を示す図である。図５は、比較例に係る保護ダイオードの電流−電圧特性を示す図である。横軸はゲート・接地間の電圧、縦軸はゲート・接地間の電流を示す。１２は、ＡＢ級動作する電力増幅のＮチャネルＭＯＳＦＥＴに保護ダイオードを設けた場合に正に印加したゲート電圧であり、１３はその場合のゲート電圧振幅波形である。
比較例では、正負の降伏電圧が同等になる。従って、正電圧印加時の降伏電圧を大きくできないため、ゲート電圧の振幅は、正電圧印加時の降伏電圧により制限されてしまう。
これに対して、実施の形態１では、Ｐ型接地側拡散層７の不純物濃度はＰ＋型ゲート側拡散層６よりも低いため、ゲートに正電圧が印加された場合にＰ型接地側拡散層７が空乏化しやすい。このため、逆バイアスによる電界が緩和されて正電圧印加時の降伏電圧が高くなり、ゲート電圧の振幅を比較例より大きくできる。なお、双方向ダイオードであるため、ゲート電圧は負電圧印加時の降伏電圧にはかからない。よって、本実施の形態は比較例よりＭＯＳＦＥＴの入力電圧を増加できるため、高出力化を実現することができる。
また、Ｎ型ウェル層５とＰ型接地側拡散層７の降伏電圧や、Ｐ＋型ゲート側拡散層６とＮ型ウェル層５の降伏電圧は、ゲート酸化膜の絶縁破壊電圧より低く設定する。これにより、サージが保護ダイオードを経て接地され、ゲート酸化膜に過剰な電圧は印加されず絶縁破壊や特性劣化を防止することができる。
実施の形態２．
図６及び図７は、それぞれ本発明の実施の形態２に係る保護ダイオードを示す断面図及び平面図である。接地電極１０はシリコン酸化膜１１を介してＮ型ウェル層５上まで延びている。Ｐ型接地側拡散層７の代わりに、Ｐ＋型ゲート側拡散層６と同じ不純物濃度を持つＰ＋型接地側拡散層７´が設けられている。その他の構成は実施の形態１と同様である。
図６及び図７は、それぞれ本発明の実施の形態２に係る保護ダイオードを示す断面図及び平面図である。接地電極１０はシリコン酸化膜１１を介してＮ型ウェル層５上まで延びている。Ｐ型接地側拡散層７の代わりに、Ｐ＋型ゲート側拡散層６と同じ不純物濃度を持つＰ＋型接地側拡散層７´が設けられている。その他の構成は実施の形態１と同様である。
ゲートに正電圧のサージが印加されると、逆方向に接合されたＮ型ウェル層５とＰ＋型接地側拡散層７´の電界が増加し一定電圧にて降伏する。この際に、Ｎ型ウェル層５上の接地電極１０が接地電位を有するフィールドプレートとして機能するため、Ｎ型ウェル層５の表面が空乏化されやすい。このため、逆バイアスによる電界が緩和されて正電圧印加時の降伏電圧が負電圧印加時の降伏電圧より高くなる。よって、実施の形態１と同様にＭＯＳＦＥＴの入力電圧を増加できるため、高出力化を実現することができる。
実施の形態３．
図８及び図９は、それぞれ本発明の実施の形態３に係る保護ダイオードを示す断面図及び平面図である。実施の形態１の構成に加えてＮ−型ウェル層５上にゲート絶縁膜１４を介してダミーゲート電極１５が設けられている。ダミーゲート電極１５の側壁にサイドウォール１６が設けられている。Ｐ−型拡散層１７，１８がサイドウォール１６の直下に設けられている。Ｐ−型拡散層１７，１８はＰ型接地側拡散層７よりも低い不純物濃度を持つ。Ｐ＋型ゲート側拡散層６及びＰ型接地側拡散層７は、それぞれＰ−型拡散層１７，１８を介してＮ型ウェル層５に接合されている。
図８及び図９は、それぞれ本発明の実施の形態３に係る保護ダイオードを示す断面図及び平面図である。実施の形態１の構成に加えてＮ−型ウェル層５上にゲート絶縁膜１４を介してダミーゲート電極１５が設けられている。ダミーゲート電極１５の側壁にサイドウォール１６が設けられている。Ｐ−型拡散層１７，１８がサイドウォール１６の直下に設けられている。Ｐ−型拡散層１７，１８はＰ型接地側拡散層７よりも低い不純物濃度を持つ。Ｐ＋型ゲート側拡散層６及びＰ型接地側拡散層７は、それぞれＰ−型拡散層１７，１８を介してＮ型ウェル層５に接合されている。
これらの構成は、ＭＯＳＦＥＴ１の対応する構成を形成する際に同時に形成することができる。具体的には、まず、ＭＯＳＦＥＴ１のゲート絶縁膜及びゲート電極の形成と同時に、ゲート絶縁膜１４及びダミーゲート電極１５を形成する。次に、ダミーゲート電極１５をマスクとしてＰ型不純物を注入してＰ−型拡散層１７，１８を形成する。次に、ＣＶＤ法により全面にシリコン酸化膜を形成し異方性エッチングすることで、ダミーゲート電極１５の側壁にサイドウォール１６が残る。次に、ダミーゲート電極１５及びサイドウォール１６をマスクとしてＰ型不純物を注入して、Ｐ＋型ゲート側拡散層６及びＰ型接地側拡散層７を形成する。
ゲートに正電圧が印加された場合に、不純物濃度が低いＰ型接地側拡散層７及びＰ−型拡散層１８は空乏化され、逆バイアスによる電界が緩和されて正電圧印加時の降伏電圧が高くなる。一方、負電圧印加時には、不純物濃度が低いＰ−型拡散層１７は空乏化されるが、不純物濃度が高いＰ＋型ゲート側拡散層６は空乏化されないため、正電圧印加時の降伏電圧より低い電圧でダイオードが降伏する。このようにＰ−型拡散層１７，１８が逆バイアス印加時の電界を緩和するため、実施の形態１に比べて降伏電圧を維持したまま保護ダイオードの面積を小さくすることができる。
実施の形態４．
図１０及び図１１は、それぞれ本発明の実施の形態４に係る保護ダイオードを示す断面図及び平面図である。実施の形態１のＮ型ウェル層５の代わりに、Ｎ型ゲート側ウェル層５ａと、それに接するＮ−型接地側ウェル層５ｂとが設けられている。Ｐ＋型ゲート側拡散層６はＮ型ゲート側ウェル層５ａに接合され、Ｐ＋型接地側拡散層７´はＮ−型接地側ウェル層５ｂに接合されている。Ｐ＋型ゲート側拡散層６とＰ＋型接地側拡散層７´の不純物濃度は同じである。
図１０及び図１１は、それぞれ本発明の実施の形態４に係る保護ダイオードを示す断面図及び平面図である。実施の形態１のＮ型ウェル層５の代わりに、Ｎ型ゲート側ウェル層５ａと、それに接するＮ−型接地側ウェル層５ｂとが設けられている。Ｐ＋型ゲート側拡散層６はＮ型ゲート側ウェル層５ａに接合され、Ｐ＋型接地側拡散層７´はＮ−型接地側ウェル層５ｂに接合されている。Ｐ＋型ゲート側拡散層６とＰ＋型接地側拡散層７´の不純物濃度は同じである。
ゲートに正電圧のサージが印加された場合、逆方向に接合されたＮ−型接地側ウェル層５ｂとＰ＋型接地側拡散層７´の電界が増加し一定電圧にて降伏する。ここで、Ｎ−型接地側ウェル層５ｂは、Ｎ型ゲート側ウェル層５ａより不純物濃度が低いため、逆バイアス印加時に空乏化されやすい。このため、逆バイアスによる電界が緩和されて正電圧印加時の降伏電圧が負電圧印加時の降伏電圧より高くなる。よって、実施の形態１と同様にＭＯＳＦＥＴの入力電圧を増加できるため、高出力化を実現することができる。
また、実施の形態１に比べてＰ＋＋型拡散層８を中心（Ｐ＋型ゲート側拡散層６側）に近づけることができるため、保護ダイオードの面積を小さくすることができる。
実施の形態５．
図１２及び図１３は、それぞれ本発明の実施の形態５に係る保護ダイオードを示す断面図及び平面図である。実施の形態２と同様に接地電極１０がシリコン酸化膜１１を介してＮ型ウェル層５上まで延びている。その他の構成は実施の形態４と同様である。これにより、実施の形態２及び４の効果を得ることができる。
図１２及び図１３は、それぞれ本発明の実施の形態５に係る保護ダイオードを示す断面図及び平面図である。実施の形態２と同様に接地電極１０がシリコン酸化膜１１を介してＮ型ウェル層５上まで延びている。その他の構成は実施の形態４と同様である。これにより、実施の形態２及び４の効果を得ることができる。
１ ＭＯＳＦＥＴ（トランジスタ）
３ Ｐ＋＋型シリコン基板（半導体基板）
５ Ｎ型ウェル層
５ａ Ｎ型ゲート側ウェル層（ゲート側ウェル層）
５ｂ Ｎ−型接地側ウェル層（接地側ウェル層）
６ Ｐ＋型ゲート側拡散層
７ Ｐ型接地側拡散層
９ ゲート側電極
１０ 接地電極
１１ シリコン酸化膜（絶縁膜）
１４ ゲート絶縁膜
１５ ダミーゲート電極
１６ サイドウォール
１７，１８ Ｐ−型拡散層（拡散層）
３ Ｐ＋＋型シリコン基板（半導体基板）
５ Ｎ型ウェル層
５ａ Ｎ型ゲート側ウェル層（ゲート側ウェル層）
５ｂ Ｎ−型接地側ウェル層（接地側ウェル層）
６ Ｐ＋型ゲート側拡散層
７ Ｐ型接地側拡散層
９ ゲート側電極
１０ 接地電極
１１ シリコン酸化膜（絶縁膜）
１４ ゲート絶縁膜
１５ ダミーゲート電極
１６ サイドウォール
１７，１８ Ｐ−型拡散層（拡散層）
Claims (4)
- 半導体基板と、
前記半導体基板上に設けられた第１導電型のウェル層と、
前記半導体基板上に設けられ、前記ウェル層に接合された第２導電型のゲート側拡散層と、
前記半導体基板上に設けられ、前記ゲート側拡散層から離間し、前記ウェル層に接合された第２導電型の接地側拡散層と、
トランジスタのゲートと前記ゲート側拡散層の間に接続されたゲート側電極と、
前記接地側拡散層に接続された接地電極とを備え、
前記接地側拡散層の不純物濃度は前記ゲート側拡散層よりも低いことを特徴とする保護ダイオード。 - 前記ウェル層上にゲート絶縁膜を介して設けられたダミーゲート電極と、
前記ダミーゲート電極の側壁に設けられたサイドウォールと、
前記サイドウォールの直下に設けられ、前記接地側拡散層よりも低い不純物濃度を持つ第２導電型の拡散層とを更に備えることを特徴とする請求項１に記載の保護ダイオード。 - 半導体基板と、
前記半導体基板上に設けられた第１導電型のゲート側ウェル層と、
前記半導体基板上に設けられ、前記ゲート側ウェル層に接する第１導電型の接地側ウェル層と、
前記半導体基板上に設けられ、前記ゲート側ウェル層に接合された第２導電型のゲート側拡散層と、
前記半導体基板上に設けられ、前記ゲート側拡散層から離間し、前記接地側ウェル層に接合された第２導電型の接地側拡散層と、
トランジスタのゲートと前記ゲート側拡散層の間に接続されたゲート側電極と、
前記接地側拡散層に接続された接地電極とを備え、
前記接地側ウェル層の不純物濃度は前記ゲート側ウェル層よりも低いことを特徴とする保護ダイオード。 - 前記ウェル層及び前記接地側拡散層上に設けられた絶縁膜を更に備え、
前記接地電極は前記絶縁膜を介して前記ウェル層上まで延びていることを特徴とする請求項３に記載の保護ダイオード。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012089538A JP5990986B2 (ja) | 2012-04-10 | 2012-04-10 | 保護ダイオード |
| US13/739,042 US8907424B2 (en) | 2012-04-10 | 2013-01-11 | Protection diode |
| CN201310120769.2A CN103367402B (zh) | 2012-04-10 | 2013-04-09 | 保护二极管 |
| US14/532,076 US9202908B2 (en) | 2012-04-10 | 2014-11-04 | Protection diode |
| US14/532,060 US9202907B2 (en) | 2012-04-10 | 2014-11-04 | Protection diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012089538A JP5990986B2 (ja) | 2012-04-10 | 2012-04-10 | 保護ダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013219246A JP2013219246A (ja) | 2013-10-24 |
| JP5990986B2 true JP5990986B2 (ja) | 2016-09-14 |
Family
ID=49291624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012089538A Active JP5990986B2 (ja) | 2012-04-10 | 2012-04-10 | 保護ダイオード |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US8907424B2 (ja) |
| JP (1) | JP5990986B2 (ja) |
| CN (1) | CN103367402B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425522B (zh) * | 2013-09-10 | 2017-10-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| JP6964461B2 (ja) * | 2017-08-04 | 2021-11-10 | エイブリック株式会社 | 半導体装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3667009A (en) * | 1970-12-28 | 1972-05-30 | Motorola Inc | Complementary metal oxide semiconductor gate protection diode |
| JPS5944872A (ja) * | 1982-09-07 | 1984-03-13 | Toshiba Corp | 半導体装置 |
| JPS6135568A (ja) | 1984-07-27 | 1986-02-20 | Toshiba Corp | ゲ−ト保護ダイオ−ド |
| JPS63260160A (ja) * | 1987-04-17 | 1988-10-27 | Nec Corp | 半導体装置 |
| JP2621507B2 (ja) * | 1989-10-03 | 1997-06-18 | 三菱電機株式会社 | 絶縁ゲート形半導体素子 |
| JPH0473970A (ja) * | 1990-07-16 | 1992-03-09 | Fuji Electric Co Ltd | Ｍｏｓ型半導体装置 |
| AU4726197A (en) * | 1996-11-07 | 1998-05-29 | Hitachi Limited | Semiconductor integrated circuit device and its manufacture |
| JP2000196075A (ja) * | 1998-12-25 | 2000-07-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP4986404B2 (ja) * | 2005-03-17 | 2012-07-25 | 三菱電機株式会社 | 半導体装置 |
| JP2009187987A (ja) * | 2008-02-01 | 2009-08-20 | Sharp Corp | 半導体装置 |
| JP5295603B2 (ja) | 2008-03-27 | 2013-09-18 | ラピスセミコンダクタ株式会社 | Ｅｓｄ保護素子及びその製造方法 |
| CN201804874U (zh) * | 2010-04-02 | 2011-04-20 | 江西联创特种微电子有限公司 | 带二极管保护电路的mos场效应晶体管 |
-
2012
- 2012-04-10 JP JP2012089538A patent/JP5990986B2/ja active Active
-
2013
- 2013-01-11 US US13/739,042 patent/US8907424B2/en active Active
- 2013-04-09 CN CN201310120769.2A patent/CN103367402B/zh active Active
-
2014
- 2014-11-04 US US14/532,060 patent/US9202907B2/en active Active
- 2014-11-04 US US14/532,076 patent/US9202908B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20150054061A1 (en) | 2015-02-26 |
| US9202907B2 (en) | 2015-12-01 |
| US20150054060A1 (en) | 2015-02-26 |
| US20130264648A1 (en) | 2013-10-10 |
| US9202908B2 (en) | 2015-12-01 |
| CN103367402A (zh) | 2013-10-23 |
| JP2013219246A (ja) | 2013-10-24 |
| US8907424B2 (en) | 2014-12-09 |
| CN103367402B (zh) | 2016-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101454537B1 (ko) | 반도체 핀을 구비한 esd 디바이스 | |
| US8963253B2 (en) | Bi-directional bipolar junction transistor for high voltage electrostatic discharge protection | |
| JP5585593B2 (ja) | 半導体装置 | |
| JP5801609B2 (ja) | 保護回路素子 | |
| JP6610114B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI557876B (zh) | Semiconductor device | |
| JP2010073824A (ja) | 半導体装置及びその製造方法 | |
| KR20100037814A (ko) | 정전기 보호 소자 및 그 제조 방법 | |
| US9721939B2 (en) | Semiconductor device | |
| US9054524B2 (en) | Bi-directional bipolar junction transistor for high voltage electrostatic discharge protection | |
| JP5586546B2 (ja) | 半導体装置 | |
| US9379068B2 (en) | ESD protection semiconductor device | |
| JP5990986B2 (ja) | 保護ダイオード | |
| JP2012094565A (ja) | 半導体集積回路のｅｓｄ保護素子およびそのｅｓｄ保護回路 | |
| JP2008172112A (ja) | 半導体装置 | |
| JP2012174740A (ja) | 半導体集積回路のｅｓｄ保護回路およびそのｅｓｄ保護素子 | |
| JP2005235844A (ja) | 半導体装置 | |
| WO2014196223A1 (ja) | 半導体チップおよび半導体装置 | |
| TWI559502B (zh) | 半導體元件 | |
| TWI678790B (zh) | 靜電放電防護元件 | |
| TWI458091B (zh) | 靜電放電防護裝置 | |
| TWI505467B (zh) | 半導體元件 | |
| JP2012019055A (ja) | 固体撮像装置 | |
| KR20130120243A (ko) | 정전 방전 보호 소자 | |
| JP2009004657A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160719 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160801 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5990986 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |