TWI559502B - 半導體元件 - Google Patents
半導體元件 Download PDFInfo
- Publication number
- TWI559502B TWI559502B TW103128382A TW103128382A TWI559502B TW I559502 B TWI559502 B TW I559502B TW 103128382 A TW103128382 A TW 103128382A TW 103128382 A TW103128382 A TW 103128382A TW I559502 B TWI559502 B TW I559502B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor region
- region
- semiconductor
- type
- well
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本發明是有關於一種半導體元件,且特別是有關於一種高壓靜電放電防護(high voltage electrostatic discharge (ESD) protection)元件。
雙載子-互補金氧半導體-雙重擴散金氧半導體 (Bipolar-CMOS-DMOS(BCD),其中CMOS代表「互補式金氧半導體」,DMOS代表「雙重擴散式金氧半導體」)以及三井製程技術(triple well process)已廣泛地使用於高壓半導體元件之應用上,例如是靜電放電防護(ESD protection)。一般而言,高壓靜電放電防護元件的靜電放電防護效能取決於元件之閘極的總寬度及元件的表面或側面尺規(lateral rule)。對於尺寸較小的高壓靜電放電防護元件而言,其表面-體積比(surface-bulk ratio)相較於較大尺寸的元件係更大,因而尺寸較小的高壓靜電放電防護元件在元件的效能上具有較大的影響力。因此,在相對較小尺寸的元件中取得優良的靜電放電防護效能係更具有挑戰性。再者,由於元件的操作電壓增加,晶片上之靜電放電防護的設計亦變得更具挑戰性。
高壓靜電放電防護元件通常具有低導通電阻(on-state resistance, RDS-on
)的特性。當靜電放電產生時,靜電放電之電流容易集中在靠近高壓防護元件的表面或是源極之處,因而於表面接面區域(surface junction region)導致高電流密度及電場,並在這些區域造成物理性的破壞。因此,相較於具有較大導通電阻的元件,高壓防護元件之表面對於其效能可能具有較大的影響,且表面及側面尺規因而在高壓防護元件中扮演了更重要的角色。
高壓防護元件之其他特性包括例如是高崩潰電壓(breakdown voltage),崩潰電壓通常高於高壓防護元件之操作電壓。又,高壓元件之觸發電壓Vt1
(trigger voltage, Vt1
)通常遠高於高壓元件之崩潰電壓。因此,在靜電放電的過程中,在高壓防護元件導通以提供靜電防護之前,受到防護的元件或是內部電路(亦稱作防護元件/電路)可能會面臨損壞的風險。一般而言,為了降低高壓防護元件的觸發電壓,可能需要再建構一個額外的外部靜電放電偵測電路。
高壓防護元件通常具有低保持電壓(holding voltage)的特性。低保持電壓可能導致高壓防護元件被不想要的雜訊、或開機峰值電壓(power-on peak voltage)或突波電壓(surge voltage)所觸發,因而在正常操作過程中可能發生閂鎖(latch-up)效應。再者,高壓防護元件可能具有場板效應(field plate effect)。亦即,高壓防護元件中電場的分佈對於連接於不同元件或連接於元件之不同部分的線路之配線(routing)是敏感的。靜電放電之電流更易於集中在靠近高壓元件的表面或是源極之處。
本發明係有關於一種半導體元件,半導體元件包括一基板、一形成於基板中的高壓金氧半導體結構(HV MOS)、及一形成於基板中的低壓金氧半導體結構(LV MOS)。高壓金氧半導體結構包括一第一半導體區、一第二半導體區、一第三半導體區、及一第四半導體區。第一半導體區具有一第一導電型與一第一摻雜程度。第二半導體區具有第一導電型與一第二摻雜程度,第二摻雜程度係低於第一摻雜程度。第三半導體區具有一第二導電型。第四半導體區具有第一導電型。第一半導體區、第二半導體區、第三半導體區、與第四半導體區係依序沿一第一方向排列,且第一半導體區、第二半導體區、第三半導體區、與第四半導體區分別係高壓金氧半導體結構的一汲極區、一漂移區、一通道區、與一源極區。低壓金氧半導體結構包括第四半導體區、一具有第二導電型的第五半導體區、與一具有第一導電型的第六半導體區。第四半導體區、第五半導體區、與第六半導體區係依序沿一第二方向排列,第二方向不同於第一方向,且第四半導體區、第五半導體區、與第六半導體區分別係低壓金氧半導體結構的一汲極區、一通道區、與一源極區。
本發明亦有關於一種半導體元件,半導體元件包括一基板、一形成於基板中的第一金氧半導體結構、及一形成於基板中的第二金氧半導體結構。第一金氧半導體結構包括一第一汲極區、一第一通道區、與一第一源極區。第一汲極區、第一通道區、與第一源極區係依序沿一第一方向排列。第二金氧半導體結構包括一第二汲極區、一第二通道區、與一第二源極區。第二汲極區、第二通道區、與第二源極區係依序沿一第二方向排列,第二方向不同於第一方向。第一源極區與該第二汲極區在基板中共享一共同的半導體區。
本發明亦有關於一種半導體元件,半導體元件包括一基板、及形成於基板中的一第一半導體區、一第二半導體區、一第三半導體區、一第四半導體區、一第五半導體區、與一第六半導體區。第一半導體區、第二半導體區、第三半導體區、與該第四半導體區係依序沿一第一方向排列。第四半導體區、第五半導體區、與第六半導體區係依序沿一第二方向排列,第二方向不同於第一方向。第一半導體區具有一第一導電型與一第一摻雜程度。第二半導體區具有第一導電型與一第二摻雜程度,第二摻雜程度係低於第一摻雜程度。第三半導體區具有一第二導電型。第四半導體區具有第一導電型。第五半導體區具有第二導電型。第六半導體區具有第一導電型。
與本揭露書一致的特徵與優點將部分描述於下文中,且部分的特徵與優點由下列描述可清楚理解、或可藉由本揭露書的實際應用來得知。這些特徵與優點將藉由所附之本申請專利範圍中所特別指出的元件及其組合而得以理解並獲知。
應理解的是,上文中一般性的描述與下文中詳細描述的實施方式皆僅用以作為示範及解釋,而並非用以限定本發明。
為了加以說明本發明之原則,下文特舉實施例,並配合說明書中的所附圖式,作詳細說明如下。
100‧‧‧靜電放電防護元件
102‧‧‧高壓金氧半導體結構
104‧‧‧低壓金氧半導體結構
102-2‧‧‧高壓汲極
102-4‧‧‧高壓閘極
102-6‧‧‧高壓源極
102-8‧‧‧高壓本體
104-2‧‧‧低壓汲極
104-4‧‧‧低壓閘極
104-6‧‧‧低壓源極
104-8‧‧‧低壓本體
106‧‧‧電源供應終端
108‧‧‧電路接地終端
110‧‧‧內部電路
112、114、120‧‧‧寄生雙極接面電晶體
202‧‧‧基板
204‧‧‧高壓N型井
204-1‧‧‧第一高壓N型井部分
204-2‧‧‧第二高壓N型井部分
206‧‧‧P型本體
206-1‧‧‧第一P型本體部分
206-2‧‧‧第二P型本體部分
206-3‧‧‧第三P型本體部分
208-1‧‧‧第一N型井
208-2‧‧‧第二N型井
210-1‧‧‧第一N+區域
210-2‧‧‧第二N+區域
212‧‧‧第三N+區域
214‧‧‧第四N+區域
220‧‧‧多晶矽層
220-1‧‧‧第一多晶矽部分
220-2‧‧‧第二多晶矽部分
220-3‧‧‧第三多晶矽部分
222-1‧‧‧第一薄氧化物部分
222-2‧‧‧第二薄氧化物部分
222-3‧‧‧第三薄氧化物部分
222‧‧‧薄氧化層
224-1‧‧‧第一汲極接觸
224-2‧‧‧第二汲極接觸
226‧‧‧接觸
228‧‧‧P+區域
230‧‧‧閘極接觸
232‧‧‧場氧化層
234、534‧‧‧厚氧化層
236-1‧‧‧第一P型井
236-2‧‧‧第二P型井
238‧‧‧重疊區域
404‧‧‧深N型井
102‧‧‧高壓金氧半導體結構
104‧‧‧低壓金氧半導體結構
102-2‧‧‧高壓汲極
102-4‧‧‧高壓閘極
102-6‧‧‧高壓源極
102-8‧‧‧高壓本體
104-2‧‧‧低壓汲極
104-4‧‧‧低壓閘極
104-6‧‧‧低壓源極
104-8‧‧‧低壓本體
106‧‧‧電源供應終端
108‧‧‧電路接地終端
110‧‧‧內部電路
112、114、120‧‧‧寄生雙極接面電晶體
202‧‧‧基板
204‧‧‧高壓N型井
204-1‧‧‧第一高壓N型井部分
204-2‧‧‧第二高壓N型井部分
206‧‧‧P型本體
206-1‧‧‧第一P型本體部分
206-2‧‧‧第二P型本體部分
206-3‧‧‧第三P型本體部分
208-1‧‧‧第一N型井
208-2‧‧‧第二N型井
210-1‧‧‧第一N+區域
210-2‧‧‧第二N+區域
212‧‧‧第三N+區域
214‧‧‧第四N+區域
220‧‧‧多晶矽層
220-1‧‧‧第一多晶矽部分
220-2‧‧‧第二多晶矽部分
220-3‧‧‧第三多晶矽部分
222-1‧‧‧第一薄氧化物部分
222-2‧‧‧第二薄氧化物部分
222-3‧‧‧第三薄氧化物部分
222‧‧‧薄氧化層
224-1‧‧‧第一汲極接觸
224-2‧‧‧第二汲極接觸
226‧‧‧接觸
228‧‧‧P+區域
230‧‧‧閘極接觸
232‧‧‧場氧化層
234、534‧‧‧厚氧化層
236-1‧‧‧第一P型井
236-2‧‧‧第二P型井
238‧‧‧重疊區域
404‧‧‧深N型井
第1A至1C圖係根據本發明之一示範性的實施例之一靜電放電防護元件的等效電路圖。
第2圖係根據本發明之示範性的實施例之一部分的靜電放電防護元件的平面圖。
第3A至3D圖係根據本發明之示範性的實施例以分別地沿第2圖中的A-A’、B-B’、C-C、與D-D’之剖面線的靜電放電防護元件的剖面圖。
第4A與4B圖係根據本發明之另一示範性的實施例之一靜電放電防護元件的剖面圖。
第5A與5B圖係根據本發明之又一示範性的實施例之一靜電放電防護元件的剖面圖。
第6A與6B圖係根據本發明之實施例之量測傳統式靜電放電防護元件及新式靜電放電防護元件的電流-電壓曲線圖。
第7A與7B圖係根據本發明之實施例之量測傳統式靜電放電防護元件及新式靜電放電防護元件的傳輸線脈衝曲線圖。
本發明之實施例包括一高壓靜電放電防護元件。
下文中,本發明之實施例將參照圖式進行描述,並盡可能地於所有圖式中使用相同的元件符號來指稱相同或類似的元件。
第1A圖繪示本發明之示範性的高壓靜電放電防護元件100的等效電路。靜電放電防護元件100包括形成於一元件中的高壓金氧半導體(HV MOS)結構102與低壓金氧半導體結構(LV MOS)104,亦即,如下文所述,高壓金氧半導體結構102與低壓金氧半導體結構104係彼此電性耦接,而不需使用另外的金屬線路。在第1A圖所示的範例中,高壓金氧半導體結構102與低壓金氧半導體結構104皆係N通道金氧半導體(N‑channel MOS, NMOS)的結構。在第1A圖所示的等效電路中,高壓金氧半導體結構102包括一汲極(亦稱作「高壓汲極」)102-2、一閘極(亦稱作「高壓閘極」)102-4、一源極(亦稱作「高壓源極」)102-6、及一本體(亦稱作「高壓本體」)102-8。低壓金氧半導體結構104包括一汲極(亦稱作「低壓汲極」)104-2、一閘極(亦稱作「低壓閘極」)104-4、一源極(亦稱作「低壓源極」)104-6、及一本體(亦稱作「低壓本體」)104-8。
如第1A圖中所示,高壓汲極102-2係電性耦接於終端106,終端106可連接於電源供應器(終端106亦稱作「電源供應終端」),且低壓源極104-6係電性耦接於終端108,終端108可連接於電路接地(circuit ground)(終端108亦稱作「電路接地終端」)。高壓閘極102-4與低壓閘極104-4係彼此電性耦接,且高壓閘極102-4與低壓閘極104-4亦電性耦接於內部電路110,內部電路110受到靜電放電防護元件100所保護。高壓本體102-8與低壓本體104-8係彼此電性耦接,且高壓本體102-8與低壓本體104-8亦電性耦接於電路接地終端108。
在第1A圖所示的等效電路中,高壓源極102-6與低壓汲極104-2係彼此電性耦接。如同下文將描述的本發明之實施例,高壓源極102-6與低壓汲極104-2係物理性地共享一個靜電放電防護元件100中的共同區域。換言之,在靜電放電防護元件100中的一個共同半導體區係作為高壓金氧半導體結構102的源極區與低壓金氧半導體結構104的汲極區兩者。因此,在靜電放電防護區域100的電路佈局中,連接高壓源極102-6與低壓汲極104-2的線路(wiring)可以被省略,造成較小的線跡(footprint)。因此,靜電放電防護裝置100的尺寸可以受到縮減。
靜電放電防護裝置100中,各個高壓金氧半導體結構102與低壓金氧半導體結構104具有相關的一寄生雙極接面電晶體(parasitic bipolar junction transistor, BJT)。在如第1A圖所示的範例中,寄生雙極接面電晶體的結構係NPN型雙極接面電晶體的結構。第1B圖繪示在靜電放電防護元件100中的寄生雙接面電晶體結構的等效電路。在第1B圖中,寄生雙極接面電晶體112係有關於高壓金氧半導體結構102,且寄生雙極接面電晶體114係有關於低壓金氧半導體結構104。合併的寄生雙極接面電晶體112與114等同於一單一的寄生雙極接面電晶體120,寄生雙極接面電晶體120係電性耦接於電源供應終端106與電路接的終端108之間,如第1C圖中所示。
第2圖繪示靜電放電防護元件100之一部分的平面示意圖。第3A、3B、3C與3D圖係在第2圖中分別地沿A-A’、B-B’、C-C’與D-D’剖面線之靜電放電防護元件100的剖面圖。如第2圖所示,A-A’、B-B’、C-C’剖面線係沿X方向延伸,且D-D’剖面線係沿Y方向延伸。X方向係垂直於Y方向。
請參閱第2與第3A至3D圖,靜電放電防護元件100包括一P型基板202、一高壓N型井204、一P型本體(P-body)206、及一第一N型井208-1與一第二N型井208-2。高壓N型井204係形成於P型基板中。P型本體206係形成於高壓N型井204中。第一N型井208-1與一第二N型井208-2係形成於高壓N型井204中。第一N型井208-1與一第二N型井208-2係電性耦接於高壓N型井204。第一N+
區域210-1與一第二N+
區域210-2係各自地形成於第一N型井208-1與一第二N型井208-2之中或之上。第一N+
區域210-1與一第二N+
區域210-2係各自地電性耦接於第一N型井208-1與一第二N型井208-2。靜電放電防護元件100亦包括第三N+
區域212與第四N+
區域214。第三N+
區域212與第四N+
區域214係形成於P型本體206之中。
在靜電放電防護元件100中,P型基板202可以是一P型矽基板或一P型矽披覆絕緣體基板(P-type silicon-on-insulator substrate)。高壓N型井204可藉由例如是離子植入法(ion implantation)將N型雜質摻入P型基板202中來形成,N型雜質例如是銻、砷、或磷。在一些實施例中,在高壓N型井204中的雜質濃度(即摻雜程度)係約1×1010
/立方公分至約1×1016
/立方公分。P型本體206可藉由例如是離子植入法將P型雜質摻入高壓N型井204中來形成,P型雜質例如是硼、鋁、或鎵。在一些實施例中,在P型本體206中的雜質濃度(即摻雜程度)係約1×1012
/立方公分至約1×1020
/立方公分。第一N型井208-1與第二N型井208-2可藉由將另外的N型雜質摻入高壓N型井204中來形成。因此,第一N型井208-1與第二N型井208-2中的雜質濃度係高於高壓N型井204中的雜質濃度。在一些實施例中,第一N型井208-1與第二N型井208-2中的雜質濃度係在約1×1010
/立方公分至約1×1016
/立方公分的範圍之中。第一N+
區域210-1與第二N+
區域210-2可藉由將另外的N型雜質各自地摻入至第一N型井208-1與第二N型井208-2中來形成。在一些實施例中,第一N+
區域210-1與第二N+
區域210-2中的雜質濃度係在由約1×1015
/立方公分至約1×1020
/立方公分的範圍之中。第三N+
區域212與第四N+
區域214可藉由將N型雜質摻至入P型本體206之中來形成。在一些實施例中,第三N+
區域212與第四N+
區域214中的雜質濃度係在由約1×1015
/立方公分至約1×1020
/立方公分的範圍之中。在一些實施例中,N+
區域210-1、210-2、212、與214係形成於相同的摻雜步驟中,例如是相同的離子植入步驟。
靜電放電防護元件100亦包括一連續性多晶矽層220與一連續性薄氧化層222。連續性多晶矽層220係形成於P型本體206之上。連續性薄氧化層222係形成於多晶矽層220與P型本體206之間。如下文所述,多晶矽層220之不同的部分係作為不同的金氧半導體結構的閘極電極。類似地,薄氧化層222之不同的部分係作為不同的金氧半導體結構的閘極介電膜。
如本發明之實施例,第一N型井208-1係作為高壓金氧半導體結構102的第一汲極區,且第二N型井208-2係作為高壓金氧半導體結構102的第二汲極區。第一N+
區域210-1與第二N+
區域210-2係分別地作為高壓金氧半導體102的第一汲極電極與第二汲極電極。
例如是第3C圖所示,高壓N型井204包括一第一高壓N型井部分204-1與一第二高壓N型井部分204-2。第一高壓N型井部分204-1係介於第一N型井208-1與P型本體206之間。第二高壓N型井部分204-2係介於第二N型井208-2與P型本體206之間。第一高壓N型井部分204-1與第二高壓N型井部分204-2係分別地作為高壓金氧半導體結構102的第一漂移區與第二漂移區。類似地,P型本體206包括一第一P型本體部分206-1與一第二P型本體部分206-2。第一P型本體部分206-1係介於第一高壓N型井部分204-1與第三N+
區域212之間。第二P型本體部分206-2係介於第二高壓N型井部分204-2與第三N+
區域212之間。第一P型本體部分206-1與第二P型本體部分206-2係分別地作為高壓金氧半導體結構102的第一通道區與第二通道區。第三N+
區域212係作為高壓金氧半導體結構102的源極區。
例如是第3C圖所示,第一N型井208-1、第一高壓N型井部分204-1、第一P型本體部分206-1、第三N+
區域212、第二P型本體部分206-2、第二高壓N型井部分204-2、與第二N型井208-2係依所描述的順序沿X方向排列。又,對於第三N+
區域212而言,第一N型井208-1與第二N型井208-2係彼此近乎對稱地排列。對於第三N+
區域212而言,第一高壓N型井部分204-1與第二高壓N型井部分204-2係彼此近乎對稱地排列。對於第三N+
區域212而言,第一P型本體部分206-1與第二P型本體部分206-2係彼此近乎對稱地排列。
例如是第3C圖所示,多晶矽層220包括一第一多晶矽部分220-1與一第二多晶矽部分220-2。第一多晶矽部分220-1係作為高壓金氧半導體結構102之第一閘極電極。第二多晶矽部分220-2係作為高壓金氧半導體結構102之第二閘極電極。相應地,薄氧化層222包括一第一薄氧化物部分222-1與一第二薄氧化物部分222-2。第一薄氧化物部分222-1與第二薄氧化物部分222-2係分別地作為高壓金氧半導體結構102之第一閘極介電膜與第二閘極介電膜。
請參閱第3D圖,第三N+
區域212亦作為低壓金氧半導體結構104之汲極區。第四N+
區域214亦作為低壓金氧半導體結構104之源極區。P型本體206更包括一第三P型本體部分206-3,第三P型本體部分206-3係作為低壓金氧半導體結構104之通道區。多晶矽層220更包括一第三多晶矽部分220-3,第三多晶矽部分220-3係作為低壓金氧半導體結構104之閘極電極。相應地,薄氧化層222更包括一第三薄氧化物部分222-3,第三薄氧化物部分222-3係作為低壓金氧半導體結構104的閘極介電膜。如第3D圖中所示,第三N+
區域212、第三P型本體部分206-3、與第四N+
區域214係依所描述的順序沿Y方向排列。
如本發明之實施例,靜電放電防護元件100更包括第一汲極接觸224-1與第二汲極接觸224-2。第一汲極接觸224-1係形成於第一N+
區域210-1之上並電性耦接於第一N+
區域210-1。第二汲極接觸224-2係形成於第二N+
區域210-2之上並電性耦接於第二N+
區域210-2。第一汲極接觸224-1與第二汲極接觸224-2係電性耦接於電源供應終端106(未顯示於第2與第3A至3D圖中)。在一些實施例中,第一汲極接觸224-1與第二汲極接觸224-2係藉由分別地於第一N+
區域210-1與第二N+
區域210-2上沉積一金屬所形成,金屬例如是鋁。在第2與第3A至3D圖所示的範例中,多個分散的第一汲極接觸224-1與多個分散的第二汲極接觸224-2係分別地形成於第一N+
區域210-1與第二N+
區域210-2之上。然而,在其他實施例中,一連續性第一汲極接觸與一連續性第二汲極接觸可分別地形成於第一N+
區域210-1與第二N+
區域210-2之上。
靜電放電防護元件100更包括一接觸226,接觸226係形成於第四N+
區域214之上並電性耦接於第四N+
區域214。接觸226將第四N+
區域214電性耦接於電路接地終端108(未顯示於第2與第3A至3D圖中),並因而作為靜電放電防護裝置100的源極接觸。
如第1A圖所示,高壓金氧半導體102之本體102-8與低壓金氧半導體104之本體104-8係彼此電性耦接,且高壓本體102-8與低壓本體104-8亦電性耦接於電路接地終端108。如第3A至3D圖所示,高壓金氧半導體102與低壓金氧半導體104之通道區(因而本體亦同)係由連續性P型本體206的不同部分所組成,且因而彼此電性耦接。靜電放電防護元件100更包括P+
區域228,P+
區域228係形成於第四N+
區域214之中。P+
區域228係作為靜電放電防護元件100的本體電極,亦即,一連接區將P型本體206電性耦接於接觸226。就此而言,接觸226亦作為靜電放電防護元件100的一本體接觸。
在一些實施例中,接觸226係藉由在第四N+
區域214與P+
區域228上沉積一金屬所形成,金屬例如是鋁。應注意的是,在靜電放電防護元件100中,沒有接觸形成於第三N+
區域212之上,且亦沒有接觸電性耦接於第三N+
區域212。
在靜電放電防護元件100中,閘極接觸230係形成於多晶矽層220之上,且閘極接觸230係電性耦接於多晶矽層220,並因而電性耦接於高壓金氧半導體結構102與低壓金氧半導體結構104的閘極電極。閘極接觸230係電性耦接於內部電路110(未顯示於第2與第3A至3D圖中),閘極接觸230係受到靜電放電防護元件100所保護。
因此,如同上述,高壓金氧半導體結構102係形成於基板202之中,具有沿X方向排列之不同的功能區域,而低壓金氧半導體結構104係形成於基板202之中,具有沿Y方向排列之不同的功能區域。上述排列係示意於第2圖的平面圖中。再者,低壓金氧半導體結構104係利用高壓金氧半導體結構102的中間部分來形成。因此,不需額外的晶片區域來形成低壓金氧半導體結構104。再者,如同上述,高壓金氧半導體結構102與低壓金氧半導體結構104使用共同的半導體區,亦即,第三N+
區域212分別地作為源極區與汲極區,且因而高壓金氧半導體結構102與低壓金氧半導體結構104係彼此電性連接,而不需額外的線路。如同上述排列的結果,靜電放電防護元件100的尺寸係縮小,且相較於製造傳統的僅包括高壓金氧半導體結構的靜電放電防護元件,並不需要額外的光蝕刻遮罩來製造靜電放電防護元件100。
請參閱第2與第3A至3D圖,靜電放電防護元件100亦包括用於隔離的場氧化層232。在一些實施例中,場氧化層232可藉由淺溝槽隔離層所取代。如第2與第3A至3D圖所示,厚氧化層234係形成於薄氧化層222之外,並鄰近於薄氧化層222。厚氧化層234的一些部分重疊於場氧化層232。並且,多晶矽層220的一些部分重疊於厚氧化層234。
靜電放電防護元件100更包括一第一P型井236-1與一第二P型井236-2,第一P型井236-1與第二P型井236-2分別地環繞第一N型井208-1與第二N型井208-2。如第3A至3C圖所示,第一P型井236-1係部分地重疊於第一N型井208-1,且第二P型井236-2係部分地重疊於第二N型井208-2 (重疊區域在圖中係標示為238)。由於第一P型井236-1與第二P型井236-2的存在,高壓金氧半導體結構102之第一汲極區與第二汲極區以及高壓金氧半導體結構102之源極區之間的電流係被迫通過第一P型井236-1與第二P型井236-2之下,且第一汲極區與第二汲極區以及源極區之間的電流路徑因而變得較長。因此,高壓金氧半導體結構102的崩潰電壓係增加,且靜電放電防護元件100的崩潰電壓係因而增加。在一些實施例中,第一P型井236-1與第二P型井236-2係藉由將P型雜質分別地摻入至環繞且部分地重疊於第一N型井區208-1與第二N型井區208-2之中的區域來形成。
如本發明之實施例,高壓N型井204可由低摻雜濃度的一深N型井來取代。第4A與4B圖顯示與本發明之實施例的另一示範性之高壓靜電放電防護元件400的剖面圖。靜電放電防護元件400之平面圖與第2圖中所示之靜電放電防護元件100之平面圖相同,故並未顯示。第4A與4B圖的剖面圖係分別地沿類似於第2A圖中之A-A’與B-B’剖面線的位置與延伸方向的剖面線所形成。在靜電放電防護元件400中,係形成深N型井404,而非是靜電放電防護元件100的高壓N型井204。深N型井404中的摻雜濃度係低於高壓N型井204中的摻雜濃度,且深N型井404中的摻雜濃度可能是約1×1010
/立方公分至約1×1016
/立方公分。又,深N型井404的深度可能大於高壓N型井204之深度,且深N型井404的深度可能是在約1微米至約10微米的範圍中。在一些實施例中,深N型井404的深度係在約1微米至約5微米的範圍中。靜電放電防護元件400與靜電放電防護元件100之間的另一差異在於,靜電放電防護元件400不具有P型井236-1與236-2。然而,由於深N型井404的摻雜濃度係低於在高壓N型井204中的摻雜濃度,即使並未如同靜電放電防護元件100中使用P型井236-1與236-2,靜電放電防護元件400的崩電壓仍可維持在相對高的程度。
第5A與5B圖顯示本發明之實施例的又一示範性高壓靜電放電防護元件500的剖面圖。第5A與5B圖中的剖面圖係分別地沿類似於第2A圖中之A-A’與B-B’剖面線的位置與延伸方向的剖面線所形成。除了第一N+
區域210-1與P型本體206之間或第二N+
區域210-2與P型本體206之間沒有場氧化層形成之外,靜電放電防護元件500係類似於靜電放電防護元件400。取而代之的是,介於第一N+
區域210-1與P型本體206之間的整體表面區域以及介於第二N+
區域210-2與P型本體206之間的整體表面區域係藉由厚氧化層534所覆蓋。靜電放電防護元件500的導通電阻(RDS-on
)係低於靜電放電防護元件400的導通電阻。
將傳統式靜電放電防護元件的電性特性及與本發明之實施例的高壓靜電放電防護元件(亦稱作「新式靜電放電防護元件」)的電性特性之間進行比較的結果係顯示於第6A、6B、7A與7B圖中。
特別地,第6A與6B圖顯示傳統式靜電放電防護元件與新式靜電放電防護元件之實際量測的汲極電流-汲極電壓(IDS
-VDS
)曲線(其中「IDS
」稱作汲極電流,「VDS
」稱作汲極電壓)。第6A圖顯示汲極電流-汲極電壓曲線的線性區域,而第6B圖顯示汲極電流-汲極電壓曲線的線性區域及飽和區域兩者。如第6A圖所示,在線性區域中,於相同的汲極電壓之下,新式靜電放電防護元件之汲極電流(IDS
)係大於傳統式靜電放電防護元件之汲極電流(Id
)。又,當汲極電壓增加,相較於傳統式靜電放電防護元件之汲極電流,新式靜電放電防護元件之汲極電流係增加地較快。此種情形表示,新式靜電放電防護元件的導通電阻係小於傳統式靜電放電防護元件的導通電阻。再者,如第6B圖所示,當元件進入飽和區域時,新式靜電放電防護元件的汲極電流係高於傳統式靜電放電防護元件的汲極電流。亦即,新式靜電放電防護元件的飽和電流(IDS-sat
)係高於傳統式靜電放電防護元件的飽和電流。綜上所述,如第6A與6B圖中所示,當靜電放電事件發生時,相較於傳統式靜電放電防護元件,新式靜電放電防護元件能夠處理較大的電流。
本發明更進行傳輸線脈衝(Transmission Line Pulse, TLP)測試,以評估與本發明之實施例一致的元件以及傳統式元件的靜電放電防護效能。第7A圖顯示傳統式靜電放電防護元件及新式靜電放電防護元件之傳輸線脈衝曲線。第7B圖係傳輸線脈衝曲線的放大圖,顯示發生轉折(snapback)的部分的細節,亦即是在元件被觸發以導通之部分(第7A圖中被圈起來的區域)。在第7A與7B圖中,水平軸代表汲極電壓且垂直軸代表汲極電流。如第7A與7B圖所示,當轉折發生時,新式靜電放電防護元件的汲極電流係高於傳統式靜電放電防護元件的汲極電流。亦即,新式靜電放電防護元件的觸發電流係高於傳統式靜電放電防護元件的觸發電流。因此,在新式靜電放電防護元件中,較不易於發生閂鎖效應。
本發明所屬技術領域中具有通常知識者在參酌本發明所揭露的說明書及實際應用後,能夠清楚理解本發明之其他實施例。說明書及範例僅用以作為示範例,本發明之實際範疇及精神當視後附之申請專利範圍所界定者為準。
100‧‧‧靜電放電防護元件
102‧‧‧高壓金氧半導體結構
104‧‧‧低壓金氧半導體結構
210-1‧‧‧第一N+區域
210-2‧‧‧第二N+區域
212‧‧‧第三N+區域
214‧‧‧第四N+區域
220‧‧‧多晶矽層
224-1‧‧‧第一汲極接觸
224-2‧‧‧第二汲極接觸
226‧‧‧接觸
230‧‧‧閘極接觸
232‧‧‧場氧化層
234‧‧‧厚氧化層
A、A’、B、B’、C、C’、D、D’‧‧‧剖面線端點
Claims (20)
- 【第1項】一種半導體元件,包括:
一基板;
一高壓金氧半導體結構,形成於該基板中,該高壓金氧半導體結構包括:
一第一半導體區,具有一第一導電型與一第一摻雜程度,該第一半導體區係該高壓金氧半導體結構的一汲極區;
一第二半導體區,具有該第一導電型與一第二摻雜程度,該第二摻雜程度係低於該第一摻雜程度,該第二半導體區係該高壓金氧半導體結構的一漂移區;
一第三半導體區,具有一第二導電型,該第三半導體區係該高壓金氧半導體結構的一通道區;以及
一第四半導體區,具有該第一導電型,該第四半導體區係該高壓金氧半導體結構的一源極區,
其中該第一半導體區、該第二半導體區、該第三半導體區、與該第四半導體區係依序沿一第一方向排列;
一低壓金氧半導體結構,形成於該基板中,該低壓金氧半導體結構包括:
一第五半導體區,具有該第二導電型,該第五半導體區係該低壓金氧半導體的一通道區;及
一第六半導體區,具有該第一導電型,該第六半導體區係該低壓金氧半導體結構的一源極區,
其中:
該第四半導體區係該低壓金氧半導體結構的一汲極區,且
該第四半導體區、該第五半導體區、與該第六半導體區係依序沿一第二方向排列,該第二方向不同於該第一方向。 - 【第2項】如申請專利範圍第1項所述之半導體元件,其中該第二方向係垂直於該第一方向。
- 【第3項】如申請專利範圍第1項所述之半導體元件,其中:
該第一半導體區係該高壓金氧半導體結構的一第一汲極區,
該第二半導體區係該高壓金氧半導體結構的一第一漂移區,且
該第三半導體區係該高壓金氧半導體結構的一第一通道區,
該高壓金氧半導體結構更包括:
一第七半導體區,具有該第二導電型,該第七半導體區係該高壓金氧半導體結構的一第二通道區,對於該第四半導體區而言,該第三半導體區與該第七半導體區係彼此對稱地排列;
一第八半導體區,具有該第一導電型與一第三摻雜程度,該第八半導體區係該高壓金氧半導體結構的一第二漂移區,對於該第四半導體區而言,該第二半導體區與該第八半導體區係彼此對稱地排列;及
一第九半導體區,具有該第一導電型及一第四摻雜程度,該第四摻雜程度高於該第三摻雜程度,該第九半導體區係該高壓金氧半導體結構的一第二汲極區,且對於該第四半導體區而言,該第一半導體區與該第九半導體區係彼此對稱地排列。 - 【第4項】如申請專利範圍第3項所述之半導體元件,其中:
該第一摻雜程度大約等於該第四摻雜程度,且
該第二摻雜程度大約等於該第三摻雜程度。 - 【第5項】如申請專利範圍第3項所述之半導體元件,其中該第二半導體區與該第八半導體區係一連續性井中的複數個部分,該連續性井具有該第一導電型,且該連續性井係形成於該基板中。
- 【第6項】如申請專利範圍第1項所述之半導體元件,更包括:
一第一閘極介電膜,該第一閘極介電膜係形成於該第三半導體區之上;
一第一閘極電極,該第一閘極電極係形成於該第一閘極介電膜之上;
一第二閘極介電膜,該第二閘極介電膜係形成於該第五半導體區之上;及
一第二閘極電極,該第二閘極電極係形成於該第二閘極介電膜之上。 - 【第7項】如申請專利範圍第6項所述之半導體元件,其中:
該第三半導體區與該第五半導體區係一連續性井之中的複數個部分,該連續性井具有該第二導電型,且該連續性井係形成於該基板中,
該第一閘極介電膜與該第二閘極介電膜係一連續性薄介電膜之中的複數個部分,該連續性薄介電膜係形成於該基板之上,且
該第一閘極電極與該第二閘極電極係一連續性多晶矽層中的複數個部分,該連續性多晶矽層係形成於該薄介電膜之上。 - 【第8項】如申請專利範圍第1項所述之半導體元件,更包括:
一汲極接觸,該汲極接觸係形成於該第一半導體區之上;
及
一源極接觸,該源極接觸係形成於該第六半導體區之上。 - 【第9項】如申請專利範圍第8項所述之半導體元件,其中在該第四半導體區之上並沒有形成接觸。
- 【第10項】如申請專利範圍第1項所述之半導體元件,其中:
該第一導電型係一N型導電型,且
該第二導電型係一P型導電型。 - 【第11項】如申請專利範圍第10項所述之半導體元件,
其中該第一半導體區包括一N型井,
該半導體元件更包括:
一N型重摻雜層,該N型重摻雜層係形成於該N型井 之中或該N型井之上,該N型重摻雜層具有一第三摻雜程度,該第三摻雜程度高於該第一摻雜程度。 - 【第12項】如申請專利範圍第11項所述之半導體元件,其中:
該基板係一P型基板,
該N型井係一第一N型井,
該第二半導體區係一第二N型井的一部分,該第二N型井係形成於該P型基板中,且
該第一N型井係形成於該第二N型井中。 - 【第13項】如申請專利範圍第12項所述之半導體元件,其中該第三半導體區與該第五半導體區係一連續性P型井之中的複數個部分,該連續性P型井係形成於該第二N型井中。
- 【第14項】如申請專利範圍第12項所述之半導體元件,其中該第二N型井係一高壓N型井,在該高壓N型井中的該第二摻雜濃度係約1×1010 /立方公分至約1×1016 /立方公分。
- 【第15項】如申請專利範圍第14項所述之半導體元件,更包括:
一P型井,該P型井係形成於該第二N型井中,且該P型井環繞於該第一N型井。 - 【第16項】如申請專利範圍第15項所述之半導體元件,其中該P型井的一部分重疊於該第一N型井的一部分。
- 【第17項】如申請專利範圍第1項所述之半導體元件,更包括:
一連接區,該連接區具有該第二導電型,且該連接區係形成於該第六半導體區中,在該連接區中的摻雜程度係高於在該第五半導體區中的摻雜程度,且該連接區係接觸並電性連接於該第五半導體區。 - 【第18項】如申請專利範圍第17項所述之半導體元件,更包括:
一源極接觸,該源極接觸係接觸並電性連接於該第六半導體區與該連接區兩者。 - 【第19項】一種半導體元件,包括:
一基板;
一第一金氧半導體結構,形成於該基板中,該第一金氧半導體結構包括一第一汲極區、一第一通道區、與一第一源極區,該第一汲極區、該第一通道區、與該第一源極區係依序沿一第一方向排列;及
一第二金氧半導體結構,形成於該基板中,該第二金氧半導體結構包括一第二汲極區、一第二通道區、與一第二源極區,該第二汲極區、該第二通道區、與該第二源極區係依序沿一第二方向排列,該第二方向不同於該第一方向,
其中該第一源極區與該第二汲極區在該基板中共享一共同的半導體區。 - 【第20項】一種半導體元件,包括:
一基板;以及
一第一半導體區、一第二半導體區、一第三半導體區、一第四半導體區、一第五半導體區、與一第六半導體區,該第一半導體區、該第二半導體區、該第三半導體區、該第四半導體區、該第五半導體區、與該第六半導體區係形成於該基板中,
其中:
該第一半導體區、該第二半導體區、該第三半導體區、與該第四半導體區係依序沿一第一方向排列,
該第四半導體區、該第五半導體區、與該第六半導體區係依序沿一第二方向排列,該第二方向不同於該第一方向,
該第一半導體區具有一第一導電型與一第一摻雜程度,
該第二半導體區具有該第一導電型與一第二摻雜程度,該第二摻雜程度係低於該第一摻雜程度,
該第三半導體區具有一第二導電型,
該第四半導體區具有該第一導電型,
該第五半導體區具有該第二導電型,且
該第六半導體區具有該第一導電型。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103128382A TWI559502B (zh) | 2014-08-19 | 2014-08-19 | 半導體元件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103128382A TWI559502B (zh) | 2014-08-19 | 2014-08-19 | 半導體元件 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201608699A TW201608699A (zh) | 2016-03-01 |
TWI559502B true TWI559502B (zh) | 2016-11-21 |
Family
ID=56084838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103128382A TWI559502B (zh) | 2014-08-19 | 2014-08-19 | 半導體元件 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI559502B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI615966B (zh) | 2016-12-29 | 2018-02-21 | 新唐科技股份有限公司 | 半導體元件 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200746419A (en) * | 2005-11-16 | 2007-12-16 | Austriamicrosystems Ag | High volt transistor with low threshold and such a high volt transistor comprehensive element |
TW200828422A (en) * | 2006-12-29 | 2008-07-01 | Dongbu Hitek Co Ltd | Ion implantation method for high voltage device |
TW200828591A (en) * | 2006-12-29 | 2008-07-01 | Dongbu Hitek Co Ltd | High-voltage semiconductor device and method of manufacturing the same |
TW201019422A (en) * | 2008-11-03 | 2010-05-16 | Dongbu Hitek Co Ltd | Semiconductor device and method for manufacturing the same |
TW201112337A (en) * | 2009-07-10 | 2011-04-01 | Globalfoundries Sg Pte Ltd | High voltage device |
-
2014
- 2014-08-19 TW TW103128382A patent/TWI559502B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200746419A (en) * | 2005-11-16 | 2007-12-16 | Austriamicrosystems Ag | High volt transistor with low threshold and such a high volt transistor comprehensive element |
TW200828422A (en) * | 2006-12-29 | 2008-07-01 | Dongbu Hitek Co Ltd | Ion implantation method for high voltage device |
TW200828591A (en) * | 2006-12-29 | 2008-07-01 | Dongbu Hitek Co Ltd | High-voltage semiconductor device and method of manufacturing the same |
TW201019422A (en) * | 2008-11-03 | 2010-05-16 | Dongbu Hitek Co Ltd | Semiconductor device and method for manufacturing the same |
TW201112337A (en) * | 2009-07-10 | 2011-04-01 | Globalfoundries Sg Pte Ltd | High voltage device |
Also Published As
Publication number | Publication date |
---|---|
TW201608699A (zh) | 2016-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101128716B1 (ko) | 반도체 장치 | |
TWI515862B (zh) | 靜電放電保護電路 | |
US9214542B2 (en) | Semiconductor device with integrated electrostatic discharge (ESD) clamp | |
US9660108B2 (en) | Bootstrap MOS for high voltage applications | |
US7709896B2 (en) | ESD protection device and method | |
TW201528516A (zh) | 半導體裝置 | |
CN108962886B (zh) | 半导体装置 | |
US9613952B2 (en) | Semiconductor ESD protection device | |
US9721939B2 (en) | Semiconductor device | |
TW201503322A (zh) | 靜電放電保護電路 | |
US10978870B2 (en) | Electrostatic discharge protection device | |
US9607980B1 (en) | High voltage transistor | |
TWI559502B (zh) | 半導體元件 | |
KR20120004954A (ko) | 반도체 장치 | |
TWI810249B (zh) | 突崩穩健性ldmos | |
US9418981B2 (en) | High-voltage electrostatic discharge device incorporating a metal-on-semiconductor and bipolar junction structure | |
TWI557869B (zh) | 半導體裝置 | |
US10741542B2 (en) | Transistors patterned with electrostatic discharge protection and methods of fabrication | |
TWI538160B (zh) | 靜電放電保護裝置及其應用 | |
CN105789267B (zh) | 半导体元件 | |
TWI678790B (zh) | 靜電放電防護元件 | |
US10833151B2 (en) | Semiconductor structure and operation method thereof | |
TWI553831B (zh) | 半導體裝置 | |
TWI422007B (zh) | 一種包含環繞井之具有靜電放電容忍的輸入/輸出墊電路 |