JPS63260160A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63260160A JPS63260160A JP62094406A JP9440687A JPS63260160A JP S63260160 A JPS63260160 A JP S63260160A JP 62094406 A JP62094406 A JP 62094406A JP 9440687 A JP9440687 A JP 9440687A JP S63260160 A JPS63260160 A JP S63260160A
- Authority
- JP
- Japan
- Prior art keywords
- zener diode
- type diffusion
- zener
- mos fet
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 230000002457 bidirectional effect Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 abstract description 23
- 238000007493 shaping process Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＭＯＳ ＦＥＴ を含む半導体装置、特
に半導体装置内のＭＯＳ ＦＥＴ のゲート保護のた
めのツェナダイオードの構造に関する。
に半導体装置内のＭＯＳ ＦＥＴ のゲート保護のた
めのツェナダイオードの構造に関する。
従来、ＭＯＳ ＦＥＴ のゲート保護のためには１第
３図に示すように、ツェナダイオード３１ 、３２を逆
方向に直列接続して、ＭＯＳ ＦＥＴ のゲート・ソ
ース間に並列に接続する。ツェナダイオード３１ 、３
２のストリングは双方向に動作し、正負のサージ電圧に
対し保護作用をなす。
３図に示すように、ツェナダイオード３１ 、３２を逆
方向に直列接続して、ＭＯＳ ＦＥＴ のゲート・ソ
ース間に並列に接続する。ツェナダイオード３１ 、３
２のストリングは双方向に動作し、正負のサージ電圧に
対し保護作用をなす。
上記のツェナダイオード３１ 、３２は半導体基板上に
形成されるが、第４図体）にその平面図、（ｂ）にＢ
Ｂ’断面図を示す。第４図において、４１はツェナダイ
オード３１のアノードでゲートに、また弦はツェナダイ
オード３２のアノードでソースに接続される。第４図（
ｂｌに示すように、ツェナダイオード３１はＰ型拡散領
域５１とＮ型拡散領域Ｓとの間に形成され、ツェナダイ
オード諺は、Ｐ型拡散領域５２およびＰ型基板間と、Ｎ
型拡散領域Ｓとの間に形成される。したがって、ツェナ
ダイオード３１ヲ包むようにツェナダイオード鵠がある
ので、前者のＰＮ接合面積が後者のＰＮ接合面積より小
さい。
形成されるが、第４図体）にその平面図、（ｂ）にＢ
Ｂ’断面図を示す。第４図において、４１はツェナダイ
オード３１のアノードでゲートに、また弦はツェナダイ
オード３２のアノードでソースに接続される。第４図（
ｂｌに示すように、ツェナダイオード３１はＰ型拡散領
域５１とＮ型拡散領域Ｓとの間に形成され、ツェナダイ
オード諺は、Ｐ型拡散領域５２およびＰ型基板間と、Ｎ
型拡散領域Ｓとの間に形成される。したがって、ツェナ
ダイオード３１ヲ包むようにツェナダイオード鵠がある
ので、前者のＰＮ接合面積が後者のＰＮ接合面積より小
さい。
上記のゲート保護のためのツエナダイオードはサージ電
圧を吸収して、ＭＯＳ ＦＥＴ ゲートが静電破壊
にいたることを防ぐものである。サージ電圧を効率良く
吸収するためには、ツェナダイオード自体のインピーダ
ンスを低くする、すなわちシリーズ抵抗を下げることが
１賛である。
圧を吸収して、ＭＯＳ ＦＥＴ ゲートが静電破壊
にいたることを防ぐものである。サージ電圧を効率良く
吸収するためには、ツェナダイオード自体のインピーダ
ンスを低くする、すなわちシリーズ抵抗を下げることが
１賛である。
上述した従来のツェナダイオードの構造では、２つのツ
ェナダイオードのＰＮ接合面積が異なる、すなわち第３
図においてツェナダイオード３１のＰＮ接合面積の方が
ツェナダイオード冨のそれよシ小さいのでシリーズ抵抗
が高くなっている。従ってツェナダイオード３１が逆方
向で働く、ゲートに負のサージ電圧が印加−ｇｎた場合
の静電破壊耐量が逆の場合のそれと比較すると低いとい
う欠点がある。
ェナダイオードのＰＮ接合面積が異なる、すなわち第３
図においてツェナダイオード３１のＰＮ接合面積の方が
ツェナダイオード冨のそれよシ小さいのでシリーズ抵抗
が高くなっている。従ってツェナダイオード３１が逆方
向で働く、ゲートに負のサージ電圧が印加−ｇｎた場合
の静電破壊耐量が逆の場合のそれと比較すると低いとい
う欠点がある。
本発明の目的は、上記の欠点を除去し、半導体装置に含
まｎるＭＯＳ ＦＥＴ が正負のサージ電圧に対して
、同一程度に保護される半導体装置を提供することにあ
る。
まｎるＭＯＳ ＦＥＴ が正負のサージ電圧に対して
、同一程度に保護される半導体装置を提供することにあ
る。
本発明における半導体装置に含まれるＭＯＳＦＥＴ の
ゲート・ソース間に接続される双方向ツェナダイオード
は極性を互いに逆にして直列接続したツェナダイオード
からなシ、前記双方向ツェナダイオードは、半導体基板
上の一定の極性の領域内において、水平方向に複数個の
ＰＮ接合が同一面積で形成されてなるものである。
ゲート・ソース間に接続される双方向ツェナダイオード
は極性を互いに逆にして直列接続したツェナダイオード
からなシ、前記双方向ツェナダイオードは、半導体基板
上の一定の極性の領域内において、水平方向に複数個の
ＰＮ接合が同一面積で形成されてなるものである。
以下、図面を参照して、本発明の実施例につき説明する
。第１図がその１実施例であって、（ａｌが平面図、（
ｂ）がＡＡ’断面図である。各ツェナダイオードは、Ｎ
型拡散領域お中に形成てれた、４つの同一面積を有する
Ｐ型拡散領域２１ａ。
。第１図がその１実施例であって、（ａｌが平面図、（
ｂ）がＡＡ’断面図である。各ツェナダイオードは、Ｎ
型拡散領域お中に形成てれた、４つの同一面積を有する
Ｐ型拡散領域２１ａ。
２１ｂ、Ｚ２ａ、２２ｂが共通のＮ型拡散領域乙に対し
て生ずる４つのＰＮ接合を組合わせて、極性を互いに逆
にした直列接続のツェナダイオードを形成する。
て生ずる４つのＰＮ接合を組合わせて、極性を互いに逆
にした直列接続のツェナダイオードを形成する。
Ｐ型拡散領域２１ ａ 、 ２１ ｂの各接合は、その
電極配線１１ ａ 、 １１ ｂが接続して、１つのツ
ェナダイオードとしてＭＯＳ ＦＥＴ のゲートに配
線１１で接続される。すなわち第３図のツェナダイオー
ド３１になる。同様にＰ型拡散領域Ｚ２ａ、２２ｂの各
接合は、その電極配線１２ｍ 、 １２ ｂが接続して
１つのツェナダイオードとしてＭＯＳ ＦＥＴのソー
スに配線りで接続される。すなわち第３図のツェナダイ
オード支になる。もつともこの場合、形成されたツェナ
ダイオード３１ 、３２は同一面積であるから配線１１
、１２はソース、ゲートと逆に配線してもかまわない
。なおＮｉｌ拡散領域乙は、ツェナダイオードのカンー
ドを接続する共通の結線の作用もなしている。
電極配線１１ ａ 、 １１ ｂが接続して、１つのツ
ェナダイオードとしてＭＯＳ ＦＥＴ のゲートに配
線１１で接続される。すなわち第３図のツェナダイオー
ド３１になる。同様にＰ型拡散領域Ｚ２ａ、２２ｂの各
接合は、その電極配線１２ｍ 、 １２ ｂが接続して
１つのツェナダイオードとしてＭＯＳ ＦＥＴのソー
スに配線りで接続される。すなわち第３図のツェナダイ
オード支になる。もつともこの場合、形成されたツェナ
ダイオード３１ 、３２は同一面積であるから配線１１
、１２はソース、ゲートと逆に配線してもかまわない
。なおＮｉｌ拡散領域乙は、ツェナダイオードのカンー
ドを接続する共通の結線の作用もなしている。
４つの接合は、すべて接合面積が同一であるが、交互に
組合わせて、２つのツェナダイオードを形成しているの
は、拡散工程等の製造ニーにおける一様な傾向を示す誤
差を相殺して、特性の均一化を図ったものである。
組合わせて、２つのツェナダイオードを形成しているの
は、拡散工程等の製造ニーにおける一様な傾向を示す誤
差を相殺して、特性の均一化を図ったものである。
次に第２実施例を説明する。これは第２図に示すように
共通のＰ型拡散領域に内に、Ｎ型拡散領域Ｚ７ａ 、２
８＆ 、Ｚ７ｂ 、２８ｂｊ−形成して４つのＰＮ接合
を形成したものである。第１実施例と全く同様に、Ｎ型
拡散領域２７ａ 、 ２７ ｂ ｆ結線して、１つのツ
ェナダイオードを、Ｎ型拡散領域２８ ａ 、 ２８
ｂ ｔ−結線して１つのツェナダイオードを形成すれば
、極性の向きを異にして直列接続された双方向ツェナダ
イオードが得られる。
共通のＰ型拡散領域に内に、Ｎ型拡散領域Ｚ７ａ 、２
８＆ 、Ｚ７ｂ 、２８ｂｊ−形成して４つのＰＮ接合
を形成したものである。第１実施例と全く同様に、Ｎ型
拡散領域２７ａ 、 ２７ ｂ ｆ結線して、１つのツ
ェナダイオードを、Ｎ型拡散領域２８ ａ 、 ２８
ｂ ｔ−結線して１つのツェナダイオードを形成すれば
、極性の向きを異にして直列接続された双方向ツェナダ
イオードが得られる。
以上、説明したように、ツェナダイオードが半導体基板
上に、−電極性の領域内に水平方向に同一面積の接合面
を有するように複数個形成されるので、前記領域がツェ
ナダイオードを結ぶ結線ＫＩＪ）双方向のツェナダイオ
ードが形成され、正負の方向に対して同一特性になる。
上に、−電極性の領域内に水平方向に同一面積の接合面
を有するように複数個形成されるので、前記領域がツェ
ナダイオードを結ぶ結線ＫＩＪ）双方向のツェナダイオ
ードが形成され、正負の方向に対して同一特性になる。
したがってＭＯＳ ＦＥＴ のゲートに正・負のどち
らのサージ電圧が印加されても、その静電破壊耐量は全
く等しくなる。
らのサージ電圧が印加されても、その静電破壊耐量は全
く等しくなる。
第１図は本発明の一実施例の平面図および断面図、第２
図は別の実施例の断面図、第３図はゲート保護のために
ツェナダイオードを付加したＭＯＳ ＦＥＴ の結線
図、第４図は従来のゲート保護のためのツェナダイオー
ドの平面図、断面図である。 １１ａ、 ｌｌｂ 、１２ａ 、１２ｂ ＝−ツェナダ
イオードの配線、加・・・Ｐ型基板、 ２１ａ 、２１ｂ 、２ａ 、Ｚ２ｂ ・＝ Ｐ型拡散
領域、乙・・・Ｎ型拡散領域、 δ・・・Ｎ型基板、 あ・・・Ｐ型拡散領域、 ２７ａ 、Ｚ７ｂ 、２８ａ 、２８ｂ ・−・Ｎ型拡
散領域。
図は別の実施例の断面図、第３図はゲート保護のために
ツェナダイオードを付加したＭＯＳ ＦＥＴ の結線
図、第４図は従来のゲート保護のためのツェナダイオー
ドの平面図、断面図である。 １１ａ、 ｌｌｂ 、１２ａ 、１２ｂ ＝−ツェナダ
イオードの配線、加・・・Ｐ型基板、 ２１ａ 、２１ｂ 、２ａ 、Ｚ２ｂ ・＝ Ｐ型拡散
領域、乙・・・Ｎ型拡散領域、 δ・・・Ｎ型基板、 あ・・・Ｐ型拡散領域、 ２７ａ 、Ｚ７ｂ 、２８ａ 、２８ｂ ・−・Ｎ型拡
散領域。
Claims (1)
- 【特許請求の範囲】 ＭＯＳＦＥＴを含む半導体装置において、 ＭＯＳＦＥＴのゲート保護のためにゲート・ソース間に
接続される双方向ツェナダイオードが極性を互いに逆に
して直列接続したツェナダイオードからなり、前記双方
向ツェナダイオードは、半導体基板上の一定の極性の領
域内において、水平方向に複数個のＰＮ接合が同一面積
で形成されてなるものであることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62094406A JPS63260160A (ja) | 1987-04-17 | 1987-04-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62094406A JPS63260160A (ja) | 1987-04-17 | 1987-04-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63260160A true JPS63260160A (ja) | 1988-10-27 |
Family
ID=14109357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62094406A Pending JPS63260160A (ja) | 1987-04-17 | 1987-04-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63260160A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0533439A2 (en) * | 1991-09-20 | 1993-03-24 | Hitachi, Ltd. | Constant-voltage diode, power converter using the same and process of producing constant-voltage diode |
| US5483093A (en) * | 1991-07-11 | 1996-01-09 | Nissan Motor Co., Ltd. | Input protection device for electronic device |
| US5528064A (en) * | 1994-08-17 | 1996-06-18 | Texas Instruments Inc. | Structure for protecting integrated circuits from electro-static discharge |
| JP2011254562A (ja) * | 2010-05-07 | 2011-12-15 | Panasonic Corp | モータ電流検出用ｉｃ、およびこれを用いた電流検出器またはモータ制御装置 |
| JP2013219246A (ja) * | 2012-04-10 | 2013-10-24 | Mitsubishi Electric Corp | 保護ダイオード |
| JP2015082699A (ja) * | 2013-10-21 | 2015-04-27 | アスモ株式会社 | モータ制御装置 |
| JP2018026784A (ja) * | 2016-08-02 | 2018-02-15 | 富士電機株式会社 | 半導体装置およびその特性評価方法 |
| JP2018201035A (ja) * | 2011-10-17 | 2018-12-20 | ローム株式会社 | 双方向ツェナーダイオードチップ、ならびにそれを備えた回路アセンブリおよび電子機器 |
| JP2019009456A (ja) * | 2014-03-05 | 2019-01-17 | ローム株式会社 | 双方向ツェナーダイオード |
| US10535782B2 (en) | 2014-03-05 | 2020-01-14 | Rohm Co., Ltd. | Bidirectional Zener diode |
| US10593814B2 (en) | 2011-10-17 | 2020-03-17 | Rohm Co., Ltd. | Semiconductor device having first and second electrode layers electrically disconnected from each other by a slit |
-
1987
- 1987-04-17 JP JP62094406A patent/JPS63260160A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5483093A (en) * | 1991-07-11 | 1996-01-09 | Nissan Motor Co., Ltd. | Input protection device for electronic device |
| US5668384A (en) * | 1991-07-11 | 1997-09-16 | Nissan Motor Co., Ltd. | Input protection device with Zener diodes for electronic device |
| EP0533439A2 (en) * | 1991-09-20 | 1993-03-24 | Hitachi, Ltd. | Constant-voltage diode, power converter using the same and process of producing constant-voltage diode |
| EP0533439A3 (en) * | 1991-09-20 | 1994-07-27 | Hitachi Ltd | Constant-voltage diode, power converter using the same and process of producing constant-voltage diode |
| US5528064A (en) * | 1994-08-17 | 1996-06-18 | Texas Instruments Inc. | Structure for protecting integrated circuits from electro-static discharge |
| JP2011254562A (ja) * | 2010-05-07 | 2011-12-15 | Panasonic Corp | モータ電流検出用ｉｃ、およびこれを用いた電流検出器またはモータ制御装置 |
| JP2018201035A (ja) * | 2011-10-17 | 2018-12-20 | ローム株式会社 | 双方向ツェナーダイオードチップ、ならびにそれを備えた回路アセンブリおよび電子機器 |
| US10593814B2 (en) | 2011-10-17 | 2020-03-17 | Rohm Co., Ltd. | Semiconductor device having first and second electrode layers electrically disconnected from each other by a slit |
| JP2013219246A (ja) * | 2012-04-10 | 2013-10-24 | Mitsubishi Electric Corp | 保護ダイオード |
| JP2015082699A (ja) * | 2013-10-21 | 2015-04-27 | アスモ株式会社 | モータ制御装置 |
| JP2019009456A (ja) * | 2014-03-05 | 2019-01-17 | ローム株式会社 | 双方向ツェナーダイオード |
| US10535782B2 (en) | 2014-03-05 | 2020-01-14 | Rohm Co., Ltd. | Bidirectional Zener diode |
| JP2018026784A (ja) * | 2016-08-02 | 2018-02-15 | 富士電機株式会社 | 半導体装置およびその特性評価方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4282581B2 (ja) | 静電保護回路 | |
| JPS63260160A (ja) | 半導体装置 | |
| US5001529A (en) | Semiconductor device having protection circuit | |
| JPH0369141A (ja) | セミカスタム半導体集積回路 | |
| JPH07263714A (ja) | 集積回路 | |
| US4918563A (en) | ECL gate array semiconductor device with protective elements | |
| US20130285196A1 (en) | Esd protection circuit providing multiple protection levels | |
| JP3155134B2 (ja) | 半導体装置 | |
| JPH02226757A (ja) | 半導体装置 | |
| JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
| JP2906749B2 (ja) | 半導体装置のゲート保護装置 | |
| JP4790340B2 (ja) | 半導体装置 | |
| CN101510559A (zh) | 功率金属氧化物半导体晶体管元件与布局 | |
| US6953969B2 (en) | MOSFET for an open-drain circuit and semiconductor integrated circuit device employing it | |
| US7112828B2 (en) | Semiconductor device | |
| JP2579989B2 (ja) | 静電破壊保護装置 | |
| US6433407B2 (en) | Semiconductor integrated circuit | |
| JPS63228667A (ja) | 半導体装置 | |
| JPS60136241A (ja) | ゲ−トアレイの入力回路 | |
| JPH01114077A (ja) | 半導体装置 | |
| JPS63301558A (ja) | 半導体集積回路装置 | |
| JPH0357314A (ja) | 半導体装置 | |
| JP2001094092A (ja) | パワーｍｏｓトランジスタ | |
| JPS6388840A (ja) | マスタスライス集積回路 | |
| JPH0639455Y2 (ja) | Ｍｏｓ素子の保護回路装置 |