JP4790340B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4790340B2
JP4790340B2 JP2005214763A JP2005214763A JP4790340B2 JP 4790340 B2 JP4790340 B2 JP 4790340B2 JP 2005214763 A JP2005214763 A JP 2005214763A JP 2005214763 A JP2005214763 A JP 2005214763A JP 4790340 B2 JP4790340 B2 JP 4790340B2
Authority
JP
Japan
Prior art keywords
electrode
type region
electrically connected
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005214763A
Other languages
English (en)
Other versions
JP2007035796A (ja
Inventor
充弘 浜田
久雄 手島
哲 宇都宮
好弘 高野
崇宏 菊池
真也 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005214763A priority Critical patent/JP4790340B2/ja
Publication of JP2007035796A publication Critical patent/JP2007035796A/ja
Application granted granted Critical
Publication of JP4790340B2 publication Critical patent/JP4790340B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7821—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関し、特に、トランジスタ等のサージ破壊を防止するための保護ダイオードを有する半導体装置に関する。
従来、半導体チップにおいて、外部より印加されたサージ（例えば静電気など）により、入力部のトランジスタ等が破壊されるという問題がある。トランジスタのサージ破壊を防止する手法として、入力部のトランジスタのゲートとソースとの間にダイオードを電気的に接続する技術がある（例えば、特許文献１参照）。
図１０Ａは、上記技術を適用した半導体装置の保護ダイオードとその周辺の回路図である。
保護ダイオード１０３は、互いに逆極性となるように電気的に接続された複数のツェナーダイオードを備える。同図では、複数のツェナーダイオード内部に寄生的に生じる抵抗成分を内部寄生抵抗１０７として図示してある。保護ダイオード１０３は、トランジスタ１０９の、ゲートＧとソースＳの間に電気的に接続される。サージ電流は、この保護ダイオード１０３を介して放電される。
図１０Ｂは、従来の保護ダイオードを備えた半導体チップの平面図である。
図１０Ｃは、図１０ＢのＸ−Ｘ’における断面を模式的に示す図である。
保護ダイオード１０３は、ｎ形半導体層１１０の表面上に絶縁膜１１３を介して、ポリシリコン層からなる交互に形成されたｎ型領域とｐ型領域とから形成される。保護ダイオード１０３の最外周のｎ型領域１０３ｅは電極１０２と電気的に接続され、最内周のｎ型領域１０３ａは電極１０１と電気的に接続される。
保護ダイオード１０３の降伏電圧を越えるサージ電圧が印加された場合、この保護ダイオード１０３は、印加されてから数ナノから数ミリ秒で動作し、印加されたサージ電圧を降伏電圧まで降下させ、サージ電流をこの保護ダイオード１０３を介してトランジスタ１０９の外部（例えばＧＮＤ）へ流して、トランジスタ１０９へのサージ電流の流入を防ぎ、トランジスタ１０９を保護する。例えば、トランジスタ１０９のゲートＧにサージ電圧が印加された場合、数ナノから数ミリ秒で保護ダイオード１０３が動作し、サージ電圧を保護ダイオード１０３の降伏電圧まで降下させ、保護ダイオード１０３にサージ電流を流すことによって、トランジスタ１０９のゲートＧへのサージ電流の流入を防ぐ。
特開２００１−３２６３５４号公報 特開平０５−０２１７２１号公報
ところで、保護ダイオード１０３のサージ電圧に対する性能を決定する因子の一つとして、保護ダイオード１０３に降伏電圧を越える電圧が印加されて、保護ダイオードが動作状態となったときの内部寄生抵抗１０７がある。保護ダイオード１０３の降伏電圧を超えるサージ電圧が入力された場合、サージ電流はこの内部寄生抵抗１０７を介して流れる。すなわち、サージ電流が流れることによって、この保護ダイオード１０３の内部に、この内部寄生抵抗１０７とサージ電流との積で表される電圧が瞬間的に生じる。
この内部寄生抵抗１０７とサージ電流との積で表される電圧が、瞬間的であってもゲート酸化膜の耐圧を超えれば、トランジスタ１０９のゲート酸化膜１１６は破壊される。
保護ダイオード１０３のサージ電圧に対する耐性を向上させるためには、この内部寄生抵抗１０７を低減する必要がある。
内部寄生抵抗１０７を低減させるためには、保護ダイオード１０３のｐｎ接合の接合面積を大きくする必要があり、ｐｎ接合の面積を大きくすれば保護ダイオードの実装面積が大きくなるという問題がある。それにより、実動作領域（半導体チップで、保護ダイオード以外の素子を配置する領域。以下「実動作領域」とする。）が縮小されてしまうという問題、または、半導体チップの面積を大きくしなければならないという問題がある。
そこで、本発明は、実動作領域を小さくすることなく、または、半導体チップの面積を大きくすることなく、サージ電圧に対する耐性を向上させる半導体装置を提供することを目的とする。
上記目的を達成するために、本発明の半導体装置は、同心状に交互に形成されたｎ型領域およびｐ型領域をそれぞれ有する複数の保護ダイオード部と、各保護ダイオード部の内側のｎ型領域またはｐ型領域に電気的に接続される第一の電極と、各保護ダイオード部の外側のｎ型領域またはｐ型領域に電気的に接続され、第一の電極を囲む第二の電極とを備え、前記各第一の電極は互いに電気的に接続され、前記各第二の電極は互いに電気的に接続されることを特徴とする。
これにより、複数の並列に電気的に接続された保護ダイオード部を備えるので、同一面積に一つの大きな保護ダイオードを形成する場合に比べて、保護ダイオードの実装面積を大きくすることなく、ｐｎ接合の接合面積を大きくできる。よって、保護ダイオードの内部寄生抵抗は減少し、サージ電圧に対する耐性を向上することができる。
また、前記各保護ダイオード部は、他の保護ダイオード部と隣接し、交互に形成された前記ｎ型領域およびｐ型領域は、円形、多角形、非円形のうちいずれかの同心状である。
また、交互に形成された前記ｎ型領域およびｐ型領域は、絶縁膜上のポリシリコンおよびシリコン単結晶のいずれかにより形成されている。
また、前記第二の電極が、外側の前記ｎ型領域またはｐ型領域の側面に電気的に接続されている。
これにより、第二の電極と、同心状に交互に形成されたｎ型領域およびｐ型領域とが、同一の階層内に形成されるので、プロセスをより簡略化させることができる。
また、交互に形成された前記ｎ型領域および前記ｐ型領域は、絶縁膜を介して複数の階層に形成されている。
これにより、保護ダイオード部のｐｎ接合の接合面積は、用いた階層の分だけ増加するので、（例えば、３階層なら、接合面積は３倍になる）内部寄生抵抗は減少し、さらにサージ電圧に対する耐圧を向上させることができる。
また、前記第一の電極は、交互に形成された前記ｎ型領域およびｐ型領域の中から所望の降伏電圧に応じて選択された二つの領域のうち内側に位置する領域に電気的に接続され、前記第二の電極は、前記二つの領域のうち外側に位置する領域に電気的に接続される。
これにより、第一の電極と第二の電極との間に、任意の数のｐｎ接合を、直列に電気的に接続することができる。（例えば、ｎｐｎ、ｎｐｎｐｎ、ｐｎｐｎｐ等）よって、任意の降伏電圧を持つ、保護回路を形成することができる。
また、前記半導体装置は、さらに、前記保護ダイオード部の上に絶縁膜を介して形成され、第一の電極に電気的に接続される第一の配線と、前記保護ダイオード部の上に絶縁膜を介して形成され、第二の電極に電気的に接続される第二の配線とを備え、前記第一の配線は、前記第二の電極の一部の上に絶縁膜を介して形成され、前記第二の電極は、前記第一の電極を囲むように筒状に形成され、前記第一の電極および第二の電極は、互いに絶縁膜を介して電気的に絶縁されている。
これにより、第二の電極は、交互に形成された前記ｎ型領域およびｐ型領域の最外周のｎ型領域の上に全面に形成されるので、第二の電極と、保護ダイオードの最外周のｐｎ接合との距離はどの方向に対しても等しくなり、相対的に短くなる。よって、最外周のｎ型領域の寄生抵抗を小さくでき、サージ電圧に対する耐性が向上する。
また、前記第一の配線および第二の配線は同一階層に形成され、前記第一の配線は、前記第二の電極の一部に設けられた間隙を通るように形成される。
これにより、第一の配線と第二の配線は同一の階層内に形成されるので、プロセスをより簡略化させることができる。
また、前記第二の電極は、保護ダイオード部に電気的に接続される下部電極部分と、下部電極部分の上の上部電極部分とからなり、前記下部電極部分は、前記第一の電極を囲む筒状に形成され、前記上部電極部分は、前記第一の電極を囲む筒状の一部に前記間隙を設けて形成される。
これにより、交互に形成された前記ｎ型領域およびｐ型領域の最外周のｎ型領域と、第二の電極との接触領域を減らすことなく、第一の配線と第二の配線は同一の階層内に形成されるので、保護ダイオード部の内部寄生抵抗を増加させることなく、プロセスをより簡略化させることができる。
また、前記第一の配線および第二の配線は平坦な配線である。
また、前記半導体装置は、さらに、前記第一の電極に電気的に接続される第一のボンディングパッドと、前記第二の電極に電気的に接続される第二のボンディングパッドとを備え、前記複数の保護ダイオード部は、第一および第二のボンディングパッドと重ならない領域に設けられている。
これにより、平坦なボンディングパッドを形成しやすくなる。
また、前記複数の保護ダイオード部は、列状に配置される。
これにより、ボンディングパッドの間等に効率よく、複数の保護ダイオード部を配置することができる。
また、前記半導体装置は、さらに、前記第一の電極に電気的に接続される第一のボンディングパッドと、前記第二の電極に電気的に接続される第二のボンディングパッドとを備え、前記複数の保護ダイオード部は、第一または第二のボンディングパッドの下に形成される。
これにより、ボンディングパッド下の領域を無駄にすることなく、使用することができる。
また、前記複数の保護ダイオード部は、二次元状に配置される。
これにより、ボンディングパッド下等に効率よく、複数の保護ダイオード部を配置することができる。
また、前記第一の配線または前記第二の配線のうち、少なくとも一つがボンディングパッドとして形成されている。
これにより、ボンディングパッドを別に作る必要がないので、プロセスをより簡略化させることができる。
本発明は、実動作領域を小さくすることなく、または、半導体チップの面積を大きくすることなく、サージ電圧に対する耐性を向上させる半導体装置を提供することができる。
以下、本発明に係る半導体装置の実施の形態について、図面を参照しながら詳細に説明する。
（実施の形態１）
図１Ａは、実施の形態１における半導体装置が備える保護回路の平面図である。
同図の保護回路５は、複数個の並列に電気的に接続された六角形の保護ダイオード部４を備える。これにより、半導体チップの面積を大きくすることなく、ｐｎ接合の接合面積を大きくし、サージ電圧に対する耐性を向上させることができる。
各保護ダイオード部４は、電極１と、電極２と、ダイオード部３とを備える。
図１Ｂは、図１Ａに示す保護回路５のＡ−Ａ’における断面を模式的に示す図である。
ダイオード部３は、ｎ型領域３ａ、ｐ型領域３ｂ、ｎ型領域３ｃ、ｐ型領域３ｄおよびｎ型領域３ｅを備える。これらの、ｎ型領域３ａ、ｐ型領域３ｂ、ｎ型領域３ｃ、ｐ型領域３ｄおよびｎ型領域３ｅは、上面から見ると、同心状に交互に形成されている。
ｎ型領域３ａは、六角形の形状をとり、保護ダイオード部４の中央に位置する。
ｐ型領域３ｂは、一定の幅でｎ型領域３ａを囲むように形成される。同様に、ｎ型領域３ｃはｐ型領域３ｂを、ｐ型領域３ｄはｎ型領域３ｃを、ｎ型領域３ｅはｐ型領域３ｄを一定の幅で囲むように形成される。すなわち、各領域は、上面から見ると、六角形の形状をとり、ダイオード部３は、ｎ型領域３ａを中心とし、順に外側に向かい、ｐ型領域３ｂ、ｎ型領域３ｃ、ｐ型領域３ｄおよびｎ型領域３ｅとなるｎｐｎｐｎの順で形成される。
電極１は、上面から見ると、六角形の形状をとり、ｎ型領域３ａの上に形成される。電極１とｎ型領域３ａとは電気的に接続される。
電極２は、上面から見ると、電極１を囲む形で六角形の形状をとり、ｎ型領域３ｅの上に、ｎ型領域３ｅよりも小さな大きさで形成される。電極２とｎ型領域３ｅは電気的に接続される。
以上のように、電極２はダイオード部３の最外層であるｎ型領域３ｅの上に、電極１を囲むように形成される。すなわち、電極２は、ｎ型領域３ｅの上方全面に形成されるので、電極２と、ｎ型領域３ｅおよびｐ型領域３ｄにより形成されるｐｎ接合（ダイオード部３の最外周に形成されているｐｎ接合）との距離はどの方向に対しても等しくなり、相対的に短くなる。これにより、図１０Ｂと比べて、ｎ型領域３ｅの寄生抵抗を小さくできる。したがって、サージ電圧に対する耐性が向上する。一方、図１０Ｂでは、ｎ型領域１０３ｅの図中の上方向および右方向の一部にしかコンタクト電極がなく、コンタクト電極と、ｎ型領域１０３ｅとｐ型領域１０３ｄにより形成されるｐｎ接合（ダイオード部１０３の最外周に形成されているｐｎ接合）との距離は方向により均等でなく、相対的に長いので、ｎ型領域１０３ｅの内部寄生抵抗は大きい。
図１Ｃは、実施の形態１における、半導体装置の等価回路図である。
同図の半導体装置は、図１Ａに示した保護回路５と、トランジスタ９とを備える。
保護回路５は、並列に電気的に接続された、複数個の保護ダイオード部４から形成される。電極１は、トランジスタ９の電極Ｇに電気的に接続され、電極２は、トランジスタ９の電極Ｓに電気的に接続される。
図２は、実施の形態１の保護回路５を備えた半導体チップの平面図である。
図２に示す半導体チップは、保護回路５と、トランジスタ９とを備える。保護回路５は１６個の保護ダイオード部４を備え、ゲートパッド電極９ｂの下方に設けられる。１６個の保護ダイオード部４の各電極１は、ゲートパッド電極９ｂと電気的に接続されている。トランジスタ９のゲートに電気的に接続されるゲート配線９ａは、コンタクト電極１９ａを介してゲートパッド電極９ｂと電気的に接続される。また、１６個の保護ダイオード部４の各電極２は、ソース配線２０と電気的に接続され、ソース配線２０は、ソース電極９ｃとコンタクト電極１９ｂを介して電気的に接続される。また、トランジスタ９のゲートは、ソース電極９ｃの下方に、格子状に形成される。ソース電極９ｃはコンタクト電極１９ｄを介して、トランジスタ９のソースと電気的に接続される。
図３は、図２のＢ−Ｂ’における断面を模式的に示した図である。
ｎ+半導体層１１の上に形成されたｎ-半導体層１０の上に絶縁層１３が形成される。絶縁層１３により、ｎ-半導体層１０と電気的に絶縁されたダイオード部３が形成される。ダイオード部３のｎ型領域３ａの上にトランジスタ９のゲートと電気的に接続される電極１およびゲートパッド電極９ｂが形成される。ダイオード部３のｎ型領域３ｅの上にトランジスタ９のソースと電気的に接続される電極２が形成される。電極１と電極２との間には、絶縁層１３が形成され、電極１と電極２とは、電気的に絶縁される。
上記保護回路５が、例えば厚さが１μｍで、領域が１ｍｍ2のポリシリコン層により構成され、１６個の保護ダイオード部４からなる場合、保護ダイオードのｐｎ接合の接合面積の和は従来に比べて約４倍に拡大するので、内部寄生抵抗は約４分の１に低減する。なぜなら、図１０Ｂに示す保護ダイオード１０３が、直径１０００μｍのリング状であれば、最外周のｐｎ接合の接合面積は、１μｍ×１０００μｍ×π＝１０００×π（μｍ2）となる。一方、図２に示す保護回路５では、同様の面積内に、直径２５０μｍのリング状の保護ダイオード部４を１６個備えることができる。この場合の最外周のｐｎ接合の接合面積の和は、１μｍ×２５０μｍ×１６×π＝４０００×π（μｍ2）となり、保護ダイオードの接合長の和は従来に比べて４倍に拡大する。例えば、従来技術で形成した保護ダイオードの内部寄生抵抗が８０Ωである場合、本実施の形態における保護回路５の内部寄生抵抗は約２０Ωとなる。例えば、この保護回路５を、入力容量（ゲート・ドレイン間容量とゲート・ソース間容量の和）が１００ｐＦ、ゲート抵抗が１０Ωおよびゲート耐圧が１６ＶであるＭＯＳＦＥＴのゲート電極とソース電極の間に並列に電気的に接続し、人体モデルのサージ電圧を入力した場合、従来の２００Ｖ程度のサージ破壊耐量を７００Ｖ程度に向上させることができる。
以上のように、トランジスタ９のゲートとソースとの間に、複数個の保護ダイオード部４を並列に電気的に接続した保護回路５を電気的に接続することで、同じ使用面積で、保護ダイオードのｐｎ接合の接合面積を大きくすることができる。さらに、電極２は、ダイオード部３の最外層であるｎ型領域３ｅの上方全面に形成されるので、電極２と、ｎ型領域３ｅおよびｐ型領域３ｄにより形成されるｐｎ接合との距離はどの方向に対しても等しくなり、相対的に短くなる。これらにより、保護ダイオードの内部寄生抵抗を低減させることができるので、半導体装置のサージ電圧に対する耐性を向上させる。
以上、本発明の実施の形態１に係る半導体装置について説明したが、本発明は、この実施の形態に限定されるものではない。
例えば、上記実施の形態では、保護ダイオード部４の平面形状は、六角形の形状であるが、円形、多角形、または、楕円等の形状であってもよい。
また、上記実施の形態の説明に用いた図において、トランジスタ９として、ｎチャンネルＭＯＳＦＥＴ（トレンチ型ｎチャンネルＭＯＳＦＥＴ）を用いているが、その他のトランジスタおよび半導体素子を用いてもよい。例えば、ｐチャネルＭＯＳＦＥＴ、バイポーラトランジスタ、または、絶縁ゲート形バイポーラトランジスタ（ＩＧＢＴ）などの、保護が必要なトランジスタおよび半導体素子についても本発明は適用される。
さらに、保護回路５は、トランジスタ９のゲート・ソース間に電気的に接続されているが、入力パッドとＧＮＤ（またはＶＤＤ）の間に電気的に接続されてもよい。
（実施の形態２）
図４は、実施の形態２の保護回路５を備えた半導体チップの平面図である。なお、図２と同一の要素には同一の符号が付されており、それらに関する詳しい説明はここでは省略する。
図４に示す平面図では、保護回路５が、ゲートパッド電極９ｂの下に設けられず、ゲートパッド電極９ｂとソース電極９ｃとの間に設けられている。保護回路５を形成する７個の保護ダイオード部４の、各電極１は、配線２１に電気的に接続されている。配線２１は、ゲートパッド電極９ｂとコンタクト電極１９ｃを介して電気的に接続される。実施の形態２の半導体チップでは、ゲートパッド電極９ｂの下に保護回路５がないので、ゲートパッド電極９ｂの平坦化を容易にすることができる。
（実施の形態３）
図５は、実施の形態３の保護回路５を備えた半導体チップの平面図である。なお、図４と同一の要素には同一の符号が付されており、それらに関する詳しい説明はここでは省略する。
実施の形態３における保護ダイオード部４は、電極２の一部に間隙を有する。配線２１が、この間隙を通って、ゲートパッド電極９ｂと電気的に接続される。これにより、配線２１とソース配線２０とを、同一階層内に形成することができる。設計上、電極２に間隙を設けても、電極１とゲートパッド電極９ｂとを配線２０により直接、電気的に接続するのが困難な場合には、ゲートパッド電極９ｂと電気的に接続可能な他の隣接する電極１を介して、電極１とゲートパッド電極９ｂとを電気的に接続することができる。これにより、保護回路５は一層配線のみで形成されるので、プロセスをより簡略化させることができる。
（実施の形態４）
実施の形態４における、保護回路を備える、半導体チップの平面図は図２と同様である。
図６は、実施の形態４における、図２のＢ−Ｂ’における断面を模式的に示した図である。なお、図３と同一の要素には同一の符号が付されており、それらに関する詳しい説明はここでは省略する。
実施の形態４における保護回路５は、電極２が、ｎ型領域３ｅの側面に形成され、ｎ型領域３ｅと電気的に接続される。これにより、電極２をポリシリコン層と同一階層に形成することができる。
ここで、電極２とポリシリコン層とを同一階層に形成するための、製造方法について説明する。
まず、ｎ+半導体層１１上に形成された、ｎ-半導体層１０の上に、絶縁層１３を介し、ポリシリコン層を形成し、ダイオード部３のｎ型領域およびｐ型領域を形成する。その後、電極２が電気的に接続されるｎ型領域３ｅを縦方向にエッチングすることで、ｎ型領域３ｅの側面を露出させる。ここに金属層を堆積させることによって電極２を形成し、ｎ型領域３ｅの側面と電極２を電気的に接続させる。電極２をポリシリコン層と同一階層に形成することで、保護ダイオード部４は使用する配線層を減少させることができるので、プロセスをより簡略化させることができる。
なお、上記実施の形態では、電極１がｎ型領域３ａの上に形成されているが、電極２と同様に、電極１がｎ型領域３ａの側面に形成されてもよい。また、電極１がｎ型領域３ａの側面に形成され、電極２がｎ型領域３ｅの上に形成されてもよい。
（実施の形態５）
実施の形態５における、保護回路を備える、半導体チップの平面図は図２と同様である。
図７は、実施の形態５において、図２のＢ−Ｂ’における断面を模式的に示した図である。なお、図３と同一の要素には同一の符号が付されており、それらに関する詳しい説明はここでは省略する。
実施の形態５の保護回路５は、絶縁膜１３を介して複数階層に形成されたダイオード部３を備える。（各層の高さは、図３の一階層の高さと同じ。）各層のｎ型領域３ａは、金属層を介して電気的に接続され、各層のｎ型領域３ｅは、金属層を介して電気的に接続される。すなわち、各層のダイオード部３は、電極１と電極２の間に並列に電気的に接続される。図７と図３とを比較すると、三階層にダイオード部３を形成することによって、ｐｎ接合の接合面積は３倍になるので、内部寄生抵抗は１/３になり、さらにサージ電圧に対する耐圧を向上させることができる。
なお、各層のｎ型領域３ａ、および、各層のｎ型領域３ｅは、各層の間に、金属層をいれて、電気的に接続しているが、ｎ型領域３ａおよびｎ型領域３ｅに対してホールを開け、その中に金属層を埋め込んでもよい。
また、ダイオード部３は三階層をなしているが、複数層であればこれに限らない。
（実施の形態６）
図８Ａおよび図８Ｂは、実施の形態６における、保護ダイオード部４の平面図である。図８Ｃは、図８ＡのＣ−Ｃ’における断面を模式的に示した図である。図８Ｄは、図８ＢのＤ−Ｄ’における断面を模式的に示した図である。
図８Ａ〜Ｄに示すように、ダイオード部３は、内周から、ｎｐｎｐｎｐｎの順でｐｎ接合が形成されている。このうち、任意のｎ型領域またはｐ型領域を選択することによって、様々な降伏電圧を有する保護ダイオード部４の形成が可能である。図８Ｃに示す、保護ダイオード部４は、ｎ型領域３ａの上に電極１を形成し、ｎ型領域３ｅの上に電極２を形成している。例えば、ツェナーダイオードのｐｎ接合１個あたりの降伏電圧を、８Ｖ前後であるとすると、電極１と電極２の間に形成されるｐｎ接合は、ｎｐｎｐｎであるから、約１６Ｖの降伏電圧を有するダイオードとなる。一方、図８Ｄに示す、保護ダイオード部４は、ｎ型領域３ａの上に電極１を形成し、ｎ型領域３ｇの上に電極２を形成している。この場合、電極１と電極２の間に形成されるｐｎ接合は、ｎｐｎｐｎｐｎとなるから、約２４Ｖの降伏電圧を有するダイオードとなる。したがって、ｐｎ接合を複数個形成させておき、電極１および電極２を、所望の降伏電圧に対応するｎ型領域またはｐ型領域に電気的に接続することで、様々な降伏電圧を有する保護ダイオード部４を形成することができる。
（実施の形態７）
図９Ａは、実施の形態１における保護ダイオード部４を、六角形の形状から円形にした場合の、電極１および電極２の鳥瞰図である。電極１は円柱、電極２は円筒の形状をとり、電極１の一部分を電極２で囲んでいる。
図９Ｃは、図９Ａに示す電極１および電極２をダイオード部３に接続し、電極１を配線２１と接続した場合の断面を模式的に示した図である。図９Ｃに示すように、配線２１が電極２の上に形成されるため、配線２１と電極２に接続する配線とを同一階層内に形成することはできない。そのため、配線２１と電極２に接続する配線とを同一階層内に形成するためには、図５（実施の形態３）で示したように、電極２の一部に間隙を設けなくてはならない。この場合、電極２に間隙を設けた場所は、電極２とｎ型領域３ｅとは接触しないので、電極２とｎ型領域３ｅとの接触面積は減少し、ｎ型領域３ｅの内部寄生抵抗は増加してしまう。
図９Ｂは、実施の形態７における保護ダイオード部４の電極１および電極２の鳥瞰図である。図９Ｄは、図９Ｂに示す電極１および電極２をダイオード部３に接続し、電極１を配線２１と接続した場合の断面を模式的に示した図である。電極１は、円柱の形状をとり、電極２は、円筒の形状で、かつ、電極１を完全に囲むように形成した後、上部分の一部に間隙を設ける。この間隙に、電極１とゲートパッド電極９ｂとを、電気的に接続する配線２１を通すことで、図９Ｄに示すように、同一階層内に電極１および電極２の配線の形成ができる。これにより、実施の形態３と同様と効果を得ることができる。さらに図９Ｂの形状をとることで、電極２およびｎ型領域３ｅが電気的に接触する領域（電極２の下部分）に間隙を設ける必要がない。よって、電極２とｎ型領域３ｅとの接触面積は減少せず、ｎ型領域３ｅの内部寄生抵抗は増加しないので、保護ダイオード部４の内部寄生抵抗を高めることなく、同一階層内に電極１および電極２の配線を形成することができる。
なお、上記実施の形態では、電極２の１箇所に間隙を設けているが、複数箇所の間隙を設けてもよい。
また、上記実施の形態では、保護ダイオード部４の電極１および電極２は、円形の形状をとっているが、多角形、または、楕円等の形状を用いてもよい。
また、電極１がｎ型領域３aの上に形成され、電極２がｎ型領域３ｅの上に形成されているが、電極１がｎ型領域３ａの側面に形成され、あるいは、電極２がｎ型領域３ｅの側面に形成されてもよい。
本発明は、半導体装置に利用でき、特にトランジスタのサージ破壊を防止するための保護ダイオードを有する半導体装置等に適用できる。
実施の形態１における半導体装置が備える保護回路の平面図である。 図１Ａに示す保護回路５のＡ−Ａ’における断面を模式的に示した図である。 実施の形態１における、半導体装置の等価回路図である。 実施の形態１の保護回路５を備えた半導体チップの平面図である。 実施の形態１における、図２のＢ−Ｂ’における断面を模式的に示した図である。 実施の形態２の保護回路５を備えた半導体チップの平面図である。 実施の形態３の保護回路５を備えた半導体チップの平面図である。 実施の形態４における、図２のＢ−Ｂ’における断面を模式的に示した図である。 実施の形態５における、図２のＢ−Ｂ’における断面を模式的に示した図である。 実施の形態６における、保護ダイオード部４の平面図である。（ｎｐｎｐｎの場合） 実施の形態６における、保護ダイオード部４の平面図である。（ｎｐｎｐｎｐｎの場合） 図８ＡのＣ−Ｃ’における断面を模式的に示した図である。 図８ＢのＤ−Ｄ’における断面を模式的に示した図である。 保護ダイオード部４を円状で形成した場合の電極１および電極２の鳥瞰図である。 実施の形態７における保護ダイオード部４の電極１および電極２の鳥瞰図である。 図９Ａに示す電極１および電極２をダイオード部３に接続し、電極１を配線２１と接続した場合の断面を模式的に示した図である。 図９Ｂに示す電極１および電極２をダイオード部３に接続し、電極１を配線２１と接続した場合の断面を模式的に示した図である。 従来の半導体装置の保護ダイオードとその周辺の回路図である。 従来の保護ダイオードを備えた半導体チップの平面図である。 図１０ＢのＸ−Ｘ’における断面を模式的に示した図である。
符号の説明
１、２、１０１、１０２ 電極
３ ダイオード部
３ａ、３ｃ、３ｅ、３ｇ、１０３ａ、１０３ｃ、１０３ｅ、 ｎ型領域
３ｂ、３ｄ、３ｆ、１０３ｂ、１０３ｄ ｐ型領域
４ 保護ダイオード部
５ 保護回路
９、１０９ トランジスタ
９ａ ゲート配線
９ｂ ゲートパッド電極
９ｃ ソース電極
１０、１１０ ｎ-半導体層
１１ ｎ+半導体層
１３、１１３ 絶縁層
１９ａ、１９ｂ、１９ｃ、１９ｄ コンタクト電極
２０ ソース配線
２１ 配線
１０３ 保護ダイオード
１０７ 内部寄生抵抗
１１６ ゲート酸化膜

Claims (10)

  1. サージ電圧に対する保護回路を有する半導体装置であって、
    同心状に交互に形成されたｎ型領域およびｐ型領域をそれぞれ有する複数の保護ダイオード部と、
    各保護ダイオード部の内側のｎ型領域またはｐ型領域に電気的に接続される第一の電極と、
    各保護ダイオード部の外側のｎ型領域またはｐ型領域に電気的に接続され、第一の電極を囲む第二の電極とを備え、
    前記各第一の電極は互いに電気的に接続され、前記各第二の電極は互いに電気的に接続され、
    交互に形成された前記ｎ型領域およびｐ型領域は、正６角形、円形、及び楕円形のうちいずれかの同心状であり、
    前記半導体装置は、さらに、
    前記保護ダイオード部の上に絶縁膜を介して形成され、第一の電極に電気的に接続される第一の配線と、
    前記保護ダイオード部の上に絶縁膜を介して形成され、第二の電極に電気的に接続される第二の配線とを備え、
    前記第一の配線は、前記第二の電極の一部の上に絶縁膜を介して形成され、
    前記第二の電極は、前記第一の電極を囲むように筒状に形成され、
    前記第一の電極および前記第二の電極は、互いに絶縁膜を介して電気的に絶縁されており、
    前記第一の配線および第二の配線は同一階層に形成され、
    前記第一の配線は、前記第二の電極の一部に設けられた間隙を通るように形成され、
    前記第二の電極は、保護ダイオード部に電気的に接続される下部電極部分と、下部電極部分の上の上部電極部分とからなり、
    前記下部電極部分は、前記第一の電極を囲む筒状に形成され、
    前記上部電極部分は、前記第一の電極を囲む筒状の一部に前記間隙を設けて形成される
    ことを特徴とする半導体装置。
  2. 前記各保護ダイオード部は、上、下、右斜め上、左斜め上、右斜め下、左斜め下に配置された６つの他の保護ダイオード部と隣接する
    ことを特徴とする請求項１記載の半導体装置。
  3. 交互に形成された前記ｎ型領域およびｐ型領域は、正６角形の同心状であり、
    前記複数の保護ダイオード部は、ハニカム状に配列されている
    ことを特徴とする請求項２記載の半導体装置。
  4. 前記第一の電極は、交互に形成された前記ｎ型領域およびｐ型領域の中から所望の降伏電圧に応じて選択された二つの領域のうち内側に位置する領域に電気的に接続され、
    前記第二の電極は、前記二つの領域のうち外側に位置する領域に電気的に接続される
    ことを特徴とする請求項１、２または３記載の半導体装置。
  5. 前記第一の配線および第二の配線は平坦な配線である
    ことを特徴とする請求項１記載の半導体装置。
  6. 前記半導体装置は、さらに、
    前記第一の電極に電気的に接続される第一のボンディングパッドと、
    前記第二の電極に電気的に接続される第二のボンディングパッドとを備え、
    前記複数の保護ダイオード部は、第一および第二のボンディングパッドと重ならない領域に設けられている
    ことを特徴とする請求項１記載の半導体装置。
  7. 前記複数の保護ダイオード部は、列状に配置される
    ことを特徴とする請求項１記載の半導体装置。
  8. 前記半導体装置は、さらに、
    前記第一の電極に電気的に接続される第一のボンディングパッドと、
    前記第二の電極に電気的に接続される第二のボンディングパッドとを備え、
    前記複数の保護ダイオード部は、第一または第二のボンディングパッドの下に形成される
    ことを特徴とする請求項１記載の半導体装置。
  9. 前記複数の保護ダイオード部は、二次元状に配置される
    ことを特徴とする請求項１記載の半導体装置。
  10. 前記第一の配線または前記第二の配線のうち、少なくとも一つがボンディングパッドとして形成されている
    ことを特徴とする請求項８記載の半導体装置。
JP2005214763A 2005-07-25 2005-07-25 半導体装置 Expired - Fee Related JP4790340B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005214763A JP4790340B2 (ja) 2005-07-25 2005-07-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005214763A JP4790340B2 (ja) 2005-07-25 2005-07-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2007035796A JP2007035796A (ja) 2007-02-08
JP4790340B2 true JP4790340B2 (ja) 2011-10-12

Family

ID=37794703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005214763A Expired - Fee Related JP4790340B2 (ja) 2005-07-25 2005-07-25 半導体装置

Country Status (1)

Country Link
JP (1) JP4790340B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5337470B2 (ja) * 2008-04-21 2013-11-06 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
JP6019619B2 (ja) * 2012-02-29 2016-11-02 富士電機株式会社 半導体装置
EP4350769A1 (en) * 2022-10-07 2024-04-10 Nexperia B.V. An electrostatic discharge, esd, protection semiconductor device for providing esd protection between a first and a second terminal of another semiconductor device, as well as a corresponding metal oxide semiconductor, mos, field effect transistor, fet, and a related method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2906749B2 (ja) * 1991-07-11 1999-06-21 日産自動車株式会社 半導体装置のゲート保護装置
JPH0567742A (ja) * 1991-09-05 1993-03-19 Mitsubishi Electric Corp 入力保護回路
JPH07169980A (ja) * 1993-12-15 1995-07-04 Sony Corp ダイオード及び静電破壊保護装置
JPH07321307A (ja) * 1994-05-20 1995-12-08 Hitachi Ltd 半導体装置
JPH08288525A (ja) * 1995-04-13 1996-11-01 Hitachi Ltd ダイオードおよびその製造方法、ならびに半導体装置およびその製造方法
JP3911566B2 (ja) * 1998-01-27 2007-05-09 富士電機デバイステクノロジー株式会社 Ｍｏｓ型半導体装置
JP4917709B2 (ja) * 2000-03-06 2012-04-18 ローム株式会社 半導体装置
JP4620889B2 (ja) * 2001-03-22 2011-01-26 三菱電機株式会社 電力用半導体装置
US6537921B2 (en) * 2001-05-23 2003-03-25 Vram Technologies, Llc Vertical metal oxide silicon field effect semiconductor diodes
JP2005109347A (ja) * 2003-10-01 2005-04-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007035796A (ja) 2007-02-08

Similar Documents

Publication Publication Date Title
JP4469584B2 (ja) 半導体装置
US6603185B1 (en) Voltage withstanding structure for a semiconductor device
US6407413B1 (en) Semiconductor device with guard ring and Zener diode layer thereover
TWI575699B (zh) 半導體裝置
US9627383B2 (en) Semiconductor device
JP6011136B2 (ja) 半導体装置
JP4790340B2 (ja) 半導体装置
CN1127142C (zh) 半导体器件
US20050218457A1 (en) MOSFET for an open-drain circuit and semiconductor integrated circuit device employing it
US9601481B2 (en) Semiconductor device
JP2009032968A (ja) 半導体装置及びその製造方法
JP4618767B2 (ja) 半導体装置
KR101130766B1 (ko) 정전기 방전 보호소자
US7112828B2 (en) Semiconductor device
JPH0521721A (ja) 半導体装置のゲート保護装置
JP5267510B2 (ja) 半導体装置
JP2002184988A (ja) 半導体装置
JP6224291B1 (ja) 半導体装置
JP3539368B2 (ja) 半導体装置
JP6301551B1 (ja) 半導体装置
JP2011029457A (ja) 半導体装置
JP2009016725A (ja) 半導体装置
JPH02192170A (ja) 半導体素子
JP2000332131A (ja) 静電保護素子、静電保護回路及び半導体装置
JPH05235379A (ja) 保護用ダイオード素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110720

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees