CN208422902U - 一种引线框架 - Google Patents
一种引线框架 Download PDFInfo
- Publication number
- CN208422902U CN208422902U CN201821145629.5U CN201821145629U CN208422902U CN 208422902 U CN208422902 U CN 208422902U CN 201821145629 U CN201821145629 U CN 201821145629U CN 208422902 U CN208422902 U CN 208422902U
- Authority
- CN
- China
- Prior art keywords
- ground loop
- lead frame
- insulating
- chip
- muscle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型公开了一种引线框架,属于引线框架技术领域。其包括放置芯片用的芯片底座(11)、连筋(12)和与外部PCB连接的金手指(13),所述连筋(12)至少有三条且分布于芯片底座(11)的周围,连筋(12)与芯片底座(11)为一体结构,其还包括接地环(40)、绝缘件、金属导电连接件(44),所述接地环(40)设置于引线框架的金手指的非打线区域Ⅰ,所述绝缘件设置于接地环(40)与引线框架之间,所述金属导电连接件(44)将接地环(40)与连筋(12)直接固连,并实现电信连接;选择所述接地环(40)避免线弧交叉的位置通过接地线(33)与芯片底座(11)上的芯片连接。本实用新型优化了线弧空间,线弧没有交叉点,避免了wire short风险。
Description
技术领域
本实用新型涉及一种引线框架,属于引线框架技术领域。
背景技术
如图1所示,为现有的普通引线框架类封装体内部的结构示意图,包括芯片、放置芯片用的芯片底座和连接封装体与外部PCB(印刷线路板)的金手指,以实现物理连接;在封装过程中,越来越多QFP产品具有多层pad(焊盘)打线或者多层Die(芯片)打线,同时还有内层pad(焊盘)打地线,这样会出现给对应的金手指打线时会与打接地线交叉,引起碰线和劈刀踩线的风险。如图2A所示的打线布局,内层pad 打接地与外层pad打对应的金手指会出现线弧交叉。封装尺寸越来越小,越来越薄,其pitch也越来越小,线弧避让的空间也越来越小,线弧交叉的风险越来越大;如图2B所示的打线布局,叠层die产品,上层die的焊盘打接地与下层die打对应的金手指,线弧避让的空间非常小,也存在线弧交叉的风险。
当前,封装尺寸越来越小,越来越薄,如上线弧交叉情况出现越来越频繁,对QFP产品的wire short风险也越来越大。
发明内容
本实用新型的目的在于克服传统的封装结构的不足,提供一种避免线弧交叉的引线框架。
本实用新型的目的是这样实现的:
本实用新型一种引线框架,其包括放置芯片用的芯片底座、连筋和与外部PCB连接的金手指,所述连筋至少有三条且分布于芯片底座的周围,连筋与芯片底座为一体结构,所述金手指呈环状发散,均匀设置在相邻的连筋之间,
本实用新型还包括接地环、绝缘件、金属导电连接件,所述接地环设置于引线框架的金手指的非打线区域Ⅰ,所述绝缘件设置于接地环与引线框架之间,所述金属导电连接件将接地环与连筋直接固连,并实现电信连接;
选择所述接地环避免线弧交叉的位置通过接地线与芯片底座上的芯片连接。
本实用新型所述绝缘件设置于接地环与引线框架之间,包括:所述绝缘件位于接地环与连筋之间,以及所述绝缘件位于接地环与金手指之间。
本实用新型所述接地环呈圆形环或方形环。
本实用新型所述接地环的材质为金属铜。
本实用新型所述绝缘件为带有背胶的绝缘胶带,所述绝缘胶带黏贴在接地环的背面,其厚度在20~50微米。
本实用新型所述绝缘件为与接地环形状一致的绝缘片,所述绝缘片的宽度大于接地环的宽度。
本实用新型所述绝缘件为喷涂于金手指非打线区域Ⅰ的绝缘层,所述绝缘层的厚度在5~15微米,所述接地环设置在绝缘层的覆盖面内,绝缘层的厚度在5~15微米。
本实用新型所述金属导电连接件为铆钉。
有益效果
(1)本实用新型在引线框架上增设接地环,所有接地线均打在接地环上,优化了线弧空间,线弧没有交叉点,避免了wire short 风险;
(2)本实用新型的接地环同时起到固定对应的金手指作用,增加了金手指打线的稳定性,提供了更稳定的焊接条件,使二焊点的性能更好也更稳定;
(3)本实用新型将芯片底座的接地功能转移至金手指的非打线区域的接地环,降低了wire bond打线的难度,有利于提高产能和产品的可靠性。
附图说明
图1为传统引线框架的示意图;
图2A和2B为两种打线布局的示意图;
图3为本实用新型一种引线框架的实施例的示意图;
图4A和4B、4C为图3的局部连接关系的剖面示意图;
图5A和5B为本实用新型的两种打线布局的示意图;
图中:
芯片底座11
连筋12
金手指13
芯片20
下层芯片21
上层芯片22
金属引线31
接地线33
接地环40
绝缘胶带41
绝缘片42
绝缘层43
金属导电连接件44。
具体实施方式
下面结合附图对本实用新型的具体实施方式进行详细说明。
实施例
本实用新型一种引线框架,参见图3和图4A、图4B、图4C。其中,图3为引线框架的示意图,其包括放置芯片20用的芯片底座11、连筋12和连接封装体与外部PCB(印刷线路板)的金手指13,连筋12至少有三条且分布于芯片底座11的周围,图中以四条连筋12示意,连筋12分别设置在芯片底座11的四个角上,并与芯片底座11为一体结构。金手指13呈环状发散,均匀设置在相邻的连筋12之间。芯片底座11上设置的芯片20至少为一颗,并与芯片底座11固连。两颗或两颗以上的芯片20可以上下依次叠加设置。
在引线框架的金手指的非打线区域Ⅰ(两虚线之间的区域)增设接地环40,接地环40呈圆形环或方形环,图中以圆形示意,以与金手指的分布情况匹配。接地环40的材质常采用导电性能较好的金属铜,为与金手指绝缘,在接地环40的背面设置绝缘胶带41。绝缘胶带41带有背胶(图中未示出),可以黏贴在接地环40的背面,其厚度在20~50微米,将接地环40撑起,保证接地环40与金手指13绝缘,如图4A所示。也可以采用绝缘片42,绝缘片42的形状与接地环40一致,绝缘片42的宽度大于接地环40的宽度,使接地环40与金手指13绝对绝缘,如图4B所示。
还可以在金手指非打线区域Ⅰ喷涂绝缘树脂,形成绝缘层43,绝缘层43的厚度在5~15微米。接地环40设置在绝缘层43的覆盖面内,如图4C所示。
在连筋12处,采用金属导电连接件44将接地环40与连筋12直接固连,并实现电信连接,将芯片底座11的接地功能转移至接地环40。该金属导电连接件44包括但不限于铆钉,铆钉材质以金属铜为佳。
打线时,单颗芯片20 的外层焊盘与金手指13通过金属引线31正常连接,但芯片20的内层焊盘的接地需要,需要选择接地环40避免线弧交叉的位置,通过接地线33连接,接地环40的设置,增加了接地选择范围,避免了线弧交叉问题,优化了引线框架的设计,如图5A所示。
对于有上下叠层封装的两层芯片,下层芯片21与金手指13通过金属引线31正常连接,上层芯片22的接地需要,需要选择接地环40避免线弧交叉的位置,通过接地线33连接,接地环40的设置,增加了接地选择范围,避免了线弧交叉问题,优化了引线框架的设计,如图5B所示。
本实用新型通过在金手指的非打线区域Ⅰ设置接地环40,解决了线弧交叉问题,优化了引线框架的设计,避免了wire bond 打线过程中内层线与外层线交叉、上层线与下层线交叉导致的wire short情况的发生。同时接地环40的设置也增加了金手指的稳定性,提供了更稳定的焊接条件,使第二焊点的性能更好也更稳定。另外,将芯片底座11的接地功能转移至金手指的非打线区域Ⅰ的接地环40,降低了wire bond打线的难度,有利于提高产能和产品的可靠性。
以上所述的具体实施方式,对本实用新型的目的、技术方案和有益效果进行了进一步地详细说明,所应理解的是,以上所述仅为本实用新型的具体实施方式而已,并不用于限定本实用新型的保护范围。凡在本实用新型的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (8)
1.一种引线框架,其包括放置芯片用的芯片底座(11)、连筋(12)和与外部PCB连接的金手指(13),所述连筋(12)至少有三条且分布于芯片底座(11)的周围,连筋(12)与芯片底座(11)为一体结构,所述金手指(13)呈环状发散,均匀设置在相邻的连筋(12)之间,
其特征在于,还包括接地环(40)、绝缘件、金属导电连接件(44),所述接地环(40)设置于引线框架的金手指的非打线区域Ⅰ,所述绝缘件设置于接地环(40)与引线框架之间,所述金属导电连接件(44)将接地环(40)与连筋(12)直接固连,并实现电信连接;
选择所述接地环(40)避免线弧交叉的位置通过接地线(33)与芯片底座(11)上的芯片连接。
2.根据权利要求1所述的引线框架,其特征在于,所述绝缘件设置于接地环(40)与引线框架之间,包括:所述绝缘件位于接地环(40)与连筋(12)之间,以及所述绝缘件位于接地环(40)与金手指(13)之间。
3.根据权利要求1或2所述的引线框架,其特征在于,所述接地环(40)呈圆形环或方形环。
4.根据权利要求3所述的引线框架,其特征在于,所述接地环(40)的材质为金属铜。
5.根据权利要求1或2所述的引线框架,其特征在于,所述绝缘件为带有背胶的绝缘胶带(41),所述绝缘胶带(41)黏贴在接地环(40)的背面,其厚度在20~50微米。
6.根据权利要求1或2所述的引线框架,其特征在于,所述绝缘件为与接地环(40)形状一致的绝缘片(42),所述绝缘片(42)的宽度大于接地环(40)的宽度。
7.根据权利要求1或2所述的引线框架,其特征在于,所述绝缘件为喷涂于金手指非打线区域Ⅰ的绝缘层(43),所述绝缘层(43)的厚度在5~15微米,所述接地环(40)设置在绝缘层(43)的覆盖面内,绝缘层(43)的厚度在5~15微米。
8.根据权利要求1所述的引线框架,其特征在于,所述金属导电连接件(44)为铆钉。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821145629.5U CN208422902U (zh) | 2018-07-19 | 2018-07-19 | 一种引线框架 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821145629.5U CN208422902U (zh) | 2018-07-19 | 2018-07-19 | 一种引线框架 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208422902U true CN208422902U (zh) | 2019-01-22 |
Family
ID=65123822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821145629.5U Active CN208422902U (zh) | 2018-07-19 | 2018-07-19 | 一种引线框架 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208422902U (zh) |
-
2018
- 2018-07-19 CN CN201821145629.5U patent/CN208422902U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6477046B1 (en) | Ball grid array package and method using enhanced power and ground distribution circuitry | |
TWI240389B (en) | High-density layout substrate for flip-chip package | |
US5864173A (en) | Multi-layer lead frame | |
US8420451B2 (en) | Manufacturing method of semiconductor device | |
KR100596685B1 (ko) | 반도체 패키지 및 그 제조방법 | |
US8289727B2 (en) | Package substrate | |
CN208422902U (zh) | 一种引线框架 | |
CN101944520B (zh) | 半导体封装结构与半导体封装工艺 | |
JPS61274333A (ja) | 半導体装置 | |
CN102709199B (zh) | 包覆基板侧边的模封阵列处理方法 | |
CN214411174U (zh) | 半导体器件及引线框架 | |
CN211578745U (zh) | 一种集成电路引线框架单元及引线框架结构 | |
CN105047632B (zh) | 一种小型化高隔离度陶瓷封装结构 | |
TWI417039B (zh) | 增進電磁遮蔽層接地連接之半導體封裝構造 | |
CN103137498B (zh) | 半导体封装结构及其制作方法 | |
CN101552253A (zh) | 阵列封装基板 | |
CN110648991A (zh) | 一种用于框架封装芯片的转接板键合结构及其加工方法 | |
JP4178744B2 (ja) | 半導体素子搭載用テープとそれを用いた半導体装置 | |
JPH088355A (ja) | 半導体装置 | |
TWI819582B (zh) | 電子封裝件及其基板結構 | |
JP2009141229A (ja) | 半導体装置およびその製造方法 | |
CN115763439A (zh) | 一种分区电磁屏蔽的模组、制备方法及电路板和电子产品 | |
TW201533815A (zh) | 半導體封裝之逆打線結構 | |
TW201423938A (zh) | 具特性阻抗控制之導線架式半導體封裝構造 | |
CN2777756Y (zh) | 增加散热效果的导线架及其封装件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |