JPH04258145A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04258145A JPH04258145A JP3020107A JP2010791A JPH04258145A JP H04258145 A JPH04258145 A JP H04258145A JP 3020107 A JP3020107 A JP 3020107A JP 2010791 A JP2010791 A JP 2010791A JP H04258145 A JPH04258145 A JP H04258145A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pad
- gold
- bonding
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 239000012212 insulator Substances 0.000 abstract 2
- 230000001788 irregular Effects 0.000 abstract 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 27
- 229910052782 aluminium Inorganic materials 0.000 description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 22
- 229910052737 gold Inorganic materials 0.000 description 21
- 239000010931 gold Substances 0.000 description 21
- 230000000694 effects Effects 0.000 description 8
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- -1 aluminum-gold Chemical compound 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000587161 Gomphocarpus Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関する
ものであり、特に配線取出し部であるパッドの構造に関
するものである。
ものであり、特に配線取出し部であるパッドの構造に関
するものである。
【０００２】
【従来の技術】半導体装置においては、外部との入出力
のために、パッドと呼ばれる接続部分が設けられる。こ
のパッドは通常アルミニウム又はその合金配線層により
形成されており、このパッドにアルミ線又は金線をボン
ディングする。この接合はアルミ線の場合は同種金属の
固着により、また金線の場合はアルミ・金の合金層の形
成によってなされている。
のために、パッドと呼ばれる接続部分が設けられる。こ
のパッドは通常アルミニウム又はその合金配線層により
形成されており、このパッドにアルミ線又は金線をボン
ディングする。この接合はアルミ線の場合は同種金属の
固着により、また金線の場合はアルミ・金の合金層の形
成によってなされている。
【０００３】図８に金線を用いてパッドにボンディング
を行った場合の模式的断面図を示す。シリコン基板１１
上に絶縁膜１２が形成され、パッド部分にはアルミニウ
ム合金層１３が形成され、このパッド部分以外の表面は
絶縁膜１４で覆われている。そして、アルミニウム合金
層１３には金ワイヤ１５がボンディングされている。こ
のボンディングはいわゆるネイルヘッドボンディングと
いわれるもので、接合部でつぶれが生じている。このボ
ンディングにより金・アルミニウム界面では固溶相又は
化合物層が形成され、これによって接合強度が確保され
ている。
を行った場合の模式的断面図を示す。シリコン基板１１
上に絶縁膜１２が形成され、パッド部分にはアルミニウ
ム合金層１３が形成され、このパッド部分以外の表面は
絶縁膜１４で覆われている。そして、アルミニウム合金
層１３には金ワイヤ１５がボンディングされている。こ
のボンディングはいわゆるネイルヘッドボンディングと
いわれるもので、接合部でつぶれが生じている。このボ
ンディングにより金・アルミニウム界面では固溶相又は
化合物層が形成され、これによって接合強度が確保され
ている。
【０００４】図３における破線はこのような従来技術に
おいてアルミニウムパッドに金線を接続した場合の金線
の接合強度（剥離強度）を図８に示す金ポールのつぶれ
径Ｄ（μｍ）の関数として表わしたものである。図３に
示されるように、接合強度はつぶれ径Ｄの２乗にほぼ比
例している。つぶれ径の２乗は金・アルミ界面の面積と
ほぼ対応しているものであるから、接合強度は金・アル
ミ界面の面積に比例していることとなる。このことは前
述した接合メカニズムからも当然予想されることである
。
おいてアルミニウムパッドに金線を接続した場合の金線
の接合強度（剥離強度）を図８に示す金ポールのつぶれ
径Ｄ（μｍ）の関数として表わしたものである。図３に
示されるように、接合強度はつぶれ径Ｄの２乗にほぼ比
例している。つぶれ径の２乗は金・アルミ界面の面積と
ほぼ対応しているものであるから、接合強度は金・アル
ミ界面の面積に比例していることとなる。このことは前
述した接合メカニズムからも当然予想されることである
。
【０００５】一方、半導体装置の高密度化に伴い、一般
に比較的大きな面積を必要とするパッド部分がチップサ
イズ縮小の大きな阻害原因となりつつあり、パッドの縮
小化が望まれている。
に比較的大きな面積を必要とするパッド部分がチップサ
イズ縮小の大きな阻害原因となりつつあり、パッドの縮
小化が望まれている。
【０００６】
【発明が解決しようとする課題】しかし、パッドサイズ
の縮小化が進展すると、金・アルミ界面の面積は縮小せ
ざるを得ず、ボンディングの接合強度も必要な値を確保
できなくなる。
の縮小化が進展すると、金・アルミ界面の面積は縮小せ
ざるを得ず、ボンディングの接合強度も必要な値を確保
できなくなる。
【０００７】一方、界面面積を増さずにボンディング強
度を増大させるために金・アルミの反応を加速すること
が考えられており、このために例えばボンディング温度
を上げる等の手段をとることが可能であるが、この場合
には金・アルミの化合物生成が進行しすぎて、体積収縮
によるボイド発生となり、かえって強度低下を招くとい
う問題がある。
度を増大させるために金・アルミの反応を加速すること
が考えられており、このために例えばボンディング温度
を上げる等の手段をとることが可能であるが、この場合
には金・アルミの化合物生成が進行しすぎて、体積収縮
によるボイド発生となり、かえって強度低下を招くとい
う問題がある。
【０００８】本発明はこのような問題を解決するために
なされたもので、半導体集積回路の高密度化のために、
パッドサイズが縮小されても一定のボンディング強度を
確保できるパッド構造を提供することを目的とする。
なされたもので、半導体集積回路の高密度化のために、
パッドサイズが縮小されても一定のボンディング強度を
確保できるパッド構造を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明によれば、入出力
のために半導体素子上に外部接続用のパッド部を有する
半導体装置において、該パッド部は凹凸構造を有する絶
縁層と、この絶縁層の凹凸構造にしたがってその上に堆
積された金属層と、この金属層上に設けられた金属配線
との接合とを備えたことを特徴としている。凹凸構造が
凹部と凸部が平行にあるいは千鳥状に配列されるとよい
。パッド部には金属線が直接接続されても、金属バンプ
が形成されていてもよい。
のために半導体素子上に外部接続用のパッド部を有する
半導体装置において、該パッド部は凹凸構造を有する絶
縁層と、この絶縁層の凹凸構造にしたがってその上に堆
積された金属層と、この金属層上に設けられた金属配線
との接合とを備えたことを特徴としている。凹凸構造が
凹部と凸部が平行にあるいは千鳥状に配列されるとよい
。パッド部には金属線が直接接続されても、金属バンプ
が形成されていてもよい。
【００１０】
【作用】本発明にかかる半導体装置によれば、絶縁層に
凹凸が形成されているため、この上に形成された金属層
も絶縁層の凹凸に応じた形状となっている。この金属層
に金属線を接合させると実効接合面積が凹凸部に応じて
拡大されるため、接合強度が増大することになる。
凹凸が形成されているため、この上に形成された金属層
も絶縁層の凹凸に応じた形状となっている。この金属層
に金属線を接合させると実効接合面積が凹凸部に応じて
拡大されるため、接合強度が増大することになる。
【００１１】
【実施例】以下図面を用いて本発明の実施例を詳細に説
明する。図１は本発明のパッド部分の断面構造を示す断
面図である。半導体基板１の上にシリコン酸化膜（Ｓｉ
Ｏ２ ）２が形成され、その上にアルミニウム膜３が形
成されている。シリコン酸化膜２は前の工程で堆積され
たものの累積したもので、凹凸構造を有している。この
凹凸構造は基板へのコンタクトをとるコンタクトホール
エッチングの際に形成しておく。また、シリコン酸化膜
２は、コンタクトホールエッチング時に同時に凹部を形
成しても下地基板にまで到達することはない程度の厚さ
を確保しておく。このような凹凸構造を有する下地上に
パッドのアルミニウム膜３をスパッタ法により成膜する
と、下地の凹凸に応じて図１に示すようなカバレージで
形成される。
明する。図１は本発明のパッド部分の断面構造を示す断
面図である。半導体基板１の上にシリコン酸化膜（Ｓｉ
Ｏ２ ）２が形成され、その上にアルミニウム膜３が形
成されている。シリコン酸化膜２は前の工程で堆積され
たものの累積したもので、凹凸構造を有している。この
凹凸構造は基板へのコンタクトをとるコンタクトホール
エッチングの際に形成しておく。また、シリコン酸化膜
２は、コンタクトホールエッチング時に同時に凹部を形
成しても下地基板にまで到達することはない程度の厚さ
を確保しておく。このような凹凸構造を有する下地上に
パッドのアルミニウム膜３をスパッタ法により成膜する
と、下地の凹凸に応じて図１に示すようなカバレージで
形成される。
【００１２】図２はこのような凹凸形状を有するパッド
上に金ワイヤ４をボンディングした様子を示している。 金は、柔らかく又すぐれた展延性を示す金属であるため
に、ボンディング時の圧力により変形して、パッド表面
に設けられた凹部にもかなりの割合で入り込み、接合面
積が実質的に拡大されている。
上に金ワイヤ４をボンディングした様子を示している。 金は、柔らかく又すぐれた展延性を示す金属であるため
に、ボンディング時の圧力により変形して、パッド表面
に設けられた凹部にもかなりの割合で入り込み、接合面
積が実質的に拡大されている。
【００１３】図３は金ボールのつぶれ径とボンディング
強度の関係を測定した結果を本発明と従来の場合につい
て示すグラフである。従来の場合を示す破線に比べて本
発明の場合を示す実線が大幅なボンディング強度の向上
を示していることがわかる。
強度の関係を測定した結果を本発明と従来の場合につい
て示すグラフである。従来の場合を示す破線に比べて本
発明の場合を示す実線が大幅なボンディング強度の向上
を示していることがわかる。
【００１４】このような結果が得られた理由としては次
の３つの効果が効いているものと考えられる。第１に同
じボンディング径に対して実効界面面積が増大し、接合
強度が増している。第２にパッドのアルミ表面凹部はス
パッリングを行った際のカバレージ効果により図３に示
すように下部の方が拡がった構造を有する。この中に金
が入り込んでいるために、この係合によるいわゆるアン
カー効果を発揮して接合強度が増加している。第３に金
・アルミの合金形成にはアルミ表面の酸化膜の存在が阻
害要因となるが、実施例ではボンディングの際に加えら
れる機械的な圧力により、金がアルミ表面の酸化膜を削
り、酸化していないアルミニウムと金が直接接触して合
金層を形成している。本発明によるとこの第３の効果が
特に大きいものと考えられる。
の３つの効果が効いているものと考えられる。第１に同
じボンディング径に対して実効界面面積が増大し、接合
強度が増している。第２にパッドのアルミ表面凹部はス
パッリングを行った際のカバレージ効果により図３に示
すように下部の方が拡がった構造を有する。この中に金
が入り込んでいるために、この係合によるいわゆるアン
カー効果を発揮して接合強度が増加している。第３に金
・アルミの合金形成にはアルミ表面の酸化膜の存在が阻
害要因となるが、実施例ではボンディングの際に加えら
れる機械的な圧力により、金がアルミ表面の酸化膜を削
り、酸化していないアルミニウムと金が直接接触して合
金層を形成している。本発明によるとこの第３の効果が
特に大きいものと考えられる。
【００１５】図４はそのメカニズムを模式的に示す拡大
断面図である。ボンディング時の機械的圧力により金ボ
ール４中の各グレイン４ａ内ですべり変形が生じる。こ
の変形によって形成された鋭いエッジがアルミニウム表
面の酸化膜３ａを破る働きをする。金ボールに加えられ
る力はウエーハに垂直な成分が大きいために、アルミニ
ウム表面においてウエーハに平行な面よりも垂直な面、
即ち凹部の側壁部分での削り効果も大きくなり、アルミ
ニウムの新鮮面が出る割合が高い。
断面図である。ボンディング時の機械的圧力により金ボ
ール４中の各グレイン４ａ内ですべり変形が生じる。こ
の変形によって形成された鋭いエッジがアルミニウム表
面の酸化膜３ａを破る働きをする。金ボールに加えられ
る力はウエーハに垂直な成分が大きいために、アルミニ
ウム表面においてウエーハに平行な面よりも垂直な面、
即ち凹部の側壁部分での削り効果も大きくなり、アルミ
ニウムの新鮮面が出る割合が高い。
【００１６】図１および図２において示された凹凸構造
は図５に示すような行または列状の配列、図６に示すよ
うな千鳥状配列などをとることができる。この場合、接
合面積を拡大するために、できるだけ多くの凹凸を設け
ることが望ましいが、あまり凹凸のピッチが細かかった
り、凹部の深さが深いと接続用金属が凹部内に十分に入
り込まないことがあるので、適当なピッチ、数、凹部深
さなどを選択する必要がある。
は図５に示すような行または列状の配列、図６に示すよ
うな千鳥状配列などをとることができる。この場合、接
合面積を拡大するために、できるだけ多くの凹凸を設け
ることが望ましいが、あまり凹凸のピッチが細かかった
り、凹部の深さが深いと接続用金属が凹部内に十分に入
り込まないことがあるので、適当なピッチ、数、凹部深
さなどを選択する必要がある。
【００１７】また、このような凹凸構造を得るには、必
要なパターンを有するマスクを用いて公知の方法で部分
エッチングを行えば良い。
要なパターンを有するマスクを用いて公知の方法で部分
エッチングを行えば良い。
【００１８】このように、本発明によれば、接合強度を
増加させることができる。逆に、同じ接合強度を得るた
めにはより少ないパッド面積で良く、パッド面積を縮小
化させることができる。
増加させることができる。逆に、同じ接合強度を得るた
めにはより少ないパッド面積で良く、パッド面積を縮小
化させることができる。
【００１９】図７は本発明の第２の実施例を示すもので
、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉ
ｎｇ）に適用したものを示す。この構造は次のようにし
て得ることができる。
、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉ
ｎｇ）に適用したものを示す。この構造は次のようにし
て得ることができる。
【００２０】前述したのと同様にして半導体基板のパッ
ド部分に凹凸構造を有するシリコン酸化膜２およびその
上に形成されたアルミニウム膜３を形成する。このアル
ミニウム膜３上に金メッキの密着を図るとともに相互拡
散を防止するバリアメタル層５を形成して、その上にメ
ッキにより金バンプ６を形成する。この場合も本発明に
より金バンプの接合強度を向上することができた。
ド部分に凹凸構造を有するシリコン酸化膜２およびその
上に形成されたアルミニウム膜３を形成する。このアル
ミニウム膜３上に金メッキの密着を図るとともに相互拡
散を防止するバリアメタル層５を形成して、その上にメ
ッキにより金バンプ６を形成する。この場合も本発明に
より金バンプの接合強度を向上することができた。
【００２１】本発明の実施例では、金線によるワイヤー
ボンディング及び金メッキによるバンプを挙げたが、こ
の他にもアルミ線や銅線によるワイヤボンディングにも
適用できる。また、本発明を転写バンプ等の他のボンデ
ィング方法に適用した場合も同様の効果を発揮すること
ができる。
ボンディング及び金メッキによるバンプを挙げたが、こ
の他にもアルミ線や銅線によるワイヤボンディングにも
適用できる。また、本発明を転写バンプ等の他のボンデ
ィング方法に適用した場合も同様の効果を発揮すること
ができる。
【００２２】
【発明の効果】以上のように、本発明によれば、半導体
素子上に設けられたパッド部を凹凸構造を有する絶縁層
とその上に堆積された金属層で構成した上、接続用金属
と接合を行うようにしたので、実効接合面積が拡大され
るとともに、金属の係合および酸化膜除去作用により接
合強度を増大させることができる。
素子上に設けられたパッド部を凹凸構造を有する絶縁層
とその上に堆積された金属層で構成した上、接続用金属
と接合を行うようにしたので、実効接合面積が拡大され
るとともに、金属の係合および酸化膜除去作用により接
合強度を増大させることができる。
【００２３】また、同じ接合強度を得るためにはより少
ないパッド面積で良いことになり、パッド面積の縮小化
、高密度化に寄与することができる。
ないパッド面積で良いことになり、パッド面積の縮小化
、高密度化に寄与することができる。
【図１】本発明にかかる半導体装置におけるパッド部分
の断面構造を示す素子断面図。
の断面構造を示す素子断面図。
【図２】図１の構造にワイヤを接続した様子を示す素子
断面図。
断面図。
【図３】本発明による剥離強度増強効果を示すグラフ。
【図４】剥離強度増強効果の主要因のメカニズムの説明
図。
図。
【図５】凹凸構造の平面図。
【図６】凹凸構造の平面図。
【図７】本発明をバンプによる接続構造に適用した実施
例を示す素子断面図。
例を示す素子断面図。
【図８】従来のパッド接続構造を示す素子断面図。
１，１１ シリコン基板
２，１２，１４ 絶縁膜
３ アルミニウム膜
４，１５ 金線
５ バリアメタル層
６ 金バンプ
１３ アルミニウム合金層
Claims (5)
- 【請求項１】入出力のために半導体素子上に外部接続用
のパッド部を有する半導体装置において、該パッド部は
凹凸構造を有する絶縁層と、この絶縁層の凹凸構造にし
たがってその上に堆積された金属層と、この金属層上に
設けられた接続用金属との接合とを備えたことを特徴と
する半導体装置。 - 【請求項２】凹凸構造が凹部と凸部が平行に配列された
ことを特徴とする請求項１に記載の半導体装置。 - 【請求項３】凹凸構造が凹部と凸部が千鳥状に配列され
たことを特徴とする請求項１に記載の半導体装置。 - 【請求項４】接続用金属が配線であることを特徴とする
請求項１に記載の半導体装置。 - 【請求項５】接続用金属がバンプであることを特徴とす
る請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3020107A JPH04258145A (ja) | 1991-02-13 | 1991-02-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3020107A JPH04258145A (ja) | 1991-02-13 | 1991-02-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04258145A true JPH04258145A (ja) | 1992-09-14 |
Family
ID=12017895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3020107A Pending JPH04258145A (ja) | 1991-02-13 | 1991-02-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04258145A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362528B2 (en) * | 1996-08-21 | 2002-03-26 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2005136270A (ja) * | 2003-10-31 | 2005-05-26 | Nec Kansai Ltd | 縦型ｍｏｓｆｅｔを備えた半導体装置 |
| JP2006114827A (ja) * | 2004-10-18 | 2006-04-27 | Denso Corp | 半導体装置 |
| JP2018186312A (ja) * | 2009-06-18 | 2018-11-22 | ローム株式会社 | 半導体装置 |
-
1991
- 1991-02-13 JP JP3020107A patent/JPH04258145A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362528B2 (en) * | 1996-08-21 | 2002-03-26 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6500748B2 (en) | 1996-08-21 | 2002-12-31 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6720658B2 (en) | 1996-08-21 | 2004-04-13 | Kabushiki Kaisha Toshiba | Semiconductor device having a plurality of conductive layers |
| JP2005136270A (ja) * | 2003-10-31 | 2005-05-26 | Nec Kansai Ltd | 縦型ｍｏｓｆｅｔを備えた半導体装置 |
| JP2006114827A (ja) * | 2004-10-18 | 2006-04-27 | Denso Corp | 半導体装置 |
| JP4604641B2 (ja) * | 2004-10-18 | 2011-01-05 | 株式会社デンソー | 半導体装置 |
| JP2018186312A (ja) * | 2009-06-18 | 2018-11-22 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6248962B1 (en) | Electrically conductive projections of the same material as their substrate | |
| KR100630736B1 (ko) | 반도체 소자의 범프 및 제조 방법 | |
| JP2001284381A (ja) | 半導体装置及びその製造方法 | |
| JP3459234B2 (ja) | 半導体装置およびその製造方法 | |
| TWI665743B (zh) | 凸塊接點及其製造方法 | |
| US4754912A (en) | Controlled collapse thermocompression gang bonding | |
| JPS61212042A (ja) | 半導体素子製造方法 | |
| JPS59139636A (ja) | ボンデイング方法 | |
| JPH04258145A (ja) | 半導体装置 | |
| JP2964999B2 (ja) | 半導体装置及びその製造方法 | |
| TW419765B (en) | Manufacturing method of flip chip solder bumps | |
| US6156660A (en) | Method of planarization using dummy leads | |
| CN109346419B (zh) | 半导体器件及其制造方法 | |
| JP2003007762A (ja) | 半導体装置のフリップチップ実装方法 | |
| US8168526B2 (en) | Semiconductor chip package and method for manufacturing thereof | |
| JPH11121457A (ja) | 半導体装置の製造方法 | |
| JP3729680B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH04348047A (ja) | 半導体集積回路電極 | |
| JP3451740B2 (ja) | 半導体デバイスとその製造方法 | |
| JP4209033B2 (ja) | 半導体装置の製造方法 | |
| JP2789467B2 (ja) | 半導体装置 | |
| JPH04217324A (ja) | 半導体装置の製造方法 | |
| JPH11204576A (ja) | 半導体配線の構造 | |
| JPH0244145B2 (ja) | ||
| US20050136664A1 (en) | Novel process for improved hot carrier injection |